KR20190107046A - 발광장치 및 그의 제조방법 - Google Patents
발광장치 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20190107046A KR20190107046A KR1020197022162A KR20197022162A KR20190107046A KR 20190107046 A KR20190107046 A KR 20190107046A KR 1020197022162 A KR1020197022162 A KR 1020197022162A KR 20197022162 A KR20197022162 A KR 20197022162A KR 20190107046 A KR20190107046 A KR 20190107046A
- Authority
- KR
- South Korea
- Prior art keywords
- material layer
- transparent material
- chip
- light emitting
- emitting device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000012780 transparent material Substances 0.000 claims abstract description 100
- 239000000463 material Substances 0.000 claims abstract description 36
- 230000001965 increasing effect Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000005452 bending Methods 0.000 claims description 6
- 230000004048 modification Effects 0.000 claims description 6
- 238000012986 modification Methods 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 claims description 3
- 238000001723 curing Methods 0.000 claims 4
- 239000007788 liquid Substances 0.000 description 21
- 239000000758 substrate Substances 0.000 description 11
- 239000002245 particle Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000004907 flux Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0041—Devices characterised by their operation characterised by field-effect operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0054—Processes for devices with an active region comprising only group IV elements
- H01L33/0058—Processes for devices with an active region comprising only group IV elements comprising amorphous semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/56—Materials, e.g. epoxy or silicone resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 발광장치 및 그의 제조방법을 공개하였으며, 이는 발광장치는 제1면, 상기 제1면과 마주보는 제2면, 상기 제1면과 상기 제2면 사이의 다수의 측면을 구비하고, 상기 제2과 상기 다수의 측면 중의 2개의 면이 서로 연결되는 모서리부를 구비하며, 상기 제2면 측은 한 쌍의 전극을 구비하고, 상기 측면은 굴곡(rough) 구조를 구비하는 LED 칩; 상기 LED 칩 중 전극을 제외한 모든 측면을 완전히 피복하여 다수의 상기 모서리부가 노출되지 않도록 하는 투명재료층; 상기 투명재료층의 바깥 둘레를 둘러싸는 광반사 재료층을 포함하며; 상기 LED칩 측면은 칩 측면과 상기 투명재료층의 접촉 면적을 증가시켜, 칩의 투명재료에 대한 친화성을 증가시키고, 투명재료의 칩 측면에서의 습윤성을 향상시킴으로써, 투명재료층이 칩 측면을 완전히 피복할 수 있도록 하기 위한 굴곡 구조를 구비한다.
Description
본 발명은 반도체 기술 분야에 관한 것으로서, 특히 발광장치 및 그의 제조방법에 관한 것이다.
종래의 단면 발광 칩 스케일 패키지 소자(영문명: Chip Scale Package, 약어로는 CSP)는 도 1에 도시된 바와 같이, 비교적 양호한 광학 타입을 구비하여 박형화 수요를 만족시킬 수 있으나, LED 칩 측면의 출광이 반사광 재료층에 의해 차단되기 때문에 이러한 단면 발광 CSP는 광속(luminous flux)의 저하를 초래한다. 중국 특허 CN106129231A는 역원뿔 형상을 지닌 투명재료층으로 LED 칩의 측면을 피복하여, LED 칩 측면의 광을 정면으로 반사시킴으로써 패키지 소자의 광속을 향상시키는 방법을 공개하였다.
그러나, 종래의 제조방법은 투명재료층이 LED 칩의 측면에 피복되는 정도를 보장할 수 없어 투명재료층의 칩 측면 피복이 불완전한 상황을 초래하며, 도 2 및 도 3에 도시된 바와 같이, 광반사재료층이 LED칩의 일부 측면만 피복할 수 있게 되어, 패키지 소자의 정면 출광 효율에 영향을 미친다. 또한, 종래의 제조방법으로는 패키지 소자의 LED칩 측면의 출광 이용률이 일정하지 않아, 동일한 생산 회차(batch)의 제품에 휘도 분포의 불균일이 존재하고 또한 비교적 발산되어, 이러한 고 광속 단면 발광 CSP의 제조 수율을 심각하게 제약한다.
종래 기술의 단점을 극복하기 위하여, 본 발명이 제공하는 기술방안은 다음과 같다.
본 발명의 제1방면에 따르면, 발광장치는 제1면, 상기 제1면과 마주보는 제2면, 상기 제1면과 상기 제2면 사이의 다수의 측면을 구비하고, 상기 제2과 상기 다수의 측면 중의 2개의 면이 서로 연결되는 모서리부를 구비하며, 상기 제2면 측은 한 쌍의 전극을 구비하고, 상기 측면은 굴곡(rough) 구조를 구비하는 LED 칩; 상기 LED 칩 중 전극을 제외한 모든 측면을 완전히 피복하여 다수의 상기 모서리부가 노출되지 않도록 하는 투명재료층; 상기 투명재료층의 바깥 둘레를 둘러싸는 광반사 재료층을 포함하며; 상기 투명재료층의 점도계수는 A로, 점도계수의 범위는 W(A)로, 투명재료층의 두께는 (B)로, 칩의 두께는 (C)로, 칩 측면의 굴곡 구조의 조도(roughness)는 (D)로 정의되며, 투명재료층이 LED칩의 측면을 완전히 피복할 수 있도록 하기 위하여, 점도계수 범위(W(A))와 투명재료층의 두께(B), 칩의 두께(C), 칩 측면의 굴곡 구조의 조도(D)는 W(A)∝B*D/C의 관계식을 만족시킨다.
바람직하게는, 상기 굴곡 구조의 조도는 0.01㎛~2㎛이다.
바람직하게는, 상기 굴곡 구조는 주기성 또는 비주기성을 띤다.
바람직하게는, 상기 굴곡 구조는 불가시 레이저를 통해 절단하거나 표면 개질 공정을 통해 획득된다.
바람직하게는, 상기 LED 칩 측면은 상기 칩 측면을 완전히 피복하는 투명재료층의 점도계수의 선택 범위를 증가시키기 위한 굴곡 구조를 구비한다.
바람직하게는, 상기 LED칩 측면은 칩 측면과 상기 투명재료층의 접촉 면적을 증가시켜, 칩의 투명재료에 대한 친화성을 증가시키고, 투명재료의 칩 측면에서의 습윤성을 향상시킴으로써, 투명재료층이 칩 측면을 완전히 피복할 수 있도록 하기 위한 굴곡 구조를 구비한다.
본 발명의 제2방면에 따르면, 발광장치의 제조방법은 파장전환재료층 및 제1면, 상기 제1면과 마주보는 제2면, 상기 제1면과 상기 제2면 사이의 다수의 측면을 구비하고, 상기 제2과 상기 다수의 측면 중의 2개의 면이 서로 연결되는 모서리부를 구비하며, 상기 제2면 측은 한 쌍의 전극을 구비하고, 상기 측면은 굴곡(rough) 구조를 구비하는 약간의 LED 칩을 제공하는 단계; 약간의 LED 칩을 상기 LED 칩의 전극이 파장전환재료층에서 먼 방향으로 상기 파장전환재료층과 접합시키는 단계; 상기 파장전환재료층의 상부에 투명재료층을 제작하고 경화시켜, 상기 LED칩 중 전극을 제외한 측면을 완전히 피복하고, 다수의 상기 모서리부가 노출되지 않도록 하는 단계, 상기 투명재료층의 점도계수는 A로, 점도계수의 범위는 W(A)로, 투명재료층의 두께는 (B)로, 칩의 두께는 (C)로, 칩 측면의 굴곡 구조의 조도(roughness)는 (D)로 정의되며, 투명재료층이 LED칩의 측면을 완전히 피복할 수 있도록 하기 위하여, 점도계수 범위(W(A))와 투명재료층의 두께(B), 칩의 두께(C), 칩 측면의 굴곡 구조의 조도(D)는 W(A)∝B*D/C의 관계식을 만족시키며; 상기 투명재료층의 바깥 둘레에 광반사재료층을 피복하는 단계; 상기 인접한 LED칩 사이의 광반사재료층을 따라 약간의 유닛으로 분리하여 발광장치를 획득하는 단계를 포함한다.
바람직하게는, 상기 LED칩 측면은 칩 측면과 상기 투명재료층의 접촉 면적을 증가시켜, 칩의 투명재료에 대한 친화성을 증가시키고, 투명재료의 칩 측면에서의 습윤 성능을 향상시킴으로써, 투명재료층이 칩 측면을 완전히 피복할 수 있도록 굴곡 구조를 구비한다.
바람직하게는, 상기 LED 칩 측면은 상기 칩 측면을 완전히 피복하는 투명재료층의 점도계수의 선택 범위를 증가시키도록 굴곡 구조를 구비한다.
바람직하게는, 상기 투명재료층의 점도계수의 범위는 1000~6000mPa·s 사이에 개재된다.
바람직하게는, 상기 투명재료층의 경화 과정에서, 계단식 온도 점진 승온 공정을 이용하여 경화를 실시한다.
바람직하게는, 상기 계단식 온도 점진 승온 공정은 먼저 50℃의 온도에서 15min 동안 온도를 유지시킨 다음, 70℃의 온도에서 15min 동안 유지시키고, 마지막으로 150℃의 온도에서 30min 동안 유지시키는 단계를 포함한다.
바람직하게는, 경화 온도에 대한 제어를 통해, 투명재료층의 점도계수를 1000~1500mPa·s로 저하시키고, 상기 점도계수의 온도하에 10~60min 동안 머무르게 함으로써, 투명재료층 구조의 균일성을 향상시킨다.
종래 기술과 비교하여, 본 발명이 제공하는 발광장치 및 그의 제조방법은 적어도 이하 기술효과를 포함한다.
(1) LED칩을 칩 스케일 패키지 소자(CSP 구조)로 제조하는 방식을 채택하며, 그 중 LED칩의 측면에 굴곡 구조를 구비하여, 투명재료층이 LED칩 측면을 효과적으로, 완전하게 피복할 수 있도록 함과 동시에, 투명재료의 선택 범위가 확장되어, 보다 넓은 범위 내의 점도계수가 모두 상기 CSP 구조의 제조에 응용될 수 있다.
(2) 상기 CSP 제조방법에서, 투명재료층의 점도계수에 대한 제어, 및 굴곡 측면 구조를 갖는 LED 칩을 이용하여, 대량생산 과정에서 발광소자의 역원뿔형 구조의 균일성을 효과적으로 제어할 수 있어, 대량생산 시 발광소자의 휘도 집중성과 균일성이 향상된다.
본 발명의 기타 특징과 장점은 아래의 명세서에서 설명할 것이며, 또한 부분적으로 명세서로부터 자명해지거나, 또는 본 발명의 실시를 통해 이해될 것이다. 본 발명의 목적과 기타 장점은 명세서, 청구항 및 첨부도면에서 특별히 제시한 구조를 통해 구현 및 획득이 가능하다.
첨부 도면은 본 발명에 대한 추가적인 이해를 제공하고, 또한 명세서의 일부분을 구성하며, 본 발명의 실시예와 함께 본 발명을 해석하기 위한 것으로서, 본 발명을 한정하지 않는다. 또한, 첨부도면의 데이터는 설명의 요약일뿐 비율대로 제작된 것이 아니다.
도 1은 종래의 단면 발광 CSP 구조의 단면도이다.
도 2는 종래의 개선된 단면 발광 CSP 구조의 단면도이다.
도 3은 종래의 개선된 단면 발광 CSP 구조의 입체도이다(도면 중 광반사재료층 미도시).
도 4는 본 발명의 실시예 1의 발광장치 구조의 단면도이다.
도 5는 본 발명의 실시예1의 발광장치 구조의 입체도이다(도면 중 광반사재료층 미도시).
도 6은 도 4 중의 LED 칩 구조의 단면도이다.
도 7은 도 4 중의 LED칩 구조의 단면도이다.
도 8~ 도 12는 본 발명의 실시예 2의 발광장치 구조의 제조공정 흐름도이다.
도 1은 종래의 단면 발광 CSP 구조의 단면도이다.
도 2는 종래의 개선된 단면 발광 CSP 구조의 단면도이다.
도 3은 종래의 개선된 단면 발광 CSP 구조의 입체도이다(도면 중 광반사재료층 미도시).
도 4는 본 발명의 실시예 1의 발광장치 구조의 단면도이다.
도 5는 본 발명의 실시예1의 발광장치 구조의 입체도이다(도면 중 광반사재료층 미도시).
도 6은 도 4 중의 LED 칩 구조의 단면도이다.
도 7은 도 4 중의 LED칩 구조의 단면도이다.
도 8~ 도 12는 본 발명의 실시예 2의 발광장치 구조의 제조공정 흐름도이다.
이하 도면을 결합하여 본 발명의 발광장치 및 그의 제조방법에 대해 상세히 설명한다. 본 발명을 구체적으로 소개하기 전, 특정한 실시예에 대해 개조를 실시할 수 있으므로, 본 발명은 하기의 특정 실시예로 한정되지 않음을 이해하여야 할 것이다. 또한, 본 발명의 범위는 첨부되는 청구항으로만 한정되며, 따라서 채택되는 실시예는 제한적인 것이 아닌 소개의 성질을 갖는다. 별도의 설명이 없는 한, 여기에 사용되는 모든 기술 및 과학 용어는 본 분야의 보통 기술자가 보편적으로 이해하는 의미와 동일하다.
실시예
1
도 4~도 7에 도시된 바와 같이, 본 실시예가 제공하는 발광장치 구조는, 제1면, 상기 제1면과 마주보는 제2면, 상기 제1면과 상기 제2면 사이의 다수의 측면을 구비하고, 상기 제2면과 상기 다수의 측면 중의 2개의 면이 서로 연결되는 다수의 모서리부를 구비하며, 상기 제2면 측은 한 쌍의 전극(101)을 구비하고, 측면은 굴곡(rough) 구조(104)를 구비하는 LED 칩(100); 상기 LED 칩 중 전극을 제외한 모든 측면을 완전히 피복하여 다수의 상기 모서리부가 노출되지 않도록 하는 투명재료층(200); 상기 투명재료층의 바깥 둘레를 둘러싸는 광반사재료층(300); 상기 광반사재료층(300), 투명재료층(200) 및 LED 칩(100)에 덮이는 파장전환재료층(400)을 포함한다.
상기 투명재료층(200)의 점도계수는 A로, 점도계수의 범위는 W(A)로, 투명재료층의 두께는 (B)로, 칩의 두께는 (C)로, 칩 측면의 굴곡 구조의 조도(roughness)는 (D)로 정의되며, 투명재료층으로 LED칩의 측면을 완전히 피복하려면, 점도계수 범위(W(A))와 투명재료층의 두께(B), 칩의 두께(C), 칩 측면의 굴곡 구조의 조도(D)는 관계식: W(A)∝B*D/C를 만족시켜야 하며, 즉 W(A)와 B*D/C는 정비례 관계를 이룬다.
도 6과 도 7에 도시된 바와 같이, 본 실시예는 플립칩 구조의 LED 칩으로 CSP 발광장치를 제조하며, 그 중 LED칩의 측면은 굴곡 구조를 구비한다. 상기 측면은 기판(103)의 측면을 포함할 수도 있고, 반도체 외연층(102)의 측면을 포함할 수도 있으며, 기판 및 반도체 외연층의 측면을 포함할 수도 있다. 굴곡 구조는 주기적일 수도 있고 비주기적일 수도 있다.
구체적으로 설명하면, 굴곡 표면은 LED칩의 레이저 절단을 통해 획득할 수 있다. 도 6에 도시된 바와 같이, 불가시(invisible) 레이저 공정을 이용하여, LED칩의 기판 중 상이한 심도 위치에 초점을 맞춰 절단하며, 상이한 초점 심도의 간격은 대략 30㎛~80㎛이고, 바람직하게는 초점 심도의 간격은 50~60㎛이다. 일반적으로, 두께가 150㎛~200㎛인 플립칩 구조의 LED 칩은 3~4회의 상이한 심도로의 절단을 통해 기판 측면에 굴곡 구조를 갖는 LED 칩을 획득할 수 있다.
또한, 굴곡 구조의 표면은 표면 개질 공정을 통해서도 획득할 수 있다. 도 7에 도시된 바와 같이, LED 칩 측면에 마이크로 구조를 갖는 굴곡 표면을 형성하며, 마이크로 구조는 입경이 5nm~5㎛인 입자로서, 칩 측면에 스프레이 코팅, 본딩, 증착 등 방법으로 형성할 수 있으며, 이산화규소, 이산화티타늄, 이산화지르코늄, 산화알루미늄, 질화붕소 및 폴리메틸실세스퀴옥산(polymethylsilsesquioxane) 또는 유기 비도전성 재료를 포함하되, 단 이에 국한되지 않는다. 무기 마이크로나노 입자의 경우, 바람직한 입경은 5nm~50nm이고, 유기 마이크로나노 입자의 경우, 바람직한 입경은 0.5㎛~2㎛이다. 또한, 바람직한 LED칩의 측면 조도는 0.01㎛~2㎛이다. LED칩 측면이 굴곡 구조를 지니므로, LED칩의 측면과 액상 투명재료의 실제 접촉 면적이 증가되어, LED칩의 액상 투명재료에 대한 친화성이 강화되고, 액상 투명재료의 칩 측면에서의 습윤성이 향상됨으로써, 액상 투명재료층이 LED칩 측면에 효과적으로 완전히 피복될 수 있다. 즉 투명재료층은 제2면과 다수의 측면 중의 2개의 면이 서로 연결되는 모서리부에 피복된다.
실시예
2
도 8~도 12에 도시된 바와 같이, 본 실시예는 상기 플립 칩 구조의 LED 칩으로 CSP 발광장치를 제조하는 방법을 제공하며, 이는 이하 단계를 포함한다:
단계 (1): 도 8에 도시된 바와 같이, 임시기판(500)을 제공하여, 임시기판에 두께가 10㎛~200㎛ 사이인 파장전환재료를 부착하여, 파장전환재료층(400)으로 삼는 단계로서, 전술한 파장전환재료의 재질은 형광필름 또는 유리 형광시트 또는 세라믹 형광시트 등을 선택할 수 있고, 임시기판은 표기점(Mark)이 있는 기판이며, 재질은 스테인리스강, 세라믹, 유리, 플라스틱 및 기타 고분자 복합재료일 수 있다. 이후 파장전환재료층(400)에 액상 투명재료층(200)을 도포하며, 두께는 10㎛~60㎛ 사이이고, 가장 바람직한 두께는 후속되는 플립 칩 구조의 LED칩의 두께에 따라 결정할 수 있다. 예를 들어 플립 칩 구조의 LED 칩의 두께는 150㎛이고, 바람직한 투명재료층의 두께는 30㎛이다.
단계 (2): 도 9에 도시된 바와 같이, 플립 칩 구조의 LED칩(100)을 플립 칩의 전극(101)이 파장전환재료층(400)에서 먼 방향으로 액상 투명재료층(200)에 부착하고, 가열하여 경화시키는 단계로서, 인접한 플립 칩 구조의 LED칩의 간격은 LED 칩의 크기 및 두께에 따라 결정한다. 예를 들어 칫수가 40mil*40mil인 플립 칩 구조의 LED 칩의 두께는 150㎛이고, 바람직한 칩 배열 간격은 1.6mm이다.
액상 투명재료층의 재질에 대한 선택은, 점도계수를 고려해야 하며, 점도계수는 역원뿔형 투명재료층의 형성에 중요한 영향을 미친다. 상이한 점도계수의 액상 투명재료마다 플립 칩 측면을 피복하는 정도가 다르며, 액상 투명재료의 점도계수 범위를 W(A)라 정의하면, 점도계수 A는 W(A) 범위 내의 액상 투명재료층으로 LED칩의 측면을 완전히 피복할 수 있다. 즉 점도계수 범위 W(A)는 액상 투명재료층의 두께(B), 칩의 두께(C), 칩 측면의 조도(D)와 밀접한 연관이 있으며, 그 관계식은 W(A)∝B*D/C로 간략히 개괄할 수 있다. 즉 W(A)는 B*D/C와 정비례 관계를 이룬다. 그 중, 액상 투명재료층의 두께가 두꺼울수록, 또는 LED 칩의 표면 조도가 높을수록, 점도계수 범위가 넓어지며, 이는 더욱 많은 종류의 액상 투명재료층을 선택하여, 완전하고도 효과적으로 LED칩 측면을 피복하는 목적을 달성할 수 있음을 의미한다. 칩이 얇을수록, 점도계수의 범위 역시 넓어지며, 두꺼운 LED 칩의 경우, LED칩 측면의 조도 증가를 통해 마찬가지로 LED 측면에 대하여 액상 투명층의 완전한 피복을 구현할 수 있다. 굴곡 측면 구조를 채택하지 않는 일반적인 LED 칩의 경우, 통상적으로 점도계수가 2500~4000mPa·s인 액상 투명재료를 선택하므로 LED칩 측면의 완전한 피복을 구현할 수 없다. 굴곡 측면을 갖는 LED칩을 채택하는 본 발명의 경우, 점도계수를 비교적 넓은 범위 내에서 선택할 수 있으며, 점도계수가 1000~6000mPa·s 사이에 개재되므로 모두 역원뿔형 투명재료층의 형성을 구현할 수 있다. 바람직하게는, 실온 하의 점도계수가 3000~4000mPa·s인 액상 투명재료를 선택한다. 이를 통해 알 수 있듯이, 굴곡 구조를 갖는 LED 칩 측면을 피복하는 투명재료층의 점도계수 범위는 굴곡 구조를 갖지 않는 LED칩 측면의 투명재료층의 점도계수의 범위보다 적어도 3배 이상이다.
또한, 투명재료층의 경화 과정에서, 계단식 온도 점진 승온 방식을 채택하여 경화를 실시하므로, 역원뿔형 투명층의 균일성을 효과적으로 향상시킬 수 있다. 액상 실리콘을 투명재료층으로 사용하는 것을 예로 들면, 경화되는 온도 시간 공정의 제어는, 먼저 50℃의 온도에서 15min 동안 온도를 유지시킨 다음, 70℃의 온도에서 15min 동안 유지시키고, 마지막으로 150℃의 온도에서 30min 동안 유지시키는 단계를 포함하며, 상이한 재료의 유동학적 특성의 필요에 따라, 상이한 승온 곡선을 더 선택할 수 있다.
온도에 대한 제어를 통해, 액상 투명재료의 경화 과정 중의 점도 변화를 제어할 수 있다. 투명재료층의 경화 과정에서, 액상 투명재료의 점도계수는 1000~1500mPa·s로 낮아질 수 있으며, 또한 비교적 낮은 점도계수의 온도에서 10~60min 동안 머무를 수 있어, 대량 생산 시 역원뿔형 투명재료층의 구조의 균일성을 효과적으로 향상시킬 수 있다. 비교적 낮은 점도계수는 액상 투명재료가 LED 칩의 굴곡 측면을 더욱 확실하게 완전히 피복하기에 유리한 동시에, 피복되지 않는 LED칩 측면의, 파장전환재료층 표면에 위치한 액상 투명재료가 유동하기에도 유리하며, 상기 액상 투명재료의 유동은 대량생산 시 역원뿔형 투명층 구조의 균일성을 효과적으로 향상시킬 수 있어, 공정 제어에 유리하다.
단계 (3): 도 10에 도시된 바와 같이, 역원뿔형 투명재료층 상방에 광반사재료층(300)을 충전하고 경화시키는 단계.
단계 (4): 도 11에 도시된 바와 같이, 절단 공정을 이용하여 임시기판(500)을 제거하고, 도 12에 도시된 바와 같이, 약간의 발광장치로 분리하는 단계. 설명해두어야 할 점으로, 분리된 발광장치는 단일한 CSP 발광유닛일 수도 있고, 다수의 CSP 발광유닛일 수도 있다.
본 실시예가 제공하는 발광장치의 제조방법은 투명재료층으로 LED칩 측면을 완전히 피복할 수 있어, 즉 투명재료층이 다수의 제2면과 다수의 측면 중의 2개 면이 서로 연결되는 모서리부를 피복하여 패키지 소자의 전체적인 광속이 효과적으로 향상될 수 있을 뿐만 아니라, 대량생산 시 패키지 소자의 휘도 집중성과 균일성이 향상될 수 있다.
실시예
3
실시예 2와의 차이는, 본 실시예가 제공하는 발광장치의 제조방법은 단계 (1)에서, 디스펜싱 또는 인쇄 방식을 이용하여 파장전환재료층의 표면에 다수의 서로 분리되는 투명재료층을 형성한 후, 단계 (2)에서, 플립 칩 구조의 LED 칩을 투명재료층에 역방향으로 부착하여, 먼저 투명재료층을 형성한 다음, 플립 칩 구조의 LED 칩을 투명재료층의 측면에 부착하여, 투명재료층으로 제2면과 다수의 측면 중의 2개의 면이 서로 연결되는 모서리부를 피복한다는데 있다.
상기 구체적인 실시방안은 단지 본 발명의 일부 바람직한 실시예일 뿐이며, 이상의 실시예는 각종 조합 및 변형을 더 실시할 수 있음을 이해하여야 할 것이다. 본 발명의 범위는 이상의 실시예로 한정되지 않으며, 본 발명에 의거하여 실시되는 임의의 변경은 모두 본 발명의 보호범위 내에 속한다.
100: LED 칩
101: 전극
102: 반도체 외연층 103: 기판
200: 투명재료층 300: 광반사재료층
400: 파장전환재료층 500: 임시기판
102: 반도체 외연층 103: 기판
200: 투명재료층 300: 광반사재료층
400: 파장전환재료층 500: 임시기판
Claims (12)
- 발광장치에 있어서,
제1면, 상기 제1면과 마주보는 제2면, 상기 제1면과 상기 제2면 사이의 다수의 측면을 구비하고, 상기 제2과 상기 다수의 측면 중의 2개의 면이 서로 연결되는 모서리부를 구비하며, 상기 제2면 측은 한 쌍의 전극을 구비하고, 상기 측면은 굴곡(rough) 구조를 구비하는 LED 칩;
상기 LED 칩 중 전극을 제외한 모든 측면을 완전히 피복하여 다수의 상기 모서리부가 노출되지 않도록 하는 투명재료층; 및
상기 투명재료층의 바깥 둘레를 둘러싸는 광반사 재료층
을 포함하며;
상기 투명재료층의 점도계수는 A로, 점도계수의 범위는 W(A)로, 투명재료층의 두께는 (B)로, 칩의 두께는 (C)로, 칩 측면의 굴곡 구조의 조도(roughness)는 (D)로 정의되며, 투명재료층이 LED칩의 측면을 완전히 피복할 수 있도록 하기 위하여, 점도계수 범위(W(A))와 투명재료층의 두께(B), 칩의 두께(C), 칩 측면의 굴곡 구조의 조도(D)는 W(A)∝B*D/C의 관계식을 만족시키는,
발광장치. - 제1항에 있어서,
상기 굴곡 구조의 조도는 0.01㎛~2㎛인, 발광장치. - 제1항에 있어서,
상기 굴곡 구조는 주기성 또는 비주기성을 띠는, 발광장치. - 제1항에 있어서,
상기 굴곡 구조는 불가시 레이저를 통해 절단하거나 표면 개질 공정을 통해 획득되는, 발광장치. - 제1항에 있어서,
상기 LED 칩 측면은 상기 칩 측면을 완전히 피복하는 투명재료층의 점도계수의 선택 범위를 증가시키기 위한 굴곡 구조를 구비하는, 발광장치. - 발광장치의 제조방법에 있어서,
파장전환재료층 및 제1면, 상기 제1면과 마주보는 제2면, 상기 제1면과 상기 제2면 사이의 다수의 측면을 구비하고, 상기 제2과 상기 다수의 측면 중의 2개의 면이 서로 연결되는 모서리부를 구비하며, 상기 제2면 측은 한 쌍의 전극을 구비하고, 상기 측면은 굴곡(rough) 구조를 구비하는 약간의 LED 칩을 제공하는 단계;
약간의 LED 칩을 상기 LED 칩의 전극이 파장전환재료층에서 먼 방향으로 상기 파장전환재료층과 접합시키는 단계;
상기 파장전환재료층의 상부에 투명재료층을 제작하고 경화시켜, 상기 LED칩 중 전극을 제외한 측면을 완전히 피복하고, 다수의 상기 모서리부가 노출되지 않도록 하는 단계 - 상기 투명재료층의 점도계수는 A로, 점도계수의 범위는 W(A)로, 투명재료층의 두께는 (B)로, 칩의 두께는 (C)로, 칩 측면의 굴곡 구조의 조도(roughness)는 (D)로 정의되며, 투명재료층이 LED칩의 측면을 완전히 피복할 수 있도록 하기 위하여, 점도계수 범위(W(A))와 투명재료층의 두께(B), 칩의 두께(C), 칩 측면의 굴곡 구조의 조도(D)는 W(A)∝B*D/C의 관계식을 만족시킴;
상기 투명재료층의 바깥 둘레에 광반사재료층을 피복하는 단계; 및
인접한 LED칩 사이의 광반사재료층을 따라 약간의 유닛으로 분리하여 발광장치를 획득하는 단계
를 포함하는 발광장치의 제조방법. - 제1항에 따른 발광장치의 제조방법에 있어서,
상기 LED칩 측면은 칩 측면과 상기 투명재료층의 접촉 면적을 증가시켜, 칩의 투명재료에 대한 친화성을 증가시키고, 투명재료의 칩 측면에서의 습윤성을 향상시킴으로써, 투명재료층이 칩 측면을 완전히 피복할 수 있도록 하기 위한 굴곡 구조를 구비하는, 발광장치의 제조방법. - 제1항에 따른 발광장치의 제조방법에 있어서,
상기 LED 칩 측면은 상기 칩 측면을 완전히 피복하는 투명재료층의 점도계수의 선택 범위를 증가시키도록 굴곡 구조를 구비하는, 발광장치의 제조방법. - 제1항에 따른 발광장치의 제조방법에 있어서,
상기 투명재료층의 점도계수의 범위는 1000~6000mPa·s 사이에 개재되는, 발광장치의 제조방법. - 제1항에 따른 발광장치의 제조방법에 있어서,
상기 투명재료층의 경화 과정에서, 계단식 온도 점진 승온 공정을 이용하여 경화를 실시하는, 발광장치의 제조방법. - 제10항에 있어서,
상기 계단식 온도 점진 승온 공정은 먼저 50℃의 온도에서 15min 동안 온도를 유지시킨 다음, 70℃의 온도에서 15min 동안 유지시키고, 마지막으로 150℃의 온도에서 30min 동안 유지시키는 단계를 포함하는, 발광장치의 제조방법. - 제10항에 있어서,
경화 온도에 대한 제어를 통해, 투명재료층의 점도계수를 1000~1500mPa·s로 저하시키고, 상기 점도계수의 온도하에 10~60min 동안 머무르게 함으로써, 투명재료층 구조의 균일성을 향상시키는, 발광장치의 제조방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710685818.5 | 2017-08-11 | ||
CN201710685818.5A CN107482096B (zh) | 2017-08-11 | 2017-08-11 | 一种发光装置及其制造方法 |
PCT/CN2018/081668 WO2019029170A1 (zh) | 2017-08-11 | 2018-04-03 | 一种发光装置及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190107046A true KR20190107046A (ko) | 2019-09-18 |
KR102258433B1 KR102258433B1 (ko) | 2021-05-31 |
Family
ID=60600299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020197022162A KR102258433B1 (ko) | 2017-08-11 | 2018-04-03 | 발광장치 및 그의 제조방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11005008B2 (ko) |
JP (1) | JP6929957B2 (ko) |
KR (1) | KR102258433B1 (ko) |
CN (1) | CN107482096B (ko) |
TW (1) | TWI640105B (ko) |
WO (1) | WO2019029170A1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107482096B (zh) | 2017-08-11 | 2019-04-09 | 厦门市三安光电科技有限公司 | 一种发光装置及其制造方法 |
CN108807645A (zh) * | 2018-06-26 | 2018-11-13 | 江苏罗化新材料有限公司 | 一种倒装芯片正装的led封装结构及其制作方法 |
CN109273579B (zh) * | 2018-11-22 | 2022-04-22 | 江西省晶能半导体有限公司 | Led灯珠制备方法 |
CN111668105A (zh) * | 2019-03-08 | 2020-09-15 | 矽磐微电子(重庆)有限公司 | 半导体封装方法 |
JP2020197627A (ja) * | 2019-06-03 | 2020-12-10 | 日本電気硝子株式会社 | 波長変換部材及び発光装置 |
CN111063784A (zh) * | 2019-12-30 | 2020-04-24 | 江西省晶能半导体有限公司 | Led灯珠制备方法 |
CN111092142A (zh) * | 2019-12-30 | 2020-05-01 | 江西省晶能半导体有限公司 | 白光led芯片及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9000466B1 (en) * | 2010-08-23 | 2015-04-07 | Soraa, Inc. | Methods and devices for light extraction from a group III-nitride volumetric LED using surface and sidewall roughening |
US20170054061A1 (en) * | 2015-08-20 | 2017-02-23 | Nichia Corporation | Light emitting device and method of manufacturing light emitting device |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19632627A1 (de) * | 1996-08-13 | 1998-02-19 | Siemens Ag | Verfahren zum Herstellen eines Licht aussendenden und/oder empfangenden Halbleiterkörpers |
TW475276B (en) * | 2000-11-07 | 2002-02-01 | Ind Tech Res Inst | GaN based III-V compound semiconductor light-emitting device |
JP2002314148A (ja) * | 2001-04-13 | 2002-10-25 | Citizen Electronics Co Ltd | 表面実装型発光ダイオード及びその製造方法 |
JP3810681B2 (ja) * | 2001-12-20 | 2006-08-16 | シャープ株式会社 | 薄膜トランジスタ基板および液晶表示装置 |
US7157745B2 (en) * | 2004-04-09 | 2007-01-02 | Blonder Greg E | Illumination devices comprising white light emitting diodes and diode arrays and method and apparatus for making them |
CN100511732C (zh) * | 2003-06-18 | 2009-07-08 | 丰田合成株式会社 | 发光器件 |
WO2006001124A1 (ja) * | 2004-06-25 | 2006-01-05 | Ntn Corporation | 転がり軸受 |
JP2008251644A (ja) * | 2007-03-29 | 2008-10-16 | Sharp Corp | 半導体発光装置 |
US20130187540A1 (en) * | 2012-01-24 | 2013-07-25 | Michael A. Tischler | Discrete phosphor chips for light-emitting devices and related methods |
US8896010B2 (en) * | 2012-01-24 | 2014-11-25 | Cooledge Lighting Inc. | Wafer-level flip chip device packages and related methods |
US8841689B2 (en) * | 2012-02-03 | 2014-09-23 | Shin-Etsu Chemical Co., Ltd. | Heat-curable silicone resin sheet having phosphor-containing layer and phosphor-free layer, method of producing light emitting device utilizing same and light emitting semiconductor device obtained by the method |
CN103378264A (zh) * | 2012-04-28 | 2013-10-30 | 展晶科技(深圳)有限公司 | 发光二极体封装制程及其封装结构 |
CN104205377B (zh) * | 2012-08-31 | 2016-11-23 | 松下知识产权经营株式会社 | 发光装置 |
JP5995016B2 (ja) * | 2012-10-30 | 2016-09-21 | 国立研究開発法人産業技術総合研究所 | 基材上に形成した構造体、構造体の製造方法および線パターン |
CN106129231B (zh) * | 2015-05-05 | 2019-11-22 | 新世纪光电股份有限公司 | 发光装置及其制作方法 |
CN105047793B (zh) * | 2015-08-20 | 2018-07-06 | 厦门市三安光电科技有限公司 | 发光二极管封装结构的制作方法 |
CN105006508B (zh) * | 2015-07-02 | 2017-07-25 | 厦门市三安光电科技有限公司 | 发光二极管封装结构 |
US9966514B2 (en) * | 2015-07-02 | 2018-05-08 | Xiamen Sanan Optoelectronics Technology Co., Ltd. | Light emitting diode package structure and fabrication method |
TWI621809B (zh) * | 2015-07-31 | 2018-04-21 | 鴻海精密工業股份有限公司 | 透鏡及具有所述透鏡的發光元件 |
JP2018536297A (ja) * | 2015-11-10 | 2018-12-06 | 億光電子工業股▲ふん▼有限公司Everlight Electronics Co.,Ltd. | 発光ダイオードデバイスおよびその製造方法 |
CN107482096B (zh) * | 2017-08-11 | 2019-04-09 | 厦门市三安光电科技有限公司 | 一种发光装置及其制造方法 |
-
2017
- 2017-08-11 CN CN201710685818.5A patent/CN107482096B/zh active Active
-
2018
- 2018-01-24 TW TW107102511A patent/TWI640105B/zh active
- 2018-04-03 KR KR1020197022162A patent/KR102258433B1/ko active IP Right Grant
- 2018-04-03 WO PCT/CN2018/081668 patent/WO2019029170A1/zh active Application Filing
- 2018-04-03 JP JP2019552331A patent/JP6929957B2/ja active Active
-
2019
- 2019-06-26 US US16/452,602 patent/US11005008B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9000466B1 (en) * | 2010-08-23 | 2015-04-07 | Soraa, Inc. | Methods and devices for light extraction from a group III-nitride volumetric LED using surface and sidewall roughening |
US20170054061A1 (en) * | 2015-08-20 | 2017-02-23 | Nichia Corporation | Light emitting device and method of manufacturing light emitting device |
Also Published As
Publication number | Publication date |
---|---|
CN107482096A (zh) | 2017-12-15 |
JP2020515079A (ja) | 2020-05-21 |
TWI640105B (zh) | 2018-11-01 |
US20190319169A1 (en) | 2019-10-17 |
WO2019029170A1 (zh) | 2019-02-14 |
CN107482096B (zh) | 2019-04-09 |
KR102258433B1 (ko) | 2021-05-31 |
US11005008B2 (en) | 2021-05-11 |
JP6929957B2 (ja) | 2021-09-01 |
TW201911594A (zh) | 2019-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20190107046A (ko) | 발광장치 및 그의 제조방법 | |
US20210159369A1 (en) | Light emitting device | |
US9601670B2 (en) | Method to form primary optic with variable shapes and/or geometries without a substrate | |
JP5572013B2 (ja) | 発光装置およびその製造方法 | |
CN105990501B (zh) | 发光装置和用于制造发光装置的方法 | |
US8969894B2 (en) | Light emitting diode with a micro-structure lens having a ridged surface | |
JP2006505118A (ja) | ルミネセンス変換層を備えた発光ダイオード光源を製造するための方法 | |
TW201717334A (zh) | 封裝結構及其製法 | |
JP5330306B2 (ja) | 発光装置 | |
TW201246629A (en) | Semiconductor light emitting devices including a luminescent conversion element and methods for packaging the same | |
KR20120024951A (ko) | 원격 인광체 층 및 반사성 서브마운트를 구비하는 led | |
US9368700B2 (en) | Optoelectronic component and method for producing an optoelectronic component | |
JP2010225791A (ja) | 半導体発光装置 | |
US20220359802A1 (en) | Semiconductor light emitting devices and method of manufacturing the same | |
CN106025028A (zh) | 倒装发光二极管芯片及其制作方法 | |
TW201817044A (zh) | 發光裝置及其製作方法 | |
EP3188261B1 (en) | Chip scale packaging light emitting device and manufacturing method of the same | |
JP2024050890A (ja) | 発光装置および発光装置の製造方法 | |
TW201724564A (zh) | 晶片級封裝發光裝置及其製造方法 | |
TW201828506A (zh) | 具有斜面晶片反射結構之晶片級封裝發光裝置及其製造方法 | |
JP2018078170A (ja) | 半導体発光装置 | |
CN207116475U (zh) | 一种红外辐射led发光元件 | |
TWM602286U (zh) | 半導體元件封裝體 | |
JP2015111626A (ja) | 発光装置およびその製造方法 | |
JP3970017B2 (ja) | 発光ダイオードランプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |