KR20190089246A - Package EMI for Semiconductor - Google Patents
Package EMI for Semiconductor Download PDFInfo
- Publication number
- KR20190089246A KR20190089246A KR1020180007443A KR20180007443A KR20190089246A KR 20190089246 A KR20190089246 A KR 20190089246A KR 1020180007443 A KR1020180007443 A KR 1020180007443A KR 20180007443 A KR20180007443 A KR 20180007443A KR 20190089246 A KR20190089246 A KR 20190089246A
- Authority
- KR
- South Korea
- Prior art keywords
- package
- semiconductor chip
- metal
- layer
- plating
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02601—Nanoparticles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
Abstract
Description
본 발명은 스마트폰 등에 사용되는 반도체 중에서 특히 LTE 이거나 WiFi 이거나 블루투스 등의 무선통신용으로 사용되는 반도체의 전자파를 차폐하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technology for shielding electromagnetic waves of semiconductors used in smart phones and the like, especially for LTE, WiFi, or Bluetooth.
특히 별도의 차폐필름이거나 금속덮개를 사용하지 않고 EMC(Epoxy Mold Compound) 패키지에 직접 전자파 차폐용으로 금속을 코팅하는 기술에 관한 것이다.And more particularly to a technique for directly coating a metal for shielding electromagnetic waves in an EMC (Epoxy Mold Compound) package without using a separate shielding film or a metal cover.
스마트폰에는 무선통신을 위한 여러 종류의 반도체칩이 사용된다.Various kinds of semiconductor chips for wireless communication are used in smart phones.
LTE 등의 통신이거나 블루투스 통신이거나 와이파이 통신 등의 여러종류의 무선통신을 위한 칩이 사용된다.A chip for wireless communication such as LTE, Bluetooth communication, or Wi-Fi communication is used.
이러한 무선통신용 칩은 스마트폰 내에서 전자파를 많이 발생시키며, 전자파는 인체에 해로울 뿐만 아니라 스마트폰 내의 다른 반도체칩의 동작에도 영향을 미칠 수 있다.Such a wireless communication chip generates a large amount of electromagnetic waves in a smart phone, and electromagnetic waves are harmful to the human body, and may affect the operation of other semiconductor chips in a smart phone.
종래에는 전자파를 많이 발생시키는 반도체칩의 전자파를 차폐하기 위해서 금속덮개를 많이 사용하였으나, 스마트폰이 얇아지고 칩의 종류가 많아지면서 반도체칩간의 거리가 가까워져서 전자파차폐도 더 얇게 형성하는 기술이 필요하게 되었다.Conventionally, a metal cover is often used to shield an electromagnetic wave from a semiconductor chip that generates a large amount of electromagnetic waves. However, as the smart phone becomes thinner and the number of chips increases, the distance between the semiconductor chips becomes closer, .
최근에는 반도체 패키지에 직접 구리나 니켈같은 금속을 코팅하는 기술을 사용하고 있다.Recently, a technique of directly coating a semiconductor package with a metal such as copper or nickel has been used.
금속중에서 구리를 많이 사용하며, 구리의 두께는 수 마이크로미터의 두께로 코팅을 해서 사용한다.Copper is used in many metals, and copper is used in thickness of several micrometers.
반도체칩에 직접 EMI 차폐코팅을 위해서 종래에 사용되는 방법은 스퍼터링으로 금속을 코팅하는 것이며, 가장 많이 사용되는 금속은 구리이다.A method conventionally used for EMI shielding coating directly on a semiconductor chip is to coat the metal by sputtering, and the most commonly used metal is copper.
반도체칩의 EMC(Epoxy Mold Compound) 소재로 된 패키지의 상면과 측면을 스퍼터링(Sputtering) 공법으로 구리를 코팅한다.Copper is coated on the top and sides of the package made of EMC (Epoxy Mold Compound) material of the semiconductor chip by sputtering method.
스퍼터링의 문제점은 측면코팅이 어려우며, 코팅 속도가 느리며, 장치가격이 비싸다는 단점이 있다.The problem of sputtering is that side coating is difficult, coating speed is slow, and apparatus cost is expensive.
따라서 반도체 패키지에 빅접 금속을 코팅하기 위해서 스퍼터링 방법과 다르게 코팅속도를 빠르게 하며, 장비가격을 낮추는 방법이 필요하다.Therefore, it is necessary to increase the coating speed and lower the equipment cost in spite of the sputtering method in order to coat the semiconductor package with the metal.
본 발명에서는 반도체칩의 패키지에 직접 금속을 코팅을 해서 전자파차폐 기능을 가지게 하는 기술에 관한 것이다.The present invention relates to a technique for coating a package of a semiconductor chip with a metal directly to have an electromagnetic wave shielding function.
스퍼터링(Sputtering)으로 구리를 수마이크로미터의 두께로 코팅하기 위해서는 시간이 오래 걸리며, 스퍼터링의 코팅은 직진성이 있어서 반도체 패키지의 측면에 균일하게 코팅을 하는 것이 어렵다는 단점이 있고 장비의 가격이 비싸다.Sputtering takes a long time to coat copper with a thickness of several micrometers, and the sputtering coating has a straightness, which makes it difficult to uniformly coat the side surface of the semiconductor package, and the equipment is expensive.
스퍼터링으로 금속을 코팅하지 않고 장비의 가격을 낮추는 방법으로는 도금(Plating)으로 금속을 코팅하는 방법이 있다.One way to reduce the cost of equipment without sputtering is to coat the metal with a coating.
도금은 분당 수마이크로미터의 두께로 코팅을 할 수도 있기 때문에 스퍼터링과 비교해서 코팅속도를 빠르게 할 수 있으며, 스퍼터링과는 달리 전면과 측면에 균일한 두께로 금속코팅이 되며, 장비 가격도 스퍼터링 대비 상대적으로 낮다.Plating can be done with a thickness of several microns per minute, which makes it possible to accelerate the coating speed compared with sputtering. Unlike sputtering, metal coating is uniformly applied to both the front and side surfaces. .
따라서 도금방법으로 반도체칩에 전자파차폐를 위한 금속코팅을 하는 것이 가장 효율적인 방법이 된다.Therefore, it is the most efficient method to coat the semiconductor chip with a metal coating for electromagnetic shielding by a plating method.
그러나 반도체 패키지 소재인 EMC는 고분자와 세라믹분말을 혼합한 소재로서 절연성을 가지고 있어서 전기도금이 불가능하다.However, EMC, which is a semiconductor package material, is a mixture of polymer and ceramic powder and has insulating properties, which makes electroplating impossible.
이를 위해서 무전해도금(Electroless Plating)을 하여야 하며, 무전해도금에는 전처리공정이 필요하고, 전처리공정에는 산과 알칼리등의 용액이 사용되서, EMC 표면을 요철이 생기게 하며, 산이 EMC 내부로 침투해서 반도체에 영향을 미칠 수 있다.Electroless plating is required for this, and pretreatment is required for electroless plating. In the pretreatment process, solutions such as acid and alkali are used, so that the surface of the EMC is uneven and acid penetrates into the inside of the EMC, . ≪ / RTI >
따라서 종래의 방법으로 반도체칩의 패키지에 무전해도금으로 금속을 코팅하는 것은 실용화가 어렵다.Therefore, it is difficult to put the metal on the package of the semiconductor chip by electroless plating in the conventional method.
상술한 본 발명의 목적들을 달성하기 위한 본 발명의 바람직한 실시 예에 따르면, 본 발명에서는 부도체인 반도체 패키지에 도금을 하기 위한 전처리 공정에서 별도의 산이나 알칼리 용액을 사용하지 않고 나노금속분말을 코팅하며, 나노금속분말에 도금을 하면서, 도금층이 두꺼워 지면서 인접한 나노분말에 도금되는 층과 겹쳐지면서 전체적으로 균일한 도금이 가능하게 한 것이다. In accordance with a preferred embodiment of the present invention to accomplish the objects of the present invention, in the present invention, a nano metal powder is coated on a semiconductor package, which is an insulator, without using an acid or an alkali solution in a pre- , While the nano metal powder is plated, the plating layer is thickened and overlapped with the layer to be plated on the adjacent nano powder, so that uniform plating can be achieved as a whole.
또한 반도체패키지와 금속나노분말과의 밀착은 세라믹 접착제(Ceramic Binder) 또는 고분자 접착제(Polymer Binder)를 금속나노분말과 혼합해서 밀착이 가능하게 하는 것이다.In addition, the contact between the semiconductor package and the metal nano powder can be achieved by mixing a ceramic adhesive or a polymer binder with a metal nano powder.
따라서 도금을 위한 전처리로서 산이나 알칼리와 같은 용액으로 반도체 패키지의 표면을 손상하지 않고 구리나 니켈등이 도금이 가능하게 한다.Therefore, as a pretreatment for plating, copper or nickel can be plated without damaging the surface of the semiconductor package with a solution such as acid or alkali.
또한 도금을 하기 위해서는 반도체패키지의 전극이 있는 밑면을 보호해야 하며 본 발명에서는 이를 위해서 액상의 이형성이 있는 접착제로 밑면을 보호하고, 도금중에는 밑면에 도금액이 접촉되지 않도록 하며, 도금이 완료된 다음에는 밑면의 이형성이 있는 접착층을 분리시켜서 밑면을 제외한 부분만 EMI 차폐를 위한 금속층이 도금으로 형성되게 하며, 밑면의 전극은 노출될 수 있게 한 것이다.In order to accomplish the plating, it is necessary to protect the bottom surface of the semiconductor package. In the present invention, the bottom surface is protected by a liquid-phase releasing adhesive, and the plating solution is prevented from contacting the bottom surface during plating. So that the metal layer for EMI shielding can be formed by plating and only the bottom electrode can be exposed.
이형성이 있는 접착제로는 특히 Silicone 소재를 사용한다.Silicone materials are especially used as releasing adhesives.
본 발명에 따른 반도체칩의 EMC 소재를 이용한 패키지에 전자파차폐를 도금으로 가능하게 함으로서 금속의 코팅속도를 올리며, 장비 가격을 낮출 수 있는 등의 장점이 있다.The package using the EMC material of the semiconductor chip according to the present invention makes it possible to shield the electromagnetic wave by plating so that the coating speed of the metal can be increased and the equipment cost can be lowered.
도 1 에는 일반적인 반도체칩의 LGA 패키지를 나타낸다.
도 2 에는 반도체칩의 패키지위에 도금으로 금속을 코팅하기 위한 본 발명의 전처리 코팅층 형성을 한 구조를 나타낸다.
도 3 에는 금속나노분말층의 구조도가 도시되어 있다.
도 4 에는 본 발명에 따른 구조로서 반도체칩의 패키지(102)위에 금속나노분말층(201)을 형성한 다음 도금으로 전자파차폐 기능을 위한 금속층(401)을 형성한 패키지 EMI 구조의 반도체칩(101-EMI)이 나타나 있다.
도 5 에는 금속 나노분말의 코팅을 통한 도금을 하는 과정이 확대 단면도로서 나타나있다.
도 6 에는 반도체칩을 어레이로 부착시킬 기판(601)이 평면도(a)와 단면도(b)로서 나타나있다.
도 7 에는 본 발명의 구조로서 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층(701)을 형성한다.
도 8 에는 반도체패키지를 부착하기 위한 접착층을 형성한다.
도 9 에는 반도체패키지를 부착하기 위한 접착층을 형성한 다음 반도체칩을 부착시킨 도면이 나타나있다.
도 10 에는 반도체칩 위에 금속나노분말층을 형성시킨 도면이 나타나있다.
도 11 에는 반도체칩 위에 금속나노분말층을 형성시킨 다음 전자파차폐를 위한 금속층(401)을 형성한 도면이 나타나있다.
도 12 에는 기판과 전자파차폐 금속층이 형성된 반도체칩을 분리한 구조가 단면도로서 나타나 있다.
도 13 에는 일반적인 반도체칩의 BGA 패키지를 나타낸다.
도 14 에는 마스킹을 위한 과정으로서 일반적인 반도체칩의 BGA 패키지의 밑면의 평면도와 단면도가 나타나 있다.
도 15 에는 반도체칩의 밑면을 이형성이 있는 접착제로 코팅한 도면이 나타나있다.
도 16 에는 반도체칩의 밑면을 이형성이 있는 접착제로 코팅한 도면으로서 EMC 패키지위에 금속층을 형성하기 위해서 EMC 층이 위로 되어 있는 단면도가 나타나있다.
도 18 에는 본 발명에 따른 구조로서 반도체칩의 패키지(1302)위에 금속나노분말층(201)을 형성한 다음 도금으로 전자파차폐 기능을 위한 금속층(401)을 형성한 패키지 EMI 구조의 반도체칩(1301-EMI)이 단면도로서 나타나 있다.
도 19 에는 본 발명에 따른 구조로서 반도체칩의 패키지(1302)위에 금속나노분말층(201)을 형성한 다음 도금으로 전자파차폐 기능을 위한 금속층(401)을 형성한 패키지 EMI 구조의 반도체칩(1301-EMI)에서 마스킹으로 사용된 밑면의 이형성이 있는 접착제가 분리된 단면도로서 나타나 있다.1 shows an LGA package of a general semiconductor chip.
FIG. 2 shows a structure in which a pretreatment coating layer of the present invention is formed for coating metal on a package of a semiconductor chip by plating.
FIG. 3 shows the structure of the metal nano-powder layer.
4 shows a structure of a
FIG. 5 shows an enlarged cross-sectional view of a process of plating by coating a metal nano powder.
In Fig. 6, a
7, a solution-
In Fig. 8, an adhesive layer for attaching the semiconductor package is formed.
9 is a view showing a state in which an adhesive layer for attaching a semiconductor package is formed and then a semiconductor chip is attached.
10 shows a diagram in which a metal nano powder layer is formed on a semiconductor chip.
11, a metal nano powder layer is formed on a semiconductor chip, and then a
12 is a sectional view showing a structure in which a substrate and a semiconductor chip in which an electromagnetic wave shielding metal layer is formed are separated.
13 shows a BGA package of a general semiconductor chip.
14 is a plan view and a cross-sectional view of a bottom surface of a general BGA package of a semiconductor chip as a process for masking.
Fig. 15 is a view showing a bottom surface of a semiconductor chip coated with a releasing adhesive.
16 is a cross-sectional view in which the bottom of the semiconductor chip is coated with a releasable adhesive and the EMC layer is raised to form a metal layer on the EMC package.
18 shows a structure of a
19 shows a structure of a
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명하지만, 본 발명이 실시례에 의해 제한되거나 한정되는 것은 아니다. 참고로, 본 설명에서 동일한 번호는 실질적으로 동일한 요소를 지칭하며, 상기 규칙 하에서 다른 도면에 기재된 내용을 인용하여 설명할 수 있고, 당업자에게 자명하다고 판단되거나 반복되는 내용은 생략될 수 있다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments. For reference, the same numbers in this description refer to substantially the same elements and can be described with reference to the contents described in the other drawings under the above-mentioned rules, and the contents which are judged to be obvious to the person skilled in the art or repeated can be omitted.
본 발명에서 지칭하는 반도체칩은 실리콘(Silicon)에 전자회로를 형성하며, 실리콘의 상부를 EMC(Epoxy Mold Compound)로 덮은 상태의 패키지가 된 상태이며, 패키지의 밑면에는 전극이 노출되는 일반적인 패키지가 된 반도체를 의미한다.A semiconductor chip referred to in the present invention forms an electronic circuit in a silicon (silicon), and a top portion of the silicon is covered with an EMC (Epoxy Mold Compound), and a package in which the electrodes are exposed is formed on the underside of the package. ≪ / RTI >
본 발명의 응용은 반도체 패키지 중에서 특히 패키지의 아래에 구리전극(Copper Electrode)등이 어레이(Array)형태의 전극패드로 형성되는 LGA(Land Grid Array)이거나, 패키지의 아래에 솔더볼(Solder Ball)이 어레이(Array)형태의 전극패드로 형성되는 BGA(Ball Grid Array)에 적합하다.The application of the present invention is an LGA (Land Grid Array) in which a copper electrode (Copper Electrode) or the like is formed by an electrode pad in the form of an array, or a solder ball And is suitable for a BGA (Ball Grid Array) formed of an electrode pad in the form of an array.
도 1 에는 일반적인 반도체칩의 LGA 패키지를 나타낸다.1 shows an LGA package of a general semiconductor chip.
(a)에는 반도체칩의 상면에서 본 사시도가 나타나 있다.(a) is a perspective view seen from the upper surface of the semiconductor chip.
반도체칩(101)은 실리콘(Silicon)칩에 EMC소재로 된 패키지(Package)(102)를 형성한 것이다.The
(b)에는 사시도로서 LGA 패키지의 아랫면에 다수 개의 전극(104)이 형성된 것을 나타낸다.(b) shows a perspective view in which a plurality of
(c)는 단면도로서 반도체칩(101)의 패키지(102)와 밑면(103)에 다수개의 전극(104)이 형성된 것을 나타낸다.(c) is a cross-sectional view showing that a plurality of
도 2 에는 반도체칩의 패키지위에 도금으로 금속을 코팅하기 위한 본 발명의 전처리 코팅층 형성을 한 구조를 나타낸다.FIG. 2 shows a structure in which a pretreatment coating layer of the present invention is formed for coating metal on a package of a semiconductor chip by plating.
(a)에는 단면도로서 반도체칩(101)의 패키지(102)와 밑면(103)에 다수개의 전극(104)이 형성된 것을 나타낸다.(a) shows that a plurality of
(b)에는 반도체칩의 패키지(102)의 밑면(103)을 제외한 부분에 금속나노분말층(201)이 형성되어 있는 구조를 나타낸다.(b) shows a structure in which the metal nano-
도 3 에는 금속나노분말층의 구조도가 도시되어 있다.FIG. 3 shows the structure of the metal nano-powder layer.
본 발명에 따른 반도체칩(101)의 패키지(102)의 상부와 측면에 형성되는 금속나노분말층(201)은 금속나노분말(301)과 바인더(302)로 구성되어 있다.The metal
금속나노분말(Metal nano particle)은 수나노미터(nanometer)에서 수십나노미터 크기의 금속 분말을 사용하며, 금속의 종류로서는 실버(Silver) 이거나, 구리(Copper)이거나 니켈, 팔라듐, 백금 등의 금속분말의 사용이 가능하며 이외에도 나노크기의 금속분말은 모두 사용이 가능하다.Metal nanoparticles are metal nanoparticles having a size of several nanometers to tens of nanometers. Metal nanoparticles are silver, copper, or metals such as nickel, palladium, and platinum. Powder can be used. In addition, nano-sized metal powders can be used.
또한 금속나노분말은 무기바인더(Inorganic Binder) 내지 유기바인더(Organic Binder)를 포함하는 바인더(302)에 혼합되어 있다.The metal nano powder is mixed with a
무기바인더로서는 알루미나 바인더 등이 사용되며, 유기바인더로서는 솔더링온도를 견딜 수 있는 고온용 바인더를 사용한다.As the inorganic binder, alumina binder or the like is used, and as the organic binder, a high temperature binder capable of withstanding the soldering temperature is used.
고온용 바인더로서 폴리이미드 바인더(Polyimide Binder)를 사용할 수 있으며, 이외에도 다양한 고분자 소재의 고온용 바인더를 사용할 수 있다.A polyimide binder can be used as a high temperature binder, and a high temperature binder of various high molecular materials can be used.
금속나노분말과 바인더는 솔벤트(Solvent)에 혼합되서 반도체칩의 패키지 표면에 코팅된 다음 건조과정을 거쳐서 솔벤트를 증발시키고 금속나노분말과 바인더만 반도체칩의 패키지 표면에 남아있게 하는 것이다.The metal nanoparticles and the binder are mixed with the solvent to be coated on the surface of the package of the semiconductor chip, followed by drying to evaporate the solvent, and only the metal nanopowder and the binder remain on the package surface of the semiconductor chip.
솔벤트로서는 알코올계이거나, 아세톤, Ketone등의 다양한 유기용매를 사용할 수 있으며 증발온도는 50~150도 사이의 용매를 통상적으로 사용한다.The solvent may be alcohol-based, or various organic solvents such as acetone and ketone may be used, and a solvent having a vaporization temperature of 50 to 150 ° C is usually used.
한 종류만의 용매를 사용할 수도 있으며, 여러 종류의 용매를 혼합해서 사용할 수도 있다.Only one kind of solvent may be used, or various kinds of solvents may be mixed and used.
솔벤트에 혼합된 금속나노분말과 바인더를 반도체칩위에 코팅하는 방법은 스프레이 코팅이거나 디핑(Dipping)이거나 잉크젯 코팅등의 다양한 용액 코팅 공정을 사용할 수 있으며, 솔벤트의 건조는 상온건조이거나 열건조가 가능하다.The method of coating the metal nanoparticles mixed with the solvent and the binder on the semiconductor chip can be spray coating, various coating methods such as dipping or ink jet coating, and drying of the solvent can be either room temperature drying or thermal drying .
바인더는 내열온도가 중요하며, 반도체칩은 솔더링(Soldering)공정을 거치기 때문에 250~300 도 정도의 솔더링 온도를 견딜수 있는 내열 바인더를 사용하여야 한다.The heat resistance of the binder is important, and since the semiconductor chip is subjected to a soldering process, a heat-resistant binder capable of withstanding a soldering temperature of about 250 to 300 ° C. should be used.
이를 위해서 폴리이미드 바인더(Polyimide Binder)등과 같은 고온용바인더를 사용한다.For this purpose, a high temperature binder such as a polyimide binder is used.
금속나노분말과 바인더의 혼합구조에 있어서 바인더의 비율이 중요하며, 일반적으로 코팅이 되고나서 바인더가 금속나노분말의 표면을 완전히 덮지않게 바인더의 양을 조절하는 것이 필요하다.The ratio of the binder in the mixed structure of the metal nano powder and the binder is important, and it is generally necessary to adjust the amount of the binder so that the binder does not completely cover the surface of the metal nano powder after coating.
본 발명에서는 금속나노분말에 코팅이 되는 것이므로 바인더가 금속나노분말을 덮고 있으면 도금이 될 수가 없다.In the present invention, since the metal nano powder is coated, it can not be plated if the binder covers the metal nano powder.
도 4 에는 본 발명에 따른 구조로서 반도체칩의 패키지(102)위에 금속나노분말층(201)을 형성한 다음 도금으로 전자파차폐 기능을 위한 금속층(401)을 형성한 패키지 EMI 구조의 반도체칩(101-EMI)이 나타나 있다.4 shows a structure of a
이 구조에서 패키지의 밑면(103)과 밑면의 전극(104)는 도금이 되질 않도록 마스킹을 한다.In this structure, the
패키지 EMI 라고 함은 반도체칩의 패키지위에 바로 금속층을 형성하기 때문이다.The package EMI is that the metal layer is formed directly on the package of the semiconductor chip.
종래에는 스퍼터링으로 금속층을 형성하였지만, 스퍼터링은 장치가 비싸며 공정에 시간이 많이 걸린다.Conventionally, a metal layer is formed by sputtering, but sputtering is expensive and takes a long time.
도금으로 형성되는 금속층(401)의 두께는 수마이크로미터 수준이며, 일반적으로 2~5 마이크로미터 정도의 두께로 코팅을 한다.The thickness of the
금속의 종류로서는 구리(Copper0를 가장 많이 사용하며, 니켈등도 코팅을 하거나 구리와 니켈의 적층구조를 포함해서 여러 종류의 금속층을 적층으로 코팅을 할 수도 있으며, 합금등의 도금도 가능하다.Copper0 is the most commonly used type of metal, and it is possible to coat various kinds of metal layers by lamination, including a coating of nickel, a lamination structure of copper and nickel, and plating of an alloy.
여러종류의 금속층을 적층을 코팅을 하면 전기장과 자기장 차폐의 특성을 가지는 금속을 따로 사용할 수 있다.If multiple layers of metal are laminated, metals with the characteristics of electric field and magnetic shielding can be used separately.
도금방법은 일반적으로 무전해 도금을 사용하며, 무전해 도금을 한다음 추가적으로 전해도금(Electroplating)을 할 수도 있다.Electroless plating is generally used for electroless plating, and electroless plating may be additionally performed.
무전해 구리도금은 구리이온에서 환원제에 의해서 금속을 석출시키는 것이다.The electroless copper plating is to precipitate the metal from the copper ion by the reducing agent.
무전해 구리도금에서 많이 사용되는 페링액은 황산구리와 주석칼륨나이트와 수산화나트륨등을 혼합해서 사용한다.Ferrous solution, which is often used in electroless copper plating, is a mixture of copper sulfate, tin potassium sodium and sodium hydroxide.
또 다른 일례로서 황산구리와 황산니켈, 황산히드라진, 주석칼륨나트륨, 수산화나트륨, 탄산나트륨등의 액을 사용하기도 하며 이외에도 다양한 무전해 구리 도금액이 가능하다.As another example, copper sulfate, nickel sulfate, hydrazine sulfate, sodium tin potassium, sodium hydroxide, and sodium carbonate may be used, and various electroless copper plating solutions may be used.
무전해 도금은 기본적으로 금속위에 도금이 된다.The electroless plating is basically plated on the metal.
따라서 본 발명에서는 나노미터 크기의 금속 분말을 반도체 패키지위에 먼저 코팅을 한 다음 금속분말위에 무전해 도금이 시작되면서 점점 두께가 증가하면서 도금이 되는 형태를 나타낸다.Accordingly, in the present invention, a metal powder having a nanometer size is first coated on a semiconductor package, and then electroless plating is started on the metal powder, and the plating is gradually increased in thickness.
도 5 에는 금속 나노분말의 코팅을 통한 도금을 하는 과정이 확대 단면도로서 나타나있다.FIG. 5 shows an enlarged cross-sectional view of a process of plating by coating a metal nano powder.
(a)에는 반도체칩의 패키지(102)위에 일차적으로 바인더(302)와 금속나노분말(301)이 코팅된 구조를 나타낸다.(a) shows a structure in which a
본 구조에서는 단일층으로 코팅된 것을 나타내지만 실제로는 다양한 코팅두께로 코팅된다.Although this structure shows a single layer coating, it is actually coated with various coating thicknesses.
금속나노분말(Metal nano particle)은 수나노미터(nanometer)에서 수십나노미터 크기의 금속 분말을 사용하며, 금속의 종류로서는 실버(Silver) 이거나, 구리(Copper)이거나 니켈, 팔라듐, 백금 등의 금속분말의 사용이 가능하며 이외에도 나노크기의 금속분말은 모두 사용이 가능하다.Metal nanoparticles are metal nanoparticles having a size of several nanometers to tens of nanometers. Metal nanoparticles are silver, copper, or metals such as nickel, palladium, and platinum. Powder can be used. In addition, nano-sized metal powders can be used.
바인더(302)의 양을 조절해서 금속나노분말이 표면에 노출될 수 있게 한다.The amount of the
(b)에는 무전해 도금을 시작한 구조이다.(b) shows a structure in which electroless plating is started.
무전해 도금의 초기에는 금속나노분말(301)의 위에 도금층(501)이 형성된다.At the beginning of the electroless plating, a
무전해도금액은 별도의 촉매처리를 하지 않으면 부도체인 바인더위에는 도금이 되지를 않으며, 금속위에 도금이 된다.The electroless plating solution is not plated on the binder which is an insulator without being subjected to a separate catalytic treatment, and is plated on the metal.
(c)에는 도금이 진행되면서 금속나노분말위의 도금층이 확산되면서 인접한 금속나노분말위의 도금층과 합쳐지는 과정이 나타나 있다.(c) shows a process in which the plating layer on the metal nano powder is diffused while being plated, and is then combined with the plating layer on the adjacent metal nano powder.
금속나노분말의 크기가 수나노미터내지 수십나노미터이며, 금속나노분말간의 간격도 수나노미터에서 수십나노미터에 불과하므로 금속층의 두께가 수십나노미터가 되면 인접한 금속나노분말위의 도금층과 합쳐지는 과정이 된다.Since the size of the metal nano powder is from several nanometers to tens of nanometers and the interval between the metal nano powders is only a few tens of nanometers to several nanometers, when the thickness of the metal layer is tens of nanometers, Process.
실제로 도금의 두께는 1000나노미터 이상인 수마이크로미터의 두께로 코팅을 하므로 인접한 도금층과는 용이하게 합쳐지게 된다.Actually, the thickness of the plating is a few micrometers, which is more than 1000 nanometers, so that it is easily combined with the adjacent plating layer.
(d)에는 도금을 진행해서 도금층의 두께가 수마이크로미터가 되면서 전체적으로 덮는 도금층이 형성된 것을 나타낸다.(d) shows that the plating layer is formed so as to cover the entire surface with the thickness of the plating layer being several micrometers.
상기의 공정으로 금속나노분말을 이용해서 도금을 가능하게 할 수 있다.In the above process, the metal nano powder can be used for plating.
본 도면에서는 확대단면도로서 패키지의 상부에만 도금이 되는 것을 나타내었지만 실제로는 반도체패키지의 측면까지 도금이 가능하다.In this figure, it is shown in an enlarged cross-sectional view that plating is performed only on the upper part of the package, but in actuality, plating is possible up to the side of the semiconductor package.
반도체칩의 도금을 밑면을 제외한 측면과 상면을 도금하기 위해서는 밑면에 대한 마스킹이 필요하며, 또한 도금공정의 효율성을 위해서 여러 개의 반도체칩을 어레이로 배열해서 여러개를 한꺼번에 도금을 한다.In order to plate the side surface and the upper surface of the semiconductor chip plating except for the bottom surface, masking to the bottom surface is required, and in order to improve the efficiency of the plating process, several semiconductor chips are arranged in an array,
이를 위해서는 별도의 마스킹 기판을 사용해서 반도체칩을 부착한 다음 본 발명에 의한 도금을 진행한다.For this purpose, a separate masking substrate is used to attach the semiconductor chip, and the plating according to the present invention proceeds.
도 6 에는 반도체칩을 어레이로 부착시킬 기판(601)이 평면도(a)와 단면도(b)로서 나타나있다.In Fig. 6, a
기판의 종류는 PET 필름이거나 아크릴 소재등의 다양한 기판을 사용할 수 있다.The substrate may be a PET film or a variety of substrates such as an acrylic material.
도 7 에는 본 발명의 구조로서 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층(701)을 형성한다.7, a solution-
(a)는 평면도이며 (b)는 단면도이다.(a) is a plan view and (b) is a sectional view.
용액 비부착 코팅층이라고 함은 용액의 솔벤트가 접착이 되지를 않아서 용이하게 제거될 수 있는 코팅을 의미한다.Solution Uncoated coating layer means a coating that can be easily removed because the solvent of the solution is not adhered.
비부착 코팅층으로서는 불소계가 첨가된 소수성 코팅층(Hydrophobic coating layer)을 일반적으로 형성한다.The non-adherent coating layer generally forms a hydrophobic coating layer to which a fluorine-based additive is added.
비부착코팅층을 형성하는 이유는 본 발명의 공정에 있어서, 반도체칩 위에만 도금이 되게하며 비부착코팅층에는 도금이 되지를 않게 해서 도금을 한 다음에 분리가 용이해지게 하는 것이다.The reason for forming the non-adherent coating layer is that the plating is performed only on the semiconductor chip in the process of the present invention, and the non-adherent coating layer is plated so as not to be plated, thereby facilitating the separation.
도 8 에는 반도체패키지를 부착하기 위한 접착층을 형성한다.In Fig. 8, an adhesive layer for attaching the semiconductor package is formed.
접착층은 공정이 끝난 다음에 분리가 가능한 접착층을 형성하며, 일반적으로 자외선 분리형 접착제이거나 KOH등의 알칼리용액에 용해가 되는 접착층을 사용한다.The adhesive layer forms an adhesive layer which can be separated after the process is finished. In general, the adhesive layer is an ultraviolet ray separation type adhesive or an adhesive layer which dissolves in an alkali solution such as KOH.
(a)에는 평면도로서 반도체칩을 부착할 위치에 기판의 비부착코팅층(701)위에 반도체칩 접착층(801)을 부분적으로 형성한 구조가 나타나 있다.(a) shows a structure in which a semiconductor
(b)에는 단면도로서 기판(601)의 비부착코팅층(701)위에 반도체칩을 부착할 위치에 반도체칩 접착층(801)을 부분적으로 형성한 구조가 나타나 있다.(b) shows a structure in which a semiconductor
도 9 에는 반도체패키지를 부착하기 위한 접착층을 형성한 다음 반도체칩을 부착시킨 도면이 나타나있다.9 is a view showing a state in which an adhesive layer for attaching a semiconductor package is formed and then a semiconductor chip is attached.
접착층은 공정이 끝난 다음에 반도체칩과 분리가 가능한 접착층을 형성하며, 일반적으로 자외선 분리형 접착제 이거나 KOH 알칼리용액에 용해가 되는 접착층을 사용한다.The adhesive layer forms an adhesive layer that can be separated from the semiconductor chip after the process is completed. In general, the adhesive layer is an ultraviolet ray separation adhesive or an adhesive layer which is soluble in KOH alkali solution.
(a)에는 평면도로서 접착층(801)위에 반도체칩(101)을 부착한 구조가 나타나 있다.(a) shows a structure in which a
(b)에는 단면도로서 기판(601)의 비부착코팅층(701)위에 반도체칩 접착층(801)을 형성한 다음 접착층 위에 반도체칩(101)을 부착한 구조가 나타나 있다.(b) is a cross-sectional view showing a structure in which a semiconductor
접착층에 의해서 반도체칩의 밑면이 보호가 되어서 밑면에는 도금이 되지를 않는다.The bottom surface of the semiconductor chip is protected by the adhesive layer and the bottom surface is not plated.
본 발명에서는 비부착코팅층위에 반도체칩을 부착하기 위한 접착층을 별도로 형성하는 것으로 설명하지만, 비부착코팅층을 점착특성이 있는 소재로 코팅을 해서 반도체칩을 바로 접착시킬수도 있다.In the present invention, an adhesive layer for attaching the semiconductor chip to the non-adherent coating layer is separately formed. However, the non-adherent coating layer may be coated with a material having adhesive property to directly bond the semiconductor chip.
도 10 에는 반도체칩 위에 금속나노분말층을 형성시킨 도면이 나타나있다.10 shows a diagram in which a metal nano powder layer is formed on a semiconductor chip.
금속나노분말층은 바인더와 함께 용제에 혼합된 용액상태에서 스프레이공법이거나 디핑이거나 잉크젯 방법등으로 코팅을 한 다음 용제를 증발시켜서 건조를 시킴으로서 금속나노분말이 바인더에 의해 반도체칩의 패키지 표면에 부착되면서 금속나노분말층이 형성되는 것이다.The metal nano powder layer may be formed by spraying in the form of a solution mixed with a binder in a solvent or by coating with a dipping or inkjet method and then evaporating and drying the metal nanopowder so that the metal nano powder is attached to the surface of the package of the semiconductor chip by the binder A metal nano powder layer is formed.
이 과정에서 기판의 비부착 코팅층에는 용제가 묻지 않거나 압축공기 분사등으로 쉽게 제거가 가능해서 비부착 코팅층에는 금속나노분말층이 형성되지 않도록 하는 것이다.In this process, the non-adherent coating layer of the substrate can be easily removed by spraying with no solvent or compressed air, so that the metal nano-powder layer is not formed in the non-adherent coating layer.
(a)에는 평면도로서 접착층(801)위에 반도체칩(101)을 부착한 다음 반도체칩의 패키지위에 금속나노분말층(201)을 형성한 구조가 나타나 있다.(a) is a plan view showing a structure in which a
(b)에는 단면도로서 기판(601)의 비부착코팅층(701)위에 반도체칩 접착층(801)을 형성한 다음 접착층 위에 반도체칩(101)을 부착하며, 반도체칩의 패키지위에 금속나노분말층(201)을 형성한 구조가 나타나 있다.a semiconductor
접착층에 의해서 반도체칩의 밑면이 보호가 되어서 패키지의 밑면에는 금속나노분말층이 형성되지 않는다.The bottom surface of the semiconductor chip is protected by the adhesive layer, and the metal nano powder layer is not formed on the bottom surface of the package.
도 11 에는 반도체칩 위에 금속나노분말층을 형성시킨 다음 전자파차폐를 위한 금속층(401)을 형성한 도면이 나타나있다.11, a metal nano powder layer is formed on a semiconductor chip, and then a
금속층은 무전해도금으로 구리이거나 니켈등의 금속을 도금으로 코팅을 하며, 여러 종류의 금속을 적층으로 도금으로 형성할 수도 있다.The metal layer may be formed of copper by electroless plating or may be formed by plating a metal such as nickel or the like, and a plurality of kinds of metal may be formed by plating by lamination.
(a)에는 평면도로서 접착층(801)위에 반도체칩(101)을 부착한 다음 반도체칩의 패키지위에 금속나노분말층(201)을 형성된 위에 전자파차폐를 위한 도금층을 형성한 구조가 나타나 있다.(a) is a plan view showing a structure in which a
(b)에는 단면도로서 기판(601)의 비부착코팅층(701)위에 반도체칩 접착층(801)을 형성한 다음 접착층 위에 반도체칩(101)을 부착한 다음 반도체칩의 패키지위에 금속나노분말층(201)이 형성하며, 금속나노분말층에 전자파차폐를 위한 도금층을 형성한 구조가 나타나 있다.a semiconductor
접착층에 의해서 반도체칩의 밑면이 보호가 되어서 밑면에는 도금이 되지를 않는다.The bottom surface of the semiconductor chip is protected by the adhesive layer and the bottom surface is not plated.
도 12 에는 기판과 전자파차폐 금속층이 형성된 반도체칩을 분리한 구조가 단면도로서 나타나 있다.12 is a sectional view showing a structure in which a substrate and a semiconductor chip in which an electromagnetic wave shielding metal layer is formed are separated.
도면에 나타난 대로 마스킹 기능을 하는 기판(601)과 전자파차폐 기능을 위한 금속층(401)을 형성한 패키지 EMI 구조의 반도체칩(101-EMI)을 분리해 내서 패키지 EMI 반도체칩을 제작하는 것이다.As shown in the drawing, a package EMI-type semiconductor chip (101-EMI) is separated by separating a
상기의 마스킹 기능과 정렬기능을 하는 기판과 반도체칩의 부착에 있어서, LGA 칩에 있어서는 반도체칩의 밑면에 형성되는 전극의 높이가 높지 않아서 용이하게 기판의 접착층에 접착할 수 있다.In the LGA chip, the height of the electrode formed on the bottom surface of the semiconductor chip is not high in the attachment of the semiconductor chip and the substrate having the masking function and the aligning function, so that the LGA chip can be easily bonded to the adhesive layer of the substrate.
LGA 패키지의 반도체칩과는 달리 BGA(Ball Grid Array)타입의 반도체칩은 볼의 높이가 수십마이크로미터에서 수백마이크로미터정도 되어서 접착층에 부착시키면 솔더볼(Solder Ball)에 의해서 밑면이 접착층으로 부터 떠 있게 되어서 도금을 할 때 도금액이 스며들어서 반도체칩의 밑면에 도금이 될 수도 있다.Unlike a semiconductor chip of an LGA package, a ball grid array (BGA) semiconductor chip has a height of several tens of micrometers to several hundreds of micrometers. When the semiconductor chip is attached to an adhesive layer, the bottom surface is floated from the adhesive layer by a solder ball So that the plating liquid seeps on the bottom surface of the semiconductor chip when plating.
반도체 밑면에 도금이 되면 솔더볼 사이에 통전이 되거나 솔더볼의 녹는 온도가 올라가는 등의 문제점이 발생한다.When plating is performed on the bottom surface of the semiconductor, there arises a problem that the solder ball is energized or the melting temperature of the solder ball rises.
이에따라 BGA 반도체 패키지를 사용한 반도체칩을 위해서 별도의 마스킹 기능이 필요하다.Accordingly, a separate masking function is required for a semiconductor chip using a BGA semiconductor package.
도 13 에는 일반적인 반도체칩의 BGA 패키지를 나타낸다.13 shows a BGA package of a general semiconductor chip.
(a)에는 반도체칩의 상면에서 본 사시도가 나타나 있다.(a) is a perspective view seen from the upper surface of the semiconductor chip.
BGA 타입의 패키지로 된 반도체칩(1301)는 EMC(Epoxy Mold Compound) 소재로 된 패키지(Package)(1302)가 형성되어 있다.A
(b)에는 사시도로서 BGA 패키지의 밑면(1303)에 다수 개의 솔더볼 전극(1304)이 형성된 것을 나타낸다.(b) is a perspective view showing that a plurality of
(c)는 단면도로서 BGA 패키지의 반도체칩(1301)의 패키지(1302)의 밑면(1303)에 다수개의 솔더볼 전극(1304)이 형성된 것을 나타낸다.(c) is a cross-sectional view showing that a plurality of
BGA(Ball Grid Array)타입의 반도체칩은 솔더볼의 높이가 수십마이크로미터에서 수백마이크로미터정도 되므로 도금과정에 도금액이 패키지의 밑면에 침투하지 않도록 보호하는 마스킹 기술이 필요하다.A ball grid array (BGA) type semiconductor chip requires a masking technique that protects the plating solution from penetrating the underside of the package during the plating process since the height of the solder ball is several tens of micrometers to several hundreds of micrometers.
도 14 에는 마스킹을 위한 과정으로서 일반적인 반도체칩의 BGA 패키지의 밑면의 평면도와 단면도가 나타나 있다.14 is a plan view and a cross-sectional view of a bottom surface of a general BGA package of a semiconductor chip as a process for masking.
(a)에는 평면도로서 반도체칩(1301)의 BGA 패키지의 밑면(1303)에 다수 개의 솔더볼 전극(1304)이 형성된 것을 나타낸다.(a) shows that a plurality of
(b)는 단면도로서 BGA 패키지의 반도체칩(1301)의 패키지(1302)의 밑면(1303)에 다수개의 솔더볼 전극(1304)이 형성된 것을 나타낸다.(b) is a cross-sectional view showing that a plurality of
BGA(Ball Grid Array)타입의 반도체칩은 솔더볼의 높이가 수십마이크로미터에서 수백마이크로미터정도 되므로 도금과정에 도금액이 패키지의 밑면에 침투하지 않도록 보호하는 마스킹 기술이 필요하다.A ball grid array (BGA) type semiconductor chip requires a masking technique that protects the plating solution from penetrating the underside of the package during the plating process since the height of the solder ball is several tens of micrometers to several hundreds of micrometers.
이를 위해서 본 발명에서는 이형성이 있는 접착제를 코팅을 하는 공정을 사용한다.For this purpose, the present invention uses a process of coating a releasable adhesive.
이형성이 있는 접착제로서는 대표적으로 실리콘(Silicone) 접착제가 있으며, 실리콘 접착제의 제조사로서 다우코닝(Dow Corning)사 등의 실리콘 고무를 사용할 수 있다.Silicone adhesives are typical examples of releasable adhesives, and silicone rubbers such as Dow Corning Inc. may be used as a manufacturer of silicone adhesives.
접착제로 사용하는 실리콘(Silicone)은 경화가 되기 전에는 액체상태이며, 경화를 시키면 탄성이 있는 고무형태의 고체상태가 되며, 젤(Gel)상태가 되기도 한다.Silicone used as an adhesive is in a liquid state before being cured, and when it is cured, it becomes a rubber-like solid state with elasticity, and it also becomes a gel state.
실리콘(Silicone)은 경화를 위해서 일액형 이거나 이액형 실리콘(Silicone)을 사용하며, 경화방법은 열경화이거나, 자연경화이거나, 자외선 경화등의 방법이 가능하다. Silicone is one-component type or two-component silicone for curing, and the curing method can be thermosetting, natural curing or ultraviolet curing.
특히 실리콘(Silicone) 소재는 접착이 되어 있어도 접착력이 강하지 않으므로 경화가 되고 난 다음 용이하게 분리가 된다.Particularly, silicone (Silicone) material can be easily separated after curing because the adhesive force is not strong even if it is bonded.
도 15 에는 반도체칩의 밑면을 이형성이 있는 접착제로 코팅한 도면이 나타나있다.Fig. 15 is a view showing a bottom surface of a semiconductor chip coated with a releasing adhesive.
(a)에는 평면도로서 반도체칩(1301)의 BGA 패키지의 밑면(1303)에 다수 개의 솔더볼 전극(1304)이 형성된 위에 이형성이 있는 접착제(1501)로 코팅한 구조를 나타낸다.a
(b)는 단면도로서 BGA 패키지의 반도체칩(1301)의 패키지(1302)의 밑면(1303)에 다수개의 솔더볼 전극(1304)이 형성된 위에 이형성이 있는 접착제(1501)로 코팅한 구조를 나타낸다.(b) is a cross-sectional view showing a structure in which a plurality of
BGA(Ball Grid Array)타입의 반도체칩은 볼의 높이가 수십마이크로미터에서 수백마이크로미터정도 되므로 이형성이 있는 접착제를 솔더볼의 높이보다 두껍게 코팅을 하고 경화를 시켜야 한다.Since a ball chip array (BGA) type semiconductor chip has a ball height of several tens of micrometers to several hundreds of micrometers, the releasable adhesive should be coated thicker than the solder ball and hardened.
본 발명에 따른 실리콘(Silicone)은 경화온도가 100도이내에서 경화가 되는 실리콘을 사용할 수 있다.Silicone according to the present invention can be made of silicone which is cured at a curing temperature of 100 degrees or less.
코팅방법은 실크인쇄이거나 디스펜싱(Dispencing) 등의 방법을 사용할 수 있다.As the coating method, silk printing or dispensing may be used.
도 16 에는 반도체칩의 밑면을 이형성이 있는 접착제로 코팅한 도면으로서 EMC 패키지위에 금속층을 형성하기 위해서 EMC 층이 위로 되어 있는 단면도가 나타나있다.16 is a cross-sectional view in which the bottom of the semiconductor chip is coated with a releasable adhesive and the EMC layer is raised to form a metal layer on the EMC package.
도면에 나타난대로 BGA 패키지의 반도체칩(1301)의 패키지(1302)의 밑면(1303)과 다수개의 솔더볼 전극(1304)을 이형성이 있는 접착제(1501)로 솔더볼을 모두 덮는 두께로 코팅한 구조를 나타낸다.A
도 17 에는 반도체칩의 밑면을 이형성이 있는 접착제로 코팅한 도면으로서 EMC 패키지위에 금속나노분말층을 코팅한 단면도가 도시되어 있다.17 is a cross-sectional view in which a bottom surface of a semiconductor chip is coated with a releasing adhesive and a metal nano powder layer is coated on the EMC package.
본 발명에 따른 BGA 반도체칩(1301)의 패키지(1302)의 상부와 측면에 형성되는 금속나노분말(301)과 바인더(302)로 구성된 금속나노분말층(201)을 코팅한다.A metal
금속나노분말(Metal nano particle)은 수나노미터(nanometer)에서 수십나노미터 크기의 금속 분말을 사용하며, 금속의 종류로서는 실버(Silver) 이거나, 구리(Copper)이거나 니켈, 팔라듐, 백금 등의 금속분말의 사용이 가능하며 이외에도 나노크기의 금속분말은 모두 사용이 가능하다.Metal nanoparticles are metal nanoparticles having a size of several nanometers to tens of nanometers. Metal nanoparticles are silver, copper, or metals such as nickel, palladium, and platinum. Powder can be used. In addition, nano-sized metal powders can be used.
또한 금속나노분말은 무기바인더(Inorganic Binder) 내지 유기바인더(Organic Binder)를 포함하는 바인더(302)에 혼합되어 있다.The metal nano powder is mixed with a
무기바인더로서는 알루미나 바인더 등이 사용되며, 유기바인더로서는 솔더링온도를 견딜 수 있는 고온용 바인더를 사용한다.As the inorganic binder, alumina binder or the like is used, and as the organic binder, a high temperature binder capable of withstanding the soldering temperature is used.
고온용 바인더로서 폴리이미드 바인더(Polyimide Binder)를 사용할 수 있으며, 이외에도 다양한 고분자 소재의 고온용 바인더를 사용할 수 있다.A polyimide binder can be used as a high temperature binder, and a high temperature binder of various high molecular materials can be used.
금속나노분말과 바인더는 솔벤트(Solvent)에 혼합되서 반도체칩의 패키지 표면에 코팅된 다음 건조과정을 거쳐서 솔벤트를 증발시키고 금속나노분말과 바인더만 반도체칩의 패키지 표면에 남아있게 하는 것이다.The metal nanoparticles and the binder are mixed with the solvent to be coated on the surface of the package of the semiconductor chip, followed by drying to evaporate the solvent, and only the metal nanopowder and the binder remain on the package surface of the semiconductor chip.
솔벤트로서는 알코올계이거나, 아세톤, Ketone등의 다양한 유기용매를 사용할 수 있으며 증발온도는 50~150도 사이의 용매를 통상적으로 사용한다.The solvent may be alcohol-based, or various organic solvents such as acetone and ketone may be used, and a solvent having a vaporization temperature of 50 to 150 ° C is usually used.
한 종류만의 용매를 사용할 수도 있으며, 여러 종류의 용매를 혼합해서 사용할 수도 있다.Only one kind of solvent may be used, or various kinds of solvents may be mixed and used.
솔벤트에 혼합된 금속나노분말과 바인더를 반도체칩위에 코팅하는 방법은 스프레이 코팅이거나 디핑(Dipping)이거나 잉크젯 코팅등의 다양한 용액 코팅 공정을 사용할 수 있으며, 솔벤트의 건조는 상온건조이거나 열건조가 가능하다.The method of coating the metal nanoparticles mixed with the solvent and the binder on the semiconductor chip can be spray coating, various coating methods such as dipping or ink jet coating, and drying of the solvent can be either room temperature drying or thermal drying .
바인더는 내열온도가 중요하며, 반도체칩은 솔더링(Soldering)공정을 거치기 때문에 250~300 도 정도의 솔더링 온도를 견딜수 있는 내열 바인더를 사용하여야 한다.The heat resistance of the binder is important, and since the semiconductor chip is subjected to a soldering process, a heat-resistant binder capable of withstanding a soldering temperature of about 250 to 300 ° C. should be used.
이를 위해서 폴리이미드 바인더(Polyimide Binder)등과 같은 고온용바인더를 사용한다.For this purpose, a high temperature binder such as a polyimide binder is used.
본 발명에서 BGA 패키지의 밑면을 보호하기 위해서 본 발명에 따른 이형성이 있는 접착제로서 실리콘(Silicone)을 사용하면 실리콘 고무의 낮은 표면에너지에 의해서 상기의 솔벤트 들은 실리콘(Silicone)에 코팅되지를 않는다.In the present invention, when silicon (Silicone) is used as a releasable adhesive according to the present invention to protect the bottom surface of a BGA package, the solvents are not coated on silicon by the low surface energy of the silicone rubber.
따라서 반도체 패키지의 상면과 측면에만 본 발명의 금속나노분말층이 형성되며, 반도체 패키지의 밑면을 덮고 있는 실리콘(Silicone) 보호층에는 금속나노분말층이 형성되지 않는 것이다.Therefore, the metal nano powder layer of the present invention is formed only on the top and side surfaces of the semiconductor package, and the metal nano powder layer is not formed on the silicon protective layer covering the bottom surface of the semiconductor package.
이는 용액에 함침시켰다가 다시 꺼내는 디핑등의 공법으로 반도체 패키지에 코팅을 하는 공정에서 반도체 패키지의 상면과 측면에만 코팅이 되므로 실리콘(Silicone)에 금속나노분말의 솔벤트가 접착되지 않는 것이 코팅 공정에 유리하다.This is because it is coated only on the upper and side surfaces of the semiconductor package in the process of coating the semiconductor package by the dipping method in which the solution is impregnated and then taken out again so that the solvent of the metal nano powder does not adhere to the silicon, Do.
도 18 에는 본 발명에 따른 구조로서 반도체칩의 패키지(1302)위에 금속나노분말층(201)을 형성한 다음 도금으로 전자파차폐 기능을 위한 금속층(401)을 형성한 패키지 EMI 구조의 반도체칩(1301-EMI)이 단면도로서 나타나 있다.18 shows a structure of a
패키지(1302)의 밑면(1303)과 다수개의 솔더볼 전극(1304)은 이형성이 있는 접착제(1501)로 솔더볼을 모두 덮는 두께로 코팅이 되어 있어서 도금이 되지를 않는다.The
BGA 반도체칩의 상면과 측면에 도금으로 형성되는 금속층(401)의 두께는 수마이크로미터 수준이며, 일반적으로 2~5 마이크로미터 정도의 두께로 코팅을 한다.The thickness of the
금속의 종류로서는 구리(Copper0를 가장 많이 사용하며, 니켈등도 코팅을 하거나 구리와 니켈의 적층구조를 포함해서 여러 종류의 금속층을 적층으로 코팅을 할 수도 있으며, 합금등의 도금도 가능하다.Copper0 is the most commonly used type of metal, and it is possible to coat various kinds of metal layers by lamination, including a coating of nickel, a lamination structure of copper and nickel, and plating of an alloy.
여러 종류의 금속층을 적층을 코팅을 하면 전기장과 자기장 차폐의 특성을 가지는 금속을 따로 사용할 수 있다.If multiple layers of metal are laminated, metals with the characteristics of electric field and magnetic shielding can be used separately.
도금방법은 일반적으로 무전해 도금을 사용하며, 무전해 도금을 한다음 추가적으로 전해도금(Electroplating)을 할 수도 있다.Electroless plating is generally used for electroless plating, and electroless plating may be additionally performed.
무전해 구리도금은 구리이온에서 환원제에 의해서 금속을 석출시키는 것이다.The electroless copper plating is to precipitate the metal from the copper ion by the reducing agent.
무전해 구리도금에서 많이 사용되는 페링액은 황산구리와 주석칼륨나이트와 수산화나트륨등을 혼합해서 사용한다.Ferrous solution, which is often used in electroless copper plating, is a mixture of copper sulfate, tin potassium sodium and sodium hydroxide.
또 다른 일례로서 황산구리와 황산니켈, 황산히드라진, 주석칼륨나트륨, 수산화나트륨, 탄산나트륨등의 액을 사용하기도 하며 이외에도 다양한 무전해 구리 도금액이 가능하다.As another example, copper sulfate, nickel sulfate, hydrazine sulfate, sodium tin potassium, sodium hydroxide, and sodium carbonate may be used, and various electroless copper plating solutions may be used.
도 19 에는 본 발명에 따른 구조로서 반도체칩의 패키지(1302)위에 금속나노분말층(201)을 형성한 다음 도금으로 전자파차폐 기능을 위한 금속층(401)을 형성한 패키지 EMI 구조의 반도체칩(1301-EMI)에서 마스킹으로 사용된 밑면의 이형성이 있는 접착제가 분리된 단면도로서 나타나 있다.19 shows a structure of a
이형성이 있는 접착제로서는 실리콘(Silicone)을 사용할 수 있으며, 실리콘(Silicone)고무는 경화가 되고나면 이형성이 있어서 쉽게 분리가 된다.Silicone can be used as a releasable adhesive, and silicone (silicone) rubber can be easily separated since it has a releasing property when cured.
따라서 상기의 마스킹에 의해서 본 발명에 따른 BGA 패키지의 반도체 칩의 상면과 측면에 전자파차폐를 위한 금속층을 도금으로 형성할 수 있다.Therefore, a metal layer for shielding electromagnetic waves can be formed by plating on the upper and side surfaces of the semiconductor chip of the BGA package according to the present invention by the above masking.
본 발명의 공법에 의해서 이형성이 있는 접착제로 마스킹한 BGA 패키지의 반도체칩의 도금에 의한 금속층의 형성은 개별칩을 무전해 도금을 할 수도 있고 다수 개의 마스킹 된 칩을 다시 필름등에 부착해서 배열시킨 다음 Sheet 단위로 수십 개 내지 수백 개씩 금속나노분말의 코팅과 도금공정을 진행할 수도 있다.According to the method of the present invention, the formation of the metal layer by plating the semiconductor chip of the BGA package masked with the releasable adhesive can be performed by electroless plating of individual chips or by attaching a plurality of masked chips to a film or the like again Coating and plating of metal nanoparticles may be performed by several tens to several hundreds of sheets in a sheet unit.
따라서 본 발명에 의한 이형성이 있는 접착제로 마스킹한 BGA 패키지의 반도체 칩은 생산 공정에 있어서도 다양한 방법을 적용할 수 있는 장점이 있다.Therefore, the semiconductor chip of the BGA package masked with the adhesive having the releasing property according to the present invention can be applied various methods in the production process.
또한 LGA 패키지에도 본 이형성이 있는 접착제, 특히 실리콘(Silicone)을 이용한 마스킹을 적용하므로서 정밀한 구조의 LGA 패키지의 마스킹을 가능하게 할 수 있다.In addition, the LGA package can mask the LGA package with precise structure by applying masking using this releasable adhesive, especially silicon (Silicone).
LGA와 BGA 패키지에 있어서 반도체칩이 정밀해짐에 따라 밑면의 전극의 개수가 많아지며, 전극간의 간격과 테두리와 전극간의 간격이 수백마이크로미터이내로 줄어드는 추세여서 종래의 방법으로는 마스킹이 어려워지고 있으며, 본 발명에 따른 실리콘(Silicone) 소재를 포함하는 이형성이 있는 접착제를 코팅해서 마스킹을 함으로서 반도체의 정밀마스킹과 전자파차폐를 위한 금속 코팅을 용이하게 할 수 있다.In the LGA and BGA packages, as the semiconductor chip becomes more precise, the number of electrodes on the bottom surface increases, and the gap between the electrodes, the gap between the electrodes, and the gap between the electrodes are reduced to several hundreds of micrometers or less. By coating a releasable adhesive containing a silicone material according to the present invention and masking it, it is possible to facilitate metal masking for precise masking of semiconductors and electromagnetic shielding.
상술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the present invention has been described with reference to the preferred embodiments thereof, it will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined in the following claims. It can be understood that
반도체칩(101)
패키지(Package)(102)
패키지 밑면(103)
다수개의 전극(104)
금속나노분말층(201)
금속나노분말(301)
바인더(302)
금속층(401)
패키지 EMI 구조의 반도체칩(101-EMI)
기판(601)
용액 비부착코팅층(701)
반도체칩 접착층(801)
BGA 타입의 패키지로 된 반도체칩(1301)
패키지(Package)(1302)
BGA 패키지의 밑면(1303)
솔더볼 전극(1304)
이형성이 있는 접착제(1501)
패키지 EMI 구조의 반도체칩(1301-EMI)The
Package bottom surface (103) Multiple electrodes (104) Metal nano powder layer (201)
Metal nano powder (301) Binder (302) Metal layer (401)
EMI (Semiconductor Chip (101-EMI)
Solution
A
Package 1302
The
Package Semiconductor chip with EMI structure (1301-EMI)
Claims (10)
반도체칩의 패키지의 상부와 측면에 금속나노분말과 바인더로 구성된 금속나노분말층을 형성하며,
반도체칩의 밑면은 마스킹이 된 상태이며,
반도체칩의 패키지의 상부와 측면에 금속나노분말층의 위로 도금(Plating)으로 금속코팅을 하는 것을 특징으로 하는 패키지에 전자파차폐가 된 반도체칩.
A semiconductor chip in which an electronic circuit is formed on a silicon chip, an upper portion of the silicon chip is covered with an epoxy mold compound (EMC), and a package is exposed on the bottom surface of the package,
A metal nano powder layer composed of a metal nano powder and a binder is formed on the top and sides of the package of the semiconductor chip,
The bottom surface of the semiconductor chip is masked,
Wherein a metal coating is applied to the upper and side surfaces of the package of the semiconductor chip by plating the metal nano powder layer above the package.
금속나노분말(Metal nano particle)은 수나노미터(nanometer)에서 수십나노미터 크기의 금속 분말을 사용하며, 금속의 종류로서는 실버(Silver) 이거나, 구리(Copper)이거나 니켈, 팔라듐, 백금 등의 금속분말의 사용이 가능하며 이외에도 나노크기의 금속분말인 것을 특징으로 하는 패키지에 전자파차폐가 된 반도체칩.
The method according to claim 1,
Metal nanoparticles are metal nanoparticles having a size of several nanometers to tens of nanometers. Metal nanoparticles are silver, copper, or metals such as nickel, palladium, and platinum. Wherein the package is a nano-sized metal powder which can be used as a powder.
금속나노분말(Metal nano particle)은 수나노미터(nanometer)에서 수십나노미터 크기의 금속 분말을 사용하며,
패키지에 접착시키기 위해서 유기물 또는 무기물 바인더를 혼합하며,
금속나노분말이 패키지에 코팅이 된 상태에서 바인더가 금속나노분말을 완전히 덮지 않는 것을 특징으로 하는 패키지에 전자파차폐가 된 반도체칩.
The method according to claim 1,
Metal nano particles use metal nanoparticles in nanometers and tens of nanometers in size,
The organic or inorganic binder is mixed to bond to the package,
Wherein the binder does not completely cover the metal nano powder while the metal nano powder is coated on the package.
금속나노분말(Metal nano particle)은 수나노미터(nanometer)에서 수십나노미터 크기의 금속 분말을 사용하며,
패키지에 접착시키기 위해서 유기물 또는 무기물 바인더를 혼합하며,
금속나노분말이 패키지에 코팅이 되며 바인더가 금속나노분말을 완전히 덮지 않는 상태에서,
도금이 금속나노분말의 위로 무전해 도금이 되면서 인접한 금속나노분말의 위로 도금이 되는 금속층과 합쳐지면서 도금 두께가 증가하는 것을 특징으로 하는 패키지에 전자파차폐가 된 반도체칩.
The method according to claim 1,
Metal nano particles use metal nanoparticles in nanometers and tens of nanometers in size,
The organic or inorganic binder is mixed to bond to the package,
In the state that the metal nano powder is coated on the package and the binder does not completely cover the metal nano powder,
Wherein the plating layer is electrolessly plated on top of the metal nano powder, and the thickness of the plating layer is increased by joining with the metal layer which is plated on the adjacent metal nano powder.
밑면에는 금속층이 코팅되지 않기 위한 마스킹으로서,
액체 상태로 반도체 칩의 밑면을 코팅을 하며,
경화를 시켜서 고체 상태로 되게 하며,
고체상태가 되어서 반도체칩의 밑면과 전극을 덮는 상태로서 밑면이 마스킹이 되며,
반도체칩의 패키지의 상부와 측면에 금속나노분말과 바인더로 구성된 금속나노분말층을 형성하며,
반도체칩의 패키지의 상부와 측면에 형성된 금속나노분말층위로 도금으로 금속코팅을 하며,
금속코팅이 된 다음 반도체칩의 밑면의 마스킹을 분리시키는 것을 특징으로 하는 패키지에 전자파차폐가 된 반도체칩.
A metal layer is coated on a top surface and a side surface of a package of a semiconductor chip,
As a masking for preventing the metal layer from being coated on the bottom surface,
Coating the underside of the semiconductor chip in a liquid state,
Curing to a solid state,
The bottom surface of the semiconductor chip is masked by covering the bottom surface of the semiconductor chip with the electrode,
A metal nano powder layer composed of a metal nano powder and a binder is formed on the top and sides of the package of the semiconductor chip,
Metal plating is performed on the metal nano powder layer formed on the upper and side surfaces of the package of the semiconductor chip by plating,
And the masking of the bottom surface of the semiconductor chip is separated.
반도체칩의 밑면을 마스킹하는 소재는 실리콘(Silicone) 인 것을 특징으로 하는 패키지에 전자파차폐가 된 반도체칩.
The method of claim 5,
Wherein a material for masking the bottom surface of the semiconductor chip is silicon.
반도체칩의 밑면을 액체상태의 소재로 코팅하고 경화를 시켜서 마스킹을 하는 반도체칩은 LGA 또는 BGA 패키지의 반도체칩인 것을 특징으로 하는 패키지에 전자파차폐가 된 반도체칩.
The method of claim 5,
Wherein the semiconductor chip is a semiconductor chip of an LGA or BGA package, the semiconductor chip having a bottom surface coated with a liquid material and masked by curing.
액체상태의 소재는 실리콘(Silicone)인 것을 특징으로 하는 패키지에 전자파차폐가 된 반도체칩.
The method of claim 7,
Wherein the liquid-state material is silicon (silicon).
반도체칩의 패키지의 상부와 측면에 전자파차폐를 위해서 금속코팅을 하는 것으로서,
금속코팅을 위해서 반도체칩의 밑면에 이형성이 있는 접착제로 코팅이 되는 것을 특징으로 하는 반도체칩.
A semiconductor chip in which an electronic circuit is formed on a silicon chip, an upper portion of the silicon chip is covered with an epoxy mold compound (EMC), and a package is exposed on the bottom surface of the package,
A metal coating is applied to the top and side surfaces of the package of the semiconductor chip for electromagnetic shielding,
Wherein a bottom surface of the semiconductor chip is coated with a releasable adhesive for metal coating.
이형성이 있는 접착제는 실리콘(Silicone)인 것을 특징으로 하는 반도체칩.
The method of claim 9,
Wherein the releasable adhesive is silicon (Silicone).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180007443A KR20190089246A (en) | 2018-01-22 | 2018-01-22 | Package EMI for Semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180007443A KR20190089246A (en) | 2018-01-22 | 2018-01-22 | Package EMI for Semiconductor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20190089246A true KR20190089246A (en) | 2019-07-31 |
Family
ID=67474081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180007443A KR20190089246A (en) | 2018-01-22 | 2018-01-22 | Package EMI for Semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20190089246A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111524876A (en) * | 2020-05-06 | 2020-08-11 | 苏州容思恒辉智能科技有限公司 | Semiconductor package with shielding structure and preparation method thereof |
| CN113436978A (en) * | 2021-05-10 | 2021-09-24 | 江苏长电科技股份有限公司 | BGA sputtering process |
-
2018
- 2018-01-22 KR KR1020180007443A patent/KR20190089246A/en unknown
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111524876A (en) * | 2020-05-06 | 2020-08-11 | 苏州容思恒辉智能科技有限公司 | Semiconductor package with shielding structure and preparation method thereof |
| CN113436978A (en) * | 2021-05-10 | 2021-09-24 | 江苏长电科技股份有限公司 | BGA sputtering process |
| CN113436978B (en) * | 2021-05-10 | 2024-03-12 | 江苏长电科技股份有限公司 | BGA sputtering process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107230664B (en) | Electronic circuit package | |
| KR102659068B1 (en) | Electronic component package and its manufacturing method | |
| US8648261B2 (en) | Printed circuit board | |
| US8576574B2 (en) | Electromagnetic interference shielding on semiconductor devices | |
| CN109119380B (en) | Electronic circuit package using composite magnetic encapsulant | |
| TWI732947B (en) | Electronic circuit package using composite magnetic sealing material | |
| US10312197B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| TWI692845B (en) | Electronic circuit package using sealing material having conductivity | |
| US10818618B2 (en) | Adhesive substrate, transfer device having adhesive substrate, and method for producing adhesive substrate | |
| JP2018082142A (en) | Composite magnetic sealing material, and electronic circuit package arranged by using the same as mold material | |
| US10147685B2 (en) | System-in-package devices with magnetic shielding | |
| TWI699787B (en) | Conductive adhesive composition | |
| DE102014100196B4 (en) | Process for electrophoretic deposition (EPD) of a film on an exposed conductive surface and an electrical component therefrom | |
| TWI807011B (en) | Electromagnetic wave shield sheet | |
| WO2016049649A1 (en) | Packaged device with additive substrate surface modification | |
| EP3588553A1 (en) | Microelectronic modules including thermal extension levels and methods for the fabrication thereof | |
| TWI802757B (en) | Electromagnetic wave shield sheet and electronic component mounting board | |
| KR20190089246A (en) | Package EMI for Semiconductor | |
| CN108884358B (en) | Conductive coating material and method for manufacturing shield package using same | |
| CN107946287A (en) | Semiconductor encapsulation device and its manufacture method | |
| TW201802208A (en) | Electromagnetic shielding film | |
| KR101527379B1 (en) | Semiconductor package and manufacturing methode of the same | |
| KR20190083033A (en) | Package EMI for Semiconductor | |
| JPWO2018088345A1 (en) | Resin film with metal foil, structure, method for manufacturing wiring substrate, method for manufacturing semiconductor device | |
| CN106793538A (en) | The method for making selective nickel porpezite with dry film legal system on a printed-wiring board |