KR20190087774A - 마이크로 엘이디 모듈 및 그 제조방법 - Google Patents

마이크로 엘이디 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR20190087774A
KR20190087774A KR1020180005997A KR20180005997A KR20190087774A KR 20190087774 A KR20190087774 A KR 20190087774A KR 1020180005997 A KR1020180005997 A KR 1020180005997A KR 20180005997 A KR20180005997 A KR 20180005997A KR 20190087774 A KR20190087774 A KR 20190087774A
Authority
KR
South Korea
Prior art keywords
led chip
vertical led
vertical
common electrode
connection area
Prior art date
Application number
KR1020180005997A
Other languages
English (en)
Other versions
KR102519737B1 (ko
Inventor
김민표
신지유
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Priority to KR1020180005997A priority Critical patent/KR102519737B1/ko
Priority to PCT/KR2018/008332 priority patent/WO2019045277A1/ko
Priority to US16/047,912 priority patent/US10790267B2/en
Publication of KR20190087774A publication Critical patent/KR20190087774A/ko
Application granted granted Critical
Publication of KR102519737B1 publication Critical patent/KR102519737B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

마운트 기판 및 상기 마운트 기판 상에 위치하는 하나 이상의 픽셀 유닛을 포함하는 마이크로 엘이디 모듈이 개시된다. 이 마이크로 엘이디 모듈의 픽셀 유닛은 상기 마운트 기판에 개별 구동 가능하게 마운트되고, 서로 다른 파장의 광을 발하는 복수개의 버티컬 엘이디 칩과; 상기 복수개의 버티컬 엘이디 칩과 이웃하게 상기 마운트 기판 상에 배치되는 공통 전극과; 상기 복수개의 버티컬 엘이디 칩의 측면들과 접하도록 형성되고 전기 절연성을 갖는 지지층과; 상기 지지층에 의해 지지되고, 상기 복수개의 버티컬 엘이디 칩의 상부를 상기 공통 전극에 공통적으로 연결하는 패턴 배선층을 포함한다.

Description

마이크로 엘이디 모듈 및 그 제조방법{MICRO LED MODULE AND METHOD FOR MAKIGNT THE SAME}
본 발명은 마이크로 엘이디 모듈에 관한 것으로서, 더 상세하게는, 픽셀 유닛을 구성하는 수 내지 수백 마이크로미터 크기의 버티컬 엘이디 칩들이 개별 구동 가능하게 연결된 마이크로 엘이디 모듈에 관한 것이다.
통상적인 풀-컬러 엘이디 디스플레이 장치에 있어서, 각 픽셀은 적색 엘이디, 녹색 엘이디 및 청색 엘이디로 구성된다. 근래 들어서는, 적색 엘이디, 녹색 엘이디, 청색 엘이디 및 백색 엘이디로 각 픽셀을 구성하는 엘이디 디스플레이 장치도 제안된 바 있다.
엘이디 디스플레이 장치 제작을 위해 RGB를 구현하기 위한 기술로 패키지 온 모듈 기술과 칩온 모듈 기술이 있다. 패키지 온 모듈 기술은, 청색 엘이디 패키지, 녹색 엘이디 패키지 및 적색 엘이디 패키지를 모듈화하여 이를 엘이디 디스플레이 장치에 적용하는 것으로서, 작은 크기의 디스플레이 장치에 이용되기 어렵고 디스플레이 장치의 해상도를 높이는데 어려움이 있다. 칩온 모듈 기술은 청색 엘이디 칩, 녹색 엘이디 칩 및 적색 엘이디 칩을 패키지에 넣지 않고 직접 기판에 마운트하여 모듈을 구성하는 기술로서, 패키지 온 모듈 기술에 비해 상대적으로 작은 크기로 구현 가능하여 디스플레이 장치의 해상도 및 색 재현성을 향상시키는데 유리하다.
그러나, 종래에는 청색 엘이디 칩, 녹색 엘이디 칩 및 적색 엘이디 칩으로 이용되는 엘이디 칩 구조가 상부 또는 하부에 모두 전극이 필요한 래터럴 칩(lateral chip) 구조이거나 플립 칩(flip chip) 구조이어서, 소형화에 여전히 한계가 있다. 특히, 래터럴 칩 구조를 포함하는 엘이디 칩을 이용하는 경우, 본딩 와이어가 추가로 더 필요하다는 단점이 있다.
본 발명은, R, G, B 버티컬 엘이디 칩들의 하부 전극들을 마운트 기판의 개별 전극들 각각에 연결하여 입력단들을 형성하고, R, G, B 버티컬 엘이디 칩의 상부 전극들을 공통 전극에 연결하여 이를 하나의 공통 출력단으로 형성하면, 픽셀 유닛을 구성하는 버티컬 엘이디 칩들이 보다 작은 영역 안에 보다 작은 간격으로 배치될 수 있다는 인식에 기초한다. 하지만, 수 내지 수백 마이크로미터 크기의 버티컬 엘이디 칩들의 상부에서 이들 버티컬 엘이디 칩들과 공통 전극을 기존의 본딩와이어로 연결하는 것은 실질적으로 불가능하며, 가능하다 하더라고, 본딩와이어가 갖는 일정 이상의 선 두께로 인해, 버티컬 엘이디 칩의 상부 광 방출면이 본딩와이어에 의해 가려, 발광 효율이 크게 떨어질 수 밖에 없다.
본 발명이 해결하고자 하는 과제는 픽셀 유닛을 구성하는 수 내지 수백 마이크로미터 크기의 버티컬 엘이디 칩들이 본딩와이어 없이 개별 구동 가능하게 연결된 마이크로 엘이디 모듈을 제공하는 것이다.
본 발명의 일측면에 따라 마운트 기판 및 상기 마운트 기판 상에 위치하는 하나 이상의 픽셀 유닛을 포함하는 마이크로 엘이디 모듈이 제공되며, 이 마이크로 엘이디 모듈의 픽셀 유닛은, 상기 마운트 기판에 개별 구동 가능하게 마운트되고, 서로 다른 파장의 광을 발하는 복수개의 버티컬 엘이디 칩과; 상기 복수개의 버티컬 엘이디 칩과 이웃하게 상기 마운트 기판 상에 배치되는 공통 전극과; 상기 복수개의 버티컬 엘이디 칩의 측면들과 접하도록 형성되고 전기 절연성을 갖는 지지층과; 상기 지지층에 의해 지지되고, 상기 복수개의 버티컬 엘이디 칩의 상부를 상기 공통 전극에 공통적으로 연결하는 패턴 배선층을 포함한다.
일 실시예에 따라, 상기 복수개의 버티컬 엘이디 칩은 청색광을 발하는 제1 버티컬 엘이디 칩과, 잭색광을 발하는 제2 버티컬 엘이디 칩과, 녹색광을 발하는 제3 버티컬 엘이디 칩을 포함한다.
일 실시예에 따라, 상기 복수개의 버티컬 엘이디 칩은 상기 공통 전극과 함께 직사각형 또는 정사각형으로 배열되는 3개의 버티컬 엘이디 칩으로 이루어진다.
일 실시예에 따라, 상기 지지층은 상기 패턴 배선층을 지지하는 플랫한 상부면과, 이웃하는 버티컬 엘이디 칩 사이 또는 버티컬 엘이디 칩과 공통 전극과의 사이에 오목부를 포함하는 하부면을 포함한다.
일 실시예에 따라, 상기 지지층의 상면은 상기 복수개의 버티컬 엘이디 칩의 상면 및 상기 공통 전극의 상면과 동일 평면을 이룬다.
일 실시예에 따라, 상기 지지층은, 상기 복수개의 엘이디 칩 및 상기 공통 전극의 측면들과 접한 채로, 상기 복수개의 엘이디 칩 및 상기 공통 전극과 일체화된다.
일 실시예에 따라, 상기 지지층은 광 흡수 또는 광 반사성 물질이 포함된 수지 재료로 형성된다.
일 실시예에 따라, 상기 지지층은 상기 복수개의 버티컬 엘이디 칩 각각의 측면들을 전체적으로 덮는다.
일 실시예에 따라, 상기 복수개의 버티컬 엘이디 칩은 제1 버티컬 엘이디 칩, 제2 버티컬 엘이디 칩 및 제3 버티컬 엘이디 칩을 포함하고, 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩, 상기 제3 버티컬 엘이디 칩 및 상기 공통 전극의 상면들의 제1 연결 영역, 제2 연결 영역, 제3 연결 영역 및 제4 연결 영역에 상기 패턴 배선층이 연결된다.
일 실시예에 따라, 상기 제1 연결 영역, 상기 제2 연결 영역, 상기 제3 연결 영역 및 상기 제4 연결 영역은 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩, 상기 제3 버티컬 엘이디 칩 및 상기 공통 전극의 상면에서 서로간에 가장 인접하는 코너들에 위치한다.
일 실시예에 따라, 상기 패턴 배선층은 상기 제1 연결 영역과 상기 제2 연결 영역을 연결하는 제1 배선부와, 상기 제2 연결 영역에서 상기 제1 배선부의 단부와 연결되고 상기 제2 연결 영역과 상기 제3 연결 영역을 연결하는 제2 배선부와, 상기 제3 연결 영역에서 상기 제2 배선부의 단부와 연결되고 상기 제3 연결 영역과 상기 제4 연결 영역을 연결하는 제3 배선부로 이루어진다.
일 실시예에 따라, 상기 패턴 배선층은 상기 제4 연결 영역과 상기 제1 상기 제1 연결 영역을 연결하는 제1 배선부와, 상기 제4 연결 영역과 상기 제2 연결 영역을 연결하는 제2 배선부와, 상기 제4 연결 영역과 상기 제3 연결 영역을 연결하는 제3 배선부를 포함한다.
일 실시예에 따라, 상기 패턴 배선층은, 상기 제1 연결 영역과 상기 제2 연결 영역을 연결하는 제1 배선부와, 상기 제2 연결 영역과 상기 제3 연결 영역을 연결하는 제2 배선부와, 상기 제3 연결 영역과 상기 제4 연결 영역을 연결하는 제3 배선부와, 상기 제4 연결 영역과 상기 제1 연결 영역을 연결하는 제4 배선부를 포함한다.
일 실시예에 따라, 상기 패턴 배선층은, 상기 제1 연결 영역, 상기 제2 연결 영역 및 상기 제3 연결 영역을 제외한, 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩 및 상기 제3 버티컬 엘이디 칩의 상면을 가리지 않는다.
본 발명의 일측면에 따른 마이크로 엘이디 도듈 제조방법은, 마운트 기판과, 상기 마운트 기판에 마운트된 제1 버티컬 엘이디 칩, 제2 버티컬 엘이디 칩 및 제3 버티컬 엘이디 칩과, 상기 마운트 기판 상에 배치된 공통 전극과, 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩 및 상기 제3 버티컬 엘이디 칩 및 상기 공통 전극의 측면과 접하여 형성된 지지층을 포함하는 구조물을 준비하는 단계; 및 기 지지층에 지지되고, 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩 및 상기 제3 버티컬 엘이디 칩의 상부와 상기 공통 전극의 상부를 연결하는 패턴 배선층을 형성하는 단계를 포함한다.
일 실시예에 따라, 상기 구조물을 준비하는 단계는, 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩, 상기 제3 버티컬 엘이디 칩 및 상기 공통 전극을 지지 기판 상에 부착하는 단계와,상기 지지 기판에 부착되어 있는 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩, 상기 제3 버티컬 엘이디 칩 및 상기 공통 전극의 사이로, 절연성 수지재료를 채워 넣어 지지층을 형성하는 단계와, 기 지지 기판을 제거하는 단계를 포함한다.
일 실시예에 따라, 상기 지지층을 형성하는 단계는, 상기 절연성 수지 재료가 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩, 상기 제3 버티컬 엘이디 칩 및 상기 공통 전극을 모두 덮되, 그 위로 넘치지 않는 양으로 채워진 후 굳어져서, 상기 지지 기판과 접하는 면이 플랫한 면이 되고 상기 플랫한 면의 반대측 면이 오목부를 포함하는 면이 되도록 상기 지지층을 형성한다.
일 실시예에 따라, 상기 패턴 배선층을 형성하는 단계는 상기 지지층의 상기 플랫한 면에 지지된 채로 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩 및 상기 제3 버티컬 엘이디 칩의 상부와 상기 공통 전극의 상부를 연결하는 패턴 배선층을 형성한다.
일 실시예에 따라, 상기 패턴 배선층을 형성하는 단계는, 상기 지지층의 상부 플랫한 면과 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩, 상기 제3 버티컬 엘이디 칩 및 상기 공통 전극의 상부를 덮고, 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩, 상기 제3 버티컬 엘이디 칩 및 상기 공통 전극을 영역적으로 노출시키는 패턴홀을 포함하는 마스크를 형성하는 단계와, 상기 제1 버티컬 엘이디 칩의 상부, 상기 제2 버티컬 엘이디 칩의 상부, 상기 제3 버티컬 엘이디 칩 상부와 상기 공통 전극의 상부를 연결하는 패턴 배선층을 형성하도록, 상기 패턴홀를 통해 금속을 증착한다.
일 실시예에 따라, 상기 플랫한 면은 상기 제1 버티컬 엘이디 칩, 상 제2 버티컬 엘이디 칩, 상기 제3 버티컬 엘이디 칩 및 상기 공통 전극의 상부와 동일 평면을 이룬다.
본 발명에 따르면, 픽셀 유닛을 구성하는 수 내지 수백 마이크로미터 크기의 버티컬 엘이디 칩들이 본딩와이어 없이 개별 구동 가능하게 연결된 마이크로 엘이디 모듈이 구현된다. 또한, 파장이 다른 복수의 버티컬 엘이디 칩과 공통 전극과 지지층을 먼저 형성하고 그 위에 패턴홀이 형성된 마스크를 형성한 후 패텬홀을 통해 금속을 증착하여 패턴 배선층을 형성하는 방식으로 대량 생산이 가능하다. 또한, 정밀하고 미세하게 패턴 배선층을 형성할 수 있으며, 버티컬 엘이디 칩들의 크기를 더욱 더 줄이는 것이 가능하다. 이는, 본 발명에 따른 마이크로 엘이디 모듈이 디스플레이 장치에 적용될 때, 디스플레이 장치의 영상 품질을 높이는데 크게 기여할 수 있다.
도 1은 본 발명의 일 실시예에 따라 행렬 배열된 다수의 픽셀 유닛을 포함하는 마이크로 엘이디 모듈을 도시한 평면도이고,
도 2는 도 1에 도시된 픽셀 유닛을 확대하여 도시한 평면도이고,
도 3은 도 2의 a-a 단면, b-b 단면 및 c-c 단면을 도시한 도면들이고,
도 4 및 도 5는 본 발명의 다른 실시예에 따른 마이크로 엘이디 모듈들을 설명하기 위한 도면들이고,
도 6 내지 도 12는 본 발명의 일 실시예에 따른 마이크로 엘이디 모듈 제조방법을 설명하기 위한 도면들이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 마이크로 엘이디 모듈 (1000)은 직사각형 또는 정사각형을 갖는 마운트 기판(100)과, 상기 마운트 기판(100) 상에 행렬 배열로 배열된 다수의 픽셀 유닛(2)을 포함한다. 본 실시예에서는, 마이크로 모듈(1000)이 하나의 마운트 기판(100) 상에 다수의 픽셀 유닛(2)이 배열된 것이지만, 하나의 마운트 기판(100) 상에 하나의 픽셀 유닛(2)이 위치하는 엘이디 모듈 또한 본 발명의 범위 내에 있다는 것에 유의한다.
도 2 및 도 3을 참조하면, 상기 픽셀 유닛(2) 각각은 상기 마운트 기판(100) 상에 마운트된 제1 버티컬 엘이디 칩(200)과 제2 버티컬 엘이디 칩(300)과 제3 버티컬 엘이디 칩(400)과 공통 전극(600)을 포함한다. 이때, 상기 제1 버티컬 엘이디 칩(100), 상기 제2 버티컬 엘이디 칩(300) 및 상기 제3 버티컬 엘이디 칩(400)의 하부 전극들은 상기 마운트 기판(100)의 배선(미도시됨)에 개별 구동 가능하게 연결되고, 상기 공통 전극(600)의 하부는 상기 마운트 기판(100)에 접지된다. 이때, 상기 마운트 기판(100)은 TFT(Thin Film Transistor) 기판 이거나 PCB(Printed Circuit Board)일 수 있다. 상기 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300), 제3 버티컬 엘이디 칩(400) 및 공통 전극(600) 각각의 상면 폭은 100㎛ 이하 가장 바람직하게는 30~70㎛ 크기를 갖는다.
또한, 상기 픽셀 유닛(2) 각각은 제1 버티컬 엘이디 칩(200)의 상부, 제2 버티컬 엘이디 칩(300)의 상부 및 제3 버티컬 엘이디 칩(400)의 상부와 상기 공통 전극(600)의 상부를 전기적으로 연결하는 패턴 배선층(700)을 포함한다. 또한, 상기 픽셀 유닛(2) 각각은 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300), 상기 제3 버티컬 엘이디 칩(400) 및 상기 공통 전극(600)의 측면들과 접하도록 형성된 채 상기 패턴 배선층(700)을 지지하는 지지층(800)을 포함한다.
상기 제1 버티컬 엘이디 칩(200), 상기 제2 버티컬 엘이디 칩(300) 및 제3 버티컬 엘이디 칩(400) 각각은, 청색 엘이디 칩(200), 녹색 엘이디 칩(300) 및 적색 엘이디 칩(400)으로서, 정육면체 또는 직육면체 형태를 갖는다. 또한, 상기 제1 버티컬 엘이디 칩(200), 상기 제2 버티컬 엘이디 칩(300) 및 제3 버티컬 엘이디 칩(400) 각각은 제1 도전형 반도체층 및 제2 도전형 반도체층과 이들 사이에 개재된 활성층을 포함한다. 그리고, 상기 제1 버티컬 엘이디 칩(200), 상기 제2 버티컬 엘이디 칩(300) 및 제3 버티컬 엘이디 칩(400)과 상기 공통 전극(600)은 대략 정사각형 배열된다.
상기 제1 버티컬 엘이디 칩(200), 상기 제2 버티컬 엘이디 칩(300), 제3 버티컬 엘이디 칩(400) 및 상기 공통 전극(600)의 상면들에는 전술한 패턴 배선층(700)이 연결되는 연결 영역들, 즉, 제1 연결 영역(201), 제2 연결 영역(301), 제3 연결 영역(401) 및 제4 연결 영역(601)이 제공된다. 또한, 상기 제1 연결 영역(201), 제2 연결 영역(301), 제3 연결 영역(401) 및 제4 연결 영역(601)은 제1 버티컬 엘이디 칩(200), 상기 제2 버티컬 엘이디 칩(300), 제3 버티컬 엘이디 칩(400) 및 상기 공통 전극(600)의 상면에서 서로간에 가장 인접하는 코너들에 위치한다.
상기 제1 연결 영역(201), 제2 연결 영역(301), 제3 연결 영역(401) 각각에는 상기 제1 버티컬 엘이디 칩(200), 상기 제2 버티컬 엘이디 칩(300), 제3 버티컬 엘이디 칩(400) 각각의 상부 전극이 제공될 수 있으며, 상부 전극은 상기 패턴 배선층(700) 형성 전에 형성될 수도 있고, 상기 패턴 배선층(700)의 형성시 상기 패턴 배선층(700)의 일부로서 형성될 수도 있다.
한편, 상기 제1 버티컬 엘이디 칩(200), 상기 제2 버티컬 엘이디 칩(300), 제3 버티컬 엘이디 칩(400) 각각의 하부에는 상기 제1 버티컬 엘이디 칩(200), 상기 제2 버티컬 엘이디 칩(300), 제3 버티컬 엘이디 칩(400)의 개별 구동을 위해 상기 마운트 기판(100)의 배선들과 개별 접속되는 하부 전극들이 형성된다.
상기 지지층(800)은, 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300), 상기 제3 버티컬 엘이디 칩(400) 및 상기 공통 전극(600)의 측면들과 접하도록 그리고 상기 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300), 상기 제3 버티컬 엘이디 칩(400) 및 상기 공통 전극(600)과 일체화되도록, 에폭시, 실리콘, EMC(Epoxy Molding Compound), 폴리이미드 등과 같은 절연성 수지재료에 의해 형성된다. 상기 지지층(800)은, 전술한 패턴 배선층(700)을 아래에서 지지하는 역할을 하여, 패턴 배선층(700)의 형성을 가능하게 한다. 또한, 상기 지지층(800)은 패턴 배선층(700)을 지지하는 역할 외에도, 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300), 제3 버티컬 엘이디 칩(400) 및 공통 전극(600)을 고정, 유지하는 역할을 할 수 있으며, 더 나아가, 광을 흡수하는 블랙 컬러 등의 광 ??수성 재료 또는 광을 반사하는 광 반사성 재료에 의해 형성될 때, 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300), 상기 제3 버티컬 엘이디 칩(400)으로부터 발생한 광들이 원치 않게 간섭되는 것을 막는 역할을 한다.
상기 지지층(800)의 상면은 상기 제1 버티컬 엘이디 칩(200), 상기 제2 버티컬 엘이디 칩(300) 및 상기 제3 버티컬 엘이디 칩(400)의 상면들과 동일 평면을 이루는 것이 바람직하다. 여기에서, 상기 제1 버티컬 엘이디 칩(200), 상기 제2 버티컬 엘이디 칩(300) 및 상기 제3 버티컬 엘이디 칩(400)의 상면들은 에피 구조물의 상면이거나 또는 에피 구조물의 상면에 형성된 상부 전극의 상면일 수 있다.
상기 패턴 배선층(700)은 상기 지지층(800) 상에 지지되도록 형성되어 상기 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300), 상기 제3 버티컬 엘이디 칩(400) 및 상기 공통 전극(600)을 연결한다. 이때, 상기 배선 배턴층(700)은 상기 상기 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300), 상기 제3 버티컬 엘이디 칩(400)의 상면을 가리는 것을 최소화할 수 있도록, 상기 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300), 상기 제3 버티컬 엘이디 칩(400) 및 상기 공통 전극(600)의 코너 일부 영역들, 즉, 제1 연결 영역(201), 제2 연결 영역(301), 제3 연결 영역(401) 및 제4 연결 영역(601)에만 연결된다.
본 실시예에서, 상기 패턴 배선층(700)은 대략 "ㄷ"형태로 형성되며, 제1 버티컬 엘이디 칩(200)의 제1 연결 영역(201)과 제2 버티컬 엘이디 칩(300)의 제2 연결 영역(301)을 연결하는 직선형 제1 배선부(701)과, 상기 제2 버티컬 엘이디 칩(300)의 제2 연결 영역(301)에서 상기 제1 배선부(701)의 단부와 연결되고 상기 제2 연결 영역(301)과 상기 제3 버티컬 엘이디 칩(400)의 제3 연결 영역(401)을 연결하는 직선형 제2 배선부(702)와, 상기 상기 제3 버티컬 엘이디 칩(400)의 제3 연결 영역(401)에서 상기 제2 배선부(701)의 단부와 연결되고 상기 제3 연결 영역(401)과 상기 공통 전극(600)의 제4 연결 영역(601)을 연결하는 직선형 제3 배선부(703)으로 이루어진다.
한편, 상기 지지층(800)은, 상기 제1 버티컬 엘이디 칩(200)의 측면과, 상기 제2 버티컬 엘이디 칩(300)의 측면, 상기 제3 버티컬 엘이디 칩(400)의 측면을 모두 덮도록 형성되되, 상면은 상기 제1 버티컬 엘이디 칩(200), 상기 제2 버티컬 엘이디 칩(300) 및 상기 제3 버티컬 엘이디 칩(400)의 상면과 동일 평면을 이루는 플랫한 면인 것이 바람직하고, 저면은 이웃한 버티컬 엘이디 칩들 사이의 또는 공통 전극과 그와 이웃하는 버티컬 엘이디 칩 사이가 오목한 면으로 형성된다.
도 4는 본 발명의 다른 실시예를 보여주며, 도 4를 참조하면, 패턴 배선층(700')은 공통 전극(600)의 제4 연결 영역(601)과 제1 버티컬 엘이디 칩(200)의 제1 연결 영역(201)을 연결하는 제1 배선부(701')와, 공통 전극(600)의 제4 연결 영역(601)과 제2 버티컬 엘이디 칩(300)의 제2 연결 영역(301)을 연결하는 제2 배선부(702'), 공통 전극(600)의 제4 연결 영역(601)과 제3 버티컬 엘이디 칩(400)의 제3 연결 영역(401)을 연결하는 제3 배선부(703')를 포함하며, 상기 제1 배선부(701')와 상기 제2 배선부(702')와 상기 제3 배선부(703')는 상기 제4 연결 영역(601)에서 연결되어 있다. 본 실시예에서 있어서도, 배선층(700')은 하부의 지지층(800)에 접하여 지지된다.
도 5는 본 발명의 또 다른 실시예를 보여주며, 도 5를 참조하면, 패턴 배선층(700")은 대략 "ㅁ"형태로 형성되며, 제1 버티컬 엘이디 칩(200)의 제1 연결 영역(201)과 제2 버티컬 엘이디 칩(300)의 제2 연결 영역(301)을 연결하는 직선형 제1 배선부(701")과, 상기 제2 버티컬 엘이디 칩(300)의 제2 연결 영역(301)에서 상기 제1 배선부(701")의 단부와 연결되고 상기 제2 연결 영역(301)과 상기 제3 버티컬 엘이디 칩(400)의 제3 연결 영역(401)을 연결하는 직선형 제2 배선부(702")와, 상기 제3 버티컬 엘이디 칩(400)의 제3 연결 영역(401)에서 상기 제2 배선부(701")의 단부와 연결되고 상기 제3 연결 영역(401)과 상기 공통 전극(600)의 제4 연결 영역(601)을 연결하는 직선형 제3 배선부(703")와, 상기 제4 연결 영역(601)에서 상기 제3 배선부(703")의 단부와 연결되며 상기 제4 연결 영역(601)과 상기 제1 연결 영역(201)을 연결하는 직선형 제4 배선부(704")를 포함한다.
패턴 배선층(700, 700'또는 700")이 도 2, 도 4 또는 도 5에 도시된 것과 같이 상기 제1 버티컬 엘이디 칩(200), 상기 제2 버티컬 엘이디 칩(300) 및 상기 제3 버티컬 엘이디 칩(400) 및 상기 공통 전극(600)의 코너 영역들에 연결되어 상기 제1 버티컬 엘이디 칩(200), 상기 제2 버티컬 엘이디 칩(300) 및 상기 제3 버티컬 엘이디 칩(400)의 코너를 제외한 나머지 영역들을 가리지 않도록 형성됨으로써, 발광 효율을 보다 더 높일 수 있다.
이제 도 6 내지 도 12를 참조하여 본 발명의 일 실시예에 따른 마이크로 엘이디 모듈 제조방법을 설명한다. 도시 및 설명의 편의를 위해, 도 6 내지 도 12는 제1, 제2, 제3 버티컬 엘이디 칩과 공통 전극이 일열로 배열된 것으로 도시된 것으로 보여지지만 실제로는 도 2에 도시된 것과 같이 사각형으로 배열된 것임에 유의한다.
먼저 도 6을 참조하면, 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300), 제3 버티컬 엘이디 칩(400) 및 공통 전극(400)을 접착제층(5)이 있는 지지 기판(4) 상에 부착한다. 이들의 배열은 도 2에 도시된 것과 같을 수 있으며, 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300) 및 제3 버티컬 엘이디 칩(400)의 광 방출이 이루어지는 부분이 상부라 할 때, 도 6에서 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300) 및 제3 버티컬 엘이디 칩(400)의 상부는 아래로 향한 채 상기 지지 기판(4)에 접착되어 있다.
다음 도 7을 참조하면, 지지 기판(4)에 접착되어 있는 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300), 제3 버티컬 엘이디 칩(400) 및 공통 전극(600)의 사이로, 에폭시, 실리콘, EMC(Epoxy Molding Compound), 폴리이미드 등과 같은 광차단 절연성 수지재료를 채워 넣어 지지층(800)을 형성한다. 이때, 액상의 광차단 절연성 수지재료는 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300), 제3 버티컬 엘이디 칩(400) 및 공통 전극(600)의 측면들 대한 접촉력이 커서 상기 측면들을 모두 덮되 넘치지 않는 양으로 채워진 후 굳어지므로, 상기 지지 기판(4)과 접하지 않는 면에는 오목부(801)들을 포함하는 면 형성된다. 반면, 상기 지지 기판(4)과 접하는 면은 있는 플랫한 면(802)으로 형성된다.
다음 도 8을 참조하면, 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300), 제3 버티컬 엘이디 칩(400) 및 공통 전극(600)이 부착되어 있고 지지층(800)이 일체화되어 있는 지지 기판(4)을 뒤집고 그 지지 기판(4)을 1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300), 제3 버티컬 엘이디 칩(400) 및 공통 전극(600)과 지지층(800)으로부터 제거한다. 상기 지지 기판(4)과 접해 있었던 지지층(800)의 플랫한 면(802)과, 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300), 제3 버티컬 엘이디 칩(400) 및 공통 전극(600)의 상부면은 동일 평면을 이루며, 오목부(801)들을 포함하는 지지층(800)과 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300), 제3 버티컬 엘이디 칩(400) 및 공통 전극(600)의 하부면에는 임시로 칩 유지 시트(6)가 부착되어 있을 수 있다.
다음 도 9를 참조하면, 칩 유지 시트(6)가 제거된 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300), 제3 버티컬 엘이디 칩(400)은 하부가 마운트 기판(100) 상에 접하도록 마운트된다. 이때, 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300), 제3 버티컬 엘이디 칩(400)의 하부 전극들이 마운트 기판(100) 상의 배선들과 개별 본딩된다. 전술한 여러 단계들에 의해 마운트 기판(100)과, 상기 마운트 기판에 마운트된 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300) 및 제3 버티컬 엘이디 칩(400)과, 상기 마운트 기판(100) 상에 배치된 공통 전극(600)과, 상기 제1 버티컬 엘이디 칩(200), 상기 제2 버티컬 엘이디(300) 칩 및 상기 제3 버티컬 엘이디 칩(400) 및 상기 공통 전극(600)의 측면과 접하여 형성된 지지층(800)을 포함하는 구조물의 준비가 완료된다.
다음 도 10을 참조하면, 상기 지지층(800)의 상부 플랫한 면 및 그와 동일 평면을 이루는 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300) 및 제3 버티컬 엘이디 칩(400) 및 공통 전극(600)의 상부에 예컨대 도 2에 도시된 패턴 배선층에 형상에 상응하는"ㄷ"형의 패턴홀(7a)을 갖는 마스크(7)가 형성된다. 상기 패턴홀(7a)을 갖는 마스크(7)는 예컨대 PR막 형성 후 노광을 통해 패턴홀(7a)이 형성된 것일 수 있다.
다음 도 11을 참조하면, 패턴홀(7a)를 통한 스퍼터링/증착을 통해, 상기 제1 버티컬 엘이디 칩(200)의 상부(전극), 상기 제2 버티컬 엘이디칩(300)의 상부(전극), 제3 버티컬 엘이디 칩(400)의 상부(전극)과 상기 공통 전극(800) 상부를 연결하는 패턴 배선층(700)이 형성된다. 이때, 상기 패턴 배선층(700)은 그 아래에 위치하는 지지층(800)에 의해 지지된다.
다음 도 12를 참조하면, 마스크(7)가 제거되며, 이에 따라, 전기 절연성을 갖는 지지층(800)에 의해 지지된 상태로 제1, 제2 및 제3 버티컬 엘이디 칩(200, 300, 400)의 상부 (전극)들과 상기 공통 전극(600)을 전기적으로 연결하는 패턴 배선층(700)이 형성된 마이크로 엘이디 모듈이 제작된다. 이 마이크로 엘이디 모듈은 제1, 제2, 제3 버티컬 엘이디 칩(200, 300, 400)의 하부(전극)이 마운트 기판(100)의 배선들에 개별 접속되고, 마운트 기판(100)에 접지된 공통 전극(600)에 상기 제1, 제2, 제3 버티컬 엘이디 칩(200, 300, 400)의 하부(전극)이 공통적으로 연결되므로, 상기 제1, 제2, 제3 버티컬 엘이디 칩(200, 300, 400)의 개별 구동이 가능하게 된다.
100.......................................마운트 기판
200.......................................제1 버티컬 엘이디 칩
300.......................................제2 버티컬 엘이디 칩
400.......................................제3 버티컬 엘이디 칩
600.......................................공통 전극
510.......................................광 투과 전극패턴
700.......................................패턴 배선층
800.......................................지지층

Claims (20)

  1. 마운트 기판 및 상기 마운트 기판 상에 위치하는 하나 이상의 픽셀 유닛을 포함하는 마이크로 엘이디 모듈로서,
    상기 픽셀 유닛은,
    상기 마운트 기판에 개별 구동 가능하게 마운트되고, 서로 다른 파장의 광을 발하는 복수개의 버티컬 엘이디 칩과;
    상기 복수개의 버티컬 엘이디 칩과 이웃하게 상기 마운트 기판 상에 배치되는 공통 전극과;
    상기 복수개의 버티컬 엘이디 칩의 측면들과 접하도록 형성되고 전기 절연성을 갖는 지지층과;
    상기 지지층에 의해 지지되고, 상기 복수개의 버티컬 엘이디 칩의 상부를 상기 공통 전극에 공통적으로 연결하는 패턴 배선층을 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈.
  2. 청구항 1에 있어서, 상기 복수개의 버티컬 엘이디 칩은 청색광을 발하는 제1 버티컬 엘이디 칩과, 잭색광을 발하는 제2 버티컬 엘이디 칩과, 녹색광을 발하는 제3 버티컬 엘이디 칩을 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈.
  3. 청구항 1에 있어서, 상기 복수개의 버티컬 엘이디 칩은 상기 공통 전극과 함께 직사각형 또는 정사각형으로 배열되는 3개의 버티컬 엘이디 칩으로 이루어진 것을 특징으로 하는 마이크로 엘이디 모듈.
  4. 청구항 1에 있어서, 상기 지지층은 상기 패턴 배선층을 지지하는 플랫한 상부면과, 이웃하는 버티컬 엘이디 칩 사이 또는 버티컬 엘이디 칩과 공통 전극과의 사이에 오목부를 포함하는 하부면을 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈.
  5. 청구항 1에 있어서, 상기 지지층의 상면은 상기 복수개의 버티컬 엘이디 칩의 상면 및 상기 공통 전극의 상면과 동일 평면을 이루는 것을 특징으로 하는 마이크로 엘이디 모듈.
  6. 청구항 1에 있어서, 상기 지지층은, 상기 복수개의 엘이디 칩 및 상기 공통 전극의 측면들과 접한 채로, 상기 복수개의 엘이디 칩 및 상기 공통 전극과 일체화된 것을 특징으로 하는 마이크로 엘이디 모듈.
  7. 청구항 1에 있어서, 상기 지지층은 광 흡수 또는 광 반사성 물질이 포함된 수지 재료로 형성된 것을 특징으로 하는 마이크로 엘이디 모듈.
  8. 청구항 1에 있어서, 상기 지지층은 상기 복수개의 버티컬 엘이디 칩 각각의 측면들을 전체적으로 덮는 것을 특징으로 하는 마이크로 엘이디 모듈.
  9. 청구항 1에 있어서, 상기 복수개의 버티컬 엘이디 칩은 제1 버티컬 엘이디 칩, 제2 버티컬 엘이디 칩 및 제3 버티컬 엘이디 칩을 포함하고, 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩, 상기 제3 버티컬 엘이디 칩 및 상기 공통 전극의 상면들의 제1 연결 영역, 제2 연결 영역, 제3 연결 영역 및 제4 연결 영역에 상기 패턴 배선층이 연결되는 것을 특징으로 하는 마이크로 엘이디 모듈.
  10. 청구항 9에 있어서, 상기 제1 연결 영역, 상기 제2 연결 영역, 상기 제3 연결 영역 및 상기 제4 연결 영역은 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩, 상기 제3 버티컬 엘이디 칩 및 상기 공통 전극의 상면에서 서로간에 가장 인접하는 코너들에 위치하는 것을 특징으로 하는 마이크로 엘이디 모듈.
  11. 청구항 10에 있어서, 상기 패턴 배선층은 상기 제1 연결 영역과 상기 제2 연결 영역을 연결하는 제1 배선부와, 상기 제2 연결 영역에서 상기 제1 배선부의 단부와 연결되고 상기 제2 연결 영역과 상기 제3 연결 영역을 연결하는 제2 배선부와, 상기 제3 연결 영역에서 상기 제2 배선부의 단부와 연결되고 상기 제3 연결 영역과 상기 제4 연결 영역을 연결하는 제3 배선부로 이루어진 것을 특징으로 하는 마이크로 엘이디 모듈.
  12. 청구항 10에 있어서, 상기 패턴 배선층은 상기 제4 연결 영역과 상기 제1 상기 제1 연결 영역을 연결하는 제1 배선부와, 상기 제4 연결 영역과 상기 제2 연결 영역을 연결하는 제2 배선부와, 상기 제4 연결 영역과 상기 제3 연결 영역을 연결하는 제3 배선부를 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈.
  13. 청구항 10에 있어서, 상기 패턴 배선층은, 상기 제1 연결 영역과 상기 제2 연결 영역을 연결하는 제1 배선부와, 상기 제2 연결 영역과 상기 제3 연결 영역을 연결하는 제2 배선부와, 상기 제3 연결 영역과 상기 제4 연결 영역을 연결하는 제3 배선부와, 상기 제4 연결 영역과 상기 제1 연결 영역을 연결하는 제4 배선부를 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈.
  14. 청구항 10에 있어서, 상기 패턴 배선층은, 상기 제1 연결 영역, 상기 제2 연결 영역 및 상기 제3 연결 영역을 제외한, 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩 및 상기 제3 버티컬 엘이디 칩의 상면을 가리지 않는 것을 특징으로 하는 마이크로 엘이디 모듈.
  15. 마운트 기판과, 상기 마운트 기판에 마운트된 제1 버티컬 엘이디 칩, 제2 버티컬 엘이디 칩 및 제3 버티컬 엘이디 칩과, 상기 마운트 기판 상에 배치된 공통 전극과, 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩 및 상기 제3 버티컬 엘이디 칩 및 상기 공통 전극의 측면과 접하여 형성된 지지층을 포함하는 구조물을 준비하는 단계; 및
    상기 지지층에 지지되고, 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩 및 상기 제3 버티컬 엘이디 칩의 상부와 상기 공통 전극의 상부를 연결하는 패턴 배선층을 형성하는 단계를 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법
  16. 청구항 15에 있어서, 상기 구조물을 준비하는 단계는,
    상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩, 상기 제3 버티컬 엘이디 칩 및 상기 공통 전극을 지지 기판 상에 부착하는 단계와,
    상기 지지 기판에 부착되어 있는 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩, 상기 제3 버티컬 엘이디 칩 및 상기 공통 전극의 사이로, 절연성 수지재료를 채워 넣어 지지층을 형성하는 단계와,
    상기 지지 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  17. 청구항 16에 있어서, 상기 지지층을 형성하는 단계는, 상기 절연성 수지 재료가 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩, 상기 제3 버티컬 엘이디 칩 및 상기 공통 전극을 모두 덮되, 그 위로 넘치지 않는 양으로 채워진 후 굳어져서, 상기 지지 기판과 접하는 면이 플랫한 면이 되고 상기 플랫한 면의 반대측 면이 오목부를 포함하는 면이 되도록 상기 지지층을 형성하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  18. 청구항 17에 있어서, 상기 패턴 배선층을 형성하는 단계는 상기 지지층의 상기 플랫한 면에 지지된 채로 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩 및 상기 제3 버티컬 엘이디 칩의 상부와 상기 공통 전극의 상부를 연결하는 패턴 배선층을 형성하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  19. 청구항 18에 있어서, 상기 패턴 배선층을 형성하는 단계는, 상기 지지층의 상부 플랫한 면과 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩, 상기 제3 버티컬 엘이디 칩 및 상기 공통 전극의 상부를 덮고, 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩, 상기 제3 버티컬 엘이디 칩 및 상기 공통 전극을 영역적으로 노출시키는 패턴홀을 포함하는 마스크를 형성하는 단계와, 상기 제1 버티컬 엘이디 칩의 상부, 상기 제2 버티컬 엘이디 칩의 상부, 상기 제3 버티컬 엘이디 칩 상부와 상기 공통 전극의 상부를 연결하는 패턴 배선층을 형성하도록, 상기 패턴홀를 통해 금속을 증착하는 것을 특징으로 하는 엘이디 모듈 제조방법.
  20. 청구항 19에 있어서, 상기 플랫한 면은 상기 제1 버티컬 엘이디 칩, 상기 제2 버티컬 엘이디 칩, 상기 제3 버티컬 엘이디 칩 및 상기 공통 전극의 상부와 동일 평면을 이루는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
KR1020180005997A 2017-08-28 2018-01-17 마이크로 엘이디 모듈 및 그 제조방법 KR102519737B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180005997A KR102519737B1 (ko) 2018-01-17 2018-01-17 마이크로 엘이디 모듈 및 그 제조방법
PCT/KR2018/008332 WO2019045277A1 (ko) 2017-08-28 2018-07-24 픽셀용 발광소자 및 엘이디 디스플레이 장치
US16/047,912 US10790267B2 (en) 2017-08-28 2018-07-27 Light emitting element for pixel and LED display module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180005997A KR102519737B1 (ko) 2018-01-17 2018-01-17 마이크로 엘이디 모듈 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20190087774A true KR20190087774A (ko) 2019-07-25
KR102519737B1 KR102519737B1 (ko) 2023-04-11

Family

ID=67468698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180005997A KR102519737B1 (ko) 2017-08-28 2018-01-17 마이크로 엘이디 모듈 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102519737B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101099428B1 (ko) * 2009-04-06 2011-12-28 이익주 엘이디 모듈 제조방법
KR20140076717A (ko) * 2012-12-13 2014-06-23 서울반도체 주식회사 발광 다이오드 및 그것을 제조하는 방법
KR20170139991A (ko) * 2016-06-10 2017-12-20 엘지이노텍 주식회사 발광소자 패키지 및 이를 포함하는 표시장치
KR20180000177A (ko) * 2016-06-22 2018-01-02 엘지이노텍 주식회사 발광소자 패키지 및 이를 포함하는 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101099428B1 (ko) * 2009-04-06 2011-12-28 이익주 엘이디 모듈 제조방법
KR20140076717A (ko) * 2012-12-13 2014-06-23 서울반도체 주식회사 발광 다이오드 및 그것을 제조하는 방법
KR20170139991A (ko) * 2016-06-10 2017-12-20 엘지이노텍 주식회사 발광소자 패키지 및 이를 포함하는 표시장치
KR20180000177A (ko) * 2016-06-22 2018-01-02 엘지이노텍 주식회사 발광소자 패키지 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
KR102519737B1 (ko) 2023-04-11

Similar Documents

Publication Publication Date Title
US10790267B2 (en) Light emitting element for pixel and LED display module
TWI823332B (zh) 拼接式微型發光二極體顯示面板
JP5634647B1 (ja) Ｌｅｄモジュール
US7902568B2 (en) Light-emitting module with plural light emitters and conductor pattern
US11462500B2 (en) Optoelectronic semiconductor device and method for producing optoelectronic semiconductor devices
US11127341B2 (en) Light emitting module and display device
TW202029525A (zh) 發光二極體封裝元件及發光裝置
KR102322539B1 (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
US11887842B2 (en) Spliced micro light-emitting-diode display panel
CN110853572A (zh) 显示面板和显示装置
KR20190094665A (ko) 마이크로 엘이디 모듈
CN112349710A (zh) 一种rgb-led的封装结构和封装方法
KR20190087774A (ko) 마이크로 엘이디 모듈 및 그 제조방법
KR20190112504A (ko) 엘이디 픽셀 유닛 및 이를 포함하는 엘이디 디스플레이 패널
KR102592491B1 (ko) 멀티 픽셀 엘이디 패키지
KR102378493B1 (ko) 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법
US11848314B2 (en) Micro light-emitting diode display matrix module
US12020630B1 (en) Stacked structure, display screen, and display apparatus
US20230420427A1 (en) Semiconductor device, method of manufacturing the same, and led display device
JP7333844B2 (ja) ディスプレイパネル
CN214313201U (zh) 具有内埋芯片的多像素封装结构及应用其的电子装置
US20240072012A1 (en) Light emitting display unit and display apparatus
WO2021010618A1 (ko) 반도체 발광소자 및 이의 제조방법
US20230378142A1 (en) Pixel package and manufacturing method thereof
CN118173569A (zh) 发光二极管显示模组制造方法及发光二极管显示模组

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant