KR20190063846A - Organic light emitting display device - Google Patents

Organic light emitting display device Download PDF

Info

Publication number
KR20190063846A
KR20190063846A KR1020170162928A KR20170162928A KR20190063846A KR 20190063846 A KR20190063846 A KR 20190063846A KR 1020170162928 A KR1020170162928 A KR 1020170162928A KR 20170162928 A KR20170162928 A KR 20170162928A KR 20190063846 A KR20190063846 A KR 20190063846A
Authority
KR
South Korea
Prior art keywords
light emitting
pixel
emitting pixel
supply line
voltage supply
Prior art date
Application number
KR1020170162928A
Other languages
Korean (ko)
Other versions
KR102473508B1 (en
Inventor
이재영
임유석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170162928A priority Critical patent/KR102473508B1/en
Publication of KR20190063846A publication Critical patent/KR20190063846A/en
Application granted granted Critical
Publication of KR102473508B1 publication Critical patent/KR102473508B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

According to the present invention, disclosed is an organic light emitting display device. The organic light emitting display device may comprise: a first light emitting pixel; a non-light emitting pixel at a first side of the first light emitting pixel; a second light emitting pixel at a second side of the first light emitting pixel; a reference voltage supply line disposed between the first light emitting pixel and the non-light emitting pixel; and a high-level voltage supply line disposed between the first and second light emitting pixels.

Description

유기발광 표시장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic light-

본 명세서는 유기발광 표시장치에 관한 것이다. The present invention relates to an organic light emitting display.

유기발광 표시장치는 전극 사이의 얇은 발광층을 이용한 자발광 소자를 사용하는 표시장치로서, 경량화, 박막화가 가능하다는 장점이 있어 다양한 분야에 사용되고 있다. 유기발광 표시장치는 유기발광 소자가 포함된 픽셀을 매트릭스 형태로 배열하고, 스캔신호에 의해 선택된 픽셀들의 밝기를 데이터의 계조에 따라 제어한다. The organic light emitting display is a display device using a self-luminous element using a thin light emitting layer between electrodes, and has advantages of being lightweight and thin, and is used in various fields. The organic light emitting display device arranges pixels including organic light emitting devices in a matrix form and controls the brightness of pixels selected by the scan signals according to the gradation of the data.

최근 고화질 표시장치가 개발됨에 따라, 단위 면적에 더 많은 픽셀이 배열되고 있는데, 이와 같은 표시장치에서는 픽셀 간의 휘도 균일도(uniformity)가 중요한 품질 요소가 되고 있다. 그에 따라, 다수의 영역 또는 픽셀 행/열 사이의 휘도 균일도를 향상시키려는 연구가 수행되고 있다. With the recent development of a high-definition display device, more pixels are arranged in a unit area. In such a display device, luminance uniformity between pixels is an important quality factor. Accordingly, research is being conducted to improve luminance uniformity between a plurality of regions or pixel rows / columns.

한편, 고화질 표시장치에서는 늘어난 픽셀을 한정된 공간에 배치해야 하는 만큼, 각 부품/소자의 효과적인 배치 설계가 요구되고 있다. 이에 다기능 소자의 개발, 적용은 물론이고 한 소자를 여러 부분에서 공유하는 구조도 제안되고 있다. On the other hand, in a high-definition display device, since enlarged pixels must be arranged in a limited space, efficient layout design of each component / element is required. Therefore, not only the development and application of a multifunctional device but also a structure in which one device is shared in various parts are proposed.

이와 같이 고해상도 표시장치에서 각종 표시 소자들의 배치를 효율화하면서 휘도를 비롯한 여러 품질 요소도 충족하려는 연구가 함께 진행되고 있다. As described above, studies are being made to satisfy various quality factors including luminance while improving efficiency of arrangement of various display devices in a high-resolution display device.

본 명세서는 유기발광 표시장치의 휘도 균일도를 향상시키는 구조를 제안하는 것을 목적으로 한다. 본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.It is an object of the present invention to propose a structure for improving luminance uniformity of an organic light emitting display. The problems of the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.

본 명세서의 일 실시예에 따라 유기발광 표시장치가 제공된다. 상기 유기발광 표시장치는, 제1 발광 픽셀; 상기 제1 발광 픽셀의 제1 측에 있는 비발광 픽셀; 상기 제1 발광 픽셀의 제2 측에 있는 제2 발광 픽셀; 상기 제1 발광 픽셀과 상기 비발광 픽셀 사이에 배치된 기준 전압 공급 라인; 상기 제1 발광 픽셀과 상기 제2 발광 픽셀 사이에 배치된 고준위 전압 공급 라인을 포함할 수 있다.According to an embodiment of the present invention, an organic light emitting display is provided. The organic light emitting display includes: a first light emitting pixel; A non-emitting pixel on a first side of the first emitting pixel; A second light emitting pixel on a second side of the first light emitting pixel; A reference voltage supply line disposed between the first light emitting pixel and the non-light emitting pixel; And a high-level voltage supply line disposed between the first light emitting pixel and the second light emitting pixel.

상기 제1 발광 픽셀은 표시 영역의 최외곽에 있는 픽셀이고, 상기 비발광 픽셀은, 상기 제1 발광 픽셀의 바깥쪽에 위치할 수 있다.The first light emitting pixel is a pixel at the outermost part of the display area, and the non-light emitting pixel may be located outside the first light emitting pixel.

상기 고준위 전압 공급 라인은, 상기 제1 발광 픽셀 및 상기 제2 발광 픽셀에 고준위 전압을 전달하도록 구비되며, 상기 제1 발광 픽셀 및 상기 제2 발광 픽셀은 소자 배치(layout)가 상기 고준위 전압 공급 라인을 기준으로 대칭일 수 있다. Wherein the high-level voltage supply line is provided to transmit a high-level voltage to the first light emitting pixel and the second light emitting pixel, wherein a layout of the first light emitting pixel and the second light emitting pixel, As shown in FIG.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

본 명세서의 실시예들은, 휘도 불균일이 개선된 픽셀 배치 구조를 제공할 수 있다. 더불어 본 명세서의 실시예들은, 픽셀 집적도가 향상된 유기발광 표시장치를 제공할 수 있다. 본 명세서의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.Embodiments of the present invention can provide a pixel layout structure with improved luminance unevenness. In addition, embodiments of the present invention can provide an organic light emitting display in which the pixel density is improved. The effects according to the embodiments of the present invention are not limited by the contents exemplified above, and more various effects are included in the specification.

도 1은 전자장치에 포함될 수 있는 예시적인 유기발광 표시장치를 도시한다.
도 2는 유기발광 표시장치의 픽셀 회로를 나타내는 예시적인 도면이다.
도 3a 및 3b는 본 명세서의 일 실시예에 따른 유기발광 표시장치의 픽셀 배열을 나타내는 예시적인 도면이다.
도 4a 및 4b는 본 명세서의 다른 실시예에 따른 유기발광 표시장치의 픽셀 배열을 나타내는 예시적인 도면이다.Figure 1 illustrates an exemplary OLED display that may be included in an electronic device.
2 is an exemplary diagram showing a pixel circuit of an organic light emitting display device.
3A and 3B are exemplary diagrams showing pixel arrangements of an organic light emitting diode display according to an embodiment of the present invention.
4A and 4B are exemplary diagrams showing pixel arrangements of an organic light emitting display according to another embodiment of the present invention.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Brief Description of the Drawings The advantages and features of the present disclosure, and how to accomplish them, will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.The shapes, sizes, ratios, angles, numbers and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. Like reference numerals refer to like elements throughout the specification. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. Where the terms "comprises", "having", "done", and the like are used in this specification, other portions may be added unless "only" is used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise. In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. 소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions. An element or layer is referred to as being another element or layer "on ", including both intervening layers or other elements directly on or in between. When a component is described as being "connected", "coupled", or "connected" to another component, the component may be directly connected or connected to the other component, Quot; intervening "or that each component may be" connected, "" coupled, "or " connected" through other components.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다. 이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.The sizes and thicknesses of the individual components shown in the figures are shown for convenience of explanation and the present invention is not necessarily limited to the size and thickness of the components shown. Various embodiments of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 전자장치에 포함될 수 있는 예시적인 유기발광 표시장치를 도시한다.Figure 1 illustrates an exemplary OLED display that may be included in an electronic device.

상기 유기발광 표시장치(100)는 적어도 하나의 표시 영역(A/A: active area)을 포함하고, 상기 표시 영역에는 픽셀(pixel)들의 어레이(array)가 형성된다. 하나 이상의 비표시 영역(I/A: inactive area)이 상기 표시 영역(A/A)의 주위에 배치될 수 있다. 즉, 상기 비표시 영역(I/A)은, 표시 영역(A/A)의 하나 이상의 측면에 인접할 수 있다. 상기 표시 영역(A/A) 및 상기 비표시 영역(I/A)의 형태/배치는 한정되지 않는다. 상기 표시 영역(A/A) 및 상기 비표시 영역(I/A)은, 상기 유기발광 표시장치(100)를 탑재한 전자장치의 디자인에 적합한 형태일 수 있다. 상기 전자장치는 가상현실(VR) 표시장치일 수 있으며, 표시 영역(I/A)의 예시적 형태는 오각형, 육각형, 원형, 타원형 등이다.The OLED display 100 includes at least one active area (A / A), and an array of pixels is formed in the display area. One or more inactive areas (I / A) may be arranged around the display area (A / A). That is, the non-display area I / A may be adjacent to one or more sides of the display area A / A. The shape / arrangement of the display area A / A and the non-display area I / A is not limited. The display area A / A and the non-display area I / A may be in a form suitable for the design of the electronic device on which the organic light emitting display 100 is mounted. The electronic device may be a virtual reality (VR) display device, and the exemplary form of the display area I / A may be a pentagon, a hexagon, a circle, an ellipse, or the like.

상기 표시 영역(A/A) 내의 각 픽셀(P)은 픽셀 회로와 연관될 수 있다. 상기 픽셀 회로는, 백플레인(backplane) 상의 하나 이상의 스위칭 트랜지스터 및 하나 이상의 구동 트랜지스터를 포함할 수 있다. 각 픽셀 회로는, 게이트 드라이버(Gate Driver) 및 데이터 드라이버(Data Driver)와 같은 하나 이상의 구동 회로와 통신하기 위해, 게이트 라인(GL: Gate Line) 및 데이터 라인(DL: Data Line)과 전기적으로 연결될 수 있다. 상기 구동 회로는, 상기 비표시 영역(I/A)에 TFT(thin film transistor)로 구현될 수도 있고, 분리된 인쇄 회로 기판에 탑재되고 FPCB(flexible printed circuit board), COF(chip-on-film), TCP(tape-carrier-package) 등과 같은 회로 필름을 통하여 상기 비표시 영역(I/A)에 배치된 연결 인터페이스(패드/범프, 핀 등)와 결합될 수 있다. 이러한 픽셀 회로 및 구동 회로의 배치가 도 1에 예시되어 있다. Each pixel P in the display area A / A may be associated with a pixel circuit. The pixel circuit may include one or more switching transistors and one or more driving transistors on a backplane. Each pixel circuit is electrically connected to a gate line (GL) and a data line (DL) to communicate with one or more driving circuits such as a gate driver and a data driver . The driving circuit may be implemented by a TFT (thin film transistor) in the non-display area I / A, a flexible printed circuit board (FPCB), a chip-on-film (Pads / bumps, pins, etc.) disposed in the non-display area I / A through a circuit film such as a tape-carrier-package (TCP) The arrangement of such pixel circuits and driver circuits is illustrated in Fig.

도 1과 같이 표시패널(110)에는 제1방향으로 복수의 데이터 라인(DL1, DL2, DL3,…,DLm)이 배치되고, 제1방향과 교차하는 제2방향으로 복수의 게이트 라인(GL1, GL2,…,GLn)이 배치되며, 복수의 픽셀(P)이 매트릭스 타입으로 배치될 수 있다. 1, a plurality of data lines DL1, DL2, DL3, ..., DLm are arranged in a first direction on a display panel 110, and a plurality of gate lines GL1, GL2, ..., GLn are arranged, and a plurality of pixels P may be arranged in a matrix type.

데이터 드라이버(120)는, 특정 게이트 라인(GL)이 열리면, 컨트롤러(140)로부터 수신한 영상 데이터(Data')를 아날로그 형태의 데이터 전압(Vdata)으로 변환하여 데이터 라인들(DL1, DL2, DL3,…,DLm)로 공급한다. When the specific gate line GL is opened, the data driver 120 converts the image data Data 'received from the controller 140 into an analog data voltage Vdata and supplies the data lines DL1, DL2 and DL3 , ..., DLm.

게이트 드라이버(130)는, 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 게이트 신호를 게이트 라인들(GL1, GL2,…,GLn)로 순차적으로 공급한다. 게이트 드라이버(130)는, 구동 방식에 따라서, 표시패널(110)의 양측에 위치할 수도 있고, 경우에 따라서는, 일 측에만 위치할 수도 있다. 또한, 게이트 드라이버(130)는, 복수의 게이트 드라이버 집적회로들을 포함할 수 있는데, 이러한 게이트 드라이버 집적회로들은, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있다. 한편, 상기 게이트 드라이버 집적회로들 각각은 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다. The gate driver 130 sequentially supplies gate signals of an on voltage or an off voltage to the gate lines GL1, GL2, ..., and GLn under the control of the controller 140. [ The gate driver 130 may be located on both sides of the display panel 110, or may be located only on one side, depending on the driving method. The gate driver 130 may also include a plurality of gate driver integrated circuits, which may be implemented using a Tape Automated Bonding (TAB) or chip on glass (COG) The display panel 110 may be connected to a bonding pad of the panel 110 or a GIP (Gate In Panel) type. Each of the gate driver integrated circuits may include a shift register, a level shifter, and the like.

컨트롤러(140)는 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하며, 데이터 드라이버(120) 및 게이트 드라이버(130)로 제어신호를 공급한다. 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 호스트 시스템에서 입력되는 영상 데이터(Data)를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data')를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다. 그 이외에도, 컨트롤러(140)는, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블 신호, 클럭 신호 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 데이터 드라이버(120) 및 게이트 드라이버(130)로 출력할 수 있다. 예를 들어, 컨트롤러(140)는, 게이트 드라이버(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 게이트 제어 신호들(GCSs: Gate Control Signals)을 출력할 수 있다. 컨트롤러(140)는, 데이터 드라이버(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Souce Output Enable) 등을 포함하는 데이터 제어 신호들(DCSs: Data Control Signals)을 출력할 수 있다. The controller 140 controls the data driver 120 and the gate driver 130 and supplies control signals to the data driver 120 and the gate driver 130. The controller 140 starts scanning in accordance with the timing to be implemented in each frame and switches the image data Data input from the host system according to the data signal format used by the data driver 120, Data '), and controls the data driving at a suitable time according to the scan. The controller 140 controls the timing of the vertical synchronization signal Vsync, the horizontal synchronization signal Hsync, the input data enable signal, and the clock signal to control the data driver 120 and the gate driver 130 And outputs various control signals to the data driver 120 and the gate driver 130. For example, in order to control the gate driver 130, the controller 140 generates a gate start pulse (GSP), a gate shift clock (GSC), a gate output enable signal GOE (Gate Control Signals) including Gate Output Enable (GCS). The controller 140 includes a source start pulse (SSP), a source sampling clock (SSC), a source output enable signal (SOE), and a source output enable signal (SOE) to control the data driver 120. [ (Data Control Signals) including DCSs and the like.

유기발광 표시장치(100)는, 표시패널(110), 데이터 드라이버(120) 및 게이트 드라이버(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(150)를 더 포함할 수 있다. 이러한 전원 컨트롤러(150)는 전원관리 집적회로(PMIC: Power Management IC)라고 불리기도 한다. 그리고, 상기 유기발광 표시장치(100)는 픽셀들에 각종 전압(VDD, Vref, VSS 등)을 공급하는 전압 라인들(V1, V2, V3, …, Vm), 전압 라인들과 공통으로 연결된 전압 링크 라인(170)을 포함할 수 있다. The OLED display 100 further includes a power controller 150 for controlling various voltages or currents to supply or supply various voltages or currents to the display panel 110, the data driver 120, the gate driver 130, . This power controller 150 is also referred to as a power management IC (PMIC). The OLED display 100 includes voltage lines V1, V2, V3, ..., Vm for supplying various voltages (VDD, Vref, VSS, etc.) to pixels, a voltage And a link line 170.

상기 유기발광 표시장치(100)는, 다양한 신호를 생성하거나 표시 영역내의 픽셀을 구동하기 위한, 다양한 부가 요소들을 더 포함할 수 있다. 상기 픽셀을 구동하기 위한 부가 요소는 인버터 회로, 멀티플렉서, 정전기 방전 회로(electro static discharge) 등을 포함할 수 있다. 상기 유기발광 표시장치(100)는 픽셀 구동 이외의 기능과 연관된 부가 요소도 포함할 수 있다. 예를 들어, 상기 유기발광 표시장치(100)는 터치 감지 기능, 사용자 인증 기능(예: 지문 인식), 멀티 레벨 압력 감지 기능, 촉각 피드백(tactile feedback) 기능 등을 제공하는 부가 요소들을 포함할 수 있다. 상기 언급된 부가 요소들은 상기 비표시 영역 및/또는 상기 연결 인터페이스와 연결된 외부 회로에 위치할 수 있다.The OLED display 100 may further include various additional elements for generating various signals or driving pixels in the display area. An additional element for driving the pixel may include an inverter circuit, a multiplexer, an electrostatic discharge circuit, and the like. The OLED display 100 may also include additional components associated with functions other than pixel driving. For example, the organic light emitting diode display 100 may include additional elements for providing a touch sensing function, a user authentication function (e.g., fingerprint recognition), a multi-level pressure sensing function, a tactile feedback function, have. The above-mentioned additional elements may be located in the non-display area and / or an external circuit connected to the connection interface.

도 2는 유기발광 표시장치의 픽셀 회로를 나타내는 예시적인 도면이다.2 is an exemplary diagram showing a pixel circuit of an organic light emitting display device.

도 2는 상기 유기발광 표시장치의 단위 (서브) 픽셀 회로를 나타낸 예시도이다. 도 2를 참조하여 보면, 유기발광 표시장치(100)의 각 단위 픽셀 회로(이하, 픽셀 회로)는, 유기발광 다이오드(OLED: Organic Light Emitting Diode)와, 유기발광 다이오드(OLED)로 전류를 공급하여 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터(D-Tr: Driving Transistor)를 포함한다. FIG. 2 is an exemplary view showing a unit (sub) pixel circuit of the organic light emitting diode display. Referring to FIG. 2, each unit pixel circuit (hereinafter referred to as a pixel circuit) of the organic light emitting diode display 100 includes an organic light emitting diode (OLED) and an organic light emitting diode (OLED) And a driving transistor (D-Tr) driving the organic light emitting diode OLED.

유기발광 다이오드(OLED)는 제1전극(예: 애노드)과 제2전극(예: 캐소드)을 포함한다. 상기 제1전극과 제2전극 사이에는 유기발광층이 배치될 수 있다. 유기발광다이오드(OLED)의 제1전극은 구동 트랜지스터(D-Tr)와 연결되고, 제2전극은 저준위 전압(VSS)과 연결된다. 저준위 전압(또는 기저 전압)은 전원 컨트롤러(150)의 제어에 의해 로우전압과 하이전압으로 전압이 변경될 수 있다. The organic light emitting diode OLED includes a first electrode (e.g., an anode) and a second electrode (e.g., a cathode). An organic light emitting layer may be disposed between the first electrode and the second electrode. The first electrode of the organic light emitting diode OLED is connected to the driving transistor D-Tr, and the second electrode thereof is connected to the low-level voltage VSS. The low-level voltage (or base voltage) can be changed to a low voltage and a high voltage under the control of the power controller 150.

구동 트랜지스터(D-Tr)의 제1 노드는 게이트 노드(G 노드)로서, 제1 전압이 인가된다. 구동 트랜지스터(D-Tr)의 제2 노드는 소스 노드(S 노드)로서, 제2 전압이 인가된다. 여기서, 상기 제1 전압은 해당 픽셀에 대응되는 데이터 전압(Vdata)일 수 있고, 상기 제2 전압은 기준 전압(Vref: reference voltage)일 수 있다. 구동 트랜지스터(D-Tr)의 제3 노드는 드레인 노드(D 노드)로서, 고준위 전압(VDD)이 인가된다. 요약하면, 구동 트랜지스터(D-Tr)는 데이터 전압(Vdata)이 인가되는 제1 노드(G 노드)와, 유기발광다이오드(OLED)의 제1전극과 연결된 제2 노드(S 노드)와, 고준위 전압(VDD)과 연결된 제3 노드(D 노드)를 포함한다. The first node of the driving transistor D-Tr is a gate node (G node), and the first voltage is applied. The second node of the driving transistor D-Tr is a source node (S-node), and the second voltage is applied. Here, the first voltage may be a data voltage (Vdata) corresponding to a corresponding pixel, and the second voltage may be a reference voltage (Vref). The third node of the driving transistor D-Tr is a drain node (D node), and a high level voltage (VDD) is applied thereto. In summary, the driving transistor D-Tr includes a first node (G node) to which the data voltage Vdata is applied, a second node (S node) connected to the first electrode of the organic light emitting diode OLED, And a third node (D node) connected to the voltage VDD.

픽셀 회로는, 구동 트랜지스터(D-Tr)의 제1 노드(G 노드)와 제2 노드(S 노드) 사이에 연결되는 커패시터, 예를 들어 저장 커패시터(storage capacitor)를 포함할 수 있다. 이러한 커패시터(Cst)는 한 프레임 동안 일정 전압을 유지시켜 준다. The pixel circuit may include a capacitor connected between a first node (G node) and a second node (S node) of the driving transistor (D-Tr), for example a storage capacitor. The capacitor Cst maintains a constant voltage for one frame.

한편 각 픽셀 회로는, 구동 트랜지스터(D-Tr) 이외에, 하나 이상의 트랜지스터를 더 포함할 수 있고, 경우에 따라서는, 하나 이상의 커패시터를 더 포함할 수 있다. 도 2a와 같은 회로 구성에서 상기 픽셀 회로는 제1 트랜지스터(Tr1). 제2 트랜지스터(Tr2)를 더 포함할 수 있다.On the other hand, each pixel circuit may further include one or more transistors in addition to the driving transistor (D-Tr), and in some cases, may further include one or more capacitors. In the circuit configuration shown in FIG. 2A, the pixel circuit includes a first transistor Tr1. And may further include a second transistor Tr2.

상기 제1 트랜지스터(Tr1)는 제1 게이트 라인을 통해 인가되는 제1 게이트 신호(SCAN1)를 통해 온-오프 또는 스위칭된다. 상기 제1 트랜지스터(Tr1)는, 제1 게이트 신호(SCAN1)에 의해 온 상태가 되면 데이터 전압(Vdata)을 구동 트랜지스터(D-Tr)의 제1 노드(G 노드)에 인가하게 된다. 상기 제2 트랜지스터(Tr2)는 제2 게이트 라인을 통해 인가되는 제2 게이트 신호(SCAN2)를 통해 온-오프 또는 스위칭된다. 상기 제2 트랜지스터(Tr2)는 제2 게이트 신호(SCAN2)에 의해 온 상태가 되면 기준 전압(Vref)을 구동 트랜지스터(D-Tr)의 제2 노드(S 노드)에 인가하게 된다.The first transistor Tr1 is turned on or off through the first gate signal SCAN1 applied through the first gate line. The first transistor Tr1 applies the data voltage Vdata to the first node (G node) of the driving transistor D-Tr when the first transistor Tr1 is turned on by the first gate signal SCAN1. The second transistor Tr2 is turned on or off through a second gate signal SCAN2 applied through the second gate line. When the second transistor Tr2 is turned on by the second gate signal SCAN2, the reference voltage Vref is applied to the second node (S node) of the driving transistor D-Tr.

커패시터(Cst)는 한 프레임 동안 구동 트랜지스터(D-Tr)의 제1 노드(G 노드)에 인가된 데이터 전압(Vdata=VG)과 제2 노드(S 노드)에 인가된 기준 전압(Vref=VS)의 차이인 데이터 정보(Vgs)을 유지시켜 준다. The capacitor Cst is connected to the data voltage Vdata = VG applied to the first node (G node) of the driving transistor D-Tr and the reference voltage Vref = VS applied to the second node (S node) (Vgs), which is a difference between the data information (Vgs).

도 3a 및 3b는 본 명세서의 일 실시예에 따른 유기발광 표시장치의 픽셀 배열을 나타내는 예시적인 도면이다.3A and 3B are exemplary diagrams showing pixel arrangements of an organic light emitting diode display according to an embodiment of the present invention.

도시된 데이터 드라이버(320) 게이트 드라이버(330), 컨트롤러(340), 전원 컨트롤러(350)는 도 1 및 도 2에서 설명된 데이터 드라이버(120) 게이트 드라이버(130), 컨트롤러(140), 전원 컨트롤러(150)와 실질적으로 동일하여 중복 설명은 생략한다. 또한 데이터 라인(DL1, DL2, DL3,…,DLm), 게이트 라인(GL1, GL2,…,GLn)도 도 1 및 도 2에서 설명된 것과 실질적으로 동일하다. The illustrated data driver 320 includes a gate driver 330, a controller 340 and a power controller 350. The data driver 120 includes a gate driver 130, a controller 140, a power controller 160, Is substantially the same as that of the first embodiment 150, and redundant description is omitted. The data lines DL1, DL2, DL3, ..., DLm and the gate lines GL1, GL2, ..., and GLn are also substantially the same as those described in FIGS.

표시장치(300)에 포함되는 표시패널(310)에는 발광 픽셀(PX1, PX2, PX3) 및 비발광 픽셀(DPX)이 배열될 수 있다. 상기 발광 픽셀(PX1, PX2, PX3)은 도 2에 예시한 구성 또는 다른 구성의 회로를 포함할 수 있다. 상기 다른 구성 회로는 예를 들어 4T2C, 7T1C 등일 수 있다. Emitting pixels PX1, PX2, and PX3 and non-emitting pixels DPX may be arranged on the display panel 310 included in the display device 300. [ The light emitting pixels PX1, PX2, and PX3 may include the circuits illustrated in FIG. 2 or other circuits. The other constituent circuit may be, for example, 4T2C, 7T1C, and the like.

상기 비발광 픽셀(DPX)은 더미 픽셀로 지칭되기도 한다. 상기 비발광 픽셀(DPX)은 상기 발광 픽셀을 둘러싸도록 배열될 수 있다. 상기 비발광 픽셀(DPX)은 상기 발광 픽셀들의 좌측 외곽, 우측 외곽, 상측 외곽, 하측 외곽 중 어느 한 곳 이상에 형성될 수 있다. 도 3a에는 발광 픽셀들의 좌측 외곽에 있는 비발광 픽셀(DPX)만을 도시하였지만, 생략된 다른 부분(예: 우측 외곽)에 비발광 픽셀(DPX)이 위치할 수도 있다. The non-emission pixel DPX is also referred to as a dummy pixel. The non-emission pixel DPX may be arranged to surround the emission pixel. The non-emission pixel DPX may be formed at one or more of the left outer edge, the right outer edge, the upper outer edge, and the lower outer edge of the light emitting pixels. Although only the non-emission pixels DPX on the left outside of the light emitting pixels are shown in FIG. 3A, the non-emission pixels DPX may be located on another omitted portion (e.g., the right outer edge).

비발광 픽셀(DPX)은 상기 표시 영역(A/A)의 최외곽 픽셀(PX1)의 패턴 정밀도를 향상시키는 기능을 한다. 즉, 상기 표시 영역(A/A)에 형성되는 픽셀들은 다수의 마스크 공정을 통한 패터닝 공정에 의해 형성되는데, 일반적으로 최외곽에 배치된 픽셀(PX1)은 마스크 공정시 노광량 등을 정밀하게 제어하기 힘들어 정밀하게 패터닝하기 어려울 수 있다(로딩효과(loading effect)). 따라서, 표시 영역(A/A) 내의 최외곽 픽셀(PX1)의 주변에 비발광 픽셀(DPX)를 추가로 형성함으로써 비발광 픽셀(DPX)이 최외곽에 배치된 패턴이 되고, 그에 따라 표시 영역(A/A) 내의 최외곽 픽셀(PX1)의 패턴 정밀도가 향상될 수 있다.The non-emission pixel DPX functions to improve the pattern accuracy of the outermost pixel PX1 of the display area A / A. In other words, the pixels formed in the display area A / A are formed by a patterning process through a plurality of mask processes. Generally, the pixel PX1 disposed at the outermost area is used for precisely controlling the amount of exposure, It can be difficult and precise to pattern (loading effect). Therefore, the non-light emitting pixels DPX are additionally formed in the periphery of the outermost pixel PX1 in the display area A / A, whereby the non-light emitting pixels DPX become the outermost patterns, The pattern accuracy of the outermost pixel PX1 in the pixel A / A can be improved.

상기 비발광 픽셀(DPX)은 발광을 하지 않는다. 상기 비발광 픽셀(DPX)은 양극, 음극 및 상기 양극과 음극 사이에 형성된 유기층 중 일부 또는 전부를 구비하지 않음으로써 발광하지 않도록 구성될 수 있다. 다르게는 상기 비발광 픽셀(DPX)은 상기 발광 픽셀(PX)에 있는 게이트 배선, 데이터 배선, 전원 배선, 기준 배선, 스위칭 박막 트랜지스터, 구동 박막 트랜지스터, 센스 박막 트랜지스터 및 커패시터 중에서 어느 하나의 구성이 생략될 수 있다. 상기 비발광 픽셀(DPX)은 상기 구동 박막 트랜지스터의 일부 구성을 구비하지 않음으로써 상기 구동 박막 트랜지스터가 기능을 수행하지 않게끔 구성될 수도 있다.The non-emission pixel DPX does not emit light. The non-emission pixel DPX may be configured not to emit light because it does not include an anode, a cathode, and some or all of organic layers formed between the anode and the cathode. Alternatively, the non-emission pixel DPX may include any one of a gate wiring, a data wiring, a power supply wiring, a reference wiring, a switching thin film transistor, a driving thin film transistor, a sense thin film transistor, and a capacitor in the emission pixel PX . The non-emission pixel DPX may not include a part of the driving thin film transistor so that the driving thin film transistor does not perform its function.

최근 더 해상도가 높고 픽셀 집적도가 큰 표시장치가 개발됨에 따라, 픽셀 배치 공간의 제약이 더 커지고 있다. 이러한 제약을 해결하는 방안 중 하나는, 특정 요소, 예컨대 전원 라인을 다수의 픽셀이 공유하는 것이다. 이는 각 픽셀에 공통된 신호를 공급하는 신호 라인의 수를 줄임으로써 신호 배선이 차지하는 공간을 절약하는 방안이다. 일 예로, 도 3a와 같이 고준위 전압 라인(VDD) 및 기준 전압 라인(Vref)을 인접한 두 픽셀(열)이 공유하는 소위 대칭(flip) 구조가 사용되고 있다. Recently, as a display device having a higher resolution and a larger pixel density is developed, the pixel layout space is becoming more and more restricted. One way to address this limitation is to share certain elements, such as power lines, by a number of pixels. This is a way to save space occupied by signal lines by reducing the number of signal lines supplying signals common to each pixel. For example, a so-called flip structure is used in which two adjacent pixels (columns) share a high-level voltage line VDD and a reference voltage line Vref as shown in FIG. 3A.

본 명세서의 발명자들은, 상기 비발광 픽셀(DPX) 및 전압 라인 공유 구조가 함께 사용되는 경우에, 유기발광 표시장치의 구동 시에 문제가 생길 수 있음을 발견하였다. 상기 문제는, 비발광 픽셀(DPX)과 고준위 전압 라인(VDD)을 공유하는 최외곽 발광 픽셀(PX1)에서 나타나는 밝기(휘도) 불균일이다. 다시 말해, 인접한 발광 픽셀(PX1 또는 PX3)과 고준위 전압 라인(VDD)을 공유하는 발광 픽셀(PX2)에 비해, 비발광 픽셀(DPX)과 고준위 전압 라인(VDD1)을 공유하는 최외곽 발광 픽셀(PX1)은 밝기가 더 밝은 경우가 나타난다. 이러한 휘도 불균일은, 고준위 전압 강하(VDD drop)의 차이에서 기인한다. 유기발광 소자(다이오드)의 구동을 위해 공급되는 고준위 전압은 입력단(PAD 등)을 통해 인입되어서 각 픽셀에 전달되는데, 배선 저항 등 각종 저항 성분으로 인해 입력단에서 먼 픽셀에 전달될수록 그 값이 작아지는 현상이 나타난다. The inventors of the present invention have found that, when the non-emission pixel (DPX) and the voltage line sharing structure are used together, a problem may occur in driving the organic light emitting display device. The above problem is brightness (luminance) unevenness appearing in the outermost emission pixel PX1 sharing the non-emission pixel DPX and the high-level voltage line VDD. In other words, as compared with the light emitting pixel PX2 sharing the high emission level voltage line VDD with the adjacent emission pixel PX1 or PX3, the outermost emission pixel PX2 sharing the high emission level voltage VDD1 with the non- PX1) appears to be brighter in brightness. This luminance non-uniformity results from the difference in the high-level voltage drop (VDD drop). The high level voltage supplied for driving the organic light emitting diode (diode) is inputted through the input terminal (PAD or the like) and transmitted to each pixel. As the voltage is transmitted to the pixel far from the input terminal due to various resistance components such as wiring resistance, A phenomenon appears.

그런데, 비발광 픽셀(DPX)은 고준위 전압(VDD)을 사용하여 발광 소자를 구동하지 않기 때문에, 비발광 픽셀(DPX)이 소모하는 전류는 실질적으로 없다. 따라서, 비발광 픽셀(DPX)과 최외곽 발광 픽셀(PX1)이 공유하는 고준위 전압 라인(VDD1)에서의 전압 강하(VDD drop A)는 발광 픽셀끼리 공유하는 고준위 전압 라인(VDD)에서의 전압 강하(VDD drop B)보다 그 양이 적게 된다. (VDD drop A < VDD drop B) 이에 따라 최외곽 발광 픽셀(PX1)은 상대적으로 더 높은 구동 전압(VDD 전압)을 공급받게 되어 더 밝게 보이는 것이다. 이러한 현상은 비발광 픽셀 하나만이 아니라 비발광 픽셀 열(column) 전체에 걸쳐 나타날 수 있다. However, since the non-emission pixel DPX does not drive the light emission element using the high level voltage VDD, substantially no current is consumed by the non-emission pixel DPX. Therefore, the voltage drop (VDD drop A) in the high-level voltage line VDD1 shared by the non-light-emitting pixel DPX and the outermost light-emitting pixel PX1 corresponds to a voltage drop in the high-level voltage line VDD shared by the light- (VDD drop B). (VDD drop A < VDD drop B) Accordingly, the outermost luminescent pixel PX1 is supplied with a relatively higher driving voltage (VDD voltage), so that it appears brighter. This phenomenon may occur not only in one non-light emitting pixel but throughout a non-light emitting pixel column.

발명자들은 실험을 통해 최외곽 전압 라인(VDD1)의 전합 강하가 여타 전압 라인(VDD)과 비교하여 상당히 작은 것을 관찰하였다. 이와 같은 전압 불균일로 인한 휘도 차이는 낮은 계조에서 더 두드러지게 인지될 수 있다. 이에 발명자들은 유기발광 다이오드(OLED)의 비발광 소자 및 전압 라인 공유에 기인하여 발생하는 휘도 불균일을 줄일 수 있는 픽셀 배치를 고안하였다.The inventors have observed through experiments that the voltage drop of the outermost voltage line VDD1 is significantly smaller than that of the other voltage lines VDD. Such a luminance difference due to voltage unevenness can be perceived more noticeably at low gradations. Accordingly, the inventors have devised a pixel layout capable of reducing luminance non-uniformity caused by non-light emitting devices and voltage line sharing of organic light emitting diodes (OLEDs).

발명자들이 고안한 하나의 실시예는 도 3b에 도시된 것과 같다. 도 3b를 참조하여 보면, 상기 실시예는 최외각 고준위 전압 공급 라인(VDD1)이 다른 고준위 전압 공급 라인(VDD)들에 비하여 작은 폭(width)을 갖는 것을 특징으로 한다. One embodiment that the inventors have devised is the same as that shown in FIG. 3B. Referring to FIG. 3B, the embodiment is characterized in that the outermost high-level voltage supply line VDD1 has a width smaller than other high-level voltage supply lines VDD.

도 3b에서는 픽셀들과 더미 픽셀을, 제1 발광 픽셀(PX1); 상기 제1 발광 픽셀(PX1)의 제1 측에 있는 비발광 픽셀(DPX); 상기 제1 발광 픽셀(PX1)의 제2 측에 있는 제2 발광 픽셀(PX2); 상기 제2 발광 픽셀(PX1)의 제2 측에 있는 제3 발광 픽셀(PX3)로 구분하여 명명했다. 상기 제1 측과 상기 제2 측은 서로 반대 측이다. 즉, 상기 제1 측이 좌측이면 상기 제2 측은 우측이고, 반대로 상기 제1 측이 우측이면 상기 제2 측은 좌측이다. 도 3b에서는 좌측 최외곽 발광 픽셀을 기준으로 제1 측이 좌측이고 제2 측이 우측이다. 그러나, 도시되지 않은 우측 최외곽 발광 픽셀을 기준으로 보면 제1 측이 우측이고 제2 측이 좌측이다. 또 다르게는 제1 측은 표시장치의 외곽으로 향하는 쪽의 측면이고, 제2 측이 표시장치의 중심으로 향하는 쪽의 측면으로 이해될 수도 있다.In FIG. 3B, the pixels and the dummy pixels are divided into a first light emitting pixel PX1; A non-emission pixel (DPX) on a first side of the first emission pixel (PX1); A second light emitting pixel PX2 on the second side of the first light emitting pixel PX1; And a third emission pixel PX3 on the second side of the second emission pixel PX1. The first side and the second side are opposite to each other. That is, if the first side is the left side, the second side is the right side, and conversely, if the first side is the right side, the second side is the left side. 3B, the first side is the left side and the second side is the right side with respect to the leftmost outermost emission pixel. However, the first side is the right side and the second side is the left side based on the rightmost outermost emission pixel not shown. Alternatively, the first side may be a side face toward the outer side of the display device, and the second side may be a side face toward the center of the display device.

상기 제1 발광 픽셀(PA1)은 표시 영역(A/A)의 최외곽에 있는 픽셀일 수 있고, 상기 비발광 픽셀(DPX)은 상기 제1 발광 픽셀(PX1)의 바깥쪽(비표시 영역(I/A) 쪽)에 있을 수 있다. 상기 제1 발광 픽셀(PX1)과 상기 제2 발광 픽셀(PX2)은, 소자 배치(layout)의 일부 또는 전부가 상기 기준 전압 공급 라인(Vref)을 기준으로 대칭일 수 있다. 또 상기 제3 발광 픽셀(PX3) 및 상기 제4 발광 픽셀(PX4)은, 소자 배치(layout)의 일부 또는 전부가 상기 기준 전압 공급 라인(Vref)을 기준으로 대칭일 수 있다.The first light emitting pixel PA1 may be the outermost pixel of the display area A / A and the non-light emitting pixel DPX may be disposed outside the first light emitting pixel PX1 I / A). A part or all of the layout of the first light emitting pixel PX1 and the second light emitting pixel PX2 may be symmetrical with respect to the reference voltage supply line Vref. The third light emitting pixel PX3 and the fourth light emitting pixel PX4 may be symmetrical with respect to the reference voltage supply line Vref in part or all of the device layout.

한편, 상기 제2 발광 픽셀(PX2)과 상기 제3 발광 픽셀(PX3)은, 소자 배치(layout)가 상기 고준위 전압 공급 라인(VDD)을 기준으로 대칭일 수 있다. 또 상기 제4 발광 픽셀(PX4) 및 상기 제5 발광 픽셀(PX5)은, 소자 배치(layout)가 상기 고준위 전압 공급 라인(VDD)을 기준으로 대칭일 수 있다. 이러한 대칭 구조, 즉 전압 공급 라인을 공유하는 구조는 전술한 바와 같이 배선 면적을 줄이기 위함이다. The layout of the second light emitting pixel PX2 and the third light emitting pixel PX3 may be symmetrical with respect to the high level voltage supply line VDD. The layout of the fourth light emitting pixel PX4 and the fifth light emitting pixel PX5 may be symmetrical with respect to the high level voltage supply line VDD. This symmetrical structure, that is, the structure sharing the voltage supply line is intended to reduce the wiring area as described above.

기준 전압 공급 라인(Vref)은 두 개의 발광 픽셀들 사이에 배치된다. 즉, 도 3b와 같이 상기 기준 전압 공급 라인(Vref)은, 상기 제1 발광 픽셀(PX1)과 상기 제2 발광 픽셀(PX2) 사이, 제3 발광 픽셀(PX3)과 제4 발광 픽셀(PX4) 사이, 제5 발광 픽셀(PX5)과 상기 제6 발광 픽셀(미도시) 사이 등에 배치될 수 있다. A reference voltage supply line Vref is disposed between the two light emitting pixels. 3B, the reference voltage supply line Vref is connected between the first emission pixel PX1 and the second emission pixel PX2, between the third emission pixel PX3 and the fourth emission pixel PX4, Between the fifth emission pixel PX5 and the sixth emission pixel (not shown), and the like.

고준위 전압 공급 라인은, 두 개의 발광 픽셀들 또는 하나의 발광 픽셀과 하나의 비발광 픽셀 사이에 배치된다. 즉, 고준위 전압 공급 라인은, ⅰ) 상기 제1 발광 픽셀(PX1)과 상기 비발광 픽셀(DPX) 사이에 배치된 라인(VDD1)과 ⅱ) 상기 제2 발광 픽셀(PX2)과 상기 제3 발광 픽셀(PX3) 사이에 있는 고준위 전압 공급 라인(VDD)를 포함한다. 상기 제2 발광 픽셀(PX2)과 상기 제3 발광 픽셀(PX3) 사이에 있는 고준위 전압 공급 라인(VDD)은, 제4 발광 픽셀(PX4)과 제5 발광 픽셀(PX5) 사이에 있는 고준위 전압 공급 라인(VDD)과 동일하다. The high level voltage supply line is disposed between two light emitting pixels or between one light emitting pixel and one non-light emitting pixel. That is, the high level voltage supply line includes: i) a line VDD1 disposed between the first light emitting pixel PX1 and the non-light emitting pixel DPX; and ii) a second light emitting pixel PX2, And a high-level voltage supply line VDD between the pixels PX3. The high level voltage supply line VDD between the second light emitting pixel PX2 and the third light emitting pixel PX3 is connected to the high level voltage supply line VDD between the fourth light emitting pixel PX4 and the fifth light emitting pixel PX5. Line VDD.

상기 제1 발광 픽셀(PX1)과 상기 비발광 픽셀(DPX) 사이에 배치된 고준위 전압 공급 라인(VDD1)은, 상기 제2 발광 픽셀과 상기 제3 발광 픽셀 사이에 있는 고준위 전압 공급 라인(VDD)보다 작은 폭을 갖는다. The high level voltage supply line VDD1 disposed between the first emission pixel PX1 and the non-emission pixel DPX is connected to the high level voltage supply line VDD between the second emission pixel and the third emission pixel, .

상기 비발광 픽셀(DPX), 제1 발광 픽셀(PX1), 제2 발광 픽셀(PX2) 및 제3 발광 픽셀(PX3)은 하나의 픽셀을 지칭할 수도 있고, 같은 열(column)에 있는 픽셀들 전부를 통칭할 수도 있다. 픽셀 열(그룹) 관점에서 도 3b의 실시예를 다시 서술하면, 다음과 같다. 해당 실시예에 따른 유기발광 표시장치는 표시 영역에 제1 방향(예: 세로 방향)으로 연장하도록 배열된 복수의 발광 픽셀 열(column) 및 비발광 픽셀 열을 포함한다. 상기 비발광 픽셀 열은, 상기 복수의 발광 픽셀 열 중 최외곽의 발광 픽셀 열의 제1 측에 인접하며, 상기 제1 방향으로 연장한다. 인접 발광 픽셀 열은, 상기 복수의 발광 픽셀 열 중 상기 최외곽 발광 픽셀 열의 제2 측에 인접하며, 상기 제1 방향으로 연장한다. 여기서 상기 제2 측은 상기 제1 측의 반대 측이다. 상기 최외곽 발광 픽셀 열과 상기 인접 발광 픽셀 열 사이에는 기준 전압 공급 라인(Vref)이 있고, 상기 최외곽 발광 픽셀 열과 상기 비발광 픽셀 열 사이에 있는 고준위 전압 공급 라인(VDD1)이 있다. 이때 상기 최외곽 발광 픽셀 열과 상기 비발광 픽셀 열 사이에 있는 고준위 전압 공급 라인(VDD1)의 폭은, 2개의 발광 픽셀 열 사이에 있는 고준위 전압 공급 라인(VDD)의 폭보다 좁다. The non-emission pixel DPX, the first emission pixel PX1, the second emission pixel PX2, and the third emission pixel PX3 may be referred to as one pixel, and the pixels in the same column All of them can be called collectively. From the pixel column (group) perspective, the embodiment of FIG. 3B will be described again. The organic light emitting display according to the embodiment includes a plurality of light emitting pixel columns and non-light emitting pixel columns arranged to extend in a first direction (e.g., longitudinal direction) in the display region. The non-emission pixel column is adjacent to a first side of the outermost emission pixel column among the plurality of emission pixel columns and extends in the first direction. Adjacent light emitting pixel columns are adjacent to the second side of the outermost light emitting pixel column among the plurality of light emitting pixel columns and extend in the first direction. Wherein the second side is the opposite side of the first side. A reference voltage supply line (Vref) is provided between the outermost luminous pixel column and the adjacent luminous pixel column, and a high-level voltage supply line (VDD1) is provided between the outermost luminous pixel column and the non-luminous pixel column. The width of the high-level voltage supply line VDD1 between the outermost emission pixel column and the non-emission pixel column is narrower than the width of the high-level voltage supply line VDD between the two emission pixel columns.

이와 같이 최외곽의 고준위 전압 공급 라인(VDD1)이 상대적으로 가늘게 구현되면, 모든 고준위 전압 공급 라인에서의 전압 강하 편차가 작아질 수 있다. 다시 말해 본 실시예와 같이, 한 방향으로만 전류가 흐르는 고준위 전압 공급 라인(VDD1)은 더 가늘게 구현(설계)하여 전기적 저항을 더 크게 해준다면, 두 방향으로 전류가 흐르는 고준위 전압 공급 라인(VDD)과 동일/유사한 전압 강하를 기대할 수 있다. 따라서, 고준위 전압 강하의 불균일로 인한 최외곽 픽셀(PX1)과 다른 픽셀들(PX2, PX3) 간의 휘도 차이도 예방될 수 있고, 더 나아가 고준위 전압의 보상을 픽셀 위치에 따라 별개로 수행할 부담도 사라질 수 있다. Thus, when the outermost high-level voltage supply line VDD1 is relatively thinned, the voltage drop variation in all the high-level voltage supply lines can be reduced. In other words, as in the present embodiment, if a high-level voltage supply line VDD1 through which current flows in only one direction is designed to be thinner and designed to have a greater electrical resistance, a high-level voltage supply line VDD ) Can be expected. Therefore, the luminance difference between the outermost pixel PX1 and the other pixels PX2 and PX3 due to the unevenness of the high-level voltage drop can be prevented, and furthermore, the burden of performing the compensation of the high- It can disappear.

도 4a 및 4b는 본 명세서의 다른 실시예에 따른 유기발광 표시장치의 픽셀 배열을 나타내는 예시적인 도면이다.4A and 4B are exemplary diagrams showing pixel arrangements of an organic light emitting display according to another embodiment of the present invention.

도시된 데이터 드라이버(420) 게이트 드라이버(430), 컨트롤러(440), 전원 컨트롤러(450)는 도 1 내지 도 3에서 설명된 데이터 드라이버(120, 320) 게이트 드라이버(130, 330), 컨트롤러(140, 340), 전원 컨트롤러(150, 350)와 실질적으로 동일하여 중복 설명은 생략한다. 또한 데이터 라인(DL1, DL2, DL3,…,DLm), 게이트 라인(GL1, GL2,…,GLn)도 도 1 및 도 2에서 설명된 것과 실질적으로 동일하다. 한편, 표시장치(400)에 포함되는 표시패널(410)에 배열된 발광 픽셀(PX, PX1) 및 비발광 픽셀(DPX)은 도 3에서 설명된 것들과 동일하다. The illustrated data driver 420 includes a gate driver 430, a controller 440 and a power controller 450. The data driver 420 and the gate drivers 130 and 330 described in FIGS. 1 to 3, the controller 140 , 340, and power controllers 150, 350, so that redundant description is omitted. The data lines DL1, DL2, DL3, ..., DLm and the gate lines GL1, GL2, ..., and GLn are also substantially the same as those described in FIGS. The light emitting pixels PX and PX1 and the non-light emitting pixels DPX arranged on the display panel 410 included in the display device 400 are the same as those described in FIG.

상기 유기발광 표시장치(400)는 고해상도 표시장치, 가상현실(VR) 구현장치 등에 적용될 수 있는 표시장치이며, 표시 영역(A/A)의 최외곽 픽셀(열)에서 나타나는 휘도 불균일 문제가 개선된 표시장치이다. 가상현실 구현장치에 적용되는 유기발광 표시장치는, 비교적 작은 면적에 고해상도로 구현되기 때문에 픽셀을 효율적으로 배치하는 것이 매우 중요하고, 사용자의 시야 가까이에서 구동되기 때문에 휘도 불균일이 쉽게 인지된다. 따라서, 본 명세서의 여러 실시예들이 적용되기에 적합하다.The OLED display 400 is a display device applicable to a high-resolution display device, a virtual reality (VR) implementation device, and the like. The OLED display device 400 has improved luminance non- Display device. Since the organic light emitting display device applied to the virtual reality realizing device is implemented with a relatively small area and high resolution, it is very important to efficiently arrange the pixels and the luminance unevenness is easily recognized because the OLED display is driven near the visual field of the user. Accordingly, various embodiments of the present disclosure are suitable for application.

상기 유기발광 표시장치(400)는 제1 발광 픽셀(PX1); 상기 제1 발광 픽셀(PX1)의 제1 측에 있는 비발광 픽셀(DPX); 상기 제1 발광 픽셀(PX1)의 제2 측에 있는 제2 발광 픽셀(PX2); 상기 제1 발광 픽셀(PX1)과 상기 비발광 픽셀(DPX) 사이에 배치된 기준 전압 공급 라인(Vref); 상기 제1 발광 픽셀(PX1)과 상기 제2 발광 픽셀(PX2) 사이에 배치된 고준위 전압 공급 라인(VDD)을 포함할 수 있다. 여기서 상기 제1 측과 상기 제2 측은 상기 제1 발광 픽셀(PX1)을 사이에 둔 반대 측을 의미한다. 즉, 상기 제1 측이 좌측이면 상기 제2 측은 우측이고, 반대로 상기 제1 측이 우측이면 상기 제2 측은 좌측이다. 도 4a 및 4b에서는 좌측 최외곽 발광 픽셀을 기준으로 제1 측이 좌측이고 제2 측이 우측이다. 그러나, 도시되지 않은 우측 최외곽 발광 픽셀을 기준으로 보면 제1 측이 우측이고 제2 측이 좌측이 된다. 또 다르게는 제1 측은 표시장치의 외곽으로 향하는 방향의 측면이고, 제2 측이 표시장치의 중심으로 향하는 방향의 측면으로 이해될 수도 있다.The organic light emitting display 400 includes a first light emitting pixel PX1; A non-emission pixel (DPX) on a first side of the first emission pixel (PX1); A second light emitting pixel PX2 on the second side of the first light emitting pixel PX1; A reference voltage supply line Vref disposed between the first light emitting pixel PX1 and the non-light emitting pixel DPX; And a high level voltage supply line (VDD) disposed between the first light emitting pixel PX1 and the second light emitting pixel PX2. Here, the first side and the second side mean the opposite side with the first light emitting pixel PX1 interposed therebetween. That is, if the first side is the left side, the second side is the right side, and conversely, if the first side is the right side, the second side is the left side. 4A and 4B, the first side is the left side and the second side is the right side with respect to the leftmost outermost emission pixel. However, the first side is the right side and the second side is the left side based on the rightmost outermost emission pixel not shown. Alternatively, the first side may be a side surface facing the outer side of the display device, and the second side may be a side surface facing the center of the display device.

상기 제1 발광 픽셀(PA1)은 표시 영역(A/A)의 최외곽에 있는 픽셀이고, 상기 비발광 픽셀(DPX)은 상기 제1 발광 픽셀(PX1)의 바깥쪽(비표시 영역(I/A) 쪽)에 위치한다. The non-emission pixel DPX is located outside the first emission pixel PX1 (the non-display area I / A), and the first emission pixel PA1 is the outermost pixel of the display area A / A) side.

상기 고준위 전압 공급 라인(VDD)은, 두 개의 발광 픽셀들 사이에만 배치된다. 예를 들어 상기 고준위 전압 공급 라인(VDD)은, 상기 제1 발광 픽셀(PX1) 및 상기 제2 발광 픽셀(PX2)에 위치하여 양 픽셀에 고준위 전압을 전달하도록 구비된다. 도 4b의 예시도에서 제3 발광 픽셀(PX3)과 제4 발광 픽셀(PX4) 사이에 위치한 고준위 전압 공급 라인(VDD)은, 제1 발광 픽셀(PX1)과 제2 발광 픽셀(PX2) 사이에 있는 고준위 전압 공급 라인(VDD)과 동일하다. 상기 고준위 전압 공급 라인(VDD)은, 두 방향, 즉 좌우측 발광 픽셀에 고준위 전압을 전달한다. 따라서 전압 강하 불균일 문제가 발생할 여지가 없으며, 그 이유로 도 4에서 설명되는 실시예는 도 3의 실시예와는 다르게, 모든 고준위 전압 공급 라인(VDD)들의 폭이 동일하다. The high level voltage supply line (VDD) is disposed only between two light emitting pixels. For example, the high level voltage supply line VDD is disposed in the first light emitting pixel PX1 and the second light emitting pixel PX2 to transmit high level voltage to both pixels. The high level voltage supply line VDD located between the third emission pixel PX3 and the fourth emission pixel PX4 is connected between the first emission pixel PX1 and the second emission pixel PX2 in the example of FIG. Level voltage supply line (VDD). The high-level voltage supply line VDD transfers a high-level voltage to the two directions, that is, the left and right emission pixels. Therefore, there is no possibility of occurrence of a voltage drop non-uniformity problem. For this reason, the embodiment illustrated in FIG. 4 differs from the embodiment of FIG. 3 in that the widths of all high-level voltage supply lines VDD are the same.

기준 전압 공급 라인(Vref)은 두 개의 발광 픽셀들 또는 하나의 발광 픽셀과 하나의 비발광 픽셀 사이에 배치된다. 즉, 기준 전압 공급 라인(Vref)은, ⅰ) 상기 제1 발광 픽셀(PX1)과 상기 비발광 픽셀(DPX) 사이에 배치된 라인과 ⅱ) 상기 제2 발광 픽셀(PX2)과 상기 제3 발광 픽셀(PX3) 사이에 있는 라인을 포함한다. 기준 전압 공급 라인은, 소정의 구동 전류을 제공하는 역할을 하지 않기 때문에, 고준위 전압 공급 라인에서와 같은 전압 강하 차이 문제가 발생하지 않는다. 따라서, 기준 전압 공급 라인(Vref)을 하나의 발광 픽셀과 하나의 비발광 픽셀이 공유하여도 휘도 불균일 문제에서 자유로울 수 있다.The reference voltage supply line Vref is disposed between two light emitting pixels or between one light emitting pixel and one non-light emitting pixel. That is, the reference voltage supply line Vref includes: i) a line disposed between the first light emitting pixel PX1 and the non-light emitting pixel DPX; and ii) a line disposed between the second light emitting pixel PX2 and the third light emitting And a line between the pixels PX3. Since the reference voltage supply line does not serve to provide a predetermined drive current, the voltage drop difference problem as in the high level voltage supply line does not occur. Therefore, even if the reference voltage supply line Vref is shared by one luminous pixel and one non-luminous pixel, the luminous non-uniformity problem can be solved.

상기 제1 발광 픽셀(PX1) 및 상기 제2 발광 픽셀(PX2)은, 소자 배치(layout)의 일부 또는 전부가 상기 고준위 전압 공급 라인(VDD)을 기준으로 대칭일 수 있다. 또한 상기 제3 발광 픽셀(PX3) 및 상기 제4 발광 픽셀(PX4)은, 소자 배치(layout)가 상기 고준위 전압 공급 라인(VDD)을 기준으로 대칭일 수 있다. 이러한 대칭 구조, 즉 전압 공급 라인을 공유하는 구조는 전술한 바와 같이 배선 면적을 줄이기 위함이다. The first light emitting pixel PX1 and the second light emitting pixel PX2 may be symmetrical with respect to the high level voltage supply line VDD in part or all of the device layout. Also, the layout of the third light emitting pixel PX3 and the fourth light emitting pixel PX4 may be symmetrical with respect to the high level voltage supply line VDD. This symmetrical structure, that is, the structure sharing the voltage supply line is intended to reduce the wiring area as described above.

상기 비발광 픽셀(DPX), 제1 발광 픽셀(PX1), 제2 발광 픽셀(PX2) 및 제3 발광 픽셀(PX3)은 하나의 픽셀을 지칭할 수도 있고, 같은 열(column)에 있는 픽셀들 전부를 통칭할 수도 있다. 픽셀 열(그룹) 관점에서 본 실시예를 다시 서술하면, 다음과 같다. 본 실시예에 따른 유기발광 표시장치는, 표시 영역에 제1 방향으로 연장하도록 배열된 복수의 발광 픽셀 열(column); 상기 복수의 발광 픽셀 열 중 최외곽 발광 픽셀 열의 제1 측에 인접하여 상기 제1 방향으로 연장하는 비발광 픽셀 열; 상기 복수의 발광 픽셀 열 중 상기 최외곽 발광 픽셀 열의 제2 측에 인접하여 상기 제1 방향으로 연장하는 인접 발광 픽셀 열을 포함한다. The non-emission pixel DPX, the first emission pixel PX1, the second emission pixel PX2, and the third emission pixel PX3 may be referred to as one pixel, and the pixels in the same column All of them can be called collectively. This embodiment will be described again from the viewpoint of the pixel column (group). The organic light emitting display according to the present embodiment includes a plurality of light emitting pixel columns arranged to extend in a first direction in a display region; A non-luminous pixel column extending in the first direction adjacent to a first side of the outermost luminous pixel column among the plurality of luminous pixel columns; And adjacent light emitting pixel columns extending in the first direction adjacent to a second side of the outermost light emitting pixel column among the plurality of light emitting pixel columns.

상기 최외곽 발광 픽셀 열과 상기 비발광 픽셀 열 사이에는 기준 전압 공급 라인이 있고, 상기 최외곽 발광 픽셀 열과 상기 인접 발광 픽셀 열 사이에는 고준위 전압 공급 라인이 있다.A reference voltage supply line is provided between the outermost emission pixel column and the non-emission pixel column, and a high-level voltage supply line is provided between the outermost emission pixel column and the adjacent emission pixel column.

이와 같이 모든 고준위 전압 공급 라인(VDD)이 두 발광 픽셀 사이에 놓이도록 하면, 비발광 픽셀과 발광 픽셀 사이에 고준위 전압 공급 라인(VDD)이 놓일 때 생기는 문제를 막을 수 있다. 따라서, 고준위 전압 강하의 불균일로 인한 최외곽 픽셀(PX1)과 다른 픽셀들(PX2, PX3) 간의 휘도 차이도 예방될 수 있다. 또 전술한 것처럼 비발광 픽셀과 발광 픽셀 사이에 놓인 기준 전압 공급 라인(Vref)에 기안한 문제도 발생하지 않는다.By allowing all the high-level voltage supply lines VDD to lie between the two light-emitting pixels as described above, it is possible to prevent a problem caused when the high-level voltage supply line VDD is placed between the non-light-emitting pixel and the light- Therefore, a luminance difference between the outermost pixel PX1 and the other pixels PX2 and PX3 due to the unevenness of the high-level voltage drop can also be prevented. Also, as described above, there is no problem caused by the reference voltage supply line Vref placed between the non-emission pixel and the light emission pixel.

이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 그 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 당업자에 의해 기술적으로 다양하게 연동 및 구동될 수 있으며, 각 실시예들이 서로에 대하여 독립적으로 실시되거나 연관 관계로 함께 실시될 수도 있다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.While the embodiments of the present invention have been described in detail with reference to the accompanying drawings, it is to be understood that the present invention is not limited to these embodiments, and various modifications may be made without departing from the scope of the present invention. Therefore, the embodiments disclosed herein are for the purpose of describing rather than limiting the technical spirit of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other, partially or wholly, and may be technically variously interlocked and driven by one of ordinary skill in the art and that each embodiment may be implemented independently of one another, . The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

Claims (12)

제1 발광 픽셀;
상기 제1 발광 픽셀의 제1 측에 있는 비발광 픽셀;
상기 제1 발광 픽셀의 제2 측에 있는 제2 발광 픽셀;
상기 제1 발광 픽셀과 상기 비발광 픽셀 사이에 배치된 기준 전압 공급 라인; 및
상기 제1 발광 픽셀과 상기 제2 발광 픽셀 사이에 배치된 고준위 전압 공급 라인을 포함하고,
상기 제1 측과 상기 제2 측은 상기 제1 발광 픽셀을 사이에 둔 반대 측인 유기발광 표시장치.A first light emitting pixel;
A non-emitting pixel on a first side of the first emitting pixel;
A second light emitting pixel on a second side of the first light emitting pixel;
A reference voltage supply line disposed between the first light emitting pixel and the non-light emitting pixel; And
And a high level voltage supply line disposed between the first light emitting pixel and the second light emitting pixel,
Wherein the first side and the second side are opposite sides with the first light emitting pixel interposed therebetween. 제1 항에 있어서,
상기 제1 발광 픽셀은 표시 영역의 최외곽에 있는 픽셀인 유기발광 표시장치.The method according to claim 1,
Wherein the first light emitting pixel is the outermost pixel of the display region. 제2 항에 있어서,
상기 비발광 픽셀은, 상기 제1 발광 픽셀의 바깥쪽에 있는 유기발광 표시장치.3. The method of claim 2,
Wherein the non-emission pixel is located outside the first emission pixel. 제1 항에 있어서,
상기 고준위 전압 공급 라인은, 상기 제1 발광 픽셀 및 상기 제2 발광 픽셀에 고준위 전압을 전달하도록 구비된 유기발광 표시장치.The method according to claim 1,
And the high-level voltage supply line is adapted to transmit a high-level voltage to the first light emitting pixel and the second light emitting pixel. 제1 항에 있어서,
상기 제1 발광 픽셀 및 상기 제2 발광 픽셀은, 소자 배치(layout)가 상기 고준위 전압 공급 라인을 기준으로 대칭인 유기발광 표시장치. The method according to claim 1,
Wherein a layout of the first light emitting pixel and the second light emitting pixel is symmetrical with respect to the high level voltage supply line. 제4 항에 있어서,
상기 유기발광 표시장치는,
가상현실 구현장치에 적용되는 표시장치인 유기발광 표시장치.5. The method of claim 4,
The organic light emitting display includes:
An organic light emitting display device, which is a display device applied to a virtual reality realizing device. 제1 발광 픽셀;
상기 제1 발광 픽셀의 제1 측에 있는 비발광 픽셀;
상기 제1 발광 픽셀의 제2 측에 있는 제2 발광 픽셀;
상기 제2 발광 픽셀의 제2 측에 있는 제3 발광 픽셀;
상기 제1 발광 픽셀과 상기 비발광 픽셀 사이에 배치된 고준위 전압 공급 라인; 및
상기 제1 발광 픽셀과 상기 제2 발광 픽셀 사이에 배치된 기준 전압 공급 라인을 포함하고,
상기 제1 측과 상기 제2 측은 서로 반대 측이고,
상기 고준위 전압 공급 라인은, 상기 제2 발광 픽셀과 상기 제3 발광 픽셀 사이에 있는 고준위 전압 공급 라인보다 작은 폭을 갖는 유기발광 표시장치.A first light emitting pixel;
A non-emitting pixel on a first side of the first emitting pixel;
A second light emitting pixel on a second side of the first light emitting pixel;
A third light emitting pixel on a second side of the second light emitting pixel;
A high-level voltage supply line disposed between the first light-emitting pixel and the non-light-emitting pixel; And
And a reference voltage supply line disposed between the first light emitting pixel and the second light emitting pixel,
Wherein the first side and the second side are opposite to each other,
Wherein the high level voltage supply line has a width smaller than a high level voltage supply line between the second light emitting pixel and the third light emitting pixel. 제7 항에 있어서,
상기 제1 발광 픽셀은 표시 영역의 최외곽에 있는 픽셀이고,
상기 비발광 픽셀은, 상기 제1 발광 픽셀의 바깥쪽에 있는 유기발광 표시장치.8. The method of claim 7,
The first light emitting pixel is the outermost pixel of the display area,
Wherein the non-emission pixel is located outside the first emission pixel. 제7 항에 있어서,
상기 제1 발광 픽셀 및 상기 제2 발광 픽셀은, 소자 배치(layout)가 상기 기준 전압 공급 라인을 기준으로 대칭인 유기발광 표시장치.8. The method of claim 7,
Wherein the layout of the first light emitting pixel and the second light emitting pixel is symmetrical with respect to the reference voltage supply line. 제7 항에 있어서,
상기 제2 발광 픽셀 및 상기 제3 발광 픽셀은, 소자 배치(layout)가 상기 고준위 전압 공급 라인을 기준으로 대칭인 유기발광 표시장치.8. The method of claim 7,
Wherein the layout of the second light emitting pixel and the third light emitting pixel is symmetrical with respect to the high-level voltage supply line. 표시 영역에 제1 방향으로 연장하도록 배열된 복수의 발광 픽셀 열(column);
상기 복수의 발광 픽셀 열 중 최외곽 발광 픽셀 열의 제1 측에 인접하여 상기 제1 방향으로 연장하는 비발광 픽셀 열;
상기 복수의 발광 픽셀 열 중 상기 최외곽 발광 픽셀 열의 제2 측에 인접하여 상기 제1 방향으로 연장하는 인접 발광 픽셀 열;
상기 최외곽 발광 픽셀 열과 상기 비발광 픽셀 열 사이에 있는 기준 전압 공급 라인;
상기 최외곽 발광 픽셀 열과 상기 인접 발광 픽셀 열 사이에 있는 고준위 전압 공급 라인을 포함하는 유기발광 표시장치.A plurality of light emitting pixel columns arranged to extend in a first direction in a display region;
A non-luminous pixel column extending in the first direction adjacent to a first side of the outermost luminous pixel column among the plurality of luminous pixel columns;
Adjacent light emitting pixel columns adjacent to a second side of the outermost light emitting pixel column among the plurality of light emitting pixel columns and extending in the first direction;
A reference voltage supply line located between the outermost luminous pixel column and the non-luminous pixel column;
And a high-level voltage supply line between the outermost emission pixel column and the adjacent emission pixel column. 표시 영역에 제1 방향으로 연장하도록 배열된 복수의 발광 픽셀 열(column);
상기 복수의 발광 픽셀 열 중 최외곽 발광 픽셀 열의 제1 측에 인접하여 상기 제1 방향으로 연장하는 비발광 픽셀 열;
상기 복수의 발광 픽셀 열 중 상기 최외곽 발광 픽셀 열의 제2 측에 인접하여 상기 제1 방향으로 연장하는 인접 발광 픽셀 열과, 상기 제2 측은 상기 제1 측의 반대 측이며;
상기 최외곽 발광 픽셀 열과 상기 비발광 픽셀 열 사이에 있는 고준위 전압 공급 라인;
상기 최외곽 발광 픽셀 열과 상기 인접 발광 픽셀 열 사이에 있는 기준 전압 공급 라인을 포함하고,
상기 최외곽 발광 픽셀 열과 상기 비발광 픽셀 열 사이에 있는 고준위 전압 공급 라인의 폭은, 2개의 발광 픽셀 열 사이에 있는 고준위 전압 공급 라인의 폭보다 좁은, 유기발광 표시장치.A plurality of light emitting pixel columns arranged to extend in a first direction in a display region;
A non-luminous pixel column extending in the first direction adjacent to a first side of the outermost luminous pixel column among the plurality of luminous pixel columns;
Adjacent light emitting pixel columns adjacent to a second side of the outermost light emitting pixel column of the plurality of light emitting pixel columns and extending in the first direction and the second side is opposite to the first side;
A high-level voltage supply line between the outermost luminous pixel column and the non-luminous pixel column;
And a reference voltage supply line between the outermost emission pixel column and the adjacent emission pixel column,
Wherein the width of the high-level voltage supply line between the outermost emission pixel column and the non-emission pixel column is narrower than the width of the high-level voltage supply line between the two emission pixel columns.
KR1020170162928A 2017-11-30 2017-11-30 Organic light emitting display device KR102473508B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170162928A KR102473508B1 (en) 2017-11-30 2017-11-30 Organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170162928A KR102473508B1 (en) 2017-11-30 2017-11-30 Organic light emitting display device

Publications (2)

Publication Number Publication Date
KR20190063846A true KR20190063846A (en) 2019-06-10
KR102473508B1 KR102473508B1 (en) 2022-12-01

Family

ID=66848718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170162928A KR102473508B1 (en) 2017-11-30 2017-11-30 Organic light emitting display device

Country Status (1)

Country Link
KR (1) KR102473508B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100128209A (en) * 2009-05-27 2010-12-07 엘지디스플레이 주식회사 Monochrome light emitting display device and method for driving the same
KR20120078443A (en) * 2010-12-31 2012-07-10 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same
KR20140122081A (en) * 2013-04-09 2014-10-17 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same
KR20150064544A (en) * 2013-12-03 2015-06-11 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same
KR20160043174A (en) * 2014-10-10 2016-04-21 삼성디스플레이 주식회사 Organic light emitting display device
KR20160082770A (en) * 2014-12-29 2016-07-11 삼성디스플레이 주식회사 Display apparatus
KR20170081061A (en) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 Method for compensating threshold voltage and OLED array of display apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100128209A (en) * 2009-05-27 2010-12-07 엘지디스플레이 주식회사 Monochrome light emitting display device and method for driving the same
KR20120078443A (en) * 2010-12-31 2012-07-10 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same
KR20140122081A (en) * 2013-04-09 2014-10-17 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same
KR20150064544A (en) * 2013-12-03 2015-06-11 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same
KR20160043174A (en) * 2014-10-10 2016-04-21 삼성디스플레이 주식회사 Organic light emitting display device
KR20160082770A (en) * 2014-12-29 2016-07-11 삼성디스플레이 주식회사 Display apparatus
KR20170081061A (en) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 Method for compensating threshold voltage and OLED array of display apparatus

Also Published As

Publication number Publication date
KR102473508B1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
KR102583403B1 (en) Display device and display panel
EP3301735B1 (en) Organic electroluminescent display device
KR102645930B1 (en) Display device
KR20190079231A (en) Organic light emitting display device
KR102592010B1 (en) Display apparatus
EP3343554B1 (en) Display device, display panel, driving method, and gate driver circuit
CN111383577A (en) Display device
KR20170081036A (en) Organic light emitting display panel and organic light emitting display device
KR20200075318A (en) Thin film transistor and display panel
KR20220092134A (en) Display device
JP2018106155A (en) Display device, display, and data driving unit
KR20180025392A (en) Chip on film and display device having the same
KR102334014B1 (en) Organic light emitting display device
KR102473508B1 (en) Organic light emitting display device
KR20210083052A (en) Display device
US20230225160A1 (en) Display panel
KR20200060941A (en) Organic Light Emitting Diode display panel
JP2014056254A (en) Display unit
KR102426394B1 (en) Organic light emitting display device
US20240185795A1 (en) Display substrate, display device and driving method
US20240045540A1 (en) Touch display device
KR20240092311A (en) Display panel
KR20170081075A (en) Chip on film and organic light emitting diode display device comprising the same
KR20240076024A (en) Pixel circuit and display device including the same
KR20240036215A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant