KR20190063022A - Thin film trnasistor, method for manufacturing the same and display device comprising the same - Google Patents
Thin film trnasistor, method for manufacturing the same and display device comprising the same Download PDFInfo
- Publication number
- KR20190063022A KR20190063022A KR1020170161774A KR20170161774A KR20190063022A KR 20190063022 A KR20190063022 A KR 20190063022A KR 1020170161774 A KR1020170161774 A KR 1020170161774A KR 20170161774 A KR20170161774 A KR 20170161774A KR 20190063022 A KR20190063022 A KR 20190063022A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide semiconductor
- semiconductor layer
- fluorine
- layer
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 194
- 239000011737 fluorine Substances 0.000 claims abstract description 104
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000010408 film Substances 0.000 claims abstract description 59
- 239000001257 hydrogen Substances 0.000 claims abstract description 58
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 58
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 47
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 98
- 230000000903 blocking effect Effects 0.000 claims description 26
- 230000001678 irradiating effect Effects 0.000 claims description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 274
- 239000001301 oxygen Substances 0.000 description 20
- 229910052760 oxygen Inorganic materials 0.000 description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 17
- 239000012044 organic layer Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 14
- 150000002431 hydrogen Chemical class 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 229920003023 plastic Polymers 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000004033 plastic Substances 0.000 description 9
- 238000002161 passivation Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 125000001153 fluoro group Chemical group F* 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- -1 for example Polymers 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910008284 Si—F Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000009975 flexible effect Effects 0.000 description 1
- 150000002221 fluorine Chemical class 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H01L27/3262—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 박막 트랜지스터를 포함하는 표시장치에 관한 것이다. 보다 구체적으로, 본 발명은 불소(F)를 포함하는 산화물 반도체층을 갖는 박막 트랜지스터, 그 제조방법 및 이러한 박막 트랜지스터를 포함하는 표시장치에 대한 것이다.The present invention relates to a thin film transistor, a method of manufacturing the thin film transistor, and a display device including the thin film transistor. More specifically, the present invention relates to a thin film transistor having an oxide semiconductor layer containing fluorine (F), a manufacturing method thereof, and a display device including such a thin film transistor.
트랜지스터는 전자 기기 분야에서 스위칭 소자(switching device)나 구동 소자(driving device)로 널리 사용되고 있다. 특히, 박막 트랜지스터(thin film transistor)는 유리 기판이나 플라스틱 기판 상에 제조될 수 있기 때문에, 액정표시장치(Liquid Crystal Display Device) 또는 유기 발광장치(Organic Light Emitting Device) 등과 같은 표시장치의 스위칭 소자로 널리 이용되고 있다.Transistors are widely used as switching devices or driving devices in the field of electronic devices. In particular, since a thin film transistor can be manufactured on a glass substrate or a plastic substrate, it can be used as a switching element of a display device such as a liquid crystal display device or an organic light emitting device It is widely used.
박막 트랜지스터는, 액티브층을 구성하는 물질을 기준으로 하여, 비정질 실리콘이 액티브층으로 사용되는 비정질 실리콘 박막 트랜지스터, 다결정 실리콘이 액티브층으로 사용되는 다결정 실리콘 박막 트랜지스터, 및 산화물 반도체가 액티브층으로 사용되는 산화물 반도체 박막 트랜지스터로 구분될 수 있다.The thin film transistor includes an amorphous silicon thin film transistor in which amorphous silicon is used as an active layer, a polycrystalline silicon thin film transistor in which polycrystalline silicon is used as an active layer, and a polycrystalline silicon thin film transistor in which an oxide semiconductor is used as an active layer Oxide semiconductor thin film transistor.
짧은 시간에 비정질 실리콘이 증착되어 액티브층이 형성될 수 있으므로, 비정질 실리콘 박막 트랜지스터(a-Si TFT)는 제조 공정 시간이 짧고 생산 비용이 적게 드는 장점을 가지고 있다. 반면, 이동도(mobility)가 낮아 전류 구동 능력이 좋지 않고, 문턱전압의 변화가 발생하기 때문에, 비정질 실리콘 박막 트랜지스터는 능동 매트릭스 유기 발광 소자(AMOLED) 등에는 사용이 제한되는 단점을 가지고 있다.The amorphous silicon thin film transistor (a-Si TFT) has advantages of short manufacturing time and low production cost since amorphous silicon can be deposited in a short time to form an active layer. On the other hand, the amorphous silicon thin film transistor has a disadvantage that its use is limited to an active matrix organic light emitting diode (AMOLED) or the like because its mobility is low and its current driving capability is not good and a threshold voltage is changed.
다결정 실리콘 박막 트랜지스터(poly-Si TFT)는, 비정질 실리콘이 증착된 후 비정질 실리콘이 결정화되어 만들어진다. 다결정 실리콘 박막 트랜지스터의 제조 과정에서 비정질 실리콘이 결정화되는 공정이 필요하기 때문에, 공정 수가 증가하여 제조비용이 상승하며, 높은 공정 온도에서 결정화 공정이 수행되기 때문에 다결정 실리콘 박막 트랜지스터는 대면적 장치에 적용되는 데에 어려움이 있다. 또한, 다결정 특성으로 인해, 다결정 실리콘 박막 트랜지스터의 균일도(Uniformity)를 확보하는 데 어려움이 있다.A polycrystalline silicon thin film transistor (poly-Si TFT) is formed by crystallizing amorphous silicon after the amorphous silicon is deposited. Since a process for crystallizing amorphous silicon is required in the process of manufacturing a polycrystalline silicon thin film transistor, the manufacturing cost is increased due to an increase in the number of processes, and a crystallization process is performed at a high process temperature. Therefore, the polycrystalline silicon thin film transistor is applied to a large- There is a difficulty in having. Further, due to the polycrystalline characteristics, it is difficult to secure the uniformity of the polycrystalline silicon thin film transistor.
비교적 낮은 온도에서 액티브층을 구성하는 산화물이 성막될 수 있고, 높은 이동도(mobility)를 가지며, 산소의 함량에 따라 큰 저항 변화를 가지기 때문에, 산화물 반도체 박막 트랜지스터(Oxide semiconductor TFT)는 원하는 물성이 용이하게 얻어질 수 있다는 장점을 가지고 있다. 또한, 산화물의 특성상, 산화물 반도체는 투명하기 때문에, 투명 디스플레이를 구현하는 데도 유리하다. 그러나, 에칭, 열처리 등을 포함하는 패터닝 과정에서 산화물 반도체층이 손상되어 박막 트랜지스터의 신뢰성이 저하될 수 있다.An oxide semiconductor TFT has desired physical properties because it can form an oxide constituting the active layer at a relatively low temperature, has a high mobility, and has a large resistance change according to the content of oxygen. And can be easily obtained. Further, due to the nature of the oxide, the oxide semiconductor is transparent, which is also advantageous for realizing a transparent display. However, the oxide semiconductor layer may be damaged during the patterning process including etching, heat treatment, etc., and reliability of the thin film transistor may be deteriorated.
[선행기술문헌][Prior Art Literature]
[특허문헌][Patent Literature]
1. 한국공개특허 10-2012-0103953호1. Korean Patent Publication No. 10-2012-0103953
2. 한국공개특허 10-2009-0132323호2. Korean Patent Laid-Open No. 10-2009-0132323
본 발명의 일 실시예는, 불소로 도핑된 연결부를 갖는 산화물 반도체층을 포함하는 박막 트랜지스터를 제공하고자 한다.One embodiment of the present invention is to provide a thin film transistor including an oxide semiconductor layer having a connection portion doped with fluorine.
본 발명의 다른 일 실시예는 불소 처리에 의하여 도체화된 연결부를 포함함으로써, 열처리에 의한 신뢰성 저하가 방지된 박막 트랜지스터 및 그 제조방법을 제공하고자 한다.Another embodiment of the present invention is to provide a thin film transistor including a connection portion that is made conductive by fluorine treatment, thereby preventing the reliability from being lowered due to heat treatment, and a manufacturing method thereof.
본 발명의 또 다른 일 실시예는, 산화물 반도체층의 전체 면을 덮는 게이트 절연막을 포함하여, 게이트 전극과 산화물 반도체층 사이의 절연 불량이 방지된 박막 트랜지스터 및 그 제조방법을 제공하고자 한다. Another embodiment of the present invention is to provide a thin film transistor including a gate insulating film covering the entire surface of an oxide semiconductor layer and preventing an insulation failure between the gate electrode and the oxide semiconductor layer and a manufacturing method thereof.
본 발명의 또 다른 일 실시예는 이러한 박막 트랜지스터를 포함하는 표시장치를 제공하고자 한다.Another embodiment of the present invention is to provide a display device including such a thin film transistor.
전술한 과제를 달성하기 위한 본 발명의 일 실시예는, 기판 상의 산화물 반도체층, 상기 산화물 반도체층 상의 게이트 절연막, 상기 산화물 반도체층과 적어도 일부 중첩하는 상기 게이트 절연막 상의 게이트 전극, 상기 산화물 반도체층과 연결된 소스 전극 및 상기 소스 전극과 이격되어 상기 산화물 반도체층과 연결된 드레인 전극을 포함하며, 상기 산화물 반도체층은 상기 게이트 전극과 중첩하는 채널부 및 적어도 일부가 상기 게이트 전극과 중첩하지 않는 연결부를 포함하며, 상기 연결부의 수소 농도는 상기 채널부의 수소 농도보다 낮고, 상기 연결부의 불소(F) 농도는 상기 채널부의 불소(F) 농도보다 높은, 박막 트랜지스터를 제공한다. According to an embodiment of the present invention, there is provided a semiconductor device comprising: an oxide semiconductor layer on a substrate; a gate insulating film on the oxide semiconductor layer; a gate electrode on the gate insulating film at least partially overlapping with the oxide semiconductor layer; And a drain electrode spaced apart from the source electrode and connected to the oxide semiconductor layer, wherein the oxide semiconductor layer includes a channel portion overlapping the gate electrode, and a connection portion at least a portion of which does not overlap with the gate electrode , The hydrogen concentration of the connection portion is lower than the hydrogen concentration of the channel portion, and the fluorine (F) concentration of the connection portion is higher than the fluorine (F) concentration of the channel portion.
상기 게이트 절연막은, 상기 기판 반대 방향의 상기 산화물 반도체층의 전체 면에 배치된다. The gate insulating film is disposed on the entire surface of the oxide semiconductor layer in the direction opposite to the substrate.
상기 연결부는 0.1 내지 10 원자%(at %)의 불소 농도를 갖는다. The connection portion has a fluorine concentration of 0.1 to 10 atomic% (at%).
상기 연결부는 상기 채널부 대비 1/10 내지 1/1000의 수소 농도를 갖는다. The connection portion has a hydrogen concentration of 1/10 to 1/1000 of the channel portion.
본 발명의 다른 일 실시예는, 기판 상에 산화물 반도체층을 형성하는 단계, 상기 산화물 반도체층에 불소(F)를 도핑하는 단계, 상기 불소로 도핑된 상기 산화물 반도체층에 자외선을 조사하는 단계, 상기 산화물 반도체층 상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 상기 산화물 반도체층과 적어도 일부 중첩하는 게이트 전극을 형성하는 단계 및 상기 산화물 반도체층과 각각 연결되며 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는, 박막 트랜지스터의 제조방법을 제공한다. According to another embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming an oxide semiconductor layer on a substrate; doping fluorine (F) into the oxide semiconductor layer; irradiating ultraviolet light onto the oxide semiconductor layer doped with fluorine; Forming a gate insulating film on the oxide semiconductor layer, forming a gate electrode on the gate insulating film at least partially overlapping the oxide semiconductor layer, and forming a source electrode and a drain electrode connected to the oxide semiconductor layer, The method comprising the steps of:
상기 게이트 절연막은 상기 산화물 반도체층의 전체 면 상에 형성된다. The gate insulating film is formed on the entire surface of the oxide semiconductor layer.
상기 불소(F)를 도핑하는 단계는 상기 게이트 절연막을 형성하는 단계 이전에 이루어질 수 있다. The step of doping the fluorine (F) may be performed before the step of forming the gate insulating film.
상기 불소(F)를 도핑하는 단계는 상기 게이트 전극을 형성하는 단계 이후에 이루어질 수 있다. The step of doping the fluorine (F) may be performed after the step of forming the gate electrode.
상기 불소 도핑 및 상기 자외선 조사에 의하여 산화물 반도체층의 연결부가 형성되며, 연결부는 0.1 내지 10 원자%(at %)의 불소 농도를 가지도록 도핑된다.The connection portion of the oxide semiconductor layer is formed by the fluorine doping and the ultraviolet irradiation, and the connection portion is doped to have a fluorine concentration of 0.1 to 10 atomic% (at%).
박막 트랜지스터의 제조방법은 상기 산화물 반도체층을 형성하는 단계 전에, 상기 기판 상에 광차단층을 형성하는 단계 및 상기 광차단층 상에 버퍼층을 형상하는 단계를 더 포함하며, 상기 산화물 반도체층은 평면상으로 상기 광차단층과 중첩되도록 형성된다.The method of manufacturing a thin film transistor may further include forming a light blocking layer on the substrate and forming a buffer layer on the light blocking layer before forming the oxide semiconductor layer, And is formed to overlap with the light blocking layer.
본 발명의 또 다른 일 실시예는, 기판, 상기 기판 상에 배치된 박막 트랜지스터 및 상기 박막 트랜지스터와 연결된 제1 전극을 포함하며, 상기 박막 트랜지스터는 상기 기판 상의 산화물 반도체층, 상기 산화물 반도체층 상의 게이트 절연막, 상기 산화물 반도체층과 적어도 일부 중첩하는, 상기 게이트 절연막 상의 게이트 전극, 상기 산화물 반도체층과 연결된 소스 전극 및 상기 소스 전극과 이격되어 상기 산화물 반도체층과 연결된 드레인 전극을 포함하며, 상기 산화물 반도체층은 상기 게이트 전극과 중첩하는 채널부 및 적어도 일부가 상기 게이트 전극과 중첩하지 않는 연결부를 포함하며, 상기 연결부의 수소 농도는 상기 채널부의 수소 농도보다 낮고, 상기 연결부의 불소(F) 농도는 상기 채널부의 불소(F) 농도보다 높은, 표시장치를 제공한다.According to another embodiment of the present invention, there is provided a thin film transistor including a substrate, a thin film transistor disposed on the substrate, and a first electrode connected to the thin film transistor, wherein the thin film transistor includes an oxide semiconductor layer on the substrate, A gate electrode on the gate insulating film, a source electrode connected to the oxide semiconductor layer, and a drain electrode spaced apart from the source electrode and connected to the oxide semiconductor layer, the oxide semiconductor layer being overlapped at least partially with the oxide semiconductor layer, Wherein a concentration of hydrogen in the connection portion is lower than a concentration of hydrogen in the channel portion and a concentration of fluorine (F) in the connection portion is lower than a concentration of hydrogen in the channel portion, Is higher than the fluorine (F) concentration in the negative.
본 발명의 일 실시예에 따르면, 산화물 반도체층의 연결부가 불소 도핑에 의하여 도체화됨으로써, 수소 또는 열처리에 의한 박막 트랜지스터의 신뢰성 저하가 방지된다. 또한, 게이트 절연막이 산화물 반도체층의 전체 면을 커버함에 따라, 박막 트랜지스터에서 게이트 전극과 산화물 반도체층 사이의 절연 불량이 방지된다.According to an embodiment of the present invention, the connection portion of the oxide semiconductor layer is made conductive by fluorine doping, thereby preventing the reliability of the thin film transistor from being deteriorated by hydrogen or heat treatment. Further, as the gate insulating film covers the entire surface of the oxide semiconductor layer, defective insulation between the gate electrode and the oxide semiconductor layer in the thin film transistor is prevented.
상기와 같은 박막 트랜지스터를 포함하는 본 발명의 일 실시예에 따른 표시장치는 우수한 신뢰성 및 구동 안정성을 가질 수 있다.The display device according to an embodiment of the present invention including the thin film transistor as described above can have excellent reliability and driving stability.
위에서 언급된 효과 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술된다. 이러한 기술 및 설명에 의해, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명이 특징 및 효과가 명확하게 이해될 수 있을 것이다.In addition to the effects mentioned above, other features and advantages of the present invention are described below. These and other objects, features, and advantages of the present invention will become apparent to those skilled in the art to which the present invention pertains.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 2는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 3은 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 4a 내지 4k는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터의 제조 공정도이다.
도 5a 내지 5c는 불소 도핑 및 자외선 조사에 의한 산화물 반도체층의 도체화와 안정화를 설명하는 개략도이다.
도 6a 내지 6d는 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터의 제조 공정도이다.
도 7은 본 발명의 또 다른 일 실시예에 따른 표시장치의 개략적인 단면도이다.
도 8은 본 발명의 또 다른 일 실시예에 따른 표시장치의 개략적인 단면도이다.
도 9a 내지 9e는 비교예에 따른 박막 트랜지스터의 제조 공정에 대한 개략도이다.
도 10은 비교예에 따른 박막 트랜지스터에 열을 가하여 300℃의 온도를 유지하면서, 시간에 따른 제1 연결부의 저항을 측정한 결과이다.
도 11은 도 2의 박막 트랜지스터에 열을 가하여 300℃의 온도를 유지하면서, 시간에 따른 제1 연결부의 저항을 측정한 결과이다.1 is a cross-sectional view of a thin film transistor according to an embodiment of the present invention.
2 is a cross-sectional view of a thin film transistor according to another embodiment of the present invention.
3 is a cross-sectional view of a thin film transistor according to another embodiment of the present invention.
4A to 4K are cross-sectional views illustrating a manufacturing process of a thin film transistor according to another embodiment of the present invention.
5A to 5C are schematic views for explaining the conduction and stabilization of the oxide semiconductor layer by fluorine doping and ultraviolet irradiation.
6A to 6D are cross-sectional views illustrating a manufacturing process of a thin film transistor according to another embodiment of the present invention.
7 is a schematic cross-sectional view of a display device according to another embodiment of the present invention.
8 is a schematic cross-sectional view of a display device according to another embodiment of the present invention.
9A to 9E are schematic views of a manufacturing process of a thin film transistor according to a comparative example.
10 is a graph illustrating a result of measuring the resistance of the first connection part over time while maintaining the temperature at 300 ° C by applying heat to the thin film transistor according to the comparative example.
11 is a graph illustrating a result of measuring the resistance of the first connection part with time while maintaining the temperature of 300 DEG C by applying heat to the thin film transistor of FIG.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. And the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.
본 발명의 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로, 본 발명이 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 구성 요소는 동일 참조 부호로 지칭될 수 있다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명은 생략된다. The shapes, sizes, ratios, angles, numbers and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited to those shown in the drawings. Like elements throughout the specification may be referred to by like reference numerals. In the following description of the present invention, a detailed description of related arts will be omitted when it is determined that the gist of the present invention may be unnecessarily obscured.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이라는 표현이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소가 단수로 표현된 경우, 특별히 명시적인 기재 사항이 없는 한 복수를 포함한다. Where the terms "comprises", "having", "comprising", and the like are used herein, other portions may be added unless the expression "only" is used. Where an element is referred to in the singular, it includes the plural unless specifically stated otherwise.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이라는 표현이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수 있다.In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is used, one or more other portions may be located between the two portions.
공간적으로 상대적인 용어인 "아래(below, beneath)", "하부 (lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해 되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 마찬가지로, 예시적인 용어인 "위" 또는 "상"은 위와 아래의 방향을 모두 포함할 수 있다.The terms spatially relative, "below," "lower," "above," "upper," and the like, And may be used to easily describe the correlation with other elements or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation. For example, when inverting an element shown in the figures, an element described as "below" or "beneath" of another element may be placed "above" another element. Thus, the exemplary term "below" can include both downward and upward directions. Likewise, the exemplary terms "above" or "phase" can include both upward and downward directions.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이라는 표현이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if the temporal relationship is described by 'after', 'after', 'after', 'before', etc., May not be continuous unless they are not used.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다. It should be understood that the term "at least one" includes all possible combinations from one or more related items. For example, the meaning of " at least one of the first item, the second item and the third item " means not only the first item, the second item or the third item, but also the second item and the second item among the first item, May refer to any combination of items that may be presented from more than one.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시될 수도 있다.It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other, partially or wholly, technically various interlocking and driving, and that the embodiments may be practiced independently of each other, It is possible.
이하에서는 본 발명의 일 실시예에 따른 박막 트랜지스터, 그 제조방법 및 표시장치를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다Hereinafter, a thin film transistor, a method of manufacturing the same, and a display device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. In adding reference numerals to the constituent elements of the drawings, the same constituent elements may have the same sign as possible even if they are displayed on different drawings
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터(100)의 단면도이다.1 is a cross-sectional view of a
도 1을 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터(100)는 기판(110) 상의 산화물 반도체층(130), 산화물 반도체층(130) 상의 게이트 절연막(120), 게이트 절연막(120) 상의 게이트 전극(140), 산화물 반도체층(130)과 연결된 소스 전극(150), 소스 전극(150)과 이격되어 산화물 반도체층(130)과 연결된 드레인 전극(160)을 포함한다. 1, a
산화물 반도체층(130)은 게이트 전극(140)과 중첩하는 채널부(131) 및 적어도 일부가 게이트 전극(140)과 중첩하지 않는 연결부(133a, 133b)를 포함한다.The
기판(110)으로 유리 또는 플라스틱이 이용될 수 있다. 플라스틱으로 플렉서블 특성을 갖는 투명 플라스틱, 예를 들어, 폴리이미드가 이용될 수 있다.As the
도시되지 않았지만, 기판(110) 상에 버퍼층이 배치될 수 있다. 버퍼층은 실리콘 산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다. 버퍼층은 산화물 반도체층(130)을 보호하며, 기판(110)의 상부를 평탄화할 수 있다.Although not shown, a buffer layer may be disposed on the
산화물 반도체층(130)은 기판(110) 상에 배치된다. 산화물 반도체층(130)은 산화물 반도체 물질을 포함한다. 예를 들어, 산화물 반도체층(130)은 IZO(InZnO)계, IGO(InGaO)계, ITO(InSnO)계, IGZO(InGaZnO)계, IGZTO(InGaZnSnO)계, GZTO(GaZnSnO)계 및 ITZO(InSnZnO)계 산화물 반도체 물질 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 당업계에 알려진 다른 산화물 반도체 물질에 의하여 산화물 반도체층(130)이 만들어질 수도 있다.The
산화물 반도체층(130)의 상세한 구성은 후술된다.The detailed structure of the
산화물 반도체층(130) 상에 게이트 절연막(120)이 배치된다. 게이트 절연막(120)은 실리콘 산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다. 게이트 절연막(120)은 단일막 구조를 가질 수도 있고, 다층막 구조를 가질 수도 있다.A
본 발명의 일 실시에에 따르면, 게이트 절연막(120)은, 기판(110) 반대 방향의 산화물 반도체층(130)의 전체 면에 배치된다. 이하, 기판(110) 반대 방향의 산화물 반도체층(130)의 표면을 산화물 반도체층(130)의 제1 면(130a)라 한다.According to one embodiment of the present invention, the
보다 구체적으로, 게이트 절연막(120)은 산화물 반도체층(130)을 포함하는 기판(110)의 전면에 배치될 수 있다. 그 결과, 산화물 반도체층(130)의 제1 면(130a)이 게이트 절연막(120)에 의하여 완전히 커버될 수 있다. 게이트 절연막(120)이 산화물 반도체층(130)의 제1 면(130a)을 완전히 커버하는 경우, 게이트 전극(140)과 산화물 반도체층(130) 사이의 절연 불량이 방지될 수 있다. More specifically, the
도 9c를 참조하면, 게이트 절연막(120)이 게이트 전극(140)과 마찬가지로 패터닝되어 있다. 이 경우, 게이트 전극(140) 형성 물질의 잔류물(residue) 또는 기타 불순물에 의하여 게이트 전극(140)과 산화물 반도체층(130) 사이에 누설 전류가 발생되거나, 게이트 전극(140)과 산화물 반도체층(130) 사이에 쇼트(short)가 발생될 수 있다. 누설 전류나 쇼트가 발생되는 경우, 박막 트랜지스터의 기능이 제대로 수행되지 못한다. Referring to FIG. 9C, the
게이트 전극(140)과 산화물 반도체층(130) 사이의 누설전류 또는 쇼트를 방지하기 위해, 게이트 절연막(120)의 두께를 증가시킬 수 있다. 이 경우, 박막 트랜지스터의 스위칭 특성이 저하되며, 박막 트랜지스터가 두꺼워진다. The thickness of the
본 발명의 일 실시예에 따르면, 게이트 절연막(120)이 산화물 반도체층(130)의 제1 면(130a)을 완전히 커버하기 때문에, 게이트 전극(140)과 산화물 반도체층(130) 사이의 누설전류 또는 쇼트가 방지되어 박막 트랜지스터(100)의 신뢰성이 확보된다. 특히, 게이트 절연막(120)의 두께가 얇아지더라도, 게이트 전극(140)과 산화물 반도체층(130) 사이의 누설전류 또는 쇼트가 발생되지 않아, 박막 트랜지스터의 박막화가 가능하며, 스위칭 특성이 향상된다. The
게이트 전극(140)은 게이트 절연막(120) 상에 배치된다. 구체적으로, 게이트 전극(140)은 산화물 반도체층(130)과 절연되어, 산화물 반도체층(130)과 적어도 일부 중첩한다. 도 1에 도시된 바와 같이, 게이트 전극(140)이 산화물 반도체층(130) 위에 배치된 박막 트랜지스터(100)의 구조를 탑 게이트 구조 라고도 한다.The
게이트 전극(140)은 알루미늄(Al)이나 알루미늄 합금과 같은 알루미늄 계열의 금속, 은(Ag)이나 은 합금과 같은 은 계열의 금속, 구리(Cu)나 구리 합금과 같은 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금과 같은 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta), 네오듐(Nd) 및 티타늄(Ti) 중 적어도 하나를 포함할 수 있다. 게이트 전극(140)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다층막 구조를 가질 수도 있다.The
게이트 전극(140) 상에 층간 절연막(170)이 배치된다. 층간 절연막(170)은 절연물질로 이루어진다. 구체적으로, 층간 절연막(170)은 유기물로 이루어질 수도 있고, 무기물로 이루어질 수도 있으며, 유기물층과 무기물층의 적층체로 이루어질 수도 있다.An interlayer insulating
층간 절연막(170) 상에 소스 전극(150) 및 드레인 전극(160)이 배치된다. 소스 전극(150)과 드레인 전극(160)은 서로 이격되어 각각 산화물 반도체층(130)과 연결된다. 소스 전극(150)과 드레인 전극(160)은 게이트 절연막(120) 및 층간 절연막(170)에 형성된 콘택홀을 통하여 각각 산화물 반도체층(130)과 연결된다. A
소스 전극(150) 및 드레인 전극(160)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 및 이들의 합금 중 적어도 하나를 포함할 수 있다. 소스 전극(150) 및 드레인 전극(160)은 각각 금속 또는 금속의 합금으로 된 단일층으로 이루어질 수도 있고, 2층 이상의 다중층으로 이루어질 수도 있다. The
이하, 산화물 반도체층(130)을 보다 상세히 설명한다.Hereinafter, the
산화물 반도체층(130)은, 게이트 전극(140)과 중첩하는 채널부(131), 적어도 일부가 게이트 전극(140)과 중첩하지 않는 연결부(133a, 133b)를 포함한다. 연결부(133a, 133b)에서 산화물 반도체층(130)은 소스 전극(150) 및 드레인 전극(160)과 연결된다. 연결부(133a, 133b)는 소스 전극(150) 연결되는 제1 연결부(133a) 및 드레인 전극(160)과 연결되는 제2 연결부(133b)를 포함한다. The
채널부(131)는 산화물 반도체층(130) 중 게이트 전극(140)과 중첩하는 영역이다. 산화물 반도체층(130)의 채널은 채널부(131)에 형성된다.The
연결부(133a, 133b)의 적어도 일부는 게이트 전극(140)과 중첩하지 않는다. 연결부(133a, 133b) 전체가 게이트 전극(140)과 중첩하지 않을 수도 있고, 연결부(133a, 133b)의 일부가 게이트 전극(140)과 중첩할 수도 있다.At least a part of the
연결부(133a, 133b)는 산화물 반도체층(130)의 선택적 도체화에 의해 형성될 수 있다. 도체화를 위해, 연결부(133a, 133b) 영역이 플라즈마 처리될 수도 있다. 이러한 연결부(133a, 133b)는 우수한 도전성 및 높은 이동도를 갖는다. 연결부(133a, 133b)를 통해, 산화물 반도체층(130)은 소스 전극(150) 및 드레인 전극(160)과 우수한 전기적 접촉을 할 수 있다. 연결부(133a, 133b)를 "도체화부"라고도 한다.The
본 발명의 일 실시예에 따르면, 연결부(133a, 133b)는 불소(F)를 포함한다. 예를 들어, 연결부(133a, 133b)는 산화물 반도체층(130)의 일부가 불소(F)로 도핑되어 이루어질 수 있다. According to an embodiment of the present invention, the
본 발명의 일 실시예에 따르면, 연결부(133a, 133b)의 수소(H) 농도는 채널부(131)의 수소(H) 농도보다 낮고, 연결부(133a, 133b)의 불소(F) 농도는 채널부(131)의 불소(F) 농도보다 높다.The concentration of hydrogen (H) in the
산화물 반도체층(130)에 불소가 도핑되는 경우, 불소 원자가 산화물 반도체 내층(130)의 산소 원자와 치환될 수 있으며, 또는 산소 결핍(oxygen vacancy) 위치에 불소가 충진됨으로써, 산소 결핍이 제거될 수 있다. 이처럼, 산화물 반도체층(130)에서 불소 원자가 산소 또는 산소 결핍 위치와 치환하게 되면, 캐리어 밀도(carrier density)가 증가하여, 도전성이 증가된다. 따라서, 불소로 도핑된 연결부(133a, 133b)가 도체화될 수 있다.When the
불소는 산화물 반도체층(130) 내에서 안정적인 결합을 형성할 수 있다. 따라서, 불소 도핑의 경우, 수소 도핑의 경우와 달리, 채널부(131)로의 불소 확산이 발생되지 않아 채널부(131)의 도체화가 방지될 수 있다. 그 결과, 산화물 반도체층(130)의 안정성 및 신뢰성이 향상될 수 있다.The fluorine can form a stable bond in the
또한, 본 발명의 일 실시예에 따르면, 불소 도핑후 산화물 반도체층(130)에 자외선이 조사된다. 자외선 조사에 의해, 금속-산소 또는 금속-불소의 안정적인 결합이 형성되는 반면, 수소가 산화물 반도체층(130)로부터 제거되어, 산화물 반도체층(130)에서 수소의 농도가 저하될 수 있다. Also, according to an embodiment of the present invention, ultraviolet rays are irradiated to the
예를 들어, 채널부(131)가 마스킹(masking)된 상태에서, 채널부(131) 이외의 영역에 불소 도핑 및 자외선 조사가 이루어져, 연결부(133a, 133b)가 형성될 수 있다. 이러한, 선택적인 불소 도핑 및 자외선 조사에 의해 채널부(131)와 연결부(133a, 133b)가 서로 구별되며, 연결부(133a, 133b)의 불소(F) 농도는 채널부(131)의 불소(F) 농도보다 높아지게 되고, 연결부(133a, 133b)의 수소(H) 농도는 채널부(131)의 수소(H) 농도보다 낮아지게 된다. For example, in a state where the
그 결과, 도체화된 연결부(133a, 133b)는 소스 전극(150) 및 드레인 전극(160)과 우수한 전기적 접속을 할 수 있다. 반면, 채널부(131)는 불소 도핑 및 자외선 조사의 영향을 거의 받지 않아 우수한 반도체 특성을 유지할 수 있다.As a result, the
불소 도핑 및 자외선 조사의 결과, 연결부(133a, 133b)는, 원자수 기준으로 채널부(131) 대비 10배 이상의 불소(F) 농도를 가질 수 있다. 연결부(133a, 133b)가 높은 불소(F) 농도를 가지기 때문에, 적은 량의 수소를 포함하더라도 연결부(133a, 133b)가 우수한 도전성을 가질 수 있다. 보다 구체적으로, 채널부(131) 대비 10배 이상의 불소(F) 농도를 가지는 경우, 연결부(133a, 133b)는 안정적인 전기 전도성을 가질 수 있다. 한편, 도핑 공정의 특성상, 연결부(133a, 133b)가 채널부(131) 대비 1014배 이상의 불소(F) 농도를 가지는 것은 용이하지 않다. 따라서, 본 발명의 일 실시예에 따르면, 원자수 기준으로, 연결부(133a, 133b)는 채널부(131) 대비 10 내지 1014 배의 불소(F) 농도를 가질 수 있다.As a result of fluorine doping and ultraviolet irradiation, the connecting
본 발명의 일 실시예에 따르면, 연결부(133a, 133b)는 0.1 내지 10 원자% (at %)의 불소 농도를 가질 수 있다. 여기서, 불소의 원자% 농도는 연결부(133a, 133b)에 포함된 전체 원자 대비 불소 원자의 백분율(%)이다. 연결부(133a, 133b)의 불소 농도가 0.1 원자% 미만인 경우, 연결부(133a, 133b)가 충분한 도전성을 가지지 못할 수 있다. 반면, 연결부(133a, 133b)의 불소 농도가 10 원자%를 초과하도록 하기 위해서는, 도핑 시간이 길어질 수 있고, 고온 고압에서 도핑이 이루어져야 하기 때문에, 산화물 반도체층(130)이 손상될 수 있다. 또한, 불소 농도가 지나치게 높은 경우 산화물 반도체층(130)의 안정성이 저하될 수 있다. 따라서, 연결부(133a, 133b)의 불소 농도는 0.1 내지 10 원자% (at %)의 범위로 조정될 수 있다.According to an embodiment of the present invention, the
수소와 달리 불소는 산화물 반도체층(130) 내에서 안정적인 결합을 형성한다. 따라서, 박막 트랜지스터(100)가 열처리 되더라도, 연결부(133a, 133b)에서 불소가 이탈되지 않아, 열처리 후 연결부(133a, 133b)의 전기적 특성이 저하되지 않는다. 또한, 불소의 이탈이 적기 때문에, 이탈된 불소에 의해 채널부(131)가 도체화될 가능성이 매우 낮다. 일반적으로, 수소는 산화물 반도체층(140) 내에서 안정적인 결합을 형성하지 않는다. 따라서, 수소 농도가 높은 경우, 열처리에 의해 연결부(133a, 133b)의 수소가 이탈하여, 연결부(133a, 133b)의 저항이 증가되어 연결부(133a, 133b)와 소스 전극(150) 또는 드레인 전극(160) 사이의 전기적 연결 특성이 저하될 수 있다. 그러나 본 발명의 일 실시예에 따를 경우, 연결부(133a, 133b)의 수소 농도가 매우 낮기 때문에, 열처리에 의한 수소 이탈의 가능성이 낮으며, 그에 따라, 열처리에 의한 연결부(133a, 133b)의 저항 증가가 거의 발생하지 않는다. 따라서, 본 발명의 일 실시예에 따른 박막 트랜지스터는 우수한 열안정성을 가질 수 있다.Unlike hydrogen, fluorine forms a stable bond in the
불소 도핑 및 자외선 조사의 결과, 연결부(133a, 133b)는, 원자수 기준으로 채널부(131) 대비 1/10 이하의 수소 농도를 가질 수 있다. 수소 농도 감소에 의해 연결부(133a, 133b)는 안정적인 전기적 특성을 가질 수 있으며, 수소를 차단하는 역할을 할 수 있다. 그렇지만, 연결부(133a, 133b)에서 수소가 완전히 제거되지는 않는다. 따라서, 연결부(133a, 133b)는, 예를 들어, 원자수 기준으로 채널부(131) 대비 1/1000 이상의 수소 농도를 가질 수 있다.As a result of fluorine doping and ultraviolet irradiation, the connecting
본 발명의 일 실시예에 따르면, 연결부(133a, 133b)는 0.1 내지 5 원자%(at %)의 수소 농도를 가질 수 있다. 연결부(133a, 133b)의 수소 농도가 5 원자%를 초과하는 경우 산화물 반도체층(130)의 안정성이 저하될 수 있다. 한편, 불소 도핑 및 자외선 조사를 하더라도, 연결부(133a, 133b)의 수소 농도를 0.1 원자% 미만으로 낮추는 것은 용이하지 않다. According to one embodiment of the present invention, the
도 2는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터(200)의 단면도이다. 이하, 중복을 피하기 위하여, 이미 설명된 구성요소에 대한 설명은 생략된다. 2 is a cross-sectional view of a
도 2의 박막 트랜지스터(200)는, 도 1의 박막 트랜지스터(100)와 비교하여, 기판(110) 상의 광차단층(180) 및 광차단층(180) 상의 버퍼층(121)을 더 포함한다. The
광차단층(180)은 산화물 반도체층(130)과 중첩한다. 광차단층(180)은 외부로부터 산화물 반도체층(130)으로 입사되는 광을 차단하여, 외부 입사 광에 의한 산화물 반도체층(130)의 손상을 방지한다. 광차단층(180)은 금속과 같은 전기 전도성 물질로 만들어질 수 있다.The
광차단층(180) 상에 버퍼층(121)이 배치된다. 버퍼층(121)은 실리콘 산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다. 버퍼층(121)은 단일막으로 이루어질 수도 있고, 2개 이상의 막이 적층된 적층 구조를 가질 수도 있다. 버퍼층(121)은 우수한 절연성 및 평탄화 특성을 가지며, 산화물 반도체층(130)을 보호할 수 있다. A
도 3은 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터(300)의 단면도이다.3 is a cross-sectional view of a
도 3의 박막 트랜지스터(300)는, 도 2의 박막 트랜지스터(200)와 비교하여 드레인 전극(160)이 산화물 반도체층(130)뿐만 아니라 광차단층(180)과도 연결된다. 광차단층(180)은 도전성을 갖는다. 박막 트랜지스터(300)의 안정적인 구동을 위해, 드레인 전극(160)이 산화물 반도체층(130)과 연결된다.3, the
도 3를 참조하면, 드레인 전극(160)은 버퍼층(121), 게이트 절연막(120) 및 층간 절연막(170)에 형성된 콘택홀(CH3)을 통하여 광차단층(180)과 연결된다.3, the
이하, 도 4a 내지 4k를 참조하여, 박막 트랜지스터(200)의 제조방법을 설명한다. 도 4a 내지 4k는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터(200)의 제조 공정도이다.Hereinafter, a method of manufacturing the
도 4a를 참조하면, 기판(110) 상에 광차단층(180)이 형성된다. Referring to FIG. 4A, a
기판(110)으로 유리가 사용될 수 있고, 구부리거나 휠 수 있는 플라스틱이 사용될 수도 있다. 기판(110)으로 사용되는 플라스틱의 예로, 폴리이미드가 있다. 폴리이미드가 기판(110)으로 사용되는 경우, 기판(110) 상에서 고온 공정이 이루어짐을 고려할 때, 고온에서 견딜 수 있는 내열성 폴리이미드가 사용될 수 있다. Glass can be used for the
플라스틱이 기판(110)으로 사용되는 경우, 플라스틱 기판이 유리와 같은 고 내구성 재료로 이루어진 캐리어 기판상에 배치된 상태에서, 증착, 식각 등의 공정이 진행될 수 있다.When plastic is used as the
광차단층(180)은 외부로부터 입사되는 광에 의한 산화물 반도체층(130)의 손상을 방지한다. 광차단층(180)은 빛을 반사하거나 흡수하는 물질로 만들어질 수 있는데, 예를 들어, 금속과 같은 전기 전도성 물질로 만들어질 수 있다.The
도 4b를 참조하면, 광차단층(180)을 포함하는 기판(110) 상에 버퍼층(121)이 형성된다. 버퍼층(121)은 실리콘 산화물 또는 실리콘 질화물에 의하여 형성될 수 있다. 버퍼층(121)은 단일막 또는 다층막 구조를 가질 수 있다.Referring to FIG. 4B, a
도 4c를 참조하면, 버퍼층(121) 상에 산화물 반도체 물질층(135)이 형성된다. 산화물 반도체 물질층(135)은 산화물 반도체 물질로 만들어진다. 예를 들어, 산화물 반도체 물질층(135)은 IZO(InZnO)계, IGO(InGaO)계, ITO(InSnO)계, IGZO(InGaZnO)계, IGZTO(InGaZnSnO)계, GZTO(GaZnSnO)계 및 ITZO(InSnZnO)계 산화물 반도체 물질 중 적어도 하나를 포함할 수 있다. 산화물 반도체 물질층(135)은 증착 또는 스퍼터링에 의하여 형성될 수 있다.Referring to FIG. 4C, an oxide
산화물 반도체 물질층(135)층 상에 포토 레지스트층(175)이 형성된다. 포토 레지스트층(175)은, 예를 들어, 네가티브형 포토 레지스트로 이루어질 수 있다.A
다음, 포토 레지스트층(175) 상에 패턴 마스크(210)가 배치된 후 노광이 이루어진다. 패턴 마스크(210)는 차광부(211), 반투광부(212) 및 투광부(213)를 포함한다. 패턴 마스크(210)를 통해 광(L1)이 조사됨으로써 선택적 노광이 이루어진다. 노광을 위해 자외선이 조사될 수 있다.Next, after the
도 4d를 참조하면, 패턴 마스크(210)를 이용한 노광 및 현상에 의해 포토 레지스트 패턴(176)이 형성된다. 포토 레지스트 패턴(176)을 마스크로 하여, 식각이 이루어진다. 식각의 방법으로, 드라이 에칭(D/E)이 적용될 수 있다. 드라이 에칭(D/E)을 위해 불소를 포함하는 기체가 사용될 수 있다. 불소를 포함하는 기체로, 예를 들어, 삼불화 질소(NF3)가 사용될 수 있다.Referring to FIG. 4D, a
도 4e를 참조하면, 드라이 에칭(D/E)에 의해 산화물 반도체층(130)이 형성되며, 산화물 반도체층(130)에 불소(F)가 도핑된다. Referring to FIG. 4E, the
보다 구체적으로, 드라이 에칭(D/E)에 의해 산화물 반도체층(130)이 형성된 후, 드라이 에칭(D/E)에 사용된 기체에 포함된 불소가 산화물 반도체층(130)에 도핑될 수 있다. 불소(F)를 도핑하는 단계는, 예를 들어, 산화물 반도체층(130) 상에 NF3 가스를 인가하는 단계를 포함할 수 있다.More specifically, after the
이 때, 드라이 에칭(D/E) 후 잔존하는 포토 레지스트 패턴의 일부인 잔류 패턴(177)이 도핑 마스크로 작용한다. 잔류 패턴(177)은 채널부(131) 상에 위치한다. 잔류 패턴(177)에 의해, 채널부(131)는 불소에 의해 도핑되지 않고, 채널부(131) 이외의 영역이 불소로 도핑된다. 이러한 불소 도핑에 의해 연결부(133a, 133b)가 형성된다(도 4f 참조). 불소 도핑에 의해 도체화된 연결부(133a, 133b)는 우수한 도전성을 가지며, 높은 캐리어 밀도를 가질 수 있다.At this time, the
도 4f를 참조하면, 불소로 도핑된 산화물 반도체층(130) 상에 자외선(L2)이 조사된다. 이 때, 잔류 패턴(177)은 자외선(L2)을 차단한다. 그 결과, 연결부(133a, 133b)에만 자외선(L2)이 조사될 수 있다. 자외선 조사에 의해 수소가 제거되어 연결부(133a, 133b)가 안정화될 수 있다. 자외선은(L2), 예를 들어, 150nm 내지 300nm의 파장을 가질 수 있다.Referring to FIG. 4F, ultraviolet light L2 is irradiated onto the fluorine-doped
도 4g를 참조하면, 불소 도핑 및 자외선 조사 후, 잔류 패턴(177)이 제거되어, 채널부(131) 및 연결부(133a, 133b)를 갖는 산화물 반도체층(130)이 완성된다.Referring to FIG. 4G, after the fluorine doping and ultraviolet irradiation, the
도 4h를 참조하면, 산화물 반도체층(130) 상에 게이트 절연막(120)이 형성된다. 게이트 절연막(120)은 산화물 반도체층(130)의 전체 면 상에 형성된다. 도 4e 내지 4g를 참조하면, 불소를 도핑하는 단계는 게이트 절연막(120)을 형성하는 단계 전에 이루어진다.Referring to FIG. 4H, a
게이트 절연막(120)이 산화물 반도체층(130) 표면을 완전히 커버하기 때문에, 게이트 전극(140)과 산화물 반도체층(130) 사이에서 누설전류 또는 쇼트 발생의 위험이 방지되어 박막 트랜지스터(100)의 신뢰성이 확보된다. 따라서, 게이트 절연막(120)이 얇은 두께를 가지더라도, 게이트 전극(140)과 산화물 반도체층(130) 사이의 누설전류 또는 쇼트가 방지될 수 있다.Since the
도 4i를 참조하면, 게이트 절연막(120) 상에 게이트 전극(140)이 형성된다. 게이트 전극(140)은 산화물 반도체층(130)과 절연되어, 채널부(131)에 중첩되어 형성된다. Referring to FIG. 4I, a
도 4j를 참조하면, 게이트 전극(140) 상에 층간 절연막(170)이 형성된다. 층간 절연막(170)은 유기물로 이루어질 수도 있고, 무기물로 이루어질 수도 있으며, 유기물층과 무기물층의 적층체로 이루어질 수도 있다.Referring to FIG. 4J, an
도 4k를 참조하면, 층간 절연막(170) 상에 소스 전극(150)과 드레인 전극(160)이 형성된다. 소스 전극(150)과 드레인 전극(160)은 서로 이격되어 각각 산화물 반도체층(130)과 연결된다. Referring to FIG. 4K, the
구체적으로, 층간 절연막(170) 및 게이트 절연막(120)의 일부가 식각되어 산화물 반도체층(130)의 일부를 노출시키는 적어도 2개의 콘택홀이 형성된 후, 소스 전극(150)과 드레인 전극(160)이 각각 형성됨으로써, 소스 전극(150)과 드레인 전극(160)이 각각 산화물 반도체층(130)과 연결될 수 있다. The
소스 전극(150)은 제1 연결부(133a)에서 산화물 반도체층(130)과 연결되고, 드레인 전극(160)은 제2 연결부(133b)에서 산화물 반도체층(130)과 연결된다. 그 결과, 도 4k에 도시된 바와 같은 박막 트랜지스터(200)가 만들어진다.The
도 5a 내지 5c는 불소 도핑 및 자외선 조사에 의한 산화물 반도체층(130)의 도체화와 안정화를 설명하는 개략도이다.5A to 5C are schematic views for explaining the conduction and stabilization of the
도 5a를 참조하면, 금속(M)으로, 인듐(In), 갈륨(Ga), 아연(Zn) 및 산소(O)를 포함하는 산화물 반도체층은 산소 결핍(oxygen vacancy)(VO)을 가지며, 산소(O)와 결합된 수소(H)를 가진다5A, an oxide semiconductor layer containing indium (In), gallium (Ga), zinc (Zn), and oxygen (O) as a metal M has an oxygen vacancy VO, It has hydrogen (H) combined with oxygen (O)
도 5b를 참조하면, 불소(F) 도핑에 의하여 산소 결핍(oxygen vacancy) 자리에 불소(F)가 충진되며, 또한, 산소(O)가 불소(F)로 치환되기도 한다. 산화물 반도체층에 불소가 도핑(F)됨으로써, 자유전자(e-)가 생성되어, 산화물 반도체층이 도전성을 가지게 된다.Referring to FIG. 5B, fluorine (F) is filled in an oxygen vacancy site by fluorine (F) doping, and oxygen (O) is substituted by fluorine (F). The oxide semiconductor layer is doped with fluorine (F), so that free electrons (e-) are generated, and the oxide semiconductor layer becomes conductive.
도 5c를 참조하면, 불소(F) 도핑된 산화물 반도체층에 자외선이을 조사되하는 경우, 산소 결핌(Vo) 자리에 산소(O) 또는 불소(F)가 채워지고, 수소가 제거되고, 산소 결핍(oxygen vacancy) 자리에 산소(O)가 충진되어 산화물 반도체층이 안정화된다. 그 결과, 연결부(133a, 133b)의 열안정성이 향상된다.Referring to FIG. 5C, when ultraviolet rays are irradiated to the fluorine (F) -doped oxide semiconductor layer, oxygen vacancies (Vo) are filled with oxygen (O) or fluorine (F) oxygen vacancies are filled with oxygen to stabilize the oxide semiconductor layer. As a result, the thermal stability of the connecting
산소와 불소의 결합 에너지는 다음 표 1과 같다.The binding energy of oxygen and fluorine is shown in Table 1 below.
표 1을 참조하면, 불소의 결합 에너지가 산소의 결합 에너지보다 크다는 것을 확인할 수 있다. 이와 같이, 불소의 결합 에너지가 산소의 결합 에너지보다 크기 때문에, 불소 결합은 산소 결합보다 안정적이다. 따라서 불소 도핑에 의해 산소가 불소로 치환됨으로써, 산화물 반도체층의 안정성이 향상될 수 있다.Referring to Table 1, it can be seen that the bonding energy of fluorine is greater than the bonding energy of oxygen. Thus, since the bonding energy of fluorine is greater than the bonding energy of oxygen, the fluorine bond is more stable than the oxygen bond. Therefore, oxygen is substituted by fluorine by fluorine doping, so that the stability of the oxide semiconductor layer can be improved.
도 6a 내지 6d는 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터(200)의 제조 공정도이다.6A to 6D are a manufacturing process diagram of the
도 6a를 참조하면, 기판(110) 상에 광차단층(180)이 형성되고, 광차단층(180) 상에 버퍼층(121)이 형성되고, 버퍼층(121) 상에 산화물 반도체층(130)이 형성되고, 산화물 반도체층(130) 상에 게이트 절연막(120)이 형성되고, 게이트 절연막(120) 상에 게이트 전극(140)이 형성된다. 여기서, 산화물 반도체층(130)은 불소로 도핑되기 전의 상태이다.6A, a
도 6b를 참조하면, 산화물 반도체층(130)에 불소가 도핑된다. 보다 구체적으로, 게이트 절연막(120) 및 게이트 전극(140) 상에 불소가 인가되어, 산화물 반도체층(130)이 불소로 도핑된다. 불소 인가를 위해, NF3 가스가 게이트 절연막(120 및 게이트 전극(140) 상에 주입될 수 있다.Referring to FIG. 6B, the
도 6b에 도시된 불소 도핑 단계에 있어서, 게이트 전극(140)이 마스크로 작용한다. 금속으로 이루어진 게이트 전극(140)을 통해 불소가 침투되지 않기 때문에, 게이트 전극(140)과 중첩하는 영역으로는 불소가 도핑되지 않는다. 따라서, 게이트 전극(140)과 중첩하지 않는 영역으로만 불소가 도핑되어, 도체화가 이루어진다.In the fluorine doping step shown in Fig. 6B, the
도 6c를 참조하면, 산화물 반도체층(130) 중 게이트 전극(140)과 중첩된 영역은 불소로 도핑되지 않아 채널부(131)가 되며, 게이트 전극(140)과 중첩되지 않은 영역은 불소로 도핑되어 연결부(133a, 133b)가 된다.6C, a region of the
다음, 도 6d를 참조하면, 불소로 도핑된 산화물 반도체층(130)에 자외선(L2)이 조사된다. 이 때, 게이트 전극(140)이 자외선을 차단하는 마스크로 작용하여, 채널부(131)에는 자외선(L2)이 조사되지 않고, 연결부(133a, 133b)에만 자외선이 조사된다.Next, referring to FIG. 6D, ultraviolet rays L2 are irradiated to the
도 7은 본 발명의 또 다른 일 실시예에 따른 표시장치(400)의 개략적인 단면도이다.7 is a schematic cross-sectional view of a
본 발명의 또 다른 일 실시예에 따른 표시장치(400)는 기판(110), 박막 트랜지스터(200) 및 박막 트랜지스터(200)와 연결된 유기 발광 소자(270)를 포함한다. A
도 7에는 도 2의 박막 트랜지스터(200)를 포함하는 표시장치(400)가 도시되어 있다. 그러나, 본 발명의 또 다른 일 실시예가 이에 한정되는 것은 아니며, 도 1 및 도 3에 도시된 박막 트랜지스터들(100, 300)이 도 7의 표시장치(400)에 적용될 수도 있다. FIG. 7 shows a
도 7을 참조하면, 표시장치(400)는 기판(110), 기판(110) 상에 배치된 박막 트랜지스터(200), 박막 트랜지스터(200)와 연결된 제1 전극(271)을 포함한다. 또한, 표시장치(400)는 제1 전극(271) 상에 배치된 유기층(272) 및 유기층(272) 상에 배치된 제2 전극(273)을 포함한다.Referring to FIG. 7, a
구체적으로, 기판(110)은 유리 또는 플라스틱으로 만들어질 수 있다. 기판(110)상에는 버퍼층(121)이 배치된다. 또한, 기판(110)과 버퍼층(121) 사이에는 광차단층(180)이 배치된다.Specifically, the
박막 트랜지스터(200)는 버퍼층(121) 상에 배치된다. 박막 트랜지스터(200)는 버퍼층(121) 상의 산화물 반도체층(130), 산화물 반도체층(130) 상의 게이트 절연막(120), 게이트 절연막(120) 상의 게이트 전극(140), 산화물 반도체층(130)과 연결된 소스 전극(150), 및 소스 전극(150)과 이격되어 산화물 반도체층(130)과 연결된 드레인 전극(160)을 포함한다. The
산화물 반도체층(130)은, 게이트 전극(140)과 중첩하는 채널부(131) 및 적어도 일부가 게이트 전극(140)과 중첩하지 않는 연결부(133a, 133b)를 포함한다. 연결부(133a, 133b)의 수소(H) 농도는 채널부(131)의 수소(H) 농도보다 낮고, 연결부(133a, 133b)의 불소(F) 농도는 채널부(131)의 불소(F) 농도보다 높다.The
박막 트랜지스터(200) 상에 패시베이션층(191)이 배치될 수 있다. 패시베이션층(191)은 박막 트랜지스터(200)를 보호한다. 패시베이션층(191)은 생략될 수 있다.A
평탄화막(190)은 패시베이션층(191) 상에 배치되어 기판(110)의 상부를 평탄화시킨다. 평탄화막(190)은 감광성을 갖는 아크릴 수지와 같은 유기 절연 물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. The
제1 전극(271)은 평탄화막(190) 상에 배치된다. 제1 전극(271)은 평탄화막(190)에 구비된 콘택홀을 통해 박막 트랜지스터(200)의 드레인 전극(160)과 연결된다. The
뱅크층(250)은 제1 전극(271) 및 평탄화막(190) 상에 배치되어 화소 영역 또는 발광 영역을 정의한다. 예를 들어, 뱅크층(250)이 복수의 화소들 사이의 경계 영역에 매트릭스 구조로 배치됨으로써, 화소 영역이 정의될 수 있다.The
유기층(272)은 제1 전극(271) 상에 배치된다. 유기층(272)은 뱅크층(250) 상에도 배치될 수 있다. 즉, 유기층(272)은 화소 별로 분리되지 않고 인접하는 화소 사이에 서로 연결될 수 있다. The
유기층(272)은 유기 발광층을 포함한다. 유기층(272)은 하나의 유기 발광층을 포함할 수도 있고, 상하로 적층된 2개의 유기 발광층 또는 그 이상의 유기 발광층을 포함할 수도 있다. 이러한 유기층(272)에서는 적색, 녹색 및 청색 중 어느 하나의 색을 갖는 광이 방출될 수 있으며, 백색(White) 광이 방출될 수도 있다. The
제2 전극(273)은 유기층(272) 상에 배치된다.The
제1 전극(271), 유기층(272) 및 제2 전극(273)이 적층되어 유기 발광 소자(270)가 이루어진다. 유기 발광 소자(270)는 표시장치(400)에서 광량 조절층 역할을 할 수 있다.The
도시되지 않았지만, 유기층(272)이 백색(White) 광을 발광하는 경우, 개별 화소는 유기층(272)에서 방출되는 백색(White) 광을 파장 별로 필터링하기 위한 컬러 필터가 사용될 수 있다. 컬러 필터는 광의 이동경로 상에 배치된다. 유기층(272)에서 방출된 광이 하부의 기판(110) 방향으로 진행하는 소위 바텀 에미션(Bottom Emission) 방식인 경우에는 컬러 필터가 유기층(272)의 아래에 배치되고, 유기층(272)에서 방출된 광이 상부의 제2 전극(273) 방향으로 진행하는 소위 탑 에미션(Top Emission) 방식인 경우에는 컬러 필터가 유기층(272)의 위에 배치된다. Although not shown, when the
도 8은 본 발명의 또 다른 일 실시예에 따른 표시장치(500)의 개략적인 단면도이다.8 is a schematic cross-sectional view of a
도 8을 참조하면, 본 발명의 또 다른 일 실시예에 따른 표시장치(500)는 기판(110), 기판(110) 상에 배치된 박막 트랜지스터(200), 박막 트랜지스터(200)와 연결된 제1 전극(381)을 포함한다. 또한, 표시장치(500)는 제1 전극(381) 상의 액정층(382) 및 액정층(382) 상의 제2 전극(383)을 포함한다.8, a
액정층(382)은 광량 조절층으로 작용한다. 이와 같이, 도 8에 도시된 표시장치(500)는 액정층(382)을 포함하는 액정 표시장치다. The
구체적으로, 도 8의 표시장치(500)는, 기판(110), 박막 트랜지스터(200), 평탄화막(190), 제1 전극(381), 액정층(382), 제2 전극(383), 배리어층(320), 컬러필터(341, 342), 차광부(350) 및 대향 기판(310)을 포함한다. 8 includes a
기판(110)은 유리 또는 플라스틱으로 만들어질 수 있다. 기판(110)상에는 버퍼층(121)이 배치된다. 또한, 기판(110)과 버퍼층(121) 사이에는 광차단층(180)이 배치된다.The
도 8을 참조하면, 박막 트랜지스터(200)는 기판(110) 상의 버퍼층(121) 상에 배치된다. 박막 트랜지스터(200)는 버퍼층(121) 상의 산화물 반도체층(130), 산화물 반도체층(130) 상의 게이트 절연막(120), 게이트 절연막(120) 상의 게이트 전극(140), 산화물 반도체층(130)과 연결된 소스 전극(150) 및 소스 전극(150)과 이격되어 산화물 반도체층(130)과 연결된 드레인 전극(160)을 포함한다. Referring to FIG. 8, a
산화물 반도체층(130)은, 게이트 전극(140)과 중첩하는 채널부(131) 및 적어도 일부가 게이트 전극(140)과 중첩하지 않는 연결부(133a, 133b)를 포함한다. 연결부(133a, 133b)의 수소(H) 농도는 채널부(131)의 수소(H) 농도보다 낮고, 연결부(133a, 133b)의 불소(F) 농도는 채널부(131)의 불소(F) 농도보다 높다.The
박막 트랜지스터(200) 상에 패시베이션층(191)이 배치된다. 패시베이션층(191)은 박막 트랜지스터(200)를 보호한다. 패시베이션층(191)은 생략될 수 있다. 평탄화막(190)은 박막 트랜지스터(200)의 패시베이션층(191) 상에 배치되어 기판(110)의 상부를 평탄화시킨다.A
제1 전극(381)은 평탄화막(190) 상에 배치된다. 제1 전극(381)은 평탄화막(190)에 구비된 콘택홀을 통해 박막 트랜지스터(200)의 드레인 전극(160)과 연결된다. The
대향 기판(310)은 기판(110)에 대향되어 배치된다.The
대향 기판(310) 상에 차광부(350)가 배치된다. 차광부(350)는 복수의 개구부들을 갖는다. 복수의 개구부들은 화소 전극인 제1 전극(381)에 대응하여 배치된다. 차광부(350)는 개구부들을 제외한 부분에서의 광을 차단한다. 차광부(350)는 반드시 필요한 것은 아니며, 생략될 수도 있다.And the
컬러필터(341, 342)는 대향 기판(310) 상에 배치되며, 백라이트부(미도시)로부터 입사된 광의 파장을 선택적으로 차단한다. 구체적으로, 컬러필터(341, 342)는 차광부(350)에 의해 정의되는 복수의 개구부에 배치될 수 있다. 각각의 컬러필터(341, 342)는 적색, 녹색, 청색 중 어느 하나의 색을 표현할 수 있다. 각각의 컬러필터(341, 342)는 적색, 녹색, 청색 이외의 다른 색을 표현할 수도 있다.The color filters 341 and 342 are disposed on the
컬러필터(341, 342)와 차광부(350) 상에 배리어층(320)이 배치될 수 있다. 배리어층(320)은 생략될 수 있다.The
제2 전극(383)은 배리어층(320) 상에 배치된다. 예를 들어, 제2 전극(383)은 대향 기판(310)의 전면에 위치할 수 있다. 제2 전극(383)은 ITO 또는 IZO 등의 투명한 도전물질로 이루어질 수 있다. The
제1 전극(381)과 제2 전극(383)은 대향되어 배치되며, 그 사이에 액정층(382)이 배치된다. 제2 전극(383)은 제1 전극(381)과 함께 액정층(382)에 전계를 인가한다. The
기판(110)과 대향 기판(310) 사이의 마주보는 면들을 각각 해당 기판의 상부면으로 정의하고, 그 상부면들의 반대편에 위치한 면들을 각각 해당 기판의 하부면으로 정의할 때, 기판(110)의 하부면과 대향 기판(310)의 하부면에 각각 편광판이 배치될 수 있다.When the opposing surfaces between the
도 9a 내지 9e는 비교예에 따른 박막 트랜지스터의 제조 공정도이다.FIGS. 9A to 9E show the manufacturing process of the thin film transistor according to the comparative example.
도 9a를 참조하면, 기판(110) 상에 광차단층(180)이 형성되고, 광차단층(180) 상에 버퍼층(121)이 형성되고, 버퍼층(121) 상에 산화물 반도체층(130)이 형성되고, 산화물 반도체층(130) 상에 게이트 절연막(120)이 형성되고, 게이트 절연막(120 상에 게이트 전극(140)이 형성된다. 게이트 절연막(120)은 게이트 전극(140)과 마찬가지로 패터닝된다. 도 9a에서, 산화물 반도체층(130)은 불소로 도핑되기 전의 상태이다.9A, a
도 9b를 참조하면, 산화물 반도체층(130)에 수소(H)가 도핑된다. 수소 도핑을 위해 산화물 반도체층(130) 상에 수소가 인가된다. 수소 인가를 위해, SiH4, NH3 등의 가스가 산화물 반도체층(130) 상에 주입될 수 있다.Referring to FIG. 9B, the
도 9b에 도시된 수소 도핑 단계에 있어서, 게이트 전극(140)과 게이트 절연막(120)이 마스크로 작용한다. 그 결과, 산화물 반도체층(130) 중 게이트 전극(140)과 중첩하는 영역에는 수소가 도핑되지 않고, 게이트 전극(140)과 중첩하지 않는 영역에만 수소가 도핑되어, 도체화가 이루어진다.In the hydrogen doping step shown in Fig. 9B, the
도 9c를 참조하면, 산화물 반도체층(130) 중 게이트 전극(140)과 중첩된 영역은 수소로 도핑되지 않아 채널부(131)가 되며, 게이트 전극(140)과 중첩되지 않은 영역은 수소로 도핑되어 연결부(133a, 133b)가 된다.Referring to FIG. 9C, a region of the
도 9c와 같이, 게이트 절연막(120)이 패터닝되는 경우, 게이트 전극(140) 형성 물질의 잔류물(residue) 또는 기타 불순물에 의하여 게이트 전극(140)과 산화물 반도체층(130) 사이에 누설 전류가 흐르거나, 게이트 전극(140)과 산화물 반도체층(130) 사이에 쇼트(short)가 발생될 수 있다. 또한, 패터닝 과정에서 산화물 반도체층(130)이 손상될 수 있다. 그 결과, 박막 트랜지스터의 신뢰성이 저하될 수 있다.9C, when the
다음, 도 9d를 참조하면, 산화물 반도체층(130) 및 게이트 전극(140)을 포함하는 기판의 전면에 층간 절연막(170)이 배치된다.Next, referring to FIG. 9D, an
도 9e를 참조하면, 층간 절연막(170) 상에 소스 전극(150)과 드레인 전극(160)이 형성된다. 소스 전극(150)과 드레인 전극(160)은 서로 이격되어 각각 산화물 반도체층(130)과 연결된다.Referring to FIG. 9E, the
층간 절연막(170) 형성과정 또는 소스 전극(150)과 드레인 전극(160)에서 열처리가 이루어질 수 있다. 수소는 산화물 반도체층(140) 내에서 안정적인 결합을 형성하지 않기 때문에, 열처리에 의해 수소가 연결부(133a, 133b)로부터 이탈하여, 연결부(133a, 133b)의 저항이 증가될 수 있다. 그 결과, 연결부(133a, 133b)와 소스 전극(150) 또는 드레인 전극(160) 사이의 전기적 연결 특성이 저하될 수 있다. The interlayer insulating
또한, 연결부(133a, 133b)로부터 이탈된 수소가 채널부(131)로 이동하는 경우, 채널부(131)가 도체화되어 박막 트랜지스터의 구동 특성 또는 스위칭 특성이 저하될 수 있다.In addition, when the hydrogen released from the
또한, 게이트 절연막(120)이 패터닝으로 인한 단차에 의해, 소스 전극(150)과 드레인 전극(160) 상부 또는 데이터 배선부와 게이트 배선부에 단차부가 생겨, 단차부에서 단선(open)이 발생될 수 있다.A step is formed on the
도 10은 비교예에 따른 박막 트랜지스터에 열을 가하여 300℃의 온도를 유지하면서, 시간에 따른 제1 연결부(133a)의 저항을 측정한 결과이다. 도 10을 참조하면, 시간이 지남에 따라 제1 연결부(133a)의 저항이 증가된 것을 확인할 수 있다. 도 10에 도시된 저항의 증가는, 열처리에 의해 제1 연결부(133a)에 포함되어 있던 수소가 이탈된 것을 의미한다. 이러한 수소 이탈에 의해, 제1 연결부(133a)의 전기적 특성이 저하되며, 이탈된 수소가 채널부(131)에 영향을 줄 수 있다.10 is a result of measuring the resistance of the
도 11은 도 2의 박막 트랜지스터(200)에 열을 가하여 300℃의 온도를 유지하면서, 시간에 따른 제1 연결부(133a)의 저항을 측정한 결과이다. 도 11을 참조하면, 시간이 지나더라도 제1 연결부(133a)의 저항이 크게 증가하지 않는다는 것을 확인할 수 있다. 본 발명의 다른 일 실시예에 따른 박막 트랜지스터(200)에 있어서, 산화물 반도체층(130)의 제1 연결부(133a)는 수소가 아닌 불소로 도핑되어 있다. 수소와 달리, 불소는 산화물 반도체층(130) 내에서 안정적인 결합을 형성하기 때문에, 열처리에 의해 이탈되지 않는다. 그 결과, 제1 연결부(133a)의 전기적 특성이 저하되지 않고, 채널부(131)의 도체화가 발생되지 않는다.11 is a result of measuring the resistance of the
이와 같이, 본 발명의 일 실시예에 따른 박막 트랜지스터는 우수한 신뢰성을 갖는다. 또한, 이러한 박막 트랜지스터를 포함하는 본 발명의 일 실시예에 따른 표시장치 역시 우수한 신뢰성을 가질 수 있다.As described above, the thin film transistor according to an embodiment of the present invention has excellent reliability. In addition, the display device according to an embodiment of the present invention including such a thin film transistor can also have excellent reliability.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미, 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be apparent to those of ordinary skill in the art. Accordingly, the scope of the present invention is defined by the appended claims, and all changes or modifications derived from the meaning, scope, and equivalence of the claims are to be construed as being included within the scope of the present invention.
100, 200, 300: 박막 트랜지스터
110: 기판
120: 게이트 절연막
130: 산화물 반도체층
131: 채널부
133a: 제1 연결부
133b: 제1 연결부
140: 게이트 전극
150: 소스 전극
160: 드레인 전극
170: 층간 절연막
180: 광차단층
190: 평탄화막
250: 뱅크층
270: 유기 발광 소자
271, 381: 제1 전극
272: 유기층
273, 383: 제2 전극
310: 대향 기판
341, 342: 컬러 필터
350: 차광부
382: 액정층
400, 500: 표시장치100, 200, 300: Thin film transistor
110: substrate 120: gate insulating film
130: oxide semiconductor layer 131: channel part
133a:
140: gate electrode 150: source electrode
160: drain electrode 170: interlayer insulating film
180: light blocking layer 190: planarization film
250: bank layer 270: organic light emitting element
271, 381: first electrode 272: organic layer
273, 383: second electrode 310: opposing substrate
341, 342: Color filter 350:
382:
Claims (11)
상기 산화물 반도체층 상의 게이트 절연막;
상기 산화물 반도체층과 적어도 일부 중첩하는, 상기 게이트 절연막 상의 게이트 전극;
상기 산화물 반도체층과 연결된 소스 전극; 및
상기 소스 전극과 이격되어 상기 산화물 반도체층과 연결된 드레인 전극;을 포함하며,
상기 산화물 반도체층은 상기 게이트 전극과 중첩하는 채널부; 및 적어도 일부가 상기 게이트 전극과 중첩하지 않는 연결부;를 포함하며,
상기 연결부의 수소 농도는 상기 채널부의 수소 농도보다 낮고,
상기 연결부의 불소(F) 농도는 상기 채널부의 불소(F) 농도보다 높은,
박막 트랜지스터. An oxide semiconductor layer on a substrate;
A gate insulating film on the oxide semiconductor layer;
A gate electrode over the gate insulating film at least partially overlapping the oxide semiconductor layer;
A source electrode connected to the oxide semiconductor layer; And
And a drain electrode spaced apart from the source electrode and connected to the oxide semiconductor layer,
The oxide semiconductor layer includes a channel portion overlapping the gate electrode; And a connection portion at least a portion of which does not overlap the gate electrode,
The hydrogen concentration of the connecting portion is lower than the hydrogen concentration of the channel portion,
The concentration of fluorine (F) in the connection portion is higher than the concentration of fluorine (F) in the channel portion,
Thin film transistor.
상기 게이트 절연막은, 상기 기판 반대 방향의 상기 산화물 반도체층의 전체 면에 배치된, 박막 트랜지스터.The method according to claim 1,
And the gate insulating film is disposed on the entire surface of the oxide semiconductor layer in the direction opposite to the substrate.
상기 연결부는 0.1 내지 10 원자%(at %)의 불소 농도를 갖는, 박막 트랜지스터.The method according to claim 1,
And the connection portion has a fluorine concentration of 0.1 to 10 atomic% (at%).
상기 연결부는 상기 채널부 대비 1/10 내지 1/1000의 수소 농도를 갖는, 박막 트랜지스터.The method according to claim 1,
Wherein the connection portion has a hydrogen concentration of 1/10 to 1/1000 of the channel portion.
상기 산화물 반도체층에 불소(F)를 도핑하는 단계;
상기 불소로 도핑된 상기 산화물 반도체층에 자외선을 조사하는 단계;
상기 산화물 반도체층 상에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 상기 산화물 반도체층과 적어도 일부 중첩하는 게이트 전극을 형성하는 단계; 및
상기 산화물 반도체층과 각각 연결되며, 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하는,
박막 트랜지스터의 제조방법.Forming an oxide semiconductor layer on the substrate;
Doping the oxide semiconductor layer with fluorine (F);
Irradiating the fluorine-doped oxide semiconductor layer with ultraviolet light;
Forming a gate insulating film on the oxide semiconductor layer;
Forming a gate electrode on the gate insulating film at least partially overlapping with the oxide semiconductor layer; And
And forming a source electrode and a drain electrode which are connected to the oxide semiconductor layer and are spaced apart from each other,
A method of manufacturing a thin film transistor.
상기 게이트 절연막은, 상기 산화물 반도체층의 전체 면 상에 형성되는, 박막 트랜지스터의 제조방법.6. The method of claim 5,
Wherein the gate insulating film is formed on the entire surface of the oxide semiconductor layer.
상기 불소(F)를 도핑하는 단계는 상기 게이트 절연막을 형성하는 단계 이전에 이루어지는, 박막 트랜지스터의 제조방법. 6. The method of claim 5,
Wherein the step of doping the fluorine (F) is performed before the step of forming the gate insulating film.
상기 불소(F)를 도핑하는 단계는 상기 게이트 전극을 형성하는 단계 이후에 이루어지는, 박막 트랜지스터의 제조방법. 6. The method of claim 5,
Wherein the step of doping the fluorine (F) is performed after the step of forming the gate electrode.
상기 불소 도핑 및 상기 자외선 조사에 의하여 산화물 반도체층의 연결부가 형성되며, 연결부는 0.1 내지 10 원자%(at %)의 불소 농도를 가지도록 도핑되는, 박막 트랜지스터의 제조방법.6. The method of claim 5,
Wherein a connection portion of the oxide semiconductor layer is formed by the fluorine doping and the ultraviolet irradiation, and the connection portion is doped to have a fluorine concentration of 0.1 to 10 atomic% (at%).
상기 산화물 반도체층을 형성하는 단계 전에,
상기 기판 상에 광차단층을 형성하는 단계; 및
상기 광차단층 상에 버퍼층을 형상하는 단계;를 더 포함하며,
상기 산화물 반도체층은 평면상으로 상기 광차단층과 중첩되도록 형성되는, 박막 트랜지스터의 제조방법.6. The method of claim 5,
Before forming the oxide semiconductor layer,
Forming a light blocking layer on the substrate; And
And forming a buffer layer on the light blocking layer,
Wherein the oxide semiconductor layer is formed so as to overlap with the light blocking layer in plan view.
상기 기판 상에 배치된 박막 트랜지스터; 및
상기 박막 트랜지스터와 연결된 제1 전극;을 포함하며,
상기 박막 트랜지스터는,
상기 기판 상의 산화물 반도체층;
상기 산화물 반도체층 상의 게이트 절연막;
상기 산화물 반도체층과 적어도 일부 중첩하는, 상기 게이트 절연막 상의 게이트 전극;
상기 산화물 반도체층과 연결된 소스 전극; 및
상기 소스 전극과 이격되어 상기 산화물 반도체층과 연결된 드레인 전극;을 포함하며,
상기 산화물 반도체층은 상기 게이트 전극과 중첩하는 채널부; 및 적어도 일부가 상기 게이트 전극과 중첩하지 않는 연결부;를 포함하며,
상기 연결부의 수소 농도는 상기 채널부의 수소 농도보다 낮고,
상기 연결부의 불소(F) 농도는 상기 채널부의 불소(F) 농도보다 높은,
표시장치.Board;
A thin film transistor disposed on the substrate; And
And a first electrode connected to the thin film transistor,
The thin-
An oxide semiconductor layer on the substrate;
A gate insulating film on the oxide semiconductor layer;
A gate electrode over the gate insulating film at least partially overlapping the oxide semiconductor layer;
A source electrode connected to the oxide semiconductor layer; And
And a drain electrode spaced apart from the source electrode and connected to the oxide semiconductor layer,
The oxide semiconductor layer includes a channel portion overlapping the gate electrode; And a connection portion at least a portion of which does not overlap the gate electrode,
The hydrogen concentration of the connecting portion is lower than the hydrogen concentration of the channel portion,
The concentration of fluorine (F) in the connection portion is higher than the concentration of fluorine (F) in the channel portion,
Display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170161774A KR102468509B1 (en) | 2017-11-29 | 2017-11-29 | Thin film trnasistor, method for manufacturing the same and display device comprising the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170161774A KR102468509B1 (en) | 2017-11-29 | 2017-11-29 | Thin film trnasistor, method for manufacturing the same and display device comprising the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190063022A true KR20190063022A (en) | 2019-06-07 |
KR102468509B1 KR102468509B1 (en) | 2022-11-17 |
Family
ID=66850109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170161774A KR102468509B1 (en) | 2017-11-29 | 2017-11-29 | Thin film trnasistor, method for manufacturing the same and display device comprising the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102468509B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023239181A1 (en) * | 2022-06-09 | 2023-12-14 | 서울대학교산학협력단 | High-mobility thin-film transistor driving element and method for manufacturing same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130011978A (en) * | 2011-07-22 | 2013-01-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
KR20140095831A (en) * | 2013-01-25 | 2014-08-04 | 엘지디스플레이 주식회사 | Thin film transistor and method for fabricating the same |
KR20150056052A (en) * | 2013-11-14 | 2015-05-22 | 에버디스플레이 옵트로닉스 (상하이) 리미티드 | Tft driving backplane and method of manufacturing the same |
KR20170003796A (en) * | 2015-06-30 | 2017-01-10 | 엘지디스플레이 주식회사 | Thin Film Transistor And Display Device Comprising The Same |
-
2017
- 2017-11-29 KR KR1020170161774A patent/KR102468509B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130011978A (en) * | 2011-07-22 | 2013-01-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
KR20140095831A (en) * | 2013-01-25 | 2014-08-04 | 엘지디스플레이 주식회사 | Thin film transistor and method for fabricating the same |
KR20150056052A (en) * | 2013-11-14 | 2015-05-22 | 에버디스플레이 옵트로닉스 (상하이) 리미티드 | Tft driving backplane and method of manufacturing the same |
KR20170003796A (en) * | 2015-06-30 | 2017-01-10 | 엘지디스플레이 주식회사 | Thin Film Transistor And Display Device Comprising The Same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023239181A1 (en) * | 2022-06-09 | 2023-12-14 | 서울대학교산학협력단 | High-mobility thin-film transistor driving element and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
KR102468509B1 (en) | 2022-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102075530B1 (en) | Thin film transistor array substrate and method for manufacturing of the same, and display apparatus including the same | |
JP6768048B2 (en) | Thin film transistor, manufacturing method of thin film transistor, and display device including the thin film transistor | |
CN109148592B (en) | Thin film transistor including oxide semiconductor layer, method of manufacturing the same, and display device including the same | |
KR20100027377A (en) | Thin film transistor array substrate and method of fabricating the same | |
KR20110095615A (en) | Thin film transistor substrate, method of manufacturing the same and display device comprising the same | |
TW200947086A (en) | Display substrate having quantum well for improved electron mobility and display device including the same | |
KR20190045659A (en) | Thin film trnasistor comprising 2d semiconductor and display device comprising the same | |
CN104465783A (en) | Thin film transistor and method of manufacturing same | |
WO2013172185A1 (en) | Semiconductor device and method for manufacturing same | |
WO2013150981A1 (en) | Semiconductor device and method for manufacturing same | |
JP6689355B2 (en) | Thin film transistor, manufacturing method thereof, and display device including the same | |
KR102276146B1 (en) | Thin film transistor substrate and method of manufacturing the same | |
US20120037911A1 (en) | Display substrate and method of manufacturing the same | |
KR101579453B1 (en) | Thin film transistor substrate and method of fabricating thereof | |
KR102578422B1 (en) | Thin film transistor having supporting layer, method for manufacturing the same and display device comprising the same | |
JP2018110226A (en) | Thin film transistor substrate and display device | |
KR20150109009A (en) | Thin film transistor array panel and manufacturing method thereof | |
KR102461572B1 (en) | Thin film trnasistor, method for manufacturing the same and display device comprising the same | |
TW201442212A (en) | Back plane for flat-panel display, method of manufacturing the same, and display device | |
KR20190063022A (en) | Thin film trnasistor, method for manufacturing the same and display device comprising the same | |
KR102436715B1 (en) | Thin film trnasistor having doping portion for blocking hydrogen, method for manufacturing the same and display device comprising the same | |
KR102487324B1 (en) | Thin film trnasistor having hydrogen blocking layer, method for manufacturing the same and display device comprising the same | |
KR102434908B1 (en) | Thin film trnasistor comprising oxide semiconductor layer, method for manufacturing the same and display device comprising the same | |
KR102537352B1 (en) | Thin film trnasistor having doped oxide semiconductor layer, method for manufacturing the same and display device comprising the same | |
KR20170033746A (en) | Thin film transistor, and the method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
X091 | Application refused [patent] | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |