KR20190062988A

KR20190062988A - Electroluminescence display

Info

Publication number: KR20190062988A
Application number: KR1020170161713A
Authority: KR
Inventors: 조성학
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-11-29
Filing date: 2017-11-29
Publication date: 2019-06-07
Also published as: KR102390673B1

Abstract

The present invention relates to an electroluminescent display device. After a data voltage of the display is raised to a predetermined first voltage, the data voltage is changed to a second voltage to initialize a pixel circuit. Thus, pixels may be initialized without wiring to which an initialization voltage is applied and a transistor connected to the wiring.

Description

전계 발광 표시장치{ELECTROLUMINESCENCE DISPLAY}ELECTROLUMINESCENCE DISPLAY [0002]

본 발명은 데이터 전압으로 픽셀들이 초기화되는 전계 발광 표시장치에 관한 것이다.The present invention relates to an electroluminescent display device in which pixels are initialized with a data voltage.

전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 대별된다. 액티브 매트릭스 채널(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. An electroluminescent display device is classified into an inorganic light emitting display device and an organic light emitting display device depending on the material of the light emitting layer. An active matrix type organic light emitting display device includes an organic light emitting diode (OLED) that emits light by itself, has a high response speed, and has a high luminous efficiency, a high luminance, and a large viewing angle There are advantages.

유기 발광 표시장치의 픽셀들은 OLED와, 게이트-소스간 전압에 따라 OLED에 전류를 공급하여 OLED를 구동하는 구동소자를 포함한다. 유기 발광 표시장치의 OLED는 애노드 및 캐소드와, 이 전극들 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. OLED에 전류가 흐를 때 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자가 형성되고, 그 결과 발광층(EML)이 가시광을 발생하게 된다. The pixels of the organic light emitting display include an OLED and a driving element for driving the OLED by supplying current to the OLED according to the gate-source voltage. An OLED of an organic light emitting display includes an anode and a cathode, and an organic compound layer formed between the electrodes. The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer EIL). When a current flows through the OLED, holes passing through the hole transport layer (HTL) and electrons passing through the electron transport layer (ETL) are transferred to the emission layer (EML) to form excitons. As a result, the emission layer (EML) generates visible light .

구동 소자는 MOSFET(metal oxide semiconductor field effect transistor) 구조의 트랜지스터로 구현될 수 있다. 구동 소자는 모든 픽셀들 간에 그 전기적 특성이 균일하여야 하지만 공정 편차와 소자 특성 편차로 인하여 픽셀들 간에 차이가 있을 수 있고 디스플레이 구동 시간의 경과에 따라 변할 수 있다. 이러한 구동 소자의 전기적 특성 편차를 보상하기 위해, 전계 발광 표시장치에 내부 보상 방법과 외부 보상 방법이 적용될 수 있다. 내부 보상 방법은 구동 소자의 전기적 특성에 따라 변하는 구동 소자의 문턱 전압(Vth)을 샘플링하고 그 문턱 전압(Vth) 만큼 데이터 전압을 보상한다. 외부 보상 방법은 구동 소자의 전기적 특성에 따라 변하는 픽셀의 전압을 센싱하고, 센싱된 전압을 바탕으로 외부 회로에서 입력 영상의 데이터를 변조함으로써 픽셀들 간 구동 소자의 전기적 특성 편차를 보상한다.The driving device may be implemented by a metal oxide semiconductor field effect transistor (MOSFET) structure transistor. The driving device should have uniform electrical characteristics among all the pixels, but there may be a difference between the pixels due to the process deviation and the device characteristic deviation, and may vary with the elapse of the display driving time. An internal compensation method and an external compensation method may be applied to the electroluminescence display device to compensate for the deviation of electrical characteristics of the driving device. The internal compensation method samples a threshold voltage (Vth) of a driving element that varies depending on the electrical characteristics of the driving element and compensates the data voltage by the threshold voltage (Vth). The external compensation method senses the voltage of a pixel which changes according to the electrical characteristics of the driving element and compensates the electrical characteristic deviation of the driving element between the pixels by modulating the data of the input image in the external circuit based on the sensed voltage.

유기 발광 표시장치의 픽셀 회로는 구동 소자의 문턱 전압을 센싱하기 전에 OLED의 애노드를 최기화하기 위하여 별도의 트랜지스터, 이 트랜지스터를 제어하기 위한 신호가 인가되는 배선, 초기화 전압을 인가하는 배선 등을 필요로 한다. 이로 인하여, 픽셀의 회로 면적이 커져 고해상도, 고 PPI(Pixel Per Inch)의 픽셀 설계에 어려움이 많다. The pixel circuit of the organic light emitting diode display requires an additional transistor, a wiring to which a signal for controlling the transistor is applied, a wiring for applying an initialization voltage, etc., in order to optimize the anode of the OLED before sensing the threshold voltage of the driving element . As a result, the circuit area of the pixel becomes large, which makes it difficult to design a pixel of high resolution and high PPI (Pixel Per Inch).

본 발명은 초기화 전압 배선과 이에 연결된 트랜지스터 없이 픽셀들을 초기화할 수 있는 전계 발광 표시장치를 제공한다.The present invention provides an electroluminescent display device capable of initializing pixels without an initialization voltage wiring and a transistor connected thereto.

본 발명의 전계 발광 표시장치는 데이터 라인들과 게이트 라인들이 교차되고 다수의 서브 픽셀들이 배치된 표시패널, 데이터 신호를 상기 데이터 라인들에 공급하는 데이터 구동부, 및 스캔 신호와 발광 제어 신호를 게이트 라인들에 공급하는 게이트 구동부를 구비한다. An electroluminescent display of the present invention includes a display panel in which data lines and gate lines are crossed and a plurality of sub-pixels are arranged, a data driver that supplies a data signal to the data lines, And a gate driver for supplying the gate driver to the gate driver.

상기 서브 픽셀들 각각은 픽셀 회로를 포함한다. Each of the subpixels includes a pixel circuit.

상기 픽셀 회로는 발광 소자를 구동하기 위한 구동소자, 상기 스캔 신호에 따라 상기 데이터 라인으로부터의 데이터 전압을 상기 구동 소자의 게이트에 인가하는 제1 스위치 소자, 상기 발광 제어 신호에 따라 고전위 전압원과 상기 구동 소자의 제1 전극 사이의 전류 패스를 스위칭하는 제2 스위치 소자, 및 상기 구동 소자의 게이트와 제2 전극 사이에 연결된 커패시터를 포함한다. The pixel circuit includes a driving element for driving the light emitting element, a first switch element for applying a data voltage from the data line to the gate of the driving element in accordance with the scan signal, A second switch element for switching a current path between the first electrodes of the driving element, and a capacitor connected between the gate and the second electrode of the driving element.

상기 발광 소자의 애노드가 상기 구동 소자의 제2 전극에 연결된다. And the anode of the light emitting element is connected to the second electrode of the driving element.

상기 픽셀 회로의 초기화 단계에서 상기 데이터 전압이 소정의 제1 전압으로 상승된 후, 상기 제1 전압 보다 낮은 제2 전압으로 변한다.In the initialization step of the pixel circuit, the data voltage is raised to a predetermined first voltage, and then changed to a second voltage lower than the first voltage.

본 발명은 데이터 전압을 사용하여 픽셀을 초기화하기 위하여, 상기 데이터 전압을 적정 전압으로 설정된 제1 전압으로 상승시켜 OLED의 애노드 전압을 OLED 문턱 전압(Vth)를 넘도록 상승시키는 단계, 애노드 전압 상승으로 OLED로 흐르는 전류가 발생하여 이전 애노드 전압에 무관하게 커패시터(Cst) 양단에 균일하게 전압이 충전되게 하는 단계, 데이터 전압을 제2 전압으로 하강하여 애노드 전압을 일정 전압 이하로 낮추는 단계로 데이터 전압을 제어한다. The present invention relates to a method for driving a pixel, comprising the steps of: raising the data voltage to a first voltage set to an appropriate voltage to initialize a pixel using a data voltage to raise the anode voltage of the OLED to above the OLED threshold voltage (Vth) So that the voltage is uniformly charged across the capacitor Cst irrespective of the previous anode voltage; lowering the data voltage to the second voltage to lower the anode voltage to a predetermined voltage or lower; do.

본 발명은 데이터 전압을 이용하여 초기화 전압이 인가되는 배선과, 이 배선에 연결된 트랜지스터 없이 픽셀들을 초기화할 수 있다. The present invention can initialize pixels without a transistor to which an initializing voltage is applied and a transistor connected to the wiring using a data voltage.

본 발명은 회로 구성이 단순하고 작은 내부 보상 회로를 포함한 픽셀 회로를 구현할 수 있으므로 고해상도, 고 PPI(Pixel Per Inch)의 픽셀 설계에 유리하다. The present invention can implement a pixel circuit including a simple and small internal compensation circuit, which is advantageous for a high-resolution, high-pixel-per-pixel (PPI) pixel design.

도 1은 본 발명의 실시예에 따른 전계 발광 표시장치를 보여 주는 블록도이다.
도 2는 도 1에 도시된 표시장치의 1 프레임 기간을 보여 주는 도면이다.
도 3은 1 블록에 포함된 픽셀 회로를 보여 주는 회로도이다.
도 4는 도 3에 도시된 픽셀들의 구동 방법을 보여 주는 파형도이다.
도 5 내지 도 14는 본 발명의 실시예에 따른 픽셀 회로의 동작을 단계적으로 보여 주는 도면들이다.
도 15는 본 발명의 시뮬레이션 결과를 보여 주는 도면이다.1 is a block diagram showing an electroluminescent display device according to an embodiment of the present invention.
2 is a diagram showing one frame period of the display device shown in FIG.
3 is a circuit diagram showing a pixel circuit included in one block.
4 is a waveform diagram showing a method of driving the pixels shown in FIG.
5 to 14 are diagrams showing the operation of the pixel circuit according to the embodiment of the present invention in a step-by-step manner.
15 is a diagram showing the simulation result of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. It will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention as defined by the following claims and their equivalents. To fully disclose the scope of the invention, and the invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. The shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited to those shown in the drawings. Like reference numerals refer to like elements throughout the specification. In the following description of the present invention, detailed description of known related arts will be omitted when it is determined that the gist of the present invention may be unnecessarily blurred.

본 명세서 상에서 언급된 "구비한다", "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다. Where the term "comprises", "comprising", "having", "having", or the like is used herein, other parts may be added as long as "only" is not used. The singular forms of the components may be construed in plural unless otherwise expressly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다. In the case of a description of the positional relationship, for example, if the positional relationship between two components is described as 'on', 'on top', 'under', or 'next to' Quot; directly " or " direct " may be interposed between those components that are not used.

구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다. The first, second, etc. may be used to distinguish the components, but these components are not limited to the function or structure of the component or the names of components attached to the components.

이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.The following embodiments can be combined or combined with each other partly or entirely, and technically various interlocking and driving are possible. Each embodiment may be feasible independently of one another and may be feasible in conjunction.

본 발명의 전계 발광 표시장치에서 픽셀 회로는 구동 소자와 스위치 소자를 포함한다. 구동 소자와 스위치 소자는 n 채널 트랜지스터(NMOS)와 p 채널 트랜지스터(PMOS) 중 하나 이상의 트랜지스터로 구현될 수 있다. 표시패널 상에서 트랜지스터는 TFT(thin film transistor)로 구현될 수 있다. 트랜지스터는 산화물 반도체 패턴을 갖는 Oxide 트랜지스터 또는, 저온 폴리 실리콘(Low Temperature Poly-Silicon, LTPS) 반도체 패턴을 갖는 LTPS 트랜지스터로 구현될 수 있다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터(NMOS)에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터(PMOS)에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.In the electroluminescent display device of the present invention, the pixel circuit includes a driving element and a switching element. The driving element and the switching element may be implemented as one or more transistors of an n-channel transistor (NMOS) and a p-channel transistor (PMOS). The transistors on the display panel can be implemented as thin film transistors (TFTs). The transistor may be an oxide transistor having an oxide semiconductor pattern or an LTPS transistor having a low temperature poly-silicon (LTPS) semiconductor pattern. A transistor is a three-electrode device including a gate, a source, and a drain. The source is an electrode that supplies a carrier to the transistor. Within the transistor, the carriers begin to flow from the source. The drain is an electrode from which the carrier exits from the transistor. The flow of carriers from the transistor flows from the source to the drain. In the case of an n-channel transistor (NMOS), since the carrier is an electron, the source voltage has a voltage lower than the drain voltage so that electrons can flow from the source to the drain. The direction of the current in the n-channel transistor (NMOS) flows from the drain to the source side. In the case of a p-channel transistor (PMOS), since the carrier is a hole, the source voltage is higher than the drain voltage so that holes can flow from the source to the drain. Since the holes flow from the source to the drain in the p-channel transistor (PMOS), current flows from the source to the drain. It should be noted that the source and drain of the transistor are not fixed. For example, the source and the drain may be changed depending on the applied voltage. Therefore, the invention is not limited by the source and the drain of the transistor. In the following description, the source and the drain of the transistor will be referred to as first and second electrodes.

스위치 소자들로 이용되는 트랜지스터의 게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙한다. 게이트 온 전압은 트랜지스터가 턴-온(turn-on)되는 전압으로 설정되며, 게이트 오프 전압은 트랜지스터가 턴-오프(turn-off)되는 전압으로 설정된다. n 채널 트랜지스터(NMOS)의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 하이 전압(VGH) 보다 낮은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. p 채널 트랜지스터(PMOS)의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.The gate signal of the transistor used as the switching elements swings between the gate on voltage and the gate off voltage. The gate-on voltage is set to a voltage at which the transistor is turned-on, and the gate-off voltage is set at a voltage at which the transistor is turned off. In the case of an n-channel transistor (NMOS), the gate-on voltage is a gate high voltage (VGH) and the gate-off voltage is a gate low voltage (VGL) have. In the case of a p-channel transistor (PMOS), the gate-on voltage may be the gate-low voltage (VGL) and the gate-off voltage may be the gate high voltage (VGH).

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 전계 발광 표시장치는 유기 발광 물질을 포함한 유기발광 표시장치를 중심으로 설명한다. 본 발명의 기술적 사상은 유기발광 표시장치에 국한되지 않고, 무기발광 물질을 포함한 무기발광 표시장치에 적용될 수 있다.Various embodiments of the present invention will now be described in detail with reference to the accompanying drawings. In the following embodiments, an electroluminescent display device will be described mainly with respect to an organic light emitting display device including an organic light emitting material. The technical idea of the present invention is not limited to the organic light emitting display, but can be applied to an inorganic light emitting display including an inorganic light emitting material.

도 1 및 도 2는 본 발명의 실시예에 따른 전계 발광 표시장치와 그 구동 방법을 보여 주는 도면들이다. 1 and 2 are views illustrating an electroluminescent display device and a driving method thereof according to an embodiment of the present invention.

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 전계 발광 표시장치는 표시패널(100)과, 표시패널 구동회로를 포함한다. 1 and 2, an electroluminescent display device according to an embodiment of the present invention includes a display panel 100 and a display panel driving circuit.

표시패널(100)의 화면은 입력 영상을 표시하는 픽셀 어레이(AA)를 포함한다. 픽셀 어레이(AA)는 다수의 데이터 라인들(102), 데이터 라인들(102)과 교차되는 다수의 게이트 라인들(104), 및 매트릭스 형태로 배치되는 픽셀들을 포함한다. The screen of the display panel 100 includes a pixel array AA for displaying an input image. The pixel array AA includes a plurality of data lines 102, a plurality of gate lines 104 intersecting with the data lines 102, and pixels arranged in a matrix form.

픽셀들 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들(101) 각각은 도 3과 같은 픽셀 회로를 포함한다. 픽셀 회로는 도 2에 도시된 바와 같이 초기화된 후, Vth 센싱(sensing) 및 홀딩(holding) 단계를 거쳐, 데이터 기입 단계 및 발광 단계 동작한다. 픽셀 데이터는 어드레싱된 픽셀에 기입된다. Each of the pixels may be divided into a red subpixel, a green subpixel, and a blue subpixel for color implementation. Each of the pixels may further include a white subpixel. Each of the subpixels 101 includes a pixel circuit as shown in Fig. The pixel circuit is initialized as shown in FIG. 2, and then operates in a data writing step and a light emitting step via Vth sensing and holding steps. The pixel data is written to the addressed pixel.

표시패널(100) 상에 터치 센서들이 배치될 수 있다. 터치 입력은 별도의 터치 센서들을 이용하여 센싱되거나 픽셀들을 통해 센싱될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 채널(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다. Touch sensors may be disposed on the display panel 100. The touch input may be sensed using separate touch sensors or may be sensed through pixels. The touch sensors may be implemented as in-cell type touch sensors disposed on a screen of a display panel or embedded in a pixel array as an on-cell type or an add-on type .

표시패널 구동회로(110, 120)는 데이터 구동부(110)와 게이트 구동부(120)를 구비한다. 데이터 구동부(110)와 데이터 라인들(102) 사이에 도시되지 않은 디멀티플렉서(Demultiplexer, DEMUX)가 배치될 수 있다. The display panel drive circuits 110 and 120 include a data driver 110 and a gate driver 120. A demultiplexer (DEMUX) not shown may be disposed between the data driver 110 and the data lines 102.

표시패널 구동회로(110, 120)는 타이밍 콘트롤러(Timing controller, TCON)(130)의 제어 하에 표시패널(100)의 픽셀 라인을 어드레싱(addressing)하여 픽셀들에 입력 영상의 데이터를 기입하고 픽셀들을 발광시킨다. 표시패널 구동회로(110, 120)는 터치 센서들을 구동하기 위한 터치 센서 구동부를 더 구비할 수 있다. 터치 센서 구동부는 도 1에서 생략되어 있다. 모바일 기기나 웨어러블 기기에서 데이터 구동부(110), 타이밍 콘트롤러(130) 등이 하나의 집적 회로에 집적될 수 있다. The display panel driving circuits 110 and 120 address the pixel lines of the display panel 100 under the control of a timing controller (TCON) 130 to write the data of the input image to the pixels, And emits light. The display panel driving circuits 110 and 120 may further include a touch sensor driving unit for driving the touch sensors. The touch sensor driving unit is omitted in Fig. The data driver 110, the timing controller 130, and the like in the mobile device or the wearable device can be integrated into one integrated circuit.

데이터 구동부(110)는 디지털-아날로그 변환기(Digital to Analog converter, 이하 DAC라 함)를 이용하여 매 프레임 기간마다 타이밍 콘트롤러(130)로부터 수신되는 입력 영상의 디지털 데이터를 감마 보상 전압으로 변환하여 데이터 신호의 전압(이하, “데이터 전압”이라 함)을 출력한다. 데이터 전압은 데이터 라인(102)을 통해 픽셀들에 인가된다. 디멀티플렉서는 다수의 스위치 소자들을 이용하여 데이터 구동부(110)와 데이터 라인들(102) 사이에 배치되어 데이터 구동부(110)로부터 출력되는 데이터 전압을 데이터 라인들(102)로 분배한다. 디멀티플렉서에 의해 데이터 구동부(110)의 한 채널이 다수의 데이터 라인들로 분배되기 때문에 데이터 라인들(102)의 개수가 감소될 수 있다. The data driver 110 converts the digital data of the input image received from the timing controller 130 every frame period into a gamma compensation voltage using a digital-to-analog converter (DAC) (Hereinafter referred to as " data voltage "). The data voltage is applied to the pixels through the data line 102. The demultiplexer is disposed between the data driver 110 and the data lines 102 using a plurality of switch elements and distributes the data voltages output from the data driver 110 to the data lines 102. The number of data lines 102 can be reduced because one channel of the data driver 110 is divided into a plurality of data lines by the demultiplexer.

게이트 구동부(120)는 액티브 영역의 트랜지스터 어레이와 함께 표시패널(100) 상의 베젤(bezel) 영역 상에 직접 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호를 게이트 라인들(104)로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트시킴으로써 그 신호들을 게이트 라인들(104)에 순차적으로 공급할 수 있다. 게이트 신호는 도 4에 도시된 바와 같이 스캔 신호(SCAN1~SCAN4)와 발광 제어 신호(이하, “EM 신호”라 함)를 포함할 수 있다. 도 2에서 “EM ON”은 픽셀 회로의 제2 스위치 소자(S2)가 게이트 온 전압(VGH)의 EM 신호(EM)에 따라 턴-온(turn-on)되어 VDD와 OLED 사이에 전류 패스가 형성된 상태를 의미한다. “EM OFF”는 픽셀 회로의 제2 스위치 소자(S2)가 게이트 오프 전압(VGL)의 EM 신호(EM)에 따라 턴-오프(turn-off)되어 VDD와 OLED 사이에 전류 패스가 차단된 비발광 상태를 의미한다.The gate driver 120 may be implemented as a gate in panel (GIP) circuit formed directly on the bezel region on the display panel 100 together with the transistor array of the active region. The gate driver 120 outputs a gate signal to the gate lines 104 under the control of the timing controller 130. The gate driver 120 may sequentially shift the gate signals to the gate lines 104 by shifting the gate signals using a shift register. The gate signal may include scan signals SCAN1 to SCAN4 and an emission control signal (hereinafter referred to as " EM signal ") as shown in FIG. In Fig. 2, " EM ON " means that the second switch element S2 of the pixel circuit is turned on according to the EM signal EM of the gate-on voltage VGH so that a current path between VDD and OLED Means a formed state. "EM OFF" means that the second switch element S2 of the pixel circuit is turned off according to the EM signal EM of the gate-off voltage VGL so that the current path between the VDD and the OLED is blocked Emitting state.

타이밍 콘트롤러(130)는 도시하지 않은 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터(DATA)와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭 신호(DCLK) 및 데이터 인에이블신호(DE) 등을 포함한다. The timing controller 130 receives digital video data (DATA) of an input video from a host system (not shown) and a timing signal synchronized with the digital video data (DATA). The timing signal includes a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a clock signal DCLK, and a data enable signal DE.

호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기, 웨어러블 기기 중 어느 하나일 수 있다.The host system can be any one of a TV (Television) system, a set-top box, a navigation system, a personal computer (PC), a home theater system, a mobile device, and a wearable device.

타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호, 디멀티플렉서의 동작 타이밍을 제어하기 위한 스위치 제어신호, 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생하여 표시패널 구동회로(110, 120)의 동작 타이밍을 제어할 수 있다. 타이밍 콘트롤러(130)로부터 출력된 게이트 타이밍 제어신호의 전압 레벨은 도시하지 않은 레벨 시프터(Level shifter)를 통해 게이트 온 전압과 게이트 오프 전압으로 변환되어 게이트 구동부(120)에 공급될 수 있다. 레벨 시프터는 게이트 타이밍 제어신호의 로우 레벨 전압(low level voltage)을 게이트 로우 전압(VGL)으로 변환하고, 게이트 타이밍 제어신호의 하이 레벨 전압(high level voltage)을 게이트 하이 전압(VGH)으로 변환한다. The timing controller 130 generates a data timing control signal for controlling the operation timing of the data driver 110 based on the timing signals Vsync, Hsync and DE received from the host system, a switch control for controlling the operation timing of the demultiplexer And a gate timing control signal for controlling the operation timing of the gate driving unit 120 so that the operation timing of the display panel driving circuits 110 and 120 can be controlled. The voltage level of the gate timing control signal output from the timing controller 130 may be converted to a gate-on voltage and a gate-off voltage through a level shifter (not shown) and supplied to the gate driver 120. The level shifter converts the low level voltage of the gate timing control signal to the gate low voltage VGL and converts the high level voltage of the gate timing control signal to the gate high voltage VGH .

본 발명의 표시장치는 도 2에 도시된 바와 같이 화면을 다수의 블록들로 분할 구동될 수 있다. 도 3은 1 블록에 포함된 픽셀 회로를 간략하게 보여 주는 회로도이다. 도 3의 예는 하나의 블록에 네 개의 픽셀 라인들(L1~L4)이 배치되었으나 이에 한정되지 않는다. 블록 각각에 두 개 이상의 픽셀 라인이 배치될 수 있다. 도 4는 도 3에 도시된 픽셀들의 구동 방법을 보여 주는 파형도이다. The display device of the present invention can be driven by dividing the screen into a plurality of blocks as shown in FIG. 3 is a circuit diagram briefly showing a pixel circuit included in one block. In the example of FIG. 3, four pixel lines (L1 to L4) are arranged in one block, but it is not limited thereto. More than two pixel lines may be arranged in each block. 4 is a waveform diagram showing a method of driving the pixels shown in FIG.

도 2 내지 도 4를 참조하면, 표시패널 구동회로(110, 120)는 적어도 둘 이상의 블록들(BL1~BL5)로 분할될 수 있다. 블록들(BL1~BL5)은 둘 이상의 픽셀 라인들(L1~L4)을 포함한다. 픽셀 라인들(L1~L4) 각각은 게이트 라인 방향을 따라 배열된 픽셀들을 포함한다. 1 픽셀 라인의 픽셀들은 스캔 신호가 인가되는 게이트 라인을 공유하여 이 게이트 라인으로부터의 스캔 신호에 따라 동시에 어드레싱되어 픽셀 데이터의 데이터 전압을 공급 받는다.Referring to FIGS. 2 to 4, the display panel driving circuits 110 and 120 may be divided into at least two blocks BL1 to BL5. The blocks BL1 to BL5 include two or more pixel lines L1 to L4. Each of the pixel lines L1 to L4 includes pixels arranged along the gate line direction. Pixels of one pixel line share a gate line to which a scan signal is applied and are simultaneously addressed according to a scan signal from the gate line to receive a data voltage of pixel data.

블록들(BL1~BL5) 내에서 스캔 신호가 순차적으로 인가될 수 있도록 게이트 라인(104)이 1 픽셀 라인씩 분리되어 있다. 블록들(BL1~BL5) 간에도 게이트 라인(104)이 분리된다. 반면에, 블록들(BL1~BL5) 내의 모든 픽셀들은 도 3에 도시된 바와 같이 EM 신호(EM)가 인가되는 EM 라인(103)을 공유한다. EM 라인(103)이 블록 내에서 모든 픽셀들에 연결되기 때문에 EM 라인(103)의 개수가 대폭 감소된다. EM 라인(103)은 블록 단위로 발광 타이밍이 시프트될 수 있도록 블록들(BL1~BL5) 간에 분리된다. The gate lines 104 are separated by one pixel line so that scan signals can be sequentially applied in the blocks BL1 to BL5. The gate line 104 is also disconnected between the blocks BL1 to BL5. On the other hand, all the pixels in the blocks BL1 to BL5 share the EM line 103 to which the EM signal EM is applied as shown in Fig. Since the EM line 103 is connected to all the pixels in the block, the number of EM lines 103 is greatly reduced. The EM line 103 is separated between the blocks BL1 to BL5 so that the light emission timings can be shifted on a block-by-block basis.

스캔 신호는 블록 단위로 구분되지 않고 1 픽셀 라인 단위로 구분되어 1 픽셀 라인씩 시프트되면서 게이트 라인들(104)에 순차적으로 공급되어 픽셀 데이터가 기입될 픽셀 라인을 1 라인씩 어드레싱한다. The scan signals are divided into units of one pixel line, and are sequentially supplied to the gate lines 104 while being shifted by one pixel line, so that the pixel lines to which the pixel data is to be written are addressed one by one.

EM 신호는 블록 내의 픽셀 라인들이 모두 어드레싱된 후, 그 블록 내의 모든 픽셀들에 동시에 공급된다. 블록들(BL1~BL5) 간에 EM 신호가 시프트될 수 있다. 예를 들어, 제1 블록(BL1)에 1 라인씩 픽셀들이 순차적으로 어드레싱되어 픽셀 데이터가 픽셀들에 기입된 후, 제1 블록(BL1)에 포함된 픽셀들에 제1 EM 신호가 동시에 인가된다. 이어서, 제2 블록(BL2)에 1 라인씩 픽셀들이 순차적으로 어드레싱되어 픽셀 데이터가 픽셀들에 기입된 후, 제2 블록(BL2)에 포함된 픽셀들에 EM 신호가 동시에 인가된다. 따라서, 제1 블록(BL1)의 픽셀들이 동시에 발광된 후, 제2 블록(BL2)의 픽셀들이 동시에 발광된다. The EM signal is supplied to all the pixels in the block simultaneously after all the pixel lines in the block are addressed. The EM signal can be shifted between the blocks BL1 to BL5. For example, after the pixels are sequentially addressed in the first block BL1 and the pixel data is written to the pixels, the first EM signal is simultaneously applied to the pixels included in the first block BL1 . Subsequently, the pixels are sequentially addressed one by one in the second block BL2, pixel data is written to the pixels, and then the EM signal is simultaneously applied to the pixels included in the second block BL2. Therefore, after the pixels of the first block BL1 are simultaneously emitted, the pixels of the second block BL2 are simultaneously emitted.

픽셀 회로는 도 3에 도시된 바와 같이 OLED, 구동 소자(DT), 스위치 소자들(S1, S2) 및 커패시터(Cst)를 포함한다. 구동 소자(DT)와 스위치 소자들(S1, S2)는 도 3에서 n 채널 트랜지스터로 구현될 수 있다. The pixel circuit includes an OLED, a driving element DT, switch elements S1 and S2 and a capacitor Cst as shown in Fig. The driving element DT and the switch elements S1 and S2 may be implemented as an n-channel transistor in FIG.

픽셀 회로들 각각에 데이터 전압(Vdata). 고전위 전압(VDD), 저전위 전압(VSS), 스캔 신호(SCAN1~SCAN4), 및 EM 신호(EM)가 공급된다. Data voltage (Vdata) on each of the pixel circuits. The high potential voltage VDD, the low potential voltage VSS, the scan signals SCAN1 to SCAN4, and the EM signal EM are supplied.

OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL) 등을 포함할 수 있으나 이에 한정되지 않는다. OLED는 제2 노드(n2)를 통해 구동 소자(DT)에 연결된 애노드, VSS 전극에 연결된 캐소드를 포함한 발광 소자이다. OLED의 캐소드에 VSS 전극을 통해 저전위 전압(VSS)이 인가된다. OLED는 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 결정되는 전류에 의해 발광된다. The OLED includes an organic compound layer formed between the anode and the cathode. The organic compound layer may include, but not limited to, a hole injection layer (HIL), a hole transport layer (HTL), a light emitting layer (EML), an electron transport layer (ETL), and an electron injection layer (EIL). The OLED is a light emitting element including an anode connected to the driving element DT through the second node n2, and a cathode connected to the VSS electrode. A low potential voltage (VSS) is applied to the cathode of the OLED through the VSS electrode. The OLED is emitted by a current determined according to the gate-source voltage (Vgs) of the driving element DT.

구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 OLED의 전류를 조절하여 OLED를 구동한다. 구동 소자(DT)는 제1 노드(n1)에 연결된 게이트, 제2 스위치 소자(S2)를 통해 고전위 전압(VDD)이 공급되는 제1 전극(또는 드레인), 및 제2 노드(n2)를 통해 OLED의 애노드에 연결된 제2 전극(또는 소스)을 포함한다. 커패시터(Cst)는 제1 및 제2 노드(n1, n2)를 통해 구동 소자(DT)의 게이트와 소스 사이에 연결된다.The driving device DT drives the OLED by adjusting the current of the OLED according to the gate-source voltage Vgs. The driving element DT has a gate connected to the first node n1, a first electrode (or a drain) to which a high potential voltage VDD is supplied through the second switch element S2 and a second node n2 (Or source) connected to the anode of the OLED through the first electrode. The capacitor Cst is connected between the gate and the source of the driving element DT through the first and second nodes n1 and n2.

제1 스위치 소자(S1)는 스캔 신호(SCAN1~SCAN4)에 따라 턴-온(turn-on)되어 데이터 전압(Vdata)을 제1 노드(n1)에 연결된 구동 소자(DT)의 게이트에 공급한다. 제1 스위치 소자(S1)는 제1 스캔 신호(SCAN1)가 인가되는 게이트 라인(104)에 연결된 게이트, 데이터 라인(102)에 연결된 제1 전극, 및 제1 노드(n1)에 연결된 제2 전극을 포함한다. The first switch element S1 is turned on according to the scan signals SCAN1 to SCAN4 to supply the data voltage Vdata to the gate of the driving element DT connected to the first node n1 . The first switch element S1 includes a gate connected to the gate line 104 to which the first scan signal SCAN1 is applied, a first electrode connected to the data line 102, and a second electrode connected to the first node n1. .

제2 스위치 소자(S2)는 EM 신호(EM)에 따라 VDD 라인(105)과 구동 소자(DT) 간의 전류 패스를 스위칭한다. 고전위 전압(VDD)은 VDD 라인(105)에 공급된다. 제2 스위치 소자(S2)는 EM 신호(EM)가 인가되는 EM 라인(103)에 연결된 게이트, VDD 라인(105)에 연결된 제1 전극, 및 구동 소자(DT)의 제1 전극에 연결된 제2 전극을 포함한다. The second switching element S2 switches the current path between the VDD line 105 and the driving element DT in accordance with the EM signal EM. The high-potential voltage VDD is supplied to the VDD line 105. [ The second switch element S2 has a gate connected to the EM line 103 to which the EM signal EM is applied, a first electrode connected to the VDD line 105 and a second electrode connected to the second electrode of the drive element DT, Electrode.

이 픽셀 회로는 도 5 내지 도 14에 도시된 바와 같이 데이터 전압(Vdata)으로 초기화된 후, 구동 소자(DT)의 문턱 전압을 센싱하여 내부 보상 방법으로 구동된다. This pixel circuit is initialized to the data voltage (Vdata) as shown in Figs. 5 to 14, and then is driven by the internal compensation method by sensing the threshold voltage of the driving element DT.

OLED의 애노드 전압이 OLED의 문턱 전압을 넘으면 OLED에서 전류가 흐르고 커패시터(Cst)에 이전 애노드 전압과 상관없이 균일한 전압이 충전된다. 이 후 데이터 전압을 낮추면 커패시터(Cst)에 의하여 OLED의 애노드 전압이 낮아져 OLED의 애노드 전압이 균일하게 초기화 된다. 본 발명은 이러한 초기화 방법을 바탕으로 OLED를 초기화하기 위하여 데이터 라인(102)을 통해 픽셀 회로에 인가되는 데이터 전압을 적절히 조절함으로써 초기화 전압 배선과 이에 연결된 트랜지스터 없이 픽셀들을 초기화할 수 있다. When the anode voltage of the OLED exceeds the threshold voltage of the OLED, a current flows in the OLED and the capacitor Cst is charged with a uniform voltage irrespective of the previous anode voltage. Then, when the data voltage is lowered, the anode voltage of the OLED is lowered by the capacitor Cst so that the anode voltage of the OLED is uniformly initialized. The present invention can initialize the pixels without initialization voltage wiring and the transistor connected thereto by appropriately adjusting the data voltage applied to the pixel circuit through the data line 102 in order to initialize the OLED based on this initialization method.

픽셀 회로는 초기화 단계, Vth 센싱(sensing) 단계, Vth 홀딩(holding) 단계, 데이터 기입 단계 및 발광 단계 동작한다. 초기화 단계는 OLED의 애노드 전압을 일정 전압(Vref-Vth) 이하로 낮춘다. 본 발명은 초기화 단계에서 데이터 전압(Vdata)과 커패시터 커플링(Capacitor coupling)을 이용하여 OLED의 애노드 전압을 초기화한다. 　초기화 단계에서 OLED의 애노드 전압을 낮게 설정하면, Vth 센싱 단계에서 구동 소자의 게이트 전압(Vg)이 기준 전압(Vref)이고 OLED의 초기 애노드 전압이 구동 소자(DT)의 Vgs가 문턱전압을 넘을 정도로 낮기 때문에 구동 소자(DT)에서 전류가 발생하여 OLED의 애노드 전압이 상승된다. OLED의 애노드 전압이 Vref-Vth에 도달되면 구동 소자(DT)는 턴-오프되기 때문에 구동 소자(DT)에서 전류가 발생하지 않고 커패시터(Cst)에 구동 소자(DT)의 문턱 전압(Vth)이 저장된다. 초기화 단계에서 OLED의 애노드 전압을 낮추기 위하여 설정된 전압이 기준 전압(Vref)이다. The pixel circuit operates in an initialization step, a Vth sensing step, a Vth holding step, a data write step, and a light emission step. The initialization step lowers the anode voltage of the OLED to a constant voltage (Vref-Vth) or less. The present invention initializes the anode voltage of the OLED using a data voltage (Vdata) and a capacitor coupling in the initialization step. When the anode voltage of the OLED is set to a low level in the initialization step, the gate voltage Vg of the driving device is the reference voltage Vref and the initial anode voltage of the OLED becomes sufficiently high that the Vgs of the driving device DT exceeds the threshold voltage Current is generated in the driving element DT, and the anode voltage of the OLED is raised. When the anode voltage of the OLED reaches Vref-Vth, since the driving element DT is turned off, no current is generated in the driving element DT and the threshold voltage Vth of the driving element DT is applied to the capacitor Cst . In the initialization step, the voltage set to lower the anode voltage of the OLED is the reference voltage (Vref).

Vth 홀딩 단계는 Vth 센싱 시간과 데이터 기입 단계 사이의 시간 간격이 블록들 내의 픽셀 라인들 간에 편차가 있을 수 있다. Vth 홀딩 단계는 이러한 편차를 줄여 블록 분할 구동 방법으로 블록 딤(block dim)을 개선한다. 　In the Vth holding step, the time interval between the Vth sensing time and the data writing step may be varied between the pixel lines in the blocks. The Vth holding step improves the block dim with the block division driving method by reducing the deviation.

Vth 홀딩 단계는 Vth 센싱 시간과 데이터 기입을 위한 비발광(EM OFF) 단계 사이의 시간 간격으로 블록 내의 픽셀 라인들 간 발생하는 Vth 센싱 단계부터 데이터 기입 단계 까지의 시간 차에 의하여 발생할 수 있는 블록 딤(block dim)을 개선하는데 도움을 줄 수 있다.The Vth holding step is a time interval between the Vth sensing time and the non-light emitting (EMOFF) step for writing data. The Vth holding step is a blocking step that occurs due to the time difference from the Vth sensing step to the data writing step, which can help improve the block dim.

Vth 센싱 단계에서 애노드 전압이 구동 소자(DT)의 문턱 전압(Vth) 에 따라 다르게 형성된다. 데이터 기입 단계에서 데이터 전압(Vdata)이 구동 소자(DT)의 게이트와 커패시터(Cst)에 인가되면 구동 소자(DT)의 문턱 전압(Vth)에 따라 구동 소자(DT)의 Vgs가 다르게 되어 픽셀들 간 구동 소자(DT)의 편차가 보상된다. 구동 소자의 문턱 전압(Vth)이 보상된 구동 소자(DT)의 Vgs가 커패시터(Cst)에 저장되고, 발광 단계에서 구동 소자(DT)의 Vgs로 OLED가 발광된다.In the Vth sensing step, the anode voltage is formed differently according to the threshold voltage Vth of the driving device DT. When the data voltage Vdata is applied to the gate of the driving element DT and the capacitor Cst in the data writing step, the Vgs of the driving element DT becomes different according to the threshold voltage Vth of the driving element DT, The deviation of the inter-driver element DT is compensated. The Vgs of the driving element DT in which the threshold voltage Vth of the driving element is compensated is stored in the capacitor Cst and the OLED is emitted in Vgs of the driving element DT in the light emitting step.

도 5 내지 도 14는 본 발명의 실시예에 따른 픽셀 회로의 동작을 단계적으로 보여 주는 도면들이다. 도 5 내지 도 14에서, “Vg”는 구동 소자(DT)의 게이트 전압, “Vd”는 구동 소자(DT)의 드레인 전압, “Vs”는 구동 소자(DT)의 소스 전압을 각각 나타낸다. 구동 소자(DT)의 소스 전압(Vs)은 OLED의 애노드 전압과 같다. 도 15에서 “Vanode”는 OLED의 애노드 전압이다. 5 to 14 are diagrams showing the operation of the pixel circuit according to the embodiment of the present invention in a step-by-step manner. 5 to 14, "Vg" indicates the gate voltage of the driving element DT, "Vd" indicates the drain voltage of the driving element DT, and "Vs" indicates the source voltage of the driving element DT. The source voltage Vs of the driving element DT is equal to the anode voltage of the OLED. In Fig. 15, " Vanode " is the anode voltage of the OLED.

도 5를 참조하면, T01 단계는 제2 스위치 소자(S2)가 EM 신호(EM)의 VGH에 따라 온 상태를 유지한 상태에서 커패시터(Cst)에 충전된 이전 프레임 기간에 충전한 데이터 전압(이하, “이전 데이터 전압”이라 함)으로 구동 소자(DT)가 턴-온되어 OLED가 발광되는 기간이다. OLED는 이전 데이터 전압에 따라 결정된 구동 소자(DT)의 Vgs에 따라 발생되는 전류로 발광된다. T01 단계에서 구동 소자(DT)와 제2 스위치 소자(S2)는 턴-온(turn-on)되어 OLED에 전류를 공급한다. 반면에, T01 단계에서 스캔 신호(SCAN1~SCAN4)의 전압은 VGL을 유지하여 제1 스위치 소자(S1)는 턴-오프(turn-off)된다. Referring to FIG. 5, in step T01, the data voltage (hereinafter referred to as " data voltage ") charged in the previous frame period charged in the capacitor Cst in the state in which the second switch element S2 maintains the ON state according to the VGH of the EM signal EM , &Quot; previous data voltage "), the driving element DT is turned on and the OLED emits light. The OLED emits light with a current generated in accordance with Vgs of the driving element DT determined according to the previous data voltage. In step T01, the driving device DT and the second switching device S2 are turned on to supply current to the OLED. On the other hand, in step T01, the voltage of the scan signals SCAN1 to SCAN4 is maintained at VGL so that the first switch device S1 is turned off.

T01 단계에서, 픽셀 회로의 주요 노드 전압은 Ve = VGH, Vd = VDD 이고, Vg와 Vs는 이전 데이터 전압(Vdata)에 따라 달라진다. In step T01, the main node voltages of the pixel circuits are Ve = VGH, Vd = VDD, and Vg and Vs depend on the previous data voltage Vdata.

도 6 내지 도 8은 픽셀 회로의 초기화 단계(T02~T04)이다. 초기화 단계(T02~T04) 동안, EM 신호(EM)는 VGL로 반전되어 제2 스위치 소자(T2)가 턴-오프된다. 초기화 단계(T02~T04)은 EM 신호(EM)가 VGL로 반전되는 제1 초기화 단계(T02), 데이터 전압(Vdata)이 최상위 계조 전압(Vw)까지 높아지는 제2 초기화 단계(T03), 및 데이터 전압(Vdata)이 소정의 기준 전압(Vref)까지 낮아지는 제2 초기화 단계(T04)으로 나뉘어진다. 6 to 8 are initialization steps (T02 to T04) of the pixel circuit. During the initialization steps (T02 to T04), the EM signal EM is inverted to VGL and the second switch element T2 is turned off. The initializing steps T02 to T04 include a first initializing step T02 in which the EM signal EM is inverted to VGL, a second initializing step T03 in which the data voltage Vdata is raised to the highest grayscale voltage Vw, And a second initialization step T04 in which the voltage Vdata is lowered to a predetermined reference voltage Vref.

도 6을 참조하면, T02 단계는 EM 신호(EM)가 VGL로 반전되고 스캔 신호(SCAN1~SCAN4)가 VGL로 유지되는 제1 초기화 단계다. T02 단계에서 제1 스위치 소자(S1)는 오프 상태를 유지한다. T02 단계에서, 데이터 전압(Vdata)은 이전 데이터 전압을 유지한다. 제2 스위치 소자(S2)는 EM 신호(EM)의 VGL에 따라 턴-오프되어 OLED로 흐르는 전류 패스를 차단한다. 따라서, T02 단계에서 OLED가 턴-오프되어 발광되지 않는다. Referring to FIG. 6, step T02 is a first initialization step in which the EM signal EM is inverted to VGL and the scan signals SCAN1 to SCAN4 are held at VGL. In the step T02, the first switch element S1 maintains the off state. In the T02 step, the data voltage (Vdata) holds the previous data voltage. The second switch element S2 is turned off according to the VGL of the EM signal EM to cut off the current path to the OLED. Therefore, the OLED is turned off at step T02, so that no light is emitted.

T02 단계에서, 픽셀 회로의 주요 노드 전압은 Ve = VGL이고, Vd와 Vs는 OLED의 문턱 전압(Vth)으로 변한다. 그리고 Vg는 이전 데이터 전압(Vdata)을 유지한다. In the T02 step, the main node voltage of the pixel circuit is Ve = VGL, and Vd and Vs change to the threshold voltage (Vth) of the OLED. And Vg holds the previous data voltage (Vdata).

한편, 발광 단계에서 OLED의 애노드 전압은 OLED의 문턱 전압(OLED Vth) 이상이다. 이 때, EM 신호(EM)를 VGL로 나주면 OLED 전류로 인하여 애노드 전압이 떨어진다. 그런데 OLED의 애노드 전압이 문턱 전압(OLED Vth)이 되면 더 이상 OLED 전류가 발생하지 않아 애노드 전압은 OLED의 문턱 전압(OLED Vth)으로 된다. Vd가 애노드 전압인 것은 이 시점에 구동 소자(DT)는 턴-온된 상태이기 때문이다. Meanwhile, in the light emitting step, the anode voltage of the OLED is equal to or higher than the threshold voltage (OLED Vth) of the OLED. At this time, if the EM signal EM is given as VGL, the anode voltage drops due to the OLED current. However, when the anode voltage of the OLED becomes the threshold voltage (OLED Vth), the OLED current no longer occurs, so that the anode voltage becomes the threshold voltage (OLED Vth) of the OLED. The reason why Vd is the anode voltage is that the driving element DT is turned on at this point.

도 7을 참조하면, T03 단계는 데이터 전압(Vdata)이 OLED의 턴-온 전압으로 상승하는 제2 초기화 단계다. OLED의 턴-온 전압은 최상위 계조 전압(Vw)일 수 있으나 OLED가 턴-온될 수 있는 전압이면 어느 계조의 전압이어도 가능하므로 최상위 계조 전압에 한정되는 않는다. 이 때, OLED가 턴-온되어 일시적으로 발광한다. 최상위 계조는 픽셀 데이터의 최상위 계조(또는 White 계조)이다. 8 bit 데이터의 경우, 최상위 계조 전압(Vw)은 계조 255의 목표 전압(target voltage)이다. Referring to FIG. 7, step T03 is a second initialization step in which the data voltage Vdata rises to the turn-on voltage of the OLED. The turn-on voltage of the OLED can be the highest grayscale voltage (Vw), but it can be any grayscale voltage as long as the OLED can turn on. At this time, the OLED is turned on to emit light temporarily. The highest gradation is the highest gradation (or White gradation) of the pixel data. In the case of 8-bit data, the highest gradation voltage Vw is the target voltage of the gradation 255. [

T03 단계에서 EM 신호(EM)는 VGL을 유지하고, 스캔 신호(SCAN1~SCAN4)는 VGH로 반전된다. T03 단계에서 제1 스위치 소자(S1)는 스캔 신호(SCAN1~SCNA4)는 턴-온되어 데이터 전압(Vdata)을 구동 소자(DT)의 게이트와 커패시터(Cst)에 인가한다. 따라서, T03 단계에서 Vg는 최상위 계조 전압(Vw)으로 상승하여 구동 소자(DT)가 턴-온되고, 커패시터 커플링으로 인하여 Vs가 OLED의 문턱 전압(OLED Vth)에 도달하고 Vd도 OLED의 문턱 전압(OLED Vth)으로 변한다. T03 단계에서 Ve는 VGL이다. In step T03, the EM signal EM maintains VGL and the scan signals SCAN1 through SCAN4 are inverted to VGH. In step T03, the first switch element S1 turns on the scan signals SCAN1 to SCNA4 to apply the data voltage Vdata to the gate of the driving element DT and the capacitor Cst. Accordingly, in the step T03, Vg rises to the highest grayscale voltage Vw and the driving element DT is turned on. As a result of the capacitor coupling, Vs reaches the threshold voltage of the OLED (OLED Vth) Voltage (OLED Vth). At step T03 Ve is VGL.

도 8을 참조하면, T04 단계는 데이터 전압(Vdata)이 소정의 기준 전압(Vref)으로 낮아지는 제3 초기화 단계다. 이 때, OLED의 애노드 전압 즉, Vs가 기준 전압(Vref)으로 초기화되어 OLED가 턴-오프된다. T04 단계에서 EM 신호(EM)는 VGL을 유지하고, 스캔 신호(SCAN1~SCAN4)는 VGH를 유지한다. Referring to FIG. 8, step T04 is a third initialization step in which the data voltage Vdata is lowered to a predetermined reference voltage Vref. At this time, the anode voltage of the OLED, that is, Vs is initialized to the reference voltage Vref, and the OLED is turned off. In step T04, the EM signal EM maintains VGL and the scan signals SCAN1 through SCAN4 maintain VGH.

기준 전압(Vref)은 구동 소자(DT)의 문턱 전압(Vth)이 센싱될 때 OLED의 애노드 전압(Vref-Vth)이 상승하는데, 이 때 애노드 전압이 OLED의 문턱 전압(OLED Vth)을 넘지 않는 전압으로 설정되어야 한다. 예를 들어, 기준 전압(Vref)은 OLED가 턴-오프되는 최하위 계조 전압으로 설정될 수 있으나 이에 한정되지 않다. 최하위 계조는 픽셀 데이터의 최하위 계조(또는 Black 계조)이다. The reference voltage Vref increases when the threshold voltage Vth of the driving device DT is sensed and the anode voltage Vref-Vth of the OLED rises when the anode voltage does not exceed the threshold voltage OLED Vth of the OLED Voltage should be set. For example, the reference voltage Vref may be set to the lowest gradation voltage at which the OLED is turned off, but is not limited thereto. The lowest gradation is the lowest gradation (or black gradation) of the pixel data.

T04 단계에서 Vg는 Vref이고, Vd는 OLED의 문턱 전압(OLED Vth) 보다 낮은 전압으로 변한다. Vs는 OLED Vth-(Cst/Ctot)(Vw-Vref) 이다. “Ctot”은 구동 소자(DT)의 소스와 OLED의 애노드에 연결된 전체 용량(Capacitance)를 나타낸다. Ctot은 Cst와 Coled를 포함한다. Coled는 OLED 양단 간 기생 용량이다. Ve는 VGL이다. In step T04, Vg is Vref, and Vd changes to a voltage lower than the threshold voltage (OLED Vth) of the OLED. Vs is OLED Vth- (Cst / Ctot) (Vw-Vref). &Quot; Ctot " represents the source of the driving device DT and the total capacitance connected to the anode of the OLED. Ctot includes Cst and Coled. Coled is the parasitic capacitance across the OLED. Ve is VGL.

도 9를 참조하면, T05 단계는 EM 신호(EM)가 VGH로 반전된다. T05 단계는 EM 신호(EM)와 스캔 신호(SCAN1~SCAN4)가 VGH를 유지할 때 구동 소자(Vth)의 문턱 전압(Vth)이 센싱되는 Vth 센싱 단계다. 데이터 전압(Vdata)은 T05 단계에서 Vref를 유지한다. 이 때, 제1 및 제2 스위치 소자(S1, S2)는 턴-온되어 Vs는 Vref-Vth로 변한다. Vth는 구동 소자(DT)의 문턱 전압이다. T05 단계에서, Vg = Vref, Vd = VDD, Ve = VGH 이다. Referring to FIG. 9, in step T05, the EM signal EM is inverted to VGH. The step T05 is a Vth sensing step in which the threshold voltage Vth of the driving element Vth is sensed when the EM signal EM and the scanning signals SCAN1 to SCAN4 hold VGH. The data voltage (Vdata) maintains Vref in step T05. At this time, the first and second switch elements S1 and S2 are turned on and Vs changes to Vref-Vth. Vth is the threshold voltage of the driving element DT. In step T05, Vg = Vref, Vd = VDD, and Ve = VGH.

도 10을 참조하면, T06 단계는 EM 신호(EM)가 VGH로 반전되고 스캔 신호(SCAN1~SCAN4)는 VGL로 반전된다. T06 단계는 커패시터(Cst)에 센싱된 구동 소자의 문턱 전압(Vth)이 유지되는 기간이다. 이 때, 데이터 전압(Vdata)은 이전 블록의 픽셀들에 표시될 계조의 전압으로 발생된 후 최상위 계조 전압(Vw)으로 변환된 다음, 기준 전압(Vref)으로 변한다. 이 데이터 전압(Vdata)은 현재 블록에 속한 픽셀들의 주요 노드들에 영향을 주지 않는다. 제1 스위치 소자들(S1)은 스캔 신호(SCAN1~SCAN4)의 VGL에 따라 턴-오프된다. 따라서, T06 단계에서 데이터 전압이 구동 소자(DT)의 게이트 전압에 영향을 주지 않는다. Referring to FIG. 10, in step T06, the EM signal EM is inverted to VGH and the scan signals SCAN1 to SCAN4 are inverted to VGL. The step T06 is a period in which the threshold voltage Vth of the driving device sensed by the capacitor Cst is maintained. At this time, the data voltage Vdata is generated as the voltage of the gradation to be displayed in the pixels of the previous block, then converted to the highest gradation voltage Vw, and then changed to the reference voltage Vref. This data voltage (Vdata) does not affect the main nodes of the pixels belonging to the current block. The first switch elements S1 are turned off according to the VGL of the scan signals SCAN1 to SCAN4. Therefore, in step T06, the data voltage does not affect the gate voltage of the driving element DT.

T06 단계에서, 픽셀 회로의 주요 노드 전압은 Vg = Vref, Vd = VDD, Vs = Vref-Vth, Ve = VGH 이다. In step T06, the main node voltages of the pixel circuit are Vg = Vref, Vd = VDD, Vs = Vref-Vth, Ve = VGH.

도 11을 참조하면, T07 단계는 EM 신호(EM)가 VGL로 반전되고 스캔 신호(SCAN1~SCAN4)는 VGL로 유지되는 데이터 기입 직전 기간이다. 제1 및 제2 스위치 소자들(S1, S2)은 스캔 신호(SCAN1~SCAN4)와 EM 신호(EM)가 VGL이기 때문에 턴-오프된다. 이 때, 데이터 전압(Vdata)은 기준 전압(Vref)을 유지하나 현재 블록에 속한 픽셀들의 주요 노드들에 영향을 주지 않는다. Referring to FIG. 11, step T07 is a period immediately before data writing in which the EM signal EM is inverted to VGL and the scan signals SCAN1 to SCAN4 are held at VGL. The first and second switch elements S1 and S2 are turned off because the scan signals SCAN1 to SCAN4 and the EM signal EM are VGL. At this time, the data voltage Vdata maintains the reference voltage Vref but does not affect the main nodes of the pixels belonging to the current block.

T07 단계에서, Vd는 Vref-Vth 이하의 전압으로 변한다. T07 단계에서, Vg, Vs 및 Ve는 Vg = Vref, Vs = Vref-Vth, Ve = VGL 이다. In step T07, Vd changes to a voltage equal to or lower than Vref-Vth. In step T07, Vg, Vs and Ve are Vg = Vref, Vs = Vref-Vth, and Ve = VGL.

도 12를 참조하면, T08 단계는 EM 신호(EM)가 VGL로 유지되고 스캔 신호(SCAN1~SCAN4)가 순차적으로 VGH로 변하는 데이터 기입 기간이다. T08 단계에서, 현재 블록에 속한 픽셀 라인들이 순차적으로 시프트되는 스캔 신호(SCAN1~SCAN4)의 펄스에 따라 어드레싱되어 현재 블록의 픽셀들에 1 라인씩 순차적으로 표시하고자 하는 픽셀 데이터가 기입된다. T08 단계에서 제2 스위치 소자(S2)는 EM 신호(EM)의 VGL에 따라 오프 상태를 유지하고, 제1 스위치 소자(S1)는 스캔 신호(SCAN1~SCAN4)의 VGH 펄스에 따라 턴-온되어 데이터 전압(Vdata)을 구동 소자(DT)의 게이트와 커패시터(Cst)에 공급한다. 데이터 전압(Vdata)은 현재 프레임 데이터의 픽셀 데이터 전압이다. 데이터 전압(Vdata)은 최상위 계조 전압(Vw)과 기준 전압(Vref) 사이의 픽셀 데이터의 계조 전압이다. 따라서, 데이터 전압(Vdata)은 픽셀 데이터의 계조에 따라 달라진다. Referring to FIG. 12, step T08 is a data writing period in which the EM signal EM is held at VGL and the scan signals SCAN1 to SCAN4 sequentially change to VGH. In step T08, the pixel data to be sequentially displayed one line at a time is written into the pixels of the current block in accordance with the pulses of the scan signals SCAN1 to SCAN4 in which the pixel lines belonging to the current block are sequentially shifted. In step T08, the second switch element S2 maintains the off state according to the VGL of the EM signal EM, and the first switch element S1 is turned on according to the VGH pulse of the scan signals SCAN1 to SCAN4 And supplies the data voltage Vdata to the gate of the driving element DT and the capacitor Cst. The data voltage (Vdata) is the pixel data voltage of the current frame data. The data voltage Vdata is a gradation voltage of pixel data between the highest grayscale voltage Vw and the reference voltage Vref. Therefore, the data voltage Vdata depends on the gradation of the pixel data.

T08 단계에서, Vg는 Vdata로 변하고, Vd와 Vs는 Vref-Vth+(Cst/Ctot)(Vdata-Vref)으로 변한다. Ve는 VGL을 유지한다. In step T08, Vg changes to Vdata, and Vd and Vs change to Vref-Vth + (Cst / Ctot) (Vdata-Vref). Ve maintains VGL.

도 13을 참조하면, T09 단계는 EM 신호(EM)가 VGL로 유지되고 스캔 신호(SCAN1~SCAN4)가 VGL로 변하는 데이터 기입 직후 기간이다. T09 단계에서, 제1 및 제2 스위치 소자(S1, S2)는 턴-오프된다. 이 때, 데이터 전압(Vdata)은 최상위 계조 전압(Vw)으로 변한다. T09 단계에서 발생되는 데이터 전압(Vdata)은 현재 블록 데이터와는 상관 없는 다음 다음 블록의 초기화를 위한 데이터 전압이다.Referring to FIG. 13, step T09 is a period immediately after data writing in which the EM signal EM is held at VGL and the scan signals SCAN1 to SCAN4 are changed to VGL. In step T09, the first and second switch elements S1 and S2 are turned off. At this time, the data voltage Vdata changes to the highest grayscale voltage Vw. The data voltage (Vdata) generated in step T09 is a data voltage for initialization of the next block which is not related to the current block data.

T09 단계에서, Vg는 Vdata이고, Vd와 Vs는 Vref-Vth+(Cst/Ctot)(Vdata-Vref)으로 유지된다. Ve는 VGL을 유지한다. In step T09, Vg is Vdata, and Vd and Vs are maintained at Vref-Vth + (Cst / Ctot) (Vdata-Vref). Ve maintains VGL.

도 14를 참조하면, T10 단계는 EM 신호(EM)가 VGH로 반전되고 스캔 신호(SCAN1~SCAN4)가 VGL로 유지되는 발광 단계이다. T10 단계에서, T08 단계에서 제2 스위치 소자(S2)는 EM 신호(EM)의 VGH에 따라 턴-온되고 구동 소자(DT)는 Vgs에 따라 턴-온되어 OLED에 전류가 공급된다. 따라서, T10 단계에서 OLED는 발광된다. Referring to FIG. 14, step T10 is a light emission step in which the EM signal EM is inverted to VGH and the scan signals SCAN1 to SCAN4 are held at VGL. In step T10, in step T08, the second switch element S2 is turned on according to the VGH of the EM signal EM, and the driving element DT is turned on according to Vgs to supply current to the OLED. Thus, the OLED emits light in step T10.

T10 단계에서, Vg와 Vs는 Vdata이고, Vd는 VDD이다. Ve는 VGH이다. In step T10, Vg and Vs are Vdata and Vd is VDD. Ve is VGH.

도 15는 본 발명의 시뮬레이션 결과를 보여 주는 도면이다.15 is a diagram showing the simulation result of the present invention.

도 15에서 알 수 있는 바와 같이, 본 발명은 데이터 전압(Vdata)을 적정 전압으로 상승시켜 OLED의 애노드 전압(Vanode)의 상승을 유도하여 이전 프레임의 애노드 전압(Vanode)과 무관하게 동일한 전압이 커패시터(Cst)에 저장되게 한 후, 데이터 전압을 기준 전압(Vref)으로 낮추어 OLED의 애노드 전압을 일정 전압 이하로 하강시킴으로써 애노드 전압 초기화를 한다. 따라서, 본 발명은 초기화 전압이 인가되는 배선과, 이 배선에 연결된 트랜지스터 없이 픽셀들을 초기화할 수 있다.15, the present invention increases the data voltage (Vdata) to an appropriate voltage to induce an increase in the anode voltage (Vanode) of the OLED so that the same voltage, regardless of the anode voltage (Vanode) (Cst), the data voltage is lowered to the reference voltage (Vref), and the anode voltage is initialized by lowering the anode voltage of the OLED to a predetermined voltage or lower. Therefore, the present invention can initialize pixels without a wiring to which an initialization voltage is applied and a transistor connected to this wiring.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

100 : 표시패널 110 : 데이터 구동부
120 : 게이트 구동부 130 : 타이밍 콘트롤러
101 : 서브 픽셀 DT : 구동 소자
S1, S2 : 스위치 소자 Cst : 커패시터
OLED : 유기 발광 다이오드100: display panel 110: data driver
120: Gate driver 130: Timing controller
101: subpixel DT: driving element
S1, S2: Switch element Cst: Capacitor
OLED: Organic Light Emitting Diode

Claims

데이터 라인들과 게이트 라인들이 교차되고 다수의 서브 픽셀들이 배치된 표시패널;
데이터 신호를 상기 데이터 라인들에 공급하는 데이터 구동부; 및
스캔 신호와 발광 제어 신호게이트 신호를 게이트 라인들에 공급하는 게이트 구동부를 구비하고,
상기 서브 픽셀들 각각은 픽셀 회로를 포함하고,
상기 픽셀 회로는,
발광 소자를 구동하기 위한 구동소자;
상기 스캔 신호에 따라 상기 데이터 라인으로부터의 데이터 전압을 상기 구동 소자의 게이트에 인가하는 제1 스위치 소자;
상기 발광 제어 신호에 따라 고전위 전압원과 상기 구동 소자의 제1 전극 사이의 전류 패스를 스위칭하는 제2 스위치 소자; 및
상기 구동 소자의 게이트와 제2 전극 사이에 연결된 커패시터를 포함하고,
상기 발광 소자의 애노드가 상기 구동 소자의 제2 전극에 연결되며,
상기 픽셀 회로의 초기화 단계에서 상기 데이터 전압이 소정의 제1 전압으로 상승된 후, 상기 제1 전압 보다 낮은 제2 전압으로 변하는 전계 발광 표시장치. A display panel in which data lines and gate lines are crossed and a plurality of sub-pixels are arranged;
A data driver for supplying a data signal to the data lines; And
And a gate driver for supplying the scan signals and the emission control signal gate signals to the gate lines,
Each of the subpixels comprising a pixel circuit,
Wherein the pixel circuit comprises:
A driving element for driving the light emitting element;
A first switch element for applying a data voltage from the data line to the gate of the driving element in accordance with the scan signal;
A second switch element for switching a current path between a high potential voltage source and a first electrode of the driving element in accordance with the light emission control signal; And
And a capacitor connected between the gate and the second electrode of the driving element,
An anode of the light emitting element is connected to a second electrode of the driving element,
Wherein the data voltage changes to a second voltage lower than the first voltage after the data voltage is raised to a predetermined first voltage in an initialization step of the pixel circuit.

제 1 항에 있어서,
상기 초기화 단계는
상기 발광 제어 신호가 게이트 오프 전압으로 변하여 상기 제2 스위치가 턴-오프되고, 상기 스캔 신호가 상기 게이트 오프 전압인 제1 초기화 단계;
상기 발광 제어 신호가 게이트 오프 전압으로 유지되고, 상기 스캔 신호가 게이트 온 전압으로 반전되어 상기 제1 스위치 소자가 턴-온되는 제2 초기화 단계; 및
상기 발광 제어 신호가 게이트 오프 전압으로 유지되고, 상기 스캔 신호가 상기 게이트 온 전압으로 유지되는 제3 초기화 단계를 포함하고,
상기 데이터 전압이 상기 제2 초기화 단계에서 상기 제1 전압으로 상승하고 상기 제3 초기화 단계에서 상기 제2 전압으로 낮아지는 전계 발광 표시장치. The method according to claim 1,
The initialization step
A first initialization step in which the emission control signal changes to a gate off voltage and the second switch is turned off and the scan signal is the gate off voltage;
A second initialization step in which the emission control signal is maintained at a gate off voltage and the scan signal is inverted to a gate on voltage so that the first switch element is turned on; And
And a third initialization step in which the emission control signal is maintained at a gate off voltage and the scan signal is maintained at the gate on voltage,
Wherein the data voltage is raised to the first voltage in the second initialization step and lowered to the second voltage in the third initialization step.

제 1 항에 있어서,
상기 발광 소자는 상기 제1 초기화 단계에서 턴-오프된 후 상기 제2 초기화 단계에서 턴-온된 다음 상기 제3 초기화 단계에서 턴-오프되는 전계 발광 표시장치. The method according to claim 1,
Wherein the light emitting element is turned off in the first initialization step and then turned off in the second initialization step and then turned off in the third initialization step.

제 3 항에 있어서,
상기 제1 전압이 상기 발광 소자가 턴-온되는 전압으로 설정된 전계 발광 표시장치. The method of claim 3,
And the first voltage is set to a voltage at which the light emitting element is turned on.

제 4 항에 있어서,
상기 제2 전압이 상기 구동 소자의 문턱 전압이 센싱될 때 상기 발광 소자의 애노드 전압이 상기 발광 소자의 문턱 전압을 넘지 않는 전압으로 설정된 전계 발광 표시장치. 5. The method of claim 4,
And the anode voltage of the light emitting element is set to a voltage not exceeding a threshold voltage of the light emitting element when the second voltage is a threshold voltage of the driving element.

제 2 항에 있어서,
상기 픽셀 회로는,
상기 초기화 단계에서 초기화된 후, 상기 구동 소자의 문턱 전압 센싱 단계, 홀딩 단계, 데이터 기입 단계 및 발광 단계를 수행하고,
상기 구동 소자의 문턱 전압 센싱 단계에서 상기 발광 제어 신호가 상기 게이트 온 전압으로 반전되고 상기 스캔 신호가 상기 게이트 온 전압으로 유지되고,
상기 홀딩 단계에서 상기 발광 제어 신호가 상기 게이트 온 전압으로 유지되고 상기 스캔 신호가 상기 게이트 오프 전압으로 반전되는 전계 발광 표시장치. 3. The method of claim 2,
Wherein the pixel circuit comprises:
Performing a threshold voltage sensing step, a holding step, a data writing step, and a light emission step of the driving element after being initialized in the initialization step,
In the step of sensing the threshold voltage of the driving element, the emission control signal is inverted to the gate-on voltage and the scan signal is maintained at the gate-
Wherein the light emission control signal is maintained at the gate-on voltage and the scan signal is inverted to the gate-off voltage in the holding step.

제 5 항에 있어서,
상기 데이터 기입 단계에서 상기 발광 제어 신호가 상기 게이트 오프 전압으로 반전되고 상기 스캔 신호가 순차적으로 시프트되는 상기 게이트 온 전압의 펄스로 발생되고,
상기 발광 단계에서 상기 발광 제어 신호가 상기 게이트 온 전압으로 반전되고 상기 스캔 신호가 상기 게이트 오프 전압으로 유지되며,
상기 데이터 기입 단계에서 상기 스캔 신호의 상기 게이트 온 전압은 상기 데이터 전압의 계조 전압에 동기되고,
상기 계조 전압은 상기 제1 전압과 상기 제2 전압 사이의 전압인 전계 발광 표시장치. 6. The method of claim 5,
In which the light emission control signal is inverted to the gate off voltage and the scan signal is sequentially shifted,
The light emission control signal is inverted to the gate-on voltage and the scan signal is maintained at the gate-off voltage,
The gate-on voltage of the scan signal is synchronized with the gradation voltage of the data voltage in the data writing step,
Wherein the gradation voltage is a voltage between the first voltage and the second voltage.

제 1 항에 있어서,
상기 표시패널의 화면은 둘 이상의 블록들로 분할 구동되고,
상기 발광 제어 신호가 인가되는 EM 라인이 블록 내의 모든 픽셀 라인들에 공통으로 연결되고,
상기 스캔 신호가 인가되는 게이트 라인이 상기 블록 내의 픽셀 라인들 간에 분리되고 상기 블록들 간에 분리되며,
상기 EM 라인은 블록들 간에 분리되는 전계 발광 표시장치. The method according to claim 1,
Wherein the screen of the display panel is dividedly driven into two or more blocks,
The EM line to which the emission control signal is applied is commonly connected to all the pixel lines in the block,
The gate line to which the scan signal is applied is divided between the pixel lines in the block and separated from the blocks,
Wherein the EM line is separated between blocks.