KR20190043367A - Gate driving circuit and power switch control device comprising the same - Google Patents

Gate driving circuit and power switch control device comprising the same Download PDF

Info

Publication number
KR20190043367A
KR20190043367A KR1020170135348A KR20170135348A KR20190043367A KR 20190043367 A KR20190043367 A KR 20190043367A KR 1020170135348 A KR1020170135348 A KR 1020170135348A KR 20170135348 A KR20170135348 A KR 20170135348A KR 20190043367 A KR20190043367 A KR 20190043367A
Authority
KR
South Korea
Prior art keywords
current
power switch
gate
control signal
gate driving
Prior art date
Application number
KR1020170135348A
Other languages
Korean (ko)
Other versions
KR102028388B1 (en
Inventor
이경호
김기현
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020170135348A priority Critical patent/KR102028388B1/en
Priority to PCT/KR2018/012233 priority patent/WO2019078605A1/en
Publication of KR20190043367A publication Critical patent/KR20190043367A/en
Application granted granted Critical
Publication of KR102028388B1 publication Critical patent/KR102028388B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Power Conversion In General (AREA)

Abstract

The present invention relates to a power switch control device, which comprises: a PWM control unit for generating and outputting a plurality of control signals to control a soft switching operation of a power switch; and a gate driving circuit for adjusting a gate driving current by stages according to the plurality of control signals input by the PWM control unit in performing a turn-on or a turn-off operation of the power switch so as to drive the soft switching operation.

Description

게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치{GATE DRIVING CIRCUIT AND POWER SWITCH CONTROL DEVICE COMPRISING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a gate driving circuit and a power switch control device including the gate driving circuit.

본 발명은 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치에 관한 것으로, 더욱 상세하게는 전력 스위치의 턴 온 또는 턴 오프 동작 시, 게이트 구동전류를 단계적으로 조절하여 상기 전력 스위치의 소프트 스위칭(soft switching) 동작을 구동할 수 있는 전력용 MOSFET 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gate driving circuit and a power switch control apparatus including the gate driving circuit, and more particularly, The present invention relates to a power MOSFET gate drive circuit and a power switch control device including the same.

일반적으로 전력소자는 전력의 변환이나 제어를 수행하는 반도체 소자로서, 정류 다이오드, 전력 트랜지스터, 트라이액(triac) 등이 산업, 정보, 통신, 교통, 전력, 가정 등 각 분야에 다양하게 사용되고 있다.Generally, a power source is a semiconductor device that performs power conversion or control, and a rectifier diode, a power transistor, and a triac are widely used in various fields such as industry, information, communication, traffic, power, and home.

전력소자로는 대표적으로 MOSFET(metal oxide semiconductor field effect transistor), IGBT(insulated gate bipolar transistor), 전력 집적회로(IC) 등이 있으며, 이중에서 특히 고속 스위칭이 가능하고, 구동회로의 손실이 적은 전력용 MOSFET 스위치가 주목 받고 있다.As a power source, there are a metal oxide semiconductor field effect transistor (MOSFET), an insulated gate bipolar transistor (IGBT), and an electric power integrated circuit (IC), among which power switching is possible in particular, MOSFET switches are attracting attention.

이러한 전력용 MOSFET 스위치를 구동시키기 위해서는 가능한 한 고속으로 턴 온(turn on)/턴 오프(turn off)시킬 필요가 있다. 이를 위해, 전력용 MOSFET 스위치를 고속으로 구동하기 위한 게이트 구동회로가 필요하며, 상기 게이트 구동회로로 종래에 몇 가지가 제안되었다.In order to drive such a power MOSFET switch, it is necessary to turn on / turn off as fast as possible. To this end, a gate drive circuit for driving a power MOSFET switch at high speed is required, and several gate drive circuits have been conventionally proposed.

도 1은 종래 기술에 따른 전력용 MOSFET 게이트 구동회로의 일 예를 나타내는 도면이다. 도 1에 도시된 바와 같이, 종래의 MOSFET 게이트 구동회로(10)는 제1 프리 드라이버(11), P형 트랜지스터(12), 제1 저항 소자(13), 제2 프리 드라이버(14), N형 트랜지스터(15) 및 제2 저항 소자(16)를 포함할 수 있다.1 is a diagram showing an example of a power MOSFET gate drive circuit according to the related art. 1, a conventional MOSFET gate driving circuit 10 includes a first pre-driver 11, a P-type transistor 12, a first resistive element 13, a second pre-driver 14, N Type transistor 15 and a second resistance element 16. [

MOSFET 게이트 구동회로(10)는, PWM 제어부(20)에서 출력하는 펄스폭 제어신호에 따라 전력 스위치(30)의 스위칭 동작을 구동할 수 있다. 즉, MOSFET 게이트 구동회로(10)는 제1 프리 드라이버(11)을 통해 P형 트랜지스터(12)를 턴 온(turn on) 시키고, 제2 프리 드라이버(14)를 통해 N형 트랜지스터(15)를 턴 오프(turn off) 시켜 전력 스위치(30)의 턴 온(turn on) 동작을 구동할 수 있다.The MOSFET gate drive circuit 10 can drive the switching operation of the power switch 30 in accordance with the pulse width control signal output from the PWM control section 20. [ That is, the MOSFET gate driving circuit 10 turns on the P-type transistor 12 through the first pre-driver 11 and turns on the N-type transistor 15 through the second pre- Off of the power switch 30 to turn on the turn-on operation of the power switch 30.

또한, MOSFET 게이트 구동회로(10)는 제1 프리 드라이버(11)을 통해 P형 트랜지스터(12)를 턴 오프(turn off) 시키고, 제2 프리 드라이버(14)를 통해 N형 트랜지스터(15)를 턴 온(turn on) 시켜 전력 스위치(30)의 턴 오프(turn off) 동작을 구동할 수 있다.The MOSFET gate driving circuit 10 also turns off the P-type transistor 12 through the first pre-driver 11 and turns off the N-type transistor 15 through the second pre- And turn on the power switch 30 to turn it on.

그런데 종래의 게이트 구동회로를 이용한 전력 스위치에서, 턴 온(turn on) 동작 시, 드레인 전류(ID)가 피크가 되는 시점에서 리플(ripple) 현상이 발생하게 되고, 턴 오프(turn off) 동작 시, 드레인-소스 전압(VDS)이 피크가 되는 시점에서 리플 현상이 발생하게 된다. 이와 같이 밀러 효과(Miller effect)로 인해 발생되는 리플 성분인 스위칭 노이즈(switching noise)는 전력 스위치의 EMI(Electro Magnetic Interference) 특성을 나쁘게 하는 원인이 된다.However, in the power switch using the conventional gate driving circuit, ripple phenomenon occurs at the time when the drain current I D becomes a peak at the turn-on operation, and a turn-off operation A ripple phenomenon occurs at a point of time when the drain-source voltage V DS becomes a peak. The switching noise, which is a ripple component caused by the Miller effect, causes the EMI (Electro Magnetic Interference) characteristic of the power switch to deteriorate.

한편, 구동전류를 증가시켜 전력 스위치를 구동할 경우, 구동 주파수를 향상시키거나 스위칭 시간을 줄여서 스위칭 손실(switching loss)을 줄일 수 있지만 증가된 구동전류에 의해 리플 성분이 더욱 커지는 단점이 생긴다. 이처럼, 종래 기술에 따른 전력용 MOSFET 게이트 구동회로는 스위칭 손실과 EMI 특성 간에 트레이드 오프(trade off) 관계를 유지하고 있다. On the other hand, when the power switch is driven by increasing the driving current, the switching loss can be reduced by improving the driving frequency or the switching time, but there is a disadvantage that the ripple component becomes larger due to the increased driving current. As described above, the power MOSFET gate drive circuit according to the related art maintains a trade-off relationship between switching loss and EMI characteristics.

또한, 전력용 MOSFET 게이트 구동회로 설계 시에 구동전류가 고정되어 버리기 때문에 응용처에 따라서 조절하기 힘든 단점이 있다. 또한, 전력 스위치의 턴 온 또는 턴 오프 동작 시, 게이트 구동회로의 하드 스위칭(hard switching)으로 인해 EMI 문제가 발생하는 문제가 있다.In addition, since the driving current is fixed when designing the power MOSFET gate drive circuit, it is difficult to control it according to the application. In addition, there is a problem that an EMI problem occurs due to hard switching of the gate driving circuit when the power switch is turned on or off.

따라서, EMI 특성을 악화시키지 않으면서 스위칭 손실을 감소하기 위해서는, 게이트 구동전류의 크기를 자유롭게 제어함으로써 스위칭 손실과 EMI 특성 사이의 최적점에서 구동할 수 있는 게이트 구동회로가 필요하다. 또한, 응용처에 따라 쉽게 게이트 구동전류를 조절할 수 있는 게이트 구동회로가 필요하다. 또한, 턴 온 또는 턴 오프 동작 시, 게이트 구동전류를 단계적으로 조절하여 소프트 스위칭을 구현할 수 있는 게이트 구동회로가 필요하다.Therefore, in order to reduce the switching loss without deteriorating the EMI characteristics, a gate driving circuit is required which can be driven at an optimum point between the switching loss and the EMI characteristic by freely controlling the magnitude of the gate driving current. In addition, a gate drive circuit is needed to easily adjust the gate drive current depending on the application. In addition, a gate driver circuit capable of implementing soft switching by gradually adjusting the gate driving current in the turn-on or turn-off operation is required.

본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또 다른 목적은 바이너리 코딩(binary coding)이 적용된 복수의 제어신호들에 따라 게이트 구동전류를 단계적으로 조절할 수 있는 전력용 MOSFET 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치를 제공함에 있다.The present invention is directed to solving the above-mentioned problems and other problems. It is another object of the present invention to provide a power MOSFET gate driving circuit capable of stepwise regulating a gate driving current according to a plurality of control signals to which binary coding is applied, and a power switch control apparatus including the same.

또 다른 목적은 전력 스위치의 턴 온 또는 턴 오프 동작 시, 게이트 구동전류를 단계적으로 조절하여 상기 전력 스위치의 소프트 스위칭 동작을 구동할 수 있는 전력용 MOSFET 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치를 제공함에 있다.Another object of the present invention is to provide a power MOSFET gate driving circuit capable of driving a soft switching operation of the power switch by gradually adjusting a gate driving current during a turn-on or turn-off operation of the power switch, and a power switch control device including the same .

상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 전력 스위치의 소프트 스위칭(soft switching) 동작을 제어하기 위한 복수의 제어신호들을 생성하여 출력하는 PWM 제어부; 및 상기 전력 스위치의 턴 온 또는 턴 오프 동작 시, 상기 PWM 제어부로부터 입력된 복수의 제어신호들에 따라 게이트 구동전류를 단계적으로 조절하여 상기 소프트 스위칭 동작을 구동할 수 있는 게이트 구동회로를 포함하는 전력 스위치 제어장치를 제공한다.According to an aspect of the present invention, there is provided a method of controlling a soft switching operation of a power switch, the method comprising: generating a plurality of control signals for controlling a soft switching operation of the power switch; And a gate driving circuit capable of driving the soft switching operation by stepwise adjusting a gate driving current according to a plurality of control signals input from the PWM control unit when the power switch is turned on or off, A switch control device is provided.

좀 더 바람직하게는, 상기 PWM 제어부는 게이트 구동전류를 최대치로 인가한 후 상기 게이트 구동전류를 단계적으로 감소시키도록 하는 복수의 제어신호들을 출력하는 것을 특징으로 한다. 또한, 상기 PWM 제어부는 복수의 구동회로들을 각각 동작시킬 수 있는 복수의 제어신호들을 출력하며, 상기 복수의 제어신호들을 이용하여 상기 복수의 구동회로들을 모두 동작시켜 최대 전류를 출력한 후, 상기 복수의 구동회로들을 순차적으로 동작시키지 않으면서 출력 전류를 단계적으로 줄이는 것을 특징으로 한다. More preferably, the PWM control unit outputs a plurality of control signals for gradually decreasing the gate driving current after applying the gate driving current to a maximum value. The PWM controller may output a plurality of control signals capable of operating the plurality of driving circuits, outputting a maximum current by operating all of the plurality of driving circuits using the plurality of control signals, And the output current is stepwise reduced without sequentially operating the driving circuits of the first transistor.

좀 더 바람직하게는, 상기 게이트 구동회로는 게이트 소스 전류 및 게이트 싱크 전류 중 적어도 하나를 생성하기 위한 복수의 구동회로들을 포함하는 것을 특징으로 한다. 상기 복수의 구동회로들 각각은, 바이너리 코딩이 가능하도록 서로 다른 게이트 크기를 갖는 P형 및 N형 트랜지스터를 구비하는 것을 특징으로 한다.More preferably, the gate drive circuit includes a plurality of drive circuits for generating at least one of a gate source current and a gate sink current. Each of the plurality of driving circuits includes P-type and N-type transistors having different gate sizes so that binary coding is possible.

좀 더 바람직하게는, 상기 PWM 제어부는, 게이트 구동전류를 단계적으로 증가시킨 후 상기 게이트 구동전류를 단계적으로 감소시키도록 하는 복수의 제어신호들을 출력하는 것을 특징으로 한다. 또한, 상기 PWM 제어부는, 게이트 구동전류를 단계적으로 증가시킨 후 상기 게이트 구동전류를 순간적으로 감소시키도록 하는 복수의 제어신호들을 출력하는 것을 특징으로 한다.More preferably, the PWM control unit outputs a plurality of control signals for gradually decreasing the gate driving current after gradually increasing the gate driving current. The PWM control unit outputs a plurality of control signals for gradually decreasing the gate driving current after incrementally increasing the gate driving current.

본 발명의 실시 예들에 따른 전력용 MOSFET 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치의 효과에 대해 설명하면 다음과 같다.Effects of the power MOSFET gate driving circuit and the power switch control device including the power MOSFET gate driving circuit according to the embodiments of the present invention will be described as follows.

본 발명의 실시 예들 중 적어도 하나에 의하면, 바이너리 코딩이 적용된 복수의 제어신호들을 이용하여 게이트 구동전류를 단계적으로 조절함으로써, 고속 구동을 위해 많은 전류가 필요할 때는 게이트 구동전류를 증가시키고 EMI 특성을 개선하기 위해서는 게이트 구동전류를 감소시킬 수 있다는 장점이 있다.According to at least one of the embodiments of the present invention, the gate drive current is stepwise adjusted by using a plurality of control signals to which binary coding is applied, thereby increasing gate drive current and improving EMI characteristics when a large current is required for high- There is an advantage that the gate driving current can be reduced.

본 발명의 실시 예들 중 적어도 하나에 의하면, 전력 스위치의 턴 온 또는 턴 오프 동작 시, 게이트 구동전류를 단계적으로 조절하여 소프트 스위칭 동작을 구동함으로써, 전력 스위치의 EMI 특성을 효과적으로 개선할 수 있다는 장점이 있다.According to at least one of the embodiments of the present invention, there is an advantage that the EMI characteristic of the power switch can be effectively improved by driving the soft switching operation by stepwise regulating the gate driving current at the time of the turn-on or turn-off operation of the power switch have.

다만, 본 발명의 실시 예들에 따른 전력용 MOSFET 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치가 달성할 수 있는 효과는 이상에서 언급한 것들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.However, the effects that can be achieved by the power MOSFET gate driving circuit and the power switch control device including the same according to the embodiments of the present invention are not limited to those mentioned above, It will be understood by those skilled in the art that the present invention can be understood by those skilled in the art.

도 1은 종래 기술에 따른 전력용 MOSFET 게이트 구동회로의 일 예를 나타내는 도면;
도 2는 본 발명의 일 실시 예에 따른 전력 스위치 제어장치의 구성을 도시하는 도면;
도 3은 도 2에 개시된 제1 구동회로의 일 구성을 도시하는 도면;
도 4는 도 2에 개시된 제2 구동회로의 일 구성을 도시하는 도면;
도 5는 도 2에 개시된 제3 구동회로의 일 구성을 도시하는 도면;
도 6a는 본 발명의 일 실시 예에 따른 전력 스위치 제어장치의 상세 구성을 도시하는 도면;
도 6b는 제어신호들의 바이너리 코딩에 따른 게이트 구동전류의 변화를 설명하는 도면;
도 7은 본 발명의 다른 실시 예에 따른 전력 스위치 제어회로의 구성을 도시하는 도면;
도 8 내지 도 10은 본 발명의 제1 실시 예에 따른 소프트 스위칭 구동 방법을 설명하기 위해 참조되는 도면;
도 11 내지 도 13은 본 발명의 제2 실시 예에 따른 소프트 스위칭 구동 방법을 설명하기 위해 참조되는 도면.1 is a diagram showing an example of a power MOSFET gate drive circuit according to the prior art;
2 is a diagram illustrating a configuration of a power switch control apparatus according to an embodiment of the present invention;
Fig. 3 is a diagram showing one configuration of the first drive circuit shown in Fig. 2;
Fig. 4 is a diagram showing one configuration of the second drive circuit shown in Fig. 2;
Fig. 5 is a diagram showing one configuration of the third drive circuit shown in Fig. 2;
6A is a diagram illustrating a detailed configuration of a power switch control apparatus according to an embodiment of the present invention;
FIG. 6B is a view for explaining a change in gate drive current according to binary coding of control signals; FIG.
7 is a diagram showing a configuration of a power switch control circuit according to another embodiment of the present invention;
8 to 10 are diagrams referred to explain a soft switching driving method according to the first embodiment of the present invention;
11 to 13 are referred to for describing a soft switching driving method according to a second embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, wherein like reference numerals are used to designate identical or similar elements, and redundant description thereof will be omitted. The suffix " module " and " part " for the components used in the following description are given or mixed in consideration of ease of specification, and do not have their own meaning or role.

또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.In the following description of the embodiments of the present invention, a detailed description of related arts will be omitted when it is determined that the gist of the embodiments disclosed herein may be blurred. It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are intended to provide further explanation of the invention as claimed. , ≪ / RTI > equivalents, and alternatives.

본 발명은 바이너리 코딩이 적용된 복수의 제어신호들에 따라 게이트 구동전류를 단계적으로 조절할 수 있는 전력용 MOSFET 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치를 제안한다. 또한, 본 발명은 전력 스위치의 턴 온 또는 턴 오프 동작 시, 게이트 구동전류를 단계적으로 조절하여 소프트 스위칭을 수행할 수 있도록 하는 전력용 MOSFET 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치를 제안한다.The present invention proposes a power MOSFET gate drive circuit and a power switch control device including the same that can gradually adjust a gate drive current according to a plurality of control signals to which binary coding is applied. In addition, the present invention proposes a power MOSFET gate driving circuit and a power switch control device including the power MOSFET switching circuit so that soft switching can be performed by gradually adjusting the gate driving current in the turn-on or turn-off operation of the power switch.

이하에서는, 본 발명의 다양한 실시 예들에 대하여, 도면을 참조하여 상세히 설명한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the drawings.

도 2는 본 발명의 일 실시 예에 따른 전력 스위치 제어장치의 구성을 도시하는 도면이다. 도 3 내지 도 5는 도 2에 개시된 제1 내지 제3 구동회로의 상세 구성을 도시하는 도면이다.2 is a diagram showing a configuration of a power switch control apparatus according to an embodiment of the present invention. Figs. 3 to 5 are diagrams showing the detailed configurations of the first to third drive circuits shown in Fig. 2. Fig.

도 2 내지 도 5를 참조하면, 본 발명의 일 실시 예에 따른 전력 스위치 제어장치(200)는 전력 스위치(210), PWM 제어부(220) 및 게이트 구동회로(230)를 포함할 수 있다. 도 2에 도시된 구성요소들은 전력 스위치 제어장치(200)를 구현하는데 있어서 필수적인 것은 아니어서, 본 명세서상에서 설명되는 전력 스위치 제어장치는 위에서 열거된 구성요소들보다 많거나, 또는 적은 구성요소들을 가질 수 있다.2 to 5, a power switch control apparatus 200 according to an embodiment of the present invention may include a power switch 210, a PWM control unit 220, and a gate drive circuit 230. The components shown in FIG. 2 are not essential for implementing the power switch control apparatus 200, so that the power switch control apparatus described herein can have more or less components than those listed above .

전력 스위치(210)는 일종의 전력소자로서, 게이트(G), 드레인(D), 소스(S)로 이루어진 전력용 MOSFET을 포함할 수 있다. 상기 전력용 MOSFET(210)은 고속성과 고전압 및 대 전류 구동에 강한 성질을 가지고 있다.The power switch 210 may include a power MOSFET composed of a gate G, a drain D and a source S as a kind of power device. The power MOSFET 210 has high speed and strong characteristics for high voltage and high current driving.

전력 스위치(210)로 N형 트랜지스터(NMOS)를 이용할 경우에는 하이 레벨(high level)을 갖는 게이트 전압(VG)에 의해 턴 온(turn on)되고, 로우 레벨(low level)을 갖는 게이트 전압(VG)에 의해 턴 오프(turn off)된다. 반대로, 전력 스위치(210)로 P형 트랜지스터(NMOS)를 이용할 경우에는 로우 레벨(low level)을 갖는 게이트 전압(VG)에 의해 턴 온(turn on)되고, 하이 레벨(high level)을 갖는 게이트 전압(VG)에 의해 턴 오프(turn off)된다.When an N-type transistor (NMOS) is used as the power switch 210, a gate voltage V G having a high level is turned on and a gate voltage V c having a low level (V G ). ≪ / RTI > Conversely, when the P-type transistor (NMOS) is used as the power switch 210, the gate is turned on by the gate voltage V G having a low level, And is turned off by the gate voltage V G.

PWM 제어부(220)는 컨트롤러(미도시)로부터 수신된 기준 펄스폭 제어신호를 기반으로 전력 스위치(210)의 소프트 스위칭 동작을 제어하기 위한 복수의 제어신호를 생성하여 출력할 수 있다. 이하 본 실시 예에서, PWM 제어부(220)는 총 6개의 제어신호를 생성하여 출력하는 것을 예시하여 설명하도록 한다.The PWM control unit 220 may generate and output a plurality of control signals for controlling the soft switching operation of the power switch 210 based on the reference pulse width control signal received from the controller (not shown). In the present embodiment, the PWM control unit 220 generates and outputs a total of six control signals.

컨트롤러에서 출력되는 기준 펄스폭 제어신호는 펄스 폭에 따라 전력 스위치의 턴 온 시간을 조절하여 전류량을 조절하는 신호이다. PWM 제어부(220)에서 출력되는 제어신호들의 로직 레벨은 일반적으로 컨트롤러의 출력 레벨과 같다. PWM 제어부(220)가 컨트롤러의 출력레벨과 같은 저 전압(가령, 3V 내지 5V)의 펄스폭 제어신호를 입력 받을 수도 있고, 혹은 게이트 구동회로(230)의 전압과 같은 고 전압(가령, 20V 이상)의 펄스폭 제어신호를 입력 받을 수도 있다.The reference pulse width control signal output from the controller adjusts the amount of current by adjusting the turn-on time of the power switch according to the pulse width. The logic level of the control signals output from the PWM control unit 220 is generally equal to the output level of the controller. The PWM control unit 220 may receive a pulse width control signal of a low voltage (for example, 3V to 5V) equal to the output level of the controller or may receive a high voltage (for example, ) Pulse width control signal.

PWM 제어부(220)에서 저 전압 신호들(가령, 3V의 제어신호)을 출력하는 경우, 게이트 구동회로(230)는 상기 저 전압 신호들을 전력 스위치(210)를 구동하기 위한 고 전압 신호들(가령, 20V 이상)로 승압하기 위한 레벨 시프터(level shifter)를 포함할 수 있다.When the PWM control unit 220 outputs low voltage signals (for example, a control signal of 3V), the gate drive circuit 230 outputs the low voltage signals to the high voltage signals (for example, , 20 V or more).

PWM 제어부(220)는 바이너리 코딩(binary coding)이 적용된 세 개의 제어신호들을 이용하여 전력 스위치(210)의 게이트 구동전류를 총 8 단계로 조절할 수 있다. 이때, PWM 제어부(220)는 전력 스위치(210)의 동작 상태에 따라 게이트 구동전류를 단계적으로 조절할 수 있다.The PWM control unit 220 can adjust the gate driving current of the power switch 210 to eight levels by using three control signals to which binary coding is applied. At this time, the PWM control unit 220 can adjust the gate driving current stepwise according to the operation state of the power switch 210. [

게이트 구동회로(230)는 전력 스위치(210)의 소프트 스위칭 동작을 구동하기 위한 구동전압(VG) 및 구동전류(IG)를 생성할 수 있다. 예를 들어, 게이트 구동회로(230)는 PWM 제어부(220)로부터 입력된 제어신호가 하이 레벨일 때, 구동전압(VG)을 증가시키고, PWM 제어부(220)로부터 입력된 제어신호가 로우 레벨일 때, 구동전압(VG)을 감소시킬 수 있다.The gate drive circuit 230 may generate the drive voltage V G and the drive current I G for driving the soft switching operation of the power switch 210. For example, the gate driving circuit 230 increases the driving voltage V G when the control signal input from the PWM control unit 220 is at the high level, and increases the control signal input from the PWM control unit 220 to the low level , The driving voltage V G can be reduced.

게이트 구동회로(230)는, 전력 스위치(210)의 턴 온 동작 시, PWM 제어부(220)로부터 입력된 세 개의 제어신호들(VP1, VP2, VP3)의 값에 따라, 서로 다른 크기를 갖는 8(=23)개의 게이트 구동전류(IG)를 출력할 수 있다. 또한, 게이트 구동회로(230)는, 전력 스위치(210)의 턴 오프 동작 시, PWM 제어부(220)로부터 입력된 세 개의 제어신호들(VN1, VN2, VN3)의 값에 따라, 서로 다른 크기를 갖는 8(=23)개의 게이트 구동전류(IG)를 출력할 수 있다.The gate drive circuit 230 may be configured to have a different size according to the values of the three control signals V P1 , V P2 , and V P3 input from the PWM control unit 220 during the turn- (= 2 3 ) gate drive currents (I G ) having the gate drive currents I G having I (= 2 3 ). The gate drive circuit 230 may be turned on and off according to the values of the three control signals V N1 , V N2 , and V N3 input from the PWM control unit 220 during the power- It is possible to output 8 (= 2 3 ) gate drive currents I G having different sizes.

이를 위해, 게이트 구동회로(230)는 제1 구동회로(231), 제2 구동회로(232) 및 제3 구동회로(233)를 포함할 수 있다.To this end, the gate driving circuit 230 may include a first driving circuit 231, a second driving circuit 232, and a third driving circuit 233.

제1 구동회로(231)는, PWM 제어부(220)에서 출력되는 제1 제어신호(VP1)에 따라 전력 스위치(210)를 구동하기 위한 제1 소스 전류(IG, source1)를 생성하는 기능을 수행할 수 있다. 또한, 제1 구동회로(231)는, PWM 제어부(220)에서 출력되는 제2 제어신호(VN1)에 따라 전력 스위치(210)를 구동하기 위한 제1 싱크 전류(IG, sink1)를 생성하는 기능을 수행할 수 있다.A first driving circuit 231 has a function for generating a first source current (I G, source1) for driving the power switch 210 in accordance with a first control signal (V P1) output from the PWM controller 220, Can be performed. In addition, a first drive circuit 231 generates a first sink current (I G, sink1) for driving the power switch 210 according to a second control signal (V N1) is output in, PWM control unit 220 Can be performed.

제1 구동회로(231)는, 도 3에 도시된 바와 같이, 제1 프리 드라이버(pre-driver, 310), P형 트랜지스터(320), 제1 저항 소자(330), 제2 프리 드라이버(340), N형 트랜지스터(350), 및 제2 저항 소자(360)를 포함할 수 있다.3, the first driving circuit 231 includes a first pre-driver 310, a P-type transistor 320, a first resistive element 330, a second pre-driver 340 ), An N-type transistor 350, and a second resistive element 360.

제1 프리 드라이버(310)는 PWM 제어부(220)에서 출력되는 제1 제어신호(VP1)에 따라 P형 트랜지스터(320)를 구동하는 기능을 수행할 수 있다. 한편, 다른 실시 예로, 상기 제1 프리 드라이버(310)는 P형 트랜지스터(320)를 구동하는 기능 외에 상술한 레벨 시프터의 기능을 수행하도록 구성할 수도 있다.The first pre-driver 310 may perform a function of driving the P-type transistor 320 according to the first control signal V P1 output from the PWM control unit 220. Meanwhile, in another embodiment, the first pre-driver 310 may be configured to perform the function of the level shifter described above in addition to the function of driving the P-type transistor 320.

P형 트랜지스터(320)는 제1 프리 드라이버(310)와 전력 스위치(210) 사이에 연결되며, 상기 전력 스위치(210)의 턴 온(turn on) 동작을 구동하기 위한 제1 소스 전류(IG, source1)를 생성할 수 있다. 이때, 상기 P형 트랜지스터(320)는 BJT 소자일 수 있으며, 좀 더 바람직하게는 P형 MOSFET 소자일 수 있다. 상기 P형 MOSFET 소자(320)의 드레인 단자에는 제1 저항 소자(330)가 연결될 수 있다. The P-type transistor 320 is connected between the first pre-driver 310 and the power switch 210 and includes a first source current I G for driving the turn- , source1 ). At this time, the P-type transistor 320 may be a BJT element, and more preferably a P-type MOSFET element. A first resistor element 330 may be coupled to a drain terminal of the P-type MOSFET device 320.

제2 프리 드라이버(340)는 PWM 제어부(220)에서 출력되는 제2 제어신호(VN1)에 따라 N형 트랜지스터(350)를 구동하는 기능을 수행할 수 있다. 한편, 다른 실시 예로, 상기 제2 프리 드라이버(340)는 N형 트랜지스터(350)를 구동하는 기능 외에 상술한 레벨 시프터의 기능을 수행하도록 구성할 수도 있다.The second pre-driver 340 may perform the function of driving the N-type transistor 350 according to the second control signal V N1 output from the PWM controller 220. Meanwhile, in another embodiment, the second pre-driver 340 may be configured to perform the function of the level shifter described above in addition to the function of driving the N-type transistor 350.

N형 트랜지스터(350)는 제2 프리 드라이버(340)와 전력 스위치(210) 사이에 연결되며, 상기 전력 스위치(210)의 턴 오프(turn off) 동작을 구동하기 위한 제1 싱크 전류(IG, sink1)를 생성할 수 있다. 이때, 상기 N형 트랜지스터(350)는 BJT 소자일 수 있으며, 좀 더 바람직하게는 N형 MOSFET 소자일 수 있다. 상기 N형 MOSFET 소자(350)의 드레인 단자에는 제2 저항 소자(360)가 연결될 수 있다.The N-type transistor 350 is connected between the second pre-driver 340 and the power switch 210 and includes a first sink current I G for driving a turn off operation of the power switch 210, , sink1 ). At this time, the N-type transistor 350 may be a BJT element, and more preferably an N-type MOSFET element. A second resistor element 360 may be connected to a drain terminal of the N-type MOSFET element 350.

제2 구동회로(232)는, PWM 제어부(220)에서 출력되는 제3 제어신호(VP2)에 따라 전력 스위치(210)를 구동하기 위한 제2 소스 전류(IG, source2)를 생성하는 기능을 수행할 수 있다. 또한, 제2 구동회로(232)는, PWM 제어부(220)에서 출력되는 제4 제어신호(VN2)에 따라 전력 스위치(210)를 구동하기 위한 제2 싱크 전류(IG, sink2)를 생성하는 기능을 수행할 수 있다. A second driver circuit 232 functions to generate, PWM control unit 220, the second source current (I G, source2) for driving the power switch 210 according to the third control signal (V P2) outputted from Can be performed. In addition, the second driving circuit 232 generates, PWM control unit 220, a fourth control signal (V N2), the second sink current (I G, sink2) for driving the power switch 210 in accordance with the output from the Can be performed.

제2 구동회로(232)는, 도 4에 도시된 바와 같이, 제3 프리 드라이버(pre-driver, 410), P형 트랜지스터(420), 제3 저항 소자(430), 제4 프리 드라이버(440), N형 트랜지스터(450), 및 제4 저항 소자(460)를 포함할 수 있다.4, the second driver circuit 232 includes a third pre-driver 410, a P-type transistor 420, a third resistive element 430, a fourth pre-driver 440 ), An N-type transistor 450, and a fourth resistance element 460.

제3 프리 드라이버(410)는 PWM 제어부(220)에서 출력되는 제3 제어신호(VP2)에 따라 P형 트랜지스터(420)를 구동하는 기능을 수행할 수 있다. 한편, 다른 실시 예로, 상기 제3 프리 드라이버(410)는 P형 트랜지스터(420)를 구동하는 기능 외에 상술한 레벨 시프터의 기능을 수행하도록 구성할 수도 있다. 또한, 제3 프리 드라이버(410)는 제1 구동회로(231)의 제1 프리 드라이버(310)와 같을 수도 있고, 프리 드라이버의 구동전류 크기를 변화시킬 수도 있다.The third pre-driver 410 may perform a function of driving the P-type transistor 420 according to the third control signal V P2 output from the PWM control unit 220. Meanwhile, in another embodiment, the third pre-driver 410 may be configured to perform the function of the level shifter described above in addition to the function of driving the P-type transistor 420. The third pre-driver 410 may be the same as the first pre-driver 310 of the first driving circuit 231 or may vary the driving current magnitude of the pre-driver.

P형 트랜지스터(420)는 제3 프리 드라이버(410)와 전력 스위치(210) 사이에 연결되며, 상기 전력 스위치(210)의 턴 온(turn on) 동작을 구동하기 위한 제2 소스 전류(IG, source2)를 생성할 수 있다. 제2 소스 전류는 제1 소스 전류의 2배가 되도록, P형 트랜지스터(420)의 Width/Length 비를 제1 구동회로(231)의 P형 트랜지스터(320)의 2배가 되도록 할 수 있다. 이때, 상기 P형 트랜지스터(420)는 BJT 소자일 수 있으며, 좀 더 바람직하게는 P형 MOSFET 소자일 수 있다. 상기 P형 MOSFET 소자(420)의 드레인 단자에는 제3 저항 소자(430)가 연결될 수 있다.The P-type transistor 420 is connected between the third pre-driver 410 and the power switch 210 and includes a second source current I G for driving the turn- , source2 ). The Width / Length ratio of the P-type transistor 420 can be made double the P-type transistor 320 of the first driving circuit 231 so that the second source current is twice the first source current. At this time, the P-type transistor 420 may be a BJT element, and more preferably, a P-type MOSFET element. A third resistance element 430 may be connected to a drain terminal of the P-type MOSFET device 420.

제4 프리 드라이버(440)는 PWM 제어부(220)에서 출력되는 제4 제어신호(VN2)에 따라 N형 트랜지스터(450)를 구동하는 기능을 수행할 수 있다. 한편, 다른 실시 예로, 상기 제4 프리 드라이버(440)는 N형 트랜지스터(450)를 구동하는 기능 외에 상술한 레벨 시프터의 기능을 수행하도록 구성할 수도 있다. 또한, 제4 프리 드라이버(440)는 제1 구동회로(231)의 제2 프리 드라이버(340)와 같을 수도 있고, 프리 드라이버의 구동전류 크기를 변화시킬 수도 있다.The fourth pre-driver 440 may perform the function of driving the N-type transistor 450 according to the fourth control signal V N2 output from the PWM controller 220. Meanwhile, in another embodiment, the fourth pre-driver 440 may be configured to perform the function of the level shifter described above in addition to the function of driving the N-type transistor 450. The fourth pre-driver 440 may be the same as the second pre-driver 340 of the first driving circuit 231 or may vary the driving current magnitude of the pre-driver.

N형 트랜지스터(450)는 제4 프리 드라이버(440)와 전력 스위치(210) 사이에 연결되며, 상기 전력 스위치(210)의 턴 오프(turn off) 동작을 구동하기 위한 제2 싱크 전류(IG, sink2)를 생성할 수 있다. 제2 싱크 전류는 제1 싱크 전류의 2배가 되도록, N형 트랜지스터(450)의 Width/Length 비를 제1 구동회로(231)의 N형 트랜지스터(350)의 2배가 되도록 할 수 있다. 이때, 상기 N형 트랜지스터(450)는 BJT 소자일 수 있으며, 좀 더 바람직하게는 N형 MOSFET 소자일 수 있다. 상기 N형 MOSFET 소자(450)의 드레인 단자에는 제4 저항 소자(460)가 연결될 수 있다.The N-type transistor 450 is connected between the fourth pre-driver 440 and the power switch 210 and includes a second sink current I G for driving a turn-off operation of the power switch 210, , sink2 ). The Width / Length ratio of the N-type transistor 450 can be made double the N-type transistor 350 of the first driving circuit 231 so that the second sink current is twice the first sink current. At this time, the N-type transistor 450 may be a BJT element, and more preferably an N-type MOSFET element. A fourth resistor 460 may be coupled to a drain terminal of the N-type MOSFET device 450.

제3 구동회로(233)는, PWM 제어부(220)에서 출력되는 제5 제어신호(VP3)에 따라 전력 스위치(210)를 구동하기 위한 제3 소스 전류(IG, source3)를 생성하는 기능을 수행할 수 있다. 또한, 제3 구동회로(233)는, PWM 제어부(220)에서 출력되는 제6 제어신호(VN3)에 따라 전력 스위치(210)를 구동하기 위한 제3 싱크 전류(IG, sink3) 를 생성하는 기능을 수행할 수 있다.The ability to generate a third source current (I G, source3) for driving the power switch 210 according to the fifth control signal (V P3) with three driving circuits 233, which is output from the PWM controller 220, Can be performed. The third driving circuit 233 generates a third sink current I G and sink 3 for driving the power switch 210 according to the sixth control signal V N3 output from the PWM control unit 220 Can be performed.

제3 구동회로(233)는, 도 5에 도시된 바와 같이, 제5 프리 드라이버(510), P형 트랜지스터(520), 제5 저항 소자(530), 제6 프리 드라이버(540), N형 트랜지스터(550), 및 제6 저항 소자(560)를 포함할 수 있다. 5, the third driver circuit 233 includes a fifth pre-driver 510, a P-type transistor 520, a fifth resistor 530, a sixth pre-driver 540, an N-type A transistor 550, and a sixth resistive element 560.

제5 프리 드라이버(510)는 PWM 제어부(220)에서 출력되는 제5 제어신호(VP3)에 따라 P형 트랜지스터(520)를 구동하는 기능을 수행할 수 있다. 한편, 다른 실시 예로, 상기 제5 프리 드라이버(510)는 P형 트랜지스터(520)를 구동하는 기능 외에 상술한 레벨 시프터의 기능을 수행하도록 구성할 수도 있다. 또한, 제5 프리 드라이버(510)는 제1 및 제3 프리 드라이버(310, 410)와 같을 수도 있고, 프리 드라이버의 구동전류 크기를 변화시킬 수도 있다.The fifth pre-driver 510 may perform a function of driving the P-type transistor 520 according to the fifth control signal V P3 output from the PWM control unit 220. Meanwhile, in another embodiment, the fifth pre-driver 510 may be configured to perform the function of the level shifter described above in addition to the function of driving the P-type transistor 520. [ The fifth pre-driver 510 may be the same as the first and third pre-drivers 310 and 410, or may vary the driving current magnitude of the pre-driver.

P형 트랜지스터(520)는 제5 프리 드라이버(510)와 전력 스위치(210) 사이에 연결되며, 상기 전력 스위치(210)의 턴 온(turn on) 동작을 구동하기 위한 제3 소스 전류(IG, source3)를 생성할 수 있다. 제3 소스 전류는 제1 소스 전류의 4배가 되도록 P형 트랜지스터(520)의 Width/Length 비를 제1 구동회로(231)의 P형 트랜지스터(320)의 4배가 되도록 할 수 있다. 이때, 상기 P형 트랜지스터(520)는 BJT 소자일 수 있으며, 좀 더 바람직하게는 P형 MOSFET 소자일 수 있다. 상기 P형 MOSFET 소자(520)의 드레인 단자에는 제5 저항 소자(530)가 연결될 수 있다.The P-type transistor 520 is connected between the fifth pre-driver 510 and the power switch 210 and includes a third source current I G for driving the turn- , source3 ). The Width / Length ratio of the P-type transistor 520 may be four times that of the P-type transistor 320 of the first driving circuit 231 so that the third source current may be four times the first source current. At this time, the P-type transistor 520 may be a BJT element, and more preferably a P-type MOSFET element. A fifth resistance element 530 may be connected to the drain terminal of the P-type MOSFET element 520.

제6 프리 드라이버(540)는 PWM 제어부(220)에서 출력되는 제6 제어신호(VN3)에 따라 N형 트랜지스터(550)를 구동하는 기능을 수행할 수 있다. 한편, 다른 실시 예로, 상기 제6 프리 드라이버(540)는 N형 트랜지스터(550)를 구동하는 기능 외에 상술한 레벨 시프터의 기능을 수행하도록 구성할 수도 있다. 또한, 제6 프리 드라이버(540)는 제2 및 제4 프리 드라이버(340, 440)와 같을 수도 있고, 프리 드라이버의 구동전류 크기를 변화시킬 수도 있다.The sixth pre-driver 540 may perform the function of driving the N-type transistor 550 according to the sixth control signal V N3 output from the PWM controller 220. Meanwhile, in another embodiment, the sixth pre-driver 540 may be configured to perform the function of the level shifter described above in addition to the function of driving the N-type transistor 550. The sixth pre-driver 540 may be the same as the second and fourth pre-drivers 340 and 440 or may vary the driving current magnitude of the pre-driver.

N형 트랜지스터(550)는 제6 프리 드라이버(540)와 전력 스위치(210) 사이에 연결되며, 상기 전력 스위치(210)의 턴 오프(turn off) 동작을 구동하기 위한 제3 싱크 전류(IG, sink3)를 생성할 수 있다. 제3 싱크 전류는 제1 싱크 전류의 4배가 되도록, N형 트랜지스터(550)의 Width/Length 비를 제1 구동회로(231)의 N형 트랜지스터(350)의 4배가 되도록 할 수 있다. 이때, 상기 N형 트랜지스터(550)는 BJT 소자일 수 있으며, 좀 더 바람직하게는 N형 MOSFET 소자일 수 있다. 상기 N형 MOSFET 소자(550)의 드레인 단자에는 제2 저항 소자(560)가 연결될 수 있다.The N-type transistor 550 is connected between the sixth pre-driver 540 and the power switch 210 and includes a third sink current I G for driving a turn-off operation of the power switch 210, , & lt ; / RTI & gt ; sink3 ). The Width / Length ratio of the N-type transistor 550 can be made to be four times that of the N-type transistor 350 of the first driving circuit 231 so that the third sink current is four times the first sink current. At this time, the N-type transistor 550 may be a BJT element, and more preferably an N-type MOSFET element. A second resistance element 560 may be connected to a drain terminal of the N-type MOSFET element 550.

도 6a는 본 발명의 일 실시 예에 따른 전력 스위치 제어장치의 상세 구성을 도시하는 도면이고, 도 6b는 제어신호들의 바이너리 코딩에 따른 게이트 구동전류의 변화를 설명하는 도면이다.FIG. 6A is a diagram illustrating a detailed configuration of a power switch control apparatus according to an embodiment of the present invention, and FIG. 6B is a view for explaining a change in a gate driving current according to binary coding of control signals.

도 6a 및 도 6b를 참조하면, 전력 스위치(210)의 턴 온(turn on) 동작 시, 게이트 구동회로(230)는 PWM 제어부(220)로부터 입력된 제1 제어신호(VP1)에 따라 제1 구동회로(231)를 동작하여 제1 소스 전류(IG, source1)를 생성할 수 있다.6A and 6B, during the turn-on operation of the power switch 210, the gate driving circuit 230 outputs the first control signal V P1 , which is input from the PWM control unit 220, a first drive circuit to operate the unit 231 may generate a first source current (I G, source1).

게이트 구동회로(230)는 PWM 제어부(220)로부터 입력된 제3 제어신호(VP2)에 따라 제2 구동회로(232)를 동작하여 제2 소스 전류(IG, source2)를 생성할 수 있다.A gate driving circuit 230 may generate a second source current (I G, source2) by operating a 232, a second driver circuit in accordance with the third control signal (V P2) input from the PWM controller 220, .

게이트 구동회로(230)는 PWM 제어부(220)로부터 입력된 제5 제어신호(VP3)에 따라 제3 구동회로(233)를 동작하여 제3 소스 전류(IG, source3)를 생성할 수 있다.A gate driving circuit 230 may generate a third source current (I G, source3) to operate the unit 233 to the third driver circuit according to the fifth control signal (V P3) input from the PWM controller 220, .

이와 같이 제1 구동회로(231)에서 생성된 제1 소스 전류(IG, source1), 제2 구동회로(232)에서 생성된 제2 소스 전류(IG, source2), 제3 구동회로(233)에서 생성된 제3 소스 전류(IG, source3)는 전력 스위치(210)의 입력 커패시턴스를 충전하여 전력 스위치(210)의 게이트 전압을 증가시키는 방향으로 흐르게 된다. 이때, 제2 소스 전류(IG, source2)의 크기는 제1 소스 전류(IG, source1) 크기의 두 배일 수 있고, 제3 소스 전류(IG, source3)의 크기는 제1 소스 전류(IG, source1) 크기의 네 배일 수 있다.The thus generated in the unit 231 to the first drive circuit a first source current (I G, source1), the second source current generated from a second driver circuit (232) (I G, source2 ), a third drive circuit (233 ) of the third source current (I G, source3) generated by the flows in the direction of increasing the gate voltage of the power switch 210 to charge the input capacitance of the power switch 210. At this time, the second source current (I G, source2) size can be two times the first source current (I G, source1) size, the third size of the source current (I G, source3) a first source current ( I G, source1) can be four times the size.

전력 스위치 제어장치(200)는, 턴 온(turn on) 동작 시, 제1 제어신호(VP1), 제3 제어신호(VP2) 및 제5 제어신호(VP3)의 바이너리 코딩을 통해, 전력 스위치(210)의 게이트 구동전류를 총 8 단계로 조절할 수 있다. The power switch control apparatus 200 is configured to perform a turn-on operation by binary coding of a first control signal V P1 , a third control signal V P2 and a fifth control signal V P3 , The gate drive current of the power switch 210 can be adjusted to a total of eight levels.

가령, 도 6b에 도시된 바와 같이, 전력 스위치 제어장치(200)는 전력 스위치(210)의 동작 상태에 따라 0, 제1 소스 전류(IG, source1), 제2 소스 전류(IG, source2), 제1 소스 전류 + 제2 소스 전류, 제3 소스 전류(IG, source3), 제1 소스 전류 + 제3 소스 전류, 제2 소스 전류 + 제3 소스 전류, 제1 소스 전류 + 제2 소스 전류 + 제3 소스 전류를 단계적으로 조절할 수 있다.For example, as shown in Figure 6b, the power switch control device 200 in accordance with the operation state of the power switch 210 is zero, the first source current (I G, source1), the second source current (I G, source2 ), the first source current + the second source current, and the third source current (I G, source3), the first source current + the third source current, the second source current + the third source current, the first source current + the second The source current + the third source current can be adjusted stepwise.

한편, 전력 스위치(210)의 턴 오프(turn off) 동작 시, 게이트 구동회로(230)는 PWM 제어부(220)로부터 입력된 제2 제어신호(VN1)에 따라 제1 구동회로(231)를 동작하여 제1 싱크 전류(IG, sink1)를 생성할 수 있다.During the turn off operation of the power switch 210, the gate driving circuit 230 drives the first driving circuit 231 in accordance with the second control signal V N1 input from the PWM control unit 220 operation may produce a first current sink (I G, sink1).

게이트 구동회로(230)는 PWM 제어부(220)로부터 입력된 제4 제어신호(VN2)에 따라 제2 구동회로(232)를 동작하여 제2 싱크 전류(IG, sink2)를 생성할 수 있다.The gate driving circuit 230 may generate the second sink current I G and sink2 by operating the second driving circuit 232 according to the fourth control signal V N2 input from the PWM control unit 220 .

게이트 구동회로(230)는 PWM 제어부(220)로부터 입력된 제6 제어신호(VN3)에 따라 제3 구동회로(233)를 동작하여 제3 싱크 전류(IG, sink3)를 생성할 수 있다.A gate driving circuit 230 may generate a third sink current (I G, sink3) to operate the unit 233 to the third driver circuit according to the sixth control signal (V N3) input from the PWM controller 220, .

이와 같이 제1 구동회로(231)에서 생성된 제1 싱크 전류(IG, sink1), 제2 구동회로(232)에서 생성된 제2 싱크 전류(IG, sink2), 제3 구동회로(231)에서 생성된 제3 싱크 전류(IG, sink3)는 전력 스위치(210)의 입력 커패시턴스를 방전하여 전력 스위치(210)의 게이트 전압을 감소시키는 방향으로 흐르게 된다. 이때, 제2 싱크 전류(IG, sink2)의 크기는 제1 싱크 전류(IG, sink1) 크기의 두 배일 수 있고, 제3 싱크 전류(IG, sink3)의 크기는 제1 싱크 전류(IG, sink1) 크기의 네 배일 수 있다.The thus generated in the unit 231 to the first drive circuit of claim 1, the sink current (I G, sink1), the second sink current generated from a second driver circuit (232) (I G, sink2 ), a third drive circuit (231 ), a third current sink (I G, sink3) generated by the flows in the direction of reducing the gate voltage of the power switch 210 to discharge the input capacitance of the power switch 210. At this time, the second amount of sink current size are first sink current (I G, sink1) can be two times the size of the third sink current (I G, sink3) of (I G, sink2) a first sink current ( I G, sink 1 ).

전력 스위치 제어장치(200)는, 턴 오프(turn off) 동작 시, 제2 제어신호(VN1), 제4 제어신호(VN2) 및 제6 제어신호(VN3)의 바이너리 코딩을 통해, 전력 스위치(210)의 게이트 구동전류를 총 8 단계로 조절할 수 있다. The power switch control apparatus 200 controls the power switch control unit 200 through binary coding of the second control signal V N1 , the fourth control signal V N2 and the sixth control signal V N3 in a turn- The gate drive current of the power switch 210 can be adjusted to a total of eight levels.

가령, 도 6b에 도시된 바와 같이, 전력 스위치 제어장치(100)는 전력 스위치(210)의 동작 상태에 따라 0, 제1 싱크 전류(IG, sink1), 제2 싱크 전류(IG, sink2), 제1 싱크 전류 + 제2 싱크 전류, 제3 싱크 전류(IG, sink3), 제1 싱크 전류 + 제3 싱크 전류, 제2 싱크 전류 + 제3 싱크 전류, 제1 싱크 전류 + 제2 싱크 전류 + 제3 싱크 전류를 단계적으로 조절할 수 있다.For example, the power switch controller 100 is 0, the first sink current (I G, sink1) in accordance with the operation state of the power switch 210 as shown in Figure 6b, the second sink current (I G, sink2 ), the first sink current + the second sink current, third sink current (I G, sink3), the first sink current + the third sink current, and the second sink current + the third sink current, a first sink current + the second The sink current and the third sink current can be adjusted step by step.

이처럼, 전력 스위치 제어장치(200)는 전력 스위치(210)의 동작 상태에 따라 게이트 구동전류를 단계적으로 조절함으로써, 고속 구동을 위해 많은 전류가 필요할 때는 게이트 구동전류를 증가시키고, EMI 특성을 개선하기 위해서는 게이트 구동전류를 감소시킬 수 있다.As described above, the power switch control apparatus 200 adjusts the gate driving current step by step according to the operation state of the power switch 210, thereby increasing the gate driving current when a large amount of current is required for high-speed driving, The gate drive current can be reduced.

도 7은 본 발명의 다른 실시 예에 따른 전력 스위치 제어회로의 구성을 도시하는 도면이다.7 is a diagram showing a configuration of a power switch control circuit according to another embodiment of the present invention.

도 7을 참조하면, 본 발명의 다른 실시 예에 따른 전력 스위치 제어회로(700)는 전력 스위치(710), PWM 제어부(720) 및 게이트 구동회로(730)를 포함할 수 있다. 도 7에 도시된 전력 스위치(710)는 도 2에 도시된 전력 스위치(210)와 동일 또는 유사하므로 이에 대한 자세한 설명은 생략하도록 한다.7, a power switch control circuit 700 according to another embodiment of the present invention may include a power switch 710, a PWM control unit 720, and a gate drive circuit 730. [ The power switch 710 shown in FIG. 7 is the same as or similar to the power switch 210 shown in FIG. 2, so a detailed description thereof will be omitted.

PWM 제어부(720)는 전력 스위치(710)의 소프트 스위칭 동작을 제어하기 위한 복수의 제어신호를 생성하여 출력할 수 있다. 이하 본 실시 예에서, PWM 제어부(720)는 2m 개의 제어신호를 생성하여 출력하는 것을 예시하여 설명하도록 한다.The PWM control unit 720 can generate and output a plurality of control signals for controlling the soft switching operation of the power switch 710. In the present embodiment, the PWM control unit 720 generates and outputs 2m control signals.

PWM 제어부(720)는 바이너리 코딩이 적용된 m 개의 제어신호들을 이용하여 전력 스위치(710)의 게이트 구동전류를 총 2m 단계로 조절할 수 있다. 이때, PWM 제어부(720)는 전력 스위치(710)의 동작 상태에 따라 게이트 구동전류를 단계적으로 조절할 수 있다.The PWM control unit 720 can adjust the gate driving current of the power switch 710 to a total of 2m steps using m control signals to which binary coding is applied. At this time, the PWM control unit 720 can adjust the gate driving current stepwise according to the operation state of the power switch 710. [

게이트 구동회로(730)는 전력 스위치(710)의 소프트 스위칭 동작을 구동하기 위한 구동전압(VG) 및 구동전류(IG)를 생성할 수 있다. 예를 들어, 게이트 구동회로(730)는 제어신호가 하이 레벨일 때, 게이트 구동전압(VG)을 증가시키고, 제어신호가 로우 레벨일 때, 게이트 구동전압(VG)을 감소시킬 수 있다.The gate drive circuit 730 can generate the drive voltage V G and the drive current I G for driving the soft switching operation of the power switch 710. [ For example, the gate driving circuit 730 may control the signal can be when the high level, and increasing the gate drive voltage (V G) and the control signal is reduced to a gate drive voltage (V G) when the low-level .

게이트 구동회로(730)는, PWM 제어부(720)로부터 입력된 m 개의 제어신호들의 값에 따라, 서로 다른 크기를 갖는 2m개의 게이트 구동전류(IG)를 출력할 수 있다. 이를 위해, 게이트 구동회로(730)는 m 개의 구동회로(730_1 ~ 730_m)를 포함할 수 있다. The gate driving circuit 730 may output 2 m gate driving currents I G having different sizes according to the values of the m control signals input from the PWM control unit 720. To this end, the gate drive circuit 730 may include m drive circuits 730_1 to 730_m.

제1 구동회로(730_1)는, PWM 제어부(720)에서 출력되는 제1 제어신호(VP1) 및 제2 제어신호(VN1)에 따라 전력 스위치(710)를 구동하기 위한 제1 소스 전류(IG, source1) 및 제1 싱크 전류(IG, sink1)를 생성하는 기능을 수행할 수 있다.The first driving circuit 730_1 is connected to a first source current (V1) for driving the power switch 710 in accordance with the first control signal V P1 and the second control signal V N1 output from the PWM control unit 720, It may perform the function of generating I G, source1) and a first current sink (I G, sink1).

제2 구동회로(730_2)는, PWM 제어부(720)에서 출력되는 제3 제어신호(VP2) 및 제4 제어신호(VN2)에 따라 전력 스위치(710)를 구동하기 위한 제2 소스 전류(IG, source2) 및 제2 싱크 전류(IG, sink2)를 생성하는 기능을 수행할 수 있다. The second driving circuit 730_2 generates a second source current (for driving the power switch 710) according to the third control signal V P2 and the fourth control signal V N2 output from the PWM control unit 720, I G, source2) and it is possible to perform a function to generate a second current sink (I G, sink2).

제m 구동회로(730_m)는, PWM 제어부(720)에서 출력되는 제2m-1 제어신호(VPm) 및 제2m 제어신호(VNm)에 따라 전력 스위치(710)를 구동하기 위한 제m 소스 전류(IG, source m) 및 제m 싱크 전류(IG, sink m)를 생성하는 기능을 수행할 수 있다.The m-th driving circuit 730_m includes an m-th driving circuit 730_m for driving the power switch 710 in accordance with the second m-1 control signal V Pm and the second m control signal V Nm output from the PWM control unit 720, The current I G, the source m , and the m th sink current I G, sink m .

제2 구동회로(730_2)의 P형 및 N형 트랜지스터 크기는 제1 구동회로(730_1)의 P형 및 N형 트랜지스터 크기의 두 배일 수 있다. 제m 구동회로(730_m)의 P형 및 N형 트랜지스터 크기는 제1 구동회로(730_1)의 P형 및 N형 트랜지스터 크기의 2m-1 배일 수 있다.The sizes of the P-type and N-type transistors of the second driving circuit 730_2 may be twice the sizes of the P-type and N-type transistors of the first driving circuit 730_1. The P-type and N-type transistor sizes of the m-th driving circuit 730_m may be 2 m-1 times the P-type and N-type transistor sizes of the first driving circuit 730_1.

제1 및 제2 구동회로(730_1, 730_2)의 트랜지스터 크기 비로 인해, 제2 구동회로(730_2)에서 생성되는 제2 구동전류(IG, source2, IG, sink2)의 크기는 제1 구동회로(730_1)에서 생성되는 제1 구동전류(IG, source1, IG, sink1)의 크기의 두 배일 수 있다. Due to the transistor size ratio of the first and second driving circuits 730_1 and 730_2, the magnitude of the second driving current I G, source2 , I G, and sink2 generated in the second driving circuit 730_2 , may be two times the size of the (730_1), a first drive current (I G, source1, I G, sink1) are generated from.

또한, 제1 및 제m 구동회로(730_1, 730_m)의 트랜지스터 크기 비로 인해, 제m 구동회로(730_m)에서 생성되는 제m 구동전류(IG, source m, IG, sink m)의 크기는 제1 구동회로(730_1)에서 생성되는 제1 구동전류(IG, source1, IG, sink1)의 크기의 2m-1 배일 수 있다.Also, the magnitude of the m-th driving current I G, source m , I G, and sink m generated in the m-th driving circuit 730_m due to the transistor size ratio of the first and the m-th driving circuits 730_1 and 730_m It can be 2 m-1 times the size of the first drive current to be generated in a first driving circuit (730_1) (I G, source1 , I G, sink1).

전력 스위치 제어장치(700)는, 턴 온(turn on) 동작 시, 제1 제어신호(VP1) 내지 제2m-1 제어신호(VPm)의 바이너리 코딩을 통해, 전력 스위치(710)의 게이트 구동전류(즉, 소스 전류)를 총 2m 단계로 조절할 수 있다.The power switch control apparatus 700 is configured to turn on the power switch 710 via the binary coding of the first control signal V P1 to the second m-1 control signal V Pm during a turn- The driving current (i.e., the source current) can be adjusted to a total of 2 m steps.

한편, 전력 스위치 제어장치(700)는, 턴 오프(turn off) 동작 시, 제2 제어신호(VN1) 내지 제2m 제어신호(VNm)의 바이너리 코딩을 통해, 전력 스위치(710)의 게이트 구동전류(즉, 싱크 전류)를 총 2m 단계로 조절할 수 있다.On the other hand, the power switch control apparatus 700 controls the gate of the power switch 710 through the binary coding of the second control signal V N1 to the second m control signal V Nm in a turn off operation, The driving current (i.e., sink current) can be adjusted to a total of 2 m steps.

이상 상술한 바와 같이, 전력 스위치 제어장치(700)는 전력 스위치(710)의 동작 상태에 따라 게이트 구동전류를 단계적으로 조절함으로써, 전력용 MOSFET의 스위칭 노이즈를 증가시키지 않으면서 스위칭 손실을 감소시킬 수 있다.As described above, the power switch control apparatus 700 can adjust the gate drive current stepwise according to the operation state of the power switch 710, thereby reducing the switching loss without increasing the switching noise of the power MOSFET have.

이하, 본 명세서에서는 본 발명에 따른 게이트 구동회로(230, 730)를 이용하여 전력 스위치(210, 710)의 소프트 스위칭 동작을 구동하기 위한 다양한 실시 예들에 대해 상세히 설명하도록 한다.Hereinafter, various embodiments for driving the soft switching operation of the power switches 210 and 710 using the gate driving circuit 230 and 730 according to the present invention will be described in detail.

도 8 내지 도 10은 본 발명의 제1 실시 예에 따른 소프트 스위칭 구동 방법을 설명하기 위해 참조되는 도면이다.8 to 10 are views referred to explain a soft switching driving method according to the first embodiment of the present invention.

도 8 내지 도 10을 참조하면, PWM 제어부(220)는 전력 스위치(210)의 소프트 스위칭 동작을 제어하기 위한 복수의 제어신호들(VP1, VP2, VP3, VN1, VN2, VN3)을 생성하여 출력할 수 있다. 이때, PWM 제어부(220)는 컨트롤러(미도시)로부터 수신된 기준 펄스폭 제어신호(VPWM _C)에 기초하여 복수의 제어신호들(VP1, VP2, VP3, VN1, VN2, VN3)을 생성할 수 있다.8 to 10, the PWM control unit 220 includes a plurality of control signals V P1 , V P2 , V P3 , V N1 , V N2 , and V V for controlling the soft switching operation of the power switch 210 N3 can be generated and output. At this time, PWM control unit 220 includes a plurality of control signals based on the reference pulse-width control signal (V PWM _C) received from the controller (not shown) (V P1, V P2, V P3, V N1, V N2, V N3 ).

PWM 제어부(220)는, 전력 스위치(210)의 턴 온(turn on) 동작 시, 오프(off) 상태의 파형을 갖는 제2 제어신호(VN1), 제4 제어신호(VN2) 및 제6 제어신호(VN3)를 출력할 수 있다. 가령, PWM 제어부(220)는, 기준 펄스폭 제어신호(VPWM _C)의 온(on) 타이밍에 기초하여, 로우 레벨 파형을 갖는 제2 제어신호(VN1), 제4 제어신호(VN2) 및 제6 제어신호(VN3)를 출력할 수 있다.The PWM control unit 220 outputs a second control signal V N1 , a fourth control signal V N2 , and a third control signal V N2 having a waveform in an off state at the turn-on operation of the power switch 210, 6 control signal V N3 . For example, PWM control unit 220, based on the pulse width control signal based on one (on) timing of (V PWM _C), a second control signal (V N1), the fourth control signal (V N2 that has a low level waveform And a sixth control signal V N3 .

PWM 제어부(220)는, 전력 스위치(210)의 턴 온(turn on) 동작 시, 제1 구동회로(231)를 통해 제1 소스 전류(IG, source1)를 생성하기 위한 제1 제어신호(VP1)와, 제2 구동회로(232)를 통해 제2 소스 전류(IG, source2)를 생성하기 위한 제3 제어신호(VP2)와, 제3 구동회로(233)를 통해 제3 소스 전류(IG, source3)를 생성하기 위한 제5 제어신호(VP3)를 출력할 수 있다.Turn on (turn on) the first control signal through the operation, a first drive circuit (231) for generating a first source current (I G, source1) of the PWM control unit 220, the power switch 210 ( the third source via a V P1) and the second driving circuit (third control signal (V P2) and (233 to the third driver circuit for generating a second source current (I G, source2) through 232)) And output a fifth control signal V P3 for generating the current I G, source 3.

좀 더 구체적으로, PWM 제어부(220)는, 기준 펄스폭 제어신호(VPWM _C)의 온(on) 타이밍과 오프 상태의 제어신호들(VN1, VN2, VN3)과의 시간 차(dead time)를 가지고 도 9의 (a)에 도시된 형태의 파형을 갖는 제1 제어신호(VP1), 제3 제어신호(VP2) 및 제5 제어신호(VP3)를 출력할 수 있다.More specifically, PWM control unit 220, based on the pulse width control signal (V PWM _C) of one (on) time difference between the timing and the off-state control signal (V N1, V N2, V N3) ( (V P2 ), a third control signal (V P2 ) and a fifth control signal (V P3 ) having a waveform of the type shown in Figure 9 (a) .

PWM 제어부(220)는, 전력 스위치(210)의 턴 오프(turn off) 동작 시, 오프(off) 상태의 제1 제어신호(VP1), 제3 제어신호(VP2) 및 제5 제어신호(VP3)를 출력할 수 있다. 가령, PWM 제어부(220)는, 기준 펄스폭 제어신호(VPWM _C)의 오프(off) 타이밍에 기초하여 로우 레벨 형태의 파형을 갖는 제1 제어신호(VP1), 제3 제어신호(VP2) 및 제5 제어신호(VP3)를 출력할 수 있다.The PWM control unit 220 controls the first control signal V P1 in the off state, the third control signal V P2 and the fifth control signal V P2 in the turn off operation of the power switch 210, (V P3 ). For example, PWM control unit 220, based on the pulse width control signal a first control signal (V P1), a third control signal based on the off (off) timing of (V PWM _C) that has a waveform of the low level type (V P2 and the fifth control signal V P3 .

PWM 제어부(220)는, 전력 스위치(210)의 턴 오프(turn off) 동작 시, 제1 구동회로(231)를 통해 제1 싱크 전류(IG, sink1)를 생성하기 위한 제2 제어신호(VN1)와, 제2 구동회로(232)를 통해 제2 싱크 전류(IG, sink2)를 생성하기 위한 제4 제어신호(VN2)와, 제3 구동회로(233)를 통해 제3 싱크 전류(IG, sink3)를 생성하기 위한 제6 제어신호(VN3)를 출력할 수 있다.PWM control unit 220 turns off the power switch (210) (turn off) the second control signal through the operation, a first drive circuit (231) for generating a first sink current (I G, sink1) ( a third sync V N1) and, through the first 233 to the fourth control signal (V N2), a third driver circuit for generating a second sink current (I G, sink2) through 232 to the second drive circuit And output a sixth control signal V N3 for generating the current I G, sink3 .

좀 더 구체적으로, PWM 제어부(220)는, 기준 펄스폭 제어신호(VPWM _C)의 오프(off) 타이밍과 오프 상태의 제어신호들(VP1, VP2, VP3)과의 시간 차(dead time)를 가지고 도9의 (b)에 도시된 형태의 파형을 갖는 제2 제어신호(VN1), 제4 제어신호(VN2) 및 제6 제어신호(VN3)를 출력할 수 있다.More specifically, PWM control unit 220, based on the pulse width control signal (V PWM _C) of off (off) timing and the OFF-state control signal time difference between the (V P1, V P2, V P3) ( a second control signal (V N1), may output a fourth control signal (V N2) and a sixth control signal (V N3) having the form of a waveform shown in (b) of Figure 9 has a dead time) .

게이트 구동회로(230)는 PWM 제어부(220)에서 출력하는 복수의 제어신호들(VP1, VP2, VP3, VN1, VN2, VN3)에 따라 전력 스위치(210)의 소프트 스위칭 동작을 구동할 수 있다.The gate driving circuit 230 performs a soft switching operation of the power switch 210 according to a plurality of control signals V P1 , V P2 , V P3 , V N1 , V N2 , and V N3 output from the PWM control unit 220 Can be driven.

게이트 구동회로(230)는, 전력 스위치(210)의 턴 온(turn on) 동작 시, PWM 제어부(220)로부터 입력된 제어신호들(VP1, VP2, VP3)에 따라 제1 내지 제3 구동회로(231, 232, 233)의 P형 트랜지스터들(320, 420, 520)을 동작하여 제1 내지 제3 소스 전류(IG, source1 , IG, source2 , IG, source3)를 생성할 수 있다. 이때, 게이트 구동회로(230)는 제1 내지 제3 구동회로(231, 232, 233)의 P형 트랜지스터들(320, 420, 520)을 완전히 온(on) 시켰다가 단계적으로 오프(off)시키는 소프트 스위칭 동작을 구동할 수 있다.The gate driving circuit 230 may control the first to the fourth control signals in accordance with the control signals V P1, V P2, and V P3 input from the PWM control unit 220 during the turn- a third drive circuit to operate the P-type transistors (320, 420, 520) of (231, 232, 233) generates the first to the third source current (I G, source1, I G , source2, I G, source3) can do. At this time, the gate driving circuit 230 completely turns on the P-type transistors 320, 420, 520 of the first to third driving circuits 231, 232, 233, It is possible to drive the soft switching operation.

가령, 도 9의 (a)에 도시된 바와 같이, 게이트 구동회로(230)는, 바이너리 코딩이 적용된 제어신호들(VP1, VP2, VP3)을 이용하여 게이트 소스 전류(IG, source)를 최대치로 인가한 후 상기 게이트 소스 전류를 단계적으로 감소시킬 수 있다(7I0 -> 6I0 -> 5I0 -> 4I0 -> 3I0 -> 2I0 -> I0). 이를 통해, 게이트 구동회로(230)는 도 10에 도시된 바와 같은 게이트 소스 전류(IG, source)를 생성할 수 있고, 상기 게이트 소스 전류를 기반으로 전력 스위치(210)의 소프트 스위칭 동작을 구동할 수 있다.9 (a), the gate drive circuit 230 generates gate source current I G, source (I G, source ) using control signals V P1, V P2, and V P3 to which binary coding is applied , ) To the maximum value and then gradually decrease the gate source current (7I 0 - > 6I 0 - > 5I 0 -> 4I 0 -> 3I 0 -> 2I 0 -> I 0 ). This allows the gate drive circuit 230 to generate the gate source current I G as shown in Figure 10 and to drive the soft switching operation of the power switch 210 based on the gate source current can do.

게이트 구동회로(230)는, 전력 스위치(210)의 턴 오프(turn off) 동작 시, PWM 제어부(220)로부터 입력된 제어신호들(VN1, VN2, VN3)에 따라 제1 내지 제3 구동회로(231, 232, 233)의 N형 트랜지스터들(350, 450, 550)을 동작하여 제1 내지 제3 싱크 전류(IG, sink1 , IG, sink2 , IG, sink3)를 생성할 수 있다. 이때, 게이트 구동회로(230)는 제1 내지 제3 구동회로(231, 232, 233)의 N형 트랜지스터들(350, 450, 550)을 완전히 온(on) 시켰다가 단계적으로 오프(off)시키는 소프트 스위칭 동작을 구동할 수 있다.The gate driving circuit 230 may control the first to the third control signals VN1, VN2, and VN3 according to the control signals VN1, VN2, and VN3 input from the PWM control unit 220 during the turn- a third drive circuit to operate the N-type transistors (350, 450, 550) of (231, 232, 233) generates the first to third sink current (I G, sink1, I G , sink2, I G, sink3) can do. At this time, the gate driving circuit 230 completely turns on the N-type transistors 350, 450 and 550 of the first to third driving circuits 231, 232 and 233 and turns them off stepwise It is possible to drive the soft switching operation.

가령, 도 9의 (b)에 도시된 바와 같이, 게이트 구동회로(230)는, 바이너리 코딩이 적용된 제어신호들(VN1, VN2, VN3)을 이용하여 게이트 싱크 전류(IG, sink)를 최대치로 인가한 후 상기 게이트 싱크 전류를 단계적으로 감소시킬 수 있다(7I0 -> 6I0 -> 5I0 -> 4I0 -> 3I0 -> 2I0 -> I0). 이를 통해, 게이트 구동회로(230)는 도 10에 도시된 바와 같은 게이트 싱크 전류(IG, sink)를 생성할 수 있고, 상기 게이트 싱크 전류를 기반으로 전력 스위치(210)의 소프트 스위칭 동작을 구동할 수 있다.9 (b), the gate driving circuit 230 generates the gate-sink current I G, sink (i) using the binary-coded control signals V N1, V N2, and V N3 , (7I 0 - > 6I 0 - > 5I 0) < / RTI > -> 4I 0 -> 3I 0 -> 2I 0 -> I 0 ). This allows the gate drive circuit 230 to generate a gate sink current I G, sink as shown in FIG. 10 and to drive the soft switching operation of the power switch 210 based on the gate sink current can do.

이처럼, 본 발명의 바람직한 실시 예에 따른 게이트 구동회로는, 전력 스위치의 턴 온 또는 턴 오프 동작 시, 게이트 구동전류를 단계적으로 감소하여 소프트 스위칭 동작을 구동함으로써, 전력 스위치의 EMI 특성을 효과적으로 개선할 수 있다.As described above, in the gate driving circuit according to the preferred embodiment of the present invention, when the power switch is turned on or off, the gate driving current is stepped down to drive the soft switching operation, thereby effectively improving the EMI characteristic of the power switch .

도 11 내지 도 13은 본 발명의 제2 실시 예에 따른 소프트 스위칭 구동 방법을 설명하기 위해 참조되는 도면이다.11 to 13 are diagrams for explaining the soft switching driving method according to the second embodiment of the present invention.

도 11 내지 도 13을 참조하면, PWM 제어부(220)는 전력 스위치(210)의 소프트 스위칭 동작을 제어하기 위한 복수의 제어신호들(VP1, VP2, VP3, VN1, VN2, VN3)을 생성하여 출력할 수 있다.11 to 13, the PWM control unit 220 includes a plurality of control signals V P1 , V P2 , V P3 , V N1 , V N2 , and V V for controlling the soft switching operation of the power switch 210 N3 can be generated and output.

PWM 제어부(220)는, 전력 스위치(210)의 턴 온(turn on) 동작 시, 기준 펄스폭 제어신호(VPWM _C)의 온(on) 타이밍에 기초하여 오프(off) 상태의 파형을 갖는 제2 제어신호(VN1), 제4 제어신호(VN2) 및 제6 제어신호(VN3)를 출력할 수 있다.PWM control unit 220 turns the power switch 210 is turned on (turn on) operation, based on the whole (on) the timing of the reference pulse-width control signal (V PWM _C) that has the waveform of the OFF state (off) The second control signal V N1 , the fourth control signal V N2 , and the sixth control signal V N3 .

PWM 제어부(220)는, 전력 스위치(210)의 턴 온(turn on) 동작 시, 제1 구동회로(231)를 통해 제1 소스 전류(IG, source1)를 생성하기 위한 제1 제어신호(VP1)와, 제2 구동회로(232)를 통해 제2 소스 전류(IG, source2)를 생성하기 위한 제3 제어신호(VP2)와, 제3 구동회로(233)를 통해 제3 소스 전류(IG, source3)를 생성하기 위한 제5 제어신호(VP3)를 출력할 수 있다.Turn on (turn on) the first control signal through the operation, a first drive circuit (231) for generating a first source current (I G, source1) of the PWM control unit 220, the power switch 210 ( the third source via a V P1) and the second driving circuit (third control signal (V P2) and (233 to the third driver circuit for generating a second source current (I G, source2) through 232)) And output a fifth control signal V P3 for generating the current I G, source 3.

좀 더 구체적으로, PWM 제어부(220)는, 기준 펄스폭 제어신호(VPWM _C)의 온(on) 타이밍과 오프 상태의 제어신호들(VN1, VN2, VN3)과의 시간 차(dead time)를 가지고 도 12의 (a)에 도시된 형태의 파형을 갖는 제1 제어신호(VP1), 제3 제어신호(VP2) 및 제5 제어신호(VP3)를 출력할 수 있다.More specifically, PWM control unit 220, based on the pulse width control signal (V PWM _C) of one (on) time difference between the timing and the off-state control signal (V N1, V N2, V N3) ( (V P2 ), a third control signal (V P2 ), and a fifth control signal (V P3 ) having a waveform of the type shown in Figure 12 (a) .

PWM 제어부(220)는, 전력 스위치(210)의 턴 오프(turn off) 동작 시, 기준 펄스폭 제어신호(VPWM _C)의 오프(off) 타이밍에 기초하여 오프(off) 상태의 제1 제어신호(VP1), 제3 제어신호(VP2) 및 제5 제어신호(VP3)를 출력할 수 있다.PWM control unit 220 is turned OFF (turn off) operation, the reference pulse-width control signal off (off) timing by the first control of the OFF state (off) based on the (V PWM _C) of the power switch 210 may output a signal (V P1), a third control signal (V P2) and the fifth control signal (V P3).

PWM 제어부(220)는, 전력 스위치(210)의 턴 오프(turn off) 동작 시, 제1 구동회로(231)를 통해 제1 싱크 전류(IG, sink1)를 생성하기 위한 제2 제어신호(VN1)와, 제2 구동회로(232)를 통해 제2 싱크 전류(IG, sink2)를 생성하기 위한 제4 제어신호(VN2)와, 제3 구동회로(233)를 통해 제3 싱크 전류(IG, sink3)를 생성하기 위한 제6 제어신호(VN3)를 출력할 수 있다.PWM control unit 220 turns off the power switch (210) (turn off) the second control signal through the operation, a first drive circuit (231) for generating a first sink current (I G, sink1) ( a third sync V N1) and, through the first 233 to the fourth control signal (V N2), a third driver circuit for generating a second sink current (I G, sink2) through 232 to the second drive circuit And output a sixth control signal V N3 for generating the current I G, sink3 .

좀 더 구체적으로, PWM 제어부(220)는, 기준 펄스폭 제어신호(VPWM _C)의 오프(off) 타이밍과 오프 상태의 제어신호들(VP1, VP2, VP3)과의 시간 차(dead time)를 가지고 도 12의 (b)에 도시된 형태의 파형을 갖는 제2 제어신호(VN1), 제4 제어신호(VN2) 및 제6 제어신호(VN3)를 출력할 수 있다.More specifically, PWM control unit 220, based on the pulse width control signal (V PWM _C) of off (off) timing and the OFF-state control signal time difference between the (V P1, V P2, V P3) ( a second control signal (V N1), may output a fourth control signal (V N2) and a sixth control signal (V N3) having the form of a waveform shown in (b) of FIG. 12 have a dead time) .

게이트 구동회로(230)는 PWM 제어부(220)에서 출력하는 복수의 제어신호들(VP1, VP2, VP3, VN1, VN2, VN3)에 따라 전력 스위치(210)의 소프트 스위칭 동작을 구동할 수 있다.The gate driving circuit 230 performs a soft switching operation of the power switch 210 according to a plurality of control signals V P1 , V P2 , V P3 , V N1 , V N2 , and V N3 output from the PWM control unit 220 Can be driven.

게이트 구동회로(230)는, 전력 스위치(210)의 턴 온(turn on) 동작 시, PWM 제어부(220)로부터 입력된 제어신호들(VP1, VP2, VP3)에 따라 제1 내지 제3 구동회로(231, 232, 233)의 P형 트랜지스터들(320, 420, 520)를 동작하여 제1 내지 제3 소스 전류(IG, source1 , IG, source2 , IG, source3)를 생성할 수 있다. 이때, 게이트 구동회로(230)는 제1 내지 제3 구동회로(231, 232, 233)의 P형 트랜지스터들(320, 420, 520)을 단계적으로 온(on) 시켰다가 순간적으로 오프(off)시키는 소프트 스위칭 동작을 구동할 수 있다.The gate driving circuit 230 may control the first to the fourth control signals in accordance with the control signals V P1, V P2, and V P3 input from the PWM control unit 220 during the turn- a third drive circuit to operate the P-type transistors (320, 420, 520) of (231, 232, 233) generates the first to the third source current (I G, source1, I G , source2, I G, source3) can do. At this time, the gate driving circuit 230 turns on the P-type transistors 320, 420 and 520 of the first to third driving circuits 231, 232 and 233 in a stepwise manner, A soft switching operation can be performed.

가령, 도 12의 (a)에 도시된 바와 같이, 게이트 구동회로(230)는, 바이너리 코딩이 적용된 제어신호들(VP1, VP2, VP3)을 이용하여 게이트 소스 전류(IG, source)를 단계적으로 증가시킨 후 상기 게이트 소스 전류를 순간적으로(또는 일시에) 감소시킬 수 있다(I0 -> 2I0 -> 3I0 -> 4I0 -> 5I0 -> 6I0 -> 7I0 -> I0). 이를 통해, 게이트 구동회로(230)는 도 13에 도시된 바와 같은 게이트 소스 전류(IG, source)를 생성할 수 있고, 상기 게이트 소스 전류를 기반으로 전력 스위치(210)의 소프트 스위칭 동작을 구동할 수 있다.12 (a), the gate drive circuit 230 generates gate source current I G, source (I G, source ) using control signals V P1, V P2, and V P3 to which binary coding is applied , ) the step by step was increased can be reduced instantaneously (or at a time), the gate-to-source current (I 0 -> 2I 0 - > 3I 0 -> 4I 0 -> 5I 0 -> 6I 0 -> 7I 0 -> I 0 ). This allows the gate drive circuit 230 to generate the gate source current I G as shown in Figure 13 and to drive the soft switching operation of the power switch 210 based on the gate source current can do.

게이트 구동회로(230)는, 전력 스위치(210)의 턴 오프(turn off) 동작 시, PWM 제어부(220)로부터 입력된 제어신호들(VN1, VN2, VN3)에 따라 제1 내지 제3 구동회로(231, 232, 233)의 N형 트랜지스터들(350, 450, 550)을 동작하여 제1 내지 제3 싱크 전류(IG, sink1 , IG, sink2 , IG, sink3)를 생성할 수 있다. 이때, 게이트 구동회로(230)는 제1 내지 제3 구동회로(231, 232, 233)의 N형 트랜지스터들(350, 450, 550)을 단계적으로 온(on) 시켰다가 순간적으로 오프(off)시키는 소프트 스위칭 동작을 구동할 수 있다.The gate driving circuit 230 may control the first to the third control signals VN1, VN2, and VN3 according to the control signals VN1, VN2, and VN3 input from the PWM control unit 220 during the turn- a third drive circuit to operate the N-type transistors (350, 450, 550) of (231, 232, 233) generates the first to third sink current (I G, sink1, I G , sink2, I G, sink3) can do. At this time, the gate driving circuit 230 gradually turns on the N-type transistors 350, 450, and 550 of the first to third driving circuits 231, 232, and 233, A soft switching operation can be performed.

가령, 도 12의 (b)에 도시된 바와 같이, 게이트 구동회로(230)는, 바이너리 코딩이 적용된 제어신호들(VN1, VN2, VN3)을 이용하여 게이트 싱크 전류(IG, sink)를 단계적으로 증가시킨 후 상기 게이트 싱크 전류를 순간적으로(또는 일시에) 감소시킬 수 있다(I0 -> 2I0 -> 3I0 -> 4I0 -> 5I0 -> 6I0 -> 7I0 -> I0). 이를 통해, 게이트 구동회로(230)는 도 13에 도시된 바와 같은 게이트 싱크 전류(IG, sink)를 생성할 수 있고, 상기 게이트 싱크 전류를 기반으로 전력 스위치(210)의 소프트 스위칭 동작을 구동할 수 있다.12 (b), the gate driving circuit 230 generates a gate-sink current I G, sink (i) using the binary-coded control signals V N1, V N2, and V N3 , ) the step by step was increased it can be reduced instantaneously (or at a time) to the gate sink current (I 0 -> 2I 0 - > 3I 0 -> 4I 0 -> 5I 0 -> 6I 0 -> 7I 0 -> I 0 ). This allows the gate drive circuit 230 to generate a gate sink current I G, sink as shown in FIG. 13 and to drive the soft switching operation of the power switch 210 based on the gate sink current can do.

이처럼, 본 발명의 바람직한 실시 예에 따른 게이트 구동회로는, 전력 스위치의 턴 온 또는 턴 오프 동작 시, 게이트 구동전류를 단계적으로 증가하여 소프트 스위칭 동작을 구동함으로써, 전력 스위치의 EMI 특성을 효과적으로 개선할 수 있다.As described above, in the gate driving circuit according to the preferred embodiment of the present invention, when the power switch is turned on or off, the gate driving current is stepped up to drive the soft switching operation to effectively improve the EMI characteristic of the power switch .

한편, 이상 본 발명의 다양한 실시 예들에서는 전력 스위치의 턴 온 또는 턴 오프 동작 시, 게이트 구동전류를 단계적으로 감소시켜 소프트 스위칭 동작을 구동하거나 혹은 게이트 구동전류를 단계적으로 증가시켜 소프트 스위칭 동작을 구동하는 것을 예시하고 있으나 이를 제한하지는 않는다. 따라서, 게이트 구동전류를 단계적으로 증가시킨 후 상기 게이트 구동전류를 단계적으로 감소시켜 소프트 스위칭 동작을 구동할 수 있음은 당업자에게 자명할 것이다. On the other hand, in various embodiments of the present invention, in the turn-on or turn-off operation of the power switch, the gate drive current is stepped down to drive the soft switching operation or the gate drive current is stepped up to drive the soft switching operation However, the present invention is not limited thereto. Thus, it will be apparent to those skilled in the art that the gate drive current may be stepped up and then the gate drive current may be stepped down to drive a soft switching operation.

이상에서 본 발명의 다양한 실시 예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, Of the right.

200: 전력 스위치 제어회로 210: 전력 스위치
220: PWM 제어부 230: 게이트 구동회로
231: 제1 구동회로 232: 제2 구동회로
233: 제3 구동회로200: Power switch control circuit 210: Power switch
220: PWM control unit 230: Gate driving circuit
231: first driving circuit 232: second driving circuit
233: third driving circuit

Claims (7)

전력 스위치의 소프트 스위칭(soft switching) 동작을 제어하기 위한 복수의 제어신호들을 생성하여 출력하는 PWM 제어부; 및
상기 전력 스위치의 턴 온 또는 턴 오프 동작 시, 상기 PWM 제어부로부터 입력된 복수의 제어신호들에 따라 게이트 구동전류를 단계적으로 조절하여 상기 소프트 스위칭 동작을 구동할 수 있는 게이트 구동회로를 포함하는 전력 스위치 제어장치.A PWM controller for generating and outputting a plurality of control signals for controlling a soft switching operation of the power switch; And
And a gate driving circuit that is capable of driving the soft switching operation by stepwise adjusting a gate driving current according to a plurality of control signals input from the PWM control unit when the power switch is turned on or off, Control device. 제1항에 있어서,
상기 PWM 제어부는 게이트 구동전류를 최대치로 인가한 후 상기 게이트 구동전류를 단계적으로 감소시키도록 하는 복수의 제어신호들을 출력하는 것을 특징으로 하는 전력 스위치 제어장치.The method according to claim 1,
Wherein the PWM control unit outputs a plurality of control signals for gradually decreasing the gate driving current after applying the gate driving current to a maximum value. 제1항에 있어서,
상기 게이트 구동회로는 게이트 소스 전류 및 게이트 싱크 전류 중 적어도 하나를 생성하기 위한 복수의 구동회로들을 포함하는 것을 특징으로 하는 전력 스위치 제어장치.The method according to claim 1,
Wherein the gate drive circuit includes a plurality of drive circuits for generating at least one of a gate source current and a gate sink current. 제3항에 있어서,
상기 복수의 구동회로들 각각은, 바이너리 코딩이 가능하도록 서로 다른 게이트 크기(size)를 갖는 P형 및 N형 트랜지스터를 구비하는 것을 특징으로 하는 전력 스위치 제어장치.The method of claim 3,
Wherein each of the plurality of driver circuits includes P-type and N-type transistors having different gate sizes so as to enable binary coding. 제2항에 있어서,
상기 PWM 제어부는, 복수의 구동회로들을 각각 동작시킬 수 있는 복수의 제어신호들을 출력하며,
상기 복수의 제어신호들을 이용하여 상기 복수의 구동회로를 모두 동작시켜 최대 전류를 출력한 후, 상기 복수의 구동회로들을 순차적으로 동작시키지 않으면서 출력 전류를 단계적으로 줄이는 것을 특징으로 하는 전력 스위치 제어장치.3. The method of claim 2,
Wherein the PWM control unit outputs a plurality of control signals capable of operating the plurality of driving circuits,
Wherein the control circuit controls the plurality of drive circuits using the plurality of control signals to output a maximum current and sequentially reduces the output current without operating the plurality of drive circuits sequentially. . 제1항에 있어서,
상기 PWM 제어부는, 게이트 구동전류를 단계적으로 증가시킨 후 상기 게이트 구동전류를 단계적으로 감소시키도록 하는 복수의 제어신호들을 출력하는 것을 특징으로 하는 전력 스위치 제어장치.The method according to claim 1,
Wherein the PWM control unit outputs a plurality of control signals for gradually decreasing the gate driving current after stepwise increasing the gate driving current. 제1항에 있어서,
상기 PWM 제어부는, 게이트 구동전류를 단계적으로 증가시킨 후 상기 게이트 구동전류를 순간적으로 감소시키도록 하는 복수의 제어신호들을 출력하는 것을 특징으로 하는 전력 스위치 제어장치.The method according to claim 1,
Wherein the PWM control unit outputs a plurality of control signals for gradually decreasing the gate driving current after stepping up the gate driving current.
KR1020170135348A 2017-10-18 2017-10-18 Gate driving circuit and power switch control device comprising the same KR102028388B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170135348A KR102028388B1 (en) 2017-10-18 2017-10-18 Gate driving circuit and power switch control device comprising the same
PCT/KR2018/012233 WO2019078605A1 (en) 2017-10-18 2018-10-17 Gate drive circuit and power switch control apparatus including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170135348A KR102028388B1 (en) 2017-10-18 2017-10-18 Gate driving circuit and power switch control device comprising the same

Publications (2)

Publication Number Publication Date
KR20190043367A true KR20190043367A (en) 2019-04-26
KR102028388B1 KR102028388B1 (en) 2019-10-07

Family

ID=66173774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170135348A KR102028388B1 (en) 2017-10-18 2017-10-18 Gate driving circuit and power switch control device comprising the same

Country Status (2)

Country Link
KR (1) KR102028388B1 (en)
WO (1) WO2019078605A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113659972A (en) * 2021-09-13 2021-11-16 复旦大学 Drive circuit and electronic device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113037059B (en) * 2019-12-24 2022-11-08 广东美的白色家电技术创新中心有限公司 Intelligent power module and drive control method
CN113364251A (en) * 2020-03-02 2021-09-07 广东美的白色家电技术创新中心有限公司 Drive circuit, power module and electrical equipment
CN117498665A (en) * 2023-09-28 2024-02-02 海信家电集团股份有限公司 Gate driving chip, control method thereof, storage medium and IPM

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0775332A (en) * 1993-08-31 1995-03-17 Nippon Electric Ind Co Ltd Soft switching method by primary and secondary pwm control
JP2008311765A (en) * 2007-06-12 2008-12-25 Yazaki Corp Control circuit for semiconductor device with overheat protection function
JP2011172446A (en) * 2010-02-22 2011-09-01 Toyota Motor Corp Semiconductor power conversion apparatus
JP2011193705A (en) * 2010-03-17 2011-09-29 Hitachi Appliances Inc Gate drive circuit of voltage drive type semiconductor element and power converter
KR20150005759A (en) * 2013-07-04 2015-01-15 성균관대학교산학협력단 Led driving apparatus capable of adjusting amplitude of driving currents for multi-channel led application
JP2015074309A (en) * 2013-10-08 2015-04-20 株式会社デンソー Led headlight light-control circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215144B2 (en) * 2004-05-20 2007-05-08 International Business Machines Corporation Pre-emphasis driver with constant impedance
KR100858292B1 (en) * 2007-02-26 2008-09-11 (주)유비아이사운드 Switching amplifier driver for reducing the start and stop noise and Audio amplifier including the Driver
KR101639488B1 (en) * 2014-12-10 2016-07-13 현대모비스 주식회사 Gate driver circuit and method for preventing arm short
KR101758808B1 (en) * 2015-06-10 2017-07-19 (주)하이브론 Intelligent Power Module And Power Driving Module Thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0775332A (en) * 1993-08-31 1995-03-17 Nippon Electric Ind Co Ltd Soft switching method by primary and secondary pwm control
JP2008311765A (en) * 2007-06-12 2008-12-25 Yazaki Corp Control circuit for semiconductor device with overheat protection function
JP2011172446A (en) * 2010-02-22 2011-09-01 Toyota Motor Corp Semiconductor power conversion apparatus
JP2011193705A (en) * 2010-03-17 2011-09-29 Hitachi Appliances Inc Gate drive circuit of voltage drive type semiconductor element and power converter
KR20150005759A (en) * 2013-07-04 2015-01-15 성균관대학교산학협력단 Led driving apparatus capable of adjusting amplitude of driving currents for multi-channel led application
JP2015074309A (en) * 2013-10-08 2015-04-20 株式会社デンソー Led headlight light-control circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113659972A (en) * 2021-09-13 2021-11-16 复旦大学 Drive circuit and electronic device
CN113659972B (en) * 2021-09-13 2024-01-05 复旦大学 Driving circuit and electronic device

Also Published As

Publication number Publication date
WO2019078605A1 (en) 2019-04-25
KR102028388B1 (en) 2019-10-07

Similar Documents

Publication Publication Date Title
JP5825144B2 (en) Semiconductor device and high-side circuit driving method
US8952730B2 (en) Driver circuit
KR102028388B1 (en) Gate driving circuit and power switch control device comprising the same
WO2011033733A1 (en) Gate drive circuit
US11543846B2 (en) Gate driver circuit for reducing deadtime inefficiencies
CN112117887A (en) Adaptive threshold control system for detecting and adjusting duration of operating region during turn-on and turn-off of transistor
US8471606B2 (en) Driver circuit for a semiconductor power switch
EP3557763B1 (en) A drive circuit for half-bridges, corresponding driver, device and method
JP5447575B2 (en) Drive device
KR20190011494A (en) GATE DRIVING CIRCUIT FOR SiC MOSFET
JP7308661B2 (en) Driving circuit for switching transistor
KR102026929B1 (en) Gate driving circuit for power switch
US6813169B2 (en) Inverter device capable of reducing through current
KR20190011502A (en) Gate driving circuit and power switch control device comprising the same
CN114050712A (en) Gate driving device and method
US8188769B2 (en) Method and apparatus for propagation delay and EMI control
KR102284186B1 (en) Gate driving circuit for power mosfet
JP5780489B2 (en) Gate drive circuit
KR20200067325A (en) Gate driving circuit for power mosfet
US11264985B1 (en) Bipolar pulsed-voltage gate driver
JP2003174791A (en) Motor drive circuit
JP2010045742A (en) Switching circuit device
JP3883760B2 (en) High speed, low noise output buffer
KR20190007813A (en) Gate driving circuit for power mosfet
JP2008259031A (en) Load driving device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)