KR20190027312A - 페이지 비트맵을 포함하는 효율적인 트랜잭션 테이블 - Google Patents

페이지 비트맵을 포함하는 효율적인 트랜잭션 테이블 Download PDF

Info

Publication number
KR20190027312A
KR20190027312A KR1020180086942A KR20180086942A KR20190027312A KR 20190027312 A KR20190027312 A KR 20190027312A KR 1020180086942 A KR1020180086942 A KR 1020180086942A KR 20180086942 A KR20180086942 A KR 20180086942A KR 20190027312 A KR20190027312 A KR 20190027312A
Authority
KR
South Korea
Prior art keywords
memory
write
data
request
data buffer
Prior art date
Application number
KR1020180086942A
Other languages
English (en)
Other versions
KR102414075B1 (ko
Inventor
동옌 지앙
홍종 정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20190027312A publication Critical patent/KR20190027312A/ko
Application granted granted Critical
Publication of KR102414075B1 publication Critical patent/KR102414075B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G06F3/0641—De-duplication techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/466—Transaction processing
    • G06F9/467—Transactional memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/62—Details of cache specific to multiprocessor cache arrangements
    • G06F2212/621—Coherency control relating to peripheral accessing, e.g. from DMA or I/O device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

메모리를 사용하는 트랜잭션 관리자가 개시된다. 트랜잭션 관리자는 메모리에 쓰여질 미처리된 쓰기 트랜잭션들을 저장하는 쓰기 데이터 버퍼, 상기 쓰기 데이터 버퍼 및 상기 메모리 중 어느 하나로부터 읽혀진 데이터를 선택하는 읽기 데이터 멀티플렉서, 메모리에 대한 요청들을 저장하는 명령 큐 및 우선순위 큐 그리고 미처리된 쓰기 요청들을 추적하기 위한 트랜잭션 테이블을 포함하며, 각각의 쓰기 요청은 무효, 수정 및 포워드를 포함하는 세트로부터 도출된 상태와 관련된다.

Description

페이지 비트맵을 포함하는 효율적인 트랜잭션 테이블{EFFECTIVE TRANSACTION TABLE WITH PAGE BITMAP}
본 발명은 메모리에 관한 것으로 좀 더 구체적으로는 중복제거 가능한 메모리(dedupable memory)와 같은 메모리를 사용하여 읽기 액세스 시간을 향상시키는 것에 관한 것이다.
중복 제거(duplicated 또는 중복 제거 가능한(dedupable)) 메모리는 데이터를 저장하는 보다 효율적인 메커니즘을 제공한다. 기존의 메모리 솔루션에서는 각 데이터 객체(data object)가 메모리 내 자신의 위치에 기록된다. 동일한 데이터 객체는 메모리 내 여러 위치에 각각 별도의 복사본으로 저장될 수 있다: 메모리 시스템은 이러한 반복적인 데이터의 저장을 식별하거나 방지할 방법이 없다. 큰 데이터 객체의 경우, 이러한 반복적인 데이터 저장은 낭비일 수 있다. 데이터 객체의 단일 복사본 만을 저장하는 중복 제거 메모리는 이 문제를 해결하고자 한다.
그러나 중복 제거 메모리는 높은 레이턴시와 느린 성능을 갖는다. 단일 데이터에 대한 쓰기 요청의 실행은 실제로 최악의 경우 세 번의 데이터 쓰기와 다섯 번의 데이터 읽기를 요구할 수 있다. 이러한 높은 레이턴시는 응답해야 하는 메모리를 필요로 하는 시스템에서 억제하는 것일 수 있다.
중복 제거의 적용 여부와 상관없이 메모리의 응답을 개선할 수 있는 방법이 필요하다.
본 발명의 목적은 읽기 액세스 시간을 향상시켜 메모리 시스템의 성능을 향상시키는데 있다.
본 발명의 메모리를 포함하는 메모리 서브시스템에서 사용하기 위한 트랜잭션 관리자는: 메모리에 쓰여질 미처리된 쓰기 트랜잭션들을 저장하는 쓰기 데이터 버퍼, 상기 쓰기 데이터 버퍼 및 상기 메모리 중 어느 하나로부터 읽혀진 데이터를 선택하는 읽기 데이터 멀티플렉서, 메모리에 대한 요청들을 저장하는 명령 큐 및 우선순위 큐 그리고 미처리된 쓰기 요청들을 추적하기 위한 트랜잭션 테이블을 포함하며, 각각의 쓰기 요청은 무효, 수정 및 포워드를 포함하는 세트로부터 도출된 상태와 관련된다.
본 발명에 따른 방법은 트랜잭션 관리자에서 호스트 컴퓨터로부터 메모리에 대한 요청을 수신하는 단계, 상기 요청이 상기 트랜잭션 관리자 내 쓰기 데이터 버퍼를 사용하여 이행될 수 있는 지를 판별하는 단계, 및 상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나를 사용하여 상기 요청을 이행하는 단계를 포함한다.
본 발명은 메모리 시스템 아키텍처에 트랜잭션 관리자를 포함시킴으로써, 부분 쓰기 데이터를 병합하고 호스트로 조기 쓰기 확인을 전송함으로써 증폭 팩터가 감소되어 메모리 시스템의 성능을 향상시킬 수 있다.
도 1은 발명 개념의 실시예에 따른 중복 제거 가능한 메모리를 사용하여 동작하는 머신을 보여준다.
도 2는 도 1의 머신의 부가적인 상세들을 보여준다.
도 3은 도 1의 메모리의 프런트 엔드를 보여준다.
도 4는 도 1의 메모리의 백 엔드를 보여준다.
도 5는 도 4의 트랜잭션 관리자의 상세를 보여준다.
도 6은 도 5의 트랜잭션 테이블의 상세를 보여준다.
도 7은 도 1의 메모리의 도 5의 프런트 엔드로부터 쓰기 요청을 처리하는 도 5의 트랜잭션 관리자를 보여준다.
도 8은 도 1의 메모리의 도 5의 프런트 엔드로부터 읽기 요청을 처리하는 도 5의 트랜잭션 관리자를 보여준다.
도 9는 발명의 개념의 실시예에 따른 도 5의 트랜잭션 관리자에 의해서 도 1의 메모리의 도 5의 프런트 엔드로부터의 읽기 요청을 처리하기 위한 예시적인 절차의 플로우차트를 보여준다.
도 10a-10d는 발명의 개념의 실시예에 따른 도 5의 트랜잭션 관리자에 의해서 도 1의 메모리의 도 5의 프런트 엔드로부터의 쓰기 요청을 처리하기 위한 예시적인 절차의 플로우차트를 보여준다.
도 11은 발명의 개념의 실시예에 따른 도 5의 트랜잭션 관리자에 의해서 도 1의 메모리의 도 5의 백 엔드에 의해서 완료되는 쓰기 트랜잭션들을 처리하기 위한 도 5의 트랜잭션 관리자에 대한 예시적인 절차의 플로우차트를 보여준다.
본 발명의 개념에 대한 상세한 설명이 첨부된 도면에 예시되어 있다. 다음의 상세한 설명에서, 본 발명의 개념을 완전히 이해할 수 있도록 수많은 특정 세부 사항이 제시된다. 그러나, 당업자는 이러한 특정 세부 사항들 없이 본 발명의 개념을 실행할 수 있음을 알아야 한다. 다른 예들에서, 공지된 방법들, 절차들, 구성 요소들, 회로들 및 네트워크들은 실시 예들의 측면들을 불필요하게 불명료하게 하지 않기 위해 상세하게 설명되지 않았다.
제1, 제2 등의 용어가 본 명세서에서 다양한 구성 요소를 설명하기 위해 사용될 수 있지만, 이들 구성 요소는 이들 용어에 의해 제한되어서는 안됨을 이해할 것이다. 이러한 용어들은 하나의 요소를 다른 요소와 구별하기 위해서만 사용된다. 예를 들어, 제1 모듈은 제2 모듈로 지칭될 수 있고, 유사하게, 제2 모듈은 본 발명의 개념의 범위를 벗어나지 않으면서 제1 모듈로 지칭될 수 있다.
본 발명의 개념의 설명에 사용된 용어는 특정 실시예를 설명하기 위한 것이며, 본 발명의 개념을 제한하려는 것은 아니다. 본 발명의 개념 및 첨부 된 청구 범위의 설명에 사용 된 바와 같이, 단수 형태는 문맥에 달리 명시되지 않는 한 복수 형태를 포함하는 것으로 의도된다. 본 명세서에서 사용된 "및/또는"이라는 용어는 하나 이상의 관련 열거된 항목의 임의의 그리고 모든 가능한 조합을 가리키며 포함한다. 본 명세서에서 사용되는 용어 "포함하는" 및/또는 "구비하는"은 언급된 특징들, 정수들, 단계들, 동작들, 엘리먼트들 및/또는 구성 요소들의 존재를 나타내지만, 존재를 배제하지 않는 것으로 이해 될 것이다. 또는 하나 이상의 다른 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 구성 요소들 및/또는 그룹들의 추가를 포함할 수 있다. 도면들의 구성 요소들 및 특징들은 반드시 일정한 비율로 그려지는 것은 아니다.
중복 제거 메모리 스토리지 시스템의 문제들 중 하나는 읽기 및 쓰기 트랜잭션 증폭이다. 중복 제거 메모리에 대한 읽기 증폭(read amplification)은 호스트 머신에 의한 모든 읽기 요청에 대해 장치에 두 번 읽는 것을 야기할 수 있다. 쓰기 증폭은 더 나쁠 수 있으며, 최악의 경우, 호스트로부터의 하나의 쓰기 트랜잭션은 5번의 읽기 트랜잭션들뿐만 아니라 3 번의 쓰기 트랜잭션으로 증폭될 수 있다.
이러한 문제를 극복하고 높은 처리량 및 낮은 레이턴시를 달성하기 위해, 효율적인 트랜잭션 관리자(Transaction Manager)는 다수의 미해결된(outstanding) 트랜잭션들을 지원하고 읽기 레이턴시가 감소하도록 다수의 읽기 트랜잭션들 및 읽기 우선 순위를 지원하는 동안 쓰기 트랜잭션들에 대한 조기 확인(early acknowledgement)을 제공한다.
읽기 우선 순위, 조기 쓰기 확인들 및 다수의 미해결된 쓰기 및 읽기 트랜잭션들을 지원하기 위해 트랜잭션 관리자는 많은 수의 미해결된 쓰기 트랜잭션 주소를 추적할 수 있으며, 또한 트랜잭션 관리자는 쓰기 이후 읽기 트랜잭션들 및 게시된 쓰기 트랜잭션들에 대한 명령들을 유지할 수 있다.
트랜잭션 관리자에는 다음이 포함된다:
부분 쓰기를 위한 쓰기 병합 버퍼(Write Coalescing Buffer)
읽기 데이터 경로의 읽기 데이터 멀티플렉서(Read Data Mux)
다수의 미해결된 쓰기 트랜잭션들을 버퍼링하는 쓰기 데이터 버퍼(Write Data Buffer)
무효(Invalid, 또는 유휴(Idle))/수정(Modified)/포워드(Forwarded) 상태의 다수의 미해결된 쓰기 트랜잭션들/쓰레드들을 추적하는 트랜잭션 테이블(Transaction Table)
쓰기 및 내부 읽기 명령들에 대한 명령 큐(Command Queues, CQ) 및 호스트 읽기 트랜잭션들에 대한 우선 순위 큐(Priority Queues, PQ)를 포함하는 명령 분석기(Command Parser).
트랜잭션 관리자는 다음과 같은 방법으로 여러 개의 미해결 쓰기 및 읽기 트랜잭션들/스레드들(transactions/threads)을 관리하는 중앙 컨트롤러 메커니즘이다.
구성 가능한 쓰기 조기 확인(write early acknowledge) 메커니즘을 지원.
쓰기 트랜잭션 데이터를 저장하고 무효/수정/포워드의 쓰기 트랜잭션 단계를 추적하여 게시된 메모리 쓰기들 완료 및 순서를 유지.
RAW(Read After Write) 순서들을 유지함으로써 낮은 레이턴시에 대한 우선 순위로 읽기 트랜잭션을 지원.
WDB(Write Data Buffer)는 호스트에 확인된 미해결 쓰기들을 포함한다. 따라서 WDB 내의 쓰기 데이터 엔트리들은 높은 처리량과 낮은 레이턴시를 달성하기 위해 다수의 트랜잭션들/스레드들을 지원하기 위해 정확하고 효율적으로 관리되어야 한다.
트랜잭션 관리자는 미해결 페이지들 내의 빠른 검색 및 삽입을 위해 페이지 단위로 상태를 추적한다. 이러한 스킴은 랜덤 쓰기 트랜잭션들이 아닌 DMA 또는 버스트(burst) 쓰기 트랜잭션들을 최적화한다.
페이지 상태(Page State)는 몇 가지 가능한 상태들로 구성된다.
무효(Invalid): 비어 있거나(empty) 데이터가 무효화된 엔트리.
수정(Modified): "백 엔드(back end)" 메모리 스토리지에 아직 기입되지 않은 유효한 데이터를 포함하는 엔트리. 이 애플리케이션의 컨텍스트(context)에서, "백 엔드(back end)" 및 "프런트 엔드(front end)"(이하에서 사용됨)라는 용어는 메모리 구성 요소들 간에 물리적인 분리가 있음을 의미하는 것이 아니라, 호스트 프로세서와 트랜잭션 관리자(Transaction Manager) 사이의 메모리 서브시스템의 일부("프런트 엔드")와 호스트 프로세서로부터 트랜잭션 관리자의 다른 측면에 있는 메모리 서브시스템의 일부("백 엔드")를 식별한다. 트랜잭션 관리자와 관련하여, 메모리 하위 시스템의 다른 부분들을 포함하는 시스템의 다른 구성 요소들의 동작들은, 물리적 레이아웃과 내부 동작들이 트랜잭션 관리자에 의해 알 수 없는 블랙 박스로 간주될 수 있다.
포워드(Forwarded): 백 엔드 메모리 스토리지로 전송되었으나 백 엔드에서 아직 확인하지 않은 유효한 데이터를 포함하는 엔트리.
페이지 상태는 트랜잭션 테이블(ST [1:0]) 필드에서 추적될 수 있다.
트랜잭션 관리자는 미해결된 페이지와 빠른 검색을 위한 페이지 비트 맵(bitmap)이 포함된 트랜잭션 테이블을 포함한다. 트랜잭션 테이블은 N x M 캐시-라인 트랜잭션(페이지 당 N 개의 페이지들 및 M 개의 엔트리들)을 추적할 수 있다.
필드들(Fields):
전체 페이지(Full Page, FP):
0: 페이지가 엔트리들로 완전히 채워지지 않음; 1: 페이지가 엔트리들로 완전히 채워짐.
상태(ST[1:0]):
2'b00: 무효(Invalid).
2'b01: 수정(Modified).
2'b10: 포워드(Forwarded).
2'b11: 실패(Failed).
동일한 페이지 내 모든 엔트리들은 동일한 페이지 상태를 공유한다. 그러므로 동일한 페이지의 모든 엔트리들이 동시에 백 엔드로 포워드된다.
실패한 트랜잭션의 경우, 실패 정보는 트랜잭션 관리자 상태 레지스터들에서 추적될 것이다.
트랜잭션 ID(TID): 백 엔드로 전송될 때 데이터에 할당된 트랜잭션 ID.
주의: 부분적으로 채워진 페이지에 대해, 트랜잭션 ID(TID)는 첫 번째 엔트리에 대한 트랜잭션 ID(TID)이다. 증가적(incremental) 트랜잭션 ID(TID)는 동일한 페이지 내 나머지 엔트리들에 할당될 수 있다.
페이지 헤드 논리적 어드레스(Page Head Logical Address, LA): 페이지 내 제1 엔트리의 논리적 어드레스. 나머지 엔트리들의 어드레스들은 비트맵에 기반한 이 어드레스로부터 파생될 수 있다(임의의 하나의 엔트리의 논리적 어드레스는 "페이지 헤드 논리적 어드레스(Page Head Logical Address) + 비트 맵으로 표시된 페이지의 오프셋)으로 계산될 수 있다).
엔트리 비트맵(Entry Bitmap): 현재 페이지의 유효한 엔트리 비트맵
만일 트랜잭션이 쓰기 데이터 버퍼(WDB)로부터 백 엔드 메모리 스토리지로 데이터를 전송하는 것이면, 트랜잭션 관리자는 관련된 페이지 엔트리에 대한 트랜잭션 테이블의 ST 상태를 "포워드(Forwarded)"로 업데이트한다. 백 엔드로의 데이터 전송이 완료되면, 트랜잭션 관리자는 관련된 페이지 엔트리의 상태를 "무효(Invalid)"로 업데이트한다.
만일 트랜잭션이 읽기 요청이면, 트랜잭션 관리자는 트랜잭션 테이블에서 캐시 라인 또는 DMA 페이지를 검색한다. 만일 트랜잭션 테이블에서 캐시 라인 또는 DMA가 검색되고, 트랜잭션 테이블의 ST 필드가 수정(Modified)된 또는 포워드(Forwarded)된 상태를 보이면, 트랜잭션 관리자는 쓰기 데이터 버퍼를 읽어올 수 있고, 데이터를 프런트 엔드로 리턴할 수 있다. 그렇지 않으면 트랜잭션 관리자는 읽기 요청을 우선순위 큐(Priority Queue)로 전송할 수 있다.
만일 트랜잭션 관리자에 의해서 생성된 트랜잭션이 쓰기 데이터 버퍼(WDB)를 플러시(flush)하면, 트랜잭션 관리자는 새로운 쓰기 트랜잭션 수락을 중지하고, 관련된 트랜잭션 테이블 엔트리들을 비우는 쓰기 데이터 버퍼(WDB)로부터의 승인을 대기할 수 있다.
만일 트랜잭션이 데이터 쓰기이고, 데이터에 대한 트랜잭션 테이블 내 ST 엔트리가 수정되면, 트랜잭션 관리자는 병합(merge)을 위해 쓰기를 쓰기 데이터 버퍼(WDB)로 전송할 수 있다.
만일 트랜잭션이 데이터 쓰기이고, 데이터에 대한 트랜잭션 테이블 내 ST 엔트리가 수정되지 않거나 또는 ST 엔트리가 없으면 다음과 같다:
전체 쓰기(full write)의 경우, 트랜잭션 관리자는 새로운 트랜잭션 테이블 엔트리를 생성하고, 쓰기 데이터를 쓰기 데이터 버퍼(WDB)에 저장하고, 쓰기 명령을 명령 큐(Command Queue)로 전송할 수 있다.
부분 쓰기의 경우, 트랜잭션 테이블의 ST 엔트리가 전송되면, 트랜잭션 관리자가 쓰기 데이터 버퍼(WDB)에 읽기 요청을 전송하고, 부분 데이터를 읽기 데이터와 병합하고, 트랜잭션에 대한 새로운 트랜잭션 테이블 엔트리를 생성하고, 쓰기 데이터 버퍼(WDB)에 데이터를 저장하며, 쓰기 명령을 명령 큐에 넣는다. 만일 트랜잭션 테이블의 ST 엔트리가 전송되지 않으면, 트랜잭션 관리자는 명령 큐에 읽기 명령을 전송하여 메모리 스토리지로부터 나머지 데이터를 읽고, 그 데이터를 부분 데이터와 병합하고, 트랜잭션 테이블 내 트랜잭션에 대한 새로운 엔트리를 생성하여 쓰기 데이터 버퍼(WDB)에 데이터를 저장하며, 쓰기 명령을 명령 큐(Command Queue)로 전송할 수 있다.
도 1은 본 발명 개념의 실시예에 따라 트랜잭션 관리자를 포함하는 메모리를 사용하도록 동작하는 머신(machine)을 보여준다. 도 1에는 머신(105)이 도시된다. 머신(105)은 데스크탑 또는 랩탑 컴퓨터, 서버(독립형 서버 또는 랙 서버), 또는 본 발명의 개념의 실시예들로부터 이익을 얻을 수 있는 임의의 다른 장치를 포함하되 이에 국한되지 않는 임의의 원하는 머신일 수 있다. 머신(105)은 또한 특화된 휴대용 컴퓨팅 장치들, 태블릿 컴퓨터들, 스마트 폰들 및 다른 컴퓨팅 장치들을 포함할 수 있다. 머신(105)은 임의의 원하는 애플리케이션들(데이터베이스 애플리케이션들이 좋은 예이지만, 본 발명의 개념의 실시예들은 원하는 애플리케이션으로 확장될 수 있다)을 실행할 수 있다.
특정 형태와 무관하게, 머신(105)은 프로세서(110), 메모리(115) 및 스토리지 장치(20)를 포함할 수 있다. 프로세서(110)는 Intel Xeon, Celeron, Itanium 또는 Atom 프로세서, AMD Opteron 프로세서, ARM 등과 같은 임의의 다양한 프로세서일 수 있다. 도 1은 단일 프로세서를 나타내며, 머신(105)은 각각이 단일 코어 또는 멀티-코어 프로세서들일 수 있는 임의의 수의 프로세서들을 포함할 수 있다. 메모리(115)는 플래시 메모리, DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), Persistent Random Access Memory, FRAM(Ferroelectric Random Access Memory) 또는 MRAM(Magnetoresistive Random Access Memory)과 같은 NVRAM(Non-Volatile Random Access Memory) 등의 임의의 다양한 메모리일 수 있다. 또한 메모리(115)는 상이한 메모리 타입들의 임의의 원하는 조합일 수 있다. 또한 메모리(115)는 머신(105)의 일부인 메모리 컨트롤러(125)에 의해 제어될 수 있다.
저장 장치(120)는 임의의 다양한 스토리지 장치일 수 있다. 스토리지 장치(120)는 메모리(115) 내에 상주 할 수 있는 장치 드라이버(130)에 의해 제어될 수 있다.
도 2는 도 1의 머신(105)의 추가적인 상세를 도시한다. 도 2를 참조하면, 전형적으로, 머신(105)은 머신(105)의 구성 요소들의 동작들을 조정하는데 사용될 수 있는 메모리 컨트롤러(125) 및 클럭(205)을 포함할 수 있는 하나 이상의 프로세서(110)를 포함한다. 또한 프로세서들(110)은 예를 들어, RAM(random access memory), ROM(read-only memory) 또는 다른 상태 보존 매체를 포함할 수 있는 메모리(115)에 연결될 수 있다. 또한 프로세서(110)는 스토리지 장치들(120), 그리고 네트워크 커넥터(210) 예를 들면, 이더넷 커넥터 또는 무선 커넥터에 연결될 수 있다. 또한 프로세서(110)는 다른 구성 요소들 중 사용자 인터페이스(220) 및 입력/출력(I/O) 엔진(225)을 사용하여 관리될 수 있는 입/출력 인터페이스 포트들과 접속될 수 있는 버스(215)에 연결될 수 있다.
도 1 및 도 2를 참조하면, 메모리(115)는 종래의 메모리(데이터 중복을 제거하는 것이 목적이 아님) 또는 중복 제거 메모리(dedupable memory)일 수 있다. 중복 제거 메모리의 구현은 DRAM(Dynamic Random Access Memory)과 같은 기존의 메모리 형태들과 다를 수 있지만, 이러한 차이는 중복 제거 메모리 구현이나 트랜잭션 관리자 구현과 관련되지 않을 수 있다. 더욱이, 프로세서(110)와 같은 머신(105)의 다른 하드웨어 구성 요소들이, 메모리(115)의 특화된 구현을 인지하고 있는지 여부는 이들 구성 요소들이 메모리(115)의 물리적 구조를 알아야 하는지 여부에 따라 달라질 수 있다. 또한 메모리(115)의 특정 구현에 관한 "지식의 결여(lack of knowledge)"가 머신(115)에서 실행되는 애플리케이션 프로그램들과 같은 소프트웨어 엘리먼트들로 확장될 수 있다. 애플리케이션 프로그램들은 메모리(115)가 DRAM, 중복 제거 메모리 또는 임의의 다른 형태의 메모리를 포함하는 지에 대한 어떠한 지식 없이, 읽기 및 쓰기 요청들을 메모리(115)로 전송할 수 있다.
본 출원의 나머지 부분에서, 메모리(115)는 중복 제거 메모리를 참조하여 설명될 것이지만, 본 발명의 개념의 실시예들은 제한없이 다른 형태의 메모리로 확장되며, 트랜잭션 관리자는 유사한 방식으로 다른 형태의 메모리의 성능을 향상시킬 수 있다.
도 3은 도 1의 메모리 서브시스템(115)의 프런트 엔드를 도시한다. 도 3에서, 메모리(115)는 호스트 인터페이스(305)를 포함할 수 있다. 호스트 인터페이스는 임의의 원하는 인터페이스를 사용하여 다양한 소스들로부터 요청(읽기 또는 쓰기)을 수신할 수 있다. 이러한 소스들은 예를 들면, DMA(Direct Memory Access) 라인들(310-1 내지 310-3), PCIe(Peripheral Component Interconnect Express)(310-4) 또는 종래의 메모리 버스 커넥션(미 도시됨)을 포함할 수 있다. 소스들(310-1 내지 310-4)는 애플리케이션들, 운영 시스템들 또는 임의의 다른 데이터 요청들의 소스들에 대한 소스들을 나타낼 수 있다. 그 다음, 호스트 인터페이스(305)는 데이터 요청들을 파티션들(partitions)(320-1 내지 320-3)로 분산할 수 있는 프런트 엔드 스케줄러(315)와 통신할 수 있으며, 프런트 엔드 스케줄러(315)는 중복 제거 메모리를 포함하여 데이터 요청을 처리하고 응답할 수 있다.
도 3은 4 개의 소스들(310-1 내지 310-4), 및 3 개의 파티션들(320-1 내지 320-3)을 도시하지만, 이들의 개수는 단지 예시일 뿐이다. 본 발명의 개념의 실시예들은 임의의 개수의 소스들 및 임의의 개수의 파티션들을 제한없이 지원할 수 있다. 또한 소스들은 원하는 형태일 수 있다. 소스는 DMA 및 PCIe 통신에만 국한되지 않다.
도 4는 도 1의 메모리 시스템의 메모리(115)의 백 엔드를 도시한다. 도 4에는 파티션(320-1)이 도시되어 있지만, 도 3의 파티션들(320-2, 320-3)에도 동일한 아키텍처가 사용될 수 있다. 파티션(320-1)은 트랜잭션 관리자(405), 중복 제거 엔진 관리자(410) 및 메모리 관리자(415)를 포함할 수 있다. 트랜잭션 관리자(405)는 데이터 요청을 관리하며, 트랜잭션 관리자(405)를 포함하지 않는 중복 제거 메모리 아키텍처에 비해 읽기 요청들의 레이턴시를 향상시킬 수 있다. 트랜잭션 관리자(405)는 도 5를 참조하여 더 설명된다.
중복 제거 엔진 관리자(410)는 데이터의 특정 읽기 및 쓰기를 처리하고 데이터 중복 제거를 담당한다. 이를 위해, 중복 제거 엔진 관리자(410)는 다양한 중복 제거 엔진들(420-1 내지 420-3)을 포함할 수 있다. 각각의 중복 제거 엔진(420-1 내지 420-3)은 임의의 수신된 사용자 데이터가 이전에 저장되었는지의 여부를 판별할 수 있고, 저장되어 있다면 동일한 데이터가 메모리(115)에 다시 저장되는 것을 방지할 수 있다.
중복 제거 엔진 관리자(410)(그리고 중복 제거 엔진들(420-1 내지 420-3))는 메모리 관리자(415)와 통신할 수 있다. 메모리 관리자(415)는 특정 데이터 요청들이 적절한 메모리 하드웨어로 향하게 하는 것을 담당한다. 예를 들어, 도 4는 DIMM들(Dual In-Line Memory Modules)(430-1, 430-2)과 통신하는 2 개의 메모리 컨트롤러들(425-1, 425-2)을 도시한다. 발명의 개념의 실시예들은 데이터를 저장하는데 사용되는 임의의 물리적 형태를 지원할 수 있다. 예를 들어, DIMM들(430-1, 430-2)은 DIP들(Dual In-Line Packets), SIP들(Single In-Line Packets), SIMM들(Single In-Line Memory Modules) 또는 심지어 메모리 칩들 자체로 대체될 수 있다. 본 명세서의 나머지 부분에서, "메모리 모듈(memory module)"이라는 용어는 데이터를 저장하기 위해 취해진 형태에서의 모든 변형들을 포함하는 것으로 의도된다. 메모리 관리자(415)는 실제 데이터가 어디에 저장되었는지(또는 저장될 예정인지)에 따라, 중복 제거 엔진 관리자(410)로부터 수신된 임의의 데이터 요청들을 메모리 컨트롤러들(425-1, 425-2) 중 하나로 향하게 할 수 있고; 메모리 컨트롤러(425-1, 425-2)는 차례차례 DIMM들(430-1, 430-2)로부터의 데이터의 실제 읽기 및 쓰기를 관리한다.
도 4는 3 개의 중복 제거 엔진들(420-1 내지 420-3) 및 (2 개의 메모리 모듈들(430-1, 430-2)과 통신하는) 2 개의 메모리 컨트롤러들(425-1, 425-2)을 도시하나, 발명의 개념의 실시예들은 임의의 수의 중복 제거 엔진들 및 임의의 수의 메모리 컨트롤러들 및 메모리 모듈들(일반적으로 메모리 컨트롤러들과 메모리 모듈들 사이에 일대일 관계가 있음)을 포함할 수 있다. 또한, 도 4는 DIMM들로서 메모리 모듈들(430-1, 430-2)을 도시하나, 발명의 개념의 실시예들은 임의의 원하는 메모리 모듈 포맷들을 지원할 수 있으며, 예를 들어, 일부가 DIMM들이고, 다른 일부가 SODIMM들(Small Outline Dual In-Line Memory Modules)인 혼합된 형태도 지원할 수 있다. 또한 도 3의 파티션들(320-1 내지 320-3) 각각은 다양한 수 및 다양한 타입의 중복 제거 엔진들 및 메모리 모듈들을 포함할 수 있다.
상술한 바와 같이, 중복 제거 메모리 시스템은 트랜잭션 관리자(405) 없이도 동작할 수 있다. 그러나, 증폭 팩터(amplification factor) 때문에 중복 제거 메모리 시스템은 높은 레이턴시를 가질 수 있다. 중복 제거 메모리와 동일한 정도로 증폭되지 않는 종래의 메모리 서브 시스템들도 충분히 높은 읽기 또는 쓰기 레이턴시를 경험할 수 있다. 중복 제거(또는 다른) 메모리 시스템 아키텍처에 트랜잭션 관리자(405)를 포함시킴으로써, 부분 쓰기 데이터를 병합하고 호스트로 조기 쓰기 확인(early write acknowledgment)을 함으로써 증폭 팩터가 감소되어 메모리 시스템의 성능을 향상시킬 수 있다.
도 5는 도 4의 트랜잭션 관리자(405)의 상세를 도시한다. 도 5에서, 도 5에서, 트랜잭션 관리자(405)는 프런트 엔드(505) 및 백 엔드(510)와 인터페이스하는 것으로 도시된다. 프런트 엔드(505)는 트랜잭션 관리자(405) 앞에 연관된 다른 모든 구성 요소들과 함께 도 3의 프런트 엔드 스케줄러(315)를 나타내는 것으로 의도된다. 유사하게, 백 엔드(510)는 트랜잭션 관리자(405) 뒤에 연관된 다른 모든 구성 요소들과 함께 도 4의 중복 제거 엔진 관리자(410)를 나타내는 것으로 의도된다. 메모리 시스템 아키텍처는 트랜잭션 관리자(405)없이 동작할 수 있기 때문에, 트랜잭션 관리자(405)의 관점에서, 프런트 엔드(505) 및 백엔드(510)는 내부 동작들을 알 수 없는 블랙 박스들로 간주될 수 있다. 프런트 엔드(505), 트랜잭션 관리자(405) 및 백 엔드(510)는 표준 프로토콜들을 사용하여 통신할 수 있다.
트랜잭션 관리자(405)는 읽기 데이터 멀티플렉서(MUX)(515), 쓰기 데이터 병합 버퍼(write data coalescing buffer, 520), 쓰기 데이터 버퍼(525), 트랜잭션 테이블(530) 및 명령 분석기(535)를 포함한다. 읽기 데이터 멀티플렉서(515)는 (요청된 데이터가 지연된 쓰기를 위해 버퍼링된 경우) 쓰기 데이터 버퍼(525)로부터의 읽기 데이터 또는 (데이터가 쓰기 데이터 버퍼(525)에 없는 경우) 백 엔드(510) 로부터 읽기 데이터를 수신할 수 있다. 데이터가 백 엔드(510)로부터 검색될 필요가 있는 경우, 트랜잭션 관리자(405)는 명령 분석기(535)의 우선순위 큐(540)에 읽기 요청을 배치(place)할 수 있으며, 백 엔드(510)는 요청된 데이터를 찾아 반환할 수 있다.
쓰기 데이터 버퍼(525)는 백 엔드(510)에 기입하기 위해 버퍼링되는 데이터를 저장할 수 있다. 트랜잭션 관리자(405)는 프런트 엔드(505)로부터 쓰기 요청을 수신할 때, 트랜잭션 관리자(405)는 쓰기 데이터 버퍼(525)에 쓰기 데이터를 저장하며, 명령 분석기(535)의 명령 큐에 쓰기 요청을 저장할 수 있다. 그 다음 트랜잭션 관리자(405)는 조기 응답(early acknowledgement)을 프런트 엔드(505)로 회신한다(데이터가 아직 메모리의 최종 저장 위치에 기입되지 않았지만, 나중에 기입하기 위해 버퍼링된다는 의미에서 조기(early)). 쓰기 데이터 버퍼(525)에 이전에 버퍼링되었으나, 백 엔드(510)에 아직 기입되지 않았고 백 엔드(510)에 의해서 확인되지 않은 데이터는 읽기 요청에 응답해서 읽기 데이터 멀티플렉서(515)로 읽혀질 수 있다. 쓰기 데이터 버퍼(525)의 크기는 가변적일 수 있고, 백 엔드(510)에서 메모리 모듈들의 속도에 따라 달라질 수 있다: 메모리 모듈들이 더 느릴수록 더 큰 용량의 쓰기 데이터 버퍼(525)가 필요할 수 있다. 이상적으로는, 쓰기 데이터 버퍼(525)는 최소한 메모리 모듈들에 대한 DMA 버스트(burst)를 처리할 수 있을 만큼 충분히 커야 한다. 쓰기 데이터 버퍼(525)가 가득 차게 되면, 트랜잭션 관리자(405)는 데이터를 백엔드(510)에 기입하기 위해 플러시(flush) 명령을 생성할 수 있다.
쓰기 요청은 메모리 시스템에 데이터의 전체 페이지(full page)(또는 캐시 라인)를 쓰는 것을 요청하지 않을 수 있다. 그러나 메모리 모듈에 대한 쓰기는 완전한(complete) 페이지이어야 한다. 그래서 프런트 엔드(505)가 부분 쓰기(partial write)만을 전송하면, 트랜잭션 관리자(405)는 부분 쓰기와, 쓰기를 완료하는데 필요한 나머지 데이터를 "병합(merge)"할 수 있다. 예를 들어, 쓰기 요청이 부분 캐시 라인 쓰기(partial cache line write)인 경우, 트랜잭션 관리자(405)는 부분 쓰기와, 메모리로부터 읽어올 수 있는 캐시 라인의 나머지 데이터를 병합할 수 있다. 쓰기 병합 버퍼(write coalescing buffer, 520)는 이러한 프로세스를 수행하도록 동작한다. 쓰기 병합 버퍼(520)는 페이지 또는 캐시 라인(쓰기 데이터 버퍼(525)에서 검색되거나 백 엔드(510)로부터 읽어올 수 있음)을 완료하는데 필요한 나머지 데이터를 요청하고, 부분 쓰기를 그 데이터와 병합하고, 완전한 페이지 또는 캐시 라인을 쓰기 데이터 버퍼(525)에 저장하고, 명령 분석기(535)의 명령 큐(545)에 쓰기 요청을 (잠재적으로) 저장한다. 이러한 맥락에서, "병합"은 쓰기 요청에 따른 읽기 데이터의 일부를 변경하는 것을 의미하고, 읽기 데이터의 다른 부분들은 변경되지 않는다.
쓰기 병합 버퍼(520)가 백 엔드(520)로부터 나머지 데이터를 수신할지 또는 쓰기 데이터 버퍼(525)로부터 나머지 데이터를 읽어올지는 나머지 데이터가 쓰기 데이터 버퍼(525)에서 발견될 수 있는 지에 의존한다. 나머지 데이터가 쓰기 데이터 버퍼(525)에서 발견되면, 백 엔드(backend)(510)로부터 데이터를 요청할 필요가 없다(이것은 느리게 동작하며 오래된 데이터를 반환할 수 있다).
그러나, 쓰기 데이터 버퍼(525)가 이미 데이터의 전체 페이지를 저장하는 경우, 상충되는 엔트리들을 어떻게 다루어야 하는 지에 대한 문제가 있다. 이 문제에 대한 해결책은 쓰기 데이터 버퍼(525)의 기존 페이지가 백 엔드(510)로 전송되었는지 여부를 판별하는 것이다. 쓰기 데이터 버퍼(525)의 기존 페이지가 백 엔드(510)로 이미 전송된 경우, 새로운 페이지는 쓰기 데이터 버퍼(525)에 데이터의 독립된 페이지로서 저장된다. 이 새로운 데이터의 페이지는 이미 작성된 페이지를 교체하기 위해 최종적으로 백엔드(510)에 기입될 것이다.
반면, 쓰기 데이터 버퍼(525)에 존재하는 페이지가 여전히 백 엔드(510)로 전송될 것을 대기하고 있으면, 존재하는 페이지는 쓰기 데이터 버퍼(525)에서 갱신될 수 있다. 이 상황에서, 페이지는 백엔드(510)에 반복적으로 쓰는 것을 피하면서 백 엔드(510)로 한 번만 전송된다.
쓰기 데이터 버퍼(525) 내 페이지가 백 엔드(510)로 전송되었는지의 여부를 판별하기 위해 트랜잭션 테이블(530)이 사용될 수 있다. 트랜잭션 테이블(530)은 쓰기 데이터 버퍼(525) 내 데이터의 상태에 대한 정보를 저장할 수 있다. 쓰기 데이터 버퍼(525) 내 각 페이지는 4가지 상태들 중 하나를 가질 수 있다: 페이지가 백 엔드(510)에 기입되기 위해 대기하고 있는 어떤 데이터도 저장하지 않는 것을 의미하는 무효(Invalid); 페이지가 백 엔드(510)에 기입되기 위해 대기하나 아직 백 엔드(510)로 전송되지 않은 데이터를 포함하는 것을 의미하는 수정(Modified); 페이지가 백 엔드(510)로 전송된 데이터를 포함하는 것을 의미하는 포워드(Forwarded); 그리고 에러 상태를 나타내는 실패(Failed). 트랜잭션 테이블(530) 내 엔트리들의 수는 쓰기 데이터 버퍼(525) 내 저장된 페이지들의 수에 대응할 수 있다.
쓰기 데이터 버퍼(525) 내 단일 페이지는 다수의 쓰기 요청들에 대한 데이터를 저장할 수 있다. 예를 들어, 캐시 라인이 64byte를 저장하고, 메모리 내 각 페이지는 4096 byte를 저장하는 것으로 가정하자. 이는 페이지 당 64 캐리 라인들이 있음을 의미한다. 즉, 쓰기 데이터 버퍼(525) 내 하나 이상의 페이지들은 유효한 데이터를 포함하는 캐시 라인들 및 비어있는 캐시 라인들을 포함할 수 있다. 트랜잭션 테이블(530) 내 엔트리들은 도 6을 참조하여 더 상세히 설명된다.
쓰기 병합 버퍼(520)가 쓰기 데이터 버퍼(525)에 페이지 또는 캐시 라인을 저장할 준비가 되면, 트랜잭션 테이블(530)에 기록된 바와 같이, 쓰기 데이터 버퍼(525) 내 기존 데이터의 상태는 기존의 페이지 또는 캐시 라인이 겹쳐 쓰기(overwrite)되거나 새로운 페이지 또는 캐시 라인이 기입되어야 하는 지를 나타낼 수 있다. 기존의 페이지(또는 문제의 캐시 라인을 포함하는 페이지)가 수정(Modified) 상태를 갖는다면, 기존의 페이지 또는 캐시 라인은 백 엔드(510)로 아직 전송되지 않았고, 부분 쓰기 요청으로부터의 데이터를 포함하도록 수정될 수 있다. 반면에, 기존 페이지(또는 문제의 캐시 라인을 포함하는 페이지)가 포워드(Forwarded) 상태를 갖는다면, 기존 페이지는 이미 백 엔드(510)로 전송되었고, 새로운 페이지가 쓰기 데이터 버퍼(525)에 저장된다. (페이지 논리적 어드레스와 일치하는 캐시 라인을 포함하는 페이지가 트랜잭션 테이블(530)에서 발견될 수 없다면, 새로운 페이지 또는 캐시 라인이 쓰기 데이터 버퍼(525)에 추가 될 수 있고, 대응하는 엔트리가 트랜잭션 테이블(530)에 생성될 수 있다. )
명령 분석기(535)는 2개의 큐들 즉, 명령 큐(command queue, 545) 및 우선순위 큐(priority queue, 540)를 포함할 수 있다. 명령 큐(545)는 우선순위 큐(540)에 비해 표준 우선순위 큐로 간주될 수 있고, 우선순위 큐(540)는 높은 우선순위 큐로 간주될 수 있다. 명령 큐(545)는 내부적으로 생성된 읽기 요청들(내부 이유들로 트랜잭션 관리자(405)가 백 엔드(510)로부터의 데이터를 필요로 할 때와 같은) 및 쓰기 요청들에 대해 사용될 수 있는 반면에, 우선순위 큐(540)는 외부에서 생성된 읽기 요청들(프런트 엔드(505)로부터 비롯된 읽기 요청들과 같은)을 위해 사용될 수 있다. 이러한 방식으로 외부에서 생성된 읽기 요청은 낮은 레이턴시를 달성할 수 있다(외부에서 생성된 쓰기 요청들은 쓰기 요청의 조기 확인의 결과로서 낮은 레이턴시를 달성함). 한편, 도 5는 하나의 명령 큐(545) 및 하나의 우선순위 큐(540)만을 도시하지만, 발명의 개념의 실시예들은 임의의 수의 명령 큐들(545) 및 우선순위 큐들(540)을 지원할 수 있고, 명령 큐들의 수 및 우선순위 큐들의 수가 동일할 것을 요구하지 않는다.
트랜잭션 관리자(405)는 쓰기 데이터 버퍼(525) 내 데이터에 대해 빠른 검색을 달성할 수 있다: 검색은 한 사이클 이내 완료될 수 있다. 또한 트랜잭션 관리자(405)는 새로운 페이지를 쓰기 데이터 버퍼(525)에 빠르게 삽입할 수 있다.
도 6은 도 5의 트랜잭션 테이블(530)의 상세를 도시한다. 도 6에서, 트랜잭션 테이블(530)은 엔트리(605)와 같은 엔트리들을 포함할 수 있다. 트랜잭션 테이블(530)은 도 5의 쓰기 데이터 버퍼(525) 내 각 페이지에 대한 하나의 엔트리를 포함할 수 있다. 각 엔트리는, 페이지가 데이터의 전체 페이지를 포함하는지 또는 부분 페이지를 포함하는 지의 여부를 나타내는 전체 페이지 비트(full page bit, FP), 문제의 페이지가 무효(Invalid), 수정(Modified), 포워드(Forwarded) 또는 실패(Failed)인 지를 나타내는 상태 비트들(State), 도 5의 트랜잭션 관리자(405)에 의해서 백 엔드(510)로 통지될 트랜잭션들에 할당될 수 있는 트랜잭션 ID(TID), 도 5의 백 엔드(510)에 기입될 페이지의 기본 어드레스일 수 있는 페이지 논리적 어드레스, 그리고 페이지 내 어느 캐시 라인들이 유효한 데이터를 저장하고 있는 지를 나타내는 엔트리 비트맵에 대한 정보를 포함할 수 있다. 예를 들어, 엔트리 비트맵은 페이지 내 캐리 라인이 비어있음을 나타내는 "0"을 포함하고, 반면에 엔트리 비트맵은 페이지 내 캐시 라인이 유효한 데이터를 포함함을 나타내는 "1"을 포함할 수 있다. 따라서, 엔트리 비트맵이 "111?1"이면, 엔트리 비트맵은 페이지가 채워졌음을 나타내고(이 경우, 전체 페이지 비트는 설정(set)됨), 모든 캐시 라인들은 유효한 데이터를 저장한다. 반면, 엔트리 비트맵 내 임의의 비트가 "0"이면, 페이지 내 적어도 하나의 엔트리가 유효한 데이터를 포함하지 않고, 전체 페이지 비트는 설정되지 않아야 한다. 즉, 전체 페이지 비트는 엔트리 비트맵 내 비트들의 논리적 AND로 계산될 수 있다. 결과적으로, 전체 페이지 비트 저장은 불필요할 수 있지만, 시간을 단축할 수 있다(페이지가 꽉 찼는지 확인할 때마다 엔트리 비트맵에서 비트의 논리적 AND를 계산할 필요가 없다).
도 7 도 1의 메모리(115)의 도 5의 프런트 엔드(505)로부터의 쓰기 요청을 처리하는 도 5의 트랜잭션 관리자(405)를 도시한다. 도 7에서, 프런트 엔드(505)는 쓰기 요청(705)을 트랜잭션 관리자(405)로 전송한다. 트랜잭션 관리자(405)는 조기 확인(710)으로 응답할 수 있다. 얼마 후, 트랜잭션 관리자(405)는 쓰기 요청을 완료하기 위해서 쓰기 요청(715)를 백 엔드(610)로 제공하고, 백 엔드(510)는 확인(720)으로 완료를 확인할 수 있다.
도 7에 도시되지 않았으나, 트랜잭션 관리자(405)로부터 백 엔드(510)로 읽기 요청이 전송될 수 있다. 예를 들어, 쓰기 요청(705)이 부분 캐시 라인 쓰기 요청이고, 나머지 캐시 라인 엔트리가 도 5의 쓰기 데이터 버퍼(525)에 저장되지 않으면, 트랜잭션 관리자(405)는 캐시 라인을 검색하고 부분 쓰기를 병합하기 위해 백 엔드(510)로 읽기 요청을 전송할 필요가 있을 수 있다.
도 8은 도 1의 메모리(115)의 도 5의 프런트 엔드(505)로부터의 읽기 요청을 처리하는 도 5의 트랜잭션 관리자(405)를 도시한다.
도 8에서, 프런트 엔드(505)는 읽기 요청(805)을 트랜잭션 관리자(405)로 전송한다. 요청된 데이터가 이미 트랜잭션 관리자(405) 내에 있으면, 예를 들어, 요청된 데이터가 도 5의 쓰기 데이터 버퍼(525) 내 현재 저장되어 있으면, 트랜잭션 관리자(405)는 즉시 데이터(810)로 응답할 수 있다. 그렇지 않으면, 트랜잭션 관리자(405)는 요청된 데이터를 읽어오기 위해 읽기 요청(815)을 (도 5의 우선순위 큐(540)를 통해서) 백 엔드(510)로 전송하고, 데이터(820)가 리턴 될 수 있다(그런 다음 트랜잭션 관리자(405)로부터 프런트 엔드(505)로 데이터(810)가 전달된다).
도 9는 도 5의 트랜잭션 관리자(405)에 의해서 도 3의 메모리(115)의 도 5에 도시된 프런트 엔드(505)로부터의 읽기 요청을 처리하기 위한 예시적인 절차의 플로우차트를 보여준다. 도 9를 참조하면, 블록(905)에서 도 5의 트랜잭션 관리자(405)는 도 5의 프런트 엔드(505)로부터의 도 8의 읽기 요청(805)을 수신할 수 있다. 블록(910)에서, 도 5의 트랜잭션 관리자(405)는 요청된 데이터가 도 5의 쓰기 데이터 버퍼(525) 내 있는 지를 체크한다. 요청된 데이터가 도 5의 쓰기 데이터 버퍼(525)에 있으면, 블록(915)에서 요청된 데이터는 도 5의 쓰기 데이터 버퍼(525)로부터 도 5의 읽기 데이터 멀티플렉서(515)로 읽혀진다. 그렇지 않으면, 블록(920)에서, 트랜잭션 관리자(405)는 도 5의 백 엔드(510)로 예정된 도 5의 우선순위 큐(540)에 읽기 요청을 하고, 블록(925)에서 도 5의 읽기 데이터 멀티플렉서(515)는 도 5의 백 엔드(510)로부터 요청된 데이터를 수신한다. 어느 쪽으로부터든, 블록(930)에서, 도 5의 트랜잭션 관리자(405)는 요청된 데이터를 도 5의 프런트 엔드(505)로 전송한다.
도 10a 내지 도 10d는 발명의 개념의 실시예에 따른 도 5의 트랜잭션 관리자(405)에 의해서 도 1의 메모리(115)의 도 5의 프런트 엔드(505)로부터의 쓰기 요청을 처리하기 위한 예시적인 절차의 플로우차트를 보여준다. 도 10a를 참조하면, 블록(1005)에서, 도 5의 트랜잭션 관리자(405)는 도 5의 프런트 엔드(505)로부터 도 7의 쓰기 요청(705)을 수신할 수 있다. 블록(1010)에서, 도 5의 트랜잭션 관리자(405)는 조기 확인을 도 5의 프런트 엔드(505)로 전송할 수 있다.
블록(1015)에서, 도 5의 트랜잭션 관리자(405)는 쓰여질 논리적 어드레스를 포함하고, 수정(Modified) 상태를 갖는 페이지가 도 5의 쓰기 데이터 버퍼(525) 내 있는 지의 여부를 판별한다. 그러한 페이지가 도 5의 쓰기 데이터 버퍼(525)에 존재하면, 블록(1020)에서 도 5의 트랜잭션 관리자(405)는 도 7의 쓰기 요청(705)으로부터의 데이터를 도 5의 쓰기 데이터 버퍼(525) 내 페이지와 병합하고, 처리는 종료될 수 있다.
도 5의 쓰기 데이터 버퍼(525)가 수정(Modified) 상태인 도 7의 쓰기 요청(705) 내 논리적 어드레스를 포함하는 페이지를 저장하고 있지 않은 것으로 가정하면, 블록(1025)(도 10b 참조)에서, 도 5의 트랜잭션 관리자(405)는 도 7의 쓰기 요청(705)이 부분 쓰기 요청(partial write request)인지 전체 쓰기 요청(full write request)인지를 판별할 수 있다. 도 7의 쓰기 요청(705)이 전체 쓰기 요청이면, 블록(1030)에서 도 5의 트랜잭션 관리자(405)는 도 7의 쓰기 요청(705)으로부터의 데이터를 도 5의 쓰기 데이터 버퍼(525)에 기입하고, 블록(1035)에서 도 5의 트랜잭션 테이블(503)에 수정(Modified) 상태의 엔트리를 추가하고, 블록(1040)에서 도 7의 쓰기 요청(705)을 도 5의 명령 큐(545)에 추가한 후 처리는 종료될 수 있다. 블록들(1030-1040)에서, 도 5의 쓰기 데이터 버퍼(525)에 불필요한 엔트리들을 생성할 염려는 없다.: 쓰기 데이터 버퍼(525)에 도 7의 쓰기 요청(705)의 논리적 어드레스를 포함하는 페이지가 존재하지 않는 것 또는 도 5의 트랜잭션 테이블(530) 내 대응하는 엔트리가 페이지가 포워드(Forwarded) 상태를 갖는 것을 나타내는 것, 어느 경우에서든지 기존의 페이지가 변경되지 않을 수 있다(수정(Modified) 상태를 갖는 페이지에 대한 체크는 도 10a의 블록(1015)에서 수행됨).
[0018]이 시점에서, 도 5의 트랜잭션 관리자(405)가 수정(Modified) 상태의 쓰기 데이터 버퍼(525)에 존재하는 페이지가 도 7의 쓰기 요청(705)의 논리적 어드레스를 포함하거나, 또는 도 7의 쓰기 요청(705)이 전체 쓰기 요청인 상황을 다루었다. 도 7의 쓰기 요청(705)이 부분 쓰기 요청이고, 도 5의 쓰기 데이터 버퍼(525)에 부분 쓰기 요청에 응답해서 수정될 수 있는 페이지가 없는 경우만 남아 있다. 이 때, 도 5의 트랜잭션 관리자(405)는 부분 쓰기 요청을 도 5의 쓰기 데이터 버퍼(525)에 대한 전체 쓰기 요청으로 병합하기 위해 전체 페이지(또는 캐시 라인)을 로딩할 수 있다. 블록(1045)에서(도 10c 참조), 도 5의 트랜잭션 관리자(405)는 도 5의 쓰기 데이터 버퍼(525)가 도 7의 쓰기 요청(705)의 논리적 어드레스를 포함하는 포워드 상태의 페이지를 포함하는 지를 확인한다. 그러한 페이지가 존재하면, 블록(1050)에서, 도 5의 트랜잭션 관리자(405)는 도 5의 쓰기 데이터 버퍼(525)로부터 데이터를 읽어올 수 있다. 그렇지 않으면, 블록(1055)에서, 도 5의 트랜잭션 관리자(405)는 도 5의 명령 큐(545)에 페이지에 대한 읽기 요청을 하고, 블록(1060)에서 도 5의 트랜잭션 관리자(405)는 도 5의 백 엔드(510)로부터 요청된 페이지를 수신할 수 있다.
이 시점에서, 도 5의 트랜잭션 관리자(405)는 블록(1050) 또는 블록들(1055, 1060)에 관계없이, 페이지 또는 캐시 라인으로부터 나머지의 데이터를 갖는다. 블록(1065)에서(도 10d 참조), 도 5의 쓰기 병합 버퍼(520)는 부분 쓰기 요청 내 데이터와 액세스된 전체 페이지 또는 캐시 라인과 병합할 수 있다. 블록(1070)에서, 도 5의 쓰기 병합 버퍼(520)는 병합된 페이지 또는 캐시 라인을 도 5의 쓰기 데이터 버퍼(525)에 기입할 수 있다. 블록(1075)에서, 도 5의 트랜잭션 관리자(405)는 페이지에 대한 수정(Modified) 상태의 엔트리를 트랜잭션 관리자(405)에 추가할 수 있다. 마지막으로, 블록(1080)에서, 도 5의 트랜잭션 관리자(405)는 도 5의 명령 큐(545)에 도 7의 쓰기 요청을 할 수 있다.
도 11은 발명의 개념의 실시예에 따른 도 1의 메모리(115)의 도 5의 백 엔드(510)에 의해서 완료되는 쓰기 트랜잭션들을 처리하기 위한 도 5의 트랜잭션 관리자(405)에 대한 예시적인 절차의 플로우차트를 보여준다. 도 11을 참조하면, 블록(1105)에서, 도 5의 트랜잭션 관리자(405)는 도 7의 쓰기 요청(715)이 도 5의 명령 큐(545)로부터 제거되었다는 통지를 도 5의 백 엔드(510)로부터 수신할 수 있다.
블록(1110)에서, 예를 들면, 도 7의 쓰기 요청(715)에 대한 트랜잭션 ID를 사용하여, 도 5의 트랜잭션 관리자(405)는 도 5의 트랜잭션 테이블(530)에서 대응하는 엔트리를 식별할 수 있다. 블록(1115)에서, 도 5의 트랜잭션 관리자(405)는 식별된 엔트리의 상태를 수정(Modified)에서 포워드(Forwarded)로 변경할 수 있다(이는 도 5의 트랜잭션 관리자(405)에 의해 수신된 임의의 미래 쓰기 요청들이 도 5의 쓰기 데이터 버퍼(525)에서 그 페이지를 직접 수정하는 것을 방지한다).
블록(1120)에서, 도 5의 트랜잭션 관리자(405)는 도 5의 백 엔드(510)로부터 도 7의 쓰기 요청(715)이 완료되었다는 확인을 수신할 수 있다. 블록(1125)에서, 도 5의 트랜잭션 관리자(405)는 식별된 엔트리의 상태를 포워드(Forwarded)에서 무효(Invalied)로 변경해서 도 5의 쓰기 데이터 버퍼(525) 내 페이지를 다른 데이터의 페이지로 사용하도록 자유롭게 한다.
도 9 내지 도 11에서 본 발명의 개념의 일부 실시예들이 도시되었다. 그러나 당업자는 블록들의 순서를 변경하거나, 블록들을 생략하거나, 또는 도면에 도시되지 않은 링크들을 포함함으로써, 본 발명의 개념의 다른 실시예들도 가능하다는 것을 인식할 것이다. 플로우차트의 이러한 모든 변형들은 명시적으로 기술되었든 아니든 간에 본 발명의 개념의 실시예들로 간주된다.
다음의 설명은 본 발명의 개념의 특정 양상이 구현될 수 있는 적합한 머신 또는 머신들에 대한 간략하고 일반적인 설명을 제공하기 위한 것이다. 머신 또는 머신들은 키보드들, 마우스들 등과 같은 종래의 입력 디바이스들로부터의 입력뿐만 아니라 다른 머신으로부터 수신되는 지시들, 가상 현실(VR) 환경과의 상호 작용, 생체 인식 피드백(biometric feedback), 또는 다른 입력 신호에 의해 적어도 부분적으로 제어될 수 있다. 본 명세서에 사용되는 "머신(machine)"이라는 용어는 단일 머신, 가상 머신, 또는 함께 동작하는 통신적으로 결합된 머신들, 가상 머신들 또는 장치들의 시스템을 광범위하게 포함하는 것으로 의도된다. 예시적인 머신들은 퍼스널 컴퓨터들, 워크 스테이션들, 서버들, 휴대용 컴퓨터들, 핸드 헬드 디바이스들, 전화들, 태블릿들 등과 같은 컴퓨팅 디바이스뿐만 아니라 자동차, 기차, 택시 등과 같은 사설 또는 대중 교통과 같은 운송 장치들을 포함한다.
머신 또는 머신들은 프로그램 가능 또는 프로그래밍 불가한 논리 장치들 또는 어레이, ASICs(Application Specific Integrated Circuits), 임베디드 컴퓨터들, 스마트 카드들 등과 같은 내장형 컨트롤러들을 포함할 수 있다. 머신 또는 머신들은 네트워크 인터페이스, 모뎀 또는 다른 통신 커플링과 같은 하나 이상의 원격 머신들에 대한 하나 이상의 연결을 활용할 수 있다. 머신은 인트라넷, 인터넷, 로컬 영역 네트워크, 광역 네트워크 등과 같은 물리적 및/또는 논리적 네트워크에 의해 상호 접속될 수 있다. 당업자는 네트워크 통신이 RF(radio frequency), 위성, 마이크로 웨이브, IEEE(Institute of Electrical and Electronics Engineers) 802.11, Bluetooth®, 광학, 적외선, 케이블, 레이저 등을 포함하는 다양한 유선 또는 무선 근거리 통신망이나 장거리 통신 사업자 및 프로토콜을 이용할 수 있음을 인식할 것이다.
본 발명의 개념의 실시예들은 머신에 의해 액세스될 때 머신이 작업들을 수행하거나 추상적인 데이터 타입 또는 로우-레벨 하드웨어 상황들을 정의하는 기능, 절차, 데이터 구조, 애플리케이션 프로그램 등을 포함하는 관련 데이터를 참조하거나 그와 관련하여 기술될 수 있다. 관련된 데이터는 예를 들어, RAM, ROM 등과 같은 휘발성 및/또는 비휘발성 메모리, 또는 하드 드라이브, 플로피 디스크, 광학 저장 장치, 테이프, 플래시 메모리, 메모리 스틱, 디지털 비디오 디스크, 생물학적 저장 장치 등을 포함하는 다른 저장 장치 및 관련 저장 매체에 저장될 수 있다. 관련된 데이터는 패킷, 직렬 데이터, 병렬 데이터, 전파 신호 등의 형태로 물리적 및/또는 논리적 네트워크를 포함하는 전송 환경을 통해 전달될 수 있고 압축 또는 암호화된 포맷으로 사용될 수 있다 관련된 데이터는 분산 환경에서 사용될 수 있으며 머신 액세스를 위해 로컬 및/또는 원격으로 저장될 수 있다.
본 발명의 개념의 실시예들은 하나 이상의 프로세서들에 의해 실행 가능한 명령들을 포함하는 유형의 비-일시적 머신-판독 가능 매체를 포함할 수 있으며, 상기 명령들은 본 명세서에서 설명된 바와 같은 발명 개념의 요소를 수행하기 위한 명령들을 포함한다.
예시된 실시예들을 참조하여 본 발명의 개념의 원리를 설명하고 예시 하였지만, 도시된 실시예는 이러한 원리를 벗어나지 않고 배열 및 세부 사항을 수정할 수 있으며 임의의 바람직한 방식으로 결합될 수 있음을 알 것이다. 또한, 상술한 설명은 특정 실시예들에 초점을 맞추었지만, 다른 구성들도 고려된다. 특히, "발명의 개념의 실시예에 따른" 등과 같은 표현이 본 명세서에서 사용되었으나, 이러한 문구는 일반적으로 실시예 가능성을 참조하는 것으로 의도되며, 본 발명의 개념을 특정 실시예 구성으로 제한하려는 것이 아니다. 본 명세서에 사용된 바와 같이, 이들 용어는 다른 실시예들과 조합 가능한 동일하거나 상이한 실시예를 나타낼 수 있다.
상술한 예시적인 실시예들은 본 발명의 개념을 제한하는 것으로 해석되어서는 안된다. 비록 일부 실시예들이 설명되었지만, 당업자는 본 개시의 신규한 교시 및 이점으로부터 실질적으로 벗어나지 않고도 이들 실시예들에 다양한 수정이 가능하다는 것을 용이하게 이해할 것이다. 따라서, 이러한 모든 수정은 청구항에 정의된 본 발명의 개념의 범위 내에 포함되는 것으로 의도된다.
발명의 개념의 실시예들은 제한없이 다음의 진술들을 따라 확장될 수 있다.
진술 1. 발명의 개념의 실시예는 메모리를 포함하는 메모리 서브시스템에서 사용하기 위한 트랜잭션 관리자는:
메모리에 쓰여질 미처리된 쓰기 트랜잭션들을 저장하는 쓰기 데이터 버퍼;
상기 쓰기 데이터 버퍼 및 상기 메모리 중 어느 하나로부터 읽혀진 데이터를 선택하는 읽기 데이터 멀티플렉서;
메모리에 대한 쓰기 요청들 및 내부 읽기 요청들을 저장하는 명령 큐;
메모리에 대한 외부 읽기 요청들을 저장하는 우선순위 큐; 및
미처리된 쓰기 요청들을 추적하기 위한 트랜잭션 테이블을 포함하며, 각각의 쓰기 요청은 무효, 수정 및 포워드를 포함하는 세트로부터 도출된 상태와 관련된다.
진술 2. 발명의 개념의 실시예는 진술 1에 따른 트랜잭션 관리자를 포함하며, 부분 쓰기 요청들을 다른 데이터와 병합하는 쓰기 병합 버퍼를 더 포함하고, 상기 다른 데이터는 상기 메모리 내 데이터 및 상기 쓰기 데이터 버퍼 내 데이터를 포함하는 세트로부터 도출된다.
진술 3. 발명의 개념의 실시예는 진술 1에 따른 트랜잭션 관리자를 포함하며, 상기 트랜잭션 관리자는 상기 쓰기 요청들이 상기 메모리에 의해서 완료되기 전에 호스트 컴퓨터로부터 쓰기 요청들의 조기 확인을 지원한다.
진술 4. 발명의 개념의 실시예는 진술 1에 따른 트랜잭션 관리자를 포함하며, 상기 메모리는 중복 제거 메모리를 포함한다.
진술 5. 발명의 개념의 실시예는 진술 1에 따른 트랜잭션 관리자를 포함하며, 상기 트랜잭션 테이블은 적어도 하나의 엔트리를 포함하고, 각 엔트리는 페이지 상태, 트랜잭션 아이디(ID), 페이지 논리적 어드레스 및 엔트리 비트맵을 포함한다.
진술 6. 발명의 개념의 실시예는:
트랜잭션 관리자에서 호스트 컴퓨터로부터 메모리에 대한 요청을 수신하는 단계;
상기 요청이 상기 트랜잭션 관리자 내 쓰기 데이터 버퍼를 사용하여 이행될 수 있는 지를 판별하는 단계; 및
상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나를 사용하여 상기 요청을 이행하는 단계를 포함한다.
진술 7. 발명의 개념의 실시예는 진술 6에 따른 방법을 포함하며, 상기 요청은 데이터를 요구하는 읽기 요청을 포함한다.
진술 8. 발명의 개념의 실시예는 진술 7에 따른 방법을 포함하며, 상기 요청이 상기 트랜잭션 관리자 내 상기 쓰기 데이터 버퍼를 사용하여 이행될 수 있는 지를 판별하는 단계는 상기 읽기 요청에서 요청된 상기 데이터가 상기 쓰기 데이터 버퍼에서 검색될 수 있는 지를 판별하는 단계를 포함하고; 그리고
상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나를 사용하여 상기 요청을 이행하는 단계는, 상기 읽기 요청에서 요청된 상기 데이터가 상기 쓰기 데이터 버퍼에서 검색될 수 있다면,
상기 쓰기 데이터 버퍼로부터 상기 읽기 요청에서 요청된 상기 데이터를 읽어오는 단계; 그리고
상기 읽기 요청에서 요청된 상기 데이터를 상기 호스트 컴퓨터로 전송하는 단계를 포함한다.
진술 9. 발명의 개념의 실시예는 진술 8에 따른 방법을 포함하며, 상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나를 사용하여 상기 요청을 이행하는 단계는, 상기 읽기 요청에서 요청된 상기 데이터가 상기 쓰기 데이터 버퍼에서 검색되지 않을 때,
상기 메모리에 대한 상기 트랜잭션 관리자 내의 우선순위 큐에 읽기 요청을 배치하는 단계;
상기 메모리로부터 상기 읽기 요청에서 요청된 상기 데이터를 수신하는 단계; 및
상기 읽기 요청에서 요청된 상기 데이터를 상기 호스트 컴퓨터로 전송하는 단계를 더 더 포함한다.
진술 10. 발명의 개념의 실시예는 진술 6에 따른 방법을 포함하며,
상기 요청은 상기 메모리에 쓰여질 데이터를 요청하는 쓰기 요청을 포함하고, 그리고
상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나를 사용하여 상기 요청을 이행하는 단계는 상기 쓰기 요청들이 상기 메모리에 의해서 완료되기 전에 상기 호스트 컴퓨터로 조기 확인을 전송하는 단계를 포함한다.
진술 11. 발명의 개념의 실시예는 진술 10에 따른 방법을 포함하며, 상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나를 사용하여 상기 요청을 이행하는 단계는:
상기 트랜잭션 관리자 내 트랜잭션 테이블이 상기 메모리에 쓰여질 상기 데이터에 대한 어드레스를 포함하는 수정 플래그와 연관된 엔트리를 포함하는 지를 판별하는 단계; 및
상기 쓰기 데이터 버퍼가 상기 메모리에 쓰여질 상기 데이터에 대한 상기 어드레스를 포함하는 상기 수정 플래그와 연관된 상기 엔트리를 포함하면, 상기 쓰여질 데이터와 상기 수정 플래그와 연관된 상기 트랜잭션 관리자 내 상기 엔트리에 대응하는 상기 쓰기 데이터 버퍼 내 페이지와 병합하는 단계를 포함한다.
진술 12. 발명의 개념의 실시예는 진술 11에 따른 방법을 포함하고, 상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나를 사용하여 상기 요청을 이행하는 단계는:
상기 트랜잭션 테이블이 상기 메모리에 쓰여질 상기 데이터에 대한 상기 어드레스를 포함하는 상기 수정 플래그와 연관된 상기 엔트리를 포함하지 않으면,
상기 메모리에 쓰여질 상기 데이터가 전체 데이터 쓰기를 포함하는 지를 판별하는 단계; 및
상기 메모리에 쓰여질 상기 데이터가 전체 데이터 쓰기를 포함하면,
상기 쓰여질 데이터를 상기 쓰기 데이터 버퍼에 기입하는 단계;
상기 수정 플래그와 연관된 상기 트랜잭션 테이블에 새로운 엔트리를 추가하는 단계; 및
상기 메모리에 대한 상기 트랜잭션 관리자 내 명령 큐에 쓰기 요청을 하는 단계를 더 포함한다.
진술 13. 발명의 개념의 실시예는 진술 12에 따른 방법을 포함하며, 상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나를 사용하여 상기 요청을 이행하는 단계는: 상기 트랜잭션 테이블이 상기 메모리에 쓰여질 상기 데이터에 대한 상기 어드레스를 포함하는 상기 수정 플래그와 연관된 상기 엔트리를 포함하지 않고, 상기 메모리에 쓰여질 데이터가 전체 데이터 쓰기를 포함하지 않으면:
상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나로부터 전체 캐시 라인을 읽어오는 단계;
상기 쓰여질 데이터와 상기 전체 캐시 라인을 병합하는 단계;
상기 병합된 전체 캐시 라인에 대한 상기 수정 플래그와 연관된 상기 트랜잭션 테이블에 상기 새로운 엔트리를 추가하는 단계; 그리고
상기 메모리에 대한 상기 트랜잭션 관리자 내 명령 큐에 상기 쓰기 요청을 하는 단계를 더 포함한다.
진술 14. 발명의 개념의 실시예는 진술 13에 따른 방법을 포함하며, 상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나로부터 상기 전체 캐시 라인을 읽어오는 단계는:
상기 트랜잭션 테이블이 상기 메모리에 쓰여질 데이터에 대한 어드레슬 포함하는 포워드 플래그와 연관된 엔트리를 포함하면, 상기 쓰기 데이터 버퍼로부터 상기 전체 캐시 라인을 읽어오고;
상기 트랜잭션 테이블이 상기 메모리에 쓰여질 데이터에 대한 어드레슬 포함하는 포워드 플래그와 연관된 엔트리를 포함하지 않으면:
상기 메모리에 대한 상기 트랜잭션 관리자 내 상기 명령 큐에 상기 전체 캐시 라인에 대한 읽기 요청을 하고; 그리고
상기 메모리로부터 상기 전체 캐시 라인을 수신한다.
진술 15. 발명의 개념의 실시예는 진술 12에 따른 방법을 포함하며,
쓰기 요청이 상기 명령 큐로부터 제거되었다는 통지를 상기 메모리로부터 수신하는 단계; 및
상기 쓰기 요청에 대한 트랜잭션 테이블 내 엔트리와 관련된 수정 플래그를 포워드 플래그로 변경하는 단계를 더 포함한다.
진술 16. 발명의 개념의 실시예는 진술 15에 따른 방법을 포함하며,
상기 메모리로부터 확인을 수신하는 단계; 및
상기 쓰기 요청에 대한 상기 트랜잭션 테이블 내 상기 엔트리와 연관된 상기 포워드 플래그를 무효 플래그로 변경하는 단계를 더 포함한다.
진술 17. 발명의 개념의 실시예는 진술 6에 따른 방법을 포함하고, 상기 메모리는 중복 제거 메모리를 포함한다.
진술 18. 발명의 개념의 실시예는 비-일시적인 저장 매체를 포함하는 물품을 포함하며, 상기 비-일시적인 저장 매체는 머신에 의해 실행될 때,
트랜잭션 관리자가 호스트 컴퓨터로부터 메모리에 대한 요청을 수신하는 단계;
상기 요청이 상기 트랜잭션 관리자 내 쓰기 데이터 버퍼를 사용하여 이행될 수 있는 지를 판별하는 단계; 및
상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나를 사용하여 상기 요청을 이행하는 단계를 야기하는 명령들을 저장한다.
진술 19. 발명의 개념의 실시예는 진술 18에 따른 물품을 포함하며, 상기 요청은 데이터를 요청하는 읽기 요청을 포함한다.
진술 20. 발명의 개념의 실시예는 진술 19에 따른 물품을 포함하고,
상기 요청이 상기 트랜잭션 메모리 내 상기 쓰기 데이터 버퍼를 사용하여 이행될 수 있는 지를 판별하는 단계는 상기 읽기 요청 내 요청된 데이터가 상기 쓰기 데이터 버퍼에서 검색될 수 있는 지를 판별하는 단계를 포함하고, 그리고
상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나를 사용하여 상기 요청을 이행하는 단계는, 상기 읽기 요청에서 요청된 데이터가 상기 쓰기 데이터 버퍼에서 검색될 수 있으면,
상기 쓰기 데이터 버퍼로부터 상기 읽기 요청에서 요청된 데이터를 읽어오는 단계; 및
상기 읽기 요청에서 요청된 데이터를 상기 호스트 컴퓨터로 전송하는 단계를 포함한다.
진술 21. 발명의 개념의 실시예는 진술 20에 따른 물품을 포함하며, 상기 요청이 상기 트랜잭션 메모리 내 상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나를 사용하여 이행하는 단계는, 상기 일기 요청에서 요청된 상기 데이터가 상기 쓰기 데이터 버퍼에서 검색될 수 없는 경우,
상기 메모리에 대한 상기 트랜잭션 관리자 내 우선순위 큐 내 상기 읽기 요청을 하는 단계;
상기 메모리로부터 상기 읽기 요청에서 요청된 상기 데이터를 수신하는 단계; 및
상기 읽기 요청에서 요청된 상기 데이터를 상기 호스트 컴퓨터로 전송하는 단계를 포함한다.
진술 22. 발명의 개념의 실시예는 진술 18의 물품을 포함하며,
상기 요청은 상기 메모리에 쓰여질 데이터를 요청하는 쓰기 요청을 포함하고; 그리고
상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나를 사용하여 상기 요청을 이행하는 단계는 상기 메모리에 의해서 상기 쓰기 요청들이 완료되기 전에 상기 호스트 컴퓨터로 조기 확인을 전송하는 단계를 포함한다.
진술 23. 발명의 개념의 실시예는 진술 22에 따른 물품을 포함하며, 상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나를 사용하여 상기 요청을 이행하는 단계는,
상기 트랜잭션 관리자 내 트랜잭션 테이블이 상기 메모리에 쓰여질 데이터에 대한 어드레스를 포함하는 수정 플래그와 연관된 엔트리를 포함하는 지를 판별하는 단계; 및
상기 쓰기 데이터 버퍼가 상기 메모리에 쓰여질 데이터에 대한 어드레스를 포함하는 수정 플래그와 연관된 상기 엔트리를 포함하면, 상기 쓰여질 데이터와 상기 수정 플래그와 연관된 상기 트랜잭션 관리자 내 엔트리에 대응하는 상기 쓰기 데이터 버퍼 내 페이지와 병합하는 단계를 포함한다.
진술 24. 발명의 개념의 실시예는 진술 23의 물품을 포함하며, 상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나를 사용하여 상기 요청을 이행하는 단계는, 상기 트랜잭션 테이블이 상기 메모리에 쓰여질 데이터에 대한 상기 어드레스를 포함하는 수정 플래그와 연관된 상기 엔트리를 포함하지 않으면,
상기 메모리에 쓰여질 데이터가 전체 데이터 쓰기를 포함하는 지를 판별하는 단계; 및
상기 메모리에 쓰여질 데이터가 전체 데이터 쓰기를 포함하면:
상기 쓰여질 데이터를 상기 쓰기 데이터 버퍼에 기입하는 단계;
상기 수정 플래그와 연관된 트랜잭션 테이블에 새로운 엔트리를 추가하는 단계; 및
상기 메모리에 대한 상기 트랜잭션 관리자 내 명령 큐에 상기 쓰기 요청을 하는 단계를 포함한다.
진술 25: 발명의 개념의 실시예는 진술 24의 물품을 포함하고, 상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나를 사용하여 상기 요청을 이행하는 단계는, 상기 트랜잭션 테이블이 상기 메모리에 쓰여질 데이터에 대한 상기 어드레스를 포함하는 수정 플래그와 연관된 상기 엔트리를 포함하지 않고, 상기 메모리에 쓰여질 데이터가 상기 전체 데이터 쓰기가 아니면:
상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나로부터 전체 캐시 라인을 읽어오는 단계;
상기 쓰여질 데이터를 상기 전체 캐시 라인과 병합하는 단계;
상기 병합된 전체 캐시 라인에 대한 상기 수정 플래그와 연관된 상기 트랜잭션 테이블에 상기 새로운 엔트리를 추가하는 단계; 및
상기 메모리에 대한 상기 트랜잭션 관리자 내 명령 큐에 상기 쓰기 요청을 하는 단계를 더 포함한다.
진술 26: 발명의 개념의 실시예는 진술 25에 따른 물품을 포함하며, 상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나로부터 상기 전체 캐시 라인을 읽어오는 단계는:
상기 트랜잭션 테이블이 상기 메모리에 쓰여질 데이터에 대한 상기 어드레스를 포함하는 포워드 플래그와 연관된 상기 엔트리를 포함하면, 상기 쓰기 데이터 버퍼로부터 상기 전체 캐시 라인을 읽어오는 단계; 및
상기 트랜잭션 테이블이 상기 메모리에 쓰여질 데이터에 대한 상기 어드레스를 포함하는 포워드 플래그와 연관된 상기 엔트리를 포함하지 않으면:
상기 메모리에 대한 상기 트랜잭션 관리자 내 명령 큐에 상기 전체 캐시 라인에 대한 읽기 요청을 하는 단계; 및
상기 메모리로부터 상기 전체 캐시 라인을 수신하는 단계를 포함한다.
진술 27. 발명의 개념의 실시예는 진술 18의 물품을 포함하며, 상기 비-일시적인 저장 매체는 상기 머신에 의해 실행될 때,
상기 쓰기 요청이 상기 명령 큐로부터 제거되었다는 통지를 상기 메모리로부터 수신하는 단계; 및
상기 쓰기 요청에 대한 트랜잭션 테이블 내 엔트리와 관련된 수정 플래그를 포워드 플래그로 변경하는 단계를 야기하는 명령들을 더 포함한다.
진술 28. 발명의 개념의 실시예는 진술 27의 물품을 포함하며, 상기 비일시적인 저장 매체는 상기 머신에 의해 실행될 때,
상기 메모리로부터 확인을 수신하는 단계; 및
상기 쓰기 요청에 대한 상기 트랜잭션 테이블 내 상기 엔트리와 연관된 상기 포워드 플래그를 무효 플래그로 변경하는 단계를 야기하는 명령들을 더 포함한다.
진술 29. 발명의 개념의 실시예는 진술 18에 따른 물품을 포함하며, 상기 메모리는 중복 제거 메모리를 포함한다.
결론적으로, 본 명세서에 기술된 실시예들에 대한 다양한 변경의 관점에서, 본 상세한 설명 및 첨부된 자료는 단지 예시적인 것으로 의도되며, 본 발명의 개념의 범위를 제한하는 것으로 간주되어서는 안된다. 그러므로, 본 발명의 개념으로서 청구되는 것은 이하의 청구 범위 및 그 균등물의 범위 및 사상 내에 있을 수 있는 모든 변형들이다.
105: 머신
110: 프로세서
115: 메모리
120: 스토리지 장치
125: 메모리 컨트롤러
130: 장치 드라이버

Claims (10)

  1. 메모리를 포함하는 메모리 서브시스템에서 사용하기 위한 트랜잭션 관리자에 있어서:
    메모리에 쓰여질 미처리된 쓰기 트랜잭션들을 저장하는 쓰기 데이터 버퍼;
    상기 쓰기 데이터 버퍼 및 상기 메모리 중 어느 하나로부터 읽혀진 데이터를 선택하는 읽기 데이터 멀티플렉서;
    메모리에 대한 쓰기 요청들 및 내부 읽기 요청들을 저장하는 명령 큐;
    메모리에 대한 외부 읽기 요청들을 저장하는 우선순위 큐; 및
    미처리된 쓰기 요청들을 추적하기 위한 트랜잭션 테이블을 포함하며, 각각의 쓰기 요청은 무효, 수정 및 포워드를 포함하는 세트로부터 도출된 상태와 관련된 것을 특징으로 하는 트랜잭션 관리자.
  2. 제 1 항에 있어서,
    부분 쓰기 요청들을 다른 데이터와 병합하는 쓰기 병합 버퍼를 더 포함하며, 상기 다른 데이터는 상기 메모리 내 데이터 및 상기 쓰기 데이터 버퍼 내 데이터를 포함하는 세트로부터 도출되는 것을 특징으로 하는 트랜잭션 관리자.
  3. 제 1 항에 있어서,
    상기 트랜잭션 관리자는 상기 쓰기 요청들이 상기 메모리에 의해서 완료되기 전에 호스트 컴퓨터로부터 쓰기 요청들의 조기 확인을 지원하는 것을 특징으로 하는 트랜잭션 관리자.
  4. 제 1 항에 있어서,
    상기 메모리는 중복 제거 메모리를 포함하는 것을 특징으로 하는 트랜잭션 관리자.
  5. 제 4 항에 있어서,
    상기 트랜잭션 테이블은 적어도 하나의 엔트리를 포함하고, 각 엔트리는 페이지 상태, 트랜잭션 아이디(ID), 페이지 논리적 어드레스 및 엔트리 비트맵을 포함하는 것을 특징으로 하는 트랜잭션 관리자.
  6. 트랜잭션 관리자에서 호스트 컴퓨터로부터 메모리에 대한 요청을 수신하는 단계;
    상기 요청이 상기 트랜잭션 관리자 내 쓰기 데이터 버퍼를 사용하여 이행될 수 있는 지를 판별하는 단계; 및
    상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나를 사용하여 상기 요청을 이행하는 단계를 포함하는 방법.
  7. 제 6 항에 있어서,
    상기 요청은 데이터를 요구하는 읽기 요청을 포함하는 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서,
    상기 요청이 상기 트랜잭션 관리자 내 상기 쓰기 데이터 버퍼를 사용하여 이행될 수 있는 지를 판별하는 단계는 상기 읽기 요청에서 요청된 상기 데이터가 상기 쓰기 데이터 버퍼에서 검색될 수 있는 지를 판별하는 단계를 포함하고; 그리고
    상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나를 사용하여 상기 요청을 이행하는 단계는, 상기 읽기 요청에서 요청된 상기 데이터가 상기 쓰기 데이터 버퍼에서 검색될 수 있다면,
    상기 쓰기 데이터 버퍼로부터 상기 읽기 요청에서 요청된 상기 데이터를 읽어오는 단계; 그리고
    상기 읽기 요청에서 요청된 상기 데이터를 상기 호스트 컴퓨터로 전송하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제 8 항에 있어서,
    상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나를 사용하여 상기 요청을 이행하는 단계는, 상기 읽기 요청에서 요청된 상기 데이터가 상기 쓰기 데이터 버퍼에서 검색되지 않을 때,
    상기 메모리에 대한 상기 트랜잭션 관리자 내의 우선순위 큐에 읽기 요청을 하는 단계;
    상기 메모리로부터 상기 읽기 요청에서 요청된 상기 데이터를 수신하는 단계; 및
    상기 읽기 요청에서 요청된 상기 데이터를 상기 호스트 컴퓨터로 전송하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  10. 제 6 항에 있어서,
    상기 요청은 상기 메모리에 쓰여질 데이터를 요청하는 쓰기 요청을 포함하고, 그리고
    상기 쓰기 데이터 버퍼 및 상기 메모리 중 적어도 하나를 사용하여 상기 요청을 이행하는 단계는 상기 쓰기 요청들이 상기 메모리에 의해서 완료되기 전에 상기 호스트 컴퓨터로 조기 확인을 전송하는 단계를 포함하는 것을 특징으로 하는 방법.
KR1020180086942A 2017-09-06 2018-07-26 페이지 비트맵을 포함하는 효율적인 트랜잭션 테이블 KR102414075B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762554896P 2017-09-06 2017-09-06
US62/554,896 2017-09-06
US15/821,704 US10552042B2 (en) 2017-09-06 2017-11-22 Effective transaction table with page bitmap
US15/821,704 2017-11-22

Publications (2)

Publication Number Publication Date
KR20190027312A true KR20190027312A (ko) 2019-03-14
KR102414075B1 KR102414075B1 (ko) 2022-06-28

Family

ID=65517392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180086942A KR102414075B1 (ko) 2017-09-06 2018-07-26 페이지 비트맵을 포함하는 효율적인 트랜잭션 테이블

Country Status (3)

Country Link
US (3) US10552042B2 (ko)
KR (1) KR102414075B1 (ko)
CN (1) CN109460183B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10572391B2 (en) * 2018-02-09 2020-02-25 Western Digital Technologies, Inc. Methods and apparatus for implementing a logical to physical address mapping in a solid state drive
US10725901B2 (en) * 2018-05-31 2020-07-28 Western Digital Technologies, Inc. Storage system and method for soft-decision-based command execution to enhance random write performance
KR20200037584A (ko) * 2018-10-01 2020-04-09 에스케이하이닉스 주식회사 메모리 시스템, 그것의 동작방법 및 메모리 시스템을 포함하는 데이터베이스 시스템
US11100092B2 (en) * 2019-06-17 2021-08-24 Bank Of America Corporation Database tool
US11301170B2 (en) * 2020-03-05 2022-04-12 International Business Machines Corporation Performing sub-logical page write operations in non-volatile random access memory (NVRAM) using pre-populated read-modify-write (RMW) buffers
US20240045594A1 (en) * 2022-08-03 2024-02-08 Sunrise Memory Corporation Memory controller for a high capacity memory circuit using virtual bank addressing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070096195A (ko) * 2006-03-21 2007-10-02 시큐어플랫폼즈테크놀로지(주) 램 트랜잭션 버퍼를 이용한 트랜잭션 처리방법
US20080235461A1 (en) * 2007-03-22 2008-09-25 Sin Tan Technique and apparatus for combining partial write transactions
US9043555B1 (en) * 2009-02-25 2015-05-26 Netapp, Inc. Single instance buffer cache method and system
KR20170021287A (ko) * 2014-06-24 2017-02-27 에이알엠 리미티드 비휘발성 데이터 저장장치 내부에서 원자적으로 복수의 기록 트랜잭션을 수행하는 장치 제어기 및 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438560B1 (en) 1999-09-16 2002-08-20 International Business Machines Corporation Reuse of immutable objects during object creation
US6591349B1 (en) * 2000-08-31 2003-07-08 Hewlett-Packard Development Company, L.P. Mechanism to reorder memory read and write transactions for reduced latency and increased bandwidth
US20070011396A1 (en) * 2005-06-30 2007-01-11 Utstarcom, Inc. Method and apparatus for bandwidth efficient and bounded latency packet buffering
US7523228B2 (en) * 2006-09-18 2009-04-21 International Business Machines Corporation Method for performing a direct memory access block move in a direct memory access device
US8504791B2 (en) 2007-01-26 2013-08-06 Hicamp Systems, Inc. Hierarchical immutable content-addressable memory coprocessor
WO2008094455A2 (en) 2007-01-26 2008-08-07 Cheriton David R Hierarchical immutable content-addressable memory processor
US8266114B2 (en) 2008-09-22 2012-09-11 Riverbed Technology, Inc. Log structured content addressable deduplicating storage
US8397049B2 (en) * 2009-07-13 2013-03-12 Apple Inc. TLB prefetching
US8316194B2 (en) * 2009-12-15 2012-11-20 Intel Corporation Mechanisms to accelerate transactions using buffered stores
US9401967B2 (en) 2010-06-09 2016-07-26 Brocade Communications Systems, Inc. Inline wire speed deduplication system
US9501421B1 (en) 2011-07-05 2016-11-22 Intel Corporation Memory sharing and page deduplication using indirect lines
US20130275699A1 (en) 2012-03-23 2013-10-17 Hicamp Systems, Inc. Special memory access path with segment-offset addressing
CN102866957B (zh) * 2012-07-31 2014-07-30 中国人民解放军国防科学技术大学 面向多核多线程微处理器的虚拟活跃页缓冲方法及装置
JP5953245B2 (ja) * 2013-02-12 2016-07-20 株式会社日立製作所 情報処理システム
US9898410B2 (en) 2013-09-10 2018-02-20 Intel Corporation Hybrid main memory using a fine-grain level of remapping
US9098413B2 (en) * 2013-10-18 2015-08-04 International Business Machines Corporation Read and write requests to partially cached files
US9792063B2 (en) 2014-01-15 2017-10-17 Intel Corporation Deduplication-based data security
US9830342B2 (en) 2014-11-20 2017-11-28 International Business Machines Corporation Optimizing database deduplication
US9836240B2 (en) 2015-09-29 2017-12-05 Red Hat Israel, Ltd. Protection for memory deduplication by copy-on-write
US9910798B2 (en) * 2015-10-05 2018-03-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Storage controller cache memory operations that forego region locking

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070096195A (ko) * 2006-03-21 2007-10-02 시큐어플랫폼즈테크놀로지(주) 램 트랜잭션 버퍼를 이용한 트랜잭션 처리방법
US20080235461A1 (en) * 2007-03-22 2008-09-25 Sin Tan Technique and apparatus for combining partial write transactions
US9043555B1 (en) * 2009-02-25 2015-05-26 Netapp, Inc. Single instance buffer cache method and system
KR20170021287A (ko) * 2014-06-24 2017-02-27 에이알엠 리미티드 비휘발성 데이터 저장장치 내부에서 원자적으로 복수의 기록 트랜잭션을 수행하는 장치 제어기 및 방법

Also Published As

Publication number Publication date
US20190073133A1 (en) 2019-03-07
KR102414075B1 (ko) 2022-06-28
CN109460183A (zh) 2019-03-12
US20200142605A1 (en) 2020-05-07
US20220004321A1 (en) 2022-01-06
CN109460183B (zh) 2023-08-01
US11126354B2 (en) 2021-09-21
US10552042B2 (en) 2020-02-04

Similar Documents

Publication Publication Date Title
KR102414075B1 (ko) 페이지 비트맵을 포함하는 효율적인 트랜잭션 테이블
US9135190B1 (en) Multi-profile memory controller for computing devices
US10209922B2 (en) Communication via a memory interface
US11537536B2 (en) Memory controller configured to transmit interrupt signal if volatile memory has no data corresponding to address requested from source
US7711899B2 (en) Information processing device and data control method in information processing device
US7650476B2 (en) System, method and computer program product for generating a consistent point in time copy of data
US9971520B2 (en) Processing read and write requests
US7451259B2 (en) Method and apparatus for providing peer-to-peer data transfer within a computing environment
US20240086113A1 (en) Synchronous write method and device, storage system and electronic device
US10191690B2 (en) Storage system, control device, memory device, data access method, and program recording medium
US11960419B2 (en) Systems and methods for data prefetching for low latency data read from a remote server
US20240211406A1 (en) Systems, methods, and apparatus for accessing data from memory or storage at a storage node
CN118259829A (zh) 用于访问存储节点处的数据的设备和方法
KR20230163238A (ko) 분산된 스토리지 장치들을 관리하는 컴퓨팅 시스템, 및 그것의 동작하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant