KR20190025883A - Power supply supporting device and method of supporting power supply to load - Google Patents

Abstract

The present invention relates to a power supply device with increased performance and a method for supplying power. The power supply device comprises: an inverter converting a direct current power source into an alternating current power source; an impedance matching circuit supplying the alternating current power source to a load; and a controller adjusting an arrangement of a powering section in which the inverter outputs the alternating current power source and a freewheeling section in which the inverter does not output the alternating current power source, so the inverter controls an amount of the power supplied to the load through the impedance matching circuit.

Description

전원 공급 장치 및 부하에 전원을 공급하는 방법{POWER SUPPLY SUPPORTING DEVICE AND METHOD OF SUPPORTING POWER SUPPLY TO LOAD}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a power supply and a method for supplying power to a load,

본 발명은 전자 또는 전기 장치에 관한 것으로, 더 상세하게는 전원 공급 장치 및 부하에 전원을 공급하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to an electronic or electric apparatus, and more particularly to a power supply apparatus and a method of supplying power to a load.

생활 또는 산업 현장에서 사용되는 다양한 전자 또는 전기 장치들은 전원을 필요로 한다. 전자 또는 전기 장치들의 목적, 특성, 또는 사용 환경에 따라, 전자 또는 전기 장치들은 서로 다른 형태의 전원을 필요로 할 수 있다. 전자 또는 전기 장치들 중에서 특히 유도 결합형 플라스마(ICP, Inductively Coupled Plasma) 장치는 높은 전력 및 높은 주파수를 갖는 교류 전원을 필요로 한다.Various electronic or electrical devices used in a living or industrial field require a power source. Depending on the purpose, characteristics, or operating environment of the electronic or electrical devices, the electronic or electrical devices may require different types of power sources. Of the electronic or electrical devices, inductively coupled plasma (ICP) devices in particular require an AC power source with high power and high frequency.

유도 결합형 플라스마 장치의 동작을 정밀하기 제어하기 위하여, 유도 결합형 플라스마 장치에 공급되는 전력량 또는 전류량이 제어되어야 한다. 유도 결합형 플라스마 장치에 공급되는 전력량 또는 전류량을 조절하기 위한 다양한 방법들이 연구되어 왔다. 그러나 대부분의 방법은 전원 공급 장치의 복잡도나 부피 또는 가격을 증가시키거나 또는 전원 공급 장치에 고주파 스위칭 잡음을 유발하거나 스트레스를 인가하여 전원 공급 장치의 오작동을 유발해 신뢰도를 떨어뜨리고 수명을 크게 감소시킨다. 따라서, 복잡도를 증가시키지 않고, 고주파 스위칭 잡음을 발생하지 않으며 그리고 스트레스를 유발하지 않는 전원 공급 장치 및 전원을 공급하는 방법에 대한 연구가 요구되고 있다.In order to precisely control the operation of the inductively coupled plasma apparatus, the amount of power or the amount of current supplied to the inductively coupled plasma apparatus must be controlled. Various methods have been studied to control the amount of power or amount of current supplied to an inductively coupled plasma device. However, most methods increase the complexity, volume, or price of the power supply, or introduce high frequency switching noise or stress on the power supply, which can cause the power supply to malfunction, thereby reducing reliability and greatly reducing its life . Therefore, there is a need for research on a method of supplying a power supply device and a power supply that does not generate high frequency switching noise and does not cause stress without increasing complexity.

본 발명의 목적은, 복잡도를 증가시키지 않고, 고주파 스위칭 잡음 및 스트레스를 유발하지 않는 향상된 성능의 전원 공급 장치 및 전원을 공급하는 방법을 제공하는 데에 있다.It is an object of the present invention to provide an improved performance power supply and power supply that does not cause high frequency switching noise and stress without increasing complexity.

본 발명의 실시 예에 따른 전원 공급 장치는 직류 전원을 교류 전원으로 변환하는 인버터; 상기 교류 전원을 부하에 공급하는 임피던스 정합 회로; 그리고 상기 인버터가 상기 교류 전원을 출력하는 파워링(powering) 구간 및 상기 인버터가 상기 교류 전원을 출력하지 않는 프리휠링(freewheeling) 구간의 배치를 조절하여, 상기 인버터가 상기 임피던스 정합 회로를 통해 상기 부하로 공급하는 전력량을 조절하는 제어기를 포함한다.A power supply apparatus according to an embodiment of the present invention includes an inverter for converting a DC power source to an AC power source; An impedance matching circuit for supplying the AC power to the load; The inverter controls the arrangement of a powering period in which the AC power is output and a freewheeling period in which the inverter does not output the AC power, so that the inverter controls the load And a controller for controlling the amount of power to be supplied to the battery.

실시 예로서, 상기 인버터가 공급하는 상기 전력량이 목표 전력량보다 크면, 상기 제어기는 상기 프리휠링 구간이 증가하도록 상기 인버터를 제어한다.In an embodiment, if the amount of power supplied by the inverter is greater than the target amount of power, the controller controls the inverter to increase the free-wheeling interval.

실시 예로서, 상기 인버터가 공급하는 상기 전력량이 목표 전력량보다 작으면, 상기 제어기는 상기 프리휠링 구간이 감소하도록 상기 인버터를 제어한다.As an embodiment, if the amount of power supplied by the inverter is less than the target amount of power, the controller controls the inverter to reduce the free-wheeling interval.

실시 예로서, 상기 제어기는 상기 인버터가 공급하는 상기 전력량이 목표 전력량과 같아질 때까지, 상기 프리휠링 구간을 단계적으로 증가 또는 감소시킨다.As an embodiment, the controller increases or decreases the freewheeling period step by step until the amount of power supplied by the inverter becomes equal to the target amount of power.

실시 예로서, 상기 제어기는 상기 인버터가 공급하는 상기 전력량과 목표 전력량의 차이를 검출하고, 상기 인버터가 공급하는 상기 전력량이 목표 전력량과 같아지도록 상기 검출된 차이에 따라 만큼 상기 프리휠링 구간을 조절한다.As an embodiment, the controller detects the difference between the amount of power supplied by the inverter and the amount of target power, and adjusts the free-wheeling period as much as the detected difference so that the amount of power supplied by the inverter becomes equal to the target amount of power .

실시 예로서, 상기 제어기는 상기 인버터가 공급하는 상기 전력량과 목표 전력량의 차이를 에러값으로 계산하고, 현재 에러값, 이전 에러값들, 그리고 비례-미분-적분(PID, Proportional Integral Derivation) 계수들을 이용하여 상기 프리휠링 구간을 조절한다.In an embodiment, the controller calculates the difference between the amount of power supplied by the inverter and the amount of target power as an error value, and calculates a current error value, previous error values, and proportional-integral-integral (PID) To adjust the free-wheeling period.

실시 예로서, 상기 제어기는 상기 프리휠링 구간의 길이를 문턱값 이하로 제한한다.In an embodiment, the controller limits the length of the free-wheeling interval to a threshold value or less.

실시 예로서, 상기 문턱값은 상기 임피던스 정합 회로 및 상기 부하의 품질 인자(Quality factor) 및 상기 교류 전원의 주기에 따라 결정된다.As an embodiment, the threshold value is determined according to the quality factor of the impedance matching circuit and the load and the period of the AC power source.

실시 예로서, 상기 제어기는 적어도 하나의 반주기 동안 상기 교류 전원을 공급하는 파워링 셀 및 적어도 하나의 반주기 동안에 상기 교류 전원을 공급하지 않는 프리휠링 셀을 배치하여 상기 파워링 구간 및 상기 프리휠링 구간의 배치를 조절한다.As an embodiment, the controller may include a power ring cell for supplying the alternating current power for at least one half-period and a freewheeling cell not supplying the alternating current power for at least one half-period, Adjust the placement.

실시 예로서, 상기 제어기는 상기 파워링 셀과 상기 프리휠링 셀을 교대로 배치한다.In an embodiment, the controller places the powering cell and the freewheeling cell alternately.

실시 예로서, 상기 제어기는 상기 프리휠링 셀이 연속적으로 배치되는 횟수를 문턱값 이하로 제한한다.In an embodiment, the controller limits the number of times the free-wheeling cells are successively placed below a threshold.

실시 예로서, 상기 제어기는 적어도 하나의 주기 동안 상기 교류 전원을 공급하는 파워링 셀 및 적어도 하나의 주기 동안에 상기 교류 전원을 공급하는 구간과 상기 교류 전원을 공급하지 않는 구간을 포함하는 프리휠링 셀을 배치하여 상기 파워링 구간 및 상기 프리휠링 구간의 배치를 조절한다.The controller may include a powering cell for supplying the AC power for at least one period and a free wheeling cell including a period for supplying the AC power for at least one period and a period for not supplying the AC power, And controls the arrangement of the power ring section and the free wheeling section.

실시 예로서, 상기 부하는 유도 결합 플라스마(ICP, Inductively Coupled Plasma)이다.In an embodiment, the load is an inductively coupled plasma (ICP).

실시 예로서, 상기 제어기는 제1 반주기 동안 양의 전원을 공급하고, 제2 반주기 동안 전원을 공급하지 않고, 제3 반주기 동안 음의 전원을 공급하고, 그리고 제4 반주기 동안 전원을 공급하지 않도록 상기 인버터를 제어한다.In an embodiment, the controller is configured to supply a positive power for a first half-period, supply a negative power for a third half-period without supplying power for a second half-period, And controls the inverter.

실시 예로서, 상기 제어기는 제1 반주기 동안 양의 전원을 공급하고, 제2 반주기 동안 음의 전원을 공급하고, 제3 및 제4 반주기들 동안 전원을 공급하지 않고, 제5 반주기 동안 양의 전원을 공급하고, 제6 및 제7 반주기들 동안 전원을 공급하지 않고, 그리고 제8 반주기 동안 음의 전원을 공급하도록 상기 인버터를 제어한다.In an embodiment, the controller supplies a positive power for a first half-period, a negative power for a second half-period, does not supply power during third and fourth half- Supplies power for the sixth and seventh half periods, and controls the inverter to supply negative power for the eighth half period.

실시 예로서, 상기 인버터는, 전원 노드와 제1 출력 노드 사이에 병렬 연결된 제1 트랜지스터 및 제1 다이오드; 상기 제1 출력 노드와 접지 노드 사이에 병렬 연결된 제2 트랜지스터 및 제2 다이오드; 상기 접지 노드와 제2 출력 노드 사이에 병렬 연결된 제3 트랜지스터 및 제3 다이오드; 상기 전원 노드와 상기 제2 출력 노드 사이에 병렬 연결된 제4 트랜지스터 및 제4 다이오드; 그리고 상기 제1 출력 노드와 상기 제2 출력 노드 사이에 연결된 인덕터를 포함하고, 상기 제1 출력 노드 및 상기 제2 출력 노드는 상기 임피던스 정합 회로와 연결되고, 상기 제어기는 상기 제1 내지 제4 트랜지스터들의 게이트들의 전압들을 각각 제어한다.In an embodiment, the inverter comprises: a first transistor and a first diode connected in parallel between a power supply node and a first output node; A second transistor and a second diode connected in parallel between the first output node and the ground node; A third transistor and a third diode connected in parallel between the ground node and the second output node; A fourth transistor and a fourth diode connected in parallel between the power supply node and the second output node; And an inductor coupled between the first output node and the second output node, wherein the first output node and the second output node are connected to the impedance matching circuit, Respectively.

실시 예로서, 상기 제어기는 상기 교류 전원의 전압과 전류의 부호가 일치하도록, 그리고 상기 인덕터를 통해 흐르는 전류의 양의 피크값과 음의 피크값이 일치하도록 상기 인버터를 제어한다.As an embodiment, the controller controls the inverter so that the sign of the voltage and current of the AC power source coincides with each other, and the positive peak value of the current flowing through the inductor coincides with the negative peak value.

본 발명의 실시 예에 따른 부하에 전원을 공급하는 방법은 목표 전력량을 수신하는 단계; 부하에 공급되는 전력량과 상기 목표 전력량을 비교하는 단계; 비교 결과에 따라 상기 목표 전력량과 상기 전력량이 같아지도록, 상기 부하에 상기 교류 전원을 공급하는 파워링(powering) 구간 및 상기 부하에 상기 교류 전원을 공급하지 않는 프리휠링(freewheeling) 구간을 조절하는 단계; 그리고 상기 조절된 파워링 구간 및 프리휠링 구간에 따라 상기 부하에 전원을 공급하는 단계를 포함한다.A method of supplying power to a load according to an embodiment of the present invention includes: receiving a target amount of power; Comparing the amount of power supplied to the load with the target amount of power; Controlling a powering period for supplying the AC power to the load and a freewheeling period for not supplying the AC power to the load so that the target amount of power and the amount of power are equal to each other according to a result of the comparison; ; And supplying power to the load in accordance with the adjusted power ring section and free wheeling section.

실시 예로서, 상기 전력량이 상기 목표 전력량과 같아질 때까지, 상기 파워링 구간돠 상기 프리휠링 구간이 조절된다.In an embodiment, the powering interval and the freewheeling interval are adjusted until the amount of power equals the target amount of power.

본 발명에 따르면, 전원 공급 장치의 인버터에 공급되는 스위칭 신호들의 패턴을 조절함으로써, 부하에 공급되는 전력량 또는 전류량이 조절된다. 따라서, 복잡도를 증가시키지 않고, 고주파 스위칭 잡음 및 스트레스를 유발하지 않는 향상된 성능의 전원 공급 장치 및 전원을 공급하는 방법이 제공된다.According to the present invention, by adjusting the pattern of the switching signals supplied to the inverter of the power supply, the amount of electric power or the amount of electric current supplied to the load is adjusted. Thus, there is provided a method of providing an enhanced performance power supply and power supply that does not cause high frequency switching noise and stress without increasing complexity.

도 1은 본 발명의 실시 예에 따른 전원 공급 시스템을 보여주는 블록도이다.
도 2는 본 발명의 실시 예에 따른 인버터, 임피던스 정합회로, 그리고 부하를 더 상세하게 보여준다.
도 3은 제어기가 제1 내지 제4 스위칭 신호들을 제어하는 예를 보여준다.
도 4는 제1 내지 제4 스위칭 신호들에 데드 타임이 추가되는 예를 보여준다.
도 5는 출력 전압의 주파수와 부하의 공진 주파수가 일치할 때에 시간의 흐름에 따른 출력 전압 및 출력 전류의 파형들의 예를 보여준다.
도 6은 출력 전압의 주파수가 부하의 공진 주파수보다 낮은 때에 시간의 흐름에 따른 출력 전압 및 출력 전류의 파형들의 예를 보여준다.
도 7은 도 6의 파형에 따라 출력 전압이 하이 레벨로부터 로우 레벨로 천이할 때의 인버터의 동작 상태를 보여준다.
도 8은 출력 전압의 주파수가 부하의 공진 주파수보다 높은 때에 시간의 흐름에 따른 출력 전압 및 출력 전류의 파형들의 예를 보여준다.
도 9는 도 8의 파형에 따라 출력 전압이 하이 레벨로부터 로우 레벨로 천이할 때의 인버터의 동작 상태를 보여준다.
도 10은 직류 전압 변환에 따라 전력을 제어하는 방법의 예를 보여준다.
도 11은 위상 변환에 따라 전력을 제어하는 방법의 예를 보여준다.
도 12는 펄스 폭 변조에 따라 제1 내지 제4 스위칭 신호들, 그리고 출력 전압이 조절되는 예를 보여준다.
도 13은 펄스 폭 변조에 따라 전력에 제어되는 방법의 예를 보여준다.
도 14는 본 발명의 실시 예에 따른 전력 공급 방법을 보여준다.
도 15는 본 발명의 실시 예에 따라 전력량을 제어하는 방법의 예를 보여주는 순서도이다.
도 16은 본 발명의 응용 예에 따른 전력 공급 방법의 예를 보여준다.
도 17은 품질 요인에 따라 전력이 소진되는 예들을 보여준다.
도 18은 품질 요인에 따라 전력이 소진되는 예들을 보여준다.
도 19는 제1 시간 전후의 제1 및 제2 선들을 더 상세히 보여준다.
도 20은 프리휠링 구간을 둘 이상으로 나누어 배치하는 예를 보여준다.
도 21은 파워링 셀 및 프리휠링 셀들의 예들을 보여준다.
도 22는 파워링 셀 및 프리휠링 셀들의 다른 예들을 보여준다.
도 23은 파워링 셀들 및 프리휠링 셀들에 의해 리플이 발생하는 예를 보여준다.
도 24는 출력 전류)에서 리플이 억제된 예를 보여준다.
도 25는 본 발명의 응용 예에 따른 인버터, 임피던스 정합회로, 그리고 부하를 보여준다.
도 26은 시간의 흐름에 따른 출력 전류와 인덕터 전류의 변화를 보여준다.
도 27은 출력 전압이 프리휠링 구간을 가질 때에 인덕터 전류의 변화를 보여준다.
도 28은 출력 전압이 프리휠링 구간을 가질 때에 인덕터 전류의 변화의 다른 예를 보여준다.
도 29는 출력 전압이 프리휠링 구간을 가질 때에 인덕터 전류의 변화의 또 다른 예를 보여준다.
도 30은 본 발명의 응용 예에 따른 인버터, 임피던스 정합회로, 그리고 부하를 더 상세하게 보여준다.1 is a block diagram illustrating a power supply system according to an embodiment of the present invention.
2 shows an inverter, an impedance matching circuit, and a load in more detail according to an embodiment of the present invention.
3 shows an example in which the controller controls the first to fourth switching signals.
FIG. 4 shows an example in which dead time is added to the first to fourth switching signals.
5 shows examples of waveforms of the output voltage and the output current with the passage of time when the frequency of the output voltage and the resonance frequency of the load coincide with each other.
6 shows an example of waveforms of the output voltage and the output current with the passage of time when the frequency of the output voltage is lower than the resonance frequency of the load.
Fig. 7 shows the operating state of the inverter when the output voltage transitions from a high level to a low level according to the waveform of Fig.
8 shows examples of waveforms of the output voltage and the output current according to the time when the frequency of the output voltage is higher than the resonance frequency of the load.
9 shows the operating state of the inverter when the output voltage transitions from a high level to a low level according to the waveform of Fig.
10 shows an example of a method of controlling power according to DC voltage conversion.
11 shows an example of a method of controlling power according to phase conversion.
12 shows an example in which the first to fourth switching signals and the output voltage are adjusted in accordance with the pulse width modulation.
Fig. 13 shows an example of a method in which power is controlled according to pulse width modulation.
14 shows a power supply method according to an embodiment of the present invention.
15 is a flowchart showing an example of a method of controlling the amount of power according to an embodiment of the present invention.
16 shows an example of a power supply method according to an application example of the present invention.
FIG. 17 shows examples in which power is consumed according to quality factors.
Fig. 18 shows examples in which power is consumed according to quality factors.
19 shows the first and second lines before and after the first time in more detail.
20 shows an example in which two or more free wheeling sections are arranged.
Figure 21 shows examples of power ring cells and freewheeling cells.
Figure 22 shows other examples of power ring cells and freewheeling cells.
Figure 23 shows an example where ripple is generated by powering cells and freewheeling cells.
Fig. 24 shows an example in which ripple is suppressed in the output current).
25 shows an inverter, an impedance matching circuit, and a load according to an application example of the present invention.
FIG. 26 shows changes in the output current and the inductor current with the passage of time.
27 shows a change in inductor current when the output voltage has a freewheeling period.
FIG. 28 shows another example of a change in inductor current when the output voltage has a freewheeling period. FIG.
FIG. 29 shows another example of a change in inductor current when the output voltage has a freewheeling period.
30 shows the inverter, the impedance matching circuit, and the load in more detail according to an application example of the present invention.

이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the technical idea of the present invention. .

도 1은 본 발명의 실시 예에 따른 전원 공급 시스템(100)을 보여주는 블록도이다. 도 1을 참조하면, 전원 공급 시스템(100)은 교류 전원(110), 전원 공급 장치(120), 그리고 부하(140)를 포함한다. 교류 전원(110)은 통상적인 가정 또는 산업 현장에서 사용되는 60Hz의 전원일 수 있다. 부하(140)는 가정 또는 산업 현장에서 사용되는 전기 또는 전자 장치일 수 있다. 예를 들어, 부하(140)는 유도 결합 플라스마(ICP, Inductively Coupled Plasma) 장치일 수 있다.1 is a block diagram illustrating a power supply system 100 in accordance with an embodiment of the present invention. Referring to FIG. 1, a power supply system 100 includes an AC power supply 110, a power supply 120, and a load 140. The AC power source 110 may be a 60 Hz power source used in a typical home or industrial field. The load 140 may be an electrical or electronic device used in a home or industrial field. For example, the load 140 may be an inductively coupled plasma (ICP) device.

전원 공급 장치(120)는 제1 교류 전원을 제2 교류 전원을 변환하여 부하(140)에 공급할 수 있다. 예를 들어, 제2 교류 전원은 수백kHz 내지 수십MHz의 주파수 및 수kW 이상의 전력을 가질 수 있다. 전원 공급 장치(120)는 정류기(121), 커패시터(122), 인버터(123), 임피던스 정합회로(130), 그리고 제어기(125)를 포함할 수 있다.The power supply unit 120 may convert the first AC power to the load 140 by converting the second AC power. For example, the second alternating-current power source may have a frequency of several hundred kHz to tens MHz and a power of several kW or more. The power supply 120 may include a rectifier 121, a capacitor 122, an inverter 123, an impedance matching circuit 130, and a controller 125.

정류기(121)는 교류 전원(110)의 출력을 직류 전원으로 변환할 수 있다. 예를 들어, 정류기(121)는 직류 전원을 접지 노드(GND)와 전원 노드(VP) 사이에 공급할 수 있다. 커패시터(122)는 전원 노드(VP)와 접지 노드(GND) 사이에 연결될 수 있다. 커패시터(122)는 전원 노드(VP)에 전달되는 교류 성분을 접지 노드(GND)로 방전할 수 있다.The rectifier 121 can convert the output of the AC power source 110 into a DC power source. For example, the rectifier 121 can supply DC power between the ground node GND and the power supply node VP. The capacitor 122 may be connected between the power supply node VP and the ground node GND. The capacitor 122 may discharge the AC component transmitted to the power supply node VP to the ground node GND.

인버터(123)는 전원 노드(VP) 및 접지 노드(GND)로부터 직류 전원을 수신할 수 있다. 인버터(123)는 제어기(125)로부터 스위칭 신호들(SW)을 수신할 수 있다. 인버터(123)는 스위칭 신호들(SW)에 응답하여 직류 전원을 제2 교류 전원으로 변환할 수 있다. 제2 교류 전원은 임피던스 정합회로(130)를 통해 부하(140)로 공급될 수 있다. 임피던스 정합회로(130)는 부하(140)의 임피던스에 대한 정합을 제공할 수 있다.The inverter 123 can receive DC power from the power supply node VP and the ground node GND. The inverter 123 may receive the switching signals SW from the controller 125. The inverter 123 can convert the direct current power into the second alternating current power in response to the switching signals SW. And the second AC power may be supplied to the load 140 through the impedance matching circuit 130. Impedance matching circuit 130 may provide a match to the impedance of load 140.

제어기(125)는 인버터(123)로 스위칭 신호들(SW)을 전달할 수 있다. 제어기(125)는 인버터(123)가 직류 전원을 제2 교류 전원으로 변환하도록 스위칭 신호들(SW)을 제어할 수 있다. 또한, 제어기(125)는 인버터(123)로부터 부하(140)로 공급되는 전력량(예를 들어, 전력량)을 조절하도록 스위칭 신호들(SW)을 제어할 수 있다. 예를 들어, 제어기(125)는 본 발명의 실시 예에 따라 인버터(123)가 파워링(powering) 구간 및 프리휠링(freewheeling) 구간을 통해 전력을 공급하도록 스위칭 신호들(SW)을 제어할 수 있다. 파워링 구간 및 프리휠링 구간은 아래에서 더 상세히 설명된다.The controller 125 may deliver the switching signals SW to the inverter 123. [ The controller 125 may control the switching signals SW so that the inverter 123 converts the direct current power to the second alternating current power. The controller 125 may also control the switching signals SW to adjust the amount of power (e.g., the amount of power) supplied from the inverter 123 to the load 140. For example, the controller 125 may control the switching signals SW to supply power through a powering period and a freewheeling period, according to an embodiment of the present invention. have. The power ring section and the free wheeling section are described in more detail below.

도 2는 본 발명의 실시 예에 따른 인버터(123), 임피던스 정합회로(130), 그리고 부하(140)를 더 상세하게 보여준다. 도 1 및 도 2를 참조하면, 인버터(123)는 제1 내지 제4 트랜지스터들(TR1~TR4), 그리고 제1 내지 제4 다이오드들(D1~D4)을 포함할 수 있다.2 shows the inverter 123, the impedance matching circuit 130, and the load 140 according to an embodiment of the present invention in more detail. 1 and 2, the inverter 123 may include first to fourth transistors TR1 to TR4, and first to fourth diodes D1 to D4.

제1 및 제2 트랜지스터들(TR1, TR2)은 전원 노드(VP)와 접지 노드(GND) 사이에 직렬 연결될 수 있다. 제1 다이오드(D1)는 제1 트랜지스터(TR1)와 병렬 연결되고, 제2 다이오드(D2)는 제2 트랜지스터(TR2)와 병렬 연결될 수 있다. 제3 및 제4 트랜지스터들(TR3, TR4)은 접지 노드(GND)와 전원 노드(VP) 사이에 직렬 연결될 수 있다. 제3 다이오드(D3)는 제3 트랜지스터(TR3)와 병렬 연결되고, 제4 다이오드(D4)는 제4 트랜지스터(TR4)와 병렬 연결될 수 있다. 예시적으로, 제1 내지 제4 다이오드들(D1~D4)은 바디 다이오드들 또는 쇼트키 다이오드들일 수 있다.The first and second transistors TR1 and TR2 may be connected in series between the power supply node VP and the ground node GND. The first diode D1 may be connected in parallel with the first transistor TR1 and the second diode D2 may be connected in parallel with the second transistor TR2. The third and fourth transistors TR3 and TR4 may be connected in series between the ground node GND and the power supply node VP. The third diode D3 may be connected in parallel with the third transistor TR3 and the fourth diode D4 may be connected in parallel with the fourth transistor TR4. Illustratively, the first to fourth diodes D1 to D4 may be body diodes or Schottky diodes.

제1 내지 제4 트랜지스터들(TR1~TR4)의 게이트들에 각각 제1 내지 제4 스위칭 신호들(SW1~SW4)이 전달될 수 있다. 즉, 제1 내지 제4 트랜지스터들(TR1~TR4)은 각각 제1 내지 제4 스위칭 신호들(SW1~SW4)에 응답하여 동작할 수 있다. 제1 내지 제4 스위칭 신호들(SW1~SW4)은 도 1에 도시된 스위칭 신호들(SW)에 대응할 수 있다.The first to fourth switching signals SW1 to SW4 may be respectively transmitted to the gates of the first to fourth transistors TR1 to TR4. That is, the first through fourth transistors TR1 through TR4 may operate in response to the first through fourth switching signals SW1 through SW4, respectively. The first to fourth switching signals SW1 to SW4 may correspond to the switching signals SW shown in Fig.

제1 및 제2 트랜지스터들(TR1, TR2) 사이의 노드와 제3 및 제4 트랜지스터들(TR3, TR4) 사이의 노드는 출력 노드들일 수 있다. 출력 노드들은 임피던스 정합회로(130) 및 부하(140)에 출력 전압(VO)을 전달할 수 있다. 출력 노드들은 임피던스 정합회로(130) 및 부하(140)에 출력 전류(IO)를 전달할 수 있다.The node between the first and second transistors TR1 and TR2 and the node between the third and fourth transistors TR3 and TR4 may be output nodes. The output nodes may deliver the output voltage VO to the impedance matching circuit 130 and the load 140. [ The output nodes may deliver the output current IO to the impedance matching circuit 130 and the load 140. [

예시적으로, 임피던스 정합회로(130)는 커패시터(C)를 포함할 수 있다. 그러나 임피던스 정합회로(130)의 내부 구성은 커패시터 하나로 한정되지 않는다. 예시적으로, 부하(140)는 유도 결합 플라스마(ICP) 장치일 수 있다. 부하(140)는 인덕터(Lpla) 및 저항(Rpla)으로 모델링될 수 있다. 커패시터(C), 인덕터(Lpla) 및 저항(Rpla)은 인버터(123)의 출력 노드들의 사이에 직렬 연결될 수 있다.Illustratively, the impedance matching circuit 130 may include a capacitor C. However, the internal configuration of the impedance matching circuit 130 is not limited to one capacitor. Illustratively, the load 140 may be an inductively coupled plasma (ICP) device. The load 140 may be modeled as an inductor Lpla and a resistor Rpla. The capacitor C, the inductor Lpla and the resistor Rpla may be connected in series between the output nodes of the inverter 123.

도 3은 제어기(125)가 제1 내지 제4 스위칭 신호들(SW1~SW4)을 제어하는 예를 보여준다. 도 3에서, 가로축들은 시간(T)을 가리키고, 세로축들은 제1 내지 제4 스위칭 신호들(SW1~SW4) 및 출력 전압을 가리키며, 세로축들의 단위는 전압(V)일 수 있다. 도 1 내지 도 3을 참조하면, 제1 및 제3 스위칭 신호들(SW1, SW3)이 하나의 쌍으로 제어되고, 제2 및 제4 스위칭 신호들(SW2, SW4)이 하나의 쌍으로 제어될 수 있다.3 shows an example in which the controller 125 controls the first to fourth switching signals SW1 to SW4. 3, the horizontal axes indicate the time T, the vertical axes indicate the first through fourth switching signals SW1 through SW4 and the output voltage, and the unit of the vertical axes may be the voltage (V). 1 to 3, the first and third switching signals SW1 and SW3 are controlled in one pair, and the second and fourth switching signals SW2 and SW4 are controlled in a pair .

제1 스위칭 신호(SW1)가 하이 레벨을 가질 때, 제3 스위칭 신호(SW3) 또한 하이 레벨을 가질 수 있다. 제1 스위칭 신호(SW1)가 로우 레벨을 가질 때, 제3 스위칭 신호(SW3) 또한 로우 레벨을 가질 수 있다. 마찬가지로, 제2 스위칭 신호(SW2)가 하이 레벨을 가질 때, 제4 스위칭 신호(SW4) 또한 하이 레벨을 가질 수 있다. 제2 스위칭 신호(SW2)가 로우 레벨을 가질 때, 제4 스위칭 신호(SW4) 또한 로우 레벨을 가질 수 있다.When the first switching signal SW1 has a high level, the third switching signal SW3 may also have a high level. When the first switching signal SW1 has a low level, the third switching signal SW3 may also have a low level. Likewise, when the second switching signal SW2 has a high level, the fourth switching signal SW4 may also have a high level. When the second switching signal SW2 has a low level, the fourth switching signal SW4 may also have a low level.

제1 및 제3 스위칭 신호들(SW1, SW3)과 제2 및 제4 스위칭 신호들(SW2, SW4)은 상보적으로 제어될 수 있다. 예를 들어, 제1 및 제3 스위칭 신호들(SW1, SW3)이 하이 레벨을 가질 때, 제2 및 제4 스위칭 신호들(SW2, SW4)은 로우 레벨을 가질 수 있다. 제1 및 제3 스위칭 신호들(SW1, SW3)이 로우 레벨을 가질 때, 제2 및 제4 스위칭 신호들(SW2, SW4)은 하이 레벨을 가질 수 있다.The first and third switching signals SW1 and SW3 and the second and fourth switching signals SW2 and SW4 may be complementarily controlled. For example, when the first and third switching signals SW1 and SW3 have a high level, the second and fourth switching signals SW2 and SW4 may have a low level. When the first and third switching signals SW1 and SW3 have a low level, the second and fourth switching signals SW2 and SW4 may have a high level.

특정한 스위칭 신호가 하이 레벨을 가질 때, 특정한 스위칭 신호가 전달되는 트랜지스터는 턴-온 될 수 있다. 특정한 스위칭 신호가 로우 레벨을 가질 때, 특정한 스위칭 신호가 전달되는 트랜지스터는 턴-오프 될 수 있다.When a particular switching signal has a high level, the transistor to which a particular switching signal is delivered may be turned on. When a particular switching signal has a low level, the transistor to which a particular switching signal is delivered may be turned off.

제1 및 제3 트래지스터들(TR1, TR3)이 턴-온 되고 제2 및 제4 트랜지스터들(TR2, TR4)이 턴-오프 될 때, 제1 트랜지스터(TR1)는 전원 노드(VP)의 전압을 전달하고 제3 트랜지스터(TR3)는 접지 노드(GND)의 전압을 전달할 수 있다. 따라서, 출력 전압(VO)은 양의 값을 갖고, 출력 전류(IO)는 양의 값을 가질 수 있다. 즉, 출력 전류는 도 2에 도시된 방향으로 흐를 수 있다.The first transistor TR1 is turned on when the first and third transistors TR1 and TR3 are turned on and the second and fourth transistors TR2 and TR4 are turned off, And the third transistor TR3 may transmit the voltage of the ground node GND. Thus, the output voltage VO has a positive value, and the output current IO can have a positive value. That is, the output current can flow in the direction shown in Fig.

제1 및 제3 트랜지스터들(TR1, TR3)이 턴-오프 되고 제2 및 제4 트랜지스터들(TR2, TR4)이 턴-온 될 때, 제2 트랜지스터(TR2)는 접지 노드(GND)의 전압을 전달하고 제4 트랜지스터(TR4)는 전원 노드(VP)의 전압을 전달할 수 있다. 따라서, 출력 전압(VO)은 음의 값을 갖고, 출력 전류(IO)는 음의 값을 가질 수 있다. 즉, 출력 전류는 도 2에 도시된 방향의 역방향으로 흐를 수 있다.When the first and third transistors TR1 and TR3 are turned off and the second and fourth transistors TR2 and TR4 are turned on, the second transistor TR2 is turned on, And the fourth transistor TR4 may transmit the voltage of the power supply node VP. Therefore, the output voltage VO may have a negative value, and the output current IO may have a negative value. That is, the output current can flow in the reverse direction of the direction shown in Fig.

도 4는 제1 내지 제4 스위칭 신호들(SW1~SW4)에 데드 타임(DT)이 추가되는 예를 보여준다. 도 4에서, 가로축들은 시간(T)을 가리키고, 세로축들은 제1 내지 제4 스위칭 신호들(SW1~SW4) 및 출력 전압(VO)을 가리키며, 세로축들의 단위는 전압(V)일 수 있다.FIG. 4 shows an example in which a dead time DT is added to the first to fourth switching signals SW1 to SW4. In FIG. 4, the horizontal axes indicate time T, the vertical axes indicate first through fourth switching signals SW1 through SW4 and output voltage VO, and the unit of vertical axes may be voltage V. Referring to FIG.

도 3과 비교하면, 제1 및 제3 스위칭 신호들(SW1, SW3)이 하이 레벨로부터 로우 레벨로 천이하는 시점과 제2 및 제4 스위칭 신호들(SW2, SW4)이 로우 레벨로부터 하이 레벨로 천이하는 시점 사이에 데드 타임(DT)이 존재한다. 마찬가지로, 제1 및 제3 스위칭 신호들(SW1, SW3)이 로우 레벨로부터 하이 레벨로 천이하는 시점과 제2 및 제4 스위칭 신호들(SW2, SW4)이 하이 레벨로부터 로우 레벨로 천이하는 시점 사이에 데드 타임(DT)이 존재한다.3, when the first and third switching signals SW1 and SW3 transition from the high level to the low level and the second and fourth switching signals SW2 and SW4 change from the low level to the high level There is a dead time DT between the transition points. Similarly, between the time point at which the first and third switching signals SW1 and SW3 transition from the low level to the high level and the time point at which the second and fourth switching signals SW2 and SW4 transition from the high level to the low level There is a dead time DT.

데드 타임(DT) 동안에 제1 내지 제4 스위칭 신호들(SW1~SW4)은 모두 로우 레벨들을 갖는다. 즉, 제1 내지 제4 트랜지스터들(TR1~TR4)이 턴-오프 된다. 데드 타임(DT)은 전원 노드(VP)와 접지 노드(GND)가 쇼트되는 것을 방지할 수 있다. 데드 타임(DT) 동안에, 출력 전압(VO)은 데드 타임(DT) 이전의 전압 및 전류, 제1 내지 제4 트랜지스터들(TR1~TR4)의 동작 타이밍에 따라 정해지는 레벨을 가질 수 있다.During the dead time DT, the first to fourth switching signals SW1 to SW4 all have low levels. That is, the first to fourth transistors TR1 to TR4 are turned off. The dead time DT can prevent the power supply node VP and the ground node GND from being short-circuited. During the dead time DT, the output voltage VO may have a level determined according to the voltage and current before the dead time DT and the operation timing of the first to fourth transistors TR1 to TR4.

이하에서, 설명이 복잡해지는 것을 회피하기 위하여, 데드 타임(DT)이 본 발명의 기술적 사상을 설명하기 위하여 필요한 경우가 아니면, 데드 타임(DT)을 생략하여 제1 내지 제4 스위칭 신호들(SW1~SW4) 및 출력 전압(VO)이 도시된다. 데드 타임(DT)이 명시적으로 도시 또는 언급되지 않아도, 데드 타임(DT)이 존재하지 않음을 의도하는 것으로 해석되지는 않는다.Hereinafter, to avoid the complexity of the description, unless the dead time DT is necessary for explaining the technical idea of the present invention, the dead time DT is omitted and the first to fourth switching signals SW1 To SW4 and the output voltage VO are shown. Even if the dead time DT is not explicitly shown or mentioned, it is not interpreted that the dead time DT is intended to be nonexistent.

도 5는 출력 전압(VO)의 주파수(fsw)와 부하(140)의 공진 주파수(f0)가 일치할 때에 시간(T)의 흐름에 따른 출력 전압(VO) 및 출력 전류(IO)의 파형들의 예를 보여준다. 도 1, 도 2 및 도 5를 참조하면, 출력 전압(VO)의 주파수(fsw)와 부하(140)의 주파수(f0)가 일치할 때, 출력 전압(VO)과 출력 전류(IO)의 위상들이 일치할 수 있다.5 shows the waveforms of the output voltage VO and the output current IO according to the flow of time T when the frequency fsw of the output voltage VO coincides with the resonant frequency f0 of the load 140 Show examples. 1, 2 and 5, when the frequency fsw of the output voltage VO coincides with the frequency f0 of the load 140, the phase of the output voltage Vo and the phase of the output current IO Can be matched.

예시적으로, 부하(140)의 공진 주파수(f0)는 부하(140)의 인덕터(Lpla) 및 임피던스 정합 회로(130)의 커패시터(C)에 의해 결정될 수 있다. 부하(140)의 공진 주파수(f0)는 수학식 1에 의해 결정될 수 있다.Illustratively, the resonant frequency f0 of the load 140 can be determined by the inductor Lpla of the load 140 and the capacitor C of the impedance matching circuit 130. [ The resonant frequency f0 of the load 140 can be determined by Equation (1).

도 6은 출력 전압(VO)의 주파수(fsw)가 부하(140)의 공진 주파수(f0)보다 낮은 때에 시간(T)의 흐름에 따른 출력 전압(VO) 및 출력 전류(IO)의 파형들의 예를 보여준다. 도 1, 도 2 및 도 5를 참조하면, 출력 전압(VO)의 주파수(fsw)가 부하(140)의 공진 주파수(f0)보다 낮을 때, 출력 전압(VO)의 위상은 출력 전류(IO)의 위상보다 뒤질 수 있다.6 shows an example of the waveforms of the output voltage VO and the output current IO according to the flow of time T when the frequency fsw of the output voltage VO is lower than the resonance frequency fo of the load 140 Lt; / RTI > 1, 2 and 5, when the frequency fsw of the output voltage VO is lower than the resonance frequency f0 of the load 140, the phase of the output voltage VO becomes the output current IO, Can be out of phase.

도 7은 도 6의 파형에 따라 출력 전압(VO)이 하이 레벨로부터 로우 레벨로 천이할 때의 인버터(123)의 동작 상태를 보여준다. 도 4, 도 6 및 도 7을 참조하면, 출력 전압(VO)이 하이 레벨로부터 로우 레벨로 천이할 때, 데드 타임(DT)이 존재할 수 있다. 데드 타임(DT) 동안에, 제1 내지 제4 트랜지스터들(TR1~TR4)은 턴-오프 될 수 있다.7 shows the operation state of the inverter 123 when the output voltage VO transits from the high level to the low level according to the waveform of Fig. Referring to Figures 4, 6 and 7, when the output voltage VO transitions from a high level to a low level, there can be a dead time DT. During the dead time DT, the first through fourth transistors TR1 through TR4 may be turned off.

출력 전류(IO)는 부하(140) 및 임피던스 정합회로(130)로부터 인버터(123)를 향해 흐른다. 출력 전류(IO)의 방향에 의해, 제2 및 제4 다이오드들(D2, D4)은 전류를 통과시키지 않고, 제1 및 제3 다이오드들(D1, D3)은 전류를 통과시킨다. 즉, 출력 전압(VO)의 위상이 출력 전류(IO)의 위상보다 앞서면, 데드 타임(DT) 동안에 부하(140) 및 임피던스 정합회로(130)로부터 인버터(123)를 향해 출력 전류(IO)가 흐른다.The output current IO flows from the load 140 and the impedance matching circuit 130 to the inverter 123. [ According to the direction of the output current IO, the second and fourth diodes D2 and D4 do not pass the current, and the first and third diodes D1 and D3 pass the current. That is, if the phase of the output voltage Vo is ahead of the phase of the output current IO, the output current IO from the load 140 and the impedance matching circuit 130 toward the inverter 123 during the dead time DT Flows.

출력 전류(IO)가 흐름에 따라 불필요한 전력 소모가 발생할 수 있다. 또한, 출력 전류(IO)가 흐름에 따라 인버터(123)의 출력 전압(VO)은 전원 노드(VP)와 접지 노드(GND) 사이의 전압 차이를 유지한다. 출력 전압(VO)은 제2 및 제4 트랜지스터들(TR2, TR4) 각각의 양단에 인가되어 있다.Unnecessary power consumption may occur as the output current IO flows. In addition, as the output current IO flows, the output voltage VO of the inverter 123 maintains the voltage difference between the power supply node VP and the ground node GND. The output voltage VO is applied to both ends of each of the second and fourth transistors TR2 and TR4.

데드 타임(DT)이 종료되면, 제2 및 제4 트랜지스터들(TR2, TR4) 각각의 양단에 고전압(예를 들어, 출력 전압(VO))이 인가된 상태에서 제2 및 제4 트랜지스터들(TR2, TR4)이 턴-온 된다. 이는 제2 및 제4 트랜지스터들(TR2, TR4)에 불필요한 스트레스로 적용되고, 제2 및 제4 트랜지스터들(TR2, TR4)을 열화시킬 수 있다.When the dead time DT is terminated, the second and fourth transistors TR1 and TR2 are turned on in a state where a high voltage (e.g., an output voltage VO) is applied to both ends of each of the second and fourth transistors TR2 and TR4 TR2, TR4) are turned on. This is unnecessary stress applied to the second and fourth transistors TR2 and TR4, and can degrade the second and fourth transistors TR2 and TR4.

인버터(123)의 제1 내지 제4 트랜지스터들(TR1~TR4)의 대칭적인 배치로 인해, 동일한 현상이 제1 및 제3 트랜지스터들(TR1, TR3)에서 발생할 수 있다. 예를 들어, 출력 전압(VO)이 로우 레벨로부터 하이 레벨로 천이할 때의 데드 타임(DT) 동안에, 불필요한 전력 소모가 발생하고, 제1 및 제3 트랜지스터들(TR1, TR3)에 스트레스가 발생할 수 있다.Due to the symmetrical arrangement of the first to fourth transistors TR1 to TR4 of the inverter 123, the same phenomenon may occur in the first and third transistors TR1 and TR3. For example, during the dead time DT when the output voltage VO transits from the low level to the high level, unnecessary power consumption occurs and stress is generated in the first and third transistors TR1 and TR3 .

도 8은 출력 전압(VO)의 주파수(fsw)가 부하(140)의 공진 주파수(f0)보다 높은 때에 시간(T)의 흐름에 따른 출력 전압(VO) 및 출력 전류(IO)의 파형들의 예를 보여준다. 도 1, 도 2 및 도 8을 참조하면, 출력 전압(VO)의 주파수(fsw)가 부하(140)의 공진 주파수(f0)보다 높을 때, 출력 전압(VO)의 위상은 출력 전류(IO)의 위상보다 앞설 수 있다.8 shows examples of waveforms of the output voltage VO and output current IO according to the flow of time T when the frequency fsw of the output voltage VO is higher than the resonance frequency f0 of the load 140 Lt; / RTI > 1, 2 and 8, when the frequency fsw of the output voltage VO is higher than the resonant frequency f0 of the load 140, the phase of the output voltage VO becomes the output current IO, May be more than the phase of.

도 9는 도 8의 파형에 따라 출력 전압(VO)이 하이 레벨로부터 로우 레벨로 천이할 때의 인버터(123)의 동작 상태를 보여준다. 도 4, 도 8 및 도 9를 참조하면, 출력 전압(VO)이 하이 레벨로부터 로우 레벨로 천이할 때, 데드 타임(DT)이 존재할 수 있다. 데드 타임(DT) 동안에, 제1 내지 제4 트랜지스터들(TR1~TR4)은 턴-오프 될 수 있다.9 shows the operation state of the inverter 123 when the output voltage VO transits from the high level to the low level according to the waveform of Fig. Referring to Figs. 4, 8 and 9, when the output voltage VO transitions from a high level to a low level, there may be a dead time DT. During the dead time DT, the first through fourth transistors TR1 through TR4 may be turned off.

출력 전류(IO)는 양의 값을 가지므로, 출력 전류(IO)는 인버터(123)로부터 임피던스 정합회로(130) 및 부하(140)를 향해 흐른다. 출력 전류(IO)의 방향으로 인해, 출력 전류(IO)는 제1 내지 제4 다이오드들(D1~D4)을 통해 흐르지 못한다. 대신, 출력 전류(IO)는 제1 및 제3 트랜지스터들(TR1, TR3)의 기생 커패시터들(미도시)을 통해 흐를 수 있다.The output current IO flows from the inverter 123 toward the impedance matching circuit 130 and the load 140 since the output current IO has a positive value. Due to the direction of the output current IO, the output current IO can not flow through the first to fourth diodes D1 to D4. Instead, the output current IO may flow through the parasitic capacitors (not shown) of the first and third transistors TR1 and TR3.

출력 전류(IO)가 흐름에 따라, 제1 및 제3 트랜지스터들(TR1, TR3) 각각의 양단 전압은 전원 노드(VP)와 접지 노드(GND)의 전압 차이만큼 증가할 수 있다. 출력 전류(IO)가 흐를 때에, 제1 및 제3 트랜지스터들(TR1, TR3)의 기생 커패시터들(미도시) 및 배선들의 기생 인덕터들(미도시)에 의해 공진(예를 들어, 기생 공진)이 발생할 수 있다. 기생 공진은 출력 전류(IO)의 크기가 클수록 함께 커지며, 고주파 스위칭 잡음의 원인이 된다.As the output current IO flows, the voltage between both ends of each of the first and third transistors TR1 and TR3 may increase by the voltage difference between the power supply node VP and the ground node GND. (For example, parasitic resonance) by the parasitic capacitors (not shown) of the first and third transistors TR1 and TR3 and the parasitic inductors (not shown) of the wirings when the output current IO flows, Can occur. The parasitic resonance increases together with the magnitude of the output current IO, which causes high frequency switching noise.

또한, 제1 및 제3 트랜지스터들(TR1, TR3)을 통해 출력 전류가 흐르던 도중에, 데드 타임(DT)에서 제1 및 제3 트랜지스터들(TR1, TR3)이 턴-오프 된다. 이는 제1 및 제3 트랜지스터들(TR1, TR3)에 스트레스로 작용할 수 있다. 제1 내지 제4 트랜지스터들(TR1~TR4)의 대칭적 배치로 인해, 출력 전압(VO)이 로우 레벨로부터 하이 레벨로 천이할 때에 동일한 고주파 스위칭 잡음 및 스트레스가 제2 및 제4 트랜지스터들(TR2, TR4)에서 발생할 수 있다.The first and third transistors TR1 and TR3 are turned off at the dead time DT while the output current flows through the first and third transistors TR1 and TR3. This can act as a stress on the first and third transistors TR1 and TR3. Due to the symmetrical arrangement of the first to fourth transistors TR1 to TR4, when the output voltage VO transits from the low level to the high level, the same high frequency switching noise and stress are applied to the second and fourth transistors TR2 , TR4).

상술된 바와 같이, 출력 전압(VO)의 주파수(fsw)와 부하(140)의 공진 주파수(f0)가 다르면, 제1 내지 제4 트랜지스터들(TR1~TR4)에 스트레스가 인가되거나 또는 불필요한 전력 소모가 발생할 수 있다. 따라서, 전력 공급 장치(120)의 신뢰성을 개선하고 성능을 향상시키기 위하여, 출력 전압(VO)의 주파수(fsw)가 부하(140)의 공진 주파수(f0)와 유사하게 제어되어야 한다.As described above, if the frequency fsw of the output voltage VO and the resonant frequency f0 of the load 140 are different from each other, stress is applied to the first to fourth transistors TR1 to TR4 or unnecessary power consumption May occur. The frequency fsw of the output voltage VO should be controlled to be similar to the resonant frequency f0 of the load 140 in order to improve the reliability of the power supply 120 and improve the performance.

구체적으로, 출력 전압(VO)의 주파수(fsw)가 부하(140)의 공진 주파수(f0)보다 미세하게 높은(예를 들어, 대략 0.1 내지 10%) 것이 선호된다. 출력 전압(VO)의 주파수(fsw)가 부하(140)의 공진 주파수(f0)보다 미세하게 높으면, 도 8의 상태에서 출력 전류(IO)가 미세한 양의 값(예를 들어, 최대값의 0.1% 내지 10%)을 갖는다.Specifically, it is preferable that the frequency fsw of the output voltage VO is slightly higher than the resonance frequency f0 of the load 140 (for example, about 0.1 to 10%). When the frequency fsw of the output voltage VO is finer than the resonance frequency f0 of the load 140, the output current IO becomes a small positive value (for example, 0.1 % To 10%).

도 8 및 도 9를 참조하여 설명된 상황에서, 제1 및 제3 트랜지스터들(TR1, TR3)은 미세한 전류가 흐르는 상태에서 턴-오프 되므로, 제1 및 제3 트랜지스터들(TR1, TR3)에 인가되는 스트레스는 무시될 수 있다. 데드 타임(DT) 동안에, 출력 전류(IO)가 흐름에 따라 제1 및 제3 트랜지스터들(TR1, TR3) 각각의 양단 전압은 전원 노드(VP)와 접지 노드(GND)의 전압 차이에 해당하는 만큼 상승한다.8 and 9, since the first and third transistors TR1 and TR3 are turned off in a state in which a minute current flows, the first and third transistors TR1 and TR3 are turned on The applied stress can be ignored. During the dead time DT, as the output current IO flows, the voltage across the first and third transistors TR1 and TR3 corresponds to the voltage difference between the power supply node VP and the ground node GND .

데드 타임(DT) 동안에, 출력 전류(IO)가 흐름에 따라 제2 및 제4 트랜지스터들(TR2, TR4) 각각의 양단 전압은 0V(또는 이와 유사한 저전압)로 감소한다. 즉, 데드 타임(DT)이 종료되고 제2 및 제4 트랜지스터들(TR2, TR4)이 턴-온 될 때, 제2 및 제4 트랜지스터들(TR2, TR4) 각각의 양단 전압이 0V이므로, 제2 및 제4 트랜지스터들(TR2, TR4)에 인가되는 스트레스가 무시될 수 있다.During the dead time DT, both ends of each of the second and fourth transistors TR2 and TR4 decrease to 0 V (or a similar low voltage) as the output current IO flows. That is, when the dead time DT is terminated and the second and fourth transistors TR2 and TR4 are turned on, the voltage across the second and fourth transistors TR2 and TR4 is 0 V, 2 and the fourth transistors TR2 and TR4 can be ignored.

이와 같이, 출력 전압(VO)의 위상이 출력 전류(IO)의 위상보다 미세하게 앞서도록(예를 들어, 0.1% 내지 10%) 제어하면 트랜지스터들이 ZVZCS (Zero Voltage nearly Zero Current Switching)이라 불리는 바람직한 스위칭 동작을 할 수 있게 된다. ZVZCS에 따르면, 인버터(123)의 제1 내지 제4 트랜지스터들(TR1~TR4)이 안정적으로 제어될 수 있다. 본 발명의 실시 예에 따른 제어기(125)는 ZVZCS에 따라 제1 내지 제4 스위칭 신호들(SW1~SW4)을 제어할 수 있다.In this manner, by controlling the phase of the output voltage VO to be finer than the phase of the output current IO (for example, from 0.1% to 10%), it is possible to prevent the transistors from being in a desired state called ZVZCS (Zero Voltage nearly Zero Current Switching) The switching operation can be performed. According to the ZVZCS, the first to fourth transistors TR1 to TR4 of the inverter 123 can be stably controlled. The controller 125 according to the embodiment of the present invention can control the first to fourth switching signals SW1 to SW4 according to ZVZCS.

부하(140)의 동작을 정밀하게 제어하기 위하여, 부하(140)에 공급되는 전력, 예를 들어 전력량이 제어될 수 있다. 부하(140)에 공급되는 전력을 제어하기 위하여, 다양한 방법들이 사용될 수 있다. 도 10은 직류 전압 변환에 따라 전력을 제어하는 방법의 예를 보여준다. 도 10을 참조하면, 직류 전압 변환에 따라 출력 전압(VO)의 최대값이 조절될 수 있다.In order to precisely control the operation of the load 140, the power supplied to the load 140, for example the amount of power, can be controlled. In order to control the power supplied to the load 140, various methods can be used. 10 shows an example of a method of controlling power according to DC voltage conversion. Referring to FIG. 10, the maximum value of the output voltage VO can be adjusted according to the DC voltage conversion.

직류 전압 변환을 사용하면, 출력 전압(VO)과 출력 전류(IO)의 위상들이 변경되지 않고 유지된다. 따라서, 인버터(123)의 동작이 안정되는 장점이 제공된다. 반면, 직류 전압 변환을 사용하면, 전원 노드(VP)의 직류 전압 변환을 수행하기 위한 별도의 직류-직류 변환기가 필요하다. 또한, 직류-직류 변환을 수행하기 위한 시간이 필요하며, 전력 제어 속도가 느리다는 단점이 있다.Using DC voltage conversion, the phases of the output voltage VO and the output current IO are maintained unchanged. Therefore, an advantage that the operation of the inverter 123 is stable is provided. On the other hand, when DC voltage conversion is used, a separate DC-DC converter for performing DC voltage conversion of the power supply VP is required. In addition, there is a disadvantage in that a time for performing the DC-DC conversion is required and a power control speed is slow.

도 11은 위상 변환에 따라 전력을 제어하는 방법의 예를 보여준다. 도 11을 참조하면, 위상 변환에 따라 출력 전압(VO)과 출력 전류(IO)의 위상 차이가 조절될 수 있다. 출력 전압(VO)과 출력 전류(IO)의 위상 차이로 인해 중복되는 영역의 면적이 감소하면, 부하(140)로 공급되는 전력이 감소한다. 따라서, 출력 전압(VO)의 주파수(fsw)를 조절하여, 부하(140)로 공급되는 전력이 조절될 수 있다.11 shows an example of a method of controlling power according to phase conversion. Referring to FIG. 11, the phase difference between the output voltage VO and the output current IO can be adjusted according to the phase conversion. When the area of the overlapping region decreases due to the phase difference between the output voltage VO and the output current IO, the power supplied to the load 140 decreases. Thus, by adjusting the frequency fsw of the output voltage VO, the power supplied to the load 140 can be regulated.

출력 전압(VO)의 주파수(fsw)를 조절하는 것에 의해 전력이 조절되므로, 전력이 상대적으로 빠르게 조절될 수 있다. 그러나, 도 5 내지 도 9를 참조하여 설명된 바와 같이, 출력 전압(VO)과 출력 전류(IO)의 위상이 달라지면, 제1 내지 제4 트랜지스터들(TR1~TR4)에 스트레스가 인가될 수 있다. 따라서, 인버터(123)의 안정성이 저하될 수 있다.Since the power is adjusted by adjusting the frequency fsw of the output voltage VO, the power can be adjusted relatively quickly. However, as described with reference to FIGS. 5 to 9, when the phases of the output voltage VO and the output current IO are different, stress may be applied to the first to fourth transistors TR1 to TR4 . Therefore, the stability of the inverter 123 may be deteriorated.

도 12는 펄스 폭 변조에 따라 제1 내지 제4 스위칭 신호들(SW1~SW4), 그리고 출력 전압(VO)이 조절되는 예를 보여준다. 도 2 및 도 12를 참조하면, 제1 및 제2 스위칭 신호들(SW1, SW2)은 도 3을 참조하여 설명된 것과 동일한 위상들을 가질 수 있다. 제3 및 제4 스위칭 신호들(SW3, SW4)은 도 3을 참조하여 설명된 것보다 앞선 위상들을 가질 수 있다.12 shows an example in which the first to fourth switching signals SW1 to SW4 and the output voltage VO are adjusted in accordance with the pulse width modulation. Referring to FIGS. 2 and 12, the first and second switching signals SW1 and SW2 may have the same phases as those described with reference to FIG. The third and fourth switching signals SW3 and SW4 may have phases earlier than those described with reference to Fig.

출력 전압(VO)은 제1 및 제3 스위칭 신호들(SW1, SW3)이 함께 하이 레벨을 가질 때에 하이 레벨을 갖는다. 제3 스위칭 신호(SW3)의 위상이 제1 스위칭 신호(SW1)의 위상보다 앞서면, 제1 및 제3 스위칭 신호들(SW1, SW3)이 함께 하이 레벨을 갖는 구간이 감소한다. 따라서, 출력 전압(VO)이 하이 레벨을 갖는 구간이 감소한다.The output voltage VO has a high level when the first and third switching signals SW1 and SW3 together have a high level. If the phase of the third switching signal SW3 is higher than the phase of the first switching signal SW1, the interval in which the first and third switching signals SW1 and SW3 have a high level together is reduced. Therefore, the interval in which the output voltage VO has a high level is reduced.

출력 전압(VO)은 제2 및 제4 스위칭 신호들(SW2, SW4)이 함께 하이 레벨을 가질 때에 로우 레벨을 갖는다. 제4 스위칭 신호(SW4)의 위상이 제2 스위칭 신호(SW2)의 위상보다 앞서면, 제2 및 제4 스위칭 신호들(SW2, SW4)이 함께 하이 레벨을 갖는 구간이 감소한다. 따라서, 출력 전압(VO)이 로우 갖는 구간이 감소한다.The output voltage VO has a low level when the second and fourth switching signals SW2 and SW4 together have a high level. If the phase of the fourth switching signal SW4 is higher than the phase of the second switching signal SW2, a period in which the second and fourth switching signals SW2 and SW4 together have a high level is reduced. Therefore, the interval in which the output voltage VO is low is reduced.

도 13은 펄스 폭 변조에 따라 전력에 제어되는 방법의 예를 보여준다. 도 13을 참조하면, 펄스폭 변조에 의해, 출력 전압(VO)의 펄스폭이 조절될 수 있다. 출력 전압(VO)과 출력 전류(IO)가 중복되는 영역이 감소하면, 부하(140)로 공급되는 전력이 감소한다. 따라서, 출력 전압(VO)의 펄스폭을 변조함으로써, 부하(140)로 공급되는 전력이 조절될 수 있다.Fig. 13 shows an example of a method in which power is controlled according to pulse width modulation. Referring to FIG. 13, by the pulse width modulation, the pulse width of the output voltage VO can be adjusted. When the region where the output voltage Vo and the output current IO overlap is reduced, the power supplied to the load 140 is reduced. Thus, by modulating the pulse width of the output voltage VO, the power supplied to the load 140 can be regulated.

그러나, 출력 전압(VO)의 펄스폭이 감소하면, 출력 전류(IO)가 양의 값 또는 음의 값을 가질 때에 제1 내지 제4 트랜지스터들(TR1~TR4)의 일부가 스위칭될 수 있다. 따라서, 제1 내지 제4 트랜지스터들(TR1~TR4)에 스트레스가 인가될 수 있으며, 인버터(123)의 안정성이 감소될 수 있다.However, when the pulse width of the output voltage VO is decreased, a part of the first to fourth transistors TR1 to TR4 can be switched when the output current IO has a positive value or a negative value. Therefore, stress can be applied to the first to fourth transistors TR1 to TR4, and the stability of the inverter 123 can be reduced.

도 14는 본 발명의 실시 예에 따른 전력 공급 방법을 보여준다. 도 1, 도 2 및 도 14를 참조하면, 제어기(125)는 프리휠링 삽입을 통해 부하로 공급되는 전력(예를 들어, 전력량)을 조절할 수 있다. 예시적으로, 도 14에서 출력 전압(VO)의 6개의 주기들이 도시되어 있다. 본 발명의 기술적 사상을 설명하기 위하여, 6개의 주기들이 단위 시간인 것으로 가정된다. 그러나, 전력량을 조절하는 단위 시간은 출력 전압(VO)의 6개의 주기들로 한정되지 않는다.14 shows a power supply method according to an embodiment of the present invention. 1, 2, and 14, the controller 125 may adjust the power (e.g., the amount of power) supplied to the load through the free wheeling insertion. Illustratively, in FIG. 14 six periods of the output voltage VO are shown. In order to explain the technical idea of the present invention, it is assumed that six cycles are unit time. However, the unit time for adjusting the amount of power is not limited to six periods of the output voltage VO.

고전력 모드(HPM)에서, 제어기(125)는 제1 내지 제4 스위칭 신호들(SW1~SW4)을 도 3 또는 도 4를 참조하여 설명된 방법으로 제어할 수 있다. 출력 전압(VO)은 끊임없이 천이할 수 있고, 출력 전류(IO) 또한 끊임없이 천이할 수 있다. 저전력 모드(LPM)에서, 제어기(125)는 파워링 구간 및 프리휠링 구간에 따라 제1 내지 제4 스위칭 신호들(SW1~SW4)을 제어할 수 있다.In the high power mode (HPM), the controller 125 can control the first to fourth switching signals SW1 to SW4 in the manner described with reference to Fig. 3 or Fig. The output voltage VO can be continuously transited, and the output current IO can also be continuously transited. In the low power mode LPM, the controller 125 can control the first to fourth switching signals SW1 to SW4 according to the powering period and the free wheeling period.

파워링 구간은 제1 및 제2 파워링 구간들(P1, P2)을 포함할 수 있다. 제1 및 제2 파워링 구간들(P1, P2)에서, 제어기(125)는 제1 내지 제4 스위칭 신호들(SW1~SW4)을 도 3 또는 도 4를 참조하여 설명된 방법으로 제어할 수 있다. 프리휠링 구간은 제1 프리휠링 구간(F1)을 포함할 수 있다. 제1 프리휠링 구간(F1)에서, 제어기(125)는 출력 전압(VO)이 하이 레벨과 로우 레벨을 갖지 않도록(예를 들어 접지 레벨을 갖도록) 제1 내지 제4 스위칭 신호들(SW1~SW4)을 제어할 수 있다.The powering interval may include first and second powering intervals P1 and P2. In the first and second powering periods P1 and P2, the controller 125 can control the first to fourth switching signals SW1 to SW4 in the manner described with reference to FIG. 3 or 4 have. The free wheeling interval may include a first free wheeling interval F1. In the first freewheeling period F1, the controller 125 controls the first to fourth switching signals SW1 to SW4 (for example, to have the ground level) so that the output voltage VO does not have the high level and the low level Can be controlled.

예를 들어, 제1 프리휠링 구간(F1)에서, 제어기(125)는 제1 내지 제4 스위칭 신호들(SW1~SW4)을 로우 레벨들로 유지할 수 있다. 출력 전압(VO)이 공급되지 않으므로, 제1 프리휠링 구간(F1)의 출력 전류(IO)의 전류량은 제1 및 제2 파워링 구간들(P1, P2)의 출력 전류(IO)의 전류량보다 적을 수 있다. 인버터(123)는 제1 및 제2 파워링 구간들(P1, P2)에서 부하(140)에 전력을 공급하고, 제1 프리휠링 구간(F1)에서 부하(140)에 전력을 공급하지 않는다.For example, in the first freewheeling period F1, the controller 125 may maintain the first through fourth switching signals SW1 through SW4 at low levels. The amount of current of the output current IO of the first freewheeling period F1 is smaller than the amount of the output current IO of the first and second power ring periods P1 and P2 since the output voltage VO is not supplied. Can be written down. The inverter 123 supplies power to the load 140 in the first and second powering periods P1 and P2 and does not supply power to the load 140 in the first freewheeling period F1.

제어기(125)는 단위 시간 동안에 파워링 구간의 전체 길이 및 프리휠링 구간의 전체 길이를 조절함으로써, 단위 시간 동안에 부하(140)로 공급되는 전력량을 제어할 수 있다. 프리휠링 구간이 길어질수록, 부하(140)로 공급되는 전력량은 감소한다. 프리휠링 구간이 짧아질수록, 부하(140)로 공급되는 전력량은 증가할 수 있다. 예시적으로, 전력량(P)은 수학식 2에 따라 계산될 수 있다.The controller 125 can control the amount of power supplied to the load 140 during a unit time by adjusting the total length of the powering section and the total length of the freewheeling section during a unit time. As the free-wheeling section becomes longer, the amount of power supplied to the load 140 decreases. As the freewheeling section is shortened, the amount of power supplied to the load 140 may increase. Illustratively, the amount of power P can be calculated according to equation (2).

수학식 2에서, VVP는 전원 노드(VP)의 전압을 가리킨다. N은 단위 시간에 포함된 전체 주기들의 개수를 가리킨다. n은 단위 시간에 포함된 전체 프리휠링 구간들의 수를 가리킨다. 예시적으로, 프리휠링 구간이 반주기의 단위로 조절되면, N 및 n은 반주기의 개수로 변경될 수 있다. 수학식 2에서 보여지는 바와 같이, 전력량(P)은 파워링 구간의 길이, 즉 프리휠링 구간의 길이에 따라 조절될 수 있다.In Equation (2), VVP indicates the voltage of the power supply node VP. N denotes the number of total cycles included in the unit time. n denotes the number of all freewheeling intervals included in the unit time. Illustratively, if the freewheeling interval is adjusted in units of half a period, N and n can be changed to the number of half periods. As shown in Equation (2), the amount of power P can be adjusted according to the length of the powering period, that is, the length of the free-wheeling period.

예시적으로, 프리휠링 구간은 적어도 출력 전압(VO)의 반주기 이상의 길이를 갖는 점에서, 데드 타임(DT, 도 4 참조)과 구별될 수 있다. 데드 타임(DT)은 출력 전압(VO)의 반주기보다 짧을 수 있다. 데드 타임(DT)이 출력 전압(VO)의 반주기에 해당하는 길이를 가지면, 출력 전압(VO)과 출력 전류(IO)의 위상들이 매 주기마다 달라진다. 따라서 전력 공급 장치(120)가 정상적으로 동작하지 않는다.Illustratively, the freewheeling period can be distinguished from the dead time (DT, see FIG. 4) in that it has a length at least equal to half a period of the output voltage VO. The dead time DT may be shorter than the half period of the output voltage VO. When the dead time DT has a length corresponding to a half period of the output voltage VO, the phases of the output voltage VO and the output current IO are changed every cycle. Therefore, the power supply apparatus 120 does not operate normally.

도 15는 본 발명의 실시 예에 따라 전력량을 제어하는 방법의 예를 보여주는 순서도이다. 도 1, 도 2 및 도 15를 참조하면, S110 단계에서, 제어기(125)는 목표 전력량(또는 전류량)의 정보를 수신할 수 있다. 예를 들어, 제어기(125)는 외부 장치와의 통신을 통해 또는 사용자로부터 정보를 수신하는 사용자 단말을 통해 목표 전력량(또는 전류량의 정보를 수신할 수 있다.15 is a flowchart showing an example of a method of controlling the amount of power according to an embodiment of the present invention. Referring to FIGS. 1, 2 and 15, in step S110, the controller 125 may receive information on a target amount of power (or amount of current). For example, the controller 125 can receive the target amount of power (or the amount of current) through communication with the external device or through a user terminal that receives information from the user.

S120 단계에서, 제어기(125)는 목표 전력량이 현재 전력량보다 적은지 판단한다. 목표 젼력량이 현재 전력량보다 적으면, S130 단계에서 제어기(125)는 프리휠링 셀을 추가할 수 있다. 예를 들어, 프리휠링 셀은 프리휠링 구간의 길이를 늘이는 데에 사용되며, 적어도 하나의 반주기에 해당하는 프리휠링 구간을 포함할 수 있다. 프리휠링 셀이 추가되는 만큼, 단위 시간 동안 대응하는 길이의 파워링 구간이 감소될 수 있다. 이후에, 제어기(125)는 S160 단계를 수행할 수 있다.In step S120, the controller 125 determines whether the target amount of power is less than the current amount of power. If the target power amount is less than the current power amount, the controller 125 may add a freewheeling cell in step S130. For example, a free-wheeling cell may be used to increase the length of the free-wheeling interval and may include a free-wheeling interval corresponding to at least one half-period. As the free-wheeling cell is added, the powering interval of the corresponding length during the unit time can be reduced. Thereafter, the controller 125 may perform step S160.

목표 전력량이 현재 전력량보다 적지 않으면, S140 단계에서, 제어기(125)는 목표 전력량이 현재 전력량보다 큰지 판단할 수 있다. 목표 전력량이 현재 전력량보다 크면, S150 단계에서 제어기(125)는 프리휠링 셀을 감소할 수 있다. 예를 들어, 제어기(125)는 단위 시간 동안 프리휠링 셀을 하나 줄이고, 대응하는 길이의 파워링 구간이 증가될 수 있다. 이후에 제어기(125)는 S160 단계를 수행할 수 있다.If the target power amount is not less than the current power amount, the controller 125 can determine whether the target power amount is greater than the current power amount in step S140. If the target power amount is greater than the current power amount, the controller 125 may decrease the free wheeling cell in step S150. For example, the controller 125 may reduce the freewheeling cell by one for a unit time, and the powering interval of the corresponding length may be increased. Thereafter, the controller 125 may perform step S160.

S160 단계에서, 제어기(125)는 목표 전력량이 현재 전력량과 같은지 판단한다. 목표 전력량이 현재 전력량과 같이 않으면, 제어기(125)는 S120 단계를 수행할 수 있다. 목표 전력량이 현재 전력량과 같으면, 제어기(125)는 전력 제어를 종료할 수 있다. 예시적으로, 현재 전력량이 환경 변화에 따라 달라지는 전력 공급 시스템(100)인 경우, 제어기(125)는 전력 조절을 종료하는 대신 S110 단계로 돌아가 전력 공급 모니터링을 지속할 수 있다.In step S160, the controller 125 determines whether the target power amount is equal to the current power amount. If the target power amount is not equal to the current power amount, the controller 125 may perform step S120. If the target power amount is equal to the current power amount, the controller 125 can terminate the power control. Illustratively, if the current amount of power is a power supply system 100 that varies with environmental changes, the controller 125 may return to step S110 to continue power supply monitoring instead of terminating power regulation.

도 16은 본 발명의 응용 예에 따른 전력 공급 방법의 예를 보여준다. 도 1, 도 2 및 도 16을 참조하면, S210 단계에서, 제어기(125)는 목표 전력량(또는 목표 전력량)의 정보를 수신할 수 있다. S220 단계에서, 제어기(125)는 목표 전력량과 현재 전력량의 차이를 계산할 수 있다. S230 단계에서, 제어기(125)는 계산된 차이에 따라 프리휠링 셀들의 수를 조절할 수 있다.16 shows an example of a power supply method according to an application example of the present invention. 1, 2, and 16, in step S210, the controller 125 may receive information on a target power amount (or a target power amount). In step S220, the controller 125 may calculate the difference between the target power amount and the current power amount. In step S230, the controller 125 may adjust the number of freewheeling cells according to the calculated difference.

예시적으로, 제어기(125)는 전력량의 차이에 따라 증감되어야 하는 프리휠링 셀들의 수를 가리키는 룩업 테이블을 저장할 수 있다. 제어기(125)는 룩업 테이블을 참조하여 프리휠링 셀들의 수를 조절할 수 있다. 다른 예로서, 제어기(125)는 전력량의 차이에 따라 증감되어야 하는 프리휠링 셀들의 수를 계산하는 함수를 연산하는 연산기를 포함할 수 있다. 제어기(125)는 연산기를 이용하여 프리휠링 셀들의 수를 조절할 수 있다.Illustratively, the controller 125 may store a look-up table indicating the number of freewheeling cells that should be increased or decreased in accordance with the difference in the amount of power. The controller 125 can adjust the number of freewheeling cells with reference to a look-up table. As another example, the controller 125 may include an operator that computes a function that calculates the number of freewheeling cells that should be increased or decreased in accordance with the difference in the amount of power. The controller 125 may adjust the number of freewheeling cells using an operator.

도 17은 본 발명의 다른 응용 예에 따른 전력 공급 방법의 예를 보여준다. 도 1, 도 2 및 도 17을 참조하면, S310 단계에서, 제어기(125)는 목표 전력량(또는 목표 전력량)의 정보를 수신할 수 있다. S320 단계에서, 제어기(125)는 목표 전력량과 현재 전력량의 차이를 에러값으로 계산할 수 있다.17 shows an example of a power supply method according to another application example of the present invention. 1, 2 and 17, in step S310, the controller 125 may receive information on a target power amount (or a target power amount). In step S320, the controller 125 may calculate the difference between the target power amount and the current power amount as an error value.

S330 단계에서, 제어기(125)는 현재 에러값(예를 들어, 현재 루프의 S320 단계에서 계산된 에러값), 예전 에러값들(예를 들어, 하나 또는 그보다 많은 이전 루프에서 계산된 에러값들), 그리고 PID (Proportional-Integral-Derivation) 이득 계수들을 이용하여 프리휠링 셀들의 수를 계산할 수 있다. 예시적으로, 프리휠링 셀들의 개수는 수학식 3에 따라 계산될 수 있다.In step S330, the controller 125 determines whether the current error value (e.g., the error value calculated in step S320 of the current loop), the previous error values (e.g., the error values calculated in one or more previous loops ), And Proportional-Integral-Derivation (PID) gain factors. By way of example, the number of freewheeling cells may be calculated according to Equation (3).

수학식 3에서, n[k]는 현재 루프, 즉 현재 단위 시간에 포함된 파워링 구간의 주기들의 개수를 가리킨다. n[k-1]은 바로 이전 루프, 즉 이전 단위 시간에 포함된 파워링 구간의 주기들의 개수를 가리킨다. e[k]는 현재 루프, 즉 현재 단위 시간에 계산된 에러값을 가리킨다. e[k-1]은 첫 번째 이전 루프, 즉 첫 번째 이전 단위 시간에 계산된 에러값을 가리킨다. e[k-2]는 두 번째 이전 루프, 즉 두 번째 이전 단위 시간에 계산된 에러값을 가리킨다. Kp, Ki 및 Kd는 PID 이득 계수들을 가리킨다.In Equation (3), n [k] indicates the number of cycles of the current loop, i.e., the powering interval included in the current unit time. n [k-1] indicates the number of cycles of the immediately preceding loop, i.e., the powering interval included in the previous unit time. e [k] indicates the error value calculated in the current loop, that is, the current unit time. e [k-1] indicates the error value calculated in the first previous loop, i.e., the first previous unit time. e [k-2] indicates the error value calculated in the second previous loop, that is, the second previous unit time. Kp, Ki, and Kd refer to PID gain factors.

S340 단계에서, 제어기(125)는 조절이 종료되었는지 판단한다. 예를 들어, 제어기(125)는 현재 루프의 에러값이 미리 정해진 범위 내에 속하는지 판단할 수 있다. 현재 루프의 에러값이 미리 정해진 범위 내에 속하면, 제어기(125)는 전력량의 조절을 종료할 수 있다. 현재 루프의 에러값이 미리 정해진 범위 내에 속하지 않으면, 제어기(125)는 다음 루프를 수행할 수 있다. 예시적으로, 하나의 루프는 S320 단계 및 S330 단계를 포함할 수 있다.In step S340, the controller 125 determines whether the adjustment is ended. For example, the controller 125 can determine whether the error value of the current loop falls within a predetermined range. If the error value of the current loop falls within a predetermined range, the controller 125 can terminate the adjustment of the amount of power. If the error value of the current loop does not fall within the predetermined range, the controller 125 can perform the next loop. Illustratively, one loop may include steps S320 and S330.

상술된 바와 같이, 본 발명의 실시 예에 따르면, 단위 시간에 포함된 프리휠링 구간(또는 파워링 구간)의 길이를 조절함으로써, 부하(140)로 공급되는 전력량이 조절될 수 있다. 프리휠링 삽입은 제1 내지 제4 스위치들(SW1, SW2)이 하이 레벨을 갖는 타이밍을 조절하는 것으로 수행되므로, 별도의 복잡한 장치가 요구되지 않고, 출력 전압(VO)과 출력 전류(IO)의 위상 차이를 유지하며 용이하게 수행될 수 있다.As described above, according to the embodiment of the present invention, the amount of power supplied to the load 140 can be adjusted by adjusting the length of the free-wheeling interval (or powering interval) included in the unit time. Since the free wheeling insertion is performed by adjusting the timing at which the first to fourth switches SW1 and SW2 are at the high level, a complicated device is not required, and the output voltage Vo and the output current IO Can be easily performed while maintaining the phase difference.

다시 도 14를 참조하면, 제1 프리휠링 구간(F1) 동안에 부하(140)에 전력이 공급되지 않는다. 제1 프리휠링 구간이 지나치게 길어지면, 부하(140)에 공급된 전력이 모두 소진되고, 부하(140)가 턴-오프될 수 있다. 도 18은 품질 요인(Quality Factor)에 따라 전력이 소진되는 예들을 보여준다. 도 18에서, 가로축들은 시간(T)을 가리키고, 세로축들은 출력 전압(VO) 및 출력 전류(IO)를 가리킨다.Referring again to FIG. 14, no power is supplied to the load 140 during the first freewheeling period F1. If the first freewheeling period becomes too long, the power supplied to the load 140 may be exhausted and the load 140 may be turned off. FIG. 18 shows examples in which power is consumed according to a quality factor. In Fig. 18, the horizontal axes indicate time T, and the vertical axes indicate output voltage VO and output current IO.

도 1, 도 2 및 도 18을 참조하면, 제1 선(L1)은 품질 요인(Q)이 15인 때의 출력 전류(IO)를 가리키고, 제2 선(L2)은 품질 요인(Q)이 5인 때의 출력 전류(IO)를 가리킨다. 품질 요인(Q)은 임피던스 정합회로(130)의 커패시터(C), 그리고 부하(140)의 저항(Rpla) 및 인덕터(Lpla)에 의해 결정될 수 있다. 품질 요인(Q)은 수학식 4에 의해 계산될 수 있다.1, 2 and 18, the first line L1 indicates the output current IO when the quality factor Q is 15, the second line L2 indicates the quality factor Q, 5 " of the output current IO. The quality factor Q can be determined by the capacitor C of the impedance matching circuit 130 and the resistance Rpla of the load 140 and the inductor Lpla. The quality factor (Q) can be calculated by Equation (4).

제1 시간(T1)에 인버터(123)는 제어기(125)의 제어에 따라 프리휠링 구간으로 진입한다. 인버터(125)가 출력하는 전력이 차단됨에 따라, 부하(140)로 공급되는 전류량이 감소하기 시작한다. 임피던스 정합회로(130) 및 부하(140)에 충전된 전력이 모두 소진되면, 출력 전류(IO)가 더 이상 흐르지 않는다. 제1 선(L1)과 제2 선(L2)으로 나타나는 바와 같이, 품질 요인(Q)이 낮으면, 출력 전류(IO)는 더 빠르게 차단된다. 즉, 충전된 전력이 더 빠르게 소진된다.At a first time T1, the inverter 123 enters the freewheeling period under the control of the controller 125. [ As the output of the inverter 125 is cut off, the amount of current supplied to the load 140 begins to decrease. When the power charged in the impedance matching circuit 130 and the load 140 is exhausted, the output current IO no longer flows. As shown by the first line L1 and the second line L2, when the quality factor Q is low, the output current IO is cut off more quickly. That is, the charged power is consumed more quickly.

도 19는 제1 시간(T1) 전후의 제1 및 제2 선들(L1, L2)을 더 상세히 보여준다. 도 1, 도 2 및 도 19를 참조하면, 제1 시간(T1)에 출력 전류(IO)는 수학식 5에 따라 감소할 수 있다.19 shows the first and second lines L1 and L2 before and after the first time T1 in more detail. 1, 2 and 19, at a first time T1, the output current IO can be reduced according to equation (5).

수학식 5에서, ω는 부하(140)의 공진 주파수를 가리킨다. t는 시간을 가리킨다. θ는 출력 전류(IO)의 위상을 가리킨다. Ipeak는 파워링 구간의 출력 전류(IO)의 피크 값을 가리킨다. τ는 시상수를 가리키며, 수학식 6으로 계산될 수 있다.In Equation (5),? Denotes the resonant frequency of the load (140). t indicates time. and? denotes the phase of the output current IO. Ipeak indicates the peak value of the output current IO of the power ring section. denotes the time constant, and can be calculated by Equation (6).

수학식 6에서, T는 출력 전압(VO) 또는 출력 전류(IO)의 하나의 주기를 가리킨다. 수학식 5 및 6, 그리고 도 19를 참조하면, 출력 전류(IO)는 제1 시간(T1) 이후에 시상수(τ)에 의존하여 지수적으로(exponential) 감소하는 포락선(envelope)을 갖는다. 예시적으로, 출력 전류(IO)의 포락선의 크기가 최대치의 10%로 감소하는 시점은 0.73QT이다.In Equation (6), T denotes one period of the output voltage VO or the output current IO. Referring to equations (5) and (6) and (19), the output current IO has an envelope that decreases exponentially depending on the time constant? After the first time T1. Illustratively, the time point at which the magnitude of the envelope of the output current IO decreases to 10% of the maximum value is 0.73 QT.

동작 상태에서 부하(140)로 공급되는 전력의 하한을 최대값의 10%로 설정하면, 프리휠링 구간의 길이는 0.73QT를 상한으로 가질 수 있다. 프리휠링 구간의 상한은 품질 요인(Q) 및 출력 전압(VO) 또는 출력 전류(IO)의 주기에 의해 결정될 수 있다. 예시적으로, 부하(140)의 품질 요인(Q)이 실시간으로 변화하는 경우, 프리휠링 구간의 상한 또한 실시간으로 변화할 수 있다. 이 경우, 품질 요인(Q)이 가장 낮은 때를 기준으로 프리휠링 구간의 상한이 결정될 수 있다.If the lower limit of the power supplied to the load 140 in the operating state is set to 10% of the maximum value, the length of the freewheeling period may have an upper limit of 0.73 QT. The upper limit of the freewheeling interval may be determined by the quality factor Q and the period of the output voltage VO or the output current IO. Illustratively, if the quality factor Q of the load 140 changes in real time, the upper limit of the freewheeling interval may also change in real time. In this case, the upper limit of the freewheeling period may be determined based on the time when the quality factor Q is lowest.

예를 들어, 부하(140)가 동작하는 동안 품질 요인(Q)이 실시간으로 변화하며, 품질 요인(Q)의 하한은 5일 수 있다. 이 경우, 프리휠링 구간의 상한은 3.65T일 수 있다. 프리휠링 구간의 상한은 부하(140)가 어떠한 상태에 있는지 그리고 부하(140)의 품질 요인(Q)이 어떤 값을 갖는지에 관계없이, 3.65T로 결정될 수 있다.For example, the quality factor Q may change in real time while the load 140 is operating, and the lower limit of the quality factor Q may be 5. In this case, the upper limit of the free-wheeling interval may be 3.65T. The upper limit of the free wheeling interval may be determined to be 3.65 T regardless of what state the load 140 is in and regardless of which value the quality factor Q of the load 140 has.

필요한 프리휠링 구간의 길이가 프리휠링 구간의 상한보다 긴 경우, 제어기(125)는 프리휠링 구간을 둘 이상으로 나누어 배치할 수 있다. 도 20은 프리휠링 구간을 둘 이상으로 나누어 배치하는 예를 보여준다. 도 1, 도 2 및 도 20을 참조하면, 제어기(125)는 제1 및 제2 파워링 구간들(P1, P2)의 사이에 제1 프리휠링 구간(F1)을 배치할 수 있다. 제어기(125)는 제2 및 제3 파워링 구간(P2, P3)의 사이에 제2 프리휠링 구간(F2)을 배치할 수 있다.If the required length of the free-wheeling interval is longer than the upper limit of the free-wheeling interval, the controller 125 may divide the free-wheeling interval into two or more intervals. 20 shows an example in which two or more free wheeling sections are arranged. 1, 2 and 20, the controller 125 may arrange a first freewheeling interval F1 between the first and second power ring intervals P1 and P2. The controller 125 may arrange a second freewheeling interval F2 between the second and third powering intervals P2 and P3.

제1 및 제2 프리휠링 구간들(F1, F2)의 사이에 제2 파워링 구간(P2)이 배치되면, 제2 파워링 구간(P2) 동안 부하(140)에 전력이 공급된다. 따라서, 제1 프리휠링 구간(F1) 또는 제2 프리휠링 구간(F2)에 의해 부하(140)가 턴-오프 되는 것이 방지된다.When the second power ring section P2 is disposed between the first and second freewheeling sections F1 and F2, power is supplied to the load 140 during the second power ring section P2. Therefore, the load 140 is prevented from being turned off by the first freewheeling period F1 or the second freewheeling period F2.

예시적으로, 부하(140)가 완전히 충전된 때에 부하(140)에 제1 전력이 존재할 수 있다. 프리휠링 구간에 의해 부하(140)에 충전된 전력이 일부 소진된 때에, 부하(140)에 제2 전력이 존재할 수 있다. 프리휠링 구간 후에 부하(140)에 하나의 주기 동안 전력이 충전되어도(즉, 파워링 구간에 의해), 부하(140)에 충전된 전력은 제1 전력보다 작을 수 있다.Illustratively, a first power may be present in the load 140 when the load 140 is fully charged. The second power may be present in the load 140 when the power charged in the load 140 by the free wheeling period is exhausted. The power charged in the load 140 may be less than the first power even if the load 140 is charged for one period after the free wheeling period (i.e., by the powering interval).

따라서, 제어기(140)는 제1 프리휠링 구간(F1)의 상한과 제2 프리휠링 구간(F2)의 상한을 다르게 설정할 수 있다. 예를 들어, 제어기(125)는 제2 프리휠링 구간(F2)의 상한을 제1 프리휠링 구간(F1)의 상한보다 짧게 설정할 수 있다. 다른 예로서, 제어기(125)는 제1 및 제2 프리휠링 구간(F1, F2) 사이의 제2 파워링 구간(P2)에 하한을 설정할 수 있다. 예를 들어, 제어기(125)는 제2 파워링 구간(P2) 동안에 부하(140)의 전력에 제1 전력으로 상승하도록, 제2 파워링 구간(P2)의 하한을 설정할 수 있다.Therefore, the controller 140 may set the upper limit of the first freewheeling interval F1 and the upper limit of the second freewheeling interval F2 differently. For example, the controller 125 may set the upper limit of the second freewheeling interval F2 to be shorter than the upper limit of the first freewheeling interval F1. As another example, the controller 125 may set a lower limit to the second powering interval P2 between the first and second freewheeling intervals F1 and F2. For example, the controller 125 may set the lower limit of the second powering interval P2 so that the power of the load 140 rises to the first power during the second powering interval P2.

도 21은 파워링 셀(PC) 및 프리휠링 셀들(FC1~FC3)의 예들을 보여준다. 도 1, 도 2 및 도 21을 참조하면, 파워링 셀(PC)은 출력 전압(VO)이 풀스윙하는 하나의 주기를 포함할 수 있다. 제1 프리휠링 셀(FC1)은 출력 전압(VO)이 접지 레벨인 하나의 주기를 포함할 수 있다.Fig. 21 shows examples of the power ring cell PC and the freewheeling cells FC1 to FC3. Referring to Figures 1, 2 and 21, the powering cell PC may include one period in which the output voltage VO swings full swing. The first freewheeling cell FC1 may include one period in which the output voltage VO is at the ground level.

제2 프리휠링 셀(FC3)은 출력 전압(VO)이 접지 레벨인 반주기 및 출력 전압(VO)이 로우 레벨인 반주기를 가질 수 있다. 제3 프리휠링 셀(FC3)은 출력 전압(VO)이 하이 레벨인 반주기 및 출력 전압(VO)이 접지 레벨인 반주기를 포함할 수 있다. 제어기(125)는 프리휠링 셀을 제1 내지 제3 프리휠링 셀들(FC1~FC3) 중에서 선택함으로써, 부하(140)로 공급되는 전력량을 더 정밀하게 조절할 수 있다.The second freewheeling cell FC3 may have a half period in which the output voltage VO is at the ground level and a half period in which the output voltage VO is in the low level. The third freewheeling cell FC3 may include a half-cycle in which the output voltage VO is a high level and a half-cycle in which the output voltage VO is a ground level. The controller 125 can more precisely adjust the amount of power supplied to the load 140 by selecting the freewheeling cell among the first to third freewheeling cells FC1 to FC3.

예를 들어, 파워링 셀(PC) 동안에 인버터(123)는 1의 전력량을 공급할 수 있다. 제1 프리휠링 셀(FC1) 동안에 인버터(123)는 0의 전력량을 공급할 수 있다. 제2 프리휠링 셀(FC2) 또는 제3 프리휠링 셀(FC3) 동안에, 인버터(123)는 0.5의 전력량을 공급할 수 있다. 제어기(125)는 파워링 셀(PC) 및 제1 내지 제3 프리휠링 셀들(FC1~FC3)을 조합함으로써, 부하(140)로 공급되는 전력량을 복수의 단계들로 조절할 수 있다.For example, during powering cell (PC), inverter 123 can supply a power of one. During the first freewheeling cell FC1, the inverter 123 can supply an amount of power of zero. During the second freewheeling cell FC2 or the third freewheeling cell FC3, the inverter 123 can supply a power amount of 0.5. The controller 125 can adjust the amount of power supplied to the load 140 in a plurality of steps by combining the power ring cell PC and the first to third freewheeling cells FC1 to FC3.

예시적으로, 제2 및 제3 프리휠링 셀들(FC2, FC3)에서 보여지는 것과 같이, 프리휠링 셀은 출력 전압(VO)이 하이 레벨 또는 로우 레벨인 적어도 하나의 반주기를 포함할 수 있다. 적어도 하나의 반주기 동안에, 인버터(123)는 부하(140)로 전력을 공급한다. 따라서, 도 18 내지 도 19를 참조하여 설명된 바와 같이 프리휠링 구간의 상한을 정하지 않아도, 프리휠링 구간에 의해 부하(140)가 턴-오프 되는 것이 방지될 수 있다.Illustratively, as seen in the second and third freewheeling cells FC2 and FC3, the freewheeling cell may include at least one half-period in which the output voltage VO is a high level or a low level. During at least one half period, inverter 123 supplies power to load 140. Therefore, the load 140 can be prevented from being turned off by the freewheeling period without setting the upper limit of the freewheeling period as described with reference to FIGS. 18 to 19.

도 22는 파워링 셀(PC) 및 프리휠링 셀들(FC1~FC5)의 다른 예들을 보여준다. 도 1, 도 2 및 도 22를 참조하면, 파워링 셀(PC) 및 프리휠링 셀들(FC1~FC5) 각각은 출력 전압(VO) 또는 출력 전류(IO)의 두 개의 주기들을 포함할 수 있다. 프리휠링 셀들(FC1~FC5)은 출력 전압(VO)이 하이 레벨 또는 로우 레벨을 갖는 적어도 하나의 반주기, 그리고 출력 전압(VO)이 접지 레벨을 갖는 적어도 하나의 반주기를 포함한다.Fig. 22 shows other examples of the powering cell PC and the freewheeling cells FC1 to FC5. 1, 2 and 22, each of the power ring cell PC and the freewheeling cells FC1 to FC5 may include two periods of an output voltage VO or an output current IO. The freewheeling cells FC1 to FC5 include at least one half-period in which the output voltage VO has a high level or a low level, and at least one half-period in which the output voltage VO has a ground level.

도 22에 도시된 바와 같이, 프리휠링 셀들(FC1~FC5)은 다양한 패턴들을 가질 수 있다. 프리휠링 셀들(FC1~FC5)이 갖는 출력 전압(VO)의 패턴들은 한정되지 않는다. 또한, 프리휠링 셀들(FC1~FC5) 각각에 포함되는 출력 전압(VO) 또는 출력 전류(IO)의 주기들의 개수는 한정되지 않는다.As shown in Fig. 22, the freewheeling cells FC1 to FC5 may have various patterns. The patterns of the output voltage VO of the freewheeling cells FC1 to FC5 are not limited. Further, the number of periods of the output voltage VO or the output current IO included in each of the freewheeling cells FC1 to FC5 is not limited.

도 23은 파워링 셀들 및 프리휠링 셀들에 의해 리플이 발생하는 예를 보여준다. 도 23에서, 가로축은 시간(T)을 가리키고, 세로축은 출력 전압(VO) 또는 출력 전류(IO)를 가리킨다. 도 23에서 적색 선은 출력 전압(VO)을 가리키고, 청색 선은 출력 전류(IO)를 가리킨다.Figure 23 shows an example where ripple is generated by powering cells and freewheeling cells. 23, the horizontal axis indicates time T and the vertical axis indicates output voltage VO or output current IO. 23, the red line indicates the output voltage VO, and the blue line indicates the output current IO.

도 1, 도 2 및 도 23을 참조하면, 제어기(125)는 프리휠링 셀들(FC)을 연속하여 배치하고, 파워링 셀들(PC)을 연속하여 배치할 수 있다. 프리휠링 셀들(FC)이 연속하여 배치될 때, 출력 전압(VO)의 밀도가 감소하고 출력 전류(IO)의 전류량이 감소한다. 파워링 셀들(PC)이 연속하여 배치될 때, 출력 전압(VO)의 밀도가 증가하고 출력 전류(IO)의 전류량이 증가한다.Referring to Figs. 1, 2 and 23, the controller 125 can continuously arrange freewheeling cells FC and successively arrange powering cells PC. When the freewheeling cells FC are arranged in succession, the density of the output voltage Vo decreases and the amount of the output current IO decreases. When the powering cells PC are arranged in succession, the density of the output voltage Vo increases and the amount of current of the output current IO increases.

즉, 프리휠링 셀들(FC)을 집중하여 배치하고 그리고 파워링 셀들(PC)을 집중하여 배치하면, 출력 전류(IO)에서 리플이 발생할 수 있다. 출력 전류(IO)에서 리플이 발생하면, 현재 전력량을 계산하는 것이 어려워질 수 있다. 도 24는 출력 전류(IO)에서 리플이 억제된 예를 보여준다. 도 24에서, 가로축은 시간(T)을 가리키고, 세로축은 출력 전압(VO) 또는 출력 전류(IO)를 가리킨다. 도 24에서 적색 선은 출력 전압(VO)을 가리키고, 청색 선은 출력 전류(IO)를 가리킨다.That is, if the freewheeling cells FC are arranged concentrically and the powering cells PC are arranged concentrically, ripple may occur in the output current IO. When a ripple occurs in the output current IO, it may become difficult to calculate the current amount of power. Fig. 24 shows an example in which ripple is suppressed at the output current IO. 24, the horizontal axis indicates time T and the vertical axis indicates output voltage VO or output current IO. 24, the red line indicates the output voltage VO, and the blue line indicates the output current IO.

도 1, 도 2 및 도 24를 참조하면, 제어기(125)는 파워링 셀(PC)의 다음에 프리휠링 셀(FC)을 배치하고, 그리고 프리휠링 셀(FC)의 다음에 파워링 셀(PC)을 배치할 수 있다. 예를 들어, 제어기(125)는 프리휠링 셀(FC)에 포함된 프리휠링 구간과 파워링 셀(PC)에 포함된 파워링 구간을 교대로 배치할 수 있다. 프리휠링 셀(FC)과 파워링 셀(PC)이 교대로 배치되면, 출력 전류(IO)의 리플이 억제되고, 전력량이 용이하게 계산될 수 있다.Referring to Figures 1, 2 and 24, the controller 125 places the free-wheeling cell FC next to the powering cell PC, and then the power-ring cell FC after the free- PC) can be arranged. For example, the controller 125 may alternately arrange the free wheeling interval included in the free wheeling cell FC and the power ring interval included in the power ring cell PC. When the freewheeling cell FC and the powering cell PC are alternately arranged, the ripple of the output current IO is suppressed, and the amount of power can be easily calculated.

도 25는 본 발명의 응용 예에 따른 인버터(123'), 임피던스 정합회로(130), 그리고 부하(140)를 보여준다. 도 1 및 도 25를 참조하면, 인버터(123')는 제1 내지 제4 트랜지스터들(TR1~TR4), 제1 내지 제4 다이오드들(D1~D4), 그리고 인덕터(Lzvx)를 포함할 수 있다.FIG. 25 shows an inverter 123 ', an impedance matching circuit 130, and a load 140 according to an application example of the present invention. 1 and 25, the inverter 123 'may include first to fourth transistors TR1 to TR4, first to fourth diodes D1 to D4, and an inductor Lzvx. have.

도 2의 인버터(123)와 비교하면, 인버터(123')는 인덕터(Lzvs)를 더 포함한다. 인덕터(Lzvs)는 출력 전압(VO)이 출력되는 출력 노드들의 사이에 연결될 수 있다. 인덕터(Lzvs)를 통해 흐르는 전류는 인덕터 전류(Izvs)일 수 있다. 제1 내지 제4 트랜지스터들(TR1~TR4), 그리고 제1 내지 제4 다이오드들(D1~D4)은 도 2를 참조하여 설명된 것과 동일하데 연결되고, 동일하게 동작할 수 있다.In comparison with the inverter 123 of FIG. 2, the inverter 123 'further includes an inductor Lzvs. The inductor Lzvs may be connected between the output nodes to which the output voltage VO is output. The current flowing through the inductor Lzvs may be the inductor current Izvs. The first to fourth transistors TR1 to TR4 and the first to fourth diodes D1 to D4 are the same as those described with reference to FIG. 2 and can operate in the same manner.

도 26은 시간(T)의 흐름에 따른 출력 전류(IO)와 인덕터 전류(Izvs)의 변화를 보여준다. 도 1, 도 25 및 도 26을 참조하면, 출력 전압(VO)의 위상은 출력 전류(IO)의 위상과 일치할 수 있다. 인덕터 전류(Izvs)는 출력 전류(IO)의 역기전력으로 작용할 수 있다. 출력 전류(IO)가 상승할 때 인덕터 전류(Izvs)는 음의 값을 갖고, 출력 전류(IO)가 감소할 때 인덕터 전류(Ivzs)는 양의 값을 가질 수 있다.Fig. 26 shows the change of the output current IO and the inductor current Izvs according to the flow of time T. Fig. 1, 25 and 26, the phase of the output voltage VO may coincide with the phase of the output current IO. The inductor current Izvs can act as a counter electromotive force of the output current IO. The inductor current Izvs has a negative value when the output current IO rises and the inductor current Ivzs can have a positive value when the output current IO decreases.

출력 전압(VO)과 출력 전류(IO)의 위상들이 일치하면, 출력 전압(VO)이 하이 레벨로부터 로우 레벨로 천이하는 데드 타임(DT, 도 4 참조) 동안에, 출력 전류(IO)는 흐르지 않을 수 있다. 이때, 인덕터 전류(IO)에 의해, 인버터(123') 내에서 양의 전류가 흐른다.When the phases of the output voltage VO and the output current IO coincide with each other, the output current IO does not flow during the dead time DT (see FIG. 4) at which the output voltage VO transits from the high level to the low level . At this time, a positive current flows in the inverter 123 'by the inductor current IO.

마찬가지로, 출력 전압(VO)과 출력 전류(IO)의 위상들이 일치하면, 출력 전압(VO)이 로우 레벨로부터 하이 레벨로 천이하는 데드 타임 동안에, 출력 전류(IO)는 흐르지 않을 수 있다. 이때, 인덕터 전류(IO)에 의해, 인버터(123') 내에서 음의 전류가 흐른다. 인덕터 전류(IO)에 의해, 인버터(123') 내에서 ZVZCS (Zero Voltage nearly Zero Current Switching)이 달성될 수 있다.Similarly, when the phases of the output voltage VO and the output current IO coincide, the output current IO may not flow during the dead time when the output voltage VO transits from the low level to the high level. At this time, a negative current flows in the inverter 123 'by the inductor current IO. ZVZCS (Zero Voltage nearly Zero Current Switching) can be achieved in the inverter 123 'by the inductor current IO.

도 27은 출력 전압(VO)이 프리휠링 구간을 가질 때에 인덕터 전류(Izvs)의 변화를 보여준다. 도 1, 도 25 및 도 27을 참조하면, 한 주기의 파워링 구간과 한 주기의 프리휠링 구간이 교대로 배치될 수 있다. 인덕터 전류(Izvs)는 수학식 7에 따라 계산될 수 있다.Fig. 27 shows a change in the inductor current Izvs when the output voltage VO has a freewheeling period. Referring to FIGS. 1, 25, and 27, a powering period of one period and a freewheeling period of one period can be alternately arranged. The inductor current (Izvs) can be calculated according to Equation (7).

수학식 7에서, Iini는 초기 전류를 가리킨다. 프리휠링 구간 동안, 인덕터 전류(Izvs)는 음의 값을 유지한다. 인덕터 전류(Izvs)의 총 합(또는 평균 전류)은 0이 되어야 하므로, 인덕터 전류(Izvs)의 양의 피크 값의 절대값은 음의 피크 값의 절대값보다 클 수 있다. 데드 타임(DT) 동안에 흐르는 인덕터 전류(Izvs)의 양이 달라지면, 인버터(123')가 불균형하게 동작할 수 있다. 따라서, 데드 타임(DT) 동안에 흐르는 인덕터 전류(Izvs)의 전류량인 균일한 것이 선호된다.In Equation (7), Iini denotes an initial current. During the freewheeling interval, the inductor current (Izvs) remains negative. Since the total sum (or average current) of the inductor currents Izvs must be zero, the absolute value of the positive peak value of the inductor current Izvs may be greater than the absolute value of the negative peak value. If the amount of the inductor current Izvs flowing during the dead time DT is different, the inverter 123 'may operate unevenly. Therefore, it is preferable that the amount of current of the inductor current Izvs flowing during the dead time DT is uniform.

예시적으로, 도 27에서 하나의 프리휠링 셀은 출력 전압(VO)이 접지 레벨을 갖는 한 주기를 포함할 수 있다. 도 27은 세 개의 파워링 셀들 및 프리휠링 셀들을 보여줄 수 있다. 다른 예로서, 하나의 프리휠링 셀은 출력 전압(VO)이 하이 레벨 및 로우 레벨을 갖는 한 주기와 출력 전압(VO)이 접지 레벨을 갖는 한 주기를 포함할 수 있다. 도 27은 세 개의 프리휠링 셀들을 보여줄 수 있다.By way of example, one freewheeling cell in FIG. 27 may comprise one period in which the output voltage VO has a ground level. Figure 27 shows three powering cells and freewheeling cells. As another example, one freewheeling cell may include one period in which the output voltage VO has a high level and a low level, and one period in which the output voltage VO has a ground level. FIG. 27 shows three freewheeling cells.

도 28은 출력 전압(VO)이 프리휠링 구간을 가질 때에 인덕터 전류(Izvs)의 변화의 다른 예를 보여준다. 도 1, 도 25 및 도 28을 참조하면, 반주기의 파워링 구간과 반주기의 프리휠링 구간이 교대로 배치될 수 있다. 도 28에서 인덕터 전류(Izvs)의 양의 피크값과 음의 피크값은 일치한다.Fig. 28 shows another example of the change in the inductor current Izvs when the output voltage VO has a freewheeling period. Referring to FIGS. 1, 25, and 28, a powering period of a half period and a freewheeling period of a half period can be alternately arranged. In Fig. 28, the positive peak value and the negative peak value of the inductor current Izvs coincide with each other.

그러나, 출력 전압(VO)이 음의 값을 가질 때에, 출력 전류(IO)는 양의 값을 갖는다. 출력 전압(VO)과 출력 전류(IO)의 위상이 반대이면, 전력이 부하(140)로부터 인버터(123)로 공급된다. 이는 불필요한 전력 소비를 유발하며, 부하(140)의 턴-오프를 유발할 수 있다. 따라서, 출력 전압(VO)과 출력 전류(IO)의 위상이 동일한 부호를 갖는 것이 선호된다.However, when the output voltage VO has a negative value, the output current IO has a positive value. Power is supplied from the load 140 to the inverter 123 when the phases of the output voltage VO and the output current IO are opposite. This may cause unnecessary power consumption and may cause the load 140 to turn off. Therefore, it is preferable that the phases of the output voltage VO and the output current IO have the same sign.

예시적으로, 도 28에서 프리휠링 셀은 출력 전압(VO)이 하이 레벨을 갖는 반주기, 접지 레벨을 갖는 반주기, 로우 레벨을 갖는 반주기, 그리고 접지 레벨을 갖는 반주기를 포함할 수 있다. 예를 들어, 도 28은 세 개의 프리휠링 셀들을 보여줄 수 있다.By way of illustration, in FIG. 28, the freewheeling cell may include a half-cycle with the output voltage VO having a high level, a half-cycle with a ground level, a half-cycle with a low level, and a half-cycle with a ground level. For example, FIG. 28 may show three freewheeling cells.

도 29는 출력 전압(VO)이 프리휠링 구간을 가질 때에 인덕터 전류(Izvs)의 변화의 또 다른 예를 보여준다. 도 1, 도 25 및 도 29를 참조하면, 하나의 프리휠링 셀은 4개의 주기들을 포함할 수 있다. 도 29에 두 개의 프리휠링 셀들이 도시되어 있다.Fig. 29 shows another example of the change in the inductor current Izvs when the output voltage VO has a freewheeling period. Referring to Figures 1, 25 and 29, one freewheeling cell may include four periods. Two free-wheeling cells are shown in Fig.

프리휠링 셀은 출력 전압(VO)이 하이 레벨 및 로우 레벨을 갖는 한 주기, 출력 전압(VO)이 접지 레벨인 한 주기, 출력 전압(VO)이 하이 레벨 및 접지 레벨인 한 주기, 출력 전압(VO)이 접지 레벨 및 로우 레벨인 한 주기를 포함할 수 있다. 인덕터 전류(Izvs)의 양의 피크값과 음의 피크값은 일치한다. 또한, 출력 전압(VO)의 부호와 출력 전류(IO)의 부호는 일치한다.The freewheeling cell includes one cycle in which the output voltage VO has a high level and a low level, one cycle in which the output voltage VO is a ground level, one cycle in which the output voltage VO is a high level and a ground level, VO may be one level that is a ground level and a low level. The positive peak value and the negative peak value of the inductor current (Izvs) coincide. In addition, the sign of the output voltage VO coincides with the sign of the output current IO.

도 29에 도시된 것과 같이, 제어기(125)는 출력 전압(VO)의 주파수(fsw)와 부하(140)의 공진 주파수(f0)가 일치하도록 출력 전압(VO)의 주파수 (fsw)를 제어할 수 있다. 인덕터(Lzvs)에 의해 ZVZCS가 달성될 수 있다. 또한, 제어기(125)는 인덕터 전류(Izvs)의 음의 피크값과 양의 피크값이 일치하도록 프리휠링 셀들을 제어할 수 있다. 제어기(125)는 출력 전압(VO)의 부호와 출력 전류(IO)의 부호가 일치하도록 프리휠링 셀들을 제어할 수 있다.29, the controller 125 controls the frequency fsw of the output voltage VO so that the frequency fsw of the output voltage VO coincides with the resonance frequency f0 of the load 140 . ZVZCS can be achieved by an inductor (Lzvs). In addition, the controller 125 may control the freewheeling cells to match the positive peak value of the inductor current Izvs with the positive peak value. The controller 125 may control the freewheeling cells so that the sign of the output voltage VO matches the sign of the output current IO.

도 30은 본 발명의 응용 예에 따른 인버터(123''), 임피던스 정합회로(130), 그리고 부하(140)를 더 상세하게 보여준다. 도 1 및 도 30를 참조하면, 인버터(123'')는 제1 및 제2 트랜지스터들(TR1, TR2), 제1 및 제2 다이오드들(D1, D2), 그리고 제1 및 제2 커패시터들(C1, C2)을 포함할 수 있다. 임피던스 정합회로(130)는 커패시터(C)를 포함하고, 부하(140)는 인덕터(Lpla) 및 저항(Rpla)으로 모델링될 수 있다.30 shows the inverter 123 ", the impedance matching circuit 130, and the load 140 according to an embodiment of the present invention in more detail. 1 and 30, an inverter 123 '' includes first and second transistors TR1 and TR2, first and second diodes D1 and D2, and first and second capacitors (C1, C2). The impedance matching circuit 130 includes a capacitor C and the load 140 can be modeled as an inductor Lpla and a resistor Rpla.

도 2의 인버터(123)와 비교하면, 도 30의 인버터(123'')에서 제3 트랜지스터(TR3) 및 제3 트랜지스터(TR3) 및 제3 다이오드(D3) 대신에 제1 커패시터(C1)가 배치되고, 제4 트랜지스터(TR4) 및 제4 다이오드(D4) 대신에 제2 커패시터(C2)가 배치된다. 제1 및 제2 커패시터들(C1, C2) 각각은 실질적으로 직류인 양단 전압을 가질 수 있도록 충분히 큰 커패시턴스를 갖는다. 도 30의 인버터(123'')는 도 2의 인버터(123)와 비교하여 절반의 출력 전압 범위를 갖고 그리고 절반의 스위치 및 스위칭 신호들을 갖는 하프 브릿지 타입일 수 있다.Compared with the inverter 123 in FIG. 2, in the inverter 123 '' of FIG. 30, the first capacitor C1 instead of the third transistor TR3, the third transistor TR3 and the third diode D3 And a second capacitor C2 is disposed instead of the fourth transistor TR4 and the fourth diode D4. Each of the first and second capacitors C1 and C2 has a capacitance large enough to have a both-end voltage that is substantially DC. The inverter 123 " of FIG. 30 may be a half bridge type having a half of the output voltage range as compared to the inverter 123 of FIG. 2 and having half the switches and switching signals.

도 14 내지 도 24를 참조하여 설명된, 파워링 구간과 프리휠링 구간을 조절하는 본 발명의 기술적 사상은 도 30의 인버터(123'')에도 동일하게 적용될 수 있다. 또한, 도 25를 참조하여 설명된 바와 같이, 인버터(123'')에도 인버터(123')에서와 마찬가지로 인덕터(Lzvs)가 적용될 수 있다. 또한, 도 26 내지 도 29를 참조하여 설명된 전원 제어(또는 공급) 방법은 도 30의 인버터(123'')에도 동일하게 적용될 수 있다.The technical concept of the present invention for adjusting the powering period and the freewheeling period described with reference to Figs. 14 to 24 can be similarly applied to the inverter 123 '' of Fig. Also, as described with reference to Fig. 25, the inductor Lzvs can be applied to the inverter 123 '' as in the inverter 123 '. The power supply control (or supply) method described with reference to Figs. 26 to 29 can be equally applied to the inverter 123 '' of Fig.

본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention. Therefore, the scope of the present invention should not be limited to the above-described embodiments, but should be determined by the equivalents of the claims of the present invention as well as the claims of the following.

100; 전원 공급 시스템
110; 제1 교류 전원
120; 전원 공급 장치
121; 정류기
122; 커패시터
123, 123', 123''; 인버터
125; 제어기
130; 임피던스 정합회로
140; 부하100; Power supply system
110; First AC power source
120; Power supply
121; rectifier
122; Capacitor
123, 123 ', 123''; inverter
125; Controller
130; Impedance matching circuit
140; Load

Claims (1)

직류 전원을 교류 전원으로 변환하여 부하에 공급하는 인버터; 그리고
상기 인버터가 상기 교류 전원을 출력하는 파워링(powering) 구간 및 상기 인버터가 상기 교류 전원을 출력하지 않는 프리휠링(freewheeling) 구간의 배치를 조절하여, 상기 인버터가 상기 부하로 공급하는 전력량을 조절하는 제어기를 포함하는 전원 공급 장치.An inverter for converting a DC power supply to an AC power supply and supplying the AC power to the load; And
The inverter controls the arrangement of a powering period in which the AC power is output and a freewheeling period in which the inverter does not output the AC power so as to control the amount of power supplied to the load by the inverter A power supply comprising a controller.

Images