KR20190023632A - Light emitting display device and method for driving the same - Google Patents

Light emitting display device and method for driving the same Download PDF

Info

Publication number
KR20190023632A
KR20190023632A KR1020170109663A KR20170109663A KR20190023632A KR 20190023632 A KR20190023632 A KR 20190023632A KR 1020170109663 A KR1020170109663 A KR 1020170109663A KR 20170109663 A KR20170109663 A KR 20170109663A KR 20190023632 A KR20190023632 A KR 20190023632A
Authority
KR
South Korea
Prior art keywords
power supply
voltage
video data
data
low
Prior art date
Application number
KR1020170109663A
Other languages
Korean (ko)
Inventor
배동근
임현수
이곤지
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170109663A priority Critical patent/KR20190023632A/en
Publication of KR20190023632A publication Critical patent/KR20190023632A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

The present invention relates to a light emitting display device capable of reducing DFF phenomena due to the hysteresis characteristic of a driving transistor and a driving method thereof. According to one embodiment of the present invention, the light emitting display device comprises: a display panel including a plurality of sub pixels and a power line connected to the sub pixels; and a power supply unit supplying a power voltage to the power line. The power supply unit supplies a first power voltage to the power line in a normal mode and supplies a second power voltage lower than the first power voltage to the power line in a low luminance mode driven with frequency and luminance lower than frequency and luminance of the normal mode.

Description

발광 표시장치와 그의 구동방법{LIGHT EMITTING DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a light emitting display device and a method of driving the same,

본 명세서는 발광 표시장치와 그의 구동방법에 관한 것이다.The present invention relates to a light emitting display and a driving method thereof.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 유기발광 표시장치(OLED: Organic Light Emitting Display), 양자점 표시장치(QD: Quantum Dot Display)와 같은 여러가지 표시장치가 활용되고 있다. 이들 중에서 유기발광 표시장치는 저전압 구동이 가능하고, 박형이며, 시야각이 우수하고, 응답속도가 빠른 특성이 있다.As the information society develops, the demand for display devices for displaying images is increasing in various forms. In recent years, various display devices such as a liquid crystal display (LCD), an organic light emitting display (OLED), and a quantum dot display (QD) have been used. Of these, the organic light emitting display device can be driven at a low voltage, is thin, has excellent viewing angle, and has a high response speed.

유기발광 표시장치는 데이터 라인들, 스캔 라인들, 데이터 라인들과 스캔 라인들의 교차부들에 형성된 화소들을 구비하는 표시패널, 스캔 라인들에 스캔 신호들을 공급하는 스캔 구동부, 및 데이터 라인들에 데이터전압들을 공급하는 데이터 구동부를 포함한다. The organic light emitting display includes a display panel including pixels formed at intersections of data lines, scan lines, data lines and scan lines, a scan driver for supplying scan signals to the scan lines, And a data driver.

화소들 각각은 유기발광소자(organic light emitting element), 게이트 전극의 전압에 따라 유기발광소자에 공급되는 전류의 양을 조절하는 구동 트랜지스터(transistor), 스캔 라인의 스캔 신호에 응답하여 데이터라인의 데이터전압을 구동 트랜지스터의 게이트 전극에 공급하는 스캔 트랜지스터, 및 구동 트랜지스터의 게이트 전극의 전압을 소정의 기간 동안 유지하기 위한 스토리지 커패시터를 포함한다.Each of the pixels includes an organic light emitting element, a driving transistor for controlling the amount of current supplied to the organic light emitting diode according to the voltage of the gate electrode, A scan transistor for supplying a voltage to the gate electrode of the driving transistor, and a storage capacitor for holding the voltage of the gate electrode of the driving transistor for a predetermined period.

이때, 유기발광소자에 공급되는 구동 트랜지스터의 드레인-소스간 전류(Ids)는 수학식 1과 같이 표현될 수 있다.At this time, the drain-source current Ids of the driving transistor supplied to the organic light emitting element can be expressed by Equation (1).

Figure pat00001
Figure pat00001

수학식 1에서, k'는 구동 트랜지스터의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vgs는 구동 트랜지스터의 게이트-소스간 전압, Vth는 구동 트랜지스터의 문턱전압을 의미한다. 수학식 1은 구동 트랜지스터의 드레인-소스간 전압(Vds)이 구동 트랜지스터의 게이트-소스간 전압(Vgs)과 문턱전압 간의 차이보다 작은 경우에 적용된다.In Equation 1, k 'denotes a proportional coefficient determined by the structure and physical characteristics of the driving transistor, Vgs denotes a gate-source voltage of the driving transistor, and Vth denotes a threshold voltage of the driving transistor. Equation (1) is applied when the drain-source voltage (Vds) of the driving transistor is smaller than the difference between the gate-source voltage (Vgs) and the threshold voltage of the driving transistor.

구동 트랜지스터의 문턱전압(threshold voltage)은 유기발광 표시장치의 제조시의 공정 편차 또는 장기간 구동으로 인한 구동 트랜지스터의 열화 등의 원인으로 인하여 화소마다 달라질 수 있다. 즉, 화소들에 동일한 데이터전압을 인가하는 경우 유기발광소자에 공급되는 전류는 동일하여야 하나, 화소들 사이의 구동 트랜지스터의 문턱전압의 차이로 인하여 화소들에 동일한 데이터전압을 인가하더라도 유기발광소자에 공급되는 전류가 화소마다 달라질 수 있다.The threshold voltage of the driving transistor may vary from pixel to pixel due to a process variation during manufacture of the organic light emitting display device or deterioration of the driving transistor due to long term driving. That is, when the same data voltage is applied to the pixels, the current supplied to the organic light emitting element should be the same, but even if the same data voltage is applied to the pixels due to the difference in threshold voltage of the driving transistor between the pixels, The current supplied may vary from pixel to pixel.

도 1은 다이오드 접속 방식의 문턱전압 보상 화소 구조의 일부를 보여주는 회로도이다. 도 1에는 유기발광소자에 전류를 공급하는 구동 트랜지스터(DT)와, 구동 트랜지스터(DT)의 게이트 노드(Ng)와 드레인 노드(Nd) 사이에 접속된 스위치 트랜지스터(ST)가 나타나 있다. 스위치 트랜지스터(ST)는 구동 트랜지스터(DT)에 데이터 전압이 공급되는 기간 동안 구동 트랜지스터(DT)의 게이트 노드(Ng)와 드레인 노드(Nd)를 접속시켜, 구동 트랜지스터(DT)가 다이오드(diode)로 구동하게 한다.1 is a circuit diagram showing a part of a threshold voltage compensation pixel structure of a diode connection type. 1 shows a driving transistor DT for supplying a current to an organic light emitting element and a switch transistor ST connected between a gate node Ng and a drain node Nd of the driving transistor DT. The switch transistor ST connects the gate node Ng and the drain node Nd of the driving transistor DT while the data voltage is supplied to the driving transistor DT so that the driving transistor DT is diode- .

도 1을 참조하면, 스위치 트랜지스터(ST)가 턴-온되는 기간 동안 게이트 노드(Ng)와 드레인 노드(Nd)가 접속되므로, 게이트 노드(Ng)와 드레인 노드(Nd)는 실질적으로 동등한 전위를 갖는다. 이때, 게이트 노드(Ng)와 소스 노드(Ns) 간의 전압 차(Vgs)가 문턱전압보다 큰 경우, 구동 트랜지스터(DT)는 게이트 노드(Ng)와 소스 노드(Ns) 간의 전압 차(Vgs)가 구동 트랜지스터(DT)의 문턱전압(Vth)에 도달할 때까지 전류 패스를 형성하며, 그에 따라 구동 트랜지스터(DT)의 게이트 노드(Ng)의 전압은 방전된다. 즉, 구동 트랜지스터(DT)의 소스 노드(Ns)에 데이터 전압(Vdata)이 공급된 경우, 구동 트랜지스터(DT)의 게이트 노드(Ng)의 전압은 데이터 전압(Vdata)과 구동 트랜지스터(DT)의 문턱전압(Vth)을 합한 전압(Vdata+Vth)까지 상승한다. 이로 인해, 다이오드 접속 방식은 수학식 1에서 Vth를 삭제할 수 있으므로, 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)는 구동 트랜지스터(DT)의 문턱전압(Vth)에 의존하지 않는다.1, since the gate node Ng and the drain node Nd are connected during the period in which the switch transistor ST is turned on, the gate node Ng and the drain node Nd have substantially equal potentials . At this time, when the voltage difference Vgs between the gate node Ng and the source node Ns is larger than the threshold voltage, the driving transistor DT has a voltage difference Vgs between the gate node Ng and the source node Ns The current path is formed until the threshold voltage Vth of the driving transistor DT is reached, so that the voltage of the gate node Ng of the driving transistor DT is discharged. That is, when the data voltage Vdata is supplied to the source node Ns of the driving transistor DT, the voltage of the gate node Ng of the driving transistor DT becomes higher than the data voltage Vdata of the driving transistor DT (Vdata + Vth), which is the sum of the threshold voltage (Vth). Therefore, since the diode connection method can delete Vth in Equation (1), the drain-source current Ids of the driving transistor DT does not depend on the threshold voltage Vth of the driving transistor DT.

도 2는 구동 트랜지스터의 히스테리시스 특성에 의한 구동 트랜지스터의 드레인-소스간 전류의 계단 파형을 보여주는 그래프이다.2 is a graph showing a step-wise waveform of the drain-source current of the driving transistor due to the hysteresis characteristic of the driving transistor.

도 2를 참조하면, 화소가 블랙 계조를 표시하다가 화이트 계조를 표시하고자 할 때, 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)는 히스테리시스(hysteresis) 특성에 의해 계단과 같이 상승한다. 도 2에서 제1 프레임 기간(FR1)은 유기발광소자가 블랙 계조로 발광하는 블랙 계조 표시기간, 제2 내지 제4 프레임 기간(FR2~FR4)은 유기발광소자가 화이트 계조로 발광하는 화이트 계조 표시기간에 해당한다. 즉, 화소가 블랙 계조를 표시하다가 화이트 계조를 표시하는 첫 번째 프레임인 제2 프레임 기간(FR2) 동안 원하는 휘도로 발광되지 못하는 DFF(Dim First Frame) 현상이 발생할 수 있다.Referring to FIG. 2, when a pixel displays a black gradation and then displays a white gradation, the drain-source current Ids of the driving transistor DT rises as a step due to a hysteresis characteristic. 2, the first frame period FR1 is a black gradation display period in which the organic light emitting element emits light in black gradation, the second to fourth frame periods FR2 to FR4 are white gradation display periods in which the organic light emitting element emits white gradation Period. That is, a DFF (Dim First Frame) phenomenon in which a pixel can not emit light at a desired luminance during a second frame period FR2, which is a first frame for displaying a black gradation while displaying a white gradation, may occur.

구체적으로, 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids) 곡선은 온 바이어스 스트레스(on bias stress)에 의해 변화할 수 있다. 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids) 곡선은 구동 트랜지스터(DT)가 온 바이어스 스트레스를 받는 경우, 도 3과 같이 우측으로 쉬프트될 수 있다.Specifically, the drain-source current (Ids) curve of the driving transistor DT can be changed by on bias stress. The drain-source current Ids curve of the driving transistor DT can be shifted to the right as shown in Fig. 3 when the driving transistor DT is subjected to on-bias stress.

화소가 블랙 계조를 표시하는 경우 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)는 작으며, 이로 인해 구동 트랜지스터(DT)가 받는 온 바이어스 스트레스는 작다. 화소가 화이트 계조를 표시하는 경우 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)는 크며, 이로 인해 구동 트랜지스터(DT)가 받는 온 바이어스 스트레스는 크다. 따라서, 화소가 블랙 계조를 표시하다가 화이트 계조를 표시하는 경우 온 바이어스 스트레스에 의해 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids) 곡선이 변화할 수 있다. 이로 인해, 문턱전압 보상 기간 동안 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids) 곡선(C1, 이하 "제1 Ids 곡선"이라 칭함)과 발광 기간 동안 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids) 곡선(C2, 이하 "제2 Ids 곡선"이라 칭함)은 도 3과 같이 차이가 있을 수 있다.When the pixel displays the black gradation, the drain-source current Ids of the driving transistor DT is small, and the on-bias stress received by the driving transistor DT is small. When the pixel displays the white gradation, the drain-source current Ids of the driving transistor DT is large, so that the on-bias stress received by the driving transistor DT is large. Therefore, when the pixel displays a black gradation and displays a white gradation, the drain-source current Ids curve of the driving transistor DT may change due to the on-bias stress. Therefore, during the threshold voltage compensation period, the drain-source current Ids curve C1 (hereinafter referred to as "first Ids curve") of the driving transistor DT and the drain- The current (Ids) curve C2 (hereinafter referred to as " second Ids curve ") may differ as shown in FIG.

도 3과 같이, 제1 Ids 곡선(C1)에서 제1 전류 값(Ids1)을 갖는 구동 트랜지스터(DT)의 게이트-소스간 전압(Vgs1)은 제2 Ids 곡선(C2)에서 제1 Ids 전류 값(Ids1)을 갖는 구동 트랜지스터(DT)의 게이트-소스간 전압(Vgs2)에 비해 낮다. 즉, 제1 Ids 곡선(C1)과 제2 Ids 곡선(C2)의 차이로 인해, 발광 기간과 문턱전압 보상 기간에서 동일한 구동 트랜지스터(DT)의 드레인-소스간 전류 값을 갖는 구동 트랜지스터(DT)의 게이트-소스간 전압들(Vgs1, Vgs2)에는 차이가 있을 수 있다. 즉, 발광 기간 동안 구동 트랜지스터(DT)를 통해 제1 전류 값(Ids1)의 드레인-소스간 전류가 흐르기 위해서는 구동 트랜지스터(DT)의 게이트-소스간 전압이 "Vgs2"를 가져야 하나, 문턱전압 센싱 기간 동안 샘플링된 구동 트랜지스터(DT)의 게이트-소스간 전압은 "Vgs1"에 해당한다. 따라서, 화소가 블랙 계조를 표시하다가 화이트 계조를 표시하는 첫 번째 프레임인 제2 프레임 기간(FR2)의 발광 기간 동안 구동 트랜지스터(DT)는 문턱전압 보상 기간의 게이트-소스간 전압(Vgs1)에 의해 제1 전류 값(Ids1) 보다 낮은 제2 전류 값(Ids2)을 유기발광 다이오드에 공급하게 된다. 이에 따라, 화소가 블랙 계조를 표시하다가 화이트 계조를 표시하는 첫 번째 프레임인 제2 프레임 기간(FR2) 동안 유기발광소자는 원하는 휘도로 발광되지 못하는 DFF(Dim First Frame) 현상이 발생할 수 있다. 특히, 소비전력을 낮추기 위해 저주파수로 구동할 때, DFF 현상이 발생하는 경우 시청자에게 뚜렷하게 시인될 수 있으므로, 화상 품질이 저하될 수 있다. 예를 들어, 저주파수로 구동하는 경우는 정지 영상을 표시하거나 특정 영역에 지속적으로 화면이 표시되는 경우일 수 있다.3, the gate-source voltage Vgs1 of the driving transistor DT having the first current value Ids1 in the first Ids curve C1 is equal to the first Ids current value Ids1 in the second Ids curve C2, Is lower than the gate-source voltage Vgs2 of the driving transistor DT having the Ids1. That is, due to the difference between the first Ids curve C1 and the second Ids curve C2, the driving transistor DT having the same drain-source current value of the driving transistor DT in the light emission period and the threshold voltage compensation period, The gate-source voltages Vgs1 and Vgs2 may be different from each other. That is, in order for the drain-source current of the first current value Ids1 to flow through the driving transistor DT during the light emission period, the gate-source voltage of the driving transistor DT must have " Vgs2 & The gate-source voltage of the driving transistor DT sampled during the period corresponds to " Vgs1 ". Therefore, during the light emitting period of the second frame period FR2, which is the first frame in which the pixel displays the black gradation while displaying the white gradation, the driving transistor DT is controlled by the gate-source voltage Vgs1 in the threshold voltage compensation period And supplies a second current Ids2 lower than the first current Ids1 to the organic light emitting diode. Accordingly, a DFF (Dim First Frame) phenomenon in which the organic light emitting element can not emit light with a desired luminance may occur during the second frame period FR2, which is the first frame in which the pixel displays the black gradation while displaying the white gradation. Particularly, when driving at a low frequency to lower power consumption, if a DFF phenomenon occurs, the image quality can be deteriorated because it can be visibly recognized by the viewer. For example, when driving at a low frequency, it may be a case where a still image is displayed or a screen is continuously displayed in a specific area.

이에 본 발명의 발명자들은 위에서 언급한 문제점들을 인식하고, DFF 현상을 개선한 소비전력을 줄인 발광 표시장치를 발명하였다.Accordingly, the inventors of the present invention have recognized the above-mentioned problems and invented a light emitting display device which reduces power consumption by improving the DFF phenomenon.

본 명세서의 실시예에 따른 해결 과제는 구동 트랜지스터의 히스테리시스 특성으로 인한 DFF 현상을 개선할 수 있는 발광 표시장치와 그의 구동방법을 제공하기 위한 것이다.SUMMARY OF THE INVENTION The present invention provides a light emitting display device and a driving method thereof that can improve the DFF phenomenon due to hysteresis characteristics of a driving transistor.

본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.

본 명세서의 일 실시예에 따른 발광 표시장치는 복수의 서브 화소들, 및 복수의 서브 화소들에 접속된 전원 라인을 포함하는 표시패널, 및 전원 라인에 전원전압을 공급하는 전원 공급부를 구비하고, 전원 공급부는, 일반 모드에서 제1 전원전압을 전원 라인에 공급하며, 일반 모드보다 낮은 주파수와 낮은 휘도로 구동하는 저휘도 모드에서 제1 전원전압보다 낮은 제2 전원전압을 상기 전원 라인에 공급한다. 따라서, 발광 표시장치의 DFF 현상을 개선하고 저소비전력의 표시장치를 구현할 수 있다.A light emitting display according to an embodiment of the present invention includes a display panel including a plurality of sub pixels and a power supply line connected to the plurality of sub pixels and a power supply unit for supplying a power supply voltage to the power supply line, The power supply unit supplies the first power supply voltage to the power supply line in the normal mode and the second power supply voltage lower than the first power supply voltage in the low brightness mode driven by the lower frequency and the lower brightness than the normal mode to the power supply line . Therefore, the DFF phenomenon of the light emitting display device can be improved and a display device with low power consumption can be realized.

본 발명의 또 다른 실시예에 따른 발광 표시장치는 데이터 라인들, 스캔 라인들, 및 데이터 라인들과 스캔 라인들의 교차 영역들에 배치되는 화소들을 포함하는 표시패널을 구비하고, 화소는, 게이트-소스간 전압에 따라 드레인-소스간 전류를 제어하는 구동 트랜지스터, 및 구동 트랜지스터의 드레인-소스간 전류에 따라 발광하는 유기발광 다이오드를 포함하고, 구동 트랜지스터는 게이트-소스간 전압에 따른 드레인-소스간 전류 곡선의 A(A는 양의 정수)% 이상의 포화 구간에서 동작하는 것을 특징으로 한다. 따라서, 발광 표시장치의 DFF 현상을 개선하고 저소비전력의 표시장치를 구현할 수 있다.According to another aspect of the present invention, there is provided a light emitting display including a display panel including data lines, scan lines, and pixels arranged in intersecting areas of data lines and scan lines, A driving transistor for controlling a current between the drain and the source according to a voltage between the source and an organic light emitting diode for emitting light in accordance with a current between the drain and the source of the driving transistor, Is characterized in that it operates in a saturation region of A (A is a positive integer)% or more of the current curve. Therefore, the DFF phenomenon of the light emitting display device can be improved and a display device with low power consumption can be realized.

본 명세서의 일 실시예에 따른 발광 표시장치의 구동방법은 복수의 서브 화소들이 구동하기 위한 스캔 구동부 및 데이터 구동부에 타이밍 신호를 제공하는 타이밍 제어부를 포함하는 발광 표시장치의 구동방법에 있어서, 타이밍 제어부가 비디오 데이터의 영상이 정지 영상인지 아닌지를 판단하는 단계; 및 타이밍 제어부가 비디오 데이터의 영상이 정지 영상이고 평균 화상 레벨이 기준 값 이상인지 또는 기준 값보다 작은지를 판단하는 단계를 포함한다. 따라서, 발광 표시장치의 DFF 현상을 개선하고 저소비전력의 표시장치를 구현할 수 있다.A method of driving a light emitting display according to an exemplary embodiment of the present invention includes a scan driver for driving a plurality of sub-pixels and a timing controller for providing a timing signal to a data driver, Determining whether the video data is a still image or not; And determining whether the image of the video data is a still image and the average picture level is equal to or greater than a reference value or less than a reference value. Therefore, the DFF phenomenon of the light emitting display device can be improved and a display device with low power consumption can be realized.

본 명세서의 실시예는 저휘도 모드에서 비디오 데이터를 저휘도 비디오 데이터로 변환하고, 전원전압을 일반 모드보다 낮게 공급한다. 저휘도 비디오 데이터의 데이터 전압 범위는 비디오 데이터의 데이터 전압 범위보다 좁다. 이로 인해, 본 명세서의 실시예는 구동 트랜지스터가 드레인-소스간 전류의 곡선의 A% 이상의 포화 구간에서 동작하도록 제어할 수 있다. 그 결과, 저휘도 모드에서 화소가 블랙 계조를 표시하다가 화이트 계조를 표시하는 경우 온 바이어스 스트레스에 의해 구동 트랜지스터의 드레인-소스간 전류의 곡선이 변화하더라도 구동 트랜지스터의 드레인-소스간 전류의 변화 폭을 최소화할 수 있다 . 따라서, 본 명세서의 실시예는 화소가 블랙 계조를 표시하다가 화이트 계조를 표시하더라도 화이트 계조를 표시하는 첫 번째 프레임 동안 원하는 휘도로 발광할 수 있으므로, 구동 트랜지스터의 히스테리시스 특성으로 인한 DFF 현상을 개선할 수 있다.The embodiment of the present invention converts video data into low luminance video data in a low luminance mode and supplies the power supply voltage lower than the normal mode. The data voltage range of the low-luminance video data is narrower than the data voltage range of the video data. As a result, the embodiment of the present disclosure can control the driving transistor to operate in a saturation interval of A% or more of the curve of the drain-source current. As a result, in the case where the pixel displays the black gradation while displaying the white gradation in the low luminance mode, even if the curve of the drain-source current of the driving transistor changes due to the on-bias stress, the variation width of the drain- Can be minimized. Therefore, the embodiment of the present invention can improve the DFF phenomenon due to the hysteresis characteristic of the driving transistor since the pixel can emit light with a desired luminance during the first frame displaying the white gradation even if the pixel displays the black gradation and displays the white gradation have.

도 1은 유기발광 표시장치에서 다이오드 접속 방식의 문턱전압 보상 화소 구조의 일부를 보여주는 회로도이다.
도 2는 구동 트랜지스터의 히스테리시스 특성에 의한 구동 트랜지스터의 드레인-소스간 전류의 계단 파형을 보여주는 그래프이다.
도 3은 도 2의 제1 프레임 기간의 문턱전압 보상 기간과 발광 기간의 구동 트랜지스터의 게이트-소스간 전압에 따른 드레인-소스간 전류를 보여주는 그래프이다.
도 4는 본 명세서의 일 실시예에 따른 유기발광 표시장치를 보여주는 사시도이다.
도 5는 본 명세서의 일 실시예에 따른 유기발광 표시장치를 보여주는 블록도이다.
도 6은 본 명세서의 일 실시예에 따른 서브 화소들을 상세히 보여주는 회로도이다.
도 7은 도 6에 도시된 제k-1 스캔 라인에 인가되는 제k-1 스캔 신호, 제k 스캔 라인에 인가되는 제k 스캔 신호, 제k-1 발광 제어 라인에 인가되는 제k-1 발광 제어 신호, 및 제k 발광 제어 라인에 인가되는 제k 발광 제어 신호를 보여주는 파형도이다.
도 8은 본 명세서의 일 실시예에 따른 일반 모드, 저주파수 모드, 및 저휘도 모드에서 유기발광 표시장치의 구동방법을 보여주는 흐름도이다.
도 9a 및 도 9b는 구동 트랜지스터의 게이트-소스간 전압에 따른 구동 트랜지스터의 드레인-소스간 전류를 보여주는 그래프이다.
도 10은 본 명세서의 일 실시예에 따른 저휘도 모드에서 구동 트랜지스터의 드레인-소스간 전류의 파형을 보여주는 그래프이다.
도 11은 저주파수 모드에서 전원전압과 저휘도 비디오 데이터를 설정하기 위한 광학 보상 방법의 제1 실시예를 보여주는 흐름도이다.
도 12a 및 도 12b는 전원전압에 따른 구동 트랜지스터의 드레인-소스간 전류 곡선을 보여주는 그래프들이다.
도 13은 저주파수 모드에서 전원전압과 저휘도 비디오 데이터를 설정하기 위한 광학 보상 방법의 제2 실시예를 보여주는 흐름도이다.
도 14a 및 도 14b는 전원전압에 따른 구동 트랜지스터의 드레인-소스간 전류 곡선을 보여주는 그래프들이다.
도 15는 저주파수 모드에서 전원전압과 저휘도 비디오 데이터를 설정하기 위한 광학 보상 방법의 제1 실시예를 보여주는 흐름도이다.
도 16a 및 도 16b는 전원전압에 따른 구동 트랜지스터의 드레인-소스간 전류 곡선을 보여주는 그래프들이다.1 is a circuit diagram showing a part of a threshold voltage compensation pixel structure of a diode connection type in an organic light emitting diode display.
2 is a graph showing a step-wise waveform of the drain-source current of the driving transistor due to the hysteresis characteristic of the driving transistor.
FIG. 3 is a graph showing the drain-source current according to the gate-source voltage of the driving transistor in the light emitting period and the threshold voltage compensation period of the first frame period of FIG.
4 is a perspective view illustrating an organic light emitting display according to an embodiment of the present invention.
5 is a block diagram illustrating an organic light emitting display according to an embodiment of the present invention.
6 is a detailed circuit diagram of sub-pixels according to an embodiment of the present invention.
FIG. 7 is a timing chart illustrating the operation of the (k-1) th scan signal applied to the (k-1) th scan line, the (k-1) th scan signal applied to the And a kth emission control signal applied to the kth emission control line.
8 is a flowchart illustrating a method of driving an OLED display in a normal mode, a low frequency mode, and a low brightness mode according to an embodiment of the present invention.
9A and 9B are graphs showing the drain-source current of the driving transistor according to the gate-source voltage of the driving transistor.
10 is a graph showing a waveform of a drain-source current of a driving transistor in a low luminance mode according to an embodiment of the present invention.
11 is a flowchart showing a first embodiment of an optical compensation method for setting a power supply voltage and low luminance video data in a low frequency mode.
12A and 12B are graphs showing drain-source current curves of a driving transistor according to a power supply voltage.
13 is a flowchart showing a second embodiment of the optical compensation method for setting the power supply voltage and the low-luminance video data in the low-frequency mode.
14A and 14B are graphs showing the drain-source current curve of the driving transistor according to the power supply voltage.
15 is a flowchart showing a first embodiment of an optical compensation method for setting a power supply voltage and low-luminance video data in a low-frequency mode.
16A and 16B are graphs showing a drain-source current curve of a driving transistor according to a power supply voltage.

명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명의 핵심 구성과 관련이 없는 경우 및 본 발명의 기술분야에 공지된 구성과 기능에 대한 상세한 설명은 생략될 수 있다. 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.Like reference numerals throughout the specification denote substantially identical components. In the following description, detailed descriptions of configurations and functions known in the technical field of the present invention and those not related to the core configuration of the present invention can be omitted. The meaning of the terms described herein should be understood as follows.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. Like reference numerals refer to like elements throughout the specification. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. Where the terms "comprises," "having," "consisting of," and the like are used in this specification, other portions may be added as long as "only" is not used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if the temporal relationship is described by 'after', 'after', 'after', 'before', etc., May not be continuous unless they are not used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.

"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다. The terms " X-axis direction ", " Y-axis direction ", and " Z-axis direction " should not be construed solely by the geometric relationship in which the relationship between them is vertical, It may mean having directionality.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다. It should be understood that the term " at least one " includes all possible combinations from one or more related items. For example, the meaning of " at least one of the first item, the second item and the third item " means not only the first item, the second item or the third item, but also the second item and the second item among the first item, May refer to any combination of items that may be presented from more than one.

본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.It is to be understood that each of the features of the various embodiments herein may be combined or combined with each other, partially or wholly, and technically various interlocking and driving are possible, and that the embodiments may be practiced independently of each other, It is possible.

이하, 첨부된 도면을 참조하여 본 명세서의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 명세서의 일 실시예에 따른 유기발광 표시장치를 보여주는 사시도이다. 도 5 는 본 발명의 일 실시예에 따른 유기발광 표시장치를 보여주는 블록도이다.4 is a perspective view illustrating an organic light emitting display according to an embodiment of the present invention. 5 is a block diagram illustrating an OLED display according to an embodiment of the present invention.

도 4 및 도 5를 참조하면, 본 명세서의 일 실시예에 따른 유기발광 표시장치는 표시패널(10), 타이밍 제어부(22)와 데이터 구동부(21)를 포함하는 통합 구동부(20), 스캔 구동부(30), 발광 제어 구동부(40), 전원 공급부(50), 룩-업 테이블(60), 및 회로보드(70)를 포함한다.4 and 5, an OLED display according to an exemplary embodiment of the present invention includes an integrated driver 20 including a display panel 10, a timing controller 22 and a data driver 21, Up table 60, and a circuit board 70. The light-emission control unit 40 includes a power supply unit 30, a light emission control driver 40, a power supply unit 50, a look-up table 60,

표시패널(10)은 제1 기판(11)과 제2 기판(12)을 포함한다. 제1 기판(11)은 유리 기판(glass substrate) 또는 플라스틱 필름(plastic film)일 수 있다. 제2 기판(12)은 플라스틱 필름, 유리 기판, 또는 봉지 필름(배리어 필름)일 수 있다.The display panel 10 includes a first substrate 11 and a second substrate 12. The first substrate 11 may be a glass substrate or a plastic film. The second substrate 12 may be a plastic film, a glass substrate, or a sealing film (barrier film).

표시패널(10)은 표시영역(AA)과 표시영역(AA)의 주변에 마련된 비표시영역(NDA)을 포함한다. 표시영역(AA)은 화소(P)들이 마련되어 화상을 표시하는 영역이다. 표시패널(10)에는 데이터 라인들(D1~Dm, m은 2 이상의 양의 정수), 스캔 라인들(S1~Sn, n은 2 이상의 양의 정수), 및 발광 제어 라인들(E1~En)이 형성된다. 데이터 라인들(D1~Dm)은 스캔 라인들(S1~Sn) 및 발광 제어 라인들(E1~En)과 교차되도록 형성될 수 있다. 스캔라인들(S1~Sn)과 발광 제어 라인들(E1~En)은 서로 나란하게 형성될 수 있다. 또한, 표시패널(10)에는 도 6과 같이 전원전압을 공급하기 위한 제1 전원 라인(VDDL1), 제2 전원 라인(VDDL2), 및 제3 전원 라인(VDDL3), 저전위 전압을 공급하기 위한 저전위 라인(VSSL)이 형성될 수 있다.The display panel 10 includes a display area AA and a non-display area NDA provided around the display area AA. The display area AA is an area where pixels P are provided to display an image. In the display panel 10, the data lines D1 to Dm, m are positive integers of 2 or more, the scan lines S1 to Sn, n are positive integers of 2 or more, and the emission control lines E1 to En, . The data lines D1 to Dm may be formed to intersect the scan lines S1 to Sn and the emission control lines E1 to En. The scan lines S1 to Sn and the emission control lines E1 to En may be formed in parallel with each other. The display panel 10 is also provided with a first power supply line VDDL1, a second power supply line VDDL2 and a third power supply line VDDL3 for supplying a power supply voltage as shown in Fig. 6, A low potential line VSSL may be formed.

화소(P)들은 복수의 서브 화소(SP)들을 포함한다. 서브 화소(SP)들 각각은 데이터 라인들(D1~Dm) 중 어느 하나, 스캔 라인들(S1~Sn) 중 어느 두 개, 및 발광 제어 라인들(E1~En) 중 어느 두 개에 접속될 수 있다. 또한, 표시패널(10)의 서브 화소(SP)들 각각은 도 6과 같이 제1 전원 라인(VDDL1), 제2 전원 라인(VDDL2), 및 제3 전원 라인(VDDL3) 중 어느 하나와 저전위 라인(VSSL)에 접속될 수 있다. 표시패널(10)의 서브 화소(SP)들 각각은 구동 트랜지스터(transistor), 스캔 라인들의 스캔 신호들과 발광 제어 라인의 발광 제어 신호에 의해 제어되는 복수의 스위칭 트랜지스터들, 유기발광소자(organic light emitting diode), 및 복수의 커패시터(capacitor)들을 포함할 수 있다. 서브 화소(SP)에 대한 자세한 설명은 도 6을 결부하여 후술한다.The pixels P include a plurality of sub-pixels SP. Each of the sub-pixels SP is connected to any one of the data lines D1 to Dm, two of the scan lines S1 to Sn, and two of the emission control lines E1 to En . Each of the sub pixels SP of the display panel 10 is connected to either one of the first power supply line VDDL1, the second power supply line VDDL2, and the third power supply line VDDL3, Line VSSL. Each of the sub pixels SP of the display panel 10 includes a driving transistor, a plurality of switching transistors controlled by the scan signals of the scan lines and the emission control signal of the emission control line, emitting diode, and a plurality of capacitors. A detailed description of the sub-pixel SP will be given later with reference to FIG.

또한, 표시패널(10)에는 스캔 구동부(30)와 발광 제어 구동부(40)가 GIP(Gate Driver in Panel) 방식으로 형성될 수 있다. 스캔 구동부(30)와 발광 제어 구동부(40)는 표시패널(10)의 일 측에만 배치되거나, 표시패널(10)의 양 측 각각에 배치될 수 있다. 또는, 스캔 구동부(30)가 표시패널(10)의 일 측에 배치되고 발광 제어 구동부(40)가 표시패널(10)의 타 측에 배치될 수도 있다.The scan driver 30 and the emission control driver 40 may be formed in a GIP (Gate Driver in Panel) manner on the display panel 10. The scan driver 30 and the light emission control driver 40 may be disposed on only one side of the display panel 10 or on both sides of the display panel 10. Alternatively, the scan driver 30 may be disposed on one side of the display panel 10 and the light emission control driver 40 may be disposed on the other side of the display panel 10.

스캔 구동부(30)는 스캔 라인들(S1~Sn)에 접속되어 스캔 신호들을 공급한다. 스캔 구동부(30)는 타이밍 제어부(22)로부터 입력되는 스캔 제어신호(SCS)에 따라 스캔 라인들(S1~Sn)에 스캔 신호들을 순차적으로 공급한다.The scan driver 30 is connected to the scan lines S1 to Sn to supply scan signals. The scan driver 30 sequentially supplies the scan signals to the scan lines S1 to Sn in accordance with the scan control signal SCS input from the timing controller 22. [

발광 제어 구동부(40)는 발광 제어 라인들(E1~En)에 접속되어 발광 제어 신호들을 공급한다. 구체적으로, 발광 제어 구동부(40)는 타이밍 제어부(22)로부터 입력되는 발광 제어신호(ECS)에 따라 발광 제어 라인들(E1~En)에 발광 제어 신호들을 공급한다.The light emission control driver 40 is connected to the light emission control lines E1 to En to supply light emission control signals. Specifically, the light emission control driver 40 supplies the light emission control signals to the light emission control lines E1 to En in accordance with the light emission control signal ECS input from the timing controller 22. [

통합 구동부(20)는 집적회로(integrated circuit, IC)와 같이 칩 형태로 형성되어 제1 기판(11) 상에 부착될 수 있다. 이 경우, 통합 구동부(20)는 제2 기판(12)에 의해 덮이지 않은 제1 기판(11) 상에 부착될 수 있다. 통합 구동부(20)는 이방성 도전 필름(anisotropic conductive flim)을 이용하여 제1 기판(11)상에 부착될 수 있다. 또는, 통합 구동부(20)는 연성필름에 실장되고, 연성필름이 제2 기판(12)에 의해 덮이지 않은 제1 기판(11)과 회로보드(70)에 부착될 수 있다.The integrated driver 20 may be formed in the form of a chip such as an integrated circuit (IC) and attached to the first substrate 11. In this case, the integrated driver 20 may be mounted on the first substrate 11 not covered by the second substrate 12. [ The integrated driver 20 may be mounted on the first substrate 11 using an anisotropic conductive flim. Alternatively, the integrated driver 20 may be mounted on the flexible film, and the flexible film may be attached to the first substrate 11 and the circuit board 70 that are not covered by the second substrate 12.

데이터 구동부(21)는 데이터 라인들(D1~Dm)에 접속되어 데이터 전압들을 공급한다. 데이터 구동부(21)는 타이밍 제어부(22)로부터 비디오 데이터(DATA) 또는 저휘도 비디오 데이터(DATA')와 소스 타이밍 제어신호(DCS)를 입력받는다. 데이터 구동부(21)는 소스 타이밍 제어신호(DCS)에 따라 비디오 데이터(DATA) 또는 저휘도 비디오 데이터(DATA')를 데이터전압들로 변환하여 데이터라인들(D1~Dm)에 공급한다.The data driver 21 is connected to the data lines D1 to Dm to supply data voltages. The data driver 21 receives the video data (DATA) or the low-luminance video data (DATA ') and the source timing control signal (DCS) from the timing controller 22. The data driver 21 converts the video data DATA or the low-luminance video data DATA 'into data voltages according to the source timing control signal DCS and supplies the data voltages to the data lines D1 to Dm.

타이밍 제어부(22)는 외부로부터 비디오 데이터(DATA)와 영상 지시 신호(MODE1)를 입력받는다. 영상 지시 신호(MODE1)는 비디오 데이터(DATA)의 영상이 동영상인지 정지 영상인지를 알려주는 신호이다. 예를 들어, 영상 지시 신호(MODE1)는 비디오 데이터(DATA)의 영상이 동영상인 경우 제1 로직 전압을 가질 수 있으며, 비디오 데이터(DATA)의 영상이 정지 영상인 경우 제2 로직 전압을 가질 수 있다. 본 명세서의 실시예에서 정지 영상은 실질적으로 움직임의 변화가 없는 영상을 가리킨다. 즉, 본 명세서의 실시예에서 정지 영상은 움직임의 변화가 없는 영상뿐만 아니라, 움직임의 변화가 미미한 영상을 포함할 수 있다. 예를 들어, 시계의 초침만이 움직이는 영상은 본 명세서의 실시예에 따른 정지 영상에 포함될 수 있다. The timing controller 22 receives the video data DATA and the video instruction signal MODE1 from the outside. The video instruction signal MODE1 is a signal indicating whether the video data DATA is a moving picture or a still picture. For example, the video instruction signal MODE1 may have a first logic voltage when the video data DATA is a moving picture, and may have a second logic voltage when the video data DATA is a still picture. have. In the embodiment of the present invention, the still image refers to an image substantially free from a change in motion. That is, in the embodiment of the present invention, the still image may include not only an image having no change in motion, but also an image having little change in motion. For example, an image in which only the second hand of the clock moves can be included in the still image according to the embodiment of the present invention.

타이밍 제어부(22)는 영상 지시 신호(MODE1)와 비디오 데이터(DATA)에 따라 유기발광 표시장치를 일반 모드, 저주파수 모드, 또는 저휘도 모드로 제어한다. 즉, 타이밍 제어부(22)는 표시패널(10), 데이터 구동부(21), 스캔 구동부(30), 및 발광 제어 구동부(40)의 동작을 일반 모드, 저주파수 모드, 및 저휘도 모드 중 어느 하나로 제어한다.The timing controller 22 controls the organic light emitting display device in the normal mode, the low frequency mode, or the low brightness mode according to the video instruction signal MODE1 and the video data DATA. That is, the timing controller 22 controls operations of the display panel 10, the data driver 21, the scan driver 30, and the light emission control driver 40 in one of a normal mode, a low-frequency mode, and a low- do.

일반 모드는 유기발광 표시장치가 동영상을 표시하는 경우 구동하는 모드이다. 저주파수 모드는 유기발광 표시장치가 정지 영상을 표시하는 경우 소비전력을 낮추기 위한 모드이다. 저휘도 모드는 유기발광 표시장치가 저휘도의 정지 영상을 표시하는 경우 구동하는 모드이다. 타이밍 제어부(22)는 일반 모드에서 표시패널(10), 데이터 구동부(21), 스캔 구동부(30), 및 발광 제어 구동부(40)가 제1 주파수로 동작하도록 제어하고, 저주파수 모드와 저휘도 모드에서 표시패널(10), 데이터 구동부(21), 스캔 구동부(30), 및 발광 제어 구동부(40)가 제1 주파수보다 낮은 제2 주파수로 동작하도록 제어한다.The normal mode is a mode in which the organic light emitting display device is driven when a moving picture is displayed. The low frequency mode is a mode for lowering the power consumption when the organic light emitting display displays a still image. The low luminance mode is a mode in which the organic light emitting display device is driven when a still image of low luminance is displayed. The timing controller 22 controls the display panel 10, the data driver 21, the scan driver 30 and the light emission control driver 40 to operate at the first frequency in the normal mode and controls the low frequency mode and the low brightness mode The data driver 21, the scan driver 30, and the light emission control driver 40 operate at a second frequency lower than the first frequency in the display panel 10, the data driver 21, the scan driver 30,

타이밍 제어부(22)는 제1 로직 전압의 영상 지시 신호(MODE1)가 입력되는 경우 유기발광 표시장치를 일반 모드로 제어한다. 타이밍 제어부(22)는 제2 로직 전압의 영상 지시 신호(MODE1)가 입력되는 경우 유기발광 표시장치를 저주파수 모드 또는 저휘도 모드로 제어한다. 타이밍 제어부(22)는 제2 로직 전압의 영상 지시 신호(MODE1)가 입력되는 경우 정지 영상의 휘도가 임계 값 이하인지를 판단한다. 타이밍 제어부(22)는 정지 영상의 휘도가 임계 값 이상인 경우 유기발광 표시장치를 저주파수 모드로 제어하고, 정지 영상의 휘도가 임계 값보다 작은 경우 유기발광 표시장치를 저휘도 모드로 제어한다. 예를 들어, 타이밍 제어부(22)는 비디오 데이터(DATA)의 평균 화상 레벨(average picture ratio)이 기준 값 이상인 경우 유기발광 표시장치를 저주파수 모드로 제어하고, 평균 화상 레벨이 기준 값보다 작은 경우 저휘도 모드로 제어할 수 있다. 타이밍 제어부(22)는 일반 모드, 저주파수 모드, 및 저휘도 모드를 지시하는 모드 신호(MODE2)를 전원 공급부(50)로 출력한다.The timing controller 22 controls the organic light emitting display to be in the normal mode when the video instruction signal MODE1 of the first logic voltage is input. The timing controller 22 controls the organic light emitting display device in the low frequency mode or the low luminance mode when the image indication signal MODE1 of the second logic voltage is input. The timing controller 22 determines whether the luminance of the still image is lower than a threshold value when the image indication signal MODE1 of the second logic voltage is input. The timing controller 22 controls the organic light emitting display device to be in the low frequency mode when the luminance of the still image is higher than the threshold value and controls the organic light emitting display device to the low luminance mode when the luminance of the still image is lower than the threshold value. For example, when the average picture ratio of the video data DATA is equal to or greater than the reference value, the timing controller 22 controls the organic light emitting display device to operate in the low frequency mode. If the average picture level is lower than the reference value, Mode can be controlled. The timing controller 22 outputs a mode signal MODE2 indicating a normal mode, a low frequency mode, and a low brightness mode to the power supply unit 50. [

또한, 타이밍 제어부(22)는 저휘도 모드에서 룩-업 테이블(60)을 이용하여 비디오 데이터(DATA)를 저휘도 비디오 데이터(DATA')로 변환할 수 있다. 구체적으로, 룩-업 테이블(60)에는 비디오 데이터(DATA)에 대응되는 저휘도 비디오 데이터(DATA')가 저장되어 있다. 따라서, 룩-업 테이블(60)은 비디오 데이터(DATA)를 입력 어드레스로 하여 저휘도 비디오 데이터(DATA')를 출력할 수 있으며, 이로 인해 타이밍 제어부(22)는 룩-업 테이블(60)을 이용하여 비디오 데이터(DATA)를 저휘도 비디오 데이터(DATA')로 변환할 수 있다. 룩-업 테이블(60)은 타이밍 제어부(22)에 포함될 수도 있다.In addition, the timing controller 22 can convert the video data DATA into the low-luminance video data DATA 'using the look-up table 60 in the low luminance mode. Specifically, in the look-up table 60, low-luminance video data (DATA ') corresponding to the video data (DATA) is stored. Therefore, the look-up table 60 can output the low-luminance video data DATA 'with the video data DATA as the input address, thereby causing the timing controller 22 to output the look-up table 60 Can be used to convert the video data (DATA) into the low-luminance video data (DATA '). The look-up table 60 may be included in the timing control section 22. [

또한, 타이밍 제어부(22)는 비디오 데이터(DATA)와 함께 타이밍 신호들을 입력받을 수 있다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 등을 포함할 수 있다. 타이밍 제어부(22)는 타이밍 신호들에 따라 데이터 구동부(21), 스캔 구동부(30), 및 발광 제어 구동부(40)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 데이터 구동부(21)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DCS), 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 제어신호(SCS), 및 발광 제어 구동부(40)의 동작 타이밍을 제어하기 위한 발광 제어신호(ECS)를 포함한다.In addition, the timing controller 22 can receive timing signals together with the video data (DATA). The timing signals may include a vertical sync signal, a horizontal sync signal, a data enable signal, and the like. The timing controller 22 generates timing control signals for controlling the operation timings of the data driver 21, the scan driver 30, and the light emission control driver 40 according to the timing signals. The timing control signals include a data control signal DCS for controlling the operation timing of the data driver 21, a scan control signal SCS for controlling the operation timing of the scan driver 30, And an emission control signal (ECS) for controlling the operation timing.

타이밍 제어부(22)는 일반 모드와 저주파수 모드에서 비디오 데이터(DATA)와 데이터 제어신호(DCS)를 데이터 구동부(21)로 출력하고, 저휘도 모드에서 저휘도 비디오 데이터(DATA')와 데이터 제어신호(DCS)를 데이터 구동부(21)로 출력한다. 타이밍 제어부(22)는 스캔 제어신호(SCS)를 스캔 구동부(30)로 출력한다. 타이밍 제어부(22)는 발광 제어신호(ECS)를 발광 제어 구동부(40)로 출력한다.The timing controller 22 outputs the video data DATA and the data control signal DCS to the data driver 21 in the normal mode and the low frequency mode and outputs the low brightness video data DATA ' (DCS) to the data driver 21. The timing controller 22 outputs the scan control signal SCS to the scan driver 30. The timing control section 22 outputs the emission control signal ECS to the emission control drive section 40. [

전원 공급부(50)는 집적회로와 같이 칩 형태로 형성되어 회로보드(70) 상에 실장될 수 있다.The power supply unit 50 may be formed in a chip form like an integrated circuit and mounted on the circuit board 70.

전원 공급부(50)는 외부로부터 고전위 전압을 인가받는다. 전원 공급부(50)는 일반 모드와 저주파수 모드에서 고전위 전압으로부터 제1 전원전압(VDD1)을 생성하여 제1 전원 라인(VDDL1), 제2 전원 라인(VDDL2), 및 제3 전원 라인(VDDL3)에 공급한다. 전원 공급부(50)는 일반 모드와 저주파수 모드에서 제1 전원 라인(VDDL1), 제2 전원 라인(VDDL2), 및 제3 전원 라인(VDDL3) 각각에 동일한 제1 전원전압(VDD1)을 공급하거나 서로 다른 제1 전원전압(VDD1)을 공급할 수 있다.The power supply unit 50 receives a high voltage from the outside. The power supply unit 50 generates the first power supply voltage VDD1 from the high potential voltage in the normal mode and the low frequency mode and supplies the first power supply voltage VDDL1, the second power supply line VDDL2, and the third power supply line VDDL3, . The power supply unit 50 supplies the same first power voltage VDD1 to the first power supply line VDDL1, the second power supply line VDDL2 and the third power supply line VDDL3 in the normal mode and the low-frequency mode, It is possible to supply another first power supply voltage VDD1.

전원 공급부(50)는 저휘도 모드에서 고전위 전압으로부터 제1 전원전압(VDD1)보다 낮은 제2 전원전압(VDD2)을 생성하여 제1 전원 라인(VDDL1), 제2 전원 라인(VDDL2), 및 제3 전원 라인(VDDL3)에 공급한다. 전원 공급부(50)는 저휘도 모드에서 제1 전원 라인(VDDL1), 제2 전원 라인(VDDL2), 및 제3 전원 라인(VDDL3) 각각에 동일한 제2 전원전압(VDD2)을 공급하거나 서로 다른 제2 전원전압(VDD2)을 공급할 수 있다.The power supply unit 50 generates the second power supply voltage VDD2 lower than the first power supply voltage VDD1 from the high potential voltage in the low brightness mode and supplies the second power supply voltage VDDL2 to the first power supply line VDDL1, And supplies it to the third power supply line VDDL3. The power supply unit 50 supplies the same second power supply voltage VDD2 to the first power supply line VDDL1, the second power supply line VDDL2 and the third power supply line VDDL3 in the low luminance mode, 2 power supply voltage VDD2.

또한, 전원 공급부(50)는 일반 모드, 저주파수 모드, 및 저휘도 모드에서 저전위 전압(VSS)을 표시패널(10)의 저전위 라인에 공급할 수 있고, 구동 전압을 통합 구동부(20)에 공급할 수 있다.The power supply unit 50 can supply the low potential voltage VSS to the low potential line of the display panel 10 in the normal mode, the low frequency mode, and the low brightness mode, and supplies the driving voltage to the integrated driver 20 .

회로보드(70)는 연성 인쇄회로보드(flexible printed circuit board) 또는 인쇄회로보드(prinited circuit board)일 수 있다. The circuit board 70 may be a flexible printed circuit board or a printed circuit board.

도 6은 본 명세서의 일 실시예에 따른 서브 화소들을 상세히 보여주는 회로도이다.6 is a detailed circuit diagram of sub-pixels according to an embodiment of the present invention.

도 6을 참조하면, 화소(P)는 복수의 서브 화소들(SP1, SP2, SP3)을 포함할 수 있다. 도 6에서는 화소(P)가 3 개의 서브 화소들(SP1, SP2, SP3)을 포함하는 것을 예시하였으나, 이에 한정되지 않는다.Referring to FIG. 6, the pixel P may include a plurality of sub-pixels SP1, SP2, and SP3. Although FIG. 6 illustrates that the pixel P includes three sub-pixels SP1, SP2, and SP3, the present invention is not limited thereto.

서브 화소들(SP1, SP2, SP3) 각각은 구동 트랜지스터(transistor)(DT), 유기발광소자(Organic Light Emitting Element, EL ), 스위치 소자들, 및 커패시터(capacitor)(C)를 포함한다. 스위치 소자들은 제1 내지 제5 트랜지스터들(ST1, ST2, ST3, ST4, ST5)을 포함한다.Each of the sub-pixels SP1, SP2 and SP3 includes a driving transistor DT, an organic light emitting element EL, switch elements, and a capacitor C. The switch elements include first through fifth transistors ST1, ST2, ST3, ST4, ST5.

서브 화소들(SP1, SP2, SP3) 각각은 제k-1(k는 2≤k≤n+1을 만족하는 양의 정수) 스캔 라인(Sk-1), 제k 스캔 라인(Sk), 제k-1 발광 제어 라인(Ek-1), 제k 발광 제어 라인(Ek), 및 제j(j는 1≤j≤m을 만족하는 양의 정수) 데이터 라인(Dj)에 접속될 수 있다. 또한, 서브 화소들(SP1, SP2, SP3) 각각은 전원전압이 공급되는 제1 내지 제3 전원 라인들 중 어느 하나, 저전위 전압이 공급되는 저전위 라인(VSSL), 및 초기화 전압이 공급되는 초기화 전압 라인(VIL) 에 접속될 수 있다.Each of the sub-pixels SP1, SP2 and SP3 includes a scan line SK-1, a k-th scan line Sk, and a scan line Sk- 1, which are k-1 (k is a positive integer satisfying 2? K? N + 1) 1) th emission control line Ek-1, a kth emission control line Ek, and a jth (j is a positive integer satisfying 1? j? m) data lines Dj. Each of the sub-pixels SP1, SP2 and SP3 is connected to one of the first to third power supply lines to which the power supply voltage is supplied, the low potential line VSSL to which the low potential voltage is supplied, And may be connected to the initialization voltage line VIL.

구동 트랜지스터(DT)는 게이트 전극의 전압에 따라 드레인-소스간 전류(Ids)를 제어한다. 구동 트랜지스터(DT)의 채널을 통해 흐르는 드레인-소스간 전류(Ids)는 수학식 1과 같이 구동 트랜지스터(DT)의 게이트-소스 간의 전압과 문턱전압(threshold voltage) 간의 차이의 제곱에 비례한다.The driving transistor DT controls the drain-source current Ids according to the voltage of the gate electrode. The drain-source current Ids flowing through the channel of the driving transistor DT is proportional to the square of the difference between the gate-source voltage of the driving transistor DT and the threshold voltage, as shown in Equation (1).

유기발광소자(EL)는 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)에 따라 발광한다. 유기발광소자(EL)의 발광량은 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)에 비례할 수 있다. 유기발광소자(EL)의 애노드 전극은 제4 트랜지스터(ST4)의 제1 전극과 제2 트랜지스터(ST2)의 제2 전극에 접속되며, 캐소드 전극은 저전위 전압(VSS)이 공급되는 저전위 라인(VSSL)에 접속된다.The organic light emitting element EL emits light in accordance with the drain-source current Ids of the driving transistor DT. The amount of light emission of the organic light emitting element EL may be proportional to the drain-source current Ids of the driving transistor DT. The anode electrode of the organic light emitting diode EL is connected to the first electrode of the fourth transistor ST4 and the second electrode of the second transistor ST2 and the cathode electrode is connected to the low potential line (VSSL).

제1 트랜지스터(ST1)는 제k-1 스캔 라인(Sk-1)의 스캔 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극과 드레인 전극을 접속시킨다. 즉, 제1 트랜지스터(ST1)가 턴-온되는 경우, 구동 트랜지스터(DT)의 게이트 전극과 드레인 전극이 접속되므로, 구동 트랜지스터(DT)는 다이오드(diode)로 구동한다. 제1 트랜지스터(ST1)의 게이트 전극은 제k-1 스캔 라인(Sk-1)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 드레인 전극에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속된다.The first transistor ST1 is turned on by the scan signal of the (k-1) th scan line Sk-1 to connect the gate electrode and the drain electrode of the driving transistor DT. That is, when the first transistor ST1 is turned on, since the gate electrode and the drain electrode of the driving transistor DT are connected, the driving transistor DT is driven by a diode. The gate electrode of the first transistor ST1 is connected to the (k-1) th scan line Sk-1, the first electrode of the first transistor ST1 is connected to the drain electrode of the driving transistor DT, As shown in FIG.

제2 트랜지스터(ST2)는 제k-1 스캔 라인(Sk-1)의 스캔 신호에 의해 턴-온되어 유기발광소자(OLED)의 애노드 전극과 초기화 전압 라인(VIL)을 접속한다. 이로 인해, 유기발광소자(EL)의 애노드 전극은 초기화 전압으로 방전될 수 있다. 제2 트랜지스터(ST2)의 게이트 전극은 제k-1 스캔 라인(Sk-1)에 접속되고, 제1 전극은 초기화 전압 라인(VIL)에 접속되며, 제2 전극은 유기발광소자(EL)의 애노드 전극에 접속된다.The second transistor ST2 is turned on by the scan signal of the (k-1) th scan line Sk-1 to connect the anode electrode of the organic light emitting diode OLED with the initialization voltage line VIL. Thereby, the anode electrode of the organic light emitting element EL can be discharged to the initializing voltage. The gate electrode of the second transistor ST2 is connected to the (k-1) th scan line Sk-1, the first electrode thereof is connected to the initialization voltage line VIL, And is connected to the anode electrode.

제3 트랜지스터(ST3)는 제k 스캔 라인(Sk)의 스캔 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 소스 전극과 제j 데이터 라인(Dj)을 접속시킨다. 제3 트랜지스터(ST3)의 게이트 전극은 제k 스캔 라인(Sk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 소스 전극(DS)에 접속되며, 제2 전극은 제j 데이터 라인(Dj)에 접속된다.The third transistor ST3 is turned on by the scan signal of the kth scan line Sk to connect the source electrode of the drive transistor DT and the jth data line Dj. The gate electrode of the third transistor ST3 is connected to the kth scan line Sk and the first electrode thereof is connected to the source electrode DS of the driving transistor DT and the second electrode of the third transistor ST3 is connected to the jth data line Dj .

제4 트랜지스터(ST4)는 구동 트랜지스터(DT)의 소스 전극과 유기발광소자(EL)의 애노드 전극 사이에 접속된다. 제4 트랜지스터(ST4)는 제k-1 발광 제어 라인(Ek-1)의 발광 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 소스 전극과 유기발광소자(EL)의 애노드 전극을 접속한다. 제4 트랜지스터(ST4)의 게이트 전극은 제k-1 발광 제어 라인(Ek-1)에 접속되고, 제1 전극은 유기발광소자(EL)의 애노드 전극에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 소스 전극에 접속된다.The fourth transistor ST4 is connected between the source electrode of the driving transistor DT and the anode electrode of the organic light emitting element EL. The fourth transistor ST4 is turned on by the emission signal of the (k-1) th emission control line Ek-1 to connect the source electrode of the driving transistor DT and the anode electrode of the organic light emitting element EL. The gate electrode of the fourth transistor ST4 is connected to the (k-1) th emission control line Ek-1, the first electrode of the fourth transistor ST4 is connected to the anode electrode of the organic light emitting element EL, DT).

제5 트랜지스터(ST5)는 제k 발광 제어 라인(Ek)의 발광 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 드레인 전극과 전원전압 라인(VDDL1/VDDL2/VDDL3)을 접속시킨다. 제5 트랜지스터(ST5)의 게이트 전극은 제k 발광 제어 라인(Ek)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 드레인 전극에 접속되며, 제2 전극은 전원전압 라인(VDDL1/VDDL2/VDDL3)에 접속된다.The fifth transistor ST5 is turned on by the emission control signal of the kth emission control line Ek to connect the drain electrode of the driving transistor DT to the power supply voltage line VDDL1 / VDDL2 / VDDL3. The gate electrode of the fifth transistor ST5 is connected to the kth emission control line Ek and the first electrode thereof is connected to the drain electrode of the driving transistor DT and the second electrode thereof is connected to the power supply voltage line VDDL1 / VDDL3.

제4 및 제5 트랜지스터(T4, T5)가 턴-온되는 경우, 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)가 유기발광소자(EL)에 공급된다.When the fourth and fifth transistors T4 and T5 are turned on, the drain-source current Ids of the driving transistor DT is supplied to the organic light emitting element EL.

커패시터(C)는 구동 트랜지스터(DT)의 게이트 전극과 유기발광소자(EL)의 애노드 전극 사이에 접속된다.The capacitor C is connected between the gate electrode of the driving transistor DT and the anode electrode of the organic light emitting element EL.

제1 내지 제5 트랜지스터(ST1, ST2, ST3, ST4, ST5), 및 구동 트랜지스터(DT) 각각의 반도체층은 폴리 실리콘(Poly Silicon), 아몰포스 실리콘, 및 산화물 반도체 중 어느 하나로 형성될 수도 있다. 제1 내지 제5 트랜지스터(ST1, ST2, ST3, ST4, ST5), 및 구동 트랜지스터(DT) 각각의 반도체층이 폴리 실리콘으로 형성되는 경우, 반도체층을 형성하기 위한 공정은 저온 폴리 실리콘(Low Temperature Poly Silicon: LTPS) 공정일 수 있다.The semiconductor layers of the first to fifth transistors ST1, ST2, ST3, ST4, and ST5 and the driving transistor DT may be formed of any one of polysilicon, amorphous silicon, and oxide semiconductor . When the semiconductor layers of the first through fifth transistors ST1, ST2, ST3, ST4, and ST5 and the driving transistor DT are formed of polysilicon, the process for forming the semiconductor layer may be performed at a low temperature Poly Silicon (LTPS) process.

또한, 도 6에서는 제1 내지 제5 트랜지스터(ST1, ST2, ST3, ST4, ST5), 및 구동 트랜지스터(DT)가 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않으며, P 타입 MOSFET으로 형성될 수도 있다. 제1 내지 제5 트랜지스터(ST1, ST2, ST3, ST4, ST5), 및 구동 트랜지스터(DT)가 P 타입 MOSFET으로 형성되는 경우, P 타입 MOSFET의 특성에 맞도록 도 7의 타이밍 도는 수정되어야 할 것이다.Although the first through fifth transistors ST1, ST2, ST3, ST4, and ST5 and the driving transistor DT are formed of an N-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor) in FIG. 6, But may be formed of a P-type MOSFET. When the first to fifth transistors ST1, ST2, ST3, ST4, and ST5 and the driving transistor DT are formed of P-type MOSFETs, the timing diagram of FIG. 7 should be modified to match the characteristics of the P- .

도 7은 도 6에 도시된 제k-1 스캔 라인(Sk-1)에 인가되는 제k-1 스캔 신호, 제k 스캔 라인(Sk)에 인가되는 제k 스캔 신호, 제k-1 발광 제어 라인(Ek-1)에 인가되는 제k-1 발광 신호, 및 제k 발광 제어 라인(Ek)에 인가되는 제k 발광 신호를 보여주는 파형도이다.FIG. 7 is a timing chart illustrating the operation of the (k-1) th scan signal applied to the (k-1) th scan line Sk-1 shown in FIG. 6, A k-1 emission signal applied to the line (Ek-1), and a k emission signal applied to the k emission control line Ek.

도 7을 참조하면, 제k-1 스캔 신호(SCANk-1 )는 제1 및 제2 트랜지스터들(ST1, ST2)를 제어하기 위한 신호이고, 제k 스캔 신호(SCANk )는 제3 트랜지스터(ST3)를 제어하기 위한 신호이며, 제k-1 발광 신호(EMk-1)는 제4 트랜지스터(ST4)를 제어하기 위한 신호이고, 제k 발광 신호(EMk)는 제5 트랜지스터(ST5)를 제어하기 위한 신호이다. 스캔 신호들과 발광 신호들 각각은 1 프레임 기간을 주기로 발생할 수 있다.7, the k-1 scan signal SCANk-1 is a signal for controlling the first and second transistors ST1 and ST2, and the kth scan signal SCANk is a signal for controlling the third transistor ST3 The first kth emission signal EMk-1 is a signal for controlling the fourth transistor ST4 and the kth emission signal EMk is a signal for controlling the fifth transistor ST5, Lt; / RTI > Each of the scan signals and the light emission signals may occur at intervals of one frame period.

1 프레임 기간은 제1 내지 제4 기간들(t1~t4)로 구분될 수 있다. 제1 기간(t1)은 유기발광소자(EL)의 애노드 전극과 구동 트랜지스터(DT)의 게이트 전극을 초기화하는 기간이고, 제2 기간(t2)은 구동 트랜지스터(DT)의 소스 전극에 데이터 전압을 공급하며 구동 트랜지스터(DT)의 게이트 전극에 문턱전압을 샘플링하는 기간이며, 제3 기간(t3)은 구동 트랜지스터(DT)의 소스 전극과 유기발광소자(EL)의 애노드 전극을 접속하는 기간이고, 제4 기간(t4)은 유기발광소자(EL)를 발광하는 기간이다. 제3 기간(t3)은 제k-1 발광 신호(EMk-1)가 게이트 오프 전압(Voff)으로 발생하는 전 기간(t3’)과 게이트 온 전압(Von)으로 발생하는 후 기간(t3”)으로 구분될 수 있다.One frame period may be divided into first to fourth periods t1 to t4. The first period t1 is a period for initializing the anode electrode of the organic light emitting element EL and the gate electrode of the driving transistor DT and the second period t2 is a period for initializing the data voltage to the source electrode of the driving transistor DT And the third period t3 is a period for connecting the source electrode of the driving transistor DT and the anode electrode of the organic light emitting element EL while sampling the threshold voltage to the gate electrode of the driving transistor DT, The fourth period t4 is a period for emitting the organic light emitting element EL. The third period t3 is a period t3 'in which the k-1 emission signal EMk-1 is generated at the gate-off voltage Voff and the subsequent period t3' .

제k-1 스캔 신호(SCANk-1)는 제1 기간(t1)과 제2 기간(t2) 동안 게이트 온 전압(Von)으로 발생하고, 나머지 기간 동안 게이트 오프 전압(Voff)으로 발생한다. 제k 스캔 신호(SCANk)는 제2 기간(t2) 동안 게이트 온 전압(Von)으로 발생하고, 나머지 기간 동안 게이트 오프 전압(Voff)으로 발생한다. 제k-1 발광 신호(EMk-1)는 제1 기간(t1)과 제2 기간(t2) 동안 게이트 오프 전압(Voff)으로 발생하고, 제3 기간(t3)의 후 기간(t3”) 과 제4 기간(t4) 동안 게이트 온 전압(Von)으로 발생한다 . 제k 발광 신호(EMk)는 제1 기간(t1)과 제4 기간(t4) 동안 게이트 온 전압(Von)으로 발생하고, 제2 기간(t2)과 제3 기간(t3) 동안 게이트 오프 전압(Voff)으로 발생한다.The k-1 scan signal SCANk-1 is generated with the gate-on voltage Von during the first period t1 and the second period t2 and with the gate-off voltage Voff during the remaining period. The kth scan signal SCANk is generated with the gate-on voltage Von during the second period t2 and with the gate-off voltage Voff during the remaining period. The (k-1) th emission signal EMk-1 is generated at the gate-off voltage Voff during the first period t1 and the second period t2 and during the periods t3 "and t3" during the third period t3 On voltage Von during the fourth period t4. The kth emission signal EMk is generated at the gate-on voltage Von during the first period t1 and the fourth period t4 and during the second period t2 and the third period t3, Voff).

도 7에서 제2 기간(t2)은 1 수평 기간(1H)일 수 있으나, 이에 한정되지 않으며 사전 실험을 통해 미리 적절하게 결정될 수 있다. 1 수평 기간(1H)은 표시패널(10)의 어느 스캔 라인에 접속된 화소(P)들 각각에 데이터 전압이 공급되는 1 수평 라인 스캔 기간을 지시한다. 데이터 전압들은 스캔 신호들에 동기화하여 데이터 라인들(D1~Dm)에 공급된다.In FIG. 7, the second period t2 may be one horizontal period (1H), but it is not limited thereto and can be appropriately determined in advance through a preliminary experiment. One horizontal period (1H) indicates one horizontal line scan period in which a data voltage is supplied to each of pixels P connected to a certain scan line of the display panel 10. [ The data voltages are supplied to the data lines D1 to Dm in synchronization with the scan signals.

게이트 온 전압(Von)은 제1 내지 제5 트랜지스터(ST1, ST2, ST3, ST4, ST5) 각각을 턴-온시킬 수 있는 턴-온 전압에 해당한다. 게이트 오프 전압(Voff)은 제1 내지 제5 트랜지스터(ST1, ST2, ST3, ST4, ST5) 각각을 턴-오프시킬 수 있는 턴-오프 전압에 해당한다.The gate-on voltage Von corresponds to a turn-on voltage capable of turning on each of the first through fifth transistors ST1, ST2, ST3, ST4, and ST5. The gate-off voltage Voff corresponds to a turn-off voltage capable of turning off each of the first through fifth transistors ST1, ST2, ST3, ST4, and ST5.

이하에서는, 도 6 및 도 7을 결부하여 제1 내지 제3 기간들(t1~t3) 동안 제1 서브 화소(SP1)의 동작을 상세히 설명한다. 제1 내지 제3 기간들(t1~t3) 동안 제2 서브 화소(SP2)와 제3 서브 화소(SP3)의 동작은 제1 서브 화소(SP1)의 동작과 동일하므로, 생략한다.Hereinafter, the operation of the first sub-pixel SP1 during the first to third periods t1 to t3 will be described in detail with reference to FIG. 6 and FIG. The operation of the second sub-pixel SP2 and the third sub-pixel SP3 during the first to third periods t1 to t3 is the same as the operation of the first sub-pixel SP1 and is therefore omitted.

첫 번째로, 제1 기간(t1) 동안 제1 서브 화소(SP1)에는 도 7과 같이 제k-1 스캔 라인(Sk-1)을 통해 게이트 온 전압(Von)을 갖는 제k-1 스캔 신호(SCANk-1)와 제k 발광 제어 라인(Ek)을 통해 게이트 온 전압(Von)을 갖는 제k 발광 신호(EMk)가 공급된다. 제1 기간(t1) 동안 제1 트랜지스터(ST1)와 제2 트랜지스터(ST2)는 게이트 온 전압(Von)을 갖는 제k-1 스캔 신호(SCANk-1)에 의해 턴-온되며, 제5 트랜지스터(ST5)는 게이트 온 전압(Von)을 갖는 제k 발광 신호(EMk)에 의해 턴-온된다.First, during the first period t1, a first sub-pixel SP1 is supplied with a (k-1) -th scan signal having a gate-on voltage Von through the (k-1) th scan line Sk- The first k emission signal EMk having the gate-on voltage Von is supplied through the first scan line SCANk-1 and the kth emission control line Ek. During the first period t1, the first transistor ST1 and the second transistor ST2 are turned on by the (k-1) th scan signal SCANk-1 having the gate-on voltage Von, (ST5) is turned on by the kth emission signal EMk having the gate-on voltage Von.

제1 트랜지스터(ST1)의 턴-온으로 인해, 구동 트랜지스터(DT)의 게이트 전극은 드레인 전극과 접속된다. 제2 트랜지스터(ST2)의 턴-온으로 인해, 유기발광소자(EL)의 애노드 전극은 초기화 전압으로 초기화된다. 제5 트랜지스터(ST5)의 턴-온으로 인해, 구동 트랜지스터(DT)의 드레인 전극에는 제1 전원 라인(VDDL1)의 전원전압이 공급된다. 제1 전원 라인(VDDL1)의 전원전압은 일반 모드와 저주파수 모드에서는 제1 전원전압(VDD1)이고, 저휘도 모드에서 제2 전원전압(VDD2)일 수 있다.Due to the turn-on of the first transistor ST1, the gate electrode of the driving transistor DT is connected to the drain electrode. Due to the turn-on of the second transistor ST2, the anode electrode of the organic light emitting element EL is initialized to the initializing voltage. Due to the turn-on of the fifth transistor ST5, the power supply voltage of the first power supply line VDDL1 is supplied to the drain electrode of the driving transistor DT. The power supply voltage of the first power supply line VDDL1 may be the first power supply voltage VDD1 in the normal mode and the low frequency mode and may be the second power supply voltage VDD2 in the low brightness mode.

두 번째로, 제2 기간(t2) 동안 제1 서브 화소(SP1)에는 도 7과 같이 제k-1 스캔 라인(Sk-1)을 통해 게이트 온 전압(Von)을 갖는 제k-1 스캔 신호(SCANk-1)와 제k 스캔 라인(Sk)을 통해 게이트 온 전압(Von)을 갖는 제k 스캔 신호(SCANk)가 공급된다. 제2 기간(t2) 동안 제1 트랜지스터(ST1)와 제2 트랜지스터(ST2)는 게이트 온 전압(Von)을 갖는 제k-1 스캔 신호(SCANk-1)에 의해 턴-온되며, 제3 트랜지스터(ST3)는 게이트 온 전압(Von)을 갖는 제k 스캔 신호(SCANk)에 의해 턴-온된다.During the second period t2, the first sub-pixel SP1 is supplied with the (k-1) -th scan signal having the gate-on voltage Von through the (k-1) th scan line Sk- The scan signal SCANk having the gate-on voltage Von is supplied through the scan line SCANk-1 and the kth scan line Sk. The first transistor ST1 and the second transistor ST2 are turned on by the (k-1) th scan signal SCANk-1 having the gate-on voltage Von during the second period t2, The third transistor ST3 is turned on by the kth scan signal SCANk having the gate-on voltage Von.

제3 트랜지스터(ST3)의 턴-온으로 인해, 구동 트랜지스터(DT)의 소스 전극에는 제j 데이터 라인(Dj)의 데이터 전압(Vdata)이 공급된다. 제1 트랜지스터(ST1)의 턴-온으로 인해, 구동 트랜지스터(DT)의 게이트 전극이 드레인 전극과 접속되므로, 구동 트랜지스터(DT)는 다이오드로 구동한다. 이때, 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 간의 전압 차(Vgs=VDD-Vdata)가 문턱전압(Vth)보다 크기 때문에, 구동 트랜지스터(DT)는 게이트 전극과 소스 전극 간의 전압 차(Vgs)가 문턱전압(Vth)에 도달할 때까지 전류패스를 형성하게 된다. 이로 인해, 제2 기간(t2) 동안 구동 트랜지스터(DT)의 게이트 전극의 전압은 "Vdata+Vth"로 낮아질 수 있다.Due to the turn-on of the third transistor ST3, the data voltage Vdata of the jth data line Dj is supplied to the source electrode of the driving transistor DT. Due to the turn-on of the first transistor ST1, the gate electrode of the driving transistor DT is connected to the drain electrode, so that the driving transistor DT is driven by a diode. At this time, since the voltage difference (Vgs = VDD-Vdata) between the gate electrode and the source electrode of the driving transistor DT is larger than the threshold voltage Vth, the driving transistor DT has a voltage difference Vgs between the gate electrode and the source electrode, The current path is formed until the threshold voltage Vth is reached. As a result, the voltage of the gate electrode of the driving transistor DT during the second period t2 can be lowered to " Vdata + Vth ".

또한, 제2 기간(t2) 동안 제2 트랜지스터(ST2)의 턴-온으로 인해, 유기발광소자(EL)의 애노드 전극은 초기화 전압(Vin)으로 초기화된다.Also, due to the turn-on of the second transistor ST2 during the second period t2, the anode electrode of the organic light emitting element EL is initialized to the initialization voltage Vin.

세 번째로, 제3 기간(t3) 동안 제1 서브 화소(SP1)에는 도 7과 같이 제k-1 발광 제어 라인(Ek-1)을 통해 게이트 온 전압(Von)을 갖는 제k-1 발광 신호(EMk-1)가 공급된다. 제3 기간(t3) 동안 제4 트랜지스터(ST4)는 게이트 온 전압(Von)을 갖는 제k-1 발광 신호(EMk-1)에 의해 턴-온된다.Third, during the third period t3, the first sub-pixel SP1 is supplied with a (k-1) -th emission having the gate-on voltage Von through the (k-1) The signal EMk-1 is supplied. During the third period t3, the fourth transistor ST4 is turned on by the k-th emission signal EMk-1 having the gate-on voltage Von.

제4 트랜지스터(T4)의 턴-온으로 인해, 구동 트랜지스터(DT)의 소스 전극과 유기발광소자(EL)의 애노드 전극이 접속되므로, 구동 트랜지스터(DT)의 소스 전극과 유기발광소자(EL)의 애노드 전극은 등전위를 갖는다. 이때, 유기발광소자(EL)의 애노드 전극의 전압은 "Vin"에서 "Vin+ΔV1"으로 "ΔV1"만큼 상승하고, 구동 트랜지스터(DT)의 소스 전극의 전압은 "Vdata"에서 "Vdata-ΔV2"로 "ΔV2"만큼 하강할 수 있다. 여기서, "Vdata-Vin"은 "ΔV1+ΔV2"일 수 있다.The source electrode of the driving transistor DT and the anode electrode of the organic light emitting element EL are connected by the turn-on of the fourth transistor T4, The anode electrode of the transistor Q1 has an equal potential. At this time, the voltage of the anode electrode of the organic EL element EL is increased from " Vin " to " Vin + DELTA V1 ", and the voltage of the source electrode of the driving transistor DT is increased from Vdata to Vdata- &Quot; to " DELTA V2 ". Here, " Vdata-Vin " may be " DELTA V1 + DELTA V2 ".

유기발광소자(EL)의 애노드 전극의 전압 변화량은 커패시터(C)에 의해 구동 트랜지스터(DT)의 게이트 전극에 반영된다. 이로 인해, 구동 트랜지스터(DT)의 게이트 전극의 전압은 "Vdata+Vth+ΔV1"으로 변할 수 있다.The voltage variation of the anode electrode of the organic light emitting element EL is reflected by the gate electrode of the driving transistor DT by the capacitor C. [ For this reason, the voltage of the gate electrode of the driving transistor DT can be changed to "Vdata + Vth +? V1".

네 번째로, 제4 기간(t4) 동안 제1 서브 화소(SP1)에는 도 7과 같이 제k 발광 제어 라인(Ek)을 통해 게이트 온 전압(Von)을 갖는 제k 발광 신호(EMk)가 공급된다. 제4 기간(t4) 동안 제5 트랜지스터(ST5)는 게이트 온 전압(Von)을 갖는 제k 발광 신호(EMk)에 의해 턴-온된다.Fourth, during the fourth period t4, the first sub-pixel SP1 is supplied with the kth emission signal EMk having the gate-on voltage Von through the kth emission control line Ek as shown in FIG. do. During the fourth period t4, the fifth transistor ST5 is turned on by the kth emission signal EMk having the gate-on voltage Von.

제4 기간(t4) 동안 제4 트랜지스터(ST4)와 제5 트랜지스터(ST5)가 턴-온되므로, 구동 트랜지스터(DT)의 드레인 전극은 제1 전원 라인(VDDL1)에 접속되고, 소스 전극은 유기발광소자(EL)의 애노드 전극에 접속된다. 즉, 제4 기간(t4) 동안 제4 트랜지스터(ST4)와 제5 트랜지스터(ST5)의 턴-온으로 인해, 구동 트랜지스터(DT)는 게이트 전극의 전압에 따라 드레인-소스간 전류(Ids)를 유기발광소자(EL)에 공급한다. 이때, 구동 트랜지스터(DT)의 게이트 전극의 전압은 "Vdata+Vth+ΔV1"일 수 있으며, 구동 트랜지스터(DT)의 소스 전극의 전압은 "Vdata-ΔV2"일 수 있다. 이로 인해, 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)는 수학식 2와 같이 정의될 수 있다.The fourth transistor ST4 and the fifth transistor ST5 are turned on during the fourth period t4 so that the drain electrode of the driving transistor DT is connected to the first power supply line VDDL1, And is connected to the anode electrode of the light emitting element EL. That is, due to the turn-on of the fourth transistor ST4 and the fifth transistor ST5 during the fourth period t4, the driving transistor DT changes the drain-source current Ids according to the voltage of the gate electrode And supplies it to the organic light emitting element EL. At this time, the voltage of the gate electrode of the driving transistor DT may be " Vdata + Vth + DELTA V1 ", and the voltage of the source electrode of the driving transistor DT may be " Vdata-DELTA V2 ". Therefore, the drain-source current Ids of the driving transistor DT can be defined as shown in Equation (2).

Figure pat00002
Figure pat00002

수학식 2에서, k'는 구동 트랜지스터(DT)의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vth는 구동 트랜지스터(DT)의 문턱전압, Vdata는 데이터 전압, ΔV1은 제3 기간(t3) 동안 구동 트랜지스터(DT)의 게이트 전극의 전압 상승분, ΔV2는 제3 기간(t3) 동안 구동 트랜지스터(DT)의 소스 전극의 전압 하강분을 의미한다. 수학식 2를 정리하면, 수학식 3이 도출된다.In the equation (2), k 'is a proportional coefficient determined by the structure and physical characteristics of the driving transistor DT, Vth is a threshold voltage of the driving transistor DT, Vdata is a data voltage, The voltage increase? V2 of the gate electrode of the driving transistor DT means the voltage drop of the source electrode of the driving transistor DT during the third period t3. Summarizing the expression (2), the expression (3) is derived.

Figure pat00003
Figure pat00003

결국, 수학식 3과 같이 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)는 구동 트랜지스터(DT)의 문턱전압(Vth)에 의존하지 않게 된다. 즉, 구동 트랜지스터(DT)의 문턱전압(Vth)은 보상된다.As a result, the drain-source current Ids of the driving transistor DT does not depend on the threshold voltage Vth of the driving transistor DT as in Equation (3). That is, the threshold voltage Vth of the driving transistor DT is compensated.

이상에서 살펴본 바와 같이, 본 명세서의 실시예는 구동 트랜지스터(DT)의 문턱전압을 보상할 수 있다. 그 결과, 유기발광소자(EL)에 공급되는 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)는 구동 트랜지스터의 문턱전압(Vth)에 의존하지 않으므로, 본 명세서의 실시 예는 표시패널의 화소들이 서로 균일한 휘도로 발광할 수 있다.As described above, the embodiment of the present invention can compensate the threshold voltage of the driving transistor DT. As a result, since the drain-source current Ids of the driving transistor DT supplied to the organic light emitting element EL does not depend on the threshold voltage Vth of the driving transistor, Can emit light with a uniform luminance to each other.

도 8은 본 명세서의 일 실시예에 따른 일반 모드, 저주파수 모드, 및 저휘도 모드에서 유기발광 표시장치의 구동방법을 보여주는 흐름도이다.8 is a flowchart illustrating a method of driving an OLED display in a normal mode, a low frequency mode, and a low brightness mode according to an embodiment of the present invention.

이하에서는 도 5와 도 8을 결부하여 유기발광 표시장치의 구동방법을 상세히 설명한다.Hereinafter, the driving method of the organic light emitting display will be described in detail with reference to FIG. 5 and FIG.

첫 번째로, 타이밍 제어부(22)는 영상 지시 신호(MODE1)를 통해 입력되는 비디오 데이터(DATA)가 동영상인지 정지 영상인지 판단한다. 타이밍 제어부(22)는 제1 로직 전압의 영상 지시 신호(MODE1)가 입력되는 경우 비디오 데이터(DATA)의 영상을 동영상으로 판단하고, 제2 로직 전압의 영상 지시 신호(MODE1)가 입력되는 경우 비디오 데이터(DATA)의 영상을 정지 영상으로 판단할 수 있다. (도 8의 S101)First, the timing controller 22 determines whether the video data (DATA) inputted through the video instruction signal MODE1 is a moving image or a still image. The timing control unit 22 determines that the video data DATA is a moving picture when the video instruction signal MODE1 of the first logic voltage is input and the video instruction signal MODE1 of the second logic voltage is input, The image of the data (DATA) can be judged as a still image. (S101 in Fig. 8)

두 번째로, 타이밍 제어부(22)는 입력되는 비디오 데이터(DATA)의 영상이 정지 영상이 아니라고 판단된 경우, 유기발광 표시장치를 일반 모드로 제어한다.Secondly, the timing controller 22 controls the organic light emitting display to be in the normal mode when it is determined that the video of the input video data (DATA) is not a still image.

타이밍 제어부(22)는 일반 모드에서 표시패널(10), 데이터 구동부(21), 스캔 구동부(30), 및 발광 제어 구동부(40)가 제1 주파수로 동작하도록 제어한다. 즉, 타이밍 제어부(22)는 제1 주파수로 비디오 데이터(DATA)와 데이터 제어신호(DCS)를 데이터 구동부(21)로 출력하고, 스캔 제어신호(SCS)를 스캔 구동부(30)로 출력하며, 발광 제어신호(ECS)를 발광 제어 구동부(40)로 출력한다.The timing controller 22 controls the display panel 10, the data driver 21, the scan driver 30, and the light emission control driver 40 to operate at the first frequency in the normal mode. That is, the timing controller 22 outputs the video data DATA and the data control signal DCS to the data driver 21 at the first frequency, outputs the scan control signal SCS to the scan driver 30, And outputs the emission control signal ECS to the emission control driver 40.

또한, 타이밍 제어부(22)는 일반 모드에서 제1 로직 전압의 모드 신호(MODE2)를 전원 공급부(50)로 출력한다. 전원 공급부(50)는 일반 모드에서 제1 로직 전압의 모드 신호(MODE2)에 따라 제1 전원전압을 제1 전원 라인(VDDL1), 제2 전원 라인(VDDL2), 및 제3 전원 라인(VDDL3)으로 출력한다. 전원 공급부(50)는 일반 모드에서 제1 전원 라인(VDDL1), 제2 전원 라인(VDDL2), 및 제3 전원 라인(VDDL3) 각각에 동일한 제1 전원전압(VDD1)을 공급하거나 서로 다른 제1 전원전압(VDD1)을 공급할 수 있다. 예를 들어, 전원 공급부(50)는 일반 모드에서 제1 전원 라인(VDDL1)에 제1-1 전원전압을 공급하고, 제2 전원 라인(VDDL2)에 제1-2 전원전압을 공급하며, 및 제3 전원 라인(VDDL3)에 제1-3 전원전압을 공급할 수 있으며, 제1-1 전원전압, 제1-2 전원전압, 및 제1-3 전원전압은 서로 다를 수 있다. (도 8의 S102)In addition, the timing controller 22 outputs the mode signal MODE2 of the first logic voltage to the power supply unit 50 in the normal mode. The power supply unit 50 supplies the first power supply voltage VDDL1, the second power supply line VDDL2, and the third power supply line VDDL3 according to the mode signal MODE2 of the first logic voltage in the normal mode, . The power supply unit 50 supplies the same first power supply voltage VDD1 to the first power supply line VDDL1, the second power supply line VDDL2 and the third power supply line VDDL3 in the normal mode, The power supply voltage VDD1 can be supplied. For example, the power supply unit 50 supplies the first power supply voltage VDDL1 to the first power supply line VDDL1, the first power supply voltage VDDL2 to the second power supply line VDDL2, The first power supply voltage VDDL3 may be supplied to the third power supply line VDDL3, and the first power supply voltage, the first power supply voltage, and the first power supply voltage may be different from each other. (S102 in Fig. 8)

세 번째로, 타이밍 제어부(22)는 입력되는 비디오 데이터(DATA)의 영상이 정지 영상이라고 판단된 경우, 비디오 데이터(DATA)의 평균 화상 레벨이 기준 값보다 작은지를 판단한다.Thirdly, the timing controller 22 determines whether the average picture level of the video data (DATA) is smaller than the reference value when it is determined that the video of the input video data (DATA) is a still picture.

비디오 데이터(DATA)의 평균 화상 레벨은 1 프레임 기간의 비디오 데이터의 평균 값일 수 있으나, 이에 한정되지 않는다. 즉, 비디오 데이터(DATA)의 평균 화상 레벨은 1 프레임 기간의 비디오 데이터의 중앙 값일 수도 있다. (도 8의 S103)The average picture level of the video data (DATA) may be an average value of the video data in one frame period, but is not limited thereto. That is, the average picture level of the video data (DATA) may be the center value of the video data in one frame period. (S103 in Fig. 8)

네 번째로, 타이밍 제어부(22)는 비디오 데이터(DATA)의 평균 화상 레벨이 기준 값 이상인 경우, 유기발광 표시장치를 저주파수 모드로 제어한다.Fourth, when the average picture level of the video data (DATA) is equal to or larger than the reference value, the timing controller 22 controls the organic light emitting display device to the low frequency mode.

타이밍 제어부(22)는 저주파수 모드에서 표시패널(10), 데이터 구동부(21), 스캔 구동부(30), 및 발광 제어 구동부(40)가 제1 주파수보다 낮은 제2 주파수로 동작하도록 제어한다. 즉, 타이밍 제어부(22)는 제2 주파수로 비디오 데이터(DATA)와 데이터 제어신호(DCS)를 데이터 구동부(21)로 출력하고, 스캔 제어신호(SCS)를 스캔 구동부(30)로 출력하며, 발광 제어신호(ECS)를 발광 제어 구동부(40)로 출력한다.The timing controller 22 controls the display panel 10, the data driver 21, the scan driver 30 and the light emission control driver 40 to operate at a second frequency lower than the first frequency in the low frequency mode. That is, the timing controller 22 outputs the video data DATA and the data control signal DCS to the data driver 21 at a second frequency, outputs the scan control signal SCS to the scan driver 30, And outputs the emission control signal ECS to the emission control driver 40.

또한, 타이밍 제어부(22)는 저주파수 모드에서 제1 로직 전압의 모드 신호(MODE2)를 전원 공급부(50)로 출력한다. 전원 공급부(50)는 저주파수 모드에서 제1 로직 전압의 모드 신호(MODE2)에 따라 제1 전원전압을 제1 전원 라인(VDDL1), 제2 전원 라인(VDDL2), 및 제3 전원 라인(VDDL3)으로 출력한다. 전원 공급부(50)는 일반 모드에서 제1 전원 라인(VDDL1), 제2 전원 라인(VDDL2), 및 제3 전원 라인(VDDL3) 각각에 동일한 제1 전원전압(VDD1)을 공급하거나 서로 다른 제1 전원전압(VDD1)을 공급할 수 있다. 예를 들어, 전원 공급부(50)는 저주파수 모드에서 제1 전원 라인(VDDL1)에 제1-1 전원전압을 공급하고, 제2 전원 라인(VDDL2)에 제1-2 전원전압을 공급하며, 및 제3 전원 라인(VDDL3)에 제1-3 전원전압을 공급할 수 있으며, 제1-1 전원전압, 제1-2 전원전압, 및 제1-3 전원전압은 서로 다를 수 있다. (도 8의 S104)In addition, the timing controller 22 outputs the mode signal MODE2 of the first logic voltage to the power supply unit 50 in the low frequency mode. The power supply unit 50 supplies the first power supply voltage VDDL1, the second power supply line VDDL2, and the third power supply line VDDL3 according to the mode signal MODE2 of the first logic voltage in the low frequency mode, . The power supply unit 50 supplies the same first power supply voltage VDD1 to the first power supply line VDDL1, the second power supply line VDDL2 and the third power supply line VDDL3 in the normal mode, The power supply voltage VDD1 can be supplied. For example, the power supply unit 50 supplies the first power supply voltage VDDL1 to the first power supply line VDDL1, the first power supply voltage VDDL2 to the second power supply line VDDL2, The first power supply voltage VDDL3 may be supplied to the third power supply line VDDL3, and the first power supply voltage, the first power supply voltage, and the first power supply voltage may be different from each other. (S104 in Fig. 8)

다섯 번째로, 타이밍 제어부(22)는 비디오 데이터(DATA)의 평균 화상 레벨이 기준 값보다 작은 경우, 유기발광 표시장치를 저휘도 모드로 제어한다.Fifth, when the average image level of the video data (DATA) is smaller than the reference value, the timing controller 22 controls the organic light emitting display device to be in the low luminance mode.

타이밍 제어부(22)는 저휘도 모드에서 표시패널(10), 데이터 구동부(21), 스캔 구동부(30), 및 발광 제어 구동부(40)가 제2 주파수로 동작하도록 제어한다. 또한, 타이밍 제어부(22)는 저휘도 모드에서 룩-업 테이블(60)을 이용하여 비디오 데이터(DATA)를 저휘도 비디오 데이터(DATA')로 변환한다. 즉, 타이밍 제어부(22)는 제2 주파수로 저휘도 비디오 데이터(DATA')와 데이터 제어신호(DCS)를 데이터 구동부(21)로 출력하고, 스캔 제어신호(SCS)를 스캔 구동부(30)로 출력하며, 발광 제어신호(ECS)를 발광 제어 구동부(40)로 출력한다.The timing controller 22 controls the display panel 10, the data driver 21, the scan driver 30, and the light emission control driver 40 to operate at the second frequency in the low luminance mode. In addition, the timing controller 22 converts the video data DATA into the low-luminance video data DATA 'using the look-up table 60 in the low luminance mode. That is, the timing controller 22 outputs the low-luminance video data DATA 'and the data control signal DCS to the data driver 21 at the second frequency and supplies the scan control signal SCS to the scan driver 30 And outputs the emission control signal ECS to the emission control driver 40.

또한, 타이밍 제어부(22)는 저휘도 모드에서 제2 로직 전압의 모드 신호(MODE2)를 전원 공급부(50)로 출력한다. 전원 공급부(50)는 저휘도 모드에서 제2 로직 전압의 모드 신호(MODE2)에 따라 제2 전원전압을 제1 전원 라인(VDDL1), 제2 전원 라인(VDDL2), 및 제3 전원 라인(VDDL3)으로 출력한다. 전원 공급부(50)는 저휘도 모드에서 제1 전원 라인(VDDL1), 제2 전원 라인(VDDL2), 및 제3 전원 라인(VDDL3) 각각에 동일한 제1 전원전압(VDD1)을 공급하거나 서로 다른 제1 전원전압(VDD1)을 공급할 수 있다. 예를 들어, 전원 공급부(50)는 저휘도 모드에서 제1 전원 라인(VDDL1)에 제1-1 전원전압보다 낮은 제2-1 전원전압을 공급하고, 제2 전원 라인(VDDL2)에 제1-2 전원전압보다 낮은 제2-2 전원전압을 공급하며, 및 제3 전원 라인(VDDL3)에 제1-3 전원전압보다 낮은 제2-3 전원전압을 공급할 수 있으며, 제2-1 전원전압, 제2-2 전원전압, 및 제2-3 전원전압은 서로 다를 수 있다. (도 8의 S105)In addition, the timing control section 22 outputs the mode signal MODE2 of the second logic voltage to the power supply section 50 in the low brightness mode. The power supply unit 50 supplies the second power supply voltage to the first power supply line VDDL1, the second power supply line VDDL2, and the third power supply line VDDL3 (VDDL2) in accordance with the mode signal MODE2 of the second logic voltage in the low- . The power supply unit 50 supplies the same first power supply voltage VDD1 to the first power supply line VDDL1, the second power supply line VDDL2 and the third power supply line VDDL3 in the low luminance mode, 1 power supply voltage VDD1. For example, the power supply unit 50 supplies the second power supply voltage lower than the first power supply voltage VDDL1 to the first power supply line VDDL1 in the low brightness mode, -2 power supply voltage lower than the first power supply voltage and supply the second power supply voltage lower than the first power supply voltage to the third power supply line VDDL3, , The 2-2 power supply voltage, and the 2-3 power supply voltage may be different from each other. (S105 in Fig. 8)

도 9a 및 도 9b는 구동 트랜지스터의 게이트-소스간 전압에 따른 구동 트랜지스터의 드레인-소스간 전류를 보여주는 그래프이다.9A and 9B are graphs showing the drain-source current of the driving transistor according to the gate-source voltage of the driving transistor.

도 9a를 참조하면, 구동 트랜지스터(DT)는 일반 모드와 저주파수 모드와 같이 구동 트랜지스터(DT)의 드레인-소스간 전류 곡선의 모든 구간에서 동작하도록 제어되는 것이 일반적이다. 하지만, 본 명세서의 실시예는 저휘도 모드에서 구동 트랜지스터(DT)의 히스테리시스 특성을 개선하기 위해 룩-업 테이블(60)을 이용하여 비디오 데이터(DATA)를 저휘도 비디오 데이터(DATA')로 변환하고, 전원전압을 일반 모드와 저주파수 모드보다 낮게 공급한다. 저휘도 비디오 데이터(DATA')의 데이터 전압 범위는 비디오 데이터(DATA)의 데이터 전압 범위보다 좁다. 이로 인해, 본 명세서의 실시예는 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)의 곡선을 도 9b와 같이 조정할 수 있으며, 이에 따라 구동 트랜지스터(DT)가 드레인-소스간 전류(Ids)의 곡선의 A(A는 양의 정수)% 이상의 포화 구간에서 동작하도록 제어할 수 있다.Referring to FIG. 9A, the driving transistor DT is generally controlled to operate in all the intervals of the drain-source current curve of the driving transistor DT, such as the normal mode and the low-frequency mode. However, the embodiment of the present invention uses the look-up table 60 to convert the video data DATA into the low-luminance video data DATA 'in order to improve the hysteresis characteristic of the driving transistor DT in the low luminance mode And supplies the power supply voltage lower than the normal mode and the low-frequency mode. The data voltage range of the low-luminance video data (DATA ') is narrower than the data voltage range of the video data (DATA). Thus, the embodiment of the present invention can adjust the curve of the drain-source current Ids of the driving transistor DT as shown in FIG. 9B, so that the driving transistor DT has the drain-source current Ids, Of the curve A (A is a positive integer)%.

저휘도 모드에서 도 9b와 같이 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)의 곡선을 조정하고, 예를 들어, 구동 트랜지스터(DT)가 드레인-소스간 전류(Ids)의 곡선의 80% 이상의 포화 구간에서 동작하도록 제어하는 경우, 블랙 계조를 표시할 때 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)(Ioled1 )와 화이트 계조를 표시할 때 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)(Ioled2) 사이의 차이가 크지 않다. 따라서, A%는 80% 이상일 수 있다.In the low luminance mode, the curve of the drain-source current Ids of the driving transistor DT is adjusted as shown in Fig. 9B. For example, when the driving transistor DT is set to 80 of the curve of the drain- Source current (Ids) (Ioled1) of the driving transistor DT and the drain-source of the driving transistor DT when the white gradation is displayed when the black gradation is displayed, The difference between the currents Ids (Ioled2) is not large. Therefore, A% can be 80% or more.

결국, 구동 트랜지스터(DT)가 드레인-소스간 전류(Ids)의 곡선의 80% 이상의 포화 구간에서 동작하도록 제어하는 경우, 저휘도 모드에서 화소가 블랙 계조를 표시하다가 화이트 계조를 표시하는 경우 온 바이어스 스트레스에 의해 구동 트랜지스터(DT)의 드레인-소스간 전류의 곡선이 변화하더라도 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)의 변화 폭을 최소화할 수 있다. 따라서, 본 명세서의 실시예는 도 10과 같이 화소가 블랙 계조를 표시하다가 화이트 계조를 표시하더라도 화이트 계조를 표시하는 첫 번째 프레임인 제2 프레임 기간(FR2) 동안 원하는 휘도로 발광할 수 있다. 즉, 본 명세서의 실시예는 구동 트랜지스터의 히스테리시스 특성으로 인한 DFF 현상을 개선할 수 있다.As a result, when the driving transistor DT is controlled so as to operate in a saturation region of 80% or more of the curve of the drain-source current Ids, when the pixel displays the black gradation while displaying the white gradation in the low- The variation width of the drain-source current Ids of the driving transistor DT can be minimized even if the curve of the drain-source current of the driving transistor DT changes due to the stress. Therefore, the embodiment of the present invention can emit light at a desired luminance during the second frame period FR2, which is the first frame for displaying the white gradation, even if the pixel displays the black gradation and displays the white gradation as shown in Fig. That is, the embodiment of the present invention can improve the DFF phenomenon due to the hysteresis characteristic of the driving transistor.

이하에서는, 도 11 내지 도 16을 결부하여 구동 트랜지스터(DT)가 드레인-소스간 전류(Ids)의 곡선의 A% 이상의 포화 구간에서 동작하도록 도 9b와 같이 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)의 곡선을 조정하기 위해 제2 전원전압과 저휘도 비디오 데이터를 설정하기 위한 광학 보상 방법을 상세히 설명한다.11 to 16, the driving transistor DT is operated between the drain and the source of the driving transistor DT as shown in FIG. 9B so that the driving transistor DT operates at a saturation interval of A% or more of the curve of the drain- The optical compensation method for setting the second power supply voltage and the low-luminance video data to adjust the curve of the current Ids will be described in detail.

도 11은 저주파수 모드에서 전원전압과 저휘도 비디오 데이터를 설정하기 위한 광학 보상 방법의 제1 실시예를 보여주는 흐름도이다.11 is a flowchart showing a first embodiment of an optical compensation method for setting a power supply voltage and low luminance video data in a low frequency mode.

도 11을 참조하면, 첫 번째로, 데이터 전압과 전원전압을 최댓값으로 설정하여 표시패널(10)에 공급한다.Referring to FIG. 11, first, the data voltage and the power supply voltage are set to the maximum value and supplied to the display panel 10.

최댓값의 데이터 전압은 피크 화이트 계조를 표시하기 위한 데이터 전압에 해당하고, 최댓값의 전원전압은 제1 전원전압(VDD1)일 수 있다. 최댓값의 전원전압에 따른 구동 트랜지스터(DT)의 드레인-소스간 전류 곡선은 도 12a와 같이 도시될 수 있다. 도 12a 및 도 12b에서는 최댓값의 데이터 전압이 구동 트랜지스터(DT)의 소스 전극에 인가되는 경우 구동 트랜지스터(DT)의 게이트-소스간 전압을 "Max"로 도시하였다. (도 11의 S201)The maximum data voltage corresponds to the data voltage for displaying the peak white gradation, and the maximum power voltage may be the first power voltage VDD1. The drain-source current curve of the driving transistor DT according to the maximum power supply voltage can be shown in FIG. 12A. 12A and 12B, the gate-source voltage of the driving transistor DT is shown as " Max " when the maximum data voltage is applied to the source electrode of the driving transistor DT. (S201 in Fig. 11)

두 번째로, 최댓값의 데이터 전압과 최댓값의 전원전압에 의해 표시패널(10)이 표시하는 화상의 휘도가 제1 휘도 값 이하인지를 판단한다. (도 11의 S202)Second, it is determined whether the luminance of the image displayed on the display panel 10 is equal to or less than the first luminance value by the maximum data voltage and the maximum power supply voltage. (S202 in Fig. 11)

세 번째로, 표시패널(10)이 표시하는 화상의 휘도가 제1 휘도 값보다 크다면, 전원전압을 제1 전압만큼 낮춘다. 그리고 나서, 최댓값의 데이터 전압과 제1 전압만큼 낮춰진 전원전압에 의해 표시패널이 표시하는 화상의 휘도가 제1 휘도 값 이하인지를 다시 판단한다. (도 11의 S203)Thirdly, if the luminance of the image displayed by the display panel 10 is larger than the first luminance value, the power supply voltage is lowered by the first voltage. Then, it is again determined whether the luminance of the image displayed by the display panel is equal to or lower than the first luminance value by the maximum data voltage and the power supply voltage lowered by the first voltage. (S203 in Fig. 11)

네 번째로, 표시패널(10)이 표시하는 화상의 휘도가 제1 휘도 값 이하가 될 때까지 S203 단계는 반복될 수 있으며, 표시패널(10)이 표시하는 화상의 휘도가 제1 휘도 값 이하인 경우, 현재 전원전압을 저휘도 모드에서 공급되는 제2 전원전압(VDD2)으로 설정한다.Fourth, step S203 may be repeated until the luminance of the image displayed by the display panel 10 becomes equal to or less than the first luminance value. If the luminance of the image displayed by the display panel 10 is less than or equal to the first luminance value , The current power supply voltage is set to the second power supply voltage VDD2 supplied in the low brightness mode.

제2 전원전압(VDD2)에 따른 구동 트랜지스터(DT)의 드레인-소스간 전류 곡선은 도 12b와 같이 도시될 수 있다. 도 12a와 도 12b와 같이 전원전압을 낮추는 경우, 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)의 최댓값이 낮아질 수 있다. (도 11의 S204)The drain-source current curve of the driving transistor DT according to the second power source voltage VDD2 can be shown as in FIG. 12B. When the power supply voltage is lowered as shown in FIGS. 12A and 12B, the maximum value of the drain-source current Ids of the driving transistor DT can be lowered. (S204 in Fig. 11)

다섯 번째로, 최댓값의 데이터 전압과 제2 전원전압(VDD2)에 의해 표시패널(10)이 표시하는 화상의 휘도가 제2 휘도 값 이하인지를 판단한다. (도 11의 S205)Fifth, it is determined whether the luminance of the image displayed on the display panel 10 is equal to or lower than the second luminance value by the maximum data voltage and the second power supply voltage VDD2. (S205 in Fig. 11)

여섯 번째로, 표시패널(10)이 표시하는 화상의 휘도가 제2 휘도 값 이상이라면, 데이터 전압을 제2 전압만큼 낮춘다. 그리고 나서, 제2 전압만큼 낮춰진 데이터 전압과 제2 전원전압(VDD2)에 의해 표시패널(10)이 표시하는 화상의 휘도가 제2 휘도 값 이하인지를 다시 판단한다. (도 11의 S206)Sixth, if the luminance of the image displayed by the display panel 10 is equal to or greater than the second luminance value, the data voltage is lowered by the second voltage. Then, it is again determined whether the luminance of the image displayed on the display panel 10 by the second power supply voltage VDD2 and the data voltage lowered by the second voltage is equal to or less than the second luminance value. (S206 in Fig. 11)

일곱 번째로, 표시패널(10)이 표시하는 화상의 휘도가 제2 휘도 값 이하가 될 때까지 S206 단계는 반복될 수 있으며, 표시패널(10)이 표시하는 화상의 휘도가 제2 휘도 값 이하인 경우, 현재 데이터 전압을 저휘도 데이터 전압의 최솟값으로 설정한다. (도 11의 S207)Seventhly, the step S206 may be repeated until the luminance of the image displayed on the display panel 10 is equal to or less than the second luminance value, and the luminance of the image displayed by the display panel 10 is not more than the second luminance value , The current data voltage is set to the minimum value of the low luminance data voltage. (S207 in Fig. 11)

이상에서 살펴본 바와 같이, 본 명세서의 실시예는 제2 전원전압(VDD2)과 저휘도 데이터 전압의 최솟값을 설정할 수 있으며, 이에 따라 구동 트랜지스터(DT)의 드레인-소스간 전류 곡선을 조정할 수 있으므로, 구동 트랜지스터(DT)가 드레인-소스간 전류(Ids)의 곡선의 A% 이상의 포화 구간에서 동작하도록 할 수 있다.As described above, in the embodiment of the present invention, the minimum value of the second power supply voltage VDD2 and the low brightness data voltage can be set. Accordingly, the drain-source current curve of the driving transistor DT can be adjusted, The driving transistor DT can be operated in a saturation period of A% or more of the curve of the drain-source current Ids.

한편, 도 11에 도시된 제1 실시예에 따른 광학 보상 방법은 서브 화소 별로 실시될 수 있으며, 이 경우 도 6과 같이 제1 서브 화소(SP1)들에 접속된 제1 전원 라인(VDDL1)에 공급되는 제1-1 전원전압, 제2 서브 화소(SP2)들에 접속된 제2 전원 라인(VDDL2)에 공급되는 제1-2 전원전압, 및 제3 서브 화소(SP3)들에 접속된 제3 전원 라인(VDDL3)에 공급되는 제1-3 전원전압은 서로 다르게 설정될 수 있다.The optical compensation method according to the first embodiment shown in FIG. 11 can be performed for each sub-pixel. In this case, as shown in FIG. 6, the first power line VDDL1 connected to the first sub- A first power supply voltage supplied to the second power supply line VDDL2 connected to the second subpixels SP2 and a second power supply voltage VDDL2 supplied to the third subpixel SP3, The first to third power supply voltages supplied to the third power supply line VDDL3 may be set to be different from each other.

도 13은 저휘도 모드에서 전원전압과 저휘도 비디오 데이터를 설정하기 위한 광학 보상 방법의 제2 실시예를 보여주는 흐름도이다.13 is a flowchart showing a second embodiment of the optical compensation method for setting the power supply voltage and the low-luminance video data in the low luminance mode.

도 13을 참조하면, 첫 번째로, 데이터 전압을 제1 전압 값으로 설정하고, 전원전압을 최솟값으로 설정하여 표시패널(10)에 공급한다. 전원전압은 최솟값으로 설정하는 것이 바람직하나, 이에 한정되지 않는다.Referring to FIG. 13, first, the data voltage is set to a first voltage value and the power voltage is set to a minimum value to be supplied to the display panel 10. The power supply voltage is preferably set to the minimum value, but is not limited thereto.

최솟값의 전원전압에 따른 구동 트랜지스터(DT)의 드레인-소스간 전류 곡선은 도 14a와 같이 도시될 수 있다. 도 14a 및 도 14b에서는 제1 전압 값의 데이터 전압이 구동 트랜지스터(DT)의 소스 전극에 인가되는 경우 구동 트랜지스터(DT)의 게이트-소스간 전압을 "V1"으로 도시하였다. (도 13의 S301)The drain-source current curve of the driving transistor DT according to the power supply voltage of the minimum value can be shown in Fig. 14A. 14A and 14B, the gate-source voltage of the driving transistor DT is shown as " V1 " when the data voltage of the first voltage value is applied to the source electrode of the driving transistor DT. (S301 in Fig. 13)

두 번째로, 제1 전압 값의 데이터 전압과 최솟값의 전원전압에 의해 표시패널(10)이 표시하는 화상의 휘도가 제1 휘도 값 이상인지를 판단한다. (도 13의 S302)Second, it is determined whether the luminance of the image displayed on the display panel 10 is equal to or greater than the first luminance value by the data voltage of the first voltage value and the power supply voltage of the minimum value. (S302 in Fig. 13)

세 번째로, 표시패널(10)이 표시하는 화상의 휘도가 제1 휘도 값보다 작다면, 전원전압을 제1 전압만큼 높인다. 그리고 나서, 제1 전압 값의 데이터 전압과 제1 전압만큼 높인 전원전압에 의해 표시패널(10)이 표시하는 화상의 휘도가 제1 휘도 값 이상인지를 다시 판단한다. (도 13의 S303)Thirdly, if the luminance of the image displayed by the display panel 10 is smaller than the first luminance value, the power supply voltage is raised by the first voltage. Then, it is determined again whether the luminance of the image displayed on the display panel 10 is equal to or higher than the first luminance value by the data voltage of the first voltage value and the power supply voltage which is higher than the first voltage. (S303 in Fig. 13)

네 번째로, 표시패널(10)이 표시하는 화상의 휘도가 제1 휘도 값 이상이 될 때까지 S303 단계는 반복될 수 있으며, 표시패널(10)이 표시하는 화상의 휘도가 제1 휘도 값 이상인 경우, 현재 전원전압을 저휘도 모드에서 공급되는 제2 전원전압(VDD2)으로 설정한다.Fourth, the step S303 may be repeated until the luminance of the image displayed on the display panel 10 becomes equal to or greater than the first luminance value. If the luminance of the image displayed by the display panel 10 is not less than the first luminance value , The current power supply voltage is set to the second power supply voltage VDD2 supplied in the low brightness mode.

제2 전원전압에 따른 구동 트랜지스터(DT)의 드레인-소스간 전류 곡선은 도 14b와 같이 도시될 수 있다. 도 14a와 도 14b와 같이 전원전압을 높이는 경우, 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)의 최댓값이 높아질 수 있다. (도 13의 S304)The drain-source current curve of the driving transistor DT according to the second power supply voltage can be shown in Fig. 14B. When the power supply voltage is increased as shown in Figs. 14A and 14B, the maximum value of the drain-source current Ids of the driving transistor DT can be increased. (S304 in Fig. 13)

다섯 번째로, 제1 전압 값의 데이터 전압과 제2 전원전압(VDD2)에 의해 표시패널(10)이 표시하는 화상의 휘도가 제2 휘도 값 이하인지를 판단한다. (도 13의 S305)Fifth, it is determined whether the luminance of the image displayed on the display panel 10 by the data voltage of the first voltage value and the second power supply voltage VDD2 is equal to or less than the second luminance value. (S305 in Fig. 13)

여섯 번째로, 표시패널(10)이 표시하는 화상의 휘도가 제2 휘도 값 이상이라면, 데이터 전압을 제2 전압만큼 낮춘다. 그리고 나서, 제2 전압만큼 낮춰진 데이터 전압과 제2 전원전압(VDD2)에 의해 표시패널(10)이 표시하는 화상의 휘도가 제2 휘도 값 이하인지를 다시 판단한다. (도 13의 S306)Sixth, if the luminance of the image displayed by the display panel 10 is equal to or greater than the second luminance value, the data voltage is lowered by the second voltage. Then, it is again determined whether the luminance of the image displayed on the display panel 10 by the second power supply voltage VDD2 and the data voltage lowered by the second voltage is equal to or less than the second luminance value. (S306 in Fig. 13)

일곱 번째로, 표시패널(10)이 표시하는 화상의 휘도가 제2 휘도 값 이하가 될 때까지 S306 단계는 반복될 수 있으며, 표시패널(10)이 표시하는 화상의 휘도가 제2 휘도 값 이하인 경우, 현재 데이터 전압을 저휘도 데이터 전압의 최솟값으로 설정한다. (도 13의 S307)Seventh, the step S306 may be repeated until the luminance of the image displayed on the display panel 10 becomes the second luminance value or less, and the luminance of the image displayed by the display panel 10 is the second luminance value or less , The current data voltage is set to the minimum value of the low luminance data voltage. (S307 in Fig. 13)

이상에서 살펴본 바와 같이, 본 명세서의 실시예는 제2 전원전압(VDD2)과 저휘도 데이터 전압의 최솟값을 설정할 수 있으며, 이에 따라 구동 트랜지스터(DT)의 드레인-소스간 전류 곡선을 조정할 수 있으므로, 구동 트랜지스터(DT)가 드레인-소스간 전류(Ids)의 곡선의 A% 이상의 포화 구간에서 동작하도록 할 수 있다.As described above, in the embodiment of the present invention, the minimum value of the second power supply voltage VDD2 and the low brightness data voltage can be set. Accordingly, the drain-source current curve of the driving transistor DT can be adjusted, The driving transistor DT can be operated in a saturation period of A% or more of the curve of the drain-source current Ids.

한편, 도 13에 도시된 제2 실시예에 따른 광학 보상 방법은 서브 화소 별로 실시될 수 있으며, 이 경우 도 6과 같이 제1 서브 화소(SP1)들에 접속된 제1 전원 라인(VDDL1)에 공급되는 제1-1 전원전압, 제2 서브 화소(SP2)들에 접속된 제2 전원 라인(VDDL2)에 공급되는 제1-2 전원전압, 및 제3 서브 화소(SP3)들에 접속된 제3 전원 라인(VDDL3)에 공급되는 제1-3 전원전압은 서로 다르게 설정될 수 있다.The optical compensation method according to the second embodiment shown in FIG. 13 can be performed for each sub-pixel. In this case, as shown in FIG. 6, the first power line VDDL1 connected to the first sub- A first power supply voltage supplied to the second power supply line VDDL2 connected to the second subpixels SP2 and a second power supply voltage VDDL2 supplied to the third subpixel SP3, The first to third power supply voltages supplied to the third power supply line VDDL3 may be set to be different from each other.

도 15는 저휘도 모드에서 전원전압과 저휘도 비디오 데이터를 설정하기 위한 광학 보상 방법의 제3 실시예를 보여주는 흐름도이다.15 is a flowchart showing a third embodiment of the optical compensation method for setting the power supply voltage and the low-luminance video data in the low luminance mode.

도 15를 참조하면, 첫 번째로, 전원전압을 최댓값 또는 최솟값으로 설정하고, 제1 데이터 전압을 공급하는 경우 표시패널(10)의 휘도와 제2 데이터 전압을 공급하는 경우 표시패널(10)의 휘도가 제3 휘도 값 이하인지를 판단한다. 제2 데이터 전압은 제1 데이터 전압보다 높은 전압일 수 있다.15, when the power voltage is set to the maximum value or the minimum value and the luminance of the display panel 10 and the second data voltage are supplied when the first data voltage is supplied, It is determined whether the luminance is equal to or less than the third luminance value. The second data voltage may be a voltage higher than the first data voltage.

도 16a에서는 전원전압을 최댓값으로 설정한 경우 구동 트랜지스터(DT)의 드레인-소스간 전류 곡선을 도시하였다. 도 16a 및 도 16b에서는 제1 데이터 전압이 구동 트랜지스터(DT)의 소스 전극에 인가되는 경우 구동 트랜지스터(DT)의 게이트-소스간 전압을 "Vdata1", 제2 데이터 전압이 구동 트랜지스터(DT)의 소스 전극에 인가되는 경우 구동 트랜지스터(DT)의 게이트-소스간 전압을 "Vdata2"로 도시하였다. (도 15의 S401)16A shows the drain-source current curve of the driving transistor DT when the power supply voltage is set at the maximum value. 16A and 16B, when the first data voltage is applied to the source electrode of the driving transistor DT, the gate-source voltage of the driving transistor DT is set to "Vdata1", the second data voltage is applied to the source electrode of the driving transistor DT And the gate-source voltage of the driving transistor DT when applied to the source electrode is shown as " Vdata2 ". (S401 in Fig. 15)

두 번째로, 표시패널(10)의 휘도 차이가 제3 휘도 값보다 크다면, 전원전압을 제1 전압만큼 높이거나 낮춘다. 전원전압을 최댓값으로 설정한 경우에는 전원전압을 제1 전압만큼 낮추며, 전원전압을 최솟값으로 설정한 경우에는 전원전압을 높인다.Secondly, if the luminance difference of the display panel 10 is larger than the third luminance value, the power supply voltage is raised or lowered by the first voltage. When the power supply voltage is set to the maximum value, the power supply voltage is lowered by the first voltage, and when the power supply voltage is set to the minimum value, the power supply voltage is increased.

그리고 나서, 제1 데이터 전압을 공급하는 경우 표시패널(10)의 휘도와 제2 데이터 전압을 공급하는 경우 표시패널(10)의 휘도가 제3 휘도 값 이하인지를 판단한다. (도 15의 S402) Then, when supplying the first data voltage, it is determined whether the luminance of the display panel 10 and the second data voltage are less than or equal to the third luminance value. (S402 in Fig. 15)

세 번째로, 표시패널(10)의 휘도 차이가 제3 휘도 값 이하가 될 때까지 S402 단계는 반복될 수 있으며, 표시패널(10)의 휘도 차이가 제3 휘도 값 이하인 경우, 현재 전원전압을 저휘도 모드에서 공급되는 제2 전원전압(VDD2)으로 설정한다.Thirdly, the step S402 may be repeated until the luminance difference of the display panel 10 becomes equal to or less than the third luminance value. If the luminance difference of the display panel 10 is equal to or less than the third luminance value, And is set to the second power supply voltage VDD2 supplied in the low brightness mode.

제2 전원전압에 따른 구동 트랜지스터(DT)의 드레인-소스간 전류 곡선은 도 16b와 같이 도시될 수 있다. 도 16a와 도 16b와 같이 전원전압을 낮추는 경우, 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)의 최댓값이 낮아질 수 있다. (도 15의 S403)The drain-source current curve of the driving transistor DT according to the second power supply voltage can be shown as in FIG. 16B. When the power supply voltage is lowered as shown in Figs. 16A and 16B, the maximum value of the drain-source current Ids of the driving transistor DT can be lowered. (S403 in Fig. 15)

네 번째로, 제1 데이터 전압과 제2 전원전압(VDD2)에 의해 표시패널(10)이 표시하는 화상의 휘도가 제2 휘도 값 이하인지를 판단한다. (도 15의 S404)Fourth, it is determined whether the luminance of the image displayed on the display panel 10 by the first data voltage and the second power supply voltage VDD2 is equal to or less than the second luminance value. (S404 in Fig. 15)

다섯 번째로, 표시패널(10)이 표시하는 화상의 휘도가 제2 휘도 값 이상이라면, 데이터 전압을 제2 전압만큼 낮춘다. 그리고 나서, 제2 전압만큼 낮춰진 데이터 전압과 제2 전원전압(VDD2)에 의해 표시패널(10)이 표시하는 화상의 휘도가 제2 휘도 값 이하인지를 다시 판단한다. (도 15의 S405)Fifth, if the luminance of the image displayed by the display panel 10 is equal to or greater than the second luminance value, the data voltage is lowered by the second voltage. Then, it is again determined whether the luminance of the image displayed on the display panel 10 by the second power supply voltage VDD2 and the data voltage lowered by the second voltage is equal to or less than the second luminance value. (S405 in Fig. 15)

여섯 번째로, 표시패널(10)이 표시하는 화상의 휘도가 제2 휘도 값 이하가 될 때까지 S405 단계는 반복될 수 있으며, 표시패널(10)이 표시하는 화상의 휘도가 제2 휘도 값 이하인 경우, 현재 데이터 전압을 저휘도 데이터 전압의 최솟값으로 설정한다. (도 15의 S406)Sixth, the step S405 can be repeated until the luminance of the image displayed on the display panel 10 becomes the second luminance value or less. If the luminance of the image displayed by the display panel 10 is the second luminance value or less , The current data voltage is set to the minimum value of the low luminance data voltage. (S406 in Fig. 15)

이상에서 살펴본 바와 같이, 본 명세서의 실시예는 제2 전원전압(VDD2)과 저휘도 데이터 전압의 최솟값을 설정할 수 있으며, 이에 따라 구동 트랜지스터(DT)의 드레인-소스간 전류 곡선을 조정할 수 있으므로, 구동 트랜지스터(DT)가 드레인-소스간 전류(Ids)의 곡선의 A% 이상의 포화 구간에서 동작하도록 할 수 있다.As described above, in the embodiment of the present invention, the minimum value of the second power supply voltage VDD2 and the low brightness data voltage can be set. Accordingly, the drain-source current curve of the driving transistor DT can be adjusted, The driving transistor DT can be operated in a saturation period of A% or more of the curve of the drain-source current Ids.

한편, 도 15에 도시된 제3 실시예에 따른 광학 보상 방법은 서브 화소 별로 실시될 수 있으며, 이 경우 도 6과 같이 제1 서브 화소(SP1)들에 접속된 제1 전원 라인(VDDL1)에 공급되는 제2-1 전원전압, 제2 서브 화소(SP2)들에 접속된 제2 전원 라인(VDDL2)에 공급되는 제2-2 전원전압, 및 제3 서브 화소(SP3)들에 접속된 제3 전원 라인(VDDL3)에 공급되는 제2-3 전원전압은 서로 다르게 설정될 수 있다.The optical compensation method according to the third embodiment shown in FIG. 15 can be performed for each sub-pixel. In this case, as shown in FIG. 6, the first power line VDDL1 connected to the first sub- A second power supply voltage supplied to the second power supply line VDDL2 connected to the second subpixels SP2, and a second power supply voltage VDDL2 supplied to the third subpixels SP3, The second to third power supply voltages supplied to the third power supply line VDDL3 may be set to be different from each other.

이상에서 살펴본 바와 같이, 본 명세서의 실시예는 저휘도 모드에서 비디오 데이터를 저휘도 비디오 데이터로 변환하고, 전원전압을 일반 모드보다 낮게 공급한다. 저휘도 비디오 데이터의 데이터 전압 범위는 비디오 데이터의 데이터 전압 범위보다 좁다. 이로 인해, 본 명세서의 실시예는 구동 트랜지스터가 드레인-소스간 전류의 곡선의 A% 이상의 포화 구간에서 동작하도록 제어할 수 있다. 그 결과, 저휘도 모드에서 화소가 블랙 계조를 표시하다가 화이트 계조를 표시하는 경우 온 바이어스 스트레스에 의해 구동 트랜지스터의 드레인-소스간 전류의 곡선이 변화하더라도 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)의 변화 폭을 최소화할 수 있다 . 따라서, 본 명세서의 실시예는 화소가 블랙 계조를 표시하다가 화이트 계조를 표시하더라도 화이트 계조를 표시하는 첫 번째 프레임 동안 원하는 휘도로 발광할 수 있으므로, 구동 트랜지스터의 히스테리시스 특성으로 인한 DFF 현상을 개선할 수 있다.As described above, the embodiment of the present invention converts video data into low luminance video data in the low luminance mode and supplies the power supply voltage lower than the normal mode. The data voltage range of the low-luminance video data is narrower than the data voltage range of the video data. As a result, the embodiment of the present disclosure can control the driving transistor to operate in a saturation interval of A% or more of the curve of the drain-source current. As a result, even when the curve of the drain-source current of the driving transistor changes due to the on-bias stress when the pixel displays the black gradation while displaying the white gradation in the low luminance mode, the drain- Ids) can be minimized. Therefore, the embodiment of the present invention can improve the DFF phenomenon due to the hysteresis characteristic of the driving transistor since the pixel can emit light with a desired luminance during the first frame displaying the white gradation even if the pixel displays the black gradation and displays the white gradation have.

본 명세서의 실시예에 따른 발광 표시장치에 있어서, 발광 표시장치는 복수의 서브 화소들, 및 복수의 서브 화소들에 접속된 전원 라인을 포함하는 표시패널, 및 전원 라인에 전원전압을 공급하는 전원 공급부를 구비하고, 전원 공급부는, 일반 모드에서 제1 전원전압을 상기 전원 라인에 공급하며, 일반 모드보다 낮은 주파수와 낮은 휘도로 구동하는 저휘도 모드에서 제1 전원전압보다 낮은 제2 전원전압을 상기 전원 라인에 공급한다.In the light emitting display according to the embodiment of the present invention, the light emitting display includes a display panel including a plurality of sub pixels and a power supply line connected to the plurality of sub pixels, and a power supply Wherein the power supply unit supplies the first power supply voltage to the power supply line in the normal mode and the second power supply voltage lower than the first power supply voltage in the low brightness mode driven by the lower frequency and the lower brightness than the normal mode To the power supply line.

전원 공급부는 일반 모드보다 낮은 주파수로 구동하는 저주파수 모드에서 제1 전원전압을 전원 라인에 공급할 수 있다.The power supply unit can supply the first power supply voltage to the power supply line in the low frequency mode driving at a lower frequency than the normal mode.

복수의 서브 화소들은 제1 서브 화소들, 제2 서브 화소들, 및 제3 서브 화소들을 포함하고, 전원 라인은 제1 서브 화소들에 접속된 제1 전원 라인, 제2 서브 화소들에 접속된 제2 전원 라인, 및 제3 서브 화소들에 접속된 제3 전원 라인을 포함할 수 있다.The plurality of sub-pixels include first sub-pixels, second sub-pixels, and third sub-pixels. The power source line includes a first power source line connected to the first sub-pixels, A second power supply line, and a third power supply line connected to the third sub-pixels.

전원 공급부는, 저휘도 모드에서 제1 전원 라인에 제2-1 전원전압을 공급할 수 있고, 제2 전원 라인에 제2-2 전원전압을 공급하며, 제3 전원 라인에 제2-3 전원전압을 공급할 수 있고, 제2-1 전원전압, 제2-2 전원전압, 및 제2-3 전원전압은 제1 전원전압보다 낮을 수 있다.The power supply unit supplies the second power supply voltage to the first power supply line in the low brightness mode, supplies the second power supply voltage to the second power supply line, and supplies the second power supply voltage to the third power supply line, And the second-first power-supply voltage, the second-second power-supply voltage, and the second-third power-supply voltage may be lower than the first power-supply voltage.

전원 공급부는, 일반 모드에서 제1 전원 라인에 제1-1 전원전압을 공급할 수 있고, 제2 전원 라인에 제1-2 전원전압을 공급할 수 있으며, 제3 전원 라인에 제1-3 전원전압을 공급할 수 있고, 제2-1 전원전압은 제1-1 전원전압보다 낮을 수 있으며, 제2-2 전원전압은 제1-2 전원전압보다 낮을 수 있고, 제2-3 전원전압은 제1-3 전원전압보다 낮을 수 있다.The power supply unit can supply the first power supply voltage to the first power supply line in the normal mode and can supply the first and second power supply voltages to the second power supply line, The second power supply voltage may be lower than the first power supply voltage, the second power supply voltage may be lower than the first power supply voltage, and the second power supply voltage may be lower than the first power supply voltage, -3 power supply voltage.

발광 표시장치는, 비디오 데이터 또는 저휘도 비디오 데이터를 데이터 전압들로 변환하여 표시패널의 데이터 라인들에 공급하는 데이터 구동부, 스캔 제어 신호에 따라 스캔 신호들을 생성하여 표시패널의 스캔 라인들에 공급하는 스캔 구동부, 및 데이터 구동부에 비디오 데이터 또는 저휘도 비디오 데이터를 공급하고, 스캔 구동부에 스캔 제어 신호를 공급하는 타이밍 제어부, 및 비디오 데이터에 대응되는 저휘도 비디오 데이터를 저장하는 룩-업 테이블을 더 구비할 수 있다.The light emitting display includes a data driver for converting video data or low brightness video data into data voltages and supplying the data voltages to the data lines of the display panel, a scan driver for generating scan signals according to the scan control signals and supplying the scan signals to the scan lines of the display panel A timing controller for supplying video data or low-luminance video data to the scan driver and the data driver and supplying a scan control signal to the scan driver, and a look-up table for storing the low-luminance video data corresponding to the video data can do.

저휘도 비디오 데이터의 범위는 비디오 데이터의 범위보다 좁을 수 있다.The range of the low-luminance video data may be narrower than the range of the video data.

타이밍 제어부는 저휘도 모드에서 룩-업 테이블을 이용하여 비디오 데이터를 저휘도 비디오 데이터로 변환하고, 일반 모드와 저주파수 모드에서 비디오 데이터를 데이터 구동부에 공급하며, 저휘도 모드에서 저휘도 비디오 데이터를 데이터 구동부에 공급할 수 있다.The timing controller converts the video data into the low luminance video data using the look-up table in the low luminance mode, supplies the video data to the data driver in the normal mode and the low frequency mode, Can be supplied to the driving unit.

타이밍 제어부는, 비디오 데이터의 영상이 정지 영상이 아닌 경우 데이터 구동부와 스캔 구동부를 일반 모드로 구동할 수 있고, 비디오 데이터의 영상이 정지 영상이고 비디오 데이터의 평균 화상 레벨이 기준 값 이상인 경우 데이터 구동부와 스캔 구동부를 저주파수 모드로 구동할 수 있으며, 비디오 데이터의 영상이 정지 영상이고 평균 화상 레벨이 기준 값보다 작은 경우 데이터 구동부와 스캔 구동부를 저휘도 모드로 구동할 수 있다.The timing controller may drive the data driver and the scan driver in a normal mode if the video data is not a still image. If the video data is a still image and the average picture level of the video data is equal to or greater than a reference value, The scan driver can be driven in a low frequency mode and the data driver and the scan driver can be driven in the low luminance mode when the video data is a still image and the average picture level is smaller than the reference value.

타이밍 제어부는, 일반 모드에서 데이터 구동부와 스캔 구동부를 제1 주파수로 제어할 수 있고, 저주파수 모드와 저휘도 모드에서 데이터 구동부와 스캔 구동부를 제1 주파수보다 낮은 제2 주파수로 구동할 수 있다.The timing controller may control the data driver and the scan driver at a first frequency in the normal mode and may drive the data driver and the scan driver at a second frequency lower than the first frequency in the low frequency mode and the low brightness mode.

데이터 라인들, 스캔 라인들, 및 데이터 라인들과 스캔 라인들의 교차 영역들에 배치되는 화소들을 포함하는 표시패널을 구비할 수 있고, 화소는, 게이트-소스간 전압에 따라 드레인-소스간 전류를 제어하는 구동 트랜지스터, 및 구동 트랜지스터의 드레인-소스간 전류에 따라 발광하는 유기발광소자를 포함하고, 구동 트랜지스터는 게이트-소스간 전압에 따른 드레인-소스간 전류 곡선의 A(A는 양의 정수)% 이상의 포화 구간에서 동작할 수 있다.And a display panel including data lines, scan lines, and pixels disposed at intersecting areas of the data lines and the scan lines, and the pixel may include a drain-source current according to a gate-source voltage (A is a positive integer) of the drain-source current curve according to the gate-source voltage, and the organic EL element emits light according to the drain-source current of the driving transistor. % ≪ / RTI > saturation interval.

A% 이상의 포화 구간은 80% 이상의 포화 구간일 수 있다.The saturation region of A% or more may be a saturation region of 80% or more.

본 명세서의 실시예에 따른 복수의 서브 화소들이 구동하기 위한 스캔 구동부 및 데이터 구동부에 타이밍 신호를 제공하는 타이밍 제어부를 포함하는 발광 표시장치의 구동방법에 있어서, 발광 표시장치의 구동방법은 타이밍 제어부가 비디오 데이터의 영상이 정지 영상인지 아닌지를 판단하는 단계, 및 타이밍 제어부가 비디오 데이터의 영상이 정지 영상이고 평균 화상 레벨이 기준 값 이상인지 또는 기준 값보다 작은지를 판단하는 단계를 포함한다.A method of driving a light emitting display including a scan driver for driving a plurality of sub-pixels according to an embodiment of the present invention and a timing controller for providing a timing signal to the data driver, Determining whether an image of the video data is a still image or not, and determining whether the image of the video data is a still image and an average image level is equal to or greater than a reference value or less than a reference value.

발광 표시장치의 구동방법은 타이밍 제어부가 상기 비디오 데이터의 영상이 정지 영상이 아닌 경우 일반 모드로 판단하는 단계, 및 일반 모드에서 전원 공급부는 복수의 서브 화소들에 전원전압을 제공하는 전원 라인에 제1 전원전압을 공급하는 단계를 더 포함할 수 있다.A method of driving a light emitting display device includes the steps of: when the timing controller determines that the video data is not a still image, determining a normal mode; and in a normal mode, the power supply unit supplies a power supply voltage to a plurality of sub- And supplying the one power supply voltage.

발광 표시장치의 구동방법은 타이밍 제어부가 비디오 데이터의 영상이 정지 영상이고 평균 화상 레벨이 기준 값보다 작은 경우, 일반 모드보다 낮은 주파수와 낮은 휘도로 구동하는 저휘도 모드로 판단하는 단계, 및 전원 공급부가 저휘도 모드에서 제1 전원전압보다 낮은 제2 전원전압을 전원 라인에 공급하는 단계를 더 포함할 수 있다.A method of driving a light emitting display includes the steps of determining a low luminance mode to be driven with a lower frequency and a lower luminance than a normal mode when a video image of the video data is a still image and an average picture level is smaller than a reference value, And supplying a second power source voltage lower than the first power source voltage to the power source line in the additional low brightness mode.

발광 표시장치의 구동방법은 타이밍 제어부가 비디오 데이터의 영상이 정지 영상이고 평균 화상 레벨이 기준 값 이상인 경우, 일반 모드보다 낮은 주파수로 구동하는 저주파수 모드로 판단하는 단계를 더 포함할 수 있다.The driving method of the light emitting display device may further include a step of determining the low frequency mode to be driven at a lower frequency than the normal mode when the video data of the video data is a still image and the average picture level is equal to or greater than a reference value.

발광 표시장치의 구동방법은 저휘도 모드에서 비디오 데이터를 저휘도 비디오 데이터로 변환하는 단계를 더 포함할 수 있다.The driving method of the light emitting display may further include a step of converting the video data into the low luminance video data in the low luminance mode.

저휘도 비디오 데이터의 범위는 비디오 데이터의 범위보다 좁을 수 있다.The range of the low-luminance video data may be narrower than the range of the video data.

발광 표시장치의 구동방법은 타이밍 제어부가 일반 모드와 저주파수 모드에서 복수의 서브 화소들을 구비하는 표시패널을 제1 주파수로 구동하는 단계, 및 타이밍 제어부가 저휘도 모드에서 표시패널을 제1 주파수보다 낮은 제2 주파수로 구동하는 단계를 더 포함할 수 있다.A method of driving a light emitting display includes the steps of: driving a display panel having a plurality of sub-pixels in a normal mode and a low-frequency mode by a timing control unit at a first frequency; and driving the display panel in a low- And driving at a second frequency.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in detail with reference to the accompanying drawings, it is to be understood that the present invention is not limited to those embodiments and various changes and modifications may be made without departing from the scope of the present invention. . Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of protection of the present invention should be construed according to the claims, and all technical ideas within the scope of equivalents should be interpreted as being included in the scope of the present invention.

10: 표시패널 20: 통합 구동부
21: 타이밍 제어부 22: 데이터 구동부
30: 스캔 구동부 40: 발광 제어 구동부
50: 전원 공급부 60: 룩-업 테이블
70: 회로보드 P: 화소
SP1: 제1 서브 화소 SP2: 제2 서브 화소
SP3: 제3 서브 화소 DT: 구동 트랜지스터
OLED: 유기발광 다이오드 C: 커패시터
ST1: 제1 트랜지스터 ST2: 제2 트랜지스터
ST3: 제3 트랜지스터 ST4: 제4 트랜지스터
ST5: 제5 트랜지스터 VDDL1: 제1 전원 라인
VDDL2: 제2 전원 라인 VDDL3: 제3 전원 라인
VSSL: 저전위 라인10: display panel 20: integrated driver
21: timing control section 22: data driving section
30: scan driver 40: emission control driver
50: power supply unit 60: look-up table
70: circuit board P: pixel
SP1: first sub-pixel SP2: second sub-pixel
SP3: third sub-pixel DT: driving transistor
OLED: Organic Light Emitting Diode C: Capacitor
ST1: first transistor ST2: second transistor
ST3: third transistor ST4: fourth transistor
ST5: fifth transistor VDDL1: first power supply line
VDDL2: second power supply line VDDL3: third power supply line
VSSL: low potential line

Claims (19)

복수의 서브 화소들, 및 상기 복수의 서브 화소들에 접속된 전원 라인을 포함하는 표시패널; 및
상기 전원 라인에 전원전압을 공급하는 전원 공급부를 구비하고,
상기 전원 공급부는,
일반 모드에서 제1 전원전압을 상기 전원 라인에 공급하며,
상기 일반 모드보다 낮은 주파수와 낮은 휘도로 구동하는 저휘도 모드에서 상기 제1 전원전압보다 낮은 제2 전원전압을 상기 전원 라인에 공급하는 것을 특징으로 하는 발광 표시장치.A display panel including a plurality of sub-pixels, and a power supply line connected to the plurality of sub-pixels; And
And a power supply unit for supplying a power supply voltage to the power supply line,
The power supply unit,
Supplying a first power supply voltage to the power supply line in a normal mode,
And supplies a second power source voltage lower than the first power source voltage to the power source line in a low brightness mode driven by a lower frequency and a lower brightness than the normal mode. 제 1 항에 있어서,
상기 전원 공급부는 상기 일반 모드보다 낮은 주파수로 구동하는 저주파수 모드에서 상기 제1 전원전압을 상기 전원 라인에 공급하는 것을 특징으로 하는 발광 표시장치.The method according to claim 1,
Wherein the power supply unit supplies the first power supply voltage to the power supply line in a low frequency mode that is driven at a lower frequency than the normal mode. 제 1 항에 있어서,
상기 복수의 서브 화소들은 제1 서브 화소들, 제2 서브 화소들, 및 제3 서브 화소들을 포함하고,
상기 전원 라인은 상기 제1 서브 화소들에 접속된 제1 전원 라인, 상기 제2 서브 화소들에 접속된 제2 전원 라인, 및 상기 제3 서브 화소들에 접속된 제3 전원 라인을 포함하는 것을 특징으로 하는 발광 표시장치.The method according to claim 1,
The plurality of sub-pixels include first sub-pixels, second sub-pixels, and third sub-pixels,
The power source line may include a first power source line connected to the first sub-pixels, a second power source line connected to the second sub-pixels, and a third power source line connected to the third sub-pixels Emitting display device. 제 3 항에 있어서,
상기 전원 공급부는,
상기 저휘도 모드에서 상기 제1 전원 라인에 제2-1 전원전압을 공급하고, 상기 제2 전원 라인에 제2-2 전원전압을 공급하며, 상기 제3 전원 라인에 상기 제2-3 전원전압을 공급하고,
상기 제2-1 전원전압, 상기 제2-2 전원전압, 및 상기 제2-3 전원전압은 상기 제1 전원전압보다 낮은 것을 특징으로 하는 발광 표시장치.The method of claim 3,
The power supply unit,
A second power supply line for supplying a second power supply voltage to the first power supply line in the low brightness mode, a second power supply voltage for the second power supply line, Respectively,
Wherein the second power supply voltage, the second power supply voltage, and the second power supply voltage are lower than the first power supply voltage. 제 4 항에 있어서,
상기 전원 공급부는,
상기 일반 모드에서 상기 제1 전원 라인에 제1-1 전원전압을 공급하고, 상기 제2 전원 라인에 제1-2 전원전압을 공급하며, 상기 제3 전원 라인에 상기 제1-3 전원전압을 공급하고,
상기 제2-1 전원전압은 상기 제1-1 전원전압보다 낮으며, 상기 제2-2 전원전압은 상기 제1-2 전원전압보다 낮고, 상기 제2-3 전원전압은 상기 제1-3 전원전압보다 낮은 것을 특징으로 하는 발광 표시장치.5. The method of claim 4,
The power supply unit,
Wherein the first power supply line supplies the first power supply voltage to the first power supply line, the first power supply voltage to the second power supply line, and the third power supply voltage to the third power supply line Supply,
Wherein the second power supply voltage is lower than the first power supply voltage, the second power supply voltage is lower than the first power supply voltage, And the power supply voltage is lower than the power supply voltage. 제 2 항에 있어서,
비디오 데이터 또는 저휘도 비디오 데이터를 데이터 전압들로 변환하여 상기 표시패널의 데이터 라인들에 공급하는 데이터 구동부;
스캔 제어 신호에 따라 스캔 신호들을 생성하여 상기 표시패널의 스캔 라인들에 공급하는 스캔 구동부; 및
상기 데이터 구동부에 상기 비디오 데이터 또는 상기 저휘도 비디오 데이터를 공급하고, 상기 스캔 구동부에 상기 스캔 제어 신호를 공급하는 타이밍 제어부; 및
상기 비디오 데이터에 대응되는 상기 저휘도 비디오 데이터를 저장하는 룩-업 테이블을 더 구비하는 발광 표시장치.3. The method of claim 2,
A data driver for converting video data or low-luminance video data into data voltages and supplying the data voltages to data lines of the display panel;
A scan driver for generating scan signals according to a scan control signal and supplying the scan signals to the scan lines of the display panel; And
A timing controller for supplying the video data or the low luminance video data to the data driver and supplying the scan control signal to the scan driver; And
And a look-up table for storing the low-luminance video data corresponding to the video data. 제 6 항에 있어서,
상기 저휘도 비디오 데이터의 범위는 상기 비디오 데이터의 범위보다 좁은 것을 특징으로 하는 발광 표시장치.The method according to claim 6,
And the range of the low-luminance video data is narrower than the range of the video data. 제 6 항에 있어서,
상기 타이밍 제어부는 상기 저휘도 모드에서 상기 룩-업 테이블을 이용하여 상기 비디오 데이터를 상기 저휘도 비디오 데이터로 변환하고, 상기 일반 모드와 상기 저주파수 모드에서 상기 비디오 데이터를 상기 데이터 구동부에 공급하며, 상기 저휘도 모드에서 상기 저휘도 비디오 데이터를 상기 데이터 구동부에 공급하는 것을 특징으로 하는 발광 표시장치.The method according to claim 6,
Wherein the timing controller converts the video data into the low luminance video data using the look-up table in the low luminance mode, supplies the video data in the normal mode and the low frequency mode to the data driver, And supplies the low-luminance video data to the data driver in the low-luminance mode. 제 6 항에 있어서,
상기 타이밍 제어부는,
상기 비디오 데이터의 영상이 정지 영상이 아닌 경우 상기 데이터 구동부와 상기 스캔 구동부를 상기 일반 모드로 구동하고, 상기 비디오 데이터의 영상이 상기 정지 영상이고 상기 비디오 데이터의 평균 화상 레벨이 기준 값 이상인 경우 상기 데이터 구동부와 상기 스캔 구동부를 상기 저주파수 모드로 구동하며, 상기 비디오 데이터의 영상이 정지 영상이고 상기 평균 화상 레벨이 상기 기준 값보다 작은 경우 상기 데이터 구동부와 상기 스캔 구동부를 상기 저휘도 모드로 구동하는 것을 특징으로 하는 발광 표시장치.The method according to claim 6,
Wherein the timing control unit comprises:
Wherein the control unit drives the data driver and the scan driver in the normal mode when the image of the video data is not a still image, and when the image of the video data is the still image and the average image level of the video data is the reference value or more, And drives the data driver and the scan driver in the low luminance mode when the image of the video data is a still image and the average picture level is smaller than the reference value . 제 9 항에 있어서,
상기 타이밍 제어부는,
상기 일반 모드에서 상기 데이터 구동부와 상기 스캔 구동부를 제1 주파수로 제어하고, 상기 저주파수 모드와 상기 저휘도 모드에서 상기 데이터 구동부와 상기 스캔 구동부를 상기 제1 주파수보다 낮은 제2 주파수로 구동하는 것을 특징으로 하는 발광 표시장치.10. The method of claim 9,
Wherein the timing control unit comprises:
And controls the data driver and the scan driver to a first frequency in the normal mode and drives the data driver and the scan driver to a second frequency lower than the first frequency in the low frequency mode and the low brightness mode . 데이터 라인들, 스캔 라인들, 및 상기 데이터 라인들과 상기 스캔 라인들의 교차 영역들에 배치되는 화소들을 포함하는 표시패널을 구비하고,
상기 화소는,
게이트-소스간 전압에 따라 드레인-소스간 전류를 제어하는 구동 트랜지스터; 및
상기 구동 트랜지스터의 드레인-소스간 전류에 따라 발광하는 유기발광소자를 포함하고,
상기 구동 트랜지스터는 상기 게이트-소스간 전압에 따른 상기 드레인-소스간 전류 곡선의 A(A는 양의 정수)% 이상의 포화 구간에서 동작하는 것을 특징으로 하는 발광 표시장치.And a display panel including data lines, scan lines, and pixels arranged at intersections of the data lines and the scan lines,
The pixel includes:
A driving transistor for controlling the drain-source current according to the gate-source voltage; And
And an organic light emitting element which emits light in accordance with the drain-source current of the driving transistor,
Wherein the driving transistor operates in a saturation region of A (A is a positive integer)% of the drain-source current curve according to the gate-source voltage. 제 11 항에 있어서,
상기 A% 이상의 포화 구간은 80% 이상의 포화 구간인 것을 특징으로 하는 발광 표시장치.12. The method of claim 11,
And the saturation region of A% or more is a saturation region of 80% or more. 복수의 서브 화소들이 구동하기 위한 스캔 구동부 및 데이터 구동부에 타이밍 신호를 제공하는 타이밍 제어부를 포함하는 발광 표시장치의 구동방법에 있어서,
상기 타이밍 제어부가 비디오 데이터의 영상이 정지 영상인지 아닌지를 판단하는 단계; 및
상기 타이밍 제어부가 상기 비디오 데이터의 영상이 상기 정지 영상이고 상기 평균 화상 레벨이 기준 값 이상인지 또는 상기 기준 값보다 작은지를 판단하는 단계를 포함하는 발광 표시장치의 구동방법.A method of driving a light emitting display including a scan driver for driving a plurality of sub-pixels and a timing controller for providing a timing signal to a data driver,
Determining whether the image of the video data is a still image or not; And
Wherein the timing controller determines whether the image of the video data is the still image and the average image level is equal to or greater than a reference value or less than the reference value. 제 13 항에 있어서,
상기 타이밍 제어부는 상기 비디오 데이터의 영상이 정지 영상이 아닌 경우 일반 모드로 판단하는 단계; 및
상기 일반 모드에서 전원 공급부는 상기 복수의 서브 화소들에 전원전압을 제공하는 전원 라인에 제1 전원전압을 공급하는 단계를 더 포함하는 발광 표시장치의 구동방법.14. The method of claim 13,
Wherein the timing control unit determines that the video data is a normal mode if the video data is not a still image; And
Wherein the power supply unit supplies the first power source voltage to the power source line that provides the power source voltage to the plurality of sub-pixels in the normal mode. 제 14 항에 있어서,
상기 타이밍 제어부는 상기 비디오 데이터의 영상이 정지 영상이고 상기 평균 화상 레벨이 기준 값보다 작은 경우, 상기 일반 모드보다 낮은 주파수와 낮은 휘도로 구동하는 저휘도 모드로 판단하고,
상기 저휘도 모드에서 상기 전원 공급부는 상기 제1 전원전압보다 낮은 제2 전원전압을 상기 전원 라인에 공급하는 단계를 더 포함하는 발광 표시장치의 구동방법.15. The method of claim 14,
Wherein the timing controller determines the low brightness mode to be driven with a lower frequency and a lower brightness than the normal mode when the video image is a still image and the average image level is smaller than a reference value,
And the power supply unit supplies a second power supply voltage lower than the first power supply voltage to the power supply line in the low brightness mode. 제 14 항에 있어서,
상기 타이밍 제어부는 상기 비디오 데이터의 영상이 정지 영상이고 상기 평균 화상 레벨이 기준 값 이상인 경우, 상기 일반 모드보다 낮은 주파수로 구동하는 저주파수 모드로 판단하는 것을 특징으로 하는 발광 표시장치의 구동방법.15. The method of claim 14,
Wherein the timing controller determines the low frequency mode to be driven at a lower frequency than the normal mode when the image of the video data is a still image and the average image level is equal to or greater than a reference value. 제 15 항에 있어서,
상기 타이밍 제어부는 상기 저휘도 모드에서 상기 비디오 데이터를 저휘도 비디오 데이터로 변환하는 단계를 더 포함하는 발광 표시장치의 구동방법.16. The method of claim 15,
Wherein the timing control unit further comprises a step of converting the video data into low luminance video data in the low luminance mode. 제 17 항에 있어서,
상기 저휘도 비디오 데이터의 범위는 상기 비디오 데이터의 범위보다 좁은 것을 특징으로 하는 발광 표시장치의 구동방법.18. The method of claim 17,
And the range of the low-luminance video data is narrower than the range of the video data. 제 16 항에 있어서,
상기 타이밍 제어부는 상기 일반 모드와 상기 저주파수 모드에서 상기 복수의 서브 화소들을 구비하는 표시패널을 제1 주파수로 구동하는 단계; 및
상기 타이밍 제어부는 상기 저휘도 모드에서 상기 표시패널을 상기 제1 주파수보다 낮은 제2 주파수로 구동하는 단계를 더 포함하는 발광 표시장치의 구동방법.17. The method of claim 16,
Driving the display panel having the plurality of sub-pixels at a first frequency in the normal mode and the low-frequency mode; And
Wherein the timing controller further comprises driving the display panel to a second frequency lower than the first frequency in the low luminance mode.
KR1020170109663A 2017-08-29 2017-08-29 Light emitting display device and method for driving the same KR20190023632A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170109663A KR20190023632A (en) 2017-08-29 2017-08-29 Light emitting display device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170109663A KR20190023632A (en) 2017-08-29 2017-08-29 Light emitting display device and method for driving the same

Publications (1)

Publication Number Publication Date
KR20190023632A true KR20190023632A (en) 2019-03-08

Family

ID=65801200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170109663A KR20190023632A (en) 2017-08-29 2017-08-29 Light emitting display device and method for driving the same

Country Status (1)

Country Link
KR (1) KR20190023632A (en)

Similar Documents

Publication Publication Date Title
US9466243B2 (en) Compensation of threshold voltage in driving transistor of organic light emitting diode display device
TWI737214B (en) Electronic devices with low refresh rate display pixels
CN113053281B (en) Pixel driving circuit and electroluminescent display device including the same
US20180074569A1 (en) Display apparatus
KR101517035B1 (en) Organic light emitting diode display device and method of driving the same
KR102016614B1 (en) Organic light emitting display device and method for driving the same
JP5384051B2 (en) Image display device
US11380246B2 (en) Electroluminescent display device having pixel driving
KR20180036200A (en) Organic light emitting display device and method for driving the same
KR101850149B1 (en) Organic Light Emitting Diode Display Device
US11114034B2 (en) Display device
KR20150101027A (en) Organic light emitting display device
CN108231006B (en) Display device and driving method thereof
KR102574596B1 (en) Display Device And Method Of Driving The Same
KR101901757B1 (en) Organic light emitting diode display device and method of driving the same
KR101929037B1 (en) Organic light emitting diode display device
KR102188146B1 (en) Organic light emitting display device
KR101949222B1 (en) Light emitting display device and method for driving the same
KR101986657B1 (en) Organic light emitting diode display device and method of driving the same
KR101901354B1 (en) Organic light emitting diode display device
KR102338038B1 (en) Organic Light Emitting Display Device And Method Of Driving The Same
CN115602118A (en) Pixel circuit and display device including the same
KR102392710B1 (en) organic light emitting display device
KR20190023632A (en) Light emitting display device and method for driving the same
KR102316984B1 (en) Organic light emitting display device