KR20190014865A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
KR20190014865A
KR20190014865A KR1020170098925A KR20170098925A KR20190014865A KR 20190014865 A KR20190014865 A KR 20190014865A KR 1020170098925 A KR1020170098925 A KR 1020170098925A KR 20170098925 A KR20170098925 A KR 20170098925A KR 20190014865 A KR20190014865 A KR 20190014865A
Authority
KR
South Korea
Prior art keywords
substrate
electromagnetic wave
wave shielding
resin
shielding layer
Prior art date
Application number
KR1020170098925A
Other languages
Korean (ko)
Inventor
손종명
Original Assignee
주식회사 바른전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 바른전자 filed Critical 주식회사 바른전자
Priority to KR1020170098925A priority Critical patent/KR20190014865A/en
Priority to CN201810496390.4A priority patent/CN109390239A/en
Publication of KR20190014865A publication Critical patent/KR20190014865A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

The present invention relates to a method of manufacturing a semiconductor package using a release film on which an electromagnetic wave shielding layer is formed. In the present invention, by using the release film on which the electromagnetic wave shielding layer is already applied, a process of forming the electromagnetic wave shielding layer, which is performed after molding in a conventional semiconductor package process, is unnecessary. Thus, the process simplicity and productivity improvement can be promoted, and excellent electromagnetic wave shielding performance can be exhibited as well.

Description

반도체 패키지의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}[0001] METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE [0002]

본 발명은 반도체 패키지의 제조방법에 관한 것으로, 보다 상세하게는 전자파 차폐층이 형성된 이형필름을 이용하여 패키지의 전자파 차폐층 형성 구조를 새롭게 개선함으로써 공정수 및 제조비용을 절감할 수 있는 반도체 패키지의 신규 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a semiconductor package, and more particularly, to a semiconductor package capable of reducing the number of process steps and manufacturing cost by newly improving the electromagnetic wave shielding layer forming structure of a package using a release film having an electromagnetic wave shielding layer And a novel manufacturing method.

모바일 기기 성능 향상에 따른 데이터 전송 속도의 증가로 인해 전자파의 간섭영향이 증가하고 있다. 이를 해결하기 위해서, 금속캔(Metal can) 등을 전자 제품에 씌워 전자파를 차폐하는 방법을 사용하고 있다. 그러나, 모바일 기기의 소형화 및 박형화에 따른 공간적인 제약으로 인해 반도체 패키지 레벨의 전자파 차폐 방법이 점차 요구되고 있는 실정이다. Due to the increase of the data transmission speed due to the improvement of the performance of the mobile device, the influence of electromagnetic interference is increasing. In order to solve this problem, a method of shielding electromagnetic waves by covering a metal can with an electronic product is used. However, due to the space restriction due to the miniaturization and thinning of mobile devices, a method for shielding electromagnetic waves at the semiconductor package level is increasingly required.

전술한 반도체 패키지 레벨의 전자파 차폐 방법으로는, 스프레이(spray)법, 플레이팅(plating)법, 스퍼터링(sputtering)법 등이 있다. 이중에서, 스퍼터링법은 다른 방법에 비해 차폐효과가 우수하여, 현재 가장 보편적으로 양산되는 방법에 해당되나, 초기 투자비가 높아 실질적으로 Biz 진입에 어려움이 있다. 특히, 스퍼터링법에 의한 전자파 차폐 방법은 증착 공정을 진행하기 위한 일련의 증착 설비와 유닛(unit) 단위로 구성되는 패키지를 로딩/언로딩하기 위한 핸들링 시스템의 부가설비 투자가 필수적으로 요구된다. 또한 유닛 스퍼터링을 위해 링 프레임(ring frame) 상에 부착하여 반도체 패키지를 안착시키는 지그(Jig) 역할로서 폴리이미드(PI) 테이프를 사용하는데, 이러한 재료비의 소모가 상대적으로 크다. 아울러, 유닛 핸들링에 의한 시간당 생산량(UPH)이 10K 수준에 불과하다. Examples of the electromagnetic wave shielding method at the semiconductor package level include a spray method, a plating method, and a sputtering method. Among them, the sputtering method is superior in shielding effect to other methods, and it is the most commonly mass-produced method at present, but it is difficult to actually enter Biz because of high initial investment cost. Particularly, in the electromagnetic wave shielding method by the sputtering method, it is essential to invest in a series of deposition facilities for carrying out a deposition process and a handling system for loading / unloading a package composed of unit units. In addition, polyimide (PI) tape is used as a jig for attaching the semiconductor package on a ring frame for unit sputtering, which consumes a relatively large material cost. In addition, unit handling (UPH) per hour is only 10K.

따라서, 대량 생산이 용이하고 경제적이며, 전자파 차폐효과가 우수한 반도체 패키지 레벨의 신규 전자파 차폐방법의 개발이 요구되고 있는 실정이다. Therefore, there is a need to develop a new electromagnetic wave shielding method at a semiconductor package level that is easy and economical to mass-produce and has an excellent electromagnetic wave shielding effect.

본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하고자 안출된 것으로서, 종래 스퍼터링 방식 대신에 이형필름을 사용하여 몰딩하는 방식을 이용하여 경제성 및 생산성이 개선되고 반도체 패키지 레벨의 우수한 차폐성을 발휘하는 반도체 패키지의 신규 제조방법을 제공하고자 한다. DISCLOSURE Technical Problem Accordingly, the present invention has been made keeping in mind the above problems occurring in the prior art, and it is an object of the present invention to provide a semiconductor device and a method for manufacturing the semiconductor device, which can improve economical efficiency and productivity by employing a molding method using a release film instead of the conventional sputtering method, To provide a novel method of manufacturing a package.

보다 구체적으로, 본 발명에서는 전자파 차폐층이 도포된 이형필름을 사용하고, 이와 더불어 몰딩되는 피대상물로서 반도체 소자와 상기 반도체 소자가 실장된 영역을 감싸는 전도성 포스트부가 사전에 설치된 기판을 병용(竝用)하여 몰딩함으로써, 종래 몰딩 공정 이후 수지밀봉부 상에 전자파 차폐제를 도포하는 공정을 생략하여 제조공정의 간편성과 경제성을 도모하고, 우수한 차폐성을 제공할 수 있는 반도체 패키지의 신규 제조방법을 제공하는 것을 기술적 과제로 한다. More specifically, in the present invention, a release film coated with an electromagnetic wave shielding layer is used, and as a subject to be molded thereon, a substrate in which a semiconductor element and a conductive post portion surrounding the region where the semiconductor element is mounted are pre- It is another object of the present invention to provide a novel method for manufacturing a semiconductor package which can simplify the manufacturing process and provide economical efficiency by omitting the step of applying the electromagnetic shielding agent onto the resin sealing portion after the conventional molding process It is a technical task.

상기한 기술적 과제를 달성하고자, 본 발명은 전자파 차폐층이 형성된 이형필름을 이용하는 반도체 패키지의 신규 제조방법으로서, (i) 일면에 반도체 소자가 실장된 다수의 패키지 단위영역을 가지고, 각 패키지 단위영역의 경계부를 둘러싸는 전도성 포스트부가 장착된 기판을 준비하는 단계; (ii) 대향하는 상부금형과 하부금형에 각각 상기 기판과 전자파 차폐층이 형성된 이형필름을 배치한 후, 상기 상부금형과 하부금형 사이에 몰딩 수지를 투입하고 밀봉하여, 일면이 수지밀봉된 기판을 형성하는 단계; (iii) 상기 수지밀봉된 기판으로부터 이형필름을 분리하여, 전자파 차폐층이 전사된 기판을 얻는 단계; (iv) 상기 전자파 차폐층이 전사된 기판의 타면에 솔더볼을 형성하는 단계; 및 (v) 상기 솔더볼이 형성된 기판을 반도체 패키지 단위로 분할하는 단계를 포함하여 구성될 수 있다. According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor package using a release film on which an electromagnetic wave shielding layer is formed, the method comprising the steps of: (i) Preparing a substrate on which a conductive post portion surrounding the boundary of the conductive posts is mounted; (ii) disposing a release film having the above-described substrate and the electromagnetic wave shielding layer on the upper mold and the lower mold facing each other, and then molding resin is injected between the upper mold and the lower mold and sealed to form a resin- ; (iii) separating the release film from the resin-sealed substrate to obtain a substrate on which the electromagnetic wave shielding layer is transferred; (iv) forming a solder ball on the other surface of the substrate to which the electromagnetic wave shielding layer is transferred; And (v) dividing the substrate on which the solder ball is formed into semiconductor package units.

본 발명의 일 구체예에 따르면, 상기 이형필름은 기재필름; 전기 전도성 물질을 함유하는 전자파 차폐층; 및 상기 기재필름과 전자파 차폐층 사이에 위치하며, 이들을 점착시키는 이형층을 포함할 수 있다. According to one embodiment of the present invention, the release film comprises a base film; An electromagnetic wave shielding layer containing an electrically conductive material; And a release layer positioned between the base film and the electromagnetic wave shielding layer and adhering them.

여기서, 상기 전기 전도성 물질은 금속, 탄소재, 금속도금된 고분자 및 금속도금된 세라믹으로 구성된 군에서 선택되는 1종 이상일 수 있다. 또한 상기 이형층은 상기 단계 (ii)에서 가해지는 열에 의해 이형 특성을 가져 박리되는 열박리형 점착제일 수 있다. Here, the electrically conductive material may be at least one selected from the group consisting of metals, carbon materials, metal-plated polymers, and metal-plated ceramics. Further, the release layer may be a heat-peelable pressure-sensitive adhesive which is peeled off due to the heat applied in the step (ii).

본 발명의 일 구체예에 따르면, 상기 전도성 포스트부는, 상하면이 개방된 사각링 형상, 일 영역에 적어도 하나의 개구부가 형성된 사각링 형상, 또는 적어도 일 측면에 메쉬형 개구부를 갖는 메쉬형 사각링 형상일 수 있다. According to an embodiment of the present invention, the conductive post portion may be formed in a square ring shape having an open top and bottom, a square ring shape having at least one opening portion in one region, or a square ring shape having a mesh- Lt; / RTI >

본 발명의 일 구체예에 따르면, 상기 전도성 포스트부의 높이는, 상부금형과 하부금형이 서로 밀착 가압시, 하부금형에 마련된 캐비티 저면과 상기 기판의 반도체 소자의 장착면 사이의 간격일 수 있다. According to an embodiment of the present invention, the height of the conductive post portion may be a distance between a bottom surface of the cavity provided in the lower mold and a mounting surface of the semiconductor element of the substrate when the upper mold and the lower mold are pressed against each other.

본 발명의 일 구체예에 따르면, 상기 단계 (ii)는 기판이 안착되는 제1캐비티부를 갖는 상부금형과 상기 제1캐비티부에 대향하는 일면에 몰딩수지 충전공간을 이루는 제2캐비티부를 갖는 하부금형을 이용하여 수지밀봉 단계를 실시하되, (ii-1) 상기 상부금형의 제1캐비티부에, 기판의 일면이 하부금형을 향하도록 상기 기판을 안착하는 단계; (ii-2) 상기 하부금형의 제2캐비티부 저면에, 전자파 차폐층이 상부금형을 향하도록 상기 전자파 차폐층이 형성된 이형필름을 배치하는 단계; 및 (ii-3) 상기 하부금형의 제2캐비티 내에 몰딩 수지를 충전하고, 상기 몰딩 수지에 기판의 일면이 침지된 상태로 가압 경화시켜 수지밀봉하는 단계를 포함할 수 있다. According to an embodiment of the present invention, the step (ii) includes the steps of: forming an upper mold having a first cavity portion on which a substrate is placed, and a second cavity portion forming a molding resin filling space on a surface opposite to the first cavity portion, (Ii-1) placing the substrate on the first cavity of the upper mold so that one side of the substrate faces the lower mold; (ii-2) disposing a release film on the bottom surface of the second cavity part of the lower mold in which the electromagnetic wave shielding layer is formed such that the electromagnetic wave shielding layer faces the upper mold; And (ii-3) filling a molding resin into the second cavity of the lower mold, and press-curing the resin in a state in which one side of the substrate is immersed in the molding resin.

본 발명의 일 구체예에 따르면, 상기 단계 (ii)에서 형성되는, 일면이 수지밀봉된 기판은 기판; 상기 기판의 일면에 실장된 반도체 소자와 전도성 포스트부를 일괄 봉지하는 수지밀봉부; 상기 수지밀봉부 상에 순차적으로 배치되는 전자파 차폐층; 및 이형필름을 포함하되, 상기 전도성 포스트부의 상단부와 전자파 차폐층이 물리적으로 결합되는 것일 수 있다. According to one embodiment of the present invention, the one side resin-sealed substrate formed in the step (ii) comprises a substrate; A resin sealing part for collectively sealing the semiconductor element and the conductive post part mounted on one surface of the substrate; An electromagnetic wave shielding layer sequentially disposed on the resin sealing portion; And a release film, wherein the upper end of the conductive post portion and the electromagnetic wave shielding layer are physically coupled.

본 발명의 일 구체예에 따르면, 상기 단계 (v)는, 각 패키지 단위영역을 둘러싸는 전도성 포스트부의 단부면을 절단하는 것일 수 있다. According to one embodiment of the present invention, the step (v) may be to cut the end face of the conductive post portion surrounding each package unit region.

본 발명의 일 구체예에 따르면, 상기 단계 (v)에서 분할된 반도체 패키지는, 일면의 중앙부에 반도체소자 실장영역이 형성되고, 타면에 솔더볼이 형성된 기판; 상기 실장영역에 실장된 반도체 소자; 상기 실장영역을 둘러싸도록 기판의 일면에 수직 설치된 전도성 포스트부; 상기 전도성 포스트부로 둘러싸인 내재공간에 형성되고, 상기 반도체 소자를 봉지하는 수지밀봉부; 및 상기 전도성 포스트의 상단부와 결합되며, 상기 수지밀봉부 표면을 감싸는 전자파 차폐층을 포함하는 구조일 수 있다. According to an embodiment of the present invention, the semiconductor package divided in the step (v) includes: a substrate having a semiconductor element mounting region formed at a central portion of one surface thereof and a solder ball formed on the other surface; A semiconductor element mounted in the mounting region; A conductive post portion vertically disposed on one surface of the substrate so as to surround the mounting region; A resin sealing part formed in the internal space surrounded by the conductive post part and sealing the semiconductor element; And an electromagnetic wave shielding layer coupled to an upper end of the conductive post and surrounding the surface of the resin sealing portion.

본 발명에서는, 몰딩 공정 이후 형성된 반도체 패키지의 수지밀봉부의 외면이 전자파 차폐능을 갖는 차폐재료로 둘러싸여 있으므로 반도체 소자에서 발생된 전자파가 차폐되는 효과, 반도체 패키지로 유입되는 전자파가 차폐되는 효과, 및 인쇄회로기판에서 발생하는 전자파가 차폐되는 효과를 나타내어, 주변 반도체 패키지 및 전자소자들 간의 전자파 영향을 최소화할 수 있고, 전자파 차폐층 형성의 부피를 최소화하여 전자기기의 박형화 및 소형화에 유리하다.In the present invention, since the outer surface of the resin sealing portion of the semiconductor package formed after the molding process is surrounded by the shielding material having electromagnetic shielding ability, the electromagnetic wave generated in the semiconductor device is shielded, the electromagnetic wave flowing into the semiconductor package is shielded, The electromagnetic wave generated from the circuit board is shielded, the influence of the electromagnetic wave between the peripheral semiconductor package and the electronic devices can be minimized, and the volume of the electromagnetic wave shielding layer can be minimized.

또한, 본 발명에서는 반도체 패키지의 전자파 차폐층 형성 구조를 새롭게 개선하여 공정수 및 제조비용을 절감하여 경제성을 향상시키고, 생산성을 높일 수 있다. In addition, according to the present invention, the electromagnetic wave shielding layer forming structure of the semiconductor package is newly improved to reduce the number of process steps and manufacturing cost, thereby improving the economical efficiency and productivity.

도 1은 본 발명의 일 실시예에 따른 전자파 차폐층이 형성된 이형필름의 구조도이다.
도 2 내지 도 3은 본 발명의 일 실시예에 따른 반도체 패키지의 제조공정을 나타내는 단면도이다.
도 4 내지 도 5는 본 발명의 일 실시예에 따른 전도성 포스트부의 구조를 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 따른 반도체 패키지의 구성을 나타내는 단면도이다. 1 is a structural view of a release film on which an electromagnetic wave shielding layer is formed according to an embodiment of the present invention.
2 to 3 are cross-sectional views illustrating a manufacturing process of a semiconductor package according to an embodiment of the present invention.
4 to 5 are views showing the structure of a conductive post according to an embodiment of the present invention.
6 is a cross-sectional view showing a configuration of a semiconductor package according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 이때 본 명세서에서 "제1", "제2" 등의 용어는 임의의 순서 또는 중요도를 나타내는 것이 아니라 구성요소들을 서로 구별하고자 사용된 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It will be apparent to those skilled in the art that the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. It is not limited to the example. Herein, the terms "first "," second ", and the like do not denote any order or importance, but are used to distinguish components from each other.

본 발명에서는 전자파 차폐재가 사전에 도포되어 있는 이형필름을 사용하여 반도체 패키지의 몰딩 공정을 진행함으로써, 몰딩과 동시에 수지밀봉부의 표면에 전자파 차폐재가 전사되어 효율적으로 차폐막을 형성할 수 있다.According to the present invention, the molding process of the semiconductor package is performed using the mold release film pre-coated with the electromagnetic wave shielding material, so that the electromagnetic shielding material is transferred onto the surface of the resin sealant at the same time as molding, thereby effectively forming the shielding film.

한편 상기 몰딩 공정의 피대상물로서, 종래 복수의 반도체 소자가 실장된 기판을 사용할 경우, 몰딩 이후 수지몰딩부 표면 전체에 전자파 차폐재가 도포된 기판을 얻게 된다. 이 경우 상기 수지밀봉된 기판을 단위 패키지로 분할하고, 이어서 분할된 각 단위 패키지의 측면을 다시 전자파 차폐재로 도포하는 공정이 요구된다. On the other hand, when a substrate on which a plurality of semiconductor elements are mounted is used as an object of the molding process, a substrate coated with an electromagnetic wave shielding material on the entire surface of the resin molding portion after molding is obtained. In this case, it is required to divide the resin-sealed substrate into unit packages, and then apply the side surfaces of the divided unit packages with electromagnetic shielding materials again.

이에 비해, 본 발명에서는 몰딩 공정의 피대상물로서, 반도체 소자 뿐만 아니라 상기 반도체 소자가 실장된 패키지 단위영역을 감싸도록 수직 설치된 전도성 포스트부가 장착된 기판을 채용한다. 이와 같이 전도성 포스트부가 장착된 기판의 반도체 실장면을 몰딩할 경우, 분할 이후 단위 패키지의 측면을 차폐재로 도포하는 공정 자체를 생략할 수 있으므로, 반도체 패키지 단위를 형성하기 위한 공정수 및 제조비용을 줄일 수 있다. 또한 소정의 높이로 설치된 전도성 포스트부는, 상기 몰딩 공정 이후 수지밀봉부 표면에 전사된 전자파 차폐층과 물리적으로 결합하여 패키지 전체에 대한 차폐막을 형성할 수 있다. 이에 따라, 차폐재가 최종 단위 패키지에 보다 안정적으로 결합하여 구조적 안정성과 우수한 전자파 차폐효과를 지속적으로 유지할 수 있다. In contrast to this, in the present invention, as the object to be molded in the molding process, there is employed a substrate on which not only semiconductor elements but also conductive posts provided vertically so as to surround a package unit area in which the semiconductor elements are mounted are used. In the case of molding the semiconductor mounting surface of the substrate on which the conductive posts are mounted as described above, since the step of coating the side surface of the unit package with the shielding material after the division can be omitted, the number of processes and the manufacturing cost for forming the semiconductor package unit can be reduced . In addition, the conductive post portion provided at a predetermined height may be physically bonded to the electromagnetic wave shielding layer transferred to the surface of the resin sealing portion after the molding process to form a shielding film for the entire package. Accordingly, the shielding material can be more stably bonded to the final unit package, thereby maintaining structural stability and excellent electromagnetic wave shielding effect.

<전자파 차폐층이 형성된 이형필름>&Lt; Release film on which electromagnetic wave shielding layer is formed &

도 1은 전자파 차폐층이 형성된 이형필름의 구조를 나타내는 도면이다. 1 is a view showing a structure of a release film on which an electromagnetic wave shielding layer is formed.

상기 도 1을 참고하여 설명하면, 상기 이형필름(100)은 기재필름(110); 전기 전도성 물질을 함유하는 전자파 차폐층(120); 및 상기 기재필름(110)과 전자파 차폐층(120) 사이에 위치하며, 이들을 점착시키는 이형층(130)을 포함하여 구성된다. Referring to FIG. 1, the release film 100 includes a base film 110; An electromagnetic wave shielding layer (120) containing an electrically conductive material; And a release layer 130 positioned between the base film 110 and the electromagnetic wave shielding layer 120 to adhere them.

본 발명에서, 상기 기재필름(100)은 당 분야에 알려진 통상적인 고분자, 플라스틱 필름을 제한 없이 사용할 수 있으며, 이형지도 사용 가능하다. 후술되는 몰딩공정의 가압조건을 견딜 수 있는 내열성 필름을 사용하는 것이 바람직하다. In the present invention, the base film (100) can be made of any conventional polymer or plastic film known in the art without limitation, and a mold release map can be used. It is preferable to use a heat resistant film capable of withstanding the pressing conditions of a molding process described later.

사용 가능한 플라스틱 필름의 예로는 폴리에틸렌테레프탈레이트(PET), 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스터 필름, 폴리에틸렌 필름, 폴리프로필렌 필름, 셀로판, 다이아세틸셀룰로스 필름, 트라이아세틸셀룰로스 필름, 아세틸셀룰로스부티레이트 필름, 폴리염화비닐 필름, 폴리염화비닐리덴 필름, 폴리비닐알코올 필름, 에틸렌-아세트산비닐 공중합체 필름, 폴리스타이렌 필름, 폴리카보네이트 필름, 폴리메틸펜텐 필름, 폴리설폰 필름, 폴리에터에터케톤 필름, 폴리에터설폰 필름, 폴리에터이미드 필름, 폴리이미드 필름, 불소수지 필름, 폴리아마이드 필름, 아크릴수지 필름, 노보넨계 수지 필름, 사이클로올레핀 수지 필름 등이 있다. 이들 플라스틱 필름은, 투명 또는 반투명의 어느 것이어도 되며, 또한 착색되어 있거나 또는 무착색된 것일 수 있으며, 용도에 따라 적절히 선택할 수 있다. Examples of usable plastic films include polyester films such as polyethylene terephthalate (PET), polybutylene terephthalate and polyethylene naphthalate, polyethylene films, polypropylene films, cellophane, diacetylcellulose films, triacetylcellulose films, acetylcellulose Polyvinylidene chloride film, polyvinyl alcohol film, ethylene-vinyl acetate copolymer film, polystyrene film, polycarbonate film, polymethylpentene film, polysulfone film, polyetheretherketone film , A polyethersulfone film, a polyetherimide film, a polyimide film, a fluororesin film, a polyamide film, an acrylic resin film, a norbornene resin film, and a cycloolefin resin film. These plastic films may be either transparent or translucent, and may be colored or non-colored, and may be appropriately selected depending on the application.

또한 상기 기재필름(110)의 표면에는 전자파 차폐층(120)이 미리 마련되어 있다. An electromagnetic wave shielding layer 120 is provided on the surface of the base film 110 in advance.

이러한 전자파 차폐층(120)은 당 분야에 알려진 통상적인 전기 전도성 물질을 제한 없이 사용할 수 있으며, 일례로 금속, 합금, 탄소재, 또는 이들의 조합일 수 있다. 여기서, 차폐란 완전히 전자파를 차단한 것 뿐만 아니라, 전자파에 의한 노이즈 영향을 억제하는 경우도 포함된다. The electromagnetic shielding layer 120 may be made of any conventional electrically conductive material known in the art without limitation. For example, the electromagnetic shielding layer 120 may be a metal, an alloy, a carbonaceous material, or a combination thereof. Here, shielding includes not only completely blocking electromagnetic waves, but also suppressing the influence of noise due to electromagnetic waves.

상기 전자파 차폐층(120)을 형성하는 방법은 특별히 제한되지 않으며, 일례로 코팅법, 진공증착법 등의 증착법, DC 스퍼터링, RF 스퍼터링 등의 스퍼터링법, 이온플레이팅, 무전해 도금법 등의 방법이 사용될 수 있다. 이때 증착법, 스퍼터링법, 무전해 도금법 등을 통해 전자파 차폐층(120)을 형성할 경우, 후술되는 고분자 성분은 생략 가능하다.The method for forming the electromagnetic wave shielding layer 120 is not particularly limited. For example, a vapor deposition method such as a coating method or a vacuum deposition method, a sputtering method such as DC sputtering, RF sputtering, ion plating, and electroless plating . At this time, when the electromagnetic wave shielding layer 120 is formed through a deposition method, a sputtering method, an electroless plating method, or the like, the polymer component to be described later can be omitted.

한편 전술한 코팅법을 이용할 경우, 본 발명에 따른 전자파 차폐층(120)은 당 분야에 알려진 통상적인 전기 전도성 필러와 고분자를 함유하는 페이스트를 기재필름 상에 코팅하여 형성될 수도 있다. On the other hand, when the above-described coating method is used, the electromagnetic wave shielding layer 120 according to the present invention may be formed by coating a paste containing a polymer and a conventional electrically conductive filler known in the art on a base film.

일반적으로 금속은 내부에 이동성 자유전자를 포함하고 있기 때문에, 전자파의 반사에 매우 효과적으로 작용한다. 그러나 금속은 무겁기 때문에 벌크재료, 섬유, 입자 등에 코팅하여 사용할 수도 있다. 이에 따라, 상기 전도성 필러로는 금속 필러, 탄소재 필러, 금속도금된 고분자 필러, 금속도금된 세라믹 필러 또는 이들의 혼합 형태 등을 사용할 수 있다. 구체적인 일례를 들면, Ag, Cu, Ni, Al, In, Ag으로 코팅된 구리 필러, 니켈 필러, 또는 고분자 필러, 수지 볼이나 유리 비즈 등에 금속 도금을 실시한 필러 또는 이들의 혼합체 등일 수 있다. Generally, since the metal contains mobile free electrons in the inside, it is very effective for reflection of electromagnetic waves. However, since the metal is heavy, it can be used by coating on bulk materials, fibers, particles and the like. As the conductive filler, a metal filler, a carbon material filler, a metal-plated polymer filler, a metal-plated ceramic filler, or a mixture thereof may be used. Specific examples thereof include a copper filler coated with Ag, Cu, Ni, Al, In, or Ag, a nickel filler or a polymer filler, a filler with a metal plating on a resin ball or a glass bead, or a mixture thereof.

상기 전도성 필러는 전자파 차폐 효과를 발휘한다면, 이의 함량이나 평균입도, 및 형상 면에서 특별히 제한되지 않는다. 일례로, 상기 전도성 필럼의 함량은 당해 전자파 차폐층 100 중량부를 기준으로 하여 50 내지 90 중량부 범위일 수 있으며, 바람직하게는 60 내지 80 중량부일 수 있다. The conductive filler is not particularly limited in terms of its content, average particle size, and shape insofar as it exhibits an electromagnetic wave shielding effect. For example, the content of the conductive film may be in the range of 50 to 90 parts by weight, preferably 60 to 80 parts by weight based on 100 parts by weight of the electromagnetic shielding layer.

본 발명의 전자파 차폐층(120)에서 사용되는 고분자는 당 업계에 알려진 통상적인 열경화성 수지를 제한 없이 사용할 수 있다. The polymer used in the electromagnetic wave shielding layer 120 of the present invention may be any conventional thermosetting resin known in the art.

사용 가능한 열경화성 수지의 비제한적인 예로는, 에폭시 수지, 폴리우레탄 수지, 페놀 수지, 식물성유 변성 페놀수지, 크실렌 수지, 구아나민 수지, 디알릴프탈레이트 수지, 비닐에스테르 수지, 불포화 폴리에스테르 수지, 푸란 수지, 폴리이미드 수지, 시아네이트 수지, 말레이미드 수지 및 벤조시클로부텐 수지로 이루어진 군에서 선택된 1종 이상일 수 있다. 상기 전자파 차폐층은 전술한 열경화성 수지 이외에, 당 분야에 알려진 통상적인 열경화성 수지나 열가소성 수지를 더 포함할 수 있다. 이때 열가소성 수지는 당 업계에 알려진 통상적인 수지를 사용할 수 있으며, 일례로 폴리에스테르계 수지, 폴리아미드계 수지, 폴리카보네이트 수지 및 변성 폴리페닐렌옥사이드 수지로 이루어지는 군에서 선택되는 1 종 이상을 사용할 수 있다.Examples of the thermosetting resin that can be used include, but are not limited to, epoxy resin, polyurethane resin, phenol resin, vegetable rubidic phenol resin, xylene resin, guanamine resin, diallyl phthalate resin, vinyl ester resin, unsaturated polyester resin, , A polyimide resin, a cyanate resin, a maleimide resin, and a benzocyclobutene resin. In addition to the above-described thermosetting resin, the electromagnetic wave shielding layer may further include a conventional thermosetting resin or a thermoplastic resin known in the art. The thermoplastic resin may be a conventional resin known in the art. For example, one or more selected from the group consisting of a polyester resin, a polyamide resin, a polycarbonate resin and a modified polyphenylene oxide resin can be used have.

본 발명에서, 상기 전자파 차폐층을 형성하는 전도성 필러와 고분자의 사용 비율은 50~90 : 10~50 중량비일 수 있으며, 바람직하게는 60~80 : 20~40 중량비일 수 있다. 또한 상기 전자파 차폐층의 두께는 필름 절단의 용이성과 전자파 차폐성을 고려하여, 0.05 내지 3㎛ 범위인 것이 바람직하다. In the present invention, the conductive filler and the polymer may be used in an amount of 50 to 90:10 to 50, preferably 60 to 80:20 to 40, by weight. The thickness of the electromagnetic wave shielding layer is preferably in the range of 0.05 to 3 mu m in consideration of easiness of film cutting and electromagnetic shielding.

본 발명의 전자파 차폐층이 형성된 이형필름(100)에서, 이형층(130)은 상기 기재필름(110)과 전자파 차폐층(120) 사이에 위치하며, 이들을 점착시키는 역할을 한다. In the release film 100 having the electromagnetic wave shielding layer of the present invention, the release layer 130 is positioned between the base film 110 and the electromagnetic wave shielding layer 120 and serves to adhere them.

특히 본 발명에서는 상기 전자파 차폐층이 형성된 이형필름을 이용하여 반도체 소자가 실장된 기판의 일면을 몰딩하여 수지밀봉하되, 일정 수준 이상의 열이 가해지면 상기 이형필름의 이형층과 기재필름은 수지밀봉된 기판에서 용이하게 분리되고, 전자파 차폐층은 상기 수지밀봉부의 표면에 접착되어 전사되어야 한다.Particularly, in the present invention, the release film on which the electromagnetic wave shielding layer is formed is used to mold one surface of a substrate on which a semiconductor device is mounted, and then the resin is sealed. If a certain level of heat is applied, It is easily separated from the substrate, and the electromagnetic wave shielding layer must be adhered to the surface of the resin sealing portion and transferred.

이에 따라, 본 발명의 이형층(130)은 일반적인 온도 범위에는 우수한 점착 특성을 나타내며, 몰딩 공정에서 가해지는 열에 의해 일정수준 이상의 온도 범위에서는 이형 특징을 갖는 열박리형 이형제를 채용해야 한다. 구체적으로, 상기 이형층(130)은 몰딩공정시 금형에 가해지는 온도 범위, 예컨대 160~200℃의 온도에서 박리되는 이형제를 사용하는 것이 바람직하다. 본 발명에서, 이형층(130)의 성분은 특별히 제한되지 않으며, 전술한 온도 범위에서 이형성을 갖는 당 분야에 알려진 통상적인 점착층 성분을 사용할 수 있다.Accordingly, the release layer 130 of the present invention exhibits excellent adhesion properties in a general temperature range, and a heat-peelable release agent having a release characteristic at a temperature range above a certain level by the heat applied in the molding process should be employed. Specifically, it is preferable to use a releasing agent which is peeled off at a temperature ranging from 160 to 200 DEG C in a temperature range which is applied to a mold during a molding process. In the present invention, the components of the release layer 130 are not particularly limited, and conventional adhesive layer components known in the art having releasability in the above-mentioned temperature range can be used.

<전자파 차폐층이 형성된 이형필름을 이용하는 반도체 패키지의 제조방법>&Lt; Method of manufacturing semiconductor package using release film on which electromagnetic wave shielding layer is formed >

이하, 본 발명의 일 실시형태에 따라 전술한 전자파 차폐층이 형성된 이형필름을 이용하는 반도체 패키지의 제조방법에 대해 설명한다. 그러나 하기 제조방법이나 순서에 의해서만 한정되는 것은 아니며, 필요에 따라 각 공정의 단계가 변형되거나 또는 선택적으로 혼용되어 수행될 수 있다.Hereinafter, a method of manufacturing a semiconductor package using the release film on which the above-described electromagnetic wave shielding layer is formed will be described according to an embodiment of the present invention. However, the present invention is not limited to the following production method or sequence, and the steps of each process may be modified or optionally mixed as necessary.

본 발명에 따른 신규 반도체 패키지의 바람직한 일 실시예를 들면, (i) 일면에 반도체 소자가 실장된 다수의 패키지 단위영역을 가지고, 각 패키지 단위영역의 경계부를 둘러싸는 전도성 포스트부가 장착된 기판을 준비하는 단계('S10 단계'); (ii) 대향하는 상부금형과 하부금형에 각각 상기 기판과 전자파 차폐층이 형성된 이형필름을 배치한 후, 상기 상부금형과 하부금형 사이에 몰딩 수지를 투입하고 밀봉하여, 일면이 수지밀봉된 기판을 형성하는 단계('S20 단계'); (iii) 상기 수지밀봉된 기판으로부터 이형필름을 분리하여, 전자파 차폐층이 전사된 기판을 얻는 단계('S30 단계'); (iv) 상기 전자파 차폐층이 전사된 기판의 타면에 솔더볼을 형성하는 단계('S40 단계'); 및 (v) 상기 솔더볼이 형성된 기판을 반도체 패키지 단위로 분할하는 단계('S50 단계')를 포함하여 구성될 수 있다. In one preferred embodiment of the novel semiconductor package according to the present invention, for example, (i) a substrate having a plurality of package unit areas each having a semiconductor element mounted on one surface thereof and a conductive post part surrounding the boundary of each package unit area is prepared (Step S10); (ii) disposing a release film having the above-described substrate and the electromagnetic wave shielding layer on the upper mold and the lower mold facing each other, and then molding resin is injected between the upper mold and the lower mold and sealed to form a resin- (Step S20); (iii) separating the release film from the resin-sealed substrate to obtain a substrate on which the electromagnetic wave shielding layer is transferred (step S30); (iv) forming a solder ball on the other surface of the substrate to which the electromagnetic wave shielding layer is transferred (step S40); And (v) dividing the substrate on which the solder ball is formed into semiconductor package units (step S50).

도 2 내지 3은, 전술한 전자파 차폐층이 형성된 이형필름을 이용하는 반도체 패키지의 제조방법을 공정 순서대로 도시한 공정 단면도이다. 이하, 첨부된 도면을 참조하여 상기 제조방법을 각 공정 단계별로 나누어 설명하면 다음과 같다.Figs. 2 to 3 are process cross-sectional views showing the manufacturing method of the semiconductor package using the release film on which the above-described electromagnetic wave shielding layer is formed, in the order of the process. Hereinafter, the manufacturing method will be described separately for each process step with reference to the accompanying drawings.

1) 몰딩되는 피대상물 준비단계 (이하 'S10 단계'라 함)1) a step of preparing an object to be molded (hereinafter referred to as step S10)

상기 S10 단계에서는, 몰딩 수지로 밀봉되는 피대상물로서, 일면 상에 반도체 소자(220)와 전도성 포스트(240)가 설치된 기판(210)을 준비한다(도 2(a) 참조).In the step S10, a substrate 210 provided with a semiconductor element 220 and a conductive post 240 on one surface is prepared as an object to be sealed with a molding resin (see Fig. 2 (a)).

상기 도 2(a)를 참조하여 설명하면, 상기 기판(210)은 일면에 반도체 소자(220)가 실장된 다수의 패키지 단위영역(미도시)을 가지며, 각 패키지 단위영역의 경계부를 둘러싸도록 수직 설치되는 전도성 포스트부(240)가 장착된다. 2 (a), the substrate 210 has a plurality of package unit areas (not shown) each having a semiconductor element 220 mounted on one surface thereof, A conductive post portion 240 to be installed is mounted.

본 발명에서, 상기 기판(210)은 소정의 회로패턴(미도시)이 형성된 인쇄회로기판(PCB, printed circuit board)일 수 있다. 구체적으로, 상기 기판(210)은 반도체 소자(220)와 와이어 본딩(230)이 이루어져 하나의 패키지가 완성될 수 있는 다수의 반도체 패키지 단위영역(미도시)이 가로 및 세로 방향을 따라 구획된 스트립 구조로 되어 있고, 각 패키지 단위영역(111)을 구획하는 경계부에는 소잉라인이 형성될 수 있다.In the present invention, the substrate 210 may be a printed circuit board (PCB) on which a predetermined circuit pattern (not shown) is formed. The substrate 210 may include a plurality of semiconductor package unit areas (not shown) formed by the semiconductor device 220 and the wire bonding 230 to complete one package, And a sawing line may be formed at a boundary portion for partitioning each package unit region 111. [

상기 기판(210)에 실장되는 복수의 반도체 소자(220)는, 회로가 형성되며 특정 기능을 수행하는 당 분야에 알려진 통상적인 반도체 칩 등의 전자소자일 수 있다. 일례로 광원, 백라이트 구동회로, 카메라 구동회로, 전원 구동회로 등과 관련된 것일 수 있다. 이러한 반도체 소자(220)는 표면 전극(미도시)를 갖는데, 이러한 표면전극은 와이어 본딩(230)을 통해 상기 표면 전극에 대응되는 기판 전극(미도시)에 전기적으로 접속되게 된다. 이때 복수의 반도체 소자끼리는 서로 전기적으로 접속되지 않아도 된다. 상기 반도체 소자(220)와 기판(210)과 복수의 반도체 소자(220)들 간을 전기적으로 접속하는 방법은 와이어 본딩 방식, 범프 접속 방식 등을 들 수 있으며, 이에 특별히 제한되지 않는다. The plurality of semiconductor devices 220 to be mounted on the substrate 210 may be electronic devices such as a conventional semiconductor chip known in the art that forms a circuit and performs a specific function. For example, a light source, a backlight driving circuit, a camera driving circuit, a power driving circuit, and the like. The semiconductor element 220 has a surface electrode (not shown) electrically connected to a substrate electrode (not shown) corresponding to the surface electrode through a wire bonding 230. At this time, a plurality of semiconductor elements may not be electrically connected to each other. The method of electrically connecting the semiconductor device 220, the substrate 210, and the plurality of semiconductor devices 220 includes a wire bonding method, a bump connection method, and the like, and is not particularly limited.

본 발명에서, 상기 기판(210)의 일면에는, 복수의 반도체 소자가 실장된 각 패키지 단위영역의 경계부를 둘러싸도록 수직 설치되는 전도성 포스트부(240)가 장착된다. In the present invention, on one side of the substrate 210, a conductive post portion 240 vertically installed to surround a boundary portion of each package unit region in which a plurality of semiconductor elements are mounted is mounted.

이러한 전도성 포스트부(240)는 상기 패키지 단위영역의 외주면을 둘러싸는 구조라면, 이의 형상에 특별히 제한되지 않는다. 일례로, 하기 도 4 내지 도 5에 도시된 바와 같이, 상하면이 개방된 직육면체 구조의 사각링 형상(241), 일 영역에 적어도 하나의 개구부가 형성된 개방형 사각링 형상(242), 적어도 일 측면에 메쉬형 개구부를 갖는 메쉬(mesh)형 사각링(243, 244) 형상을 가질 수 있다. 여기서, 상기 개구부와 메쉬형 개구부는 하기 S20 단계의 몰딩 공정 중에 몰딩 수지가 전도성 포스트부(240) 내부로 균일하게 유동할 수 있도록 하는 유로 역할을 한다. 전술한 유동성을 만족시킬 수만 있다면, 상기 개구부의 형상, 크기, 갯수, 및 도입 위치 등은 특별히 제한되지 않는다. The shape of the conductive post portion 240 is not particularly limited as long as the conductive post portion 240 surrounds the outer peripheral surface of the package unit region. For example, as shown in Figs. 4 to 5, a rectangular ring shape 241 having a rectangular parallelepiped structure with open top and bottom, an open rectangular ring shape 242 having at least one opening formed in one region, Shaped mesh rings 243 and 244 having mesh-like openings. Here, the opening and the mesh-like opening serve as a flow path for allowing the molding resin to flow uniformly into the conductive post 240 during the molding process of step S20 described below. The shape, size, number, introduction position, and the like of the opening portion are not particularly limited as long as the above-described fluidity can be satisfied.

특히 본 발명의 전도성 포스트부(240)가 메쉬형 사각링 구조(243, 244)인 경우, 상기 사각링의 전면(全面) 또는 상기 네면 중 적어도 일 측면에는 다수의 통기공 형태의 메쉬형 개구부가 형성된다(하기 도 5 참조). 이러한 메쉬형 사각링 구조(243, 244)는 전술한 메쉬형 개구부를 통해 몰딩 수지의 유동이 가능하면서, 패키지 단위영역의 경계부를 네 방향에서 완전히 둘러싸고 있으므로, 몰딩 수지의 유동성과 전자파 차폐성 효과를 고려할 때 바람직하다. 이때 상기 메쉬형 개구부의 크기 및 개구율은 특별히 제한되지 않으며, 몰딩 수지의 유동성과 전자파 차폐성을 고려하여 적절히 조절될 수 있다. 일례로, 상기 메쉬형 개구부의 개구율은 20% 내지 70%일 수 있다. In particular, when the conductive posts 240 of the present invention are mesh-shaped square ring structures 243 and 244, a mesh-like opening in the form of a plurality of vent holes is formed on at least one side of the entire surface or the four sides of the square ring (See Fig. 5 below). The mesh-shaped square ring structures 243 and 244 are capable of flowing the molding resin through the mesh-shaped openings described above, and completely surround the boundaries of the package unit area in all four directions, so that the fluidity of the molding resin and the electromagnetic wave- . At this time, the size and the aperture ratio of the mesh-like openings are not particularly limited, and can be appropriately adjusted in consideration of the fluidity of the molding resin and the electromagnetic wave shielding property. In one example, the opening ratio of the mesh-like opening may be 20% to 70%.

상기 전도성 포스트부(240)는 소정의 높이를 가지는데, 이러한 전도성 포스트부(240)의 높이는, 하기 몰딩공정에서 상부금형(250)과 하부금형(260)이 서로 밀착 가압시, 하부금형(260)에 마련된 캐비티 저면과 상기 기판의 반도체 소자의 장착면 사이의 간격, 즉 몰딩공정에 의해 형성되는 수지밀봉부(270)의 높이에 대응되는 것일 수 있다. 또한 상기 전도성 포스트부(240)의 크기는 전술한 반도체 패키지 단위영역과 동일한 것일 수 있다. The conductive posts 240 have a predetermined height when the upper mold 250 and the lower mold 260 are closely contacted with each other in the following molding process and the lower mold 260 And the height of the resin sealing portion 270 formed by the molding process. [0064] As shown in FIG. The size of the conductive posts 240 may be the same as the semiconductor package unit area described above.

상기 전도성 포스트부(240)는 당 업계에 알려진 통상적인 방법에 따라 제조될 수 있으며, 일례로 표면 실장 기술(SMT) 또는 와이어 본딩으로 설치될 수 있다. 이러한 전도성 포스트부(240)는 접착 테이프 또는 접착제 등을 사용하여 기판(210) 위에 장착될 수 있다. The conductive post portion 240 may be manufactured according to a conventional method known in the art, and may be installed, for example, by Surface Mount Technology (SMT) or wire bonding. The conductive post portion 240 may be mounted on the substrate 210 using an adhesive tape, an adhesive, or the like.

2) 전자파 차폐층이 형성된 이형필름을 이용한 몰딩 단계 (이하 'S20 단계'라 함)2) molding step (hereinafter referred to as 'S20 step') using a release film on which an electromagnetic wave shielding layer is formed;

상기 S20 단계에서는, 상기 기판에 실장된 반도체 소자를 에폭시 몰드 컴파운드(EMC)와 같은 봉지재로 밀봉하는 몰딩 공정을 수행한다(도 2(b) 참조).In step S20, a molding process for sealing the semiconductor device mounted on the substrate with an encapsulant such as epoxy mold compound (EMC) is performed (refer to FIG. 2 (b)).

본 발명에서는 금형을 사용하여 몰딩공정을 수행하는데, 상기 금형으로는 압축 성형법(컴프레션 몰드 방식)에 사용되는 공지의 금형을 제한 없이 사용할 수 있다. 여기서, 상부금형의 하면과 이에 대응되는 하부금형의 상면을 총칭하여 캐비티부라고 한다. In the present invention, a molding process is performed using a mold, and known molds used in a compression molding method (compression molding method) can be used as the mold. Here, the lower surface of the upper mold and the upper surface of the lower mold corresponding to the lower mold are collectively referred to as a cavity portion.

이하, 도 2의 2b를 참조하면서 상기 컴프레션 몰드 공정의 바람직한 일 실시예를 들면, 기판(210)이 안착되는 제1캐비티부(251)를 갖는 상부금형(250)과 상기 제1캐비티부(251)에 대향하는 일면에 몰딩수지 충전공간을 이루는 제2캐비티부(261)를 갖는 하부금형(260)을 이용하여 수지밀봉 단계를 실시하되, (ii-1) 상기 상부금형(250)의 제1캐비티부(251)에, 기판(210)의 일면이 하부금형(260)을 향하도록 상기 기판(210)을 안착하는 단계; (ii-2) 상기 하부금형(260)의 제2캐비티부(261) 저면에, 전자파 차폐층(120)이 상부금형(250)을 향하도록 상기 전자파 차폐 이형필름(100)을 배치하는 단계; 및 (ii-3) 상기 하부금형(260)의 제2캐비티(261) 내에 몰딩 수지(270)를 충전하고, 상기 몰딩 수지(270)에 기판(210)의 일면이 침지된 상태로 가압 경화시켜 수지밀봉하는 단계를 포함하여 구성될 수 있다. 2, an upper mold 250 having a first cavity 251 on which the substrate 210 is placed, and an upper mold 250 having a first cavity 251 (Ii-1) performing a resin sealing step using a lower mold 260 having a second cavity portion 261 forming a molding resin filling space on one surface of the upper mold 250 facing the first mold 250, Placing the substrate 210 in the cavity 251 such that one side of the substrate 210 faces the lower mold 260; (ii-2) disposing the EMI shielding film (100) on the bottom surface of the second cavity (261) of the lower mold (260) so that the electromagnetic shielding layer (120) faces the upper mold (250); (Ii-3) The molding resin 270 is filled in the second cavity 261 of the lower mold 260, and one side of the substrate 210 is pressed and cured in a state of being immersed in the molding resin 270 And sealing the resin.

본 발명에서, 상기 컴프레션 몰드는, 몰딩 수지(270)를 압축 및 가열하여 경화시키는 금형이다. 이러한 컴프레션 몰드는, 상부 금형(250)과 하부 금형(260)으로 구성된다. 상부 금형(250)은, 기판(210)이 재치(배치)되는 부분으로, 평탄면(平坦面) 형태의 제1캐비티부(251)를 가지고 있다. 또한 하부 금형(260)은, 반도체 소자(3)와 대향(對向)하는 금형으로, 단면(斷面)이 대략 사다리꼴 형상을 나타내는 오목부가 형성되어 있는데, 이러한 오목부는 몰딩수지 충전공간을 이루는 제2캐비티부(261)이다. 전술한 상부 금형(250) 및 하부 금형(260)에는, 몰딩수지(270)를 가열 경화시키기 위한 히터(도시하지 않음)가 내장되어 있다.In the present invention, the above-mentioned compression mold is a mold for compressing and heating the molding resin 270 to cure. Such a compression mold is composed of an upper mold 250 and a lower mold 260. The upper mold 250 is a portion where the substrate 210 is placed and has a first cavity portion 251 in the form of a flat surface. The lower mold 260 is a metal mold facing the semiconductor element 3 and is formed with a depressed portion having a substantially trapezoidal cross section. 2 cavity portion 261. [ The upper mold 250 and the lower mold 260 described above contain a heater (not shown) for heating and curing the molding resin 270.

하부 금형(260)의 제2캐비티부(261)에는, 몰딩 수지(270)를 경화할 때, 그 내면을 따라 전자파 차폐층이 형성된 이형필름(100)이 마련된다. 이러한 하부 금형(260)에는, 도시하지 않은 흡인(吸引) 기구가 마련되어 있으며, 이형필름(100)은, 하부 금형(260)의 제2캐비티부(261)의 저면에 흡착되어 유지된다. A release film 100 having an electromagnetic wave shielding layer formed along the inner surface thereof is provided in the second cavity portion 261 of the lower mold 260 when the molding resin 270 is cured. The lower mold 260 is provided with a suction mechanism not shown and the release film 100 is adsorbed and held on the bottom surface of the second cavity portion 261 of the lower mold 260.

본 발명에서, 이형필름(100)은 몰딩 수지(270)가 하부 금형(260)에 직접 접촉하지 않도록, 하부 금형(260)과 몰딩 수지(270) 사이에 개재되는 부재이다. 이러한 이형필름(100)은 하부 금형(260)에 유지된 상태에서, 이형필름(100)의 기재필름(110)측의 표면이 박리성(剝離性)을 갖는다. 이때 박리성이란, 전자파 차폐층(120)을 접착 유지하는 정도의 접착성을 갖고 있는 경우도 포함한다. 또한, 상기 이형필름(100)은, 컴프레션 몰드의 히터에 의한 가열에 견딜 수 있는 내열성(耐熱性)을 갖는다. 상기 전자파 차폐층이 형성된 이형필름(100)은, 송출(送出) 릴과 권취(卷取) 릴 사이에 걸쳐 놓여지는 길이가 긴 모양의 것이나, 기판(210)을 덮는 정도의 사이즈로 절단된 필름 모양의 것, 또는 이들을 조합한 형태를 사용할 수 있다.The release film 100 is a member interposed between the lower mold 260 and the molding resin 270 so that the molding resin 270 does not directly contact the lower mold 260. [ The releasing film 100 has releasability on the surface of the releasing film 100 on the side of the base film 110 in a state in which the releasing film 100 is held by the lower mold 260. At this time, the peelability includes a case where the electromagnetic shielding layer 120 has adhesiveness to such an extent as to maintain adhesion. Further, the release film 100 has heat resistance (heat resistance) capable of withstanding the heating of the compression mold by the heater. The release film 100 on which the electromagnetic wave shielding layer is formed may be formed of a material having a long length extending between a delivery reel and a reel reel or a film cut to a size enough to cover the substrate 210 Shape, or a combination thereof may be used.

이어서 도 2(b)에 나타내는 바와 같이, 하부 금형(260)에 유지되어 있는 이형필름(100) 위에 경화 전의 페이스트 상의 몰딩수지(270)를 충전한다. 일례로 폿팅 등의 통상적인 방법에 의해 실시될 수 있다. 여기서, 상기 몰딩수지(270)는 당 분야에 알려진 통상적인 봉지재 재료를 제한 없이 사용할 수 있으며, 일례로 EMC (Epoxy Molding Compound) 또는 기타 열경화성 레진(Resin) 등을 사용할 수 있다. 또한 몰딩수지(270)는 상기 봉지재 재료 수지에 통상의 필러(Filler)를 더 포함할 수 있다. 이러한 필러의 성분은 특별히 제한되지 않으며, 일례로 실리카(SiO2), 알루미나(Al2O3), 보론나이트라이드(BN) 등의 열전도성이 우수한 재료, 전술한 전자파 차폐성 필러(예컨대, 금속, 탄소재, 페라이트 등) 또는 이들을 혼용할 수도 있다.Subsequently, as shown in Fig. 2 (b), the mold resin 270 in paste form before curing is filled on the release film 100 held in the lower mold 260. Then, as shown in Fig. For example, by potting and the like. Here, the molding resin 270 may be any conventional sealing material known in the art without limitation. For example, EMC (Epoxy Molding Compound) or other thermosetting resin may be used. In addition, the molding resin 270 may further include a common filler in the sealing material resin. The filler component is not particularly limited, and examples of the filler include a material having excellent thermal conductivity such as silica (SiO 2 ), alumina (Al 2 O 3 ), boron nitride (BN), the above-mentioned electromagnetic wave shielding filler Carbon material, ferrite, or the like), or a combination thereof.

이후 상부 금형(250)과 하부 금형(260)이 맞춰져, 제2캐비티부(261)에 충전된 몰딩 수지(270)가 압축됨과 동시에 가열된다. 이에 따라, 몰딩수지는 하부 금형(260)의 제2캐비티부(261)에 마련된 오목부 형상으로 경화되어 수지밀봉부 (270)가 형성된다. Thereafter, the upper mold 250 and the lower mold 260 are aligned, and the molding resin 270 filled in the second cavity 261 is compressed and simultaneously heated. Thus, the molding resin is cured to have a concave shape provided in the second cavity portion 261 of the lower mold 260 to form the resin sealing portion 270.

상기 S20 단계를 거치면 반도체 소자가 실장된 기판의 일면은 일괄 수지밀봉된다. 보다 구체적으로, 상기 수지밀봉된 기판은, 기판(210); 상기 기판의 일면에 실장된 반도체 소자(220)와 전도성 포스트부(240)를 일괄 봉지하는 수지밀봉부(270); 상기 수지밀봉부(270) 상에 순차적으로 배치되는 전자파 차폐층(120); 및 이형필름(110)을 포함하되, 상기 전도성 포스트부(240)의 상단부와 전자파 차폐층(120)이 서로 물리적으로 결합되는 구조를 가질 수 있다. After step S20 is performed, one surface of the substrate on which the semiconductor element is mounted is integrally sealed with resin. More specifically, the resin-sealed substrate comprises: a substrate 210; A resin encapsulant 270 for encapsulating the semiconductor element 220 and the conductive post 240 mounted on one surface of the substrate; An electromagnetic wave shielding layer 120 sequentially disposed on the resin sealing portion 270; And a release film 110. The conductive posts 240 may have a structure in which an upper end of the conductive posts 240 and the electromagnetic wave shielding layer 120 are physically coupled to each other.

3) 이형필름 분리단계 (이하 'S30 단계'라 함)3) Separation of release film (hereinafter referred to as step S30)

이어서, 상기 S20 단계에서 수지 밀봉된 기판으로부터 이형필름(100)을 분리한다(도 3(c) 참조). Then, in step S20, the release film 100 is separated from the resin-sealed substrate (see Fig. 3 (c)).

전술한 몰딩 수지(270)의 경화 이후, 상부 금형(250)은 하부 금형(260)으로부터 이간(離間)된다. 이때 이형필름(100)은 박리성을 가지고 있으며, 이형필름(100)의 점착층(130) 쪽보다 수지밀봉부(270) 쪽이 점착력이 높기 때문에, 수지밀봉된 기판으로부터 이형필름(100)을 분리하면, 이형필름의 전자파 차폐층(120)은 이형필름(100)에서 박리되어 수지밀봉부(270)의 표면에 부착되어 전사되며, 이형필름 중 기재필름(110)과 이형층(130)은 분리되어 제거된다. After the molding resin 270 has been hardened, the upper mold 250 is separated from the lower mold 260. At this time, the release film 100 has peelability, and since the adhesive force of the resin sealing portion 270 is higher than that of the release layer 130 of the release film 100, the release film 100 is peeled from the resin- The electromagnetic wave shielding layer 120 of the release film is peeled off from the release film 100 and adheres to the surface of the resin sealing portion 270 and is transferred to the base film 110. The release layer 130 And is removed separately.

상기 S30 단계를 거쳐 형성된 수지밀봉된 기판은, 기판(210); 상기 기판(210)의 일면에 실장된 반도체 소자(220)와 전도성 포스트부(240)를 일괄 봉지하는 수지밀봉부(270); 상기 수지밀봉부(270) 상에 순차적으로 배치되는 전자파 차폐층(120)을 포함하되, 상기 전도성 포스트부(240)의 상단부와 전자파 차폐층(120)이 물리적으로 결합되는 구조일 수 있다. The resin-sealed substrate formed through step S30 includes a substrate 210; A resin encapsulant 270 for encapsulating the semiconductor element 220 and the conductive post 240 mounted on one surface of the substrate 210; And a structure in which the upper end of the conductive post portion 240 and the electromagnetic wave shielding layer 120 are physically coupled to each other, the electromagnetic shielding layer 120 being sequentially disposed on the resin sealing portion 270.

본 발명에서는 컴프레션 몰드에 의해 몰딩수지(270)를 경화시키는 공정(S20 ~ S30 단계)을 통해, 기판(210) 상에 탑재된 반도체 소자(220)를 수지밀봉함과 동시에 전자파 차폐층(120)을 수지밀봉부(270)에 전사할 수 있다. 따라서, 몰딩 수지(270)의 경화와 전자파 차폐층(120)의 형성을 동시에 수행하여 생산 효율의 향상을 도모할 수 있다. 또한, 전술한 컴프레션 몰드 방식에 의해, 수지밀봉부(270)의 형성 및 전자파 차폐층(120)의 형성을 연속적으로 실시할 수 있으므로, 반도체 패키지의 생산 효율 향상을 한층 더 도모할 수 있다.In the present invention, the semiconductor device 220 mounted on the substrate 210 is sealed with resin and sealed with the electromagnetic wave shielding layer 120 through the step of curing the molding resin 270 by the compression mold (steps S20 to S30) Can be transferred to the resin sealing portion (270). Therefore, the hardening of the molding resin 270 and the formation of the electromagnetic wave shielding layer 120 can be performed at the same time, thereby improving the production efficiency. In addition, since the formation of the resin sealing portion 270 and the formation of the electromagnetic wave shielding layer 120 can be continuously performed by the above-described compression molding method, the production efficiency of the semiconductor package can be further improved.

4) 솔더볼 형성단계 (이하 'S40 단계'라 함)4) a solder ball forming step (hereinafter referred to as 'S40 step');

이어서, 상기 S40 단계에서는 기판의 타면에 당 분야에 알려진 통상적인 방법에 따라 다수의 솔더볼(280)을 융착시킨다(하기 도 3d 참조). Next, in step S40, a plurality of solder balls 280 are fused to the other surface of the substrate according to a conventional method known in the art (see FIG. 3D).

형성된 솔더볼의 형상과 크기는 특별히 제한되지 않으며, 당 분야에 알려진 통상적인 범위 내에서 적절히 조절할 수 있다. 일례로, 어레이(array) 형상일 수 있다. The shape and size of the formed solder ball are not particularly limited and can be suitably adjusted within the conventional range known in the art. For example, it may be in the form of an array.

5) 싱귤레이션 단계 (이하 'S50 단계'라 함)5) Singulation step (hereinafter referred to as 'S50 step')

이어서, 상기 S50 단계에서는 타면에 솔더볼(280)이 융착되고, 상면에 전자파 차폐층이 도포된 기판(210)을 개별 단위로 소잉함으로써, 본 발명의 반도체 패키지가 완성된다. Then, in the step S50, the solder ball 280 is fused to the other surface, and the substrate 210 on which the electromagnetic wave shielding layer is applied is sowed in individual units, thereby completing the semiconductor package of the present invention.

이때 상기 기판(210)을 반도체 패키지 단위로 분할하기 위해서, 각 패키지 단위영역을 둘러싸는 전도성 포스트부(240)의 단부면, 예컨대 양측 단부면 또는 네방향의 단부면을 각각 절단할 수 있다. 또한 상기 인쇄회로기판 형태의 기판(210)을 패키지 단위로 완전히 절단하는 공정은, 당 분야에 알려진 통상적인 공정, 예컨대 쏘우 블레이드(blade) 또는 레이저 커팅(laser cutting) 등을 이용하여 수행될 수 있다. At this time, in order to divide the substrate 210 into semiconductor package units, the end faces of the conductive posts 240 surrounding each package unit area, for example, both end faces or four end faces can be cut. In addition, the step of completely cutting the substrate 210 in the form of a printed circuit board into a package unit may be performed using a conventional process known in the art, for example, a saw blade or a laser cutting .

전술한 본 발명의 신규 반도체 패키지 방법은, 전자파 차폐층이 사전에 형성된 이형필름을 이용하여 몰딩함으로써, 몰딩과 동시에 수지밀봉부(EMC) 표면에 차폐층이 접착 및 전사되는 반도체 패키징법이다. 따라서, 종래 (이형)필름을 이용하여 반도체 패키지를 하는 당 분야에 알려진 통상적인 제조공정에 특별한 제한 없이 모두 적용 가능하다. 일례로, 몰딩 수지(예컨대, EMC)를 높은 압력으로 주입하여 몰딩하는 트랜스퍼 성형몰딩(transfer molding)법; 몰딩 수지에 반도체 패키지를 디핑(dipping)하여 몰딩하는 압축 성형몰딩(compression molding)법; 또는 필름 어시스트 몰딩(film assist molding)법 등이 있다. The above-described novel semiconductor packaging method of the present invention is a semiconductor packaging method in which a shielding layer is bonded and transferred to the surface of a resin sealing portion (EMC) simultaneously with molding by molding the electromagnetic shielding layer using a previously formed release film. Therefore, the present invention can be applied to all conventional manufacturing processes known in the art using a conventional (release) film as a semiconductor package without any particular limitation. For example, a transfer molding method in which a molding resin (for example, EMC) is injected at a high pressure and molded; A compression molding method in which a semiconductor package is dipped and molded into a molding resin; Or a film assist molding method.

또한 상기와 같이 이형필름을 이용하여 제조되는 본 발명의 반도체 패키지는, 일괄 봉지 및 싱귤레이션을 거쳐 제조되는 것이면 되고, 일례로 봉지 방식이 MAP (Moldied Array Packaging) 방식, 또는 WL (Wafer Lebel packaging) 방식인 반도체 패키지 등을 들 수 있다. 상기 반도체 패키지의 형상으로는, BGA (Ball Grid Array), QFN (Quad Flat Non-leaded package), SON (Small Outline Non-leaded package) 등을 들 수 있다. In addition, the semiconductor package of the present invention manufactured by using the release film as described above may be manufactured by collective encapsulation and singulation. For example, the encapsulation method may be a moldied array packaging (MAP) And a semiconductor package of the above-mentioned type. Examples of the shape of the semiconductor package include a ball grid array (BGA), a quad flat non-leaded package (QFN), and a small outline non-leaded package (SON).

도 6은 본 발명의 일 실시예에 따라 전자파 차폐수단을 갖는 반도체 패키지의 구성을 나타내는 단면도이다. 6 is a cross-sectional view showing a configuration of a semiconductor package having electromagnetic wave shielding means according to an embodiment of the present invention.

상기 도 6을 참조하여 설명하면, 상기 반도체 패키지 단위(300)는, 일면의 중앙부에 반도체소자 실장영역(미도시)이 형성되고, 타면에 다수의 솔더볼(360)이 형성된 기판(310); 상기 실장영역에 실장된 반도체 소자(320); 상기 실장영역을 둘러싸도록 기판(310)의 일면에 수직 설치된 전도성 포스트부(340); 상기 전도성 포스트부(340)로 둘러싸인 내재공간에 형성되고, 상기 반도체 소자를 봉지하는 수지밀봉부(350); 및 상기 전도성 포스트(340)의 상단부와 결합되며, 상기 수지밀봉부(350) 표면을 감싸는 전자파 차폐층(370)을 포함하는 구조를 가질 수 있다. Referring to FIG. 6, the semiconductor package unit 300 includes a substrate 310 on which a semiconductor element mounting region (not shown) is formed at a central portion of one side and a plurality of solder balls 360 are formed on the other side. A semiconductor device (320) mounted on the mounting region; A conductive post 340 vertically disposed on one surface of the substrate 310 so as to surround the mounting region; A resin sealing part 350 formed in the internal space surrounded by the conductive post part 340 and sealing the semiconductor element; And an electromagnetic wave shielding layer 370 coupled to the upper end of the conductive post 340 and surrounding the surface of the resin sealing portion 350.

이상에서 설명한 것은 본 발명에 의한 반도체 패키지 및 그 제조방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다. 따라서, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들을 포함하는 것으로 해석되어야 할 것이다.Although the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. Accordingly, the scope of the present invention should be construed as being limited to the embodiments described, and it is intended that the scope of the present invention encompasses not only the following claims, but also equivalents thereto.

100: 이형필름 110: 기재필름
120, 370: 전자파 차폐층 130: 이형층
210, 310: 기판 220, 320: 반도체 소자
230, 330: 와이어 본딩
240, 241, 242, 243, 244, 340: 전도성 포스트부
250: 상부금형 251: 제1캐비티
260: 하부금형 261: 제2캐비티
270, 350: 수지밀봉부 280, 360: 솔더볼100: release film 110: base film
120, 370: electromagnetic wave shielding layer 130: release layer
210, 310: Substrate 220, 320: Semiconductor element
230, 330: wire bonding
240, 241, 242, 243, 244, 340: conductive posts
250: upper mold 251: first cavity
260: lower mold 261: second cavity
270, 350: resin sealing portion 280, 360: solder ball

Claims (11)

전자파 차폐층이 형성된 이형필름을 이용하는 반도체 패키지의 제조방법으로서,
(i) 일면에 반도체 소자가 실장된 다수의 패키지 단위영역을 가지고, 각 패키지 단위영역의 경계부를 둘러싸는 전도성 포스트부가 장착된 기판을 준비하는 단계;
(ii) 대향하는 상부금형과 하부금형에 각각 상기 기판과 전자파 차폐층이 형성된 이형필름을 배치한 후, 상기 상부금형과 하부금형 사이에 몰딩 수지를 투입하고 밀봉하여, 일면이 수지밀봉된 기판을 형성하는 단계;
(iii) 상기 수지밀봉된 기판으로부터 이형필름을 분리하여, 전자파 차폐층이 전사된 기판을 얻는 단계;
(iv) 상기 전자파 차폐층이 전사된 기판의 타면에 솔더볼을 형성하는 단계; 및
(v) 상기 솔더볼이 형성된 기판을 반도체 패키지 단위로 분할하는 단계
를 포함하는 반도체 패키지의 제조방법.A method of manufacturing a semiconductor package using a release film on which an electromagnetic wave shielding layer is formed,
(i) preparing a substrate having a plurality of package unit regions each having a semiconductor element mounted on one surface thereof, the conductive posts surrounding the boundary of each package unit region being mounted;
(ii) disposing a release film having the above-described substrate and the electromagnetic wave shielding layer on the upper mold and the lower mold facing each other, and then molding resin is injected between the upper mold and the lower mold and sealed to form a resin- ;
(iii) separating the release film from the resin-sealed substrate to obtain a substrate on which the electromagnetic wave shielding layer is transferred;
(iv) forming a solder ball on the other surface of the substrate to which the electromagnetic wave shielding layer is transferred; And
(v) dividing the substrate on which the solder balls are formed into semiconductor package units
Wherein the semiconductor package is a semiconductor package. 제1항에 있어서,
상기 이형필름은
기재필름;
전기 전도성 물질을 함유하는 전자파 차폐층; 및
상기 기재필름과 전자파 차폐층 사이에 위치하며, 이들을 점착시키는 이형층을 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법. The method according to claim 1,
The release film
A base film;
An electromagnetic wave shielding layer containing an electrically conductive material; And
And a release layer disposed between the base film and the electromagnetic wave shielding layer and adhering the base film and the electromagnetic wave shielding layer. 제2항에 있어서,
상기 전기 전도성 물질은 금속, 탄소재, 금속도금된 고분자 및 금속도금된 세라믹으로 구성된 군에서 선택되는 1종 이상인 것을 특징으로 하는 반도체 패키지의 제조방법.3. The method of claim 2,
Wherein the electrically conductive material is at least one selected from the group consisting of metals, carbon materials, metal-plated polymers, and metal-plated ceramics. 제2항에 있어서,
상기 이형층은 일정수준 이상의 온도에서 박리되는 점착제인 것을 특징으로 하는 반도체 패키지의 제조방법. 3. The method of claim 2,
Wherein the release layer is a pressure-sensitive adhesive which is peeled off at a temperature higher than a predetermined level. 제1항에 있어서,
상기 전도성 포스트부는, 상하면이 개방된 사각링 형상, 일 영역에 개구부가 형성된 사각링 형상, 또는 적어도 일 측면에 메쉬형 개구부를 갖는 메쉬(mesh)형 사각링 형상인 것을 특징으로 하는 반도체 패키지의 제조방법.The method according to claim 1,
Wherein the conductive post portion is in the shape of a square ring having an open top and bottom, a square ring having an opening formed in one region, or a square ring having a mesh-like opening on at least one side thereof. Way. 제1항에 있어서,
상기 전도성 포스트부의 높이는, 상부금형과 하부금형이 서로 밀착 가압시, 하부금형에 마련된 캐비티 저면과 상기 기판의 반도체 소자의 장착면 사이의 간격인 것을 특징으로 하는 반도체 패키지의 제조방법.The method according to claim 1,
Wherein the height of the conductive post portion is an interval between a bottom surface of the cavity provided in the lower mold and a mounting surface of the semiconductor element of the substrate when the upper mold and the lower mold are closely contacted with each other. 제1항에 있어서,
상기 전도성 포스트는 표면 실장 기술(SMT) 또는 와이어 본딩으로 설치되는 것을 특징으로 하는 반도체 패키지의 제조방법. The method according to claim 1,
Wherein the conductive posts are mounted by surface mounting technology (SMT) or wire bonding. 제1항에 있어서,
상기 단계 (ii)는 기판이 안착되는 제1캐비티부를 갖는 상부금형과 상기 제1캐비티부에 대향하는 일면에 몰딩수지 충전공간을 이루는 제2캐비티부를 갖는 하부금형을 이용하여 수지밀봉 단계를 실시하되,
(ii-1) 상기 상부금형의 제1캐비티부에, 기판의 일면이 하부금형을 향하도록 상기 기판을 안착하는 단계;
(ii-2) 상기 하부금형의 제2캐비티부 저면에, 전자파 차폐층이 상부금형을 향하도록 상기 전자파 차폐층이 형성된 이형필름을 배치하는 단계; 및
(ii-3) 상기 하부금형의 제2캐비티 내에 몰딩 수지를 충전하고, 상기 몰딩 수지에 기판의 일면이 침지된 상태로 가압 경화시켜 수지밀봉하는 단계
를 포함하는 것인 반도체 패키지의 제조방법. The method according to claim 1,
The step (ii) is performed by using a lower mold having an upper mold having a first cavity portion on which a substrate is mounted and a second cavity portion forming a molding resin filling space on one surface opposite to the first cavity portion, ,
(ii-1) placing the substrate on the first cavity part of the upper mold so that one side of the substrate faces the lower mold;
(ii-2) disposing a release film on the bottom surface of the second cavity part of the lower mold in which the electromagnetic wave shielding layer is formed such that the electromagnetic wave shielding layer faces the upper mold; And
(ii-3) filling a molding resin in the second cavity of the lower mold, press-curing the resin in a state in which one side of the substrate is immersed in the molding resin, and sealing the resin
Wherein the semiconductor package includes a plurality of semiconductor chips. 제1항에 있어서,
상기 단계 (ii)에서 형성되는, 일면이 수지밀봉된 기판은
기판;
상기 기판의 일면에 실장된 반도체 소자와 전도성 포스트부를 일괄 봉지하는 수지밀봉부;
상기 수지밀봉부 상에 순차적으로 배치되는 전자파 차폐층; 및 이형필름
을 포함하되, 상기 전도성 포스트부의 상단부와 전자파 차폐층이 물리적으로 결합되는 것을 특징으로 하는 반도체 패키지의 제조방법.The method according to claim 1,
The one-side resin-sealed substrate formed in the step (ii)
Board;
A resin sealing part for collectively sealing the semiconductor element and the conductive post part mounted on one surface of the substrate;
An electromagnetic wave shielding layer sequentially disposed on the resin sealing portion; And release film
Wherein an upper end of the conductive post portion and an electromagnetic wave shielding layer are physically coupled to each other. 제1항에 있어서,
상기 단계 (v)는, 각 패키지 단위영역을 둘러싸는 전도성 포스트부의 단부면을 절단하는 것을 특징으로 하는 반도체 패키지의 제조방법. The method according to claim 1,
Wherein the step (v) cuts the end face of the conductive post portion surrounding each package unit region. 제1항에 있어서,
상기 단계 (v)에서 분할된 반도체 패키지는,
일면의 중앙부에 반도체소자 실장영역이 형성되고, 타면에 솔더볼이 형성된 기판;
상기 실장영역에 실장된 반도체 소자;
상기 실장영역을 둘러싸도록 기판의 일면에 수직 설치된 전도성 포스트부;
상기 전도성 포스트부로 둘러싸인 내재공간에 형성되고, 상기 반도체 소자를 봉지하는 수지밀봉부; 및
상기 전도성 포스트의 상단부와 결합되며, 상기 수지밀봉부 표면을 감싸는 전자파 차폐층을 포함하는 반도체 패키지의 제조방법. The method according to claim 1,
The semiconductor package divided in the step (v)
A substrate on which a semiconductor element mounting region is formed at a central portion of one surface and a solder ball is formed on the other surface;
A semiconductor element mounted in the mounting region;
A conductive post portion vertically disposed on one surface of the substrate so as to surround the mounting region;
A resin sealing part formed in the internal space surrounded by the conductive post part and sealing the semiconductor element; And
And an electromagnetic wave shielding layer coupled to an upper end of the conductive post and surrounding the surface of the resin sealing portion.
KR1020170098925A 2017-08-04 2017-08-04 Method for manufacturing semiconductor device KR20190014865A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170098925A KR20190014865A (en) 2017-08-04 2017-08-04 Method for manufacturing semiconductor device
CN201810496390.4A CN109390239A (en) 2017-08-04 2018-05-22 The manufacturing method of semiconductor package part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170098925A KR20190014865A (en) 2017-08-04 2017-08-04 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR20190014865A true KR20190014865A (en) 2019-02-13

Family

ID=65366878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170098925A KR20190014865A (en) 2017-08-04 2017-08-04 Method for manufacturing semiconductor device

Country Status (2)

Country Link
KR (1) KR20190014865A (en)
CN (1) CN109390239A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11553629B2 (en) 2020-01-09 2023-01-10 Samsung Electronics Co., Ltd. Shielding member and electronic device including the same
CN115763440A (en) * 2022-11-08 2023-03-07 北京唯捷创芯精测科技有限责任公司 Cavity-divided electromagnetic shielding structure, preparation method and electronic equipment

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744572B (en) 2018-11-28 2021-11-01 蔡憲聰 Semiconductor package with in-package compartmental shielding and fabrication method thereof
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
CN110213952A (en) * 2019-05-28 2019-09-06 青岛歌尔微电子研究院有限公司 A kind of electromagnetic armouring structure and its manufacturing method and electronic equipment
US12027493B2 (en) * 2019-11-04 2024-07-02 Xilinx, Inc. Fanout integration for stacked silicon package assembly
CN111009510A (en) * 2019-12-27 2020-04-14 上海先方半导体有限公司 Electromagnetic shielding structure and packaging method thereof
US11548273B2 (en) * 2020-01-31 2023-01-10 Asmpt Singapore Pte. Ltd. Apparatus and method for removing a film from a surface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11553629B2 (en) 2020-01-09 2023-01-10 Samsung Electronics Co., Ltd. Shielding member and electronic device including the same
CN115763440A (en) * 2022-11-08 2023-03-07 北京唯捷创芯精测科技有限责任公司 Cavity-divided electromagnetic shielding structure, preparation method and electronic equipment

Also Published As

Publication number Publication date
CN109390239A (en) 2019-02-26

Similar Documents

Publication Publication Date Title
KR20190014865A (en) Method for manufacturing semiconductor device
JP6361709B2 (en) Manufacturing method of semiconductor device
JP5063398B2 (en) Method of forming a packaged semiconductor light emitting device having a front contact by compression molding
US7709853B2 (en) Packaged semiconductor light emitting devices having multiple optical elements
US20100213487A1 (en) Side-emitting led package and manufacturing method of the same
CN103000538A (en) Method for manufacturing semiconductor package structure
TWI414028B (en) Injection molding system and method of chip package
WO1998044547A1 (en) Method for manufacturing semiconductor device
CN104821298B (en) Semiconductor package body and method for producing semiconductor package body
US11735435B2 (en) Quad flat no lead package and method of making
KR20190080246A (en) Method for manufacturing semiconductor device
CN107275459B (en) Package element and manufacturing method thereof
US6534338B1 (en) Method for molding semiconductor package having a ceramic substrate
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
WO2018113574A1 (en) Process method for mounting pre-encapsulated metal conductive three-dimensional packaging structure
CN1172369C (en) Semiconductor package with heat radiator
KR20200064869A (en) Semiconductor package and fabrication method thereof
CN106653734B (en) Semiconductor device with electromagnetic interference shielding and method of manufacturing the same
WO2013037188A1 (en) Pre-encapsulated islandless lead frame structures and manufacturing method
US20080251910A1 (en) Fabricating method of semiconductor package and heat-dissipating structure applicable thereto
JP2013074108A (en) Semiconductor package manufacturing method
JP4679991B2 (en) Semiconductor device
US8980690B1 (en) Lead frame based semiconductor device with routing substrate
CN116344362A (en) System-in-package method and package structure
CN114188232A (en) Chip packaging mold, chip packaging body and packaging method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application