KR20190000033A - Semiconductor device package - Google Patents

Semiconductor device package Download PDF

Info

Publication number
KR20190000033A
KR20190000033A KR1020170078843A KR20170078843A KR20190000033A KR 20190000033 A KR20190000033 A KR 20190000033A KR 1020170078843 A KR1020170078843 A KR 1020170078843A KR 20170078843 A KR20170078843 A KR 20170078843A KR 20190000033 A KR20190000033 A KR 20190000033A
Authority
KR
South Korea
Prior art keywords
semiconductor
layer
substrate
disposed
electrode
Prior art date
Application number
KR1020170078843A
Other languages
Korean (ko)
Other versions
KR102385938B1 (en
Inventor
문지형
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020170078843A priority Critical patent/KR102385938B1/en
Publication of KR20190000033A publication Critical patent/KR20190000033A/en
Application granted granted Critical
Publication of KR102385938B1 publication Critical patent/KR102385938B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

An embodiment discloses a semiconductor device package. The semiconductor device package includes a first semiconductor device; and a second semiconductor device disposed on the first semiconductor device. The first semiconductor device comprises a first substrate; a plurality of first semiconductor structures disposed on the first substrate; and a first connection electrode electrically connecting the plurality of first semiconductor structures. The second semiconductor device comprises a second substrate spaced apart from the first substrate; a plurality of second semiconductor structures disposed on one surface of the second substrate facing the first substrate; and a second connection electrode electrically connecting the plurality of second semiconductor structures. The second connection electrode is disposed on the first connection electrode and electrically connected to it. It is possible to provide a semiconductor device package capable of double-sided light emission.

Description

반도체 소자 패키지{SEMICONDUCTOR DEVICE PACKAGE}[0001] SEMICONDUCTOR DEVICE PACKAGE [0002]

실시 예는 반도체 소자 패키지에 관한 것이다.An embodiment relates to a semiconductor device package.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점이 있기 때문에 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용되고 있다.Semiconductor devices including compounds such as GaN and AlGaN are widely used as light emitting devices, light receiving devices and various diodes because they have many advantages such as wide and easy bandgap energy.

특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. Particularly, a light emitting device such as a light emitting diode or a laser diode using a semiconductor material of Group 3-5 or 2-6 group semiconductors can be applied to various devices such as a red, Blue, and ultraviolet rays. By using fluorescent materials or combining colors, it is possible to realize a white light beam with high efficiency. Also, compared to conventional light sources such as fluorescent lamps and incandescent lamps, low power consumption, , Safety, and environmental friendliness.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when a light-receiving element such as a photodetector or a solar cell is manufactured using a semiconductor material of Group 3-5 or Group 2-6 compound semiconductor, development of a device material absorbs light of various wavelength regions to generate a photocurrent , It is possible to use light in various wavelength ranges from the gamma ray to the radio wave region. It also has advantages of fast response speed, safety, environmental friendliness and easy control of device materials, so it can be easily used for power control or microwave circuit or communication module.

그러나, 기존의 반도체 소자 패키지는 기판의 일면에만 반도체 소자가 배치되어 양면 발광이 어려운 문제가 있다. 특히, 전구의 필라멘트를 반도체 소자로 대체하는 경우 양면 발광이 가능한 반도체 소자 패키지가 요구된다.However, in the conventional semiconductor device package, there is a problem that the semiconductor element is disposed on only one side of the substrate, and light emission on both sides is difficult. Particularly, there is a demand for a semiconductor device package capable of emitting double-sided light when a filament of a bulb is replaced with a semiconductor element.

실시 예는 양면 발광이 가능한 반도체 소자 패키지를 제공한다.The embodiment provides a semiconductor device package capable of both-side light emission.

본 발명이 해결하고자 하는 과제는 이상에서 언급된 과제에 국한되지 않으며 여기서 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems to be solved by the present invention are not limited to the above-mentioned problems, and other problems not mentioned here can be understood by those skilled in the art from the following description.

실시 예에 따른 반도체 소자 패키지는, 제1 반도체 소자; 및 상기 제1 반도체 소자 상에 배치되는 제2 반도체 소자를 포함하고, 상기 제1 반도체 소자는, 제1 기판; 상기 제1 기판상에 배치되는 복수 개의 제1 반도체 구조물; 상기 복수 개의 제1 반도체 구조물을 전기적으로 연결하는 제1 연결전극을 포함하고, 상기 제2 반도체 소자는, 상기 제1 기판과 이격 배치된 제2 기판; 상기 제1 기판과 마주보는 제2 기판의 일면에 배치되는 복수 개의 제2 반도체 구조물; 상기 복수 개의 제2 반도체 구조물을 전기적으로 연결하는 제2 연결전극을 포함하고, 상기 제2연결전극은 상기 제1 연결전극상에 배치되어 전기적으로 연결된다.A semiconductor device package according to an embodiment includes: a first semiconductor element; And a second semiconductor element disposed on the first semiconductor element, the first semiconductor element comprising: a first substrate; A plurality of first semiconductor structures disposed on the first substrate; And a first connection electrode electrically connecting the plurality of first semiconductor structures, wherein the second semiconductor element comprises: a second substrate spaced apart from the first substrate; A plurality of second semiconductor structures disposed on one surface of the second substrate facing the first substrate; And a second connection electrode electrically connecting the plurality of second semiconductor structures, wherein the second connection electrode is disposed on and electrically connected to the first connection electrode.

상기 제1 반도체 소자는 제1 기판상에 배치되는 제1 패드 및 제2 패드를 포함하고, 상기 제1 연결전극은 상기 제1 패드 및 제2 패드와 전기적으로 연결될 수 있다.The first semiconductor device may include a first pad and a second pad disposed on a first substrate, and the first connection electrode may be electrically connected to the first pad and the second pad.

상기 제1 반도체 소자는 상기 복수 개의 제1 반도체 구조물을 덮는 제1 절연층, 및 상기 제1 절연층을 덮는 제1 반사층을 포함하고, 상기 제1 연결전극은 제1 절연층 및 제1 반사층을 관통하여 상기 복수 개의 제1 반도체 소자와 전기적으로 연결될 수 있다.Wherein the first semiconductor element includes a first insulating layer covering the plurality of first semiconductor structures, and a first reflecting layer covering the first insulating layer, wherein the first connecting electrode comprises a first insulating layer and a first reflecting layer And may be electrically connected to the plurality of first semiconductor elements.

상기 제1 반도체 구조물은 상기 제1 기판상에 배치되는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하고, 상기 제1 연결전극은 어느 하나의 제1 반도체 소자의 제1 도전형 반도층과 이웃한 제1 반도체 소자의 제2 도전형 반도체층을 전기적으로 연결할 수 있다.The first semiconductor structure may include a first conductive type semiconductor layer disposed on the first substrate, a second conductive type semiconductor layer, and an active layer disposed between the first conductive type semiconductor layer and the second conductive type semiconductor layer And the first connection electrode may electrically connect the first conductivity type semiconductor layer of one of the first semiconductor elements and the second conductivity type semiconductor layer of the neighboring first semiconductor element.

상기 제2 반도체 소자는 상기 복수 개의 제2 반도체 구조물을 덮는 제2 절연층, 및 상기 제2 절연층을 덮는 제2 반사층을 포함하고, 상기 제2 연결전극은 제2 절연층 및 제2 반사층을 관통하여 상기 복수 개의 제2 반도체 소자와 전기적으로 연결될 수 있다.The second semiconductor element includes a second insulating layer covering the plurality of second semiconductor structures and a second reflecting layer covering the second insulating layer, and the second connecting electrode includes a second insulating layer and a second reflecting layer, And may be electrically connected to the plurality of second semiconductor elements.

상기 제1 반도체 소자는 상기 제1 연결전극을 덮는 제1 보호층, 및 상기 제1 보호층 상에 배치되는 제1 접합전극을 포함하고, 상기 제1 접합전극은 상기 제1 연결전극과 전기적으로 연결될 수 있다.Wherein the first semiconductor element comprises a first protective layer covering the first connection electrode and a first junction electrode disposed on the first protective layer, wherein the first junction electrode is electrically connected to the first connection electrode Can be connected.

상기 제1 접합전극은 상기 제1 패드 및 제2 패드와 접촉할 수 있다.The first junction electrode may contact the first pad and the second pad.

상기 제2 반도체 소자는 상기 제2 연결전극을 덮는 제2 보호층, 및 상기 제2 보호층의 하부에 배치되는 제2 접합전극을 포함하고, 상기 제2 접합전극은 상기 제2 연결전극과 전기적으로 연결될 수 있다.Wherein the second semiconductor element includes a second protection layer covering the second connection electrode and a second junction electrode disposed under the second protection layer, and the second junction electrode is electrically connected to the second connection electrode .

상기 제2 접합전극은 상기 제2 보호층을 관통하여 상기 제2 연결전극과 전기적으로 연결될 수 있다.The second junction electrode may be electrically connected to the second connection electrode through the second protection layer.

상기 제2 접합전극은 상기 제1 접합전극에 본딩될 수 있다.The second junction electrode may be bonded to the first junction electrode.

실시 예에 따르면 반도체 소자 패키지의 양면 발광이 가능해진다.According to the embodiment, both-side emission of the semiconductor device package becomes possible.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.The various and advantageous advantages and effects of the present invention are not limited to the above description, and can be more easily understood in the course of describing a specific embodiment of the present invention.

도 1은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 개념도이고,
도 2a는 도 1의 A부분 확대도이고,
도 2b는 도 1의 B부분 확대도이고,
도 3a 내지 도 3h는 본 발명의 제1 반도체 소자를 제작하는 과정을 설명하기 위한 도면이고,
도 4a 내지 도 4f는 본 발명의 제2 반도체 소자를 제작하는 과정을 설명하기 위한 도면이고,
도 5a 내지 도 5c는 본 발명의 제1 반도체 소자와 제2 반도체 소자를 본딩하는 과정을 설명하기 위한 도면이고,
도 6은 본 발명의 일 실시 예에 따른 램프의 개념도이다.1 is a conceptual view of a semiconductor device package according to an embodiment of the present invention,
2A is an enlarged view of a portion A in Fig. 1,
FIG. 2B is an enlarged view of a portion B in FIG. 1,
3A to 3H are views for explaining a process of fabricating a first semiconductor device of the present invention,
4A to 4F are views for explaining a process of fabricating the second semiconductor element of the present invention,
5A to 5C are views for explaining a process of bonding the first semiconductor element and the second semiconductor element of the present invention,
6 is a conceptual diagram of a lamp according to an embodiment of the present invention.

본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다. The embodiments may be modified in other forms or various embodiments may be combined with each other, and the scope of the present invention is not limited to each embodiment described below.

특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다. Although not described in the context of another embodiment, unless otherwise described or contradicted by the description in another embodiment, the description in relation to another embodiment may be understood.

예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.For example, if the features of configuration A are described in a particular embodiment, and the features of configuration B are described in another embodiment, even if the embodiment in which configuration A and configuration B are combined is not explicitly described, It is to be understood that they fall within the scope of the present invention.

실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiments, in the case where one element is described as being formed "on or under" another element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention.

도 1은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 개념도이고, 도 2a는 도 1의 A부분 확대도이고, 도 2b는 도 1의 B부분 확대도이다.FIG. 1 is a conceptual diagram of a semiconductor device package according to an embodiment of the present invention, FIG. 2A is an enlarged view of a portion A of FIG. 1, and FIG. 2B is an enlarged view of a portion B of FIG.

도 1, 도 2a, 도 2b를 참조하면, 본 발명의 일 실시 예에 따른 반도체 소자 패키지는, 제1 반도체 소자(100), 및 제1 반도체 소자(100) 상에 배치되는 제2 반도체 소자(200)를 포함할 수 있다.1, 2A and 2B, a semiconductor device package according to an embodiment of the present invention includes a first semiconductor element 100 and a second semiconductor element 100 disposed on the first semiconductor element 100 200).

제1 반도체 소자(100)는, 제1 기판(110), 제1 기판(110)상에 배치되는 복수 개의 제1 반도체구조물(120), 복수 개의 제1 반도체구조물(120)을 전기적으로 연결하는 제1 연결전극(130)을 포함할 수 있다.The first semiconductor device 100 includes a first substrate 110, a plurality of first semiconductor structures 120 disposed on the first substrate 110, and a plurality of second semiconductor structures 120 electrically connecting the plurality of first semiconductor structures 120 And may include a first connection electrode 130.

제1 기판(110)은 투광성, 전도성 또는 절연성 기판을 포함할 수 있다. 제1 기판(110)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼일 수 있다. 제1 기판(110)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, 및 Ga2O3 중 선택된 물질로 형성될 수 있으며, 이것으로 본 발명을 한정하는 것은 아니다.The first substrate 110 may comprise a light-transmitting, conductive or insulating substrate. The first substrate 110 may be a material suitable for semiconductor material growth or a carrier wafer. The first substrate 110 may be formed of a material selected from among sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 O 3 . The invention is not limited thereto.

제1 반도체구조물(120)은 제1 도전형 반도체층(122), 활성층(123), 제2 도전형 반도체층(124)을 포함할 수 있다. 또한, 제1 반도체구조물(120)은 제1 기판(110)과 제1 도전형 반도체층(122) 사이에 배치되는 버퍼층(미도시)을 더 포함할 수 있다.The first semiconductor structure 120 may include a first conductive semiconductor layer 122, an active layer 123, and a second conductive semiconductor layer 124. The first semiconductor structure 120 may further include a buffer layer (not shown) disposed between the first substrate 110 and the first conductivity type semiconductor layer 122.

제1 반도체구조물(120)은 제1 기판(110) 상에서 성장할 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 제1 반도체구조물(120)은 별도의 성장기판에서 성장한 후 제1 기판(110)에 접착될 수도 있다.The first semiconductor structure 120 may grow on the first substrate 110, but is not necessarily limited thereto. Illustratively, the first semiconductor structure 120 may be grown on a separate growth substrate and then bonded to the first substrate 110.

제1 도전형 반도체층(122)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1도펀트가 도핑될 수 있다. 제1 도전형 반도체층(122)은 Inx1Aly1Ga1 -x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1 도전형 반도체층(122)은 n형 반도체층일 수 있다.The first conductive semiconductor layer 122 may be formed of a compound semiconductor such as Group III-V or Group II-VI, and the first dopant may be doped. The first conductive semiconductor layer 122 may be a semiconductor material having a composition formula of In x 1 Al y 1 Ga 1 -x 1 -y1 N (0? X1? 1 , 0 ? Y1? 1 , 0? X1 + y1? For example, GaN, AlGaN, InGaN, InAlGaN, and the like. The first dopant may be an n-type dopant such as Si, Ge, Sn, Se, or Te. When the first dopant is an n-type dopant, the first conductivity type semiconductor layer 122 doped with the first dopant may be an n-type semiconductor layer.

활성층(123)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(124) 사이에 배치된다. 활성층(123)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(124)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(123)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 가시광 또는 자외선 파장을 가지는 빛을 생성할 수 있다.The active layer 123 is disposed between the first conductivity type semiconductor layer 122 and the second conductivity type semiconductor layer 124. The active layer 123 is a layer where electrons (or holes) injected through the first conductive type semiconductor layer 122 and holes (or electrons) injected through the second conductive type semiconductor layer 124 meet. The active layer 123 may transition to a low energy level as electrons and holes recombine, and may generate light having visible or ultraviolet wavelengths.

활성층(123)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quant㎛ Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(123)의 구조는 이에 한정하지 않는다.The active layer 123 may have any one of a single well structure, a multiple well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum well structure. ) Is not limited to this.

제2 도전형 반도체층(124)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(124)에 제2도펀트가 도핑될 수 있다. 제2 도전형 반도체층(124)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2 도전형 반도체층(124)은 p형 반도체층일 수 있다.The second conductive semiconductor layer 124 may be formed of a compound semiconductor such as a Group III-V or a Group II-VI, and the second conductive semiconductor layer 124 may be doped with a second dopant. A second conductive semiconductor layer 124 is a semiconductor material having a compositional formula of In x5 Al y2 Ga 1 -x5- y2 N (0≤x5≤1, 0≤y2≤1, 0≤x5 + y2≤1) or AlInN , AlGaAs, GaP, GaAs, GaAsP, and AlGaInP. When the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, or Ba, the second conductivity type semiconductor layer 124 doped with the second dopant may be a p-type semiconductor layer.

제1 전극(125)은 제1 도전형 반도체층(122)과 전기적으로 연결되고, 제2 전극(126)은 제2 도전형 반도체층(124)과 전기적으로 연결될 수 있다. 제1 전극(125)과 제2 전극(126)은 오믹 전극일 수 있으나 반드시 이에 한정하지 않는다.The first electrode 125 may be electrically connected to the first conductivity type semiconductor layer 122 and the second electrode 126 may be electrically connected to the second conductivity type semiconductor layer 124. The first electrode 125 and the second electrode 126 may be ohmic electrodes, but are not limited thereto.

제1 전극(125)과 제2 전극(126)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 구성될 수 있으나, 이러한 재료에 한정되는 않는다.The first electrode 125 and the second electrode 126 may be formed of one selected from the group consisting of ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO ), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO ZnO, ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au or Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ru, Mg, Zn, Pt, Au, and Hf. However, the present invention is not limited to these materials.

제1 절연층(140)은 제1 기판(110)상에 형성되어 복수 개의 제1 반도체구조물(120)을 덮을 수 있다. 복수 개의 제1 반도체구조물(120)은 제1 절연층(140)의 내부에 배치될 수 있다. 제1 절연층(140)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다.The first insulating layer 140 may be formed on the first substrate 110 to cover the plurality of first semiconductor structures 120. A plurality of first semiconductor structures 120 may be disposed within the first insulating layer 140. The first insulating layer 140 may be formed of at least one selected from the group consisting of SiO 2 , SixOy, Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , However, the present invention is not limited thereto.

제1 반사층(170)은 제1 절연층(140)상에 배치될 수 있다. 제1 반사층(170)은 복수 개의 제1 반도체구조물(120)에서 출사된 광을 반사할 수 있다. 따라서, 복수 개의 제1 반도체구조물(120)에서 출사된 광(L1)은 제1 기판(110)을 통과하여 외부로 출사될 수 있다.The first reflective layer 170 may be disposed on the first insulating layer 140. The first reflective layer 170 may reflect light emitted from the plurality of first semiconductor structures 120. Therefore, the light L1 emitted from the plurality of first semiconductor structures 120 can be emitted to the outside through the first substrate 110. [

제1 반사층(170)은 복수 개의 제1 반도체구조물(120)에서 출사된 광을 반사할 수 있는 다양한 재질이 선택될 수 있다. 제1 절연층(140)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제1 반사층(170)은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector) 일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제1 반사층(170)은 다양한 반사 구조를 포함할 수 있다.The first reflective layer 170 may be selected from a variety of materials capable of reflecting light emitted from the plurality of first semiconductor structures 120. The first insulating layer 140 may be formed as a single layer or a multilayer. Illustratively, the first reflective layer 170 may be a DBR (distributed Bragg reflector) having a multi-layer structure including Si oxide or a Ti compound. However, the first reflective layer 170 may include various reflective structures without being limited thereto.

제1 연결전극(130)은 제1 절연층(140)과 제1 반사층(170)을 관통하여 복수 개의 제1 반도체구조물(120)을 전기적으로 연결할 수 있다. 제1 연결전극(130)은 어느 하나의 제1 반도체구조물(120A)의 제1 도전형 반도체층(122)과 이웃한 제1 반도체구조물(120B)의 제2 도전형 반도체층(124)을 전기적으로 연결할 수 있다. 즉, 제1 연결전극(130)은 복수 개의 제1 반도체구조물(120)을 직렬 연결할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1 연결전극(130)은 복수 개의 제1 반도체구조물(120)을 직렬 및/또는 병렬로 연결할 수 있다.The first connection electrode 130 may electrically connect the plurality of first semiconductor structures 120 through the first insulation layer 140 and the first reflection layer 170. The first connection electrode 130 electrically connects the first conductive semiconductor layer 122 of the first semiconductor structure 120A and the second conductive semiconductor layer 124 of the first semiconductor structure 120B adjacent to the first conductive semiconductor layer 120B, . That is, the first connection electrode 130 may connect the plurality of first semiconductor structures 120 in series. However, the present invention is not limited thereto, and the first connection electrode 130 may connect the plurality of first semiconductor structures 120 in series and / or in parallel.

제1 연결전극(130)은 기판의 가장자리에 배치된 제1 패드(181) 및 제2 패드(182)와 전기적으로 연결될 수 있다.The first connection electrode 130 may be electrically connected to the first pad 181 and the second pad 182 disposed at the edge of the substrate.

제1 보호층(150)은 제1 연결전극(130)상에 배치될 수 있다. 제1 보호층(150)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 제1 보호층(150)은 제1 기판(110)의 가장자리에 배치된 제1 연결전극(130)의 끝단부(131)를 노출시킬 수 있다.The first passivation layer 150 may be disposed on the first connection electrode 130. The first passivation layer 150 may be formed of at least one selected from the group consisting of SiO 2 , SixOy, Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , However, the present invention is not limited thereto. The first passivation layer 150 may expose the end 131 of the first connection electrode 130 disposed at the edge of the first substrate 110.

제1 접합전극(160)은 제1 보호층(150) 상에 배치될 수 있다. 제1 접합전극(160)은 제1 기판(110)의 가장자리로 연장되어 제1 연결전극(130)의 끝단부(131)와 전기적으로 연결될 수 있다. 제1 패드(181)와 제2 패드(182)는 제1 연결전극(130)의 끝단부(131)와 제1 접합전극(160)이 중첩된 영역으로 정의할 수 있다.The first junction electrode 160 may be disposed on the first passivation layer 150. The first junction electrode 160 may extend to the edge of the first substrate 110 and may be electrically connected to the end 131 of the first connection electrode 130. The first pad 181 and the second pad 182 may be defined as a region where the end 131 of the first connection electrode 130 and the first junction electrode 160 overlap.

제2 반도체 소자(200)는, 제2 기판(210), 제2 기판(210)상에 배치되는 복수 개의 제2 반도체구조물(220), 복수 개의 제2 반도체구조물(220)을 전기적으로 연결하는 제2 연결전극(230)을 포함할 수 있다.The second semiconductor device 200 includes a second substrate 210, a plurality of second semiconductor structures 220 disposed on the second substrate 210, and a plurality of second semiconductor structures 220 electrically connected to each other And may include a second connection electrode 230.

제2 기판(210)은 투광성, 전도성 또는 절연성 기판을 포함할 수 있다. 기판은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼일 수 있다. 기판은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, 및 Ga2O3 중 선택된 물질로 형성될 수 있으며, 이것으로 본 발명을 한정하는 것은 아니다.The second substrate 210 may comprise a light-transmitting, conductive or insulating substrate. The substrate may be a material suitable for semiconductor material growth or a carrier wafer. The substrate may be formed of a material selected from among sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge and Ga 2 O 3 , no.

제2 반도체구조물(220)은 제1 도전형 반도체층(222), 활성층(223), 제2 도전형 반도체층(224)을 포함할 수 있다. 또한, 제2 반도체구조물(220)은 제2 기판(210)과 제1 도전형 반도체층(222) 사이에 배치되는 버퍼층을 더 포함할 수 있다.The second semiconductor structure 220 may include a first conductive semiconductor layer 222, an active layer 223, and a second conductive semiconductor layer 224. The second semiconductor structure 220 may further include a buffer layer disposed between the second substrate 210 and the first conductive semiconductor layer 222.

제2 반도체구조물(220)은 제1 기판(110)과 마주보는 제2 기판(210)의 일면(211)에 성장할 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 제2 반도체구조물(220)은 별도의 성장기판에서 성장한 후 제2 기판(210)의 일면에 접착될 수도 있다. 실시 예에 따르면 제1 반도체구조물(120)과 제2 반도체구조물(220)은 제1 기판(110)과 제2 기판(210) 사이에 배치될 수 있다. The second semiconductor structure 220 may be grown on one surface 211 of the second substrate 210 facing the first substrate 110, but the present invention is not limited thereto. Illustratively, the second semiconductor structure 220 may be grown on a separate growth substrate and then adhered to one side of the second substrate 210. The first semiconductor structure 120 and the second semiconductor structure 220 may be disposed between the first substrate 110 and the second substrate 210 according to an embodiment.

제2 반도체구조물(220)의 제1 도전형 반도체층(222), 활성층(223), 제2 도전형 반도체층(224), 제1 전극(225) 및 제2 전극(226)의 구성은 제1 반도체구조물(120)과 동일하다.The structure of the first conductive semiconductor layer 222, the active layer 223, the second conductivity type semiconductor layer 224, the first electrode 225 and the second electrode 226 of the second semiconductor structure 220 is not limited to the structure 1 < / RTI >

제2 절연층(240)은 제2 기판(210)의 일면에 형성되어 복수 개의 제2 반도체구조물(220)을 덮을 수 있다. 복수 개의 제2 반도체구조물(220)은 제2 절연층(240)의 내부에 배치될 수 있다. 제2 절연층(240)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다.The second insulating layer 240 may be formed on one surface of the second substrate 210 to cover the plurality of second semiconductor structures 220. The plurality of second semiconductor structures 220 may be disposed within the second insulating layer 240. The second insulating layer 240 may be formed of at least one selected from the group consisting of SiO 2 , SixOy, Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , However, the present invention is not limited thereto.

제2 반사층(270)은 제2 절연층(240)의 하부에 배치될 수 있다. 제2 반사층(270)은 복수 개의 제2 반도체구조물(220)에서 출사된 광을 반사할 수 있다. 복수 개의 제2 반도체구조물(220)에서 출사된 광(L2)은 제2 기판(210)을 통과하여 외부로 출사될 수 있다. 따라서, 실시 예에 따른 패키지는 양면으로 발광이 가능해질 수 있다.The second reflective layer 270 may be disposed under the second insulating layer 240. The second reflective layer 270 may reflect light emitted from the plurality of second semiconductor structures 220. The light L2 emitted from the plurality of second semiconductor structures 220 may be emitted to the outside through the second substrate 210. Therefore, the package according to the embodiment can emit light on both sides.

제2 반사층(270)은 복수 개의 제2 반도체구조물(220)에서 출사된 광을 반사할 수 있는 다양한 재질이 선택될 수 있다. 제2 반사층(270)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제2 반사층(270)은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector)일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제2 반사층(270)은 다양한 반사 구조를 포함할 수 있다.The second reflective layer 270 may be selected from a variety of materials capable of reflecting light emitted from the plurality of second semiconductor structures 220. The second reflective layer 270 may be formed as a single layer or a multilayer. Illustratively, the second reflective layer 270 may be a DBR (distributed Bragg reflector) having a multi-layer structure including Si oxide or a Ti compound. However, the second reflective layer 270 may include various reflective structures.

제2 연결전극(230)은 제2 절연층(240)과 제2 반사층(270)을 관통하여 복수 개의 제2 반도체구조물(220)을 전기적으로 연결할 수 있다. 제2 연결전극(230)은 어느 하나의 제2 반도체구조물(220)의 제1 도전형 반도체층(222)과 이웃한 제2 반도체구조물(220)의 제2 도전형 반도체층(224)을 전기적으로 연결할 수 있다. 즉, 제2 연결전극(230)은 복수 개의 제2 반도체구조물(220)을 직렬 연결할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제2 연결전극(230)은 복수 개의 제1 반도체구조물(120)을 직/병렬로 연결할 수 있다.The second connection electrode 230 may pass through the second insulation layer 240 and the second reflection layer 270 to electrically connect the plurality of second semiconductor structures 220. The second connection electrode 230 electrically connects the first conductivity type semiconductor layer 222 of the second semiconductor structure 220 and the second conductivity type semiconductor layer 224 of the second semiconductor structure 220, . That is, the second connection electrode 230 may connect the plurality of second semiconductor structures 220 in series. However, the present invention is not limited thereto, and the second connection electrode 230 may connect the first semiconductor structures 120 in series or in parallel.

제2 보호층(250)은 제2 연결전극(230)의 하부에 배치될 수 있다. 제2 보호층(250)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. The second protective layer 250 may be disposed under the second connection electrode 230. The second protective layer 250 may be formed of at least one selected from the group consisting of SiO 2 , SixOy, Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , However, the present invention is not limited thereto.

제2 접합전극(260)은 제2 보호층(250)의 하부에 배치될 수 있다. 제2 접합전극(260)은 제2 보호층(250)을 관통하여 제2 연결전극(230)과 전기적으로 연결될 수 있다.The second junction electrode 260 may be disposed under the second passivation layer 250. The second junction electrode 260 may be electrically connected to the second connection electrode 230 through the second passivation layer 250.

제2 접합전극(260)은 제1 접합전극(160)상에 본딩될 수 있다. 따라서, 제1, 제2 패드(181, 182)에서 인가된 전원은 제1 반도체구조물(120)과 제2 반도체구조물(220)에 인가될 수 있다. 1, 제2 패드(181, 182)에서 인가된 전원은 제1 연결전극(130)을 통해 복수 개의 제1 반도체구조물(120)에 전원을 인가할 수 있다. 또한, 제1, 제2 패드(181, 182)에서 인가된 전원은 제1 접합전극(160), 제2 접합전극(260), 및 제2 연결전극(230)을 경유하여 복수 개의 제2 반도체구조물(220)에 인가될 수 있다.The second junction electrode 260 may be bonded onto the first junction electrode 160. Accordingly, a power source applied to the first and second pads 181 and 182 may be applied to the first semiconductor structure 120 and the second semiconductor structure 220. 1 and the second pads 181 and 182 may apply power to the plurality of first semiconductor structures 120 through the first connection electrodes 130. [ The power supplied from the first and second pads 181 and 182 is supplied to the plurality of second semiconductors 181 and 182 via the first junction electrode 160, the second junction electrode 260, May be applied to the structure 220.

실시 예에 따르면, 제1 반도체 소자(100)에서 출사된 광(L1)은 제1 기판(110)의 후면으로 출사되고, 제2 반도체 소자(200)에서 출사된 광(L2)은 제2 기판(210)의 상면으로 출사될 수 있다. 따라서, 양면 발광이 가능해질 수 있다.The light L1 emitted from the first semiconductor element 100 is emitted to the rear surface of the first substrate 110 and the light L2 emitted from the second semiconductor element 200 is incident on the second substrate 110, To the upper surface of the substrate 210. Therefore, both-side light emission can be made possible.

이때, 제1 반도체 소자(100)와 제2 반도체 소자(200)에 형광체층을 더 배치하여 백색광 또는 단색광을 구현할 수도 있다. 예시적으로 형광체층은 제1 기판(110)의 후면과 제2 기판(210)의 상면에 각각 배치될 수 있다. 형광체층은 원하는 색상을 구현할 수 있는 다양한 물질이 선택될 수도 있다. At this time, a phosphor layer may be further disposed on the first semiconductor element 100 and the second semiconductor element 200 to realize white light or monochromatic light. Illustratively, the phosphor layers may be disposed on the rear surface of the first substrate 110 and on the top surface of the second substrate 210, respectively. The phosphor layer may be selected from various materials capable of realizing a desired color.

도 3a 내지 도 3h는 본 발명의 제1 반도체 소자를 제작하는 과정을 설명하기 위한 도면이다.3A to 3H are views for explaining the process of fabricating the first semiconductor device of the present invention.

도 3a를 참조하면, 제1 기판(110)상에 제1 도전형 반도체층(122), 활성층(123), 제2 도전형 반도체층(124), 및 제2 전극(126)층을 차례로 형성할 수 있다. 반도체 구조층은 MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy)법과 같은 기상 증착법에 의해 성장될 수 있으나, 이것으로 본 발명을 한정하지는 않는다. 도시되지는 않았지만, 제1 도전형 반도체층(122)과 제1 기판(110) 사이에 버퍼층이 더 배치될 수 있다.3A, a first conductive semiconductor layer 122, an active layer 123, a second conductive semiconductor layer 124, and a second electrode layer 126 are sequentially formed on a first substrate 110 can do. The semiconductor structure layer can be grown by a vapor deposition method such as MOCVD (Metal Organic Chemical Vapor Deposition), MBE (Molecular Beam Epitaxy), or HVPE (Hydride Vapor Phase Epitaxy) method, but the present invention is not limited thereto. Although not shown, a buffer layer may be further disposed between the first conductivity type semiconductor layer 122 and the first substrate 110.

도 3b 및 도 3c를 참조하면, 메사 식각을 통해 복수 개의 반도체 구조물을 형성할 수 있다. 이후, 다시 메사 식각을 통해 제1 도전형 반도체층(122)의 일부를 노출시키고 그 위에 제1 전극(125)을 형성할 수 있다. 제1 전극(125)과 제2 전극(126)은 오믹 전극 및/또는 패드 전극일 수 있다.Referring to FIGS. 3B and 3C, a plurality of semiconductor structures can be formed through the mesa etching. Thereafter, a portion of the first conductive type semiconductor layer 122 may be exposed through the mesa etching again, and the first electrode 125 may be formed thereon. The first electrode 125 and the second electrode 126 may be ohmic electrodes and / or pad electrodes.

도 3d를 참조하면, 복수 개의 제1 반도체구조물(120)을 덮는 제1 절연층(140)을 형성할 수 있다. 복수 개의 제1 반도체구조물(120)은 제1 절연층(140)의 내부에 배치될 수 있다. 제1 절연층(140)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다.Referring to FIG. 3D, a first insulating layer 140 covering a plurality of first semiconductor structures 120 may be formed. A plurality of first semiconductor structures 120 may be disposed within the first insulating layer 140. The first insulating layer 140 may be formed of at least one selected from the group consisting of SiO 2 , SixOy, Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , However, the present invention is not limited thereto.

도 3e를 참조하면, 제1 절연층(140)상에 제1 반사층(170)을 형성할 수 있다. 제1 반사층(170)은 복수 개의 제1 반도체구조물(120)에서 출사된 광을 반사할 수 있는 다양한 재질이 선택될 수 있다. 제1 반사층(170)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제1 반사층(170)은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector) 일 수도 있다. Referring to FIG. 3E, a first reflective layer 170 may be formed on the first insulating layer 140. The first reflective layer 170 may be selected from a variety of materials capable of reflecting light emitted from the plurality of first semiconductor structures 120. The first reflective layer 170 may be formed as a single layer or a multilayer. Illustratively, the first reflective layer 170 may be a DBR (distributed Bragg reflector) having a multi-layer structure including Si oxide or a Ti compound.

이후, 제1 절연층(140)과 제1 반사층(170)에 관통홀(141)을 형성할 수 있다. 제1 전극(125)과 제2 전극(126)은 관통홀(141)에 의해 노출될 수 있다.Then, a through hole 141 may be formed in the first insulating layer 140 and the first reflective layer 170. The first electrode 125 and the second electrode 126 may be exposed through the through-hole 141.

도 3f를 참조하면, 제1 반사층(170) 상에 복수 개의 제1 연결전극(130)을 형성할 수 있다. 제1 연결전극(130)은 관통홀(141)에 배치되어 복수 개의 제1 반도체 소자(100)를 전기적으로 연결할 수 있다. 제1 연결전극(130)은 기판의 가장자리로 연장된 끝단부(131)를 포함할 수 있다. Referring to FIG. 3F, a plurality of first connection electrodes 130 may be formed on the first reflective layer 170. The first connection electrode 130 may be disposed in the through hole 141 to electrically connect the plurality of first semiconductor elements 100. The first connection electrode 130 may include an end portion 131 extending to an edge of the substrate.

제1 연결전극(130)은 Cr, Al, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.The first connection electrode 130 may be formed of at least one material selected from the group consisting of Cr, Al, Ti, Ni, Au, and alloys thereof, and may be a single layer or a plurality of layers .

도 3g를 참조하면, 제1 보호층(150)은 복수 개의 제1 연결전극(130)상에 배치될 수 있다. 제1 보호층(150)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 제1 보호층(150)은 제1 기판(110)의 가장자리에 배치된 제1 연결전극(130)의 끝단부(131)를 노출시킬 수 있다.Referring to FIG. 3G, the first passivation layer 150 may be disposed on the plurality of first connection electrodes 130. The first passivation layer 150 may be formed of at least one selected from the group consisting of SiO 2 , SixOy, Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , However, the present invention is not limited thereto. The first passivation layer 150 may expose the end 131 of the first connection electrode 130 disposed at the edge of the first substrate 110.

도 3h를 참조하면, 제1 접합전극(160)은 제1 보호층(150) 상에 배치될 수 있다. 제1 접합전극(160)은 제1 기판(110)의 가장자리로 연장되어 제1 연결전극(130)의 끝단부(131)와 전기적으로 연결될 수 있다. 제1 패드(181)와 제2 패드(182)는 제1 연결전극(130)의 끝단부(131)와 제1 접합전극(160)이 중첩된 영역으로 정의할 수 있다.Referring to FIG. 3H, the first junction electrode 160 may be disposed on the first passivation layer 150. The first junction electrode 160 may extend to the edge of the first substrate 110 and may be electrically connected to the end 131 of the first connection electrode 130. The first pad 181 and the second pad 182 may be defined as a region where the end 131 of the first connection electrode 130 and the first junction electrode 160 overlap.

도 4a 내지 도 4f는 본 발명의 제2 반도체 소자를 제작하는 과정을 설명하기 위한 도면이다.4A to 4F are views for explaining a process of fabricating the second semiconductor device of the present invention.

도 4a를 참조하면, 제2 기판(210)상에 복수 개의 제2 반도체구조물(220)을 형성할 수 있다. 복수 개의 제2 반도체구조물(220)은 제1 도전형 반도체층(222), 활성층(223), 제2 도전형 반도체층(224), 및 제2 전극(226)층이 차례로 배치될 수 있다. 반도체 구조층은 MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy)법과 같은 기상 증착법에 의해 성장될 수 있으나, 이것으로 본 발명을 한정하지는 않는다. 도시되지는 않았지만, 제2 도전형 반도체층(224)과 제2 기판(210) 사이에 버퍼층이 더 배치될 수 있다.Referring to FIG. 4A, a plurality of second semiconductor structures 220 may be formed on a second substrate 210. The plurality of second semiconductor structures 220 may include a first conductive semiconductor layer 222, an active layer 223, a second conductive semiconductor layer 224, and a second electrode layer 226 sequentially. The semiconductor structure layer can be grown by a vapor deposition method such as MOCVD (Metal Organic Chemical Vapor Deposition), MBE (Molecular Beam Epitaxy), or HVPE (Hydride Vapor Phase Epitaxy) method, but the present invention is not limited thereto. Although not shown, a buffer layer may be further disposed between the second conductive type semiconductor layer 224 and the second substrate 210.

도 4b를 참조하면, 메사 식각을 통해 제1 도전형 반도체층(222)의 일부를 노출시키고 그 위에 제1 전극(225)을 형성할 수 있다. 제1 전극(225)과 제2 전극(226)은 오믹 전극 및/또는 패드 전극일 수 있다.Referring to FIG. 4B, a portion of the first conductive semiconductor layer 222 may be exposed through a mesa etch, and a first electrode 225 may be formed thereon. The first electrode 225 and the second electrode 226 may be ohmic electrodes and / or pad electrodes.

이후, 복수 개의 제2 반도체구조물(220)을 덮는 제2 절연층(240)을 형성할 수 있다. 복수 개의 제2 반도체구조물(220)은 제2 절연층(240)의 내부에 배치될 수 있다. 제2 절연층(240)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다.Thereafter, a second insulating layer 240 may be formed to cover the plurality of second semiconductor structures 220. The plurality of second semiconductor structures 220 may be disposed within the second insulating layer 240. The second insulating layer 240 may be formed of at least one selected from the group consisting of SiO 2 , SixOy, Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , However, the present invention is not limited thereto.

도 4c를 참조하면, 제2 절연층(240)상에 제2 반사층(270)을 형성할 수 있다. 제2 반사층(270)은 복수 개의 제2 반도체구조물(220)에서 출사된 광을 반사할 수 있는 다양한 재질이 선택될 수 있다. 제2 반사층(270)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제2 반사층(270)은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector) 일 수도 있다. Referring to FIG. 4C, a second reflective layer 270 may be formed on the second insulating layer 240. The second reflective layer 270 may be selected from a variety of materials capable of reflecting light emitted from the plurality of second semiconductor structures 220. The second reflective layer 270 may be formed as a single layer or a multilayer. Illustratively, the second reflective layer 270 may be a DBR (distributed Bragg reflector) having a multi-layer structure including Si oxide or a Ti compound.

이후, 제2 절연층(240)과 제2 반사층(270)에 관통홀(241)을 형성할 수 있다. 제1 전극(225)과 제2 전극(226)은 관통홀(241)에 의해 노출될 수 있다.Then, a through hole 241 may be formed in the second insulating layer 240 and the second reflective layer 270. The first electrode 225 and the second electrode 226 may be exposed through the through hole 241.

도 4d를 참조하면, 제2 반사층(270) 상에 복수 개의 제2 연결전극(230)을 형성할 수 있다. 제2 연결전극(230)은 제2 절연층(240)과 제2 반사층(270)을 관통하여 복수 개의 제2 반도체구조물(220) 전기적으로 연결할 수 있다. Referring to FIG. 4D, a plurality of second connection electrodes 230 may be formed on the second reflective layer 270. The second connection electrode 230 may electrically connect the plurality of second semiconductor structures 220 through the second insulation layer 240 and the second reflection layer 270.

제2 연결전극(230)은 Cr, Al, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.The second connection electrode 230 may be formed of at least one material selected from the group consisting of Cr, Al, Ti, Ni, and Au, and alloys thereof, and may be a single layer or a plurality of layers .

도 4e를 참조하면, 제2 보호층(250)은 복수 개의 제2 연결전극(230)상에 배치될 수 있다. 제2 보호층(250)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. Referring to FIG. 4E, the second passivation layer 250 may be disposed on the plurality of second connection electrodes 230. The second protective layer 250 may be formed of at least one selected from the group consisting of SiO 2 , SixOy, Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , However, the present invention is not limited thereto.

도 4f를 참조하면, 제2 접합전극(260)은 제2 보호층(250) 상에 배치될 수 있다. 제2 접합전극(260)은 제2 보호층(250)을 관통하여 제2 연결전극(230)과 전기적으로 연결될 수 있다.Referring to FIG. 4F, the second junction electrode 260 may be disposed on the second passivation layer 250. The second junction electrode 260 may be electrically connected to the second connection electrode 230 through the second passivation layer 250.

도 5a 내지 도 5c는 본 발명의 제1 반도체 소자와 제2 반도체 소자를 본딩하는 과정을 설명하기 위한 도면이다.5A to 5C are views for explaining a process of bonding the first semiconductor element and the second semiconductor element of the present invention.

도 5a를 참조하면, 제1 기판(110) 상에 복수 개의 제1 반도체 소자(100)를 형성하고, 복수 개의 제2 반도체 소자(200)를 제1 반도체 소자(100)와 마주보게 배치할 수 있다.5A, a plurality of first semiconductor elements 100 may be formed on a first substrate 110 and a plurality of second semiconductor elements 200 may be disposed to face a first semiconductor element 100 have.

도 5b를 참조하면, 제1 반도체 소자(100)의 제1 접합전극(160)상에 제2 반도체 소자(200)의 제2 접합전극(260)을 배치하고 본딩할 수 있다. 이때, 제1 접합전극(160)과 제2 접합전극(260)의 본딩 방식은 제한되지 않는다. 예시적으로 제1 접합전극(160)과 제2 접합전극(260)은 유테틱 본딩, 솔더링, 또는 도전성 접착제에 의해 본딩될 수 있다. 이후, 도 5c와 같이 복수 개의 반도체 소자 패키지 단위로 분리(S1)할 수 있다.Referring to FIG. 5B, the second bonding electrode 260 of the second semiconductor element 200 may be disposed on and bonded to the first bonding electrode 160 of the first semiconductor element 100. At this time, the bonding method of the first junction electrode 160 and the second junction electrode 260 is not limited. Illustratively, the first junction electrode 160 and the second junction electrode 260 may be bonded by eutectic bonding, soldering, or a conductive adhesive. Thereafter, as shown in FIG. 5C, a plurality of semiconductor device package units may be separated (S1).

도 6은 본 발명의 일 실시 예에 따른 램프의 개념도이다.6 is a conceptual diagram of a lamp according to an embodiment of the present invention.

실시 예에 따른 램프는 광원(10), 소켓부(1), 캡부(2)를 포함할 수 있다. 광원(10)은 반도체 소자 패키지를 포함할 수 있다. 반도체 소자 패키지의 구조는 전술한 구성이 모두 포함될 수 있다. The lamp according to the embodiment may include the light source 10, the socket unit 1, and the cap unit 2. [ The light source 10 may comprise a semiconductor device package. The structure of the semiconductor device package may include all of the above-described structures.

실시 예에 따르면, 패키지의 기판(10)을 다양한 형상으로 제작하고, 기판(10)에 반도체 구조물을 양면에 배치하여 필라멘트 광원과 유사한 효과를 연출할 수 있다.According to the embodiment, the substrate 10 of the package can be formed into various shapes, and the semiconductor structure can be disposed on both sides of the substrate 10 to produce an effect similar to that of the filament light source.

소켓부(1)의 내부에는 전원선(미도시)이 배치되어 반도체 소자 패키지에 전원을 공급할 수 있다. 소켓부(1)의 구조는 일반 백열 전구의 소켓부의 구성이 모두 포함될 수 있다.A power supply line (not shown) is disposed inside the socket unit 1 to supply power to the semiconductor device package. The structure of the socket portion 1 may include all the structures of the socket portion of the general incandescent lamp.

캡부(2)는 내부에 위치한 반도체 소자 패키지에서 출사된 광이 모든 방향으로 조사되게 하여, 백열전구와 동일 또는 매우 유사한 배광 패턴이 형성할 수 있다.The cap portion 2 allows the light emitted from the semiconductor device package located in the interior to be irradiated in all directions, so that a light distribution pattern identical or very similar to that of an incandescent lamp can be formed.

반도체 소자는 조명 시스템의 광원으로 사용되거나, 영상표시장치의 광원이나 조명장치의 광원으로 사용될 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다. 예시적으로, 반도체 소자와 RGB 형광체를 혼합하여 사용하는 경우 연색성(CRI)이 우수한 백색광을 구현할 수 있다.The semiconductor device may be used as a light source of an illumination system, or as a light source of an image display device or a lighting device. That is, semiconductor devices can be applied to various electronic devices arranged in a case to provide light. Illustratively, when a semiconductor device and an RGB phosphor are mixed and used, white light with excellent color rendering (CRI) can be realized.

상술한 반도체 소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.The above-described semiconductor device is composed of a light emitting device package and can be used as a light source of an illumination system, for example, as a light source of a video display device or a lighting device.

영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.When used as a backlight unit of a video display device, it can be used as an edge type backlight unit or as a direct-type backlight unit. When used as a light source of a lighting device, it can be used as a regulator or a bulb type. It is possible.

발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.The light emitting element includes a laser diode in addition to the light emitting diode described above.

레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.The laser diode may include the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer having the above-described structure, like the light emitting element. Then, electro-luminescence (electroluminescence) phenomenon in which light is emitted when an electric current is applied after bonding the p-type first conductivity type semiconductor and the n-type second conductivity type semiconductor is used, And phase. That is, the laser diode can emit light having one specific wavelength (monochromatic beam) with the same phase and in the same direction by using a phenomenon called stimulated emission and a constructive interference phenomenon. It can be used for optical communication, medical equipment and semiconductor processing equipment.

수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.As the light receiving element, a photodetector, which is a kind of transducer that detects light and converts the intensity of the light into an electric signal, is exemplified. As such a photodetector, a photodiode (e.g., a PD with a peak wavelength in a visible blind spectral region or a true blind spectral region), a photodiode (e.g., a photodiode such as a photodiode (silicon, selenium), a photoconductive element (cadmium sulfide, cadmium selenide) , Photomultiplier tube, phototube (vacuum, gas-filled), IR (Infra-Red) detector, and the like.

또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다. In addition, a semiconductor device such as a photodetector may be fabricated using a direct bandgap semiconductor, which is generally excellent in photo-conversion efficiency. Alternatively, the photodetector has a variety of structures, and the most general structure includes a pinned photodetector using a pn junction, a Schottky photodetector using a Schottky junction, and a metal-semiconductor metal (MSM) photodetector have.

포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.The photodiode, like the light emitting device, may include the first conductivity type semiconductor layer having the structure described above, the active layer, and the second conductivity type semiconductor layer, and may have a pn junction or a pin structure. The photodiode operates by applying reverse bias or zero bias. When light is incident on the photodiode, electrons and holes are generated and a current flows. At this time, the magnitude of the current may be approximately proportional to the intensity of the light incident on the photodiode.

광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. A photovoltaic cell or a solar cell is a type of photodiode that can convert light into current. The solar cell, like the light emitting device, may include the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer having the above-described structure.

또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.In addition, it can be used as a rectifier of an electronic circuit through a rectifying characteristic of a general diode using a p-n junction, and can be applied to an oscillation circuit or the like by being applied to a microwave circuit.

또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described semiconductor element is not necessarily implemented as a semiconductor, and may further include a metal material as the case may be. For example, a semiconductor device such as a light receiving element may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, Or may be implemented using a doped semiconductor material or an intrinsic semiconductor material.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

Claims (10)

제1 반도체 소자; 및
상기 제1 반도체 소자 상에 배치되는 제2 반도체 소자를 포함하고,
상기 제1 반도체 소자는,
제1 기판;
상기 제1 기판상에 배치되는 복수 개의 제1 반도체 구조물;
상기 복수 개의 제1 반도체 구조물을 전기적으로 연결하는 제1 연결전극을 포함하고,
상기 제2 반도체 소자는,
상기 제1 기판과 이격 배치된 제2 기판;
상기 제1 기판과 마주보는 제2 기판의 일면에 배치되는 복수 개의 제2 반도체 구조물;
상기 복수 개의 제2 반도체 구조물을 전기적으로 연결하는 제2 연결전극을 포함하고,
상기 제2 연결전극은 상기 제1 연결전극상에 배치되어 전기적으로 연결된 반도체 소자 패키지.
A first semiconductor element; And
And a second semiconductor element disposed on the first semiconductor element,
Wherein the first semiconductor element comprises:
A first substrate;
A plurality of first semiconductor structures disposed on the first substrate;
And a first connection electrode electrically connecting the plurality of first semiconductor structures,
Wherein the second semiconductor element comprises:
A second substrate spaced apart from the first substrate;
A plurality of second semiconductor structures disposed on one surface of the second substrate facing the first substrate;
And a second connection electrode electrically connecting the plurality of second semiconductor structures,
And the second connection electrode is disposed on and electrically connected to the first connection electrode.
제1항에 있어서,
상기 제1 반도체 소자는 제1 기판상에 배치되는 제1 패드 및 제2 패드를 포함하고,
상기 제1 연결전극은 상기 제1 패드 및 제2 패드와 전기적으로 연결되는 반도체 소자 패키지.
The method according to claim 1,
Wherein the first semiconductor element comprises a first pad and a second pad disposed on a first substrate,
Wherein the first connection electrode is electrically connected to the first pad and the second pad.
제1항에 있어서,
상기 제1 반도체 소자는 상기 복수 개의 제1 반도체 구조물을 덮는 제1 절연층, 및 상기 제1 절연층을 덮는 제1 반사층을 포함하고,
상기 제1 연결전극은 제1 절연층 및 제1 반사층을 관통하여 상기 복수 개의 제1 반도체 소자와 전기적으로 연결되는 반도체 소자 패키지.
The method according to claim 1,
Wherein the first semiconductor element comprises a first insulating layer covering the plurality of first semiconductor structures and a first reflecting layer covering the first insulating layer,
Wherein the first connection electrode is electrically connected to the plurality of first semiconductor elements through the first insulation layer and the first reflection layer.
제3항에 있어서,
상기 제1 반도체 구조물은
상기 제1 기판상에 배치되는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하고,
상기 제1 연결전극은 어느 하나의 제1 반도체 소자의 제1 도전형 반도층과 이웃한 제1 반도체 소자의 제2 도전형 반도체층을 전기적으로 연결하는 반도체 소자 패키지.
The method of claim 3,
The first semiconductor structure
A first conductive type semiconductor layer disposed on the first substrate, a second conductive type semiconductor layer disposed on the first substrate, and an active layer disposed between the first conductive type semiconductor layer and the second conductive type semiconductor layer,
Wherein the first connection electrode electrically connects the first conductive type semiconductor layer of one of the first semiconductor elements to the neighboring second conductive type semiconductor layer of the first semiconductor element.
제1항에 있어서,
상기 제2 반도체 소자는 상기 복수 개의 제2 반도체 구조물을 덮는 제2 절연층, 및 상기 제2 절연층을 덮는 제2 반사층을 포함하고,
상기 제2 연결전극은 제2 절연층 및 제2 반사층을 관통하여 상기 복수 개의 제2 반도체 소자와 전기적으로 연결되는 반도체 소자 패키지.
The method according to claim 1,
Wherein the second semiconductor element comprises a second insulating layer covering the plurality of second semiconductor structures and a second reflecting layer covering the second insulating layer,
And the second connection electrode is electrically connected to the plurality of second semiconductor elements through the second insulation layer and the second reflection layer.
제1항에 있어서,
상기 제1 반도체 소자는 상기 제1 연결전극을 덮는 제1 보호층, 및
상기 제1 보호층 상에 배치되는 제1 접합전극을 포함하고,
상기 제1 접합전극은 상기 제1 연결전극과 전기적으로 연결되는 반도체 소자 패키지.
The method according to claim 1,
The first semiconductor element includes a first protective layer covering the first connection electrode,
And a first junction electrode disposed on the first protection layer,
And the first junction electrode is electrically connected to the first connection electrode.
제6항에 있어서,
상기 제1 접합전극은 상기 제1 패드 및 제2 패드와 접촉하는 반도체 소자 패키지.
The method according to claim 6,
And the first junction electrode is in contact with the first pad and the second pad.
제6항에 있어서,
상기 제2 반도체 소자는 상기 제2 연결전극을 덮는 제2 보호층, 및
상기 제2 보호층의 하부에 배치되는 제2 접합전극을 포함하고,
상기 제2 접합전극은 상기 제2 연결전극과 전기적으로 연결되는 반도체 소자 패키지.
The method according to claim 6,
The second semiconductor element includes a second protective layer covering the second connection electrode,
And a second junction electrode disposed below the second passivation layer,
And the second junction electrode is electrically connected to the second connection electrode.
제8항에 있어서,
상기 제2 접합전극은 상기 제2 보호층을 관통하여 상기 제2 연결전극과 전기적으로 연결되는 반도체 소자 패키지.
9. The method of claim 8,
And the second junction electrode is electrically connected to the second connection electrode through the second protection layer.
제8항에 있어서,
상기 제2 접합전극은 상기 제1 접합전극에 본딩되는 반도체 소자 패키지.9. The method of claim 8,
And the second junction electrode is bonded to the first junction electrode.
KR1020170078843A 2017-06-22 2017-06-22 Semiconductor device package KR102385938B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170078843A KR102385938B1 (en) 2017-06-22 2017-06-22 Semiconductor device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170078843A KR102385938B1 (en) 2017-06-22 2017-06-22 Semiconductor device package

Publications (2)

Publication Number Publication Date
KR20190000033A true KR20190000033A (en) 2019-01-02
KR102385938B1 KR102385938B1 (en) 2022-04-13

Family

ID=65021600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170078843A KR102385938B1 (en) 2017-06-22 2017-06-22 Semiconductor device package

Country Status (1)

Country Link
KR (1) KR102385938B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644215B1 (en) * 2005-11-25 2006-11-10 서울옵토디바이스주식회사 Luminous device and the method therefor
KR20140031832A (en) * 2010-08-27 2014-03-13 쿼크스타 엘엘씨 Solid state light sheet or strip for general illumination
US8962358B2 (en) * 2011-03-17 2015-02-24 Tsmc Solid State Lighting Ltd. Double substrate multi-junction light emitting diode array structure
KR20160028436A (en) * 2016-02-26 2016-03-11 에피스타 코포레이션 Light-emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644215B1 (en) * 2005-11-25 2006-11-10 서울옵토디바이스주식회사 Luminous device and the method therefor
KR20140031832A (en) * 2010-08-27 2014-03-13 쿼크스타 엘엘씨 Solid state light sheet or strip for general illumination
US8962358B2 (en) * 2011-03-17 2015-02-24 Tsmc Solid State Lighting Ltd. Double substrate multi-junction light emitting diode array structure
KR20160028436A (en) * 2016-02-26 2016-03-11 에피스타 코포레이션 Light-emitting device

Also Published As

Publication number Publication date
KR102385938B1 (en) 2022-04-13

Similar Documents

Publication Publication Date Title
KR20170129009A (en) Semiconductor device
KR20180058564A (en) Semiconductor device and semiconductor device package including the same
KR20180052256A (en) Semiconductor device
US11990567B2 (en) Semiconductor device
KR102434368B1 (en) Semiconductor device
KR102403821B1 (en) Semiconductor device
KR102437784B1 (en) Semiconductor device
US10971655B2 (en) Semiconductor device
KR102385938B1 (en) Semiconductor device package
KR102623610B1 (en) Semiconductor device and light emitting device package having thereof
KR20190109848A (en) Semiconductor device
KR102413442B1 (en) Semiconductor device package
KR102468809B1 (en) Semiconductor device
KR102388795B1 (en) Semiconductor device and method for manufacturing semiconductor device
KR102501208B1 (en) Semiconductor device and method for manufacturing semiconductor device
KR102417710B1 (en) Semiconductor device package and manufacturing method thereof
KR20180090529A (en) Semiconductor device package
KR102411948B1 (en) Semiconductor device
KR102564211B1 (en) Smeiconductor device and method for manufacturing the same
KR20180080854A (en) Semiconductor device and semiconductor device package including the same
KR20170137393A (en) Semiconductor device and light emitting device package having thereof
KR20170129008A (en) Semiconductor device package
KR20180025733A (en) Semiconductor device and semiconductor device package including the same
KR20180001051A (en) Semiconductor device and light emitting device package having thereof
US20210288219A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right