KR20180138500A - Method for preparing transistor containing metal oxide thin film - Google Patents

Method for preparing transistor containing metal oxide thin film Download PDF

Info

Publication number
KR20180138500A
KR20180138500A KR1020170078793A KR20170078793A KR20180138500A KR 20180138500 A KR20180138500 A KR 20180138500A KR 1020170078793 A KR1020170078793 A KR 1020170078793A KR 20170078793 A KR20170078793 A KR 20170078793A KR 20180138500 A KR20180138500 A KR 20180138500A
Authority
KR
South Korea
Prior art keywords
thin film
metal oxide
oxide thin
metal precursor
precursor solution
Prior art date
Application number
KR1020170078793A
Other languages
Korean (ko)
Other versions
KR102093415B1 (en
Inventor
김진영
브라이트 제임스 워커
허정우
박송이
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020170078793A priority Critical patent/KR102093415B1/en
Publication of KR20180138500A publication Critical patent/KR20180138500A/en
Application granted granted Critical
Publication of KR102093415B1 publication Critical patent/KR102093415B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D4/00—Coating compositions, e.g. paints, varnishes or lacquers, based on organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond ; Coating compositions, based on monomers of macromolecular compounds of groups C09D183/00 - C09D183/16
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

The present invention relates to a transistor manufacturing method and, more specifically, relates to a method of manufacturing a transistor including a metal oxide thin film with low surface roughness through a low temperature solution process. The method includes: a step (1) of manufacturing a metal precursor solution by mixing a metal precursor with a solvent; a step (2) of primarily treating the metal precursor solution with heat; a step (3) of treating the metal precursor solution on a gate after the heat treatment; and a step (4) of forming a metal oxide thin film by secondarily treating the treated metal precursor solution with heat.

Description

금속산화물 박막을 포함하는 트랜지스터 제조 방법 {Method for preparing transistor containing metal oxide thin film}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a metal oxide thin film,

본 발명은 트랜지스터 제조 방법에 관한 것이며, 더욱 상세하게는 금속산화물 박막을 포함하는 트랜지스터 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a transistor, and more particularly to a method of manufacturing a transistor including a metal oxide thin film.

전계 효과 트랜지스터 중 박막 트랜지스터(Thin film transistor, TFT)는 반도체 및 절연성 소재의 박막을 포함하고 있으며 게이트(Gate), 드레인(Drain), 소스(Source)의 세 단자를 가진 소자이다. 박막 트랜지스터의 주된 기능은 게이트에 인가하는 전압을 조절하여 드레인과 소스 전극 사이에 흐르는 전류를 제어하는 스위칭 동작이다. 이러한 박막 트랜지스터의 응용 분야로는 센서, 광 소자, 디스플레이의 화소 스위칭 소자 등이 있다.Among the field-effect transistors, a thin film transistor (TFT) includes a thin film of a semiconductor and an insulating material, and is an element having three terminals: a gate, a drain, and a source. The main function of the thin film transistor is to control the current flowing between the drain and the source electrode by adjusting the voltage applied to the gate. Applications of such thin film transistors include sensors, optical devices, and pixel switching devices in displays.

박막 트랜지스터의 구성 중 절연막은 반도체막과 계면을 형성하며 절연막의 계면 특성에 따라 박막 트랜지스터의 소자 특성이 달라진다. 박막 트랜지스터가 우수한 소자 특성을 나타내기 위해서는 매끄러운 표면을 갖는 표면 거칠기가 낮은 절연막이 형성되어야 한다.Among the constitution of the thin film transistor, the insulating film forms an interface with the semiconductor film, and the device characteristics of the thin film transistor are changed according to the interface characteristics of the insulating film. In order for a thin film transistor to exhibit excellent device characteristics, an insulating film having a smooth surface and a low surface roughness should be formed.

기존의 박막 트랜지스터는 대부분 비정질 실리콘 박막을 절연막으로 사용하였다. 이러한 비정질 실리콘은 유리 기판상에 대면적으로 용이하게 제조할 수 있는 장점을 가지고 있다. 그러나, 비정질 실리콘은 채널 내 전하이동도가 낮아 초고해상도를 구현하는 것이 불가능하다. 따라서, 이러한 문제를 해결할 수 있는 소재로 산화물 반도체에 대한 연구가 진행되고 있다.Most of the conventional thin film transistors use an amorphous silicon thin film as an insulating film. Such an amorphous silicon has an advantage that it can be easily manufactured on a glass substrate in a large area. However, since amorphous silicon has a low charge mobility in the channel, it is impossible to realize an ultra-high resolution. Therefore, studies on oxide semiconductors have been made as a material for solving such problems.

산화물 반도체는 매우 우수한 전하이동도를 가지며, 저온 공정이 가능하기 때문에 플렉서블 기판에 적용이 가능하다. 산화물 반도체의 제조 방법으로는, 화학기상증착(Chemical vapor deposition, CVD), 스퍼터링(Sputtering), 원자층 증착(Atomic layer deposition, ALD)과 같은 진공 공정 또는 전구체 용액을 이용한 스핀코팅(Spin coating), 잉크젯 프린팅(Inkjet printing)법과 같은 용액 공정이 연구되고 있다.Since oxide semiconductors have very good charge mobility and can be processed at low temperatures, they can be applied to flexible substrates. The oxide semiconductor may be formed by a vacuum process such as chemical vapor deposition (CVD), sputtering, atomic layer deposition (ALD), spin coating using a precursor solution, Solution processes such as ink jet printing methods are being studied.

진공 공정은 산화물 소결체를 타겟으로 이용하는 것이 일반적이며 제조된 박막이 균일하게 성장하는 장점이 있다. 그러나 이러한 진공 공정은 고가의 진공장비를 필요로 하기 때문에 가격 경쟁력 측면에서 불리하다는 문제점이 있다.The vacuum process is generally performed using an oxide sintered body as a target, and the produced thin film has an advantage of uniform growth. However, such a vacuum process requires expensive vacuum equipment, which is disadvantageous in terms of price competitiveness.

한편, 용액 공정은 상기 진공 공정보다 경제적이며, 대면적 제조가 빠른 시간 내 가능하다는 장점이 있다.On the other hand, the solution process is more economical than the vacuum process, and has a merit that the large area can be manufactured within a short time.

종래 용액 공정은 졸겔법, 콜로이드 입자법 등을 사용하고 있으며, 대부분 400 ℃ 이상의 열처리 공정이 필요하다. 또한, 전구체 용액의 조성물로 금속전구체 및 용매 이외에 표면 거칠기가 낮은 박막을 제조하기 위한 첨가제로 안정화제가 포함될 경우, 상기 첨가제에 존재하는 유기물을 제거하기 위해 별도의 열처리과정을 수반해야 한다는 단점이 있다. 이에 따라 첨가제를 포함하지 않는 전구체 용액의 조성이 연구되었으나 표면 거칠기가 상대적으로 높고 박막 제조과정에서 생성된 부산물을 제거하기 위해 400 ℃ 이상의 별도의 열처리 과정이 필요한 실정이다.Conventional solution processes use sol-gel method, colloidal particle method, etc., and most require a heat treatment process at 400 ° C or higher. In addition, when a stabilizer is included as an additive for preparing a thin film having a low surface roughness in addition to a metal precursor and a solvent as a composition of the precursor solution, a separate heat treatment process is required to remove the organic substances present in the additive. Thus, although the composition of the precursor solution containing no additive has been studied, a separate heat treatment process of 400 ° C or more is required in order to remove the byproducts generated during the thin film manufacturing process.

따라서, 첨가제를 포함하지 않으면서 금속산화물 박막의 표면 거칠기를 낮추고, 금속산화물 박막을 형성한 이후에 별도의 열처리 과정을 수반하지 않는 금속산화물 박막 제조 공정이 필요하다.Therefore, there is a need for a metal oxide thin film fabrication process which does not include an additive, reduces the surface roughness of the metal oxide thin film, and does not require a separate heat treatment process after forming the metal oxide thin film.

등록특허공보 제10-1567809호Patent Registration No. 10-1567809

본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 금속전구체용액 내 첨가제를 포함하지 않으면서 잔류 용매 또는 부산물을 제거하기 위한 별도의 열처리 과정을 수반하지 않는 금속산화물 박막을 포함하는 트랜지스터 제조방법을 제공하는데 목적이 있다. 이에 따라 열처리 공정 비용 및 제조시간을 감축시킬 수 있다. 또한, 본 발명은 금속산화물 박막을 포함하는 트랜지스터 제조방법을 통해 표면 거칠기가 낮은 금속산화물 박막을 구현할 수 있고, 이를 통해 전하이동도 및 점멸비가 우수하고 문턱 전압이 낮은 트랜지스터를 제공하는데 다른 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances and provides a method of manufacturing a transistor including a metal oxide The purpose is to provide. Accordingly, the heat treatment process cost and the manufacturing time can be reduced. It is another object of the present invention to provide a transistor having a low surface roughness and a low threshold voltage, which can realize a metal oxide thin film having a low surface roughness through the method of manufacturing a transistor including the metal oxide thin film, .

상술한 과제를 해결하기 위하여 본 발명은 금속산화물 박막을 포함하는 트랜지스터 제조방법을 제공한다. In order to solve the above problems, the present invention provides a method of manufacturing a transistor including a metal oxide thin film.

본 발명의 일 실시예에 의하면, 금속산화물을 포함하는 트랜지스터 제조방법은 (1) 금속전구체와 용매를 혼합하여 금속전구체용액을 제조하는 단계; (2) 상기 금속전구체용액을 1차 열처리하는 단계; (3) 열처리를 수행한 금속전구체용액을 게이트 상에 처리하는 단계; 및 (4) 게이트 상에 처리한 금속전구체용액을 2차 열처리하여 금속산화물 박막을 형성하는 단계;를 포함할 수 있다.According to an embodiment of the present invention, a method of manufacturing a transistor including a metal oxide includes the steps of: (1) preparing a metal precursor solution by mixing a metal precursor and a solvent; (2) subjecting the metal precursor solution to a first heat treatment; (3) treating the heat-treated metal precursor solution on the gate; And (4) forming a metal oxide thin film by subjecting the metal precursor solution treated on the gate to a secondary heat treatment.

또한, 상기 금속전구체는 하프늄 이소프로폭사이드 이소프로판올 착물(Hafnium isopropoxide isopropanol adduct), 지르코늄 이소프로폭사이드 이소프로판올 착물(zirconium isopropoxide isopropanol complex) 또는 탄탈륨 에톡사이드(tantalum ethoxide)일 수 있다.In addition, the metal precursor may be hafnium isopropoxide isopropanol adduct, zirconium isopropoxide isopropanol complex, or tantalum ethoxide.

또한, 상기 테트라하이드로퓨란, 에탄올, 메탄올, 다이그라임(diglyme), 2-메톡시에탄올 중에서 선택된 1종을 포함할 수 있다.Also, it may include one selected from the group consisting of tetrahydrofuran, ethanol, methanol, diglyme, and 2-methoxyethanol.

또한, 상기 용매는 2-메톡시에탄올 일 수 있다.In addition, the solvent may be 2-methoxyethanol.

또한, 상기 (2)단계는 불활성 기체 분위기 및 70 내지 90 ℃의 온도에서 수행될 수 있다.The step (2) may be carried out in an inert gas atmosphere and at a temperature of 70 to 90 ° C.

또한, 상기 (3)단계는 불활성 기체 분위기에서 회전속도 2000 내지 4000rpm으로 스핀코팅하여 수행될 수 있다.The step (3) may be performed by spin coating at an inert gas atmosphere at a rotational speed of 2000 to 4000 rpm.

또한, 상기 (4)단계는 대기 분위기 및 150 내지 250 ℃의 온도에서 수행될 수 있다.The step (4) may be carried out in an atmospheric environment and at a temperature of 150 to 250 ° C.

또한, 상기 (4)단계 이후에 첨가제 또는 부산물을 제거하기 위한 별도의 열처리 공정이 수행되지 않을 수 있다.Further, after the step (4), a separate heat treatment process for removing additives or by-products may not be performed.

또한, 본 발명은 금속산화물을 포함하는 트랜지스터를 제공한다.The present invention also provides a transistor comprising a metal oxide.

본 발명의 일 실시예에 의하면 금속산화물 박막을 포함하는 트랜지스터는 게이트 상에 형성될 수 있다.According to an embodiment of the present invention, a transistor including a metal oxide thin film may be formed on the gate.

또한, 상기 금속산화물 박막은 0.05 내지 0.20 nm의 표면 거칠기(Rq)를 가질 수 있다.In addition, the metal oxide thin film may have a surface roughness (Rq) of 0.05 to 0.20 nm.

본 발명에 금속 산화물 박막을 포함하는 트랜지스터 제조 방법은 금속 산화물 박막을 제조하는 과정에서 수행되던 첨가제 또는 부산물 등을 제거하기 위한 공정이 생략될 수 있음에 따라서 열처리 공정 비용 및 제조시간을 감축시킬 수 있다.The method of manufacturing a transistor including a metal oxide thin film according to the present invention can reduce the cost of the heat treatment process and the manufacturing time because the process for removing the additive or the by-product which is performed in the process of manufacturing the metal oxide thin film can be omitted .

또한, 제조된 금속산화물 박막의 표면 거칠기가 종래의 금속산화물 박막보다 현저히 낮기 때문에 전하이동도 및 점멸비가 우수하고 문턱 전압을 낮출 수 있는 등 성능이 뛰어난 트랜지스터를 구현할 수 있다.In addition, since the surface roughness of the prepared metal oxide thin film is significantly lower than that of the conventional metal oxide thin film, a transistor having excellent performance such as excellent charge mobility and flicker ratio and low threshold voltage can be realized.

도 1은 본 발명의 일 실시예에 따른 금속산화물 박막을 포함하는 트랜지스터의 단면도이다.
도 2는 본 발명의 실시예 1 내지 실시예 3에 따른 타우 플랏(Tauc plot)을 나타낸 것이다.
도 3은 본 발명의 실시예 1 내지 실시예 3에 따른 AFM 이미지를 나타낸 것이다.
도 4는 실시예 4 내지 실시예 6에 따른 AFM 이미지를 나타낸 것이다.
도 5는 실시예 7 및 실시예 8에 따른 AFM 이미지를 나타낸 것이다.
도 6은 실시예 9 및 실시예 10에 따른 AFM 이미지를 나타낸 것이다.
도 7은 실시예 11 및 실시예 12에 따른 AFM 이미지를 나타낸 것이다.
도 8은 실시예 13 및 실시예 14에 따른 AFM 이미지를 나타낸 것이다.
도 9는 본 발명의 제조예 1 내지 제조예 3과 비교실시예 1에 따른 전달 특성을 나타낸 그래프이다.
도 10은 본 발명의 제조예 1 내지 제조예 3과 비교실시예 1에 따른 출력 특성을 나타낸 그래프이다.
도 11은 본 발명의 제조예 4 내지 제조예와 비교실시예 2 및 비교실시예 3 에 따른 전달 특성을 나타낸 그래프이다.
도 12는 본 발명의 제조예 4 내지 제조예 6 및 비교제조예 2에 따른 출력 특성을 나타낸 그래프이다.
도 13은 본 발명의 제조예 7 내지 제조예 9 및 비교제조예 3에 따른 출력 특성을 나타낸 그래프이다.1 is a cross-sectional view of a transistor including a metal oxide thin film according to an embodiment of the present invention.
2 shows a Tauc plot according to Examples 1 to 3 of the present invention.
3 shows an AFM image according to Embodiments 1 to 3 of the present invention.
4 shows an AFM image according to the fourth to sixth embodiments.
5 shows an AFM image according to the seventh and eighth embodiments.
6 shows an AFM image according to the ninth embodiment and the tenth embodiment.
FIG. 7 shows an AFM image according to the embodiment 11 and the embodiment 12. FIG.
8 shows an AFM image according to the thirteenth and fourteenth embodiments.
9 is a graph showing transfer characteristics according to Production Examples 1 to 3 and Comparative Example 1 of the present invention.
10 is a graph showing output characteristics according to Production Examples 1 to 3 and Comparative Example 1 of the present invention.
11 is a graph showing transfer characteristics according to Production Examples 4 to 7 and Comparative Examples 2 and 3 of the present invention.
12 is a graph showing output characteristics according to Production Examples 4 to 6 and Comparative Production Example 2 of the present invention.
13 is a graph showing output characteristics according to Production Examples 7 to 9 and Comparative Production Example 3 of the present invention.

이하, 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, embodiments of the present invention will be described in detail so that those skilled in the art can easily carry out the present invention. The present invention may be embodied in many different forms and is not limited to the embodiments described herein.

본 발명의 일 실시예에 의한 금속산화물 박막을 포함하는 트랜지스터 제조방법은 (1) 금속전구체와 용매를 혼합하여 금속전구체용액을 제조하는 단계; (2) 상기 금속전구체용액을 1차 열처리하는 단계; (3) 열처리를 수행한 금속전구체용액을 게이트 상에 처리하는 단계; 및 (4) 게이트 상에 처리한 금속전구체용액을 2차 열처리하여 금속산화물 박막을 형성하는 단계; 를 포함할 수 있다. A method of manufacturing a transistor including a metal oxide thin film according to an embodiment of the present invention includes the steps of: (1) preparing a metal precursor solution by mixing a metal precursor and a solvent; (2) subjecting the metal precursor solution to a first heat treatment; (3) treating the heat-treated metal precursor solution on the gate; And (4) forming a metal oxide thin film by subjecting the metal precursor solution treated on the gate to a second heat treatment; . ≪ / RTI >

먼저, 본 발명에 따른 (1) 단계로써, 금속전구체와 용매를 혼합하여 금속전구체용액을 제조하는 단계를 수행한다.First, in step (1) according to the present invention, a metal precursor solution is prepared by mixing a metal precursor and a solvent.

상기 (1) 단계에서 금속전구체는 탄소수가 1 내지 10인 알콕사이드기를 포함할 수 있으며, 바람직하게는 하프늄 이소프로폭사이드 이소프로판올 착물(Hafnium isopropoxide isopropanol adduct), 지르코늄 이소프로폭사이드 이소프로판올 착물(zirconium isopropoxide isopropanol complex) 또는 탄탈륨 에톡사이드(tantalum ethoxide)일 수 있다.In the step (1), the metal precursor may include an alkoxide group having 1 to 10 carbon atoms, preferably hafnium isopropoxide isopropanol adduct, zirconium isopropoxide isopropanol complex, zirconium isopropoxide isopropanol complex, complex or tantalum ethoxide.

상기 (1) 단계에서 용매는 테트라하이드로퓨란, 에탄올, 메탄올, 다이그라임(diglyme), 2-메톡시에탄올 중에서 선택된 1종을 포함할 수 있으며, 보다 바람직하게는 2-메톡시에탄올일 수 있다. 2-메톡시에탄올을 용매로 사용할 경우 금속전구체와 리간드 교환 반응을 통해 생성되는 부산물은 이소프로판올 또는 에탄올일 수 있으며, 저온에서 제거가 용이하다. In the step (1), the solvent may include one selected from the group consisting of tetrahydrofuran, ethanol, methanol, diglyme, and 2-methoxyethanol, more preferably 2-methoxyethanol . When 2-methoxyethanol is used as a solvent, a byproduct produced through a ligand exchange reaction with a metal precursor may be isopropanol or ethanol, and is easily removed at a low temperature.

또한, 상기 (1) 단계에서 금속전구체용액은 금속전구체와 용매 이외에 별도의 첨가제를 포함하지 않을 수 있다. 따라서, 첨가제를 제거하기 위한 별도의 열처리 공정을 더 수행하지 않을 수 있다.In addition, in the step (1), the metal precursor solution may contain no additive other than the metal precursor and the solvent. Therefore, a separate heat treatment step for removing the additive may not be performed.

다음으로, 본 발명에 따른 (2) 단계로써, 금속전구체용액을 1차 열처리한다. 상기 1차 열처리는 불활성 기체 분위기 및 70 내지 90 ℃의 온도에서 수행할 수 있다. 만일 1차 열처리의 온도 조건이 70 ℃ 미만일 경우 리간드 교환 반응속도의 감소에 따라 미반응 리간드가 금속전구체 용액 내 존재 할 수 있으며, 상기 미반응 리간드가 박막형성과정에서 반응하게 될 경우 형성되는 금속산화물 박막의 품질이 저하될 우려가 있다. 상기 1차 열처리의 온도 조건이 90 ℃ 초과일 경우 용매의 기화로 인한 금속전구체용액의 농도가 과도하게 증가할 수 있으며, 이에 따라 형성되는 금속산화물 박막의 품질이 저하될 우려가 있다.Next, in the step (2) according to the present invention, the metal precursor solution is first heat-treated. The primary heat treatment may be performed in an inert gas atmosphere and at a temperature of 70 to 90 占 폚. If the temperature condition of the first heat treatment is less than 70 ° C, the unreacted ligand may be present in the metal precursor solution as the reaction rate of the ligand exchange reaction decreases. If the unreacted ligand reacts during the thin film formation process, The quality of the thin film may be deteriorated. If the temperature condition of the first heat treatment is higher than 90 ° C, the concentration of the metal precursor solution due to vaporization of the solvent may excessively increase, and the quality of the formed metal oxide thin film may be deteriorated.

구체적으로 설명하면, 1차 열처리를 통해 금속전구체의 이소프로폭사이드기 또는 에톡사이드기와 2-메톡시에탄올의 메톡사이드기가 서로 교환되는 리간드 교환 반응이 수행된다. 하기 반응식 1을 통해 상기 리간드 교환 반응을 나타내었다. Specifically, through a first heat treatment, a ligand exchange reaction is performed in which the isopropoxide group or ethoxide group of the metal precursor and the methoxide group of 2-methoxyethanol are exchanged with each other. The above-mentioned ligand exchange reaction was shown in Reaction Scheme 1 below.

[반응식 1][Reaction Scheme 1]

M(OR)n + nCH3OCH2CH2OH → M(OCH2CH2OCH3)n + nHOR M (OR) n + nCH 3 OCH 2 CH 2 OH → M (OCH 2 CH 2 OCH 3) n + nHOR

(상기 반응식 1에서 M은 Hf, Zr 또는 Ta이고, n은 4 또는 5 이고, OR은 이소프로폭사이드기 또는 에톡사이드기이다.)(Wherein M is Hf, Zr or Ta, n is 4 or 5, and OR is an isopropoxide group or an ethoxide group)

상기 리간드 교환 반응은 반응물로 금속메톡시에톡사이드, 부산물로 이소프로판올 또는 에탄올을 생성할 수 있으며, 이소프로판올 또는 에탄올과 같은 탄소수가 낮은 알코올은 저온의 열처리를 통해서 쉽게 제거할 수 있는 장점이 있다. The ligand exchange reaction can produce metal methoxyethoxide as a reactant, isopropanol or ethanol as a byproduct, and alcohol having a low carbon number such as isopropanol or ethanol can be easily removed through a low temperature heat treatment.

본 발명의 (3) 단계를 수행하기 앞서 게이트를 세척하는 단계를 포함할 수 있다. 상기 게이트를 세척하는 단계는 세척액이 담긴 초음파세척기에 게이트를 넣고 세척한 후에 건조시키는 것을 포함할 수 있으며, 상기 세척액은 게이트의 세척에 사용되는 공지의 용매의 경우 제한 없이 채용할 수 있고, 일예로 아세톤 및 이소프로판올일 수 있다. 상기 (3) 단계는 불활성 기체 분위기에서 스핀코팅하여 수행될 수 있다. 구체적으로 설명하면, 금속전구체용액이 코팅과정에서 수분과 접촉할 경우 형성되는 금속산화물 박막(12)의 표면 거칠기가 증가할 수 있기 때문에 불활성 기체 분위기에서 상기 (3) 단계를 수행하는 것이 바람직하다.And washing the gate prior to performing step (3) of the present invention. The step of cleaning the gate may include a step of placing the gate in an ultrasonic cleaner containing the cleaning liquid, followed by washing and drying, and the cleaning liquid may be employed without limitation in the case of a known solvent used for cleaning the gate, Acetone and isopropanol. The step (3) may be performed by spin coating in an inert gas atmosphere. More specifically, since the surface roughness of the metal oxide thin film 12 formed when the metal precursor solution is in contact with moisture in the coating process may increase, it is preferable to perform the step (3) in an inert gas atmosphere.

상기 (4) 단계는 대기 분위기 및 150 내지 250 ℃의 온도에서 수행될 수 있다. 만일 2차 열처리의 온도 조건이 150 ℃ 미만일 경우 금속산화물 박막 내 잔류 용매가 존재할 수 있으며, 상기 잔류용매가 불순물로 작용하여 금속산화물 박막의 품질을 저하시킬 우려가 있고, 250 ℃ 초과일 경우 금속산화물 박막 내 부분적으로 미결정(crystallite)이 형성될 수 있으며, 이에 따라 전하수송체의 산란점으로 작용하여 트랜지스터 소자의 전하이동도를 저하 시킬 우려가 있다.The step (4) may be performed in an atmospheric environment and a temperature of 150 to 250 ° C. If the temperature condition of the second heat treatment is less than 150 ° C, a residual solvent may be present in the metal oxide thin film and the residual solvent may act as an impurity to deteriorate the quality of the metal oxide thin film. Crystallite may be partially formed in the thin film, which may act as a scattering point of the charge transporting material, thereby lowering the charge mobility of the transistor device.

구체적으로 설명하면, 상기 (2) 단계에서 생성된 반응물인 금속메톡시에톡사이드를 대기 중 수분에 노출시켜 가수분해반응을 수행한다. 가수분해반응을 통해 생성된 금속하이드록사이드는 2차 열처리를 통해 금속산화물과 물로 분해된다. 상기 가수분해반응은 하기 반응식 2 또는 반응식 3에 따라 수행될 수 있다.Specifically, the hydrolysis reaction is performed by exposing the metal methoxyethoxide, which is the reactant produced in the step (2), to water in the atmosphere. The metal hydroxide produced by the hydrolysis reaction is decomposed into metal oxide and water through the secondary heat treatment. The hydrolysis reaction can be carried out according to the following Reaction Scheme 2 or Reaction Scheme 3.

[반응식 2][Reaction Scheme 2]

M(OCH2CH2OCH3)4 + 4H2O → M(OH)4 + 4(HOCH2CH2OCH3) M (OCH 2 CH 2 OCH 3 ) 4 + 4H 2 O → M (OH) 4 + 4 (HOCH 2 CH 2 OCH 3)

M(OH)4 → MO2 + 2H2OM (OH) 4 - > MO 2 + 2H 2 O

(상기 반응식 2에서, M은 Hf 또는 Zr이다.)(In the above reaction formula 2, M is Hf or Zr.)

[반응식 3][Reaction Scheme 3]

M(OCH2CH2OCH3)5 + 5H2O → M(OH)5 + 5(HOCH2CH2OCH3) M (OCH 2 CH 2 OCH 3 ) 5 + 5H 2 O → M (OH) 5 + 5 (HOCH 2 CH 2 OCH 3)

2M(OH)5 → M2O5 + 5H2O2M (OH) 5 ? M 2 O 5 + 5H 2 O

(상기 반응식 3에서, M은 Ta이다.)(In the above reaction formula 3, M is Ta.)

상기 2차 열처리를 통해 상기 (4) 단계에서 생성된 부산물인 물과 상술한 (2) 단계에서 생성된 부산물인 탄소수가 1 내지 10인 알코올이 함께 제거될 수 있기 때문에 상기 (4) 단계 이후에 별도의 열처리과정이 필요 없을 수 있다. 또는 생략될 수 있다.Since the by-product water produced in the step (4) and the alcohol having 1 to 10 carbon atoms, which are by-products produced in the step (2), can be removed together through the secondary heat treatment, A separate heat treatment process may not be necessary. Or may be omitted.

또한, 금속 산화물 박막(12)의 두께를 조절하기 위하여 상기 (3) 단계 및 (4) 단계를 1 내지 10회 반복하여 수행할 수 있으며 형성된 금속 산화물 박막의 두께는 50 내지 300 nm일 수 있다. 만일 금속 산화물 박막의 두께가 50 nm 미만일 경우 양자 터널링 현상(quantum tunneling effect)에 의해 누설전류가 발생할 우려가 있고, 300 nm 초과일 경우 정전 용량(capacitance)은 박막의 두께와 반비례하기 때문에 유전율이 높은 금속산화물을 박막의 소재로 사용하여도 높은 정전 용량을 얻지 못할 우려가 있다.In order to adjust the thickness of the metal oxide thin film 12, steps (3) and (4) may be repeatedly performed one to ten times, and the thickness of the metal oxide thin film formed may be 50 to 300 nm. If the thickness of the metal oxide thin film is less than 50 nm, a leakage current may be generated due to a quantum tunneling effect. If the metal oxide thin film is more than 300 nm, the capacitance is inversely proportional to the thickness of the thin film, There is a possibility that a high capacitance can not be obtained even if a metal oxide is used as a material of the thin film.

다음으로, 상기 금속산화물 박막(12) 상에 채널 층(13)을 형성하는 단계를 더 포함할 수 있다. 상기 채널 층의 소재를 용매에 용해시킨 후 스핀코팅하여 채널 층을 형성할 수 있다. 상기 용매는 채널 층 형성에 사용되는 공지된 용매는 제한 없이 사용될 수 있으며, 일예로 클로로폼일 수 있으나 이에 한정되지는 않는다.Next, a step of forming a channel layer 13 on the metal oxide thin film 12 may be further included. The channel layer may be formed by dissolving the material of the channel layer in a solvent and then spin-coating the material. The solvent may be any known solvent used for forming the channel layer, without limitation, and may be, for example, chloroform, but is not limited thereto.

다음으로, 상기 채널 층 상에 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함할 수 있다. 상기 소스 전극 및 드레인 전극을 형성하는 방법은 공지된 트랜지스터의 소스 전극 또는 드레인 전극을 형성시키는 방법을 이용할 수 있으며, 일예로 진공열증착법을 이용할 수 있으나 이에 한정되지는 않는다.Next, a step of forming a source electrode and a drain electrode on the channel layer may be further included. The source electrode and the drain electrode may be formed by a method of forming a source electrode or a drain electrode of a known transistor. For example, vacuum thermal evaporation may be used, but the present invention is not limited thereto.

상술한 제조방법을 통해 구현된 본 발명의 일 실시예에 의한 트랜지스터를 도 1을 참조하여 설명하면, 본 발명의 일 실시예에 의한 트랜지스터(10)는 게이트(11) 상에 배치된 금속산화물 박막(12)을 포함하고, 상기 금속산화물 박막(12) 상에 배치된 채널 층(13), 상기 채널 층(13) 상에 배치된 소스 전극(14) 및 드레인 전극(15)을 더 포함할 수 있다.A transistor 10 according to an embodiment of the present invention, which is implemented by the above-described manufacturing method, will now be described with reference to FIG. 1. The transistor 10 according to an embodiment of the present invention includes a metal oxide thin film A channel layer 13 disposed on the metal oxide thin film 12 and a source electrode 14 and a drain electrode 15 disposed on the channel layer 13, have.

상기 게이트(11)는 트랜지스터에 사용되는 공지된 소재는 제한 없이 사용될 수 있으며, 일예로 실리콘 게이트를 사용할 수 있으나 이에 한정되지는 않는다. The gate 11 can be a known material used in a transistor without limitation, for example, but not limited to, a silicon gate.

상기 금속산화물 박막(12)은 0.05 내지 0.20 nm의 표면 거칠기(Rq)를 가지며, 이를 통해 전하이동도 및 점멸비가 우수하고 문턱 전압이 낮은 트랜지스터를 제조할 수 있다.The metal oxide thin film 12 has a surface roughness (Rq) of 0.05 to 0.20 nm, and thereby a transistor having excellent charge mobility and flicker ratio and a low threshold voltage can be manufactured.

상기 채널 층(13)은 트랜지스터의 채널 층으로 사용되는 공지된 소재는 제한 없이 포함될 수 있으며, 일예로 황화카드뮴(CdS), poly(3-hexylthiophene)(P3HT) 또는 phenyl-C61-butyric acid methyl ester(PCBM)일 수 있으나 이에 한정되지는 않는다.The channel layer 13 may include any known material used as a channel layer of a transistor without limitation. Examples of the material include cadmium sulfide (CdS), poly (3-hexylthiophene) (P3HT), and phenyl-C 61 -butyric acid methyl ester (PCBM).

상기 소스 전극(14) 및 드레인 전극(15)은 트랜지스터의 전극으로 사용되는 공지된 금속은 제한없이 사용될 수 있으며, 일예로 은(Ag) 일 수 있으나 이에 한정되지는 않는다.The source electrode 14 and the drain electrode 15 may be formed of any known metal used as an electrode of a transistor without limitation. For example, the source electrode 14 and the drain electrode 15 may be silver (Ag).

하기의 실시예를 통하여 본 발명을 더욱 구체적으로 설명하기로 하지만, 하기 실시예가 본 발명의 범위를 제한하는 것은 아니며, 이는 본 발명의 이해를 돕기 위한 것으로 해석되어야 할 것이다.The present invention will now be described more specifically with reference to the following examples. However, the following examples should not be construed as limiting the scope of the present invention, and should be construed to facilitate understanding of the present invention.

<실시예 1> &Lt; Example 1 >

하프늄 이소프로폭사이드 이소프로판올 착물(Hafnium isopropoxide isopropanol adduct)을 150 mg/ml의 농도로 2-메톡시에탄올(무수, 99.8%)에 용해시켜 금속전구체용액을 제조하였다. 상기 금속전구체용액을 질소분위기에서 80 ℃ 온도에서 30분간 열처리하여 리간드 교환 반응을 수행하였다. 열처리를 수행한 금속전구체용액을 0.2 ㎛의 기공크기를 갖는 폴리테트라플루오로에틸렌(Polytetrafluoroethylene, PTFE) 시린지 필터로 여과시켰다. 질소분위기에서 40 ㎕의 금속전구체용액을 실리콘 게이트 상에 떨어뜨린 후, 3000rpm의 회전속도로 30초간 스핀코팅하였다. 대기분위기에서 200 ℃의 온도로 1시간 열처리하여 HfO2의 금속산화물 박막을 형성하였다.Hafnium isopropoxide isopropanol adduct was dissolved in 2-methoxyethanol (anhydrous, 99.8%) at a concentration of 150 mg / ml to prepare a metal precursor solution. The metal precursor solution was subjected to a heat treatment at 80 DEG C for 30 minutes in a nitrogen atmosphere to perform a ligand exchange reaction. The heat-treated metal precursor solution was filtered with a polytetrafluoroethylene (PTFE) syringe filter having a pore size of 0.2 mu m. 40 [micro] l of the metal precursor solution was dropped on the silicon gate in a nitrogen atmosphere, and spin-coated at a rotation speed of 3000 rpm for 30 seconds. Treated at a temperature of 200 캜 for 1 hour in an air atmosphere to form a metal oxide thin film of HfO 2 .

<실시예 2> &Lt; Example 2 >

실시예 1과 동일하게 실시하되, 하프늄 이소프로폭사이드 이소프로판올 착물(hafnium isopropoxide isopropanol adduct) 대신에 지르코늄 이소프로폭사이드 이소프로판올 착물(zirconium isopropoxide isopropanol complex)를 사용하여 ZrO2의 금속산화물 박막을 형성하였다.Except that zirconium isopropoxide isopropanol complex was used instead of hafnium isopropoxide isopropanol adduct in the same manner as in Example 1 to form a metal oxide thin film of ZrO 2 .

<실시예 3> &Lt; Example 3 >

실시예 1과 동일하게 실시하되, 하프늄 이소프로폭사이드 이소프로판올 착물(hafnium isopropoxide isopropanol adduct) 대신에 탄탈륨 에톡사이드(tantalum ethoxide)를 사용하여 Ta2O5의 금속산화물 박막을 형성하였다.A metal oxide thin film of Ta 2 O 5 was formed in the same manner as in Example 1 except that tantalum ethoxide was used instead of hafnium isopropoxide isopropanol adduct.

<실시예 4><Example 4>

실시예 1과 동일하게 실시하되, 2-메톡시에탄올 대신에 메탄올(무수, 99.8%)을 사용하여 HfO2 금속산화물 박막을 형성시켰다.The procedure of Example 1 was repeated except that methanol (anhydrous, 99.8%) was used instead of 2-methoxyethanol to form a thin film of HfO 2 metal oxide.

<실시예 5>&Lt; Example 5 >

실시예 1과 동일하게 실시하되, 2-메톡시에탄올 대신에 에탄올(≥99.8%)을 사용하여 HfO2 금속산화물 박막을 형성시켰다.The procedure of Example 1 was repeated except that ethanol (? 99.8%) was used instead of 2-methoxyethanol to form a thin film of HfO 2 metal oxide.

<실시예 6>&Lt; Example 6 >

실시예 1과 동일하게 실시하되, 2-메톡시에탄올 대신에 테트라하이드로퓨란(무수, ≥99.9%)을 사용하여 HfO2 금속산화물 박막을 형성시켰다. The procedure of Example 1 was repeated except that tetrahydrofuran (anhydrous,? 99.9%) was used instead of 2-methoxyethanol to form a thin film of HfO 2 metal oxide.

<실시예 7> &Lt; Example 7 >

실시예 1과 동일하게 실시하되, 2-메톡시에탄올 대신에 메탄올(무수, 99.8%)을 사용하였고 하프늄 이소프로폭사이드 이소프로판올 착물 대신에 염화하프늄(HfCl4)을 사용하여 HfO2 금속산화물 박막을 형성시켰다.Except that methanol (anhydrous, 99.8%) was used instead of 2-methoxyethanol and hafnium chloride (HfCl 4 ) was used instead of hafnium isopropoxide isopropanol complex to prepare a thin film of HfO 2 metal oxide / RTI &gt;

<실시예 8> &Lt; Example 8 >

실시예 1과 동일하게 실시하되, 2-메톡시에탄올 대신에 에탄올(≥99.8%)을 사용하였고 하프늄 이소프로폭사이드 이소프로판올 착물 대신에 염화하프늄(HfCl4)을 사용하여 HfO2 금속산화물 박막을 형성시켰다.Except that ethanol (? 99.8%) was used instead of 2-methoxyethanol and hafnium chloride (HfCl 4 ) was used instead of hafnium isopropoxide isopropanol complex to form a thin film of HfO 2 metal oxide .

<실시예 9> &Lt; Example 9 >

실시예 1과 동일하게 실시하되, 2-메톡시에탄올 대신에 테트라하이드로퓨란(무수, ≥99.9%)을 사용하였고 하프늄 이소프로폭사이드 이소프로판올 착물 대신에 염화하프늄(HfCl4)을 사용하여 HfO2 금속산화물 박막을 형성시켰다.(Anhydrous, ≥99.9%) was used instead of 2-methoxyethanol and hafnium chloride (HfCl 4 ) was used instead of hafnium isopropoxide isopropanol complex to give HfO 2 metal Oxide thin film was formed.

<실시예 10>&Lt; Example 10 >

실시예 1과 동일하게 실시하되, 2-메톡시에탄올 대신에 다이그라임(diglyme) (무수, 99.5%)을 사용하였고, 하프늄 이소프로폭사이드 이소프로판올 착물 대신에 염화하프늄(HfCl4)을 사용하여 HfO2 금속산화물 박막을 형성시켰다.Except that diglyme (anhydrous, 99.5%) was used instead of 2-methoxyethanol and hafnium chloride (HfCl 4 ) was used in place of hafnium isopropoxide isopropanol complex HfO 2 metal oxide thin film was formed.

<실시예 11> &Lt; Example 11 >

실시예 1과 동일하게 실시하되, 질소분위기 대신에 대기분위기에서 금속전구체용액을 실리콘 게이트 상에 떨어뜨린 후, 스핀코팅하여 HfO2 금속산화물 박막을 형성시켰다.Except that a metal precursor solution was dropped on a silicon gate in an air atmosphere in place of a nitrogen atmosphere, and then spin-coated to form a thin film of HfO 2 metal oxide.

<실시예 12> &Lt; Example 12 >

실시예 1과 동일하게 실시하되, 질소분위기 대신에 대기분위기에서 2-메톡시에탄올(무수, 99.8%)과 물이 99.9:0.1의 부피비로 혼합된 금속전구체용액을 실리콘 게이트 상에 떨어뜨린 후, 스핀코팅하여 HfO2 금속산화물 박막을 형성시켰다.Except that a metal precursor solution in which 2-methoxyethanol (anhydrous, 99.8%) and water were mixed in a volume ratio of 99.9: 0.1 in an atmospheric environment instead of a nitrogen atmosphere was dropped on the silicon gate, And then HfO 2 metal oxide thin film was formed by spin coating.

<실시예 13> &Lt; Example 13 >

실시예 1과 동일하게 실시하되, 질소분위기 대신에 대기분위기에서 2-메톡시에탄올(무수, 99.8%)과 물이 99.5:0.5의 부피비로 혼합된 금속전구체용액을 실리콘 게이트 상에 떨어뜨린 후, 스핀코팅하여 HfO2 금속산화물 박막을 형성시켰다.Except that a metal precursor solution in which 2-methoxyethanol (anhydrous, 99.8%) and water were mixed at a volume ratio of 99.5: 0.5 in an atmosphere of air instead of a nitrogen atmosphere was dropped on the silicon gate, And then HfO 2 metal oxide thin film was formed by spin coating.

<실시예 14> &Lt; Example 14 >

실시예 1과 동일하게 실시하되, 질소분위기 대신에 대기분위기에서 2-메톡시에탄올(무수, 99.8%)과 물이 99:1의 부피비로 혼합된 금속전구체용액을 실리콘 게이트 상에 떨어뜨린 후, 스핀코팅하여 HfO2 금속산화물 박막을 형성시켰다.Except that a metal precursor solution in which 2-methoxyethanol (anhydrous, 99.8%) and water were mixed in a volume ratio of 99: 1 in an atmosphere of air instead of a nitrogen atmosphere was dropped on the silicon gate, And then HfO 2 metal oxide thin film was formed by spin coating.

<제조예 1> HfO2 박막을 포함하는 CdS 트랜지스터 제조PREPARATION EXAMPLE 1 Preparation of CdS Transistor Containing HfO 2 Thin Film

실시예 1에 따른 금속산화물 박막 상에 CdS의 채널 층을 형성하였다. 채널 층을 형성시키기 위한 용액은 Cadmium tert-nonanethiolate(CdTNT)를 7 mg/ml의 농도로 클로로폼에 용해시킨 후 0.45 ㎛의 기공크기를 갖는 PTFE 시린지 필터로 여과하여 제조하였다. 제조한 용액을 상기 금속산화물 박막 상에 1500rpm으로 40초간 스핀코팅한 후, 300 ℃의 온도에서 30분간 열처리하여 CdS의 채널 층을 형성하였다.A channel layer of CdS was formed on the metal oxide thin film according to Example 1. The solution for forming the channel layer was prepared by dissolving Cadmium tert-nonanethiolate (CdTNT) in chloroform at a concentration of 7 mg / ml and filtering it with a PTFE syringe filter having a pore size of 0.45 μm. The prepared solution was spin-coated on the metal oxide thin film at 1500 rpm for 40 seconds and then heat-treated at 300 ° C for 30 minutes to form a CdS channel layer.

다음으로, 상기 채널 층 상에 쉐도우 마스크를 이용하여 50 nm 두께의 은(Ag)을 진공분위기에서 열증착하여 길이 50 ㎛ 및 넓이 3950 ㎛를 갖는 소스 및 드레인 전극을 형성하였다.Next, silver (Ag) having a thickness of 50 nm was thermally deposited on the channel layer in a vacuum atmosphere using a shadow mask to form source and drain electrodes having a length of 50 mu m and a width of 3950 mu m.

<제조예 2> ZrO2 박막을 포함하는 CdS 트랜지스터 제조PREPARATION EXAMPLE 2 Preparation of CdS Transistor Including ZrO 2 Thin Film

제조예 1과 동일하게 실시하되, 실시예 1 대신에 실시예 2에 따른 금속산화물 박막을 사용하였다.The same procedure as in Production Example 1 was carried out except that the metal oxide thin film according to Example 2 was used instead of Example 1.

<제조예 3> Ta2O5 박막을 포함하는 CdS 트랜지스터 제조PREPARATION EXAMPLE 3 Preparation of CdS Transistor Containing Ta 2 O 5 Thin Film

제조예 1과 동일하게 실시하되, 실시예 1 대신에 실시예 3에 따른 금속산화물 박막을 사용하였다.The same procedure as in Production Example 1 was carried out except that the metal oxide thin film according to Example 3 was used instead of Example 1.

<비교제조예 1> SiO2 박막을 포함하는 CdS 트랜지스터 제조<Comparative Production Example 1> Production of CdS transistor including SiO 2 thin film

제조예 1과 동일하게 실시하되, 실시예 1에 따른 금속산화물 박막 대신에 실리콘 게이트 상에 200 nm의 SiO2 박막이 형성되어 있는 제품(4" Si Wafer, 웨이퍼비즈)을 사용하였다. (4 "Si wafer, wafer beads) having a 200 nm SiO 2 thin film formed on a silicon gate instead of the metal oxide thin film according to Example 1 was used.

<제조예 4> HfO2 박막을 포함하는 P3HT 트랜지스터 제조PREPARATION EXAMPLE 4 Preparation of P3HT Transistor Containing HfO 2 Thin Film

실시예 1에 따른 금속산화물 박막 상에 P3HT의 채널 층을 형성하였다. 채널 층을 형성시키기 위한 용액은 P3HT를 8 mg/ml의 농도로 클로로벤젠에 용해시켜 제조하였으며 0.45 ㎛의 기공크기를 갖는 PTFE 시린지 필터로 여과하였다. 제조한 용액을 상기 금속산화물 박막 상에 1500rpm으로 1분간 스핀코팅하여 P3HT의 채널 층을 형성하였다.A channel layer of P3HT was formed on the metal oxide thin film according to Example 1. The solution for forming the channel layer was prepared by dissolving P3HT in chlorobenzene at a concentration of 8 mg / ml and filtering with a PTFE syringe filter having a pore size of 0.45 μm. The prepared solution was spin-coated on the metal oxide thin film at 1500 rpm for 1 minute to form a channel layer of P3HT.

다음으로, 제조예 1과 동일한 방법으로 소스 및 드레인 전극을 형성하였다.Next, source and drain electrodes were formed in the same manner as in Production Example 1.

<제조예 5> ZrO2 박막을 포함하는 P3HT 트랜지스터 제조PREPARATION EXAMPLE 5 Preparation of P3HT Transistor Containing ZrO 2 Thin Film

제조예 4와 동일하게 실시하되, 실시예 1 대신에 실시예 2에 따른 금속산화물 박막을 사용하였다.The same procedure as in Production Example 4 was carried out except that the metal oxide thin film according to Example 2 was used instead of Example 1.

<제조예 6> Ta2O5 박막을 포함하는 P3HT 트랜지스터 제조PREPARATION EXAMPLE 6 Preparation of P3HT Transistor Containing Ta 2 O 5 Thin Film

제조예 4와 동일하게 실시하되, 실시예 1 대신에 실시예 3에 따른 금속산화물 박막을 사용하였다.Except that the metal oxide thin film according to Example 3 was used instead of the thin film of Example 1.

<비교제조예 2> SiO2 박막을 포함하는 P3HT 트랜지스터 제조<Comparative Production Example 2> P3HT transistor including SiO 2 thin film

제조예 4와 동일하게 실시하되, 실시예 1에 따른 금속산화물 박막 대신에 실리콘 게이트 상에 200 nm의 SiO2 박막이 형성되어 있는 제품(4" Si Wafer, 웨이퍼비즈)을 사용하였다.(4 "Si wafer, wafer beads) having a 200 nm SiO 2 thin film formed on a silicon gate instead of the metal oxide thin film according to Example 1 was used.

<제조예 7> HfO2 박막을 포함하는 PCBM 트랜지스터 제조PREPARATION EXAMPLE 7 Production of PCBM Transistors Including HfO 2 Thin Film

실시예 1에 따른 금속산화물 박막 상에 PCBM의 채널 층을 형성하였다. 채널 층을 형성시키기 위한 용액은 PCBM를 12 mg/ml의 농도로 클로로폼에 용해시켜 제조하였으며 0.45 ㎛의 기공크기를 갖는 PTFE 시린지 필터로 여과하였다. 제조한 용액을 상기 금속산화물 박막 상에 2000rpm으로 1분간 스핀코팅하여 PCBM의 채널 층을 형성하였다.A channel layer of PCBM was formed on the metal oxide thin film according to Example 1. The solution for forming the channel layer was prepared by dissolving PCBM in chloroform at a concentration of 12 mg / ml and filtering with a PTFE syringe filter having a pore size of 0.45 μm. The prepared solution was spin-coated on the metal oxide thin film at 2000 rpm for 1 minute to form a channel layer of PCBM.

다음으로, 제조예 1과 동일한 방법으로 소스 및 드레인 전극을 형성하였다.Next, source and drain electrodes were formed in the same manner as in Production Example 1.

<제조예 8> ZrO2 박막을 포함하는 PCBM 트랜지스터 제조PREPARATION EXAMPLE 8 Production of PCBM Transistor Including ZrO 2 Thin Film

제조예 7와 동일하게 실시하되, 실시예 1 대신에 실시예 2에 따른 금속산화물 박막을 사용하였다.The same procedure as in Production Example 7 was carried out except that the metal oxide thin film according to Example 2 was used instead of Example 1.

<제조예 9> Ta2O5 박막을 포함하는 PCBM 트랜지스터 제조PREPARATION EXAMPLE 9 Production of PCBM Transistor Containing Ta 2 O 5 Thin Film

제조예 7와 동일하게 실시하되, 실시예 1 대신에 실시예 3에 따른 금속산화물 박막을 사용하였다.The same procedure as in Preparation Example 7 was carried out except that the metal oxide thin film according to Example 3 was used instead of the first example.

<비교제조예 3> SiO2 박막을 포함하는 PCBM 트랜지스터 제조<Comparative Production Example 3> Manufacture of PCBM transistor including SiO 2 thin film

제조예 7과 동일하게 실시하되, 실시예 1에 따른 금속산화물 박막 대신에 실리콘 게이트 상에 200 nm의 SiO2 박막이 형성되어 있는 제품(4" Si Wafer, 웨이퍼비즈)을 사용하였다.A product (4 "Si wafer, wafer beads) having a 200 nm SiO 2 thin film formed on a silicon gate instead of the metal oxide thin film according to Example 1 was used in the same manner as in Production Example 7.

<실험예 1> 금속 산화물의 밴드갭 에너지 평가EXPERIMENTAL EXAMPLE 1 Evaluation of Band Gap Energy of Metal Oxide

실시예 1 내지 실시예 3에서 제조된 금속산화물의 흡광도를 흡광도 측정 장치(Varian Carry 5000)를 통해 측정하였고, 이를 통해 금속산화물의 밴드갭 에너지를 계산하였고, 이의 결과를 도 2(a)와 도 2(b)에 나타내었다.The absorbance of the metal oxide prepared in Examples 1 to 3 was measured with an absorbance meter (Varian Carry 5000), and the band gap energy of the metal oxide was calculated. The results are shown in FIGS. 2 (a) and 2 (b).

도 2(a)를 참조하면, Ta2O5의 직접밴드갭이 4.96 eV로 가장 낮았으며, ZrO2의 직접밴드갭은 5.96 eV의 값을 나타냈다.Referring to FIG. 2 (a), the direct band gap of Ta 2 O 5 was 4.96 eV, and the direct band gap of ZrO 2 was 5.96 eV.

도 2(b)를 참조하면, Ta2O5의 간접밴드갭이 4.35 eV로 가장 낮았으며, ZrO2 및 HfO2의 간접밴드갭은 각각 5.11, 5.50 eV의 값을 나타냈다.Referring to FIG. 2 (b), the indirect bandgap of Ta 2 O 5 is 4.35 eV, which is the lowest, and ZrO 2 And the indirect bandgap of HfO 2 were 5.11 and 5.50 eV, respectively.

<실험예 2> 금속산화물 박막의 표면거칠기 측정 <Experimental Example 2> Measurement of Surface Roughness of Metal Oxide Thin Films

실시예 1 내지 14에 따른 금속산화물 박막의 표면거칠기(Rq)를 주사탐침현미경(Veeco AFM microscope)을 통하여 측정하고, 그 결과를 도 3 내지 도 8 및 하기 표 1에 나타내었다.The surface roughness (Rq) of the metal oxide thin films according to Examples 1 to 14 was measured by a scanning probe microscope (Veeco AFM microscope), and the results are shown in Figs. 3 to 8 and Table 1 below.

구체적으로 도 3은 본 발명의 실시예 1 내지 실시예 3에 따른 금속산화물 박막의 AFM 이미지를 나타낸 것이다. 도 3(a) 내지 도 3(f) 및 하기 표1을 참조하면, 실시예 1 내지 실시예 3에 따른 HfO2, ZrO2, Ta2O5 금속산화물 박막의 표면 거칠기(Rq)는 각각 0.15, 0.18, 0.18 nm 임을 확인할 수 있다. 종래의 용액 공정을 통해 제조한 금속산화물 박막보다 상대적으로 매우 낮은 표면 거칠기를 얻을 수 있음을 알 수 있다.3 is an AFM image of a metal oxide thin film according to Examples 1 to 3 of the present invention. 3 (a) to 3 (f) and Table 1, the surface roughnesses (Rq) of the HfO 2 , ZrO 2 and Ta 2 O 5 metal oxide thin films according to Examples 1 to 3 were 0.15 , 0.18, and 0.18 nm, respectively. It can be understood that a relatively low surface roughness can be obtained compared with the metal oxide thin film produced by the conventional solution process.

다음으로, 다양한 용매에 따른 금속산화물 박막의 표면거칠기를 비교하기 위해 실시예 4 내지 실시예 6에 따른 HfO2 금속산화물 박막의 AFM 이미지를 도 4에 나타내었다. 도 4 및 하기 표1을 참조하면, 실시예 4 내지 실시예 6에 따른 HfO2 박막의 표면 거칠기는 각각 0.93, 9.49, 18.3 nm임을 확인할 수 있다. 메탄올(MeOH)을 용매로 사용한 실시예 4에 따른 HfO2 박막은 실리콘 게이트의 표면을 완전히 덮지 못하고 있으며, 이는 메탄올이 하프늄 이소프로폭사이드를 완전히 용해하지 못했기 때문이다. 에탄올(EtOH)을 용매로 사용한 실시예 5 및 테트라하이드로퓨란(THF)을 용매로 사용한 실시예 6에 따른 HfO2 박막의 표면 거칠기는 매우 높게 측정되었으며, 이는 박막이 형성되는 속도가 매우 빨라 결정화가 급격히 진행되기 때문이다. Next, an AFM image of the HfO 2 metal oxide thin films according to Examples 4 to 6 is shown in FIG. 4 in order to compare the surface roughness of the metal oxide thin films with various solvents. Referring to FIG. 4 and Table 1, it can be seen that the surface roughnesses of the HfO 2 thin films according to Examples 4 to 6 are 0.93, 9.49 and 18.3 nm, respectively. The HfO 2 thin film according to Example 4 using methanol (MeOH) as a solvent did not completely cover the surface of the silicon gate because methanol did not completely dissolve hafnium isopropoxide. The surface roughness of the HfO 2 thin film according to Example 6 using ethanol (EtOH) as a solvent and using tetrahydrofuran (THF) as a solvent was measured to be very high, and the rate of formation of the thin film was very high, This is because it proceeds rapidly.

다음으로, 금속전구체로 염화하프늄를 사용하였을 때, 형성되는 금속산화물 박막의 표면거칠기를 비교하기 위해 도 5, 도 6 및 하기 표1을 참조하면, 실시예 7 내지 실시예 10 에 따른 HfO2 박막의 표면 거칠기는 각각 5.89, 26.7, 6.03, 10.8 nm임을 확인할 수 있으며, 이는 금속전구체로 염화하프늄을 사용할 경우 결정화 속도가 매우 빠르게 진행되어 형성되는 금속산화물 박막의 표면 거칠기가 상대적으로 높은 값을 나타내는 것을 알 수 있다.Next, referring to FIGS. 5, 6 and Table 1 for comparison of the surface roughness of the metal oxide thin film formed when hafnium chloride is used as the metal precursor, the HfO 2 thin film according to Examples 7 to 10 The surface roughness was 5.89, 26.7, 6.03, and 10.8 nm, respectively. This indicates that the use of hafnium chloride as a metal precursor results in a very rapid crystallization rate and a relatively high surface roughness of the metal oxide thin film formed. .

다음으로, 공정환경에 따른 금속산화물 박막의 표면거칠기를 비교하기 위해도 7, 도 8 및 하기 표 1을 참조하면, 실시예 11 내지 실시예 14에 따른 HfO2 박막의 표면 거칠기는 각각 0.39, 0.63, 1.3, 1.1 nm임을 확인할 수 있다. 따라서, 금속산화물 박막 형성 과정에서 금속전구체용액 내 수분 함량이 증가함에 따라 형성되는 금속산화물 박막의 표면 거칠기가 증가하는 경향을 나타내며 박막의 품질을 향상시키기 위하여 공정 환경 내 수분을 제거하는 것이 바람직하다.Next, in order to compare the surface roughness of the metal oxide thin film according to the process environment, referring to FIGS. 7 and 8 and Table 1, the surface roughnesses of the HfO 2 thin films according to Examples 11 to 14 were 0.39 and 0.63 , 1.3 and 1.1 nm, respectively. Therefore, the surface roughness of the metal oxide thin film is increased as the moisture content of the metal precursor solution increases in the process of forming the metal oxide thin film, and it is preferable to remove moisture in the process environment to improve the quality of the thin film.

상기 공정 환경은 금속전구체용액 내 용매의 조성과 금속전구체용액을 실리콘 게이트 상에 떨어뜨린 후 스핀코팅하는 과정에서의 주변 기체의 조성을 의미한다.The process environment refers to the composition of the solvent in the metal precursor solution and the composition of the surrounding gas in the course of spin coating after dropping the metal precursor solution on the silicon gate.

하기 표 1은 실시예 1 및 실시예 4 내지 실시예 14에 따른 HfO2 박막의 표면 거칠기를 기재한 것이다.Table 1 below shows the surface roughness of the HfO 2 thin film according to Example 1 and Examples 4 to 14.

하기 표 1의 수분함량은 금속전구체용액 내 수분의 부피비를 나타낸 것이다.The water content in Table 1 below represents the volume ratio of water in the metal precursor solution.

금속전구체Metal precursor 공정 환경Process environment Rq
(nm)Rq
(nm) 용매(수분함량)Solvent (water content) 기체조성Gas composition 하프늄이소프로폭사이드Hafnium isopropoxide 2-메톡시에탄올2-methoxyethanol 질소nitrogen 실시예1Example 1 0.150.15 하프늄이소프로폭사이드Hafnium isopropoxide 메탄올Methanol 질소nitrogen 실시예4Example 4 0.930.93 하프늄이소프로폭사이드Hafnium isopropoxide 에탄올ethanol 질소nitrogen 실시예5Example 5 9.499.49 하프늄이소프로폭사이드Hafnium isopropoxide 테트라하이드로퓨란Tetrahydrofuran 질소nitrogen 실시예6Example 6 18.318.3 염화하프늄Hafnium chloride 메탄올Methanol 질소nitrogen 실시예7Example 7 5.895.89 염화하프늄Hafnium chloride 에탄올ethanol 질소nitrogen 실시예8Example 8 26.726.7 염화하프늄Hafnium chloride 테트라하이드로퓨란Tetrahydrofuran 질소nitrogen 실시예9Example 9 6.036.03 염화하프늄Hafnium chloride 다이그라임Digream 질소nitrogen 실시예10Example 10 10.810.8 하프늄이소프로폭사이드Hafnium isopropoxide 2-메톡시에탄올2-methoxyethanol 대기Waiting 실시예11Example 11 0.390.39 하프늄이소프로폭사이드Hafnium isopropoxide 2-메톡시에탄올(0.1%)2-methoxyethanol (0.1%) 대기Waiting 실시예12Example 12 0.630.63 하프늄이소프로폭사이드Hafnium isopropoxide 2-메톡시에탄올(0.5%)2-methoxyethanol (0.5%) 대기Waiting 실시예13Example 13 1.31.3 하프늄이소프로폭사이드Hafnium isopropoxide 2-메톡시에탄올(1.0%)2-Methoxyethanol (1.0%) 대기Waiting 실시예14Example 14 1.11.1

<실험예 3> 트랜지스터의 전달특성 및 출력 특성 평가&Lt; Experimental Example 3 > Transmission characteristics and output characteristics of the transistor

본 발명의 제조예 1 내지 제조예 9 및 비교제조예 1 내지 비교제조예 3에 따른 트랜지스터의 전달특성 및 출력특성을 semiconductor parametric analyzer(Keithley 4200-SCS)을 통해 측정하였고, 이를 통해 트랜지스터의 전하이동도(μe), 정공이동도(μh), 점멸비(Ion/Ioff), 문턱 전압(Vth)을 계산하였다.The transfer characteristics and output characteristics of the transistors according to the present invention were measured through a semiconductor parametric analyzer (Keithley 4200-SCS) according to Manufacture Examples 1 to 9 and Comparative Preparation Examples 1 to 3, (Μ e ), hole mobility (μ h ), flashing ratio (I on / I off ), and threshold voltage (V th ) were calculated.

먼저, 본 발명의 제조예 1 내지 제조예 3 및 비교제조예 1에 따른 트랜지스터의 전달특성 및 출력 특성을 도 9 및 도 10에 나타내었으며, 이를 통해 계산된 제조예 1 내지 제조예 3 및 비교제조예 1에 따른 트랜지스터의 전하이동도(μe), 점멸비(Ion/Ioff), 문턱 전압(Vth)을 하기 표 2에 나타내었다. 구체적으로 SiO2의 금속산화물 박막을 사용한 비교제조예 1은 스위칭 동작에 필요한 전압이 40 V인 반면에 HfO2, ZrO2 및 Ta2O5의 금속산화물 박막을 사용한 제조예 1 내지 제조예 3은 스위칭 동작에 필요한 전압이 1 V로 상대적으로 낮기 때문에 본 발명의 제조예 1 내지 제조예 3에 따른 트랜지스터는 저전력 구동 장치에 용이하게 사용될 수 있다.First, the transfer characteristics and the output characteristics of the transistor according to Production Examples 1 to 3 and Comparative Production Example 1 of the present invention are shown in FIGS. 9 and 10, The charge mobility (μ e ), the flicker ratio (I on / I off ) and the threshold voltage (V th ) of the transistor according to Example 1 are shown in Table 2 below. Specifically, Comparative Production Example 1 using a metal oxide thin film of SiO 2 showed that the voltage required for the switching operation was 40 V, while Production Examples 1 to 3 using the metal oxide thin films of HfO 2 , ZrO 2 and Ta 2 O 5 Since the voltage required for the switching operation is relatively low at 1 V, the transistors according to Production Examples 1 to 3 of the present invention can be easily used in low power driving devices.

또한, 표 2을 참조하여 설명하면, 비교제조예 1에 따른 트랜지스터의 문턱 전압은 18.4 V로 높은 것에 반해 제조예 3에 따른 트랜지스터의 문턱 전압은 1.00 V로 매우 낮아졌음을 확인할 수 있다.In addition, referring to Table 2, it can be seen that the threshold voltage of the transistor according to Comparative Production Example 1 is as high as 18.4 V, whereas the threshold voltage of the transistor according to Production Example 3 is as low as 1.00 V.

또한, 40 V를 인가하였을 때, 비교제조예 1에 따른 트랜지스터의 전하이동도는 1.62 cm2 V-1 s-1인 반면에, 3 V를 인가하였을 때, 제조예 3에 따른 트랜지스터의 전하이동도는 2.97 cm2 V-1 s-1로 더 우수한 특성을 나타낸다.Also, when 40 V was applied, the charge mobility of the transistor according to Comparative Production Example 1 was 1.62 cm 2 V -1 s -1 , whereas when 3 V was applied, the charge transfer of the transistor according to Production Example 3 The figure shows better characteristics at 2.97 cm 2 V -1 s -1 .

다음으로, 본 발명의 제조예 4 내지 제조예 6 및 비교제조예 2에 따른 트랜지스터의 전달특성 및 출력 특성을 도 11 및 도 12에 나타내었으며, 이를 통해 계산된 제조예 4 내지 제조예 6 및 비교제조예 2에 따른 트랜지스터의 정공이동도(μh), 점멸비(Ion/Ioff), 문턱 전압(Vth)을 하기 표 2에 나타내었다. 구체적으로 제조예 6에 따른 Ta2O5 박막을 포함하는 트랜지스터의 정공이동도는 비교제조예 2에 따른 SiO2 박막을 포함하는 트랜지스터보다 61% 향상된 값을 나타내는 것을 알 수 있다.Next, the transfer characteristics and output characteristics of the transistors according to the production examples 4 to 6 and the comparative production example 2 of the present invention are shown in Figs. 11 and 12, The hole mobility (μ h ), the flicker ratio (I on / I off ), and the threshold voltage (V th ) of the transistor according to Production Example 2 are shown in Table 2 below. Specifically, the hole mobility of the transistor including the Ta 2 O 5 thin film according to Production Example 6 is 61% higher than that of the transistor including the SiO 2 thin film according to Comparative Production Example 2.

다음으로, 본 발명의 제조예 7 내지 제조예 9 및 비교제조예 3에 따른 트랜지스터의 전달특성 및 출력 특성을 도 13 및 도 14에 나타내었으며, 이를 통해 계산된 제조예 7 내지 제조예 9 및 비교제조예 3에 따른 트랜지스터의 전하이동도(μe), 점멸비(Ion/Ioff), 문턱 전압(Vth)을 하기 표 2에 나타내었다.Next, the transfer characteristics and the output characteristics of the transistors according to Production Examples 7 to 9 and Comparative Production Example 3 of the present invention are shown in Figs. 13 and 14, The charge mobility (μ e ), the flicker ratio (I on / I off ) and the threshold voltage (V th ) of the transistor according to Production Example 3 are shown in Table 2 below.

도 13 및 도 14을 참조하여 설명하면, 인가된 게이트 전압에 따라 출력 전류의 세기가 달라지는 것을 확인할 수 있으며, 이를 통해 트랜지스터가 정상적으로 작동되는 것을 알 수 있다.Referring to FIGS. 13 and 14, it can be seen that the intensity of the output current varies according to the applied gate voltage, and the transistor operates normally.

또한, 제조예 9에 따른 트랜지스터의 전하이동도는 비교제조예 3에 따른 트랜지스터보다 79% 증가하였으며 유기물 기반의 채널층을 사용하여도 10 V 이상의 문턱전압이 1 V 이내로 감소하는 것을 확인할 수 있었다.In addition, the charge mobility of the transistor according to Production Example 9 was increased by 79% compared with the transistor according to Comparative Production Example 3, and it was confirmed that the threshold voltage of 10 V or more was reduced to 1 V or less even using an organic material-based channel layer.

하기 표 2은 제조예 1 내지 제조예 9 및 비교제조예 1 내지 비교제조예 3에서 제조한 트랜지스터의 전하이동도(μe) 및 정공이동도(μh), 점멸비(Ion/Ioff), 문턱 전압(Vth)을 기재한 것이다.Table 2 shows the charge mobility (μ e ), hole mobility (μ h ), and flicker ratio (I on / I off ) of the transistor manufactured in Production Examples 1 to 9 and Comparative Manufacturing Examples 1 to 3 ), And the threshold voltage (V th ).

μe
(cm2 V- 1 s-1)μ e
(cm 2 V - 1 s -1 ) μh
(cm2 V- 1 s-1)μ h
(cm 2 V - 1 s -1 ) Ion/Ioff I on / I off Vth
(V)V th
(V) 제조예 1Production Example 1 1.021.02 -- 1.09×103 1.09 × 10 3 1.171.17 제조예 2Production Example 2 0.380.38 -- 7.52×102 7.52 × 10 2 1.031.03 제조예 3Production Example 3 2.972.97 -- 4.65×103 4.65 × 10 3 1.001.00 비교제조예 1Comparative Preparation Example 1 1.621.62 -- 2.72×105 2.72 × 10 5 18.418.4 제조예 4Production Example 4 -- 1.48×10-3 1.48 x 10 -3 5.26×102 5.26 × 10 2 -0.89-0.89 제조예 5Production Example 5 -- 1.92×10-3 1.92 × 10 -3 2.59×103 2.59 x 10 3 -0.98-0.98 제조예 6Production Example 6 -- 2.05×10-3 2.05 x 10 -3 3.23×102 3.23 × 10 2 0.070.07 비교제조예 2Comparative Production Example 2 -- 1.27×103 1.27 x 10 3 3.17×104 3.17 x 10 4 -11.6-11.6 제조예 7Production Example 7 1.09×10-3 1.09 x 10 -3 -- 6.18×103 6.18 × 10 3 0.990.99 제조예 8Production Example 8 2.36×10-3 2.36 x 10 -3 -- 1.34×103 1.34 x 10 3 1.291.29 제조예 9Production Example 9 8.69×10-3 8.69 × 10 -3 -- 1.28×103 1.28 × 10 3 1.341.34 비교제조예 3Comparative Production Example 3 4.89×10-3 4.89 × 10 -3 -- 8.34×103 8.34 x 10 3 10.610.6

이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

10: 트랜지스터 11: 게이트
12: 금속산화물 박막 13: 채널 층
14: 소스 전극 15: 드레인 전극10: transistor 11: gate
12: metal oxide thin film 13: channel layer
14: source electrode 15: drain electrode

Claims (11)

(1) 금속전구체와 용매를 혼합하여 금속전구체용액을 제조하는 단계;
(2) 상기 금속전구체용액을 1차 열처리하는 단계;
(3) 열처리를 수행한 금속전구체용액을 게이트 상에 처리하는 단계; 및
(4) 게이트 상에 처리한 금속전구체용액을 2차 열처리하여 금속산화물 박막을 형성하는 단계;
를 포함하는 트랜지스터 제조 방법.(1) preparing a metal precursor solution by mixing a metal precursor and a solvent;
(2) subjecting the metal precursor solution to a first heat treatment;
(3) treating the heat-treated metal precursor solution on the gate; And
(4) forming a metal oxide thin film by subjecting the metal precursor solution treated on the gate to a second heat treatment;
&Lt; / RTI &gt; 제 1 항에 있어서,
상기 (1)단계의 금속전구체는 탄소수가 1 내지 10인 알콕사이드기를 포함하는 트랜지스터 제조 방법.The method according to claim 1,
Wherein the metal precursor of step (1) comprises an alkoxide group having 1 to 10 carbon atoms. 제 2 항에 있어서,
상기 금속전구체는 하프늄 이소프로폭사이드 이소프로판올 착물(Hafnium isopropoxide isopropanol adduct), 지르코늄 이소프로폭사이드 이소프로판올 착물(zirconium isopropoxide isopropanol complex) 또는 탄탈륨 에톡사이드(tantalum ethoxide) 인 트랜지스터 제조 방법.3. The method of claim 2,
Wherein the metal precursor is a hafnium isopropoxide isopropanol adduct, a zirconium isopropoxide isopropanol complex, or tantalum ethoxide. 제 1 항에 있어서,
상기 용매는 테트라하이드로퓨란, 에탄올, 메탄올, 다이그라임(diglyme), 2-메톡시에탄올 중에서 선택된 1종 이상을 포함하는 트랜지스터 제조 방법.The method according to claim 1,
Wherein the solvent comprises at least one selected from the group consisting of tetrahydrofuran, ethanol, methanol, diglyme, and 2-methoxyethanol. 제 4 항에 있어서,
상기 용매는 2-메톡시에탄올인 트랜지스터 제조 방법.5. The method of claim 4,
Wherein the solvent is 2-methoxyethanol. 제 1 항에 있어서,
상기 (2)단계는 불활성 기체 분위기 및 70 내지 90 ℃의 온도에서 수행되는 트랜지스터 제조 방법.The method according to claim 1,
Wherein the step (2) is carried out in an inert gas atmosphere and at a temperature of 70 to 90 占 폚. 제 1 항에 있어서,
상기 (3)단계는 불활성 기체 분위기에서 회전속도 2000 내지 4000rpm으로 스핀코팅하여 수행되는 트랜지스터 제조 방법.The method according to claim 1,
Wherein the step (3) is carried out by spin coating at a rotational speed of 2000 to 4000 rpm in an inert gas atmosphere. 제 1 항에 있어서,
상기 (4)단계는 대기 분위기 및 150 내지 250 ℃의 온도에서 수행되는 트랜지스터 제조방법.The method according to claim 1,
Wherein the step (4) is performed in an atmospheric environment and at a temperature of 150 to 250 ° C. 제 1 항에 있어서,
상기 (4) 단계 이후에 첨가제 또는 부산물을 제거하기 위한 별도의 열처리 공정이 더 수행되지 않는 트랜지스터 제조방법.The method according to claim 1,
And the additional heat treatment step for removing the additive or the by-product is not further performed after the step (4). 게이트 상에 형성된 금속산화물 박막을 포함하는 트랜지스터A transistor including a metal oxide thin film formed on a gate 제 10 항에 있어서,
상기 금속 산화물 박막의 표면 거칠기(Rq)는 0.05 내지 0.20 nm인 트랜지스터.11. The method of claim 10,
Wherein the metal oxide thin film has a surface roughness (Rq) of 0.05 to 0.20 nm.
KR1020170078793A 2017-06-21 2017-06-21 Method for preparing transistor containing metal oxide thin film KR102093415B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170078793A KR102093415B1 (en) 2017-06-21 2017-06-21 Method for preparing transistor containing metal oxide thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170078793A KR102093415B1 (en) 2017-06-21 2017-06-21 Method for preparing transistor containing metal oxide thin film

Publications (2)

Publication Number Publication Date
KR20180138500A true KR20180138500A (en) 2018-12-31
KR102093415B1 KR102093415B1 (en) 2020-04-23

Family

ID=64959611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170078793A KR102093415B1 (en) 2017-06-21 2017-06-21 Method for preparing transistor containing metal oxide thin film

Country Status (1)

Country Link
KR (1) KR102093415B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220033549A (en) 2020-09-07 2022-03-17 한국에너지기술연구원 Method and apparatus for manufacturing a metal thin film particles using carbon monoxide
WO2023037929A1 (en) * 2021-09-09 2023-03-16 三菱マテリアル株式会社 Hafnium compound-containing sol-gel solution, method for producing hafnium compound-containing sol-gel solution, and method for producing hafnia-containing film

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311945A (en) * 2003-03-26 2004-11-04 Seiko Epson Corp Method of manufacturing transistor, electro-optical device and electronic apparatus
JP2011199291A (en) * 2010-03-22 2011-10-06 Samsung Electronics Co Ltd Thin-film transistor, method of manufacturing the same, and display device containing the thin-film transistor
KR20120109347A (en) * 2011-03-25 2012-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method of manufacturing semiconductor device
KR20120115144A (en) * 2011-04-08 2012-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
KR20130075463A (en) * 2011-12-27 2013-07-05 연세대학교 산학협력단 A composition for oxide thin film, preparation method of the composition, methods for forming the oxide thin film using the composition, and an electrical device using the composition
KR20130116785A (en) * 2012-04-16 2013-10-24 전자부품연구원 Method for manufacturing metal-oxide thin film using low temperature process, thin film, and electric device thereof
KR101567809B1 (en) 2013-03-20 2015-11-12 경희대학교 산학협력단 A method of making zinc oxide precursor, zinc oxide precursor obtained therefrom and zinc oxide film formed using the zinc oxide precursor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311945A (en) * 2003-03-26 2004-11-04 Seiko Epson Corp Method of manufacturing transistor, electro-optical device and electronic apparatus
JP2011199291A (en) * 2010-03-22 2011-10-06 Samsung Electronics Co Ltd Thin-film transistor, method of manufacturing the same, and display device containing the thin-film transistor
KR20120109347A (en) * 2011-03-25 2012-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method of manufacturing semiconductor device
KR20120115144A (en) * 2011-04-08 2012-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
KR20130075463A (en) * 2011-12-27 2013-07-05 연세대학교 산학협력단 A composition for oxide thin film, preparation method of the composition, methods for forming the oxide thin film using the composition, and an electrical device using the composition
KR20130116785A (en) * 2012-04-16 2013-10-24 전자부품연구원 Method for manufacturing metal-oxide thin film using low temperature process, thin film, and electric device thereof
KR101567809B1 (en) 2013-03-20 2015-11-12 경희대학교 산학협력단 A method of making zinc oxide precursor, zinc oxide precursor obtained therefrom and zinc oxide film formed using the zinc oxide precursor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220033549A (en) 2020-09-07 2022-03-17 한국에너지기술연구원 Method and apparatus for manufacturing a metal thin film particles using carbon monoxide
WO2023037929A1 (en) * 2021-09-09 2023-03-16 三菱マテリアル株式会社 Hafnium compound-containing sol-gel solution, method for producing hafnium compound-containing sol-gel solution, and method for producing hafnia-containing film

Also Published As

Publication number Publication date
KR102093415B1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
Bae et al. Soluble oxide gate dielectrics prepared using the self-combustion reaction for high-performance thin-film transistors
Bukke et al. Lanthanum doping in zinc oxide for highly reliable thin-film transistors on flexible substrates by spray pyrolysis
Tiwari et al. Enabling high performance n-type metal oxide semiconductors at low temperatures for thin film transistors
TWI483925B (en) Indium alkoxide-containing compositions, process for preparation thereof and use thereof
Bukke et al. High performance of a‐IZTO TFT by purification of the semiconductor oxide precursor
Hur et al. Stretchable polymer gate dielectric by ultraviolet-assisted hafnium oxide doping at low temperature for high-performance indium gallium tin oxide transistors
KR101298017B1 (en) N-type organic-inorganic nanohybrid superlattice transparent semiconductor thin film, method for preparing the same, and uses of the same for electronic devices
Xu et al. Solution-processed yttrium oxide dielectric for high-performance IZO thin-film transistors
US9362116B2 (en) Methods of forming oxide thin film and electrical devices and thin film transistors using the methods
Lee et al. Solution-processed ZTO TFTs with recessed gate and low operating voltage
Tan et al. The annealing effects on the properties of solution-processed alumina thin film and its application in TFTs
JP2015501529A (en) Method for producing high performance electrically stable semiconductive metal oxide layer, layer produced by the method and use of the layer
Liu et al. Room-temperature fabrication of ultra-thin ZrOx dielectric for high-performance InTiZnO thin-film transistors
Zhao et al. Universal solution-processed high-k amorphous oxide dielectrics for high-performance organic thin film transistors
Gao et al. High Mobility Solution-Processed Hafnium Indium Zinc Oxide TFT With an Al-Doped ${\rm ZrO} _ {2} $ Gate Dielectric
Gong et al. Solution processable high quality ZrO2 dielectric films for low operation voltage and flexible organic thin film transistor applications
Esro et al. Solution‐Processed Neodymium Oxide/ZnO Thin‐Film Transistors with Electron Mobility in Excess of 65 cm V− 1 s− 1
Heo et al. Implementation of Low‐Power Electronic Devices Using Solution‐Processed Tantalum Pentoxide Dielectric
Chen et al. Polymer-assisted deposition of gallium oxide for thin-film transistor applications
KR101532883B1 (en) Method of manufacturing a transition metal dichalcogenide thin layer
KR102093415B1 (en) Method for preparing transistor containing metal oxide thin film
Bukke et al. Nano-scale Ga2O3 interface engineering for high-performance of ZnO-based thin-film transistors
Bak et al. In-Zn-Sn-O thin film based transistor with high-k HfO2 dielectric
Gao et al. Solution-processed zirconium oxide gate insulators for top gate and low operating voltage thin-film transistor
Zhang et al. The role of hybrid dielectric interfaces in improving the performance of multilayer InSe transistors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant