KR20180128186A - Thermoelectric module - Google Patents

Thermoelectric module Download PDF

Info

Publication number
KR20180128186A
KR20180128186A KR1020170063380A KR20170063380A KR20180128186A KR 20180128186 A KR20180128186 A KR 20180128186A KR 1020170063380 A KR1020170063380 A KR 1020170063380A KR 20170063380 A KR20170063380 A KR 20170063380A KR 20180128186 A KR20180128186 A KR 20180128186A
Authority
KR
South Korea
Prior art keywords
semiconductor element
substrate
thermoelectric
semiconductor
series
Prior art date
Application number
KR1020170063380A
Other languages
Korean (ko)
Other versions
KR102304603B1 (en
Inventor
노명래
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020170063380A priority Critical patent/KR102304603B1/en
Publication of KR20180128186A publication Critical patent/KR20180128186A/en
Application granted granted Critical
Publication of KR102304603B1 publication Critical patent/KR102304603B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H01L35/32—
    • H01L35/10—
    • H01L35/14—
    • H01L35/30—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/13—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the heat-exchanging means at the junction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/82—Connection of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions

Abstract

One embodiment of the present invention provides a thermoelectric module with improved efficiency. The thermoelectric module comprises: first and second substrates facing each other; a plurality of thermoelectric elements including first and second semiconductor elements separated at a predetermined interval and alternately arranged between the first and second; first and second electrodes disposed on opposite surfaces of the first and second substrates and electrically connecting the first and second semiconductor elements in series; and third and fourth semiconductor elements disposed on the first substrate or the second substrate, wherein one end is electrically connected to an end semiconductor element disposed at the end of the thermoelectric element connected in series and the other end is connected to a lead wire.

Description

열전모듈{THERMOELECTRIC MODULE}Thermoelectric module {THERMOELECTRIC MODULE}

본 발명은 열전 모듈에 관한 것으로, 더욱 상세하게는 열전 발전 또는 전자 냉동 등에 이용되는 열전 모듈에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a thermoelectric module, and more particularly, to a thermoelectric module used for a thermoelectric generator or an electronic refrigerator.

열전현상은 재료 내부의 전자(electron)와 정공(hole)의 이동에 의해 발생하는 현상으로, 열과 전기 사이의 직접적인 에너지 변환을 의미한다.Thermoelectric phenomenon is a phenomenon caused by the movement of electrons and holes inside a material, which means direct energy conversion between heat and electricity.

열전 모듈은 열전현상을 이용하는 소자를 총칭하며, P형 열전 재료와 N형 열전 재료를 금속 전극들 사이에 접합시켜 PN 접합 쌍을 형성하는 구조를 가진다. The thermoelectric module generally refers to a device using a thermoelectric effect, and has a structure in which a p-type thermoelectric material and an n-type thermoelectric material are bonded between metal electrodes to form a PN junction pair.

열전 모듈은 전기저항의 온도 변화를 이용하는 소자, 온도 차에 의해 기전력이 발생하는 현상인 제벡 효과를 이용하는 소자, 전류에 의한 흡열 또는 발열이 발생하는 현상인 펠티에 효과를 이용하는 소자 등으로 구분될 수 있다.The thermoelectric module can be classified into a device using a temperature change of electric resistance, a device using a Seebeck effect, which is a phenomenon in which an electromotive force is generated by a temperature difference, and a device using a Peltier effect, .

열전 모듈은 가전제품, 전자부품, 통신용 부품 등에 다양하게 적용되고 있다. 예를 들어, 열전 소자는 냉각용 장치, 온열용 장치, 발전용 장치 등에 적용될 수 있으며, 표면에 굴곡을 갖는 다양한 구조체에는 유연성을 갖는 열전 소자가 적용될 수 있다. 이에 따라, 열전 소자의 열전성능에 대한 요구는 점점 더 높아지고 있다.Thermoelectric modules are widely applied to household appliances, electronic components, and communication components. For example, the thermoelectric element can be applied to a cooling device, a heating device, a power generation device, etc., and a flexible thermoelectric element can be applied to various structures having a curved surface. As a result, there is a growing demand for thermoelectric performance of thermoelectric elements.

또한, 열전 모듈은 외부로부터 전원을 공급받기 위하여 모듈의 외측에 구리(Cu) 또는 니켈(Ni)을 주재료로하는 포스트(post)전극이 배치된다. 그러나 포스트 전극은 열전 모듈상에서 열전현상에 기여하지 않는 소자로써 별도의 면적을 차지한다는 문제가 있다.In addition, the thermoelectric module is provided with a post electrode made of copper (Cu) or nickel (Ni) as a main material on the outside of the module in order to receive power from the outside. However, the post electrode does not contribute to thermoelectric development on the thermoelectric module, and thus has a problem that it occupies a separate area.

본 발명이 이루고자 하는 기술적 과제는 효율이 향상된 열전 모듈을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention provides a thermoelectric module with improved efficiency.

본 발명의 일 실시예는 상호 대향하는 제 1 기판과 제 2 기판; 상기 제 1 기판과 상기 제 2 기판 사이에서 상호간 소정 간격 이격하여 교번 배치되는 제1반도체 소자 및 제2반도체 소자를 포함하는 복수개의 열전소자; 상기 제 1 기판과 상기 제 2 기판의 대향면에 배치되어 상기 제1반도체 소자와 제2반도체 소자를 전기적으로 직렬 연결하는 제1전극과 제2전극; 및 상기 제 1 기판 또는 제 2 기판에 배치되며, 일단은 직렬 연결된 열전소자의 말단에 배치된 말단 반도체 소자와 전기적으로 연결되고 타단은 리드선에 연결되는 제3반도체 소자 및 제4반도체 소자를 포함하는 열전 모듈을 제공한다.One embodiment of the present invention is a liquid crystal display comprising: a first substrate and a second substrate facing each other; A plurality of thermoelectric elements including a first semiconductor element and a second semiconductor element alternately arranged between the first substrate and the second substrate at a predetermined interval; A first electrode and a second electrode which are disposed on opposite surfaces of the first substrate and the second substrate and electrically connect the first semiconductor element and the second semiconductor element in series; And a third semiconductor element and a fourth semiconductor element arranged on the first substrate or the second substrate, one end of which is electrically connected to the terminal semiconductor element disposed at the end of the thermoelectric elements connected in series and the other end is connected to the lead wire A thermoelectric module is provided.

상기 제3반도체 소자 및 제4반도체 소자의 상부 표면 및 하부 표면은 금속도금 처리 될 수 있다.The upper surface and the lower surface of the third semiconductor element and the fourth semiconductor element may be metal-plated.

상기 상기 제3반도체 소자 및 제4반도체 소자의 상부 표면 및 하부 표면은 금(Au)으로 도금 처리 될 수 있다.The upper surface and the lower surface of the third semiconductor element and the fourth semiconductor element may be plated with gold (Au).

상기 제3반도체 소자 및 제4반도체 소자는 상호 다른 유형의 반도체 소자일 수 있다.The third semiconductor element and the fourth semiconductor element may be mutually different types of semiconductor elements.

상기 제3반도체 소자 및 제4반도체 소자는 각각 상기 말단 반도체 소자와 직렬 연결될 수 있다.The third semiconductor element and the fourth semiconductor element may be connected in series with the terminal semiconductor element, respectively.

상기 제3반도체 소자 및 제4반도체 소자는 각각 직렬 연결된 말단 반도체 소자와 동일한 유형(type)의 반도체 소자일 수 있다.The third semiconductor element and the fourth semiconductor element may be the same type of semiconductor element as the series-connected end semiconductor elements, respectively.

상기 제3반도체 소자 및 제4반도체 소자는 각각 상기 말단 반도체 소자와 병렬 연결될 수 있다.The third semiconductor element and the fourth semiconductor element may be connected in parallel with the terminal semiconductor element, respectively.

상기 제3반도체 소자 및 제4반도체 소자는 각각 병렬 연결된 말단 반도체 소자와 다른 유형의 반도체 소자일 수 있다.The third semiconductor element and the fourth semiconductor element may be different types of semiconductor elements from each other in parallel with each other.

상기 제3반도체 소자는 상기 말단 반도체 소자와 직렬 연결되고, 상기 제4반도체 소자는 상기 말단 반도체 소자와 병렬 연결될 수 있다.The third semiconductor element may be connected in series with the terminal semiconductor element, and the fourth semiconductor element may be connected in parallel with the terminal semiconductor element.

상기 제3반도체 소자는 직렬 연결된 말단 반도체 소자와 동일한 유형의 반도체 소자이고, 상기 제4반도체 소자는 병렬 연결된 말단 반도체 소자와 다른 유형의 반도체 소자일 수 있다.The third semiconductor element may be a semiconductor element of the same type as the series-connected terminal semiconductor element, and the fourth semiconductor element may be a semiconductor element of a different type from the terminal element connected in parallel.

상기 제 1 기판 및 제 2 기판 중 하나의 기판은 방열영역(Hot Side)으로 다른 기판의 면적보다 넓은 면적을 가질 수 있다.One of the first substrate and the second substrate may have a larger area than the other substrate as a hot side.

상기 제3반도체 소자 및 상기 제4반도체 소자는 상기 방열영역을 이루는 기판에 배치될 수 있다.The third semiconductor element and the fourth semiconductor element may be disposed on a substrate constituting the heat radiation region.

본 발명인 열전 모듈은 별도의 포스트 전극 없이 외부로부터 전원을 공급받을 수 있다.The thermoelectric module of the present invention can receive power from the outside without a separate post electrode.

또한, 열전 현상에 기여하지 않으면서 별도의 면적을 차지하는 포스트 전극을 제거함으로써 모듈을 소형화 할 수 있다.In addition, the module can be downsized by removing the post electrode occupying a separate area without contributing to the thermal transfer phenomenon.

또한, 열전 현상에 기여하는 반도체 소자를 포스트 전극으로 사용함으로써 열전 효율을 향상시킬 수 있다.In addition, the thermoelectric efficiency can be improved by using a semiconductor element contributing to thermoelectric development as the post electrode.

도1은 본 발명의 일실시예에 따른 열전 소자의 단면도이다.
도2는 본 발명의 일실시예에 따른 열전 소자의 평면도이다.
도3은 본 발명의 다른 실시예에 따른 열전 소자의 단면도이다.
도4는 본 발명의 또 다른 실시예에 따른 열전 소자의 단면도이다.1 is a cross-sectional view of a thermoelectric device according to an embodiment of the present invention.
2 is a plan view of a thermoelectric device according to an embodiment of the present invention.
3 is a cross-sectional view of a thermoelectric device according to another embodiment of the present invention.
4 is a cross-sectional view of a thermoelectric device according to another embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. The present invention is capable of various modifications and various embodiments, and specific embodiments are illustrated and described in the drawings. It should be understood, however, that the invention is not intended to be limited to the particular embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다. The terms including ordinal, such as second, first, etc., may be used to describe various elements, but the elements are not limited to these terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the second component may be referred to as a first component, and similarly, the first component may also be referred to as a second component. And / or < / RTI > includes any combination of a plurality of related listed items or any of a plurality of related listed items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. It is to be understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, . On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises" or "having" and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings, wherein like or corresponding elements are denoted by the same reference numerals, and redundant description thereof will be omitted.

도1은 본 발명의 일실시예에 따른 열전 소자의 단면도이고, 도2는 본 발명의 일실시예에 따른 열전 소자의 평면도이다.FIG. 1 is a cross-sectional view of a thermoelectric device according to an embodiment of the present invention, and FIG. 2 is a plan view of a thermoelectric device according to an embodiment of the present invention.

도1 및 도2를 참고하면, 본 발명의 일실시예에 따른 열전 모듈(1)은 제 1 기판(10), 제 2 기판(20), 제1반도체 소자(51), 제2반도체 소자(52), 제3반도체 소자(53), 제4반도체 소자(54), 제1전극(30), 제2전극(40)을 포함하여 구성될 수 있다.1 and 2, a thermoelectric module 1 according to an embodiment of the present invention includes a first substrate 10, a second substrate 20, a first semiconductor element 51, a second semiconductor element 52, a third semiconductor element 53, a fourth semiconductor element 54, a first electrode 30, and a second electrode 40.

제 1 기판(10)의 일면에는 제1전극(30)이 배치될 수 있다. 제 1 기판(10)은 예를 들면 Cu 기판, Cu 합금 기판, Cu-Al 합금 기판, Al2O3 기판 등일 수 있다. 제1전극(30)은 Cu, Ag, Ni 등의 전극 재료를 포함할 수 있으며, 두께는 0.01mm 내지 0.3mm 범위일 수 있다. 도시되지 않았으나, 제 1 기판(10)과 제1 전극(30) 사이에는 유전체층(미도시)이 형성될 수도 있다. 제 1 기판(10)의 타면에는 열원(heat source)(미도시)이 마련될 수 있다.The first electrode 30 may be disposed on one surface of the first substrate 10. The first substrate 10 may be, for example, a Cu substrate, a Cu alloy substrate, a Cu-Al alloy substrate, an Al 2 O 3 substrate, or the like. The first electrode 30 may include an electrode material such as Cu, Ag, and Ni, and may have a thickness ranging from 0.01 mm to 0.3 mm. Although not shown, a dielectric layer (not shown) may be formed between the first substrate 10 and the first electrode 30. A heat source (not shown) may be provided on the other surface of the first substrate 10.

유전체층의 경우 고방열 성능을 가지는 유전소재로서 냉각용 열전모듈의 열전도도를 고려하면 5~10W/K의 열전도도를 가지는 물질을 사용하며, 두께는 0.01mm~0.1mm의 범위에서 형성될 수 있다. 이 경우, 두께가 0.01mm 미만에서는 절연효율(혹은 내전압 특성)이 크게 저하되며, 0.1mm를 초과하는 경우에는 열전도도가 낮아져 방열효율이 떨어지게 된다.As a dielectric material having a high heat dissipation performance in the case of the dielectric layer, a material having a thermal conductivity of 5 to 10 W / K is used in consideration of the thermal conductivity of the thermoelectric module for cooling, and the thickness can be formed in a range of 0.01 mm to 0.1 mm . In this case, the insulation efficiency (or withstand voltage characteristic) is greatly lowered when the thickness is less than 0.01 mm, and when the thickness is more than 0.1 mm, the thermal conductivity is lowered and the heat radiation efficiency is lowered.

제1반도체 소자(51)와 제2반도체 소자(52)는 제 1 기판(10)과 제 2 기판(20) 사이에 배치되며 제1전극(30)과 제2전극(40)을 통하여 전기적으로 연결될 수 있다. 제2 전극(40)은 제 2 기판(20)과 제1반도체 소자(51) 및 제2반도체 소자(52)의 하부 바닥면 사이에 배치되고, 상부 전극(30)은 제 1 기판(10)과 제1반도체 소자(51) 및 제2반도체 소자(52)의 상부 바닥면 사이에 배치될 수 있다. 제1전극(30)과 제2전극(40)은 각각 제 1 기판(10)과 제 2 기판(20)의 대향면상에서 소정 간격 이격되어 배치됨으로써 복수의 제1반도체 소자(51)와 제2반도체 소자(52)는 제1전극(30) 및 제2전극(40)에 의하여 전기적으로 직렬 연결될 수 있다.The first semiconductor element 51 and the second semiconductor element 52 are disposed between the first substrate 10 and the second substrate 20 and electrically connected to the first electrode 30 and the second electrode 40 Can be connected. The second electrode 40 is disposed between the second substrate 20 and the bottom surface of the first semiconductor element 51 and the second semiconductor element 52 and the top electrode 30 is disposed between the bottom surface of the first substrate 10, And the upper surface of the first semiconductor element 51 and the upper surface of the second semiconductor element 52. The first electrode 30 and the second electrode 40 are spaced apart from each other on the opposing surfaces of the first substrate 10 and the second substrate 20 so that the first and second electrodes 30, The semiconductor device 52 may be electrically connected in series by the first electrode 30 and the second electrode 40.

제1전극(30) 및 제2전극(40)은 Cu, Ag, Ni 등의 전극재료를 이용하여 제1반도체 소자 및 제2반도체 소자를 전기적으로 연결하며, 도시된 단위셀이 다수 연결되는 경우 인접하는 단위셀과 전기적으로 연결을 형성하게 된다. 제1전극(30) 및 제2전극(40)의 두께는 0.01mm~0.3mm의 범위에서 형성될 수 있다. 제1전극(30)및 제2전극(40)의 두께가 0.01mm 미만에서는 전극으로서 기능이 떨어져 전기 전도율이 불량하게 되며, 0.3mm를 초과하는 경우에도 저항의 증가로 전도효율이 낮아지게 된다.The first electrode 30 and the second electrode 40 electrically connect the first semiconductor element and the second semiconductor element by using an electrode material such as Cu, Ag, or Ni, and when a plurality of unit cells are connected Thereby forming an electrical connection with adjacent unit cells. The thickness of the first electrode 30 and the second electrode 40 may be in a range of 0.01 mm to 0.3 mm. If the thickness of the first electrode 30 and the second electrode 40 is less than 0.01 mm, the electrode functions as an electrode to deteriorate the electrical conductivity. If the thickness of the first electrode 30 and the second electrode 40 exceeds 0.3 mm, the conductivity decreases due to an increase in resistance.

제1반도체 소자(51) 및 제2반도체 소자(52)는 비스무스(Bi) 및 텔루륨(Te)를 주원료로 포함하는 비스무스텔루라이드(Bi-Te)계의 반도체 소자일 수 있다.The first semiconductor element 51 and the second semiconductor element 52 may be a bismuth telluride (Bi-Te) semiconductor element containing Bi and tellurium Te as main materials.

예를 들어, 제1반도체 소자(51)는 P형 반도체 소자로써 안티몬(Sb), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성될 수 있다. 상기 주원료물질은 Bi-Sb-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Sb-Te전체 중량의 0.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 즉, Bi-Sb-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1g의 범위에서 투입될 수 있다. 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.For example, the first semiconductor element 51 may be a P-type semiconductor element such as antimony (Sb), nickel (Ni), aluminum (Al), copper (Cu), silver (Ag), lead (Pb) (BiTe-based) including gallium (Ga), tellurium (Te), bismuth (Bi), and indium (In), and a bismuth telluride system (BiTe system) containing 0.001 to 1.0 wt% May be formed using a mixture of Bi or Te. The main raw material may be a Bi-Sb-Te material, and Bi or Te may be added in an amount of 0.001 to 1.0 wt% of the total weight of Bi-Sb-Te. That is, when 100 g of Bi-Sb-Te is added, Bi or Te to be added may be added in the range of 0.001 g to 1 g. The weight range of the substance added to the above-described main raw material is not inferior to the range of 0.001 wt% to 0.1 wt%, and the electrical conductivity is lowered, so that improvement of the ZT value can not be expected.

그리고, 제2반도체 소자(52)는 N형 반도체 소자로써 셀레늄(Se), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성할 수 있다. 이를테면, 상기 주원료물질은 Bi-Se-Te 물질로 하고, 여기에 Bi또는 Te를 Bi-Se-Te 전체 중량의 00.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 즉, Bi-Se-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1.0g의 범위에서 투입될 수 있다. 상술한 바와 같이, 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.The second semiconductor element 52 may be an N-type semiconductor element such as selenium Se, nickel Ni, aluminum Al, copper Cu, silver Ag, lead Pb, boron B, (BiTe system) including gallium (Ga), tellurium (Te), bismuth (Bi) and indium (In) and a bismuth telluride Or a mixture of Bi and Te. For example, the main raw material may be a Bi-Se-Te material, and Bi or Te may be added to the Bi-Se-Te by adding a weight corresponding to 0.001 to 1.0 wt% of the total weight of Bi-Se-Te. That is, when 100 g of Bi-Se-Te is added, Bi or Te to be added may be added in the range of 0.001 g to 1.0 g. As described above, the weight range of the substance added to the above-mentioned main raw material is not lower than the range of 0.001wt% to 0.1wt%, and the electric conductivity is lowered and the improvement of the ZT value can not be expected. I have.

제1반도체 소자(51) 및 제2반도체 소자(52)의 직경은 1~3mm일 수 있다.The diameters of the first semiconductor element 51 and the second semiconductor element 52 may be 1 to 3 mm.

제 2 기판(20)은 제 1 기판(10)과 대향하도록 배치될 수 있다. 제 1 기판(10)과 대향하는 제 2 기판(20)의 일면에는 제2전극(40)이 소정 간격으로 이격하여 배치될 수 있다.The second substrate 20 may be disposed to face the first substrate 10. The second electrodes 40 may be spaced apart from each other by a predetermined distance on one surface of the second substrate 20 facing the first substrate 10.

제 2 기판(20)은 예를 들면 Cu 기판, Cu 합금 기판, Cu-Al 합금 기판, Al2O3 기판 등일 수 있다. 제2전극(40)은 Cu, Ag, Ni 등의 전극 재료를 포함할 수 있으며, 두께는 0.01mm 내지 0.3mm 범위일 수 있다. 도시되지 않았으나, 제 2 기판(20)과 제2 전극(40) 사이에는 유전체층이 형성될 수도 있다.The second substrate 20 may be, for example, a Cu substrate, a Cu alloy substrate, a Cu-Al alloy substrate, an Al 2 O 3 substrate, or the like. The second electrode 40 may include an electrode material such as Cu, Ag, or Ni, and may have a thickness ranging from 0.01 mm to 0.3 mm. Although not shown, a dielectric layer may be formed between the second substrate 20 and the second electrode 40.

도시되지 않았으나, 제1반도체 소자(51) 및 제2반도체 소자(52)의 외표면을 따라 반도전층 및 절연층이 마련될 수 있다.Although not shown, a semiconductive layer and an insulating layer may be provided along the outer surfaces of the first semiconductor element 51 and the second semiconductor element 52.

또한, 제 1 기판(10) 및 제 2 기판(20)의 외표면을 따라 방열판(60)이 배치될 수 있다.The heat sink 60 may be disposed along the outer surfaces of the first substrate 10 and the second substrate 20.

제 1 기판(10) 및 제 2 기판(20) 중 하나의 기판은 방열영역(Hot Side)으로 다른 기판의 면적보다 넓은 면적을 가질 수 있다. 본 발명의 실시예에 따른 열전소자는 펠티어 효과에 의해 냉각영역(Cold side)을 이루는 제 1 기판(10)의 면적보다 방열영역(Hot side)을 이루는 제 2 기판(20)의 면적을 넓게 형성하여, 열전도율을 높이고, 방열효율을 높일 수 있다. 구체적으로, 제 1 기판(10) 및 제 2 기판(20)은 냉각용 열전모듈의 경우 통상 절연기판, 이를테면 알루미나 기판을 사용할 수 있으며, 또는 금속기판을 사용하여 방열효율 및 박형화를 구현할 수 있도록 할 수 있다. 금속기판으로 형성하는 경우에는 제 1 기판(10) 및 제 2 기판(20)에 형성되는 전극층과의 사이에 유전체층(미도시)이 더 포함될 수 있다.One substrate of the first substrate 10 and the second substrate 20 may have a larger area than the other substrate with a hot side. The thermoelectric element according to the embodiment of the present invention is formed such that the area of the second substrate 20 forming the hot side is wider than the area of the first substrate 10 forming the cold side by the Peltier effect So that the thermal conductivity can be increased and the heat radiation efficiency can be increased. Specifically, in the case of the first and second substrates 10 and 20, an insulating substrate such as an alumina substrate can be generally used for the thermoelectric module for cooling, or a thermal efficiency and thinning can be realized by using a metal substrate . When formed of a metal substrate, a dielectric layer (not shown) may be further included between the first substrate 10 and the electrode layer formed on the second substrate 20.

이 때, 제 1 기판(10)과 대향하지 않는 별도 영역(extra area)의 제 2 기판(20)에는 제3반도체 소자(53) 및 제4반도체 소자(54)가 배치될 수 있다. 제3반도체 소자(53) 및 제4반도체 소자(54)는 방열영역을 이루는 제 2 기판(20) 중 제 1 기판(10)과 비교하여 수평축으로 넓게 연장되어 있는 별도의 영역에 배치될 수 있다. 이와는 달리 제 1 기판(10)이 방열영역을 이루는 경우에는 제 1 기판(10)의 면적이 제 2 기판(20)보다 넓게 형성될 수 있으며 제3반도체 소자(53) 및 제4반도체 소자(54)는 제 1 기판(10)에 배치될 수 있다. 즉, 제3반도체 소자(53) 및 제4반도체 소자(54)는 방열영역을 이루는 기판에 배치될 수 있다.At this time, the third semiconductor element 53 and the fourth semiconductor element 54 may be disposed on the second substrate 20 in an extra area that is not opposed to the first substrate 10. The third semiconductor element 53 and the fourth semiconductor element 54 may be disposed in a separate region of the second substrate 20 forming the heat dissipation region which is extended horizontally in comparison with the first substrate 10 . The area of the first substrate 10 may be larger than that of the second substrate 20 and the third and fourth semiconductor elements 53 and 54 May be disposed on the first substrate 10. That is, the third semiconductor element 53 and the fourth semiconductor element 54 may be disposed on the substrate constituting the heat radiation region.

제3반도체 소자(53) 및 제4반도체 소자(54)는 제 2 기판(20)에 배치되며, 일단은 직렬 연결된 열전소자의 말단에 배치된 말단 반도체 소자(51-1, 52-1)와 전기적으로 연결되고 타단은 리드선(70)에 연결될 수 있다. 리드선(70)은 외부 전원(미도시)에 연결되어 있으며, 외부 전원으로부터 열전 모듈(1)로 전력을 공급하는 수단으로 사용될 수 있다.The third semiconductor element 53 and the fourth semiconductor element 54 are disposed on the second substrate 20 and have one end connected to the terminal semiconductor elements 51-1 and 52-1 disposed at the ends of the thermoelectric elements connected in series, And the other end may be connected to the lead wire 70. The lead wire 70 is connected to an external power source (not shown) and can be used as a means for supplying electric power to the thermoelectric module 1 from an external power source.

제3반도체 소자(53) 및 제4반도체 소자(54)는 상호 다른 유형의 반도체 소자일 수 있다.The third semiconductor element 53 and the fourth semiconductor element 54 may be mutually different types of semiconductor elements.

제3반도체 소자(53)는 제 2 기판(20)에 배치되며, 일단은 직렬 연결된 열전소자의 말단에 배치된 말단 반도체 소자(51-1)와 전기적으로 연결되고, 타단은 리드선(70)에 연결될 수 있다. 제3반도체 소자(53)는 열전 소자를 구성하는 2개의 말단 반도체 소자(51-1, 52-1) 중 제1반도체 소자(51-1)와 직렬로 연결될 수 있으며, 제1반도체 소자(51-1)와 동일한 유형일 수 있다. 제3반도체 소자(53)는 예를 들어, 제1반도체 소자(51-1)와 동일한 P형 반도체 소자로써 안티몬(Sb), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성될 수 있다. 상기 주원료물질은 Bi-Sb-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Sb-Te전체 중량의 0.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 즉, Bi-Sb-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1g의 범위에서 투입될 수 있다. 제3반도체 소자(53)의 상부 표면(53a) 및 하부 표면(53b)은 금속으로 도금될 수 있다. 본 발명의 일실시예에서 제3반도체 소자(53)의 상부 표면(53a) 및 하부 표면(53b)은 금(Au)으로 도금될 수 있다. The third semiconductor element 53 is disposed on the second substrate 20 and has one end electrically connected to the end semiconductor element 51-1 disposed at the end of the serially connected thermoelectric element and the other end connected to the lead wire 70 Can be connected. The third semiconductor element 53 may be connected in series with the first semiconductor element 51-1 of the two end semiconductor elements 51-1 and 52-1 constituting the thermoelectric element and the first semiconductor element 51 -1). ≪ / RTI > The third semiconductor element 53 is a P-type semiconductor element which is the same as the first semiconductor element 51-1, for example, and includes antimony (Sb), nickel (Ni), aluminum (Al), copper (Cu) (BiTe-based) including lead (Ag), lead (Pb), boron (B), gallium (Ga), tellurium (Te), bismuth (Bi), and indium (In) May be formed using a mixture of Bi or Te corresponding to 0.001 to 1.0 wt% of the total weight of the raw material. The main raw material may be a Bi-Sb-Te material, and Bi or Te may be added in an amount of 0.001 to 1.0 wt% of the total weight of Bi-Sb-Te. That is, when 100 g of Bi-Sb-Te is added, Bi or Te to be added may be added in the range of 0.001 g to 1 g. The upper surface 53a and the lower surface 53b of the third semiconductor element 53 may be plated with metal. In one embodiment of the present invention, the upper surface 53a and the lower surface 53b of the third semiconductor element 53 may be plated with gold (Au).

제4반도체 소자(54)는 제 2 기판(20)에 배치되며, 일단은 직렬 연결된 열전소자의 말단에 배치된 말단 반도체 소자(52-1)와 전기적으로 연결되고, 타단은 리드선(70)에 연결될 수 있다. 제4반도체 소자(54)는 열전 소자를 구성하는 2개의 말단 반도체 소자(51-1. 52-1) 중 제2반도체 소자(52-1)와 직렬로 연결될 수 있으며, 제2반도체 소자(52-1)와 동일한 유형일 수 있다. 제4반도체 소자(54)는 예를 들어, 제2반도체 소자(52-1)는 동일한 N형 반도체 소자로써 셀레늄(Se), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성할 수 있다. 이를테면, 상기 주원료물질은 Bi-Se-Te 물질로 하고, 여기에 Bi또는 Te를 Bi-Se-Te 전체 중량의 00.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 즉, Bi-Se-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1.0g의 범위에서 투입될 수 있다. 제4반도체 소자(54)의 상부 표면(54a) 및 하부 표면(54a)은 금속으로 도금될 수 있다. 본 발명의 일실시예에서 제4반도체 소자(54)의 상부 표면(54a) 및 하부 표면(54b)은 금(Au)으로 도금될 수 있다. The fourth semiconductor element 54 is disposed on the second substrate 20 and has one end electrically connected to the end semiconductor element 52-1 disposed at the end of the thermoelectric element connected in series and the other end electrically connected to the lead wire 70 Can be connected. The fourth semiconductor element 54 can be connected in series with the second semiconductor element 52-1 of the two end semiconductor elements 51-1 and 52-1 constituting the thermoelectric element and the second semiconductor element 52-1 -1). ≪ / RTI > For example, the fourth semiconductor element 54 may be formed of the same N-type semiconductor element, such as selenium (Se), nickel (Ni), aluminum (Al), copper (Cu) (BiTe-based) including lead (Ag), lead (Pb), boron (B), gallium (Ga), tellurium (Te), bismuth (Bi), and indium (In) A mixture of Bi or Te mixed with 0.001 to 1.0 wt% of the total weight of the raw material may be used. For example, the main raw material may be a Bi-Se-Te material, and Bi or Te may be added to the Bi-Se-Te by adding a weight corresponding to 0.001 to 1.0 wt% of the total weight of Bi-Se-Te. That is, when 100 g of Bi-Se-Te is added, Bi or Te to be added may be added in the range of 0.001 g to 1.0 g. The upper surface 54a and the lower surface 54a of the fourth semiconductor element 54 may be plated with metal. In an embodiment of the present invention, the upper surface 54a and the lower surface 54b of the fourth semiconductor element 54 may be plated with gold (Au).

본 발명의 일실시예에서, 제3반도체 소자(53) 및 제4반도체 소자(54)는 각각 직렬 연결된 말단 반도체 소자(51-1.52-1)와 동일한 유형의 반도체 소자로 이루어짐으로써 방열영역을 이루는 제 2 기판(20) 상에서 냉각 기능을 수행할 수 있다. 제3반도체 소자(53) 및 제4반도체 소자(54)는 방열영역을 이루는 제 2 기판(20)의 온도를 낮춤으로써 냉각영역을 이루는 제 1 기판(10)의 냉각 효율을 향상시킬 수 있다. 즉, 제 1 기판(10)의 냉각 효율은 제3반도체 소자(53) 및 제4반도체 소자(54)에 의하여 낮아진 제 2 기판의 온도만큼 상승하게 된다. 예를 들어, 제 1 기판(10)의 온도가 20도이고, 제 2 기판(20)의 온도가 10도인 경우에 있어서, 제3반도체 소자(53) 및 제4반도체 소자(54)에 의하여 제 2 기판의 온도가 2도만큼 낮아지는 경우, 제 1 기판(10)은 제 2 기판(20)의 변화된 온도만큼 18도로 낮아짐으로써, 제 1 기판(10)의 냉각 효율을 향상시킬 수 있다. 따라서, 제3반도체 소자(53) 및 제4반도체 소자(54)의 단면적, 두께, 주원료 물질의 종류 및 중량, 혼합물의 종류 및 중량 등은 상승시키고자 하는 제 1 기판(10)의 냉각 효율에 따라 결정될 수 있다.In an embodiment of the present invention, the third semiconductor element 53 and the fourth semiconductor element 54 are made of semiconductor elements of the same type as the series-connected end semiconductor elements 51-1.52-1, respectively, And can perform a cooling function on the second substrate 20. The third semiconductor element 53 and the fourth semiconductor element 54 can improve the cooling efficiency of the first substrate 10 forming the cooling region by lowering the temperature of the second substrate 20 forming the heat radiation region. That is, the cooling efficiency of the first substrate 10 is increased by the temperature of the second substrate lowered by the third semiconductor element 53 and the fourth semiconductor element 54. For example, when the temperature of the first substrate 10 is 20 degrees and the temperature of the second substrate 20 is 10 degrees, the third semiconductor element 53 and the fourth semiconductor element 54 When the temperature of the second substrate is lowered by 2 degrees, the cooling efficiency of the first substrate 10 can be improved by lowering the temperature of the first substrate 10 by 18 degrees by the changed temperature of the second substrate 20. Therefore, the cross-sectional area and thickness of the third semiconductor element 53 and the fourth semiconductor element 54, the kind and weight of the main raw material, the type and weight of the mixture, and the like, Can be determined accordingly.

도3은 본 발명의 다른 실시예에 따른 열전 모듈(2)의 단면도이다.3 is a cross-sectional view of a thermoelectric module 2 according to another embodiment of the present invention.

도3을 참고하면, 본 발명의 다른 실시예에 따른 열전 모듈(2)는 제 1 기판(100), 제 2 기판(200), 제1반도체 소자(510), 제2반도체 소자(520), 제3반도체 소자(530), 제4반도체 소자(540), 제1전극(300), 제2전극(400)을 포함하여 구성될 수 있다. 3, a thermoelectric module 2 according to another embodiment of the present invention includes a first substrate 100, a second substrate 200, a first semiconductor element 510, a second semiconductor element 520, A third semiconductor element 530, a fourth semiconductor element 540, a first electrode 300, and a second electrode 400. The third semiconductor element 530, the fourth semiconductor element 540,

도3에서 제3반도체 소자(530) 및 제4반도체 소자(540)는 각각 말단 반도체 소자와 병렬 연결되어 있으며, 이외의 구성은 동일하다. 이하 도1 및 도2와 중복되는 설명은 생략하기로 한다.In FIG. 3, the third semiconductor element 530 and the fourth semiconductor element 540 are connected in parallel with the end semiconductor element, respectively, and the other components are the same. Hereinafter, a description overlapping with FIGS. 1 and 2 will be omitted.

도3을 참고하면, 제3반도체 소자(530) 및 제4반도체 소자(540)는 제 2 기판(200)에 배치되며, 일단은 직렬 연결된 열전소자의 말단에 배치된 말단 반도체 소자(510―1, 520-1)와 전기적으로 연결되고 타단은 리드선(700)에 연결될 수 있다.3, the third semiconductor element 530 and the fourth semiconductor element 540 are disposed on the second substrate 200, and one end thereof is connected to the terminal semiconductor element 510-1 And 520-1, and the other end may be connected to the lead wire 700. [

제3반도체 소자(530) 및 제4반도체 소자(540)는 상호 다른 유형의 반도체 소자일 수 있다.The third semiconductor element 530 and the fourth semiconductor element 540 may be mutually different types of semiconductor elements.

제3반도체 소자(530)는 제 2 기판(200)에 배치되며, 일단은 직렬 연결된 열전소자의 말단에 배치된 말단 반도체 소자(510-1)와 전기적으로 연결되고, 타단은 리드선(700)에 연결될 수 있다. 제3반도체 소자(530)는 열전 소자를 구성하는 2개의 말단 반도체 소자(510-1, 520-1) 중 제1반도체 소자(510-1)와 병렬로 연결될 수 있으며, 제1반도체 소자(510-1)와 다른 유형일 수 있다. 제3반도체 소자(530)는 예를 들어, 제1반도체 소자(510-1)와 다른 N형 반도체 소자로써 셀레늄(Se), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성할 수 있다. 이를테면, 상기 주원료물질은 Bi-Se-Te 물질로 하고, 여기에 Bi또는 Te를 Bi-Se-Te 전체 중량의 00.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 즉, Bi-Se-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1.0g의 범위에서 투입될 수 있다. 제3반도체 소자(530)의 상부 표면(530a) 및 하부 표면(530b)은 금속으로 도금될 수 있다. 본 발명의 실시예에서 제3반도체 소자(530)의 상부 표면(530a) 및 하부 표면(530b)은 금(Au)으로 도금될 수 있다. The third semiconductor element 530 is disposed on the second substrate 200 and has one end electrically connected to the end semiconductor element 510-1 disposed at the end of the thermoelectric element connected in series and the other end electrically connected to the lead wire 700 Can be connected. The third semiconductor element 530 may be connected in parallel with the first semiconductor element 510-1 of the two terminal semiconductor elements 510-1 and 520-1 constituting the thermoelectric element and the first semiconductor element 510 -1). ≪ / RTI > The third semiconductor element 530 may be formed of, for example, selenium (Se), nickel (Ni), aluminum (Al), copper (Cu), silver (BiTe-based) including lead (Ag), lead (Pb), boron (B), gallium (Ga), tellurium (Te), bismuth (Bi), and indium (In) A mixture of Bi or Te mixed with 0.001 to 1.0 wt% of the total weight of the raw material may be used. For example, the main raw material may be a Bi-Se-Te material, and Bi or Te may be added to the Bi-Se-Te by adding a weight corresponding to 0.001 to 1.0 wt% of the total weight of Bi-Se-Te. That is, when 100 g of Bi-Se-Te is added, Bi or Te to be added may be added in the range of 0.001 g to 1.0 g. The upper surface 530a and the lower surface 530b of the third semiconductor element 530 may be plated with metal. In an embodiment of the present invention, the upper surface 530a and the lower surface 530b of the third semiconductor element 530 may be plated with gold (Au).

제4반도체 소자(540)는 제 2 기판(200)에 배치되며, 일단은 직렬 연결된 열전소자의 말단에 배치된 말단 반도체 소자(520-1)와 전기적으로 연결되고, 타단은 리드선(700)에 연결될 수 있다. 제4반도체 소자(540)는 열전 소자를 구성하는 2개의 말단 반도체 소자(510-1, 520-1) 중 제2반도체 소자(520-1)와 병렬로 연결될 수 있으며, 제2반도체 소자(520-1)와 다른 유형일 수 있다. 제4반도체 소자(540)는 예를 들어, 제2반도체 소자(520-1)와는 다른 P형 반도체 소자로써 안티몬(Sb), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성될 수 있다. 상기 주원료물질은 Bi-Sb-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Sb-Te전체 중량의 0.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 즉, Bi-Sb-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1g의 범위에서 투입될 수 있다. 제4반도체 소자(540)의 상부 표면(540a) 및 하부 표면(540b)은 금속으로 도금될 수 있다. 본 발명의 다른 실시예에서 제4반도체 소자(540)의 상부 표면(540a) 및 하부 표면(540b)은 금(Au)으로 도금될 수 있다. The fourth semiconductor element 540 is disposed on the second substrate 200 and has one end electrically connected to the end semiconductor element 520-1 disposed at the end of the thermoelectric element connected in series and the other end electrically connected to the lead wire 700 Can be connected. The fourth semiconductor element 540 may be connected in parallel with the second semiconductor element 520-1 of the two terminal semiconductor elements 510-1 and 520-1 constituting the thermoelectric element and the second semiconductor element 520 -1). ≪ / RTI > The fourth semiconductor element 540 is a p-type semiconductor element different from the second semiconductor element 520-1, for example, made of antimony (Sb), nickel (Ni), aluminum (Al), copper (Cu) (BiTe-based) including lead (Ag), lead (Pb), boron (B), gallium (Ga), tellurium (Te), bismuth (Bi), and indium (In) May be formed using a mixture of Bi or Te corresponding to 0.001 to 1.0 wt% of the total weight of the raw material. The main raw material may be a Bi-Sb-Te material, and Bi or Te may be added in an amount of 0.001 to 1.0 wt% of the total weight of Bi-Sb-Te. That is, when 100 g of Bi-Sb-Te is added, Bi or Te to be added may be added in the range of 0.001 g to 1 g. The upper surface 540a and the lower surface 540b of the fourth semiconductor element 540 may be plated with metal. In another embodiment of the present invention, the upper surface 540a and the lower surface 540b of the fourth semiconductor element 540 may be plated with gold (Au).

본 발명의 다른 실시예에서, 제3반도체 소자(530) 및 제4반도체 소자(540)는 각각 병렬 연결된 말단 반도체 소자와 다른 유형의 반도체 소자로 이루어짐으로써 방열영역을 이루는 제 2 기판(200) 상에서 냉각 기능을 수행할 수 있다. 제3반도체 소자(530) 및 제4반도체 소자(540)는 방열영역을 이루는 제 2 기판(200)의 온도를 낮춤으로써 냉각영역을 이루는 제 1 기판(100)의 냉각 효율을 향상시킬 수 있다. 즉, 제 1 기판(100)의 냉각 효율은 제3반도체 소자(530) 및 제4반도체 소자(540)에 의하여 낮아진 제 2 기판(200)의 온도만큼 상승하게 된다. 예를 들어, 제 1 기판(100)의 온도가 20도이고, 제 2 기판(200)의 온도가 10도인 경우에 있어서, 제3반도체 소자(530) 및 제4반도체 소자(540)에 의하여 제 2 기판(200)의 온도가 2도만큼 낮아지는 경우, 제 1 기판(100)은 제 2 기판(200)의 변화된 온도만큼 18도로 낮아짐으로써 제 1 기판(100)의 냉각 효율을 향상시킬 수 있다. 따라서, 제3반도체 소자(530) 및 제4반도체 소자(540)의 단면적, 두께, 주원료 물질의 종류 및 중량, 혼합물의 종류 및 중량 등은 상승시키고자 하는 제 1 기판(100)의 냉각 효율에 따라 결정될 수 있다.In another embodiment of the present invention, the third semiconductor element 530 and the fourth semiconductor element 540 are formed of a semiconductor element of a different type from a terminal element of a parallel connection, respectively, Cooling function can be performed. The third semiconductor element 530 and the fourth semiconductor element 540 can improve the cooling efficiency of the first substrate 100 forming the cooling region by lowering the temperature of the second substrate 200 forming the heat radiation region. That is, the cooling efficiency of the first substrate 100 is increased by the temperature of the second substrate 200 lowered by the third semiconductor element 530 and the fourth semiconductor element 540. For example, when the temperature of the first substrate 100 is 20 degrees and the temperature of the second substrate 200 is 10 degrees, the third semiconductor element 530 and the fourth semiconductor element 540 When the temperature of the second substrate 200 is lowered by 2 degrees, the cooling efficiency of the first substrate 100 can be improved by lowering the temperature of the first substrate 100 by 18 degrees by the changed temperature of the second substrate 200 . Therefore, the cross-sectional area and thickness of the third semiconductor element 530 and the fourth semiconductor element 540, the type and weight of the main raw material, the type and weight of the mixture, and the like, Can be determined accordingly.

도4는 본 발명의 또 다른 실시예에 따른 열전 모듈(3)의 단면도이다.4 is a cross-sectional view of a thermoelectric module 3 according to another embodiment of the present invention.

도4를 참고하면, 본 발명의 또 다른 실시예에 따른 열전 모듈(3)은 제 1 기판(1000), 제 2 기판(2000), 제1반도체 소자(5100), 제2반도체 소자(5200), 제3반도체 소자(5300), 제4반도체 소자(5400), 제1전극(3000), 제2전극(4000)을 포함하여 구성될 수 있다. 4, a thermoelectric module 3 according to another embodiment of the present invention includes a first substrate 1000, a second substrate 2000, a first semiconductor element 5100, a second semiconductor element 5200, A third semiconductor element 5300, a fourth semiconductor element 5400, a first electrode 3000, and a second electrode 4000. The first electrode 3000,

도3에서 제3반도체 소자(5300)는 말단 반도체 소자(5100-1)와 직렬 연결되고, 제4반도체 소자(5400)는 말단 반도체 소자(5200-1)와 병렬 연결되어 있으며, 이외의 구성은 동일하다. 이하 도1 및 도2와 중복되는 설명은 생략하기로 한다.3, the third semiconductor element 5300 is connected in series with the terminal semiconductor element 5100-1, and the fourth semiconductor element 5400 is connected in parallel with the terminal semiconductor element 5200-1. same. Hereinafter, a description overlapping with FIGS. 1 and 2 will be omitted.

도4를 참고하면, 제3반도체 소자(5300) 및 제4반도체 소자(5400)는 제 2 기판(2000)에 배치되며, 일단은 직렬 연결된 열전소자의 말단에 배치된 말단 반도체 소자(5100-1, 5200-1)와 전기적으로 연결되고 타단은 리드선(7000)에 연결될 수 있다.4, the third semiconductor element 5300 and the fourth semiconductor element 5400 are disposed on the second substrate 2000, and one end of the third semiconductor element 5300 and the fourth semiconductor element 5400 are connected to the end semiconductor element 5100-1 And 5200-1, and the other end may be connected to the lead wire 7000. [

제3반도체 소자(5300)는 직렬 연결된 말단 반도체 소자(5100-1)와 동일한 유형의 반도체 소자이고, 제4반도체 소자(5400)는 병렬 연결된 말단 반도체 소자(5200-1)와 다른 유형의 반도체 소자일 수 있다.The third semiconductor element 5300 is a semiconductor element of the same type as the terminal element 5100-1 connected in series and the fourth semiconductor element 5400 is connected to the terminal element 5200-1 connected in parallel with another type of semiconductor element Lt; / RTI >

제3반도체 소자(5300)는 제 2 기판(2000)에 배치되며, 일단은 직렬 연결된 열전소자의 말단에 배치된 말단 반도체 소자(5100-1)와 전기적으로 연결되고, 타단은 리드선(7000)에 연결될 수 있다. 제3반도체 소자(5300)는 열전 소자를 구성하는 2개의 말단 반도체 소자(5100-1, 5200-1) 중 제1반도체 소자(5100-1)와 직렬로 연결될 수 있으며, 제1반도체 소자(5100-1)와 동일한 유형일 수 있다. 제3반도체 소자(5300)는 예를 들어, 제1반도체 소자(5100-1)와 동일한 P형 반도체 소자로써 안티몬(Sb), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성될 수 있다. 상기 주원료물질은 Bi-Sb-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Sb-Te전체 중량의 0.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 즉, Bi-Sb-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1g의 범위에서 투입될 수 있다. 제3반도체 소자(5300)의 상부 표면(5300a) 및 하부 표면(5300b)은 금속으로 도금될 수 있다. 본 발명의 또 다른 실시예에서 제3반도체 소자(5300)의 상부 표면(5300a) 및 하부 표면(5300b)은 금(Au)으로 도금될 수 있다. The third semiconductor element 5300 is disposed on the second substrate 2000. The third semiconductor element 5300 is electrically connected to the end semiconductor element 5100-1 disposed at the end of the thermoelectric element connected in series and the other end is connected to the lead wire 7000 Can be connected. The third semiconductor element 5300 may be connected in series with the first semiconductor element 5100-1 of the two end semiconductor elements 5100-1 and 5200-1 constituting the thermoelectric element and the first semiconductor element 5100 -1). ≪ / RTI > The third semiconductor element 5300 is a P-type semiconductor element that is the same as the first semiconductor element 5100-1, for example, and is made of antimony (Sb), nickel (Ni), aluminum (Al), copper (Cu) (BiTe-based) including lead (Ag), lead (Pb), boron (B), gallium (Ga), tellurium (Te), bismuth (Bi), and indium (In) May be formed using a mixture of Bi or Te corresponding to 0.001 to 1.0 wt% of the total weight of the raw material. The main raw material may be a Bi-Sb-Te material, and Bi or Te may be added in an amount of 0.001 to 1.0 wt% of the total weight of Bi-Sb-Te. That is, when 100 g of Bi-Sb-Te is added, Bi or Te to be added may be added in the range of 0.001 g to 1 g. The upper surface 5300a and the lower surface 5300b of the third semiconductor element 5300 may be plated with metal. In yet another embodiment of the present invention, the upper surface 5300a and the lower surface 5300b of the third semiconductor element 5300 may be plated with gold (Au).

제4반도체 소자(5400)는 제 2 기판(2000)에 배치되며, 일단은 직렬 연결된 열전소자의 말단에 배치된 말단 반도체 소자(5200-1)와 전기적으로 연결되고, 타단은 리드선(7000)에 연결될 수 있다. 제4반도체 소자(5400)는 열전 소자를 구성하는 2개의 말단 반도체 소자(5100-1, 5200-1) 중 제2반도체 소자(5200-1)와 병렬로 연결될 수 있으며, 제2반도체 소자(5200-1)와 다른 유형일 수 있다. 제4반도체 소자(5400)는 예를 들어, 제2반도체 소자(5200-1)는 다른 P형 반도체 소자로써 안티몬(Sb), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성될 수 있다. 상기 주원료물질은 Bi-Sb-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Sb-Te전체 중량의 0.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 즉, Bi-Sb-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1g의 범위에서 투입될 수 있다. 제4반도체 소자(5400)의 상부 표면(5400a) 및 하부 표면(5400b)은 금속으로 도금될 수 있다. 본 발명의 다른 실시예에서 제4반도체 소자(5400)의 상부 표면(5400a) 및 하부 표면(5400b)은 금(Au)으로 도금될 수 있다. The fourth semiconductor element 5400 is disposed on the second substrate 2000. The fourth semiconductor element 5400 is electrically connected to the end semiconductor element 5200-1 disposed at the end of the thermoelectric element connected in series and the other end is connected to the lead wire 7000 Can be connected. The fourth semiconductor element 5400 may be connected in parallel with the second semiconductor element 5200-1 of the two end semiconductor elements 5100-1 and 5200-1 constituting the thermoelectric element and the second semiconductor element 5200 -1). ≪ / RTI > For example, the fourth semiconductor element 5400 may be a P-type semiconductor element such as antimony (Sb), nickel (Ni), aluminum (Al), copper (Cu) (BiTe-based) including lead (Ag), lead (Pb), boron (B), gallium (Ga), tellurium (Te), bismuth (Bi), and indium (In) May be formed using a mixture of Bi or Te corresponding to 0.001 to 1.0 wt% of the total weight of the raw material. The main raw material may be a Bi-Sb-Te material, and Bi or Te may be added in an amount of 0.001 to 1.0 wt% of the total weight of Bi-Sb-Te. That is, when 100 g of Bi-Sb-Te is added, Bi or Te to be added may be added in the range of 0.001 g to 1 g. The upper surface 5400a and the lower surface 5400b of the fourth semiconductor element 5400 may be plated with metal. In another embodiment of the present invention, the upper surface 5400a and the lower surface 5400b of the fourth semiconductor element 5400 may be plated with gold (Au).

본 발명의 또 다른 실시예에서, 제3반도체 소자(5300)는 직렬 연결된 말단 반도체 소자(5100-1)와 동일한 유형의 반도체 소자이고, 제4반도체 소자(5400)는 병렬 연결된 말단 반도체 소자(5200-1)와 다른 유형의 반도체 소자로 이루어짐으로써 방열영역을 이루는 제 2 기판(2000) 상에서 냉각 기능을 수행할 수 있다. 제3반도체 소자(5300) 및 제4반도체 소자(5400)는 방열영역을 이루는 제 2 기판(2000)의 온도를 낮춤으로써 냉각영역을 이루는 제 1 기판(1000)의 냉각 효율을 향상시킬 수 있다. 즉, 제 1 기판(1000)의 냉각 효율은 제3반도체 소자(5300) 및 제4반도체 소자(5400)에 의하여 낮아진 제 2 기판(2000)의 온도만큼 상승하게 된다. 예를 들어, 제 1 기판(1000)의 온도가 20도이고, 제 2 기판(1000)의 온도가 10도인 경우에 있어서, 제3반도체 소자(5300) 및 제4반도체 소자(5400)에 의하여 제 2 기판(2000)의 온도가 2도만큼 낮아지는 경우, 제 1 기판(1000)은 제 2 기판(2000)의 변화된 온도만큼 18도로 낮아짐으로써 제 1 기판(1000)의 냉각 효율을 향상시킬 수 있다. 따라서, 제3반도체 소자(5300) 및 제4반도체 소자(5400)의 단면적, 두께, 주원료 물질의 종류 및 중량, 혼합물의 종류 및 중량 등은 상승시키고자 하는 제 1 기판(1000)의 냉각 효율에 따라 결정될 수 있다.The third semiconductor element 5300 is a semiconductor element of the same type as the series connected terminal semiconductor element 5100-1 and the fourth semiconductor element 5400 is a parallel terminal semiconductor element 5200 -1) and other types of semiconductor devices, it is possible to perform the cooling function on the second substrate 2000 forming the heat radiation region. The third semiconductor element 5300 and the fourth semiconductor element 5400 can improve the cooling efficiency of the first substrate 1000 forming the cooling region by lowering the temperature of the second substrate 2000 forming the heat dissipation region. That is, the cooling efficiency of the first substrate 1000 is increased by the temperature of the second substrate 2000 lowered by the third semiconductor element 5300 and the fourth semiconductor element 5400. For example, when the temperature of the first substrate 1000 is 20 degrees and the temperature of the second substrate 1000 is 10 degrees, the third semiconductor element 5300 and the fourth semiconductor element 5400 When the temperature of the second substrate 2000 is lowered by 2 degrees, the cooling efficiency of the first substrate 1000 can be improved by lowering the temperature of the first substrate 1000 by 18 degrees by the changed temperature of the second substrate 2000 . Therefore, the cross-sectional area and thickness of the third semiconductor element 5300 and the fourth semiconductor element 5400, the kind and weight of the main raw material, the type and weight of the mixture, and the like are not limited to the cooling efficiency of the first substrate 1000 Can be determined accordingly.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims It can be understood that

10, 100, 1000: 제 1 기판
20, 200, 2000: 제 2 기판
30, 300, 3000: 제1전극
40, 400, 4000: 제2전극
51, 510, 5100: 제1반도체 소자
52, 520, 5200: 제2반도체 소자
53, 530, 5300: 제3반도체 소자
54, 540, 5400: 제4반도체 소자10, 100, 1000: the first substrate
20, 200, 2000: the second substrate
30, 300, 3000: the first electrode
40, 400, 4000: second electrode
51, 510, 5100: first semiconductor element
52, 520, 5200: the second semiconductor element
53, 530, 5300: third semiconductor element
54, 540, 5400: fourth semiconductor element

Claims (12)

상호 대향하는 제 1 기판과 제 2 기판;
상기 제 1 기판과 상기 제 2 기판 사이에서 상호간 소정 간격 이격하여 교번 배치되는 제1반도체 소자 및 제2반도체 소자를 포함하는 복수개의 열전소자;
상기 제 1 기판과 상기 제 2 기판의 대향면에 배치되어 상기 제1반도체 소자와 제2반도체 소자를 전기적으로 직렬 연결하는 제1전극과 제2전극; 및
상기 제 1 기판 또는 제 2 기판에 배치되며, 일단은 직렬 연결된 열전소자의 말단에 배치된 말단 반도체 소자와 전기적으로 연결되고, 타단은 리드선에 연결되는 제3반도체 소자 및 제4반도체 소자를 포함하는 열전 모듈.
A first substrate and a second substrate facing each other;
A plurality of thermoelectric elements including a first semiconductor element and a second semiconductor element alternately arranged between the first substrate and the second substrate at a predetermined interval;
A first electrode and a second electrode which are disposed on opposite surfaces of the first substrate and the second substrate and electrically connect the first semiconductor element and the second semiconductor element in series; And
And a third semiconductor element and a fourth semiconductor element which are disposed on the first substrate or the second substrate and have one end electrically connected to the end semiconductor element disposed at the end of the thermoelectric element connected in series and the other end connected to the lead wire Thermoelectric module.
제1항에 있어서,
상기 제3반도체 소자 및 제4반도체 소자의 상부 표면 및 하부 표면은 금속도금되어 있는 열전 모듈.
The method according to claim 1,
Wherein the upper surface and the lower surface of the third semiconductor element and the fourth semiconductor element are metal plated.
제2항에 있어서,
상기 상기 제3반도체 소자 및 제4반도체 소자의 상부 표면 및 하부 표면은 금(Au)으로 도금되어 있는 열전 모듈.
3. The method of claim 2,
And the upper surface and the lower surface of the third semiconductor element and the fourth semiconductor element are plated with gold (Au).
제1항에 있어서,
상기 제3반도체 소자 및 제4반도체 소자는 상호 다른 유형의 반도체 소자인 열전 모듈.
The method according to claim 1,
Wherein the third semiconductor element and the fourth semiconductor element are mutually different types of semiconductor elements.
제4항에 있어서,
상기 제3반도체 소자 및 제4반도체 소자는 각각 상기 말단 반도체 소자와 직렬 연결되는 열전 모듈.
5. The method of claim 4,
Wherein the third semiconductor element and the fourth semiconductor element are connected in series with the terminal semiconductor element, respectively.
제5항에 있어서,
상기 제3반도체 소자 및 제4반도체 소자는 각각 직렬 연결된 말단 반도체 소자와 동일한 유형(type)의 반도체 소자인 열전 모듈.
6. The method of claim 5,
Wherein the third semiconductor element and the fourth semiconductor element are semiconductor elements of the same type as the terminal elements connected in series.
제4항에 잇어서,
상기 제3반도체 소자 및 제4반도체 소자는 각각 상기 말단 반도체 소자와 병렬 연결되는 열전 모듈.
5. The method of claim 4,
Wherein the third semiconductor element and the fourth semiconductor element are connected in parallel with the terminal semiconductor element, respectively.
제7항에 있어서,
상기 제3반도체 소자 및 제4반도체 소자는 각각 병렬 연결된 말단 반도체 소자와 다른 유형의 반도체 소자인 열전 모듈.
8. The method of claim 7,
Wherein the third semiconductor element and the fourth semiconductor element are respectively a semiconductor element of a different type from a terminal element connected in parallel.
제4항에 잇어서,
상기 제3반도체 소자는 상기 말단 반도체 소자와 직렬 연결되고, 상기 제4반도체 소자는 상기 말단 반도체 소자와 병렬 연결되는 열전 모듈.
5. The method of claim 4,
Wherein the third semiconductor element is connected in series with the terminal semiconductor element, and the fourth semiconductor element is connected in parallel with the terminal semiconductor element.
제9항에 있어서,
상기 제3반도체 소자는 직렬 연결된 말단 반도체 소자와 동일한 유형의 반도체 소자이고, 상기 제4반도체 소자는 병렬 연결된 말단 반도체 소자와 다른 유형의 반도체 소자인 열전 모듈.
10. The method of claim 9,
Wherein the third semiconductor element is a semiconductor element of the same type as the series-connected terminal semiconductor element, and the fourth semiconductor element is a semiconductor element of a different type from the terminal element connected in parallel.
제1항에 있어서,
상기 제 1 기판 및 제 2 기판 중 하나의 기판은 방열영역(Hot Side)으로 다른 기판의 면적보다 넓은 면적을 가지는 열전 모듈.
The method according to claim 1,
Wherein one of the first substrate and the second substrate has a hot side area larger than an area of the other substrate.
제11항에 있어서,
상기 제3반도체 소자 및 상기 제4반도체 소자는 상기 방열영역을 이루는 기판에 배치되는 열전 모듈.12. The method of claim 11,
Wherein the third semiconductor element and the fourth semiconductor element are disposed on a substrate constituting the heat radiation region.
KR1020170063380A 2017-05-23 2017-05-23 Thermoelectric module KR102304603B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170063380A KR102304603B1 (en) 2017-05-23 2017-05-23 Thermoelectric module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170063380A KR102304603B1 (en) 2017-05-23 2017-05-23 Thermoelectric module

Publications (2)

Publication Number Publication Date
KR20180128186A true KR20180128186A (en) 2018-12-03
KR102304603B1 KR102304603B1 (en) 2021-09-24

Family

ID=64743375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170063380A KR102304603B1 (en) 2017-05-23 2017-05-23 Thermoelectric module

Country Status (1)

Country Link
KR (1) KR102304603B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220057600A (en) * 2019-10-16 2022-05-09 가부시키가이샤 케르쿠 Thermoelectric module and method of manufacturing post for thermoelectric module
WO2023201062A1 (en) * 2022-04-15 2023-10-19 Ats Ip, Llc Unipolar thermoelectric generator with vertical interconnects and thermal focusing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119076A (en) * 1999-08-10 2001-04-27 Matsushita Electric Works Ltd Thermoelectric conversion module and manufacturing method therefor
JP2006165457A (en) * 2004-12-10 2006-06-22 Ishikawajima Harima Heavy Ind Co Ltd Thermoelectric module, thermoelectric unit and method for fixing thermoelectric module
JP2011086737A (en) * 2009-10-15 2011-04-28 Nippon Telegr & Teleph Corp <Ntt> Thermoelectric conversion module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119076A (en) * 1999-08-10 2001-04-27 Matsushita Electric Works Ltd Thermoelectric conversion module and manufacturing method therefor
JP2006165457A (en) * 2004-12-10 2006-06-22 Ishikawajima Harima Heavy Ind Co Ltd Thermoelectric module, thermoelectric unit and method for fixing thermoelectric module
JP2011086737A (en) * 2009-10-15 2011-04-28 Nippon Telegr & Teleph Corp <Ntt> Thermoelectric conversion module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220057600A (en) * 2019-10-16 2022-05-09 가부시키가이샤 케르쿠 Thermoelectric module and method of manufacturing post for thermoelectric module
WO2023201062A1 (en) * 2022-04-15 2023-10-19 Ats Ip, Llc Unipolar thermoelectric generator with vertical interconnects and thermal focusing

Also Published As

Publication number Publication date
KR102304603B1 (en) 2021-09-24

Similar Documents

Publication Publication Date Title
KR102281065B1 (en) Cooling thermoelectric moudule and device using the same
US9793462B2 (en) Thermoelectric module, thermoelectric power generating apparatus, and thermoelectric generator
WO2004061982A1 (en) Cooling device for electronic component using thermo-electric conversion material
JP2007066987A (en) Thermoelement device and thermoelectric module
KR20210145703A (en) Heat conversion device
US20130192654A1 (en) Thermoelectric module comprising thermoelectric element doped with nanoparticles and manufacturing method of the same
KR102022429B1 (en) Cooling thermoelectric moudule and method of manufacturing method of the same
KR20190065763A (en) Heat conversion device
KR102146021B1 (en) Thermoelectric element thermoelectric moudule using the same, and cooling device using thermoelectric moudule
KR20180128186A (en) Thermoelectric module
US8664509B2 (en) Thermoelectric apparatus and method of fabricating the same
KR102510123B1 (en) Thermoelectric element
WO2015163729A1 (en) Heat conversion device
US20180287038A1 (en) Thermoelectric conversion device
KR102456680B1 (en) Thermoelectric element
KR20170010647A (en) Thermo electric element and cooling apparatus comprising the same
KR20170084929A (en) Thermo electric element
KR20190044236A (en) Thermoelectric element and thermoelectric conversion device comprising the same
TWI744717B (en) Thermoelectric power generating device and manufacturing method thereof
KR20170107273A (en) Thermoelectric module
KR20170046006A (en) Thermoelectric device moudule and device using the same
KR102652911B1 (en) Thermo electric device
JP2004281451A (en) Thermoelectric conversion element
KR20220038956A (en) Thermoelectric module
US20230354708A1 (en) Thermoelectric module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant