KR20180115404A - Power Amplifier Having Parallel Cascoded Configuration - Google Patents

Abstract

Disclosed is a power amplifier having a parallel cascoded configuration. A main cascoded amplification unit includes a main CS amplifier and a main CG amplifier connected to a cascode, and configures a main amplification path. An auxiliary cascoded amplification unit includes an auxiliary CS amplifier and an auxiliary CG amplifier connected to the cascode, and configures an auxiliary amplification path. A drain of the main CG amplifier and a drain of the auxiliary CG amplifier are shorted. A gate of the main CS amplifier and a gate of the auxiliary CS amplifier are shorted to be provided as a single input node. Middle nodes of the main and auxiliary cascoded amplification units are separated. A body node of the auxiliary CG amplifier is separated from a grounded source without being connected to the grounded source to receive an independent bias. A body node of the main CS amplifier is connected to a source to be grounded, and the main cascoded amplification unit and auxiliary cascoded amplification unit have different bias conditions. A plurality of auxiliary amplification paths can be configured by providing a plurality of auxiliary cascoded amplification units. The main and auxiliary cascoded amplification units can be provided in a form of a differential main and a differential auxiliary cascoded amplification unit.

Description

병렬 캐스코드 구성을 갖는 전력 증폭기 {Power Amplifier Having Parallel Cascoded Configuration}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a power amplifier having a parallel cascode configuration,

본 발명은 전력 증폭기(power amplifier: PA)에 관한 것으로서, 보다 상세하게는 바이어스 및 공정-전압-온도(process, voltage, temperature: PVT)에 민감하지 않으면서도 선형성을 크게 향상시킬 수 있는 PA에 관한 것이다.The present invention relates to a power amplifier (PA), and more particularly to a power amplifier (PA) capable of significantly improving linearity without being sensitive to bias and process-voltage-temperature will be.

무선 송수신 시스템에서 높은 데이터 전송률에 대한 요구가 급증함에 따라, 다중 반송파 방식이나 복잡한 디지털 변조 방식이 주로 채택되고 있다. 이 방식들은 송수신단을 위한 높은 선형성을 요구한다. 시스템을 구성하는 여러 요소들 중에서도 고출력 PA는 가장 많은 전류를 소모한다. 그 고출력 PA를 통하여 신호가 전송될 때, PA가 가지고 있는 비선형적인 특성으로 인하여 매우 심각한 신호의 왜곡이 발생한다. 예를 들면, BPSK 변조 방식에 비해 높은 차원의 QAM(Quadrature Amplitude Modulation)과 같은 변조 방식이 사용될 경우, PA의 선형성은 더욱 더 나빠진다. [0003] As the demand for high data rates in wireless transmission / reception systems increases, a multi-carrier scheme or a complicated digital modulation scheme is mainly adopted. These schemes require high linearity for the transmit and receive ends. Among the various components that make up the system, high power PA consumes the most current. When the signal is transmitted through the high power PA, the signal has a very serious distortion due to the nonlinear characteristics of the PA. For example, when a modulation scheme such as Quadrature Amplitude Modulation (QAM) is used in a higher order than the BPSK modulation scheme, the linearity of the PA becomes worse.

한편, 일반적으로 무선송수신기의 블록들은 CMOS(complementary metal-oxide semiconductor) 공정 기술을 이용하여 구현이 되고 있으며 단일 칩으로 집적화된다. 반면에, 전력 증폭기 만큼은 InGap/GaAs 헤테로 접합 바이볼라 트랜지스터(heterojunction bipolar transistor: HBT), GaN과 같은 화합물 반도체 공정을 이용하여 구현되고 있다. 하지만 서로 다른 실리콘 기반의 CMOS와 GaAs가 하나의 패키징에 집적화 되려면, 멀티 칩 구조로 가져가야 한다. 그렇기 때문에 칩 크기가 커져 단가가 높아진다. 선형성 개선을 위한 CMOS 바이어스 회로와의 결합도 힘들다. 이런 단점 때문에, 현재 실리콘 기반의 전력증폭기에 관한 연구, 그 중에서도 CMOS 전력증폭기에 관한 연구가 활발히 진행되고 있다.In general, blocks of a wireless transceiver are implemented using CMOS (complementary metal-oxide semiconductor) processing technology and are integrated into a single chip. On the other hand, power amplifiers are implemented using compound semiconductor processes such as InGap / GaAs heterojunction bipolar transistors (HBT) and GaN. However, in order for different silicon-based CMOS and GaAs to be integrated into a single package, they must be taken into a multi-chip structure. Therefore, the chip size increases and the unit price increases. Combination with CMOS bias circuit for linearity improvement is also difficult. Due to these disadvantages, researches on silicon-based power amplifiers, CMOS power amplifiers are being actively studied.

본 발명은 CMOS 소자를 이용하여 구현될 수 있고, 복수 개의 캐스코드 PA를 병렬로 연결하여 바이어스 및 PVT에 민감하지 않으면서도 선형성이 크게 향상된 병렬 캐스코드 구조(parallel cascoded configuration: PCC)의 전력 증폭기(PA)를 제공하는 것을 목적으로 한다.The present invention can be implemented using a CMOS device, and can be implemented in a parallel cascoded configuration (PCC) power amplifier (hereinafter, referred to as " PCC ") in which a plurality of cascode PAs are connected in parallel to greatly improve linearity without being sensitive to bias and PVT PA).

본 발명의 실시예들에 따르면, 캐스코드 연결된 제1 메인 CS 증폭기와 제1 메인 CG 증폭기를 포함하며, 메인(main) 증폭 경로를 구성하는 메인 캐스코드 증폭부; 및 캐스코드 연결된 제1 보조 CS 증폭기와 제1 보조 CG 증폭기를 포함하며, 보조(auxiliary) 증폭 경로를 구성하는 제1 보조 캐스코드 증폭부를 구비하며, 상기 제1 메인 CG 증폭기의 드레인과 상기 제1 보조 CG 증폭기의 드레인이 서로 단락되어 있고, 상기 제1 메인 CS 증폭기의 게이트와 상기 제1 보조 CS 증폭기의 게이트가 서로 단락되어서 단일의 입력노드로서 제공되는 것을 특징으로 하는 병렬 캐스코드 구성(PCC)의 전력증폭기가 제공된다.According to embodiments of the present invention, a main cascode amplifying unit including a first main CS amplifier connected in a cascode connection and a first main CG amplifier and constituting a main amplification path; And a first auxiliary cascode amplifier including a first cascode-connected cascode-connected first auxiliary cascode amplifier and a first auxiliary cascode amplifier and constituting an auxiliary amplification path, wherein a drain of the first main cascode amplifier and a first auxiliary cascode amplifier Wherein a gate of the first main CS amplifier and a gate of the first auxiliary CS amplifier are shorted together and provided as a single input node, the drain of the auxiliary CG amplifier being shorted to each other, Is provided.

예시적인 실시예에 따르면, 상기 메인 캐스코드 증폭부의 중간노드(V_{S2_M})와 상기 제1 보조 캐스코드 증폭부의 중간노드(V_{S2_A})가 서로 단락되지 않고 분리되어, 상기 제1 메인 CG 증폭기와 상기 제1 보조 CG 증폭기가 각각의 바이어스 변화에 둔감해져 독립적으로 동작할 수 있다.In accordance with the illustrative embodiment, and the main cascode amplifier section intermediate node (V _{S2_M)} and the first secondary CAS intermediate node (V _{S2_A)} portion cord amplification are isolated without being short-circuited with each other, the first main CG amplifier wherein The first auxiliary CG amplifier is insensitive to each bias change and can operate independently.

예시적인 실시예에 따르면, 상기 제1 보조 CS 증폭기의 바디노드는 접지되어 있는 소스와 연결되지 않고 분리되어 독립적인 바이어스가 인가될 수 있다.According to an exemplary embodiment, the body node of the first sub-CS amplifier may be isolated and independently biased without being connected to a grounded source.

예시적인 실시예에 따르면, 상기 제1 메인 CS 증폭기의 바디 노드는 소스와 연결되어 접지되어, 상기 메인 캐스코드 증폭부와 상기 제1 보조 캐스코드 증폭부는 서로 다른 바이어스 조건을 가질 수 있다.According to an exemplary embodiment, the body node of the first main CS amplifier may be grounded in connection with a source, and the main cascode amplifier and the first auxiliary cascode amplifier may have different bias conditions.

예시적인 실시예에 따르면, 상기 메인 캐스코드 증폭부의 상기 제1 메인 CS 증폭기는 class-AB로 바이어스 될 수 있고, 상기 제1 보조 캐스코드 증폭부의 상기 제1 보조 CS 증폭기는 class-B 근처에서 바이어스 될 수 있다.According to an exemplary embodiment, the first main CS amplifier of the main cascode amplification section can be biased to class-AB, and the first auxiliary CS amplifier of the first auxiliary cascode amplification section is biased near class- .

예시적인 실시예에 따르면, 상기 병렬 캐스코드 구성(PCC)의 전력증폭기는, 상기 제1 메인 CG 증폭기의 드레인과 상기 제1 보조 CG 증폭기의 드레인이 서로 단락된 출력노드에 연결되며, 증폭된 출력에 대한 임피던스 매칭을 제공하기 위한 하나의 출력 매칭부; 및 상기 제1 메인 CS 증폭기의 게이트와 상기 제1 보조 CS 증폭기의 게이트가 서로 단락된 입력노드에 연결되며, 입력에 대한 임피던스 매칭을 제공하기 위한 하나의 입력 매칭부를 더 포함할 수 있다.According to an exemplary embodiment, the power amplifier of the parallel cascode configuration (PCC) is connected to an output node where the drain of the first main CG amplifier and the drain of the first auxiliary CG amplifier are shorted together, An output matching unit for providing impedance matching to the output matching unit; And an input matching unit connected to an input node where a gate of the first main CS amplifier and a gate of the first auxiliary CS amplifier are shorted to each other and to provide impedance matching to an input.

예시적인 실시예에 따르면, 상기 병렬 캐스코드 구성(PCC)의 전력증폭기는, 각각은 캐스코드 연결된 제2 보조 CS 증폭기와 제2 보조 CG 증폭기를 포함하며, 상기 제2 보조 CS 증폭기와 상기 제2 보조 CG 증폭기는 서로 간 및 상기 메인 캐스코드 증폭부에 대하여 상기 제1 보조 캐스코드 증폭부와 동일한 연결관계를 갖는 적어도 한 개의 제2 보조 캐스코드 증폭부를 더 포함할 수 있다. 상기 제1 보조 캐스코드 증폭부와 상기 적어도 한 개 이상의 제2 보조 캐스코드 증폭부는 복수 개의 보조 증폭 경로를 구성하도록 서로 연결될 수 있다.According to an exemplary embodiment, the power amplifier of the parallel cascode configuration (PCC) comprises a second auxiliary CS amplifier and a second auxiliary CG amplifier, each of which is cascode-connected, wherein the second auxiliary CS amplifier and the second The auxiliary CG amplifier may further include at least one second auxiliary cascode amplifier having a same connection relationship with the first auxiliary cascode amplifier with respect to the main cascode amplifier. The first auxiliary cascode amplification unit and the at least one second auxiliary cascode amplification unit may be connected to form a plurality of auxiliary amplification paths.

예시적인 실시예에 따르면, 상기 제1 보조 캐스코드 증폭부의 상기 제1 보조 CS 증폭기 및 상기 적어도 한 개의 제2 보조 캐스코드 증폭부의 상기 제2 보조 CS 증폭기의 바디들은 소스와 연결되지 않고 분리되어 있어, 상기 바디들에는 서로 독립적인 별도의 바이어스 전압들이 인가될 수 있다.According to an exemplary embodiment, the bodies of the first sub-CS amplifier of the first sub-cascode amplifier and the second sub-CS amplifier of the at least one second sub-cascode amplifier are disconnected without being connected to the source , Separate bias voltages independent of each other may be applied to the bodies.

예시적인 실시예에 따르면, 상기 병렬 캐스코드 구성(PCC)의 전력증폭기는, 상기 제1 메인 CG 증폭기의 드레인과 상기 제1 보조 CG 증폭기 및 상기 제2 보조 CG 증폭기의 드레인들이 서로 단락된 출력노드에 연결되며, 증폭된 출력에 대한 임피던스 매칭을 제공하기 위한 하나의 출력 매칭부; 및 상기 제1 메인 CS 증폭기의 게이트와 상기 제1 보조 CS 증폭기 및 상기 제2 보조 CS 증폭기의 게이트가 서로 단락된 입력노드에 연결되며, 입력에 대한 임피던스 매칭을 제공하기 위한 하나의 입력 매칭부를 더 포함할 수 있다.According to an exemplary embodiment, the power amplifier of the parallel cascode configuration (PCC) comprises a first main CG amplifier and a second main CG amplifier, wherein the drain of the first main CG amplifier and the drains of the first and second auxiliary CG amplifiers are short- An output matching unit coupled to the output of the amplifier and providing impedance matching to the amplified output; And an input matching unit connected to an input node where the gates of the first main CS amplifier and the first auxiliary CS amplifier and the second auxiliary CS amplifier are shorted together and to provide impedance matching to the input, .

예시적인 실시예에 따르면, 상기 메인 캐스코드 증폭부는 차동 메인 캐스코드 증폭부의 형태로 제공되고, 상기 제1 보조 캐스코드 증폭부는 차동 제1 보조 캐스코드 증폭부의 형태로 제공될 수 있다.According to an exemplary embodiment, the main cascode amplifier may be provided in the form of a differential main cascode amplifier, and the first auxiliary cascode amplifier may be provided in the form of a differential first auxiliary cascode amplifier.

예시적인 실시예에 따르면, 상기 병렬 캐스코드 구성(PCC)의 전력증폭기는, 상기 차동 메인 캐스코드 증폭부와 상기 차동 제1 보조 캐스코드 증폭부 각각의 두 입력노드에 연결되어, 차동 입력쌍에 대한 임피던스 매칭을 제공하기 위한 입력 매칭부; 및 상기 차동 입력쌍의 증폭된 출력에 대한 임피던스 매칭을 제공하기 위한 출력 매칭부를 더 포함할 수 있다.According to an exemplary embodiment, the power amplifier of the parallel cascode configuration (PCC) is connected to two input nodes of the differential main cascode amplification section and the differential first auxiliary cascode amplification section, respectively, An input matching unit for providing impedance matching to the input signal; And an output matching unit for providing impedance matching to the amplified output of the differential input pair.

예시적인 실시예에 따르면, 상기 입력 매칭부와 상기 출력 매칭부는 단일 신호의 입출력을 차동 신호의 입출력으로 바꿔주는 BALUN(Balanced to Unbalanced) 구조의 변압기일 수 있다.According to an exemplary embodiment, the input matching unit and the output matching unit may be a BALUN (Balanced to Unbalanced) structure transforming input and output of a single signal into input and output of a differential signal.

예시적인 실시예에 따르면, 상기 메인 캐스코드 증폭부는 차동 메인 캐스코드 증폭부의 형태로 제공되고, 상기 제1 보조 캐스코드 증폭부 및 상기 적어도 한 개의 제2 보조 캐스코드 증폭부는 각각 차동 보조 캐스코드 증폭부의 형태로 제공될 수 있다.According to an exemplary embodiment, the main cascode amplification unit is provided in the form of a differential main cascode amplification unit, and the first and second at least one second sub- May be provided in a negative form.

CMOS 소자를 이용한 전력증폭기의 설계에서 널리 사용되고 있는 캐스코드 구조의 전력 증폭기에서, 바이어스 및 PVT에 민감하지 않으면서도 CMOS 전력 증폭기의 선형성을 크게 향상시키는 방법을 제안한다. In this paper, we propose a method to improve the linearity of a CMOS power amplifier without being sensitive to bias and PVT in a power amplifier with a cascode structure widely used in the design of a power amplifier using a CMOS device.

본 발명에 따른 PCC 구조를 가지는 선형 PA는 종래의 PA에 비해 크게 개선된 선형성을 가질 뿐만 아니라 특히 크게 향상된 안정성을 갖는다. 본 발명에 따른 PA는 향상된 안정성으로 인해 실제로 상용화 하는 데 매우 유리하다. The linear PA having the PCC structure according to the present invention not only has greatly improved linearity compared to the conventional PA but also has greatly improved stability. The PA according to the present invention is very advantageous for practical commercialization due to its improved stability.

본 발명에 따른 PA는 응용하기에도 매우 간단한 구조이고, 집적화에 매우 용이한 구조이기 때문에 시장의 경쟁력의 측면에서 유리하다. The PA according to the present invention has a very simple structure for application and is very easy to integrate, which is advantageous in terms of competitiveness of the market.

본 발명에 따른 전력 증폭기 기술은 주파수에 상관없이 적용될 수 있어, 그 적용범위가 광범위하다. The power amplifier technology according to the present invention can be applied regardless of the frequency, and its application range is wide.

또한, 본 발명에 따른 PA 구조는 저전력에서 직류 전력의 소모도 줄일 수 있는 구조이다. Also, the PA structure according to the present invention is a structure that can reduce the consumption of DC power at low power.

도 1은 CS(common source)와 CG(common gate)가 적층된 다중게이트 트랜지스터(multi-gated transistor: MGTR) 캐스코드 구조의 PA의 회로 구성을 도시한다.
도 2는 본 발명의 일 실시예에 따른 PCC 구조 PA의 회로 구성을 예시한다.
도 3은 하나의 메인 증폭 경로와 복수의 보조 증폭 경로가 병렬로 결합된 다중 보조증폭형 PCC 구조 PA의 회로 구성을 예시한다.
도 4는 본 발명의 예시적인 일 실시예에 따른 PCC 구조를 가지는 차동 PA의 회로도를 예시한다.
도 5의 (A)~(D)는 도 4의 PCC 구조의 차동 PA(100)를 적용하였을 때 선형성 향상 결과를 나타내는 그래프이다.
도 6은 도 1의 MGTR 캐스코드 PA와 도 4의 PCC 구조의 차동 PA 간의 제3차 상호 변조 왜곡(intermodulation distortion: IMD3)을 통해 선형성에 관한 성능을 비교하기 위한 시뮬레이션 결과를 나타낸다.
도. 7은 도 1의 MGTR 캐스코드 PA와 도 4의 PCC 구조의 차동 PA 간의 안정성 차이를 설명하는 원리를 나타내는 도면이다.
도 8은 도 1의 MGTR 캐스코드 PA와 도 4의 PCC 구조의 차동 PA를 적용하였을 때 PVT 변화에 관한 시뮬레이션 결과를 나타낸다.
도 9는 선형화를 위한 보조 증폭기의 바이어스에 대한 PA의 안정성을 도 1의 MGTR 캐스코드 PA와 도 4의 PCC 구조의 차동 PA 간에 비교한 결과를 보여준다.
도 10 은 도 4의 PCC 구조 차동 PA 회로를 실제 제작한 칩의 마이크로사진이다.1 shows a circuit configuration of a PA having a multi-gated transistor (MGTR) cascode structure in which a common source (CS) and a common gate (CG) are stacked.
2 illustrates a circuit configuration of a PCC structure PA according to an embodiment of the present invention.
3 illustrates a circuit configuration of a multiple auxiliary amplification type PCC structure PA in which one main amplification path and a plurality of auxiliary amplification paths are coupled in parallel.
4 illustrates a circuit diagram of a differential PA having a PCC structure in accordance with an exemplary embodiment of the present invention.
5A to 5D are graphs showing the linearity improvement results when the differential PA 100 of the PCC structure of FIG. 4 is applied.
6 shows a simulation result for comparing performance with respect to linearity through third order intermodulation distortion (IMD3) between the MGTR cascode PA of Fig. 1 and the differential PA of the PCC structure of Fig.
Degree. 7 is a diagram showing a principle for explaining the stability difference between the MGTR cascade PA of FIG. 1 and the differential PA of the PCC structure of FIG.
FIG. 8 shows a simulation result of the PVT change when the MGTR cascode PA of FIG. 1 and the differential PA of the PCC structure of FIG. 4 are applied.
FIG. 9 shows the comparison of the stability of the PA with respect to the bias of the auxiliary amplifier for linearization between the MGTR cascode PA of FIG. 1 and the differential PA of the PCC structure of FIG.
10 is a microphotograph of a chip on which the PCC structure differential PA circuit of FIG. 4 is actually manufactured.

이하에서는 첨부한 도면을 참조하면서 본 발명의 구체적인 실시예들에 관해 설명하기로 한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

일반적으로, PA에 있어서 높은 선형성과 높은 효율 사이에는 트레이드오프(trade-off) 관계가 있다. 높은 효율을 가지는 선형 PA를 설계하는 것은 쉽지 않다. 하지만 이 두 가지를 동시에 만족하는 것은 중요하다. 선형 PA의 성능을 평가하는 주요 지표로는 크게 선형 특성을 만족시키는 지점까지의 최대 출력 전력(최대선형출력)과 최대 효율, 그리고 출력 전력에서 백-오프(back-off)시킨 지점에서의 효율이 있다. PA의 설계 시 이들을 고려할 필요가 있다. Generally, there is a trade-off relationship between high linearity and high efficiency in PA. It is not easy to design a linear PA with high efficiency. But it is important to satisfy both of these at the same time. The main indicators for evaluating the performance of a linear PA are the maximum output power (maximum linear output) and maximum efficiency to the point where the linear characteristics are satisfied, and the efficiency at the back-off point of the output power have. These need to be considered when designing PAs.

무선 단말기용 CMOS PA는 HBT에 비해 낮은 항복전압 특성을 갖는다. 이 특성으로 인하여 일반적으로 두 개의 트랜지스터를 쌓은 캐스코드(cascode) 구조의 증폭기 형태로 구현될 수 있다. CMOS 공정의 특성으로 인하여 CMOS 전력증폭기는 성능(선형성과 효율)의 측면에서 그리 좋지는 않다. CMOS 캐스코드 PA의 성능 향상을 위해 여러 가지 시도들이 있는데, 그 중 특히 PA를 구성하는 파워 셀(power cell)에 관한 많은 연구가 이루어지고 있다. PA의 선형성 향상을 위해 PA의 파워 셀을 2개 또는 그 보다 많은 수로 나누어 증폭기의 서로 다른 특성을 결합하여 비선형성을 상쇄시킬 수 있다. 그런데 이 기술은 각종 바이어스 혹은 PVT에 매우 민감한 특성을 가지고 있어 제품화 및 상용화로의 접근 시 문제가 될 수 있다. CMOS PAs for wireless terminals have lower breakdown voltage characteristics than HBTs. Due to this characteristic, it can be implemented in the form of an amplifier of a cascode structure in which two transistors are stacked. Due to the nature of the CMOS process, CMOS power amplifiers are not very good in terms of performance (linearity and efficiency). There are various attempts to improve the performance of the CMOS cascode PA. Especially, a lot of studies have been made on the power cell constituting the PA. To improve the linearity of the PA, the power cells of the PA can be divided into two or more power cells to combine the different characteristics of the amplifier to compensate for the non-linearity. However, this technology is very susceptible to various biases or PVT, which can be a problem when approaching commercialization and commercialization.

PA의 선형성 향상을 위한 다른 방법으로, CS(common source) 증폭기와 CG(common gate) 증폭기가 적층(stack)되어 있는 캐스코드 구조의 PA로 설계할 수 있다. 이러한 구조의 PA는 예컨대 CS 증폭기가 2개로 나누어져 있는 형태, 또는 CG 증폭기가 2개로 나누어져 있는 형태로 설계될 수 있다. 2개의 CS 증폭기 또는 2개의 CG 증폭기가 각각 나누어져 있기 때문에 캐스코드의 중간 노드 즉, 2개의 CS 증폭기의 드레인 노드 또는 2개의 CG 증폭기의 소스 노드는 하나로 묶이게 된다. Another way to improve the linearity of the PA is to design a PA with a cascode structure in which a CS (common source) amplifier and a CG (common gate) amplifier are stacked. The PA having such a structure can be designed, for example, in a form in which the CS amplifier is divided into two, or in a form in which the CG amplifier is divided into two. Since the two CS amplifiers or the two CG amplifiers are respectively divided, the intermediate node of the cascode, that is, the drain node of two CS amplifiers or the source nodes of two CG amplifiers are bundled together.

이와 같이 CS 증폭기를 나누어서 선형성을 향상시키는 방법과 CG 증폭기를 나누어서 선형성을 향상시키는 방법을 동시에 적용하면, 선형성을 최대로 향상시킬 수 있는 구조를 얻을 수 있다. 도 1은 이런 구조로 설계된 MGTR 캐스코드 PA(10)를 예시한다. 도 1의 MGTR 캐스코드 PA(10)는 아랫단의 두 개의 MOSFET(M_M1과 M_A1)이 두 개의 CS 증폭기를 구성하고, 그 윗단의 두 MOSFET(M_M2과 M_A2)이 두 개의 CG 증폭기를 구성하며, 이들 CS 증폭기 쌍과 CG 증폭기 쌍은 스택되어(stacked) MGTR 캐스코드 구조의 PA를 구성한다. CS 증폭기 쌍의 두 드레인 노드는 하나로 묶여 있고, 동시에 CG 증폭기 쌍의 두 소스 노드도 하나로 묶여 있다. 또한, CS 증폭기 쌍과 CG 증폭기 쌍의 중간 노드가 서로 연결되어 있다. When the method of improving the linearity by dividing the CS amplifier and the method of improving the linearity by dividing the CG amplifier are applied at the same time, a structure capable of maximizing the linearity can be obtained. Figure 1 illustrates an MGTR cascode PA 10 designed with such a structure. The MGTR cascade PA 10 of FIG. 1 is configured such that the lower two MOSFETs M _M1 and M _A1 constitute two CS amplifiers and the upper two MOSFETs M _M2 and M _{A2 form} two CG amplifiers These CS amplifier pairs and CG amplifier pairs are stacked to form the PA of the MGTR cascode structure. The two drain nodes of the CS amplifier pair are tied together, while the two source nodes of the CG amplifier pair are tied together. Also, the intermediate nodes of the CS amplifier pair and the CG amplifier pair are connected to each other.

이러한 PA의 회로 구조는 선형성은 크게 향상시키는 장점을 갖는다. 하지만, 다음과 같은 몇 가지 단점도 있다. The circuit structure of such a PA has the advantage of greatly improving the linearity. However, there are some disadvantages as well.

첫째, 2개로 나누어진 CS 증폭기(M_M1, M_A1)를 제어하는 바이어스는 V_{G1_M}, V_{G1_A}과 같다. V_{G1_M}은 주(main) 증폭기(M_M1)의 바이어스로서, Class-AB로 동작할 수 있도록 바이어스 된다. V_{G1_A}는 선형화를 위한 보조 증폭기(M_A1)의 바이어스로서, Class-C로 동작할 수 있도록 바이어스 된다. 즉, CS 증폭기(M_M1, M_A1)의 게이트 바이어스(V_{G1_M}, V_{G1_A})로 선형성 향상 정도가 결정된다. 특히, CS 증폭기(M_M1, M_A1)의 게이트 바이어스(V_{G1_M}, V_{G1_A})로는 0.01V(수십 mV)의 변화에도 PA의 성능을 크게 변화시키기 때문에 안정성 측면에서 매우 좋지 않다. First, the bias for controlling the CS amplifier (M _M1, M _A1) is divided into two is shown in _{G1_M} V, V _{G1_A.} V _{G1_M} is the bias of the main amplifier M _M1 and is biased to operate in Class-AB. V _{G1_A} is the bias of the auxiliary amplifier (M _A1 ) for linearization and is biased to operate in Class-C. That is, the degree of linearity improvement is determined by the gate biases V _{G1_M} and V _{G1_A of the} CS amplifiers M _M1 and M _A1 . In particular, the gate bias (V _{G1_M} , V _{G1_A} ) of the CS amplifiers (M _M1 , M _A1 ) is not very stable in terms of stability because it greatly changes the performance of the PA even at 0.01 V (tens of mV).

둘째, 보조 증폭기(M_A1)의 Class-C 동작은 PA의 고 출력 영역에서만 선형화 효과를 나타낸다. 저 출력 및 중간 출력 영역에서는 선형화 효과가 미미하다. Second, the Class-C operation of the auxiliary amplifier (M _A1 ) shows a linearizing effect only in the high output region of the PA. The linearization effect is insignificant in the low output and intermediate output regions.

셋째, 2개의 게이트로 나누어진 구조여서, 입력이 이 2개의 게이트에 잘 배분되어야 하기 때문에 이를 구성하는 입력 매칭부의 회로가 복잡해질 수 있다. 더 많이 나눌수록 더욱 더 복잡해진다. Third, because the structure is divided into two gates, the input must be well distributed to the two gates, so that the circuit of the input matching unit constituting the two gates can be complicated. The more we divide, the more complex it becomes.

넷째, 2개 혹은 3개로 나누어진 CG 증폭기(M_M2과 M_A2)를 제어하는 바이어스는 V_{G2_M}와 V_{G2_A}이다. 캐스코드 증폭기의 중간노드가 서로 묶여있기 때문에, 두 바이어스 V_{G2_M}과 V_{G2_A} 중 하나의 바이어스가 낮아지거나 높아질 경우, 트랜지스터 M_M2와 트랜지스터 M_A2의 동작이 영향을 받게 된다. 달리 말하면, 묶여 있는 노드 때문에 CG 증폭기를 구성하는 두 트랜지스터 (M_M2와 M_A2)가 서로 의존하면서 동작을 하게 되고, 자율성을 잃게 된다. 그로 인해 두 바이어스 V_{G2_M}과 V_{G2_A}의 변화에 따라서 PA의 성능이 크게 변화하고 안정성 측면에서 매우 좋지 않다. Fourth, the biases that control two or three CG amplifiers (M _M2 and M _A2 ) are V _{G2_M} and V _{G2_A} . Since the intermediate nodes of the cascode amplifiers are tied together, if the bias of either of the two vias V _{G2_M} and V _{G2_A} is low or high, the operation of the transistors M _M2 and M _A2 will be affected. In other words, because of the tied node, the two transistors (M _M2 and M _A2 ) that make up the CG amplifier operate dependent on each other and lose autonomy. As a result, the performance of the PA changes greatly depending on the change of the two biases V _{G2_M} and V _{G2_A} , and the stability is not very good.

이와 같은 단점들 때문에, 도 1의 MGTR 캐스코드 PA(10)의 구조는 어떠한 특정 값에서 선형성을 크게 향상시켜 줄 수 있지만, 그 값에서 변화하게 될 경우 PA의 성능을 보장하기 어려운 측면이 있어 불안정한 성능을 나타낼 수 있다. 또한, 선형화 효과도 전체 출력 영역에서 고르게 나타나는 것이 아니라, 특정 영역(고 출력 영역)에서만 나타난다. 게다가, 일반적인 매칭회로가 아닌 별도의 추가적인 매칭회로를 필요로 한다. 이는 더 큰 선형성 효과를 위해 증폭기를 더 많이 나눌 경우 더 큰 복잡성을 야기할 수 있다는 것을 의미한다.Because of these drawbacks, the structure of the MGTR cascode PA 10 of FIG. 1 can greatly improve linearity at any particular value, but it is difficult to ensure the performance of the PA when the value is changed from that value, Performance. Also, the linearization effect does not appear evenly in the entire output region, but only in a specific region (high output region). In addition, it requires an additional matching circuit that is not a general matching circuit. This means that more division of the amplifier for greater linearity effects can lead to greater complexity.

MGTR 캐스코드 PA(10)의 장점을 살리면서 그것의 단점들을 해소하기 PA의 회로 구조의 개선이 요구된다. 이를 위해, PCC 구조를 갖는 PA가 제공될 수 있다. 도 2에는 본 발명의 일 실시예에 따른 PCC 구조의 PA(100)의 회로 구성이 예시되어 있다. It is required to improve the circuit structure of the PA to take advantage of the MGTR cascode PA 10 while solving its drawbacks. To this end, a PA having a PCC structure can be provided. 2 illustrates a circuit configuration of a PA 100 of a PCC structure according to an embodiment of the present invention.

예시된 PCC 구조 PA(100)는 메인(main) 증폭 경로를 구성하는 메인 캐스코드 증폭부(110)와 보조(Auxiliary) 증폭 경로를 구성하는 보조 캐스코드 증폭부(120)를 포함한다. 메인 캐스코드 증폭부(110)는 메인 CS 증폭기(M_M1)와 메인 CG 증폭기(M_M2)를 포함하며, 그 메인 CS 증폭기(M_M1)의 드레인과 메인 CG 증폭기(M_M2)의 소스는 서로 묶여서(단락되어) 캐스코드 연결(cascoded)을 이룬다. 보조 캐스코드 증폭부(120)는 보조 CS 증폭기(M_A1)와 보조 CG 증폭기(M_A2)를 포함하며, 그 CS 증폭기(M_A1)의 드레인과 CG 증폭기(M_A2)의 소스가 서로 단락되어 캐스코드 연결을 이룬다. PCC 구조 PA(100)는 메인 캐스코드 증폭부(110)의 중간노드(V_{S2_M}) (즉, 메인 CS 증폭기(M_M1)의 드레인과 메인 CG 증폭기(M_M2)의 소스 간의 단락 노드)와 보조 캐스코드 증폭부(120)의 중간노드(V_{S2_A})(즉, CS 증폭기(M_A1)의 드레인과 CG 증폭기(M_A2)의 소스 간의 단락노드)가 서로 단락되지 않고 분리되어 있다.The illustrated PCC structure PA 100 includes a main cascode amplifying unit 110 constituting a main amplifying path and an auxiliary cascode amplifying unit 120 constituting an auxiliary amplifying path. The main cascode amplifying unit 110 includes a main CS amplifier M _M1 and a main CG amplifier M _M2 . The drains of the main CS amplifier M _M1 and the sources of the main CG amplifier M _M2 are connected to each other It is cascaded to be cascaded. The auxiliary cascode amplifying unit 120 includes an auxiliary CS amplifier M _A1 and an auxiliary CG amplifier M _A2 and the drain of the CS amplifier M _A1 and the source of the CG amplifier M _A2 are short- A cascode connection is established. The PCC structure PA 100 is connected to an intermediate node V _{S2_M} of the main cascode amplifier 110 (i.e., a short circuit between the drain of the main CS amplifier M _M1 and the source of the main CG amplifier M _M2 ) The intermediate node V _{S2_A} of the cascode amplifying unit 120 (that is, the node between the drain of the CS amplifier M _A1 and the source of the CG amplifier M _A2 ) is isolated without being short-circuited.

메인 캐스코드 증폭부(110)의 메인 CG 증폭기(M_M2)의 드레인과 보조 캐스코드 증폭부(120)의 보조 CG 증폭기(M_A2)의 드레인이 서로 단락된다(shorted). 그 단락 드레인으로 된 출력노드(142)를 통해 증폭된 출력이 얻어질 수 있다. 또한, 메인 캐스코드 증폭부(110)의 CS 증폭기(M_M1)와 보조 캐스코드 증폭부(120)의 CS 증폭기(M_A1)의 게이트가 서로 단락된다. 그 단락 노드(132)는 PCC 구조 PA(100)의 단일 입력노드로 제공된다. 그 단일 입력노드(132)에는 게이트 바이어스(V_G1)가 입력될 수 있다. 이렇게, 입력노드(132)와 출력노드(142)에 대하여 메인 캐스코드 증폭부(110)와 보조 캐스코드 증폭부(120)가 서로 나란한(parallel) 배치를 이룬다. The drain of the main CG amplifier M _M2 of the main cascode amplifier 110 and the drain of the auxiliary CG amplifier M _A2 of the auxiliary cascode amplifier 120 are shorted together. The amplified output can be obtained through the output node 142 which is a short-circuited drain thereof. The CS amplifier M _M1 of the main cascode amplifier 110 and the gate of the CS amplifier M _A1 of the auxiliary cascode amplifier 120 are short-circuited. The shorting node 132 is provided as a single input node of the PCC structure PA 100. A gate bias V _G1 may be input to the single input node 132. Thus, the main cascode amplifier 110 and the auxiliary cascode amplifier 120 are arranged in parallel with respect to the input node 132 and the output node 142.

PCC 구조 PA(100)는, 그 출력노드(142)에 연결되어 그 증폭된 출력에 대한 임피던스 매칭을 제공하기 위한 출력 매칭부(140)를 더 포함할 수 있다. 이를 통해 증폭된 전력(RF_OUT)이 출력될 수 있다. 또한, PCC 구조 PA(100)는, 그 단일 입력노드(132)에 연결되어 입력(RF_IN)에 대하여 임피던스 매칭을 제공하기 위해 위한 입력 매칭부(130)를 더 포함할 수 있다. 그 입력 매칭부(130)를 통해 입력(RF_IN)이 인가될 수 있다. The PCC architecture PA 100 may further include an output matching unit 140 coupled to its output node 142 for providing impedance matching to the amplified output. This allows the amplified power (RF _OUT ) to be output. The PCC architecture PA 100 may further include an input matching unit 130 coupled to the single input node 132 for providing impedance matching to the input RF _IN . The input RF _IN may be applied through the input matching unit 130.

또한, 일 실시예에 따르면, PCC 구조의 PA(100)는 선형화를 위한 바이어스로서 게이트 대신 바디를 이용하는 구조를 가질 수 있다. 이를 위한 일 예로서, 보조 캐스코드 증폭부(120)의 CS 증폭기(M_A1)의 바디 노드는 접지되어 있는 소스와 연결되지 않고 분리되어 있다. 그 CS 증폭기(M_A1)의 바디 노드에는 게이트 바이어스(V_G1)과는 독립적인 별도의 바이어스 전압(V_{B1_A})이 인가될 수 있다. 반면에, 메인 CS 증폭기(M_M1)의 소스와 바디는 서로 연결되어 접지될 수 있다. 또한 메인 CG 증폭기(M_M2)와 보조 CG 증폭기(M_A2) 각각은 바디와 소스가 서로 연결될 수 있다.Also, according to one embodiment, the PA 100 of the PCC architecture may have a structure that uses a body instead of a gate as a bias for linearization. For example, the body node of the CS amplifier M _A1 of the auxiliary cascode amplifier 120 is disconnected from the grounded source. A separate bias voltage V _{B1_A} independent of the gate bias V _G1 may be applied to the body node of the CS amplifier M _A1 . On the other hand, the source and body of the main CS amplifier M _M1 can be connected to ground. In addition, the main CG amplifier M _M2 and the auxiliary CG amplifier M _A2 can be connected to each other, respectively.

CMOS 전력 증폭기에서 일반적으로 사용되는 캐스코드 증폭기는, CS 전력 증폭기에 비해, 낮은 항복전압을 가지는 CMOS 소자의 단점을 극복하여 PA의 큰 스윙을 견딜 수 있게 한다. 또한, 밀러 효과(Miller effect)를 줄이고, PA의 이득을 증가시키고, 입력과 출력 사이의 분리(isolation) 특성을 더 좋게 해준다.The cascode amplifiers commonly used in CMOS power amplifiers overcome the disadvantages of CMOS devices with lower breakdown voltages, as compared to CS power amplifiers, to withstand the large swings of the PA. It also reduces the Miller effect, increases PA gain, and improves isolation between input and output.

도 2에 예시된 PCC 구조의 PA(100)는 도 1의 MGTR 캐스코드 PA(10)와는 구조적으로 다음과 같은 차이점을 갖는다. 첫 번째 차이점은 두 캐스코드 증폭부(110, 120)의 중간 노드(V_{S2_M}, V_{S2_A})가 서로 묶이지 않고 분리되어 있는 점이다. 이런 구조를 채택함으로써, 그 두 중간 노드(V_{S2_M}, V_{S2_A})를 서로 묶음으로써 발생하는 단점을 해소할 수 있다. 즉, 중간 노드(V_{S2_M}, V_{S2_A})가 분리되어 있기 때문에, 메인 및 보조 CG 증폭기(M_M2, M_A2)의 두 바이어스(V_{G2_M}과 V_{G2_A}) 중 어느 하나가 낮아지거나 높아지더라도, 그러한 바이어스(V_{G2_M},V_{G2_A})의 변화에 둔감하고, 메인 및 보조 CG 증폭기(M_M2, M_A2)는 서로 간에 자율성이 확보되어 각각 독립적으로 동작할 수 있게 된다. 따라서 메인 및 보조 CG 증폭기(M_M2, M_A2)의 두 바이어스(V_{G2_M}과 V_{G2_A})가 크게 변화해도 PA의 성능에 거의 영향을 주지 않게 되어 안정성이 크게 향상될 수 있다.The PA 100 of the PCC structure illustrated in FIG. 2 is structurally different from the MGTR cascode PA 10 of FIG. 1 in the following manner. The first difference is that the intermediate nodes V _{S2_M} and V _{S2_A} of the two cascode amplifying units 110 and 120 are isolated from each other. By adopting such a structure, it is possible to solve the drawbacks caused by bundling the two intermediate nodes V _{S2_M} and V _{S2_A} . That is, since the intermediate nodes V _{S2_M} and V _{S2_A} are separated, even if either of the two vias V _{G2_M} and V _{G2_A} of the main and auxiliary CG amplifiers M _M2 and M _A2 becomes low or high, (V _{G2_M} , V _{G2_A} ), and the main and auxiliary CG amplifiers M _M2 and M _A2 are assured of autonomy with each other and can operate independently of each other. Therefore, even if the two vias (V _{G2_M} and V _{G2_A} ) of the main and auxiliary CG amplifiers (M _M2 and M _A2 ) change greatly, the performance of the PA is hardly affected and the stability can be greatly improved.

나머지 한 가지 차이점은 도 1의 PA(10)의 입력은 2개 이상(V_{G1_M}, V_{G1_A})인데 비해, 도 2의 PA(100)는 하나의 입력노드(132)만을 가지며 입력과 관계없는 바디 노드(V_{B1_A})를 추가적으로 갖는다는 점이다. 이런 구조를 채택함으로써, 다음과 같은 여러 가지 장점을 얻을 수 있다.The remaining difference is input to the PA (10) of Figure 1 is two or more (V _{G1_M,} V _{G1_A),} compared to, PA (100) of Figure 2 has only a single input node 132 that are independent of the input body Node V _{B1_A} . By adopting such a structure, the following advantages can be obtained.

첫 번째 장점으로, 도 2의 PCC 구조의 PA(100)는 하나의 입력 노드(132)만을 가지는 구조이므로, 입력 매칭부(130) 또한 1개만 제공하여도 충분하다. 2개(혹은 다수)의 입력을 위한 복잡한 매칭부의 회로를 구성할 필요가 없으므로 매칭부의 구조가 간단해질 수 있다는 점이다. 출력 매칭부(140)도 하나의 출력노드(142)에 1개만 제공될 수 있다.As a first advantage, since the PA 100 of the PCC structure of FIG. 2 has only one input node 132, it is sufficient to provide only one input matching unit 130 as well. The structure of the matching unit can be simplified since there is no need to construct a circuit of a complicated matching unit for inputting two (or a plurality of) units. Only one output matching unit 140 may be provided for one output node 142.

두 번째 장점으로는, PCC 구조의 PA(100)는 선형화를 위한 바이어스로 게이트 대신 입력과 관계없는 바디 노드(V_{B1_A})를 채용함으로써 변화에 둔감하다는 점이다. 선형화를 위해 사용된 보조 증폭기(M_A1)의 바디 바이어스 전압(V_{B1_A})이 크게 변화해도, 예컨대 0.1V 이상의 변화에도 PA(100)의 성능에 거의 영향을 주지 않아 안정성이 향상될 수 있다. 이의 근거를 구체적으로 설명하면 다음과 같다.A second advantage is that the PA 100 of the PCC structure is insensitive to change by employing a body node (V _{B1 - A} ) independent of the input instead of the gate as a bias for linearization. Even if the body bias voltage V _{B1_A} of the auxiliary amplifier M _A1 used for linearization greatly changes, the stability of the PA 100 can be improved without affecting the performance of the PA 100 even when the variation is, for example, 0.1 V or more. The reason for this is as follows.

MOSFET에서 바디효과(Body Effect)는 소스-바디 전압의 변화에 의한 문턱 전압(V_TN)의 변화를 기술하며, 아래의 수학식으로 근사된다. 아래 식에서,

는 영 기판 바이어스,

는 바디효과 변수,

는 표면 전압 변수이다.In a MOSFET, the body effect describes a change in the threshold voltage (V _TN ) due to a change in the source-body voltage, and is approximated by the following equation. In the equation below,

Lt; RTI ID = 0.0 > bias,

Is a body effect variable,

Is the surface voltage variable.

[수학식 1][Equation 1]

문턱전압(V_TN)은 소스-바디 전압(V_SB)에 비례하는 관계의 함수이다. 바디 전압(V_{B1_A})이 높을 때 CS 보조 증폭기(M_A1)의 문턱전압(V_TN)은 낮고, 바디 전압(V_{B1_A})이 낮을 때 CS 보조 증폭기(M_A1)의 문턱전압(V_TN)은 높다. 메인과 보조 캐스코드 증폭기(110, 120)의 CS 증폭기(M_M1, M_A1)의 소스가 접지되어 있는 PCC 구조 PA(100)에서, 메인 증폭기(M_M1)의 소스는 바디와 묶여 접지되어 있기 때문에 바디 효과가 없지만(이유: V_SB=0[V]이면 V_TN=V_TO), CS 보조 증폭기(M_A1)는 음의 바디 전압을 이용하므로 메인 CS 증폭기(M_M1)에 비해 문턱 전압이 높다. 동일한 게이트 바이어스(V_G1) 조건에서 보조 CS 증폭기(M_A1)는 상대적으로 문턱전압이 높기 때문에, 직류 전류가 더 작게 흐른다. Class-A에서 Class-C로 갈수록 직류 전류가 적게 흐른다. 따라서 메인 캐스코드 증폭부(110)의 CS 증폭기(M_M1)가 class-AB로 바이어스 될 수 있고, 보조 캐스코드 증폭부(120)의 CS 증폭기(M_A1)가 class-B 근처에서 바이어스 될 수 있다. 즉, PCC 구조의 PA(100)는 Class-AB로 바이어스 된 메인 증폭기(M_M1)와 Class-B 근처로 바이어스 된 보조 증폭기(M_A1)로 구분되어, 서로 다른 바이어스 조건을 가지는 증폭기를 구성할 수 있다. 그리고 바디 바이어스(V_{B1_A})가 변화할 때 문턱전압(V_TN)은 소스-바디 전압(V_SB)의 제곱근에 비례하기 때문에 더욱 둔감한 특성을 가진다. 이는 게이트 바이어스(V_G1)가 아닌 바디 바이어스(V_{B1_A})를 이용하였을 때, 바이어스 변화에 대해 둔감한 특성을 얻을 수 있다는 것을 의미한다. 이러한 이론적 원리를 도 9에 나타낸 시뮬레이션 결과에서도 확인할 수 있다.The threshold voltage V _TN is a function of the relationship proportional to the source-body voltage V _SB . When higher the body voltage (V _{B1_A)} CS auxiliary amplifier (M _A1) of the threshold voltage (V _TN) is the threshold voltage (V _TN) of the CS auxiliary amplifier (M _A1), when low, and lower the body voltage (V _{B1_A)} high. In the PCC structure PA 100 in which the sources of the CS amplifiers M _M1 and M _{A1 of the} main and auxiliary cascode amplifiers 110 and 120 are grounded, the source of the main amplifier M _M1 is tied to the body and grounded (V _TN = V _TO when V _SB = 0 [V]), the CS auxiliary amplifier M _A1 uses the negative body voltage, so that the threshold voltage is lower than that of the main CS amplifier M _M1 high. Under the same gate bias ( _VG1 ) condition, the auxiliary CS amplifier (M _A1 ) has a relatively high threshold voltage, so that the direct current flows less. Less DC current flows from Class-A to Class-C. Therefore, the CS amplifier M _M1 of the main cascode amplifier 110 can be biased to the class AB and the CS amplifier M _A1 of the auxiliary cascode amplifier 120 can be biased to the class B have. That is, the PA 100 of the PCC structure is divided into a main amplifier M _M1 biased by Class-AB and an auxiliary amplifier M _A1 biased near Class-B, thereby constituting an amplifier having different bias conditions . When the body bias V _{B1_A} changes, the threshold voltage V _TN is more insensitive because it is proportional to the square root of the source-body voltage V _SB . This means that when the body bias (V _{B1 - A} ) is used instead of the gate bias (V _G1 ), a _damped characteristic can be obtained with respect to the bias change. This theoretical principle can be confirmed from the simulation results shown in Fig.

세 번째 장점은 위에서 언급한 것처럼 보조 캐스코드 증폭부(120)가 Class-C가 아닌 Class-B에 가까운 동작을 하는 특성을 가지므로, 그런 동작 특성을 통해 고출력 영역뿐만 아니라 전체 출력 영역에서 선형성을 향상시킬 수 있다는 점이다. The third advantage is that since the auxiliary cascode amplifying unit 120 operates close to Class-B, not the Class-C, as described above, the linearity is improved not only in the high output region but also in the entire output region It is possible to improve it.

PCC 구조 PA를 구성함에 있어서, 보조 증폭 경로를 복수 개로 구성할 수도 있다. 도 3은 하나의 메인 증폭 경로와 복수의 보조 증폭 경로를 포함하는 다중 보조증폭형 PCC 구조 PA(150)의 회로 구성을 예시한다.In constructing the PCC structure PA, a plurality of auxiliary amplification paths may be formed. 3 illustrates a circuit configuration of a multiple auxiliary amplification type PCC structure PA 150 including one main amplification path and a plurality of auxiliary amplification paths.

다중 보조증폭형 PCC 구조 PA(150)는 하나의 메인 증폭 경로를 구성하는 하나의 메인 캐스코드 증폭부(160)와, 복수의 보조 증폭 경로를 구성하는 다중 보조 캐스코드 증폭부(170)을 포함한다. The multiple auxiliary amplification type PCC structure PA 150 includes one main cascode amplification unit 160 constituting one main amplification path and multiple auxiliary cascode amplification units 170 constituting a plurality of auxiliary amplification paths do.

예시적인 일 실시예에 따르면, 메인 캐스코드 증폭부(160)는 도 2에 도시된 메인 캐스코드 증폭부(110)와 실질적으로 동일한 구성을 갖는다. 메인 캐스코드 증폭부(160)는 CS 메인 증폭기(M_{M_CS1})와 CG 메인 증폭기(M_{M_CG})를 포함할 수 있다. 이 두 메인 증폭기(M_{M_CS1})와 (M_{M_CG})는 메인 캐스코드 증폭부(110)의 두 메인 증폭기 (M_{M_1})과 (M_{M_2})에 각각 대응된다. CS 메인 증폭기(M_{M_CS1})의 드레인이 CG 증폭기(M_{M_CG})의 소스에 연결될 수 있다. CG 메인 증폭기(M_{M_CG})는 소스가 바디에 연결되고, CS 메인 증폭기(M_{M_CS1})의 소스는 바디에 연결되어 접지된다. According to an exemplary embodiment, the main cascode amplification unit 160 has substantially the same configuration as the main cascode amplification unit 110 shown in FIG. The main cascode amplification unit 160 may include a CS main amplifier M _{M_CS1} and a CG main amplifier M _{M_CG} . These two main amplifiers M _{M_CS} 1 and M _{M_CG} correspond to the two main amplifiers M _{M_1} and M _{M_2} of the main cascode amplifying unit 110, respectively. The drain of the CS main amplifier (M _{M_CS1)} may be connected to the source of the amplifier CG (M _{M_CG).} CG main amplifier (M _{M_CG)} in which a source is connected to the body, is connected to ground CS is the source of the main amplifier (M _{M_CS1)} is connected to the body.

다중 보조 캐스코드 증폭부(170)는 복수 개의 보조 캐스코드 증폭부(170-1, 170-2, ..., 170-N)를 포함할 수 있다. 이들 보조 캐스코드 증폭부(170-1, 170-2, ..., 170-N) 각각도 도 2에 도시된 보조 캐스코드 증폭부(120)의 구성과 실질적으로 동일하다. 즉, 제1 보조 캐스코드 증폭부(170-1)는 CS 보조 증폭기(M_{A_CS1})와 CG 보조 증폭기(M_{A_CG1})를 포함할 수 있고, CS 보조 증폭기(M_{A_CS1})의 드레인과 CG 보조 증폭기(M_{A_CG1})의 소스가 서로 연결된다. CS 보조 증폭기(M_{A_CS1})의 게이트는 CS 메인 증폭기(M_{M_CS1})의 게이트와 서로 묶여 하나의 입력노드(182)를 제공한다. CS 보조 증폭기(M_{A_CS1})의 바디는 접지되어 있는 소스와 연결되지 않고 분리되어 있어, 그 바디 노드에는 게이트 바이어스(V_G1)와는 독립적인 별도의 바이어스 전압(V_{B1_A1})이 인가될 수 있다. CG 보조 증폭기(M_{A_CG1})의 드레인은 CG 메인 증폭기(M_{M_CG})의 드레인과 하나로 묶여 하나의 출력노드(192)를 제공한다.The multiple auxiliary cascode amplifying unit 170 may include a plurality of auxiliary cascode amplifying units 170-1, 170-2, ..., and 170-N. Each of the auxiliary cascode amplifying units 170-1, 170-2, ..., and 170-N is substantially the same as the configuration of the auxiliary cascode amplifying unit 120 shown in FIG. The first auxiliary cascode amplifier 170-1 may include a CS auxiliary amplifier M _{A_CS1} and a CG auxiliary amplifier M _{A_CG1} and may be connected to the drain of the CS auxiliary amplifier M _{A_CS1} and the CG auxiliary amplifier M A - _{CG 1} ) are connected to each other. The gate of the CS auxiliary amplifier (M A - _CS1 ) is tied together with the gate of the CS main amplifier (M M - _CS1 ) to provide one input node (182). The body of the CS auxiliary amplifier M _{A_CS1} is disconnected from the grounded source and a separate bias voltage V _{B1_A1} independent of the gate bias V _G1 may be applied to the body node thereof. The drain of the auxiliary amplifier CG (M _{A_CG1)} is tied to the drain of one CG main amplifier (M _{M_CG)} provides one of the output node 192.

나머지 보조 캐스코드 증폭부들(170-2, ..., 170-N)도 제1 보조 캐스코드 증폭부(170-1)와 실질적으로 같은 구성을 갖는다. 즉, 제2 보조 캐스코드 증폭부(170-2)는 CS 보조 증폭기(M_{A_CS2})와 CG 보조 증폭기(M_{A_CG2})를 포함할 수 있고, 이 둘의 연결관계는 제1 보조 캐스코드 증폭부(170-2)의 CS 보조 증폭기(M_{A_CS1})와 CG 보조 증폭기(M_{A_CG1})의 연결관계와 동일하다. 따라서, CS 보조 증폭기(M_{A_CS2})의 바디 노드에는 게이트 바이어스(V_G1), 그리고 바이어스 전압(V_{B1_A1})과는 독립적인 별도의 바이어스 전압(V_{B1_A2})이 인가될 수 있다. N번째의 제N 보조 캐스코드 증폭부(170-N)도 마찬가지로 CS 증폭기(M_{A_CSn})와 CG 증폭기(M_{A_CGn})를 포함할 수 있고, 이 두 증폭기의 연결관계는 제1 보조 캐스코드 증폭부(170-2)의 CS 보조 증폭기(M_{A_CS1})와 CG 보조 증폭기(M_{A_CG1})의 연결관계와 동일하다. 따라서, CS 보조 증폭기(M_{A_CSn})의 바디 노드에도 별도의 독립적인 바이어스 전압(V_{B1_An})이 인가될 수 있다. The remaining sub cascode amplifiers 170-2, ..., and 170-N have substantially the same configuration as the first sub cascode amplifiers 170-1. That is, the second auxiliary cascode amplifier 170-2 may include a CS auxiliary amplifier M _{A_CS2} and a CG auxiliary amplifier M _{A_CG2} , and the two connection cascade amplifiers may be connected to a first auxiliary cascode amplifier The auxiliary connection between the CS auxiliary amplifier M _{A_CS1} and the CG auxiliary amplifier M _{A_CG1 of the} auxiliary amplifier _170-2 is the same. Therefore, a separate bias voltage (V _{B1 - A2} ) independent of the gate bias (V _G1 ) and the bias voltage (V _{B1 - A1} ) may be applied to the body node of the CS auxiliary amplifier (M A - _CS2 ). The N-th N-th auxiliary cascode amplifier 170-N may also include a CS amplifier _{M_CSn} and a CG amplifier _{M_CGn} , Is the same as the connection relation between the CS auxiliary amplifier (M A - _CS1 ) and the CG auxiliary amplifier (M A - _CG1 ) of the auxiliary amplifier ( _170-2 ). Therefore, a separate independent bias voltage (V _{B1 - An} ) may be applied to the body node of the CS auxiliary amplifier (M A - _CSn ).

이들 제1 내지 제N 보조 캐스코드 증폭부(170-1, 170-2, ..., 170-N)는 제1 내지 제N의 보조 증폭 경로를 구성하도록 입력노드(182)와 출력노드(192) 사이에 서로 나란히 연결될 수 있다.The first to Nth auxiliary cascode amplifiers 170-1 to 170-N are connected to the input node 182 and the output node 192, respectively.

다중 보조증폭형 PCC 구조 PA(150)는 또한, 입력노드(182)에 연결되어 입력에 대한 임피던스 매칭을 제공하기 위한 하나의 입력 매칭부(180)와, 출력노드(192)에 연결되어 증폭된 출력에 대한 임피던스 매칭을 제공하는 출력 매칭부(190)를 더 포함할 수 있다. 입력단(182)에는 바이어스(V_G1)이 인가될 수 있다.The multiple auxiliary amplification type PCC structure PA 150 also includes an input matching portion 180 coupled to the input node 182 for providing impedance matching to the input and a matching portion 180 coupled to the output node 192 for amplifying And an output matching unit 190 that provides impedance matching to the output. A bias V _G1 may be applied to the input terminal 182.

다중 보조증폭형 PCC 구조 PA(150)는 도 2의 PA(100)와 마찬가지로 하나의 입력노드(182)만을 가지며, 또한 입력과 관계없는 각 보조 캐스코드 증폭부(170-1, 170-2, ..., 170-N)의 CS 보조 증폭기(M_{A_CS1}, M_{A_CS2}, ..., M_{A_CSn})마다 독립적인 바이어스(V_{B1_A1},V_{B1_A2}, ..., V_{B1_An})를 인가할 수 있도록 구성된다. The multiple auxiliary amplification type PCC structure PA 150 has only one input node 182 like the PA 100 of FIG. 2, and each of the auxiliary cascode amplifiers 170-1, 170-2, configured to apply a ..., 170-N) of the auxiliary amplifier CS _{(M A_CS1, M A_CS2, ...} , independent of bias _{(V B1_A1, V B1_A2, ...} , V B1_An) each M _{A_CSn)} do.

이와 같은 구성을 갖는 다중 보조증폭형 PCC 구조 PA(150)에 따르면, 각각의 보조 증폭 경로의 바디 바이어스를 모두 다르게 설정하여 선형성 효과를 더 극대화 할 수 있다. 도 5에서의 고 출력 전력 영역에서 선형성 효과가 부족한 부분을 이 회로 구성을 통해 해결할 수 있다. 보조 증폭기가 Class-C 증폭기로도 동작하도록 바디 바이어스를 더욱 감소시키는 구성(V_{B1_A1} 에서V_{B1_An}으로 갈수록 전압 감소)을 통해 고 출력 전력 영역에서 선형성 효과를 보완할 수 있다.According to the multiple auxiliary amplification type PCC structure PA 150 having such a configuration, the body bias of each of the auxiliary amplification paths can be set differently, thereby maximizing the linearity effect. A portion lacking the linearity effect in the high output power region in Fig. 5 can be solved through this circuit configuration. The linearity effect can be compensated for in the high output power range through a configuration that further reduces the body bias (V _{B1_A1} to V _{B1_An} ) as the auxiliary amplifier also operates as a Class-C amplifier.

PCC 구조는 차동 전력증폭기에서 더욱더 큰 효과를 가질 수 있다. 도 4는 본 발명의 예시적인 일 실시예에 따른 PCC 구조를 가지는 차동 PA(200)의 회로도를 예시한다. The PCC structure can have even greater effect in differential power amplifiers. 4 illustrates a circuit diagram of a differential PA 200 having a PCC structure according to an exemplary embodiment of the present invention.

도 4에 도시된 PCC 구조의 차동 PA(200)는 제1 PCC 구조 PA(210-1)와 제2 PCC 구조 PA(210-2), 입력 매칭부(220), 그리고 출력 매칭부(230)를 포함한다. 4 includes a first PCC structure PA 210-1 and a second PCC structure PA 210-2, an input matching unit 220, and an output matching unit 230, .

예시적인 일 실시예에 따르면, 제1 PCC 구조 PA(210-1)와 제2 PCC 구조 PA(210-1)은 각각 도 2에 도시된 PCC 구조 PA(100)와 실질적으로 동일한 회로 구성을 가질 수 있다. 즉, 제1 PCC 구조 PA(210-1)와 제2 PCC 구조 PA(210-2)는 각각 CS 메인 증폭기(M_M1)와 CG 메인 증폭기(M_M2)가 캐스코드 연결되어 메인 증폭 경로를 구성하는 메인 캐스코드 증폭부(M_M1,M_M2)와, CS 보조 증폭기(M_A1)와 CG 보조 증폭기(M_A2)가 캐스코드 연결되어 보조 증폭 경로를 구성하는 보조 증폭 경로를 담당하는 보조 캐스코드 증폭부(M_A1, M_A2)를 포함한다. 제1 PCC 구조 PA(210-1)의 메인 캐스코드 증폭부(M_M1,M_M2)와 보조 캐스코드 증폭부(M_A1, M_A2)는 제1 입력노드(222a)와 제1 출력노드(232a) 사이에 메인 증폭 경로와 보조 증폭 경로를 각각 구성하도록 나란히 결합된다. 제2 PCC 구조 PA(210-2)의 메인 캐스코드 증폭부(M_M1,M_M2)와 보조 캐스코드 증폭부(M_A1, M_A2) 제2 입력단(222b)과 제2 출력단(232b) 사이에 병렬로 연결된다. According to one exemplary embodiment, the first PCC structure PA 210-1 and the second PCC structure PA 210-1 each have substantially the same circuit configuration as the PCC structure PA 100 shown in FIG. 2 . That is, the first PCC structure PA 210-1 and the second PCC structure PA 210-2 are cascade-connected to the CS main amplifier M _M1 and the CG main amplifier M _M2, respectively, The main cascode amplifying units M _M1 and M _M2 connected to the auxiliary amplifying units M ₁ and M ₂ and the CS auxiliary amplifiers M _A1 and CG A ₂ are cascode- And amplification sections M _A1 and M _A2 . The main cascode amplification units M _M1 and M _M2 and the auxiliary cascode amplification units M _A1 and M _{A2 of} the first PCC structure PA 210-1 are connected to the first input node 222a and the first output node 232a, respectively, to form a main amplification path and an auxiliary amplification path, respectively. The main cascade amplification units M _M1 and M _{M2 of} the second PCC structure PA 210-2 and the second cascode amplification units M _A1 and M _A2 between the second input stage 222b and the second output stage 232b Respectively.

이런 구성에 의해, 제1 PCC 구조 PA(210-1)와 제2 PCC 구조 PA(210-2)의 한 쌍의 메인 캐스코드 증폭부(M_M1,M_M2)는 차동 메인 캐스코드 증폭부의 형태로 제공된다. 또한 제1 PCC 구조 PA(210-1)와 제2 PCC 구조 PA(210-2)의 한 쌍의 보조 스코드 증폭부(M_A1, M_A2)도 차동 보조 캐스코드 증폭부의 형태로 제공된다.With this configuration, the pair of the main cascade amplifiers M _M1 and M _{M2 of} the first PCC structure PA 210-1 and the second PCC structure PA 210-2 are in the form of the differential main cascade amplifier . Also, a pair of auxiliary scan amplifier units M _A1 and M _{A2 of} the first PCC structure PA 210-1 and the second PCC structure PA 210-2 are provided in the form of a differential auxiliary cascode amplifier unit.

PCC 구조의 차동 PA(200)는 차동 입력쌍을 인가할 수 있도록 두 입력노드(222a, 222b)가 마련된다. 또한, 차동 증폭된 출력이 얻어질 수 있도록 두 출력노드(232a, 232b)가 마련된다. PCC 구조의 차동 PA(200)는 차동 입력쌍에 대한 임피던스 매칭을 제공하기 위한 입력 매칭부(220)와, 차동 입력쌍의 증폭된 출력에 대한 임피던스 매칭을 제공하기 위한 출력 매칭부(230)를 더 포함할 수 있다. 입력 매칭부(220)는 두 입력노드(222a, 222b)에 연결되어 임피던스 매칭된 차동 입력쌍을 차동 메인 캐스코드 증폭부와 차동 보조 캐스코드 증폭부에 제공한다. 출력 매칭부(230)는 두 출력노드(232a, 232b)에 연결되어 차동 입력쌍의 증폭된 출력을 임피던스 매칭시켜 출력한다.  The differential PA 200 of the PCC structure is provided with two input nodes 222a and 222b for applying a differential input pair. In addition, two output nodes 232a and 232b are provided so that a differential amplified output can be obtained. The differential PA 200 of the PCC structure includes an input matching unit 220 for providing impedance matching to the differential input pair and an output matching unit 230 for providing impedance matching to the amplified output of the differential input pair . The input matching unit 220 is connected to the two input nodes 222a and 222b to provide a differential input pair that is impedance matched to the differential main cascode amplification unit and the differential auxiliary cascode amplification unit. The output matching unit 230 is connected to the two output nodes 232a and 232b, and outputs the amplified output of the differential input pair by impedance matching.

입력 매칭부(220)와 출력 매칭부(230)는 변압기, 특히 단일 신호의 입출력을 차동 신호의 입출력으로 바꿔주는 BALUN(Balanced to Unbalanced) 구조의 변압기일 수 있다. BALUN 구조 변압기는 전송선 변압기(transmission line transformer)로 구현될 수 있다. The input matching unit 220 and the output matching unit 230 may be a transformer, in particular, a BALUN (Balanced to Unbalanced) structure transforming input and output of a single signal into input and output of a differential signal. The BALUN rescue transformer can be implemented as a transmission line transformer.

차동 PA는 CMOS 소자의 단점을 극복 가능하게 하는 효과적인 구조이다. 그런데 차동 PA의 경우 입력의 수가 늘어날수록 매칭부 구현의 어려움이 단일(비차동) PA에 비해서 훨씬 크다. 입력 수의 증가에 따라 매칭부의 크기가 더욱 커지며, 손실 또한 커진다. 따라서 도 1과 같이 두 개의 입력을 갖는 캐스코드 PA는 집적화에 더욱 어려움을 겪을 수 있지만, 하나의 입력을 갖는 PCC 구조의 PA 또는 이를 이용한 차동 증폭기는 집적화에 훨씬 유리하다.Differential PA is an effective structure that can overcome the shortcomings of CMOS devices. However, as the number of inputs increases in differential PA, the difficulty of matching part implementation is much larger than that of single (non-differential) PA. As the number of inputs increases, the size of the matching unit becomes larger and the loss becomes larger. Thus, the cascode PA having two inputs as shown in FIG. 1 may be more difficult to integrate, but the PA of the PCC structure having one input or the differential amplifier using the PA is more advantageous for integration.

그리고 차동 증폭기의 경우 출력(RF_OUT)에서 짝수 번째 고조파 성분들(even harmonics)이 모두 제거되는 장점은 있지만, 홀수 번째 고조파 성분들(odd harmonic)은 2배로 커지는 단점을 가지고 있다. 일반적으로 홀수 번째 고조파 성분보다 짝수 번째 고조파 성분 특히, 제2 고조파 성분(second harmonic)의 제거가 매우 중요하기 때문에 차동 증폭기 구조가 일반적으로 많이 채택된다. 그럼에도 불구하고 홀수 번째 고조파 성분들을 제거하는 것은 다른 통신 모듈과의 독립성을 보장받기 위해서 PA의 중요한 요구사항에 포함된다. 본 발명에 따른 PCC 구조의 PA(100)는 이러한 홀수 번째 고조파 성분들은 모두 제거해주기 때문에 결과적으로짝수 번째 고조파 성분과 홀수 번째 고조파 성분을 합한 모든 고조파 성분들이 제거된다는 장점을 가진다. 결국, PCC 구조를 채택한 차동 PA(200)는 모든 고조파 성분들을 제거하는 장점을 가진다.The differential amplifier has the advantage of eliminating even harmonics from the output (RF _OUT ), but odd harmonic components (odd harmonics) are twice as large. Generally, a differential amplifier structure is generally adopted because removal of an even-numbered harmonic component, especially a second harmonic component, is more important than an odd-numbered harmonic component. Nonetheless, eliminating odd harmonic components is included in the critical requirements of the PA to ensure independence from other communication modules. The PA 100 of the PCC structure according to the present invention has an advantage that all the harmonic components including the even-numbered harmonic component and the odd-numbered harmonic component are removed because the odd-numbered harmonic components are removed. As a result, the differential PA 200 employing the PCC structure has the advantage of eliminating all harmonic components.

도 4의 PCC 구조 차동 PA(200)는 도 2의 PCC 구조 PA(100)를 차동 구조로 결합한 것이다. 차동 PA를 구성함에 있어서, 도 2의 PCC 구조 PA(100) 대신에 도 3의 다중 보조증폭형 PCC 구조 PA(150)를 이용하여 구성할 수도 있음은 물론이다. 당해 기술분야의 통상의 기술자라면 도 3과 4를 기초로 다중 보조증폭형 PCC 구조 PA(150)를 이용한 차동 PA의 구성을 어렵지 않게 할 수 있을 것이므로, 여기서는 그에 관한 설명을 생략한다.The PCC structure differential PA 200 of FIG. 4 is a differential structure of the PCC structure PA 100 of FIG. It is needless to say that, in constructing the differential PA, it is also possible to use the multiple auxiliary amplification type PCC structure PA 150 of FIG. 3 instead of the PCC structure PA 100 of FIG. Those skilled in the art will be able to make the configuration of the differential PA using the multiple auxiliary amplification type PCC structure PA 150 difficult based on FIGS. 3 and 4, and a description thereof will be omitted here.

이상에서 제시한 여러 가지 PCC 구조의 PA들(100, 150, 200 등)은 CMOS 공정을 이용하여 만들 수 있다.The various PCC structure PAs (100, 150, 200, etc.) presented above can be fabricated using a CMOS process.

도 5는 도 4의 PCC 구조의 차동 PA(100)를 적용하였을 때 선형성 향상 결과를 나타낸다. 메인 캐스코드 증폭부와 보조 캐스코드 증폭부의 기본 위상(fundamental phase)(ids,1)은 위상차가 크지 않아 실질적으로 거의 동 위상을 가지는 반면, 메인 캐스코드 증폭기와 보조 캐스코드 증폭기의 홀수 번째 고조파(odd harmonic)와 관련된 위상(ids,3 / ids,5 / ids,3fo)은 서로 반대되는 위상을 가진다(도 5의 (A) 참조). ids,1은 기본 드레인 전류(fundamental drain current)를 의미하고, ids,3과 ids,5는 3차 및 5차 상호변조(intermodulation) 드레인 전류를 의미하며, ids,3fo는 3차 고조파 드레인 전류를 의미한다. 홀수 번째에 관련된 항들이 서로 반대되는 위상을 가지고 그 크기가 전체 출력영역에서 비슷하기 때문에, 그들의 합(sum)은 모두 제거(cancel)되는 것을 확인할 수 있다(도 5의 (B), (C), (D) 참조). 이는 선형성이 크게 향상되었다는 것을 의미한다. 이러한 트랜스컨덕턴스(transconductance)를 이용한 제거(cancellation) 선형화 방법은 주파수에 무관한 기술로 광범위한 RF 주파수에서 다양하게 바로 적용/응용 될 수 있다. 보조 캐스코드 PA(120)가 저 전력에서는 거의 꺼져있는 상태이기 때문에 일반적인 PA에 비해 직류 전력 소모도 줄일 수 있다.FIG. 5 shows the linearity improvement result when the differential PA 100 of the PCC structure of FIG. 4 is applied. The fundamental phase (ids, 1) of the main cascode amplifier and the auxiliary cascode amplifier is substantially in phase with the phase difference is not large, while the odd harmonics of the main cascode amplifier and the auxiliary cascode amplifier (ids, 3 / ids, 5 / ids, 3fo) associated with the odd harmonic have phases opposite to each other (see FIG. 5 (A)). ids, 1 denotes the fundamental drain current, ids, 3 and ids, 5 denotes the third and fifth order intermodulation drain currents, ids, 3fo denotes the third harmonic drain current it means. (B) and (C) of FIG. 5 are all canceled because the odd-numbered terms have opposite phases and their magnitudes are similar in the entire output region , (D)). This means that the linearity is greatly improved. This cancellation linearization method using transconductance can be applied / applied variously in a wide range of RF frequencies without any frequency-related technology. Since the auxiliary cascode PA 120 is almost turned off at a low electric power, the DC power consumption can be reduced as compared with a general PA.

도 6은 도 1의 MGTR 캐스코드 PA(10)와 도 4의 PCC 구조의 차동 PA(200) 간의 제3차 상호 변조 왜곡(intermodulation distortion: IMD3)을 통해 선형성에 관한 성능을 비교하기 위한 시뮬레이션 결과를 나타낸다. 앞서 언급된 CG의 바이어스(V_{G2_M},V_{G2_A})의 변화에 따른 성능 변화 혹은 안정성에 미치는 영향을 확인하기 위한 시뮬레이션 결과이다. 이 결과에 따르면, 도 1의 MGTR 캐스코드 PA(10)는 다양한 CG의 바이어스에 대해서 크게 변하는 IMD3 특성을 가지고 선형성 기준인-40 dBc를 만족하지 못한다. 대부분의 비선형 영역구간에서 IMD3가 나타나고 있다(도 6의 (A) 참조). 반면에, 도 4의 PCC 구조의 차동 PA(200)는 다양한 CG의 바이어스에 대해서 비교적 일정한 IMD3를 가지고 선형성 기준인-40 dBc를 큰 출력 전력까지 만족시킨다(도 6의 (B) 참조). 본 발명의 PCC 구조의 차동 PA(200)는 다양한 바이어스에 대해서 비슷한 성능을 가지기 때문에 안정성 측면에서도 매우 큰 장점을 갖는다.6 is a simulation result for comparing performance on linearity through third order intermodulation distortion (IMD3) between the MGTR cascade PA 10 of FIG. 1 and the differential PA 200 of the PCC structure of FIG. 4 . Simulation results are shown to confirm the effect of variation of the CG bias (V _{G2_M} , V _{G2_A} ) on performance change or stability. According to this result, the MGTR cascode PA 10 of FIG. 1 does not satisfy the linearity criterion of -40 dBc due to the IMD3 characteristic that varies greatly with respect to the bias of various CGs. IMD3 appears in most nonlinear domain regions (see FIG. 6 (A)). On the other hand, the differential PA 200 of the PCC structure of Fig. 4 satisfies the linearity criterion of -40 dBc to a large output power with a relatively constant IMD3 for the bias of various CGs (see Fig. 6 (B)). The differential PA 200 of the PCC structure of the present invention has a great advantage in terms of stability because it has similar performance to various biases.

도 7은 도 1의 MGTR 캐스코드 PA(10)와 도 4의 PCC 구조 차동 PA(200)의 안정성 차이를 설명하는 원리를 나타내는 도면이다. y축은 CG 증폭기의 Class를 나타내는 것으로, V_{GS2_M},V_{GS2_A}이 바뀐다면 메인, 보조 CG 증폭기의 성능이 변화하는 것이다. 도 1의 MGTR 캐스코드 PA(10)는 CG 증폭기의 바이어스(V_{G2_M},V_{G2_A})가 변화할 때, V_{GS2_M},V_{GS2_A}가 크게 변화하여 CG 증폭기의 Class가 변화하고, 이는 CG 증폭기 성능의 변화를 가져온다(도 7의 (A) 참조). 이에 비해, 도 4의 PCC 구조의 차동 PA(200)는 CG 증폭기의 바이어스가 변화함에도 불구하고 V_{GS2_M},V_{GS2_A}가 거의 변화하지 않아 CG 증폭기의 성능을 유지시킨다(도 7의 (B) 참조). 7 is a diagram showing a principle for explaining the stability difference between the MGTR cascode PA 10 of FIG. 1 and the PCC structure differential PA 200 of FIG. The y-axis represents the class of the CG amplifier. If V _{GS2_M} and V _{GS2_A} are changed, the performance of the main and auxiliary CG amplifiers changes. 1, when the bias (V _{G2_M} , V _{G2_A} ) of the CG amplifier changes, V _{GS2_M} and V _{GS2_A} largely change and the class of the CG amplifier changes, which is a change in the performance of the CG amplifier (See Fig. 7 (A)). In contrast, the differential PA 200 of the PCC structure of FIG. 4 maintains the performance of the CG amplifier because the V _{GS2_M} and V _{GS2_A} hardly change despite the change of the bias of the CG amplifier (see FIG. 7B) .

PA 회로의 안정성을 더욱 확실하게 검증할 수 있는 방법으로 PVT(process, voltage, temperature) 변화(variation)에 대한 PA의 성능을 확인하는 방법이 있다. 이는 PA를 상용화 혹은 제품화 하는 데 필수적으로 검증되어야 할 작업이다. 도 8은 도 1의 MGTR 캐스코드 PA(10)와 본 발명에 따른 PCC 구조의 차동 PA(200)를 적용하였을 때 PVT 변화에 관한 시뮬레이션 결과를 보여준다. 도 8에서, MGTR 캐스코드 PA(10)는 PVT 변화에 대해 12dB의 선형 출력 전력의 변화가 발생한다(도 8의 (A) 참조). 이에 반해, 도 4의 PCC 구조 차동 PA(200)는 PVT 변화에 대해 6dB의 선형 출력 전력의 변화가 발생하였다(도 8의 (B) 참조). PVT 변화에 대한 안정성을 6 dB = 4배 향상시켰다. PA에서 6dBm에 해당하는 출력 전력의 차이는 효율20~40%에 해당하는 매우 큰 차이다.There is a way to verify the PA's performance against PVT (process, voltage, temperature) variation as a way to more reliably verify the stability of the PA circuit. This is a work that must be validated to commercialize or commercialize PA. FIG. 8 shows the simulation results regarding the PVT change when the MGTR cascode PA 10 of FIG. 1 and the differential PA 200 of the PCC structure according to the present invention are applied. In Fig. 8, the MGTR cascode PA 10 has a linear output power change of 12 dB with respect to the PVT change (see Fig. 8 (A)). On the other hand, the PCC structure differential PA 200 of FIG. 4 has a linear output power change of 6 dB with respect to the PVT change (see FIG. 8B). The stability against PVT change is improved by 6 dB = 4 times. The difference in output power corresponding to 6dBm in PA is a very large difference between 20% and 40% efficiency.

도 9는 앞서 언급된 선형화를 위한 보조 캐스코드 증폭부의 바이어스에 대한 전력증폭기의 안정성을 도 1의 MGTR 캐스코드 PA(10)와 도 4의 PCC 구조의 차동 PA(200) 간에 비교한 결과를 보여준다. 종래의 MGTR 구조의 PA는 게이트를 제어하기 때문에 똑같은 비율 조건(+-50%) 에서 3dB 정도의 선형 출력 전력이 변하지만, 본 발명의 PCC 구조의 PA는 바디를 제어하기 때문에 0.3dB 정도의 선형 출력 전력이 변한다. 따라서 본 발명이 안정성 측면에서 더 유리하다. 9 shows the comparison of the stability of the power amplifier with respect to the bias of the auxiliary cascode amplifier for linearization mentioned above between the MGTR cascode PA 10 of FIG. 1 and the differential PA 200 of the PCC structure of FIG. 4 . Since the conventional MGTR structure PA controls the gate, the linear output power of about 3 dB changes in the same ratio condition (+ -50%). However, since the PA of the PCC structure of the present invention controls the body, Output power changes. Therefore, the present invention is more advantageous in terms of stability.

도 10 은 도 4의 PCC 구조 차동 PA(200) 회로를 실제 제작한 칩의 마이크로사진이다. 입력 매칭부의 크기가 0.042 mm²정도로서 상당히 작다. 전체 칩 크기는 0.614 mm²이다.10 is a microphotograph of a chip actually fabricating the PCC structure differential PA 200 circuit of FIG. The size of the input matching portion is about 0.042 mm ² , which is considerably small. The total chip size is 0.614 mm ² .

도 6, 도 8, 도 9를 통해 확인할 수 있듯이, 본 발명에 따른 여러 실시예들에 따른 PCC 구조의 PA 또는 차동 PA는 다른 구조 예를 들어 MGTR 캐스코드 구조의 PA보다 안정성 측면에서 훨씬 우수하다. 위의 도 5 내지 도 9에 나타낸 여러 가지 시뮬레이션 또는 테스트 결과들은 도 4의 PCC 구조의 차동 PA(200)에 관한 것들 이지만, 그러한 선형성 및 안전성의 향상 효과는 도 2의 PCC PA(100)에 의해서도 실질적으로 동일하게 얻을 수 있다. 왜냐하면 그런 효과는 PA가 PCC 구조로 되어 있기 때문에 나타나는 것이기 때문이다. As can be seen from FIGS. 6, 8 and 9, the PA or differential PA of the PCC structure according to various embodiments of the present invention is far superior in stability to PA of another structure, for example, the MGTR cascode structure . Although the various simulation or test results shown in Figures 5 to 9 above relate to the differential PA 200 of the PCC architecture of Figure 4, such linearity and safety enhancement effects are also achieved by the PCC PA 100 of Figure 2 Substantially the same can be obtained. Because the effect is that it appears because the PA is in PCC structure.

본 발명은 효과적인 선형성 향상 기법인 동시에 제품화 및 상용화에 있어서도 매우 좋은 기술이라고 볼 수 있다. 또한 종래의 기술과 비교하였을 때, 입력 매칭부를 간소화 하면서도 다른 추가 회로 혹은 수동소자들이 필요하지 않아 면적(비용)도 작다는 장점을 가진다. 따라서 집적화 측면에서도 더욱 유리하다.The present invention can be regarded as an effective linearity enhancement technique as well as a very good technology for commercialization and commercialization. Compared with the conventional technique, the input matching unit is simplified, and other additional circuits or passive elements are not required, and the area (cost) is also small. Therefore, integration is more advantageous.

본 발명은 CMOS 공정을 이용하여 구현할 수 있다.The present invention can be implemented using a CMOS process.

100: PCC 구조의 전력증폭기 110: 메인 캐스코드 증폭부
120: 보조 캐스코드 증폭부
150: 다중 보조증폭형 PCC 구조 전력증폭기
160: 메인 캐스코드 증폭부 170: 다중 보조 캐스코드 증폭부
170-1, 170-2, ..., 170-N: 보조 캐스코드 증폭부
200: PCC 구조의 차동 전력증폭기
210-1: 제1 PCC 구조 전력증폭기
210-2: 제2 PCC 구조 전력증폭기
130, 180, 210: 입력 매칭부
140, 190, 220: 출력 매칭부100: Power amplifier of PCC structure 110: Main cascade amplifier
120: Auxiliary cascode amplification unit
150: Multiple auxiliary amplification type PCC structure power amplifier
160: Main cascode amplification unit 170: Multiple auxiliary cascode amplification unit
170-1, 170-2, ..., 170-N:
200: PCC structure differential power amplifier
210-1: 1st PCC structure power amplifier
210-2: 2nd PCC structure power amplifier
130, 180, 210: input matching unit
140, 190, 220: an output matching unit

Claims (13)

캐스코드 연결된 제1 메인 CS 증폭기와 제1 메인 CG 증폭기를 포함하며, 메인(main) 증폭 경로를 구성하는 메인 캐스코드 증폭부; 및
캐스코드 연결된 제1 보조 CS 증폭기와 제1 보조 CG 증폭기를 포함하며, 보조(auxiliary) 증폭 경로를 구성하는 제1 보조 캐스코드 증폭부를 구비하며,
상기 제1 메인 CG 증폭기의 드레인과 상기 제1 보조 CG 증폭기의 드레인이 서로 단락되어 있고,
상기 제1 메인 CS 증폭기의 게이트와 상기 제1 보조 CS 증폭기의 게이트가 서로 단락되어서 단일의 입력노드로서 제공되는 것을 특징으로 하는 병렬 캐스코드 구성(PCC)의 전력증폭기.A main cascode amplifying unit including a first main CS amplifier connected to a cascode and a first main CG amplifier and constituting a main amplification path; And
And a first auxiliary cascode amplifier unit including a first cascode-connected cascode-connected first auxiliary cascode amplifier and a first auxiliary cascode amplifier and constituting an auxiliary amplification path,
The drain of the first main CG amplifier and the drain of the first auxiliary CG amplifier are short-circuited,
Wherein the gate of the first main CS amplifier and the gate of the first auxiliary CS amplifier are shorted together and provided as a single input node. 제1항에 있어서, 상기 메인 캐스코드 증폭부의 중간노드(V_{S2_M})와 상기 제1 보조 캐스코드 증폭부의 중간노드(V_{S2_A})가 서로 단락되지 않고 분리되어, 상기 제1 메인 CG 증폭기와 상기 제1 보조 CG 증폭기가 각각의 바이어스 변화에 둔감해져 독립적으로 동작할 수 있는 것을 특징으로 하는 병렬 캐스코드 구성(PCC)의 전력증폭기.The method of claim 1, wherein the main cascode amplifier section intermediate node (V _{S2_M)} and the first secondary cascode amplifier section intermediate node (V _{S2_A)} is separated without being short-circuited with each other, the second and the first main CG amplifier 1 < / RTI > auxiliary CG amplifier is insensitive to each bias change and can operate independently. 제1항에 있어서, 상기 제1 보조 CS 증폭기의 바디노드는 접지되어 있는 소스와 연결되지 않고 분리되어 독립적인 바이어스가 인가될 수 있는 것을 특징으로 하는 병렬 캐스코드 구성(PCC)의 전력증폭기.The power amplifier of claim 1, wherein the body node of the first sub-CS amplifier is isolated from the grounded source and can be independently biased. 제3항에 있어서, 상기 제1 메인 CS 증폭기의 바디 노드는 소스와 연결되어 접지되어, 상기 메인 캐스코드 증폭부와 상기 제1 보조 캐스코드 증폭부는 서로 다른 바이어스 조건을 갖는 것을 특징으로 하는 병렬 캐스코드 구성(PCC)의 전력증폭기.4. The parallel cascade amplifier according to claim 3, wherein the body node of the first main CS amplifier is grounded in connection with a source, and the main cascode amplifier and the first auxiliary cascode amplifier have different bias conditions. Power amplifier in code configuration (PCC). 제4항에 있어서, 상기 메인 캐스코드 증폭부의 상기 제1 메인 CS 증폭기는 class-AB로 바이어스 될 수 있고, 상기 제1 보조 캐스코드 증폭부의 상기 제1 보조 CS 증폭기는 class-B 근처에서 바이어스 될 수 있는 것을 특징으로 하는 병렬 캐스코드 구성(PCC)의 전력증폭기.5. The semiconductor device according to claim 4, wherein the first main CS amplifier of the main cascade amplification part can be biased to class-AB, and the first auxiliary CS amplifier of the first auxiliary cascode amplification part is biased near class- (PCC). ≪ Desc / Clms Page number 13 > 제1항에 있어서, 상기 제1 메인 CG 증폭기의 드레인과 상기 제1 보조 CG 증폭기의 드레인이 서로 단락된 출력노드에 연결되며, 증폭된 출력에 대한 임피던스 매칭을 제공하기 위한 하나의 출력 매칭부; 및 상기 제1 메인 CS 증폭기의 게이트와 상기 제1 보조 CS 증폭기의 게이트가 서로 단락된 입력노드에 연결되며, 입력에 대한 임피던스 매칭을 제공하기 위한 하나의 입력 매칭부를 더 포함하는 것을 특징으로 하는 병렬 캐스코드 구성(PCC)의 전력증폭기.2. The apparatus of claim 1, further comprising: an output matching unit coupled to an output node where the drain of the first main CG amplifier and the drain of the first auxiliary CG amplifier are shorted to each other, and to provide impedance matching to the amplified output; And an input matching unit connected to an input node where a gate of the first main CS amplifier and a gate of the first auxiliary CS amplifier are shorted to each other and to provide impedance matching to an input, Power amplifier in cascode configuration (PCC). 제1항에 있어서, 각각은 캐스코드 연결된 제2 보조 CS 증폭기와 제2 보조 CG 증폭기를 포함하며, 상기 제2 보조 CS 증폭기와 상기 제2 보조 CG 증폭기는 서로 간 및 상기 메인 캐스코드 증폭부에 대하여 상기 제1 보조 캐스코드 증폭부와 동일한 연결관계를 갖는 적어도 한 개의 제2 보조 캐스코드 증폭부를 더 포함하며, 상기 제1 보조 캐스코드 증폭부와 상기 적어도 한 개 이상의 제2 보조 캐스코드 증폭부는 복수 개의 보조 증폭 경로를 구성하도록 서로 연결되는 것을 특징으로 하는 병렬 캐스코드 구성(PCC)의 전력증폭기.2. The apparatus of claim 1, wherein each of the second auxiliary CS amplifier and the second auxiliary CG amplifier includes a second cascode-connected cascode-connected second auxiliary CS amplifier and a second auxiliary cascode amplifier, Further comprising at least one second auxiliary cascode amplifier having the same connection relationship as the first auxiliary cascode amplifier, wherein the first auxiliary cascode amplifier and the at least one second auxiliary cascode amplifier Wherein the plurality of auxiliary amplification paths are connected to each other to form a plurality of auxiliary amplification paths. 제7항에 있어서, 상기 제1 보조 캐스코드 증폭부의 상기 제1 보조 CS 증폭기 및 상기 적어도 한 개의 제2 보조 캐스코드 증폭부의 상기 제2 보조 CS 증폭기의 바디들은 소스와 연결되지 않고 분리되어 있어, 상기 바디들에는 서로 독립적인 별도의 바이어스 전압들이 인가될 수 있는 것을 특징으로 하는 병렬 캐스코드 구성(PCC)의 전력증폭기.The apparatus of claim 7, wherein the first sub-CS amplifier of the first sub-cascode amplifier and the second sub-CS amplifier of the at least one second sub-cascode amplifier are separate from the source, Wherein separate biases voltages independent of each other can be applied to the bodies. ≪ Desc / Clms Page number 13 > 제7항에 있어서, 상기 제1 메인 CG 증폭기의 드레인과 상기 제1 보조 CG 증폭기 및 상기 제2 보조 CG 증폭기의 드레인들이 서로 단락된 출력노드에 연결되며, 증폭된 출력에 대한 임피던스 매칭을 제공하기 위한 하나의 출력 매칭부; 및 상기 제1 메인 CS 증폭기의 게이트와 상기 제1 보조 CS 증폭기 및 상기 제2 보조 CS 증폭기의 게이트가 서로 단락된 입력노드에 연결되며, 입력에 대한 임피던스 매칭을 제공하기 위한 하나의 입력 매칭부를 더 포함하는 것을 특징으로 하는 병렬 캐스코드 구성(PCC)의 전력증폭기.8. The method of claim 7, further comprising: coupling a drain of the first main CG amplifier and an output node to which the drains of the first and second auxiliary CG amplifiers are shorted together to provide impedance matching for the amplified output One output matching unit; And an input matching unit connected to an input node where the gates of the first main CS amplifier and the first auxiliary CS amplifier and the second auxiliary CS amplifier are shorted together and to provide impedance matching to the input, (PCC). ≪ Desc / Clms Page number 13 > 제1항에 있어서, 상기 메인 캐스코드 증폭부는 차동 메인 캐스코드 증폭부의 형태로 제공되고, 상기 제1 보조 캐스코드 증폭부는 차동 제1 보조 캐스코드 증폭부의 형태로 제공되는 것을 특징으로 하는 병렬 캐스코드 구성(PCC)의 전력증폭기.The apparatus as claimed in claim 1, wherein the main cascode amplifier is provided in the form of a differential main cascode amplifier, and the first auxiliary cascode amplifier is provided in the form of a differential first auxiliary cascode amplifier. (PCC) power amplifier. 제10항에 있어서, 상기 차동 메인 캐스코드 증폭부와 상기 차동 제1 보조 캐스코드 증폭부 각각의 두 입력노드에 연결되어, 차동 입력쌍에 대한 임피던스 매칭을 제공하기 위한 입력 매칭부; 및 상기 차동 입력쌍의 증폭된 출력에 대한 임피던스 매칭을 제공하기 위한 출력 매칭부를 더 포함하는 것을 특징으로 하는 병렬 캐스코드 구성(PCC)의 전력증폭기.The apparatus of claim 10, further comprising: an input matching unit connected to two input nodes of the differential main cascode amplification unit and the differential first auxiliary cascode amplification unit, respectively, for providing impedance matching to the differential input pair; And an output matching unit for providing an impedance match to the amplified output of the differential input pair. ≪ Desc / Clms Page number 21 > 제11항에 있어서, 상기 입력 매칭부와 상기 출력 매칭부는 단일 신호의 입출력을 차동 신호의 입출력으로 바꿔주는 BALUN(Balanced to Unbalanced) 구조의 변압기인 것을 특징으로 하는 병렬 캐스코드 구성(PCC)의 전력증폭기.12. The method of claim 11, wherein the input matching unit and the output matching unit are BALUN (Balanced to Unbalanced) transformers that convert input and output of a single signal into input and output of a differential signal. amplifier. 제7항에 있어서, 상기 메인 캐스코드 증폭부는 차동 메인 캐스코드 증폭부의 형태로 제공되고, 상기 제1 보조 캐스코드 증폭부 및 상기 적어도 한 개의 제2 보조 캐스코드 증폭부는 각각 차동 보조 캐스코드 증폭부의 형태로 제공되는 것을 특징으로 하는 병렬 캐스코드 구성(PCC)의 전력증폭기.The differential amplifier according to claim 7, wherein the main cascode amplifier is provided in the form of a differential main cascode amplifier, and the first auxiliary cascode amplifier and the at least one second auxiliary cascode amplifier are respectively connected to the differential cascode amplifier Wherein the power amplifier is provided in the form of a parallel cascode configuration (PCC).

Images