KR20180095715A - 웨이퍼 이미지 데이터와 함께 설계 데이터를 사용하는 반도체 웨이퍼 검사기들의 결함 감도 개선 - Google Patents
웨이퍼 이미지 데이터와 함께 설계 데이터를 사용하는 반도체 웨이퍼 검사기들의 결함 감도 개선 Download PDFInfo
- Publication number
- KR20180095715A KR20180095715A KR1020187022995A KR20187022995A KR20180095715A KR 20180095715 A KR20180095715 A KR 20180095715A KR 1020187022995 A KR1020187022995 A KR 1020187022995A KR 20187022995 A KR20187022995 A KR 20187022995A KR 20180095715 A KR20180095715 A KR 20180095715A
- Authority
- KR
- South Korea
- Prior art keywords
- regions
- context
- die
- controller
- wafer
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/0006—Industrial image inspection using a design-rule based approach
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/001—Industrial image inspection using an image reference approach
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10056—Microscopic image
- G06T2207/10061—Microscopic image from scanning electron microscope
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Quality & Reliability (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
컨텍스트 코드들에 기초하여 검출된 결함의 임계도(criticality)가 결정될 수 있다. 컨텍스트(context) 코드들은 영역에 대해 생성될 수 있고, 영역 각각은 다이의 일부분일 수 있다. 컨텍스트 코드들을 그룹화하기 위해 노이즈 레벨들이 사용될 수 있다. 컨텍스트 코드들은 특정 정보를 선험적으로 필요로 하지 않고서 다이 상에 존재하는 일련의 설계 컨텍스트들을 자동적으로 분류하기 위해 사용될 수 있다.
Description
본 출원은 2016년 1월 15일에 출원되고 미국 특허 출원 제62/279,483호를 할당받은 가특허 출원의 우선권을 청구하며, 이 가특허 출원 전체는 참조로서 본 명세서 내에서 원용된다.
본 발명개시는 결함 검출에 관한 것이다.
웨이퍼 검사 시스템은 제조 공정 중에 발생하는 결함들을 검출함으로써 반도체 제조자가 집적 회로(integrated circuit; IC) 칩 수율을 증가시키고 유지하는 것을 돕는다. 검사 시스템의 한가지 목적은 제조 공정이 사양(specification)을 충족하는지 여부를 모니터링하는 것이다. 구축된 규범들의 범위를 제조 공정이 벗어난 경우 검사 시스템은 문제점 및/또는 문제점의 원인을 표시하며, 그 후 반도체 제조자는 이를 해결할 수 있다.
반도체 제조 산업의 진화는 수율 관리, 및 특히 계측 및 검사 시스템에 대한 요구가 증가하고 있다. 웨이퍼 크기가 증가하는 동안 임계 디멘션(dimension)은 줄어들고 있다. 경제학은 고수율, 고부가가치 생산을 달성하는 시간을 줄이도록 업계를 몰아가고 있다. 따라서, 수율 문제를 검출하여 그것을 고치는데 걸리는 총 시간을 최소화하는 것은 반도체 제조자의 투자수익률(return-on-investment; ROI)을 결정한다.
반도체 웨이퍼 상의 결함 검출은 복잡하고 시간 소모적일 수 있다. 반도체 제조자들은 결함을 보다 빠르고 보다 신뢰적으로 검출하기 위한 개선된 기술이 필요하다.
첫번째 기술에서, 설계 규칙을 만족시키는 검사 영역들을 정의하고, 이러한 영역들을 감도(sensitivity) 영역들로 그룹화하고, 검사 레시피(recipe) 설정 중에 이러한 영역 각각의 노이즈 특성을 분석하고, 감도 영역별로 감도 임계값을 튜닝(tune)하기 위해 설계 규칙 기반 스크립팅(scripting) 언어가 사용되었다. 모든 중요 영역들이 반도체 제조자에 의해 선험적으로 알려지는 것은 아닌데, 이는 첫번째 기술의 단점이다. 각 설계 노드와 공정 변경으로, 중요 영역들의 유형이 달라질 수 있다. 이러한 새로운 영역들을 발견하는 것은 검사 및 검토를 통해서일 뿐이다. 또한 이러한 새롭게 발견된 영역들을 어느 규칙들이 가장 잘 서술하는지를 추론하는 것도 쉽지 않다. 설계 규칙 기반 스크립팅 언어는 검사 영역들을 생성하기 위해 일반적인 규칙들(예컨대, 표준 검증 규칙 포맷(Standard Verification Rule Format; SVRF)과 같은 스크립팅 언어를 사용하여 서술됨)에 의존한다. 노이즈 추정과 관련하여, 설계 규칙 기반 스크립팅 언어는 각 영역의 노이즈를 측정할 수 있지만, 이 노이즈는 매우 다양한 컨텍스트(context)를 커버하며, 개개별의 상이한 노이즈 특성들을 가진 개체들을 혼합하는 것과 동등한 것이다.
두번째 기술에서는, 관심 패턴(patterns of interest; POI) 또는 "핫 스팟(hot spot)"의 설계 클립이 제공된다. 다이에서의 이들 패턴들의 모든 위치들을 (예를 들어, 패턴 서치 툴을 사용하여) 설계 데이터베이스에서 서치하고, 그런 후 감도 임계값을 사용하여 그 영역들이 검사된다. 두번째 기술은 첫번째 기술과 동일한 단점으로부터 고충을 겪는다. PWQ(process window qualification) 웨이퍼를 사용한 실험에서도 모든 POI가 쉽게 발견되는 것은 아니다. 사용자에게 알려진 POI는 "취약한(weak)" 패턴들의 전체 세트 중 일부만을 커버할 수 있다. 핫스팟 케어 영역(hot spot care area)들의 전체 커버리지는, 이 영역들이 수백만 개가 존재할지라도, 일반적으로 낮다(예를 들어, 1% 범위 내). 이 예시에서, 케어 영역(care area; CA) 그룹은 결합될 수 있는 다이의 표면 상에서의 직사각형(또는 다각형)들의 세트를 포함할 수 있다. 더 나은 커버리지를 갖기 위해 핫스팟 케어 영역 그룹들의 갯수가 수천 개로 증가되면, 모든 CA 그룹은 독립적으로 튜닝될 필요가 있는데, 이는 실용적이지 않다. 핫스팟 케어 영역들의 한가지 특별한 위험성은, 이들 영역들에 의해 커버되지 않는 영역들이 존재하는데, 이것은 핫스팟들에 의해 커버되지 않는 영역들의 감도가 너무 둔감하기 때문에 결함 및 이탈(excursion)을 누락시킬 수 있다는 점이다. 또한, 현재의 방법은 이상치(outlier)(예를 들어, 잠재적인 결함들)를 찾을 목적으로 그러한 중요 영역들이 어떻게 함께 그룹화되어야 하는지를 결정하기 위해 웨이퍼 이미지 정보를 사용하지 않는다. 이러한 영역들의 일부 그룹화를 수행하지 않으면, 어느 픽셀들이 잠재적인 결함들인지를 확실하게 결정하기에 충분한 픽셀들이 없을 수 있다.
세번째 기술에서는, 웨이퍼의 "핫" 검사가 실행된다. 핫 검사는 픽셀이 결함이 있는지의 여부를 결정하기 위한 검출 임계값(예를 들어, 다이간 그레이 레벨의 최소 차이)이 낮은 값으로 설정되는 검사이다. 따라서, 그러한 검출 레시피는 방대한 수의 "결함들"을 찾을 것이다. 임계값을 튜닝하여 실제 결함만을 잡아내고, 노이즈 또는 뉴슨스(nuisance) 결함과 같은 거짓 검출(false detection)을 필터링할 수 있다. 결과적인 결함 위치들은 설계 기반 그룹화(design-based grouping; DBG)를 사용하여 그룹화된다. 관심 결함 대 뉴슨스 결함을 포함하는 그룹들이 결정되면, 다이 상에서 이러한 관심 패턴들이 존재하는 모든 위치들이 (예를 들어, 패턴 서치 툴을 사용하여) 찾아지고, 후속 검사 레시피를 위해 이들 위치들에서 검사 감도 영역들이 생성된다. 이 세번째 기술은 취약한 영역들을 발견하기 위해 균일한 핫 검사에 의존한다. 불행히도, DBG 빈(bin)의 결과적인 갯수는 과도할 수 있으며, 각각의 빈을 충분히 샘플링하는 것은 스캐닝 전자 현미경(scanning electron microscope; SEM) 검토 툴 상에서의 검토 시간 측면에서 너무 번잡할 수 있다. 너무 적은 수의 결함들을 포함한 DBG 빈들을 검토 시에 빼버리면 중요한 결함 유형을 누락시키는 것을 초래할 수 있다. 또한, 이러한 검토 샘플링 전략은 종종, 막 두께 변동, 가장자리 거칠기, 또는 다른 특징들로 인한 다이들에 걸친 색상 변화에 의해 야기되는 결함과 같은, 과도한 갯수의 뉴슨스 결함들을 검토하게 만든다. 이러한 많은 수의 뉴슨스 결함들은 이들 빈들에서 존재하는 중요한 결함들이 누락된 샘플 세트를 초래시킬 수 있다. DBG는 사용자가 개별적으로 튜닝하는 것에 의해 다뤄질 수 없는 많은 수의 그룹(빈)을 생성하는, 동일한 노이즈 값들을 가진 구조물들을 결합하지 않는다. 노이즈 플로어(floor) 계산은 하나의 다이와 그룹 내의 모든 구조물들에 대해 행해지지는 않는데, 이것은 한정된 통계로 인해 계산을 불안정하게 만들 수 있다. 이것은 특정 구조물의 노이즈를 고려하지도 않는다.
따라서, 필요한 것은 웨이퍼 이미지 데이터와 함께 설계 데이터를 사용하여 웨이퍼 검사 동안에 결함 감도를 개선시키는 것이다.
제1 실시예에서, 시스템이 제공된다. 시스템은 검토 툴 및 검토 툴과 전자 통신하는 제어기를 포함한다. 검토 툴은 웨이퍼를 홀딩하도록 구성된 스테이지 및 웨이퍼의 이미지를 생성하도록 구성된 이미지 생성 시스템을 포함한다. 상기 제어기는, 설계 파일을 복수의 영역들로 분리시키고; 상기 영역들 각각에 대한 컨텍스트 코드를 생성하고; 웨이퍼의 다이의 이미지를 상기 다이에 대한 설계 파일에 정렬시키고; 상기 영역들 각각의 노이즈 레벨에 기초하여 컨텍스트 코드들을 하나 이상의 검사 감도 영역들로 그룹화하고; 검사 감도 영역들을 사용하여 다이를 스캐닝하고; 검사 감도 영역들 각각에 대한 임계값을 계산하고; 검출된 결함에서의 픽셀들에 대한 컨텍스트 코드를 조사하며; 컨텍스트 코드들 중의 하나 이상의 컨텍스트 코드에 기초하여 검출된 결함의 임계도(criticality)를 결정하도록 구성된다. 설계 파일은 웨이퍼의 다이에 대한 것이다. 컨텍스트 코드는 영역들 중 하나의 영역의 지오메트리(geometry)를 인코딩하도록 구성된다. 제어기는 프로세서, 프로세서와 전자 통신하는 전자적 데이터 저장 유닛, 및 프로세서 및 전자적 데이터 저장 유닛과 전자 통신하는 통신 포트를 포함할 수 있다. 전자적 데이터 저장 유닛은 설계 파일을 포함할 수 있다.
이미지 생성 시스템은 전자 빔, 광대역 플라즈마, 또는 레이저 중 적어도 하나를 사용하여 웨이퍼의 이미지를 생성하도록 구성될 수 있다. 예를 들어, 검토 툴은 스캐닝 전자 현미경이다.
컨텍스트 코드는 가장자리 밀도, 특징값들의 벡터, 또는 영역들 중 하나의 영역의 형상 프리미티브(shape primitive)들의 세트 중 하나 이상을 나타낼 수 있다.
제어기는 또한 컨텍스트 코드들을 그룹화하기 전에 영역들의 노이즈를 분석하도록 구성될 수 있다.
제어기는 또한 라인 및 공간 밀도 측정, 라인 및 공간 배향, 고 곡률점(high curvature point), 및 라인 단부와 객체 접합부 중 적어도 하나를 캡처하기 위해 국부적 지오메트리를 비닝(bin)하도록 구성될 수 있다.
제2 실시예에서, 방법이 제공된다. 본 방법은, 제어기를 사용하여, 설계 파일을 복수의 영역들로 분리시키는 단계; 제어기를 사용하여, 상기 영역들 각각에 대한 컨텍스트 코드를 생성하는 단계; 제어기를 사용하여, 다이의 이미지를 상기 다이에 대한 설계 파일에 정렬시키는 단계; 제어기를 사용하여, 상기 영역들 각각의 노이즈 레벨에 기초하여 컨텍스트 코드를 하나 이상의 검사 감도 영역들로 그룹화하는 단계; 검사 감도 영역들을 사용하여 다이를 스캐닝하는 단계; 제어기를 사용하여, 검사 감도 영역들 각각에 대한 임계값을 계산하는 단계; 제어기를 사용하여, 검출된 결함에서의 픽셀들에 대한 컨텍스트 코드를 조사하는 단계; 및 제어기를 사용하여, 컨텍스트 코드들 중의 하나 이상의 컨텍스트 코드에 기초하여 검출된 결함의 임계도를 결정하는 단계를 포함한다. 설계 파일은 웨이퍼의 다이에 대한 것이다. 컨텍스트 코드는 영역들 중 하나의 영역의 지오메트리를 인코딩하도록 구성된다.
컨텍스트 코드는 가장자리 밀도, 특징값들의 벡터, 또는 영역들 중 하나의 영역의 형상 프리미티브들의 세트 중 하나 이상을 나타낼 수 있다.
상기 방법은, 프로세서를 사용하여, 그룹화 이전에 상기 영역들의 노이즈를 분석하는 단계를 더 포함할 수 있다.
다이의 이미지는 스캐닝 전자 현미경 이미지일 수 있다.
설계 파일은 서로 위아래로 배치된 복수의 층들을 포함할 수 있다.
컨텍스트 코드는 설계 파일로부터 계산된 가장자리 밀도의 수치(measure) 또는 특징값들의 벡터이도록 구성될 수 있다.
컨텍스트 코드는 영역 내의 형상 프리미티브들의 세트의 인코딩이도록 구성될 수 있다. 인코딩은 빈도수 기반일 수 있으며, 영역 내에서의 형상 프리미티브들의 존재의 수를 세도록 구성될 수 있다. 인코딩은 또한 형상 프리미티브들 간의 공간적 관계에 대한 것일 수 있다.
상기 방법은 국부적 지오메트리를 비닝하는 단계를 더 포함할 수 있다. 비닝은 라인 및 공간 밀도 측정, 라인 및 공간 배향, 고 곡률점, 및 라인 단부와 객체 접합부 중 적어도 하나를 캡처할 수 있다.
설계 파일은 웨이퍼 이미지로부터 생성될 수 있다.
제3 실시예에서, 하나 이상의 컴퓨팅 디바이스들 상에서 단계들을 실행하기 위한 하나 이상의 프로그램을 포함하는 비일시적 컴퓨터 판독가능 저장 매체가 제공된다. 상기 단계들은, 웨이퍼의 다이의 설계 파일을 복수의 영역들로 분리시키는 단계; 상기 영역들 각각에 대한 컨텍스트 코드를 생성하는 단계; 다이의 이미지를 상기 다이에 대한 설계 파일에 정렬시키는 단계; 상기 영역들 각각의 노이즈 레벨에 기초하여 컨텍스트 코드를 하나 이상의 검사 감도 영역들로 그룹화하는 단계; 검사 감도 영역들을 사용하여 다이를 스캐닝하는 단계; 검사 감도 영역들 각각에 대한 임계값을 계산하는 단계; 검출된 결함에서의 픽셀들에 대한 컨텍스트 코드를 조사하는 단계; 및 컨텍스트 코드들 중의 하나 이상의 컨텍스트 코드에 기초하여 검출된 결함의 임계도를 결정하는 단계를 포함한다. 컨텍스트 코드는 영역들 중 하나의 영역의 지오메트리를 인코딩하도록 구성된다.
본 발명개시의 성질 및 목적에 대한 보다 완전한 이해를 위해서는, 첨부 도면과 관련하여 취해진 다음의 상세한 설명을 참조해야 하며, 첨부 도면들과 관련하여,
도 1은 본 발명개시에 따른 실시예의 흐름도이다.
도 2는 본 발명개시에 따른 다른 실시예의 흐름도이다.
도 3은 픽셀 레벨 기하학적(geometrical) 비닝 인코딩의 예시이다.
도 4는 픽셀 레벨 기하학적 비닝 노이즈 특성을 보여주는 그래프이다.
도 5는 본 발명개시에 따른 시스템의 실시예이다.
도 1은 본 발명개시에 따른 실시예의 흐름도이다.
도 2는 본 발명개시에 따른 다른 실시예의 흐름도이다.
도 3은 픽셀 레벨 기하학적(geometrical) 비닝 인코딩의 예시이다.
도 4는 픽셀 레벨 기하학적 비닝 노이즈 특성을 보여주는 그래프이다.
도 5는 본 발명개시에 따른 시스템의 실시예이다.
청구된 발명내용은 특정 실시예들의 관점에서 설명될 것이지만, 본원에서 설명된 모든 장점들과 특징들을 제공하지는 않는 실시예들을 비롯한 다른 실시예들이 또한 본 발명개시의 범위 내에 있다. 본 발명개시의 범위를 벗어나지 않으면서 다양한 구조적, 논리적, 공정 단계, 및 전자적 변경이 이루어질 수 있다. 따라서, 본 발명개시의 범위는 첨부된 청구범위만을 참조함으로써 정의된다.
선험적 정보를 필요로 하지 않고서, 하나 이상의 관심 패턴(POI)들과 같은, 다이 상에 존재하는 일련의 설계 컨텍스트들을 자동으로 분류하는 기술이 개시된다. POI는 실패된 것으로 알려진 고정된 알려진 디멘션을 갖는 다각형들의 알려진 특정 기하학적 배열이다. 본 명세서에 개시된 기술들은 고해상도로 설계를 분석함으로써 모든 기하학적 배열들을 서치하고, 그런 후 그러한 개개별의 배열 각각에 임계도 수치를 할당할 수 있기 때문에, 사용자는 이 정보를 공급할 필요가 없을 수 있다. 사용자가 POI를 정의하는 경우, 이러한 POI 및 POI와 유사하되 정확하게 일치하지는 않는 다른 위치들이 캡처될 수 있다. 이것은 사용자로 하여금 더 많은 잠재적인 핫 스팟 또는 설계 취약성을 발견할 수 있게 해준다. 검사 툴 감도는 본 명세서에서 개시된 실시예들을 통해 개선될 수 있다. 컨텍스트를 위해 전체 다이가 분석될 수 있으므로, 중요한 영역이 누락될 여지가 없을 수 있다. 컨텍스트 맵의 입상도(granularity)가 검사 픽셀 크기까지 다운될 수 있는데, 이는 전체 다이의 핀 포인트 세그먼트화(pin-point segmentation)를 제공할 수 있다. 영역의 노이즈 특성에 기초한 영역의 최대 감도가 튜닝에 의해 수행될 수 있다. 결함이 검출되면, 결함이 발생한 설계 컨텍스트와 그 주변 컨텍스트가 검토 목적으로 결함 임계도를 비닝하고 결정하는데 이용가능할 수 있다.
본 명세서에서 개시된 기술들은 미크론 레벨 이하(예컨대, 수 나노미터 이하 또는 심지어 옹스트롬 이하)에서 설계 컨텍스트를 자동으로 분석할 수 있고, 이들 개개별의 컨텍스트들을 상이한 영역들로 자동으로 파티션화할 수 있다. 임계도 또는 복잡도 수치가 이러한 각 컨텍스트에 할당될 수 있다. 컨텍스트 당 노이즈가 자동으로 측정될 수 있으며, 경우에 따라, 컨텍스트들의 노이즈 거동(noise behavior)이 유사하고 임계도가 유사한 경우에만 컨텍스트들은 결합될 수 있다. 이러한 방식으로, 본 명세서에 개시된 기술들은 고해상도 컨텍스트, 및 노이즈와 임계도에서 유사한 컨텍스트들의 알맞은 그룹화 둘 다를 사용함으로써 보다 양호한 감도를 달성할 수 있다.
도 1의 방법(100)에서, 설계 파일이 복수의 영역들로 분리된다(101). 설계 파일은 웨이퍼의 다이일 수 있거나 또는 이를 포함할 수 있다. 영역들은, (어느 정도 레벨의 입상도로) 쪼개지면, 검사 시스템의 개별 픽셀의 크기만큼 작거나 또는 전체 프레임(예컨대, 1024 x 1024 픽셀)만큼 클 수 있다. 프레임은 검사 시스템의 이미지 처리 알고리즘이 작동하는 일반적인 이미지 크기일 수 있다. 하나 이상의 영역들에는 전체 다이가 포함될 수 있다. 전체 다이보다 작은 것이 또한 방법(100)에서 사용될 수 있다. 예를 들어, 사용자는 전자 설계 자동화(electronic design automation; EDA) 툴 또는 적절한 그래픽 사용자 인터페이스(graphical user interface; GUI)를 사용하여 분석될 다이의 영역을 작도할 수 있다. 다른 예시에서, 사용자는 전체 다이를 분석할 것을 요청할 수 있다. 설계의 특정 부분들은 특별한 레이아웃(예컨대, "더미 필(dummy fill)"이 있는 영역들)에 기초하여 스킵될 수 있다. 예를 들어, 사용자는 설계의 랜덤 로직 부분들만을 분석하기를 원할 수 있고, 이는 메모리 섹션을 배제시킨다.
설계는 (검사될) 최상층의 레이아웃을 포함할 수 있지만, 또한 이전 층들 그리고 심지어 나중에 패터닝될 미래의 층들의 설계 레이아웃을 포함할 수 있다. 몇몇의 경우, 현재 층에서의 결함은 후속하는 패터닝 단계에 따라 다른 층보다 더 중요할 수 있다. 마찬가지 방식으로, 이전 층은 현재 층에서의 결함에 대해 중요성을 가질 수 있다. 예를 들어, 현재 층 라인의 단부 근처의 이전 층 콘택트(contact)/비아(via)는 이전 층 콘택트/비아가 존재하지 않는 다른 라인 단부로부터 구별되는 것이 중요할 수 있다. 또한, 이전 층 지오메트리는 현재 층의 노이즈 특성에 영향을 미치기 때문에, 결함 검출을 위한 상기 정보를 갖는 것이 유용할 수 있다.
관심 패턴(POI)과 같은 사용자 제공 관심 설계 영역, 설계에 대한 규칙 기반 서치들의 세트의 실행 결과, 또는 공정 모델링, 전기적 네트 리스트(net list) 분석, 수율 분석, 또는 다이의 파괴 테스트와 같은 다른 분석 방법을 사용하여 특별한 중요성을 갖는다고 결정된 영역들이 또한 분리(101) 전에 또는 분리(101) 동안 시스템 내로 가져오기될 수 있다.
컨텍스트 코드가 다이의 영역들 각각(예를 들어, 세그먼트)에 대해 생성된다(102). 컨텍스트 코드는 영역들 중 하나의 영역의 지오메트리를 인코딩하도록 구성된다. 예를 들어, 각 영역에서의 설계를 분석하여 컨텍스트 코드를 생성한다. 이 컨텍스트 코드는 영역에 포함된 지오메트리의 임의적인 인코딩일 수 있다. 설계 분석은 영역에서의 지오메트리 또는 설계의 픽셀화된 부분(예를 들어, 렌더링된 이미지)의 벡터 기술화(vector description)에 작용할 수 있다. 예를 들어, 인코딩은 가장자리 밀도의 수치, 설계로부터 계산된 특징값들의 벡터, 또는 영역 내의 형상 프리미티브들의 세트(예를 들어, 라인, 모서리 등)의 인코딩일 수 있다. 인코딩은 또한 영역에서의 특정 형상 프리미티브들의 존재의 수를 세고, 그런 후, 이러한 형상 프리미티브들의 존재/부존재를 인코딩하는 빈도수 기반 분석 접근법의 결과일 수 있다. 대안적으로, 가깝게 위치해 있는 형상 프리미티브들 간의 특정 공간적 관계를 인코딩할 수 있다. 예를 들어, 형상 프리미티브들의 사용은 미국 출원 제15/355,606호에서 개시되어 있으며, 이 미국 출원은 그 전체가 참조로서 본원에서 원용된다.
컨텍스트 코딩의 예시가 픽셀 레벨 기하학적 비닝 인코딩의 예시인 도 3에서 도시된다. 각 픽셀(또는 도 3의 형상들에 적용된 그리드 내의 각 픽셀)은, 예를 들어, 얇은 라인, 중간 라인, 또는 두꺼운 라인 가장자리가 통과하는지 여부, 또는 라인 단부, 볼록하거나 또는 오목한 모서리, 또는 조그(jog)가 안에 존재하는지 여부를 지정하는 코드를 포함할 수 있다.
인코딩은 또한 자동 인코더/적층형 인코더 접근법을 사용하는 것과 같이, 심층적 학습 머신을 사용하여 학습될 수 있으며, 이러한 접근법은 설계 세그먼트/영역의 전체 세트를 제공받고 비지도(unsupervised) 방식으로 또는 그렇지 않고 사용자 입력없이 클립들의 클러스터를 자동으로 인코딩한다. 반지도(semi-supervised) 클러스터링 접근법이 또한 사용될 수 있다.
본 명세서에서 개시된 임의의 기술 또는 본 명세서에서 개시된 임의의 기술들의 조합은 다이의 각 영역에서의 컨텍스트 코드를 인코딩하는데 사용될 수 있다. 인코딩의 출력은, 나머지 영역들이 검사할 가치가 없는 것으로 간주되는 경우, 전체 다이 또는 다이의 하나 이상의 부분을 커버하는 어느 정도의 공간 해상도의 컨텍스트 맵이다.
다시 도 1로 되돌아가면, 다이의 이미지가 다이에 대한 설계 파일에 정렬된다(103). 전체 다이 이미지는 웨이퍼를 검사하는 검사 시스템을 사용하여 획득될 수 있다. 검사 시스템으로부터의 이미지들은 설계에 정렬될 수 있다. 웨이퍼의 생산 중에 마주칠 수 있는 안정적인 노이즈 추정치가 획득될 수 있도록, 수집되는 이미지들의 갯수가 정해질 수 있다. 다이 또는 복수의 다이들(예를 들어, 웨이퍼 상의 상이한 위치들에 있는 다이들)의 복수의 프레임들로부터의 노이즈 데이터는 신뢰성 있는 노이즈 추정치를 제공할 수 있지만, 노이즈의 신뢰성 있는 추정치를 제공하는 다른 기술들이 가능하다.
유사하거나 동일한 영역들의 노이즈는 정렬(103) 이전에, 도중에, 또는 그 후에 분석될 수 있다. 예를 들어, 이는 다이 간 이미지 비교에 의해 또는 다이 비교들 내에서 측정될 수 있다.
영역들 각각의 노이즈 레벨에 기초하여 컨텍스트 코드들이 하나 이상의 검사 감도 영역들로 그룹화된다(104). 유사한 노이즈 특성들은 함께 그룹화될 수 있다. 예를 들어, 유사한 임계도를 갖는 컨텍스트를 그룹화하는데 휴리스틱(heuristic)이 사용될 수 있다. 그룹화(104)가 없으면 개개별의 컨텍스트들이 너무 많을 수 있고, 이에 따라 각 컨텍스트에 대한 임계값을 독립적으로 미세 튜닝하는 것을 어렵게 만들 수 있다. 통계적으로 중요한 데이터 포인트에 의존하여 이상치 픽셀들을 플래깅하는 이상치 검출에 대해, 영역/세그먼트에서 너무 적은 수의 픽셀들을 갖는 것과 같이, 일부 컨텍스트들은 희박(sparse)할 수 있다. 노이즈 특성들에 의해 그룹화할 때 컨텍스트들의 임계도가 고려될 필요가 있을 수 있다. 중요한 영역들의 감도를 손상시키지 않으면서 덜 중요한 컨텍스트들을 둔감하게 만들 수 있기 때문에, 중요한 컨텍스트들과 중요하지 않거나 또는 덜 중요한 컨텍스트들을 구분시키는 것이 이로울 수 있다.
각 컨텍스트 또는 검사 감도 영역은 검사 감도 영역의 노이즈 특성에 기초하여 그 검사 감도 영역에 대해 최대 감도를 제공하도록 튜닝될 수 있다. 감도 영역들은 임계값을 조정하고 검출된 실제 결함들 대 뉴슨스 결함들의 추정치를 획득함으로써 튜닝될 수 있다. 이것은 적절한 작동 포인트를 구축하는데 사용될 수 있다.
다이 또는 다이들이 검사 감도 영역들을 사용하여 스캐닝된다(105). 이것은 전체 웨이퍼를 스캐닝하는 것 또는 다이들의 서브세트만을 스캐닝하는 것을 포함할 수 있다. 스캐닝(105)은 또한 그룹화(104)와 결합될 수 있다. 다이들을 스캐닝하기 위해 다양한 기술들이 사용될 수 있다. 예를 들어, 웨이퍼 검사 시스템은 웨이퍼 상의 다이의 임의의 서브세트를 스캐닝하도록 프로그래밍될 수 있다. 이것을 다이 샘플 플랜(die sample plan)이라고 부를 수 있다. 웨이퍼 검사 시스템은, 선택된 다이들이 커버될 때까지, 구불구불 형상으로, 한 번에 하나의 스와스(swath)로, 웨이퍼를 스캐닝할 수 있다.
검사 감도 영역들 각각에 대해 임계값이 계산된다(106). 각각의 검사 감도 영역에 대해 적절한 임계값/오프셋이 결정될 수 있다. 임계값을 결정하기 위해 임계도가 사용될 수 있는데, 이것은 더 중요한 영역들이 더 민감한 임계값을 사용하여 검사되도록 해준다.
검출된 결함에서의 픽셀들에 대해 컨텍스트 코드가 조사된다(107). 예를 들어, 결함 덩어리(defect blob)는 하나보다 많은 픽셀을 커버할 수 있으며, 이에 따라 하나보다 많은 코드를 커버할 수 있다. 코드들의 연합 또는 가장 중요한 코드가 결함을 서술하는데 사용될 수 있다.
컨텍스트 코드들 중의 하나 이상의 컨텍스트 코드에 기초하여 검출된 결함의 임계도가 결정된다(108). 검출된 결함의 설계 컨텍스트는 결함이 위치한 픽셀들에 대한 컨텍스트 코드를 조사함으로써 결정될 수 있다. 이 정보는 그 주변 영역의 설계 컨텍스트와 함께 결함의 임계도를 결정하는데 사용될 수 있다. 예를 들어, 결함이 가장자리에 가까이 있거나, 좁은 공간을 연결하거나, 라인 단부에 있거나, 또는 중요할 수 있는 다른 곳에 있다고 결정될 수 있다. 결함 임계도에 미치는 영향 때문에, 이 정보는 샘플 생성 검토 및/또는 수율 예측에 유용할 수 있다.
위치의 임계도는 그 위치를 둘러싸는 일부 영역 주변에 존재하는 프리미티브들의 임의의 함수 및/또는 해당 영역 내의 프리미티브들의 총수 또는 "대향하는 프리미티브들"의 갯수의 수치일 수 있으며, 여기서 "대향하는"이란 서로에 대한 특정 배향으로 있는 프리미티브들을 의미한다. 예시로서는 대향 모서리들 또는 수직 라인 옆의 수평 라인이 있다. 임계도는 또한 특정 지오메트리 내에서 결함을 검출하거나 또는 샘플링하기 위한 사용자 정의 선호 점수일 수 있다. 임계도는 해당 위치에서 발생하는 결함의 가능성(likelihood)의 수치이다. 상기 가능성은 검출된 과거 결함들의 통계적 분석으로부터 추정될 수 있거나, 또는 결함 메커니즘의 물리적 모델링에 의해 생성될 수 있거나, 또는 포커싱과 노광이 다이 단위로 의도적으로 조절되고 그 후 웨이퍼가 검사기에 의해 스캐닝되어 특정 지오메트리가 실패되도록 하는데 필요한 포커싱/노광의 섭동(perturbation)을 결정하는 PWQ 웨이퍼 검사에 의해 생성될 수 있다. 예를 들어, 결함들이 발생할 가능성이 낮은 위치의 임계도 값은 0이다. 이것은 진성 결함을 가질지라도 사용자에게 관심을 끌지 못하는 위치일 수 있다. 따라서, 0 또는 낮은 임계도 위치에서 검출된 결함들은 뉴슨스로서 간주될 수 있다.
도 2는 본 발명개시에 따른 다른 실시예의 흐름도이다.
설계가 이용가능하지 않은 경우, "설계 프록시" 이미지 또는 이미지의 이상화된 랜더링을 생성하기 위해, SEM과 같은 고해상도 툴을 사용한 전체 다이 스캐닝이 이미지 처리 툴을 사용하여 처리될 수 있다. 따라서, 웨이퍼 이미지는 설계 파일을 생성하는데 사용될 수 있다. 그 후, 원하는 공간 입상도의 컨텍스트 맵을 생성하기 위해, 이 이미지는 위에서 설명된 것과 동일한 기술들을 사용하여 분석될 수 있다.
대안적으로, 층을 패터닝하는데 사용되는 레티클/마스크의 이미지가 이용가능한 경우, 이 이미지는 스캐닝되어, 컨텍스트 맵을 생성하기 위한 설계 프록시로서 사용될 수 있다.
유사한 노이즈 특성을 갖는 단일 또는 소수의 컨텍스트들만이 함께 그룹화될 수 있기 때문에, 본 명세서에서 개시된 실시예들을 사용하여 다른 컨텍스트로부터의 노이즈 픽셀들이 이 컨텍스트/컨텍스트들의 그룹의 임계값을 오염시킬 (예를 들어, 둔감화시킬) 기회는 더 적어질 수 있다. 예를 들어, 도 4는 픽셀 레벨 기하학적 비닝 노이즈 특성을 보여주는 25개의 노이즈 히스토그램들의 콜렉션을 포함한다. 각각의 히스토그램은 픽셀들의 총수(y 축) 대 다이간 차이 그레이 레벨(x 축)을 보여주는데, 이는 노이즈 측정치이다. 가장 개체수가 많은 25개의 컨텍스트들이 도면에 그려져 있다. 그래프들은 5개의 그룹들로 나뉘어지는데, 첫번째(좌측 위) 그래프에서는 가장 개체수가 많은 5개의 컨텍스트들이 그려져 있고, 그 다음으로 개체수가 많은 5개의 컨텍스트들이 두번째 그래프에 그려지는 식으로 이루어져 있다. 그래프 위에 있는 숫자들은 5개의 컨텍스트들의 비트 인코딩이다. 그래프들은 상이한 컨텍스트들이 노이즈 레벨들의 상이한 확산을 갖는 것을 보여준다.
특정 알고리즘 또는 임계도 결정은 1000개의 픽셀들, 10,000개의 픽셀들, 또는 다른 값들과 같은, 최소 갯수의 픽셀들만을 사용할 수 있다. 최소 픽셀 갯수는 사용자 또는 알고리즘에 의해 결정될 수 있다. 이것은 쓰루풋을 증가시킬 수 있다.
선험적으로 알려진 중요한 컨텍스트들은 다른 컨텍스트들로부터 분리되어 유지될 수 있다. 예를 들어, 선험적으로 알려진 중요하지 않은 컨텍스트들은 저 감도 영역/영역들에서 유지될 수 있다. 선험적 정보의 사용의 경우, 사용자는 중요 및 비중요 영역들을 지정할 수 있다. 그러한 정보가 부재하는 경우, 유사한 층들 상에서의 이전 결함들 또는 핫 스캐닝의 결과가 임계도 수치를 추론하는데 사용될 수 있으며, 본 명세서에서 개시된 임의의 방법들을 사용하여 계산될 수 있다.
설계 컨텍스트들은 설계의 "알파벳"이기 때문에, 다른 디바이스 레이아웃이 유사한 컨텍스트를 가질 수 있다. 다른 디바이스 레이아웃은 또한 제1 디바이스 상에서 발견되지 않은 몇가지 새로운 컨텍스트들을 가질 수 있다. 따라서, 설계 컨텍스트들의 라이브러리가 구축될 수 있으며, 각 노이즈 특성이 기록될 수 있다. 새로운 컨텍스트들이 발견되면 이 라이브러리는 확장될 수 있다. 그 후, 이 라이브러리는, 유사한 컨텍스트들이 디바이스들에 걸쳐 유사한 노이즈 특성을 가질 것이라는 가정 하에, 다른 디바이스(예를 들어, 동일 층)에 대한 검사 레시피를 생성하는데 사용될 수 있다. 레시피 설정 동안, 이러한 가정은, 새로운 디바이스에 대해 컨텍스트별 노이즈 분석을 수행하고 이를 라이브러리 값들과 비교함으로써 체크될 수 있다. 라이브러리는, 그 전체가 참조로서 원용되고 있는 미국 특허 제7,877,722호에서 개시된 바와 같이, 해당 층 검사 단계를 위해 후속 디바이스들 상에서의 많은 컨텍스트들에 대한 검사 임계값 튜닝에 대한 부하를 감소시키는 것을 도울 수 있다.
픽셀 레벨 기하학적 비닝(pixel-level geometrical binning; PGB)에서, 각각의 광학 픽셀은 자신이 커버하는 지오메트리에 의해 서술된다. 지오메트리는 검토 중에 설계로부터 또는 SEM 이미지로부터 획득될 수 있다. 설계 유도 PGB의 경우, 이전 층 지오메트리가 또한 사용될 수 있다. 지오메트리는 형상 프리미티브들의 관점에서 정의될 수 있다. 예를 들어, 얇은 라인, 얇은 간격, 얇은 라인 단부, 얇은 간격 단부, 접합부, 고 곡률점, 두꺼운 객체 가장자리, 작은 객체, 또는 기타 형상 프리미티브들이 사용될 수 있다. 각각의 형상 프리미티브의 배향 정보가 또한 계산될 수 있다. 광학 픽셀 내의 기하학적 피처 총수는 빈을 정의하는데 사용될 수 있다. 빈 정의는 자동적일 수 있다. 각각의 광학 픽셀이 속하는 빈은 설계 그리드가 이미지 픽셀 그리드와 정렬되는 즉시 계산될 수 있다.
PGB는 국부적 지오메트리의 다음 특성들 모두를 캡처하는데 사용될 수 있다: 라인과 공간 밀도 수치들(결함 크기 임계도); 라인과 공간 배향(광학 모드와의 상호작용); 고 곡률점(공정 변동); 및/또는 라인 단부와 객체 접합부(공정 변동). 빈은 (자신 내에서 발생하는 결함들의) 임계도로 순위가 매겨질 수 있으며, 빈은 각자의 노이즈 시그너처(노이즈 이벤트를 필터링하여 제거하는데 유용함)로 특징지어질 수 있다. 빈은, 예를 들어, 임계도에 기초할 수 있다.
PGB는 적어도 다음의 방식으로 설계 기반 비닝(design-based binning; DBB)과 다르다. DBB는 프로토타입(지오메트리)을 사용하여 빈을 정의하는 반면에, PGB는 지오메트리들의 특성들을 사용하여 빈을 정의한다. PGB는 사용자 트레이닝을 거의 내지 전혀 필요로 하지 않는다. DBB는 배향 또는 형상 정보를 명시적으로 사용하지 않는 반면에 PGB는 그렇지 않다. DBB는 지오메트리들의 정확한 일치를 필요로 한다. PGB 빈은 유사하지만 동일하지 않은 지오메트리들을 포함할 수 있다. PGB 빈은 형상 프리미티브들의 존재 또는 총수에 의해 정의되는 것과 같이 더 "서술적"이다. DBB 빈은 예시로서 정의된다. DBG와 PGB를 결합하여 체계적이고 중요한 랜덤 결함들을 찾을 수 있다.
PGB는 DCI(defect criticality index) 또는 PCI(process criticality index)와 달리 다차원적이다. 예를 들어, PGB는 복수의 지오메트리 유형들에 관한 정보를 통합할 수 있다. DCI와 PCI는 단일 차원 특징들이다. PGB 빈에서의 이벤트는 DCI 수치로 순위가 매겨질 수 있다.
도 5는 본 발명개시에 따른 시스템의 블록도이다. 제어기(205)는 결함 검토 시스템(200) 및/또는 서버(209)와 전자 통신한다.
결함 검토 시스템(200)은 웨이퍼(203) 또는 기타 워크피스를 홀딩하도록 구성된 스테이지(204)를 포함한다. 스테이지(204)는 1개, 2개, 또는 3개의 축으로 이동하거나 또는 회전하도록 구성될 수 있다. 결함 검토 시스템(200)은 또한 웨이퍼(203)의 표면의 이미지를 생성하도록 구성된 이미지 생성 시스템(201)을 포함한다. 이미지는 웨이퍼(203)의 특정 층 또는 영역에 대한 것일 수 있다. 이 예시에서, 이미지 생성 시스템(201)은 이미지(203)를 생성하기 위해 전자빔(202)을 생성한다. 광대역 플라즈마 또는 레이저 스캐닝을 사용하는 것과 같은 다른 이미지 생성 시스템(201)이 가능하다. 예를 들어, 암시야 이미징 또는 명시야 이미징이 이미지 생성 시스템(201)에 의해 수행될 수 있다. 결함 검토 시스템(200) 및/또는 이미지 생성 시스템(201)은 웨이퍼(203)의 이미지를 생성할 수 있다.
여기에서 이용된 용어 "웨이퍼"는 일반적으로 반도체 또는 비반도체 물질로 형성된 기판들을 가리킨다. 이러한 반도체 또는 비반도체 물질의 예시들로는 단결정 실리콘, 갈륨 질화물, 갈륨 비소, 인듐 인화물, 사파이어, 및 유리를 포함하지만, 이들로 한정되지는 않는다. 이러한 기판들은 통상적으로 반도체 제조 설비들에서 발견되고/발견되거나 처리될 수 있다.
웨이퍼는 기판 상에 형성된 하나 이상의 층들을 포함할 수 있다. 예를 들어, 이러한 층들은 포토레지스트, 유전체 물질, 도전성 물질, 및 반도체 물질을 포함할 수 있지만, 이에 한정되는 것은 아니다. 많은 상이한 유형의 이러한 층들이 당 업계에 공지되어 있으며, 본원에서 이용되는 용어 웨이퍼는 모든 유형의 이러한 층들을 포함하는 웨이퍼를 망라하는 것으로 의도된다.
웨이퍼 상에 형성된 하나 이상의 층들은 패터닝될 수 있거나 또는 패터닝되지 않을 수 있다. 예를 들어, 웨이퍼는 반복가능한 패터닝된 피처들 또는 주기적 구조물들을 각각 갖는 복수의 다이들을 포함할 수 있다. 이러한 물질층들의 형성 및 처리는 궁극적으로 완성된 디바이스들을 초래시킬 수 있다. 많은 상이한 유형들의 디바이스들이 웨이퍼 상에 형성될 수 있고, 여기서 이용된 용어 웨이퍼는 본 업계에서 알려진 임의의 유형의 디바이스가 그 위에 제조되고 있는 웨이퍼를 망라하도록 의도된 것이다.
특정 예시에서, 결함 검토 시스템(200)은 SEM의 일부이거나 또는 SEM이다. 웨이퍼(203)의 이미지는 집속된 전자빔(202)으로 웨이퍼(203)를 스캐닝함으로써 생성된다. 전자는 표면 토포그래피 및 웨이퍼(203)의 조성에 관한 정보를 포함하는 신호를 생성하는데 사용된다. 전자빔(202)은 래스터 스캔 패턴으로 스캐닝될 수 있고, 전자빔(202)의 위치는 검출된 신호와 결합되어 이미지를 생성할 수 있다.
서버(209)는 반도체 웨이퍼 또는 기타 워크피스에 대한 설계 이미지들을 저장하도록 구성된다.
결함 검토 시스템(200) 및 서버(209)는 제어기(205)와 통신할 수 있다. 예를 들어, 제어기(205)는 이미지 생성 시스템(201) 또는 결함 검토 시스템(200)의 다른 컴포넌트들과 통신할 수 있다. 제어기(205)는 프로세서(206), 프로세서(206)와 전자 통신하는 전자적 데이터 저장 유닛(207), 및 프로세서(206)와 전자 통신하는 통신 포트(208)를 포함할 수 있다. 제어기(205)는 하드웨어, 소프트웨어, 및 펌웨어의 임의의 조합에 의해 실제로 구현될 수 있다는 것을 이해해야 한다. 또한, 본원에서 기술된 바와 같은 제어기의 기능은 하나의 유닛에 의해 수행되거나, 상이한 컴포넌트들 간에 나뉘어질 수 있으며, 이 때 각각의 컴포넌트는 하드웨어, 소프트웨어, 및 펌웨어의 임의의 조합에 의해 차례로 구현될 수 있다. 본원에서 설명된 다양한 방법들 및 기능들을 구현하기 위한 제어기(205)에 대한 프로그램 코드 또는 명령어들은 전자적 데이터 저장 유닛(207) 내, 제어기(205) 내부, 제어기(205) 외부의 메모리, 또는 이들의 조합과 같은, 제어기가 판독가능한 저장 매체 내에 저장될 수 있다.
제어기(205)가 이미징 디바이스(201)로부터의 출력 또는 서버(209)에 의해 생성된 출력과 같은, 결함 검토 시스템(200)에 의해 생성된 출력을 수신할 수 있도록, 제어기(205)는 (예를 들어, "유선" 및/또는 "무선" 전송 매체를 포함할 수 있는, 하나 이상의 전송 매체를 통해) 임의의 적절한 방식으로 결함 검토 시스템(200) 또는 서버(209)의 컴포넌트들에 결합될 수 있다. 제어기(205)는 출력을 이용하여 복수의 기능들을 수행하도록 구성될 수 있다. 예를 들어, 제어기(205)는 출력을 사용하여 웨이퍼(203) 상의 결함들을 검토하도록 구성될 수 있다. 다른 예시로서, 제어기(205)는 출력에 대한 결함 검토를 수행하지 않고서 출력을 전자적 데이터 저장 유닛(207) 또는 다른 저장 매체에 전송하도록 구성될 수 있다. 제어기(205)는 도 1 또는 도 2의 실시예들을 수행하는 것과 같이, 본 명세서에서 설명된 바와 같이 추가로 구성될 수 있다. 제어기(205)는 또한 샘플링, 이미징, 검사, 또는 계측을 목적으로 검토, 검사, 또는 계측 툴에게 명령어를 전송하도록 구성될 수 있다.
본 명세서에서 설명된 제어기(205), 다른 시스템(들), 또는 다른 서브시스템(들)은 개인 컴퓨터 시스템, 이미지 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 네트워크 어플라이언스, 인터넷 어플라이언스, 또는 다른 디바이스를 비롯하여, 다양한 형태를 취할 수 있다. 일반적으로, 용어 "제어기"는 메모리 매체로부터의 명령어들을 실행하는 하나 이상의 프로세서들을 갖는 임의의 디바이스를 망라하도록 광범위하게 정의될 수 있다. 서브시스템(들) 또는 시스템(들)은 또한 병렬 프로세서와 같은 당 업계에 공지된 임의의 적절한 프로세서를 포함할 수 있다. 또한, 서브시스템(들) 또는 시스템(들)은 고속 처리 및 소프트웨어를 갖는 플랫폼을 독립형 또는 네트워크형 툴로서 포함할 수 있다.
시스템이 하나보다 많은 서브시스템을 포함하는 경우, 이미지, 데이터, 정보, 명령어 등이 서브시스템들 간에 전송될 수 있도록, 상이한 컴퓨터 서브시스템들이 서로 결합될 수 있다. 예를 들어, 하나의 서브시스템은 당 업계에 공지된 임의의 적절한 유선 및/또는 무선 전송 매체를 포함할 수 있는, 임의의 적절한 전송 매체에 의해 추가적인 서브시스템(들)에 결합될 수 있다. 그러한 서브시스템들 중 둘 이상은 또한 공유형 컴퓨터 판독가능 저장 매체(도시되지 않음)에 의해 효과적으로 결합될 수 있다.
본 명세서에서 설명된 것과 같은 방법들을 구현하는 프로그램 명령어들은 전자적 데이터 저장 유닛(207) 또는 다른 저장 매체 내와 같이, 컴퓨터로 판독가능한 매체 상에 저장될 수 있다. 컴퓨터로 판독가능한 매체는 자기적 또는 광학적 디스크, 또는 자기적 테이프와 같은 저장 매체, 또는 당 업계에서 알려진 임의의 적절한 다른 컴퓨터로 판독가능한 비일시적 매체일 수 있다.
프로그램 명령어들은 여러가지 중에서도, 프로시저 기반 기술들, 컴포넌트 기반 기술들, 및/또는 객체 지향 기술들을 비롯한 임의의 다양한 방법들로 구현될 수 있다. 예를 들어, 프로그램 명령어들은 액티브X 제어, C++ 오브젝트, 자바빈, MFC("Microsoft Foundation Classes"), SSE(Streaming SIMD Extension), 또는 희망하는 바에 따라 다른 기술들 또는 방법론들을 이용하여 구현될 수 있다.
제어기(205)는 본 명세서에서 설명된 임의의 실시예들에 따라 구성될 수 있다. 예를 들어, 제어기(205)는 도 1 또는 도 2의 단계들의 일부 또는 전부를 수행하도록 프로그래밍될 수 있다.
추가적인 실시예들은, 본 명세서에 개시된 바와 같이, 웨이퍼 상의 비정상성(abnormality)을 식별하거나 또는 순응성(compliance)/비순응성(non-compliance)을 검출하기 위한 컴퓨터 구현 방법을 수행하기 위해 제어기 상에서 실행가능한 프로그램 명령어들을 저장하는 비일시적 컴퓨터로 판독가능한 매체에 관한 것이다. 특히, 도 5에서 도시된 바와 같이, 전자적 데이터 저장 유닛(207) 또는 다른 저장 매체는 제어기(205) 상에서 실행가능한 프로그램 명령어들을 포함하는 비일시적 컴퓨터로 판독가능한 매체를 포함할 수 있다. 컴퓨터 구현 방법은 본 명세서에서 설명된 임의의 방법(들)의 임의의 단계(들)을 포함할 수 있다.
본 명세서에서 설명된 제어기(205)는, 결함 검토 시스템의 일부로서 개시되었지만, 검사 시스템과 함께 사용되도록 구성될 수 있다. 다른 실시예에서, 본 명세서에서 설명된 제어기(205)는 계측 시스템과 함께 사용하도록 구성될 수 있다. 따라서, 본 명세서에서 개시된 실시예들은 상이한 응용들에 잘 적절하거나 덜 적절한 상이한 이미징 능력들을 갖는 시스템에 대해 복수의 방식으로 맞춤화될 수 있는 분류를 위한 일부 구성들을 설명한다.
본 방법의 단계들 각각은 본 명세서에서 추가적으로 설명된 바와 같이 수행될 수 있다. 본 방법은 또한 본 명세서에서 설명된 제어기 및/또는 컴퓨터 서브시스템(들) 또는 시스템(들)에 의해 수행될 수 있는 임의의 다른 단계(들)을 포함할 수 있다. 본 단계들은 본 명세서에서 설명된 임의의 실시예들에 따라 구성될 수 있는 하나 이상의 컴퓨터 서브시스템들에 의해 수행될 수 있다. 또한, 전술한 방법들은 본 명세서에서 설명된 임의의 시스템에 의해 수행될 수 있다.
다른 실시예에서, 본 명세서에서 개시된 실시예들은 비일시적 컴퓨터 판독가능 저장 매체를 사용하여 실행된다. 예를 들어, 비일시적 컴퓨터 판독가능 저장 매체는 다음 단계들을 실행하기 위한 하나 이상의 프로그램들을 포함한다. 웨이퍼의 다이의 설계 파일이 복수의 영역들로 분리된다. 컨텍스트 코드가 각 영역들에 대해 생성된다. 컨텍스트 코드는 영역들 중 하나의 영역의 지오메트리를 인코딩하도록 구성된다. 다이의 이미지가 다이에 대한 설계 파일에 정렬된다. 영역들 각각의 노이즈 레벨에 기초하여 컨텍스트 코드가 하나 이상의 검사 감도 영역들로 그룹화된다. 다이들은 검사 감도 영역들을 사용하여 스캐닝된다. 검사 감도 영역들 각각에 대해 임계값이 계산된다. 검출된 결함에서의 픽셀들에 대해 컨텍스트 코드가 조사된다. 컨텍스트 코드들 중의 하나 이상의 컨텍스트 코드에 기초하여 검출된 결함의 임계도가 결정된다.
본 발명개시는 하나 이상의 특정 실시예들과 관련하여 설명되었지만, 본 발명개시의 범위를 벗어나지 않고서 본 발명개시의 다른 실시예들이 실시될 수 있음을 이해할 것이다. 따라서, 본 발명개시는 첨부된 청구범위 및 그 합당한 해석에 의해서만 제한받는 것으로 한다.
Claims (20)
- 시스템에 있어서,
검토 툴과,
상기 검토 툴과 전자 통신하는 제어기
를 포함하고, 상기 검토 툴은,
웨이퍼를 홀딩하도록 구성된 스테이지; 및
상기 웨이퍼의 이미지를 생성하도록 구성된 이미지 생성 시스템을 포함하고,
상기 제어기는,
설계 파일을 복수의 영역들로 분리시키고 - 상기 설계 파일은 상기 웨이퍼의 다이에 대한 것임 -;
상기 영역들 각각에 대한 컨텍스트(context) 코드를 생성하고 - 상기 컨텍스트 코드는 상기 영역들 중 하나의 영역의 지오메트리(geometry)를 인코딩하도록 구성됨 -;
상기 웨이퍼의 다이의 이미지를 상기 다이에 대한 설계 파일에 정렬시키고;
상기 영역들 각각의 노이즈 레벨에 기초하여 컨텍스트 코드들을 하나 이상의 검사 감도(inspection sensitivity) 영역들로 그룹화하고;
상기 검사 감도 영역들을 사용하여 상기 다이를 스캐닝하고;
상기 검사 감도 영역들 각각에 대한 임계값을 계산하고;
검출된 결함에서의 픽셀들에 대한 컨텍스트 코드를 조사하며;
상기 컨텍스트 코드들 중의 하나 이상의 컨텍스트 코드에 기초하여 상기 검출된 결함의 임계도(criticality)를 결정하도록 구성된 것인 시스템. - 제1항에 있어서,
상기 제어기는 프로세서, 상기 프로세서와 전자 통신하는 전자적 데이터 저장 유닛, 및 상기 프로세서 및 상기 전자적 데이터 저장 유닛과 전자 통신하는 통신 포트를 포함한 것인 시스템. - 제2항에 있어서,
상기 전자적 데이터 저장 유닛은 상기 설계 파일을 포함한 것인 시스템. - 제1항에 있어서,
상기 검토 툴은 스캐닝 전자 현미경(scanning electron microscope)인 것인 시스템. - 제1항에 있어서,
상기 이미지 생성 시스템은 전자 빔, 광대역 플라즈마, 또는 레이저 중 적어도 하나를 사용하여 상기 웨이퍼의 이미지를 생성하도록 구성된 것인 시스템. - 제1항에 있어서,
상기 컨텍스트 코드는 가장자리 밀도, 특징값들의 벡터, 또는 상기 영역들 중의 하나의 영역의 형상 프리미티브(shape primitive)들의 세트 중 하나 이상을 나타낸 것인 시스템. - 제1항에 있어서,
상기 제어기는 또한 상기 컨텍스트 코드들을 그룹화하기 전에 상기 영역들의 노이즈를 분석하도록 구성된 것인 시스템. - 제1항에 있어서,
상기 제어기는 또한 라인 및 공간 밀도 측정, 라인 및 공간 배향, 고 곡률점(high curvature point), 및 라인 단부와 객체 접합부 중 적어도 하나를 캡처하기 위해 국부적 지오메트리를 비닝(bin)하도록 구성된 것인 시스템. - 방법에 있어서,
제어기를 사용하여, 설계 파일을 복수의 영역들로 분리시키는 단계 - 상기 설계 파일은 상기 웨이퍼의 다이에 대한 것임 -;
상기 제어기를 사용하여, 상기 영역들 각각에 대한 컨텍스트 코드를 생성하는 단계 - 상기 컨텍스트 코드는 상기 영역들 중 하나의 영역의 지오메트리를 인코딩하도록 구성됨 -;
상기 제어기를 사용하여, 상기 다이의 이미지를 상기 다이에 대한 설계 파일에 정렬시키는 단계;
상기 제어기를 사용하여, 상기 영역들 각각의 노이즈 레벨에 기초하여 상기 컨텍스트 코드를 하나 이상의 검사 감도 영역들로 그룹화하는 단계;
상기 검사 감도 영역들을 사용하여 상기 다이를 스캐닝하는 단계;
상기 제어기를 사용하여, 상기 검사 감도 영역들 각각에 대한 임계값을 계산하는 단계;
상기 제어기를 사용하여, 검출된 결함에서의 픽셀들에 대한 컨텍스트 코드를 조사하는 단계; 및
상기 제어기를 사용하여, 컨텍스트 코드들 중의 하나 이상의 컨텍스트 코드에 기초하여 상기 검출된 결함의 임계도를 결정하는 단계
를 포함하는 방법. - 제9항에 있어서,
상기 컨텍스트 코드는 가장자리 밀도, 특징값들의 벡터, 또는 상기 영역들 중의 하나의 영역의 형상 프리미티브들의 세트 중 하나 이상을 나타낸 것인 방법. - 제9항에 있어서,
상기 프로세서를 사용하여, 상기 그룹화하는 단계 이전에 상기 영역들의 노이즈를 분석하는 단계
를 더 포함하는 방법. - 제9항에 있어서,
상기 다이의 이미지는 스캐닝 전자 현미경 이미지인 것인 방법. - 제9항에 있어서,
상기 설계 파일은 서로 위아래로 배치된 복수의 층들을 포함한 것인 방법. - 제9항에 있어서,
상기 컨텍스트 코드는 상기 설계 파일로부터 계산된 가장자리 밀도의 수치(measure) 또는 특징값들의 벡터이도록 구성된 것인 방법. - 제9항에 있어서,
상기 컨텍스트 코드는 상기 영역 내의 형상 프리미티브들의 세트의 인코딩이도록 구성된 것인 방법. - 제15항에 있어서,
상기 인코딩은 빈도수 기반이며, 상기 영역 내에서의 형상 프리미티브들의 존재의 수를 세도록 구성된 것인 방법. - 제15항에 있어서,
상기 인코딩은 형상 프리미티브들 간의 공간적 관계에 대한 것인 방법. - 제9항에 있어서,
국부적 지오메트리를 비닝하는 단계
를 더 포함하고, 상기 비닝하는 단계는 라인 및 공간 밀도 측정, 라인 및 공간 배향, 고 곡률점, 및 라인 단부와 객체 접합부 중 적어도 하나를 캡처하는 것인 방법. - 제9항에 있어서,
상기 설계 파일은 웨이퍼 이미지로부터 생성된 것인 방법. - 하나 이상의 컴퓨팅 디바이스들 상에서 이하의 단계들을 실행하기 위한 하나 이상의 프로그램을 포함하는 비일시적 컴퓨터 판독가능 저장 매체에 있어서, 상기 단계들은,
웨이퍼의 다이의 설계 파일을 복수의 영역들로 분리시키는 단계;
상기 영역들 각각에 대한 컨텍스트 코드를 생성하는 단계 - 상기 컨텍스트 코드는 상기 영역들 중 하나의 영역의 지오메트리를 인코딩하도록 구성됨 -;
다이의 이미지를 상기 다이에 대한 설계 파일에 정렬시키는 단계;
상기 영역들 각각의 노이즈 레벨에 기초하여 컨텍스트 코드를 하나 이상의 검사 감도 영역들로 그룹화하는 단계;
상기 검사 감도 영역들을 사용하여 상기 다이를 스캐닝하는 단계;
상기 검사 감도 영역들 각각에 대한 임계값을 계산하는 단계;
검출된 결함에서의 픽셀들에 대한 컨텍스트 코드를 조사하는 단계; 및
컨텍스트 코드들 중의 하나 이상의 컨텍스트 코드에 기초하여 상기 검출된 결함의 임계도를 결정하는 단계
를 포함한 것인 비일시적 컴퓨터 판독가능 저장 매체.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662279483P | 2016-01-15 | 2016-01-15 | |
US62/279,483 | 2016-01-15 | ||
US15/356,729 US10127651B2 (en) | 2016-01-15 | 2016-11-21 | Defect sensitivity of semiconductor wafer inspectors using design data with wafer image data |
US15/356,729 | 2016-11-21 | ||
PCT/US2017/013362 WO2017123888A1 (en) | 2016-01-15 | 2017-01-13 | Improving defect sensitivity of semiconductor wafer inspectors using design data with wafer image data |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180095715A true KR20180095715A (ko) | 2018-08-27 |
KR102432428B1 KR102432428B1 (ko) | 2022-08-12 |
Family
ID=59312089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020187022995A KR102432428B1 (ko) | 2016-01-15 | 2017-01-13 | 웨이퍼 이미지 데이터와 함께 설계 데이터를 사용하는 반도체 웨이퍼 검사기들의 결함 감도 개선 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10127651B2 (ko) |
KR (1) | KR102432428B1 (ko) |
CN (1) | CN108463875B (ko) |
IL (1) | IL260103B (ko) |
TW (1) | TWI706376B (ko) |
WO (1) | WO2017123888A1 (ko) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10127651B2 (en) * | 2016-01-15 | 2018-11-13 | Kla-Tencor Corporation | Defect sensitivity of semiconductor wafer inspectors using design data with wafer image data |
US10031997B1 (en) | 2016-11-29 | 2018-07-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Forecasting wafer defects using frequency domain analysis |
US20180300872A1 (en) * | 2017-04-12 | 2018-10-18 | Ngr Inc. | Method And Apparatus For Integrated Circuit Pattern Inspection With Automatically Set Inspection Areas |
US10290087B2 (en) * | 2017-09-11 | 2019-05-14 | Applied Materials Israel Ltd. | Method of generating an examination recipe and system thereof |
KR102549196B1 (ko) * | 2018-02-07 | 2023-06-30 | 어플라이드 머티리얼즈 이스라엘 리미티드 | 반도체 시편의 심층 학습 기반 검사 방법 및 그의 시스템 |
US20190279914A1 (en) * | 2018-03-09 | 2019-09-12 | Kla-Tencor Corporation | Region of interest and pattern of interest generation for critical dimension measurement |
US10714366B2 (en) * | 2018-04-12 | 2020-07-14 | Kla-Tencor Corp. | Shape metric based scoring of wafer locations |
CN109241114B (zh) * | 2018-08-31 | 2021-12-03 | 上海华力微电子有限公司 | 故障设备识别***及识别方法和计算机存储介质 |
US10853932B2 (en) * | 2019-01-16 | 2020-12-01 | Applied Material Israel, Ltd. | Method of defect detection on a specimen and system thereof |
US10930597B2 (en) * | 2019-03-27 | 2021-02-23 | Kla-Tencor Corporation | Die screening using inline defect information |
US11543363B2 (en) * | 2019-05-24 | 2023-01-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods for wafer bond monitoring |
US11619592B2 (en) * | 2019-07-09 | 2023-04-04 | KLA Corp. | Selecting defect detection methods for inspection of a specimen |
US11055840B2 (en) * | 2019-08-07 | 2021-07-06 | Kla Corporation | Semiconductor hot-spot and process-window discovery combining optical and electron-beam inspection |
US11615993B2 (en) * | 2019-11-21 | 2023-03-28 | Kla Corporation | Clustering sub-care areas based on noise characteristics |
TWI731671B (zh) * | 2020-05-07 | 2021-06-21 | 美商矽成積體電路股份有限公司 | 異常晶片檢測方法與異常晶片檢測系統 |
CN113971651A (zh) * | 2020-07-24 | 2022-01-25 | 中芯国际集成电路制造(上海)有限公司 | 检测方法以及检测装置、电子设备和存储介质 |
US20220301133A1 (en) * | 2021-03-16 | 2022-09-22 | Kla Corporation | Segmentation of design care areas with a rendered design image |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070288219A1 (en) * | 2005-11-18 | 2007-12-13 | Khurram Zafar | Methods and systems for utilizing design data in combination with inspection data |
US20080250384A1 (en) * | 2006-12-19 | 2008-10-09 | Brian Duffy | Systems and methods for creating inspection recipes |
US20140193065A1 (en) * | 2013-01-09 | 2014-07-10 | Kla-Tencor Corporation | Detecting Defects on a Wafer Using Template Image Matching |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6324298B1 (en) * | 1998-07-15 | 2001-11-27 | August Technology Corp. | Automated wafer defect inspection system and a process of performing such inspection |
US6898305B2 (en) * | 2001-02-22 | 2005-05-24 | Hitachi, Ltd. | Circuit pattern inspection method and apparatus |
JP3904419B2 (ja) | 2001-09-13 | 2007-04-11 | 株式会社日立製作所 | 検査装置および検査システム |
US20040156539A1 (en) * | 2003-02-10 | 2004-08-12 | Asm Assembly Automation Ltd | Inspecting an array of electronic components |
JP4564728B2 (ja) * | 2003-07-25 | 2010-10-20 | 株式会社日立ハイテクノロジーズ | 回路パターンの検査装置 |
US7831083B1 (en) * | 2006-07-13 | 2010-11-09 | Kla-Tencor Technologies Corporation | Image quality monitoring for substrate inspection |
SG163442A1 (en) * | 2009-01-13 | 2010-08-30 | Semiconductor Technologies & Instruments | System and method for inspecting a wafer |
KR20120068128A (ko) | 2010-12-17 | 2012-06-27 | 삼성전자주식회사 | 패턴의 결함 검출 방법 및 이를 수행하기 위한 결함 검출 장치 |
US9170211B2 (en) * | 2011-03-25 | 2015-10-27 | Kla-Tencor Corp. | Design-based inspection using repeating structures |
US8855399B2 (en) * | 2012-02-07 | 2014-10-07 | Applied Materials Israel, Ltd. | System, a method and a computer program product for CAD-based registration |
US9098891B2 (en) | 2013-04-08 | 2015-08-04 | Kla-Tencor Corp. | Adaptive sampling for semiconductor inspection recipe creation, defect review, and metrology |
US9183624B2 (en) * | 2013-06-19 | 2015-11-10 | Kla-Tencor Corp. | Detecting defects on a wafer with run time use of design data |
US9518932B2 (en) * | 2013-11-06 | 2016-12-13 | Kla-Tencor Corp. | Metrology optimized inspection |
US9664540B2 (en) * | 2014-01-07 | 2017-05-30 | Samsung Electronics Co., Ltd. | Device including optical sensor |
US9262821B2 (en) * | 2014-05-12 | 2016-02-16 | Kla-Tencor Corp. | Inspection recipe setup from reference image variation |
US9401016B2 (en) * | 2014-05-12 | 2016-07-26 | Kla-Tencor Corp. | Using high resolution full die image data for inspection |
TW201545819A (zh) * | 2014-06-06 | 2015-12-16 | Yealy Optic Electronic Co Ltd | 電腦視覺辨識輸出圖像輔助led晶粒挑選系統及挑選方法 |
US9846934B2 (en) * | 2015-04-13 | 2017-12-19 | Anchor Semiconductor Inc. | Pattern weakness and strength detection and tracking during a semiconductor device fabrication process |
US9965848B2 (en) | 2015-12-23 | 2018-05-08 | Kla-Tencor Corporation | Shape based grouping |
US10127651B2 (en) * | 2016-01-15 | 2018-11-13 | Kla-Tencor Corporation | Defect sensitivity of semiconductor wafer inspectors using design data with wafer image data |
-
2016
- 2016-11-21 US US15/356,729 patent/US10127651B2/en active Active
-
2017
- 2017-01-13 WO PCT/US2017/013362 patent/WO2017123888A1/en active Application Filing
- 2017-01-13 CN CN201780006190.XA patent/CN108463875B/zh active Active
- 2017-01-13 KR KR1020187022995A patent/KR102432428B1/ko active IP Right Grant
- 2017-01-13 TW TW106101159A patent/TWI706376B/zh active
-
2018
- 2018-06-18 IL IL260103A patent/IL260103B/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070288219A1 (en) * | 2005-11-18 | 2007-12-13 | Khurram Zafar | Methods and systems for utilizing design data in combination with inspection data |
US20080250384A1 (en) * | 2006-12-19 | 2008-10-09 | Brian Duffy | Systems and methods for creating inspection recipes |
US20140193065A1 (en) * | 2013-01-09 | 2014-07-10 | Kla-Tencor Corporation | Detecting Defects on a Wafer Using Template Image Matching |
Also Published As
Publication number | Publication date |
---|---|
CN108463875A (zh) | 2018-08-28 |
KR102432428B1 (ko) | 2022-08-12 |
TW201734949A (zh) | 2017-10-01 |
CN108463875B (zh) | 2019-12-31 |
US10127651B2 (en) | 2018-11-13 |
TWI706376B (zh) | 2020-10-01 |
WO2017123888A1 (en) | 2017-07-20 |
IL260103B (en) | 2020-06-30 |
US20170206650A1 (en) | 2017-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102432428B1 (ko) | 웨이퍼 이미지 데이터와 함께 설계 데이터를 사용하는 반도체 웨이퍼 검사기들의 결함 감도 개선 | |
KR102476927B1 (ko) | 이상치 검출을 통한 특성 선택 및 자동 프로세스 윈도우 모니터링 | |
KR102568074B1 (ko) | 반도체 제조 프로세스에서 딥 러닝을 사용하여 결함 및 임계 치수를 예측하기 위한 시스템 및 방법 | |
TWI648533B (zh) | 用於相對於一所儲存高解析度晶粒圖像判定檢查資料之一位置之電腦實施方法及經組態以相對於一所儲存高解析度晶粒圖像判定檢查資料之一位置之系統 | |
KR102324677B1 (ko) | 결함 검출을 위한 동적 케어 영역 | |
US7877722B2 (en) | Systems and methods for creating inspection recipes | |
US8422761B2 (en) | Defect and critical dimension analysis systems and methods for a semiconductor lithographic process | |
KR101600209B1 (ko) | 영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법 | |
US8150140B2 (en) | System and method for a semiconductor lithographic process control using statistical information in defect identification | |
KR102386536B1 (ko) | 시편 상의 관심 패턴의 하나 이상의 특성의 결정 | |
JP6420529B2 (ja) | パッチ・ツー・パッチ比較を含む欠陥検出のための装置及び方法 | |
JP2015084443A (ja) | ウェーハ用検査工程を生成するための方法及びシステム | |
TW202030475A (zh) | 基於設計及雜訊之關注區域 | |
US11119060B2 (en) | Defect location accuracy using shape based grouping guided defect centering | |
CN110582842B (zh) | 依据光学检验结果进行计量导引检验样品成形 | |
WO2019006222A1 (en) | SYSTEMS AND METHODS FOR PREDICTING DEFECTS AND CRITICAL DIMENSION USING DEEP LEARNING IN A SEMICONDUCTOR MANUFACTURING PROCESS | |
US20230411224A1 (en) | System and method for detecting defects on a wafer and related non-transitory computer-readable medium | |
JP2004165395A (ja) | 検査データ解析プログラムと検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |