KR20180090495A - 반도체 장치의 테스트 방법 및 이를 수행하는 테스트 시스템 - Google Patents

반도체 장치의 테스트 방법 및 이를 수행하는 테스트 시스템 Download PDF

Info

Publication number
KR20180090495A
KR20180090495A KR1020170015413A KR20170015413A KR20180090495A KR 20180090495 A KR20180090495 A KR 20180090495A KR 1020170015413 A KR1020170015413 A KR 1020170015413A KR 20170015413 A KR20170015413 A KR 20170015413A KR 20180090495 A KR20180090495 A KR 20180090495A
Authority
KR
South Korea
Prior art keywords
ring oscillator
operating frequency
model
semiconductor device
voltage
Prior art date
Application number
KR1020170015413A
Other languages
English (en)
Inventor
정재수
이재원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170015413A priority Critical patent/KR20180090495A/ko
Priority to US15/867,890 priority patent/US20180224498A1/en
Publication of KR20180090495A publication Critical patent/KR20180090495A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
    • G01R31/2848—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms using simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2837—Characterising or performance testing, e.g. of frequency response

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Environmental & Geological Engineering (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Toxicology (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 장치의 테스트 방법 및 이를 수행하는 테스트 시스템이 제공된다. 반도체 장치의 테스트 방법은 복수의 반도체 칩의 최저 동작 전압과, 상기 복수의 반도체 칩에 포함된 링 오실레이터(ring oscillator)의 동작 주파수를 각각 측정하되, 상기 링 오실레이터는 제1 회로 구성을 갖는 제1 링 오실레이터와, 상기 제1 회로 구성과 다른 제2 회로 구성을 갖는 제2 링 오실레이터를 포함하고, 상기 복수의 반도체 칩 내의 상기 제1 링 오실레이터의 동작 주파수와 상기 반도체 칩의 상기 최저 동작 전압 사이의 제1 모델을 생성하고, 상기 복수의 반도체 칩 내의 상기 제2 링 오실레이터의 동작 주파수와 상기 반도체 칩의 상기 최저 동작 전압 사이의 제2 모델을 생성하고, 대상 반도체 칩에 포함된 상기 제1 링 오실레이터와 상기 제2 링 오실레이터의 동작 주파수를 측정하고, 상기 대상 반도체 칩의 상기 제1 링 오실레이터와의 동작 주파수와 상기 제1 모델을 이용하여 제1 측정값을 계산하고, 상기 대상 반도체 칩의 상기 제2 링 오실레이터의 동작 주파수와 상기 제2 모델을 이용하여 제2 측정값을 계산하고, 상기 제1 측정값과 상기 제2 측정값에 기초하여 상기 대상 반도체의 고온 보상 전압을 결정하고, 상기 고온 보상 전압에 따라 상기 대상 반도체의 DVFS 테이블을 수정하는 것을 포함한다.

Description

반도체 장치의 테스트 방법 및 이를 수행하는 테스트 시스템{THE TEST METHOD OF SEMICONDUCTOR DEVICE AND TEST SYSTEM FOR PERFORMING THE SAME}
본 발명은 반도체 장치의 테스트 방법 및 이를 수행하는 테스트 시스템에 관한 것이며, 더욱 구체적으로는 상온 환경과 고온 환경에서의 반도체 칩의 최저 동작 전압의 차이와, 반도체 칩에 포함된 링 오실레이터의 동작 주파수 사이의 모델을 생성하고, 이를 이용하는 반도체 장치의 테스트 방법 및 테스트 시스템에 관한 것이다.
제조 공정이 완료된 반도체 장치는 동작 신뢰성의 확보를 위해 다양한 테스트가 수행되고, 테스트 결과에 기초하여 다수의 동작 파라미터가 설정된다. 반도체 장치의 동작에 있어 예측되는 다양한 환경 변수에 대비하기 위하여 이러한 테스트의 종류 및 수는 점차적으로 증가하는 경향이 있다.
한편, 상술한 다수의 동작 파라미터들은, 서로 간에 일정한 상관 관계를 가질 수 있다. 이러한 상관 관계를 이용하면, 하나의 동작 파라미터의 측정을 통해 다른 파라미터의 경향성의 예측이 가능할 수 있고, 이는 반도체 장치의 테스트의 속도 및 쓰루풋을 향상시키는 것에 이용될 수 있다.
본 발명이 해결하고자 하는 기술적 과제는, 반도체 장치 내에 형성된 서로 다른 회로 구성을 갖는 링 오실레이터와 반도체 장치의 최저 동작 전압 사이의 상관 관계를 이용하여, 상온 환경과 고온 환경에서의 반도체 칩의 최저 동작 전압의 차이를 예측하는 반도체 장치의 테스트 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 반도체 장치 내에 형성된 서로 다른 회로 구성을 갖는 링 오실레이터와 반도체 장치의 최저 동작 전압 사이의 상관 관계를 이용하여, 상온 환경과 고온 환경에서의 반도체 칩의 최저 동작 전압의 차이를 예측하는 반도체 장치의 테스트 시스템을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 테스트 방법은 복수의 반도체 칩의 최저 동작 전압과, 상기 복수의 반도체 칩에 포함된 링 오실레이터(ring oscillator)의 동작 주파수를 각각 측정하되, 상기 링 오실레이터는 제1 회로 구성을 갖는 제1 링 오실레이터와, 상기 제1 회로 구성과 다른 제2 회로 구성을 갖는 제2 링 오실레이터를 포함하고, 상기 복수의 반도체 칩 내의 상기 제1 링 오실레이터의 동작 주파수와 상기 반도체 칩의 상기 최저 동작 전압 사이의 제1 모델을 생성하고, 상기 복수의 반도체 칩 내의 상기 제2 링 오실레이터의 동작 주파수와 상기 반도체 칩의 상기 최저 동작 전압 사이의 제2 모델을 생성하고, 대상 반도체 칩에 포함된 상기 제1 링 오실레이터와 상기 제2 링 오실레이터의 동작 주파수를 측정하고, 상기 대상 반도체 칩의 상기 제1 링 오실레이터와의 동작 주파수와 상기 제1 모델을 이용하여 제1 측정값을 계산하고, 상기 대상 반도체 칩의 상기 제2 링 오실레이터의 동작 주파수와 상기 제2 모델을 이용하여 제2 측정값을 계산하고, 상기 제1 측정값과 상기 제2 측정값에 기초하여 상기 대상 반도체의 고온 보상 전압을 결정하고, 상기 고온 보상 전압에 따라 상기 대상 반도체의 DVFS 테이블을 수정하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 테스트 시스템은 복수의 반도체 칩의 최저 동작 전압과, 상기 복수의 반도체 칩에 포함된 링 오실레이터(ring oscillator)의 동작 주파수를 각각 측정하는 측정부로, 상기 링 오실레이터는 제1 회로 구성을 갖는 제1 링 오실레이터와, 상기 제1 회로 구성과 다른 제2 회로 구성을 갖는 제2 링 오실레이터를 포함하는 측정부, 상기 복수의 반도체 칩 내의 상기 제1 링 오실레이터의 동작 주파수와 상기 반도체 칩의 상기 최저 동작 전압 사이의 제1 모델을 생성하고, 상기 복수의 반도체 칩 내의 상기 제2 링 오실레이터의 동작 주파수와 상기 반도체 칩의 상기 최저 동작 전압 사이의 제2 모델을 생성하는 모델링 생성부, 상기 측정부로부터 제공된 대상 반도체 칩에 포함된 상기 제1 링 오실레이터와 상기 제2 링 오실레이터의 동작 주파수를 제공받아 상기 대상 반도체 칩의 상기 제1 링 오실레이터와의 동작 주파수와 상기 제1 모델을 이용하여 제1 측정값을 계산하고, 상기 대상 반도체 칩의 상기 제2 링 오실레이터의 동작 주파수와 상기 제2 모델을 이용하여 제2 측정값을 계산하고, 상기 제1 측정값과 상기 제2 측정값으로부터 상기 대상 반도체의 고온 보상 전압을 결정하는 연산부를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치의 테스트 방법을 적용할 수 있는 반도체 칩의 블록도이다.
도 2는 본 발명의 몇몇 실시예에 따른 반도체 장치의 테스트 방법을 적용할 수 있는 반도체 칩의 일부를 도시한 블록도이다.
도 3a 및 도 3b는 본 발명의 몇몇 실시예에 따른 반도체 장치의 테스트 방법을 적용할 수 있는 반도체 칩의 일부를 도시한 블록도이다.
도 4a 및 도 4b는 본 밞여의 몇몇 실시예에 따른 반도체 장치의 테스트 방법을 적용할 수 있는 반도체 칩의 일부를 도시한 블록도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 장치의 테스트 방법을 설명하기 위한 순서도이다.
도 6은 본 발명의 일 실시예에 따른 반도체 장치의 테스트 방법의 일부 과정을 설명하기 위한 개략도이다.
도 7은 본 발명의 일 실시예에 따른 반도체 장치의 테스트 방법이 수행되어 얻어진 테이블을 설명하기 위한 개략도이다.
도 8은 본 발명의 일 실시예에 따른 반도체 장치의 테스트 방법을 설명하기 위한 순서도이다.
도 9는 본 발명의 다른 실시예에 따른 반도체 장치의 테스트 방법을 설명하기 위한 순서도이다.
도 10은 본 발명의 다른 실시예에 따른 반도체 장치의 테스트 방법을 적용할 수 있는 반도체 장치의 블록도이다.
도 11은 본 발명의 일 실시예에 따른 반도체 장치의 테스트 시스템을 설명하기 위한 블록도이다.
이하에서, 도 1 내지 도 11을 참조하여, 본 발명의 실시예에 따른 반도체 장치의 테스트 방법에 관하여 설명한다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치의 테스트 방법을 적용할 수 있는 반도체 칩의 블록도이다.
도 1을 참조하면, 본 발명의 몇몇 실시예에 따른 반도체 장치의 테스트 방법은, 반도체 장치(100)를 대상으로 수행될 수 있다.
반도체 장치(100)는 예를 들어, 메모리 칩 또는 로직 칩 등일 수 있다. 반도체 장치(100)가 메모리 칩 또는 로직 칩일 경우, 반도체 장치(100)는 수행하는 연산 등을 고려하여, 다양하게 설계될 수 있다.
반도체 장치(100)가 메모리 칩일 경우, 메모리 칩은 예를 들어, 비휘발성 메모리 칩(non-volatile memory chip)일 수 있다. 구체적으로, 메모리 칩은 플래시 메모리 칩(flash memory chip)일 수 있으며, 더욱 구체적으로, 메모리 칩은 낸드(NAND) 플래시 메모리 칩 또는 노어(NOR) 플래시 메모리 칩 중 어느 하나일 수 있다.
한편, 본 발명의 기술적 사상에 따른 테스트 방법을 적용할 수 있는 메모리 칩의 형태가 이에 제한되는 것은 아니다. 본 발명의 몇몇 실시예에서, 상기 메모리 칩은 휘발성 메모리(volatile memory chip) 칩일 수 있다. 구체적으로, 메모리 칩은 예를 들어, DRAM(Random Access Memory), SRAM(Static Random Access Memory), Embedded RAM일 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
한편, 반도체 장치(100)가 로직 칩인 경우, 로직 칩은 CPU(Central Processing Unit) 및 GPU(Graphics Processing Unit), AP(Application Processor), FPGA(Field Programmable Grid Array) 등을 포함할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
이하에서는 반도체 장치(100)가 AP인 것으로 상정하여 본 발명의 기술적 사상에 따른 반도체 장치의 테스트 방법을 설명하도록 한다.
반도체 장치(100)는 복수의 기능 블록들(110, 120, 130)을 포함할 수 있다. 도 1에서는 예시적으로 반도체 장치(100)가 세 개의 기능 블록들(110, 120, 130)을 포함하는 것을 도시되었으나 본 발명이 이에 제한되는 것은 아니다. 반도체 장치(100)는 설계 의도에 따라 얼마든지 세 개 이상 또는 그 이하의 기능 블록들을 포함할 수도 있다.
상술한 것과 같이 반도체 장치(100)가 AP인 경우, 예를 들어 제1 기능 블록(110)은 빅 코어(big core), 제2 기능 블록(120)은 리틀 코어(little core), 제3 기능 블록(130)은 GPU일 수 있다. 다만 본 발명이 이에 제한되는 것은 아니다.
도 2는 본 발명의 몇몇 실시예에 따른 반도체 장치의 테스트 방법을 적용할 수 있는 반도체 칩의 일부를 도시한 블록도이다.
도 2를 참조하면, 제1 기능 블록(110)이 더욱 자세하게 도시된다. 제1 기능 블록(110)은 제1 기능 블록(110)을 구성하는 회로 요소들 이외에, 복수의 링 오실레이터(Ring Oscillator; RO)를 포함할 수 있다. 본 발명의 몇몇 실시예에서, 반도체 장치(100)는 서로 다른 구성의 제1 링 오실레이터(FEOL_RO) 및 제2 링 오실레이터(BEOL_RO)를 포함할 수 있다. 더욱 구체적으로, 제1 링 오실레이터는(FEOL_RO) FEOL(Front End Of Line) 링 오실레이터일 수 있다. 제2 링 오실레이터(BEOL_RO)는 BEOL(Back End Of Line) 링 오실레이터일 수 있다.
또한, 제1 기능 블록(110)은 제1 기능 블록(110)이 동작하는 동작 주파수와, 동작 전압 사이의 제어하는 DVFS(Dynamic Voltage and Frequency Scailing)를 수행하기 위한 DVFS 테이블을 저장할 수 있다. 본 발명의 실시예에 따른 반도체 장치의 테스트 방법을 수행하기 이전에, DVFS 테이블은 동작 주파수에 따른 최저 동작 전압이 미리 저장되어 있을 수 있다. 이하에서 설명될 본 발명의 실시예에 따른 반도체 장치의 테스트 방법을 수행함에 따라, 고온 조건에서의 반도체 장치(100)의 정상 동작을 보장하기 위하여, DVFS 테이블은 수정될 수 있다.
이하에서 반도체 장치(100)에 포함된 서로 다른 구성의 제1 및 제2 링 오실레이터(FEOL_RO, BEOL_RO)에 관하여 도 3a 및 3b를 참조하여 더욱 자세하게 설명한다.
도 3a 및 도 3b는 본 발명의 몇몇 실시예에 따른 반도체 장치의 테스트 방법을 적용할 수 있는 반도체 칩의 일부를 도시한 블록도이다.
먼저, 도 3a를 참조하면, 제1 링 오실레이터(FEOL_RO)는, 직렬로 연결된 복수의 NOT 게이트(또는 인버터)(123), 제1 링 오실레이터(FEOL_RO)의 출력과 연결된 AND 게이트(121) 및 버퍼(122)를 포함할 수 있다.
제1 링 오실레이터(FEOL_RO)는 홀수 개의 NOT 게이트(123)을 포함할 수 있다. 상기 홀수 개의 NOT 게이트(120)들은 하나의 NOT 게이트(123)의 출력이 다른 하나의 NOT 게이트(123)의 입력으로 제공되는 링(ring) 구조로 연결된다. 제1 링 오실레이터(FEOL_RO)의 출력 전압(OUT)은 버퍼(122)를 거쳐 출력되고, 두 개의 저압 레벨(TRUE 및 FALSE) 가운데 진동하는 형태를 가질 수 있다. AND 게이트(121)는 인에이블 신호(EN)를 입력받아 출력을 버퍼(122) 및 NOT 게이트(123)로 제공한다.
한편, 도 3b를 참조하면, 제2 링 오실레이터(BEOL_RO)는, 직렬로 연결된 복수의 NOT 게이트(223), 제2 링 오실레이터(BEOL_RO)의 출력과 연결된 AND 게이트(221) 및 버퍼(222)를 포함할 수 있다.
제2 링 오실레이터(BEOL_RO)는, 앞서 설명한 제1 링 오실레이터(FEOL_RO)와 유사한 구조를 가질 수 있다. 즉, 제2 링 오실레이터(BEOL_RO)는 홀수 개의 NOT 게이트(223)을 포함하는 링 구조로 구성되고, 제2 링 오실레이터(BEOL_RO)의 출력 전압(OUT)은 버퍼(222)를 통해 출력되어 두 개의 전압 레벨(TRUE 및 FALSE) 가운데 진동하는 형태를 갖는다. AND 게이트(221)는 인에이블 신호(EN)를 입력받아 출력을 버퍼(222) 및 NOT 게이트(223)으로 제공한다.
다만, 제2 링 오실레이터(BEOL_RO)는 두 개의 NOT 게이트(223) 사이에 저항(224)이 연결될 수 있다. 즉, 제2 링 하나의 NOT 게이트(223)의 출력이 저항(224)을 거쳐 다른 하나의 NOT 게이트(223)의 입력으로 제공되도록 배치된다.
일반적으로, 본 발명의 몇몇 실시예에 따른 반도체 장치의 테스트 방법이 적용되는 반도체 장치(100)는, 수 많은 트랜지스터를 포함하도록 구성될 수 있다. 이러한 트랜지스터의 동작 특성은, 트랜지스터의 문턱 전압(VT), 트랜지스터의 응답 속도 등을 포함할 수 있다.
이 중, 제1 링 오실레이터(FEOL_RO)와 제2 링 오실레이터(BEOL_RO)는 반도체 장치(100)의 응답 속도 특성을 나타낼 수 있다. 즉, 제공된 입력에 의해 일정 시간 동안 제1 링 오실레이터(FEOL_RO)와 제2 링 오실레이터(BEOL_RO)의 출력(OUT1)이 몇 번을 진동하였는지에 따라, 반도체 장치(100)에 포함된 트랜지스터들의 응답 속도 특성이 나타날 수 있다.
한편, 제2 링 오실레이터(BEOL_RO)는 반도체 장치(100)의 응답 속도 특성 이외에 열 특성을 나타낼 수도 있다.
일반적으로, 반도체 장치(100)을 구성하는 반도체 소자들의 동작 특성은 외부 환경 요인으로부터 영향을 받아 변화할 수 있다. 특히, 반도체 장치(100)가 고속으로 동작함에 따라 회로 상의 저항 성분에 의한 응답 속도 변화가 발생하고, 이는 반도체 장치(100)의 회로의 열 특성을 나타내는 것일 수 있다.
제2 링 오실레이터(BEOL_RO)는 두 개의 NOT 게이트들(220)이 저항(223)을 사이에 두고 연결된다. 상기 저항(223)에 의하여, 제2 링 오실레이터(BEOL_RO)의 속도 특성은 반도체 장치(100)의 열 특성을 나타낼 수 있다. 본 발명의 몇몇 실시예에 따른 반도체 장치의 테스트 방법에서, 반도체 장치(100)의 열 특성은 고온 환경에서 반도체 장치(100)의 동작 속도 변화를 나타내는 것일 수 있다.
따라서, 제2 링 오실레이터(BEOL_RO)의 속도 특성을 이용하여, 고온 환경에서의 반도체 장치(100)의 동작 특성을 모델링하고, 이를 통해 대상 반도체 장치의 고온 환경에서의 동작 특성을 예측할 수 있다.
또한, 반도체 장치(100)에서 이러한 링 오실레이터(FEOL_RO, BEOL_RO)들의 동작 특성은 반도체 장치(100)의 최저 동작 전압(Low VCC; LVCC)과 일정한 관계를 가질 수 있다. 본 발명의 몇몇 실시예에 따른 반도체 장치의 테스트 방법에서는, 이러한 링 오실레이터(FEOL_RO, BEOL_RO)들의 동작 특성과 반도체 장치(100)의 최저 동작 전압 사이의 관계를 이용하여 측정 대상 반도체의 특성을 예측할 수 있다. 이에 관하여 더욱 자세한 내용은 후술한다.
본 발명의 몇몇 실시예에서, 제1 링 오실레이터(FEOL_RO)의 동작 주파수와 제2 링 오실레이터(BEOL_RO)의 동작 주파수는 서로 다를 수 있다. 구체적으로, 제1 링 오실레이터(FEOL_RO)의 동작 주파수가 제2 링 오실레이터(BEOL_RO)의 동작 주파수보다 클 수 있다. 이러한 차이는 제2 링 오실레이터(BEOL_RO)에 포함된 저항 성분에 의한 것일 수 있다.
다시 도 2를 참조하면, 도 2에서는 제1 기능 블록(110)에 복수의 제1 링 오실레이터(FEOL_RO) 및 제2 링 오실레이터(BEOL_RO)들이 포함되어 있는 것이 도시되었다. 다만 본 발명의 반도체 장치의 테스트 방법을 적용할 수 있는 반도체 장치(100)는 제2 기능 블록(120) 및 제3 기능 블록(130)에도 복수의 링 오실레이터들이 포함되어 있음은 본 발명이 속하는 기술 분야의 통상의 기술자에게 자명할 것이다.
도 4a 및 도 4b는 본 발명의 몇몇 실시예에 따른 반도체 장치의 테스트 방법을 적용할 수 있는 반도체 칩의 일부를 도시한 블록도이다.
도 4a 및 도 4b를 참조하면, 본 발명의 몇몇 실시예에 따른 반도체 장치의 테스트 방법이 적용되는 링 오실레이터의 예시적인 회로도가 도시된다. 도 4a 및 4b에서는 예시적으로, 제1 링 오실레이터(FEOL_RO1)가 복수의 트랜지스터의 조합으로 연결된 것이 도시된다.
예를 들어, 도 4a에 도시된 제1 링 오실레이터(FEOL_RO1)는 일반 문턱 전압(Regular voltage threshold)를 갖는 트랜지스터(RVT)로 구성될 수 있다. 이러한 트랜지스터(RVT)로 구성된 제1 링 오실레이터(FEOL_RO1)의 경우, 일반적인 링 오실레이터의 특성을 나타낼 수 있다.
이와는 달리, 도 4b에 도시된 제1 링 오실레이터(FEOL_RO2)는 초저 문턱전압(super Low Threshold Voltage)를 갖는 트랜지스터(SLVT)로 구성될 수 있다. 이러한 트랜지스터(SLVT)로 구성된 제1 링 오실레이터(FEOL_RO2)는, 매우 빠른 동작 속도를 가질 수 있다. 이러한 트랜지스터의 종류는 예시적인 것이며, 본 발명이 나열한 트랜지스터 종류에 제한되지 않는다.
도시되지는 않았지만, 제2 링 오실레이터(BEOL_RO)를 구성하는 트랜지스터들 또한 일반 문턱전압 트랜지스터(RVT), 초저 문턱전압 트랜지스터(SLVT)와 같이 다양한 종류의 트랜지스터로 구성될 수 있다.
도 5는 본 발명의 일 실시예에 따른 반도체 장치의 테스트 방법을 설명하기 위한 순서도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치의 테스트 방법은, 복수의 반도체 장치의 최저 동작 전압(LVCC)과, 복수의 반도체 장치에 포함된 제1 링 오실레이터(FEOL_RO)와 제2 링 오실레이터(BEOL_RO)의 동작 주파수를 측정하고(S100), 복수의 반도체 장치의 최저 동작 전압과 반도체 장치 내부에 제1 링 오실레이터(FEOL_RO) 사이의 제1 모델과, 복수의 반도체 장치의 최저 동작 전압과 반도체 장치 내부의 제2 링 오실레이터(BEOL_RO) 사이의 제2 모델을 생성하고(S110), 대상 반도체 장치의 제1 링 오실레이터(FEOL_RO) 및 제2 링 오실레이터(BEOL_RO)의 동작 주파수를 측정하고(S120), 대상 반도체 장치의 제1 링 오실레이터(FEOL_RO)의 동작 주파수와 제1 모델을 이용하여 제1 측정값(FEOL_RO TOTAL VALUE)을 계산하고, 제2 링 오실레이터(BEOL_RO)의 동작 주파수와 제2 모델을 이용하여 제2 측정값(BEOL_RO TOTAL VALUE)를 계산하고(S130), 제1 측정값과 제2 측정값에 기초하여 대상 반도체의 고온 보상 전압을 결정하고(S140), 고온 보상 전압을 이용하여 DVFS 테이블을 수정하는 단계(S150)를 포함한다.
먼저, 복수의 반도체 장치의 최저 동작 전압(LVCC)과, 복수의 반도체 장치에 제1 링 오실레이터(FEOL_RO)와 제2 링 오실레이터(BEOL_RO)의 동작 주파수를 측정한다. 이하 도 6을 참조하여 이를 더욱 자세히 설명한다.
도 6은 본 발명의 일 실시예에 따른 반도체 장치의 테스트 방법의 일부 과정을 설명하기 위한 개략도이다.
도 6을 참조하면, 측정 장비(200)에 의하여, 복수의 반도체 장치(100)들을 포함하는 웨이퍼(W)에 대하여, 최저 동작 전압(LVCC), 제1 링 오실레이터(FEOL_RO) 및 제2 링 오실레이터(BEOL_RO)의 동작 주파수의 측정이 수행되는 것이 개략적으로 도시된다.
복수의 반도체 장치(100)의 최저 동작 전압 및 링 오실레이터의 동작 주파수를 측정하는 것은, 웨이퍼(W)를 스테이지(220) 상에 거치하고, 프루브(210)가 웨이퍼(W)에 테스트 신호를 인가하고, 출력 신호를 제공받는 것일 수 있다.
본 발명의 몇몇 실시예에서, 상기 측정은 반도체 장치(100)의 제조 공정 도중에 수행되는 것일 수 있다. 즉, 상기 측정은 웨이퍼(W) 상에 복수의 반도체 장치(100)를 형성하고, 소잉(sawing) 및 패키징(packaging)이 수행되기 전의 EDS(Electrical Die Sorting) 공정에서 수행될 수 있다.
상술한 것과 같이, 반도체 장치(100)는 복수의 제1 링 오실레이터(FEOL_RO)와 제2 링 오실레이터(BEOL_RO)를 포함하고, 각각의 링 오실레이터들(FEOL_RO, BEOL_RO)은 입력 및 출력을 제공받을 수 있는 패드를 포함할 수 있다. 이러한 패드는 반도체 장치(100)가 패키징된 이후로는 노출되지 않을 수 있으며, 반도체 장치(100)의 패키징 이전에만 외부에서 접근 가능할 수 있으며, 따라서 각각의 링 오실레이터들의 동작 주파수는 EDS 공정 중에서 측정될 수 있다.
반도체 장치(100)의 최저 동작 전압은, 반도체 장치(100)가 정상적으로 동작하기 위해 공급되어야 하는 가장 낮은 전압의 전원 전압의 레벨을 의미한다. 이러한 최저 동작 전압은, 복수의 최저 동작 전압 레벨에 대하여 반도체 장치(100)이 정상 동작 여부를 확인하고, 반도체 장치(100)가 정상 동작하는 가장 낮은 전원 전압을 기준으로 설정될 수 있다.
상술한 것과 같이, 본 발명의 몇몇 실시예에 따른 반도체 장치의 테스트 방법이 적용되는 반도체 장치들은, 내부에 포함된 링 오실레이터(RO)의 동작 주파수가 최저 동작 전압과 일정한 관계를 가질 수 있다. 상기 관계를 모델링하기 위하여, 본 발명의 몇몇 실시예에 따른 반도체 장치의 테스트 방법은 동일한 종류의 복수의 반도체 칩을 대상으로 최저 동작 전압 및 내부에 포함된 링 오실레이터의 동작 주파수를 측정하고, 모델링을 위한 모집단 데이터로 설정한다.
본 발명의 몇몇 실시예에서, 반도체 장치들의 최저 동작 전압은 다양한 경우에 대하여 측정될 수 있다. 즉, 반도체 장치는 서로 다른 제1 동작 주파수와 제2 동작 주파수로 동작할 수 있다. 반도체 장치가 제1 동작 주파수로 정상적으로 동작하기 위한 제1 최저 동작 전압과, 제2 동작 주파수로 동작하기 위한 제2 최저 동작 전압은 서로 다를 수 있다. 상기 제1 동작 주파수로 정상적으로 동작하기 위한 제1 최저 동작 전압과, 제2 동작 주파수로 동작하기 위한 제2 최저 동작 전압은 DVFS 테이블에 저장되어 있을 수 있다. 본 발명의 실시예에 따른 반도체 장치의 테스트 방법은, 테스트 대상이 반도체 장치의 동작 주파수를 달리하는 경우 이에 필요한 최저 동작 전압을 각각 측정할 수도 있다.
측정 대상인 반도체 장치(100)가 AP인 경우, 반도체 장치(100)는 예를 들어 0.5~2GHz의 동작 주파수로 동작할 수 있다. 상기 동작 주파수의 범위 내에서 반도체 장치(100)가 정상적으로 동작하기 위한 최저 동작 전압은 각각 다를 수 있다. 측정 장비(200)는 반도체 장치(100)가 복수의 동작 주파수에 대하여 각각 필요한 최저 동작 전압을 측정하고, 측정 결과를 이후의 모델링을 위하여 저장할 수 있다.
측정 장비(200)에 의하여, 하나의 웨이퍼(W) 상에 형성된 복수의 반도체 장치(100)의 최저 동작 전압 및 내부에 포함된 제1 링 오실레이터(FEOL_RO)와 제2 링 오실레이터(BEOL_RO)의 동작 주파수의 측정이 수행될 수 있다. 본 발명의 몇몇 실시예에서, 측정 대상이 되는 복수의 반도체 장치(100)는 하나의 웨이퍼(W) 상에 형성된 것일 수 있으나 본 발명이 이에 제한되는 것은 아니다. 반도체 장치(100)는 복수의 웨이퍼(W) 상에 형성된 복수의 반도체 장치들을 포함할 수도 있으며, 생성되는 모델의 정확성을 위하여 되도록 많은 수의 반도체 장치(100)에 대하여 측정을 수행하는 것이 바람직하다.
또한, 본 발명의 몇몇 실시예에서, 복수의 제1 링 오실레이터(FEOL_RO)와 제2 링 오실레이터(BEOL_RO)의 동작 주파수는, 서로 다른 온도 환경에서 측정될 수 있다. 즉, 제1 온도 조건에서 복수의 제1 링 오실레이터(FEOL_RO)의 동작 주파수가 측정되고, 제1 온도 조건보다 높은 제2 온도 조건에서 복수의 제2 링 오실레이터(BEOL_RO)의 동작 주파수가 측정될 수 있다. 여기서 제1 온도 조건은 상온이고, 제2 온도는 고온, 예를 들어 80℃일 수 있다.
상술한 것과 같이, 제2 링 오실레이터(BEOL_RO)는 복수의 NOT 게이트(220) 사이에 연결된 저항(223)을 포함하도록 구성된다. 제2 링 오실레이터(BEOL_RO)의 동작 시 온도 조건이 상승하면 저항(223)의 저항값은 상승하고, 이는 제2 링 오실레이터(BEOL_RO)의 동작 주파수에 영향을 미칠 수 있다.
따라서 제2 링 오실레이터(BEOL_RO)가 반도체 장치(100)의 열 특성, 즉 고온 환경에서의 반도체 장치(100)의 동작 속도 특성을 가장 잘 반영할 수 있도록, 제2 링 오실레이터(BEOL_RO)는 제1 온도 조건보다 높은 제2 온도 조건에서 동작 주파수가 측정될 수 있다.
도 7은 본 발명의 일 실시예에 따른 반도체 장치의 테스트 방법이 수행되어 얻어진 테이블을 설명하기 위한 개략도이다.
도 7을 참조하면, 복수의 제1 링 오실레이터(FEOL_RO)와 제2 링 오실레이터(BEOL_RO)로부터 측정된 각각의 동작 주파수들이 테이블 형태로 저장되는 것이 도시된다.
복수의 제1 링 오실레이터(FEOL_RO)는 각각의 동작 주파수(FEOL0~FEOLn)가 테이블 형태로 저장된다. 각각의 제1 링 오실레이터의 동작 주파수(FEOL0~FEOLn)가 서로 다를 수 있는데, 이는 각각이 다양한 종류의 트랜지스터로 구성될 수 있기 때문이다. 예를 들어, 제1 링 오실레이터 중 일부는 앞서 설명한 일반 문턱전압을 갖는 트랜지스터(RVT)로 구성될 수 있으며, 또 다른 일부는 초저 문턱전압을 갖는 트랜지스터(SLVT)로 구성될 수 있다. 제1 링 오실레이터의 동작 주파수(FEOL0~FEOLn)는, 이들을 구성하는 트랜지스터의 속도 특성과 관계될 수 있으며, 이는 해당하는 제1 링 오실레이터가 속한 블록의 트랜지스터의 속도 특성과 관계되는 것일 수 있다.
마찬가지로, 복수의 제2 링 오실레이터(BEOL_RO)는 각각의 동작 주파수를 가질 수 있다. 제2 링 오실레이터의 동작 주파수(BEOL0~BEOLn)는 테이블 형태로 저장된다. 제2 링 오실레이터의 동작 주파수(BEOL0~BEOLn)는 이들을 구성하는 트랜지스터의 속도 특성과 관계될 수 있으며, 이는 해당하는 제2 링 오실레이터가 속한 블록의 트랜지스터의 속도 특성과 관계되는 것일 수 있다.
다시 도 5로 돌아오면, 측정된 복수의 반도체 장치(100)의 최저 동작 전압 및 내부에 포함된 링 오실레이터 사이의 모델을 생성한다(S110).
본 발명의 몇몇 실시예에서, 상기 모델은 반도체 장치(100)의 최저 동작 전압과 제1 링 오실레이터(FEOL_RO) 사이의 제1 모델과, 반도체 장치(100)의 최저 동작 전압과 제2 링 오실레이터(BEOL_RO) 사이의 제2 모델을 포함할 수 있다.
본 발명의 몇몇 실시예에서, 반도체 장치(100)의 최저 동작 전압과, 내부에 포함된 제1 및 제2 링 오실레이터(FEOL_RO, BEOL_RO) 사이의 모델은 회귀 모델(regression model)을 포함할 수 있다.
즉, 제1 모델은 종속 변수로 복수의 반도체 장치(100)에서 측정된 최저 동작 전압을 설정하고, 독립 변수인 제1 링 오실레이터(FEOL_RO)들의 동작 주파수가 각각의 가중치를 갖고 최저 동작 전압 사이의 상관 관계를 갖는 회귀 모델을 포함할 수 있다.
또한, 제2 모델은 종속 변수로 복수의 반도체 장치(100)에서 측정된 최저 동작 전압을 설정하고, 독립 변수인 제2 링 오실레이터(BEOL_RO)들의 동작 주파수가 각각의 가중치를 갖고 최저 동작 전압 사이의 상관 관계를 갖는 회귀 모델을 포함할 수 있다
본 발명의 몇몇 실시예에 따른 반도체 장치의 테스트 방법에 따라 생성된 제1 모델은 다음의 수학식 1과 같이 나타날 수 있다.
[수학식 1]
LVCC = a1 × FRO1 + a2 × FRO2 + … + an-1 × FRon-1 + an × FRon + C1
여기서, LVCC는 반도체 장치의 최저 동작 전압이고, FRO1, FRO2 … FROn -1, FROn은 각각 반도체 장치에 포함된 복수의 제1 링 오실레이터의 동작 주파수를 의미하며, C1은 상수이다.
본 발명의 몇몇 실시예에 따른 반도체 장치의 테스트 방법에 따라 생성된 제2 모델은 다음의 수학식 2와 같이 나타날 수 있다.
[수학식 2]
LVCC = b1 × BRO1 + b2 × BRO2 + … + bn-1 × BRon-1 + bn × BRon + C2
여기서, BRO1, BRO2 … BROn -1, BROn은 각각 반도체 장치에 포함된 복수의 제2 링 오실레이터의 동작 주파수를 의미하며, C2는 상수이다.
본 발명의 몇몇 실시예에서, 상기 회귀 모델들은 다음의 수학식 3과 같이 나타날 수도 있다.
[수학식 3]
LVCC = a1 × FRO1 + a2 × FRO2 + ? + an -1 × FRon-1 + an × FRon + af × freq + C3
LVCC = b1 × BRO1 + b2 × BRO2 + ? + bn -1 × BRon-1 + bn × BRon + bf × freq + C4
여기서 freq는 반도체 장치의 동작 주파수이고, C3, C4는 상수이다. 즉, 상기 수학식 3에 의하여 표현되는 반도체 장치의 최저 동작 전압과 내부에 포함된 제1 링 오실레이터(FEOL_RO) 또는 제2 링 오실레이터(BEOL_RO)의 동작 주파수 사이의 관계는, 반도체 장치의 동작 주파수를 고려하여 생성될 수도 있다.
회귀 분석에 의해 모델링을 수행하는 경우, 예를 들어 최소제곱법(method of least squares) 또는 최대우도추정법(maximum likelihood method) 등을 이용할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
다시 도 5를 참조하면, 대상 반도체 칩의 제1 링 오실레이터(FEOL_RO) 및 제2 링 오실레이터(BEOL_RO)의 동작 주파수를 측정한다(S120).
대상 반도체는, 상술한 모델을 생성하기 위해 최저 동작 전압과 반도체 링이 측정된 반도체 장치와 동일한 종류일 수 있다. 따라서 상기 모델을 이용하여 반도체 칩(100)의 동작 전압이 예측된다.
대상 반도체에 포함된 제1 링 오실레이터(FEOL_RO) 및 제2 링 오실레이터(BEOL_RO)의 동작 주파수를 측정하는 것은, 앞서 설명한 도 4의 측정 장비(200)를 이용한 것일 수 있다. 따라서, 측정 장비(200)는 제조된 대상 반도체 장치의 소잉 및 패키징이 수행되기 이전에, 노출된 제1 링 오실레이터(FEOL_RO) 및 제2 링 오실레이터(BEOL_RO)와 연결된 단자를 대상으로 테스트 신호를 입력하고, 테스트 응답 신호를 제공받을 수 있다.
복수의 반도체 장치를 이용한 모델 생성 과정에서, 반도체 장치(100)에 포함된 제1 기능 블록(110)의 최저 동작 전압과 이에 포함된 링 오실레이터의 동작 주파수가 이용되었다. 따라서 대상 반도체 장치(100) 또한 이에 포함된 제1 기능 블록(110)의 내부의 제1 링 오실레이터(FEOL_RO) 및 제2 링 오실레이터(BEOL_RO)들의 동작 주파수가 측정될 수 있다.
상술한 것과 같이, 측정된 대상 반도체의 제1 링 오실레이터(FEOL_RO)의 동작 주파수는 대상 반도체 장치의 응답 속도 특성을 나타낼 수 있다. 한편, 측정된 대상 반도체의 제2 링 오실레이터(BEOL_RO)의 동작 주파수는 대상 반도체 장치의 열 특성을 나타낼 수 있다.
상기 제1 링 오실레이터(FEOL_RO) 및 제2 오실레이터(BEOL_RO)의 동작 주파수에 관한 제1 및 제2 모델 생성 시와 마찬가지로, 대상 반도체의 제1 링 오실레이터(FEOL_RO)의 동작 주파수는 제1 온도 조건에서 측정되고, 제2 링 오실레이터(BEOL_RO)의 동작 주파수는 제1 온도 조건보다 높은 제2 온도 조건에서 측정될 수 있다.
이어서, 대상 반도체 장치의 제1 링 오실레이터(FEOL_RO)의 동작 주파수와 제1 모델을 이용하여 제1 측정값(FEOL_RO TOTAL VALUE)을 계산하고, 제2 링 오실레이터(BEOL_RO)의 동작 주파수와 제2 모델을 이용하여 제2 측정값(BEOL_RO TOTAL VALUE)를 계산한다(S130).
제1 측정값(FEOL_RO TOTAL VALUE)을 계산하는 것은, 측정된 대상 반도체의 제1 링 오실레이터(FEOL_RO)의 동작 주파수를 제1 모델에 대입하여 결과값을 얻는 것일 수 있다. 제2 측정값(BEOL_RO TOTAL VALUE)을 계산하는 것은, 측정된 대상 반도체의 제2 링 오실레이터(BEOL_RO)의 동작 주파수를 제2 모델에 대입하여 결과값을 얻는 것일 수 있다.
이어서, 제1 측정값과 제2 측정값에 기초하여 대상 반도체의 고온 보상 전압을 결정한다(S140).
본 발명의 몇몇 실시예에서, 대상 반도체 장치의 고온 보상 전압을 결정하는 것은, 제1 링 오실레이터(FEOL_RO)의 동작 주파수와 제1 모델로부터 얻어진 제1 측정값(FEOL_RO TOTAL VALUE)에서, 제2 링 오실레이터(BEOL_RO)의 동작 주파수와 제2 모델로부터 얻어진 제2 측정값(BEOL_RO TOTAL VALUE))을 빼는 것일 수 있다.
상술한 것과 같이, 저항 성분을 포함하는 제2 링 오실레이터(BEOL_RO)의 동작 주파수는 반도체 장치(100)의 회로의 열 특성을 나타내는 것일 수 있다. 본 발명의 실시예에 따른 반도체 장치의 테스트 방법에서, 복수의 반도체 칩으로부터 얻어진 제1 및 제2 모델과, 대상 반도체의 제1 링 오실레이터(FEOL_RO)와 제2 링 오실레이터(BEOL_RO)의 동작 주파수를 이용하여 대상 반도체 장치(100)의 고온 보상 전압을 예상할 수 있다.
즉, 대상 반도체 장치(100)가 동작함에 따라 대상 반도체 장치(100)의 온도가 상승할 수 있고, 이로 인해 회로의 응답 특성이 나빠질 수 있다. 이로 인해 대상 반도체 장치(100)는, 설정된 동작 주파수로 상온에서는 정상적으로 동작하는 반면 고온 환경에서는 정상적으로 동작하지 않을 수 있다. 이러한 문제를 해결하기 위하여, 대상 반도체 장치(100)의 전원 전압을 높여, 고온 환경에서 설정된 동작 주파수로 동작하도록 보상할 수 있다. 이러한 고온 보상 전압은, 실제 고온 환경을 제공하고 반복적으로 트라이얼 앤드 에러(trial & error) 방식으로 수행되어야 한다는 점에서 얻는 것이 용이하지 않다.
본 발명의 실시예에 따른 반도체 장치의 테스트 방법은, 이러한 고온 보상 전압을, 제1 링 오실레이터(FEOL_RO)와 제2 링 오실레이터(BEOL_RO)의 동작 주파수와, 반도체 장치의 최저 동작 전압을 이용하여 통계적인 방법을 산출할 수 있다. 즉, 반도체 장치(100)의 최저 동작 전압과 제1 링 오실레이터(FEOL_RO) 사이에서 생성된 제1 모델과, 반도체 장치(100)의 최저 동작 전압과 제2 링 오실레이터(BEOL_RO) 사이에서 생성된 제2 모델을 이용하여 반도체 장치(100)의 회로의 열 특성을 대표하는 회귀 모델을 생성한다. 이후 대상 반도체 장치의 제1 링 오실레이터(FEOL_RO) 및 제2 링 오실레이터(BEOL_RO)의 동작 주파수를 측정하고 제1 및 제2 모델에 대입하여 고온 보상 전압을 예측할 수 있다.
이어서, 고온 보상 전압에 기초하여 DVFS 테이블을 수정한다(S150). 반도체 장치(100)에 포함된 제1 내지 제3 기능 블록(110~130)은 각각의 동작 주파수에 따른 최저 동작 전압과의 관계가 설정된 DVFS 테이블을 저장한다. 상기 DVFS 테이블을 수정함으로써, 반도체 장치(100)의 동작 조건을 변경할 수 있다.
아래에서 고온 보상 전압을 이용하여 DVFS 테이블을 수정하는 것에 관하여 도 8을 이용하여 더욱 자세하게 설명한다.
도 8은 본 발명의 일 실시예에 따른 반도체 장치의 테스트 방법을 설명하기 위한 순서도이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 반도체 장치의 테스트 방법은, 고온 보상 전압을 미리 정한 제1 기준 전압과 제2 기준 전압과 비교하고(S200), 고온 보상 전압과 제1 기준 전압 제2 기준 전압의 비교 결과에 따라(S210) 대상 반도체의 현재 최저 동작 전압을 유지하거나(S220), 최저 동작 전압을 증가시키거나(S230), 대상 반도체를 폐기하는 것(S240)을 포함할 수 있다.
본 발명의 실시예에 따른 반도체 장치의 테스트 방법에서, 계산된 대상 반도체 장치의 고온 보상 전압이 미리 정한 제1 기준 전압보다 낮은 경우에는, 대상 반도체의 현재 최저 동작 전압을 유지하고, 별도의 고온 보상 전압을 설정하지 않을 수 있다. 이 경우, 반도체 장치(100)에 포함된 DVFS 테이블은 수정되지 않고, 이에 저장된 값이 유지된다.
계산된 대상 반도체 장치의 고온 보상 전압이 미리 정한 제1 기준 전압과 제2 기준 전압의 사이에 존재하는 경우, 대상 반도체의 최저 동작 전압을 증가시켜 반도체 장치(100)가 고온 환경에서 설정된 동작 주파수로 동작할 수 있도록 할 수 있다.
반도체 장치(100)에 저장된 DVFS 테이블의 내용을 수정하는 것에 의하여. 대상 반도체의 최저 동작 전압이 증가될 수 있다. 즉, 동일한 동작 주파수에 대하여, 이에 대응하는
한편, 계산된 대상 반도체 장치의 고온 보상 전압이 미리 정한 제2 기준 전압 보다 큰 경우는 대상 반도체 장치를 폐기할 수도 있다. 이는, 상술한 과정에 의해 대상 반도체의 고온 보상 전압이 결정되지만, 반도체 장치(100)의 동작 특성 및 반도체 장치(100)가 채용되는 전자 장치의 전원 환경에 따라 고온 보상 전압이 적용될 수 없는 경우에 해당하기 때문이다.
결론적으로, 본 발명의 실시예에 따른 반도체 장치의 테스트 방법을 통하여, 대상 반도체 장치의 고온 보상 전압을 설정하여 고온 환경에서의 반도체 장치의 정상 동작을 보장할 수 있다.
본 발명의 다른 몇몇 실시예에서, 고온 보상 전압은 미리 정한 제3 기준 전압과도 비교될 수 있다. 즉, 고온 보상 전압이 미리 정한 제2 기준 전압 보다 큰 경우 제2 기준 전압보다 큰 제3 기준 전압과 비교될 수 있다. 대상 반도체의 고온 보상 전압이 미리 정한 제2 기준 전압과 제3 기준 전압 사이에 위치하는 경우, DVFS 테이블이 수정되어 대상 반도체(100)의 최저 동작 전압이 증가될 수 있다. 고온 보상 전압이 제3 기준 전압 보다 큰 경우, 대상 반도체는 폐기될 수 있다.
도 9는 본 발명의 다른 실시예에 따른 반도체 장치의 테스트 방법을 설명하기 위한 순서도이고, 도 10은 본 발명의 다른 실시예에 따른 반도체 장치의 테스트 방법을 적용할 수 있는 반도체 장치의 블록도이다.
먼저 도 9를 참조하면, 본 발명의 다른 실시예에 따른 반도체 장치의 테스트 방법은, 앞서 설명한 실시예와 일부 다른 과정을 포함할 수 있다. 즉, 반도체 장치의 최저 동작 전압과 내부의 링 오실레이터의 동작 주파수 간의 모델을 생성할 때, 내부의 서로 다른 제1 기능 블록(110) 및 제2 기능 블록(120)에 포함된 링 오실레이터들의 동작 주파수를 모두 이용할 수 있다. 다만 본 발명이 이에 제한되는 것은 아니고, 제1 기능 블록(110) 및 제2 기능 블록(120)의 두 개의 기능 블록에 포함된 링 오실레이터 뿐만 아니라, 반도체 장치(100)에 포함된 모든 기능 블록에 포함된 링 오실레이터를 이용할 수도 있다.
도 10을 참조하면, 본 발명의 반도체 장치의 테스트 방법을 적용할 수 있는 반도체 장치(100)에서, 제1 기능 블록(110)에 포함된 제1 링 오실레이터(FEOL_RO)의 제1 그룹(150)과, 제2 링 오실레이터(BEOL_RO)의 제2 그룹(160), 제2 기능 블록(120)에 포함된 제1 링 오실레이터(FEOL_RO)의 제3 그룹(210)과, 제2 링 오실레이터(BEOL_RO)의 제4 그룹(220)이 도시된다.
먼저, 본 발명의 다른 실시예에 따른 반도체 장치의 테스트 방법에 의해 반도체 칩(100)의 제1 기능 블록(110)의 최저 동작 전압, 제1 기능 블록(110)에 포함된 제1 링 오실레이터의 제1 그룹(150) 및 제2 링 오실레이터의 제2 그룹(160)의 동작 주파수가 측정된다. 이어서, 반도체 칩(100)의 제2 기능 블록(120)의 최저 동작 전압, 제2 기능 블록(120)에 포함된 제1 링 오실레이터의 제3 그룹(210) 및 제2 링 오실레이터의 제4 그룹(220)의 동작 주파수가 측정된다. 물론 측정 장비(200)에 의하여 제1 기능 블록(110)과 제2 기능 블록(120)의 최저 동작 전압은 동시에 측정될 수 있다. 이와 마찬가지로 제1 그룹 내지 제4 그룹(150, 160, 210, 220)의 동작 주파수 또한 동시에 측정될 수도 있다.
이어서, 측정된 제1 기능 블록(110)과 제2 기능 블록(120)의 최저 동작 전압, 제1 내지 제4 그룹(150, 160, 210, 220) 내의 링 오실레터들의 동작 주파수를 이용하여, 이들의 상관 관계를 나타내는 모델을 형성한다.
이는 다음과 같은 과정을 포함할 수 있다. 먼저, 제1 기능 블록(110)의 최저 동작 전압과, 제1 그룹(150)과 제3 그룹(210) 내의 제1 링 오실레이터(FEOL_RO)들의 동작 주파수 간의 상관 관계를 나타내는 제1 모델을 생성한다. 여기서 제1 모델은 제1 기능 블록(110)의 최저 동작 전압과 제1 그룹(150) 및 제3 그룹(210)의 제1 링 오실레이터의 동작 주파수 사이의 상관 관계를 나타내는 제1 서브 모델과, 제2 기능 블록(120)의 최저 동작 전압과 제1 그룹(150) 및 제3 그룹(210)의 제1 링 오실레이터의 동작 주파수 사이의 상관 관계를 나타내는 제2 서브 모델을 포함할 수 있다.
즉, 앞서의 실시예에서 제1 기능 블록(110)의 최저 동작 전압의 모델을 생성하기 위하여 제1 기능 블록(110)에 포함된 제1 링 오실레이터들의 동작 주파수를 이용하였다면, 본 발명의 다른 실시예의 테스트 방법은 제1 기능 블록(110)과 제2 기능 블록(120) 모두의 내부에 포함된 제1 링 오실레이터들의 동작 주파수를 이용하여 모델을 생성한다.
본 발명의 몇몇 실시예에서, 제1 기능 블록(110)의 최저 동작 전압과 관련된 제1 서브 모델을 생성하는 것은, 제1 그룹(150)의 제1 링 오실레이터의 동작 주파수에 대한 가중치와, 제3 그룹(210)의 제1 링 오실레이터의 동작 주파수에 대한 가중치를 서로 다르게 부여할 수 있다.
반도체 장치(100) 내의 제1 기능 블록(110)과 제2 기능 블록(120)은 서로 다른 기능을 수행하며 서로 분리되어 구성되지만, 두 기능 블록(110, 120)은 인터페이스 회로 등에 의하여 연결될 수 있다. 또한 제1 기능 블록(110)에 포함된 회로 구성 요소에 의하여 발생하는 회로 상의 영향은 제2 기능 블록(120)의 회로 동작에 영향을 미칠 수 있다. 이와는 반대로 제2 기능 블록(120)에 포함된 회로 구성 요소에 의하여 발생하는 회로 상의 영향은 제1 기능 블록(110)의 회로 동작에 영향을 미칠 수도 있다.
본 발명의 다른 실시예에 따른 반도체 장치의 테스트 방법은, 제1 기능 블록(110)의 최저 동작 전압과, 제1 링 오실레이터들의 동작 주파수 사이의 모델을 생성하는 것에 있어, 제1 그룹(150)에 포함된 제1 링 오실레이터의 동작 주파수와, 제3 그룹(210)에 포함된 제1 링 오실레이터의 동작 주파수 사이의 가중치를 다르게 부여한다. 본 발명의 몇몇 실시예에서, 제1 그룹(150)에 포함된 제1 링 오실레이터의 동작 주파수에 대한 가중치는 제3 그룹(210)에 포함된 제1 링 오실레이터의 동작 주파수에 대한 가중치보다 클 수 있다.
이는 제1 기능 블록(110)의 최저 동작 전압과 관련하여, 제1 그룹(150)의 제1 링 오실레이터들의 동작 주파수가 더 큰 영향을 미치도록 모델 생성에 반영하기 위한 것이다.
제2 기능 블록(120)의 최저 동작 전압과 제1 그룹(150) 및 제3 그룹(210)의 제1 링 오실레이터의 동작 주파수 사이의 상관 관계를 나타내는 제2 서브 모델을 생성하는 것은, 제1 서브 모델을 생성하는 것과 마찬가지로 제1 그룹(150) 및 제3 그룹(210)의 제1 링 오실레이터의 동작 주파수에 대하여 서로 다른 가중치를 부여하는 것에 의할 수 있다.
본 발명의 다른 실시예에 따른 반도체 장치의 테스트 방법은, 제1 기능 블록(110)의 최저 동작 전압과, 제2 그룹(160)과 제4 그룹(220) 내의 제2 링 오실레이터(BEOL_RO)들의 동작 주파수 간의 상관 관계를 나타내는 제2 모델을 생성한다. 여기서 제2 모델은 제1 기능 블록(110)의 최저 동작 전압과 제2 그룹(160) 및 제4 그룹(220)의 제2 링 오실레이터의 동작 주파수 사이의 상관 관계를 나타내는 제3 서브 모델과, 제2 기능 블록(120)의 최저 동작 전압과 제2 그룹(160) 및 제4 그룹(220)의 제2 링 오실레이터의 동작 주파수 사이의 상관 관계를 나타내는 제4 서브 모델을 포함할 수 있다.
앞서와 마찬가지로, 제3 서브 모델과 제4 서브 모델을 생성하는 것은, 각각의 그룹에 대하여 서로 다른 가중치를 부여하여 생성하는 것을 포함할 수 있다.
상술한 과정을 통해 제1 기능 블록(110)의 최저 동작 전압에 대한 링 오실레이터의 동작 주파수 사이의 제1 모델과, 제2 기능 블록(120)의 최저 동작 전압에 대한 링 오실레이터의 동작 주파수 사이의 제2 모델이 생성된다.
상기 제1 모델과 제2 모델을 이용한 대상 반도체의 고온 보상 전압이 결정될 수 있다. 즉, 대상 반도체의 제1 기능 블록(110)과 제2 기능 블록 내의 제1 내지 제4 그룹(150, 160, 210, 220)의 링 오실레이터들의 동작 주파수가 측정된다.
측정된 제1 그룹(150) 및 제3 그룹(160)의 제1 링 오실레이터의 동작 주파수와, 제2 그룹(210) 및 제4 그룹(220)의 제2 링 오실레이터의 동작 주파수를 제1 모델 및 제2 모델에 제공한다. 이어서 제1 기능 블록(110)과 제2 기능 블록(120)의 고온 보상 전압이 결정될 수 있다.
도 11은 본 발명의 일 실시예에 따른 반도체 장치의 테스트 시스템을 설명하기 위한 블록도이다.
도 11 참조하면, 본 발명의 일 실시예에 따른 반도체 장치의 테스트 시스템(10)은 모델링 생성부(300), 측정부(310) 및 연산부(320)를 포함할 수 있다.
측정부(310)는, 복수의 반도체 장치의 최저 동작 전압과, 복수의 반도체 장치에 포함된 제1 및 제2 링 오실레이터의 동작 주파수를 측정할 수 있다. 상기 측정부(310)는 도 4에 도시된 측정 장비(200)를 포함하여 복수의 반도체 장치에 대한 측정을 수행할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
모델링 생성부(300)는 측정부(310)로부터 제공된 복수의 반도체 장치에 대한 측정된 결과를 이용하여, 반도체 장치의 최저 동작 전압과 내부에 포함된 제1 및 제2 링 오실레이터의 동작 주파수 사이의 모델을 생성한다. 모델링 생성부(300)는 예를 들어, 메모리 등에 생성된 모델을 저장할 수 있다.
이어서, 측정부(310)는 대상 반도체를 제공받아, 대상 반도체 내부의 제1 및 제2 링 오실레이터들의 동작 주파수를 측정한다. 본 발명의 몇몇 실시예에서, 측정부(310)는 하나의 웨이퍼(W)에 포함된 복수의 대상 반도체 내부의 제1 및 제2 링 오실레이터의 동작 주파수를 동시에 측정할 수 있다.
연산부(320)는 측정된 대상 반도체 내부의 제1 및 제2 링 오실레이터의 동작 주파수와, 모델링 생성부(300)가 생성한 모델을 이용하여 대상 반도체의 고온 보상 전압을 결정할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 반도체 장치 110, 120, 130: 포커스 링
RO: 링 오실레이터 121: NOT 게이트
122: 버퍼 123: AND 게이트

Claims (10)

  1. 복수의 반도체 칩의 최저 동작 전압과, 상기 복수의 반도체 칩에 포함된 링 오실레이터(ring oscillator)의 동작 주파수를 각각 측정하되,
    상기 링 오실레이터는 제1 회로 구성을 갖는 제1 링 오실레이터와, 상기 제1 회로 구성과 다른 제2 회로 구성을 갖는 제2 링 오실레이터를 포함하고,
    상기 복수의 반도체 칩 내의 상기 제1 링 오실레이터의 동작 주파수와 상기 반도체 칩의 상기 최저 동작 전압 사이의 제1 모델을 생성하고,
    상기 복수의 반도체 칩 내의 상기 제2 링 오실레이터의 동작 주파수와 상기 반도체 칩의 상기 최저 동작 전압 사이의 제2 모델을 생성하고,
    대상 반도체 칩에 포함된 상기 제1 링 오실레이터와 상기 제2 링 오실레이터의 동작 주파수를 측정하고,
    상기 대상 반도체 칩의 상기 제1 링 오실레이터와의 동작 주파수와 상기 제1 모델을 이용하여 제1 측정값을 계산하고,
    상기 대상 반도체 칩의 상기 제2 링 오실레이터의 동작 주파수와 상기 제2 모델을 이용하여 제2 측정값을 계산하고,
    상기 제1 측정값과 상기 제2 측정값에 기초하여 상기 대상 반도체의 고온 보상 전압을 결정하고,
    상기 고온 보상 전압에 따라 상기 대상 반도체의 DVFS 테이블을 수정하는 것을 포함하는 반도체 장치의 테스트 방법.
  2. 제 1항에 있어서,
    상기 대상 반도체의 고온 보상 전압을 결정하는 것은,
    상기 대상 반도체의 상기 제1 측정값과 상기 제2 측정값의 차이를 구하는 것을 포함하는 반도체 장치의 테스트 방법.
  3. 제 1항에 있어서,
    상기 대상 반도체 칩의 상기 제1 링 오실레이터의 동작 주파수는 제1 온도 조건에서 측정되고,
    상기 대상 반도체 칩의 상기 제2 링 오실레이터의 동작 주파수는 상기 제1 온도보다 높은 제2 온도 조건에서 측정되는 반도체 장치의 테스트 방법.
  4. 제 1항에 있어서,
    상기 제1 모델을 생성하는 것은, 상기 제1 링 오실레이터의 동작 주파수와 상기 반도체 칩의 최저 동작 사이의 회귀 모델(regression model)을 생성하는 것을 포함하는 반도체 장치의 테스트 방법.
  5. 제 1항에 있어서,
    상기 제2 모델을 생성하는 것은, 상기 제2 링 오실레이터의 동작 주파수와 상기 반도체 칩의 최저 동작 사이의 회귀 모델을 생성하는 것을 포함하는 반도체 장치의 테스트 방법.
  6. 제 1항에 있어서,
    상기 제2 링 오실레이터는 직렬로 연결된 복수의 인버터들과,
    상기 복수의 인버터들 사이에 연결된 복수의 저항들을 포함하는 반도체 장치의 테스트 방법.
  7. 제 1항에 있어서,
    상기 반도체 칩은, 서로 다른 제1 기능 블록(functional block) 및 제2 기능 블록을 포함하고,
    상기 제1 모델 및 상기 제2 모델을 생성하는 것은,
    상기 제1 링 오실레이터의 동작 주파수와 상기 제1 기능 블록의 최저 동작 전압 사이의 제1 서브 모델과, 상기 제2 오실레이터의 동작 주파수와 상기 제1 기능 블록의 최저 동작 전압 사이의 제2 서브 모델을 생성하고,
    상기 제1 링 오실레이터의 동작 주파수와 상기 제2 기능 블록의 최저 동작 전압 사이의 제3 서브 모델과, 상기 제2 링 오실레이터와 상기 제2 기능 블록의 최저 동작 전압 사이의 제4 서브 모델을 생성하는 것을 포함하는 반도체 장치의 테스트 방법.
  8. 제 7항에 있어서,
    상기 제1 링 오실레이터는 상기 제1 기능 블록 내의 제1 그룹과 상기 제2 기능 블록 내의 제2 그룹을 포함하고,
    상기 제1 서브 모델과 상기 제3 서브 모델을 생성하는 것은, 상기 제1 그룹과 상기 제2 그룹에 대하여 서로 다른 가중치를 부여하여 회귀 모델을 생성하는 것을 포함하는 반도체 장치의 테스트 방법.
  9. 제 1항에 있어서,
    상기 대상 반도체의 고온 보상 전압과, 미리 정한 기준 전압을 비교하는 것을 더 포함하는 반도체 장치의 테스트 방법.
  10. 복수의 반도체 칩의 최저 동작 전압과, 상기 복수의 반도체 칩에 포함된 링 오실레이터(ring oscillator)의 동작 주파수를 각각 측정하는 측정부로, 상기 링 오실레이터는 제1 회로 구성을 갖는 제1 링 오실레이터와, 상기 제1 회로 구성과 다른 제2 회로 구성을 갖는 제2 링 오실레이터를 포함하는 측정부;
    상기 복수의 반도체 칩 내의 상기 제1 링 오실레이터의 동작 주파수와 상기 반도체 칩의 상기 최저 동작 전압 사이의 제1 모델을 생성하고, 상기 복수의 반도체 칩 내의 상기 제2 링 오실레이터의 동작 주파수와 상기 반도체 칩의 상기 최저 동작 전압 사이의 제2 모델을 생성하는 모델링 생성부;
    상기 측정부로부터 제공된 대상 반도체 칩에 포함된 상기 제1 링 오실레이터와 상기 제2 링 오실레이터의 동작 주파수를 제공받아 상기 대상 반도체 칩의 상기 제1 링 오실레이터와의 동작 주파수와 상기 제1 모델을 이용하여 제1 측정값을 계산하고, 상기 대상 반도체 칩의 상기 제2 링 오실레이터의 동작 주파수와 상기 제2 모델을 이용하여 제2 측정값을 계산하고, 상기 제1 측정값과 상기 제2 측정값으로부터 상기 대상 반도체의 고온 보상 전압을 결정하는 연산부를 포함하는 반도체 장치의 테스트 시스템.
KR1020170015413A 2017-02-03 2017-02-03 반도체 장치의 테스트 방법 및 이를 수행하는 테스트 시스템 KR20180090495A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170015413A KR20180090495A (ko) 2017-02-03 2017-02-03 반도체 장치의 테스트 방법 및 이를 수행하는 테스트 시스템
US15/867,890 US20180224498A1 (en) 2017-02-03 2018-01-11 Method of testing semiconductor device and test system performing the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170015413A KR20180090495A (ko) 2017-02-03 2017-02-03 반도체 장치의 테스트 방법 및 이를 수행하는 테스트 시스템

Publications (1)

Publication Number Publication Date
KR20180090495A true KR20180090495A (ko) 2018-08-13

Family

ID=63037653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170015413A KR20180090495A (ko) 2017-02-03 2017-02-03 반도체 장치의 테스트 방법 및 이를 수행하는 테스트 시스템

Country Status (2)

Country Link
US (1) US20180224498A1 (ko)
KR (1) KR20180090495A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220082621A1 (en) * 2020-09-12 2022-03-17 Taiwan Semiconductor Manufacturing Company Ltd. Device and method for measuring characteristics of a wafer
CN116087756B (zh) * 2023-03-06 2023-06-23 瀚博半导体(上海)有限公司 基于数字环形振荡器的芯片电压检测方法和装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101975409B1 (ko) * 2012-07-26 2019-05-08 삼성전자주식회사 시스템 온 칩 및 그것의 온도 제어 방법
US9825620B2 (en) * 2016-01-21 2017-11-21 Apple Inc. Method and apparatus for digital undervoltage detection and control

Also Published As

Publication number Publication date
US20180224498A1 (en) 2018-08-09

Similar Documents

Publication Publication Date Title
US9552447B2 (en) Systems and methods for controlling integrated circuit chip temperature using timing closure-based adaptive frequency scaling
US8571825B2 (en) Design-dependent integrated circuit disposition
US20140046466A1 (en) Integrated circuit product yield optimization using the results of performance path testing
TWI534445B (zh) 電子裝置、效能分類系統與方法、電壓自動校正系統
Appello et al. A comprehensive methodology for stress procedures evaluation and comparison for burn-in of automotive SoC
KR20130054143A (ko) 회로의 소정의 물리 특성의 변동을 판정하는 장치 및 방법
CN114397561A (zh) 时序错误检测电路、方法以及电子设备
US9075104B2 (en) Chip instrumentation for in-situ clock domain characterization
KR20180078897A (ko) 반도체 장치의 테스트 방법 및 이를 수행하는 테스트 시스템
KR20180090495A (ko) 반도체 장치의 테스트 방법 및 이를 수행하는 테스트 시스템
Naouss et al. Modelling delay degradation due to NBTI in FPGA look-up tables
Boruzdina et al. Automatic control system for memory chips performance in a radiation experiment
JP5333420B2 (ja) 半導体集積回路の配線検証方法、配線検証装置、及び配線検証プログラム
US9651969B2 (en) Adaptive voltage scaling using analytical models for interconnect delay
US6577150B1 (en) Testing apparatus and method of measuring operation timing of semiconductor device
JP5843358B2 (ja) 半導体集積回路のテストパターン生成方法、プログラム、およびコンピュータ読み取り可能な記録媒体
US10840157B2 (en) Methods for reducing chip testing time using trans-threshold correlations
JP2009204550A (ja) 試験装置および試験システムならびに試験方法
US20100180246A1 (en) Random generation of pld configurations to compensate for delay variability
CN115602238A (zh) 半导体器件的测试方法与半导体器件的测试装置
US6825671B1 (en) Integrated electromigration length effect testing method and apparatus
Landman et al. Degradation Monitoring––from a Vision to Reality
Islam et al. Sensitivity-independent extraction of V th variation utilizing log-normal delay distribution
Blackmore et al. Automated structure function object mapping
CN116953490B (zh) 一种测量fpga芯片内部电压降的方法、装置和***