KR20180082003A - Display device using semiconductor light emitting device - Google Patents
Display device using semiconductor light emitting device Download PDFInfo
- Publication number
- KR20180082003A KR20180082003A KR1020170003013A KR20170003013A KR20180082003A KR 20180082003 A KR20180082003 A KR 20180082003A KR 1020170003013 A KR1020170003013 A KR 1020170003013A KR 20170003013 A KR20170003013 A KR 20170003013A KR 20180082003 A KR20180082003 A KR 20180082003A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- light emitting
- semiconductor light
- hole
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 366
- 239000000758 substrate Substances 0.000 claims abstract description 114
- 239000000463 material Substances 0.000 claims abstract description 57
- 229910000679 solder Inorganic materials 0.000 claims abstract description 39
- 239000007769 metal material Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 41
- 238000002161 passivation Methods 0.000 claims description 25
- 238000007747 plating Methods 0.000 claims description 7
- 238000005476 soldering Methods 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 20
- 239000010410 layer Substances 0.000 description 226
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 44
- 239000012790 adhesive layer Substances 0.000 description 35
- 239000011159 matrix material Substances 0.000 description 18
- 230000004888 barrier function Effects 0.000 description 15
- 239000004642 Polyimide Substances 0.000 description 13
- 229920001721 polyimide Polymers 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 238000001338 self-assembly Methods 0.000 description 11
- 239000012530 fluid Substances 0.000 description 10
- 239000004020 conductor Substances 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 8
- 239000002245 particle Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 4
- 239000011112 polyethylene naphthalate Substances 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- -1 polyethylene naphthalate Polymers 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003848 UV Light-Curing Methods 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000010454 slate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
- H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
본 발명은 디스플레이 장치에 관한 것으로 특히, 반도체 발광 소자를 이용한 디스플레이 장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a display device using a semiconductor light emitting device.
최근에는 디스플레이 기술분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liguid Crystal Display)와 AMOLED(Active Matrix Organic Light Emitting Diodes)로 대표되고 있다.In recent years, display devices having excellent characteristics such as a thin shape and a flexible shape in the field of display technology have been developed. On the other hand, major displays that are commercialized today are represented by LCD (Liguid Crystal Display) and AMOLED (Active Matrix Organic Light Emitting Diodes).
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 존재하고, AMOLED의 경우에 수명이 짧고, 양산 수율이 좋지 않을 뿐 아니라 플렉서블의 정도가 약하다는 취약점이 존재한다.However, in the case of LCD, there is a problem that the reaction time is not fast and the implementation of flexible is difficult. In the case of AMOLED, there is a weak point that the lifetime is short, the mass production yield is not good, and the degree of flexible is weak.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 플렉서블 디스플레이를 구현하여, 상기의 문제점을 해결하는 방안이 제시될 수 있다. Light emitting diodes (LEDs) are well-known semiconductor light emitting devices that convert current into light. In 1962, red LEDs using GaAsP compound semiconductors were commercialized, Has been used as a light source for a display image of an electronic device including a communication device. Accordingly, a method of solving the above problems by implementing a flexible display using the semiconductor light emitting device can be presented.
그러나, 반도체 발광소자를 이용한 플렉서블 디스플레이의 경우에 대화면의 디스플레이 장치의 구현이 어렵다. 따라서, 최근에는 자가조립 방식으로 반도체 발광소자가 기판에 결합되는 제조방법이 개발되고 있다. However, in the case of a flexible display using a semiconductor light emitting element, it is difficult to realize a large display device. Therefore, recently, a manufacturing method in which a semiconductor light emitting device is bonded to a substrate by a self-assembly method has been developed.
이 경우에, 반도체 발광소자와 기판의 배선공정을 어떻게 효율적으로 수행할 것인지에 대한 개발이 활발히 이루어지고 있다.In this case, how to efficiently perform the wiring process of the semiconductor light emitting device and the substrate is being actively developed.
본 발명의 일 목적은 플렉서블한 디스플레이 장치를 구현하는 새로운 제조공정을 제공하기 위한 것이다.An object of the present invention is to provide a new manufacturing process for implementing a flexible display device.
본 발명의 다른 일 목적은 대화면의 디스플레이 장치에 적용가능하면서도 간단한 제조공정을 제공하기 위한 것이다.Another object of the present invention is to provide a simple manufacturing process which is applicable to a display device of a large screen.
본 발명의 다른 일 목적은 자가조립 방식을 통해 반도체 발광소자와 기판의 결합 후 추가적인 배선공정을 요하지 않는 새로운 구조의 반도체 발광소자 및 기판을 제공하기 위한 것이다.Another object of the present invention is to provide a semiconductor light emitting device and a substrate having a novel structure that does not require additional wiring process after the semiconductor light emitting device and the substrate are coupled through a self-assembly method.
실시 예에 있어서, 상기 반도체 발광소자는, 둘레를 감싸는 패시베이션층을 더 구비하고, 상기 반도체 발광소자에 구비된 상기 패시베이션층은, 상기 제1 도전형 반도체층을 외부로 노출하는 제1 관통홀과, 상기 제1 관통홀의 감싸도록 이루어지고, 상기 제2 도전형 반도체층을 외부로 노출하는 제2 관통홀을 구비하며, 상기 제1 관통홀에는 상기 제1 도전형 전극이 배치되고, 상기 제2 관통홀에는 상기 제2 도전형 전극이 배치되는 것을 특징으로 한다.The semiconductor light emitting device may further include a passivation layer surrounding the semiconductor light emitting device, wherein the passivation layer of the semiconductor light emitting device includes a first through hole exposing the first conductivity type semiconductor layer to the outside, And a second through hole for surrounding the first through hole and exposing the second conductive type semiconductor layer to the outside, wherein the first conductive type electrode is disposed in the first through hole, And the second conductive type electrode is disposed in the through hole.
실시 예에 있어서, 상기 제1 도전형 전극은, 상기 제1 관통홀을 통해 노출되는 상기 제1 도전형 반도체층에 형성되며, 상기 제2 관통홀의 외주를 따라 연장되어 상기 제2 도전형 전극을 감싸는 것을 특징으로 한다.The first conductive type electrode may be formed on the first conductive type semiconductor layer exposed through the first through hole and may extend along an outer periphery of the second through type hole, .
실시 예에 있어서, 상기 제1 도전형 반도체층 및 상기 활성층은, 상기 제2 도전형 반도체층이 상기 제2 관통홀을 통해 노출되도록, 상기 반도체 발광소자의 중심 영역에서 홀을 구비하도록 이루어지고, 상기 제2 관통홀을 통해 상기 제2 도전형 반도체층에 형성되는 상기 제2 도전형 전극은, 상기 반도체 발광소자의 상면을 기준으로 상기 제1 도전형 전극과 높이차를 갖는 것을 특징으로 한다.The first conductive semiconductor layer and the active layer may have holes in the central region of the semiconductor light emitting device so that the second conductive semiconductor layer is exposed through the second through hole, And the second conductive type electrode formed on the second conductive type semiconductor layer through the second through hole has a height difference from the first conductive type electrode with respect to an upper surface of the semiconductor light emitting element.
실시 예에 있어서, 상기 제2 전극부는, 상기 기판의 일면에 형성되며, 상기 기판의 일면에는, 상기 제2 전극부의 적어도 일부를 덮는 패시베이션 층이 형성되며, 상기 패시베이션 층에는 상기 제2 전극부가 노출되도록 하는 제1 관통홀이 구비되는 것을 특징으로 한다.In an embodiment, the second electrode portion may be formed on one surface of the substrate, and a passivation layer may be formed on one surface of the substrate so as to cover at least a portion of the second electrode portion. In the passivation layer, The first through-hole is provided.
실시 예에 있어서, 상기 제1 전극부는, 도금을 통하여 상기 제1 도전형 전극과 전기적으로 연결되고, 상기 제1 관통홀에는 상기 솔더 물질이 배치되어, 상기 제1 전극부와 높이차를 가지는 상기 제2 전극부를 상기 제2 도전형 전극에 전기적으로 연결하는 것을 특징으로 한다.The first electrode portion may be electrically connected to the first conductive electrode through plating. The solder material may be disposed in the first through hole, and the first electrode portion may have a height difference from the first electrode portion. And electrically connecting the second electrode portion to the second conductive type electrode.
실시 예에 있어서, 상기 제1 전극부는, 상기 패시베이션 층의 적어도 일부를 덮도록 형성되며, 상기 제1 전극부에는, 상기 제1 관통홀에 오버랩되는 제2 관통홀이 형성되는 것을 특징으로 한다.The first electrode part may be formed to cover at least a part of the passivation layer, and the first electrode part may have a second through-hole overlapping the first through-hole.
실시 예에 있어서, 상기 제1 및 제2 관통홀에 의하여 노출되는 상기 제2 전극부의 적어도 일부는, 상기 제1 전극부와 상기 기판을 기준으로 높이차를 가지는 것을 특징으로 한다.In an exemplary embodiment, at least a portion of the second electrode portion exposed by the first and second through holes has a height difference with respect to the first electrode portion and the substrate.
실시 예에 있어서, 상기 제2 관통홀은 상기 제1 관통홀보다 크게 형성되어, 상기 패시베이션층의 적어도 일부가 상기 제2 관통홀 내에서 상기 제2 전극부의 적어도 일부를 덮는 것을 특징으로 한다.In an embodiment, the second through-hole is formed to be larger than the first through-hole, and at least a part of the passivation layer covers at least a part of the second electrode portion in the second through-hole.
실시 예에 있어서, 상기 1 전극부는 일방향을 따라 순차적으로 배치되는 서브 전극부들을 구비하고, 상기 서브 전극부들의 사이에는 상기 제1 관통홀이 배치되는 것을 특징으로 한다.In one embodiment of the present invention, the one-electrode portion includes sub-electrode portions disposed sequentially along one direction, and the first through-hole is disposed between the sub-electrode portions.
상기와 같은 구성의 본 발명에 의하면, 개별화소를 반도체 발광소자로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한번에 조립할 수 있다.According to the present invention configured as described above, in a display device in which individual pixels are formed of semiconductor light emitting elements, a large amount of semiconductor light emitting elements can be assembled at a time.
이와 같이, 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.As described above, according to the present invention, it is possible to convert a semiconductor light emitting device into a large quantity on a wafer of a small size, and then transfer the semiconductor light emitting device to a large area substrate. Thus, it becomes possible to manufacture a large-area display device at a low cost.
또한, 본 발명에 따르면, 데이터 전극 및 스캔 전극이 모두 구비된 배선 기판 상에 반도체 발광 소자를 자가조립시킴으로써, 반도체 발광 소자가 배선 기판 상에 자가조립 된 후, 데이터 전극 또는 스캔 전극을 배선하기 위한 배선 공정을 줄일 수 있다.According to the present invention, since the semiconductor light emitting device is self-assembled on the wiring board including both the data electrode and the scan electrode, the semiconductor light emitting device is self-assembled on the wiring substrate, The wiring process can be reduced.
이 경우, 데이터 전극 및 스캔 전극과, 반도체 발광 소자에 구비된 전극 간의 연결을 서로 다른 금속 물질 및 서로 다른 연결 방식을 통해 수행할 수 있다. 나아가, 데이터 전극 및 스캔 전극은 서로 단차를 가지도록 형성되며, 이러한 단차는 반도체 발광 소자에 구비된 전극간의 연결을 서로 다른 연결 방식을 수행함으로써, 극복될 수 있다. 결과적으로 단차를 갖는 배선기판과 서로 다른 연결 방식을 통하여, 하나의 자가조립 영역에 하나의 반도체 발광소자만 조립되도록 할 수 있다.In this case, the connection between the data electrode, the scan electrode, and the electrode included in the semiconductor light emitting device may be performed through different metal materials and different connection methods. Furthermore, the data electrode and the scan electrode are formed to have a step difference from each other, and such a step can be overcome by performing connection between electrodes provided in the semiconductor light emitting device by different connection methods. As a result, only one semiconductor light emitting device can be assembled in one self-assembly region through different connection methods with the wiring board having a step.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 C-C를 따라 취한 단면도이다.
도 9는 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
도 10, 도 11, 도 12 및 도 13은 본 발명에 따른 새로운 구조의 반도체 발광소자와 배선기판이 적용된 본 발명의 다른 실시 예를 설명하기 위한, 도 1의 A의 부분의 확대도이다.
도 14a 및 도 14b는 본 발명에 따른 반도체 발광소자를 설명하기 위한 개념도들이다.
도 15a, 도 15b 및 도 15c는 본 발명에 따른 디스플레이 장치의 제조방법을 나타내는 개념도들이다.
도 16a 및 도 16b는 본 발명에 따른 다른 실시 예를 설명하기 위한 개념도들이다.1 is a conceptual diagram showing an embodiment of a display device using the semiconductor light emitting device of the present invention.
Fig. 2 is a partially enlarged view of part A of Fig. 1, and Figs. 3a and 3b are cross-sectional views taken along line BB and CC of Fig.
4 is a conceptual diagram showing a flip chip type semiconductor light emitting device of FIG.
FIGS. 5A to 5C are conceptual diagrams showing various forms of implementing a color in relation to a flip chip type semiconductor light emitting device.
6 is a cross-sectional view illustrating a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention.
8 is a cross-sectional view taken along the line CC of Fig.
9 is a conceptual diagram showing a vertical semiconductor light emitting device of FIG.
FIGS. 10, 11, 12, and 13 are enlarged views of a portion A of FIG. 1 for explaining another embodiment of the present invention to which a semiconductor light emitting device and a wiring board of a novel structure according to the present invention are applied.
14A and 14B are conceptual diagrams illustrating a semiconductor light emitting device according to the present invention.
15A, 15B, and 15C are conceptual diagrams illustrating a method of manufacturing a display device according to the present invention.
16A and 16B are conceptual diagrams for explaining another embodiment according to the present invention.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, wherein like reference numerals are used to designate identical or similar elements, and redundant description thereof will be omitted. The suffix "module" and " part "for the components used in the following description are given or mixed in consideration of ease of specification, and do not have their own meaning or role. In the following description of the embodiments of the present invention, a detailed description of related arts will be omitted when it is determined that the gist of the embodiments disclosed herein may be blurred. In addition, it should be noted that the attached drawings are only for easy understanding of the embodiments disclosed in the present specification, and should not be construed as limiting the technical idea disclosed in the present specification by the attached drawings.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.It is also to be understood that when an element such as a layer, region or substrate is referred to as being present on another element "on," it is understood that it may be directly on the other element or there may be an intermediate element in between There will be.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.The display device described in this specification includes a mobile phone, a smart phone, a laptop computer, a digital broadcasting terminal, a personal digital assistant (PDA), a portable multimedia player (PMP), a navigation device, a slate PC, , A Tablet PC, an Ultra Book, a digital TV, a desktop computer, and the like. However, it will be readily apparent to those skilled in the art that the configuration according to the embodiments described herein may be applied to a device capable of being displayed, even in the form of a new product to be developed in the future.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.1 is a conceptual diagram showing an embodiment of a display device using the semiconductor light emitting device of the present invention.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다. According to the illustrated example, the information processed in the control unit of the
플렉서블 디스플레이는 외력에 의하여 휘어질 수 있는, 구부러질 수 있는, 비틀어질 수 있는, 접힐 수 있는, 말려질 수 있는 디스플레이를 포함한다. 예를 들어, 플렉서블 디스플레이는 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 구부리거나, 접을 수 있거나 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.The flexible display includes a display that can be bent, twistable, collapsible, and curlable, which can be bent by an external force. For example, a flexible display can be a display made on a thin, flexible substrate that can be bent, bent, folded or rolled like paper while maintaining the display characteristics of conventional flat panel displays.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도시와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다.In a state where the flexible display is not bent (for example, a state having an infinite radius of curvature, hereinafter referred to as a first state), the display area of the flexible display is flat. In the first state, the display area may be a curved surface in a state of being bent by an external force (for example, a state having a finite radius of curvature, hereinafter referred to as a second state). As shown in the figure, the information displayed in the second state may be time information output on the curved surface. Such visual information is realized by independently controlling the emission of a sub-pixel arranged in a matrix form. The unit pixel means a minimum unit for implementing one color.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.The unit pixel of the flexible display may be implemented by a semiconductor light emitting device. In the present invention, a light emitting diode (LED) is exemplified as one type of semiconductor light emitting device for converting a current into light. The light emitting diode is formed in a small size, so that it can serve as a unit pixel even in the second state.
이하, 상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여 도면을 참조하여 보다 상세히 설명한다.Hereinafter, a flexible display implemented using the light emitting diode will be described in detail with reference to the drawings.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이며, 도 4는 도 3a의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이고, 도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.FIG. 2 is a partial enlarged view of a portion A of FIG. 1, FIGS. 3 A and 3B are cross-sectional views taken along lines BB and CC of FIG. 2, FIG. 4 is a conceptual view of a flip chip type semiconductor light emitting device of FIG. FIGS. 5A to 5C are conceptual diagrams showing various forms of implementing a color in relation to a flip chip type semiconductor light emitting device.
도 2, 도 3a 및 도 3b의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.Referring to FIGS. 2, 3A and 3B, a
상기 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 복수의 반도체 발광 소자(150)를 포함한다.The
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.The
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.The
도시에 의하면, 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.The insulating
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.The
본 도면들을 참조하면, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.Referring to these drawings, the conductive
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.The conductive
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).As an example, the conductive
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법도 가능하다. 이러한 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.The anisotropic conductive film is a film in which an anisotropic conductive medium is mixed with an insulating base member. When heat and pressure are applied, only a specific part of the anisotropic conductive film has conductivity due to the anisotropic conductive medium. Hereinafter, the anisotropic conductive film is described as being subjected to heat and pressure, but other methods may be used to partially conduct the anisotropic conductive film. In this method, for example, either the heat or the pressure may be applied, or UV curing may be performed.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 도시에 의하면, 본 예시에서 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.In addition, the anisotropic conduction medium can be, for example, a conductive ball or a conductive particle. According to the example, in the present example, the anisotropic conductive film is a film in which conductive balls are mixed with an insulating base member. When heat and pressure are applied, only specific portions are conductive by the conductive balls. The anisotropic conductive film may be a state in which a plurality of particles coated with an insulating film made of a polymer material are contained in the core of the conductive material. In this case, the insulating film is broken by heat and pressure, . At this time, the shape of the core may be deformed to form a layer in contact with each other in the thickness direction of the film. As a more specific example, heat and pressure are applied to the anisotropic conductive film as a whole, and the electrical connection in the Z-axis direction is partially formed by the height difference of the mating member adhered by the anisotropic conductive film.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.As another example, the anisotropic conductive film may be in a state in which a plurality of particles coated with a conductive material are contained in the insulating core. In this case, the conductive material is deformed (pressed) to the portion where the heat and the pressure are applied, so that the conductive material becomes conductive in the thickness direction of the film. As another example, it is possible that the conductive material penetrates the insulating base member in the Z-axis direction and has conductivity in the thickness direction of the film. In this case, the conductive material may have a pointed end.
도시에 의하면, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)가 될 수 있다. 보다 구체적으로, 절연성 베이스부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스부재의 바닥부분에 집중적으로 배치되며, 상기 베이스부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직방향으로 전도성을 가지게 된다.According to the present invention, the anisotropic conductive film may be a fixed array anisotropic conductive film (ACF) in which conductive balls are inserted into one surface of an insulating base member. More specifically, the insulating base member is formed of a material having adhesiveness, and the conductive ball is concentrated on the bottom portion of the insulating base member, and is deformed together with the conductive ball when heat and pressure are applied to the base member So that they have conductivity in the vertical direction.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.However, the present invention is not limited thereto. The anisotropic conductive film may be formed by randomly mixing conductive balls into an insulating base member or by forming a plurality of layers in which a conductive ball is placed in a double- ACF) are all available.
이방성 전도 페이스트는 페이스트와 도전볼의 결합형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 particle 혹은 nano 입자를 함유한 형태의 솔루션이 될 수 있다.The anisotropic conductive paste is a combination of a paste and a conductive ball, and may be a paste in which a conductive ball is mixed with an insulating and adhesive base material. In addition, solutions containing conductive particles can be solutions in the form of conductive particles or nanoparticles.
다시 도면을 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.Referring again to FIG. 5, the
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다. After the conductive
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.Referring to FIG. 4, the semiconductor light emitting device may be a flip chip type light emitting device.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다. For example, the semiconductor light emitting device includes a p-
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.Referring again to FIGS. 2, 3A and 3B, the
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며, 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.More specifically, the semiconductor
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다. In addition, the plurality of semiconductor
발광 소자 어레이는 자체 휘도값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.The light emitting element array may include a plurality of semiconductor light emitting elements having different brightness values. Each of the semiconductor
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다.Also, since the semiconductor light emitting devices are connected in a flip chip form, the semiconductor light emitting devices grown on the transparent dielectric substrate can be used. The semiconductor light emitting devices may be, for example, a nitride semiconductor light emitting device. Since the semiconductor
도시에 의하면, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다. According to the structure, the
또한, 상기 이방성 전도성 필름의 베이스부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.Also, if the base member of the anisotropic conductive film is black, the
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.As another example, the
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다. The
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(151) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(151) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(151)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.That is, a
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.(R), green (G), and blue (B) unit pixels may be implemented by combining the semiconductor
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다. In addition, a
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다. However, the present invention is not limited thereto, and other structures for implementing blue, red, and green may be applied.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.5A, each of the semiconductor
이 경우, 반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.In this case, the semiconductor
도 5b를 참조하면, 반도체 발광 소자는 황색 형광체층이 개별 소자마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.Referring to FIG. 5B, the semiconductor light emitting device may include a white light emitting device W having a yellow phosphor layer for each individual device. In this case, a
도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전영역에 사용가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용가능한 반도체 발광 소자의 형태로 확장될 수 있다.Referring to FIG. 5C, a
본 예시를 다시 살펴보면, 반도체 발광 소자(150)는 전도성 접착층(130) 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(150)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.The semiconductor
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다. 따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다. 따라서, 이러한 경우, HD화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.Also, even if a square semiconductor
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조방법에 대하여 설명한다.The display device using the semiconductor light emitting device described above can be manufactured by a novel manufacturing method. Hereinafter, the manufacturing method will be described with reference to FIG.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.6 is a cross-sectional view illustrating a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
본 도면을 참조하면, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다. The conductive
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.The conductive
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 제2기판(112)을 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 대향하도록 배치한다.A
이 경우에, 제2기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.In this case, the
상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.When the semiconductor light emitting device is formed in units of wafers, the semiconductor light emitting device can be effectively used in a display device by having an interval and a size at which a display device can be formed.
그 다음에, 배선기판과 제2기판(112)을 열압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF press head를 적용하여 열압착될 수 있다. 상기 열압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.Then, the wiring substrate and the
그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.Then, the
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다. Finally, the
또한, 상기 반도체 발광 소자(150)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.Further, the method may further include forming a phosphor layer on one surface of the semiconductor
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법이나 구조는 여러가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다. 이하, 도 5 및 도 6을 참조하여 수직형 구조에 대하여 설명한다.The manufacturing method and structure of the display device using the semiconductor light emitting device described above can be modified into various forms. For example, a vertical semiconductor light emitting device may be applied to the display device described above. Hereinafter, the vertical structure will be described with reference to Figs. 5 and 6. Fig.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다. In the modifications or embodiments described below, the same or similar reference numerals are given to the same or similar components as those of the previous example, and the description is replaced with the first explanation.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.8 is a cross-sectional view taken along the line DD of FIG. 7, and FIG. 9 is a conceptual view illustrating a vertical semiconductor light emitting device of FIG. 8. FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention, to be.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.Referring to these drawings, the display device may be a display device using a passive matrix (PM) vertical semiconductor light emitting device.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 복수의 반도체 발광 소자(250)를 포함한다.The display device includes a
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.The
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.The
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.A conductive
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.If the semiconductor
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께방향으로 전도성을 가지는 부분(231)과 전도성을 가지지 않는 부분(232)으로 구획된다.As described above, the electrical connection is generated because heat and pressure are applied to the anisotropic conductive film to partially conduct in the thickness direction. Therefore, in the anisotropic conductive film, it is divided into a portion 231 having conductivity in the thickness direction and a portion 232 having no conductivity.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.In addition, since the anisotropic conductive film contains an adhesive component, the conductive
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.Thus, the semiconductor
상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.The semiconductor
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.A plurality of
도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.9, the vertical type semiconductor light emitting device includes a p-
다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.Referring to FIG. 8 again, a
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(251) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(251) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(251)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.That is, a
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다. However, the present invention is not limited thereto, and other structures for implementing blue, red, and green may be applied to a display device to which a flip chip type light emitting device is applied, as described above.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다. The
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다. The
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.The
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.The
도시에 의하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.According to the example, the
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.If a transparent electrode such as ITO (Indium Tin Oxide) is used for positioning the
도시에 의하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다. According to the structure, the
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.Also, if the base member of the anisotropic conductive film is black, the
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.As another example, as the
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.If the
또한, 도시에 의하면, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다. In addition, according to the present invention, a
상기 설명과 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 따라서, 반도체 발광 소자에 의하여 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이루는 풀 칼라 디스플레이가 구현될 수 있다.As described above, the semiconductor
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장되어, 메사 및 아이솔레이션을 통하여 형성된 반도체 발광소자가 개별 화소로 이용된다. 웨이퍼 상에서 성장된 반도체 발광소자를 배선기판으로 전사하는 방식이므로, 웨이퍼의 크기 제약으로 인하여 대화면 디스플레이를 구현하기 어려운 문제가 있다. 이러한 문제를 해결하기 위하여 자가조립 방식으로 반도체 발광소자를 배선기판으로 조립하는 방식이 적용될 수 있다.In the display device using the semiconductor light emitting device of the present invention described above, the semiconductor light emitting device formed on the wafer and formed through mesa and isolation is used as an individual pixel. Since the semiconductor light emitting device grown on the wafer is transferred to the wiring substrate, there is a problem that it is difficult to realize a large screen display due to the size limitation of the wafer. In order to solve such a problem, a method of assembling a semiconductor light emitting device into a wiring board by a self-assembly method can be applied.
자가조립 방식은, 유체가 채워진 챔버에서 반도체 발광소자들을 배선기판이나 어셈블리 기판에 안착시키는 방식이다. 예를 들어, 유체가 채워진 챔버 속에 상기 반도체 발광소자들 및 기판을 넣고 상기 유체를 가열하여 상기 반도체 발광소자들이 상기 기판에 스스로 조립되도록 한다. 이를 위하여, 상기 기판에는 상기 반도체 발광소자들이 끼워지는 홈들이 구비될 수 있다. 구체적으로, 상기 기판에는 상기 반도체 발광소자들이 배선전극에 얼라인되는 위치에 상기 반도체 발광소자들이 안착되는 홈들이 형성된다. 상기 홈들은 반도체 발광소자들의 형상에 대응하는 형상으로 이루어지며, 상기 반도체 발광소자들은 상기 유체 내에서 랜덤하게 이동하다가, 상기 홈들에 조립된다. The self-assembly method is a method in which semiconductor light emitting devices are placed on a wiring board or an assembly substrate in a fluid-filled chamber. For example, the semiconductor light emitting devices and the substrate are placed in a chamber filled with a fluid, and the fluid is heated so that the semiconductor light emitting devices are assembled to the substrate by themselves. For this, the substrate may be provided with grooves through which the semiconductor light emitting devices are inserted. Specifically, the substrate is provided with grooves on which the semiconductor light emitting devices are mounted at positions where the semiconductor light emitting devices are aligned with the wiring electrodes. The grooves are formed in a shape corresponding to the shape of the semiconductor light emitting devices, and the semiconductor light emitting devices are randomly moved in the fluid and assembled into the grooves.
한편, 이러한 자가조립 방식에서는 반도체 발광소자의 조립시에 불량이 발생할 수 있으며, 본 발명은 이러한 불량을 저감시킬 수 있는 새로운 구조의 반도체 발광소자와 배선기판을 제시한다. Meanwhile, in the self-assembly method, defects may occur at the time of assembling the semiconductor light emitting device. The present invention provides a semiconductor light emitting device and a wiring substrate having a novel structure capable of reducing such defects.
특히, 본 발명에서는 반도체 발광 소자가 배선 기판 상에 자가조립 된 후, 데이터 전극 또는 스캔 전극을 배선하기 위한 배선 공정을 줄일 수 있도록, 데이터 전극 및 스캔 전극이 모두 구비된 배선 기판 상에 반도체 발광 소자를 자가조립하는 방법에 대하여 제안한다.Particularly, in the present invention, in order to reduce the wiring process for wiring the data electrode or the scan electrode after the semiconductor light emitting device is self-assembled on the wiring substrate, A method for self-assembling the same is proposed.
이하, 이에 대하여 도면을 참조하여 보다 상세히 설명한다. 도 10, 도 11, 도 12 및 도 13은 본 발명에 따른 새로운 구조의 반도체 발광소자와 배선기판이 적용된 본 발명의 다른 실시 예를 설명하기 위한, 도 1의 A의 부분의 확대도이다.Hereinafter, this will be described in detail with reference to the drawings. FIGS. 10, 11, 12, and 13 are enlarged views of a portion A of FIG. 1 for explaining another embodiment of the present invention to which a semiconductor light emitting device and a wiring board of a novel structure according to the present invention are applied.
도 10, 도 11, 도 12 및 도 13의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(1000)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 수평형 반도체 발광 소자를 이용한 디스플레이 장치(1000)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다. 10, 11, 12 and 13, a
디스플레이 장치(1000)는 기판(1010), 제1전극부(1020), 제2전극부(1040), 절연층(1110), 복수의 반도체 발광 소자(1050)를 포함한다. 여기에서, 제1 전극부(1020)는 제1 전극(1020a) 및 상기 제1 전극(1020a)을 덮도록 하나의 금속층을 이루는 금속물질(1020b)을 포함한다. 제2 전극부(1040)는, 제2 전극(1040a) 및 솔더 물질(1040b)을 포함한다. 제1 전극부(1020) 및 제2 전극부(1040) 중 적어도 하나는 복수의 전극 라인들을 포함할 수 있다.The
기판(1010)은, 제1전극부(1020), 제2전극부(1040), 절연층(1110), 및 복수의 반도체 발광 소자(1050) 등이 배치되는 배선 기판으로서, 본 발명에 따른 기판(1010)의 일 면상에는, 제2전극부(1040) 및 절연층(1110)의 적어도 일부가 적층될 수 있다.The
본 발명에 따른 기판(1010)은 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.The
제2전극부의 제2 전극(1040a)은, 기판(1010) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제2 전극(1040a)은 스캔 전극의 역할을 하도록 이루어질 수 있다.The
도시에 의하면, 절연층(1110)은 제2 전극(1040a)의 적어도 일부를 덮도록 이루어질 수 있다. 절연층(1110)의 일부는 제2 전극의 (1040a)의 적어도 일부를 덮도록 이루어지고, 나머지 일부는 기판(1010)의 적어도 일부를 덮도록 이루어진다.According to the illustration, the insulating
한편, 상기 절연층(1110)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로 이루어질 수 있다.Meanwhile, the insulating
또한, 제1 전극부(1020)의 제1 전극(1020a)은 절연층(1110)의 적어도 일부를 덮도록 적층될 수 있다.In addition, the
보다 구체적으로, 상기 제2전극(1040a)은 기판(1010)의 일면에 배치되고, 상기 일면에는 상기 제2전극(1040a)의 적어도 일부를 덮는 절연층(1110)이 형성될 수 있다. 그리고, 절연층(1110)의 일면에는 제1 전극(1020a)이 형성되며, 이 경우에, 상기 기판(1010)에, 제1 전극(1020a), 제2 전극(1040a) 및 절연층(1110)이 적층된 상태가 하나의 배선기판이 될 수 있다. More specifically, the
이하에서, 이러한 배선기판의 구조에 대하여 보다 구체적으로 살펴보면, 도 도 12 및 도 13에 도시된 것과 같이, 절연층(1110)에는, 제2 전극부(1040), 특히, 제2 전극(1040a)의 적어도 일부가 노출되도록 하는 관통홀(또는, 제1 관통홀(1110a))이 구비될 수 있다. 12 and 13, the
도시와 같이, 제2 전극(1040a)의 적어도 일부는 상기 제1 관통홀(1110a)을 통해 노출된다. 나아가, 제2 전극(1040a) 은, 제1 관통홀(1110a)을 통해, 반도체 발광소자에 구비된 복수의 전극 중 어느 하나의 전극과 전기적으로 연결될 수 있다. 한편, 제1 관통홀(1110a)의 내경은, 후술될 반도체 발광소자의 제2 도전형 전극(1052, 도 14a 참조)의 내경보다 작거나 같게 형성될 수 있다. As shown in the drawing, at least a part of the
위에서 살펴본 것과 같이, 제2 전극부(1040)의 제2 전극(1040a)은, 상기 제1 관통홀(1110a)에 의해 노출되며, 상기 제1 관통홀(1110a)에 의해 노출된 부분(도 12 및 도 13, 도면부호 1040a-1)의 적어도 일부에는 솔더 물질(1040b)이 형성된다.The
제2 전극부(1040)와 반도체 발광소자(1050)는 솔더 물질(1040b)을 이용한 솔더링(soldering)을 통해 전기적 및 물리적으로 연결된다. 솔더링은, 땜납, 플럭스(溶劑) 및 열을 사용하여 금속끼리 붙이는 것을 의미하며, 솔더 물질(1040b)의 종류는 납(pb) 외에도 다양한 물질일 수 있다. 상기 솔더 물질은 예를 들어, Sb, Pd, Ag, Au 및 Bi 중 적어도 하나가 될 수 있다. The
한편, 도 12 및 도 13에 도시된 것과 같이, 제1 전극부(1020)는 절연층(1110)의 적어도 일부를 덮도록 형성되며, 제2 전극(1040a)과 교차하는 방향으로 배열되어, 데이터 전극의 역할을 하도록 이루어질 수 있다.12 and 13, the
제1 전극부(1020), 특히 제1 전극(1020a)은 복수의 전극 라인으로 형성되며, 각각의 전극라인에는, 하나의 행에 배열되는 반도체 발광소자의 수(또는 서브 픽셀의 수)에 대응되는 만큼의 관통홀이 구비될 수 있다.The
제1 전극(1020a)은 도시된 것과 같이, 제1 관통홀(1110a) 보다 큰 내경을 갖으며, 제1 관통홀(1110a)에 오버랩되는 제2 관통홀(1110b)을 구비할 수 있다. 제2 관통홀(1110b)의 내경이, 제1 관통홀(1110a)보다 크게 형성되는 경우, 제1 전극부(1020)와 제2 전극부(1040)가 전기적으로 이격될 수 있다.The
상기 제2 관통홀(1110b)은 상기 제1 관통홀(1110a)보다 크게 형성되어, 절연층(1110)의 적어도 일부가 상기 제2 관통홀 내(1110b)에서 상기 제2 전극부(1040, 특히, 제2 전극(1040a))의 적어도 일부를 덮도록 형성될 수 있다.The second through
하나의 반도체 발광 소자는, 제1 및 제2 관통홀(1110a, 1110b)을 통해, 기판(1010)에 구비된 제1 및 제2 전극과 전기적으로 연결될 수 있다. One semiconductor light emitting device may be electrically connected to the first and second electrodes provided on the
하나의 서로 중첩되는 제1 및 제2 관통홀 (1110a, 1110b)은 하나의 반도체 발광소자와 일대일 대응되어 전기적으로 연결된다. 즉, 하나의 반도체 발광소자는 서로 중첩하여 형성된 하나의 제1 및 제2 관통홀 (1110a, 1110b)과 자가조립되도록 형성된다. The first and second through
한편, 제1 및 제2 관통홀 (1110a, 1110b)은, 서브 픽셀 간격으로, 절연층(1110) 및 제1 전극 (1020) 상에 복수개 형성될 수 있다.Meanwhile, a plurality of first and second through
앞서 살펴본 것과 같이, 제1 전극(1020a)에 구비된 제2 관통홀(1110b)을 통해 절연층(1110)의 적어도 일부가 노출되며, 제2 관통홀(1110b)을 통해, 제2 전극(1040a)의 적어도 일부(1040a-1)가 노출되도록 형성된다. At least a part of the insulating
도시와 같이, 상기 제1 및 제2 관통홀(1110a, 1110b)에 의하여 노출되는 상기 제2 전극(1040a)의 적어도 일부(1040a-1)는, 상기 제1 전극부(1020, 특히, 제1 전극(1020a)과 기판(1010)을 기준으로 높이차를 가지도록 형성될 수 있다.At least a
즉, 상기 제1 및 제2 관통홀(1110a, 1110b)에 의하여 상기 제2 전극(1040a)의 적어도 일부(1040a-1)는 상기 기판(1010)을 기준으로 상기 제1 전극부(1020)와 높이차를 가지는 위치에서 노출되도록 형성될 수 있다.That is, at least a
제2 관통홀(1110b)의 내경은, 반도체 발광소자의 사이즈, 특히, 반도체 발광소자에 구비된 도전형 전극의 배치간격 또는 도전형 전극이 구비된 관통홀의 내경에 종속될 수 있으며, 이에 대한 설명은 후술한다.The inner diameter of the second through-
한편, 도시와 같이, 절연층(1110)은, 제1 및 제2 전극(1020a, 1040a) 사이에 배치되어, 제1 및 제2 전극(1020a, 1040a)을 전기적으로 절연시키는 역할을 한다.Meanwhile, as shown in the drawing, the insulating
위에서 살펴본 것과 같은 구조를 갖는 배선기판에는, 도 14a 및 도 14b에 도시된 것과 같은 구조를 갖는 반도체 발광소자가 자가조립될 수 있다.The semiconductor light emitting device having the structure as shown in FIGS. 14A and 14B can be self-assembled on the wiring substrate having the structure as described above.
이하에서는, 본 발명에 따른 반도체 발광소자의 구조에 대하여 구체적으로 살펴본 뒤, 위에서 살펴본 본 발명에 따른 배선기판과 조립되는 방법 및 조립 후의 그 구조에 대하여 보다 구체적으로 살펴본다.Hereinafter, the structure of the semiconductor light emitting device according to the present invention will be described in detail, and a method of assembling the semiconductor light emitting device according to the present invention and a structure thereof after the assembly will be described in more detail.
도 14a 및 도 14b를 참조하면, 반도체 발광 소자(1050)는 대칭성을 갖는 원형, 삼각형, 사각형 및 다각형의 모양이 될 수 있다. 이하에서는, 원형의 반도체 발광소자(1050)를 예를 들어 설명한다.14A and 14B, the semiconductor
본 발명에 따른 반도체 발광소자는, 제1도전형 전극(1056)과, 제1도전형 전극(1056)이 형성되는 제1도전형 반도체층(1055)과, 제1도전형 반도체층(1055) 상에 형성된 활성층(1054)과, 상기 활성층(1054) 상에 형성된 제2도전형 반도체층(1053) 및 제2도전형 반도체층(1053)에 형성되는 제2도전형 전극(1052)을 포함한다.The semiconductor light emitting device according to the present invention includes a first conductive
나아가, 제1도전형 전극(1056)이 형성되는 제1도전형 반도체층(1055)과 제1 도전형 전극(1056) 사이에는, ITO 층(1057)이 더 포함될 수 있다. 이러한 ITO층(1057)은, 제1 도전형 반도체층(1055)에 제1 도전형 전극(1056)을 접촉시키기 위하여 제1 도전형 반도체층(1055) 상에 증착될 수 있다.An
상기 제1도전형 반도체층(1055)과 제2도전형 반도체층(1053)은 서로 오버랩되며, 제2도전형 반도체층(1053)의 하면에 제2도전형 전극(1052)이 배치되고, 상기 제1도전형 반도체층(1055)의 하면에 제1도전형 전극(1056)이 배치된다. 이 경우에, 제2도전형 반도체층(1053)의 상면은 상기 제1도전형 반도체층(1055)과 가장 먼 제2도전형 반도체층(1053)의 일면이며, 상기 제1도전형 반도체층(1055)의 하면은 상기 제2도전형 반도체층(1053)과 가장 먼 제1도전형 반도체층(1055)의 일면이 될 수 있다. The first conductivity
도 14a및 도 11을 참조하면, 상기 제1도전형 반도체층(1055)의 하면은 기판(1010)에 가장 가까운 면이 될 수 있고, 상기 제2도전형 반도체층(1053)의 상면은 상기 기판(1010)에 가장 먼 면이 될 수 있다.14A and 11, a lower surface of the first conductivity
위에서 살펴본 것과 같이, 제1 및 제2 도전형 전극(1056, 1052)은 각각 제1 도전형 반도체층(1055) 및 제2 도전형 반도체층(1053)의 하면에 배치되며, 제1 도전형 전극(1056)과 제2 도전형 전극(1052)은 수평방향으로 서로 이격되도록 배치될 수 있다.As described above, the first and second
나아가, 본 발명에 따른, 반도체 발광소자는, 반도체 발광소자를 감싸도록 형성되는 패시베이션층(1058)을 더 포함한다. 제1 도전형 전극(1056)과 제2 도전형 전극(1052) 사이에는 패시베이션층이 배치될 수 있으며, 패시베이션층을 통해, 제1 도전형 전극(1056)과 제2 도전형 전극(1052)은 서로 절연될 수 있다.Furthermore, the semiconductor light emitting device according to the present invention further includes a
패시베이션층(1058)은, 상기 제1도전형 반도체층(1055), 상기 활성층(1054) 및 상기 제2도전형 반도체층(1053)의 측면들 중 적어도 일부를 감싸도록 형성된다.The
도시와 같이, 패시베이션층(1058)은 환형의 제1 관통홀(1058a-1) 및 원형의 제2 관통홀(1058b-1)을 구비할 수 있다. 제1 관통홀(1058a-1)은 제2 관통홀(1058b-1)을 감싸도록 연장될 수 있다.As shown, the
제1 관통홀(1058a-1)을 통하여, 제1 도전형 반도체층(1055)이 외부로 노출되며(ITO층이 증착된 경우에는, ITO층(1057)이 노출됨, ITO층(1057)이 증착된 경우, ITO층(1057)이 노출되나, 이 역시, 제1 도전형 전극(1056)이 노출된다고 이해되어질 수 있음), 제1 관통홀(1058a-1)을 통해 노출되는 제1 도전형 반도체층(1055) 상에 제1 도전형 전극(1056)이 형성된다(ITO층이 증착된 경우에는, 제1 관통홀(1058a-1)을 통해 노출되는 ITO층(1057) 상에 제1 도전형 전극(1056)이 형성됨).The first conductive
한편, 도시와 같이, 제1 도전형 전극(1056)은, 상기 제2 관통홀(1058b-1)의 외주를 따라 연장되어, 상기 제2 도전형 전극(1052)을 감싸도록 이루어진다. 이 경우, 제1 도전형 전극(1056)도 환형의 형상을 가질 수 있다.As shown in the drawing, the first
마찬가지로, 제2 관통홀(1058b-1)을 통하여, 제2 도전형 반도체층(1053)이 외부로 노출되며, 제2 관통홀(1058b-1)을 통해 노출되는 제2 도전형 반도체층(1053) 일면 상에 제2 도전형 전극(1052)이 형성된다.Likewise, the second conductivity
도시와 같이, 제2 관통홀(1058b-1)은 반도체 발광소자의 중심부분에 형성될 수 있다. 이때, 반도체 발광소자의 제1 도전형 반도체층(1055) 및 활성층(1054)에는, 상기 제2 관통홀(1058b-1)이 형성된 부분에서, 제2 도전형 반도체층(1053)이 노출되도록 홀이 형성될 수 있다. 상기 홀은 중공을 이룰 수 있다.As shown in the figure, the second through-
한편, 이러한 홀을 통하여, 반도체 발광소자는, 앞서 살펴본 배선 기판과의 자가조립시, 제2 전극부(1040)의 솔더 물질(1040b)에 끼워질 수 있다.Meanwhile, through the holes, the semiconductor light emitting device can be fitted into the
제1 도전형 반도체층(1055) 및 활성층(1054)에 상기 홀이 형성됨에 의하여, 반도체 발광소자에는 홈이 형성된다.The holes are formed in the first conductivity
제2 도전형 반도체층(1053)은, 제2 관통홀(1058b-1)이 형성된 부분에서, 반도체 발광소자의 상면, 즉, 제2 도전형 반도체(1053)의 상면을 기준으로, 제1 도전형 반도체층(1055)과 높이차를 갖는다.The second conductivity
마찬가지로, 제2 관통홀(1058b-1)을 통해, 제2 도전형 반도체층(1053)의 일면상에 형성되는 제2 도전형 전극(1052)은, 상기 반도체 발광소자의 상면을 기준으로 상기 제1 도전형 전극(1056)과 높이차를 갖도록 형성될 수 있다.Likewise, the second
한편, 상기 제1도전형 전극(1056) 및 제1도전형 반도체층(1055)은 각각 p형 전극 및 p형 반도체층이 될 수 있으며, 상기 제2도전형 전극(1052) 및 제2도전형 반도체층(1053)은 각각 n형 전극 및 n형 반도체층이 될 수 있다 (다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다).The first
한편, 패시베이션층(1058)은 반도체 발광소자(1050)의 바깥둘레를 따라 형성되는 제1 패시베이션층(1058a) 및 제1 및 제2 관통홀(1058a-1, 1058b-1) 사이에 형성되는 제2 패시베이션층(1058b)을 포함한다.The
제1 패시베이션층(1058a)은, 반도체 발광소자(1050)의 바깥둘레를 따라 형성되며, 제1 도전형 반도체층(1055, ITO층이 증착된 경우에는, ITO층(1057))의 적어도 일부를 덮도록 연장된다.The
제2 패시베이션층(1058b)은, 제1 도전형 전극 및 제2 도전형 전극(1056, 1052) 사이에 배치되어, 활성층(1054) 및 제1 도전형 반도체층(1055)의 내측면을 감싸도록 이루어지며, 환형의 형상을 가질 수 있다.The
상기 패시베이션층(1058)은 상기 반도체 발광소자의 측면을 감싸서, 상기 반도체 발광소자 특성의 안정화를 기하도록 이루어지며, 절연 재질로 형성된다. 상기 제1도전형 반도체층(1055)과 상기 제2도전형 반도체층(1053)의 사이는 패시베이션층(1058)에 의해 전기적으로 단절되므로, 반도체 발광 소자의 P-type GaN 과 N-type GaN 은 서로 절연될 수 있다. The
한편, 이와 같은 구조를 갖는 반도체 발광소자의 제1 도전형 전극(1056)은 기판(1010)에 구비된 제1 전극부(1020)와 전기적으로 연결되고, 제2 도전형 전극(1052)은 제2 전극부(1040)와 전기적으로 연결된다.The first
보다 구체적으로, 기판(1010)은, 제2 전극부(1040)의 제2 전극(1040a) 상에 솔더 물질(1040b)이 용융된 상태로, 유체 내에 담기며, 이러한 유체 내에는 앞서 살펴본 구조를 갖는 반도체 발광소자들 또한 담기어 있다. 이러한 반도체 발광소자는, 기판(1010)에 구비된 제1 관통홀(1110a)을 통해 노출되는 제2 전극(1040a) 상에 형성된 솔더물질(1040b)에 끼워짐으로써, 기판(1010)에 구비된 제2 전극부(1040)와 전기적으로 연결될 수 있다.More specifically, the
보다 구체적으로서, 앞서 살펴본, 반도체 발광소자의 제2 관통홀(1058b -1)이 위치한 부분에서, 반도체 발광소자는 상기 솔더 물질(1040b)에 끼워질 수 있다. 앞서 살펴본 것과 같이, 제2 관통홀(1058b-1)은 반도체 발광소자의 중심부분에 형성될 수 있으며, 반도체 발광소자의 제1 도전형 반도체층(1055) 및 활성층(1054)은, 제2 관통홀(1058b-1)이 형성된 부분에서, 제2 도전형 반도체층(1053)이 노출되도록 중공(또는 홀)이 형성될 수 있다. 이러한 홀에 위하여, 반도체 발광소자는, 기판과의 자가조립시, 제2 전극부(1040)의 솔더 물질(1040b)에 끼워지며, 결과적으로, 반도체 발광소자의 제2 관통홀(1058b -1)에 형성된 제2 도전형 전극(1052)은, 솔더물질(1040b)에 결합되어, 제2 전극(1040a)과 전기적으로 연결될 수 있다.More specifically, in the portion where the second through-
제2 도전형 전극(1052)은 솔더물질(1040b)이 고체화되면서, 제2 전극(1040a)와 결합될 수 있다.The second
따라서, 도 10 및 도 11에 도시된 것과 같이, 제2 전극(1040a)과 제2 도전형 전극(1052) 사이에는 솔더물질(1040b)이 형성된다. 한편, 기판(1010)에 구비된 제1 관통홀(1110a, 도 13 참조)의 지름은, 반도체 발광소자의 제2 도전형 전극(1052, 도 14a 참조)의 지름보다 작거나 같게 형성될 수 있다. Accordingly, as shown in FIGS. 10 and 11, a
이는, 제1 관통홀(1110a)에 의해 노출된 제2 전극(1040a)에 형성되는 솔더물질(1040b)이, 제2 도전형 전극(1052)에 대응되게 위치할 수 있도록 하기 위함이다. 즉, 솔더물질(1040b)은 용융된 상태에서, 제2 도전형 전극(1052)과 결합되므로, 제1 관통홀(1110a)의 지름이 제2 도전형 전극(1052)의 지름보다 크게 형성되는 경우, 솔더물질(1040b)이 제2 도전형 전극(1052)이 갖는 면적보다 넓은 면적을 가지며 형성될 수 있다. 이 경우, 솔더물질(1040b)은 제2 도전형 전극(1052)을 벗어나는 부분(예를 들어, 제1 도전형 전극(1052)이 위치하는 부분)까지 형성되어, 제1 도전형 전극과 제2 도전형 전극간의 절연을 방해할 수 있다.This is so that the
나아가, 제1 도전형 전극(1052) 도 10 및 도 11에 도시된 것과 같이, 제1 전극부(1020)과 전기적으로 연결되며, 제1 도전형 전극(1052)과 상기 제1 전극(1020a) 사이에는, 금속물질(1020b)이 배치될 수 있다.10 and 11, the first
상기 금속 물질(1020)을 이루는 금속 재질은, 도금 가능한 재질로 형성될 수 있으며, 상기 금속 재질은, 상기 도금 가능한 재질을 이용한 도금을 통하여, 상기 제1 도전형 전극(1052)과 상기 제1 전극(1020a)를 전기적으로 연결하도록 형성된다. 상기 금속 물질(1020b)은 상기 솔더 물질(1040b) 보다 높은 용융점을 가지는 물질로 이루어질 수 있다.The metal material constituting the
이와 같이, 제1 도전형 전극(1056)과 제1 전극(1020a)은, 금속 물질(1020b)을 이용한 도금에 의해 전기적으로 연결될 수 있다.In this way, the first
또한, 제2 도전형 전극(1052)은, 솔더링 방식을 통한 솔더 물질(1040b)에 의해 제2 전극(1040a)와 전기적으로 연결되고, 제1 도전형 전극(1056)은, 상기 솔더 물질과 다른 금속 물질(1020b)을 통해, 상기 제1 전극(1020a) 전기적으로 연결될 수 있다.The second
한편, 제1 전극부(1020)에 구비된 제2 관통홀(1110b, 도 13 참조)의 반지름은, 제1 도전형 전극(1052)의 내경과 외경 사이의 값을 가지도록 형성될 수 있다. 이는, 반도체 발광소자가 기판(1010)에 자가조립될 때, 제1 도전형 전극(1056)이 제1 전극(1052) 상에 안착될 수 있도록 하기 위함이다.The radius of the second through
이상에서, 살펴본 것과 같이, 본 발명에서는, 반도체 발광소자에 구비된 중공(또는 홀)에 구비된 제2 도전형 전극(1052)이, 기판(1010)에 구비된 솔더물질(1020b)과 일대일 대응되도록 결합됨으로써, 자가 조립시에 조립 신뢰도를 확보할 수 있는 메커니즘을 구비하게 된다.As described above, according to the present invention, the second
한편, 도 10 및 도 11을 참조하면, 상기 반도체 발광 소자들의 사이에는, 평탄층(1030)이 채워질 수 있다. 상기 평탄층(1030)은 기판(1010) 상에 배치되며, 제1 전극부(1020)의 적어도 일부를 덮도록 형성된다. 평탄층(1030)은 절연물질로 이루어질 수 있다.Referring to FIGS. 10 and 11, a
상기에서 설명된 구조에 의하여, 복수의 반도체 발광 소자(1050)는 상기 배선기판(1010)에 결합되며, 제1전극(1020) 및 제2전극(1040)과 전기적으로 연결된다.The plurality of semiconductor
도시와 같이, 복수의 반도체 발광소자(1050)는 제1전극(1020)에 구비되는 복수의 전극 라인들과 나란한 방향으로 복수의 열들을 형성할 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 복수의 반도체 발광소자(1050)는 제2전극(1040a)을 따라 복수의 열들을 형성할 수 있다As shown in the figure, the plurality of semiconductor
나아가, 디스플레이 장치(1000)는, 복수의 반도체 발광소자(1050)의 일면에 형성되는 형광체층(1080)을 더 구비할 수 있다. 예를 들어, 반도체 발광 소자(1050)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(1080)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(1080)은 개별 화소를 구성하는 적색 형광체(1081) 또는 녹색 형광체(1082)가 될 수 있다. 즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(1051a) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(1081)가 적층 될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(1051b) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(1082)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(1051c)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제2전극(1040a)의 각 라인을 따라 하나의 색상의 형광체가 적층 될 수 있다. 따라서, 제2전극(1040a)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(1040a)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(1050)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)을 발광하는 단위 화소를 구현할 수 있다.Furthermore, the
한편, 이러한 형광체층(1080)의 대비비(Contrast) 향상을 위하여 디스플레이 장치는 각각의 형광체들의 사이에 배치되는 블랙 매트릭스(1091)를 더 포함할 수 있다. 상기 블랙 매트릭스(1091)는 형광체 도트 사이에 갭을 만들고, 흑색 물질이 상기 갭을 채우는 형태로 형성될 수 있다. 이를 통하여 블랙 매트릭스(1091)는 외광반사를 흡수함과 동시에 명암의 대조를 향상시킬 수 있다. 이러한 블랙 매트릭스(1091)는, 형광체층(1080)이 적층된 방향인 제2전극(1040a)을 따라 각각의 형광체층들의 사이에 위치한다. 이 경우에, 청색 반도체 발광 소자(1051)에 해당하는 위치에는 형광체층이 형성되지 않으나, 블랙 매트릭스(1091)는 상기 형광체층이 없는 공간을 사이에 두고(또는 청색 반도체 발광 소자(1051c)를 사이에 두고) 양측에 각각 형성될 수 있다.In order to improve the contrast of the
상기에서 설명된 구조에 의하여 자가조립에 의하여 반도체 발광소자를 구비하는 디스플레이 장치가 구현될 수 있다.According to the structure described above, a display device including a semiconductor light emitting device can be realized by self-assembly.
이하에서는, 이상에서 살펴본 구조를 갖는 반도체 발광소자를 이용한 디스플레이 장치를 제조하는 방법에 대하여 첨부된 도면과 함께 보다 구체적으로 살펴본다. 도 15a, 도 15b 및 도 15c는 본 발명에 따른 디스플레이 장치의 제조방법을 나타내는 개념도들이다.Hereinafter, a method of manufacturing a display device using the semiconductor light emitting device having the structure described above will be described in detail with reference to the accompanying drawings. 15A, 15B and 15C are conceptual diagrams showing a method of manufacturing a display device according to the present invention.
본 명세서에서는, 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(1000)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.In this specification, a
먼저, 제조방법에 의하면, 성장기판(1200)에 제2도전형 반도체층(1053), 활성층(1054), 제1 도전형 반도체층(1055)을 각각 성장시킨다(도 15a의 (a)). First, according to the manufacturing method, the second conductivity
제2도전형 반도체층(1053)이 성장하면, 다음은, 상기 제2 도전형 반도체층(1053) 상에 활성층(1054)을 성장시키고, 다음으로 상기 활성층(1054) 상에 제1도전형 반도체층(1055)을 성장시킨다. 그리고, 다음으로 상기 제1 도전형 반도체층 상에 ITO층(1057)을 증착시킨다. ITO층(1057)은, 제1 도전형 반도체층(1055)에 제1 도전형 전극(1056)을 접촉시키기 위하여 제1 도전형 반도체층(1055) 상에 증착될 수 있다.When the second conductivity
이와 같이, 제2도전형 반도체층(1053), 활성층(1054), 제1도전형 반도체층(1055)을 순차적으로 성장시키면, 도 15a의 (a)에 도시된 것과 같이, 제2도전형 반도체층(1053), 활성층(1054) 및 제1도전형 반도체층(1055)이 적층 구조를 형성한다.When the second conductivity
성장기판(1200)(웨이퍼)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 성장기판(1200)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.The growth substrate 1200 (wafer) may be formed of any material having optical transparency, for example, sapphire (Al 2 O 3), GaN, ZnO, or AlO, but is not limited thereto. Further, the
다음으로, 상기 제2도전형 반도체층(1053)의 적어도 일부가 노출되도록 활성층(1054) 및 제1 도전형 반도체층(1055)의 적어도 일부를 제거한다(도 15a의 (b) 및 (c)).Next, at least a part of the
이 경우에, 상기 활성층(1054) 및 제1 도전형 반도체층(1055)은 수직방향으로 일부가 제거되어, 상기 제2도전형 반도체층(1053)이 외부로 노출된다. In this case, the
본 발명에 따른 반도체 발광 소자는, 중심부분에서 제2 도전형 반도체층(1053)이 노출되도록, 중공 형태를 가질 수 있으며, 이를 위하여, 반도체 발광소자의 중심 부분에서 활성층(1054) 및 제1 도전형 반도체층(1055)의 적어도 일부를 제거한다. 이러한 중공을 통하여, 반도체 발광소자는, 앞서 살펴본 배선 기판과의 자가조립시, 제2 전극부(1040)의 솔더 물질(1040b)에 끼워질 수 있다.The semiconductor light emitting device according to the present invention may have a hollow shape so that the second conductivity
나아가, 상기 제조방법을 통해 형성되는 복수의 발광소자들이 발광 소자 어레이를 형성하도록, 아이솔레이션(isolation)을 수행한다. 즉, 제2도전형 반도체층(1055) 및 활성층(1054)을 식각하여 복수의 반도체 발광소자를 형성한다. 본 발명에서는, 복수의 발광소자들이, 도 14b에서 살펴본 것과 같이, 원형의 형상을 가지도록 아이솔레이션을 수행한다.Further, isolation is performed so that a plurality of light emitting devices formed through the above-described manufacturing method forms a light emitting device array. That is, the second conductivity
다음으로, 도 15a의 (d)에 도시된 것과 같이, 반도체 발광소자를 감싸도록 형성되는 패시베이션층(1058)을 형성하고, 제1 도전형 반도체층(1055) 상에 제1 도전형 전극(1056)과, 제2 도전형 반도체층(1053) 상에 제2 도전형 전극(1052)을 형성하기 위해, 패시베이션층(1058)의 적어도 일부를 제거한다.Next, as shown in FIG. 15 (d), a
보다 구체적으로, 패시베이션층(1058)층은, 제1 도전형 전극(1056) 이 노출되도록 하는 제1 관통홀(1058a-1)(ITO층(1057)이 증착된 경우, ITO층(1057)이 노출되나, 이 역시, 제1 도전형 전극(1056)이 노출된다고 이해되어질 수 있음)과, 제2 도전형 전극(1052)이 노출되도록 하는 제2 관통홀(1058b-1)을 구비할 수 있다. 제1 관통홀(1058a-1)은 환형으로 형태를 가지고, 제2 관통홀(1058b-1)은 원형의 형태를 가질 수 있다. More specifically, the
다음으로, 도 15a의 (e)에 도시된 것과 같이, 제1 관통홀(1058a-1)을 통하여, 외부로 노출된 제1 도전형 반도체층(1055)이 (ITO층이 증착된 경우에는, ITO층(1057)이 노출됨) 상에 제1 도전형 전극(1056)이 형성되고, 제2 관통홀(1058b-1)을 통해 노출되는 제2 도전형 반도체층(1053) 일면 상에 제2 도전형 전극(1052)이 형성된다.Next, as shown in FIG. 15 (e), the first
비록 도시되지는 않았으나, 다음으로는, 상기 성장기판(1200)을 제거하여 복수의 반도체 발광소자를 구비할 수 있다. 예를 들어, 성장기판(1200)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.Although not shown, the
다음으로, 배선 전극을 제조하는 방법에 대하여 살펴보면, 도 15b의 (a)에 도시된 것과 같이, 기판(1010) 상에, 상기 기판(1010)의 일면에 배치되며, 긴 바(bar)형태를 갖는 제2전극(1040a)을 배치한다, 제2 전극(1040a)은 복수의 전극라인들로 이루어질 수 있다.Next, a method of manufacturing a wiring electrode will be described. As shown in FIG. 15B, a long bar shape is formed on a surface of the
다음으로, 도 15b의 (b)에 도시된 것과 같이, 제2전극(1040a)의 적어도 일부를 덮는 절연층(1110)을 형성하고, 도 15b의 (c)에 도시된 것과 같이, 절연층(1110)의 일면에는 제1 전극(1020a)을 형성시킨다. 이 경우에, 상기 기판(1010)에, 제1 전극(1020a), 제2 전극(1040a) 및 절연층(1110)이 적층된 상태가 하나의 배선기판이 될 수 있다. Next, an insulating
보다 구체적으로, 절연층(1110)에는, 제2 전극부(1040), 특히, 제2 전극(1040a)의 적어도 일부가 노출되도록 하는 관통홀(또는, 제1 관통홀(1110a))을 구비시킨다. 제2 전극(1040a)는 복수의 전극 라인으로 형성될 수 있다.More specifically, the insulating
도시와 같이, 제2 전극(1040a)의 적어도 일부는 상기 제1 관통홀(1110a)을 통해 노출된다. 나아가, 제2 전극(1040a) 은, 제1 관통홀(1110a)을 통해, 반도체 발광소자에 구비된 복수의 전극 중 어느 하나와 전기적으로 연결될 수 있다. 하나의 관통홀(1110a)은 하나의 반도체 발광소자와 일대일 대응되어 전기적으로 연결된다. 한편, 제1 관통홀(1110a)의 내경은, 반도체 발광소자의 제2 도전형 전극(1052, 도 14a 참조)의 내경보다 작거나 같게 형성될 수 있다. As shown in the drawing, at least a part of the
다음으로, 제1 전극부(1020)에, 제2 관통홀(1110b)을 구비시킬 수 있다. 제1 전극(1020a)은 도시된 것과 같이, 제1 관통홀(1110a) 보다 큰 내경을 갖으며, 제1 관통홀(1110a)에 오버랩되는 제2 관통홀(1110b)을 구비할 수 있다. 제2 관통홀(1110b)의 내경이, 제1 관통홀(1110a)보다 크게 형성되는 경우, 제1 전극부(1020)와 제2 전극부(1040)가 전기적으로 이격될 수 있다. 상기 제2 관통홀(1110b)은 상기 제1 관통홀(1110a)보다 크게 형성되어, 절연층(1110)의 적어도 일부가 상기 제2 관통홀 내(1110b)에서 상기 제2 전극부(1040, 특히, 제2 전극(1040a))의 적어도 일부를 덮도록 형성될 수 있다.Next, the
다음으로, 도 15c의 (a)에 도시된 것과 같이, 제1 전극(1040a) 및 패시베이션층(1058)을 덮는 솔더 방치층(1111)을 형성한 후, 제1 관통홀(1110a)에 솔더 물질(1040b)을 형성시킨다. 이는 솔더 물질(1040b)과 반도체 발광 소자의 제2 도전형 전극(1052)을 결합시킬 때, 솔더 물질(1040b)이 제1 전극(1020a) 및 제1 도전형 전극(1056) 중 적어도 하나에까지 형성되는 것을 방지하기 위함이다.Next, as shown in FIG. 15C, after the solder-
한편, 위에서 살펴본 기판(1010)에 반도체 발광소자를 결합하기 위해서, 도 15c의 (c)에 도시된 것과 같이, 기판(1010)을, 유체가 채워진 챔버에 담군다.On the other hand, in order to couple the semiconductor light emitting device to the
유체가 채워진 챔버에는, 도 15a에서 살펴본 반도체 발광소자가 담기어 있으며, 반도체 발광소자들(1050)이 기판(1010)에 안착되는 단계가 진행된다.The chamber filled with the fluid contains the semiconductor light emitting element as shown in FIG. 15A, and the step of placing the semiconductor
예를 들어, 유체가 채워진 챔버 속에 상기 반도체 발광소자들(1050) 및 기판(1010)을 넣고 상기 유체를 가열하여 상기 반도체 발광소자들이 상기 기판(1010)에 스스로 조립되도록 한다. For example, the semiconductor
반도체 발광소자에 구비된 홈에는, 제2 전극(1040a)에 형성된 솔더 물질(1040b)이 끼워진다. 따라서, 반도체 발광소자는 유체 내에서 랜덤하게 이동하다가, 솔더 물질(1040b)에 끼워짐으로써, 기판(1010)에 조립된다.A
도 15d의 (a)에 도시된 것과 같이, 반도체 발광소자와 솔더 물질(1040b)과의 조립이 완료되면, 기판(1010)을 유체 밖으로 빼내어, 도 15d의 (b)에 도시된 것과 같이 솔더 방지층(1111)을 제거한다.15D, when the assembly of the semiconductor light emitting device and the
한편, 솔더 물질(1040b)을 점차적으로 고체화되면서, 반도체 발광소자를 기판(1010) 상에 고정적으로 결합시킨다.Meanwhile, while the
다음으로, 제1 전극(1020a)과 제1 도전형 전극(1056) 사이를, 도금을 통해, 금속 물질(1020b)로 채움으로써, 제1 전극(1020a)과 제1 도전형 전극(1056) 사이의 전기적 연결을 완성 시킨다.Next, a gap between the
또한, 비록 도시되지는 않았지만, 본 발명의 제조공정은 반도체 발광소자(1050) 사이를 채우는 평탄층(1030)을 형성하고, 상기 반도체 발광 소자(1050)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 상기 형광체는 상기 반도체 발광소자들을 덮도록 이루어진다. 예를 들어, 반도체 발광 소자(1050)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.Although not shown, the fabrication process of the present invention includes forming a
또한, 본 발명의 제조공정은 형광체층들 사이에 블랙매트릭스(1091)를 형성함으로써, 대비비를 향상시킬 수 있다. Further, in the manufacturing process of the present invention, the contrast ratio can be improved by forming the
이하에서는, 본 발명에 따른 다른 실시 예, 특히, 제1 전극부(1020)의 변형예에 대하여 첨부된 도면과 함께 보다 구체적으로 살펴본다. 도 16a 및 도 16b는 본 발명에 따른 다른 실시 예를 설명하기 위한 개념도들이다.Hereinafter, modifications of the
도 16a 및 도 16b에 도시된 것과 같이, 제1 전극(1020a)은 절연층(1110)의 적어도 일부를 덮도록 형성되며, 제2 전극(1040a)과 교차하는 방향으로 배열되어, 데이터 전극의 역할을 하도록 이루어질 수 있다.16A and 16B, the
제1 전극(1020a)은 도시된 것과 같이, 제1 관통홀(1110a)을 사이에 두고 이웃한 제1 전극과 이격되도록 배치될 수 있다(도 16a의 도면부호 1020a-1, 1020a-2 참조).The
제1 전극(1020a)은 도시된 것과 같이, 복수의 서브 전극들(1020a-1, 1020a-2)이 일 방향을 따라 순차적으로 배치되어 하나의 열을 이룰 수 있다, 복수의 서브 전극들(1020a-1, 1020a-2)이 이루는 하나의 열은 하나의 데이터 전극을 구성할 수 있다.The
이와 같이, 복수의 서브 전극들(1020a-1, 1020a-2)이 형성하는 하나의 데이터 전극은, 복수의 서브 전극들(1020a-1, 1020a-2)이 형성하는 열을 따라 배치된 복수의 반도체 발광소자와 전기적으로 연결될 수 있다. As described above, one data electrode formed by the plurality of sub-electrodes 1020a-1 and 1020a-2 has a plurality of sub-electrodes 1020a-1 and 1020a-2 arranged along the columns formed by the plurality of sub- And may be electrically connected to the semiconductor light emitting device.
도시와 같이, 하나의 관통홀(1110a)을 사이에 두고, 서브 전극들(1020a-1, 1020a-2)이 배치된 경우에는, 하나의 서브 전극(1020a-1)에 두개의 반도체 발광소자가 전기적으로 연결될 수 있다. 즉, 하나의 서브 전극(1020a-1)은 이웃하는 반도체 발광소자와 공유될 수 있다.As shown in the drawing, when the sub-electrodes 1020a-1 and 1020a-2 are disposed with one through
한편, 제1 전극(1020a)을 형성하는 서브 전극들은, 서브 전극들에 전극들과 전기적으로 연결된 반도체 발광소자를 통하여, 상호 전기적으로 연결될 수 있다.Meanwhile, the sub-electrodes forming the
한편, 이러한 구조를 갖는 제1 전극부는, 앞서 도 10 및 도 11에 살펴본 디스플레이 장치의 구조에서 설명된 제1 전극부와 대체될 수 있다. 따라서, 도 16a 및 도 16b를 갖는 전극부는, 도 10 및 도 11에서 살펴본 디스플레이 장치에 적용되는 것이 가능하며, 그 구체적인 설명은, 앞선 설명으로 갈음한다.Meanwhile, the first electrode portion having such a structure may be replaced with the first electrode portion described in the structure of the display device shown in Figs. 10 and 11 previously. Therefore, it is possible to apply the electrode unit shown in Figs. 16A and 16B to the display device shown in Figs. 10 and 11, and a detailed description thereof will be omitted.
상기와 같은 구성의 본 발명에 의하면, 개별화소를 반도체 발광소자로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한번에 조립할 수 있다.According to the present invention configured as described above, in a display device in which individual pixels are formed of semiconductor light emitting elements, a large amount of semiconductor light emitting elements can be assembled at a time.
이와 같이, 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.As described above, according to the present invention, it is possible to convert a semiconductor light emitting device into a large quantity on a wafer of a small size, and then transfer the semiconductor light emitting device to a large area substrate. Thus, it becomes possible to manufacture a large-area display device at a low cost.
또한, 본 발명에 따르면, 데이터 전극 및 스캔 전극이 모두 구비된 배선 기판 상에 반도체 발광 소자를 자가조립시킴으로써, 반도체 발광 소자가 배선 기판 상에 자가조립 된 후, 데이터 전극 또는 스캔 전극을 배선하기 위한 배선 공정을 줄일 수 있다.According to the present invention, since the semiconductor light emitting device is self-assembled on the wiring board including both the data electrode and the scan electrode, the semiconductor light emitting device is self-assembled on the wiring substrate, The wiring process can be reduced.
이 경우, 데이터 전극 및 스캔 전극과, 반도체 발광 소자에 구비된 전극 간의 연결을 서로 다른 금속 물질 및 서로 다른 연결 방식을 통해 수행할 수 있다. 나아가, 데이터 전극 및 스캔 전극은 서로 단차를 가지도록 형성되며, 이러한 단차는 반도체 발광 소자에 구비된 전극간의 연결을 서로 다른 연결 방식을 수행함으로써, 극복될 수 있다. 결과적으로 단차를 갖는 배선기판과 서로 다른 연결 방식을 통하여, 하나의 자가조립 영역에 하나의 반도체 발광소자만 조립되도록 할 수 있다.In this case, the connection between the data electrode, the scan electrode, and the electrode included in the semiconductor light emitting device may be performed through different metal materials and different connection methods. Furthermore, the data electrode and the scan electrode are formed to have a step difference from each other, and such a step can be overcome by performing connection between electrodes provided in the semiconductor light emitting device by different connection methods. As a result, only one semiconductor light emitting device can be assembled in one self-assembly region through different connection methods with the wiring board having a step.
Claims (13)
상기 제1 및 제2 전극부와 전기적으로 연결되는 복수의 반도체 발광소자들을 포함하고,
상기 반도체 발광소자들 중 적어도 하나의 반도체 발광소자는,
제1 및 제2 도전형 반도체층;
상기 제1 도전형 반도체층의 일면상에 형성되는 제1 도전형 전극; 및
상기 제2 도전형 반도체층의 일면상에 형성되는 제2 도전형 전극을 포함하고,
상기 제2 도전형 전극은, 솔더(SOLDER) 물질을 통해 상기 제2 전극부와 전기적으로 연결되고,
상기 제1 도전형 전극은, 상기 제2 도전형 전극의 주위를 감싸도록 이루어지며, 상기 솔더 물질과 다른 금속 물질을 통해, 상기 제1 전극부와 전기적으로 연결되는 것을 특징으로 하는 디스플레이 장치.A substrate having first and second electrode portions; And
And a plurality of semiconductor light emitting devices electrically connected to the first and second electrode units,
At least one semiconductor light emitting element among the semiconductor light emitting elements,
First and second conductivity type semiconductor layers;
A first conductive type electrode formed on one surface of the first conductive type semiconductor layer; And
And a second conductive type electrode formed on one surface of the second conductive type semiconductor layer,
Wherein the second conductive electrode is electrically connected to the second electrode portion through a solder material,
Wherein the first conductive electrode is formed so as to surround the second conductive type electrode and is electrically connected to the first electrode portion through a metal material different from the solder material.
상기 제1 도전형 전극과 상기 제1 전극부를 연결하는 상기 금속 물질은, 도금 가능한 재질로 형성되는 것을 특징으로 하는 디스플레이 장치.The method according to claim 1,
Wherein the metal material connecting the first conductive electrode and the first electrode portion is made of a platable material.
상기 금속 물질은, 상기 도금 가능한 재질을 이용한 도금을 통하여, 상기 제1 도전형 전극과 상기 제1 전극부를 전기적으로 연결하고,
상기 솔더 물질은, 솔더링을 통하여 상기 제2 도전형 전극과 상기 제2 전극부를 전기적으로 연결하는 것을 특징으로 하는 디스플레이 장치.3. The method of claim 2,
The metal material may electrically connect the first conductive type electrode and the first electrode portion through plating using the plating material,
Wherein the solder material electrically connects the second conductive type electrode and the second electrode portion through soldering.
상기 반도체 발광소자는,
둘레를 감싸는 패시베이션층을 더 구비하고,
상기 반도체 발광소자에 구비된 상기 패시베이션층은,
상기 제1 도전형 반도체층을 외부로 노출하는 제1 관통홀과,
상기 제1 관통홀의 감싸도록 이루어지고, 상기 제2 도전형 반도체층을 외부로 노출하는 제2 관통홀을 구비하며,
상기 제1 관통홀에는 상기 제1 도전형 전극이 배치되고,
상기 제2 관통홀에는 상기 제2 도전형 전극이 배치되는 것을 특징으로 하는 디스플레이 장치.The method according to claim 1,
The semiconductor light-
Further comprising a passivation layer surrounding the periphery,
The passivation layer of the semiconductor light emitting device may include:
A first through hole exposing the first conductivity type semiconductor layer to the outside,
And a second through hole exposing the second conductivity type semiconductor layer to the outside, the second through hole being formed to surround the first through hole,
The first conductive type electrode is disposed in the first through hole,
And the second conductive type electrode is disposed in the second through hole.
상기 제1 도전형 전극은, 상기 제1 관통홀을 통해 노출되는 상기 제1 도전형 반도체층에 형성되며,
상기 제2 관통홀의 외주를 따라 연장되어 상기 제2 도전형 전극을 감싸는 것을 특징으로 하는 디스플레이 장치.6. The method of claim 5,
Wherein the first conductive type electrode is formed on the first conductive type semiconductor layer exposed through the first through hole,
And extends along an outer periphery of the second through hole to surround the second conductive type electrode.
상기 제1 도전형 반도체층 및 상기 활성층은, 상기 제2 도전형 반도체층이 상기 제2 관통홀을 통해 노출되도록, 상기 반도체 발광소자의 중심 영역에서 홀을 구비하도록 이루어지고,
상기 제2 관통홀을 통해 상기 제2 도전형 반도체층에 형성되는 상기 제2 도전형 전극은, 상기 반도체 발광소자의 상면을 기준으로 상기 제1 도전형 전극과 높이차를 갖는 것을 특징으로 하는 디스플레이 장치.The method according to claim 6,
Wherein the first conductivity type semiconductor layer and the active layer are formed to have holes in the central region of the semiconductor light emitting device so that the second conductivity type semiconductor layer is exposed through the second through hole,
And the second conductive type electrode formed on the second conductive type semiconductor layer through the second through hole has a height difference from the first conductive type electrode with respect to the upper surface of the semiconductor light emitting element. Device.
상기 제2 전극부는, 상기 기판의 일면에 형성되며,
상기 기판의 일면에는, 상기 제2 전극부의 적어도 일부를 덮는 절연층이 형성되며,
상기 절연층에는 상기 제2 전극부가 노출되도록 하는 제1 관통홀이 구비되는 것을 특징으로 하는 디스플레이 장치.The method according to claim 1,
Wherein the second electrode portion is formed on one surface of the substrate,
An insulating layer covering at least a part of the second electrode part is formed on one surface of the substrate,
Wherein the insulating layer has a first through hole through which the second electrode portion is exposed.
상기 제1 전극부는, 도금을 통하여 상기 제1 도전형 전극과 전기적으로 연결되고,
상기 제1 관통홀에는 상기 솔더 물질이 배치되어, 상기 제1 전극부와 높이차를 가지는 상기 제2 전극부를 상기 제2 도전형 전극에 전기적으로 연결하는 것을 특징으로 하는 디스플레이 장치.9. The method of claim 8,
Wherein the first electrode portion is electrically connected to the first conductive type electrode through plating,
Wherein the solder material is disposed in the first through hole and the second electrode portion having a height difference from the first electrode portion is electrically connected to the second conductive electrode.
상기 제1 전극부는, 상기 절연층의 적어도 일부를 덮도록 형성되며,
상기 제1 전극부에는, 상기 제1 관통홀에 오버랩되는 제2 관통홀이 형성되는 것을 특징으로 하는 디스플레이 장치.10. The method of claim 9,
Wherein the first electrode portion is formed to cover at least a part of the insulating layer,
And a second through hole overlapping the first through hole is formed in the first electrode portion.
상기 제1 및 제2 관통홀에 의하여 노출되는 상기 제2 전극부의 적어도 일부는,
상기 제1 전극부와 상기 기판을 기준으로 높이차를 가지는 것을 특징으로 하는 디스플레이 장치.11. The method of claim 10,
And at least a part of the second electrode portion exposed by the first and second through-
And a height difference between the first electrode unit and the substrate.
상기 제2 관통홀은 상기 제1 관통홀보다 크게 형성되어, 상기 절연층의 적어도 일부가 상기 제2 관통홀 내에서 상기 제2 전극부의 적어도 일부를 덮는 것을 특징으로 하는 디스플레이 장치.11. The method of claim 10,
And the second through-hole is formed to be larger than the first through-hole, and at least a part of the insulating layer covers at least a part of the second electrode portion in the second through-hole.
상기 1 전극부는 일방향을 따라 순차적으로 배치되는 서브 전극부들을 구비하고,
상기 서브 전극부들의 사이에는 상기 제1 관통홀이 배치되는 것을 특징으로 하는 디스플레이 장치.9. The method of claim 8,
Wherein the one-electrode portion includes sub-electrode portions disposed sequentially along one direction,
And the first through hole is disposed between the sub-electrode portions.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170003013A KR20180082003A (en) | 2017-01-09 | 2017-01-09 | Display device using semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170003013A KR20180082003A (en) | 2017-01-09 | 2017-01-09 | Display device using semiconductor light emitting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180082003A true KR20180082003A (en) | 2018-07-18 |
Family
ID=63048898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170003013A KR20180082003A (en) | 2017-01-09 | 2017-01-09 | Display device using semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20180082003A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020096314A1 (en) * | 2018-11-09 | 2020-05-14 | 엘지전자 주식회사 | Display apparatus using semiconductor light-emitting device |
| WO2020130521A1 (en) * | 2018-12-21 | 2020-06-25 | Lg Electronics Inc. | Display device using semiconductor light emitting device and method for manufacturing the same |
| WO2020242176A1 (en) * | 2019-05-29 | 2020-12-03 | 삼성전자 주식회사 | Micro led display and manufacturing method therefor |
| WO2021040102A1 (en) * | 2019-08-28 | 2021-03-04 | 엘지전자 주식회사 | Display device using micro led and method for manufacturing same |
| WO2021080028A1 (en) * | 2019-10-22 | 2021-04-29 | 엘지전자 주식회사 | Display device using micro led, and manufacturing method therefor |
| WO2021107271A1 (en) * | 2019-11-25 | 2021-06-03 | 엘지전자 주식회사 | Display device using micro led |
| WO2021162155A1 (en) * | 2020-02-11 | 2021-08-19 | 엘지전자 주식회사 | Display device using semiconductor light-emitting devices |
| WO2022211546A1 (en) * | 2021-03-31 | 2022-10-06 | 엘지디스플레이 주식회사 | Display device comprising semiconductor light-emitting diode |
| WO2022215963A1 (en) * | 2021-04-07 | 2022-10-13 | 삼성디스플레이 주식회사 | Manufacturing method for display device and display device |
| WO2024025017A1 (en) * | 2022-07-29 | 2024-02-01 | 엘지전자 주식회사 | Assembly substrate structure of semiconductor light-emitting diode display device and display device comprising same |
-
2017
- 2017-01-09 KR KR1020170003013A patent/KR20180082003A/en not_active Application Discontinuation
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020096314A1 (en) * | 2018-11-09 | 2020-05-14 | 엘지전자 주식회사 | Display apparatus using semiconductor light-emitting device |
| CN113228288A (en) * | 2018-12-21 | 2021-08-06 | Lg电子株式会社 | Display device using semiconductor light emitting device and method of manufacturing the same |
| WO2020130521A1 (en) * | 2018-12-21 | 2020-06-25 | Lg Electronics Inc. | Display device using semiconductor light emitting device and method for manufacturing the same |
| KR20200078060A (en) * | 2018-12-21 | 2020-07-01 | 엘지전자 주식회사 | Display device using semiconductor light emitting device and method for manufacturing the same |
| CN113228288B (en) * | 2018-12-21 | 2024-02-09 | Lg电子株式会社 | Display apparatus using semiconductor light emitting device and method of manufacturing the same |
| US11239215B2 (en) | 2018-12-21 | 2022-02-01 | Lg Electronics Inc. | Display device using semiconductor light emitting device and method for manufacturing the same |
| WO2020242176A1 (en) * | 2019-05-29 | 2020-12-03 | 삼성전자 주식회사 | Micro led display and manufacturing method therefor |
| WO2021040102A1 (en) * | 2019-08-28 | 2021-03-04 | 엘지전자 주식회사 | Display device using micro led and method for manufacturing same |
| WO2021080028A1 (en) * | 2019-10-22 | 2021-04-29 | 엘지전자 주식회사 | Display device using micro led, and manufacturing method therefor |
| EP4050657A4 (en) * | 2019-10-22 | 2023-08-02 | LG Electronics Inc. | Display device using micro led, and manufacturing method therefor |
| WO2021107271A1 (en) * | 2019-11-25 | 2021-06-03 | 엘지전자 주식회사 | Display device using micro led |
| WO2021162155A1 (en) * | 2020-02-11 | 2021-08-19 | 엘지전자 주식회사 | Display device using semiconductor light-emitting devices |
| WO2022211546A1 (en) * | 2021-03-31 | 2022-10-06 | 엘지디스플레이 주식회사 | Display device comprising semiconductor light-emitting diode |
| WO2022215963A1 (en) * | 2021-04-07 | 2022-10-13 | 삼성디스플레이 주식회사 | Manufacturing method for display device and display device |
| WO2024025017A1 (en) * | 2022-07-29 | 2024-02-01 | 엘지전자 주식회사 | Assembly substrate structure of semiconductor light-emitting diode display device and display device comprising same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11799063B2 (en) | Display apparatus comprising light emitting devices coupled to a wiring board with conductive adhesive | |
| KR101529934B1 (en) | Display device using semiconductor light emitting device | |
| KR20180082003A (en) | Display device using semiconductor light emitting device | |
| KR20190003162A (en) | Display device using semiconductor light emitting device | |
| KR20180089771A (en) | Display device using semiconductor light emitting device | |
| KR20180059249A (en) | Display device using semiconductor light emitting device and method for manufacturing | |
| KR101620469B1 (en) | Fabricating method of display apparatus using semiconductor light emitting device | |
| KR101968527B1 (en) | Display device using semiconductor light emitting device and method for manufacturing | |
| KR20190029343A (en) | Display device using semiconductor light emitting device | |
| KR101688160B1 (en) | Display device using semiconductor light emitting device and method for manufacturing the same | |
| KR102205693B1 (en) | Display device using semiconductor light emitting device | |
| US11387396B2 (en) | Display apparatus using semiconductor light emitting device | |
| KR20150104449A (en) | Display device using semiconductor light emitting device | |
| US20220384686A1 (en) | Display device using light emitting elements and manufacturing method therefor | |
| KR20180003246A (en) | Display device using semiconductor light emitting device | |
| KR20170048066A (en) | Display device using semiconductor light emitting device and method for manufacturing the same | |
| KR102347927B1 (en) | Display device using semiconductor light emitting device | |
| KR102115189B1 (en) | Display device using semiconductor light emitting device | |
| KR20190083566A (en) | Display device using semiconductor light emitting device | |
| KR20180130845A (en) | Display device using semiconductor light emitting device | |
| KR101771460B1 (en) | Display device using semiconductor light emitting device | |
| KR101987698B1 (en) | Display device using semiconductor light emitting device and method for manufacturing the same | |
| KR20170069723A (en) | Display device using semiconductor light emitting device and method for manufacturing | |
| US20230216004A1 (en) | Semiconductor light-emitting element and display device using same | |
| KR20180115173A (en) | Display device using semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |