KR20180079560A - 표시장치, 표시패널, 구동방법 및 게이트 구동회로 - Google Patents

표시장치, 표시패널, 구동방법 및 게이트 구동회로 Download PDF

Info

Publication number
KR20180079560A
KR20180079560A KR1020160183938A KR20160183938A KR20180079560A KR 20180079560 A KR20180079560 A KR 20180079560A KR 1020160183938 A KR1020160183938 A KR 1020160183938A KR 20160183938 A KR20160183938 A KR 20160183938A KR 20180079560 A KR20180079560 A KR 20180079560A
Authority
KR
South Korea
Prior art keywords
pulse
gate
horizontal line
driving
display panel
Prior art date
Application number
KR1020160183938A
Other languages
English (en)
Other versions
KR102575436B1 (ko
Inventor
김봉환
임완식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160183938A priority Critical patent/KR102575436B1/ko
Priority to EP17205651.7A priority patent/EP3343554B1/en
Priority to US15/839,533 priority patent/US10699655B2/en
Priority to CN201711431329.3A priority patent/CN108281115B/zh
Publication of KR20180079560A publication Critical patent/KR20180079560A/ko
Application granted granted Critical
Publication of KR102575436B1 publication Critical patent/KR102575436B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/02—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes by tracing or scanning a light beam on a screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 실시예들은 표시장치, 표시패널, 구동방법 및 게이트 구동회로에 관한 것으로서, 수평 라인 별로 게이트 클럭 신호의 펄스 폭을 가변하고, 이를 통해 구동 트랜지스터의 문턱전압 샘플링 시간을 변경시킴으로써, 수평 라인 별 구동전압의 전압강하 편차에도 불구하고, 표시패널의 휘도 균일도를 향상시킬 수 있다.

Description

표시장치, 표시패널, 구동방법 및 게이트 구동회로{DISPLAY DEVICE, DISPLAY PANEL, DRIVING METHOD, AND GATE DRIVING CIRCUIT}
본 실시예들은 표시장치, 표시패널, 구동방법 및 게이트 구동회로에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치, 플라즈마 표시장치, 유기발광표시장치 등과 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치 중, 유기발광표시장치는 스스로 발광하는 유기발광다이오드를 이용함으로써 응답속도가 빠르고, 발광효율, 휘도 및 시야각 등에 있어서 우수한 성능을 갖는다.
한편, 표시패널은 다양한 이유에 의해 위치 별 휘도 편차가 발생할 수 있으며, 이러한 휘도 편차는 표시장치의 화상 품질 저하로 이어질 수 있다.
본 실시예들의 목적은, 표시패널 위치 별 구동전압 편차가 발생하더라도, 표시패널의 휘도 균일도를 향상시킬 수 있는 표시장치, 표시패널, 구동방법 및 게이트 구동회로를 제공하는 데 있다.
본 실시예들의 다른 목적은, 구동 트랜지스터의 문턱전압 샘플링 시간 차이가 발생하더라도 표시패널의 휘도 균일도를 향상시킬 수 있는 표시장치, 표시패널, 구동방법 및 게이트 구동회로를 제공하는 데 있다.
본 실시예들의 또 다른 목적은, 구동 트랜지스터의 문턱전압 샘플링 시간의 변경을 통해 표시패널의 휘도 균일도를 향상시킬 수 있는 표시장치, 표시패널, 구동방법 및 게이트 구동회로를 제공하는 데 있다.
본 실시예들의 또 다른 목적은, 게이트 클럭 신호의 펄스 폭 가변을 통해 구동 트랜지스터의 문턱전압 샘플링 시간을 변경시켜, 표시패널의 휘도 균일도를 향상시킬 수 있는 표시장치, 표시패널, 구동방법 및 게이트 구동회로를 제공하는 데 있다.
본 실시예들의 또 다른 목적은, 스캔 신호의 펄스 폭 가변을 통해 구동 트랜지스터의 문턱전압 샘플링 시간을 변경시켜, 표시패널의 휘도 균일도를 향상시킬 수 있는 표시장치, 표시패널, 구동방법 및 게이트 구동회로를 제공하는 데 있다.
본 실시예들은, 다수의 데이터 라인과 다수의 게이트 라인이 배치되며, 다수의 데이터 라인과 다수의 게이트 라인에 의해 정의되는 다수의 서브픽셀이 배열된 표시패널과, 서로 위상이 다른 둘 이상의 게이트 클럭 신호를 이용하여 스캔 신호를 생성하고, 다수의 게이트 라인으로 스캔 신호를 공급하는 게이트 구동회로를 포함하는 표시장치를 제공할 수 있다.
각 게이트 클럭 신호는, 제1 펄스와 제1 펄스보다 나중에 오는 제2 펄스를 포함하는 다수의 펄스들을 포함할 수 있다.
각 게이트 클럭 신호에서 제1 펄스의 펄스 폭과 제2 펄스의 펄스 폭은 다를 수 있다.
각 게이트 클럭 신호에서, 제1 펄스는 표시패널의 제1 수평 라인에 대응되며, 제2 펄스는 표시패널에서 제1 수평 라인보다 구동전압 공급위치로부터 더 멀리 있는 제2 수평 라인에 대응될 수 있다.
여기서, 제2 수평 라인에 배치된 서브픽셀에 구동전압이 전달되는 경로의 길이는, 제1 수평 라인에 배치된 서브픽셀에 구동전압이 전달되는 경로의 길이보다 길 수 있다.
각 게이트 클럭 신호에서, 제2 펄스의 펄스 폭은 제1 펄스의 펄스 폭보다 작을 수 있다.
이에 따라, 제1 수평 라인에 배열된 서브픽셀에 비해, 제2 수평 라인에 배열된 서브픽셀은, 구동 시, 더 짧은 문턱전압 샘플링 시간을 갖는다.
본 실시예들은, 위상이 서로 다른 둘 이상의 게이트 클럭 신호의 펄스 폭을 조절하는 단계와, 게이트 클럭 신호를 이용하여 스캔 신호를 생성하는 단계와, 스캔 신호를 게이트 라인으로 출력하는 단계를 포함하는 표시장치의 구동방법을 제공할 수 있다.
둘 이상의 게이트 클럭 신호 각각은 제1 펄스와 제1 펄스보다 나중에 오는 제2 펄스를 포함하는 다수의 펄스들을 포함할 수 있고, 제1 펄스의 펄스 폭과 제2 펄스의 펄스 폭은 다르게 조절될 수 있다.
본 실시예들은, 데이터 전압을 전달하는 다수의 데이터 라인과, 스캔 신호를 전달하는 다수의 게이트 라인과, 위상이 서로 다른 둘 이상의 게이트 클럭 신호를 전달하는 둘 이상의 게이트 클럭 신호 라인과, 다수의 게이트 라인에 의해 정의되는 다수의 서브픽셀을 포함하는 표시패널을 제공할 수 있다.
이러한 표시패널에서, 다수의 서브픽셀 각각은, 유기발광다이오드와, 구동전압이 인가되고, 유기발광다이오드를 구동하는 구동 트랜지스터와, 구동 트랜지스터의 제1 노드와 데이터 라인 사이에 전기적으로 연결된 제1 트랜지스터와, 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 캐패시터를 포함할 수 있다.
둘 이상의 게이트 클럭 신호 각각은, 제1 펄스와 제1 펄스보다 나중에 오는 제2 펄스를 포함하는 다수의 펄스들을 포함할 수 있다.
각 게이트 클럭 신호에서 제1 펄스의 펄스 폭과 제2 펄스의 펄스 폭은 다를 수 있다.
본 실시예들은, 게이트 클럭 신호가 입력되는 제1 입력노드와, 전원 전압이 입력되는 제2 입력노드와, 게이트 클럭 신호에 따라 스캔 신호를 생성하는 신호 생성 회로와, 스캔 신호를 게이트 라인으로 출력하는 출력 노드를 포함하는 게이트 구동 회로를 제공할 수 있다.
이러한 게이트 회로에서, 게이트 클럭 신호는 제1 펄스와 제1 펄스보다 나중에 오는 제2 펄스를 포함하는 다수의 펄스들을 포함하고, 게이트 클럭 신호에서 제1 펄스의 펄스 폭과 제2 펄스의 펄스 폭은 다를 수 있다.
본 실시예들은, 다수의 데이터 라인과 다수의 게이트 라인이 배치되며, 다수의 데이터 라인과 다수의 게이트 라인에 의해 정의되는 다수의 서브픽셀이 배열된 표시패널과, 서로 위상이 다른 둘 이상의 게이트 클럭 신호를 이용하여 스캔 신호를 생성하고, 다수의 게이트 라인으로 스캔 신호를 공급하는 게이트 구동회로를 포함하는 표시장치를 제공할 수 있다.
게이트 구동회로는, 서브픽셀 라인에 해당하는 수평 라인 별로 펄스 폭이 다른 스캔 신호를 공급할 수 있다.
표시패널에 구동전압이 공급되는 구동전압 공급위치로부터 더 멀리 있는 제2 수평 라인에 배치된 게이트 라인으로 공급되는 스캔 신호의 펄스 폭은, 표시패널에 구동전압이 공급되는 구동전압 공급위치로부터 더 가깝게 있는 제1 수평 라인에 배치된 게이트 라인으로 공급되는 스캔 신호의 펄스 폭보다 작을 수 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 표시패널 위치 별 구동전압 편차가 발생하더라도, 표시패널의 휘도 균일도를 향상시킬 수 있는 표시장치, 표시패널, 구동방법 및 게이트 구동회로를 제공할 수 있다.
본 실시예들에 의하면, 구동 트랜지스터의 문턱전압 샘플링 시간 차이가 발생하더라도 표시패널의 휘도 균일도를 향상시킬 수 있는 표시장치, 표시패널, 구동방법 및 게이트 구동회로를 제공할 수 있다.
본 실시예들에 의하면, 구동 트랜지스터의 문턱전압 샘플링 시간의 변경을 통해 표시패널의 휘도 균일도를 향상시킬 수 있는 표시장치, 표시패널, 구동방법 및 게이트 구동회로를 제공할 수 있다.
본 실시예들에 의하면, 게이트 클럭 신호의 펄스 폭 가변을 통해 구동 트랜지스터의 문턱전압 샘플링 시간을 변경시켜, 표시패널의 휘도 균일도를 향상시킬 수 있는 표시장치, 표시패널, 구동방법 및 게이트 구동회로를 제공할 수 있다.
본 실시예들에 의하면, 스캔 신호의 펄스 폭 가변을 통해 구동 트랜지스터의 문턱전압 샘플링 시간을 변경시켜, 표시패널의 휘도 균일도를 향상시킬 수 있는 표시장치, 표시패널, 구동방법 및 게이트 구동회로를 제공할 수 있다.
도 1은 본 실시예들에 따른 표시장치의 시스템 구성도이다.
도 2는 본 실시예들에 따른 표시장치의 서브픽셀 구조의 예시도이다.
도 3은 본 실시예들에 따른 표시장치의 서브픽셀의 구동 시, 문턱전압 샘플링 단계를 나타낸 도면이다.
도 4는 본 실시예들에 따른 표시장치의 서브픽셀의 구동 시, 발광 단계를 나타낸 도면이다.
도 5는 본 실시예들에 따른 표시패널의 수평 라인들과, 각 수평 라인으로 구동전압이 전달되는 경로의 길이를 나타낸 도면이다.
도 6은 본 실시예들에 따른 표시장치의 게이트 구동 회로 내 게이트 드라이버의 회로이다.
도 7은 본 실시예들에 따른 표시장치의 게이트 구동을 위해 사용되는 게이트 클럭 신호를 나타낸 도면이다.
도 8은 본 실시예들에 따른 표시장치에서, 서브픽셀 내 구동 트랜지스터의 문턱전압 샘플링 시간에 대한 게이트 전압의 그래프이다.
도 9는 본 실시예들에 따른 표시장치에서, 수평 라인 위치에 따라 각 수평 라인에 인가되는 구동전압과, 수평 라인 위치에 따른 각 수평 라인에서의 휘도를 나타낸 그래프이다.
도 10은 본 실시예들에 따른 표시장치의 게이트 구동을 위해 사용되는 게이트 클럭 신호로서, 수평 라인 위치에 따라 조절된 펄스 폭을 갖는 게이트 클럭 신호를 나타낸 도면이다.
도 11은 본 실시예들에 따른 표시장치에서, 수평 라인 위치에 따른 게이트 클럭 신호의 펄스 폭을 나타낸 그래프이다.
도 12는 본 실시예들에 따른 표시장치에서, 서브픽셀 내 구동 트랜지스터의 문턱전압 샘플링 시간에 대한 게이트 전압의 그래프이다.
도 13은 본 실시예들에 따른 표시장치에서, 수평 라인 위치에 따라 각 수평 라인에 인가되는 구동전압과, 펄스 폭 조절에 의해 수평 라인 위치에 따른 각 수평 라인에서의 보상된 휘도를 나타낸 그래프이다.
도 14는 본 실시예들에 따른 표시장치의 구동방법에 대한 흐름도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 실시예들에 따른 표시장치(100)의 시스템 구성도이다.
도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)이 배치되고, 다수의 서브픽셀(SP: Sub Pixel)이 배치된 표시패널(110)과, 다수의 데이터 라인(DL)을 구동하는 데이터 구동회로(120)와, 다수의 게이트 라인(GL)을 구동하는 게이트 구동회로(130)와, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하는 컨트롤러(140) 등을 포함한다.
컨트롤러(140)는, 데이터 구동회로(120) 및 게이트 구동회로(130)로 각종 제어신호를 공급하여, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어한다.
이러한 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
이러한 컨트롤러(140)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행하는 제어장치일 수 있다.
데이터 구동회로(120)는, 다수의 데이터 라인(DL)으로 데이터 전압을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 구동회로(120)는 '소스 구동회로'라고도 한다.
게이트 구동회로(130)는, 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동한다. 여기서, 게이트 구동회로(130)는 '스캔 구동회로'라고도 한다.
게이트 구동회로(130)는, 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인(GL)으로 순차적으로 공급한다.
데이터 구동회로(120)는, 게이트 구동회로(130)에 의해 특정 게이트 라인이 열리면, 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)으로 공급한다.
데이터 구동회로(120)는, 도 1에서는 표시패널(110)의 일측(예: 상측 또는 하측)에만 위치하고 있으나, 구동 방식, 패널 설계 방식 등에 따라서, 표시패널(110)의 양측(예: 상측과 하측)에 모두 위치할 수도 있다.
게이트 구동회로(130)는, 도 1에서는 표시패널(110)의 일 측(예: 좌측 또는 우측)에만 위치하고 있으나, 구동 방식, 패널 설계 방식 등에 따라서, 표시패널(110)의 양측(예: 좌측과 우측)에 모두 위치할 수도 있다.
전술한 컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.
컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 데이터 구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하는 것 이외에, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력 받아, 각종 제어 신호들을 생성하여 데이터 구동회로(120) 및 게이트 구동회로(130)로 출력한다.
예를 들어, 컨트롤러(140)는, 게이트 구동회로(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.
여기서, 게이트 스타트 펄스(GSP)는 게이트 구동회로(130)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.
또한, 컨트롤러(140)는, 데이터 구동회로(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.
여기서, 소스 스타트 펄스(SSP)는 데이터 구동회로(120)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동회로(120)의 출력 타이밍을 제어한다.
데이터 구동회로(120)는, 적어도 하나의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인을 구동할 수 있다.
각 소스 드라이버 집적회로(SDIC)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 드라이버 집적회로(SDIC)는, 표시패널(110)에 연결된 필름 상에 실장 되는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수도 있다.
각 소스 드라이버 집적회로(SDIC)는, 쉬프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다.
각 소스 드라이버 집적회로(SDIC)는, 경우에 따라서, 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.
게이트 구동회로(130)는, 적어도 하나의 게이트 드라이버 집적회로(GDIC: Gate Driver Integrated Circuit)를 포함할 수 있다.
각 게이트 드라이버 집적회로(GDIC)는, 테이프 오토메티드 본딩(TAB) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 게이트 드라이버 집적회로(GDIC)는 표시패널(110)과 연결된 필름 상에 실장 되는 칩 온 필름(COF) 방식으로 구현될 수도 있다.
각 게이트 드라이버 집적회로(GDIC)는 쉬프트 레지스터(Shift Register), 레벨 쉬프터(Level Shifter) 등을 포함할 수 있다.
데이터 구동회로(120) 및 게이트 구동 회로(130)는 별도로 구현될 수도 있으나 통합되어 구현될 수도 있다.
본 실시예들에 따른 표시장치(100)는 액정표시장치, 유기발광표시장치, 플라즈마 표시장치 등의 다양한 타입의 장치일 수 있다.
표시패널(110)에 배치되는 각 서브픽셀(SP)은 트랜지스터 등의 회로 소자를 포함하여 구성될 수 있다.
일 예로, 표시패널(110)이 유기발광표시패널인 경우, 각 서브픽셀(SP)은 유기발광다이오드(OLED: Organic Light Emitting Diode)와, 이를 구동하기 위한 구동 트랜지스터(Driving Transistor) 등의 회로 소자로 구성되어 있다.
각 서브픽셀(SP)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.
전술한 바와 같이, 본 실시예들에 따른 표시패널(110)에는, 데이터 전압(VDATA)을 전달하는 다수의 데이터 라인(DL)과, 스캔 신호(SCAN)를 전달하는 다수의 게이트 라인(GL)과, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)에 의해 정의되는 다수의 서브픽셀(SP)이 매트릭스 형태로 배열될 수 있다.
각 서브픽셀(SP)은 하나의 데이터 라인(DL)으로부터 데이터 전압(VDATA)을 공급받는다.
또한, 각 서브픽셀(SP)은 하나 또는 둘 이상의 게이트 라인(GL)으로부터 하나 또는 둘 이상의 스캔 신호를 공급받는다.
각 서브픽셀(SP)에 공급되는 스캔 신호의 개수 및 종류는 서브픽셀 구조(즉, 서브픽셀(SP) 내 트랜지스터의 개수 및 종류) 등에 따라 달라질 수 있다.
아래에서는, 본 실시예들에 따른 표시패널(110)이 유기발광표시패널인 경우, 서브픽셀 구조를 도 2에 예시된 서브픽셀 회로를 참조하여 살펴본다.
도 2는 본 실시예들에 따른 표시장치(100)의 서브픽셀(SP) 구조의 예시도이다.
도 2를 참조하면, 다수의 서브픽셀(SP) 각각은, 유기발광다이오드(OLED)와, 구동전압(ELVDD)이 인가되고 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터(DRT)와, 구동 트랜지스터(DRT)의 제1 노드(N1)와 데이터 라인(DL) 사이에 전기적으로 연결된 제1 트랜지스터(SWT)와, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결된 캐패시터(CST) 등을 포함할 수 있다.
각 서브픽셀(SP)은, 유기발광다이오드(OLED), 구동 트랜지스터(DRT), 제1 트랜지스터(SWT) 및 캐피시터(CST) 이외에도, 필요에 따라, 1개 이상의 트랜지스터를 더 포함할 수 있으며, 1개 이상의 캐패시터를 더 포함할 수도 있다.
일 예로, 도 2에 도시된 바와 같이, 각 서브픽셀(SP)은, 유기발광다이오드(OLED)와, 유기발광다이오드(OLED)를 구동하며, 구동전압(ELVDD)이 인가되는 제1 노드(N1)와, 게이트 노드에 해당하는 제2 노드(N2)와, 유기발광다이오드(OLED)와 전기적으로 연결되는 제3 노드(N3)를 포함하는 구동 트랜지스터(DRT)와, 구동 트랜지스터(DRT)의 제1 노드(N1)와 데이터 라인(DL) 사이에 전기적으로 연결된 제1 트랜지스터(SWT)와, 구동 트랜지스터(DRT)의 제2 노드(N2)와 제3 노드(N3) 사이에 전기적으로 연결된 제2 트랜지스터(SAMT)와, 구동 트랜지스터(DRT)의 제3 노드(N3)와 유기발광다이오드(OLED) 사이에 전기적으로 연결된 제3 트랜지스터와, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결된 캐패시터(CST)를 포함할 수 있다.
유기발광다이오드(OLED)는, 구동 트랜지스터(DRT)의 제3 노드(N3)과 전기적으로 연결될 수 있는 제1 전극과, 유기 발광층 및 기저전압(ELVSS)이 인가되는 제2 전극을 포함할 수 있다. 여기서, 제1 전극은 애노드 전극일 수 있으며, 제2 전극은 캐소드 전극일 수도 있다.
구동 트랜지스터(DRT)에서, 제1 노드(N1)는 소스 노드 또는 드레인 노드일 수 있고, 제2 노드(N2)는 게이트 노드일 수 있으며, 제3 노드(N3)는 드레인 노드 또는 소스 노드일 수 있다.
구동 트랜지스터(DRT)의 제1 노드(N1)은 구동전압 라인(DVL)과 전기적으로 연결되어 구동전압(ELVDD)을 공급받을 수 있다.
여기서, 구동전압 라인(DVL)은 서브픽셀 열마다 배치될 수도 있고, 2개 이상의 서브픽셀 열마다 배치될 수도 있다.
한편, 도 2에 도시된 바와 같이, 각 서브픽셀(SP)은, 구동 트랜지스터(DRT)의 제3 노드(N3)와 유기발광다이오드(OLED) 사이에 전기적으로 연결된 제3 트랜지스터(EMT)를 더 포함할 수 있다.
한편, 도 2에 예시된 서브픽셀 구조에 따르면, 제1 트랜지스터(SWT), 제2 트랜지스터(SAMT) 및 제3 트랜지스터(EMT) 각각의 온-오프를 제거하기 위하여, 3가지의 스캔 신호(SCAN_SW, SCAN_SAM, SCAN_EM)가 필요하다.
제1 트랜지스터(SWT)는 스캔 신호의 일종인 스위칭 제어 신호(SCAN_SW)에 의해 온-오프가 제어될 수 있다. 제2 트랜지스터(SAMT)는 스캔 신호의 일종인 샘플링 제어 신호(SCAN_SAM)에 의해 온-오프가 제어될 수 있다. 제3 트랜지스터(EMT)는 스캔 신호의 일종인 발광 제어 신호(SCAN_EM)에 의해 온-오프가 제어될 수 있다.
이와 관련하여, 표시패널(110)에는, 3가지의 스캔 신호(SCAN_SW, SCAN_SAM, SCAN_EM)를 전달하기 위한 3가지의 게이트 라인이 서브픽셀 라인마다 배치될 수 있다.
예를 들어, 서브픽셀 행에 해당하는 서브픽셀 라인이 2880개인 경우, 표시패널(110)에는 3*2880개의 게이트 라인이 배치될 수 있다.
또한, 게이트 구동회로(130)는 3가지의 스캔 신호(SCAN_SW, SCAN_SAM, SCAN_EM)를 각 서브픽셀 라인에 배치된 3개의 게이트 라인으로 공급해야만 한다.
한편, 구동 트랜지스터(DRT), 제1 트랜지스터(SWT), 제2 트랜지스터(SAMT) 및 제3 트랜지스터(EMT) 각각은, 도 2에 도시된 바와 같이 P타입 트랜지스터일 수도 있고, N타입 트랜지스터로 구현될 수도 있다.
캐패시터(CST)는, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)이다.
한편, 도 2에 도시된 서브픽셀 회로는, 예시일 뿐, 1개 이상의 트랜지스터가 추가 또는 삭제될 수 있으며, 연결 구조도 필요에 따라 변경될 수 있다.
또한, 도 2에 도시된 서브픽셀 회로는, 예시일 뿐, 1개 이상의 캐패시터가 더 추가될 수도 있고, 캐피시터 연결 구조도 필요에 따라 변경될 수 있을 것이다.
전술한 서브픽셀 구조에 따르면, 구동 트랜지스터(DRT)의 제2 노드(N2)와 제3 노드(N3) 사이의 연결 여부를 정확하게 제어하여, 구동 트랜지스터(DRT)의 게이트 노드에 해당하는 제2 노드(N2)의 전압 상태를 정확하게 제어할 수 있다.
아래에서는, 도 3 및 도 4를 참조하여, 도 2에 예시된 서브픽셀(SP)을 구동하는 방법에 대하여 간략하게 설명한다.
도 3은 본 실시예들에 따른 표시장치(100)의 서브픽셀(SP)의 구동 시, 문턱전압 샘플링 단계를 나타낸 도면이고, 도 4는 본 실시예들에 따른 표시장치(100)의 서브픽셀(SP)의 구동 시, 발광 단계를 나타낸 도면이다.
도 3 및 도 4를 참조하면, 서브픽셀 구동은, 문턱전압(Vth) 샘플링 단계 및 발광 단계 등을 포함하여 이루어질 수 있다.
도 3을 참조하면, 문턱전압(Vth) 샘플링 단계는 구동 트랜지스터(DRT)의 문턱전압(Vth)을 샘플링(센싱)하는 단계이다.
이러한 문턱전압 샘플링 단계(Vth Sampling Step)에서, 제1 트랜지스터(SWT) 및 제2 트랜지스터(SAMT)는 턴-온 상태일 수 있다. 또한 제3 트랜지스터(EMT)는 턴-오프 상태일 수 있다.
즉, 스캔 신호에 해당하는 스위칭 제어 신호(SCAN_SW) 및 샘플링 제어 신호(SCAN_SAM)는 제1 트랜지스터(SWT) 및 제2 트랜지스터(SAMT)를 턴-온 시켜줄 수 있는 턴-온 레벨 전압(예: 제1 트랜지스터(SWT) 및 제2 트랜지스터(SAMT)가 P타입 트랜지스터인 경우, 로우 레벨 전압일 수 있음)이다.
또한, 구동 트랜지스터(DRT)는 이전 단계(예: 발광 단계)에서 턴-온 되어 있을 수 있다.
데이터 전압(VDATA)은, 턴-온 된 제1 트랜지스터(SWT), 턴-온 된 구동 트랜지스터(DRT), 턴-온 된 제2 트랜지스터(SAMT)를 통해, 구동 트랜지스터(DRT)의 게이트 노드에 해당하는 제2 노드(N2)에 전달될 수 있다.
여기서, 데이터 전압(VDATA)은 구동 트랜지스터(DRT)의 문턱전압(Vth)을 샘플링하기 위한 용도의 데이터 전압일 수 있다.
또한, 데이터 전압(VDATA)은 구동 트랜지스터(DRT)를 턴-온 시켜줄 수 있는 턴-온 레벨 전압(예: 제1 트랜지스터(SWT) 및 제2 트랜지스터(SAMT)가 P타입 트랜지스터인 경우, 로우 레벨 전압일 수 있음)일 수 있다. 노드(N2)에
구동 트랜지스터(DRT)의 게이트 노드에 해당하는 제2 노드(N2)의 전압(게이트 전압, Vg)은, 데이터 전압(VDATA)과 구동 트랜지스터(DRT)의 문턱전압(Vth)을 포함하여 표현될 수 있다.
즉, 구동 트랜지스터(DRT)의 게이트 노드에 해당하는 제2 노드(N2)의 게이트 전압(Vg)은, 데이터 전압(VDATA)에서 구동 트랜지스터(DRT)의 문턱전압(Vth)을 뺀 전압으로 표현될 수 있다(Vg=VDATA-|Vth|).
도 3을 참조하면, 발광 단계(Emission Step)는 유기발광다이오드(OLED)를 발광시키는 단계이다.
이러한 발광 단계에서, 구동 트랜지스터(DRT)는 턴-온 상태일 수 있으며, 제1 트랜지스터(SWT) 및 제2 트랜지스터(SAMT)는 턴-오프 상태일 수 있다. 또한 제3 트랜지스터(EMT)는 턴-온 상태일 수 있다.
따라서, 구동 트랜지스터(DRT)는 구동전압(ELVDD)를 인가 받아 구동전류를 유기발광다이오드(OLED)로 공급할 수 있다. 이에 따라, 유기발광다이오드(OLED)는 발광할 수 있다.
도 5는 본 실시예들에 따른 표시패널(110)의 수평 라인들과, 각 수평 라인으로 구동전압(ELVDD)이 전달되는 경로의 길이를 나타낸 도면이다.
표시패널(110)에는 다수의 수평 라인(HL: Horizontal Line)이 존재한다.
각 수평 라인(HL)은 서브픽셀 행(즉, 서브픽셀 라인)에 해당한다.
도 5의 예시에서는, 표시패널(110)에는 2880개의 수평 라인(1st HL, 2nd HL, 3rd HL, ... , 2880th HL)이 존재한다.
한편, 표시장치(100)는, 각 서브픽셀(SP)의 구동을 위해 필요한 구동전압(ELVDD)을 표시패널(110)로 공급하는 구동전압 공급회로(500)를 포함할 수 있다.
구동전압 공급회로(500)는 데이터 구동회로(120) 또는 데이터 구동회로(120)가 실장 된 연성인쇄회로를 통해 구동전압(ELVDD)을 표시패널(110)로 공급할 수 있다.
구동전압(ELVDD)이 표시패널(110)에 최초 공급되는 구동전압 공급위치(Pin)는 표시패널(110)의 외곽 영역에 위치할 수 있다.
보다 구체적으로, 구동전압(ELVDD)이 표시패널(110)에 최초 공급되는 위치(Pin)는, 구동전압 공급회로(500) 또는 데이터 구동회로(120) 또는 연성인쇄회로가 연결된 표시패널(110)의 일 측일 수 있으며, 구동전압 공급회로(500) 또는 데이터 구동회로(120) 또는 연성인쇄회로가 연결된 표시패널(110)의 일 측과 그 반대편의 타 측일 수도 있다.
도 5를 참조하면, 구동전압 라인(DVL)이 서브픽셀마다 배치된 경우, 2880개의 수평 라인(1st HL, 2nd HL, 3rd HL, ... , 2880th HL)은 2880개의 구동전압 라인(DVL1, DVL2, DVL3, ... , DVL2880)을 통해 구동전압(ELVDD)을 공급받을 수 있다.
2880개의 수평 라인(1st HL, 2nd HL, 3rd HL, ... , 2880th HL) 각각에 구동전압(ELVDD)이 전달되는 경로(즉, 구동전압 라인)는 수평 라인 위치에 따라 그 길이가 다를 수 있다.
따라서, 2880개의 수평 라인(1st HL, 2nd HL, 3rd HL, ... , 2880th HL) 각각에 구동전압(ELVDD)이 전달되는 경로는 저항이 서로 다를 수 있다.
이에 따라, 2880개의 수평 라인(1st HL, 2nd HL, 3rd HL, ... , 2880th HL) 각각에 실제로 인가되는 구동전압(ELVDD)은 서로 다를 수 있다.
2880개의 수평 라인(1st HL, 2nd HL, 3rd HL, ... , 2880th HL) 중에서, 최초 공급 위치(Pin)에서 가깝게 위치한 수평 라인은, 최초 공급 위치(Pin)에서의 전압 값과 거의 유사한 전압 값의 구동전압(ELVDD)을 실제로 인가 받는다.
하지만, 2880개의 수평 라인(1st HL, 2nd HL, 3rd HL, ... , 2880th HL) 중에서, 최초 공급 위치(Pin)에서 멀리 위치한 수평 라인일수록, 구동전압(ELVDD)가 전달될 때 전압 강하가 많이 발생하여, 더욱 낮은 전압 값의 구동전압(ELVDD)을 실제로 인가 받는다.
예를 들어, 표시패널(110)에 존재하는 모든 수평 라인(1st HL, 2nd HL, 3rd HL, ... , 2880th HL) 중에서, 임의의 2개의 수평 라인(즉, 제1 수평 라인(HL1)과 제2 수평 라인(HL2))을 고려할 때, 제1 수평 라인(HL1)은 제2 수평 라인(HL2)에 비해 최초 공급 위치(Pin)에서 상대적으로 가까운 수평 라인이고, 제2 수평 라인(HL2)은 제1 수평 라인(HL1)에 비해 최초 공급 위치(Pin)에서 상대적으로 먼 수평 라인이다.
이 경우, 제2 수평 라인(HL2)에 배치된 서브픽셀(SP)에 구동전압(ELVDD)이 전달되는 경로의 길이는, 제1 수평 라인(HL1)에 배치된 서브픽셀(SP)에 구동전압(ELVDD)이 전달되는 경로의 길이보다 더 길 수 있다.
이 경우, 제2 수평 라인(HL2)에 배치된 서브픽셀(SP)에 실제로 인가되는 구동전압(ELVDD)의 전압 값은, 더 큰 경로 저항 및 더 큰 전압 강하로 인해, 제1 수평 라인(HL1)에 배치된 서브픽셀(SP)에 실제로 인가되는 구동전압(ELVDD)의 전압 값보다 낮을 수 있다.
이러한 수평 라인 위치에 따라 실제로 인가되는 구동전압(ELVDD)의 전압 값 차이로 인해, 수평 라인 별 서브픽셀 구동 상태(예: 문턱전압 샘플링 단계의 구동 시간(Tsam))가 달라지고, 수평 라인 별 휘도 편차가 발생할 수 있다.
한편, 표시패널(100)의 표시 영역에 해당하는 액티브 영역(A/A)의 외곽에는 게이트 구동에 필요한 둘 이상의 게이트 클럭 신호(GCLK1, ... , GCLKm, m≥2)를 게이트 구동 회로(130)로 전달해주기 위한 둘 이상의 게이트 클럭 신호 라인(510)이 배치될 수 있다.
둘 이상의 게이트 클럭 신호(GCLK1, ... , GCLKm)는 위상이 서로 다를 수 있다.
도 6은 본 실시예들에 따른 표시장치(100)의 게이트 구동회로(130) 내 게이트 드라이버(600)를 간략하게 나타낸 회로이다.
도 6을 참조하면, 게이트 구동회로(130)는 각 게이트 라인(GL)으로 스캔 신호(SCAN)을 생성하여 출력하기 위한 여러 개의 게이트 드라이버(600)를 포함할 수 있다. 여기서, 여러 개의 게이트 드라이버(600)를 스테이지(Stage)라고도 한다.
각 게이트 드라이버(600)는, 턴-온 레벨 전압을 갖는 게이트 클럭 신호(GCLK)가 입력되는 제1 입력노드(IN1)와, 턴-오프 레벨 전압을 갖는 전원 전압(V2)이 입력되는 제2 입력노드(IN2)와, 게이트 클럭 신호(GCLK)에 따라 스캔 신호(SCAN)를 생성하는 신호 생성 회로(610)와, 스캔 신호(SCAN)를 게이트 라인(GL)으로 출력하는 출력 노드(OUT) 등을 포함할 수 있다.
각 게이트 드라이버(600)는, 스타트 신호가 입력되는 스타트 노드(S)와 리셋 신호가 입력되는 리셋 노드(R) 등을 더 포함할 수 있다.
신호 생성 회로(610)는 풀-업 트랜지스터 및 풀-다운 트랜지스터를 포함할 수 있으며, 풀-업 트랜지스터의 게이트 노드(Q 노드 또는 QB 노드) 및 풀-다운 트랜지스터의 게이트 노드(QB 노드 또는 Q 노드)를 제어하여 풀-업 트랜지스터 및 풀-다운 트랜지스터를 구동하는 구동부(미도시)를 더 포함할 수 있다. 여기서, 구동부는 하나 이상의 트랜지스터 등을 포함하여 구현될 수 있다.
신호 생성 회로(610)는 게이트 클럭 신호(GCLK)의 여러 펄스들 중에서 해당 타이밍에 해당하는 펄스를 스캔신호(SCAN)로서 출력한다. 즉, 스캔신호(SCAN)에서 해당 트랜지스터를 턴-온 시키기 위한 턴-온 레벨 구간은 게이트 클럭 신호(GCLK)의 여러 펄스들 중 해당 펄스와 동일하다.
도 7은 본 실시예들에 따른 표시장치(100)의 게이트 구동을 위해 사용되는 게이트 클럭 신호(GCLK)를 나타낸 도면이다.
전술한 바와 같이, 게이트 구동회로(130)는, 스위칭 제어 신호(SCAN_SW), 샘플링 제어 신호(SCAN_SAM), 발광 제어 신호(SCAN_EM) 등의 스캔 신호(SCAN)를 생성하기 위하여, 위상이 서로 다른 둘 이상의 게이트 클럭 신호(GCLK)를 사용한다.
각 게이트 클럭 신호(GCLK)는 하이 레벨 전압과 로우 레벨 전압 사이에서 펄싱 되는 여러 개의 펄스들을 포함한다.
제1, 제2, 제3 트랜지스터(SWT, SAMT, EMT)가 P 타입 트랜지스터인 경우, 각 게이트 클럭 신호(GCLK)에서 로우 레벨 전압이 턴-온 레벨 전압에 해당하고 하이 레벨 전압이 턴-오프 레벨 전압에 해당할 수 있다.
각 게이트 클럭 신호(GCLK)에 포함된 여러 개의 펄스들에서, 각 펄스는 하나의 수평 라인과 대응될 수 있다.
각 게이트 클럭 신호(GCLK)에 포함된 여러 개의 펄스들 각각은 동일한 펄스 폭(예: 로우 레벨 전압 구간의 폭)을 가질 수 있다.
도 7의 예를 참조하면, 각 게이트 클럭 신호(GCLK)에 포함된 여러 개의 펄스들 중에서, 임의의 제1 펄스(P1)와 제2 펄스(P2)를 고려할 때, 제1 펄스(P1)의 펄스 폭(W1)과 제2 펄스(P2)의 펄스 폭(W2)는 동일하다.
여기서, 제1 펄스(P1)는 표시패널(110)의 임의의 제1 수평 라인(HL1)에 대응되며,
제2 펄스(P2)는 표시패널(110)의 임의의 제1 수평 라인(HL1)보다 아래에 위치하는 제2 수평 라인(HL2)에 대응될 수 있다.
여기서, 제2 수평 라인(HL2)은 제1 수평 라인(HL1)에 비해서, 구동전압 최초 공급 위치(Pin)로부터 더 먼 거리에 있는 수평 라인이다.
도 8은 본 실시예들에 따른 표시장치(100)에서, 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 문턱전압 샘플링 시간(Tsam)에 대한 게이트 전압(Vg)의 그래프이다.
도 8을 참조하면, 문턱전압 샘플링 단계에서, 문턱전압 샘플링 시간(Tsam)이 길어질수록, 구동 트랜지스터(DRT)의 게이트 전압(Vg)은 높아질 수 있다.
반대로, 문턱전압 샘플링 단계에서, 문턱전압 샘플링 시간(Tsam)이 짧아질수록, 구동 트랜지스터(DRT)의 게이트 전압(Vg)은 낮아질 수 있다.
문턱전압 샘플링 시간(Tsam)이 길어지는 경우, 구동 트랜지스터(DRT)의 게이트 전압(Vg)은 높아진다. 이로 인해, P 타입 트랜지스터인 구동 트랜지스터(DRT)는 더 짧은 시간 동안 턴-온 되어, 해당 서브픽셀은 더 어둡게 발광할 수 있다.
문턱전압 샘플링 시간(Tsam)이 짧아지는 경우, 구동 트랜지스터(DRT)의 게이트 전압(Vg)은 낮아진다. 이로 인해, P 타입 트랜지스터인 구동 트랜지스터(DRT)는 더욱 오랜 시간 동안 턴-온 되어, 해당 서브픽셀은 더욱 밝게 발광할 수 있다.
도 9는 본 실시예들에 따른 표시장치(100)에서, 수평 라인 위치에 따라 각 수평 라인에 인가되는 구동전압(ELVDD)과, 수평 라인 위치에 따른 각 수평 라인에서의 휘도를 나타낸 그래프이다.
도 9를 참조하면, 표시패널(110)에 2880개의 수평 라인(1st HL, 2nd HL, 3rd HL, ㆍ, 2880th HL)이 존재하고, 1번째 수평 라인(1st HL)이 구동전압 최초 공급 위치(Pin)와 가장 가깝고, 2880번째 수평 라인(2880th HL)이 구동전압 최초 공급 위치(Pin)와 가장 멀다고 가정하여 수평 라인 별로 실제로 인가되는 구동전압(ELVDD)을 살펴본다.
표시패널(110)에서, 구동전압 공급 위치(Pin)로부터 더 가깝게 위치한 수평 라인(Upper Horizontal Line)일수록, 즉, 구동전압 최초 공급 위치(Pin)에서 가장 멀리 있는 2880번째 수평 라인(2880th HL)에서 구동전압 최초 공급 위치(Pin)와 가장 가까운 1번째 수평 라인(1st HL)으로 갈수록, 전압 강하가 더욱 작아져서, 실제로 인가되는 구동전압(ELVDD)은 높아질 수 있다.
이와 반대로, 표시패널(110)에서, 구동전압 공급 위치(Pin)로부터 더 멀리 위치한 수평 라인(Lower Horizontal Line)일수록, 즉, 구동전압 최초 공급 위치(Pin)에서 가장 가까운 1번째 수평 라인(1st HL)에서 구동전압 최초 공급 위치(Pin)와 가장 멀리 있는 2880번째 수평 라인(2880th HL)으로 갈수록, 전압 강하가 더욱 커져서, 실제로 인가되는 구동전압(ELVDD)은 낮아질 수 있다.
이러한 경우, 표시패널(110)에서, 구동전압 공급 위치(Pin)로부터 더 멀리 위치한 수평 라인(Lower Horizontal Line)일수록, 즉, 구동전압 최초 공급 위치(Pin)에서 가장 가까운 1번째 수평 라인(1st HL)에서 구동전압 최초 공급 위치(Pin)와 가장 멀리 있는 2880번째 수평 라인(2880th HL)으로 갈수록, 해당 서브픽셀들의 휘도는 낮아진다.
따라서, 수평 라인 위치 별 구동전압 편차로 인해, 수평 라인 위치 별 휘도 편차가 발생할 수 있다. 이로 인해, 표시패널(110)의 휘도 분균일이 발생하여 화상 품질이 떨어질 수 있다.
아래에서는, 표시패널(110)에서의 수평 라인 위치 별로 문턱전압 샘플링 시간(Tsam)이 동일하여 동일 휘도의 패턴을 디스플레이 할 때 구동 트랜지스터(DRT)의 게이트 전압(Vg)이 동일하게 입력되더라도, 구동전압(ELVDD)의 전압 강하의 발생 및 그 편차로 인해, 표시패널(110)에서의 수평 라인 별 구동 전압 편차가 발생하여 표시패널(110)에서의 수평 라인 별 휘도 편차가 발생할 수 있는 현상을 해결하기 위한 구동방법을 제시한다.
도 10은 본 실시예들에 따른 표시장치(100)의 게이트 구동을 위해 사용되는 게이트 클럭 신호(GCLK)로서, 수평 라인 위치에 따라 조절된 펄스 폭을 갖는 게이트 클럭 신호(GCLK)를 나타낸 도면이다. 도 11은 본 실시예들에 따른 표시장치(100)에서, 수평 라인 위치에 따른 게이트 클럭 신호(GCLK)의 펄스 폭을 나타낸 그래프이다. 도 12는 본 실시예들에 따른 표시장치(100)에서, 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 문턱전압 샘플링 시간(Tsam)에 대한 게이트 전압(Vg)의 그래프이다. 도 13은 본 실시예들에 따른 표시장치(100)에서, 수평 라인 위치에 따라 각 수평 라인에 인가되는 구동전압(ELVDD)과, 펄스 폭 조절에 의해 수평 라인 위치에 따른 각 수평 라인에서의 보상된 휘도를 나타낸 그래프이다.
본 실시예들에 따른 표시장치(100)는, 표시패널(110)에서의 구동전압(ELVDD)의 전압 강하 및 그 편차(전압 강하 편차)로 인해 야기되는 표시패널(110)에서의 수평 라인 별 휘도 편차를 보상해줄 수 있는 구동방법을 제공한다.
전술한 바와 같이, 게이트 구동회로(130)는, 서로 위상이 다른 둘 이상의 게이트 클럭 신호(GCLK)를 이용하여 스캔 신호(SCAN)를 생성하고, 다수의 게이트 라인(GL)으로 스캔 신호(SCAN)를 공급한다.
여기서, 스캔 신호(SCAN)는, 제1 트랜지스터(SWT)의 게이트 노드에 인가되는 스위칭 제어 신호(SCAN_SW), 제2 트랜지스터(SAMT)의 게이트 노드에 인가되는 샘플링 제어 신호(SCAN_SAM), 제3 트랜지스터(EMT)의 게이트 노드에 인가되는 발광 제어 신호(SCAN_EM) 등 중 하나 이상일 수 있다.
둘 이상의 게이트 클럭 신호(GCLK) 각각은 여러 개의 펄스들을 포함한다.
둘 이상의 게이트 클럭 신호(GCLK) 각각에 포함된 여러 개의 펄스들 중에서, 임의의 제1 펄스(P1)와, 제1 펄스(P1)보다 나중에 오는 제2 펄스(P2)를 포함한다.
여기서, 둘 이상의 게이트 클럭 신호(GCLK) 각각에서 제1 펄스(P1)의 펄스 폭(W1)과 제2 펄스(P2)의 펄스 폭(W2)은 다를 수 있다.
둘 이상의 게이트 클럭 신호(GCLK) 각각에 포함된 여러 개의 펄스들은 수평 라인과 각각 대응될 수 있다.
즉, 둘 이상의 게이트 클럭 신호(GCLK) 각각에 포함된 여러 개의 펄스들 중에서, 임의의 제1 펄스(P1)는 제1 수평 라인(HL1)과 대응되고, 임의의 제2 펄스(P2)는 제2 수평 라인(HL2)과 대응될 수 있다.
제2 펄스(P2)가 제1 펄스(P1)보다 뒤에 위치하기 때문에, 제2 펄스(P2)에 대응되는 제2 수평 라인(HL2)은, 제1 펄스(P1)에 대응되는 제1 수평 라인(HL1)보다 더 아래에 위치한 수평 라인일 수 있다.
즉, 표시패널(110)에서, 제2 펄스(P2)에 대응되는 제2 수평 라인(HL2)은, 제1 펄스(P1)에 대응되는 제1 수평 라인(HL1)보다 구동전압 공급 위치(Pin)보다 더 멀리 위치한 수평 라인일 수 있다. 여기서, 제2 펄스(P2)는 제2 수평 라인(HL2)에 배치된 게이트 라인에 공급되는 스캔신호의 턴-온 레벨 구간 펄스와 대응된다. 제1 펄스(P1)는 제1 수평 라인(HL1)에 배치된 게이트 라인에 공급되는 스캔신호의 턴-온 레벨 구간 펄스와 대응된다.
전술한 바에 따르면, 수평 라인 위치 별로 펄스 폭이 다른 스캔 신호(SCAN)가 표시패널(110)로 공급될 수 있다. 이에 따라, 표시패널(110) 전 영역에서, 수평 라인 별로 구동전압 편차가 발생하더라도, 수평 라인 별 휘도 편차가 보상되어, 휘도 균일도를 향상시켜 주고 화상 품질을 높여줄 수 있다.
한편, 수평 라인 위치 별로 펄스 폭이 다른 스캔 신호(SCAN)가 표시패널(110)로 공급됨으로써, 수평 라인 별로 서브픽셀의 구동 시, 문턱전압 샘플링 시간(Tsam)이 변동될 수 있다.
전술한 바와 같이, 제2 펄스(P2)에 대응되는 제2 수평 라인(HL2)은, 제1 펄스(P1)에 대응되는 제1 수평 라인(HL1)보다 구동전압 공급 위치(Pin)보다 더 멀리 위치한 수평 라인이기 때문에, 제2 수평 라인(HL2)에 배치된 서브픽셀(SP)에 구동전압(ELVDD)이 전달되는 경로의 길이는, 제1 수평 라인(HL1)에 배치된 서브픽셀(SP)에 구동전압(ELVDD)이 전달되는 경로의 길이보다 더 길다.
제2 수평 라인(HL2)에 배치된 서브픽셀(SP)에 실제로 인가되는 구동전압(ELVDD)은, 제1 수평 라인(HL1)에 배치된 서브픽셀(SP)에 실제로 인가되는 구동전압(ELVDD)보다 더 낮은 전압 값일 수 있다.
이에 따라, 제2 수평 라인(HL2)에 배치된 서브픽셀(SP)은, 제1 수평 라인(HL1)에 배치된 서브픽셀(SP)은, 더 낮은 구동전압(ELVDD)을 이용하여 발광하기 때문에, 휘도가 더 낮을 수 있다.
본 실시예들에서, 이러한 수평 라인 별 휘도 편차를 보상해주기 위하여, 게이트 구동회로(130)는, 서브픽셀 라인에 해당하는 수평 라인 별로 펄스 폭이 다른 스캔 신호(SCAN)를 공급할 수 있다.
이와 같이, 수평 라인 위치 별로 펄스 폭이 다른 스캔 신호(SCAN)가 표시패널(110)로 공급됨으로써, 수평 라인 별 휘도 편차 보상을 해줄 수 있다.
보다 구체적으로, 게이트 구동회로(130)는, 표시패널(110)에 구동전압(ELVDD)이 공급되는 구동전압 공급위치(Pin)로부터 더 멀리 있는 수평 라인에 배치된 게이트 라인으로 더 작은 펄스 폭을 갖는 스캔 신호를 공급할 수 있다.
다시 말해, 구동전압 공급위치(Pin)가 표시패널(110)의 상단부라고 가정할 때, 더 아래에 위치하는 수평 라인(Lower Horizontal Line)일 수록, 즉, 구동전압 최초 공급 위치(Pin)을 기준으로, 가장 가까운 1번째 수평 라인(1st HL)에서 가장 멀리 있는 2880번째 수평 라인(2880th HL)으로 갈수록, 더 작은 펄스 폭을 갖는 스캔 신호(SCAN_SW, SCAN_SAM)가 해당 게이트 라인으로 공급될 수 있다.
이와 관련하여, 더 아래에 위치하는 수평 라인(Lower Horizontal Line)에 배열된 서브픽셀들일수록, 문턱전압 샘플링 시간(Tsam)이 짧아지고, 이로 인해, 구동 트랜지스터(DRT)의 게이트 전압(Vg)이 더 낮아질 수 있다.
따라서, P타입 트랜지스터인 구동 트랜지스터(DRT)는 더 오랜 시간 동안 턴-온 되어, 유기발광다이오드(OLED)는 더 많은 구동전류를 공급받게 되고 더 밝게 발광할 수 있다.
따라서, 더 아래에 위치하는 수평 라인(Lower Horizontal Line)에 배열된 서브픽셀들은, 구동전압(ELVDD)가 더 낮게 인가되더라도, 이에 따른 휘도 저감이 스캔 신호(SCAN_SW, SCAN_SAM)의 펄스 폭 조절에 의해 보상될 수 있다.
이러한 스캔 신호(SCAN_SW, SCAN_SAM)의 펄스 폭 조절을 위해, 스캔 신호 생성에 필요한 각 게이트 클럭 신호(GCLK)에서, 제1 펄스(P1)의 뒤에 오는 제2 펄스(P2)의 펄스 폭(W2)은 제1 펄스(P1)의 펄스 폭(W1)보다 작을 수 있다.
따라서, 더 아래에 위치하는 수평 라인(Lower Horizontal Line)에 배치된 게이트 라인으로 더 작은 펄스 폭을 갖는 스캔 신호(SCAN_SW, SCAN_SAM)를 공급해줄 수 있다. 즉, 제1 펄스(P1)에 의해 만들어지는 스캔 신호의 턴-온 레벨 구간은 제1 펄스(P1)와 대응되는 신호일 수 있다. 제2 펄스(P2)에 의해 만들어지는 스캔 신호의 턴-온 레벨 구간은 제2 펄스(P2)와 동일한 신호일 수 있다.
또한, 더 아래에 위치하는 수평 라인(Lower Horizontal Line)에 배열된 서브픽셀일수록, 더 짧은 시간(즉, 문턱전압 샘플링 시간(Tsam)) 동안 문턱전압 샘플링을 위한 구동이 진행될 수 있다.
이상에서 전술한 본 실시예들에 따른 표시장치(100)의 구동방법을 간략하게 다시 설명한다.
도 14는 본 실시예들에 따른 표시장치(100)의 구동방법에 대한 흐름도이다.
도 14를 참조하면, 본 실시예들에 따른 표시장치(100)의 구동방법은, 위상이 서로 다른 둘 이상의 게이트 클럭 신호(GCLK)의 펄스 폭을 조절하는 단계(S1410)와, 게이트 클럭 신호(GCLK)를 이용하여 스캔 신호(SCAN)를 생성하는 단계(S1420)와, 스캔 신호(SCAN)를 게이트 라인(GL)으로 출력하는 단계(S1430) 등을 포함할 수 있다.
펄스 폭 조절 단계(S1410)에서, 둘 이상의 게이트 클럭 신호(GCLK) 각각은 제1 펄스(P1)와 제1 펄스(P1)보다 나중에 오는 제2 펄스(P2)를 포함하는 다수의 펄스들을 포함하는데, 둘 이상의 게이트 클럭 신호(GCLK) 각각에서 제1 펄스(P1)의 펄스 폭(W1)과 제2 펄스(P2)의 펄스 폭(W2)은 다르게 조절할 수 있다.
전술한 구동방법을 이용하면, 표시패널(110) 전 영역에서, 수평 라인 별로 구동전압 편차가 발생하더라도, 수평 라인 별 휘도 편차가 보상되어, 휘도 균일도를 향상시켜 주고 화상 품질을 높여줄 수 있다.
펄스 폭 조절 단계(S1410)에서, 둘 이상의 게이트 클럭 신호(GCLK) 각각에서, 제1 펄스(P1)는 표시패널(110)의 제1 수평 라인(HL1)에 대응되며, 제2 펄스(P2)는 제1 수평 라인(HL1)보다 구동전압 공급위치(Pin)로부터 더 멀리 있는 제2 수평 라인(HL2)에 대응될 수 있다.
펄스 폭 조절 단계(S1410)에서, 둘 이상의 게이트 클럭 신호(GCLK) 각각에서, 제2 펄스(P2)의 펄스 폭(W2)을 제1 펄스(P1)의 펄스 폭(W1)보다 작게 조절할 수 있다.
펄스 폭 조절에 따라 스캔 신호(SCAN)가 생성됨으로써, 표시패널(110)에서 구동전압 공급위치(Pin)로부터 더 멀리 있는 수평 라인(Lower Horizontal Line)에 배치된 게이트 라인으로 공급되는 스캔 신호일수록, 펄스 폭이 더 작을 수 있다.
이에 따라, 더 큰 전압 강하에 의해 낮은 구동전압(ELVDD)가 인가되더라도, 낮은 구동전압(ELVDD)에 의한 휘도 저하분만큼 휘도를 높여주는 보상을 제공할 수 있다. 따라서, 표시패널(110)의 전 영역에서 휘도 균일도를 향상시켜줄 수 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 표시패널 위치 별 구동전압(ELVDD)의 편차가 발생하더라도, 표시패널(110)의 휘도 균일도를 향상시킬 수 있는 표시장치(100), 표시패널(110), 구동방법 및 게이트 구동회로(130)를 제공할 수 있다.
본 실시예들에 의하면, 구동 트랜지스터(DRT)의 문턱전압 샘플링 시간(Tsam)의 차이가 발생하더라도 표시패널(110)의 휘도 균일도를 향상시킬 수 있는 표시장치(100), 표시패널(110), 구동방법 및 게이트 구동회로(130)를 제공할 수 있다.
본 실시예들에 의하면, 구동 트랜지스터(DRT)의 문턱전압 샘플링 시간(Tsam)의 변경을 통해 표시패널(110)의 휘도 균일도를 향상시킬 수 있는 표시장치(100), 표시패널(110), 구동방법 및 게이트 구동회로(130)를 제공할 수 있다.
본 실시예들에 의하면, 게이트 클럭 신호(GCLK)의 펄스 폭 가변을 통해 구동 트랜지스터(DRT)의 문턱전압 샘플링 시간(Tsam)을 변경시켜, 표시패널(110)의 휘도 균일도를 향상시킬 수 있는 표시장치(100), 표시패널(110), 구동방법 및 게이트 구동회로(130)를 제공할 수 있다.
본 실시예들에 의하면, 스캔 신호(SCAN)의 펄스 폭 가변을 통해 구동 트랜지스터(DRT)의 문턱전압 샘플링 시간(Tsam)을 변경시켜, 표시패널(110)의 휘도 균일도를 향상시킬 수 있는 표시장치(100), 표시패널(110), 구동방법 및 게이트 구동회로(130)를 제공할 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
110: 표시패널
120: 데이터 구동회로
130: 게이트 구동회로
140: 컨트롤러

Claims (14)

  1. 다수의 데이터 라인과 다수의 게이트 라인이 배치되며, 상기 다수의 데이터 라인과 상기 다수의 게이트 라인에 의해 정의되는 다수의 서브픽셀이 배열된 표시패널; 및
    서로 위상이 다른 둘 이상의 게이트 클럭 신호를 이용하여 스캔 신호를 생성하고, 상기 다수의 게이트 라인으로 스캔 신호를 공급하는 게이트 구동회로를 포함하고,
    상기 각 게이트 클럭 신호는,
    제1 펄스와 상기 제1 펄스보다 나중에 오는 제2 펄스를 포함하는 다수의 펄스들을 포함하고,
    상기 제1 펄스의 펄스 폭과 상기 제2 펄스의 펄스 폭은 다른 표시장치.
  2. 제1항에 있어서,
    상기 제1 펄스는 상기 표시패널의 제1 수평 라인에 대응되며,
    상기 제2 펄스는 상기 표시패널에서 상기 제1 수평 라인보다 구동전압 공급위치로부터 더 멀리 있는 제2 수평 라인에 대응되는 표시장치.
  3. 제2항에 있어서,
    상기 제2 수평 라인에 배치된 서브픽셀에 구동전압이 전달되는 경로의 길이는,
    상기 제1 수평 라인에 배치된 서브픽셀에 구동전압이 전달되는 경로의 길이보다 긴 표시장치.
  4. 제1항에 있어서,
    상기 제2 펄스의 펄스 폭은 상기 제1 펄스의 펄스 폭보다 작은 다른 표시장치.
  5. 제1항에 있어서,
    상기 다수의 서브픽셀 각각은,
    유기발광다이오드와,
    상기 유기발광다이오드를 구동하며, 구동전압이 인가되는 제1 노드와, 게이트 노드에 해당하는 제2 노드와, 상기 유기발광다이오드와 전기적으로 연결되는 제3 노드를 포함하는 구동 트랜지스터와,
    상기 구동 트랜지스터의 제1 노드와 데이터 라인 사이에 전기적으로 연결된 제1 트랜지스터와,
    상기 구동 트랜지스터의 제2 노드와 제3 노드 사이에 전기적으로 연결된 제2 트랜지스터와,
    상기 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 캐패시터를 포함하는 표시장치.
  6. 다수의 데이터 라인과 다수의 게이트 라인이 배치되며, 상기 다수의 데이터 라인과 상기 다수의 게이트 라인에 의해 정의되는 다수의 서브픽셀이 배열된 표시패널을 포함하는 표시장치의 구동방법에 있어서,
    위상이 서로 다른 둘 이상의 게이트 클럭 신호의 펄스 폭을 조절하는 단계;
    상기 게이트 클럭 신호를 이용하여 스캔 신호를 생성하는 단계; 및
    상기 스캔 신호를 게이트 라인으로 출력하는 단계를 포함하고,
    상기 조절하는 단계에서,
    상기 둘 이상의 게이트 클럭 신호 각각은,
    제1 펄스와 상기 제1 펄스보다 나중에 오는 제2 펄스를 포함하는 다수의 펄스들을 포함하고,
    상기 제1 펄스의 펄스 폭과 상기 제2 펄스의 펄스 폭은 다르게 조절된 표시장치의 구동 방법.
  7. 제6항에 있어서,
    상기 제1 펄스는 상기 표시패널의 제1 수평 라인에 대응되며,
    상기 제2 펄스는 상기 표시패널에서 상기 제1 수평 라인보다 구동전압 공급위치로부터 더 멀리 있는 제2 수평 라인에 대응되는 표시장치의 구동 방법.
  8. 제6항에 있어서,
    상기 제2 펄스의 펄스 폭은 상기 제1 펄스의 펄스 폭보다 작게 조절된 표시장치의 구동 방법.
  9. 제7항에 있어서,
    상기 제2 수평 라인에 배치된 게이트 라인으로 공급되는 스캔 신호의 펄스 폭은,
    상기 제1 수평 라인에 배치된 게이트 라인으로 공급되는 스캔 신호의 펄스 폭보다 작은 표시장치의 구동 방법.
  10. 데이터 전압을 전달하는 다수의 데이터 라인;
    스캔 신호를 전달하는 다수의 게이트 라인;
    위상이 서로 다른 둘 이상의 게이트 클럭 신호를 전달하는 둘 이상의 게이트 클럭 신호 라인; 및
    상기 다수의 게이트 라인에 의해 정의되는 다수의 서브픽셀을 포함하고,
    상기 각 게이트 클럭 신호는,
    제1 펄스와 상기 제1 펄스보다 나중에 오는 제2 펄스를 포함하는 다수의 펄스들을 포함하고,
    상기 제1 펄스의 펄스 폭과 상기 제2 펄스의 펄스 폭은 다른 표시패널.
  11. 게이트 클럭 신호가 입력되는 제1 입력노드;
    전원 전압이 입력되는 제2 입력노드;
    상기 게이트 클럭 신호에 따라 스캔 신호를 생성하는 신호 생성 회로; 및
    상기 스캔 신호를 게이트 라인으로 출력하는 출력 노드를 포함하고,
    상기 게이트 클럭 신호는,
    제1 펄스와 상기 제1 펄스보다 나중에 오는 제2 펄스를 포함하는 다수의 펄스들을 포함하고,
    상기 제1 펄스의 펄스 폭과 상기 제2 펄스의 펄스 폭은 다른 게이트 구동회로.
  12. 제11항에 있어서,
    상기 각 게이트 클럭 신호에서,
    상기 제2 펄스의 펄스 폭은 상기 제1 펄스의 펄스 폭보다 작은 다른 게이트 구동회로.
  13. 다수의 데이터 라인과 다수의 게이트 라인이 배치되며, 상기 다수의 데이터 라인과 상기 다수의 게이트 라인에 의해 정의되는 다수의 서브픽셀이 배열된 표시패널; 및
    서로 위상이 다른 둘 이상의 게이트 클럭 신호를 이용하여 스캔 신호를 생성하고, 상기 다수의 게이트 라인으로 스캔 신호를 공급하는 게이트 구동회로를 포함하고,
    상기 게이트 구동회로는,
    서브픽셀 라인에 해당하는 수평 라인 별로 펄스 폭이 다른 스캔 신호를 공급하는 표시장치.
  14. 제13항에 있어서,
    상기 게이트 구동회로는,
    상기 표시패널에 구동전압이 공급되는 구동전압 공급위치로부터 더 멀리 있는 수평 라인에 배치된 게이트 라인으로 더 작은 펄스 폭을 갖는 스캔 신호를 공급하는 표시장치.
KR1020160183938A 2016-12-30 2016-12-30 표시장치, 표시패널, 구동방법 및 게이트 구동회로 KR102575436B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160183938A KR102575436B1 (ko) 2016-12-30 2016-12-30 표시장치, 표시패널, 구동방법 및 게이트 구동회로
EP17205651.7A EP3343554B1 (en) 2016-12-30 2017-12-06 Display device, display panel, driving method, and gate driver circuit
US15/839,533 US10699655B2 (en) 2016-12-30 2017-12-12 Display device, display panel, driving method, and gate driver circuit
CN201711431329.3A CN108281115B (zh) 2016-12-30 2017-12-26 显示装置、显示面板、驱动方法和选通驱动器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160183938A KR102575436B1 (ko) 2016-12-30 2016-12-30 표시장치, 표시패널, 구동방법 및 게이트 구동회로

Publications (2)

Publication Number Publication Date
KR20180079560A true KR20180079560A (ko) 2018-07-11
KR102575436B1 KR102575436B1 (ko) 2023-09-06

Family

ID=60582518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160183938A KR102575436B1 (ko) 2016-12-30 2016-12-30 표시장치, 표시패널, 구동방법 및 게이트 구동회로

Country Status (4)

Country Link
US (1) US10699655B2 (ko)
EP (1) EP3343554B1 (ko)
KR (1) KR102575436B1 (ko)
CN (1) CN108281115B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869400B2 (en) 2021-04-30 2024-01-09 Samsung Display Co., Ltd. Display apparatus and method of driving the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447441B (zh) * 2018-05-10 2019-10-11 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
KR20220062844A (ko) * 2020-11-09 2022-05-17 엘지디스플레이 주식회사 표시장치
CN114093298B (zh) * 2021-11-24 2024-04-05 武汉京东方光电科技有限公司 显示设备的配置方法、装置、存储介质及电子设备
CN115620667B (zh) * 2022-12-19 2023-03-10 惠科股份有限公司 显示装置和显示方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050047674A (ko) * 2003-11-18 2005-05-23 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
KR20080048716A (ko) * 2006-11-29 2008-06-03 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR20080063404A (ko) * 2005-11-29 2008-07-03 쿄세라 코포레이션 화상 표시 장치
KR20110054767A (ko) * 2009-11-18 2011-05-25 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시장치
KR20160049940A (ko) * 2014-10-28 2016-05-10 삼성디스플레이 주식회사 전원 전압 강하를 보상하는 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477986B1 (ko) * 2002-04-12 2005-03-23 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 이의 구동방법
KR100814854B1 (ko) * 2006-11-09 2008-03-20 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 구동방법
KR100899157B1 (ko) * 2007-06-25 2009-05-27 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
JP2009104013A (ja) * 2007-10-25 2009-05-14 Sony Corp 表示装置、表示装置の駆動方法および電子機器
KR101396004B1 (ko) * 2011-08-17 2014-05-16 엘지디스플레이 주식회사 유기발광다이오드 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050047674A (ko) * 2003-11-18 2005-05-23 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
KR20080063404A (ko) * 2005-11-29 2008-07-03 쿄세라 코포레이션 화상 표시 장치
KR20080048716A (ko) * 2006-11-29 2008-06-03 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR20110054767A (ko) * 2009-11-18 2011-05-25 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시장치
KR20160049940A (ko) * 2014-10-28 2016-05-10 삼성디스플레이 주식회사 전원 전압 강하를 보상하는 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869400B2 (en) 2021-04-30 2024-01-09 Samsung Display Co., Ltd. Display apparatus and method of driving the same

Also Published As

Publication number Publication date
CN108281115A (zh) 2018-07-13
KR102575436B1 (ko) 2023-09-06
CN108281115B (zh) 2021-02-19
US20180190224A1 (en) 2018-07-05
US10699655B2 (en) 2020-06-30
EP3343554A1 (en) 2018-07-04
EP3343554B1 (en) 2023-08-02

Similar Documents

Publication Publication Date Title
US10366651B2 (en) Organic light-emitting display device and driving method thereof
KR20170080993A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102544046B1 (ko) 유기발광표시패널, 유기발광표시장치, 그 영상 구동 방법 및 센싱 방법
KR102575436B1 (ko) 표시장치, 표시패널, 구동방법 및 게이트 구동회로
KR20070114646A (ko) 화상표시장치
KR20100090137A (ko) 표시 장치및 그 구동 방법
KR20170081034A (ko) 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치
KR20210080036A (ko) 표시장치, 구동회로, 및 구동방법
US20200168164A1 (en) Display Panel and Display Device
KR20170036569A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR20170064179A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR20160078867A (ko) 유기발광표시패널 및 유기발광표시장치
CN111341788B (zh) 薄膜晶体管及显示面板
KR20170064168A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동 방법
KR102526241B1 (ko) 컨트롤러, 유기발광표시장치 및 그 구동방법
KR20160055324A (ko) 유기발광표시장치 및 유기발광표시패널
US11443670B2 (en) Display device, controller, driving circuit, and driving method capable of improving motion picture response time
KR20180024376A (ko) 유기발광표시장치
KR20130044567A (ko) 유기발광 표시장치
KR20230033832A (ko) 표시장치 및 타이밍 컨트롤러
KR102523251B1 (ko) 유기발광표시장치 및 그 구동방법
KR20170081048A (ko) 유기발광표시장치 및 유기발광표시장치의 구동 방법
KR102313655B1 (ko) 유기발광표시장치 및 유기발광표시패널
KR102563531B1 (ko) 컨트롤러, 유기발광표시장치 및 그 구동방법
KR20170050749A (ko) 유기발광표시장치 및 그 보상 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant