KR20180078928A - Liquid crystal display device and method of driving the same - Google Patents
Liquid crystal display device and method of driving the same Download PDFInfo
- Publication number
- KR20180078928A KR20180078928A KR1020160184202A KR20160184202A KR20180078928A KR 20180078928 A KR20180078928 A KR 20180078928A KR 1020160184202 A KR1020160184202 A KR 1020160184202A KR 20160184202 A KR20160184202 A KR 20160184202A KR 20180078928 A KR20180078928 A KR 20180078928A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- gate
- liquid crystal
- driving
- gate voltage
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 7
- 101100102598 Mus musculus Vgll2 gene Proteins 0.000 description 9
- 102100023477 Transcription cofactor vestigial-like protein 2 Human genes 0.000 description 9
- 102100023478 Transcription cofactor vestigial-like protein 1 Human genes 0.000 description 8
- 101710176146 Transcription cofactor vestigial-like protein 1 Proteins 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2230/00—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는, 저주파 구동에 의한 스위칭트랜지스터의 문턱전압의 네거티브 쉬프트(negative shift) 현상을 개선할 수 있는 액정표시장치 및 그 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a driving method thereof that can improve a negative shift of a threshold voltage of a switching transistor due to low frequency driving.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD : liquid crystal display device), 플라즈마표시장치(PDP : plasma display panel), 유기발광소자(OLED : organic light emitting diode)표시장치와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.2. Description of the Related Art [0002] As an information society develops, there has been a growing demand for display devices for displaying images. Recently, liquid crystal display devices (LCDs), plasma display panels (PDPs) Various flat display devices such as organic light emitting diode (OLED) display devices have been utilized.
이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어 널리 사용되고 있다.Of these flat panel display devices, liquid crystal display devices are widely used because they have advantages of miniaturization, weight reduction, thinness, and low power driving.
일반적으로, 액정표시장치는 외부의 시스템으로부터 입력되는 60Hz의 구동주파수로 클럭을 인가받게 되고, 이 구동주파수에 따라 동작하게 된다.In general, a liquid crystal display device receives a clock at a driving frequency of 60 Hz input from an external system, and operates according to the driving frequency.
이와 같은 경우에, 동영상과 같이 영상의 변화가 큰 영상뿐만 아니라 정지 영상과 같이 영상의 변화가 크지 않은 영상에 대해서도 실질적으로 동일한 구동주파수로 표시장치가 동작하게 되므로, 전력 소모가 높아지게 된다. In such a case, the display device operates at substantially the same driving frequency even for an image having a large change in the image, such as a still image, as well as an image having a large change in the image, such as a moving image.
이를 개선하기 위해, 동영상을 표시하는 경우에는 60Hz의 정상 주파수로 구동하고, 정지영상을 표시하는 경우에는 정상 주파수 보다 낮은 저주파수로 표시장치를 구동하여 소비 전력을 절감하는 소위 배리어블리프레쉬레이트(Variable Refresh rate: VRR) 구동방식이 제안되었다. In order to improve this, a so-called Variable Refresh Rate (hereinafter, referred to as " Variable Refresh Rate ") is used to drive a display device at a low frequency lower than a normal frequency, rate: VRR) driving method has been proposed.
그런데, 표시장치를 저주파 모드로 장시간 구동하게 되면, 스위칭트랜지스터의 게이스-소스 전압(Vgs)은 대부분의 시간 동안 네거티브 바이어스(negative bias) 상태가 되며, 이에 따라 스위칭트랜지스터의 문턱전압(Vth)이 네거티브 쉬프트되어 크로스토크(cross-talk)와 같은 화질 열화가 유발된다. 더욱이, 산화물반도체를 사용한 스위칭트랜지스터는 게이스-소스 전압(Vgs)의 네거티브 바이어스에 더욱 취약하다.However, when the display device is driven for a long time in the low-frequency mode, the gate-source voltage Vgs of the switching transistor is in a negative bias state for most of the time, so that the threshold voltage Vth of the switching transistor becomes negative The image quality is degraded such as cross-talk. Moreover, the switching transistor using the oxide semiconductor is more vulnerable to the negative bias of the gate-source voltage (Vgs).
이와 같은 종래의 문턱전압 네거티브 쉬프트와 이에 따른 화질 열화 현상에 대해 도 1 및 2를 참조할 수 있다. 도 1은 종래의 VRR 방식 액정표시장치에서 문턱전압의 네거티브 쉬프트 현상을 도시한 도면이고, 도 2는 종래의 문턱전압 네거티브 쉬프트에 의해 발생된 크로스토크를 도시한 도면이다.Referring to FIG. 1 and FIG. 2, the conventional threshold voltage negative shift and the deterioration of image quality can be referred to. FIG. 1 is a diagram showing a negative shift of a threshold voltage in a conventional VRR type liquid crystal display apparatus, and FIG. 2 is a diagram showing a cross talk generated by a conventional threshold voltage negative shift.
도 1을 참조하면, 저주파 구동에 의해 스위칭트랜지스터의 게이트-소스 전압(Vgs)이 장시간 네거티브 바이어스 상태를 갖게 됨에 따라 문턱전압(Vth)은 초기 상태에 비해 네거티브 쉬프트되어 드레인-소스 전류(Ids)가 변화하게 됨을 알 수 있다. 이에 따라, 도 2에 도시한 바와 같은 크로스토크가 유발되게 된다. Referring to FIG. 1, as the gate-source voltage Vgs of the switching transistor has a negative bias state for a long time due to the low-frequency driving, the threshold voltage Vth is negatively shifted as compared with the initial state so that the drain- It can be seen that it changes. As a result, the crosstalk as shown in Fig. 2 is caused.
본 발명은 저주파 구동에 의한 스위칭트랜지스터의 문턱전압의 네거티브 쉬프트(negative shift) 현상을 개선할 수 있는 방안을 제공하는 것에 과제가 있다.Disclosure of the Invention Problems to be solved by the Invention The present invention has a problem to provide a method for improving the negative shift of the threshold voltage of a switching transistor by low frequency driving.
전술한 바와 같은 과제를 달성하기 위해, 본 발명은 정상주파수나 이보다 낮은 저주파수로 구동되는 액정표시장치에 있어서, 스위칭트랜지스터를 구비한 화소와; 상기 화소에 데이터전압을 전달하는 데이터배선과; 상기 화소에 상기 정상주파수 구동시 제1게이트전압을 전달하고 상기 저주파수 구동시 제2게이트전압을 전달하는 게이트배선을 포함하고, 상기 제2게이트전압은 제1게이트전압 보다 펄스의 폭이 크고/크거나 전위가 높은 액정표시장치를 제공한다. According to an aspect of the present invention, there is provided a liquid crystal display device driven by a normal frequency or a lower frequency, comprising: a pixel having a switching transistor; A data line for transmitting a data voltage to the pixel; And a gate wiring for transferring a first gate voltage during the normal frequency driving to the pixel and transmitting a second gate voltage during the low frequency driving, wherein the second gate voltage has a pulse width larger than the first gate voltage and / Or a liquid crystal display device having a high potential.
여기서, 상기 제2게이트전압은 상기 제1게이트전압 보다 하이전압 및 로우전압이 높을 수 있다.Here, the second gate voltage may have a higher voltage and a lower voltage than the first gate voltage.
상기 스위칭트랜지스터는 산화물반도체를 포함할 수 있다.The switching transistor may include an oxide semiconductor.
상기 제2게이트전압은 제1게이트전압 보다 펄스의 폭이 2배 이상일 수 있다.The second gate voltage may be at least twice the width of the pulse than the first gate voltage.
다른 측면에서, 본 발명은 정상주파수나 이보다 낮은 저주파수로 구동되는 액정표시장치의 구동방법에 있어서, 스위칭트랜지스터를 구비한 화소에, 상기 정상주파수 구동시 제1게이트전압을 전달하고 상기 저주파수 구동시 제2게이트전압을 전달하는 단계와; 상기 화소에 데이터전압을 전달하는 단계를 포함하고, 상기 제2게이트전압은 제1게이트전압 보다 펄스의 폭이 크고/크거나 전위가 높은 액정표시장치 구동방법을 제공한다. According to another aspect of the present invention, there is provided a method of driving a liquid crystal display device driven at a normal frequency or a lower frequency, the method comprising: supplying a pixel having a switching transistor with a first gate voltage during the normal frequency driving, 2 gate voltage; And transmitting the data voltage to the pixel, wherein the second gate voltage has a pulse width greater than the first gate voltage and / or a higher potential than the first gate voltage.
상기 제2게이트전압은 상기 제1게이트전압 보다 하이전압 및 로우전압이 높을 수 있다.The second gate voltage may have a higher voltage and a lower voltage than the first gate voltage.
상기 스위칭트랜지스터는 산화물반도체를 포함할 수 있다.The switching transistor may include an oxide semiconductor.
상기 제2게이트전압은 제1게이트전압 보다 펄스의 폭이 2배 이상일 수 있다.The second gate voltage may be at least twice the width of the pulse than the first gate voltage.
본 발명에서는, VRR 방식의 액정표시장치를 구동함에 있어, 저주파 구동시 게이트전압의 펄스폭을 증가시키고/증가시키거나 전위를 상승시키게 된다. In driving the VRR type liquid crystal display device according to the present invention, the pulse width of the gate voltage is increased / increased or the potential is raised in the low frequency driving.
따라서, 저주파 구동시 스위칭트랜지스터의 게이트-소스 전압의 네거티브 바이어스 상태를 완화하여 문턱전압의 네거티브 쉬프트 현상을 효과적으로 개선할 수수 있게 되어 화질을 향상시킬 수 있다.Therefore, the negative bias state of the gate-source voltage of the switching transistor during the low-frequency driving can be relaxed, thereby effectively improving the negative shift of the threshold voltage, thereby improving the image quality.
도 1은 종래의 VRR 방식 액정표시장치에서 문턱전압의 네거티브 쉬프트 현상을 도시한 도면.
도 2는 종래의 문턱전압 네거티브 쉬프트에 의해 발생된 크로스토크를 도시한 도면.
도 3은 본 발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 블럭도.
도 4는 본 발명의 실시예에 따른 액정표시장치의 화소를 도시한 등가회도로.
도 5는 본 발명의 실시예에 따른 액정표시장치에서 정상주파 모드와 저주파 모 구동시 게이트전압과 화소전압을 개략적으로 도시한 도면.
도 6은 종래와 본 실시예에서 저주파 모드 구동시 게이트전압을 비교한 도면.
도 7은 종래와 본 발명의 실시예의 액정표시장치의 문턱전압 쉬프트 수준을 측정한 실험 결과를 도시한 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a view showing a negative shift phenomenon of a threshold voltage in a conventional VRR type liquid crystal display. Fig.
Fig. 2 is a diagram showing crosstalk generated by a conventional threshold voltage negative shift; Fig.
3 is a block diagram schematically illustrating a liquid crystal display device according to an embodiment of the present invention.
4 is an equivalent circuit diagram showing a pixel of a liquid crystal display device according to an embodiment of the present invention.
5 is a view schematically showing gate voltage and pixel voltage in a normal frequency mode and a low frequency mode driving in a liquid crystal display device according to an embodiment of the present invention.
6 is a diagram comparing gate voltages in low frequency mode driving in the conventional and the present embodiment.
7 is a graph showing an experiment result of measuring a threshold voltage shift level of a conventional liquid crystal display device according to an embodiment of the present invention.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.
도 3은 본 발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 블럭도이고, 도 4는 본 발명의 실시예에 따른 액정표시장치의 화소를 도시한 등가회도로이다.FIG. 3 is a block diagram schematically showing a liquid crystal display device according to an embodiment of the present invention, and FIG. 4 is an equivalent circuit diagram showing pixels of a liquid crystal display device according to an embodiment of the present invention.
도 3을 참조하면, 본 실시예에 따른 액정표시장치(100)는 다수의 화소들(P)이 매트릭스 형태로 배치된 표시패널(110)과 표시패널(110)을 구동하는 구동회로를 포함할 수 있다. 그리고, 표시패널(110)을 구동하는 구동회로는, 데이터 구동회로(120)와, 게이트 구동회로(130)와, 타이밍 제어회로(140)를 포함할 수 있다.3, the
본 실시예의 액정표시장치(100)는 표시되는 영상에 따라 주파수가 변동되는 소위 VRR 방식의 액정표시장치(100)이다. The liquid
이와 관련하여, 동영상과 같이 영상의 변화가 큰 영상을 표시하는 경우에는, 외부시스템으로부터 입력된 구동주파수로서 예를 들어 60Hz의 정상주파수에 따라 정상주파 모드로 액정표시장치(100)가 구동된다.In this regard, when displaying an image having a large image change such as a moving image, the liquid
그리고, 정지 영상과 같이 영상의 변화가 크지 않은 영상을 표시하는 경우에는, 정상주파수 보다 낮은 저주파수에 따라 저주파 모드로 액정표시장치(100)가 구동된다. 저주파 모드에서는 정상주파 모드에 비해 프레임의 수가 감소하여 데이터 기입 즉 리프레쉬 횟수가 감소되므로, 액정표시장치(100)의 소비전력이 절감될 수 있게 된다.In a case where an image such as a still image is displayed with a small change in image, the liquid
표시패널(110)에 대해 살펴보면, 표시패널(110)에는 화소들(P)을 구동하기 위한 구동신호를 전달하는 각종 배선들이 형성된다.Referring to the
이와 관련하여 예를 들면, 데이터전압을 전달하는 다수의 데이터배선(DL)이 각 열라인 방향을 따라 연장되어 해당 열라인의 화소(P)에 연결될 수 있다. In this regard, for example, a plurality of data lines DL carrying data voltages may extend along each of the row lines and be connected to the pixels P of the corresponding column lines.
그리고, 게이트전압을 전달하는 다수의 게이트배선(GL)이 각 행라인 방향을 따라 연장되어 해당 행라인의 화소(P)에 연결될 수 있다.A plurality of gate lines GL for transferring a gate voltage may extend along each row line direction and may be connected to the pixels P of the corresponding row line.
타이밍 제어회로(140)는 데이터 구동회로(120) 및 게이트 구동회로(130)의 구동 타이밍을 제어하게 된다. The
이와 관련하여, 타이밍 제어회로(140)는 외부시스템으로부터 입력되는 디지털 데이터(RGB)를 표시패널(110)의 해상도에 맞게 재정렬하여 데이터 구동회로(120)에 공급할 수 있다. 그리고, 타이밍 제어회로(140)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭신호(CLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동회로(120)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DCS)와, 게이트 구동회로(130)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GCS)를 발생시킬 수 있다.In this regard, the
데이터 구동회로(120)는 데이터배선(DL)을 구동하게 된다. 이와 관련하여, 데이터 구동회로(120)는 데이터 제어신호(DCS)를 기반으로 입력된 디지털 데이터(RGB)를 아날로그 데이터전압으로 변환하여 해당 데이터배선(DL)에 공급할 수 있다. The
게이트 구동회로(130)는 게이트배선(GL)을 구동하게 된다. 이와 관련하여, 게이트 구동회로(130)는 게이트 제어신호(GCS)를 기반으로 게이트전압을 발생시켜 이를 라인 순차 방식으로 게이트배선(GL)에 공급할 수 있다.The
이하, 도 4를 함께 참조하여 표시패널(110)에 구성된 화소(P)의 구조를 설명한다. Hereinafter, the structure of the pixel P constituted on the
도 4를 참조하면, 본 실시예의 화소(P)는 스위칭소자로 기능하는 스위칭트랜지스터(T)와, 화소(P)를 구동하는 구동소자로 기능하는 액정캐패시터(Clc)와 스토리지캐패시터(Cst)를 포함하여 구성될 수 있다.4, the pixel P of the present embodiment includes a switching transistor T serving as a switching element, a liquid crystal capacitor Clc serving as a driving element for driving the pixel P, and a storage capacitor Cst And the like.
스위칭트랜지스터(T)는 대응되는 게이트배선 및 데이터배선(GL,DL)과 연결되어 게이트전압과 데이터전압을 인가받게 된다. 이와 같은 스위칭트랜지스터(T)의 게이트는 게이트배선(GL)에 연결되고, 드레인은 데이터배선(DL)에 연결되며, 소스는 액정캐패시터(Clc)에 연결된다. 여기서, 스위칭트랜지스터(T)는 이동도나 오프 전류 특성이 우수한 산화물반도체를 사용하여 구성될 수 있는데, 이에 한정되지는 않는다.The switching transistor T is connected to a corresponding gate line and data lines GL and DL, and receives a gate voltage and a data voltage. The gate of the switching transistor T is connected to the gate line GL, the drain is connected to the data line DL, and the source is connected to the liquid crystal capacitor Clc. Here, the switching transistor T may be formed using an oxide semiconductor having excellent mobility and off current characteristics, but the present invention is not limited thereto.
액정캐패시터(Clc)는 서로 대향하는 화소전극과 공통전극 그리고 이들 전극 사이에 충진된 액정층으로 구성될 수 있다. 화소전극은 스위칭트랜지스터(T)의 소스에 연결되어 데이터전압을 인가받게 되며, 공통전극은 공통배선을 통해 공통전압을 인가받게 된다. 데이터전압과 공통전압의 전압차에 의해 화소전극과 공통전극 사이에 전계가 발생되어 액정분자의 배열을 변화시킴으로써 화상을 표시할 수 있다.The liquid crystal capacitor Clc may be composed of a pixel electrode and a common electrode facing each other, and a liquid crystal layer filled between these electrodes. The pixel electrode is connected to the source of the switching transistor T to receive the data voltage, and the common electrode receives a common voltage through the common wiring. An electric field is generated between the pixel electrode and the common electrode due to the voltage difference between the data voltage and the common voltage to change the arrangement of the liquid crystal molecules so that an image can be displayed.
스토리지캐패시터(Cst)는 액정캐패시터(Clc)에 병렬로 연결되어, 화소전극에 인가된 데이터전압 즉 화소전압을 다음번 프레임까지 저장하게 된다.The storage capacitor Cst is connected in parallel to the liquid crystal capacitor Clc to store the data voltage applied to the pixel electrode, that is, the pixel voltage, until the next frame.
위와 같이 구성된 액정표시장치(100)에 있어, 본 실시예에서는 저주파 모드 구동시에 게이트전압을 변조하여 스위칭트랜지스터(T)의 문턱전압(Vth)의 네거티브 쉬트프 현상을 개선하게 되는데, 이에 대해 도 5 및 6을 함께 참조하여 보다 상세하게 설명한다.In the liquid
도 5는 본 발명의 실시예에 따른 액정표시장치에서 정상주파 모드와 저주파 모 구동시 게이트전압과 화소전압을 개략적으로 도시한 도면이고, 도 6은 종래와 본 실시예에서 저주파 모드 구동시 게이트전압을 비교한 도면이다.FIG. 5 is a schematic view illustrating a gate voltage and a pixel voltage in a normal frequency mode and a low frequency mode in a liquid crystal display according to an embodiment of the present invention. FIG. Fig.
본 실시예의 액정표시장치(100)는 표시되는 영상의 종류에 따라 정상주파 모드나 저주파 모드로 선택적으로 구동되는데, 이때 주파수 모드에 따라 게이트전압을 변조하게 된다.The
먼저, 정상주파 모드에서는 해당 정상주파수(f1) 즉 제1주파수(f1)에 따라 구동되므로 1초에 제1주파수인 f1개의 제1프레임들(F1)이 설정되고 제1프레임(F1)은 1/f1 시간(즉, 주기)을 갖게 되며, 제1프레임(F1) 마다 화소(P)에는 데이터 기입 동작이 수행된다. First, in the normal frequency mode, f1 first frames F1, which are the first frequency, are set in one second because the first frequency f1 is driven according to the normal frequency f1, and the first frame F1 is set to 1 / f1 time (i.e., period), and a data write operation is performed on the pixel P every first frame F1.
이와 같은 정상주파 모드에서, 제1프레임(F1) 마다 각 게이트배선(GL)에는 턴온전압인 하이전압(Vgh1)과 턴오프전압인 로우전압(Vgl1)으로 구성된 게이트전압(Vg1)이 인가된다. 이때, 설명의 편의를 위해, 정상주파 모드에서의 게이트전압(Vg1)은 제1게이트전압(Vg1)이라 하고 이의 하이전압(Vgh1)과 로우전압(Vgl1)은 각각 제1하이전압(Vgh1)과 제1로우전압(Vgl1)이라 한다.In such a normal frequency mode, a gate voltage Vg1 composed of a high voltage (Vgh1) which is a turn-on voltage and a low voltage (Vgl1) which is a turn-off voltage is applied to each gate wiring GL for the first frame F1. For convenience of explanation, the gate voltage Vg1 in the normal frequency mode is the first gate voltage Vg1 and the high voltage Vgh1 and the low voltage Vgl1 thereof are the first high voltage Vgh1, And is referred to as a first low voltage (Vgl1).
제1하이전압(Vgh1) 상태의 제1게이트전압(Vg1)의 펄스인 제1펄스(VP1)는, 이의 제1펄스폭(w1)으로서 해당 화소(P)의 수평주기인 제1기입구간(tw1) 동안 해당 행라인의 게이트배선(GL)에 인가된다. 이에 응답하여 스위칭트랜지스터(T)는 턴온되며, 이 턴온 상태에서 데이터배선(DL)을 통해 제공된 데이터전압이 화소(P) 내부로 전달되어 화소전압(Vp)으로 기입되어 저장된다.The first pulse VP1 which is a pulse of the first gate voltage Vg1 in the first high voltage Vgh1 state is a first pulse width w1 of the first writing period tw1) to the gate line GL of the corresponding row line. In response to this, the switching transistor T is turned on. In this turned-on state, the data voltage supplied through the data line DL is transferred into the pixel P and written into and stored in the pixel voltage Vp.
제1기입기간(tw1) 경과 후 제1프레임(F1)의 나머지 구간인 제1홀딩구간(th1) 동안 게이트배선(GL)에는 제1로우전압(Vgl1) 상태의 제1게이트전압(Vg1)이 인가된다.The first gate voltage Vg1 in the first row voltage Vgl1 state is applied to the gate line GL during the first holding period th1 during the remaining period of the first frame F1 after the first writing period tw1 has elapsed .
이와 같은 정상주파 모드에서, 제1프레임(F1)의 제1기입기간(tw1) 동안에는 제1펄스폭(w1)의 제1펄스(VP1)가 인가되는데, 이 기간(tw1) 동안에 인가되는 제1게이트전압(Vg1)은 제1하이전압(Vgh1)으로서 이는 화소(P)에 기입되는 데이터전압 즉 화소전압(Vp) 보다 크다. 따라서, 제1기입기간(tw1) 동안 스위칭트랜지스터(T)의 게이트-소스 전압(Vgs_w1)은 파지티브 바이어스(positive bias) 상태가 된다.In this normal frequency mode, the first pulse VP1 of the first pulse width w1 is applied during the first writing period tw1 of the first frame F1, and the first pulse VP1 of the first pulse width w1 is applied during the first writing period tw1 of the first frame F1. The gate voltage Vg1 is the first high voltage Vgh1 which is larger than the data voltage written to the pixel P, that is, the pixel voltage Vp. Therefore, the gate-source voltage Vgs_w1 of the switching transistor T becomes a positive bias state during the first writing period tw1.
그리고, 제1프레임(F1)의 제1홀딩기간(th1) 동안에는 제1로우전압(Vgl1)이 인가되는데, 제1로우전압(Vgl1)은 제1홀딩기간(th1) 동안 화소(P)에 저장된 화소전압(Vp) 보다 작다. 따라서, 제1홀딩기간(th1) 동안 스위칭트랜지스터(T)의 게이트-소스 전압(Vgs_h1)은 네거티브 바이어스(positive bias) 상태가 된다.During the first holding period th1 of the first frame F1, the first row voltage Vgl1 is applied, and the first row voltage Vgl1 is stored in the pixel P during the first holding period th1. Is smaller than the pixel voltage Vp. Therefore, the gate-source voltage Vgs_h1 of the switching transistor T becomes a positive bias state during the first holding period th1.
이처럼, 정상주파 모드에서는, 스위칭트랜지스터(T)의 게이트-소스 전압은 파지티브 바이어스 상태와 네거티브 바이어스 상태가 짧은 주기인 제1프레임(F1)을 단위로 하여 교대하게 되므로, 네거티브 바이어스 상태는 단시간인 제1홀딩구간(th1) 동안 유지된다. In this way, in the normal frequency mode, the gate-source voltage of the switching transistor T alternates between the first frame F1, which is a short period of the positive bias state and the negative bias state, so that the negative bias state is short And is held for the first holding period (th1).
따라서, 정상주파 모드로 구동되는 경우에는, 스위칭트랜지스터(T1)의 네거티브 바이어스 상태는 단시간 유지된 후 해소되는바, 네거티브 바이어스 상태로 인한 스위칭트랜지스터(T)의 문턱전압(Vth)의 네거티브 쉬프트 현상은 실질적으로 발생하지 않게 된다.Accordingly, in the case of driving in the normal frequency mode, since the negative bias state of the switching transistor Tl is maintained after a short time, the negative shift state of the threshold voltage Vth of the switching transistor T due to the negative bias state Substantially no occurrence occurs.
다음으로, 저주파 모드에서는 해당 저주파수(f2) 즉 제2주파수(f2)에 따라 구동되므로 1초에 제2주파수인 f2개의 제2프레임들(F2)이 설정되고 제2프레임(F2)은 1/f2 시간(즉, 주기)을 갖게 되며, 제2프레임(F2) 마다 화소(P)에는 데이터 기입 동작이 수행된다. 이와 같이, 저주파 모드에서는 정상주파수(f1) 보다 작은 저주파수(f2)로 동작하게 되므로, 정상주파 모드에 비해 프레임 개수는 작고 주기는 증가하게 된다.Next, in the low frequency mode, f2 second frames F2, which are the second frequency, are set in one second because the low frequency mode is driven according to the low frequency f2, i.e., the second frequency f2, and the second frame F2 is set to 1 / f2 time (i.e., period), and a data write operation is performed on the pixel P every second frame F2. As described above, in the low frequency mode, the operation is performed with the low frequency f2 which is smaller than the normal frequency f1, so that the number of frames is smaller and the cycle is increased as compared with the normal frequency mode.
이와 같은 저주파 모드에서, 제2프레임(F2) 마다 각 게이트배선(GL)에는 하이전압(Vgh2)과 로우전압(Vgl2)으로 구성된 게이트전압(Vg2)이 인가된다. 이때, 설명의 편의를 위해, 저주파 모드에서의 게이트전압(Vg2)은 제2게이트전압(Vg2)이라 하고 이의 하이전압(Vgh2)과 로우전압(Vgl2)은 각각 제2하이전압(Vgh2)과 제2로우전압(Vgl2)이라 한다.In this low-frequency mode, the gate voltage Vg2 composed of the high voltage (Vgh2) and the low voltage (Vgl2) is applied to each gate line GL for the second frame F2. The gate voltage Vg2 in the low frequency mode is referred to as a second gate voltage Vg2 and the high voltage Vgh2 and the low voltage Vgl2 thereof are connected to the second high voltage Vgh2, 2 < / RTI > voltage (Vgl2).
제2하이전압(Vgh2) 상태의 제2게이트전압(Vg2) 즉 제2펄스(VP2)는, 이의 제2펄스폭(w2)으로서 해당 화소(P)의 수평주기인 제2기입구간(tw2) 동안 해당 행라인의 게이트배선(GL)에 인가된다. 이에 응답하여 스위칭트랜지스터(T)는 턴온되며, 이 턴온 상태에서 데이터배선(DL)을 통해 제공된 데이터전압이 화소(P) 내부로 전달되어 화소전압(Vp)으로 기입되어 저장된다.The second gate voltage Vg2 or the second pulse VP2 in the second high voltage Vgh2 state is applied to the second writing period tw2 which is the horizontal period of the pixel P as the second pulse width w2 thereof, To the gate line GL of the corresponding row line. In response to this, the switching transistor T is turned on. In this turned-on state, the data voltage supplied through the data line DL is transferred into the pixel P and written into and stored in the pixel voltage Vp.
제2기입기간(tw2) 경과 후 제2프레임(F2)의 나머지 구간인 제2홀딩구간(th2) 동안 게이트배선(GL)에는 제2로우전압(Vgl2) 상태의 제2게이트전압(Vg2)이 인가된다.The second gate voltage Vg2 in the second row voltage Vgl2 state is applied to the gate line GL during the second holding period th2 which is the remaining period of the second frame F2 after the lapse of the second writing period tw2 .
이와 같은 저주파 모드에서, 제2프레임(F2)의 제2기입기간(tw2) 동안에는 제2펄스폭(w2)을 갖는 제2펄스(VP2)가 인가되는데, 이 기간(tw2) 동안에 인가되는 제2게이트전압(Vg2)은 제2하이전압(Vgh2)으로서 이는 화소(P)에 기입되는 데이터전압 즉 화소전압(Vp) 보다 크다. 따라서, 제2기입기간(tw2) 동안 스위칭트랜지스터(T)의 게이트-소스 전압(Vgs_w2)은 파지티브 바이어스(positive bias) 상태가 된다.In this low-frequency mode, the second pulse VP2 having the second pulse width w2 is applied during the second writing period tw2 of the second frame F2, and the second pulse VP2 having the second pulse width w2 is applied during the second writing period tw2 of the second frame F2. The gate voltage Vg2 is the second high voltage Vgh2, which is larger than the data voltage, that is, the pixel voltage Vp, written in the pixel P. Therefore, the gate-source voltage Vgs_w2 of the switching transistor T becomes a positive bias state during the second writing period tw2.
그리고, 제2프레임(F2)의 제2홀딩기간(th2) 동안에는 제2로우전압(Vgl2)이 인가되는데, 제2로우전압(Vgl2)은 제2홀딩기간(th2) 동안 화소(P)에 저장된 화소전압(Vp) 보다 작다. 따라서, 제2홀딩기간(th2) 동안 스위칭트랜지스터(T)의 게이트-소스 전압(Vgs_h2)은 네거티브 바이어스(positive bias) 상태가 된다.The second row voltage Vgl2 is applied during the second holding period th2 of the second frame F2 while the second row voltage Vgl2 is stored in the pixel P during the second holding period th2. Is smaller than the pixel voltage Vp. Thus, during the second holding period th2, the gate-source voltage Vgs_h2 of the switching transistor T becomes a negative bias state.
이처럼, 저주파 모드에서는, 스위칭트랜지스터(T)의 게이트-로우 전압은 파지티브 바이어스 상태와 네거티브 바이어스 상태가 매우 긴 주기인 제2프레임(F2)을 단위로 하여 교대하게 되므로, 네거티브 바이어스 상태는 장시간인 제2홀딩구간(th2) 동안 유지된다. 즉, 제2프레임(F2)은 제1프레임(F1)에 비해 그 주기가 길고 더욱이 제2홀딩구간(th2)은 실질적으로 제2프레임(F2) 대부분의 시간을 차지하게 된다.In this way, in the low-frequency mode, the gate-low voltage of the switching transistor T alternates in units of the second frame F2, which is a very long period between the positive bias state and the negative bias state, so that the negative bias state is maintained for a long time And is held for the second holding period th2. That is, the period of the second frame F2 is longer than that of the first frame F1, and the second holding period th2 substantially occupies most of the time of the second frame F2.
이러한바, 저주파 모드에서는 정상주파 모드에 비해, 스위칭트랜지스터(T)의 네거티브 바이어스 상태가 차지하는 시간이 급격하게 증가하게 된다.In this case, in the low-frequency mode, the time required for the negative bias state of the switching transistor T to occupy sharply increases as compared with the normal frequency mode.
따라서, 저주파 모드로 구동함에 있어, 종래와 같이 정상주파 모드의 게이트전압과 동일한 특성의 게이트전압을 저주파 모드에 적용하게 되면, 네거티브 바이어스 상태에 의한 문턱전압(Vth)의 네거티브 쉬프트 현상이 강하게 발생된다.Therefore, when a gate voltage having the same characteristics as the gate voltage of the normal frequency mode is applied to the low-frequency mode in driving in the low-frequency mode, a negative shift phenomenon of the threshold voltage (Vth) due to the negative bias state is strongly generated .
이를 개선하기 위해, 본 실시예에 따르면, 저주파 모드로 구동시에 종래와 달리 정상주파 모드의 게이트전압과 다른 특성의 게이트전압(Vg2)을 적용함으로써, 종래의 네거티브 바이어스 상태에 의한 문턱전압(Vth)의 네거티브 쉬프트 현상을 개선할 수 있게 된다.In order to improve this, according to the present embodiment, the threshold voltage Vth due to the conventional negative bias state can be obtained by applying the gate voltage Vg2 having a characteristic different from the gate voltage of the normal frequency mode, It is possible to improve the negative shift phenomenon.
이에 대해 도 6을 참조하여 살펴보면, 종래에는 점선으로 표시된 저주파 모드 구동시의 게이트전압(Vgp)은 실질적으로 정상주파 모드 구동시와 동일한 펄스폭과 전위를 갖게 되는데, 이때 도 5에 도시된 본 실시예의 정상주파 모드의 게이트전압(Vg1)은 종래의 정상주파 모드의 게이트전압과 동일하다고 한다.Referring to FIG. 6, the gate voltage Vgp at the time of low frequency mode driving indicated by a dotted line has a pulse width and a potential which are substantially the same as those in the normal frequency mode driving. In this case, It is assumed that the gate voltage Vg1 in the normal frequency mode is equal to the gate voltage in the normal frequency mode.
즉, 종래의 저주파 모드의 게이트전압(Vgp)의 펄스(VP)의 폭(VPp)과 하이전압 및 로우전압(Vghp,Vglp)은 정상주파 모드의 게이트전압(Vg1)의 펄스폭(VP1)과 하이전압 및 로우전압(Vgh1,Vgl1)과 동일하며, 종래의 저주파 모드에서의 홀딩구간(thp)은 제2프레임(F2)에서 해당 기입기간(twp)을 제외한 구간에 해당된다.That is, the width VPp, the high voltage and the low voltage Vghp and Vglp of the pulse VP of the gate voltage Vgp in the conventional low frequency mode are the same as the pulse width VP1 of the gate voltage Vg1 in the normal frequency mode And the holding period thp in the conventional low frequency mode corresponds to a period excluding the writing period twp in the second frame F2.
반면에, 본 실시예의 저주파 모드의 제2게이트전압(Vg2)은 정상주파 모드에 비해 펄스폭이 증가(즉, w2 > w1)하고/하거나 로우전압 및 하이전압의 전위(즉, 레벨)이 상승(즉, Vgh2 > Vgh1 및 Vgl2 > Vgl1)되도록 구성된다. 다시 말하면, 본 실시예의 저주파 모드의 제2게이트전압(Vg2)은 종래의 저주파 모드에 비해 펄스폭이 증가(즉, w2 > wp)하고/하거나 로우전압 및 하이전압의 전위가 상승(즉, Vgh2 > Vghp 및 Vgl2 > Vglp)되도록 구성된다.On the other hand, the second gate voltage Vg2 in the low frequency mode of the present embodiment is higher than the normal frequency mode in that the pulse width increases (i.e. w2 > w1) and / or the potential (I.e., Vgh2> Vgh1 and Vgl2> Vgl1). In other words, the second gate voltage Vg2 of the low-frequency mode of the present embodiment is higher than that of the conventional low-frequency mode and / or the potential of the low voltage and the high voltage rises (that is, Vgh2 > Vghp and Vgl2> Vglp).
이와 같이, 제2게이트전압(Vg2)의 펄스폭을 증가시키게 되면, 제2홀딩구간(th2)은 종래의 저주파 모드의 홀딩구간(thp)에 비해 감소된다 (즉, th2 < thp). 이로 인해, 홀딩구간에서 스위칭트랜지스터(T)가 네거티브 바이어스 상태를 갖는 시간이 감소될 수 있게 되므로, 결과적으로 스위칭트랜지스터(T)의 문턱전압(Vth)의 네거티브 쉬프트 현상은 완화될 수 있게 된다.Thus, when the pulse width of the second gate voltage Vg2 is increased, the second holding period th2 is reduced (i.e., th2 < thp) as compared with the holding period thp of the conventional low-frequency mode. As a result, the time during which the switching transistor T has a negative bias state in the holding period can be reduced, and as a result, the negative shift phenomenon of the threshold voltage Vth of the switching transistor T can be mitigated.
이때, 제2게이트전압(Vg2)의 펄스폭(w2)은 제1게이트전압(Vg1)의 펄스폭(w1) 보다 2배 이상으로 설정하는 것이 바람직한데, 이에 한정되지는 않는다.At this time, the pulse width w2 of the second gate voltage Vg2 is preferably set to be twice or more than the pulse width w1 of the first gate voltage Vg1, but is not limited thereto.
그리고, 제2게이트전압(Vg2)의 전위를 높은 레벨로 상승시켜 로우전압을 쉬프트하게 되면, 홀딩구간의 게이트-소스 전압은 종래에 비해 감소(즉, Vgs_h2 < Vgs_hp)되어 네거티브 바이어스 누적량이 감소되므로, 결과적으로 스위칭트랜지스터(T)의 문턱전압(Vth)의 네거티브 쉬프트 현상은 완화될 수 있게 된다.When the potential of the second gate voltage Vg2 is raised to a high level and the low voltage is shifted, the gate-source voltage of the holding period is reduced (i.e., Vgs_h2 <Vgs_hp) and the amount of negative bias accumulation is reduced , And as a result, the negative shift phenomenon of the threshold voltage (Vth) of the switching transistor (T) can be mitigated.
또한, 제2게이트전압(Vg2)의 전위를 높은 레벨로 상승시켜 하이전압을 쉬프트시키게 되면, 기입구간의 게이트-소스 전압은 종래에 비해 증가(즉, Vgs_w2 > Vgs_wp)되어 파지티브 바이어스 양이 증가하게 된다. 이처럼, 기입구간의 파지티브 바이어스 양이 증가하게 되면 이는 이전 홀딩구간의 네거티브 바이어스를 완화하는 작용을 하게 되므로, 결과적으로 스위칭트랜지스터(T)의 문턱전압(Vth)의 네거티브 쉬프트 현상은 완화될 수 있게 된다.In addition, when the potential of the second gate voltage Vg2 is raised to a high level to shift the high voltage, the gate-source voltage of the write period is increased (i.e., Vgs_w2> Vgs_wp) . As described above, when the amount of the positive bias in the write period is increased, the negative bias of the previous hold period is mitigated. As a result, the negative shift phenomenon of the threshold voltage Vth of the switching transistor T can be mitigated do.
따라서, 본 실시예에서와 같이 저주파 모드 구동시 게이트전압의 펄스폭 및/또는 전위를 변조함에 따라 네거티브 바이어스 상태를 완화할 수 있게 된다. 이에 따라, 스위칭트랜지스터(T)의 문턱전압(Vth)의 네거티브 쉬프트 현상을 효과적으로 개선하여 화질을 향상시킬 수 있게 된다.Therefore, the negative bias state can be alleviated by modulating the pulse width and / or the potential of the gate voltage in the low frequency mode driving as in the present embodiment. Accordingly, the negative shift of the threshold voltage (Vth) of the switching transistor (T) can be effectively improved and the image quality can be improved.
특히, 산화물반도체를 사용한 스위칭트랜지스터(T)의 경우에 네거티브 쉬프트 현상 개선 효과가 탁월하다.Particularly, in the case of the switching transistor T using an oxide semiconductor, the effect of improving the negative shift phenomenon is excellent.
이와 같은 본 발명의 문턱전압 쉬프트 개선과 관련하여 도 7을 참조할 수 있다. 도 7은 종래와 본 발명의 실시예의 액정표시장치의 문턱전압 쉬프트 수준을 측정한 실험 결과를 도시한 도면이다.Referring to FIG. 7, the threshold voltage shift improvement of the present invention will be described. FIG. 7 is a graph showing an experiment result of measuring a threshold voltage shift level of a conventional liquid crystal display device according to an embodiment of the present invention.
도 7을 참조하면, 종래의 경우에는 시간 경과에 따라 문턱전압 변동량(ΔVth)이 지속적으로 네거티브 쉬프트됨을 확인할 수 있다.Referring to FIG. 7, in the conventional case, it can be confirmed that the threshold voltage variation amount? Vth is continuously negatively shifted with time.
반면에, 본 발명의 실험예1-3의 경우에는, 시간 경과에 따라 문턱전압 변동량(ΔVth)이 매우 낮은 수준으로 포화됨을 확인할 수 있다.On the other hand, in the case of Experimental Examples 1-3 according to the present invention, it can be confirmed that the threshold voltage variation amount (? Vth) saturates to a very low level over time.
이와 같은 실험 결과를 볼 때, 본 발명의 실시예에 따라 저주파 모드 구동시 게이트전압을 변조하여 적용하게 되면, 스위칭트랜지스터의 네거티브 바이어스 상태를 완화함으로써 문턱전압의 네거티브 쉬프트를 효과적으로 개선할 수 있게 된다.According to the experimental results, when the gate voltage is modulated and applied in the low frequency mode driving according to the embodiment of the present invention, the negative bias state of the switching transistor is mitigated to effectively improve the negative shift of the threshold voltage.
전술한 바와 같이, 본 발명의 실시예에 따르면, VRR 방식의 액정표시장치를 구동함에 있어, 저주파 구동시 게이트전압의 펄스폭을 증가시키고/증가시키거나 전위를 상승시키게 된다. As described above, according to the embodiment of the present invention, when driving the VRR type liquid crystal display, the pulse width of the gate voltage is increased / increased or the potential is raised in the low frequency driving.
따라서, 저주파 구동시 스위칭트랜지스터의 게이트-소스 전압의 네거티브 바이어스 상태를 완화하여 문턱전압의 네거티브 쉬프트 현상을 효과적으로 개선할 수수 있게 되어 화질을 향상시킬 수 있다.Accordingly, the negative bias state of the gate-source voltage of the switching transistor during the low-frequency driving can be relaxed, thereby effectively improving the negative shift of the threshold voltage, thereby improving the image quality.
전술한 본 발명의 실시예는 본 발명의 일예로서, 본 발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본 발명의 변형을 포함한다.The embodiment of the present invention described above is an example of the present invention, and variations are possible within the spirit of the present invention. Accordingly, the invention includes modifications of the invention within the scope of the appended claims and equivalents thereof.
100: 액정표시장치
110: 표시패널
120: 데이터 구동회로
130: 게이트 구동회로
140: 타이밍 제어회로
P: 화소
T: 스위칭트랜지스터
Clc: 액정캐패시터
Cst: 스토리지캐패시터
GL,DL: 게이트배선, 데이터배선
Vp: 화소전압
Vg1,Vg2: 제1,2게이트전압
Vgh1,Vgh2: 제1,2하이전압
Vgl1,Vgl2: 제1,2로우전압
VP1,VP2: 제1,2펄스
w1,w2: 제1,2펄스폭
Vgs_w1,Vsg_w2: 제1,2기입기간의 게이트-소스 전압
Vgs_h1,Vsg_h2: 제1,2홀딩기간의 게이트-소스 전압
F1,F2: 제1,2프레임
tw1,tw2: 제1,2기입기간
th1,th2: 제1,2홀딩기간100: liquid crystal display device 110: display panel
120: data driving circuit 130: gate driving circuit
140: Timing control circuit
P: pixel
T: switching transistor
Clc: liquid crystal capacitor
Cst: Storage Capacitor
GL, DL: gate wiring, data wiring
Vp: pixel voltage
Vg1, Vg2: first and second gate voltages
Vgh1, Vgh2: first and second high voltages
Vgl1, Vgl2: first and second low voltages
VP1, VP2: 1st and 2nd pulses
w1, w2: 1st and 2nd pulse widths
Vgs_w1, Vsg_w2: the gate-source voltage of the first and second writing periods
Vgs_h1, Vsg_h2: the gate-source voltage of the first and second holding periods
F1, F2: 1st and 2nd frames
tw1, tw2: the first and second entry periods
th1, th2: first and second holding periods
Claims (8)
스위칭트랜지스터를 구비한 화소와;
상기 화소에 데이터전압을 전달하는 데이터배선과;
상기 화소에 상기 정상주파수 구동시 제1게이트전압을 전달하고 상기 저주파수 구동시 제2게이트전압을 전달하는 게이트배선을 포함하고,
상기 제2게이트전압은 제1게이트전압 보다 펄스의 폭이 크고/크거나 전위가 높은
액정표시장치.
In a liquid crystal display device driven at a normal frequency or a lower frequency lower than the normal frequency,
A pixel having a switching transistor;
A data line for transmitting a data voltage to the pixel;
And a gate wiring for transferring a first gate voltage during the normal frequency driving to the pixel and a second gate voltage during the low frequency driving,
Wherein the second gate voltage has a pulse width greater than the first gate voltage and /
Liquid crystal display device.
상기 제2게이트전압은 상기 제1게이트전압 보다 하이전압 및 로우전압이 높은
액정표시장치.
The method according to claim 1,
Wherein the second gate voltage is higher than the first gate voltage and higher than the first gate voltage
Liquid crystal display device.
상기 스위칭트랜지스터는 산화물반도체를 포함하는
액정표시장치.
The method according to claim 1,
Wherein the switching transistor comprises an oxide semiconductor
Liquid crystal display device.
상기 제2게이트전압은 제1게이트전압 보다 펄스의 폭이 2배 이상인
액정표시장치.
The method according to claim 1,
Wherein the second gate voltage has a pulse width that is twice or more the width of the first gate voltage
Liquid crystal display device.
스위칭트랜지스터를 구비한 화소에, 상기 정상주파수 구동시 제1게이트전압을 전달하고 상기 저주파수 구동시 제2게이트전압을 전달하는 단계와;
상기 화소에 데이터전압을 전달하는 단계를 포함하고,
상기 제2게이트전압은 제1게이트전압 보다 펄스의 폭이 크고/크거나 전위가 높은
액정표시장치 구동방법.
A method of driving a liquid crystal display device driven at a normal frequency or a lower frequency lower than the normal frequency,
Transferring a first gate voltage during the normal frequency driving and a second gate voltage during the low frequency driving to a pixel having a switching transistor;
And transferring a data voltage to the pixel,
Wherein the second gate voltage has a pulse width greater than the first gate voltage and /
A method of driving a liquid crystal display device.
상기 제2게이트전압은 상기 제1게이트전압 보다 하이전압 및 로우전압이 높은
액정표시장치 구동방법.
6. The method of claim 5,
Wherein the second gate voltage is higher than the first gate voltage and higher than the first gate voltage
A method of driving a liquid crystal display device.
상기 스위칭트랜지스터는 산화물반도체를 포함하는
액정표시장치 구동방법.
6. The method of claim 5,
Wherein the switching transistor comprises an oxide semiconductor
A method of driving a liquid crystal display device.
상기 제2게이트전압은 제1게이트전압 보다 펄스의 폭이 2배 이상인
액정표시장치 구동방법.6. The method of claim 5,
Wherein the second gate voltage has a pulse width that is twice or more the width of the first gate voltage
A method of driving a liquid crystal display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160184202A KR102629152B1 (en) | 2016-12-30 | 2016-12-30 | Liquid crystal display device and method of driving the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160184202A KR102629152B1 (en) | 2016-12-30 | 2016-12-30 | Liquid crystal display device and method of driving the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180078928A true KR20180078928A (en) | 2018-07-10 |
| KR102629152B1 KR102629152B1 (en) | 2024-01-24 |
Family
ID=62916154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160184202A KR102629152B1 (en) | 2016-12-30 | 2016-12-30 | Liquid crystal display device and method of driving the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102629152B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021025199A1 (en) * | 2019-08-06 | 2021-02-11 | 엘지전자 주식회사 | Display device and method for controlling same |
| US11663956B2 (en) | 2021-04-28 | 2023-05-30 | Samsung Display Co., Ltd. | Pixel, display device including the pixel, and method of driving the display device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140141363A (en) * | 2013-05-31 | 2014-12-10 | 삼성디스플레이 주식회사 | Liquid crystal display and driving method thereof |
| KR20160027558A (en) * | 2014-09-01 | 2016-03-10 | 삼성디스플레이 주식회사 | Display device |
| KR20160060332A (en) * | 2014-11-20 | 2016-05-30 | 엘지디스플레이 주식회사 | Liquid crystal display device and method of driving the same |
-
2016
- 2016-12-30 KR KR1020160184202A patent/KR102629152B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140141363A (en) * | 2013-05-31 | 2014-12-10 | 삼성디스플레이 주식회사 | Liquid crystal display and driving method thereof |
| KR20160027558A (en) * | 2014-09-01 | 2016-03-10 | 삼성디스플레이 주식회사 | Display device |
| KR20160060332A (en) * | 2014-11-20 | 2016-05-30 | 엘지디스플레이 주식회사 | Liquid crystal display device and method of driving the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021025199A1 (en) * | 2019-08-06 | 2021-02-11 | 엘지전자 주식회사 | Display device and method for controlling same |
| US11663956B2 (en) | 2021-04-28 | 2023-05-30 | Samsung Display Co., Ltd. | Pixel, display device including the pixel, and method of driving the display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102629152B1 (en) | 2024-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101679923B1 (en) | Display Panel having a Scan Driver and Method of Operating the Same | |
| KR102527847B1 (en) | Display apparatus | |
| JP5565098B2 (en) | Electro-optical device and electronic apparatus | |
| JP5248717B1 (en) | Display device and driving method thereof | |
| JP5655371B2 (en) | Electronic device and driving method thereof | |
| US9293103B2 (en) | Display device, and method for driving same | |
| US11011126B2 (en) | Display device and display controller | |
| JP2007279539A (en) | Driver circuit, and display device and its driving method | |
| US20150091883A1 (en) | Display device and driving method thereof | |
| KR101965258B1 (en) | Displaying apparatus and method for driving the same | |
| US20160093265A1 (en) | Display device | |
| US9934743B2 (en) | Drive device, drive method, display device and display method | |
| US20170069275A1 (en) | Display apparatus and a method of driving the same | |
| KR102125281B1 (en) | Display apparatus and method of driving thereof | |
| KR20230093624A (en) | Display apparatus and driving method thereof | |
| KR101773576B1 (en) | Liquid crystal display and driving method thereof | |
| US9412324B2 (en) | Drive device and display device | |
| KR102629152B1 (en) | Liquid crystal display device and method of driving the same | |
| US10796659B2 (en) | Display device and method for driving the same | |
| KR20100015282A (en) | Liquid crystal display | |
| WO2013024776A1 (en) | Display device and drive method for same | |
| JP5565097B2 (en) | Electro-optical device and electronic apparatus | |
| KR101746685B1 (en) | Liquid crystal display device and driving method thereof | |
| JP7269439B2 (en) | Display device and its driving method | |
| KR20150025104A (en) | Liquid Crystal Display and driving method the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |