KR20180071118A - Method of forming SiOCN layer and method of fabricatin electronic device using the same - Google Patents
Method of forming SiOCN layer and method of fabricatin electronic device using the same Download PDFInfo
- Publication number
- KR20180071118A KR20180071118A KR1020160173941A KR20160173941A KR20180071118A KR 20180071118 A KR20180071118 A KR 20180071118A KR 1020160173941 A KR1020160173941 A KR 1020160173941A KR 20160173941 A KR20160173941 A KR 20160173941A KR 20180071118 A KR20180071118 A KR 20180071118A
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- siocn film
- film
- forming
- pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 82
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 239000006117 anti-reflective coating Substances 0.000 claims abstract description 5
- 239000007789 gas Substances 0.000 claims description 42
- 238000005229 chemical vapour deposition Methods 0.000 claims description 28
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 claims description 28
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 20
- 238000010521 absorption reaction Methods 0.000 claims description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 239000012495 reaction gas Substances 0.000 claims description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 12
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 12
- 229910052799 carbon Inorganic materials 0.000 claims description 12
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910000077 silane Inorganic materials 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000001965 increasing effect Effects 0.000 claims description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 239000001272 nitrous oxide Substances 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 5
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 230000008033 biological extinction Effects 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 28
- 238000005530 etching Methods 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 110
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 238000004380 ashing Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
Abstract
Description
본 발명은 박막의 형성 방법 및 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 SiOCN막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법에 관한 것이다. The present invention relates to a method of forming a thin film and a method of manufacturing a semiconductor device, and more particularly, to a method of forming a SiOCN film and a method of manufacturing a semiconductor device using the method.
반도체 소자의 제조 방법에서 선폭이 미세화됨에 따라 기존처럼 두꺼운 두께의 포토레지스트막을 사용하게 되면, 높이/바닥 비율(aspect ratio)이 높아져서 패턴이 붕괴되는 문제점이 발생한다. 반면, 포토레지스트막의 두께를 낮추면 식각 공정에서 마스크로서의 역할을 충분히 못하게 되어 공정에서 요구하는 깊이만큼 깊은 패턴을 새겨 넣을 수 없게 된다. 또한, ArF용(193 nm) 포토레지스트막은 KrF용(248 nm) 포토레지스트막에 비해서 식각에 대한 내성이 약하다. 이러한 문제를 해결하기 위해, 포토레지스트막의 패턴을 전사(transfer)해 줄 수 있는 하드마스크(hardmask)라는 재료를 사용하고 있다. When a photoresist film having a large thickness is used as a conventional photoresist film according to the method for fabricating a semiconductor device, the aspect ratio of the photoresist film increases and the pattern is collapsed. On the other hand, if the thickness of the photoresist film is lowered, the mask can not sufficiently serve as a mask in the etching process, so that it is impossible to inscribe a pattern as deep as the depth required in the process. In addition, the ArF (193 nm) photoresist film is less resistant to etching than the KrF (248 nm) photoresist film. In order to solve this problem, a material called a hard mask capable of transferring a pattern of a photoresist film is used.
공정 마진을 확보하면서 하드마스크의 특성 인자를 독립적으로 제어할 수 있으며, 식각선택비를 개선시킬 수 있으며, 제조단가를 절감시킬 수 있는 하드마스크 공정의 개발이 더욱 요구되고 있다. It is desired to develop a hard mask process capable of independently controlling a characteristic parameter of a hard mask while improving a process margin, improving etching selectivity, and reducing manufacturing cost.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 공정 마진을 확보하면서 하드마스크의 특성 인자를 독립적으로 제어할 수 있으며, 식각선택비를 개선시킬 수 있으며, 제조단가를 절감시킬 수 있는 하드마스크막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.It is an object of the present invention to solve the various problems including the above-mentioned problems, and it is an object of the present invention to independently control a characteristic parameter of a hard mask while securing a process margin, to improve etching selectivity, And a method of manufacturing a semiconductor device using the same. However, these problems are exemplary and do not limit the scope of the present invention.
상기 과제를 해결하기 위한 본 발명의 일 관점에 따른 반도체 소자의 제조 방법을 제공한다. 상기 반도체 소자의 제조 방법은 하부구조물 상에 하드마스크막으로 SiOCN막을 형성하는 제 1 단계; 상기 SiOCN막 상에 반사방지막(BARC, Bottom anti-reflective coating)을 개재하지 않고 상기 SiOCN막과 직접 맞닿는 포토레지스트 패턴을 형성하는 제 2 단계; 상기 포토레지스 패턴의 형상을 상기 SiOCN막에 전사하여 SiOCN막 패턴을 형성하는 제 3 단계; 및 상기 SiOCN막 패턴의 형상을 상기 하부구조물에 전사하여 하부구조물 패턴을 형성하는 제 4 단계; 를 포함한다. A method of manufacturing a semiconductor device according to one aspect of the present invention for solving the above problems is provided. The method includes the steps of: forming a SiOCN film as a hard mask film on a lower structure; A second step of forming a photoresist pattern directly contacting the SiOCN film without interposing a BARC (Bottom Anti-reflective coating) on the SiOCN film; A third step of transferring the shape of the photoresist pattern to the SiOCN film to form a SiOCN film pattern; And a fourth step of transferring the shape of the SiOCN film pattern to the lower structure to form a lower structure pattern; .
상기 반도체 소자의 제조 방법에서, 상기 SiOCN막을 형성하는 단계는 플라즈마를 이용한 화학적 기상증착 공정으로 SiOCN막을 형성하는 단계를 포함하되, 상기 화학적 기상증착 공정의 반응가스 중에 탄소 소스로서 트리메틸실란(trimethylsilane)을 포함할 수 있다. In the method for fabricating a semiconductor device, the step of forming the SiOCN film includes forming a SiOCN film by a chemical vapor deposition process using a plasma, wherein trimethylsilane is used as a carbon source in the reaction gas of the chemical vapor deposition process .
상기 반도체 소자의 제조 방법에서, 상기 화학적 기상증착 공정에서 상기 트리메틸실란(trimethylsilane)의 유량은 상기 유량이 증가할수록 상기 SiOCN막의 굴절율(n, refractive index) 및 흡수율(k, extinction coefficient) 중 어느 하나는 증가하되 나머지 하나는 감소하는 범위에서 결정되고, 상기 플라즈마를 구현하기 위하여 인가되는 HF 파워는 상기 파워가 증가할수록 상기 SiOCN막의 굴절율(n) 및 흡수율(k) 중 어느 하나는 증가하되 나머지 하나는 감소하는 범위에서 결정될 수 있다. In the method of manufacturing a semiconductor device, the flow rate of the trimethylsilane in the chemical vapor deposition process may be any one of refractive index (n) and extinction coefficient (k) of the SiOCN film as the flow rate increases And one of the refractive index (n) and the absorption rate (k) of the SiOCN film increases as the power increases, while the other one decreases as the power increases. As shown in FIG.
상기 반도체 소자의 제조 방법에서, 상기 화학적 기상증착 공정의 반응가스는 실리콘 소스로서 실란(SiH4) 가스, 산소 소스로서 아산화질소(N2O) 가스 및 일산화질소(NO) 가스 중에서 선택된 적어도 하나의 가스, 질소 소스로서 암모니아(NH3) 가스 및 질소(N2) 가스 중에서 선택된 적어도 하나의 가스를 더 포함할 수 있다. In the method of manufacturing a semiconductor device, the reaction gas in the chemical vapor deposition process may be at least one selected from silane (SiH 4 ) gas as a silicon source, nitrous oxide (N 2 O) gas as an oxygen source, and nitrogen monoxide (NH 3 ) gas, and nitrogen (N 2 ) gas as a source of nitrogen, nitrogen, and nitrogen.
상기 반도체 소자의 제조 방법에서, 상기 하부구조물은 대상막; 및 상기 대상막 상에 배치된 ACL(Amorphous carbon layer) 또는 SOH(Spin-on Hardmask);를 포함할 수 있다. In the method for manufacturing a semiconductor device, the substructure may include a target film; And an amorphous carbon layer (ACL) or a spin-on hard mask (SOH) disposed on the target film.
상기 과제를 해결하기 위한 본 발명의 다른 관점에 따른 SiOCN막의 형성 방법을 제공한다. 상기 SiOCN막의 형성 방법은 플라즈마를 이용한 화학적 기상증착 공정으로 SiOCN막을 형성하는 방법으로서, 상기 화학적 기상증착 공정의 반응가스 중에 탄소 소스로서 트리메틸실란(trimethylsilane)을 포함하되, 상기 트리메틸실란(trimethylsilane)의 유량은 상기 유량이 증가할수록 상기 SiOCN막의 굴절율(n) 및 흡수율(k) 중 어느 하나는 증가하되 나머지 하나는 감소하는 범위에서 결정되고, 상기 플라즈마를 구현하기 위하여 인가되는 HF 파워는 상기 파워가 증가할수록 상기 SiOCN막의 굴절율(n) 및 흡수율(k) 중 어느 하나는 증가하되 나머지 하나는 감소하는 범위에서 결정되는 것을 특징으로 한다. According to another aspect of the present invention, there is provided a method for forming a SiOCN film. The method of forming the SiOCN film is a method of forming a SiOCN film by a chemical vapor deposition process using a plasma, wherein the reaction gas of the chemical vapor deposition process includes trimethylsilane as a carbon source, wherein the trimethylsilane has a flow rate of trimethylsilane Is determined in a range where one of the refractive index (n) and the absorption coefficient (k) of the SiOCN film increases as the flow rate increases and the other decreases, and the HF power applied to realize the plasma increases as the power increases The refractive index (n) and the absorptance (k) of the SiOCN film are determined in a range where the refractive index is increased and the other is decreased.
상기 SiOCN막의 형성 방법에서, 상기 화학적 기상증착 공정의 반응가스는 실리콘 소스로서 실란(SiH4) 가스, 산소 소스로서 아산화질소(N2O) 가스 및 일산화질소(NO) 가스 중에서 선택된 적어도 하나의 가스, 질소 소스로서 암모니아(NH3) 가스 및 질소(N2) 가스 중에서 선택된 적어도 하나의 가스를 더 포함할 수 있다. In the method for forming the SiOCN film, the reactive gas in the chemical vapor deposition process may be at least one gas selected from silane (SiH 4 ) gas as a silicon source, nitrous oxide (N 2 O) gas as an oxygen source, and nitrogen monoxide , Ammonia (NH 3 ) gas as a nitrogen source, and nitrogen (N 2 ) gas.
상기한 바와 같이 이루어진 본 발명의 일부 실시예들에 따르면, 공정 마진을 확보하면서 하드마스크의 특성 인자를 독립적으로 제어할 수 있으며, 식각선택비를 개선시킬 수 있으며, 제조단가를 절감시킬 수 있는 하드마스크막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법을 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to some embodiments of the present invention as described above, it is possible to independently control the characteristic factors of the hard mask while securing the process margin, improve the etch selectivity, and reduce the manufacturing cost A method of forming a mask film, and a method of manufacturing a semiconductor device using the same. Of course, the scope of the present invention is not limited by these effects.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 순차적으로 도해하는 도면이다.
도 2는 본 발명의 비교예에 따른 반도체 소자의 제조 방법을 순차적으로 도해하는 도면이다.
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법에서 SiOCN막의 형성 공정 조건에 따른 굴절율과 흡수율의 양상을 나타낸 그래프들이다.
도 4는 본 발명의 비교예에 따른 반도체 소자의 제조 방법에서 SiON막의 형성 공정 조건에 따른 굴절율과 흡수율의 양상을 나타낸 그래프들이다.
도 5는 본 발명의 또 다른 비교예에 따른 반도체 소자의 제조 방법에서 SiOCN막의 형성 공정 조건에 따른 굴절율과 흡수율의 양상을 나타낸 그래프들이다.
도 6a 및 도 6b는 표 1 및 표 2에 나타낸 실험예 중에서 표준(REF)인 실험예1, 탄소 소스로서 트리메틸실란(trimethylsilane, 3MS)의 유량을 변경한 실험예2 및 실험예3, 실리콘 소스로서 실란(SiH4) 가스의 유량을 변경한 실험예4, 플라즈마 형성을 위하여 인가하는 HF 파워를 변경한 실험예5에 따른 R.I. 값과 K 값의 양상을 나타낸 그래프 및 WER 값을 나타낸 그래프이다.
도 7a는 표 1 및 표 2에 나타낸 실험예 중에서 표준(REF)인 실험예1, 탄소 소스로서 트리메틸실란(trimethylsilane, 3MS)의 유량을 변경한 실험예2 및 실험예3에 따른 XPS 실험 결과를 나타낸 그래프이고, 도 7b는 표 1 및 표 2에 나타낸 실험예 중에서 표준(REF)인 실험예1, 실리콘 소스로서 실란(SiH4) 가스의 유량을 변경한 실험예4, 플라즈마 형성을 위하여 인가하는 HF 파워를 변경한 실험예5에 따른 XPS 실험 결과를 나타낸 그래프이다.
도 8은 SiOCN막을 증착한 후에 바로 다양한 종류의 플라즈마 후처리를 수행한 후의 막질 특성값을 비교한 그래프이다. 1 is a diagram sequentially illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.
2 is a diagram sequentially illustrating a method of manufacturing a semiconductor device according to a comparative example of the present invention.
FIG. 3 is a graph showing the refractive index and the absorption rate of the SiOCN film according to the process conditions in the method of manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 4 is a graph showing the refractive index and the absorptance according to the forming conditions of a SiON film in a method of manufacturing a semiconductor device according to a comparative example of the present invention.
FIG. 5 is a graph showing the refractive index and the absorption rate depending on a forming condition of a SiOCN film in a method of manufacturing a semiconductor device according to another comparative example of the present invention.
6A and 6B show the results of Experimental Example 1 which is a standard (REF) among the experimental examples shown in Tables 1 and 2, Experimental Example 2 and Experimental Example 3 in which the flow rate of trimethylsilane (3MS) (SiH 4 ) gas flow rate, and a graph showing the RI value and the K value according to Experimental Example 5 in which the HF power applied for plasma formation was changed.
7A is a graph showing the results of XPS experiments according to Experimental Example 1 which is a standard (REF) and Experimental Example 2 and Experimental Example 3 in which the flow rate of trimethylsilane (3MS) is changed as a carbon source among experimental examples shown in Tables 1 and 2 (REF) in Experimental Example 1 shown in Tables 1 and 2, Experimental Example 4 in which the flow rate of silane (SiH 4 ) gas is changed as a silicon source, And the HF power was changed.
FIG. 8 is a graph comparing film quality characteristics after various types of plasma post-treatment are performed immediately after the SiOCN film is deposited.
이하, 첨부된 도면을 참조하여 본 발명의 여러 실시예들을 예시적으로 설명하기로 한다.Hereinafter, various embodiments of the present invention will be described by way of example with reference to the accompanying drawings.
명세서 전체에 걸쳐서, 막, 영역 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 상기 다른 구성요소 "상에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 예를 들어, 기판 상에 SiCN 막을 형성한다고 언급할 때는 기판과 SiCN 막 사이에 기저막이 존재하는 경우를 포함할 수 있다. It is to be understood that throughout the specification, when an element such as a film, an area, or a substrate is referred to as being "on" another element, the element may directly "contact" It is to be understood that there may be other components intervening between the two. On the other hand, when an element is referred to as being "directly on" another element, it is understood that there are no other elements intervening therebetween. For example, when referring to forming a SiCN film on a substrate, it may include the case where a base film exists between the substrate and the SiCN film.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것일 수 있다. 동일한 부호는 동일한 요소를 지칭한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings schematically showing ideal embodiments of the present invention. In the figures, for example, variations in the shape shown may be expected, depending on manufacturing techniques and / or tolerances. Accordingly, the embodiments of the present invention should not be construed as limited to the particular shapes of the regions shown herein, but should include, for example, changes in shape resulting from manufacturing. Further, the thickness and the size of each layer in the drawings may be exaggerated for convenience and clarity of explanation. Like numbers refer to like elements.
본 발명에서 언급되는 기술적 사상은 반도체 소자 외에도 발광 소자, 디스플레이 소자, 인쇄회로기판 소자 등의 전자 소자로도 확대되어 적용될 수 있다. The technical idea referred to in the present invention can be applied to electronic devices such as light emitting devices, display devices, and printed circuit board devices in addition to semiconductor devices.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 순차적으로 도해하는 도면이다. 1 is a diagram sequentially illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.
도 1의 (a)를 참조하면, 하부구조물(10, 20) 상에 하드마스크막으로 SiOCN막(50)을 형성하는 제 1 단계; 및 상기 SiOCN막(50) 상에 반사방지막(BARC, Bottom anti-reflective coating)을 개재하지 않고 상기 SiOCN막(50)과 직접 맞닿는 포토레지스트 패턴(60)을 형성하는 제 2 단계; 를 수행한다. 1 (a), a first step of forming a SiOCN
상기 하부구조물(10, 20)은 대상막(10); 및 상기 대상막(10) 상에 배치된 ACL(Amorphous carbon layer, 20) 또는 SOH(Spin-on Hardmask, 20);를 포함한다. The lower structure (10, 20) comprises an object film (10); And an amorphous carbon layer (20) or a spin-on hard mask (20) disposed on the target film (10).
ACL은 비정질 탄소층으로 CVD 방식이나 스핀코팅 방식으로 형성될 수 있다. SOH는 미세 패턴 구현에 필요한 스핀 코팅공정을 통해 형성한 고품질의 막이다. SOH는 반도체 미세 패턴 구현을 위한 보조재료로, 갭(gap)을 채우고 평탄화를 강화하며 내에칭성을 강화해야 하는 특성을 만족한다. SOH는 반도체 패턴을 구현하는 과정에서 스핀 코팅 방식에 사용되는 소재로 반도체 회로 패턴 형성 시 기존의 CVD 방식이 아닌 스핀코팅 방식으로 막을 형성하는 미세 패턴 형성 재료로, 미세 선폭의 패턴 정확도를 구현한다.The ACL is an amorphous carbon layer and can be formed by a CVD method or a spin coating method. SOH is a high-quality film formed through a spin-coating process necessary for fine patterning. SOH is an auxiliary material for semiconductor fine pattern realization, it satisfies the property of filling the gap, enhancing the planarization and strengthening the etch resistance. SOH is a material used for spin coating in the process of implementing semiconductor patterns. It is a fine pattern forming material that forms a film by a spin coating method, not a conventional CVD method, when forming a semiconductor circuit pattern, and realizes the fine line width pattern accuracy.
SiOCN막(50)을 형성하는 단계는 플라즈마를 이용한 화학적 기상증착 공정으로 SiOCN막을 형성하는 단계를 포함한다. The step of forming the SiOCN
본 발명자는 상기 화학적 기상증착 공정의 반응가스 중에 탄소 소스로서 트리메틸실란(trimethylsilane)을 포함하는 경우, SiOCN막(50)의 굴절율(n) 및 흡수율(k)을 각각 독립적으로 제어할 수 있음을 확인하였다. 예를 들어, 상기 화학적 기상증착 공정에서 상기 트리메틸실란(trimethylsilane)의 유량은 상기 유량이 증가할수록 상기 SiOCN막(50)의 굴절율(n, refractive index) 및 흡수율(k, extinction coefficient) 중 어느 하나는 증가하되 나머지 하나는 감소하는 범위에서 결정되고, 상기 플라즈마를 구현하기 위하여 인가되는 HF 파워는 상기 파워가 증가할수록 상기 SiOCN막(50)의 굴절율(n) 및 흡수율(k) 중 어느 하나는 증가하되 나머지 하나는 감소하는 범위에서 결정될 수 있다. The present inventors have confirmed that the refractive index (n) and the absorption rate (k) of the
이러한 특징은 SiOCN막(50) 상에 반사방지막(BARC, Bottom anti-reflective coating)을 개재하지 않고 상기 SiOCN막(50)과 직접 맞닿는 포토레지스트 패턴(60)을 바로 형성한 후에 포토리소그래피 공정을 수행할 수 있다는 점으로 귀결될 수 있다. 하드마스크막으로 SiOCN막(50)을 형성한 후에, 반사방지막(BARC)을 형성하는 단계 없이, 바로 포토레지스트 패턴(60)을 형성한다는 것은 반사방지막 관련 공정을 생략하여 제조단가를 절감할 수 있다는 유리한 효과를 기대할 수 있다. This feature is achieved by directly forming a
도 1의 (b)를 참조하면, 포토레지스트 패턴(60)의 형상을 상기 SiOCN막(50)에 전사하여 SiOCN막 패턴(50a)을 형성하는 제 3 단계를 수행한다. 계속하여, SiOCN막 패턴(50a)의 형상을 ACL 또는 SOH(20)에 전사하여 ACL 패턴 또는 SOH 패턴(20a)을 형성한다. 전사 공정은 포토리소그래피 공정을 포함할 수 있다. ACL 또는 SOH(20)은 상기 하부구조물의 일부를 구성하며, ACL 패턴 또는 SOH 패턴(20a)은 상기 하부구조물 패턴의 일부를 구성한다. Referring to FIG. 1 (b), the third step of transferring the shape of the
도 1의 (c)를 참조하면, SiOCN막 패턴(50a)에 의존하는 ACL 패턴 또는 SOH 패턴(20a)의 형상을 대상막(10)에 전사하여 대상막 패턴(10a)을 형성한다. 대상막(10)은 상기 하부구조물의 일부를 구성하며, 대상막 패턴(10a)은 상기 하부구조물 패턴의 일부를 구성한다.Referring to FIG. 1C, the ACL pattern or the shape of the
도 1의 (d)를 참조하면, O2 애싱(ashing) 공정으로 ACL 패턴 또는 SOH 패턴(20a)을 제거하여 대상막 패턴(10a)을 구현할 수 있다. Referring to FIG. 1 (d), the ACL pattern or the
도 2는 본 발명의 비교예에 따른 반도체 소자의 제조 방법을 순차적으로 도해하는 도면이다. 2 is a diagram sequentially illustrating a method of manufacturing a semiconductor device according to a comparative example of the present invention.
도 2의 (a)를 참조하면, 하부구조물(10, 20) 상에 하드마스크막으로 SiON막(30)과 반사방지막(BARC, 40)을 순차적으로 형성한 후에, 반사방지막(40)과 직접 맞닿는 포토레지스트 패턴(60)을 형성한다. 포토레지스트 패턴(60) 아래층의 반사방지막(40)은 포토레지스트막을 패터닝하기 위해 조사되는 빛을 흡수함으로써 원하지 않는 반사 및 산란이 일어나 포토레지스트 패턴(60) 형상이 불량해지는 것을 방지하는 역할도 담당한다. Referring to FIG. 2A, a SiON
상기 하부구조물(10, 20)은 대상막(10); 및 상기 대상막(10) 상에 배치된 ACL 또는 SOH(20)을 포함할 수 있다. The lower structure (10, 20) comprises an object film (10); And an ACL or SOH (20) disposed on the target film (10).
도 2의 (b)를 참조하면, 포토레지스트 패턴(60)의 형상을 상기 하드마스크막인 SiON막(30)에 전사하여 SiON막 패턴(30a)을 형성하는 단계를 수행한다. 계속하여, SiON막 패턴(30a)의 형상을 ACL 또는 SOH(20)에 전사하여 ACL 패턴 또는 SOH 패턴(20a)을 형성한다. 전사 공정은 포토리소그래피 공정을 포함할 수 있다. Referring to FIG. 2 (b), the shape of the
도 2의 (c)를 참조하면, ACL 패턴 또는 SOH 패턴(20a)의 형상을 대상막(10)에 전사하여 대상막 패턴(10a)을 형성한다. 2 (c), the ACL pattern or the shape of the
도 2의 (d)를 참조하면, O2 애싱(ashing) 공정으로 ACL 패턴 또는 SOH 패턴(20a)을 제거하여 대상막 패턴(10a)을 구현할 수 있다.Referring to FIG. 2 (d), the ACL pattern or the
본 발명의 비교예에 따른 반도체 소자의 제조 방법에서는 반사방지막(40)을 형성하는 단계가 추가적으로 더 진행되므로 공정이 복잡하고 제조단가가 높아진다. 또한, 반사방지막(BARC, 40)을 증착할 경우 SOH(20)에서 아웃개싱(outgassing)이 발생하여 챔버가 오염되는 문제점이 발생한다. 한편, SOH 베이크 공정과 반사방지막(BARC, 40) 증착 공정 동안 SOH(20)의 수축으로 인한 선폭 제어가 어렵다는 단점이 존재한다. In the method for fabricating a semiconductor device according to the comparative example of the present invention, the step of forming the
이에 반하여, 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법에 따르면, 하드마스크막으로 SiOCN막(50)을 형성한 후에, 반사방지막(BARC)을 형성하는 단계 없이, 바로 포토레지스트 패턴(60)을 형성하므로 이러한 문제점을 해결할 수 있다. In contrast, according to the method of manufacturing a semiconductor device according to the embodiment of the present invention, after the
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법에서 SiOCN막의 형성 공정 조건에 따른 굴절율과 흡수율의 양상을 나타낸 그래프들이다. FIG. 3 is a graph showing the refractive index and the absorption rate of the SiOCN film according to the process conditions in the method of manufacturing a semiconductor device according to an embodiment of the present invention.
도 3에서 적용된 SiOCN막은 도 1에 개시된 하드마스크막으로서 플라즈마를 이용한 화학적 기상증착 공정으로 형성되었으며, 상기 화학적 기상증착 공정의 반응가스 중에 탄소 소스로서 트리메틸실란(trimethylsilane)을 포함한다. 그 외에 상기 화학적 기상증착 공정의 반응가스는 실리콘 소스로서 실란(SiH4) 가스, 산소 소스로서 아산화질소(N2O) 가스 및 일산화질소(NO) 가스 중에서 선택된 적어도 하나의 가스, 질소 소스로서 암모니아(NH3) 가스 및 질소(N2) 가스 중에서 선택된 적어도 하나의 가스를 더 포함한다. The SiOCN film applied in FIG. 3 is formed by a chemical vapor deposition process using plasma as the hard mask film disclosed in FIG. 1, and includes trimethylsilane as a carbon source in the reaction gas of the chemical vapor deposition process. In addition, the reaction gas in the chemical vapor deposition process may be at least one gas selected from silane (SiH 4 ) gas as a silicon source, nitrous oxide (N 2 O) gas and nitrogen monoxide (NO) gas as oxygen sources, (NH 3 ) gas and a nitrogen (N 2 ) gas.
도 3의 (f)를 참조하면, 상기 트리메틸실란(trimethylsilane, 3MS)의 유량은 상기 유량이 증가할수록 상기 SiOCN막의 굴절율(n) 및 흡수율(k) 중 어느 하나는 증가하되 나머지 하나는 감소하는 범위에서 결정될 수 있음을 확인할 수 있다. 또한, 상기 플라즈마를 구현하기 위하여 인가되는 HF 파워는 상기 파워가 증가할수록 상기 SiOCN막의 굴절율(n) 및 흡수율(k) 중 어느 하나는 증가하되 나머지 하나는 감소하는 범위에서 결정될 수 있음을 확인할 수 있다. Referring to FIG. 3 (f), the flow rate of the trimethylsilane (3MS) increases as the flow rate increases, one of the refractive index (n) and the absorption rate (k) of the SiOCN film increases while the other decreases As shown in FIG. Also, it can be seen that the HF power applied to realize the plasma can be determined within a range where one of the refractive index (n) and the absorption coefficient (k) of the SiOCN film increases as the power increases, while the other one decreases .
그 외에 도 3의 (h) 및 (i)를 참조하면, SiOCN막을 형성하기 위한 플라즈마를 이용한 화학적 기상증착 공정에서 챔버 내 압력, 샤워헤드와 기판 사이의 갭 이격거리에 따라서 상기 SiOCN막의 굴절율(n) 및 흡수율(k) 중 어느 하나는 증가하되 나머지 하나는 감소하는 범위에서 결정될 수 있음을 확인할 수 있다. 3 (h) and 3 (i), in the chemical vapor deposition process using a plasma for forming the SiOCN film, the refractive index n (n) of the SiOCN film varies depending on the pressure in the chamber and the gap distance between the showerhead and the substrate. ) And the absorption rate (k) can be determined within a range of increasing but decreasing of the other.
도 4는 본 발명의 비교예에 따른 반도체 소자의 제조 방법에서 SiON막의 형성 공정 조건에 따른 굴절율과 흡수율의 양상을 나타낸 그래프들이다. 도 4에서 적용된 SiON막은 도 2에 개시된 하드마스크의 일부를 구성한다. FIG. 4 is a graph showing the refractive index and the absorptance according to the forming conditions of a SiON film in a method of manufacturing a semiconductor device according to a comparative example of the present invention. The SiON film applied in Fig. 4 constitutes a part of the hard mask disclosed in Fig.
도 4를 참조하면, SiON막의 형성 공정 조건의 다양한 요인을 변경하여도 상기 SiON막의 굴절율(n) 및 흡수율(k)을 각각 독립적으로 제어할 공정 인자가 없음을 확인할 수 있다. 따라서, 상기 SiON막의 굴절율(n)이 증가하면 흡수율(k)도 증가하는 1차 상관 관계를 가지게 된다. 즉, 굴절율(n)을 감소시키면서 흡수율(k)을 증가시킬 방법이 없어 SiON막의 광학 특성 제어에 제한적일 수 밖에 없음을 확인할 수 있다. Referring to FIG. 4, it can be seen that there are no process factors for independently controlling the refractive index (n) and the absorptance (k) of the SiON film even if various factors of the SiON film formation process conditions are changed. Therefore, as the refractive index (n) of the SiON film increases, the absorption coefficient (k) also increases. That is, there is no way to increase the absorption rate (k) while decreasing the refractive index (n), and thus it can be confirmed that the optical characteristics of the SiON film are limited.
도 5는 본 발명의 또 다른 비교예에 따른 반도체 소자의 제조 방법에서 SiOCN막의 형성 공정 조건에 따른 굴절율과 흡수율의 양상을 나타낸 그래프들이다. FIG. 5 is a graph showing the refractive index and the absorption rate depending on a forming condition of a SiOCN film in a method of manufacturing a semiconductor device according to another comparative example of the present invention.
도 5에서 적용된 SiOCN막은 플라즈마를 이용한 화학적 기상증착 공정으로 형성되었으며, 상기 화학적 기상증착 공정의 반응가스 중에 탄소 소스로서 C3H6 가스를 포함한다. 그 외에 상기 화학적 기상증착 공정의 반응가스는 실리콘 소스로서 실란(SiH4) 가스, 산소 소스로서 아산화질소(N2O) 가스 및 일산화질소(NO) 가스 중에서 선택된 적어도 하나의 가스, 질소 소스로서 암모니아(NH3) 가스 및 질소(N2) 가스 중에서 선택된 적어도 하나의 가스를 더 포함한다. The SiOCN film applied in FIG. 5 is formed by a chemical vapor deposition process using a plasma, and includes C 3 H 6 gas as a carbon source in the reactive gas of the chemical vapor deposition process. In addition, the reaction gas in the chemical vapor deposition process may be at least one gas selected from silane (SiH 4 ) gas as a silicon source, nitrous oxide (N 2 O) gas and nitrogen monoxide (NO) gas as oxygen sources, (NH 3 ) gas and a nitrogen (N 2 ) gas.
도 5를 참조하면, SiOCN막의 형성 공정 조건의 다양한 요인을 변경하여도 상기 SiOCN막의 굴절율(n) 및 흡수율(k)을 각각 독립적으로 제어할 공정 인자가 없음을 확인할 수 있다. 따라서, 상기 SiOCN막의 굴절율(n)이 증가하면 흡수율(k)도 증가하는 1차 상관 관계를 가지게 된다. 즉, 굴절율(n)을 감소시키면서 흡수율(k)을 증가시킬 방법이 없어 SiOCN막의 광학 특성 제어에 제한적일 수 밖에 없음을 확인할 수 있다. Referring to FIG. 5, it can be seen that there are no process factors for independently controlling the refractive index (n) and the absorption rate (k) of the SiOCN film even if various factors of the SiOCN film formation process conditions are changed. Therefore, as the refractive index (n) of the SiOCN film increases, the absorption coefficient (k) also increases. That is, there is no way to increase the absorption rate (k) while decreasing the refractive index (n), so that it can be confirmed that the optical characteristic of the SiOCN film is limited.
이하에서는 반응가스 중에 탄소 소스로서 트리메틸실란(trimethylsilane, 3MS)을 포함하는 화학적 기상증착 공정으로 형성된 SiOCN막이 하드마스크로서의 다양한 특성을 만족함을 평가한 실험결과를 나타낸다. Hereinafter, experimental results are shown in which a SiOCN film formed by a chemical vapor deposition process containing trimethylsilane (3MS) as a carbon source in a reaction gas satisfies various characteristics as a hard mask.
표 1 및 표 2는 반응가스 중에 탄소 소스로서 트리메틸실란(trimethylsilane, 3MS)을 포함하는 화학적 기상증착 공정의 공정 인자에 따른 기초 막질 특성을 평가한 결과를 요약한 것이다. Table 1 and Table 2 summarize the results of evaluating the basic film properties according to the process parameters of the chemical vapor deposition process including trimethylsilane (3MS) as a carbon source in the reaction gas.
도 6a 및 도 6b는 표 1 및 표 2에 나타낸 실험예 중에서 표준(REF)인 실험예1, 탄소 소스로서 트리메틸실란(trimethylsilane, 3MS)의 유량을 변경한 실험예2 및 실험예3, 실리콘 소스로서 실란(SiH4) 가스의 유량을 변경한 실험예4, 플라즈마 형성을 위하여 인가하는 HF 파워를 변경한 실험예5에 따른 R.I. 값과 K 값의 양상을 나타낸 그래프 및 WER 값을 나타낸 그래프이다. 6A and 6B show the results of Experimental Example 1 which is a standard (REF) among the experimental examples shown in Tables 1 and 2, Experimental Example 2 and Experimental Example 3 in which the flow rate of trimethylsilane (3MS) (SiH 4 ) gas flow rate, and a graph showing the RI value and the K value according to Experimental Example 5 in which the HF power applied for plasma formation was changed.
도 7a는 표 1 및 표 2에 나타낸 실험예 중에서 표준(REF)인 실험예1, 탄소 소스로서 트리메틸실란(trimethylsilane, 3MS)의 유량을 변경한 실험예2 및 실험예3에 따른 XPS 실험 결과를 나타낸 그래프이고, 도 7b는 표 1 및 표 2에 나타낸 실험예 중에서 표준(REF)인 실험예1, 실리콘 소스로서 실란(SiH4) 가스의 유량을 변경한 실험예4, 플라즈마 형성을 위하여 인가하는 HF 파워를 변경한 실험예5에 따른 XPS 실험 결과를 나타낸 그래프이다. 7A is a graph showing the results of XPS experiments according to Experimental Example 1 which is a standard (REF) and Experimental Example 2 and Experimental Example 3 in which the flow rate of trimethylsilane (3MS) is changed as a carbon source among experimental examples shown in Tables 1 and 2 (REF) in Experimental Example 1 shown in Tables 1 and 2, Experimental Example 4 in which the flow rate of silane (SiH 4 ) gas is changed as a silicon source, And the HF power was changed.
도 8은 SiOCN막을 증착한 후에 바로 다양한 종류의 플라즈마 후처리를 수행한 후의 막질 특성값을 비교한 그래프이다. "N2O TRT", "NH3 TRT", "SiON TRT", "W/O TRT", "SiH4 TRT" 항목은 각각 SiOCN막을 약 290Å 증착한 이후에 N2O 플라즈마 후처리를 진행한 경우, NH3 플라즈마 후처리를 진행한 경우, SiON 플라즈마 후처리를 진행한 경우, 플라즈마 후처리를 진행하지 않은 경우, SiH4 플라즈마 후처리를 진행한 경우를 나타낸다. FIG. 8 is a graph comparing film quality characteristics after various types of plasma post-treatment are performed immediately after the SiOCN film is deposited. The N 2 O plasma post-treatment was performed after the SiOCN film was deposited to about 290 Å in the items "N 2 O TRT", "NH 3 TRT", "SiON TRT", "W / O TRT", and "SiH 4 TRT" , The case where the NH 3 plasma post-treatment is performed, the SiON plasma post-treatment is performed, the plasma post-treatment is not performed, and the SiH 4 plasma post-treatment is performed.
도 8을 참조하면, SiOCN막을 증착한 후에 진행하는 플라즈마 후처리의 유무나 종류에 따라 WER값과 R.I.값을 변동시킬 수 있음을 확인할 수 있다. Referring to FIG. 8, it can be seen that the WER value and the RI value can be varied depending on whether or not the plasma post-treatment is performed after the SiOCN film is deposited.
한편, 표 3 및 표 4는 O2 애싱(ashing) 공정 전/후의 광학적 특성을 설명하기 위한 O2 애싱 공정의 평가 조건 및 광학적 특성값을 나타낸 것이다. O2 애싱(ashing) 공정의 조건은 O2 9000sccm, Ar 900sccm, pressure 1 Torr, Power 8000~9000W으로 리모우트 플라즈마 방식을 사용하였다. On the other hand, Table 3 and Table 4 shows the evaluation conditions and the optical characteristics value of the O 2 ashing process, for illustrating the O 2 ashing (ashing) process before / after the optical properties. The O 2 ashing process was performed using a remote plasma method with an O 2 of 9000 sccm, an Ar of 900 sccm, a pressure of 1 Torr, and a power of 8000 to 9000 W.
표 3 및 표 4를 참조하면, SiOCN막을 형성하기 위한 반응가스 중 탄소 소스로서 트리메틸실란(trimethylsilane, 3MS)의 유량이 750sccm 이하인 경우 O2 애싱(ashing) 공정의 영향성이 없음을 확인할 수 있다. Referring to Tables 3 and 4, it can be confirmed that when the flow rate of trimethylsilane (3MS) as a carbon source in the reaction gas for forming the SiOCN film is 750 sccm or less, no influence of the O 2 ashing process is confirmed.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.
Claims (7)
상기 SiOCN막 상에 반사방지막(BARC, Bottom anti-reflective coating)을 개재하지 않고 상기 SiOCN막과 직접 맞닿는 포토레지스트 패턴을 형성하는 제 2 단계;
상기 포토레지스 패턴의 형상을 상기 SiOCN막에 전사하여 SiOCN막 패턴을 형성하는 제 3 단계; 및
상기 SiOCN막 패턴의 형상을 상기 하부구조물에 전사하여 하부구조물 패턴을 형성하는 제 4 단계;
를 포함하는, 반도체 소자의 제조 방법.A first step of forming a SiOCN film as a hard mask film on a substructure;
A second step of forming a photoresist pattern directly contacting the SiOCN film without interposing a BARC (Bottom Anti-reflective coating) on the SiOCN film;
A third step of transferring the shape of the photoresist pattern to the SiOCN film to form a SiOCN film pattern; And
A fourth step of transferring the shape of the SiOCN film pattern to the lower structure to form a lower structure pattern;
Wherein the semiconductor device is a semiconductor device.
상기 SiOCN막을 형성하는 단계는 플라즈마를 이용한 화학적 기상증착 공정으로 SiOCN막을 형성하는 단계를 포함하되, 상기 화학적 기상증착 공정의 반응가스 중에 탄소 소스로서 트리메틸실란(trimethylsilane)을 포함하는 것을 특징으로 하는, 반도체 소자의 제조 방법.The method according to claim 1,
Wherein the forming the SiOCN film comprises forming a SiOCN film by a chemical vapor deposition process using plasma, wherein the SiOCN film comprises trimethylsilane as a carbon source in the reaction gas of the chemical vapor deposition process. / RTI >
상기 화학적 기상증착 공정에서 상기 트리메틸실란(trimethylsilane)의 유량은 상기 유량이 증가할수록 상기 SiOCN막의 굴절율(n, refractive index) 및 흡수율(k, extinction coefficient) 중 어느 하나는 증가하되 나머지 하나는 감소하는 범위에서 결정되고, 상기 플라즈마를 구현하기 위하여 인가되는 HF 파워는 상기 파워가 증가할수록 상기 SiOCN막의 굴절율(n) 및 흡수율(k) 중 어느 하나는 증가하되 나머지 하나는 감소하는 범위에서 결정되는 것을 특징으로 하는, 반도체 소자의 제조 방법. 3. The method of claim 2,
In the chemical vapor deposition process, the flow rate of the trimethylsilane increases as the flow rate increases, one of the refractive index (n, refractive index) and the absorption coefficient (k, extinction coefficient) of the SiOCN film increases And the HF power applied to implement the plasma is determined in a range in which one of the refractive index (n) and the absorption coefficient (k) of the SiOCN film increases as the power increases and the other decreases. Gt; to < / RTI >
상기 화학적 기상증착 공정의 반응가스는 실리콘 소스로서 실란(SiH4) 가스, 산소 소스로서 아산화질소(N2O) 가스 및 일산화질소(NO) 가스 중에서 선택된 적어도 하나의 가스, 질소 소스로서 암모니아(NH3) 가스 및 질소(N2) 가스 중에서 선택된 적어도 하나의 가스를 더 포함하는 것을 특징으로 하는, 반도체 소자의 제조 방법.3. The method of claim 2,
The reaction gas in the chemical vapor deposition process may be at least one gas selected from silane (SiH 4 ) gas as a silicon source, nitrous oxide (N 2 O) gas and nitrogen monoxide (NO) gas as oxygen sources, ammonia 3 ) gas and at least one gas selected from nitrogen (N 2 ) gas.
상기 하부구조물은 대상막; 및 상기 대상막 상에 배치된 ACL(Amorphous carbon layer) 또는 SOH(Spin-on Hardmask);를 포함하는, 반도체 소자의 제조 방법.The method according to claim 1,
The substructure includes a target membrane; And an amorphous carbon layer (ACL) or a spin-on hard mask (SOH) disposed on the target film.
상기 화학적 기상증착 공정의 반응가스는 실리콘 소스로서 실란(SiH4) 가스, 산소 소스로서 아산화질소(N2O) 가스 및 일산화질소(NO) 가스 중에서 선택된 적어도 하나의 가스, 질소 소스로서 암모니아(NH3) 가스 및 질소(N2) 가스 중에서 선택된 적어도 하나의 가스를 더 포함하는 것을 특징으로 하는, SiOCN막의 형성 방법.The method according to claim 6,
The reaction gas in the chemical vapor deposition process may be at least one gas selected from silane (SiH 4 ) gas as a silicon source, nitrous oxide (N 2 O) gas and nitrogen monoxide (NO) gas as oxygen sources, ammonia 3 ) a gas and at least one gas selected from nitrogen (N 2 ) gas.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160173941A KR20180071118A (en) | 2016-12-19 | 2016-12-19 | Method of forming SiOCN layer and method of fabricatin electronic device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160173941A KR20180071118A (en) | 2016-12-19 | 2016-12-19 | Method of forming SiOCN layer and method of fabricatin electronic device using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180071118A true KR20180071118A (en) | 2018-06-27 |
Family
ID=62789912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160173941A KR20180071118A (en) | 2016-12-19 | 2016-12-19 | Method of forming SiOCN layer and method of fabricatin electronic device using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20180071118A (en) |
-
2016
- 2016-12-19 KR KR1020160173941A patent/KR20180071118A/en unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1849698B (en) | Techniques for patterning features in semiconductor devices | |
| US6383907B1 (en) | Process for fabricating a semiconductor device | |
| JP5122106B2 (en) | Carbon-containing film etching method and semiconductor device manufacturing method using the same | |
| US7718081B2 (en) | Techniques for the use of amorphous carbon (APF) for various etch and litho integration schemes | |
| US8986921B2 (en) | Lithographic material stack including a metal-compound hard mask | |
| US7544623B2 (en) | Method for fabricating a contact hole | |
| KR101322112B1 (en) | Method of forming mask pattern | |
| US7901869B2 (en) | Double patterning with a double layer cap on carbonaceous hardmask | |
| TWI810324B (en) | Semiconductor structure and method for forming the same | |
| US6333258B1 (en) | Method of manufacturing a semiconductor device | |
| US8293639B2 (en) | Method for controlling ADI-AEI CD difference ratio of openings having different sizes | |
| CN110890321A (en) | Method for manufacturing semiconductor structure | |
| US9564342B2 (en) | Method for controlling etching in pitch doubling | |
| US20100018944A1 (en) | Patterning method | |
| US8084360B2 (en) | Method of manufacturing semiconductor device | |
| US6686272B1 (en) | Anti-reflective coatings for use at 248 nm and 193 nm | |
| US7192880B2 (en) | Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching | |
| KR20180071118A (en) | Method of forming SiOCN layer and method of fabricatin electronic device using the same | |
| KR20090011933A (en) | Method for manufacturing semiconductor device | |
| KR100995829B1 (en) | Semiconductor Device and Method for manufacturing the device | |
| US7938972B2 (en) | Fabrication method of electronic device | |
| KR101263666B1 (en) | Method for fabricating contact hole for semiconductor device | |
| CN110890376B (en) | Method for manufacturing semiconductor device | |
| KR20080104902A (en) | Fabrication of multi-layer resist structures using physical-vapor deposited amorphous carbon and forming thin film pattern using the same | |
| US7884023B1 (en) | System and method for using siliciding PECVD silicon nitride as a dielectric anti-reflective coating and hard mask |