KR20180059610A - Printed circuit board - Google Patents
Printed circuit board Download PDFInfo
- Publication number
- KR20180059610A KR20180059610A KR1020160158071A KR20160158071A KR20180059610A KR 20180059610 A KR20180059610 A KR 20180059610A KR 1020160158071 A KR1020160158071 A KR 1020160158071A KR 20160158071 A KR20160158071 A KR 20160158071A KR 20180059610 A KR20180059610 A KR 20180059610A
- Authority
- KR
- South Korea
- Prior art keywords
- via holes
- present
- circuit board
- heat
- pad
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
본 발명은 방열 회로기판에 관한 것으로, 특히 기존의 일반 스택 비아 대비 열방출 효율을 개선한 방열 비아 제조기술에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a heat dissipation circuit board, and more particularly, to a heat dissipation via manufacturing technique that improves the heat dissipation efficiency compared to a conventional general stack via.
회로기판에 실장된 칩(chip) 등 부품에서는 다량의 열(heat)이 발산된다. 특히, 기판의 부품 실장 밀도가 증가하고 동작 주파수가 높아짐에 따라, 부품에서 발생하는 발열 양(heat dissipation)은 폭발적으로 증가하게 된다.A large amount of heat is emitted from components such as chips mounted on a circuit board. In particular, as the component mounting density of the substrate increases and the operating frequency increases, the heat dissipation generated by the component explosively increases.
반도체 칩 또는 부품에서 발생하는 열의 발산 및 냉각을 도와주기 위해서, 회로기판에는 방열 비아를 사용하고 있다. 방열 비아는 패드(pad)에 다수의 비아 홀을 형성하고 동도금을 함으로써 열전달이 가능한 유효 동도금 체적을 증가시켜 열발산을 도와주는 방식이다. To help dissipate and cool the heat generated by the semiconductor chip or component, a heat sink via is used for the circuit board. The heat-dissipating via is formed by forming a plurality of via-holes in the pad and copper plating, thereby increasing the effective copper plating volume enabling heat transfer, thereby facilitating heat dissipation.
도1은 종래기술에 따라 패드에 제작된 방열 비아를 나타낸 도면이다. 도1을 참조하면, 종래기술은 패드(10)에 디자인 룰에 따른 소정의 비아 홀(20) 어레이(array)를 제작함으로써 열전달을 위한 열전도 매체로서 동도금 체적을 극대화하는 방식이다. 1 is a view showing a heat dissipating via formed on a pad according to a related art. Referring to FIG. 1, the prior art is a method of maximizing the copper plating volume as a heat conduction medium for heat transfer by fabricating a predetermined via
그런데 종래기술은 디자인 룰에 의하 비아와 비아간 일정 스페이스 및 비아 피치를 유지한 형태로서, 비아 홀에 의한 동도금 밀도가 상대적으로 낮은 단점이 있어 열방출이 효율적이지 못하다. However, the prior art has a certain space and via pitch between the vias and vias according to the design rule, and the copper plating density due to the via holes is relatively low, so that the heat dissipation is not efficient.
본 발명의 제1 목적은 방열 성능이 향상된 스택구조의 회로기판 제조기술을 제공하는 데 있다. A first object of the present invention is to provide a circuit board manufacturing technique of a stack structure with improved heat dissipation performance.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 방열 비아를 제작하는 레이아웃 기술을 제공하는 데 있다. A second object of the present invention is to provide a layout technique for manufacturing a heat radiation via in addition to the first object.
상기 목적을 해결하기 위하여, 본 발명은 복수 개의 비아홀을 어레이로 구성해서 방열 패드를 제작한 회로기판에 있어서, 상기 패드는 인접하는 비아홀 간의 피치가 비아홀의 반경보다는 같거나 크고, 비아홀의 직경보다는 작거나 같도록 함으로써, 인접하는 비아홀들이 서로 접하거나 오버랩(overlap)하도록 레이아웃 되도록 일렬로 세워 레이저 드릴 가공함으로써 가로방향의 바 비아(bar via)를 구성하고, 상기 바 비아 간의 피치가 서로 오버랩하지 아니하도록 세로방향으로 소정의 간격을 두고 복수 개의 바 비아를 배열하여 패드를 구성하는 것을 특징으로 한 회로기판을 제공한다. In order to achieve the above object, the present invention provides a circuit board in which a plurality of via holes are formed in an array and a heat dissipation pad is fabricated, wherein the pad has a pitch between adjacent via holes equal to or larger than a radius of the via hole, And the adjacent via holes are laid out so as to be in contact with or overlap with each other so as to form a bar via in the lateral direction by laser drilling so that the pitches of the bars do not overlap with each other And a plurality of bar vias are arranged at predetermined intervals in the longitudinal direction to constitute a pad.
이상과 같이, 본 발명은 방열 비아 홀 간의 피치를 비아 홀의 반경보다는 크고 직경보다는 작도록 오버랩하여 배치하여 일렬로 레이저 드릴한 후 동도금으로 비아필 함으로써, 열방출 효과를 극대화할 수 있다. As described above, according to the present invention, the heat dissipation effect can be maximized by arranging the pitches of the heat-dissipative via-holes to be larger than the radius of the via-hole and smaller than the diameter, laser-
도1은 종래기술에 따라 패드에 제작된 방열 비아를 나타낸 도면.
도2a는 본 발명의 제1 실시예에 따른 열방출 비아 제작을 위한 레이아웃을 나타낸 도면.
도2b는 본 발명의 제1 실시예에 따른 열방출 비아에 동도금 비아 필을 한 모습을 나타낸 도면.
도3a는 본 발명의 제2 실시예에 따른 열방출 비아 제작을 위한 레이아웃을 나타낸 도면.
도3b는 본 발명의 제2 실시예에 따른 열방출 비아에 동도금 비아 필을 한 모습을 나타낸 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a view of a heat dissipating via formed on a pad according to the prior art; Fig.
2A illustrates a layout for producing a heat emitting via according to a first embodiment of the present invention;
FIG. 2B is a view showing a copper-plated via fill in the heat-emitting vias according to the first embodiment of the present invention. FIG.
3A shows a layout for producing a heat emitting via according to a second embodiment of the present invention;
FIG. 3B is a view showing a copper-plated via fill in a heat-emitting vias according to a second embodiment of the present invention. FIG.
이하, 첨부도면 도2 및 도3을 참조하여 본 발명에 따른 회로기판 제조공법을 상세히 설명한다. Hereinafter, a circuit board manufacturing method according to the present invention will be described in detail with reference to FIGS. 2 and 3.
도2a는 본 발명의 제1 실시예에 따른 열방출 비아 제작을 위한 레이아웃을 나타낸 도면이고, 도2b는 단면도를 나타낸 도면이다.FIG. 2A is a view showing a layout for manufacturing a heat emission via according to the first embodiment of the present invention, and FIG. 2B is a sectional view.
도2a를 참조하면, 본 발명의 제1 실시예는 비아 홀을 서로 인접하도록 일렬로 드릴해서 패드를 구성하는 것을 특징으로 한다. 도2b를 참조하면, 본 발명의 제1 실시예에 따라 제작된 스택 비아 형태의 방열 비아를 동도금으로 비아 필(via fill)한 모습을 보여주고 있다. 도3a는 본 발명의 제2 실시예에 따른 열방출 비아 제작을 위한 레이아웃을 나타낸 도면이고, 도3b는 단면도를 나타낸 도면이다.Referring to FIG. 2A, the first embodiment of the present invention is characterized in that the pads are formed by drilling the via holes in a line so as to be adjacent to each other. Referring to FIG. 2B, a via via fill of the stacked via type heat sink via fabricated according to the first embodiment of the present invention is shown. FIG. 3A is a view showing a layout for manufacturing a heat emission via according to a second embodiment of the present invention, and FIG. 3B is a sectional view.
도3a를 참조하면, 본 발명의 제2 실시예는 비아 홀을 서로 인접하도록 일렬로 드릴하되, 인접하는 비아홀이 서로 오버랩하도록 제작해서 패드를 구성하는 것을 특징으로 한다. 이때에 오버랩의 정도는, 비아 홀 간의 피치가 비아 홀의 반경보다는 크고 비아 홀의 직경보다는 작도록 레이아웃하는 것이 바람직하다. 도3b를 참조하면, 본 발명의 제2 실시예에 따라 제작된 스택 비아 형태의 방열 비아를 동도금으로 비아 필(via fill)한 모습을 보여주고 있다.Referring to FIG. 3A, the second embodiment of the present invention is characterized in that the via holes are drilled in a line so as to be adjacent to each other, and the adjacent via holes overlap each other to form a pad. At this time, it is preferable to lay the overlap so that the pitch between the via-holes is larger than the radius of the via-hole and smaller than the diameter of the via-hole. Referring to FIG. 3B, a stacked via-type heat-dissipating via formed according to the second embodiment of the present invention is copper-plated via fill.
본 발명은 인접하는 비아홀 간의 피치를 비아홀의 반경보다는 같거나 크고, 비아홀의 직경보다는 작거나 같도록 함으로써, 인접하는 비아홀들이 서로 접하거나 오버랩(overlap)하도록 레이아웃 되도록 일렬로 세워 레이저 드릴 가공함으로써 가로방향의 바 비아(bar via)를 제작한다. 그리고 바 비아 간의 피치가 서로 오버랩하지 아니하도록 세로방향으로 소정의 간격을 두고 복수 개의 바 비아를 배열하여 패드를 구성한다. In the present invention, by making the pitch between adjacent via holes equal to or larger than the radius of the via hole and being equal to or less than the diameter of the via hole, laser drilling is performed in a line so that adjacent via holes are overlapped with each other, The bar via is made. The pads are arranged by arranging a plurality of bar vias at predetermined intervals in the longitudinal direction so that the pitches of the bars do not overlap each other.
전술한 내용은 후술할 발명의 특허청구범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허청구범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. The foregoing has somewhat improved the features and technical advantages of the present invention in order to better understand the claims of the invention described below. Additional features and advantages that constitute the claims of the present invention will be described in detail below. It should be appreciated by those skilled in the art that the disclosed concepts and specific embodiments of the invention can be used immediately as a basis for designing or modifying other structures to accomplish the invention and similar purposes.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다. In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures to accomplish the same purpose of the present invention. It will be apparent to those skilled in the art that various modifications, substitutions and alterations can be made hereto without departing from the spirit or scope of the invention as defined in the appended claims.
이상에서 살핀 대로, 본 발명은 방열 비아 홀 간의 피치를 비아 홀의 반경보다는 크고 직경보다는 작도록 오버랩하여 배치하여 일렬로 레이저 드릴 한 후 동도금으로 비아필 함으로써, 열 방출 효과를 극대화할 수 있다. As described above, according to the present invention, the heat dissipation effect can be maximized by arranging the pitches of the heat-dissipating via-holes to be larger than the radius of the via-hole and smaller than the diameter, and laser-
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160158071A KR20180059610A (en) | 2016-11-25 | 2016-11-25 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160158071A KR20180059610A (en) | 2016-11-25 | 2016-11-25 | Printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20180059610A true KR20180059610A (en) | 2018-06-05 |
Family
ID=62635637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160158071A KR20180059610A (en) | 2016-11-25 | 2016-11-25 | Printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20180059610A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4106499A1 (en) * | 2021-06-18 | 2022-12-21 | Rohde & Schwarz GmbH & Co. KG | Method for manufacturing a carrier material and a carrier material with deheating properties |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110018199A (en) | 2009-08-17 | 2011-02-23 | 주식회사 원룩스 | Method of forming heat diffusion fin on substrate and heat diffusion fin formmed on substrate |
KR20120022767A (en) | 2009-04-10 | 2012-03-12 | 포산 내션스타 옵토일렉트로닉스 코., 엘티디 | Radiation substrate for power led and power led production and manufacturing method thereof |
-
2016
- 2016-11-25 KR KR1020160158071A patent/KR20180059610A/en not_active Application Discontinuation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120022767A (en) | 2009-04-10 | 2012-03-12 | 포산 내션스타 옵토일렉트로닉스 코., 엘티디 | Radiation substrate for power led and power led production and manufacturing method thereof |
KR20110018199A (en) | 2009-08-17 | 2011-02-23 | 주식회사 원룩스 | Method of forming heat diffusion fin on substrate and heat diffusion fin formmed on substrate |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4106499A1 (en) * | 2021-06-18 | 2022-12-21 | Rohde & Schwarz GmbH & Co. KG | Method for manufacturing a carrier material and a carrier material with deheating properties |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5992368B2 (en) | Package carrier | |
WO2010050087A1 (en) | Layered semiconductor device and manufacturing method therefor | |
KR20150119302A (en) | Cooling apparatus and cooling apparatus-attached power module using same | |
JP2009111374A (en) | Holes for heat management of pad | |
TWI690246B (en) | Built-in longitudinal heat dissipation ceramic block printed circuit board and circuit assembly with the circuit board | |
CN108417546B (en) | Power electronic module | |
KR20160007455A (en) | Printed circuit board | |
KR20160015980A (en) | Printed circuit board and manufacturing method thereof | |
US11096290B2 (en) | Printed circuit board with edge soldering for high-density packages and assemblies | |
TW201429327A (en) | Printed circuit board and method for manufacturing the same | |
US20160014879A1 (en) | A printed circuit board (pcb) structure | |
KR102674888B1 (en) | Printed circuit board assembly | |
JP2006221912A (en) | Semiconductor device | |
JP5282005B2 (en) | Multi-chip module | |
KR20180059610A (en) | Printed circuit board | |
JP2010267869A (en) | Wiring board | |
JP2006202975A (en) | Electronic device with cooling structure for high-density mounting | |
KR101155645B1 (en) | Heat spreading printed circuit board and method for fabricating the same | |
KR20120006620A (en) | Heat-radiating substrate having thermoelectric thin film and thermal via and manufacturing method of the same | |
KR102194720B1 (en) | Circuit Board including the heat dissipation structure | |
JPWO2007057952A1 (en) | Electronic device, package having the same, and electronic device | |
US7655872B2 (en) | Through-hole arrangement for a ball grid array package | |
CN210670727U (en) | Quick heat dissipation type multilayer PCB board | |
CN111148342B (en) | Circuit board heat abstractor and have its server | |
CN210444551U (en) | Heat dissipation bonding pad and printed circuit board with same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
N231 | Notification of change of applicant | ||
J301 | Trial decision |
Free format text: TRIAL NUMBER: 2019101003899; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20191127 Effective date: 20200915 |