KR20180050929A - Chip scale packaged light emitting diode - Google Patents
Chip scale packaged light emitting diode Download PDFInfo
- Publication number
- KR20180050929A KR20180050929A KR1020160147563A KR20160147563A KR20180050929A KR 20180050929 A KR20180050929 A KR 20180050929A KR 1020160147563 A KR1020160147563 A KR 1020160147563A KR 20160147563 A KR20160147563 A KR 20160147563A KR 20180050929 A KR20180050929 A KR 20180050929A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- insulating layer
- openings
- lower insulating
- opening
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 120
- 239000002184 metal Substances 0.000 claims abstract description 120
- 239000004065 semiconductor Substances 0.000 claims abstract description 94
- 238000000034 method Methods 0.000 claims description 22
- 238000007373 indentation Methods 0.000 claims description 14
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 17
- 239000010410 layer Substances 0.000 description 400
- 239000000758 substrate Substances 0.000 description 44
- 238000009792 diffusion process Methods 0.000 description 18
- 239000010408 film Substances 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000005286 illumination Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
Description
본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 칩 스케일 패키지 형태의 발광 다이오드에 관한 것이다.The present invention relates to a light emitting diode, and more particularly, to a light emitting diode in the form of a chip scale package.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 가지므로, 최근 가시광선 및 자외선 영역의 광원용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN)을 이용한 청색 및 녹색 발광 다이오드는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.In general, nitrides of a Group III element such as gallium nitride (GaN) and aluminum nitride (AlN) have excellent thermal stability and have a direct bandgap energy band structure. Recently, nitride materials for visible light and ultraviolet Has received a lot of attention. In particular, blue and green light emitting diodes using indium gallium nitride (InGaN) are utilized in various applications such as large-scale color flat panel displays, traffic lights, indoor lighting, high density light sources, high resolution output systems and optical communication.
최근, 발광 다이오드는 패키징 공정을 칩 레벨에서 수행하는 칩 스케일 패키지 형태의 발광 다이오드에 관한 연구가 진행중이다. 이러한 발광 다이오드는 그 크기가 일반 패키지에 비해 작고 패키징 공정을 별도로 수행하지 않기 때문에 공정을 더욱 단순화할 수 있어 시간 및 비용을 절약할 수 있다.2. Description of the Related Art In recent years, light emitting diodes are being studied in the form of a chip scale package in which a packaging process is performed at a chip level. Such a light emitting diode is smaller in size than a general package and does not require a separate packaging process, which further simplifies the process and saves time and money.
칩 스케일 패키지 형태의 발광 다이오드는 대체로 플립칩 형상의 전극 구조를 가지며, 따라서 방열 특성이 우수하다. 그러나 이러한 발광 다이오드는 일반적으로 플립칩 형상의 전극 구조를 갖도록 제조되며, 나아가 플립 본딩시 사용되는 솔더의 확산을 방지하기 위해 발광 다이오드의 구조가 상당히 복잡해지는 문제가 있다. 그러나 솔더, 특히 Sn이 발광 다이오드 내부로 확산되어 오믹 반사층을 오염시키며 발광 다이오드의 불량을 초래할 수 있다.The light emitting diode in the form of a chip scale package generally has a flip chip electrode structure, and thus has excellent heat dissipation characteristics. However, such a light emitting diode is generally manufactured to have a flip chip electrode structure, and further, there is a problem that the structure of the light emitting diode is considerably complicated in order to prevent diffusion of solder used in flip bonding. However, the solder, particularly Sn, may diffuse into the light emitting diode to contaminate the ohmic reflective layer, resulting in a failure of the light emitting diode.
따라서, 발광 다이오드의 구조를 단순화하면서도 신뢰성 있는 발광 다이오드를 제공하기 위한 노력이 요구되고 있다.Accordingly, efforts are being made to provide a reliable light emitting diode while simplifying the structure of the light emitting diode.
본 발명이 해결하고자 하는 과제는 발광 다이오드의 구조를 복잡하게 변경하지 않고도 솔더와 같은 본딩재의 확산을 효율적으로 방지하여 신뢰성을 향상시킬 수 있는 발광 다이오드를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a light emitting diode capable of effectively preventing diffusion of a bonding material, such as solder, without increasing the complexity of the structure of the light emitting diode, thereby improving reliability.
본 발명의 일 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층 을 포함하는 메사; 상기 메사 상에 배치되고 상기 제2 도전형 반도체층에 전기적으로 접속된 오믹 반사층; 상기 메사 및 오믹 반사층을 덮되, 상기 제1 도전형 반도체층을 노출시키는 제1 개구부 및 상기 오믹 반사층을 노출시키는 제2 개구부를 포함하는 하부 절연층; 상기 하부 절연층 상에 배치되고 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드 금속층; 상기 하부 절연층 상에 배치되고, 상기 제2 개구부를 통해 상기 오믹 반사층에 전기적으로 접속된 제2 패드 금속층; 및 상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되, 상기 제1 패드 금속층을 노출시키는 제1 개구부 및 상기 제2 패드 금속층을 노출시키는 복수의 제2 개구부를 포함하는 상부 절연층을 포함하며, 상기 상부 절연층의 제2 개구부들은 상기 하부 절연층의 제2 개구부로부터 중첩되지 않도록 이격된다.According to an embodiment of the present invention, a light emitting diode includes: a first conductive semiconductor layer; A mesa on the first conductivity type semiconductor layer, the mesa including an active layer and a second conductivity type semiconductor layer; An ohmic reflective layer disposed on the mesa and electrically connected to the second conductive semiconductor layer; A lower insulating layer covering the mesa and the ohmic reflective layer, the lower insulating layer including a first opening exposing the first conductivity type semiconductor layer and a second opening exposing the ohmic reflective layer; A first pad metal layer disposed on the lower insulating layer and electrically connected to the first conductive semiconductor layer through the first opening; A second pad metal layer disposed on the lower insulating layer and electrically connected to the ohmic reflective layer through the second opening; And an upper insulating layer covering the first pad metal layer and the second pad metal layer, the upper insulating layer including a first opening exposing the first pad metal layer and a plurality of second openings exposing the second pad metal layer, And the second openings of the upper insulating layer are spaced apart from the second openings of the lower insulating layer so as not to overlap.
본 발명의 실시예들에 따르면, 상부 절연층의 제2 개구부들이 하부 절연층의 제2 개구부와 중첩되는 것을 방지함으로써 솔더, 특히 Sn이 하부 절연층의 개구부를 통해 오믹 반사층으로 확산되는 것을 방지하여 발광 다이오드의 신뢰성을 향상시킬 수 있다. According to embodiments of the present invention, it is possible to prevent the second openings of the upper insulating layer from overlapping with the second openings of the lower insulating layer, thereby preventing the solder, particularly Sn, from diffusing through the openings of the lower insulating layer into the ohmic reflective layer The reliability of the light emitting diode can be improved.
본 발명의 다른 장점 및 효과에 대해서는 상세한 설명을 통해 더 명확하게 될 것이다.Other advantages and effects of the present invention will become more apparent from the detailed description.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 3a 및 도 3b는 도 1의 실시예와 관련하여 하부 절연층과 상부 절연층의 개구부들을 설명하기 위한 개략적인 평면도들이다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 7은 도 6의 절취선 B-B를 따라 취해진 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 9는 도 8의 절취선 C-C를 따라 취해진 단면도이다.
도 10a 및 도 10b는 도 8의 실시예와 관련하여 하부 절연층과 상부 절연층의 개구부들을 설명하기 위한 개략적인 평면도들이다.
도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 12는 본 발명의 일 실시예에 따른 발광 다이오드를 적용한 조명 장치를 설명하기 위한 분해 사시도이다.
도 13은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 15는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.1 is a schematic plan view illustrating a light emitting diode according to an embodiment of the present invention.
2 is a cross-sectional view taken along the perforated line AA of FIG.
3A and 3B are schematic plan views for explaining openings of a lower insulating layer and an upper insulating layer in connection with the embodiment of FIG.
4 is a schematic plan view illustrating a light emitting diode according to another embodiment of the present invention.
5 is a schematic plan view illustrating a light emitting diode according to another embodiment of the present invention.
6 is a schematic plan view illustrating a light emitting diode according to another embodiment of the present invention.
7 is a cross-sectional view taken along the perforation line BB in Fig.
8 is a schematic plan view illustrating a light emitting diode according to another embodiment of the present invention.
9 is a sectional view taken along the perforated line CC in Fig.
10A and 10B are schematic plan views for explaining openings of a lower insulating layer and an upper insulating layer in connection with the embodiment of FIG.
11 is a schematic plan view illustrating a light emitting diode according to another embodiment of the present invention.
12 is an exploded perspective view illustrating a lighting apparatus to which a light emitting diode according to an embodiment of the present invention is applied.
13 is a cross-sectional view illustrating a display device to which a light emitting diode according to another embodiment of the present invention is applied.
14 is a cross-sectional view illustrating a display device to which a light emitting diode according to another embodiment of the present invention is applied.
15 is a sectional view for explaining an example in which a light emitting diode according to another embodiment of the present invention is applied to a headlamp.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can sufficiently convey the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. It is also to be understood that when an element is referred to as being "above" or "above" another element, But also includes the case where another component is interposed between the two. Like reference numerals designate like elements throughout the specification.
본 발명의 일 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층 을 포함하는 메사; 상기 메사 상에 배치되고 상기 제2 도전형 반도체층에 전기적으로 접속된 오믹 반사층; 상기 메사 및 오믹 반사층을 덮되, 상기 제1 도전형 반도체층을 노출시키는 제1 개구부 및 상기 오믹 반사층을 노출시키는 제2 개구부를 포함하는 하부 절연층; 상기 하부 절연층 상에 배치되고 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드 금속층; 상기 하부 절연층 상에 배치되고, 상기 제2 개구부를 통해 상기 오믹 반사층에 전기적으로 접속된 제2 패드 금속층; 및 상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되, 상기 제1 패드 금속층을 노출시키는 제1 개구부 및 상기 제2 패드 금속층을 노출시키는 복수의 제2 개구부를 포함하는 상부 절연층을 포함하되, 상기 상부 절연층의 제2 개구부들은 상기 하부 절연층의 제2 개구부로부터 중첩되지 않도록 이격된다.According to an embodiment of the present invention, a light emitting diode includes: a first conductive semiconductor layer; A mesa on the first conductivity type semiconductor layer, the mesa including an active layer and a second conductivity type semiconductor layer; An ohmic reflective layer disposed on the mesa and electrically connected to the second conductive semiconductor layer; A lower insulating layer covering the mesa and the ohmic reflective layer, the lower insulating layer including a first opening exposing the first conductivity type semiconductor layer and a second opening exposing the ohmic reflective layer; A first pad metal layer disposed on the lower insulating layer and electrically connected to the first conductive semiconductor layer through the first opening; A second pad metal layer disposed on the lower insulating layer and electrically connected to the ohmic reflective layer through the second opening; And an upper insulating layer covering the first pad metal layer and the second pad metal layer, the upper insulating layer including a first opening exposing the first pad metal layer and a plurality of second openings exposing the second pad metal layer, And the second openings of the upper insulating layer are spaced apart from the second openings of the lower insulating layer so as not to overlap.
상부 절연층에 복수의 제2 개구부들을 형성함으로써 솔더의 확산 경로를 감소시킬 수 있으며, 나아가 상부 절연층에 복수의 제2 개구부들을 하부 절연층의 제2 개구부로부터 이격시켜, 솔더가 오믹 반사층으로 확산되는 것을 차단할 수 있다. The diffusion path of the solder can be reduced by forming the plurality of second openings in the upper insulating layer, and furthermore, the plurality of second openings are separated from the second openings of the lower insulating layer in the upper insulating layer, Can be blocked.
한편, 상기 발광 다이오드는, 상기 상부 절연층의 제1 개구부를 통해 상기 제1 패드 금속층에 접속하는 제1 범프 패드; 및 상기 상부 절연층의 복수의 제2 개구부를 통해 상기 제2 패드 금속층에 접속하는 제2 범프 패드를 더 포함할 수 있다. 또한, 상기 제1 도전형 반도체층은 기판 상에 배치될 수 있다.The light emitting diode may include: a first bump pad connected to the first pad metal layer through a first opening of the upper insulating layer; And a second bump pad connected to the second pad metal layer through a plurality of second openings of the upper insulating layer. The first conductive semiconductor layer may be disposed on a substrate.
몇몇 실시예들에 있어서, 상기 하부 절연층의 제2 개구부로부터 상기 상부 절연층의 제2 개구부까지의 최단 거리가 상기 상부 절연층의 제2 개구부들 사이의 최단 거리보다 클 수 있다.In some embodiments, the shortest distance from the second opening of the lower insulating layer to the second opening of the upper insulating layer may be greater than the shortest distance between the second openings of the upper insulating layer.
몇몇 실시예들에 있어서, 상기 하부 절연층은 복수의 제2 개구부들을 포함할 수 있으며, 상기 하부 절연층의 제2 개구부로부터 상기 상부 절연층의 제2 개구부까지의 최단 거리는 상기 하부 절연층의 제2 개구부들 사이의 최단 거리보다 클 수 있다.In some embodiments, the lower insulating layer may include a plurality of second openings, and the shortest distance from the second opening of the lower insulating layer to the second opening of the upper insulating layer may be a distance 2 < / RTI >
상부 절연층 및 하부 절연층은 솔더가 확산되는 것을 차단하지만, 솔더는 하부 절연층과 제2 패드 금속층의 계면을 따라 하부 절연층의 제2 개구부에 도달할 수 있다. 따라서, 제한된 설계 범위 내에서 하부 절연층의 제2 개구부를 상부 절연층의 제2 개구부로부터 멀리 이격시킴으로써 솔더의 확산 경로를 증가시킬 수 있으며, 이에 따라 솔더 확산에 의한 불량 발생을 방지할 수 있다.The upper insulating layer and the lower insulating layer prevent the solder from diffusing, but the solder can reach the second opening of the lower insulating layer along the interface of the lower insulating layer and the second pad metal layer. Thus, by spacing the second opening of the lower insulating layer away from the second opening of the upper insulating layer within a limited design range, the diffusion path of the solder can be increased, thereby preventing defects due to solder diffusion.
상기 하부 절연층의 제1 개구부는 상기 메사 둘레를 따라 상기 제1 도전형 반도체층을 노출시키고, 상기 제1 패드 금속층은 상기 메사 둘레를 따라 상기 제1 도전형 반도체층에 접촉하는 외부 접촉부를 가질 수 있다. 제1 패드 금속층이 메사 둘레를 따라 제1 도전형 반도체층에 접촉하므로, 발광 다이오드의 전류 분산 성능을 향상시킬 수 있다.The first opening of the lower insulating layer exposes the first conductive type semiconductor layer along the mesa, and the first pad metal layer has an external contact portion contacting the first conductive type semiconductor layer along the mesa . The first pad metal layer contacts the first conductivity type semiconductor layer along the mesa periphery, so that the current dispersion performance of the light emitting diode can be improved.
또한, 상기 메사는 상기 제1 도전형 반도체층을 노출시키는 만입부를 포함하고, 상기 하부 절연층의 제1 개구부는 상기 만입부 내에서 상기 제1 도전형 반도체층을 더 노출시킬 수 있다. 나아가, 상기 제1 패드 금속층은 상기 만입부 내에서 상기 제1 도전형 반도체층에 접촉하는 내부 접촉부를 더 포함할 수 있다. 제1 패드 금속층이 메사 둘레 및 메사 내부에서 제1 도전형 반도체층에 접촉하기 때문에 발광 다이오드의 전류 분산 성능이 더욱 강화된다.In addition, the mesa may include an indentation for exposing the first conductivity type semiconductor layer, and the first opening of the lower insulation layer may further expose the first conductivity type semiconductor layer in the indent. Furthermore, the first pad metal layer may further include an internal contact portion that contacts the first conductive type semiconductor layer in the indentation portion. Since the first pad metal layer contacts the first conductivity type semiconductor layer at the mesa periphery and inside the mesa, the current dispersion performance of the light emitting diode is further enhanced.
나아가, 상기 내부 접촉부는 상기 외부 접촉부와 연결될 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 내부 접촉부와 외부 접촉부는 서로 이격될 수도 있다.Further, the inner contact portion may be connected to the outer contact portion, but the present invention is not limited thereto, and the inner contact portion and the outer contact portion may be spaced apart from each other.
몇몇 실시예들에 있어서, 상기 메사는 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 비아홀을 가지고, 상기 하부 절연층의 제1 개구부는 상기 비아홀에 노출된 제1 도전형 반도체층을 노출시키며, 상기 제1 패드 금속층은 상기 비아홀에 노출된 제1 도전형 반도체층에 접촉하는 내부 접촉부를 가질 수 있다.In some embodiments, the mesa has a via hole that exposes the first conductive semiconductor layer through the second conductive semiconductor layer and the active layer, and the first opening of the lower insulating layer is exposed to the via hole And the first pad metal layer may have an internal contact portion contacting the first conductive semiconductor layer exposed in the via hole.
나아가, 상기 제1 패드 금속층은 상기 메사 외부에서 상기 제1 도전형 반도체층에 접촉하는 외부 접촉부들을 포함하되, 상기 외부 접촉부들은 서로 이격될 수 있다.Furthermore, the first pad metal layer may include external contacts that are in contact with the first conductive type semiconductor layer outside the mesa, and the external contacts may be spaced apart from each other.
한편, 상기 하부 절연층은 복수의 제2 개구부를 포함하고, 상기 제2 범프 패드는 상기 하부 절연층의 적어도 하나의 제2 개구부 상부를 덮을 수 있다. 더욱이, 상기 제2 범프 패드는 상기 하부 절연층의 제2 개구부들 상부를 모두 덮을 수도 있다.Meanwhile, the lower insulating layer may include a plurality of second openings, and the second bump pad may cover an upper portion of at least one second opening of the lower insulating layer. Furthermore, the second bump pad may cover the entire upper portions of the second openings of the lower insulating layer.
또한, 상기 제1 및 제2 범프 패드는 각각 상기 상부 절연층의 제1 및 제2 개구부들을 덮어 밀봉할 수 있다. 상기 제1 및 제2 범프 패드에 의해 제1 및 제2 패드 금속층들이 솔더에 노출되는 것이 방지된다. 또한, 상부 절연층의 제1 및 제2 개구부들을 복수개로 형성함으로써 제1 및 제2 범프 패드를 통해 제1 및 제2 패드 금속층으로 확산되는 솔더의 확산 경로를 감소시킬 수 있으며, 따라서 솔더 확산을 지연시킬 수 있다.In addition, the first and second bump pads may seal the first and second openings of the upper insulating layer, respectively. The first and second bump pads prevent the first and second pad metal layers from being exposed to the solder. It is also possible to reduce the diffusion path of the solder diffused into the first and second pad metal layers through the first and second bump pads by forming a plurality of the first and second openings of the upper insulating layer, Can be delayed.
한편, 상기 제1 범프 패드는 상기 하부 절연층의 적어도 하나의 제2 개구부 상부를 덮을 수 있다. 제1 범프 패드는 제2 패드 금속층과 절연되는 한 그 위치 및 형상은 다양하게 변형될 수 있으며, 제2 범프 패드도 제1 패드 금속층과 절연되는 한 그 위치 및 형상이 다양하게 변형될 수 있다. 예컨대, 상기 제2 범프 패드는 상기 제1 범프 패드와의 사이에 돌출부를 포함할 수 있다. 나아가, 상기 하부 절연층의 제2 개구부들 중 적어도 하나는 상기 돌출부 하부에 위치할 수 있다.Meanwhile, the first bump pad may cover the upper portion of at least one second opening of the lower insulating layer. As long as the first bump pad is insulated from the second pad metal layer, the position and the shape of the first bump pad may be variously modified, and the position and the shape of the second bump pad may be variously changed as long as they are insulated from the first pad metal layer. For example, the second bump pad may include a protrusion between the first bump pad and the first bump pad. Furthermore, at least one of the second openings of the lower insulating layer may be located below the protrusion.
한편, 상기 제2 패드 금속층은 상기 제1 패드 금속층에 의해 둘러싸일 수 있다. 따라서, 제1 패드 금속층과 제2 패드 금속층 사이에 하부 절연층이 노출되는 경계 영역이 형성될 수 있다. 이 경계 영역은 상부 절연층에 의해 덮일 수 있다.Meanwhile, the second pad metal layer may be surrounded by the first pad metal layer. Accordingly, a boundary region in which the lower insulating layer is exposed may be formed between the first pad metal layer and the second pad metal layer. This boundary region can be covered by the upper insulating layer.
몇몇 실시예들에 있어서, 상기 하부 절연층은 복수의 제2 개구부를 포함하고, 상기 상부 절연층의 제2 개구부 중 적어도 하나는 상기 하부 절연층의 두 개의 제2 개구부들 사이에 배치될 수 있다. In some embodiments, the lower insulating layer includes a plurality of second openings, and at least one of the second openings of the upper insulating layer may be disposed between the two second openings of the lower insulating layer .
한편, 상기 제1 도전형 반도체층 상에 복수의 메사가 배치될 수 있으며, 상기 하부 절연층의 제2 개구부 및 상기 상부 절연층의 제2 개구부들은 각 메사 상에 위치하고, 상기 제1 범프 패드 및 상기 제2 범프 패드는 각각 상기 복수의 메사에 걸쳐서 배치될 수 있다. 나아가, 상기 제1 패드 금속층은 상기 메사들을 덮고, 상기 제2 패드 금속층은 각 메사 상에 배치될 수 있다.A plurality of mesas may be disposed on the first conductive semiconductor layer, and the second openings of the lower insulating layer and the second openings of the upper insulating layer may be located on each mesa, The second bump pads may be disposed over the plurality of mesas, respectively. Further, the first pad metal layer may cover the mesas and the second pad metal layer may be disposed on each mesa.
몇몇 실시예들에 있어서, 상기 제2 범프 패드는 상기 제2 패드 금속층 상부 영역 내에 한정되어 위치할 수 있으나, 이에 한정되는 것은 아니며, 상기 제2 범프 패드는 상기 제1 패드 금속층과 부분적으로 중첩할 수도 있다.In some embodiments, the second bump pad may be located within the second pad metal layer upper region, but is not limited thereto, and the second bump pad may partially overlap the first pad metal layer It is possible.
이하 도면을 참조하여 구체적으로 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다.FIG. 1 is a schematic plan view for explaining a light emitting diode according to an embodiment of the present invention, and FIG. 2 is a sectional view taken along a perforated line A-A of FIG.
도 1 및 도 2를 참조하면, 상기 발광 다이오드는 기판(21), 제1 도전형 반도체층(23), 활성층(25), 제2 도전형 반도체층(27), 오믹 반사층(31), 하부 절연층(33), 제1 패드 금속층(35a), 제2 패드 금속층(35b)) 및 상부 절연층(37)을 포함한다. 나아가, 상기 발광 다이오드는 예비 절연층(29)을 더 포함할 수 있으며, 제1 범프 패드(39a) 및 제2 범프 패드(39b)를 더 포함할 수 있다.1 and 2, the light emitting diode includes a
상기 기판(21)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판이면 특별히 제한되지 않는다. 기판(21)의 예로는 사파이어 기판, 질화갈륨 기판, SiC 기판 등 다양할 수 있으며, 패터닝된 사파이어 기판일 수 있다. 기판(21)은 평면도(a)에서 보듯이 직사각형 또는 정사각형의 외형을 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 기판(21)의 크기는 특별히 한정되는 것은 아니며 다양하게 선택될 수 있다.The
제1 도전형 반도체층(23)은 기판(21) 상에 배치된다. 제1 도전형 반도체층(23)은 기판(21) 상에서 성장된 층으로, 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(23)은 불순물, 예컨대 Si이 도핑된 질화갈륨계 반도체층일 수 있다.The first conductive
제1 도전형 반도체층(23) 상에 메사(M)가 배치된다. 메사(M)는 제1 도전형 반도체층(23)으로 둘러싸인 영역 내측에 한정되어 위치할 수 있으며, 따라서, 제1 도전형 반도체층의 가장자리 근처 영역들은 메사(M)에 의해 덮이지 않고 외부에 노출된다.A mesa (M) is disposed on the first conductivity type semiconductor layer (23). The mesa M may be located within the region surrounded by the first conductivity
메사(M)는 제2 도전형 반도체층(27)과 활성층(25)을 포함한다. 상기 활성층(25)은 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 개재된다. 활성층(25)은 단일 양자우물 구조 또는 다중 양자우물 구조를 가질 수 있다. 활성층(25) 내에서 우물층의 조성 및 두께는 생성되는 광의 파장을 결정한다. 특히, 우물층의 조성을 조절함으로써 자외선, 청색광 또는 녹색광을 생성하는 활성층을 제공할 수 있다.The mesa M includes a second conductivity
한편, 제2 도전형 반도체층(27)은 p형 불순물, 예컨대 Mg이 도핑된 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)은 각각 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있으며, 초격자층을 포함할 수도 있다. 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 금속유기화학 기상 성장법(MOCVD) 또는 분자선 에피택시(MBE)과 같은 공지의 방법을 이용하여 챔버 내에서 기판(21) 상에 성장되어 형성될 수 있다. On the other hand, the second conductivity
한편, 상기 메사(M)에, 도 1에 도시된 바와 같이, 내부로 침투하는 만입부(30)가 형성될 수 있으며, 만입부(30)에 의해 제1 도전형 반도체층(23)의 상면이 노출될 수 있다. 만입부(30)는 메사(M)의 일측 가장자리로부터 그것에 대향하는 타측 가장자리를 향해 메사(M) 내부로 길게 형성될 수 있다. 만입부(30)의 길이는 특별히 한정되지 않으며, 메사(M) 길이의 1/2 또는 그보다 길 수도 있다. 또한, 도 1에 두 개의 만입부(30)가 도시되어 있으나, 만입부(30)의 개수는 1개일 수도 있고 세 개 이상일 수도 있다. 만입부(30)의 개수가 증가할수록 후술하는 제1 패드 금속층(35a)의 내부 접촉부(35a2)의 개수가 증가하여 전류 분산 성능이 개선된다.1, the mesa M may be formed with an
한편, 만입부(30)는 끝 단부에서 폭이 넓어지면서 라운드 형상을 가진다. 만입부(30)의 끝 단부 형상을 이와 같이 함으로써 하부 절연층(33)을 유사한 형상으로 형성할 수 있다. 특히, 하부 절연층(33)이 분포 브래그 반사기를 포함하는 경우, 도 1과 같이 끝 단부에서 폭이 넓어지지 않으면 분포 브래그 반사기의 측벽에 심한 이중 단차가 형성되고, 측벽의 경사각이 커지기 때문에 제1 패드 금속층(35a)에 깨짐이 발생하기 쉽다. 따라서, 만입부(30)의 끝 단부 형상 및 하부 절연층(33)의 제1 개구부(33a2)의 끝 단부 형상을 본 실시예와 같이 함으로써 하부 절연층(33)이 완만한 경사각을 갖도록 형성할 수 있어 발광 다이오드의 수율을 개선할 수 있다.On the other hand, the
한편, 오믹 반사층(31)은 메사(M) 상부에 배치되어 제2 도전형 반도체층(27)에 콘택한다. 오믹 반사층(31)은 메사(M) 상부 영역에서 메사(M)의 거의 전 영역에 걸쳐 배치될 수 있다. 예를 들어, 오믹 반사층(31)은 메사(M) 상부 영역의 80% 이상, 나아가 90% 이상을 덮을 수 있다.On the other hand, the ohmic
오믹 반사층(31)은 반사성을 갖는 금속층을 포함할 수 있으며, 따라서, 활성층(25)에서 생성되어 오믹 반사층(31)으로 진행하는 광을 기판(21) 측으로 반사시킬 수 있다. 예를 들어, 오믹 반사층(31)은 단일 반사 금속층으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 오믹층과 반사층을 포함할 수도 있다. 오믹층으로는 Ni과 같은 금속층 또는 ITO와 같은 투명 산화물층이 사용될 수 있으며, 반사층으로는 Ag 또는 Al과 같이 반사율이 높은 금속층이 사용될 수 있다.The OMR
한편, 예비 절연층(29)이 상기 오믹 반사층(31) 주변의 메사(M)를 덮을 수 있다. 예비 절연층(29)은 예컨대 SiO2로 형성될 수 있으며, 메사(M)의 측면을 덮고 나아가 제1 도전형 반도체층(23)의 일부 영역을 덮을 수 있다. 다른 실시예에서, 예비 절연층(29)은 단지 메사(M) 상부에서 오믹 반사층(31) 주변에만 배치될 수도 있다.On the other hand, the preliminary insulating
하부 절연층(33)은 메사(M) 및 오믹 반사층(31)을 덮는다. 하부 절연층(33)은 또한 메사(M) 둘레를 따라 제1 도전형 반도체층(23)을 덮을 수 있으며, 메사(M) 내부의 만입부(30) 내에서 제1 도전형 반도체층(23)을 덮을 수 있다. 하부 절연층(33)은 특히 메사(M)의 측면을 덮는다.The lower insulating
한편, 하부 절연층(33)은 제1 도전형 반도체층을 노출시키는 제1 개구부(33a1, 33a2) 및 오믹 반사층(31)을 노출시키는 제2 개구부(33b)를 가진다. 제1 개구부(33a1)는 메사(M) 둘레를 따라 제1 도전형 반도체층(23)을 노출시키며, 제1 개구부(33a2)는 상기 만입부(30) 내에서 제1 도전형 반도체층(23)을 노출시킨다. 도 1에 도시한 바와 같이, 상기 제1 개구부(33a1)와 제1 개구부(33a2)는 서로 연결될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 개구부들(33a1, 33a2)은 서로 이격될 수도 있다.The lower insulating
제2 개구부(33b)는 오믹 반사층(31)을 노출시킨다. 복수의 제2 개구부들(33b)이 형성될 수 있으며, 이들 제2 개구부들(33b)은 상기 만입부(30)에 대향하여 기판(21)의 일측 가장자리 근처에 배치될 수 있다. 제2 개구부들(33b)의 위치에 대해서는 뒤에서 다시 설명된다.And the
한편, 하부 절연층(33)은 예비 절연층(29)을 덮어 예비 절연층(29)과 통합된다. 특별히 언급되지 않는 한, 예비 절연층(29)은 하부 절연층(33)에 포함되는 것으로 이해될 수 있다. 하부 절연층(33)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 하부 절연층(33)은 실리콘질화막과 실리콘산화막을 포함하는 다층 구조를 가질 수도 있으며, 실리콘산화막과 타이타늄산화막을 교대로 적층한 분포브래그 반사기를 포함할 수도 있다.On the other hand, the lower insulating
한편, 제1 패드 금속층(35a)은 상기 하부 절연층(33) 상에 배치되며, 하부 절연층(33)에 의해 메사(M) 및 오믹 반사층(31)으로부터 절연된다. 제1 패드 금속층(35a)은 하부 절연층(33)의 제1 개구부들(33a, 33a2)을 통해 제1 도전형 반도체층(23)에 접촉한다. 제1 패드 금속층(35a)은 메사(M) 둘레를 따라 제1 도전형 반도체층(23)에 접촉하는 외부 접촉부(35a1) 및 상기 만입부(30) 내에서 제1 도전형 반도체층(23)에 접촉하는 내부 접촉부(35a2)를 포함할 수 있다. 외부 접촉부(35a1)는 메사(M) 둘레를 따라 기판(21)의 가장자리 근처에서 제1 도전형 반도체층(23)에 접촉하며, 내부 접촉부(35a2)는 외부 접촉부(35a1)로 둘러싸인 영역 내부에서 제1 도전형 반도체층(23)에 접촉한다. 외부 접촉부(35a1)와 내부 접촉부(35a2)는 서로 연결될 수도 있으나, 이에 한정되지 않으며, 서로 이격될 수도 있다.The first
한편, 제2 패드 금속층(35b)은 하부 절연층(33) 상에서 메사(M) 상부 영역에 배치되며, 하부 절연층(33)의 제2 개구부(33b)를 통해 오믹 반사층(31)에 전기적으로 접속된다. 제2 패드 금속층(35b)은 제1 패드 금속층(35a)으로 둘러싸일 수 있으며, 이들 사이에 경계 영역(35ab)이 형성될 수 있다. 경계 영역(35ab)에 하부 절연층(33)이 노출되며, 이 경계 영역(35ab)은 후술하는 상부 절연층(37)으로 덮인다.The second
제1 패드 금속층(35a)과 제2 패드 금속층(35b)은 동일 공정에서 동일 재료로 함께 형성될 수 있다. 제1 및 제2 패드 금속층(35a, 35b)은 Al층과 같은 오믹 반사층을 포함할 수 있으며, 오믹 반사층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 상기 오믹 반사층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1 및 제2 패드 금속층(35a, 35b)은 예컨대, Cr/Al/Ni/Ti/Ni/Ti/Au/Ti의 다층 구조를 가질 수 있다. The first
상부 절연층(37)은 제1 및 제2 패드 금속층(35a, 35b)을 덮는다. 또한, 상부 절연층(37)은 메사(M) 둘레를 따라 제1 도전형 반도체층(23)을 덮을 수 있다. 다만, 상부 절연층(37)은 기판(21)의 가장자리를 따라 제1 도전형 반도체층(23)을 노출시킬 수 있다.The upper insulating
한편, 상부 절연층(37)은 제1 패드 금속층(35a)을 노출시키는 제1 개구부(37a) 및 제2 패드 금속층(35b)을 노출시키는 복수의 제2 개구부(37b)를 가진다. 제1 개구부(37a) 및 제2 개구부(37b)는 메사(M) 상부 영역에 배치될 수 있으며, 서로 대향하도록 배치될 수 있다. 특히, 제1 개구부(37a) 및 제2 개구부(37b)는 메사(M)의 양측 가장자리에 근접하여 배치될 수 있다.The upper insulating
앞서 설명한 하부 절연층(33)의 제2 개구부(33b)는 상부 절연층(37)의 제2 개구부(37b) 근처에 배치될 수 있다. 다만, 하부 절연층(33)의 제2 개구부(33b)는 상부 절연층(37)의 제1 개구부(37a)뿐만 아니라 제2 개구부(37b)로부터 중첩하지 않도록 이격된다. 이에 따라, 상부 절연층(37)의 제2 개구부(37b)를 통해 솔더가 침투하더라도 하부 절연층(33)의 제2 개구부(33b)로 솔더가 확산되는 것을 방지할 수 있어, 솔더에 의한 오믹 반사층(31)의 오염을 방지할 수 있다.The
상부 절연층(37)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상부 절연층(37)은 실리콘질화막과 실리콘산화막을 포함하는 다층 구조를 가질 수도 있으며, 실리콘산화막과 타이타늄산화막을 교대로 적층한 분포브래그 반사기를 포함할 수도 있다.The upper insulating
한편, 제1 범프 패드(39a)는 상부 절연층(37)의 제1 개구부(37a)를 통해 노출된 제1 패드 금속층(35a)에 전기적으로 접촉하고, 제2 범프 패드(39b)는 제2 개구부(37b)를 통해 노출된 제2 패드 금속층(35b)에 전기적으로 접촉한다. 도 1에 도시한 바와 같이, 제1 범프 패드(39a)는 상부 절연층(37)의 제1 개구부들(37a)을 모두 덮어 밀봉하며, 제2 범프 패드(39b)는 상부 절연층(37)의 제2 개구부들(37b)를 모두 덮어 밀봉한다. 또한, 상기 제2 범프 패드(39b)는 하부 절연층(33)의 제2 개구부(33b)의 상부 영역을 덮는다. 즉, 상기 제2 범프 패드(39b)는 하부 절연층(33)의 제2 개구부(33b) 상부의 상부 절연층(37)을 덮는다. 제2 범프 패드(39b)는 하부 절연층(33)의 제2 개구부(33b)들 모두를 덮을 수 있으나 이에 한정되는 것은 아니며, 개구부들(33b) 중 일부는 제2 범프 패드(39b)의 외부에 위치할 수도 있다.On the other hand, the
또한, 도 1에 도시한 바와 같이, 제2 범프 패드(39b)는 제2 패드 금속층(35a)의 상부 영역 내에 한정되어 위치할 수도 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 제2 범프 패드(39b)의 일부가 제1 패드 금속층(35a)과 중첩할 수도 있다. 다만, 상부 절연층(37)이 제1 패드 금속층(35a)과 제2 범프 패드(39b) 사이에 배치되어 이들을 절연시킬 수 있다.Further, as shown in Fig. 1, the
도 3a 및 도 3b는 도 1의 실시예와 관련하여 하부 절연층과 상부 절연층의 제2 개구부들(33b, 37b)을 설명하기 위한 개략적인 평면도들이다.3A and 3B are schematic plan views for explaining the
도 3a는 도 1의 실시예와 동일하게 배치된 하부 절연층(33)의 제2 개구부들(33b)과 상부 절연층(37)의 제2 개구부들(37b)의 배치를 보여주며, 도 3b는 다른 변형예를 보여준다.3A shows the arrangement of the
도 3a 및 도 3b를 참조하면, L1은 제2 개구부(33b)와 제2 개구부(37b) 사이의 최단 거리를 나타내고, L2는 제2 개구부들(33b) 사이의 최단 거리를 나타내며, L3는 제2 개구부들(37b) 사이의 최단 거리를 나타낸다.3A and 3B, L 1 represents the shortest distance between the
도 3a에서, 제2 개구부(33b)와 제2 개구부(37b)는 위 아래로 배치되며, 횡 방향으로 제2 개구부(33b)와 제2 개구부(37b)가 서로 교대로 배치된다. 이러한 배치에서 L1은 L2나 L3에 비해 상대적으로 짧다. 제2 개구부들(37b) 중 적어도 하나는 제2 개구부들(33b) 사이에 배치된다.In Fig. 3A, the
도 3b에서, 동일한 제2 개구부들(33b 또는 37b)이 위 아래로 배치되며, 횡방향으로 제2 개구부(33b)와 제2 개구부(37b)가 서로 교대로 배치된다. 이러한 배치에서 L1은 L2나 L3에 비해 상대적으로 길다. 또한, 제2 개구부들(37b) 중 적어도 하나는 제2 개구부들(33b) 사이에 배치된다.In FIG. 3B, the same
솔더의 확산을 고려할 경우, 제2 개구부(33b)와 제2 개구부(37b)를 멀리 떨어뜨리는 것이 유익하며, 따라서, 도 3a의 배치보다는 도 3b의 배치가 더 이로울 수 있다. Considering the diffusion of the solder, it is advantageous to move away the
도 3a 및 도 3b의 도면들에서 상하로 배치된 개구부들 사이의 거리가 좌우로 배치된 개구부들 사이의 거리보다 짧은 것을 예로 들어 설명하였으나, 이와 달리, 좌우로 배치된 개구부들 사이의 거리가 더 짧을 수도 있다. 이 경우에는 제2 개구부(33b)와 제2 개구부(37b)를 상대적으로 더 멀리 떨어지도록 배치하기 위해, 제2 개구부(33b)와 제2 개구부(37b)를 상하로 배치하되, 제2 개구부들(33b)이 좌우로 연속하여 배치되고, 제2 개구부들(37b)도 좌우로 연속하여 배치되는 것이 솔더 확산을 방지하는데 더 이로울 수 있다.3A and 3B, the distance between the vertically disposed openings is shorter than the distance between the horizontally arranged openings. Alternatively, the distance between the left and right openings may be longer It may be short. In this case, the
다만, 제2 개구부들(33b) 및 제2 개구부들(37b)의 개수나 이들의 배치는 솔더에 의한 오믹 반사층(31)의 오염 뿐만 아니라 전류 분산의 효율성 및 발광 패턴의 대칭성 등을 고려하여 선택될 수 있으며, 따라서 다양하게 변형될 수 있다.However, the number and arrangement of the
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.4 is a schematic plan view illustrating a light emitting diode according to another embodiment of the present invention.
도 4를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1 및 도 2를 참조하여 설명한 발광 다이오드와 대체로 유사하나 제1 패드 금속층(35a) 및 제2 패드 금속층(35B)의 형상, 하부 절연층(33)의 제2 개구부(33b)의 배치 및 제2 범프 패드(39b)의 형상에 차이가 있다.Referring to FIG. 4, the light emitting diode according to this embodiment is substantially similar to the light emitting diode described with reference to FIGS. 1 and 2, but the shape of the first
즉, 도 1의 실시예와 비교하여 만입부(30) 근처에 하부 절연층(33)의 제2 개구부들(33b)이 추가된다. 추가된 제2 개구부들(33b)은 상부 절연층(37)의 제2 개구부들(37b)이 배치된 메사(M)의 가장자리보다 메사(M)의 중앙부에 더 가깝게 배치된다. 본 실시예에 있어서, 추가된 제2 개구부들(33b)이 메사(M)의 중앙부에서 상부 절연층(37)의 제2 개구부들(37b)이 배치된 가장자리측에 치우쳐 위치하는 것으로 도시하고 있으나, 이에 한정되는 것은 아니며, 메사(M)의 중앙부에 위치하거나 또는 제1 범프 패드(39b)가 배치된 메사(M)의 가장자리 측에 치우쳐 위치할 수도 있다.That is, the
제2 패드 금속층(35b)은 제2 개구부들(33b)을 덮도록 배치된다. 도 4에 도시한 바와 같이, 제2 패드 금속층(35b)은 만입부(30) 근처에서 오목부를 가지는 요철 형상을 가질 수 있다. 제1 패드 금속층(35a)은 제1 패드 금속층(35b)과의 경계(35ab)영역이 일정한 폭을 갖도록 요철 형상을 가질 수 있다.And the second
한편, 제2 범프 패드(39b)는 제2 패드 금속층(35b)과 유사한 형상을 가질 수 있으며, 상기 추가된 제2 개구부들(33b)의 상부 영역을 덮을 수 있다.On the other hand, the
본 실시예에 따르면, 하부 절연층(33)의 제2 개구부들(33b)을 상대적으로 넓게 분포시킬 수 있어 오믹 반사층(31) 내 전류 분산을 도울 수 있다.According to the present embodiment, the
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.5 is a schematic plan view illustrating a light emitting diode according to another embodiment of the present invention.
도 5를 참조하면, 본 실시예에 따른 발광 다이오드는 도 4를 참조하여 설명한 발광 다이오드와 대체로 유사하나 제2 개구부들(33b) 및 제2 개구부들(37b)의 배치, 제1 및 제2 범프 패드들(39a, 39b)의 형상에 차이가 있다.Referring to FIG. 5, the light emitting diode according to the present embodiment is substantially similar to the light emitting diode described with reference to FIG. 4, but the arrangement of the
즉, 제1 범프 패드(39a)가 제2 패드 금속층(35b)의 상부 영역으로 확장되며, 제2 개구부들(33b) 중 적어도 일부의 상부 영역을 덮는다. 다만, 제2 개구부들(37b)은 제1 범프 패드(39a)로부터 이격되어 제1 범프 패드(39a)의 외부에 위치한다. 제2 범프 패드(39a)는 제2 개구부들(37b)을 덮으며, 또한, 제2 개구부들(33b)의 일부를 덮을 수 있다.That is, the
본 실시예에 있어서, 제1 범프 패드(39a)는 제2 패드 금속층(35b)과 부분적으로 중첩한다. 이와 달리, 제2 범프 패드(39b)가 제1 패드 금속층(35a)과 부분적으로 중첩할 수도 있다.In this embodiment, the
도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 7은 도 6의 절취선 B-B를 따라 취해진 개략적인 단면도이다.FIG. 6 is a schematic plan view for explaining a light emitting diode according to another embodiment of the present invention, and FIG. 7 is a schematic cross-sectional view taken along a perforated line B-B in FIG.
도 6 및 도 7을 참조하면, 본 실시예에 따른 발광 다이오드는 도 1 및 도 2를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 만입부(30) 대신 비아홀을 형성한 것에 차이가 있다.6 and 7, the light emitting diode according to the present embodiment is substantially similar to the light emitting diode described with reference to FIGS. 1 and 2, except that a via hole is formed instead of the recessed
즉, 메사(M)는 제2 도전형 반도체층(27) 및 활성층(25)을 관통하여 제1 도전형 반도체층(23)을 노출시키는 비아홀(130)을 갖는다. 비아홀(130)은 제2 도전형 반도체층(27) 및 활성층(25)으로 둘러싸인다. 메사(M)는 복수의 비아홀들(130)을 가질 수 있으며, 비아홀들(130)이 메사(M) 내부에 규칙적으로 배열될 수 있다. 도 6에 9개의 비아홀들(130)이 도시되어 있으나, 특별히 한정되는 것은 아니다. 한편, 도 6에 도시한 바와 같이 메사(M)의 가장자리를 따라 메사(M)에 오목부들이 형성될 수 있다.That is, the mesa M has a via
하부 절연층(133)은 메사(M) 및 오믹 반사층(31)을 덮으며, 메사(M) 외부에서 제1 도전형 반도체층(23)을 노출시키는 제1 개구부(133a1) 및 상기 비아홀(130) 내부에서 제1 도전형 반도체층(23)을 노출시키는 제1 개구부(133a2)를 가질 수 있다. 또한, 하부 절연층(133)은 메사(M) 상에서 오믹 반사층(31)을 노출시키는 제2 개구부들(133b)을 가진다.The lower
제1 패드 금속층(135a)은 하부 절연층(133)의 제1 개구부들(133a1)을 통해 제1 도전형 반도체층(23)에 접촉하는 외부 접촉부들(135a1) 및 제1 개구부들(133a2)을 통해 제1 도전형 반도체층(23)에 접촉하는 내부 접촉부들(135a2)을 가진다. 내부 접촉부들(135a2)은 전류 분산을 위해 메사(M) 내부에 고르게 분포될 수 있다. 한편, 외부 접촉부들(135a1)은 도 6에 도시한 바와 같이 메사(M)의 일측면을 제외한 3측면에 분포될 수 있으나, 이에 한정되는 것은 아니며, 4측면에 분포될 수도 있다. 나아가, 외부 접촉부(135a1)는 앞의 실시예들과 같이 메사(M) 둘레를 따라 연속적으로 형성될 수도 있다.The first
한편, 제2 패드 금속층(135b) 하부 절연층(133)의 제2 개구부들(133b)을 통해 오믹 반사층(31)에 전기적으로 접속한다. 제2 패드 금속층(135b)은 비아홀들(130)로부터 이격된다. 도 6에 도시한 바와 같이, 비아홀들(130)로 둘러싸인 영역 내에 하부 절연층(133)의 제2 개구부들(133b)이 위치할 수 있으며, 제2 패드 금속층(135b)이 이들 제2 개구부들(133b)을 덮을 수 있다. 따라서, 제1 패드 금속층(135a) 및 제2 패드 금속층(135b)은 요철 형상을 갖도록 형성될 수 있다.On the other hand, the second
한편, 상부 절연층(37)은 제1 패드 금속층(135a)은 노출시키는 제1 개구부(37a) 및 제2 패드 금속층(135b)을 노출시키는 제2 개구부(37b)를 가진다. 제1 개구부들(37b)과 제2 개구부들(37b)은 서로 대향하는 가장자리들 근처에 배치될 수 있다. 특히, 상부 절연층(27)의 제2 개구부들은 하부 절연층(133)의 제2 개구부들(133b)로부터 중첩하지 않도록 이격된다.The upper insulating
한편, 제1 범프 패드(139a) 및 제2 범프 패드(139b)는 각각 상부 절연층(37)의 제1 및 제2 개구부들(37a, 37b)을 통해 제1 패드 금속층(135a) 및 제2 패드 금속층(135b)에 전기적으로 접속한다.The
도 6에 도시한 바와 같이, 제2 범프 패드(139b)는 비아홀들(130)을 감싸도록 요철 형상을 가질 수 있다. 또한, 제2 범프 패드(139b)는 하부 절연층(133)의 제2 개구부들(133b) 중 적어도 일부를 덮을 수 있다. 예를 들어, 도 7에 도시한 바와 같이, 제2 범프 패드(139b)는 하부 절연층(133)의 제2 개구부들(133b) 중 메사(M)의 중앙부 근처에 배치된 제2 개구부들(133b)을 제외한 나머지 제2 개구부들(133b)의 상부 영역을 덮을 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 제2 개구부들(133b)의 상부 영역을 모두 덮을 수도 있다.As shown in FIG. 6, the
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 9는 도 8의 절취선 C-C를 따라 취해진 단면도이다.FIG. 8 is a schematic plan view illustrating a light emitting diode according to another embodiment of the present invention, and FIG. 9 is a cross-sectional view taken along a perforated line C-C of FIG.
도 8 및 도 9를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1 및 도 2를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 복수의 메사(M1, M2, M3)를 포함하는 점에서 차이가 있다.8 and 9, the light emitting diode according to the present embodiment is substantially similar to the light emitting diode described with reference to FIGS. 1 and 2, but differs in that it includes a plurality of mesas M1, M2, and M3 have.
즉, 도 1 및 도 2의 실시예에서는 단일의 메사(M)가 만입부(30)를 가지는 구조인데 반해, 본 실시예에 따른 발광 다이오드는 메사들(M1, M2, M3)이 서로 이격되어 배치된 구조를 가진다. 메사들(M1, M2, M3)은 길이 방향을 따라 서로 평행하게 배치될 수 있다. 이러한 구조는 예컨대, 도 1의 실시예에서 만입부(30)가 일측 가장자리에서 타측 가장자리까지 연결된 구조에 해당된다. 이에 따라, 오믹 반사층(231), 제1 및 제2 패드 금속층(235a, 235b)의 형상이 변형된다.That is, in the embodiment of FIGS. 1 and 2, a single mesa M has a recessed
오믹 반사층(231)은 각 메사(M1, M2, M3) 상에 위치하여 각각의 제2 도전형 반도체층(27)에 오믹 접촉한다. 오믹 반사층들(231)은 각각 메사(M1, M2, M3) 상부 영역 내에 한정되며 서로 이격된다.The ohmic
한편, 예비 절연층(229)이 상기 오믹 반사층들(231) 주변의 메사(M1, M2, M3)를 덮을 수 있다. 예비 절연층(229)은 예컨대 SiO2로 형성될 수 있으며, 메사(M1, M2, M3)의 측면을 덮고 나아가 제1 도전형 반도체층(23)의 일부 영역을 덮을 수 있다. 다른 실시예에서, 예비 절연층(229)은 단지 메사(M1, M2, M3) 상부에서 오믹 반사층(231) 주변에만 배치될 수도 있다.On the other hand, the preliminary insulating
한편, 하부 절연층(233)이 메사(M1, M2, M3) 및 오믹 반사층들(231)을 덮는다. 하부 절연층(233)은 기판(21)의 가장자리를 따라 제1 도전형 반도체층(23)을 노출시키는 제1 개구부들(233a1)과 함께 메사들(M1, M2, M3) 사이에서 제1 도전형 반도체층(23)을 노출시키는 제1 개구부들(233a2)을 가질 수 있다.On the other hand, the lower insulating
하부 절연층(233)은 또한 각 메사(M1, M2, M3) 상에서 오믹 반사층(231)을 노출시키는 제2 개구부들(233b)을 가진다. 제2 개구부들(233b)의 형상은 도 1의 실시예와 동일하게 원형일 수도 있으나, 이에 한정되는 것은 아니며, 도 8에 도시된 바와 같이 기다란 라운딩된 사각형 형상일 수도 있다.The lower
제1 패드 금속층(235a)은 메사들(M1, M2, M3)을 덮으며 제1 개구부들(233a1, 233a2)을 통해 제1 도전형 반도체층(23)에 전기적으로 접속된다. 제1 패드 금속층(235a)은 제1 개구부(233a1)을 통해 제1 도전형 반도체층(23)에 접촉하는 외부 접촉부(235a1) 및 메사들(M1, M2, M3) 사이에서 제1 개구부들(233a2)을 통해 제1 도전형 반도체층(23)에 접촉하는 내부 접촉부들(235a2)을 가질 수 있다.The first
한편, 제2 패드 금속층들(235b)이 메사들(M1, M2, M3) 상에 각각 배치된다. 각각의 제2 패드 금속층(235b)은 제1 패드 금속층(235a)으로 둘러싸일 수 있으며, 따라서, 각 메사(M1, M2, M3) 상에 링 형상의 경계(235ab)가 형성될 수 있다. 제2 패드 금속층들(235b)은 하부 절연층(233)의 제2 개구부들(233b)을 통해 각 메사(M1, M2, M3) 상의 오믹 반사층(231)에 전기적으로 접속된다.On the other hand, the second
상부 절연층(237)은 제1 패드 금속층(235a) 및 제2 패드 금속층(235b)을 덮으며, 제1 패드 금속층(235a)을 노출시키는 제1 개구부들(237a) 및 제2 패드 금속층(235b)을 노출시키는 제2 개구부들(237b)을 가진다. 각 메사(M1, M2, M3) 상의 제2 패드 금속층들(235b)이 제2 개구부들(237b)을 통해 노출된다. 제1 개구부들(237a) 또한 각 메사(M1, M2, M3) 상에 배치될 수 있다.The upper insulating
한편, 제1 범프 패드(239a) 및 제2 범프 패드(239b)는 각각 메사들(M1, M2, M3)에 걸쳐서 형성될 수 있다. 제1 범프 패드(239a)는 상부 절연층(237)의 제1 개구부들(237a)을 통해 제1 패드 금속층(235a)에 접촉하고, 제2 범프 패드(239b)는 상부 절연층(237)의 제2 개구부들(237b)을 통해 제2 패드 금속층(235b)에 접촉한다. 제2 범프 패드(239b)는 또한 하부 절연층(233)의 제2 개구부들(233b)의 상부 영역을 덮을 수 있다.Meanwhile, the
본 실시예에 있어서, 하부 절연층(233)의 제2 개구부들(233b)과 상부 절연층(237)의 제2 개구부들(237b)은 다양하게 배치될 수 있다. 본 실시예에서, 이들 제2 개구부들(233b, 237b)는 각 메사(M1, M2, M3) 상에 동일한 개수로 배치되며, 제2 개구부(233b)와 제2 개구부(237b)가 위 아래에 배치되고, 전체적으로 거울면 대칭 구조를 갖는다.In this embodiment, the
한편, 도 10a 및 도 10b는 하부 절연층(233)의 제2 개구부들(233b)과 상부 절연층(237)의 제2 개구부들(237b)의 다양한 배치를 설명하기 위한 개략적인 평면도이다.10A and 10B are schematic plan views illustrating various arrangements of the
도 10a를 참조하면, 하부 절연층(233)의 제2 개구부들(233b) 및 상부 절연층(237)의 제2 개구부들(237b)은 도 8의 실시예와 대비하여 서로 위치를 바꾸어 배치된다. 이들 개구부들(233b, 237b) 또한 전체적으로 거울면 대칭 구조를 갖도록 배치된다.10A, the
도 10b를 참조하면, 제1 메사(M1) 및 제3 메사(M3) 상에서 하부 절연층(233)의 제2 개구부들(233b)이 서로 위 아래로 배치되고, 상부 절연층(237)의 제2 개구부들(237b)이 또한 위 아래에 배치된다. 한편, 제2 메사(M2) 상에서는 제2 개구부(233b)와 제2 개구부(237b)가 위 아래에 배치된다. 도 10b의 실시예에서도 이들 개구부들(233b, 237b)은 전체적으로 거울면 대칭 구조를 갖도록 배치된다.10B, the
상기 제2 개구부들(233b, 237b)이 거울면 대칭 구조를 갖도록 배치됨으로써 대칭적인 발광 패턴을 구현할 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 개구부들(233b, 237b)의 배치는 다양하게 변형될 수 있고, 또한 거울면 대칭 구조를 갖지 않을 수도 있다.The
도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.11 is a schematic plan view illustrating a light emitting diode according to another embodiment of the present invention.
도 11을 참조하면, 본 실시예에 따른 발광 다이오드는 도 8 및 도 9를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 메사의 개수 및 상부 절연층의 제1 개구부(337a)의 형상에 차이가 있다. 도 8 및 도 9를 참조하여 설명한 사항과 중복되는 내용에 대해서는 상세한 설명을 생략하고 차이점에 대해 주로 설명한다.Referring to FIG. 11, the light emitting diode according to this embodiment is substantially similar to the light emitting diode described with reference to FIGS. 8 and 9, but differs in the number of mesas and the shape of the
본 실시예에 있어서, 4개의 메사들(M1~M4)이 제1 도전형 반도체층(23) 상에 배치된다. 그러나 메사의 개수는 특별히 한정되지 않으며, 더 많을 수도 있고 더 적을 수도 있다.In this embodiment, four mesas M1 to M4 are disposed on the first conductivity
한편, 상부 절연층의 제1 개구부(337a)들은 도 8에 도시된 바와 같이 원형일 수도 있으나, 도 11에 도시된 바와 같이 기다란 라운딩된 사각형 형상일 수도 있다. 상부 절연층의 제2 개구부(237b)도 동일한 형상일 수 있으며, 다만 제1 개구부(337a)와 제2 개구부(237b)의 크기는 서로 다를 수도 있고 같을 수도 있다.Meanwhile, the
제1 개구부(337a)의 형상을 기다란 라운딩된 사각형 형상으로 함으로써 개구부의 크기를 증가시키면서도 좌우로 인접하여 배치된 제1 개구부들(337a) 사이의 거리를 충분히 확보할 수 있다. 나아가, 제1 개구부(337a)의 형상은 이것에 특별히 한정되는 것은 아니며, 다양하게 변형될 수 있다. By making the shape of the
한편, 본 실시예에 있어서, 상부 절연층의 제2 개구부(237b)와 하부 절연층의 제2 개구부(233b)는 서로 상하 및 좌우로 배치된다. 도 8의 실시예와 달리, 본 실시예에 있어서, 각 메사(M1~M4) 상의 상부 절연층의 제2 개구부(237b)와 하부 절연층의 제2 개구부(233b)는 동일한 패턴으로 배치될 수 있다. 이에 따라, 이들 개구부들(233b, 237b)의 배치는 거울면 대칭을 이루지 않는다. 이들 개구부들(233b, 237b)의 배치는 앞서 도 10을 참조하여 설명한 바와 같이 다양하게 변형될 수 있으며, 또한, 하부 절연층의 제2 개구부(233b)와 상부 절연층의 제2 개구부(237b) 사이의 최단 거리가 하부 절연층의 제2 개구부들(233b) 사이의 최단 거리나 상부 절연층의 제2 개구부들(237b)의 최단 거리보다 크도록 배치될 수 있다.On the other hand, in this embodiment, the
한편, 제1 범프 패드(339a)는 메사들(M1~M4)에 걸쳐 형성되며 상부 절연층의 제1 개구부들(337a)을 덮는다. 제1 범프 패드(339a)는 도 8의 실시예에서와 같이 제1 패드 금속층(235a)에 접속한다. 한편, 제1 범프 패드(339a)에 캐소드를 표시하기 위한 캐소드 마크(Mc)가 형성될 수 있다. 예컨대, 도 11에 도시되 바와 같이, 사각형 형상의 제1 범프 패드(339a)에서 모서리 부분을 생략하여 캐소드 마크(Mc)를 형성할 수 있다.On the other hand, the
제2 범프 패드(339b)는 메사들(M1~M4)에 걸쳐 형성되며 상부 절연층의 제2개구부들(337b)을 덮는다. 제2 범프 패드(339b)는 도 8의 실시예에서와 같이 제2 패드 금속층들(235b)에 접속한다. 제2 범프 패드(339b)는 또한 하부 절연층의 제2 개구부들(233b)의 상부 영역을 덮을 수 있다.The
도 12는 본 발명의 일 실시예에 따른 발광 다이오드를 적용한 조명 장치를 설명하기 위한 분해 사시도이다.12 is an exploded perspective view illustrating a lighting apparatus to which a light emitting diode according to an embodiment of the present invention is applied.
도 12를 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 발광 소자 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광 소자 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광 소자 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.Referring to FIG. 12, the illumination device according to the present embodiment includes a
바디부(1030)는 발광 소자 모듈(1020)을 수용 및 지지하여, 발광 소자 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다. The
전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광 소자 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광 소자 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(1037)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.The
발광 소자 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광 소자(1021)를 포함한다. 발광 소자 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.The light emitting
기판(1023)은 발광 소자(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광 소자(1021)는 상술한 본 발명의 실시예들에 따른 발광 다이오드들 중 적어도 하나를 포함할 수 있다. The
확산 커버(1010)는 발광 소자(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광 소자(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.The
도 13은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.13 is a cross-sectional view illustrating a display device to which a light emitting diode according to another embodiment of the present invention is applied.
본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드를 포함한다.The display device of this embodiment includes a
표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.The
백라이트 유닛은 적어도 하나의 기판 및 복수의 발광 소자(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.The backlight unit includes a light source module including at least one substrate and a plurality of light emitting elements (2160). Furthermore, the backlight unit may further include a
바텀커버(2180)는 상부로 개구되어, 기판, 발광 소자(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드와 결합될 수 있다. 기판은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판은 복수로 형성되어, 복수의 기판들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판으로 형성될 수도 있다.The
발광 소자(2160)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 포함할 수 있다. 발광 소자(2160)들은 기판 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광 소자(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광 소자(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.The
확산 플레이트(2131) 및 광학 시트들(2130)은 발광 소자(2160) 상에 위치한다. 발광 소자(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다. The diffusion plate 2131 and the
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.As described above, the light emitting device according to the embodiments of the present invention can be applied to the direct-type display device as in the present embodiment.
도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다. 14 is a cross-sectional view illustrating a display device to which a light emitting diode according to another embodiment of the present invention is applied.
본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.The display device including the backlight unit according to the present embodiment includes a
표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛과 결속될 수 있다.The
표시패널(3210)에 광을 제공하는 백라이트 유닛은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.The backlight unit for providing light to the
광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광 소자(3110)를 포함한다. 기판(3220)은 발광 소자(3110)를 지지하고 발광 소자(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광 소자(3110)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광 소자(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.The light source module includes a
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.As described above, the light emitting device according to the embodiments of the present invention can be applied to the edge display device as in the present embodiment.
도 15는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.15 is a sectional view for explaining an example in which a light emitting diode according to another embodiment of the present invention is applied to a headlamp.
도 15를 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광 소자(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.15, the head lamp includes a
기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광 소자(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광 소자(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광 소자(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광 소자(4010)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다.
커버 렌즈(4050)는 발광 소자(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광 소자(4010)로부터 이격되어 배치될 수 있고, 발광 소자(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광 소자(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광 소자(4010) 구동 시 발생하는 열을 외부로 방출시킨다.The
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.As described above, the light emitting device according to the embodiments of the present invention can be applied to a head lamp, particularly, a headlamp for a vehicle as in the present embodiment.
이상에서, 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. In addition, the elements or components described in relation to one embodiment can be applied to other embodiments without departing from the technical idea of the present invention.
Claims (20)
상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층 을 포함하는 메사;
상기 메사 상에 배치되고 상기 제2 도전형 반도체층에 전기적으로 접속된 오믹 반사층;
상기 메사 및 오믹 반사층을 덮되, 상기 제1 도전형 반도체층을 노출시키는 제1 개구부 및 상기 오믹 반사층을 노출시키는 제2 개구부를 포함하는 하부 절연층;
상기 하부 절연층 상에 배치되고 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드 금속층;
상기 하부 절연층 상에 배치되고, 상기 제2 개구부를 통해 상기 오믹 반사층에 전기적으로 접속된 제2 패드 금속층; 및
상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되, 상기 제1 패드 금속층을 노출시키는 제1 개구부 및 상기 제2 패드 금속층을 노출시키는 복수의 제2 개구부를 포함하는 상부 절연층을 포함하되,
상기 상부 절연층의 제2 개구부들은 상기 하부 절연층의 제2 개구부로부터 중첩되지 않도록 이격된 발광 다이오드.A first conductive semiconductor layer;
A mesa on the first conductivity type semiconductor layer, the mesa including an active layer and a second conductivity type semiconductor layer;
An ohmic reflective layer disposed on the mesa and electrically connected to the second conductive semiconductor layer;
A lower insulating layer covering the mesa and the ohmic reflective layer, the lower insulating layer including a first opening exposing the first conductivity type semiconductor layer and a second opening exposing the ohmic reflective layer;
A first pad metal layer disposed on the lower insulating layer and electrically connected to the first conductive semiconductor layer through the first opening;
A second pad metal layer disposed on the lower insulating layer and electrically connected to the ohmic reflective layer through the second opening; And
And an upper insulating layer covering the first pad metal layer and the second pad metal layer, the upper insulating layer including a first opening exposing the first pad metal layer and a plurality of second openings exposing the second pad metal layer,
And the second openings of the upper insulating layer are spaced apart from the second openings of the lower insulating layer so as not to overlap with each other.
상기 상부 절연층의 제1 개구부를 통해 상기 제1 패드 금속층에 접속하는 제1 범프 패드; 및
상기 상부 절연층의 복수의 제2 개구부를 통해 상기 제2 패드 금속층에 접속하는 제2 범프 패드를 더 포함하는 발광 다이오드.The method according to claim 1,
A first bump pad connected to the first pad metal layer through a first opening of the upper insulating layer; And
And a second bump pad connected to the second pad metal layer through a plurality of second openings of the upper insulating layer.
상기 하부 절연층의 제2 개구부로부터 상기 상부 절연층의 제2 개구부까지의 최단 거리가 상기 상부 절연층의 제2 개구부들 사이의 최단 거리보다 큰 발광 다이오드.The method of claim 2,
Wherein the shortest distance from the second opening of the lower insulating layer to the second opening of the upper insulating layer is larger than the shortest distance between the second openings of the upper insulating layer.
상기 하부 절연층은 복수의 제2 개구부들을 포함하고,
상기 하부 절연층의 제2 개구부로부터 상기 상부 절연층의 제2 개구부까지의 최단 거리는 상기 하부 절연층의 제2 개구부들 사이의 최단 거리보다 큰 발광 다이오드.The method of claim 3,
Wherein the lower insulating layer includes a plurality of second openings,
Wherein the shortest distance from the second opening of the lower insulating layer to the second opening of the upper insulating layer is larger than the shortest distance between the second openings of the lower insulating layer.
상기 하부 절연층의 제1 개구부는 상기 메사 둘레를 따라 상기 제1 도전형 반도체층을 노출시키고,
상기 제1 패드 금속층은 상기 메사 둘레를 따라 상기 제1 도전형 반도체층에 접촉하는 외부 접촉부를 가지는 발광 다이오드.The method of claim 2,
Wherein the first opening of the lower insulating layer exposes the first conductivity type semiconductor layer along the mesa,
Wherein the first pad metal layer has an external contact portion contacting the first conductive semiconductor layer along the mesa.
상기 메사는 상기 제1 도전형 반도체층을 노출시키는 만입부를 포함하고,
상기 하부 절연층의 제1 개구부는 상기 만입부 내에서 상기 제1 도전형 반도체층을 더 노출시키고,
상기 제1 패드 금속층은 상기 만입부 내에서 상기 제1 도전형 반도체층에 접촉하는 내부 접촉부를 더 포함하는 발광 다이오드.The method of claim 5,
Wherein the mesa includes a recessed portion for exposing the first conductive type semiconductor layer,
Wherein the first opening of the lower insulating layer further exposes the first conductivity type semiconductor layer in the indent,
Wherein the first pad metal layer further includes an internal contact portion that contacts the first conductive semiconductor layer in the indentation portion.
상기 내부 접촉부는 상기 외부 접촉부와 연결된 발광 다이오드.The method of claim 6,
And the inner contact portion is connected to the outer contact portion.
상기 메사는 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 비아홀을 가지고,
상기 하부 절연층의 제1 개구부는 상기 비아홀에 노출된 제1 도전형 반도체층을 노출시키고,
상기 제1 패드 금속층은 상기 비아홀에 노출된 제1 도전형 반도체층에 접촉하는 내부 접촉부를 가지는 발광 다이오드.The method of claim 2,
The mesa has a via hole penetrating the second conductivity type semiconductor layer and the active layer to expose the first conductivity type semiconductor layer,
Wherein the first opening of the lower insulating layer exposes the first conductive type semiconductor layer exposed in the via hole,
Wherein the first pad metal layer has an inner contact portion that contacts the first conductive semiconductor layer exposed in the via hole.
상기 제1 패드 금속층은 상기 메사 외부에서 상기 제1 도전형 반도체층에 접촉하는 외부 접촉부들을 포함하되, 상기 외부 접촉부들은 서로 이격된 발광 다이오드.The method of claim 8,
Wherein the first pad metal layer includes external contacts that contact the first conductive type semiconductor layer outside the mesa, the external contacts being spaced apart from each other.
상기 하부 절연층은 복수의 제2 개구부를 포함하고,
상기 제2 범프 패드는 상기 하부 절연층의 적어도 하나의 제2 개구부 상부를 덮는 발광 다이오드.The method of claim 2,
Wherein the lower insulating layer includes a plurality of second openings,
And the second bump pad covers an upper portion of at least one second opening of the lower insulating layer.
상기 제1 및 제2 범프 패드는 각각 상기 상부 절연층의 제1 및 제2 개구부들을 덮어 밀봉하는 발광 다이오드.The method of claim 10,
Wherein the first and second bump pads each cover and seal the first and second openings of the upper insulating layer.
상기 제1 범프 패드는 상기 하부 절연층의 적어도 하나의 제2 개구부 상부를 덮는 발광 다이오드.The method of claim 10,
Wherein the first bump pad covers an upper portion of at least one second opening of the lower insulating layer.
상기 제2 패드 금속층은 상기 제1 패드 금속층에 의해 둘러싸인 발광 다이오드.The method of claim 2,
Wherein the second pad metal layer is surrounded by the first pad metal layer.
상기 제2 범프 패드는 상기 제1 범프 패드와의 사이에 돌출부를 포함하는 발광 다이오드.14. The method of claim 13,
And the second bump pad includes a protrusion between the first bump pad and the first bump pad.
상기 하부 절연층의 제2 개구부들 중 적어도 하나는 상기 돌출부 하부에 위치하는 발광 다이오드.15. The method of claim 14,
And at least one of the second openings of the lower insulating layer is located below the protrusion.
상기 하부 절연층은 복수의 제2 개구부를 포함하고,
상기 상부 절연층의 제2 개구부 중 적어도 하나는 상기 하부 절연층의 두개의 제2 개구부들 사이에 배치된 발광 다이오드.The method of claim 2,
Wherein the lower insulating layer includes a plurality of second openings,
Wherein at least one of the second openings of the upper insulating layer is disposed between two second openings of the lower insulating layer.
상기 제1 도전형 반도체층 상에 복수의 메사가 배치되고,
상기 하부 절연층의 제2 개구부 및 상기 상부 절연층의 제2 개구부들은 각 메사 상에 위치하며,
상기 제1 범프 패드 및 상기 제2 범프 패드는 각각 상기 복수의 메사에 걸쳐서 배치된 발광 다이오드.The method of claim 2,
A plurality of mesas are disposed on the first conductivity type semiconductor layer,
The second opening of the lower insulating layer and the second openings of the upper insulating layer are located on each mesa,
Wherein the first bump pad and the second bump pad are disposed over the plurality of mesas, respectively.
상기 제1 패드 금속층은 상기 메사들을 덮고,
상기 제2 패드 금속층은 각 메사 상에 배치된 발광 다이오드.18. The method of claim 17,
The first pad metal layer covers the mesas,
Wherein the second pad metal layer is disposed on each mesa.
상기 제2 범프 패드는 상기 제2 패드 금속층 상부 영역 내에 한정되어 위치하는 발광 다이오드.The method of claim 2,
Wherein the second bump pad is confined within the second pad metal layer upper region.
상기 제2 범프 패드는 상기 제1 패드 금속층과 부분적으로 중첩하는 발광 다이오드.The method of claim 2,
And the second bump pad partially overlaps with the first pad metal layer.
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160147563A KR102672611B1 (en) | 2016-11-07 | 2016-11-07 | Chip scale packaged light emitting diode |
CN202111520880.1A CN114203880A (en) | 2016-09-05 | 2017-08-31 | Chip scale package light emitting diode |
CN201911392695.1A CN111129264B (en) | 2016-09-05 | 2017-08-31 | Chip-scale package light-emitting diode |
CN202111520923.6A CN114188471A (en) | 2016-09-05 | 2017-08-31 | Chip scale package light emitting diode |
CN201780051117.4A CN109643746B (en) | 2016-09-05 | 2017-08-31 | Chip scale package light emitting diode |
CN202111521237.0A CN114203881A (en) | 2016-09-05 | 2017-08-31 | Chip scale package light emitting diode |
PCT/KR2017/009562 WO2018044102A1 (en) | 2016-09-05 | 2017-08-31 | Chip-scale package light-emitting diode |
US16/284,468 US10985206B2 (en) | 2016-09-05 | 2019-02-25 | Chip-scale package light emitting diode |
US17/163,629 US11749707B2 (en) | 2016-09-05 | 2021-02-01 | Chip-scale package light emitting diode |
US18/229,143 US20230411436A1 (en) | 2016-09-05 | 2023-08-01 | Chip-scale package light emitting diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160147563A KR102672611B1 (en) | 2016-11-07 | 2016-11-07 | Chip scale packaged light emitting diode |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180050929A true KR20180050929A (en) | 2018-05-16 |
KR102672611B1 KR102672611B1 (en) | 2024-06-07 |
Family
ID=62452059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160147563A KR102672611B1 (en) | 2016-09-05 | 2016-11-07 | Chip scale packaged light emitting diode |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102672611B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111509100A (en) * | 2019-01-31 | 2020-08-07 | 首尔伟傲世有限公司 | Light emitting diode |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015226038A (en) * | 2014-05-30 | 2015-12-14 | 日亜化学工業株式会社 | Light emission device and method of manufacturing the same |
-
2016
- 2016-11-07 KR KR1020160147563A patent/KR102672611B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015226038A (en) * | 2014-05-30 | 2015-12-14 | 日亜化学工業株式会社 | Light emission device and method of manufacturing the same |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111509100A (en) * | 2019-01-31 | 2020-08-07 | 首尔伟傲世有限公司 | Light emitting diode |
CN111509115A (en) * | 2019-01-31 | 2020-08-07 | 首尔伟傲世有限公司 | Light emitting diode |
CN111509101A (en) * | 2019-01-31 | 2020-08-07 | 首尔伟傲世有限公司 | Light emitting diode |
US12015112B2 (en) | 2019-01-31 | 2024-06-18 | Seoul Viosys Co., Ltd. | Light emitting diode |
Also Published As
Publication number | Publication date |
---|---|
KR102672611B1 (en) | 2024-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111063780B (en) | High-reliability light-emitting diode | |
US11749707B2 (en) | Chip-scale package light emitting diode | |
US11862455B2 (en) | Chip-scale package light emitting diode | |
EP2365538B1 (en) | Light emitting diode and fabrication method thereof | |
CN111120962B (en) | Light emitting diode having a plurality of light emitting cells | |
KR20160037060A (en) | Light emitting device and method for fabricating the same | |
KR20170124898A (en) | Light emitting diode having plurality of light emitting cells and light emitting device having the same | |
KR20200112410A (en) | Light emitting diode | |
KR20180034017A (en) | Light emitting diode | |
KR102672611B1 (en) | Chip scale packaged light emitting diode | |
KR102571402B1 (en) | Chip scale packaged light emitting diode | |
KR20180076577A (en) | Highly reliable light emitting diode | |
KR20180072279A (en) | Light emitting diode having improved heat dissapation performance | |
KR102562475B1 (en) | Chip scale packaged light emitting diode | |
KR102610626B1 (en) | Light emitting diode having solder bump | |
KR20160139181A (en) | Light emitting diode | |
KR20160139182A (en) | Light emitting diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |