KR20180049564A - 반도체 소자 테스트 장치 - Google Patents

반도체 소자 테스트 장치 Download PDF

Info

Publication number
KR20180049564A
KR20180049564A KR1020160145615A KR20160145615A KR20180049564A KR 20180049564 A KR20180049564 A KR 20180049564A KR 1020160145615 A KR1020160145615 A KR 1020160145615A KR 20160145615 A KR20160145615 A KR 20160145615A KR 20180049564 A KR20180049564 A KR 20180049564A
Authority
KR
South Korea
Prior art keywords
semiconductor device
connection terminals
interposer
test socket
test
Prior art date
Application number
KR1020160145615A
Other languages
English (en)
Other versions
KR102198300B1 (ko
Inventor
류정호
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020160145615A priority Critical patent/KR102198300B1/ko
Publication of KR20180049564A publication Critical patent/KR20180049564A/ko
Application granted granted Critical
Publication of KR102198300B1 publication Critical patent/KR102198300B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

반도체 소자들의 전기적인 특성 검사를 위한 테스트 장치가 개시된다. 반도체 소자 테스트 장치는, 반도체 소자가 수납되는 포켓을 구비하고 포켓의 바닥 부분에 개구부가 형성된 인서트와, 반도체 소자와 테스트 장치를 전기적으로 연결하기 위한 복수의 연결 단자들을 구비하는 테스트 소켓과, 인서트와 테스트 소켓 사이에 배치되며 반도체 소자와 테스트 소켓을 전기적으로 연결하기 위한 인터포저를 포함할 수 있다. 더욱이, 인터포저는, 반도체 소자의 접속 단자들과 연결 단자들에 접속되는 복수의 비아 콘택과, 비아 콘택들 상면에 결합되고 접속 단자들이 삽입되며 접속 단자들의 위치를 안내하기 위한 복수의 가이드 스프링을 구비할 수 있다. 이와 같이, 반도체 소자 테스트 장치는 접속 단자들과 테스트 소켓의 연결 단자들을 정렬 및 도통시키기 위한 인터포저를 구비함으로써, 반도체 소자의 접속 단자들을 정렬하기 위한 종래의 서포트 필름 사용으로 인한 접속 단자들의 끼임 불량을 방지할 수 있다.

Description

반도체 소자 테스트 장치{Apparatus for testing semiconductor devices}
본 발명의 실시예들은 반도체 소자를 검사하기 위한 반도체 소자 테스트 장치에 관한 것이다. 보다 상세하게는, 반도체 소자들에 검사 신호들을 제공하여 반도체 소자들에 대한 전기적인 특성을 검사하는 반도체 소자 테스트 장치에 관한 것이다.
일반적으로 반도체 소자들은 일련의 제조 공정들을 반복적으로 수행함으로써 반도체 기판으로서 사용되는 실리콘 웨이퍼 상에 형성될 수 있으며, 이렇게 형성된 반도체 소자들은 다이싱 공정과 본딩 공정 및 패키징 공정을 통하여 완제품으로 제조될 수 있다.
이러한 반도체 소자들은 전기적 특성 검사를 통하여 양품 또는 불량품으로 판정될 수 있다. 전기적 특성 검사에는 반도체 소자들을 핸들링하는 테스트 핸들러와 반도체 소자들을 검사하기 위한 테스터를 포함하는 반도체 소자 테스트 장치가 사용될 수 있다.
테스트 핸들러는 복수의 인서트를 구비하는 테스트 트레이와, 반도체 소자들과 테스터를 전기적으로 연결해주는 인터페이스 모듈과, 반도체 소자들과 인터페이스 모듈을 서로 접속시키기 위한 매치 플레이트를 구비할 수 있다.
인서트는 반도체 소자가 수납되는 포켓과, 반도체 소자의 이탈을 방지하기 위한 래치들을 구비할 수 있다. 일 예로서, 대한민국 등록특허공보 제10-1535245호에는 반도체 소자가 삽입되는 개구를 갖는 인서트 본체와, 인서트 본체의 하부에 부착되며 반도체 소자를 지지하는 필름 형태의 지지부재를 포함하는 인서트 조립체가 개시되어 있다. 특히, 지지부재는 반도체 소자의 접속 단자들이 삽입되는 복수의 가이드홀들을 가질 수 있다.
인터페이스 모듈은 반도체 소자들과 전기적으로 연결되는 복수의 테스트 소켓을 포함할 수 있다. 테스트 소켓은 반도체 소자의 외부 접속용 단자들, 예컨대, 솔더볼들과의 접촉을 위한 포고핀 또는 프로브 핀 등과 같은 연결 단자들 구비한다.
전기적 특성 검사의 과정을 살펴보면, 먼저 인서트에 반도체 소자를 수납한 후 인서트에 수납된 반도체 소자에 테스트 소켓을 접속시켜 반도체 소자와 테스터를 전기적으로 연결한다. 이어, 테스터로부터 반도체 소자에 검사 신호가 인가되며, 반도체 소자는 검사 신호에 대응하여 신호를 출력한다. 테스터는 반도체 소자의 출력 신호가 정상 신호인지 오류 신호인지를 판단하여 반도체 소자를 양품 또는 불량품으로 판정한다.
특히, 반도체 소자들의 전기적 특성 검사는 반도체 소자의 솔더볼들과 테스트 소켓의 연결 단자들 간의 정렬이 정상적으로 이루어지지 않을 경우 반도체 소자와 테스터 간의 전기적 연결이 안정적으로 이루어지지 않기 때문에, 반도체 소자에 대한 전기적인 특성 검사가 제대로 이루어지지 않는다.
이러한 불량을 방지하기 위해 반도체 소자 테스트 장치는 솔더볼들과 연결 단자들을 정렬하기 위한 서포트 필름을 구비한다. 서포트 필름은 솔더볼들이 끼워지는 복수의 가이드홀을 구비하며 인서트와 테스트 소켓 사이에 배치된다.
한편, 반도체 소자의 솔더볼들의 크기가 점차 감소되고 또한 솔더볼들 사이의 간격이 점차 감소됨에 따라 반도체 소자의 솔더볼들과 테스트 소켓의 연결 단자들 간의 정렬이 매우 어려워지고 있다. 이로 인해 서포트 필름의 가이드홀들에 반도체 소자의 솔더볼들이 끼이는 불량이 발생할 수 있으며, 일정 범위 이상의 정렬 오차를 보정하기 어려우며, 물리적인 힘에 의해 서포트 필름이 변형될 수 있다.
(001) 한국등록특허 제10-1350606호 (2014.01.06)
본 발명의 실시예들은 반도체 소자와 테스트 소켓의 정렬 정확도를 향상시킬 수 있는 반도체 소자 테스트 장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 소자 테스트 장치는, 반도체 소자가 수납되는 포켓을 구비하고 상기 포켓의 바닥 부분에 개구부가 형성된 인서트와, 상기 반도체 소자와 테스트 장치를 전기적으로 연결하기 위한 복수의 연결 단자들을 구비하는 테스트 소켓과, 상기 인서트와 상기 테스트 소켓 사이에 배치되며 상기 반도체 소자와 상기 테스트 소켓을 전기적으로 연결하기 위한 인터포저를 포함할 수 있다. 더욱이, 상기 인터포저는, 상기 반도체 소자의 접속 단자들과 상기 연결 단자들에 접속되는 복수의 비아 콘택과, 상기 비아 콘택들 상면에 결합되고 상기 접속 단자들이 삽입되며 상기 접속 단자들의 위치를 안내하기 위한 복수의 가이드 스프링을 구비할 수 있다.
본 발명의 실시예들에 따르면, 상기 가이드 스프링들 각각은 상기 반도체 소자 측으로부터 상기 비아 콘택 측으로 갈수록 지름이 점차 줄어드는 나선형 구조로 구비될 수 있다.
본 발명의 실시예들에 따르면, 상기 접속 단자들 각각은 솔더볼 형태로 구비될 수 있다.
본 발명의 실시예들에 따르면, 상기 반도체 소자 테스트 장치는, 상기 인서트 상측에 배치되며 상기 포켓 안의 상기 반도체 소자를 가압하여 상기 반도체 소자와 상기 인터포저 및 상기 테스트 소켓을 밀착시키는 푸셔를 더 포함할 수 있다. 또한, 상기 푸셔가 상기 반도체 소자를 가압에 힘에 의해 상기 가이드 스프링들이 압축되어 상기 접속 단자들과 상기 비아 콘택들이 서로 접촉될 수 있다.
본 발명의 실시예들에 따르면, 상기 가이드 스프링들은 도전성 재질로 이루어질 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 반도체 소자들의 전기적인 특성 검사를 위한 테스트 장치는, 접속 단자들과 테스트 소켓의 연결 단자들을 정렬 및 도통시키기 위한 인터포저를 구비함으로써, 반도체 소자의 접속 단자들을 정렬하기 위한 종래의 서포트 필름 사용으로 인한 접속 단자들의 끼임 불량을 방지할 수 있다. 또한, 반도체 소자 테스트 장치는 인터포저를 이용하여 미세 피치를 갖는 반도체 소자 또한 정확하게 정렬할 수 있으며, 접속 단자들과 연결 단자들 간을 안정적으로 접속시킬 수 있다. 더불어, 반도체 소자의 접속 단자들이 인터포저의 가이드 스프링들에 의해 셀프 얼라인될 수 있으므로, 반도체 소자와 테스트 소켓 간의 정렬 정확도를 향상시킬 수 있다. 그 결과, 반도체 소자와 테스터 간의 전기적인 접속이 안정적으로 이루어질 수 있으므로, 반도체 소자 테스트 장치의 검사 신뢰도가 향상될 수 있다.
더욱이, 인터포저는 종래의 서포트 필름 보다 물리적인 힘에 의한 변형이 작으므로, 반도체 소자의 접속 단자들을 안정적으로 정렬할 수 있다.
또한, 푸셔의 가압에 의해 반도체 소자가 인터포저 측으로 밀착될 경우 인터포저의 가이드 스프링들이 쿠션 역할을 하므로, 반도체 소자 테스트 장치는 접속 단자들이 누르는 정도를 별도로 조절할 필요가 없고 접속 단자들이 누르는 힘에 의한 비아 콘택들과 연결 단자들의 파손 또는 변형을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자 테스트 장치를 설명하기 위한 개략적인 분해 단면도이다.
도 2 및 도 3은 도 1에 도시된 인터포저를 설명하기 위한 개략적인 평면도들이다.
도 4는 도 1에 도시된 반도체 소자 테스트 장치를 설명하기 위한 개략적인 부분 확대 단면도이다.
도 5는 도 1에 도시된 인터포저에 의해 반도체 소자의 접속 단자들이 정렬되는 과정을 설명하기 위한 개략적인 부분 확대 단면도이다.
이하, 본 발명은 본 발명의 실시예들을 보여주는 첨부 도면들을 참조하여 더욱 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
하나의 요소가 다른 하나의 요소 또는 층 상에 배치되는 또는 연결되는 것으로서 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접적으로 배치되거나 연결될 수도 있으며, 다른 요소들 또는 층들이 이들 사이에 게재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접적으로 배치되거나 연결되는 것으로서 설명되는 경우, 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
하기에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 영역은 전적으로 개략적인 것이며 이들의 형상은 영역의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자 테스트 장치를 설명하기 위한 개략적인 분해 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 소자 테스트 장치(100)는 반도체 소자(10)의 전기적인 특성을 검사하기 위해 사용될 수 있다. 예를 들면, 상기 반도체 소자 테스트 장치(100)는 상기 반도체 소자(10)에 검사 신호를 제공하고 상기 검사 신호에 대응하여 상기 반도체 소자(10)로부터 출력된 신호를 분석함으로써 상기 반도체 소자(10)의 전기적인 성능을 검사한다.
상기 반도체 소자 테스트 장치(100)는 상기 반도체 소자(10)가 수용되는 인서트(110)와, 상기 인서트(110)의 아래에 배치되며 상기 검사 신호를 제공하는 테스터(미도시)와 상기 반도체 소자(10)를 전기적으로 연결하기 위한 테스트 소켓(120)과, 상기 인서트(110)와 상기 테스트 소켓(120) 사이에 배치되며 상기 반도체 소자(10)와 상기 테스트 소켓(120)을 전기적으로 연결하기 위한 인터포저(130)를 포함할 수 있다.
도면에는 도시하지 않았으나, 상기 반도체 소자 테스트 장치(100)는 복수의 인서트(110)가 설치된 테스트 트레이(미도시)와 반도체 소자들에 대한 전기적 특성 검사를 수행하기 위한 공간을 제공하는 테스트 챔버(미도시)를 포함할 수 있다. 또한, 상기 반도체 소자 테스트 장치(100)는 반도체 소자들을 커스터머 트레이(미도시)로부터 상기 테스트 트레이로 이송하고 상기 반도체 소자들이 수납된 상기 테스트 트레이를 상기 테스트 챔버 내부로 이송하는 복수의 이송 모듈(미도시)를 포함할 수 있다. 상기 이송 모듈들은 상기 테스트 챔버에서 검사 공정이 완료된 후 상기 테스트 트레이를 상기 테스트 챔버로부터 반출하며, 상기 테스트 트레이에 수납된 반도체 소자들을 빈 커스터머 트레이로 이송한다. 또한, 상기 반도체 소자 테스트 장치(100)는 상기 반도체 소자(10)의 온도를 미리 조절하기 위한 예열 챔버(미도시)와 상기 반도체 소자(10)의 온도를 상온으로 회복시키기 위한 제열 챔버(미도시)를 포함할 수 있다.
구체적으로, 상기 인서트(110)에는 상기 커스터머 트레이로부터 이송된 상기 반도체 소자(10)가 수납될 수 있다. 상기 인서트(110)는 상기 반도체 소자(10)가 수납되는 포켓(112)을 구비하며, 상기 포켓(112)을 형성하는 바닥면에는 상기 반도체 소자(10)와 상기 테스트 소켓(120)이 서로 접속되도록 개구부가 형성된다. 여기서, 상기 개구부는 상기 반도체 소자(10)에 의해 개폐될 수 있다.
도면에는 상세히 도시하지 않았으나, 상기 인서트(110)의 포켓(112) 안에는 상기 반도체 소자(10)를 고정시키기 위한 래치들(미도시)이 구비될 수 있다. 상기 래치들은 상기 반도체 소자(10) 상면의 가장자리 부분을 가압하여 상기 반도체 소자(10)의 위치를 고정시킨다.
상기 인서트(110)의 아래에는 상기 테스트 소켓(120)이 배치될 수 있다. 상기 테스트 소켓(120)은 상기 반도체 소자(10)와 마주하게 배치되며, 상기 반도체 소자(10)와 전기적으로 연결되기 위한 복수의 연결 단자(122)를 구비한다. 상기 반도체 소자(10)는 상기 테스트 소켓(120)의 연결 단자들(122)에 접속되기 위한 복수의 접속 단자(12)를 구비할 수 있으며, 상기 접속 단자들(12)과 상기 연결 단자들(122)은 서로 일대일 대응되게 구비될 수 있다. 여기서, 상기 접속 단자들(12)로는 솔더볼들(12)이 구비될 수 있으며, 상기 연결 단자들(122)로는 포고핀들이나 프로브 핀들이 구비될 수 있다.
상기 인서트(110)에 수납된 상기 반도체 소자(10)와 상기 테스트 소켓(120) 사이에는 상기 인터포저(130)가 배치될 수 있다. 특히, 상기 인터포저(130)는 상기 반도체 소자(10)의 접속 단자들(12)의 위치를 가이드하고 상기 접속 단자들(12)과 상기 연결 단자들(122)을 전기적으로 서로 연결한다.
도 2 및 도 3은 도 1에 도시된 인터포저를 설명하기 위한 개략적인 평면도들로서, 도 2는 상기 반도체 소자(10) 측을 향해 배치되는 상기 인터포저(130)의 상면을 나타낸 도면이며, 도 3은 상기 테스트 소켓(120) 측을 향해 배치되는 상기 인터포저(130)의 하면을 나타낸 도면이다.
도 1 내지 도 3을 참조하면, 상기 인터포저(130)는 베이스 회로기판(132)과, 상기 베이스 회로기판(132)을 관통하여 구비되며 상기 반도체 소자(10)의 접속 단자들(12)과 상기 테스트 소켓(120)의 연결 단자들(122)을 서로 연결시키기 위한 복수의 비아 콘택(134)과, 상기 비아 콘택들(134)의 상면에 결합되며 상기 접속 단자들의 위치를 안내하기 위한 복수의 가이드 스프링(136)을 포함할 수 있다.
구체적으로, 상기 베이스 회로기판(132)은 상기 반도체 소자(10)와 상기 테스트 소켓(120) 사이에서 상기 반도체 소자(10) 및 상기 테스트 소켓(120)과 마주하게 배치된다.
상기 베이스 회로기판(132)에는 상기 비아 콘택들(134)이 구비될 수 있다. 상기 비아 콘택들(134)은 상기 접속 단자들(12)과 상기 연결 단자들(122) 사이에 배치될 수 있다. 여기서, 상기 비아 콘택(134)은 포고핀 또는 프로브 핀 형태로 구비될 수 있다. 검사 공정 시, 상기 비아 콘택들(134)의 상면은 상기 접속 단자들(12)에 접촉되며, 하면은 상기 연결 단자들(122)에 접촉될 수 있다. 또한, 상기 비아 콘택들(134)은 상기 접속 단자들(12)과 일대일 대응되도록 구성될 수 있다.
도 1에 도시된 바와 같이, 상기 비아 콘택들(134)의 상면에는 상기 가이드 스프링들(136)이 구비된다. 상기 가이드 스프링들(136)은 상기 접속 단자들(12)의 위치를 안내하여 상기 접속 단자들(12)과 상기 비아 콘택들(134)을 정렬시킨다.
본 발명의 일 실시예에 있어서, 상기 가이드 스프링들(136)은 도전성 재질로 이루어질 수 있다.
도 4는 도 1에 도시된 반도체 소자 테스트 장치를 설명하기 위한 개략적인 부분 확대 단면도이다.
도 4를 참조하면, 상기 포켓(112) 안에 배치된 상기 반도체 소자(10)의 접속 단자(12)들은 상기 인서트(110)의 개구부를 통해 외부로 노출되며, 상기 가이드 스프링들(136)에 의해 그 위치가 가이드되어 상기 가이드 스프링들(136) 안으로 삽입된다. 이에 따라, 상기 접속 단자들(12)이 상기 비아 콘택들(134)과 대응하는 위치에 배치되어 상기 접속 단자들(12)과 비아 콘택들(134)이 정렬된다.
한편, 상기 반도체 소자 테스트 장치(100)는 상기 포켓(112) 안의 상기 반도체 소자(10)를 상기 인터포저(130)에 밀착시키는 푸셔(140)를 더 구비할 수 있다. 상기 푸셔(140)는 상기 인서트(110)의 상측에 배치되며, 상기 반도체 소자(10)와 상기 인터포저(130) 및 상기 테스트 소켓(120)의 정렬이 완료된 상태에서 상기 포켓(112) 안으로 인입되어 상기 반도체 소자(10)를 상기 인터포저(130) 측으로 가압한다. 이에 따라, 상기 가이드 스프링들(136)이 압축되어 상기 가이드 스프링들(136) 안의 접속 단자들(12)과 상기 비아 콘택들(134)이 서로 밀착되며, 상기 비아 콘택들(134)과 상기 연결 단자들(122)이 서로 밀착된다. 그 결과, 상기 반도체 소자(10)와 상기 인터포저(130) 및 상기 테스트 소켓(120)이 안정적으로 도통될 수 있다.
이때, 상기 푸셔(140)의 가압에 의한 상기 반도체 소자(10)의 접속 단자들(12)이 상기 비아 콘택들(134)을 누르는 정도는 상기 가이드 스프링들(136)에 의해 조절될 수 있다. 즉, 상기 가이드 스프링들(136)은 상기 접속 단자들(12)과 상기 비아 콘택들(134) 사이에서 쿠션 역할을 함으로써, 상기 반도체 소자 테스트 장치(100)는 상기 접속 단자들(12)이 상기 비아 콘택들(134)을 누르는 정도를 일일이 조절할 필요가 없으며, 상기 푸셔(140)의 가압에 의한 상기 인터포저(130)과 상기 테스트 소켓(120)의 변형 또는 파손을 방지할 수 있다.
본 발명의 일 실시예에 있어서, 상기 가이드 스프링(136)은 상기 반도체 소자(10) 측으로부터 상기 비아 콘택(134) 측으로 갈수록 지름이 점차 줄어드는 나선형 구조로 구비될 수 있다. 상기 반도체 소자(10)와 상기 인터포저(130) 정렬 시, 상기 접속 단자들(12)은 상기 가이드 스프링들(136)에 의해 그 위치가 가이드됨으로써 정위치될 수 있으며, 그 결과, 상기 반도체 소자(10)의 접속 단자들(12)과 상기 비아 콘택들(134)이 정렬될 수 있다.
특히, 상기 접속 단자들(12)과 상기 비아 콘택들(134) 정렬 시, 상기 가이드 스프링(136)은 솔더볼 형태의 상기 접속 단자들(12)이 상기 가이드 스프링들(136)의 내부로 용이하게 삽입될 수 있도록 유도할 수 있다.
이하, 도면을 참조하여 상기 반도체 소자(10)가 상기 인서트(110)와 상기 가이드 스프링들(136)에 의해 정렬되는 과정에 대해 구체적으로 설명한다.
도 5는 도 1에 도시된 인터포저에 의해 반도체 소자의 접속 단자들이 정렬되는 과정을 설명하기 위한 개략적인 부분 확대 단면도이다.
도 4 및 도 5를 참조하면, 상기 반도체 소자(10)의 접속 단자들(12)과 상기 비아 콘택들(134) 간을 셀프 얼라인하기 위해 상기 포켓(112)의 내측면들은 소정의 경사각을 가질 수 있다. 즉, 상기 포켓(112)의 내측면들은 상기 반도체 소자(10)를 상기 인터포저(130)의 바로 위로 안내하기 위하여 하방으로 갈수록 점차 폭이 감소하는 경사 측면들(114)을 가질 수 있다. 상기 반도체 소자(10)는 픽업 장치에 의해 상기 포켓(112) 안으로 낙하되는 과정에서 상기 포켓(112)의 경사 측면들(114)에 의해 하방으로 안내될 수 있으며, 최종적으로 상기 인터포저(130)의 상기 가이드 스프링들(136) 안으로 상기 반도체 소자(10)의 접속 단자들(12)이 삽입될 수 있다.
특히, 상기 가이드 스프링들(136) 각각은 나선형 구조로 이루어지기 때문에 상기 접속 단자들(12)이 상기 가이드 스프링들(136) 안으로 용이하게 삽입될 수 있도록 유도할 수 있다. 즉, 도 5에 도시된 바와 같이, 상기 반도체 소자(10)의 상기 접속 단자들(12)과 상기 인터포저(130)의 상기 비아 콘택들(134)을 정렬하는 과정에서 상기 접속 단자들(12)이 상기 가이드 스프링들(136)과 살짝 빗겨 배치되어 상기 가이드 스프링들(136)의 상면에 안착될 수 있다. 이러한 경우, 상기 접속 단자들(12)은 상기 가이드 스프링들(136)에 의해 그 위치가 안내되어 상기 가이드 스프링들(136) 안으로 삽입될 수 있으며, 이에 따라, 상기 접속 단자들(12)과 상기 비아 콘택들(136)이 정상적으로 정렬될 수 있다.
상술한 바와 같이, 상기 반도체 소자 테스트 장치(100)는 상기 접속 단자들(12)과 상기 테스트 소켓(120)의 연결 단자들(122)을 정렬 및 도통시키기 위한 상기 인터포저(130)를 구비함으로써, 상기 반도체 소자(10)의 접속 단자들(12)을 정렬하기 위한 종래의 서포트 필름 사용으로 인한 상기 접속 단자들(12)의 끼임 불량을 방지할 수 있다. 또한, 상기 반도체 소자 테스트 장치(100)는 상기 인터포저(130)를 이용하여 미세 피치를 갖는 반도체 소자 또한 정확하게 정렬할 수 있으며, 상기 접속 단자들(12)과 상기 연결 단자들(122) 간을 안정적으로 접속시킬 수 있다. 더불어, 상기 반도체 소자(10)의 접속 단자들(12)이 상기 인터포저(130)의 상기 가이드 스프링들(136)에 의해 셀프 얼라인될 수 있으므로, 상기 반도체 소자(10)와 상기 테스트 소켓(120) 간의 정렬 정확도를 향상시킬 수 있다. 그 결과, 상기 반도체 소자(10)와 상기 테스터 간의 전기적인 접속이 안정적으로 이루어질 수 있으므로, 상기 반도체 소자 테스트 장치(100)의 검사 신뢰도가 향상될 수 있다.
더욱이, 상기 인터포저(130)는 종래의 서포트 필름 보다 물리적인 힘에 의한 변형이 작으므로, 상기 반도체 소자(10)의 접속 단자들(12)을 안정적으로 정렬할 수 있다.
또한, 상기 푸셔(140)의 가압에 의해 상기 반도체 소자(10)가 상기 인터포저(130) 측으로 밀착될 경우 상기 인터포저(130)의 상기 가이드 스프링들(136)이 쿠션 역할을 하므로, 상기 반도체 소자 테스트 장치(100)는 상기 접속 단자들(12)이 누르는 정도를 별도로 조절할 필요가 없고 상기 접속 단자들(12)이 누르는 힘에 의한 상기 비아 콘택들(134)과 상기 연결 단자들(122)의 파손 또는 변형을 방지할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 반도체 소자 12 : 접속 단자
100 : 반도체 소자 테스트 장치 110 : 인서트
112 : 포켓 114 : 경사 측면
120 : 테스트 소켓 122 : 연결 단자
130 : 인터포저 132 : 베이스 회로기판
134 : 비아 콘택 136 : 가이드 스프링
140 : 푸셔

Claims (5)

  1. 반도체 소자가 수납되는 포켓을 구비하고 상기 포켓의 바닥 부분에 개구부가 형성된 인서트;
    상기 반도체 소자와 테스트 장치를 전기적으로 연결하기 위한 복수의 연결 단자들을 구비하는 테스트 소켓; 및
    상기 인서트와 상기 테스트 소켓 사이에 배치되며 상기 반도체 소자와 상기 테스트 소켓을 전기적으로 연결하기 위한 인터포저를 포함하되,
    상기 인터포저는,
    상기 반도체 소자의 접속 단자들과 상기 연결 단자들에 접속되는 복수의 비아 콘택; 및
    상기 비아 콘택들 상면에 결합되고 상기 접속 단자들이 삽입되며 상기 접속 단자들의 위치를 안내하기 위한 복수의 가이드 스프링을 구비하는 것을 특징으로 하는 반도체 소자 테스트 장치.
  2. 제1항에 있어서,
    상기 가이드 스프링들 각각은 상기 반도체 소자 측으로부터 상기 비아 콘택 측으로 갈수록 지름이 점차 줄어드는 나선형 구조로 구비되는 것을 특징으로 하는 반도체 소자 테스트 장치.
  3. 제2항에 있어서,
    상기 접속 단자들 각각은 솔더볼 형태로 구비되는 것을 특징으로 하는 반도체 소자 테스트 장치.
  4. 제1항에 있어서,
    상기 인서트 상측에 배치되며 상기 포켓 안의 상기 반도체 소자를 가압하여 상기 반도체 소자와 상기 인터포저 및 상기 테스트 소켓을 밀착시키는 푸셔를 더 포함하고,
    상기 푸셔가 상기 반도체 소자를 가압에 힘에 의해 상기 가이드 스프링들이 압축되어 상기 접속 단자들과 상기 비아 콘택들이 서로 접촉되는 것을 특징으로 하는 반도체 소자 테스트 장치.
  5. 제1항에 있어서,
    상기 가이드 스프링들은 도전성 재질로 이루어진 것을 특징으로 하는 반도체 소자 테스트 장치.
KR1020160145615A 2016-11-03 2016-11-03 반도체 소자 테스트 장치 KR102198300B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160145615A KR102198300B1 (ko) 2016-11-03 2016-11-03 반도체 소자 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160145615A KR102198300B1 (ko) 2016-11-03 2016-11-03 반도체 소자 테스트 장치

Publications (2)

Publication Number Publication Date
KR20180049564A true KR20180049564A (ko) 2018-05-11
KR102198300B1 KR102198300B1 (ko) 2021-01-05

Family

ID=62185823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160145615A KR102198300B1 (ko) 2016-11-03 2016-11-03 반도체 소자 테스트 장치

Country Status (1)

Country Link
KR (1) KR102198300B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070073233A (ko) * 2006-01-04 2007-07-10 삼성전자주식회사 Ｂｇａ 패키지용 테스트 소켓
KR20110033474A (ko) * 2009-09-25 2011-03-31 세크론 주식회사 반도체 소자 테스트용 접속 장치 및 이를 포함하는 테스트 핸들러
KR101350606B1 (ko) 2012-06-28 2014-01-27 세메스 주식회사 인서트 조립체
KR20140034430A (ko) * 2012-09-11 2014-03-20 주식회사 아이에스시 핸들러용 인서트
JP2014517310A (ja) * 2011-06-06 2014-07-17 インターコネクト・デバイシーズ・インコーポレイテッド 絶縁金属ソケット
KR20140141881A (ko) * 2013-05-31 2014-12-11 신종천 반도체 칩 테스트 장치 및 방법
KR20150003955A (ko) * 2013-07-01 2015-01-12 (주)티에스이 인서트 및 이를 포함하는 반도체 패키지 테스트 장치
KR101532393B1 (ko) * 2014-06-26 2015-07-01 주식회사 아이에스시 전기적 검사소켓

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070073233A (ko) * 2006-01-04 2007-07-10 삼성전자주식회사 Ｂｇａ 패키지용 테스트 소켓
KR20110033474A (ko) * 2009-09-25 2011-03-31 세크론 주식회사 반도체 소자 테스트용 접속 장치 및 이를 포함하는 테스트 핸들러
JP2014517310A (ja) * 2011-06-06 2014-07-17 インターコネクト・デバイシーズ・インコーポレイテッド 絶縁金属ソケット
KR101350606B1 (ko) 2012-06-28 2014-01-27 세메스 주식회사 인서트 조립체
KR20140034430A (ko) * 2012-09-11 2014-03-20 주식회사 아이에스시 핸들러용 인서트
KR20140141881A (ko) * 2013-05-31 2014-12-11 신종천 반도체 칩 테스트 장치 및 방법
KR20150003955A (ko) * 2013-07-01 2015-01-12 (주)티에스이 인서트 및 이를 포함하는 반도체 패키지 테스트 장치
KR101532393B1 (ko) * 2014-06-26 2015-07-01 주식회사 아이에스시 전기적 검사소켓

Also Published As

Publication number Publication date
KR102198300B1 (ko) 2021-01-05

Similar Documents

Publication Publication Date Title
US7471096B2 (en) Contactor for electronic parts and a contact method
US8242794B2 (en) Socket, and test apparatus and method using the socket
KR101762835B1 (ko) 검사장치
US20040112142A1 (en) Test kit for semiconductor package and method for testing semiconductor package using the same
KR20150003955A (ko) 인서트 및 이를 포함하는 반도체 패키지 테스트 장치
KR101350606B1 (ko) 인서트 조립체
KR20170142610A (ko) 반도체 소자를 수납하기 위한 인서트 조립체 및 이를 구비하는 테스트 트레이
KR102521076B1 (ko) 반도체 소자를 검사하기 위한 인서트 조립체와 테스트 소켓의 불량 검사 방법
KR20170142608A (ko) 반도체 소자 테스트 장치
JP7175179B2 (ja) 中間接続部材、および検査装置
JP2003004800A (ja) デバイスキャリア及びオートハンドラ
KR101362546B1 (ko) 인서트 조립체 및 이를 포함하는 전자 부품 수납 장치
KR101864939B1 (ko) 반도체 소자 테스트 장치
KR102287237B1 (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
KR20180049564A (ko) 반도체 소자 테스트 장치
KR20180021493A (ko) 반도체 소자 테스트 장치
US10935570B2 (en) Intermediate connection member and inspection apparatus
JP2913344B2 (ja) 半導体素子の検査装置及び検査方法。
KR20180052902A (ko) 반도체 소자 테스트 장치
KR101380280B1 (ko) 검사장치
KR102287238B1 (ko) 반도체 소자 테스트 장치
KR102658477B1 (ko) 반도체 패키지 테스트 장치
JP2005172492A (ja) 半導体パッケージのテストシステム及びテスト方法
KR100865352B1 (ko) 일체형 프로브카드
JP6842355B2 (ja) 電子部品試験装置用のキャリア

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant