KR20180045262A - Solar cell and solar cell panel including the same - Google Patents

Solar cell and solar cell panel including the same Download PDF

Info

Publication number
KR20180045262A
KR20180045262A KR1020160139166A KR20160139166A KR20180045262A KR 20180045262 A KR20180045262 A KR 20180045262A KR 1020160139166 A KR1020160139166 A KR 1020160139166A KR 20160139166 A KR20160139166 A KR 20160139166A KR 20180045262 A KR20180045262 A KR 20180045262A
Authority
KR
South Korea
Prior art keywords
electrode layer
conductive resin
layer
resin layer
semiconductor substrate
Prior art date
Application number
KR1020160139166A
Other languages
Korean (ko)
Other versions
KR101909142B1 (en
Inventor
조성연
하정민
박상욱
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020160139166A priority Critical patent/KR101909142B1/en
Publication of KR20180045262A publication Critical patent/KR20180045262A/en
Application granted granted Critical
Publication of KR101909142B1 publication Critical patent/KR101909142B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022466Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/048Encapsulation of modules
    • H01L31/0481Encapsulation of modules characterised by the composition of the encapsulation material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868Passivation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

According to an embodiment of the present invention, a solar cell comprises: a semiconductor substrate; a first passivation film which is located on one surface of the semiconductor substrate; a second passivation film which is located on the other surface of the semiconductor substrate; a first conductive region which is located on the first passivation film on one surface side of the semiconductor substrate; a second conductive region which is located on the second passivation film on the other surface side of the semiconductor substrate; a first electrode which is electrically connected to the first conductive region; and a second electrode which is electrically connected to the first conductive region. At least one of the first electrode and the second electrode comprises: a transparent electrode layer; a metal electrode layer disposed on the transparent electrode layer; and a conductive resin layer disposed between the transparent electrode layer and the metal electrode layer, and including an adhesive material.

Description

태양 전지 및 이를 포함하는 태양 전지 패널{SOLAR CELL AND SOLAR CELL PANEL INCLUDING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a solar cell,

본 발명은 태양 전지 및 이를 포함하는 태양 전지 패널에 관한 것으로, 좀더 상세하게는, 전극 구조를 개선한 태양 전지 및 이를 포함하는 태양 전지 패널에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solar cell and a solar cell panel including the solar cell, and more particularly, to a solar cell having improved electrode structure and a solar cell panel including the same.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다. With the recent depletion of existing energy sources such as oil and coal, interest in alternative energy to replace them is increasing. Among them, solar cells are attracting attention as a next-generation battery that converts solar energy into electric energy.

이러한 태양 전지는 복수 개가 리본에 의하여 직렬 또는 병렬로 연결되고, 복수의 태양 전지를 보호하기 위한 패키징(packaging) 공정에 의하여 태양 전지 패널의 형태로 제조된다. 태양 전지 패널은 다양한 환경에서 장기간 동안 발전을 하여야 하므로 장기간 신뢰성이 크게 요구된다. 이때, 종래에는 복수의 태양 전지를 리본으로 연결하게 된다. A plurality of such solar cells are connected in series or in parallel by a ribbon, and are manufactured in the form of a solar cell panel by a packaging process for protecting a plurality of solar cells. Solar panels require long-term reliability because they must be developed for a long time in various environments. At this time, conventionally, a plurality of solar cells are connected by a ribbon.

그런데, 1.5mm 정도의 큰 폭을 가지는 리본을 사용하여 태양 전지를 연결하게 되면, 리본의 큰 폭에 의하여 광 손실 등이 발생할 수 있으므로 태양 전지에 배치되는 리본의 개수를 줄여야 한다. 반면, 캐리어의 이동 거리를 줄이기 위하여 기존보다 작은 폭을 가지는 배선재를 사용할 경우에는 태양 전지와의 부착 특성이 좋지 않을 수 있다. 특히, 태양 전지가 투명 전극층과 금속 전극층을 구비할 경우에는 투명 전극층과 금속 전극층의 접착력이 높지 않으므로, 배선재를 부착하는 공정 또는 그 이후에 배선재가 부착된 금속 전극층이 투명 전극층으로부터 박리되면서 배선재의 부착 특성이 더욱 저하될 수 있다. 이와 같이 배선재의 부착 특성이 좋지 않으면 태양 전지 패널의 출력 및 신뢰성이 저하될 수 있다. However, if a solar cell is connected using a ribbon having a large width of about 1.5 mm, since the large width of the ribbon may cause light loss, it is necessary to reduce the number of ribbons disposed in the solar cell. On the other hand, when a wiring material having a smaller width than the conventional one is used to reduce the movement distance of the carrier, the adhesion property with the solar cell may not be good. Particularly, when the solar cell has a transparent electrode layer and a metal electrode layer, the adhesion between the transparent electrode layer and the metal electrode layer is not high. Therefore, in the process of attaching the wiring material or thereafter, the metal electrode layer with the wiring material is peeled from the transparent electrode layer, The characteristics may be further degraded. If the adhesion property of the wiring material is poor, the output and reliability of the solar cell panel may be deteriorated.

본 발명은 태양 전지 패널의 출력 및 신뢰성을 향상할 수 있는 태양 전지 및 이를 포함하는 태양 전지 패널을 제공하고자 한다. The present invention provides a solar cell capable of improving the output and reliability of the solar cell panel and a solar cell panel including the solar cell.

본 발명의 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판의 일면 위에 위치하는 제1 패시베이션막; 상기 반도체 기판의 타면 위에 위치하는 제2 패시베이션막; 상기 반도체 기판의 일면 쪽에서 상기 제1 패시베이션막 위에 위치하는 제1 도전형 영역; 상기 반도체 기판의 타면 쪽에서 상기 제2 패시베이션막 위에 위치하는 제2 도전형 영역; 상기 제1 도전형 영역에 전기적으로 연결되는 제1 전극; 및 상기 제1 도전형 영역에 전기적으로 연결되는 제2 전극을 포함한다. 상기 제1 전극 및 상기 제2 전극 중 적어도 하나는, 투명 전극층, 상기 투명 전극층 위에 위치하는 금속 전극층, 그리고 상기 투명 전극층과 상기 금속 전극층 사이에 위치하며 접착 물질을 포함하는 전도성 수지층을 포함한다. A solar cell according to an embodiment of the present invention includes: a semiconductor substrate; A first passivation film located on one surface of the semiconductor substrate; A second passivation film located on the other surface of the semiconductor substrate; A first conductive type region located on the first passivation film on one side of the semiconductor substrate; A second conductive type region located on the second passivation film on the other side of the semiconductor substrate; A first electrode electrically connected to the first conductive type region; And a second electrode electrically connected to the first conductive type region. At least one of the first electrode and the second electrode includes a transparent electrode layer, a metal electrode layer disposed on the transparent electrode layer, and a conductive resin layer disposed between the transparent electrode layer and the metal electrode layer and including an adhesive material.

본 발명의 실시예에 따른 태양 전지 패널은, 적어도 인접하여 위치하는 제1 및 제2 태양 전지를 포함하는 복수의 태양 전지; 및 상기 제1 태양 전지와 상기 제2 태양 전지를 연결하며 라운드진 부분을 포함하는 복수의 배선재를 포함한다. 상기 복수의 태양 전지 각각은 상술한 태양 전지를 포함한다. A solar cell panel according to an embodiment of the present invention includes: a plurality of solar cells including first and second solar cells positioned at least adjacent to each other; And a plurality of wiring members connecting the first solar cell and the second solar cell and including rounded portions. Each of the plurality of solar cells includes the above-described solar cell.

본 실시예에 따르면, 전도성 수지층에 의하여 투명 전극층과 금속 전극층의 접착 특성을 향상하여 배선재의 부착 특성을 향상할 수 있다. 이에 의하여 태양 전지 패널의 출력 및 신뢰성을 향상할 수 있다. 특히, 본 실시예에서와 같이 얇은 폭을 가지거나 및/또는 라운드진 부분을 포함하여 부착 면적이 충분하지 않은 배선재가 적용될 경우에 배선재의 부착 특성 향상에 의한 효과가 배가될 수 있다. According to this embodiment, the conductive resin layer improves the adhesion property between the transparent electrode layer and the metal electrode layer, thereby improving the adhesion property of the wiring material. Thus, the output and reliability of the solar cell panel can be improved. Particularly, when a wiring material having a thin width and / or a rounded portion is not applied as in the present embodiment, the effect of improving the adhesion property of the wiring material can be doubled.

도 1은 본 발명의 실시예에 따른 태양 전지 패널을 도시한 사시도이다.
도 2는 도 1의 II-II 선을 따라 잘라서 본 단면도이다.
도 3은 도 1에 도시한 태양 전지 패널에 포함되며 배선재에 의하여 연결되는 복수의 태양 전지를 개략적으로 도시한 사시도이다.
도 4는 도 1의 태양 전지 패널에 포함되는 태양 전지 및 이에 연결된 배선재를 도시한 부분 단면도이다.
도 5는 도 4에 도시한 태양 전지의 전면 평면도이다.
도 6은 도 5의 A 부분을 도시한 부분 전면 평면도이다.
도 7은 본 발명의 다른 실시예에 따른 태양 전지의 부분 전면 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 태양 전지의 부분 전면 평면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 태양 전지의 부분 전면 평면도이다.
1 is a perspective view illustrating a solar cell panel according to an embodiment of the present invention.
2 is a cross-sectional view taken along the line II-II in FIG.
FIG. 3 is a perspective view schematically showing a plurality of solar cells included in the solar cell panel shown in FIG. 1 and connected by a wiring material.
FIG. 4 is a partial cross-sectional view illustrating a solar cell included in the solar cell panel of FIG. 1 and a wiring material connected thereto.
5 is a front plan view of the solar cell shown in FIG.
Fig. 6 is a partial front plan view showing part A of Fig. 5;
7 is a partial front plan view of a solar cell according to another embodiment of the present invention.
8 is a partial front plan view of a solar cell according to another embodiment of the present invention.
9 is a partial front plan view of a solar cell according to another embodiment of the present invention.

이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, it is needless to say that the present invention is not limited to these embodiments and can be modified into various forms.

도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다. In the drawings, the same reference numerals are used for the same or similar parts throughout the specification. In the drawings, the thickness, the width, and the like are enlarged or reduced in order to make the description more clear, and the thickness, width, etc. of the present invention are not limited to those shown in the drawings.

그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다. Wherever certain parts of the specification are referred to as "comprising ", the description does not exclude other parts and may include other parts, unless specifically stated otherwise. Also, when a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it also includes the case where another portion is located in the middle as well as the other portion. When a portion of a layer, film, region, plate, or the like is referred to as being "directly on" another portion, it means that no other portion is located in the middle.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 태양 전지 패널을 상세하게 설명한다.Hereinafter, a solar cell and a solar cell panel according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 태양 전지 패널을 도시한 사시도이고, 도 2는 도 1의 II-II 선을 따라 잘라서 본 단면도이다. FIG. 1 is a perspective view showing a solar cell panel according to an embodiment of the present invention, and FIG. 2 is a sectional view cut along a line II-II in FIG.

도 1 및 도 2를 참조하면, 본 실시예에 따른 태양 전지 패널(100)은 복수의 태양 전지(150)와, 복수의 태양 전지(150)를 전기적으로 연결하는 배선재(142)를 포함한다. 그리고 태양 전지 패널(100)은 복수의 태양 전지(150)와 이를 연결하는 배선재(142)를 둘러싸서 밀봉하는 밀봉재(130)와, 밀봉재(130) 위에서 태양 전지(150)의 전면에 위치하는 전면 기판(110)과, 밀봉재(130) 위에서 태양 전지(150)의 후면에 위치하는 후면 기판(120)을 포함한다. 이를 좀더 상세하게 설명한다. 1 and 2, the solar cell panel 100 according to the present embodiment includes a plurality of solar cells 150 and a wiring material 142 for electrically connecting the plurality of solar cells 150. The solar cell panel 100 includes a sealing member 130 that surrounds and seals a plurality of solar cells 150 and a wiring member 142 that connects the solar cells 150 and a front surface 130 that is positioned on the front surface of the solar cell 150 on the sealing member 130. [ A substrate 110 and a rear substrate 120 positioned on the back surface of the solar cell 150 on the sealing member 130. This will be explained in more detail.

먼저, 태양 전지(150)는, 태양 전지를 전기 에너지로 변환하는 광전 변환부와, 광전 변환부에 전기적으로 연결되어 전류를 수집하여 전달하는 전극을 포함할 수 있다. 그리고 복수 개의 태양 전지(150)는 배선재(142)에 의하여 전기적으로 직렬, 병렬 또는 직병렬로 연결될 수 있다. 구체적으로, 배선재(142)는 복수 개의 태양 전지(150) 중에서 이웃한 두 개의 태양 전지(150)를 전기적으로 연결한다. First, the solar cell 150 may include a photoelectric conversion unit that converts the solar cell into electric energy, and an electrode that is electrically connected to the photoelectric conversion unit and collects and transfers a current. The plurality of solar cells 150 may be electrically connected in series, parallel, or series-parallel by the wiring member 142. Specifically, the wiring material 142 electrically connects two neighboring solar cells 150 among the plurality of solar cells 150.

그리고 버스 리본(145)은 배선재(142)에 의하여 연결되어 하나의 열(列)을 형성하는 태양 전지(150)(즉, 태양 전지 스트링)의 배선재(142)의 양끝단을 교대로 연결한다. 버스 리본(145)은 태양 전지 스트링의 단부에서 이와 교차하는 방향으로 배치될 수 있다. 이러한 버스 리본(145)은, 서로 인접하는 태양 전지 스트링들을 연결하거나, 태양 전지 스트링 또는 태양 전지 스트링들을 전류의 역류를 방지하는 정션 박스(미도시)에 연결할 수 있다. 버스 리본(145)의 물질, 형상, 연결 구조 등은 다양하게 변형될 수 있고, 본 발명이 이에 한정되는 것은 아니다. The bus ribbons 145 are connected by the wiring members 142 to connect both ends of the wiring material 142 of the solar cell 150 (that is, the solar cell string) forming one row alternately. The bus ribbon 145 may be disposed at an end of the solar cell string and in a direction intersecting the end. These bus ribbons 145 may connect solar cell strings adjacent to each other, or may connect solar cell strings or solar cell strings to a junction box (not shown) that prevents current flow backward. The material, shape, connection structure, etc. of the bus ribbon 145 can be variously modified, and the present invention is not limited thereto.

밀봉재(130)는, 배선재(142)에 의하여 연결된 태양 전지(150)의 전면에 위치하는 제1 밀봉재(131)와, 태양 전지(150)의 후면에 위치하는 제2 밀봉재(132)를 포함할 수 있다. 제1 밀봉재(131)와 제2 밀봉재(132)는 수분과 산소의 유입되는 것을 방지하며 태양 전지 패널(100)의 각 요소들을 화학적으로 결합한다. 제1 및 제2 밀봉재(131, 132)는 투광성 및 접착성을 가지는 절연 물질로 구성될 수 있다. 일 예로, 제1 밀봉재(131)와 제2 밀봉재(132)로 에틸렌초산비닐 공중합체 수지(EVA), 폴리비닐부티랄, 규소 수지, 에스테르계 수지, 올레핀계 수지 등이 사용될 수 있다. 제1 및 제2 밀봉재(131, 132)를 이용한 라미네이션 공정 등에 의하여 후면 기판(120), 제2 밀봉재(132), 태양 전지(150), 제1 밀봉재(131), 전면 기판(110)이 일체화되어 태양 전지 패널(100)을 구성할 수 있다. The sealing material 130 includes a first sealing material 131 located on the front surface of the solar cell 150 connected by the wiring material 142 and a second sealing material 132 located on the rear surface of the solar cell 150 . The first sealing material 131 and the second sealing material 132 prevent moisture and oxygen from entering and chemically bind each element of the solar cell panel 100. The first and second sealing members 131 and 132 may be made of an insulating material having translucency and adhesiveness. For example, an ethylene-vinyl acetate copolymer resin (EVA), a polyvinyl butyral, a silicon resin, an ester-based resin, an olefin-based resin, or the like may be used for the first sealant 131 and the second sealant 132. The rear substrate 120, the second sealing material 132, the solar cell 150, the first sealing material 131 and the front substrate 110 are integrated by a lamination process using the first and second sealing materials 131 and 132, So that the solar cell panel 100 can be constructed.

전면 기판(110)은 제1 밀봉재(131) 상에 위치하여 태양 전지 패널(100)의 전면을 구성하고, 후면 기판(120)은 제2 밀봉재(132) 상에 위치하여 태양 전지(150)의 후면을 구성한다. 전면 기판(110) 및 후면 기판(120)은 각기 외부의 충격, 습기, 자외선 등으로부터 태양 전지(150)를 보호할 수 있는 절연 물질로 구성될 수 있다. 그리고 전면 기판(110)은 광이 투과할 수 있는 투광성 물질로 구성되고, 후면 기판(120)은 투광성 물질, 비투광성 물질, 또는 반사 물질 등으로 구성되는 시트로 구성될 수 있다. 일 예로, 전면 기판(110)이 유리 기판 등으로 구성될 수 있고, 후면 기판(120)이 필름 또는 시트 등으로 구성될 수 있다. 후면 기판(120)은 TPT(Tedlar/PET/Tedlar) 타입을 가지거나, 또는 베이스 필름(예를 들어, 폴리에틸렌테레프탈레이트(PET))의 적어도 일면에 형성된 폴리불화비닐리덴(poly vinylidene fluoride, PVDF) 수지층을 포함할 수 있다. The front substrate 110 is disposed on the first sealing material 131 to constitute the front surface of the solar cell panel 100 and the rear substrate 120 is disposed on the second sealing material 132 to form the front surface of the solar cell 150. [ Configure the rear. The front substrate 110 and the rear substrate 120 may be formed of an insulating material capable of protecting the solar cell 150 from external shock, moisture, ultraviolet rays, or the like. The front substrate 110 may be made of a light transmissive material through which light can be transmitted, and the rear substrate 120 may be made of a light transmissive material, a non-transmissive material, or a reflective material. For example, the front substrate 110 may be a glass substrate or the like, and the rear substrate 120 may be a film or a sheet. The back substrate 120 may have a TPD (Tedlar / PET / Tedlar) type or a polyvinylidene fluoride (PVDF) formed on at least one side of a base film (for example, polyethylene terephthalate (PET) And may include a resin layer.

그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 및 제2 밀봉재(131, 132), 전면 기판(110), 또는 후면 기판(120)이 상술한 설명 이외의 다양한 물질을 포함할 수 있으며 다양한 형태를 가질 수 있다. 예를 들어, 전면 기판(110) 또는 후면 기판(120)이 다양한 형태(예를 들어, 기판, 필름, 시트 등) 또는 물질을 가질 수 있다. However, the present invention is not limited thereto. Accordingly, the first and second sealing materials 131 and 132, the front substrate 110, and the rear substrate 120 may include various materials other than those described above, and may have various shapes. For example, the front substrate 110 or the back substrate 120 may have various shapes (e.g., substrate, film, sheet, etc.) or materials.

도 3 및 도 4을 참조하여 본 발명의 실시예에 따른 태양 전지 패널에 포함되는 태양 전지 및 배선재의 일 예를 좀더 상세하게 설명한다.An example of a solar cell and a wiring material included in a solar cell panel according to an embodiment of the present invention will be described in more detail with reference to FIGS. 3 and 4. FIG.

도 3은 도 1에 도시한 태양 전지 패널(100)에 포함되며 배선재(142)에 의하여 연결되는 복수의 태양 전지(150)를 개략적으로 도시한 사시도이다. 도 3에서 제1 및 제2 태양 전지(151, 152)는 반도체 기판(160)과 전극(42, 44)을 위주로 개략적으로만 도시하였다. 3 is a perspective view schematically showing a plurality of solar cells 150 included in the solar cell panel 100 shown in FIG. 1 and connected by a wiring material 142. FIG. In FIG. 3, the first and second solar cells 151 and 152 are schematically shown only on the semiconductor substrate 160 and the electrodes 42 and 44, respectively.

도 3에 도시한 바와 같이, 복수 개의 태양 전지(150) 중에서 서로 이웃한 두 개의 태양 전지(150)(일 예로, 제1 태양 전지(151)와 제2 태양 전지(152))가 배선재(142)에 의하여 연결될 수 있다. 이때, 배선재(142)는, 제1 태양 전지(151)의 전면에 위치한 제1 전극(42)과 제1 태양 전지(151)의 일측(도면의 좌측 하부)에 위치하는 제2 태양 전지(152)의 후면에 위치한 제2 전극(44)을 연결한다. 그리고 다른 배선재(1420a)가 제1 태양 전지(151)의 후면에 위치한 제2 전극(44)과 제1 태양 전지(151)의 다른 일측(도면의 우측 상부)에 위치할 다른 태양 전지의 전면에 위치한 제1 전극(42)을 연결한다. 그리고 또 다른 배선재(1420b)가 제2 태양 전지(152)의 전면에 위치한 제1 전극(42)과 제2 태양 전지(152)의 일측(도면의 좌측 하부)에 위치할 또 다른 태양 전지의 후면에 위치한 제2 전극(44)을 연결한다. 이에 의하여 복수 개의 태양 전지(150)가 배선재(142, 1420a, 1420b)에 의하여 서로 하나의 열을 이루도록 연결될 수 있다. 이하에서 배선재(142)에 대한 설명은 서로 이웃한 두 개의 태양 전지(150)를 연결하는 모든 배선재(142, 1420a, 1420b)에 각기 적용될 수 있다. 3, two adjacent solar cells 150 (for example, the first solar cell 151 and the second solar cell 152) among the plurality of solar cells 150 are connected to the wiring member 142 ). The wiring member 142 is electrically connected to the first electrode 42 positioned on the front surface of the first solar cell 151 and the second solar cell 152 positioned on one side The second electrode 44 located on the rear side of the second electrode 44 is connected. And the other wiring material 1420a is electrically connected to the second electrode 44 located on the rear surface of the first solar cell 151 and the other electrode on the other side of the first solar cell 151 The first electrode 42 is connected. Another wiring material 1420b is disposed between the first electrode 42 located on the front surface of the second solar cell 152 and the rear surface of another solar cell positioned on one side The second electrode 44 is connected to the second electrode 44. Accordingly, the plurality of solar cells 150 can be connected to each other by the wiring materials 142, 1420a, and 1420b. Hereinafter, the description of the wiring material 142 can be applied to all the wiring materials 142, 1420a, and 1420b that connect the two adjacent solar cells 150 to each other.

본 실시예에서 배선재(142)는, 제1 태양 전지(151)의 전면에서 제1 전극(42)(좀더 구체적으로는, 제1 전극(42)의 버스바(도 5의 참조부호 42b, 이하 동일))에 연결되면서 제1 가장자리(161)로부터 이에 반대되는 제2 가장자리(162)을 향해 길게 이어지는 제1 부분과, 제2 태양 전지(152)의 후면에서 제2 전극(44)(좀더 구체적으로는, 제2 전극(44)의 버스바)에 연결된 상태로 제1 가장자리(161)로부터 이에 반대되는 제2 가장자리(162)를 향해 길게 이어지는 제2 부분과, 제1 태양 전지(151)의 제2 가장자리(162)의 전면으로부터 제2 태양 전지(152)의 후면까지 연장되어 제1 부분과 제2 부분을 연결하는 제3 부분을 포함할 수 있다. 이에 의하여 배선재(142)가 제1 태양 전지(151)의 일부 영역에서 제1 태양 전지(151)를 가로지른 후에 제2 태양 전지(152)의 일부 영역에서 제2 태양 전지(152)를 가로질러 위치할 수 있다. 이와 같이 배선재(142)가 제1 및 제2 태양 전지(151, 152)보다 작은 폭을 가지면서 제1 및 제2 태양 전지(151, 152)의 일부(일 예로, 버스바(42b))에 대응하는 부분에서만 형성되어 작은 면적에 의해서도 제1 및 제2 태양 전지(151, 152)를 효과적으로 연결할 수 있다.In this embodiment, the wiring material 142 is formed on the entire surface of the first solar cell 151 by the first electrode 42 (more specifically, the bus bar of the first electrode 42 And a second portion extending from the first edge 161 to the opposite second edge 162 and a second portion extending from the rear surface of the second solar cell 152 to the second electrode 44 A second portion extending from the first edge 161 to the opposite second edge 162 in a state of being connected to the bus bar of the second electrode 44, And a third portion extending from the front surface of the second edge 162 to the rear surface of the second solar cell 152 and connecting the first portion and the second portion. As a result, after the wiring member 142 traverses the first solar cell 151 in a partial area of the first solar cell 151, the second solar cell 152 traverses the second solar cell 152 in a partial area of the second solar cell 152 Can be located. As described above, the wiring member 142 is formed on a part of the first and second solar cells 151 and 152 (for example, the bus bar 42b) with a width smaller than that of the first and second solar cells 151 and 152 The first and second solar cells 151 and 152 can be effectively connected even by a small area formed only at the corresponding portion.

일 예로, 배선재(142)는 제1 및 제2 전극(42, 44)에서 버스바(42b) 위에서 버스바(42b)에 접촉 및 접합하면서 버스바(42b)를 따라 길게 이어지도록 배치될 수 있다. 이에 의하여 배선재(142)와 제1 및 제2 전극(42, 44)이 연속적으로 접촉되도록 하여 전기적 연결 특성을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 각 태양 전지(150)의 일면을 기준으로 볼 때 배선재(142)는 복수 개 구비되어 이웃한 태양 전지(150)의 전기적 연결 특성을 향상할 수 있다. 특히, 본 실시예에서는 배선재(142)가 기존에 사용되던 상대적으로 넓은 폭(예를 들어, 1mm 내지 2mm)을 가지는 리본보다 작은 폭을 가지는 와이어로 구성되어, 각 태양 전지(150)의 일면 기준으로 기존의 리본의 개수(예를 들어, 2개 내지 5개)보다 많은 개수의 배선재(142)를 사용한다.The wiring member 142 may be arranged so as to extend along the bus bar 42b while contacting and joining the bus bar 42b on the bus bar 42b at the first and second electrodes 42 and 44 . Thus, the wiring material 142 and the first and second electrodes 42 and 44 are continuously contacted with each other, thereby improving electrical connection characteristics. However, the present invention is not limited thereto. A plurality of wiring materials 142 may be provided on the basis of one surface of each solar cell 150 to improve the electrical connection characteristics of the neighboring solar cells 150. Particularly, in this embodiment, the wiring material 142 is composed of a wire having a width smaller than that of a ribbon having a relatively wide width (for example, 1 mm to 2 mm) (For example, 2 to 5) of the number of the conventional ribbons 142 are used.

일 예로, 배선재(142)는 금속으로 이루어진 코어층(도 4의 참조부호 142a, 이하 동일)과, 코어층(142a)의 표면에 얇은 두께로 코팅되며 솔더 물질을 포함하여 전극(42, 44)과 솔더링이 가능하도록 하는 솔더층(도 4의 참조부호 142b, 이하 동일)을 포함할 수 있다. 일 예로, 코어층(142a)은 Ni, Cu, Ag, Al을 주요 물질(일 예로, 50wt% 이상 포함되는 물질, 좀더 구체적으로 90wt% 이상 포함되는 물질)로 포함할 수 있다. 솔더층(142b)은 Pb, Sn, SnIn, SnBi, SnPb, SnPbAg, SnCuAg, SnCu 등의 물질을 주요 물질로 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 코어층(142a) 및 솔더층(142b)이 다양한 물질을 포함할 수 있다. In one example, the wiring member 142 is made of a metal, which is made of a metal (142a in FIG. 4, hereinafter the same), a thin layer coated on the surface of the core layer 142a, And a solder layer (reference numeral 142b in Fig. 4, hereinafter the same) for enabling soldering. For example, the core layer 142a may include Ni, Cu, Ag, Al as a main material (for example, at least 50 wt% or more specifically at least 90 wt%). The solder layer 142b may include a material such as Pb, Sn, SnIn, SnBi, SnPb, SnPbAg, SnCuAg, or SnCu as a main material. However, the present invention is not limited thereto, and the core layer 142a and the solder layer 142b may include various materials.

이와 같이 기존의 리본보다 작은 폭을 가지는 와이어를 배선재(142)로 사용하면 재료 비용을 크게 절감할 수 있다. 그리고 배선재(142)가 리본보다 작은 폭을 가지므로 배선재(142)를 충분한 개수로 구비하여 캐리어의 이동 거리를 최소화함으로써 태양 전지 패널(100)의 출력을 향상할 수 있다. As described above, when a wire having a width smaller than that of the conventional ribbon is used as the wiring material 142, the material cost can be greatly reduced. Since the width of the wiring member 142 is smaller than that of the ribbons, a sufficient number of the wiring members 142 can be provided to minimize the movement distance of the carriers, thereby improving the output of the solar cell panel 100.

또한, 본 실시예에 따른 배선재(142)를 구성하는 와이어는 라운드진 부분을 포함할 수 있다. 즉, 배선재(142)를 구성하는 와이어가 원형, 타원형, 또는 곡선으로 이루어진 단면 또는 라운드진 단면을 가질 수 있다. 이에 의하여 배선재(142)가 반사 또는 난반사를 유도할 수 있다. 이에 의하여 배선재(142)를 구성하는 와이어의 라운드진 면에서 반사된 광이 태양 전지(150)의 전면 또는 후면에 위치한 전면 기판(110) 또는 후면 기판(120) 등에 반사 또는 전반사되어 태양 전지(150)로 재입사되도록 할 수 있다. 이에 의하여 태양 전지 패널(100)의 출력을 효과적으로 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 배선재(142)를 구성하는 와이어가 사각형 등의 다각형의 형상을 가질 수 있으며 그 외의 다양한 형상을 가질 수 있다.Further, the wire constituting the wiring material 142 according to the present embodiment may include rounded portions. That is, the wire constituting the wiring material 142 may have a round cross section, an elliptic cross section, or a round cross section or a round cross section. Thus, the wiring material 142 can induce reflection or diffuse reflection. The light reflected from the rounded surface of the wire constituting the wiring member 142 is reflected or totally reflected on the front substrate 110 or the rear substrate 120 located on the front or rear surface of the solar cell 150, ). ≪ / RTI > Thus, the output of the solar cell panel 100 can be effectively improved. However, the present invention is not limited thereto. Therefore, the wire constituting the wiring member 142 may have a polygonal shape such as a quadrangle, or may have various other shapes.

본 실시예에서 배선재(142)는 폭(또는 직경)이 1mm 미만(일 예로, 250um 내지 500um)일 수 있다. 참고로, 본 실시예에서 솔더층(142b)의 두께는 매우 작은 편이며 배선재(142)의 위치에 따라 다양한 두께를 가질 수 있으므로 배선재(142)의 폭은 코어층(142a)의 폭으로 볼 수 있다. 또는, 배선재(142)의 폭은 라인부(도 5의 참조부호 421) 위에서 배선재(142)의 중심을 지나는 폭으로 볼 수 있다. 이러한 폭을 가지는 와이어 형태의 배선재(142)에 의해서 태양 전지(150)에서 생성한 전류를 외부 회로(예를 들어, 버스 리본 또는 정션 박스의 바이패스 다이오드) 또는 또 다른 태양 전지(150)로 효율적으로 전달할 수 있다. 본 실시예에서는 배선재(142)가 별도의 층, 필름 등에 삽입되지 않은 상태로 태양 전지(150)의 전극(42, 44) 위에 각기 개별적으로 위치하여 고정될 수 있다. 배선재(142)의 폭이 250um 미만이면, 배선재(142)의 강도가 충분하지 않을 수 있고, 전극(42, 44)의 연결 면적이 매우 적어 전기적 연결 특성이 좋지 않고 부착력이 낮을 수 있다. 배선재(142)의 폭이 1mm 이상(일 예로, 500um 초과)이면, 배선재(142)의 비용이 증가하고 배선재(142)가 태양 전지(150)의 전면으로 입사되는 광의 입사를 방해하여 광 손실(shading loss)이 증가할 수 있다. 또한, 배선재(142)에서 전극(42, 44)과 이격되는 방향으로 가해지는 힘이 커져 배선재(142)와 전극(42, 44) 사이의 부착력이 낮을 수 있고 전극(42, 44) 또는 반도체 기판(160)에 균열 등의 문제를 발생시킬 수 있다. 일 예로, 배선재(142)의 폭은 350um 내지 450um(특히, 350um 내지 400um)일 수 있다. 이러한 범위에서 전극(42, 44)과의 부착력을 높이면서 출력을 향상할 수 있다.In this embodiment, the width (or diameter) of the wiring material 142 may be less than 1 mm (for example, 250 to 500 um). The thickness of the solder layer 142b is very small and may have various thicknesses depending on the position of the wiring material 142. The width of the wiring material 142 may be a width of the core layer 142a, have. Alternatively, the width of the wiring material 142 can be seen as the width passing through the center of the wiring material 142 above the line portion (reference numeral 421 in FIG. 5). The current generated in the solar cell 150 by the wire-shaped wiring material 142 having such a width is efficiently supplied to the external circuit (for example, a bypass diode of a bus ribbon or a junction box) or another solar cell 150 . In this embodiment, the wiring material 142 can be individually positioned and fixed on the electrodes 42 and 44 of the solar cell 150 without being inserted into a separate layer, film, or the like. If the width of the wiring material 142 is less than 250 袖 m, the strength of the wiring material 142 may be insufficient, and the connecting area of the electrodes 42 and 44 may be very small, resulting in poor electrical connection characteristics and low adhesion. If the width of the wiring material 142 is 1 mm or more (for example, 500 m or more), the cost of the wiring material 142 increases and the wiring material 142 hinders the incidence of light incident on the front surface of the solar cell 150, shading loss can be increased. The force exerted in the direction in which the wiring member 142 is spaced apart from the electrodes 42 and 44 becomes large so that the adhesion between the wiring member 142 and the electrodes 42 and 44 may be low and the electrodes 42 and 44, It is possible to cause a problem such as cracks in the resin layer 160. In one example, the width of the wiring material 142 may be in the range of 350 to 450um (particularly, 350um to 400um). The output can be improved while increasing the adhesion with the electrodes 42 and 44 in this range.

이때, 배선재(142)의 개수(또는 이에 대응하는 버스바(42b)의 개수)가 태양 전지(150)의 일면을 기준으로 6개 내지 33개일 수 있다. 이때, 태양 전지 패널(100)의 출력을 좀더 향상하기 위하여 배선재(142)의 개수를 10개 이상(일 예로, 12개 내지 24개)으로 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 배선재(142)의 개수 및 이에 따른 버스바(42b)의 개수가 다른 값을 가질 수 있다. At this time, the number of the wiring members 142 (or the number of the bus bars 42b corresponding thereto) may be 6 to 33 based on one surface of the solar cell 150. At this time, in order to further improve the output of the solar cell panel 100, the number of the wiring materials 142 may be 10 or more (for example, 12 to 24). However, the present invention is not limited to this, and the number of the wiring materials 142 and thus the number of the bus bars 42b may have different values.

도 4는 도 1의 태양 전지 패널에 포함되는 태양 전지(150) 및 이에 연결된 배선재(142)를 도시한 부분 단면도이다. 참조로, 도 4는 도 5의 IV-IV 선에 따른 단면도이다. 4 is a partial cross-sectional view illustrating the solar cell 150 included in the solar cell panel of FIG. 1 and the wiring material 142 connected thereto. 4 is a sectional view taken along the line IV-IV in Fig.

도 4를 참조하면, 본 실시예에 따른 태양 전지(150)는, 베이스 영역(110)을 포함하는 반도체 기판(160)과, 반도체 기판(160)의 일면(일 예로, 전면) 위에 형성되는 제1 패시베이션막(52)과, 반도체 기판(160)의 타면(일 예로, 후면) 위에 형성되는 제2 패시베이션막(54)과, 반도체 기판(160)의 일면 쪽에서 제1 패시베이션막(52) 위에 형성되는 제1 도전형 영역(20)과, 반도체 기판(160)의 타면 쪽에서 제2 패시베이션막(54) 위에 형성되는 제2 도전형 영역(30)과, 제1 도전형 영역(20)에 전기적으로 연결되는 제1 전극(42)과, 제2 도전형 영역(30)에 전기적으로 연결되는 제2 전극(44)을 포함할 수 있다. 이를 좀더 상세하게 설명한다. 4, a solar cell 150 according to the present embodiment includes a semiconductor substrate 160 including a base region 110, a semiconductor substrate 160 formed on one surface (e.g., a front surface) of the semiconductor substrate 160, A second passivation film 54 formed on the other surface (for example, the rear surface) of the semiconductor substrate 160 and a second passivation film 54 formed on the first passivation film 52 on one side of the semiconductor substrate 160 A second conductive type region 30 formed on the second passivation film 54 on the other side of the semiconductor substrate 160 and a second conductive type region 30 electrically connected to the first conductive type region 20, And a second electrode 44 electrically connected to the second conductive type region 30. The first electrode 42 may include a first electrode 42 and a second electrode 44, This will be explained in more detail.

반도체 기판(160)은 제1 또는 제2 도전형 도펀트를 상대적으로 낮은 도핑 농도로 포함하여 제1 또는 제2 도전형을 가지는 베이스 영역(110)을 포함할 수 있다. 베이스 영역(110)은 제1 또는 제2 도전형 도펀트를 포함하는 단일 결정질 반도체(예를 들어, 단일 단결정 또는 다결정 반도체, 일 예로, 단결정 또는 다결정 실리콘, 특히 단결정 실리콘)로 구성될 수 있다. 이와 같이 결정성이 높아 결함이 적은 베이스 영역(110) 또는 반도체 기판(160)을 기반으로 한 태양 전지(150)는 전기적 특성이 우수하다. 이때, 본 실시예에서는 반도체 기판(160)은 추가적인 도핑 등에 의하여 형성되는 도핑 영역을 구비하지 않는 베이스 영역(110)만으로 구성될 수 있다. 이에 의하여 도핑 영역에 의한 반도체 기판(160)의 패시베이션 특성 저하를 방지할 수 있다. The semiconductor substrate 160 may include a base region 110 having a first or second conductivity type including a first or a second conductivity type dopant at a relatively low doping concentration. The base region 110 may be comprised of a single crystalline semiconductor (e.g., a single single crystal or polycrystalline semiconductor, such as single crystal or polycrystalline silicon, particularly monocrystalline silicon) comprising a first or second conductivity type dopant. The solar cell 150 based on the base region 110 or the semiconductor substrate 160 having a high degree of crystallinity and having few defects is excellent in electrical characteristics. In this embodiment, the semiconductor substrate 160 may be composed of only the base region 110 which does not have a doped region formed by additional doping or the like. Thus, deterioration of the passivation property of the semiconductor substrate 160 due to the doped region can be prevented.

그리고 반도체 기판(160)의 전면 및 후면에는 반사를 최소화할 수 있는 반사 방지 구조가 형성될 수 있다. 일 예로, 반사 방지 구조로 피라미드 등의 형태의 요철을 가지는 텍스쳐링(texturing) 구조를 구비할 수 있다. 반도체 기판(160)에 형성된 텍스쳐링 구조는 반도체의 특정한 결정면(예를 들어, (111)면)을 따라 형성된 외면을 가지는 일정한 형상(일 예로, 피라미드 형상))을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(160)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(160) 내부로 입사되는 광의 반사율을 낮춰 광 손실을 최소화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 반도체 기판(160)의 일면에만 텍스처링 구조가 형성되거나, 반도체 기판(160)의 전면 및 후면에 텍스처링 구조가 형성되지 않을 수 있다. An anti-reflection structure capable of minimizing reflection can be formed on the front surface and the rear surface of the semiconductor substrate 160. For example, a texturing structure having a concavo-convex shape in the form of a pyramid or the like may be provided as an antireflection structure. The texturing structure formed on the semiconductor substrate 160 may have a certain shape (e.g., a pyramid shape) having an outer surface formed along a specific crystal plane (e.g., (111) plane) of the semiconductor. When the surface roughness of the semiconductor substrate 160 is increased due to such texturing, the reflectance of the light incident into the semiconductor substrate 160 may be reduced to minimize the loss of light. However, the present invention is not limited thereto. A texturing structure may be formed on only one side of the semiconductor substrate 160, or a texturing structure may not be formed on the front and back sides of the semiconductor substrate 160.

반도체 기판(160)의 전면 위에는 제1 패시베이션막(52)이 형성(일 예로, 접촉)되고, 반도체 기판(160)의 후면 위에는 제2 패시베이션막(54)이 형성(일 예로, 접촉)된다. 이에 의하여 패시베이션 특성을 향상할 수 있다. 이때, 제1 및 제2 패시베이션막(52, 54)은 반도체 기판(160)의 전면 및 후면에 각기 전체적으로 형성될 수 있다. 이에 따라 우수한 패시베이션 특성을 가지면서 별도의 패터닝 없이 쉽게 형성될 수 있다. 캐리어가 제1 또는 제2 패시베이션막(52, 54)을 통과하여 제1 또는 제2 도전형 영역(20, 30)에 전달되므로, 제1 및 제2 패시베이션막(52, 54)의 각각의 두께는 제1 도전형 영역(20) 및 제2 도전형 영역(30) 각각의 두께보다 작을 수 있다. A first passivation film 52 is formed on the front surface of the semiconductor substrate 160 and a second passivation film 54 is formed on the rear surface of the semiconductor substrate 160. As a result, the passivation characteristic can be improved. At this time, the first and second passivation films 52 and 54 may be formed on the front surface and the rear surface of the semiconductor substrate 160, respectively. Accordingly, it can be easily formed without additional patterning while having excellent passivation characteristics. The carriers pass through the first or second passivation films 52 and 54 and are transferred to the first or second conductivity type regions 20 and 30 so that the thickness of each of the first and second passivation films 52 and 54 May be less than the thickness of each of the first conductivity type region 20 and the second conductivity type region 30.

일 예로, 제1 및 제2 패시베이션막(52, 54)이 진성 비정질 반도체(예를 들어, 진성 비정질 실리콘(i-a-Si))층으로 이루어질 수 있다. 그러면, 제1 및 제2 패시베이션막(52, 54)이 반도체 기판(160)과 동일한 반도체 물질을 포함하여 유사한 특성을 가지기 때문에 패시베이션 특성을 좀더 효과적으로 향상할 수 있다. 이에 의하여 패시베이션 특성을 크게 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제1 및/또는 제2 패시베이션막(52, 54)이 진성 비정질 실리콘 탄화물(i-a-SiCx)층 또는 진성 비정질 실리콘 산화물(i-a-SiOx)층을 포함할 수도 있다. 이에 의하면 넓은 에너지 밴드갭에 의한 효과가 향상될 수 있으나, 패시베이션 특성은 진성 비정질 실리콘(i-a-Si)층을 포함하는 경우보다 다소 낮을 수 있다. As an example, the first and second passivation films 52 and 54 may be formed of a layer of intrinsic amorphous semiconductor (for example, an intrinsic amorphous silicon (i-a-Si) layer). Since the first and second passivation films 52 and 54 have similar characteristics including the same semiconductor material as the semiconductor substrate 160, the passivation characteristics can be improved more effectively. As a result, the passivation characteristic can be greatly improved. However, the present invention is not limited thereto. Thus, the first and / or second passivation films 52 and 54 may comprise an intrinsic amorphous silicon carbide (i-a-SiCx) layer or an intrinsic amorphous silicon oxide (i-a-SiOx) layer. According to this, although the effect due to the wide energy band gap can be improved, the passivation characteristic may be somewhat lower than in the case of including an intrinsic amorphous silicon (i-a-Si) layer.

제1 패시베이션막(52) 위에는 제1 도전형 도펀트를 포함하거나 제1 도전형을 가지며 반도체 기판(160)보다 높은 도핑 농도를 가지는 제1 도전형 영역(20)이 위치(일 예로, 접촉)할 수 있다. 그리고 제2 패시베이션막(54) 위에는 제1 도전형과 반대되는 제2 도전형을 가지는 제2 도전형 도펀트를 포함하거나 제2 도전형을 가지며 반도체 기판(160)보다 높은 도핑 농도를 가지는 제2 도전형 영역(30)이 위치(일 예로, 접촉)할 수 있다. 제1 및 제2 패시베이션막(52, 54)이 각기 제1 및 제2 도전형 영역(20, 30)에 접촉하면, 캐리어 전달 경로를 단축하고 구조를 단순화할 수 있다. A first conductive type region 20 including a first conductive type dopant or having a first conductive type and having a doping concentration higher than that of the semiconductor substrate 160 may be disposed on the first passivation film 52 . And a second conductive type dopant having a second conductive type opposite to the first conductive type on the second passivation film 54 or a second conductive type having a second conductive type and having a higher doping concentration than the semiconductor substrate 160, Type region 30 can be positioned (e.g., in contact). When the first and second passivation films 52 and 54 contact the first and second conductivity type regions 20 and 30, respectively, the carrier transmission path can be shortened and the structure can be simplified.

제1 도전형 영역(20) 및 제2 도전형 영역(30)이 반도체 기판(160)과 별개로 형성되므로, 반도체 기판(160) 위에서 쉽게 형성될 수 있도록 반도체 기판(160)과 다른 물질 및/또는 결정 구조를 가질 수 있다. The first conductive type region 20 and the second conductive type region 30 are formed separately from the semiconductor substrate 160 so that the semiconductor substrate 160 can be easily formed on the semiconductor substrate 160, Or a crystal structure.

예를 들어, 제1 도전형 영역(20) 및 제2 도전형 영역(30) 각각은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체 등에 제1 또는 제2 도전형 도펀트를 도핑하여 형성될 수 있다. 그러면 제1 도전형 영역(20) 및 제2 도전형 영역(30)이 간단한 공정에 의하여 쉽게 형성될 수 있다. For example, each of the first conductive type region 20 and the second conductive type region 30 may be formed by doping a first or second conductive type dopant into an amorphous semiconductor which can be easily manufactured by various methods such as vapor deposition . Then, the first conductive type region 20 and the second conductive type region 30 can be easily formed by a simple process.

일 예로, 반도체 기판(160)이 제1 도전형을 가질 수 있다. 그러면, 제1 도전형 영역(20)이 반도체 기판(160)과 동일한 도전형을 가지면서 높은 도핑 농도를 가지는 전면 전계 영역을 구성하고, 제2 도전형 영역(30)이 반도체 기판(160)과 반대되는 도전형을 가져 에미터 영역을 구성할 수 있다. 그러면, 에미터 영역인 제2 도전형 영역(20)이 반도체 기판(110)의 후면에 위치하여 전면으로의 광 흡수를 방해하지 않으면서 위치하기 때문에 상대적으로 두껍게 형성할 수 있다. 그리고 전면 전계 영역인 제1 도전형 영역(20)은 광전 변환에 직접 관여하지 않으며 반도체 기판(110)의 전면에 위치하여 전면으로의 광 흡수에 관계되므로 상대적으로 얇게 형성할 수 있다. 이에 의하여 제1 도전형 영역(20)에 의한 광 손실을 최소화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 반도체 기판(160)이 제2 도전형을 가지고, 제1 도전형 영역(20)이 에미터 영역, 제2 도전형 영역(30)이 후면 전계 영역을 구성할 수도 있다. In one example, the semiconductor substrate 160 may have a first conductivity type. The first conductivity type region 20 has the same conductivity type as that of the semiconductor substrate 160 and has a high doping concentration and the second conductivity type region 30 has the same conductivity type as that of the semiconductor substrate 160, The emitter region can be formed by having the opposite conductivity type. Since the second conductive region 20, which is an emitter region, is located on the rear surface of the semiconductor substrate 110 and is positioned without interfering with light absorption to the front surface, the second conductive type region 20 can be formed relatively thick. The first conductive type region 20, which is a front electric field region, is not directly involved in photoelectric conversion, but is located on the front surface of the semiconductor substrate 110 and is relatively thin due to light absorption to the front surface. Thus, the optical loss due to the first conductivity type region 20 can be minimized. However, the present invention is not limited thereto. The semiconductor substrate 160 may have a second conductivity type, the first conductivity type region 20 may be an emitter region, the second conductivity type region 30 may form a rear electric field region You may.

제1 또는 제2 도전형 도펀트로 사용되는 p형 도펀트로는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 들 수 있고, n형 도펀트로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 들 수 있다. 이 외에도 다양한 도펀트가 제1 또는 제2 도전형 도펀트로 사용될 수 있다. Examples of the p-type dopant used as the first or second conductivity type dopant include a group III element such as boron (B), aluminum (Al), gallium (Ga) and indium (In) And Group 5 elements such as phosphorus (P), arsenic (As), bismuth (Bi), and antimony (Sb). In addition, various dopants may be used as the first or second conductivity type dopant.

일 예로, 반도체 기판(160) 및 제1 도전형 영역(20)이 n형을 가질 수 있고, 제2 도전형 영역(30)이 p형을 가질 수 있다. 이에 의하면, 반도체 기판(160)이 n형을 가져 캐리어의 수명(life time)이 우수할 수 있다. 일 예로 반도체 기판(160)과 제1 도전형 영역(20)이 n형 도펀트로 인(P)을 포함할 수 있고, 제2 도전형 영역(30)이 p형 도펀트로 보론(B)을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 도전형이 p형이고 제2 도전형이 n형일 수도 있다. For example, the semiconductor substrate 160 and the first conductivity type region 20 may have an n-type, and the second conductivity type region 30 may have a p-type. According to this, since the semiconductor substrate 160 has an n-type, the lifetime of the carrier can be excellent. For example, the semiconductor substrate 160 and the first conductivity type region 20 may include phosphorus (P) as an n-type dopant and the second conductivity type region 30 may include boron (B) as a p- can do. However, the present invention is not limited thereto, and the first conductivity type may be p-type and the second conductivity type may be n-type.

본 실시예에서 제1 도전형 영역(20) 및 제2 도전형 영역(30)은 각기 비정질 실리콘(a-Si)층, 비정질 실리콘 산화물(a-SiOx)층, 비정질 실리콘 탄화물(a-SiCx)층, 인듐-갈륨-아연 산화물(indium-gallium-zinc oxide, IGZO)층, 티타늄 산화물(TiOx)층 및 몰리브덴 산화물(MoOx)층 중 적어도 하나를 포함할 수 있다. 이때, 비정질 실리콘(a-Si)층, 비정질 실리콘 산화물(a-SiOx)층, 비정질 실리콘 탄화물(a-SiCx)층은 제1 또는 제2 도전형 도펀트로 도핑될 수 있다. 인듐-갈륨-아연 산화물층, 티타늄 산화물층 및 몰리브덴 산화물층은 도펀트 없이 그 자체로 전자 또는 정공을 선택적으로 수집하여 n형 또는 p형 도전형 영역과 동일한 역할을 수행할 수 있다. 일 예로, 제1 및 제2 도전형 영역(20, 30)이 비정질 실리콘층을 포함할 수 있다. 이에 의하면 제1 및 제2 도전형 영역(20, 30)이 반도체 기판(160)과 동일한 반도체 물질(즉, 실리콘)을 포함하여 반도체 기판(160)과 유사한 특성을 가질 수 있다. 이에 의하여 캐리어의 이동이 좀더 효과적으로 이루어지고 안정적인 구조를 구현할 수 있다. In this embodiment, the first conductive type region 20 and the second conductive type region 30 are formed of an amorphous silicon (a-Si) layer, an amorphous silicon oxide (a-SiOx) layer, an amorphous silicon carbide (a- Layer, an indium-gallium-zinc oxide (IGZO) layer, a titanium oxide (TiOx) layer, and a molybdenum oxide (MoOx) layer. At this time, the amorphous silicon (a-Si) layer, the amorphous silicon oxide (a-SiOx) layer, and the amorphous silicon carbide (a-SiCx) layer may be doped with the first or second conductivity type dopant. The indium-gallium-zinc oxide layer, the titanium oxide layer, and the molybdenum oxide layer may collect electrons or holes by themselves without a dopant to perform the same function as the n-type or p-type conductivity type regions. In one example, the first and second conductivity type regions 20 and 30 may comprise an amorphous silicon layer. The first and second conductivity type regions 20 and 30 may include the same semiconductor material (i.e., silicon) as the semiconductor substrate 160 to have characteristics similar to those of the semiconductor substrate 160. Thus, the carrier can be moved more effectively and a stable structure can be realized.

제1 도전형 영역(20) 위에는 이에 전기적으로 연결되는 제1 전극(42)이 위치(일 예로, 접촉)하고, 제2 도전형 영역(30) 위에는 이에 전기적으로 연결되는 제2 전극(44)이 위치(일 예로, 접촉)한다. A first electrode 42 electrically connected to the first conductive type region 20 is disposed on the first conductive type region 20 and a second electrode 44 electrically connected to the second conductive type region 30 is formed on the first conductive type region 20, (For example, contact).

제1 전극(42)은 제1 도전형 영역(20) 위에 위치하는 제1 투명 전극층(420)과, 제1 투명 전극층(420) 위에 위치하며 배선재(142) 또는 솔더층(142b)이 접합되는 제1 금속 전극층(422)과, 제1 투명 전극층(420)과 제1 금속 전극층(422) 사이에 위치하는 제1 전도성 수지층(424)을 더 포함할 수 있다. The first electrode 42 includes a first transparent electrode layer 420 located on the first conductive type region 20 and a second transparent electrode layer 420 located on the first transparent electrode layer 420 and being connected to the wiring member 142 or the solder layer 142b The first metal electrode layer 422 and the first conductive resin layer 424 positioned between the first transparent electrode layer 420 and the first metal electrode layer 422.

여기서, 제1 투명 전극층(420)은 제1 도전형 영역(20) 위에서 전체적으로 형성(일 예로, 접촉)될 수 있다. 전체적으로 형성된다고 함은, 빈 공간 또는 빈 영역 없이 제1 도전형 영역(20)의 전체를 덮는 것뿐만 아니라, 불가피하게 일부 부분이 형성되지 않는 경우를 포함할 수 있다. 이와 같이 제1 투명 전극층(420)이 제1 도전형 영역(20) 위에 전체적으로 형성되면, 캐리어가 제1 투명 전극층(420)을 통하여 쉽게 제1 금속 전극층(422)까지 도달할 수 있어, 수평 방향에서의 저항을 줄일 수 있다. 비정질 반도체층 등으로 구성되는 제1 도전형 영역(20)의 결정성이 상대적으로 낮아 캐리어의 이동도(mobility)가 낮을 수 있으므로, 제1 투명 전극층(420)을 구비하여 캐리어가 수평 방향으로 이동할 때의 저항을 저하시키는 것이다. Here, the first transparent electrode layer 420 may be formed entirely (for example, in contact) on the first conductive type region 20. The formation of the whole may include not only covering the entire first conductive region 20 without voids or voids, but also inevitably a case where some portions are not formed. When the first transparent electrode layer 420 is entirely formed on the first conductive type region 20 as described above, the carriers can easily reach the first metal electrode layer 422 through the first transparent electrode layer 420, Can be reduced. Since the crystallinity of the first conductivity type region 20 made of an amorphous semiconductor layer or the like is relatively low and the carrier mobility may be low, the carrier may be provided with the first transparent electrode layer 420 so that the carrier moves in the horizontal direction It is possible to reduce the resistance at the time.

이와 같이 제1 투명 전극층(420)이 제1 도전형 영역(20) 위에서 전체적으로 형성되므로 광을 투과할 수 있는 물질(투과성 물질)로 구성될 수 있다. 일 예로, 제1 투명 전극층(420)은 인듐-틴 산화물(indium tin oxide, ITO), 알루미늄-아연 산화물(aluminum zinc oxide, AZO), 보론-아연 산화물(boron zinc oxide, BZO), 인듐-텅스텐 산화물(indium tungsten oxide, IWO) 및 인듐-세슘 산화물(indium cesium oxide, ICO) 중 적어도 하나를 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 투명 전극층(420) 그 외의 다양한 물질을 포함할 수 있다. Since the first transparent electrode layer 420 is entirely formed on the first conductivity type region 20, the first transparent electrode layer 420 may be formed of a material capable of transmitting light (a transparent material). For example, the first transparent electrode layer 420 may include at least one of indium tin oxide (ITO), aluminum zinc oxide (AZO), boron zinc oxide (BZO), indium tungsten And may include at least one of indium tungsten oxide (IWO) and indium cesium oxide (ICO). However, the present invention is not limited thereto and may include the first transparent electrode layer 420 and various other materials.

이때, 본 실시예의 제1 투명 전극층(420)은 상술한 물질을 주요 물질로 하면서 수소를 포함할 수 있다. 이와 같이 제1 투명 전극층(420)이 수소를 포함하면 전자 또는 정공의 이동도(mobility)가 개선될 수 있으며 투과도가 향상될 수 있다.At this time, the first transparent electrode layer 420 of the present embodiment may contain hydrogen while using the above-described material as a main material. When the first transparent electrode layer 420 includes hydrogen, the mobility of electrons or holes can be improved and the transmittance can be improved.

제1 투명 전극층(420) 위에 위치하며 배선재(142)가 연결되는 제1 금속 전극층(422)은 금속(좀더 구체적으로 금속 입자)과 가교 수지를 포함할 수 있다. 제1 금속 전극층(422)은 금속을 포함하여 캐리어 수집 효율, 저항 저감 등의 특성을 향상할 수 있다. 이와 같이 제1 금속 전극층(422)은 금속을 포함하여 광의 입사를 방해할 수 있으므로 쉐이딩 손실(shading loss)를 최소화할 수 있도록 일정한 패턴을 가질 수 있다. 이에 의하여 제1 금속 전극층(422)이 형성되지 않은 부분으로 광이 입사할 수 있도록 한다. 제1 금속 전극층(422)의 평면 형상은 도 5 및 도 6을 참조하여 추후에 좀더 상세하게 설명한다. The first metal electrode layer 422, which is located on the first transparent electrode layer 420 and to which the wiring member 142 is connected, may include a metal (more specifically, metal particles) and a cross-linking resin. The first metal electrode layer 422 may include a metal to improve characteristics such as carrier collection efficiency and resistance reduction. Since the first metal electrode layer 422 may contain metal and may interfere with the incidence of light, the first metal electrode layer 422 may have a predetermined pattern so as to minimize shading loss. Thus, light can be incident on a portion where the first metal electrode layer 422 is not formed. The planar shape of the first metal electrode layer 422 will be described later in more detail with reference to FIGS. 5 and 6. FIG.

이때, 제1 금속 전극층(422)은 배선재(142) 또는 솔더층(142b)에 접합되는 바 솔더층(142b)의 침투를 방지하면서 저온 소성(일 예로, 300℃ 이하의 공정 온도의 소성)에 의하여 소성될 수 있는 물질로 구성될 수 있다. 일 예로, 제1 금속 전극층(422)은 일정한 금속 화합물(일 예로, 산소를 포함하는 산화물, 탄소를 포함하는 탄화물, 황을 포함하는 황화물) 등으로 구성되는 유리 프릿(glass frit)을 구비하지 않고, 금속 입자와 가교 수지를 포함하고, 그 외에 다른 수지(일 예로, 경화제, 첨가제)만을 포함할 수 있다. At this time, the first metal electrode layer 422 is subjected to low-temperature firing (for example, firing at a process temperature of 300 ° C or lower) while preventing penetration of the solder layer 142b bonded to the wiring material 142 or the solder layer 142b And may be composed of a material that can be fired by the firing process. For example, the first metal electrode layer 422 may not include a glass frit composed of a certain metal compound (for example, an oxide containing oxygen, a carbide containing carbon, a sulfide containing sulfur) , Metal particles and a cross-linking resin, and may include only other resins (for example, a curing agent, an additive).

본 실시예에서는 제1 금속 전극층(422)이 각기 제1 투명 전극층(420)에 접촉하여 형성되므로, 절연막 등을 관통하는 파이어 스루(fire-through)가 요구되지 않는다. 이에 따라 제1 금속 전극층(422)이 유리 프릿을 제거한 저온 소성 페이스트를 도포(일 예로, 인쇄)한 후에 이를 열처리하여 형성될 수 있다. 이와 같이 저온 소성 페이스트 또는 제1 금속 전극층(422)이 유리 프릿을 구비하지 않으면, 제1 금속 전극층(422)의 금속 입자들이 소결(sintering)되는 것이 아니라 서로 접촉하여 응집(aggregation)되어 단순히 경화(curing)되는 것에 의하여 전도성을 가지게 된다. In this embodiment, since the first metal electrode layer 422 is formed in contact with the first transparent electrode layer 420, a fire-through penetrating the insulating film or the like is not required. Accordingly, the first metal electrode layer 422 can be formed by applying (for example, printing) a low-temperature firing paste from which the glass frit is removed, and then heat-treating the paste. If the low temperature firing paste or the first metal electrode layer 422 is not provided with the glass frit, the metal particles of the first metal electrode layer 422 are not sintered but are contacted with each other to aggregate, curing).

이와 같이 단순히 경화되는 것에 의하여 형성된 제1 금속 전극층(422)은 금속 입자 사이의 일부를 가교 수지가 채우고 나머지 일부에 공극(도시하지 않음)이 잔존할 수 있다. 이에 의하여 제1 금속 전극층(422)은 공극(도시하지 않음)을 구비하지 않는 솔더층(142b)보다 높은 공극 비율을 가질 수 있다. 이러한 공극 비율 차이로부터 제1 금속 전극층(422)이 가교 수지를 포함하며 유리 프릿을 포함하지 않는 것을 알 수 있다. The first metal electrode layer 422 formed by simply curing may fill a part of the metal particles with a cross-linking resin, and voids (not shown) may remain in the remaining part. Accordingly, the first metal electrode layer 422 may have a void ratio higher than that of the solder layer 142b not having voids (not shown). It can be seen from the gap ratio difference that the first metal electrode layer 422 includes a cross-linking resin and does not include a glass frit.

금속 입자는 전도성을 제공하는 다양한 물질을 포함할 수 있다. 일 예로, 금속 입자는 은(Ag), 알루미늄(Al), 구리(Cu), 또는 은 또는 주석(Sn) 코팅된 은, 알루미늄, 구리 입자를 단독으로 또는 두 개 이상 혼합하여 사용할 수 있다. The metal particles may include various materials that provide conductivity. For example, the metal particles may be silver (Ag), aluminum (Al), copper (Cu), silver, aluminum or copper particles coated with silver or tin (Sn) alone or in combination of two or more.

가교 수지로는 금속 간의 가교(cross linking)를 수행하여 솔더층(142b)이 제1 금속 전극층(422)의 내부로 침투되는 것을 방지하는 물질을 포함할 수 있다. 본 실시예와 달리 가교 수지를 포함하지 않으면, 솔더층(142b)이 제1 금속 전극층(422)의 내부로 침투하여 취성(brittle)을 가지게 되어 제1 금속 전극층(422)이 작은 충격 등에 의하여 쉽게 깨질 수 있다. 본 실시예에는 가교 수지가 금속 입자 사이를 채워 솔더층(142b)의 침투를 방지하는 것으로 예측된다. 일 예로, 가교 수지가 페녹시 계열 수지, 에폭시 계열 수지, 셀룰로오스 계열 수지 등을 포함할 수 있다. 이들은 가교 특성이 우수하며 전극의 특성을 변화시키지 않기 때문이다. 특히, 에폭시 계열 수지를 사용하며 우수한 가교 특성을 가질 수 있다. 그 외에도 제1 금속 전극층(422)은 경화제를 더 포함할 수 있다. 경화제로는 아민계 경화제를 사용할 수 있다. 아민계 경화제의 일 예로, 무수 프탈산(phthalic anhydride), 디에틸아미노 프로필아민(diethylamino propylamine), 디에틸 트리아민(diethylene triamine) 등을 들 수 있다. 그 외에 첨가제 등을 포함할 수 있다. The cross-linked resin may include a material that cross-links the metal to prevent the solder layer 142b from penetrating into the first metal electrode layer 422. [ The solder layer 142b penetrates into the first metal electrode layer 422 to have brittleness so that the first metal electrode layer 422 can be easily It can be broken. In this embodiment, it is predicted that the cross-linking resin fills in between the metal particles to prevent the penetration of the solder layer 142b. For example, the cross-linking resin may include a phenoxy-based resin, an epoxy-based resin, a cellulose-based resin, and the like. They are excellent in crosslinking properties and do not change the characteristics of the electrodes. In particular, an epoxy-based resin is used and it can have excellent crosslinking properties. In addition, the first metal electrode layer 422 may further include a curing agent. As the curing agent, an amine curing agent can be used. Examples of the amine-based curing agent include phthalic anhydride, diethylamino propylamine, diethylene triamine, and the like. In addition, additives and the like may be included.

그리고 제1 금속 전극층(422)을 형성하기 위한 저온 페이스트에는 용매가 포함되나, 열처리 시 용매는 휘발되어 제1 금속 전극층(422)에서는 포함되지 않거나 매우 미량으로 포함될 수 있다. 용매로는 유기 용매를 사용할 수 있는데, 일 예로, 부틸 카르비톨 아세테이트(butyl carbitol acetate, BCA), 셀룰로즈 아세테이트(cellulose acetate, CA) 등을 사용할 수 있는데, 본 발명이 이에 한정되는 것은 아니다. The low temperature paste for forming the first metal electrode layer 422 includes a solvent, but the solvent may be volatilized during the heat treatment and may not be contained in the first metal electrode layer 422 or may be included in a very small amount. As the solvent, an organic solvent can be used. For example, butyl carbitol acetate (BCA), cellulose acetate (CA) or the like can be used, but the present invention is not limited thereto.

이때, 제1 금속 전극층(422)에서 금속 또는 금속 입자가 가교 수지보다 더 많이 포함될 수 있다. 이에 의하여 제1 금속 전극층(422)이 충분한 전도성을 가질 수 있다. 일 예로, 금속 입자 및 가교 수지의 합을 100 중량부라 할 때, 금속 입자가 80 내지 95 중량부, 가교 수지가 5 내지 20 중량부로 포함되고, 경화제가 0.1 내지 5 중량부로 포함될 수 있다. 용매는 열처리 전에는 금속 입자 및 가교 수지의 합을 100 중량부라 할 때, 3 내지 10 중량부로 포함될 수 있으나, 열처리 후에는 휘발되어 존재하지 않거나 미량만 존재하게 된다. 열처리 후에 경화제 등의 다른 물질의 함량은 크지 않으므로 제1 금속 전극층(422)에서 금속 또는 금속 입자의 중량부가 80 내지 95 중량부일 수 있다. At this time, metal or metal particles may be included in the first metal electrode layer 422 more than the crosslinking resin. Thus, the first metal electrode layer 422 can have sufficient conductivity. For example, when the sum of the metal particles and the crosslinking resin is 100 parts by weight, the metal particles may be contained in an amount of 80 to 95 parts by weight, the crosslinking resin may be contained in an amount of 5 to 20 parts by weight, and the curing agent may be included in an amount of 0.1 to 5 parts by weight. The solvent may be contained in an amount of 3 to 10 parts by weight based on 100 parts by weight of the sum of the metal particles and the crosslinking resin before the heat treatment, but is not volatilized after the heat treatment or only a trace amount exists. Since the content of other materials such as a hardening agent after the heat treatment is not large, the weight of the metal or metal particles in the first metal electrode layer 422 may be 80 to 95 parts by weight.

금속 입자의 중량부가 80 미만이거나 가교 수지의 중량부가 20을 초과하면, 금속 입자에 의한 전도성이 충분하지 않을 수 있다. 금속 입자의 중량부가 95를 초과하거나 가교 수지의 중량부가 5 미만이면, 가교 수지가 충분하지 않아 가교 수지에 의한 솔더층(142b)의 침투 방지 효과가 충분하지 않을 수 있다. 경화제는 저온 페이스트의 특성을 저하시키지 않으면서 충분한 경화가 이루어지도록 하는 양으로 포함된 것이며, 용매는 다양한 물질을 균일하게 혼합하고 열처리 시 휘발되어 전기적 특성을 저하하지 않는 양으로 포함된 것이다. 그러나 본 발명이 이러한 수치에 한정되는 것은 아니다. If the weight ratio of the metal particles is less than 80 or the weight portion of the crosslinking resin exceeds 20, the conductivity by the metal particles may not be sufficient. If the weight percentage of the metal particles exceeds 95 or the weight ratio of the crosslinking resin is less than 5, the crosslinking resin is not sufficient and the effect of preventing the penetration of the solder layer 142b by the crosslinking resin may not be sufficient. The curing agent is contained in such an amount as to ensure sufficient curing without deteriorating the characteristics of the low-temperature paste, and the solvent is included in such an amount that the various materials are uniformly mixed and volatilized during the heat treatment so as not to degrade the electrical characteristics. However, the present invention is not limited to these numerical values.

이와 같이 제1 금속 전극층(422)은 각기 금속 입자와 함께 가교 수지를 포함하므로, 금속으로 이루어진 솔더층(142b)의 금속 함량이 제1 금속 전극층(422)의 금속 함량보다 높다. 솔더층(142b)은 높은 금속 함량을 가져 솔더링 특성을 향상하고, 제1 금속 전극층(422)은 가교 수지에 의하여 솔더층(142b)의 침투를 방지할 수 있다. 일 예로, 솔더층(142b) 전체 100 중량부에 대하여 금속이 99 중량부 이상으로 포함될 수 있다. Since the first metal electrode layer 422 includes a crosslinking resin together with the metal particles, the metal content of the solder layer 142b made of metal is higher than the metal content of the first metal electrode layer 422. [ The solder layer 142b has a high metal content to improve the soldering property and the first metal electrode layer 422 can prevent the penetration of the solder layer 142b by the crosslinked resin. For example, metal may be contained in an amount of 99 parts by weight or more based on 100 parts by weight of the entire solder layer 142b.

본 실시예에서 금속 입자는 서로 동일한 형상을 가질 수도 있고, 또는 서로 다른 형상, 입경, 물질 등을 가지는 서로 다른 금속 입자를 혼합하여 사용할 수도 있다. In this embodiment, the metal particles may have the same shape, or different metal particles having different shapes, particle sizes, materials, etc. may be mixed and used.

그리고 본 실시예에서는 제1 투명 전극층(420)과 제1 금속 전극층(422) 사이에 접착 물질을 포함하는 제1 전도성 수지층(424)이 위치할 수 있다. 여기서, 제1 전도성 수지층(424)은 접착 물질과 함께 전도성 물질을 포함할 수 있다. 이러한 제1 전도성 수지층(424)은 접착 물질에 의하여 제1 투명 전극층(420)과 제1 금속 전극층(422)의 접착력을 향상하여, 배선재(142)가 접합된 경우에 배선재(142)의 부착 특성도 향상할 수 있다. 그리고 전도성 물질에 의하여 일정 수준 이상의 전도성을 가질 수 있다.In this embodiment, a first conductive resin layer 424 including an adhesive material may be disposed between the first transparent electrode layer 420 and the first metal electrode layer 422. Here, the first conductive resin layer 424 may include a conductive material together with an adhesive material. The first conductive resin layer 424 improves the adhesive force between the first transparent electrode layer 420 and the first metal electrode layer 422 by the adhesive material so that the adhesion of the wiring material 142 The characteristics can be improved. And can have a certain level of conductivity by the conductive material.

참조로, 종래에는 투명 전극층과 금속 전극층을 접촉하여 형성하였는데, 투명 전극층과 금속 전극층의 접착력이 낮아서, 배선재 또는 리본 등이 금속 전극층에 접합되면 금속 전극층이 투명 전극층으로부터 분리되는 것에 의하여 배선재 또는 리본 등이 원하는 자리에서 이탈될 수 있었다. 이를 개선하기 위하여 투명 전극층에 다른 물질 등을 첨가하는 것은 제조 공정 상 어려움이 있고, 투명 전극층이 매우 민감하여 다른 물질이 첨가되면 손상, 변색, 불량 등의 문제가 있었다. 이를 고려하여 본 실시예에서는 제1 투명 전극층(420)과 제1 금속 전극층(422) 사이에 이들과 별개로 구성된 제1 전도성 수지층(424)을 위치시켜 접착력을 향상하는 것이다. When the transparent electrode layer and the metal electrode layer are bonded to each other, the adhesion between the transparent electrode layer and the metal electrode layer is low, and the metal electrode layer is separated from the transparent electrode layer when the wiring material or ribbon is bonded to the metal electrode layer. Could be deviated from the desired position. In order to improve this, it is difficult to add other materials to the transparent electrode layer, and the transparent electrode layer is very sensitive. When other materials are added, there are problems such as damage, discoloration and defects. In consideration of this, in this embodiment, the first conductive resin layer 424 formed separately from the first transparent electrode layer 420 and the first metal electrode layer 422 is positioned to improve the adhesion.

이때, 제1 전도성 수지층(424)은 접착 물질을 포함하며 상대적으로 낮은 전기 전도도(또는 높은 저항)을 가지는 전도성 수지를 전도성 물질로 포함하므로, 제1 금속 전극층(422)보다는 낮은 전기 전도도(또는 높은 저항)을 가진다. 그리고 제1 전도성 수지층(424)이 제1 투명 전극층(420)보다 낮은 전기 전도도(또는 높은 저항)을 가질 수 있는데, 본 발명이 이에 한정되는 것은 아니다. 제1 전도성 수지층(424)은 상대적으로 낮은 전기 전도도를 가지더라도 전기적인 연결에는 큰 문제가 없기 때문이다. 반면, 제1 전도성 수지층(424)과 제1 투명 전극층(420)의 접착력 및 제1 전도성 수지층(424)과 제1 금속 전극층(422)의 접착력이 각기 제1 금속 전극층(422)과 제1 투명 전극층(420)의 접착력보다 커서, 제1 투명 전극층(420)과 제1 금속 전극층(422)의 접착력을 향상할 수 있다. Since the first conductive resin layer 424 includes an adhesive material and includes a conductive material having a relatively low electrical conductivity (or high resistance) as a conductive material, the first conductive metal layer 422 may have a lower electrical conductivity High resistance). In addition, the first conductive resin layer 424 may have a lower electrical conductivity (or higher resistance) than the first transparent electrode layer 420, but the present invention is not limited thereto. This is because the first conductive resin layer 424 has a relatively low electric conductivity but does not cause a serious problem in electrical connection. The adhesion between the first conductive resin layer 424 and the first transparent electrode layer 420 and the adhesive strength between the first conductive resin layer 424 and the first metal electrode layer 422 are different from each other between the first metal electrode layer 422 and the first metal electrode layer 422, The adhesion between the first transparent electrode layer 420 and the first metal electrode layer 422 can be improved.

제1 전도성 수지층(424)의 두께가 제1 금속 전극층(422)의 두께보다 작을 수 있다. 제1 전도성 수지층(424)은 접착 특성만을 구현할 수 있는 최소한의 두께로만 형성하고, 제1 금속 전극층(422)은 낮은 저항을 구현할 수 있도록 충분한 두께로 형성하기 때문이다. 그리고 제1 전도성 수지층(424)의 두께가 제1 투명 전극층(420)의 두께보다 클 수 있다. 이는 제1 투명 전극층(420)은 전체적으로 형성되어 전기적 통로를 형성하는 정도면 충분하고, 제1 전도성 수지층(424)은 접착 특성을 위한 최소한의 두께가 필요하기 때문이다. 일 예로, 제1 전도성 수지층(424)의 두께는 3um 내지 20um의 두께를 가질 수 있고, 제1 금속 전극층(422)은 10um 내지 50um의 두께를 가질 수 있으며, 제1 투명 전극층(420)은 1um 이하의 두께를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. The thickness of the first conductive resin layer 424 may be smaller than the thickness of the first metal electrode layer 422. The first conductive resin layer 424 is formed only to a minimum thickness capable of realizing only the adhesive property and the first metal electrode layer 422 is formed to have a sufficient thickness to realize a low resistance. The thickness of the first conductive resin layer 424 may be greater than the thickness of the first transparent electrode layer 420. This is because it is sufficient to form the first transparent electrode layer 420 as a whole to form an electrical path, and the first conductive resin layer 424 needs a minimum thickness for the adhesive property. For example, the thickness of the first conductive resin layer 424 may have a thickness of 3 um to 20 um, the first metal electrode layer 422 may have a thickness of 10 um to 50 um, And may have a thickness of 1 um or less. However, the present invention is not limited thereto.

본 실시예에서 전도성 물질로는 전도성 수지(또는 전도성 고분자)(conductive polymer)를 사용할 수 있다. 이에 의하여 원하지 않는 화학 반응 등을 방지하면서 원하는 전도성을 가지도록 할 수 있다. 반면, 전도성 수지 대신 금속을 사용하면 금속이 불순물로 작용하거나, 금속이 확산하여 원하지 않는 화합물을 형성하여 신뢰성이 저하될 수 있다. In this embodiment, a conductive resin (or a conductive polymer) may be used as the conductive material. Thus, desired conductivity can be obtained while preventing undesired chemical reactions and the like. On the other hand, when a metal is used instead of a conductive resin, the metal may act as an impurity, or the metal may diffuse to form an undesired compound, thereby decreasing the reliability.

전도성 수지로는 알려진 다양한 물질을 사용할 수 있는데, 일 예로, 폴리(3,4-에틸렌 다이옥사이다이오핀)(poly(3,4-ethylenedioxythiophene), PEDOT)을 포함할 수 있다. PEDOT는 가격이 저렴하고, 쉽게 인쇄할 수 있으며 높은 투과도 및 열 안정성을 가질 수 있다. 일 예로, PEDOT은 투광성을 가져 태양 전지(150) 내로 입사되는 광의 투과를 방해하지 않을 수 있다. Various materials known as conductive resins can be used, and examples thereof may include poly (3,4-ethylenedioxythiophene) (PEDOT). PEDOT is cheap, easy to print, has high transparency and thermal stability. For example, the PEDOT may have transparency and may not interfere with the transmission of light incident into the solar cell 150.

접착 물질로도 알려진 다양한 물질을 사용할 수 있는데, 일 예로, 에폭시 계열 수지를 포함할 수 있다. 에폭시 계열 수지는 가교 특성이 우수하여 접착 특성이 우수하며 원하지 않는 화학 반응 등을 일으키지 않기 때문이다. 여기서, 제1 금속 전극층(422)에 포함된 가교 수지와 제1 전도성 수지층(424)의 접착 물질이 동일한 계열의 수지(일 예로, 에폭시 계열 수지)를 포함하면 안정성을 좀더 향상할 수 있다. 이때, 제1 전도성 수지층(424)의 접착 물질의 함량이 제1 금속 전극층(422)에 포함된 가교 수지의 함량과 같거나 그보다 클 수 있다(일 예로, 클 수 있다). 이에 의하여 제1 전도성 수지층(424)의 접착 특성을 향상하고 제1 금속 전극층(422)의 저항을 낮출 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. A variety of materials, also known as adhesive materials, may be used, including, for example, epoxy-based resins. The epoxy-based resin is excellent in the crosslinking property and excellent in the bonding property and does not cause unwanted chemical reaction. Here, if the adhesive material of the first conductive metal layer 424 included in the first metal electrode layer 422 includes the same series of resin (for example, epoxy-based resin), the stability can be further improved. At this time, the content of the adhesive material of the first conductive resin layer 424 may be equal to or larger than the content of the crosslinked resin included in the first metal electrode layer 422 (for example, may be large). Thus, the adhesion property of the first conductive resin layer 424 can be improved and the resistance of the first metal electrode layer 422 can be lowered. However, the present invention is not limited thereto.

이때, 제1 전도성 수지층(424)은 전도성 수지를 접착 물질보다 많이 포함할 수 있다. 접착 물질은 접착 특성을 구현할 수 있을 정도로만 포함하면서 전도성 수지를 많은 함량으로 포함하여 우수한 전기적 특성을 구현하기 위함이다. 일 예로, 제1 전도성 수지층 전체 100 중량부에 대하여 전도성 수지가 70 내지 90 중량부로 포함되고, 접착 물질이 10 내지 30 중량부로 포함될 수 있다. 이러한 범위는 접착 특성 및 전기적 특성을 함께 고려한 것이다. At this time, the first conductive resin layer 424 may contain more conductive resin than the adhesive material. The adhesive material contains conductive resin in a large amount so as to realize excellent electrical characteristics while including the adhesive property to such an extent as to realize the adhesive property. For example, the conductive resin may be included in an amount of 70 to 90 parts by weight based on 100 parts by weight of the entire first conductive resin layer, and the adhesive material may be included in an amount of 10 to 30 parts by weight. This range takes into account both adhesion and electrical properties.

본 실시예에서 제1 전도성 수지층(424)은 제1 금속 전극층(422) 전체가 아닌 제1 금속 전극층(422)의 일부에만 대응하여 형성될 수 있다. 예를 들어, 배선재(142)를 접합한 후에는 배선재(142)에 의하여 제1 금속 전극층(422)에 가해지는 힘이 커지는 부분에서 제1 금속 전극층(422)의 박리가 이루어질 수 있는바, 배선재(142)에 의하여 강한 힘이 가해지는 부분에 대응하여 부분적으로 제1 전도성 수지층(424)이 위치할 수 있다. 이에 의하면 재료 비용을 절감하고 제조 공정을 단순화할 수 있다. 이에 대해서는 도 5 및 도 6을 참조하여 좀더 상세하게 설명한다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 금속 전극층(422)의 전체에 걸쳐 제1 전도성 수지층(424)을 형성할 수도 있다. In this embodiment, the first conductive resin layer 424 may be formed corresponding to only a part of the first metal electrode layer 422, not the entire first metal electrode layer 422. For example, after the wiring material 142 is bonded, the first metal electrode layer 422 can be peeled off at a portion where the force applied to the first metal electrode layer 422 by the wiring material 142 becomes large, The first conductive resin layer 424 may partially be positioned corresponding to a portion where a strong force is applied by the first conductive resin layer 142. This can reduce material costs and simplify the manufacturing process. This will be described in more detail with reference to FIGS. 5 and 6. FIG. However, the present invention is not limited thereto, and the first conductive resin layer 424 may be formed over the entire first metal electrode layer 422.

도 5는 도 4에 도시한 태양 전지의 전면 평면도이고, 도 6은 도 5의 A 부분을 도시한 부분 전면 평면도이다. 명확하고 간략한 도면을 위하여 도 5에서는 제1 전극(42)은 제1 금속 전극층(422)을 위주로 도시하고 제1 투명 전극층(420) 및 제1 전도성 수지층(424)은 도시하지 않았으며, 도 6에서는 제1 금속 전극층(422) 및 제1 전도성 수지층(424)을 위주로 도시하였다. FIG. 5 is a front plan view of the solar cell shown in FIG. 4, and FIG. 6 is a partial front plan view showing a portion A of FIG. 5, the first electrode 42 is schematically illustrated with the first metal electrode layer 422 as a center, the first transparent electrode layer 420 and the first conductive resin layer 424 are not shown, 6, the first metal electrode layer 422 and the first conductive resin layer 424 are mainly shown.

도 5를 참조하면, 제1 금속 전극층(422)은, 제1 방향(도면의 가로 방향)으로 연장되며 서로 평행하게 위치하는 복수의 제1 핑거 라인(42a)과, 제1 핑거 라인(42a)과 교차(일 예로, 직교)하는 제2 방향(도면의 세로 방향)으로 형성되어 제1 핑거 라인(42a)에 전기적으로 연결되며 배선재(142)가 연결 또는 부착되는 제1 버스바(42b)를 포함한다. 도면에서는 양측 가장자리 부근에서 복수의 제1 핑거 라인(42a)의 단부를 전체적으로 연결하는 테두리 라인(42c)이 더 형성된 것을 예시하였다. 테두리 라인(42c)은 핑거 라인(42a)과 동일 또는 유사한 폭을 가지며 핑거 라인(42a)과 동일한 물질로 구성될 수 있다. 그러나 테두리 라인(42c)을 구비하지 않는 것도 가능하다. 5, the first metal electrode layer 422 includes a plurality of first finger lines 42a extending in a first direction (horizontal direction in the drawing) and positioned parallel to each other, A first bus bar 42b formed in a second direction (longitudinal direction in the figure) that intersects (for example, orthogonal) with the first finger line 42a and is electrically connected to the first finger line 42a and to which the wiring material 142 is connected or attached . In the drawing, a frame line 42c is formed which connects ends of a plurality of first finger lines 42a in the vicinity of both side edges. The edge line 42c has the same or similar width as the finger line 42a and may be composed of the same material as the finger line 42a. However, it is also possible not to include the border line 42c.

제1 핑거 라인(42a)은 각기 균일한 폭 및 피치를 가지면서 서로 이격될 수 있다. 도면에서는 제1 핑거 라인(42a)이 제1 방향으로 서로 나란히 형성되어 태양 전지(150)의 메인 가장자리(특히, 제1 및 제2 가장자리(도 3의 참조부호 161, 162))와 평행한 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. The first finger lines 42a may be spaced apart from each other with a uniform width and pitch. In the drawing, the first finger lines 42a are formed in parallel with each other in the first direction so as to be parallel to the main edges of the solar cell 150 (particularly, the first and second edges 161 and 162 in FIG. 3) However, the present invention is not limited thereto.

이때, 배선재(도 3 및 도 4의 참조부호 142, 이하 동일)의 폭은 제1 핑거 라인(42a)의 피치보다 작을 수 있고, 제1 핑거 라인(42a)의 폭보다 클 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 변형이 가능하다.At this time, the width of the wiring material (reference numeral 142 in FIG. 3 and FIG. 4, hereinafter the same) may be smaller than the pitch of the first finger line 42a and larger than the width of the first finger line 42a. However, the present invention is not limited thereto and various modifications are possible.

앞서 언급한 바와 같이 제1 버스바(42b)는 이웃한 태양 전지(150)와의 연결을 위한 배선재(142)가 위치하는 부분에 대응하도록 위치할 수 있다. 제1 버스바(42b)는 이와 같은 면에 위치하는 배선재(142) 각각에 일대일 대응하도록 구비될 수 있다. 이에 따라 본 실시예에서 태양 전지(150)의 일면을 기준으로 제1 버스바(42b)와 배선재(142)가 동일한 개수로 구비된다. As described above, the first bus bar 42b may be positioned so as to correspond to the portion where the wiring material 142 for connection with the neighboring solar cell 150 is located. The first bus bar 42b may be provided so as to correspond one-to-one to each of the wiring members 142 located on this surface. Accordingly, in this embodiment, the first bus bar 42b and the wiring material 142 are provided in the same number on the basis of one surface of the solar cell 150. [

본 실시예에서 제1 전도성 수지층(424)이 제1 버스바(42a)와 제1 투명 전극층(도 4의 참조부호 420, 이하 동일) 사이에 이에 대응하여 또는 이에 인접한 부분에 위치할 수 있다. 좀더 구체적으로, 제1 전도성 수지층(424)이 제2 방향으로 길게 이어지며 제1 방향에서 제1 버스바(42b)에 대응하여 복수 개 구비될 수 있다. 복수 개의 제1 전도성 수지층(424)은 제1 버스바(42b)에 일대일 대응하며 서로 이격되어 위치할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 전도성 수지층(424)이 제2 방향에서 서로 이격된 복수의 부분을 포함할 수도 있는 등 다양한 변형이 가능하다. In this embodiment, the first conductive resin layer 424 may be located at or between the first bus bar 42a and the first transparent electrode layer (reference numeral 420 in FIG. 4) . More specifically, a plurality of first conductive resin layers 424 may be provided in the second direction so as to correspond to the first bus bar 42b in the first direction. The plurality of first conductive resin layers 424 may correspond to the first bus bar 42b and may be spaced apart from each other. However, the present invention is not limited thereto, and the first conductive resin layer 424 may include a plurality of portions spaced apart from each other in the second direction.

이때, 제1 핑거 라인(42a)과 제1 투명 전극층(420) 사이에 제1 전도성 수지층(424)이 위치하지 않는 부분이 존재할 수 있다. 특히, 두 개의 제1 버스바(42b) 사이에 위치한 제1 핑거 라인(42a)의 중간 부분, 그리고 제1 버스바(42b)와 태양 전지(150)의 가장자리 사이에 위치한 제1 핑거 라인(42a)의 중간 부분에서는 제1 전도성 수지층(424)이 위치하지 않을 수 있다. 이에 의하여 제1 버스바(42b)에 대응하는 제1 전도성 수지층(424)이 제1 방향에서 서로 이격되어 위치할 수 있다. 제1 핑거 라인(42a)은 배선재(142)가 부착되는 부분이 아니므로 이 부분에서는 제1 전도성 수지층(424)을 형성하지 않아 재료를 절감하고 공정을 단순화할 수 있다. At this time, a portion where the first conductive resin layer 424 is not present may exist between the first finger line 42a and the first transparent electrode layer 420. Particularly, a middle portion of the first finger line 42a located between the two first bus bars 42b and a first finger line 42a located between the first bus bar 42b and the edge of the solar cell 150 The first conductive resin layer 424 may not be positioned in the middle portion of the first conductive resin layer 424. Accordingly, the first conductive resin layers 424 corresponding to the first bus bar 42b may be spaced apart from each other in the first direction. Since the first finger line 42a is not a portion to which the wiring material 142 is attached, the first conductive resin layer 424 is not formed at this portion, so that the material can be saved and the process can be simplified.

여기서, 제1 버스바(42b)는 각 배선재(142)에 대응하도록 제2 방향으로 위치하는 복수의 제1 패드부(422b)를 포함한다. 그리고 제1 버스바(42b)는 각기 배선재(142)가 연결되는 방향을 따라 제1 패드부(422b)보다 좁은 폭을 가지면서 제1 패드부(422b) 사이에서 길게 이어지는 제1 라인부(421b)를 더 포함할 수 있다. The first bus bar 42b includes a plurality of first pad portions 422b positioned in a second direction corresponding to the respective wiring materials 142. [ The first bus bar 42b has a first line portion 421b having a width narrower than that of the first pad portion 422b and extending long between the first pad portions 422b along the direction in which the wiring material 142 is connected, ).

제1 패드부(422b)는 상대적으로 넓은 폭을 가져 실질적으로 배선재(142)가 부착되어 고정되는 영역이다. 제1 방향에서 측정된 제1 패드부(422b)의 폭은 제1 라인부(421b)의 폭 및 제2 방향에서 측정된 제1 핑거 라인(42a)의 폭보다 각기 크고, 배선재(142)의 폭과 같거나 이보다 클 수 있다. 그리고 제2 방향에서 측정된 제1 패드부(422b)의 길이는 제1 핑거 라인(42a)의 폭보다 클 수 있다. 이러한 제1 패드부(422b)에서는 배선재(142)가 물리적으로 부착 및 고정될 수 있다. 상대적으로 큰 면적을 가지는 제1 패드부(422b)를 복수로 구비하여 배선재(142)와 제2 버스바(42b)의 부착력을 향상하고 접촉 저항을 줄일 수 있다. The first pad portion 422b is a region having a relatively wide width and substantially fixed with the wiring material 142 attached thereto. The width of the first pad portion 422b measured in the first direction is larger than the width of the first line portion 421b and the width of the first finger line 42a measured in the second direction, It can be equal to or greater than the width. The length of the first pad portion 422b measured in the second direction may be greater than the width of the first finger line 42a. In the first pad portion 422b, the wiring material 142 can be physically attached and fixed. A plurality of the first pad portions 422b having a relatively large area can be provided to improve the adhesion force between the wiring material 142 and the second bus bar 42b and reduce the contact resistance.

이때, 복수의 제1 패드부(422b)는 제2 방향에서 제1 버스바(42b)의 외측에 위치하는 제1 외측 패드(424b)를 포함하고, 제1 외측 패드(424b) 이외의 제1 내측 패드(426b)를 포함할 수 있다. 여기서, 제1 외측 패드(424b)는 복수의 제1 패드부(422b) 중에서 제2 방향으로 볼 때 태양 전지(150)(또는 반도체 기판(160))의 양쪽 가장자리에 각기 가장 인접하는 두 개의 패드를 의미할 수 있고, 제1 내측 패드(426b)는 두 개의 외측 패드(424b) 사이에 위치한 패드를 의미할 수 있다. 여기서, 외측/내측의 기준은 복수의 제1 패드부(422b)만을 기준으로 한 것이다. 따라서 제1 라인부(421b) 등이 제1 외측 패드(424b)의 외측에 위치할 수도 있다. 태양 전지(150)로부터 멀어지는 방향으로 배선재(142)에 힘이 가해지는 제1 외측 패드(424b)의 면적(또는 길이)을 제1 내측 패드(422)의 면적(또는 길이)보다 크게 할 수 있다. 그러면, 제1 외측 패드(424b)에서의 부착 특성을 보강할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. The plurality of first pad portions 422b may include a first outer pad 424b positioned outside the first bus bar 42b in the second direction and may include a first outer pad 424b disposed outside the first outer pad 424b, And may include an inner pad 426b. The first outer pad 424b has two pads 422b that are closest to both edges of the solar cell 150 (or the semiconductor substrate 160) when viewed in the second direction among the plurality of first pad portions 422b. And the first inner pad 426b may mean a pad located between the two outer pads 424b. Here, the outer / inner reference is based on only a plurality of the first pad portions 422b. Accordingly, the first line portion 421b and the like may be located outside the first outer pad 424b. The area (or length) of the first outer pad 424b, which is applied with the force to the wiring member 142 in the direction away from the solar cell 150, can be made larger than the area (or length) of the first inner pad 422 . Then, it is possible to reinforce the attachment property in the first outer pad 424b. However, the present invention is not limited thereto.

그리고 제1 라인부(421b)는 복수의 제1 핑거 라인(42a) 및 제1 패드부(422b)를 연결하여 일부 제1 핑거 라인(42a)이 단선될 경우 캐리어가 우회할 수 있는 경로를 제공한다. 제1 방향에서 측정된 제1 라인부(421b)의 폭은 제1 패드부(422b) 및 배선재(142)의 폭보다 작고, 제2 방향에서 측정된 제1 핑거 라인(42a)의 폭보다 작거나 크거나 같을 수 있다. 이와 같이 제1 라인부(421b)를 상대적으로 좁은 폭으로 형성하여 제1 전극(42)의 면적을 최소화하여 쉐이딩 손실 및 재료 비용을 저감할 수 있다. 제1 라인부(421b)에는 배선재(142)가 부착될 수도 있고, 제1 라인부(421b)에 배선재(142)가 부착되지 않은 상태로 배선재(142)가 제1 라인부(421b) 위에 놓여진 상태일 수도 있다. The first line portion 421b connects the plurality of first finger lines 42a and the first pad portion 422b to provide a path through which the carrier can bypass when some of the first finger lines 42a are disconnected do. The width of the first line portion 421b measured in the first direction is smaller than the width of the first pad portion 422b and the wiring material 142 and smaller than the width of the first finger line 42a measured in the second direction Or greater or equal. In this manner, the first line portion 421b is formed with a relatively narrow width to minimize the area of the first electrode 42, thereby reducing the shading loss and the material cost. The wiring member 142 may be attached to the first line portion 421b and the wiring member 142 may be placed on the first line portion 421b without the wiring member 142 being attached to the first line portion 421b Lt; / RTI >

도 6을 참조하면, 제1 전도성 수지층(424)은, 제1 외측 패드(424b)에 대응하는 제1 부분(4241)과, 제1 버스바(42b)에서 제1 외측 패드(424b) 이외의 부분에서 제1 부분(4241)보다 작은 폭을 가지는 부분을 포함하는 제2 부분(4242)을 포함한다. 제1 부분(4241)은 양측에 위치하는 두 개의 제1 외측 패드(424b) 각각에 대응하도록 양쪽 가장자리에 각각 위치하여 두 개 구비될 수 있고, 제2 부분(4242)은 두 개의 제1 부분(4241) 사이에 위치할 수 있다. 6, the first conductive resin layer 424 includes a first portion 4241 corresponding to the first external pad 424b and a first portion 4241 corresponding to the first external pad 424b except for the first external pad 424b at the first bus bar 42b. And a second portion 4242 including a portion having a smaller width than the first portion 4241 in the portion of the first portion 4241. The first portion 4241 may be provided at each of the two edges so as to correspond to each of the two first outer pads 424b located on both sides and the second portion 4242 may be provided on the two first portions 4242a, 4241).

이때, 제1 부분(4241)은 제1 외측 패드(424b)의 전체가 위치하도록 할 수 있다. 제1 외측 패드(424b) 부근에서는 다른 태양 전지(150)와의 연결을 위하여 배선재(142)가 휘는 부분이 존재한다. 이에 의하여 배선재(142)에 태양 전지(150)로부터 멀어지게 하는 힘이 제1 외측 패드(424b)에서 가장 크게 가해진다. 이를 고려하여 제1 외측 패드(424b)의 전체가 제1 부분(4241) 위에 위치하도록 하여 제1 외측 패드(424b)와 제1 투명 전극층(420) 사이의 접착력이 충분한 값을 가지도록 할 수 있다. At this time, the first portion 4241 may be positioned entirely of the first outer pad 424b. In the vicinity of the first outer pad 424b, there is a portion of the wiring material 142 bent for connection with another solar cell 150. [ As a result, the force for moving the wiring member 142 away from the solar cell 150 is applied to the first outer pad 424b the greatest. The first outer pad 424b may be positioned on the first portion 4241 so that the adhesive force between the first outer pad 424b and the first transparent electrode layer 420 may have a sufficient value .

일 예로, 제1 부분(4241)의 폭 및 길이는 제1 외측 패드(424b)의 폭 및 길이와 각기 같거나 이보다 클 수 있다. 특히, 제1 부분(4241)의 폭 및 길이는 제1 외측 패드(424b)의 폭 및 길이보다 각기 클 수 있다. 이에 의하면 제1 부분(4241) 위에 제1 외측 패드(424b)의 전체가 안정적으로 위치할 수 있다. In one example, the width and length of the first portion 4241 may be equal to or greater than the width and length of the first outer pad 424b. In particular, the width and length of the first portion 4241 can be greater than the width and length of the first outer pad 424b. Accordingly, the entirety of the first outer pad 424b can be stably positioned on the first portion 4241.

그리고 본 실시예에서 두 개의 제1 부분(4241)의 사이에 위치하는 제2 부분(4242)은 일정한 폭을 가지는 라인 형상을 가질 수 있다. 일 예로, 제2 부분(4242)의 폭은 제1 내측 패드(426b) 및 제1 외측 패드(424b)의 폭보다 작고 제1 라인부(421b)의 폭보다 클 수 있다. 그러면, 제2 부분(4242)을 라인 형상으로 형성하여 제조 공정을 단순화할 수 있다. 그리고 제1 라인부(421b)보다 큰 폭에 의하여 접착 특성을 안정적으로 향상하고 제1 내측 패드(426b) 및 제1 외측 패드(424b)보다 작은 폭에 의하여 재료 비용을 절감할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제2 부분(4242)의 폭이 제1 내측 패드(426b) 및/또는 제1 외측 패드(424b)의 폭과 같거나 그보다 클 수 있다. 이에 의하면 얼라인 미스 등의 문제 없이 제1 전도성 수지층(424) 위에 제1 버스바(42b)가 전체적으로 위치하여 제1 금속 전극층(422)의 접착 특성을 크게 향상할 수 있다. In this embodiment, the second portion 4242 located between the two first portions 4241 may have a line shape having a constant width. For example, the width of the second portion 4242 may be smaller than the width of the first inner pad 426b and the first outer pad 424b and larger than the width of the first line portion 421b. Then, the second portion 4242 may be formed in a line shape to simplify the manufacturing process. In addition, it is possible to stably improve the bonding property by a width larger than the first line portion 421b and to reduce the material cost by the width smaller than the first inner pad 426b and the first outer pad 424b. However, the present invention is not limited thereto, and the width of the second portion 4242 may be equal to or greater than the width of the first inner pad 426b and / or the first outer pad 424b. According to this, the first bus bar 42b is entirely positioned on the first conductive resin layer 424 without the problem of the alignment error, and the adhesion characteristic of the first metal electrode layer 422 can be greatly improved.

본 실시예에서 상술한 구조의 제1 전극(42)은 제1 투명 전극층(420)을 전체적으로 형성한 다음, 제1 전도성 수지층(424)을 형성하고, 그 위에 제1 핑거 라인(42a) 및 제1 버스바(42b)를 포함하는 제1 금속 전극층(422)을 형성하는 것에 의하여 형성될 수 있다. 이에 의하면 제1 금속 전극층(422)과 제1 전도성 수지층(424)이 겹쳐지는 전체 부분에서 제1 핑거 라인(42a) 및/또는 제1 버스바(42b)가 제1 전도성 수지층(424) 위에 위치하게 된다. 예를 들어, 제1 외측 패드(424b)는 전체적으로 제1 부분(4241) 위에 위치하게 되므로 이 부분에서 제1 핑거 라인(42a)은 제1 부분(4241) 위까지 연장되어 제1 외측 패드(424b)에 연결(또는 접촉)된다. 그리고 제2 부분(4242)의 폭이 제1 내측 패드(426b) 및 제1 외측 패드(424b)의 폭보다 작고 제1 라인부(421b)의 폭보다 큰 경우에는, 제1 라인부(421b)가 형성된 부분에서는 제1 핑거 라인(42a)이 제1 전도성 수지층(424) 위로 연장되어 제1 라인부(421b)에 연결된다. 이에 의하면 제1 핑거 라인(42a) 및 제1 버스바(42b)를 하나의 공정에서 함께 형성하여 공정을 단순화할 수 있다. 이때, 제1 전도성 수지층(424) 및 제1 금속 전극층(422)은 인쇄 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법이 적용될 수 있다. The first electrode 42 having the above-described structure in the present embodiment is formed by forming the first transparent electrode layer 420 as a whole and then forming the first conductive resin layer 424 on which the first finger lines 42a and May be formed by forming a first metal electrode layer 422 including a first bus bar 42b. The first finger line 42a and / or the first bus bar 42b are electrically connected to the first conductive resin layer 424 in the entire portion where the first metal electrode layer 422 and the first conductive resin layer 424 overlap each other, ≪ / RTI > For example, the first outer pad 424b is generally located over the first portion 4241 so that the first fingerline 42a extends over the first portion 4241 to form a first outer pad 424b (Or contacted) with the other. When the width of the second portion 4242 is smaller than the width of the first inner pad 426b and the first outer pad 424b and larger than the width of the first line portion 421b, The first finger line 42a extends over the first conductive resin layer 424 and is connected to the first line portion 421b. According to this, the first finger line 42a and the first bus bar 42b can be formed together in one process, thereby simplifying the process. At this time, the first conductive resin layer 424 and the first metal electrode layer 422 may be formed by printing or the like. However, the present invention is not limited thereto, and various methods can be applied.

이때, 일 예로, 제1 전도성 수지층(424)이 위치한 부분에서는 제1 투명 전극층(420), 제1 전도성 수지층(424) 및 제1 금속 전극층(422)이 서로 접촉할 수 있다. 그리고 제1 금속 전극층(422)에서 제1 전도성 수지층(424)이 위치하지 않는 부분(일 예로, 제1 핑거 라인(42a)의 중간 부분 및/또는 제1 내측 패드(426b)의 양쪽 부분)은 제1 투명 전극층(420)에 접촉 형성되어 제1 전극(42)의 구조를 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.At this time, for example, the first transparent electrode layer 420, the first conductive resin layer 424, and the first metal electrode layer 422 may contact each other at a portion where the first conductive resin layer 424 is located. The portion of the first metal electrode layer 422 where the first conductive resin layer 424 is not located (for example, the middle portion of the first finger line 42a and / or both portions of the first inner pad 426b) May be formed in contact with the first transparent electrode layer 420 to simplify the structure of the first electrode 42. However, the present invention is not limited thereto.

이와 유사하게 본 실시예에서 제2 전극(44)은 제2 투명 전극층(440), 제2 금속 전극층(442) 및 제2 전도성 수지층(444)을 포함할 수 있다. 제2 전극(44)이 제2 도전형 영역(30) 위에 위치한다는 점을 제외하고는 제2 전극(44)의 제2 투명 전극층(440), 제2 금속 전극층(442) 및 제2 전도성 수지층(444)의 역할, 물질, 형상 등은 제1 전극(42)의 제1 투명 전극층(420), 제1 금속 전극층(422) 및 제1 전도성 수지층(424)의 역할, 물질, 형상 등과 동일하므로 이에 대한 설명이 그대로 적용될 수 있다. Similarly, in this embodiment, the second electrode 44 may include a second transparent electrode layer 440, a second metal electrode layer 442, and a second conductive resin layer 444. The second transparent electrode layer 440, the second metal electrode layer 442, and the second conductive electrode 442 of the second electrode 44, except that the second electrode 44 is located on the second conductive type region 30, The role, material, shape and the like of the stratum 444 are determined by the role, material, shape and the like of the first transparent electrode layer 420, the first metal electrode layer 422 and the first conductive resin layer 424 of the first electrode 42 The same description can be applied as it is.

그리고 제2 금속 전극층(442)은 제2 핑거 라인 및 제2 버스바를 구비하고, 제2 버스바가 제2 외측 패드 및 제2 내측 패드를 포함하는 제2 패드부, 및/또는 제2 라인부를 구비할 수 있다. 제2 금속 전극층(442)의 제2 내측 패드, 제2 외측 패드, 제2 패드부 및 제2 라인부에 대한 설명은 제1 전극(42)의 제1 내측 패드(426b), 제2 외측 패드(424b), 제1 패드부(422b) 및 제1 라인부(421b)에 대한 설명이 그대로 적용될 수 있다. And the second metal electrode layer 442 includes the second finger line and the second bus bar, the second bus bar includes the second pad portion including the second outer pad and the second inner pad, and / or the second line portion can do. The description of the second inner pad 422, the second outer pad, the second pad portion, and the second line portion of the second metal electrode layer 442 are the same as the first inner pad 426b of the first electrode 42, The first pad portion 422b, and the first line portion 421b may be applied as they are.

이때, 제1 버스바(42b)와 제2 버스바는 서로 동일한 개수로 형성될 수 있다. 제1 핑거 라인(42a) 및 제2 핑거 라인은 동일한 폭, 피치 및/또는 개수를 가질 수도 있고, 서로 다른 폭, 피치 및/또는 개수를 가질 수도 있다. At this time, the first bus bar 42b and the second bus bar may be formed in the same number. The first finger line 42a and the second finger line may have the same width, pitch and / or number, and may have different widths, pitches, and / or numbers.

이와 같이 본 실시예에서는 태양 전지(150)의 제1 및 제2 금속 전극층(422, 442)이 일정한 패턴을 가져 태양 전지(150)가 반도체 기판(160)의 전면 및 후면으로 광이 입사될 수 있는 양면 수광형(bi-facial) 구조를 가진다. 이에 의하여 태양 전지(150)에서 사용되는 광량을 증가시켜 태양 전지(150)의 효율 향상에 기여할 수 있다. As described above, in this embodiment, the first and second metal electrode layers 422 and 442 of the solar cell 150 have a certain pattern, so that the solar cell 150 can enter the front and rear surfaces of the semiconductor substrate 160 And has a bi-facial structure. Accordingly, the amount of light used in the solar cell 150 can be increased to contribute to the efficiency improvement of the solar cell 150.

그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제2 금속 전극층(442)이 반도체 기판(160)의 후면 쪽에서 전체적으로 형성되는 구조를 가지는 것도 가능하다. 또한, 제1 및 제2 도전형 영역(20, 30), 그리고 제1 및 제2 전극(42, 44)이 반도체 기판(160)의 일면(일 예로, 후면) 쪽에 함께 위치하는 것도 가능하며, 제1 및 제2 도전형 영역(20, 30) 중 적어도 하나가 반도체 기판(160)의 양면에 걸쳐서 형성되는 것도 가능하다. 즉, 상술한 태양 전지(150)는 일 예로 제시한 것에 불과할 뿐, 본 발명이 이에 한정되는 것은 아니다.However, the present invention is not limited thereto. Therefore, it is also possible that the second metal electrode layer 442 is formed entirely on the rear side of the semiconductor substrate 160. It is also possible that the first and second conductivity type regions 20 and 30 and the first and second electrodes 42 and 44 are located on one side (for example, the rear side) of the semiconductor substrate 160, It is also possible that at least one of the first and second conductivity type regions 20 and 30 is formed over both sides of the semiconductor substrate 160. That is, the solar cell 150 described above is merely an example, and the present invention is not limited thereto.

상술한 태양 전지(150) 및 이를 포함하는 태양 전지 패널(100)에서는, 얇은 폭의 제1 및/또는 제2 버스바(42b) 및/또는 와이어 형태의 배선재(142)를 사용하여 광 손실을 최소화할 수 있고 제1 및/또는 제2 버스바(42b) 및/또는 배선재(142)의 개수를 늘려 캐리어의 이동 경로를 줄일 수 있다. 이에 의하여 태양 전지(150)의 효율 및 태양 전지 패널(100)의 출력을 향상할 수 있다. In the above-described solar cell 150 and the solar cell panel 100 including the solar cell 150, the first and / or the second bus bar 42b and / or the wire-shaped wiring material 142 having a small width are used to reduce the optical loss And the number of the first and / or second bus bars 42b and / or the wiring material 142 can be increased to reduce the movement path of the carrier. Accordingly, the efficiency of the solar cell 150 and the output of the solar cell panel 100 can be improved.

이때, 제1 또는 제2 전도성 수지층(424, 444)에 의하여 제1 또는 제2 투명 전극층(420, 440)과 제1 또는 제2 금속 전극층(422, 442)의 접착 특성을 향상할 수 있다. 그러면, 배선재(142)의 접합 이후에도 제1 또는 제2 투명 전극층(420, 440)과 제1 또는 제2 금속 전극층(422, 442)이 안정적으로 접착되어 있어 배선재(142)의 부착 특성을 향상할 수 있다. 이에 의하여 태양 전지 패널(100)의 출력 및 신뢰성을 향상할 수 있다. At this time, the first or second conductive resin layers 424 and 444 can improve adhesion properties of the first or second transparent electrode layers 420 and 440 and the first or second metal electrode layers 422 and 442 . The first or second transparent electrode layers 420 and 440 and the first or second metal electrode layers 422 and 442 are stably bonded even after the bonding of the wiring material 142 to improve the attachment characteristics of the wiring material 142 . Thus, the output and reliability of the solar cell panel 100 can be improved.

특히, 본 실시예에서와 같이 얇은 폭을 가지거나 및/또는 라운드진 부분을 포함하여 부착 면적이 충분하지 않은 배선재(142)가 적용될 경우에 이러한 배선재(142)의 부착 특성 향상에 의한 효과가 배가될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 또는 제2 전도성 수지층(424, 444)이 배선재(142) 대신 리본, 다른 형상의 인터커넥터 등이 적용되는 경우에 적용될 경우에도 리본, 인터커넥터 등의 부착 특성을 향상할 수 있다. Particularly, when the wiring material 142 having a thin width and / or a rounded portion and having an insufficient bonding area as in the present embodiment is applied, the effect of improving the adhesion property of the wiring material 142 is doubled . However, the present invention is not limited to this. Even when the first or second conductive resin layer 424 or 444 is applied to a ribbon or an intercon connector having a different shape instead of the wiring material 142, Can be improved.

도면 및 상술한 실시예에서는 제1 전극(42)이 제1 투명 전극층(420), 제1 전도성 수지층(424) 및 제1 금속 전극층(422)을 포함하고 제2 전극(44)이 제2 투명 전극층(440), 제2 전도성 수지층(444) 및 제2 금속 전극층(442)을 포함하는 것을 예시하였다. 이에 의하여 제1 및 제2 전극(42, 44)에서 제1 및 제2 전도성 수지층(424, 444)에 의한 효과를 함께 구현할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제1 및 제2 전극(44, 44) 중 적어도 하나만 투명 전극층(420, 440), 전도성 수지층(424, 444) 및 금속 전극층(422, 442)을 포함하면 족하고, 다른 하나는 다른 적층 구조를 가질 수도 있다. The first electrode 42 includes the first transparent electrode layer 420, the first conductive resin layer 424 and the first metal electrode layer 422 and the second electrode 44 includes the second A transparent electrode layer 440, a second conductive resin layer 444, and a second metal electrode layer 442 are illustrated. Accordingly, the first and second conductive resin layers 424 and 444 can simultaneously realize the effects of the first and second electrodes 42 and 44. However, the present invention is not limited thereto. Therefore, it is sufficient that at least one of the first and second electrodes 44 and 44 includes the transparent electrode layers 420 and 440, the conductive resin layers 424 and 444, and the metal electrode layers 422 and 442, .

그리고 본 실시예에서는 제1 또는 제2 전도성 수지층(444)은 모든 제1 버스바(42b) 또는 제2 버스바에 일대일 대응하도록 모두 구비될 수 있다. 이에 의하여 배선재(142)가 부착되는 모든 제1 버스바(42b) 또는 제2 버스바에서 부착 특성을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 또는 제2 전도성 수지층(424, 444)이 일부 제1 버스바(42b) 또는 제2 버스바에 대응해서는 형성되고 다른 제1 버스바(42b) 또는 제2 버스바에서는 형성되지 않는 것도 가능하다. 그리고 제1 전도성 수지층(424)의 배치 및/또는 형상이 복수의 제1 버스바(42b)에서 서로 다를 수 있고, 제2 전도성 수지층(444)의 배치 및/또는 형상이 복수의 제2 버스바(42b)에서 서로 다를 수 있다. 또한, 제1 전도성 수지층(424)의 배치 및/또는 형상이 제2 전도성 수지층(444)의 배치 및/또는 형상과 다를 수 있다. 그 외의 다양한 변형이 가능하다. In this embodiment, the first or second conductive resin layer 444 may be provided to correspond to all the first bus bars 42b or the second bus bars. As a result, it is possible to improve the attachment characteristics in all the first bus bars 42b or the second bus bars to which the wiring material 142 is attached. However, the present invention is not limited thereto, and the first or second conductive resin layers 424 and 444 may be formed corresponding to a part of the first bus bar 42b or the second bus bar, It is also possible that it is not formed in the second bus bar. The arrangement and / or shape of the first conductive resin layer 424 may be different from those of the plurality of first bus bars 42b, and the arrangement and / or shape of the second conductive resin layer 444 may be different from that of the second And may be different from each other in the bus bar 42b. In addition, the arrangement and / or shape of the first conductive resin layer 424 may be different from the arrangement and / or shape of the second conductive resin layer 444. Various other variations are possible.

이하에서는 본 발명의 다른 실시예에 따른 태양 전지를 상세하게 설명한다. 상술한 설명과 동일 또는 극히 유사한 부분에 대해서는 상세한 설명을 생략하고 서로 다른 부분에 대해서만 상세하게 설명한다. 그리고 상술한 실시예 또는 이를 변형한 예와 아래의 실시예 또는 이를 변형한 예들을 서로 결합한 것 또한 본 발명의 범위에 속한다. 이하의 도면에서는 제1 전극(42)을 예시로 하여 도시 및 설명하였으나, 후술할 실시예 또는 이를 변형한 예들은 제1 전극(42) 및 제2 전극(44) 중 적어도 하나에 적용되면 족하다. Hereinafter, a solar cell according to another embodiment of the present invention will be described in detail. Detailed descriptions will be omitted for the same or extremely similar parts as those described above, and only different parts will be described in detail. It is also within the scope of the present invention to combine the above-described embodiments or variations thereof with the following embodiments or modifications thereof. In the following drawings, the first electrode 42 is shown and described as an example, but any of the following embodiments or modifications thereof may be applied to at least one of the first electrode 42 and the second electrode 44. [

도 7은 본 발명의 다른 실시예에 따른 태양 전지의 부분 전면 평면도이다. 도 7에서는 도 6에 대응하는 부분만을 도시하였으며, 명확하고 간략한 도면을 위하여 제1 금속 전극층(422) 및 제1 전도성 수지층(424)을 위주로 도시하였다. 7 is a partial front plan view of a solar cell according to another embodiment of the present invention. In FIG. 7, only the portion corresponding to FIG. 6 is shown and the first metal electrode layer 422 and the first conductive resin layer 424 are mainly shown for the sake of clarity and simplicity.

도 7을 참조하면, 본 실시예에서는 제1 전도성 수지층(424)의 제2 부분(4242)이 제1 내측 패드(426b)에 대응하는 광폭부(4244)와, 제1 라인부(421b)에 대응하며 광폭부(4244)보다 작은 폭을 가지는 협폭부(4246)을 포함할 수 있다. 이에 의하면 제1 내측 패드(426b) 및 제1 라인부(421b)를 구비하는 형상을 고려하여 제1 전도성 수지층(424)을 형성할 수 있다. 7, the second portion 4242 of the first conductive resin layer 424 includes a wide portion 4244 corresponding to the first inner pad 426b, a first line portion 421b corresponding to the first inner pad 426b, And a narrow width portion 4246 having a width smaller than that of the wide width portion 4244. The first conductive resin layer 424 can be formed in consideration of the shape including the first inner pad 426b and the first line portion 421b.

일 예로, 광폭부(4244)의 폭이 제1 내측 패드(426b)의 폭과 같거나 그보다 클 수 있고, 광폭부(4244)의 길이가 제1 내측 패드(426b)의 폭과 같거나 그보다 클 수 있고, 협폭부(4246)의 폭이 제1 라인부(421b)의 폭과 같거나 이보다 클 수 있다. 그러면, 제1 버스바(42b)가 전체적으로 제1 전도성 수지층(424) 위에 위치할 수 있어 제1 버스바(42b)와 제1 투명 전극층(도 4의 참조부호 420)의 접착 특성을 효과적으로 향상할 수 있다. 일 예로, 광폭부(4244)의 폭이 제1 내측 패드(426b)의 폭보다 크고, 광폭부(4244)의 길이가 제1 내측 패드(426b)의 폭보다 크고, 협폭부(4246)의 폭이 제1 라인부(421b)의 폭보다 클 수 있다. 그러면, 공정 오차 등이 존재하는 경우에도 안정적으로 제1 버스바(42b)가 전체적으로 제1 전도성 수지층(424) 위에 위치할 수 있다. The width of the wide portion 4244 may be equal to or greater than the width of the first inner pad 426b and the width of the wide portion 4244 may be equal to or greater than the width of the first inner pad 426b, And the width of the narrow portion 4246 may be equal to or larger than the width of the first line portion 421b. The first bus bar 42b may be positioned on the first conductive resin layer 424 as a whole to effectively improve adhesion properties between the first bus bar 42b and the first transparent electrode layer 420 can do. The width of the wide portion 4244 is larger than the width of the first inner pad 426b and the width of the wide portion 4244 is larger than the width of the first inner pad 426b and the width of the narrow portion 4246 May be larger than the width of the first line portion 421b. Therefore, even when there is a process error or the like, the first bus bar 42b can be stably placed on the first conductive resin layer 424 as a whole.

상술한 실시예에서는 도 6에 도시한 바와 같이 제1 핑거 라인(42a)과 제1 버스바(42b)가 서로 동일한 공정에서 형성된 동일한 층으로 구성될 수 있다. 이 경우에는 제1 전도성 수지층(424)을 형성한 후에, 제1 핑거 라인(42a) 및 제1 버스바(42b)를 포함하는 제1 금속 전극층(422)을 형성할 수 있다. 도 7에서와 같이 제1 전도성 수지층(424) 위에 전체적으로 제1 버스바(42b)가 위치하는 경우에는 제1 버스바(42b)에 인접한 복수의 제1 핑거 라인(42a)의 일부가 제1 전도성 수지층(424) 위로 연장되어 제1 버스바(42b)에 연결(일 예로, 접촉)될 수 있다. In the above-described embodiment, the first finger line 42a and the first bus bar 42b may be formed of the same layer formed in the same process as shown in FIG. In this case, after forming the first conductive resin layer 424, the first metal electrode layer 422 including the first finger line 42a and the first bus bar 42b may be formed. 7, when the first bus bar 42b is entirely positioned on the first conductive resin layer 424, a part of the plurality of first finger lines 42a adjacent to the first bus bar 42b is divided into the first May extend over the conductive resin layer 424 and be connected (e.g., contacted) to the first bus bar 42b.

이때, 일 예로, 제1 전도성 수지층(424)이 위치한 부분에서는 제1 투명 전극층(420), 제1 전도성 수지층(424) 및 제1 금속 전극층(422)이 서로 접촉할 수 있다. 그리고 제1 금속 전극층(422)에서 제1 전도성 수지층(424)이 위치하지 않는 부분(일 예로, 제1 핑거 라인(42a)의 중간 부분)은 제1 투명 전극층(420)에 접촉 형성되어 제1 전극의 구조를 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. At this time, for example, the first transparent electrode layer 420, the first conductive resin layer 424, and the first metal electrode layer 422 may contact each other at a portion where the first conductive resin layer 424 is located. The portion of the first metal electrode layer 422 where the first conductive resin layer 424 is not located (for example, the middle portion of the first finger line 42a) is formed in contact with the first transparent electrode layer 420, The structure of one electrode can be simplified. However, the present invention is not limited thereto.

도 8은 본 발명의 또 다른 실시예에 따른 태양 전지의 부분 전면 평면도이다. 도 8에서는 도 6에 대응하는 부분만을 도시하였으며, 명확하고 간략한 도면을 위하여 제1 금속 전극층(422) 및 제1 전도성 수지층(424)을 위주로 도시하였다. 8 is a partial front plan view of a solar cell according to another embodiment of the present invention. In FIG. 8, only the portion corresponding to FIG. 6 is shown and the first metal electrode layer 422 and the first conductive resin layer 424 are mainly shown for the sake of clarity and simplicity.

도 8을 참조하면, 본 실시예에서는 제1 핑거 라인(42a)과 제1 버스바(42b)가 서로 다른 공정에서 형성된 서로 다른 층으로 구성될 수 있다. 이때, 제1 핑거 라인(42a)과 제1 버스바(42b)는 서로 동일한 물질을 포함할 수도 있고 서로 다른 물질을 포함할 수도 있다. 제1 핑거 라인(42a)과 제1 버스바(42b)는 서로 동일한 두께를 가질 수도 있고 서로 다른 두께를 가질 수도 있다. 이에 따르면 제1 핑거 라인(42a)과 제1 버스바(42b)에 각기 적합한 특성을 가지도록 제1 핑거 라인(42a) 및 제1 버스바(42b)의 형성 공정, 물질 및/또는 두께 등을 자유롭게 설계할 수 있다. Referring to FIG. 8, in this embodiment, the first finger line 42a and the first bus bar 42b may be formed of different layers formed in different processes. At this time, the first finger line 42a and the first bus bar 42b may include the same material or may include different materials. The first finger line 42a and the first bus bar 42b may have the same thickness or different thicknesses. Materials, and / or thicknesses of the first finger line 42a and the first bus bar 42b so as to have characteristics suitable for the first finger line 42a and the first bus bar 42b, It can be freely designed.

여기서, 제1 핑거 라인(42a), 제1 버스바(42b) 및 제1 전도성 수지층(424)의 형성 순서가 다양하게 변형될 수 있다. 일 예로, 도 8에서는 제1 핑거 라인(42a)을 형성한 다음, 제1 전도성 수지층(424)을 형성하고, 그 위에 제1 버스바(42b)를 형성한 것을 예시하였다. 그러면, 실질적으로 캐리어를 수집하는 제1 핑거 라인(42a)이 굴곡 없이 평탄하게 위치하며 전체적으로 제1 투명 전극층(420)에 접촉할 수 있다. 이에 의하여 전류 수집 특성을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제1 전도성 수지층(424)을 형성한 다음 제1 핑거 라인(42a)을 형성하고, 그 위에 제1 버스바(42b)를 형성할 수 있다. 또는, 제1 전도성 수지층(424)을 형성한 다음 제1 버스바(42b)를 형성하고, 그 위에 제1 핑거 라인(42a)을 형성할 수 있다.Here, the order of forming the first finger line 42a, the first bus bar 42b, and the first conductive resin layer 424 may be variously modified. For example, in FIG. 8, a first conductive line layer 424 is formed after the first finger line 42a is formed, and a first bus bar 42b is formed thereon. Then, the first finger line 42a, which substantially collects the carriers, is positioned flat without bending and can be in contact with the first transparent electrode layer 420 as a whole. Thus, the current collecting characteristic can be improved. However, the present invention is not limited thereto. Accordingly, after forming the first conductive resin layer 424, the first finger line 42a may be formed, and the first bus bar 42b may be formed thereon. Alternatively, a first bus bar 42b may be formed after the first conductive resin layer 424 is formed, and a first finger line 42a may be formed thereon.

도 8에서는 제1 전도성 수지층(424)이 도 6에 도시한 것과 동일한 형상을 가지는 것을 예시하였다. 그러면, 제1 전도성 수지층(424)의 제1 부분(4241) 위에 제1 외측 패드(424b)가 위치한다. 그리고 제1 부분(4241)과 제1 투명 전극층(420) 사이에 제1 핑거 라인(42a)의 일부가 위치하거나 제1 부분(4241)의 측면에 제1 핑거 라인(42a)이 인접할 수 있다. 제1 외측 패드(424b)와 제1 핑거 라인(42a)은 제1 전도성 수지층(424)의 측면에서 서로 연결되거나 제1 전도성 수지층(424)을 경유하여 연결될 수 있다. 제1 전도성 수지층(424)의 제2 부분(4242) 위에 제1 내측 패드(426b)의 일부 및 제1 라인부(421b)가 위치한다. 그리고 제1 내측 패드(426b)가 제1 전도성 수지층(424)의 외부로 연장되어 제1 핑거 라인(42a)에 연결(일 예로, 접촉)될 수 있다. 제1 라인부(421b)에 대응하는 부분에서는 제2 부분(4242)과 제1 투명 전극층(420) 사이에 제1 핑거 라인(42a)의 일부가 위치하거나 제2 부분(4242)의 측면에 제1 핑거 라인(42a)이 인접할 수 있다. 제1 라인부(421b)와 제1 핑거 라인(42a)은 제1 전도성 수지층(424)의 측면에서 서로 연결되거나 제1 전도성 수지층(424)을 경유하여 연결될 수 있다. 이와 같이 제1 버스바(42b)의 일부는 제1 핑거 라인(42a)에 연결되고 다른 일부는 제1 전도성 수지층(424)의 측면에서 또는 제1 전도성 수지층(424)을 경유하여 제1 핑거 라인(42a)에 연결될 수 있다. In FIG. 8, the first conductive resin layer 424 has the same shape as that shown in FIG. Then, the first outer pad 424b is located on the first portion 4241 of the first conductive resin layer 424. [ A portion of the first finger line 42a may be positioned between the first portion 4241 and the first transparent electrode layer 420 or the first finger line 42a may be adjacent to the side of the first portion 4241 . The first outer pad 424b and the first finger line 42a may be connected to each other at the side of the first conductive resin layer 424 or may be connected via the first conductive resin layer 424. [ A portion of the first inner pad 426b and the first line portion 421b are located on the second portion 4242 of the first conductive resin layer 424. [ And the first inner pad 426b may extend to the outside of the first conductive resin layer 424 and may be connected to (e.g., contacted with) the first finger line 42a. A portion of the first finger line 42a is positioned between the second portion 4242 and the first transparent electrode layer 420 at a portion corresponding to the first line portion 421b or a portion One finger line 42a may be adjacent. The first line portion 421b and the first finger line 42a may be connected to each other at the side of the first conductive resin layer 424 or may be connected via the first conductive resin layer 424. [ A part of the first bus bar 42b is connected to the first finger line 42a and the other part is connected to the first conductive resin layer 424 at the side of the first conductive resin layer 424 or via the first conductive resin layer 424 Can be connected to the finger line 42a.

그러나 본 발명이 이에 한정되는 것은 아니며 제1 전도성 수지층(424)이 도 7에 도시한 것과 동일한 형상을 가질 수도 있다. 그러면, 제1 전도성 수지층(424)의 제1 부분(4241) 위에 제1 외측 패드(424b), 제1 내측 패드(426b) 및 제1 라인부(421b)가 전체적으로 위치한다. 그리고 제1 전도성 수지층(424)과 제1 투명 전극층(420) 사이에 제1 핑거 라인(42a)의 일부가 위치하거나 제1 전도성 수지층(424)의 측면에 제1 핑거 라인(42a)이 인접할 수 있다. 제1 버스바(42b)와 제1 핑거 라인(42a)은 제1 전도성 수지층(424)의 측면에서 서로 연결되거나 제1 전도성 수지층(424)을 경유하여 연결될 수 있다.However, the present invention is not limited thereto, and the first conductive resin layer 424 may have the same shape as shown in FIG. The first outer pad 424b, the first inner pad 426b, and the first line portion 421b are located entirely on the first portion 4241 of the first conductive resin layer 424. A portion of the first finger line 42a is positioned between the first conductive resin layer 424 and the first transparent electrode layer 420 and a first finger line 42a is formed on the side surface of the first conductive resin layer 424 Can be adjacent. The first bus bar 42b and the first finger line 42a may be connected to each other at the side of the first conductive resin layer 424 or may be connected via the first conductive resin layer 424. [

도면에서는 제1 핑거 라인(42a)이 제1 버스바(42b)가 위치한 부분에서 형성되지 않는 부분에 형성되는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 핑거 라인(42a)이 도 9에 도시한 바와 같이 제1 버스바(42b)가 위치한 부분에서도 연속적으로 형성될 수 있다. In the drawing, the first finger line 42a is formed at a portion not formed at a portion where the first bus bar 42b is located. However, the present invention is not limited thereto, and the first finger line 42a may be continuously formed at the portion where the first bus bar 42b is located as shown in FIG.

다른 실시예로, 도 9에 도시한 바와 같이, 제1 전도성 수지층(424)의 적어도 일부의 폭이 제1 버스바(42b)의 폭보다 작을 수 있다. 이에 의하면, 제1 전도성 수지층(424)의 폭이 작은 부분에서 제1 버스바(42b)가 제1 전도성 수지층(424)의 외부까지 연장되어 제1 핑거 라인(42a)에 연결(일 예로, 접촉)하여 전기적 특성을 향상할 수 있다. 이때, 제1 전도성 수지층(424)이 존재하는 부분에서는 제1 투명 전극층(420), 제1 핑거 라인(42a), 제1 전도성 수지층(424) 및 제1 버스바(42b)가 차례로 적층(일 예로, 접촉하여 적층)될 수 있다. 그리고 제1 전도성 수지층(424)이 존재하지 않는 부분에서는 제1 투명 전극층(420) 및 제1 핑거 라인(42a), 제1 투명 전극층(420), 제1 핑거 라인(42a) 및 제1 버스바(42b), 또는 제1 투명 전극층(420), 제1 버스바(42b)가 차례로 적층(일 예로, 접촉하여 적층)될 수 있다. In another embodiment, the width of at least a part of the first conductive resin layer 424 may be smaller than the width of the first bus bar 42b, as shown in Fig. The first bus bar 42b is extended to the outside of the first conductive resin layer 424 in a portion where the width of the first conductive resin layer 424 is small and connected to the first finger line 42a , Contact) to improve the electrical characteristics. At this time, the first transparent electrode layer 420, the first finger line 42a, the first conductive resin layer 424, and the first bus bar 42b are sequentially stacked in the portion where the first conductive resin layer 424 exists, (E. G., Laminated in contact). In the portion where the first conductive resin layer 424 is not present, the first transparent electrode layer 420 and the first finger line 42a, the first transparent electrode layer 420, the first finger line 42a, The bar 42b, or the first transparent electrode layer 420 and the first bus bar 42b may be stacked in order (for example, in contact with each other).

일 예로, 제1 전도성 수지층(424)의 폭이 전체적으로 이에 대응하는 제1 버스바(42b)의 폭보다 작을 수 있다. 이에 의하면 제1 외측 패드(424b), 제1 내측 패드(426b) 및 제1 라인부(421b)가 전체적으로 제1 전도성 수지층(424)의 외부까지 연장되어 제1 핑거 라인(42a)에 연결(일 예로, 접촉)할 수 있다. 그러면, 제1 버스바(42b)를 전체적으로 제1 핑거 라인(42a)에 연결(일 예로, 접촉)하도록 하여 전기적 특성을 향상할 수 있다. For example, the width of the first conductive resin layer 424 may be less than the width of the first bus bar 42b corresponding to the entire width. The first inner pad 426b and the first line portion 421b extend to the outside of the first conductive resin layer 424 as a whole and are connected to the first finger line 42a For example, contact). Then, the first bus bar 42b may be connected to the first finger line 42a as a whole (for example, contact), thereby improving the electrical characteristics.

그러나 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 제1 부분(4241)의 폭은 제1 외측 패드(424b)의 폭보다 크고, 제2 부분(4242)은 전체적으로 제1 내측 패드(426b) 및 제1 라인부(421b)보다 작은 것도 가능하다. 이때, 제2 부분(4242)은 도 6에 도시한 바와 같이 균일한 폭을 가질 수도 있고, 도 7에 도시한 바와 같이 상대적으로 큰 폭을 가지는 광폭부 및 상대적으로 작은 폭을 가지는 협폭부를 구비할 수도 있다. 그 외의 다양한 변형이 가능하다. However, the present invention is not limited thereto. For example, the width of the first portion 4241 is greater than the width of the first outer pad 424b, and the second portion 4242 is generally smaller than the first inner pad 426b and the first line portion 421b It is also possible. At this time, the second portion 4242 may have a uniform width as shown in FIG. 6, and may have a wide portion having a relatively large width and a narrow portion having a relatively small width as shown in FIG. 7 You may. Various other variations are possible.

상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. Features, structures, effects and the like according to the above-described embodiments are included in at least one embodiment of the present invention, and the present invention is not limited to only one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified in other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

100: 태양 전지 패널
142: 배선재
150: 태양 전지
42: 제1 전극
420: 제1 투명 전극층
422: 제1 금속 전극층
424: 제1 전도성 수지층
44: 제2 전극
440: 제2 투명 전극층
442: 제2 금속 전극층
444: 제2 전도성 수지층
100: Solar panel
142: wiring material
150: Solar cell
42: first electrode
420: first transparent electrode layer
422: first metal electrode layer
424: first conductive resin layer
44: Second electrode
440: second transparent electrode layer
442: second metal electrode layer
444: second conductive resin layer

Claims (20)

반도체 기판;
상기 반도체 기판의 일면 위에 위치하는 제1 패시베이션막;
상기 반도체 기판의 타면 위에 위치하는 제2 패시베이션막;
상기 반도체 기판의 일면 쪽에서 상기 제1 패시베이션막 위에 위치하는 제1 도전형 영역;
상기 반도체 기판의 타면 쪽에서 상기 제2 패시베이션막 위에 위치하는 제2 도전형 영역;
상기 제1 도전형 영역에 전기적으로 연결되는 제1 전극; 및
상기 제1 도전형 영역에 전기적으로 연결되는 제2 전극
을 포함하고,
상기 제1 전극 및 상기 제2 전극 중 적어도 하나는, 투명 전극층, 상기 투명 전극층 위에 위치하는 금속 전극층, 그리고 상기 투명 전극층과 상기 금속 전극층 사이에 위치하며 접착 물질을 포함하는 전도성 수지층을 포함하는 태양 전지.
A semiconductor substrate;
A first passivation film located on one surface of the semiconductor substrate;
A second passivation film located on the other surface of the semiconductor substrate;
A first conductive type region located on the first passivation film on one side of the semiconductor substrate;
A second conductive type region located on the second passivation film on the other side of the semiconductor substrate;
A first electrode electrically connected to the first conductive type region; And
And a second electrode electrically connected to the first conductivity type region
/ RTI >
Wherein at least one of the first electrode and the second electrode includes a transparent electrode layer, a metal electrode layer positioned on the transparent electrode layer, and a conductive resin layer disposed between the transparent electrode layer and the metal electrode layer and including an adhesive material. battery.
제1항에 있어서,
상기 전도성 수지층이 전도성 수지를 더 포함하는 태양 전지.
The method according to claim 1,
Wherein the conductive resin layer further comprises a conductive resin.
제2항에 있어서,
상기 전도성 수지층은 상기 전도성 수지를 상기 접착 물질보다 많이 포함하는 태양 전지.
3. The method of claim 2,
Wherein the conductive resin layer contains the conductive resin more than the adhesive material.
제3항에 있어서,
상기 전도성 수지층 전체 100 중량부에 대하여 상기 전도성 수지가 70 내지 90 중량부로 포함되고, 상기 접착 물질이 10 내지 30 중량부로 포함되는 태양 전지.
The method of claim 3,
Wherein the conductive resin is contained in an amount of 70 to 90 parts by weight based on 100 parts by weight of the conductive resin layer as a whole, and the adhesive material is contained in an amount of 10 to 30 parts by weight.
제3항에 있어서,
상기 전도성 수지가 폴리(3,4-에틸렌 다이옥사이다이오핀)(poly(3,4-ethylenedioxythiophene), PEDOT)을 포함하고,
상기 접착 물질이 에폭시 계열 수지를 포함하는 태양 전지.
The method of claim 3,
Wherein the conductive resin comprises poly (3,4-ethylenedioxythiophene) (PEDOT)
Wherein the adhesive material comprises an epoxy-based resin.
제1항에 있어서,
상기 전도성 수지층의 두께가 상기 금속 전극층의 두께보다 작은 태양 전지.
The method according to claim 1,
Wherein a thickness of the conductive resin layer is smaller than a thickness of the metal electrode layer.
제1항에 있어서,
상기 전도성 수지층의 두께가 상기 투명 전극층의 두께보다 큰 태양 전지.
The method according to claim 1,
Wherein a thickness of the conductive resin layer is larger than a thickness of the transparent electrode layer.
제1항에 있어서,
상기 전도성 수지층은 상기 금속 전극층보다 높은 저항을 가지며,
상기 전도성 수지층과 상기 투명 전극층의 접착력 및 상기 전도성 수지층과 상기 금속 전극층의 접착력이 상기 전도성 수지층과 상기 금속 전극층의 접착력보다 큰 태양 전지.
The method according to claim 1,
Wherein the conductive resin layer has a higher resistance than the metal electrode layer,
Wherein the adhesive force between the conductive resin layer and the transparent electrode layer and the adhesive force between the conductive resin layer and the metal electrode layer are greater than the adhesive force between the conductive resin layer and the metal electrode layer.
제1항에 있어서,
상기 제1 전극 및 상기 제2 전극 중 적어도 하나의 상기 금속 전극층과 상기 투명 전극층 사이에서 일부 부분에만 상기 전도성 수지층이 위치하는 태양 전지.
The method according to claim 1,
Wherein the conductive resin layer is located only in a part of at least one of the first electrode and the second electrode between the metal electrode layer and the transparent electrode layer.
제1항에 있어서,
상기 제1 전극 및 상기 제2 전극 중 적어도 하나의 상기 금속 전극층이, 제1 방향으로 나란히 형성되는 복수의 핑거 라인과, 상기 제1 방향과 교차하는 제2 방향으로 형성되는 버스바를 포함하고,
상기 전도성 수지층이 상기 버스바와 상기 투명 전극층 사이에 위치하는 태양 전지.
The method according to claim 1,
Wherein at least one of the first electrode and the second electrode includes a plurality of finger lines formed in parallel in a first direction and a bus bar formed in a second direction intersecting the first direction,
And the conductive resin layer is located between the bus bar and the transparent electrode layer.
제10항에 있어서,
상기 버스바가, 상기 핑거 라인보다 큰 폭을 가지는 패드부와, 상기 패드부보다 작은 폭을 가지는 라인부를 포함하고,
상기 패드부는 적어도 상기 버스바의 외측으로 위치하는 외측 패드를 포함하고,
상기 전도성 수지층은, 상기 외측 패드에 대응하는 제1 부분과, 상기 버스바에서 상기 외측 패드 이외의 부분에 대응하면서 상기 제1 부분보다 작은 폭을 가지는 부분을 포함하는 제2 부분을 포함하는 태양 전지.
11. The method of claim 10,
Wherein the bus bar includes a pad portion having a greater width than the finger line and a line portion having a width smaller than that of the pad portion,
Wherein the pad portion includes at least an outer pad located outside of the bus bar,
Wherein the conductive resin layer includes a first portion corresponding to the outer pad and a second portion corresponding to a portion other than the outer pad at the bus bar and including a portion having a smaller width than the first portion, battery.
제11항에 있어서,
상기 외측 패드가 전체적으로 상기 제1 부분 위에 위치하는 태양 전지.
12. The method of claim 11,
Wherein the outer pad is entirely located above the first portion.
제11항에 있어서,
상기 전도성 수지층의 상기 제2 부분은 상기 내측 패드보다 작고 상기 라인부보다 큰 폭을 가지는 라인 형상으로 형성되는 태양 전지.
12. The method of claim 11,
Wherein the second portion of the conductive resin layer is formed in a line shape smaller than the inner pad and having a width larger than that of the line portion.
제11항에 있어서,
상기 전도성 수지층의 상기 제2 부분은 상기 내측 패드에 대응하는 광폭부와 상기 라인부에 대응하며 상기 광폭부보다 작은 폭을 가지는 협폭부를 구비하는 태양 전지.
12. The method of claim 11,
And the second portion of the conductive resin layer has a wide portion corresponding to the inner pad and a narrow portion corresponding to the line portion and having a width smaller than that of the wide portion.
제1항에 있어서,
상기 금속 전극층이 금속과 가교 수지를 포함하는 태양 전지.
The method according to claim 1,
Wherein the metal electrode layer comprises a metal and a cross-linking resin.
제15항에 있어서,
상기 금속 전극층의 상기 가교 수지와 상기 도전성 수지층의 접착 물질이 동일한 계열의 물질을 포함하는 태양 전지.
16. The method of claim 15,
Wherein the adhesive material between the crosslinked resin of the metal electrode layer and the conductive resin layer comprises the same series of materials.
제15항에 있어서,
상기 도전성 수지층의 접착 물질의 함량이 상기 금속 전극층의 상기 가교 수지의 함량과 같거나 그보다 큰 태양 전지.
16. The method of claim 15,
Wherein the content of the adhesive material in the conductive resin layer is equal to or larger than the content of the crosslinked resin in the metal electrode layer.
제1항에 있어서,
상기 제1 도전형 영역이 상기 반도체 기판의 전면 쪽에 위치하며 상기 반도체 기판과 동일한 도전형을 가지는 전면 전계 영역이고,
상기 제2 도전형 영역이 상기 반도체 기판의 후면 쪽에 위치하며 상기 반도체 기판과 다른 도전형을 가지는 에미터 영역인 태양 전지.
The method according to claim 1,
Wherein the first conductive type region is a front electric field region located on a front side of the semiconductor substrate and having the same conductivity type as the semiconductor substrate,
Wherein the second conductivity type region is located on the rear side of the semiconductor substrate and is an emitter region having a conductivity type different from that of the semiconductor substrate.
적어도 인접하여 위치하는 제1 및 제2 태양 전지를 포함하는 복수의 태양 전지; 및
상기 제1 태양 전지와 상기 제2 태양 전지를 연결하며 라운드진 부분을 포함하는 복수의 배선재
를 포함하고,
상기 복수의 태양 전지 각각은, 반도체 기판, 상기 반도체 기판의 일면 위에 위치하는 제1 패시베이션막, 상기 반도체 기판의 타면 위에 위치하는 제2 패시베이션막, 상기 반도체 기판의 일면 쪽에서 상기 제1 패시베이션막 위에 위치하는 제1 도전형 영역, 상기 반도체 기판의 타면 쪽에서 상기 제2 패시베이션막 위에 위치하는 제2 도전형 영역, 상기 제1 도전형 영역에 전기적으로 연결되는 제1 전극 및 상기 제1 도전형 영역에 전기적으로 연결되는 제2 전극을 포함하고,
상기 제1 전극 및 상기 제2 전극 중 적어도 하나는, 투명 전극층, 상기 투명 전극층 위에 위치하는 금속 전극층, 그리고 상기 투명 전극층과 상기 금속 전극층 사이에 위치하며 접착 물질을 포함하는 전도성 수지층을 포함하는 태양 전지 패널.
A plurality of solar cells including first and second solar cells located at least adjacent to each other; And
And a plurality of wiring members connecting the first solar cell and the second solar cell,
Lt; / RTI >
Wherein each of the plurality of solar cells comprises a semiconductor substrate, a first passivation film located on one side of the semiconductor substrate, a second passivation film located on the other side of the semiconductor substrate, a second passivation film located on the first passivation film A second conductive type region located on the second passivation film at the other surface side of the semiconductor substrate, a first electrode electrically connected to the first conductive type region, and a second electrode electrically connected to the first conductive type region, And a second electrode connected to the second electrode,
Wherein at least one of the first electrode and the second electrode includes a transparent electrode layer, a metal electrode layer disposed on the transparent electrode layer, and a conductive resin layer disposed between the transparent electrode layer and the metal electrode layer and including an adhesive material. Battery panel.
제19항에 있어서,
상기 태양 전지의 일면을 기준으로 상기 제1 방향에서 상기 복수의 배선재의 개수가 6개 내지 33개이고,
상기 복수의 배선재의 폭 각각이 1mm 미만인 태양 전지 패널.
20. The method of claim 19,
Wherein the number of the plurality of wiring materials in the first direction is 6 to 33 based on one surface of the solar cell,
And each of the plurality of wiring materials has a width of less than 1 mm.
KR1020160139166A 2016-10-25 2016-10-25 Solar cell and solar cell panel including the same KR101909142B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160139166A KR101909142B1 (en) 2016-10-25 2016-10-25 Solar cell and solar cell panel including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160139166A KR101909142B1 (en) 2016-10-25 2016-10-25 Solar cell and solar cell panel including the same

Publications (2)

Publication Number Publication Date
KR20180045262A true KR20180045262A (en) 2018-05-04
KR101909142B1 KR101909142B1 (en) 2018-10-17

Family

ID=62199502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160139166A KR101909142B1 (en) 2016-10-25 2016-10-25 Solar cell and solar cell panel including the same

Country Status (1)

Country Link
KR (1) KR101909142B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3627562A1 (en) * 2018-09-18 2020-03-25 Lg Electronics Inc. Solar cell and solar cell panel including the same
KR102111967B1 (en) * 2018-11-15 2020-05-18 (주)아이테드 Transparent electrode manufacturing apparatus and transparent electrode munufacturing method
WO2020101210A1 (en) * 2018-11-15 2020-05-22 (주)아이테드 Device for manufacturing transparent electrode and method for manufacturing transparent electrode

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080091378A (en) * 2006-01-31 2008-10-10 산요덴키가부시키가이샤 Solar battery element and solar battery module
KR20100056114A (en) * 2008-11-19 2010-05-27 엘지전자 주식회사 Solar cell and manufacturing method of the same
KR20120044820A (en) * 2010-10-28 2012-05-08 엘지이노텍 주식회사 Solar cell
US20130125974A1 (en) * 2010-05-14 2013-05-23 Silevo, Inc. Solar cell with metal grid fabricated by electroplating
JP2014146697A (en) * 2013-01-29 2014-08-14 Choshu Industry Co Ltd Photovoltaic apparatus
US20150000732A1 (en) * 2013-06-27 2015-01-01 Au Optronics Corp. Solar cell and fabricating method thereof
KR20160038717A (en) * 2014-09-30 2016-04-07 엘지전자 주식회사 Solar cell and solar cell panel including the same
US20160247960A1 (en) * 2013-10-15 2016-08-25 Commissariat à l'Energie Atomique et aux Energies Alternatives Method for Fabricating a Photovoltaic Cell

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080091378A (en) * 2006-01-31 2008-10-10 산요덴키가부시키가이샤 Solar battery element and solar battery module
KR20100056114A (en) * 2008-11-19 2010-05-27 엘지전자 주식회사 Solar cell and manufacturing method of the same
US20130125974A1 (en) * 2010-05-14 2013-05-23 Silevo, Inc. Solar cell with metal grid fabricated by electroplating
KR20120044820A (en) * 2010-10-28 2012-05-08 엘지이노텍 주식회사 Solar cell
JP2014146697A (en) * 2013-01-29 2014-08-14 Choshu Industry Co Ltd Photovoltaic apparatus
US20150000732A1 (en) * 2013-06-27 2015-01-01 Au Optronics Corp. Solar cell and fabricating method thereof
US20160247960A1 (en) * 2013-10-15 2016-08-25 Commissariat à l'Energie Atomique et aux Energies Alternatives Method for Fabricating a Photovoltaic Cell
KR20160038717A (en) * 2014-09-30 2016-04-07 엘지전자 주식회사 Solar cell and solar cell panel including the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3627562A1 (en) * 2018-09-18 2020-03-25 Lg Electronics Inc. Solar cell and solar cell panel including the same
EP3826074A1 (en) * 2018-09-18 2021-05-26 Lg Electronics Inc. Solar cell and solar cell panel including the same
US11569394B2 (en) 2018-09-18 2023-01-31 Shangrao Jinko Solar Technology Development Co Ltd Solar cell and solar cell panel including the same
KR102111967B1 (en) * 2018-11-15 2020-05-18 (주)아이테드 Transparent electrode manufacturing apparatus and transparent electrode munufacturing method
WO2020101210A1 (en) * 2018-11-15 2020-05-22 (주)아이테드 Device for manufacturing transparent electrode and method for manufacturing transparent electrode

Also Published As

Publication number Publication date
KR101909142B1 (en) 2018-10-17

Similar Documents

Publication Publication Date Title
EP3142156B1 (en) Solar cell module and method for manufacturing the same
KR102005572B1 (en) Solar cell panel
US9608139B2 (en) Solar cell
KR101739404B1 (en) Solar cell panel
CN110379870B (en) Solar cell module and method for manufacturing same
US20110132426A1 (en) Solar cell module
KR101680037B1 (en) Solar cell and solar cell panel including the same
EP3324448B1 (en) Solar cell panel
US11476377B2 (en) Solar cell and solar cell panel including the same
KR20190038969A (en) Solar cell panel and method for manufacturing the same
KR101909142B1 (en) Solar cell and solar cell panel including the same
KR101838969B1 (en) Solar cell panel
KR101744535B1 (en) Solar cell and solar cell panel including the same
US11101397B2 (en) Solar cell panel
KR102398002B1 (en) Solar cell and soalr cell panel including the same
KR20200051112A (en) Solar cell panel and method for manufacturing the same
KR102474476B1 (en) Solar cell module
KR102496629B1 (en) Solar cell panel
KR20180048521A (en) Solar cell and solar cell panel including the same
KR101816155B1 (en) Solar cell panel
KR102619351B1 (en) Solar cell module
KR20180055542A (en) Solar cell pannel and method for manufacturing the same
KR20180044445A (en) Solar cell and solar cell panel including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant