KR20180031979A - 산화물 박막트랜지스터 및 그 제조방법 - Google Patents

산화물 박막트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR20180031979A
KR20180031979A KR1020160120531A KR20160120531A KR20180031979A KR 20180031979 A KR20180031979 A KR 20180031979A KR 1020160120531 A KR1020160120531 A KR 1020160120531A KR 20160120531 A KR20160120531 A KR 20160120531A KR 20180031979 A KR20180031979 A KR 20180031979A
Authority
KR
South Korea
Prior art keywords
layer
colloid
active layer
thin film
heat treatment
Prior art date
Application number
KR1020160120531A
Other languages
English (en)
Other versions
KR101856858B1 (ko
Inventor
김현재
신관엽
탁영준
김원기
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020160120531A priority Critical patent/KR101856858B1/ko
Publication of KR20180031979A publication Critical patent/KR20180031979A/ko
Application granted granted Critical
Publication of KR101856858B1 publication Critical patent/KR101856858B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화물 박막트랜지스터 및 그 제조방법을 개시한다. 본 발명의 실시예에 따른 산화물 박막트랜지스터는 기판; 상기 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연층 상에 형성된 활성층; 상기 활성층의 양 단부에 각각 형성된 소스/드레인 전극; 및 상기 활성층 상에 형성된 패시베이션(passivation)층을 포함하고, 상기 패시베이션층은 콜로디온(collodion)막을 포함한다.

Description

산화물 박막트랜지스터 및 그 제조방법{OXIDE THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME}
본 발명은 산화물 박막트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 전기적 특성 및 신뢰성이 개선된 산화물 박막트랜지스터 및 그 제조방법에 관한 것이다.
평판 디스플레이(Flat Panel Display, FPD)는 매우 얇고 가벼운 장점으로 인해 디스플레이 시장에서 매우 높은 점유율을 차지하고 있다.
평판 디스플레이는 시장 점유율의 증가와 더불어 대면적화 및 고화질이 요구되며, 나아가 더 가볍고 얇으면서 휘거나 접을 수 있는 플렉서블(flexible)하고 투명한(transparent) 디스플레이에 적용하기 위해, 저온에서 공정이 가능하면서 전기적 및 기계적 특성이 우수하며 동작 안정성이 보장되는 백플레인(backplane) 기술이 요구되고 있다.
디스플레이의 백플레인으로 사용되는 스위칭 소자나 구동 소자는 비정질 실리콘(a-Si)이나 다결정 실리콘(poly-Si)을 사용하는 실리콘(Si) 기반 박막트랜지스터(Thin Film Transistor, TFT)와 산화물 반도체 기반 박막트랜지스터가 있다.
실리콘(Si) 기반 박막트랜지스터의 비정질 실리콘(a-Si) 박막트랜지스터는 제조가 용이하지만 낮은 전자 이동도를 갖고 있다. 한편, 다결정 실리콘(poly-Si) 박막트랜지스터는 비정질 실리콘(a-Si) 박막트랜지스터에 비해 전자 이동도가 높아 고화질 디스플레이에 적용가능하며 안정성도 높지만, 제조공정이 복잡하고 제조원가가 높으며 패널 내 소자 특성의 불균일로 인해 보상회로를 필요로 하는 문제점이 있다.
이러한 실리콘(Si) 기반 박막트랜지스터의 단점을 해결하고자, 산화물 반도체 기반 박막트랜지스터(이하, '산화물 박막트랜지스터'라 함)가 개발되고 있다. 산화물 박막트랜지스터는 기존 비정질 실리콘(a-Si) 박막트랜지스터에 비해 높은 이동도와 낮은 누설전류(off-current)를 가지고 있고, 다결정 실리콘(poly-Si) 대비 대면적에 적용하기 쉽다는 장점이 있어서 차세대 디스플레이 구동소자의 가능성 측면에서 많은 각광을 받고 있다.
산화물 박막 트랜지스터는 투명도, 유연성, 고이동도, 저온 공정 등의 차세대 디스플레이(display) 재료로써 많은 장점들을 갖고 있으나, 빛, 온도, 전기적 스트레스(stress) 등에 취약하다는 단점도 갖고 있다.
특히, 공기에 노출 시에 수분 및 산소 원자의 흡/탈착은 산화물 박막 트랜지스터의 신뢰성에 있어 가장 큰 취약점이라 할 수 있다. 지금까지는 이에 대한 보완책으로 SiO2, HfO2, ZrO 등의 무기물질 기반의 패시베이션(passivation)층들이 도입되었고, 새로운 무기물질에 대한 연구가 다수 진행되어 왔다.
한편, 최근 디스플레이 장치들은 유연하고 투명한 기능의 필요성이 증가하면서, 이런 기능을 구현 가능한 폴리머(polymer) 재질의 기판을 이용한 소자 제조에 대한 연구가 진행되고 있다. 이러한 폴리머 기판에 사용되는 재료들은 저온 공정이 가능해야 하며 유연하고 투명한 성질까지 갖추어야 한다. 하지만, 폴리머(유기물질)는 무기물질에 비해 상대적으로 수분 및 산소의 신뢰성이 낮다는 단점을 가지고 있어, 무기물질에 버금가는 높은 신뢰성을 갖기 위한 새로운 물질이 제안되어야 한다.
따라서, 유연성 및 투명성을 가지며 저온 공정이 가능한 패시베이션층의 제조방법에 대한 연구 개발이 필요하다.
대한민국공개특허공보 제10-2013-0007030호(2013. 01. 18, 무반사막을 갖는 발광소자 및 그 제조 방법)
본 발명의 실시예는 유연성 및 투명성을 갖는 유기물질인 콜로디온(collodion)을 이용하여 용액 공정 기반의 저온 공정이 가능한 산화물 박막 트랜지스터 및 이의 제조방법을 제공하고자 한다.
또한, 본 발명의 실시예는 콜로디온을 이용하여 소자의 전기적 특성 및 신뢰성이 개선된 산화물 박막 트랜지스터 및 이의 제조방법을 제공하고자 한다.
본 발명의 실시예에 따른 산화물 박막트랜지스터는 기판; 상기 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연층 상에 형성된 활성층; 상기 활성층의 양 단부에 각각 형성된 소스/드레인 전극; 및 상기 활성층 상에 형성된 패시베이션(passivation)층을 포함하고, 상기 패시베이션층은 콜로디온(collodion)막을 포함한다.
본 발명의 실시예에 따른 산화물 박막트랜지스터에 있어서, 상기 패시베이션층은, 상기 활성층 상에 콜로디온 용액을 코팅하여 콜로디온 용액 코팅층을 형성한 후, 상기 콜로디온 용액 코팅층을 열처리(post annealing)하여 상기 콜로디온막을 형성할 수 있다.
상기 콜로디온 용액 코팅층은 열처리에 의해 콜로디온 용액 내의 용매가 증발하여 상기 콜로디온막을 형성할 수 있다.
상기 콜로디온 용액 코팅층 내의 나이트로에스터(nitroester)(-ONO-)는 열처리에 의해 질소(N) 및 산소(O)로 분해되고, 상기 질소(N) 및 상기 산소(O)는 상기 활성층으로 확산될 수 있다.
본 발명의 실시예에 따른 산화물 박막트랜지스터에 있어서, 상기 열처리의 온도는 80℃ 내지 150℃의 범위일 수 있다.
본 발명의 실시예에 따른 산화물 박막트랜지스터에 있어서, 상기 콜로디온 용액은 콜로디온 및 용매를 1:4 내지 1:6의 부피비로 포함할 수 있다.
상기 용매는 디에틸에테르, 에탄올 또는 이들의 조합일 수 있다.
본 발명의 실시예에 따른 산화물 박막트랜지스터에 있어서, 상기 코팅은 스핀코팅(spin coating) 방법일 수 있다.
본 발명의 실시예에 따른 산화물 박막트랜지스터에 있어서, 상기 콜로디온 용액 코팅층을 형성하기 전, 상기 활성층 상에 자외선(UV)을 조사하여 상기 활성층을 친수처리할 수 있다.
상기 자외선 조사는 5분 내지 30분 동안 수행할 수 있다.
상기 열처리는 제1 열처리 및 제2 열처리의 2 단계(two step)로 수행할 수 있다.
본 발명의 실시예에 따른 산화물 박막트랜지스터에 있어서, 상기 패시베이션층은 두께가 10 ㎚ 내지 50 ㎚일 수 있다.
본 발명의 실시예에 따른 산화물 박막트랜지스터에 있어서, 상기 활성층은 InO, ZnO, SnO, InZnO, InGaO, ZnSnO, InSnZnO 및 InGaZnO으로 이루어진 군으로부터 선택될 수 있다.
본 발명의 실시예에 따르면, 유연성 및 투명성을 갖는 유기물질인 콜로디온(collodion)을 이용하여 패시베이션층을 제조함으로써 용액 공정 기반의 저온 공정이 가능한 산화물 박막 트랜지스터를 구현할 수 있다.
또한, 본 발명의 실시예에 따르면, 콜로디온을 이용하여 패시베이션층을 제조함으로써, 콜로디온 내에 존재하는 나이트로에스터(-ONO-)의 분해 및 확산을 통해 이동도, 문턱전압, 온/오프전류비 등의 소자의 전기적 특성이 개선된 산화물 박막 트랜지스터를 구현할 수 있다.
또한, 본 발명의 실시예에 따르면, 콜로디온을 이용하여 패시베이션층을 제조함으로써, 수분 및 산소의 흡/탈착 방지를 통해 소자의 신뢰성이 개선된 산화물 박막 트랜지스터를 구현할 수 있다.
도 1은 본 발명의 실시예에 따른 산화물 박막트랜지스터를 나타내는 단면도이다.
도 2는 본 발명의 실시예에 따른 나이트로셀룰로오스의 화학구조를 나타낸 것이다.
도 3은 본 발명의 실시예에 따른 산화물 박막트랜지스터의 제조방법을 나타내는 흐름도이다.
도 4는 본 발명의 실시예에 따른 산화물 박막트랜지스터의 제조방법 중 패시베이션층의 제조방법(S150)을 나타내는 흐름도이다.
도 5는 본 발명의 실시예에 따라 제조된 콜로디온막의 XPS(X-ray photoelectron spectroscopy) 분석 결과를 나타낸 그래프이다.
도 6은 실시예 5 및 7과, 비교예 3에서 제조된 콜로디온막의 자외선-가시광선 스펙트럼을 나타낸 그래프이다.
도 7은 실시예 1 내지 3 및 비교예 1 및 2에서 제조된 산화물 박막트랜지스터의 패시베이션층의 열처리 온도 별 전기적(전압-전류) 특성을 나타내는 그래프이다.
도 8은 실시예 1 내지 3 및 비교예 1 및 2에서 제조된 산화물 박막트랜지스터의 패시베이션층의 열처리 온도 별 이동도(Mobility) 및 문턱전압(Vth) 특성을 나타내는 그래프이다.
도 9는 실시예 1 내지 3 및 비교예 1 및 2에서 제조된 산화물 박막트랜지스터의 패시베이션층의 열처리 온도 별 온/오프전류비(Ion/off) 및 스위칭 스피드(Switching Speed, S.S) 특성을 나타내는 그래프이다.
도 10 내지 도 12는 각각 비교예 1, 비교예 3 및 실시예 3에서 제조된 산화물 박막트랜지스터의 정바이어스 스트레스 테스트(Positive Bias Stress Test)시의 전기적(전압-전류) 특성을 나타내는 그래프이다.
도 13은 도 10 내지 도 12에 나타낸 전기적(전압-전류) 특성 곡선의 문턱전압 이동(Vth shift) 결과를 비교하여 나타낸 그래프이다.
도 14 및 도 15는 실시예 4 내지 7에서 제조된 산화물 박막트랜지스터의 패시베이션층의 열처리 온도 별 전기적(전압-전류) 특성을 나타내는 그래프이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.
본 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or'이기보다는 포함적인 논리합 'inclusive or'를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다'라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
이하, 도 1을 참조하여 본 발명의 실시예에 따른 산화물 박막트랜지스터를 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 산화물 박막트랜지스터를 나타내는 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 산화물 박막트랜지스터(100)는 기판(110), 기판(110) 상에 형성된 게이트 전극(120), 게이트 전극(120) 상에 형성된 게이트 절연층(130), 게이트 절연층(130) 상에 형성된 활성층(140), 활성층(140)의 양 단부에 각각 형성된 소스/드레인 전극(150a, 150b) 및 활성층(140) 상에 형성된 패시베이션(passivation)층(160)을 포함한다.
본 발명의 실시예에 따른 산화물 박막트랜지스터(100)는 패시베이션층(160)이 콜로디온막을 포함하는 것을 특징으로 한다.
기판(110)은 당 분야에서 사용하는 기판으로서, 그 재질을 특별하게 한정하는 것은 아니나, 예를 들어, 실리콘, 유리, 플라스틱 또는 금속 호일(foil) 등의 다양한 재질을 사용할 수 있고, 실리콘의 경우 실리콘의 표면에 실리콘 산화층이 형성된 기판을 사용할 수 있다.
게이트 전극(120)은 기판(110) 상에 형성된다.
게이트 전극(120)은 전기 전도성 물질인 금속 또는 금속 산화물을 사용할 수 있다. 게이트 전극(120)은 예를 들어, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt) 또는 탄탈(Ta)과 같은 저저항의 도전 물질을 사용할 수 있다.
또한, 게이트 전극(120)은 인듐 틴 옥사이드(Indium Tin Oxide; ITO; InSnO), 인듐 징크 옥사이드(Indium Zinc Oxide; IZO; InZnO) 또는 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide; ITZO; InSnZnO)와 같은 투명한 도전 물질을 사용할 수 있다.
또한, 게이트 전극(120)은 상기 도전 물질이 두 가지 이상 적층된 다층구조로 형성될 수도 있다.
게이트 절연층(130)은 게이트 전극(120) 상에 형성된다. 구체적으로, 게이트 절연층(130)은 게이트 전극(120)이 형성된 기판(110)의 전면에 형성된다.
게이트 절연층(130)은 일반적인 반도체 공정시 사용하는 절연 물질을 사용할 수 있다. 예를 들어, 실리콘 옥사이드(SiO2) 또는 실리콘 옥사이드(SiO2)보다 유전율이 높은 고유전(High-K) 물질인 하프늄 옥사이드(HfO2), 알루미늄 옥사이드(Al2O3), 지르코늄 옥사이드(ZrO2), 실리콘 나이트라이드(Si3N4) 또는 이들의 조합을 사용할 수 있다.
게이트 절연층(130)은 화학기상증착법(Chemical Vapor Deposition; CVD) 또는 플라즈마 화학기상증착법(Plasma Enhanced Chemical Vapor Deposition; PECVD)에 의해 형성될 수 있다.
활성층(140)은 산화물 반도체 물질로 게이트 절연층(130) 상에 형성된다.
활성층(140)은 인듐 갈륨 징크 옥사이드(IGZO; InGaZnO)와 같은 다중성분계 물질, 인듐 징크 옥사이드(IZO; InZnO)와 같은 이중성분계 물질 또는 징크 옥사이드(ZnO)와 같은 단일성분계 산화물 반도체 물질을 사용할 수 있다.
활성층(140)은 예를 들어, 인듐 옥사이드(InO), 징크 옥사이드(ZnO), 틴 옥사이드(SnO), 인듐 징크 옥사이드(InZnO), 인듐 갈륨 옥사이드(InGaO), 징크 틴 옥사이드(ZnSnO), 인듐 틴 징크 옥사이드(InSnZnO) 또는 인듐 갈륨 징크 옥사이드(InGaZnO)를 사용할 수 있다.
활성층(140)은 스퍼터링법(Sputtering), 화학기상증착법(CVD), 원자층 증착법(Atomic Layer Deposition; ALD) 또는 스핀코팅법(Spin coating)에 의해 형성될 수 있다.
실시예에 따라, InGaZnO(IGZO)로 구성된 InGaZnO 활성층(140)은 갈륨 옥사이드(GaO), 인듐 옥사이드(InO) 및 아연산화물(ZnO)의 복합체 타겟을 사용하여 스퍼터링(sputtering)법에 의해 형성될 수 있다. 일례로, InGaZnO 활성층(140)은 갈륨(Ga), 인듐(In) 및 아연(Zn)의 원자비가 각각 1:1:1, 2:2:1, 3:2:1 또는 4:2:1 등인 복합 산화물 타겟을 사용하여 형성할 수도 있다.
활성층(140)은 예를 들어, 5 ㎚ 내지 100 ㎚의 두께로 형성될 수 있으나, 이에 제한하는 것은 아니다. 활성층(140)은 두께가 100 ㎚를 초과하는 경우, 활성층(140) 자체의 전기 저항의 증가로 인하여 산화물 박막트랜지스터의 특성을 저하시킬 수 있고, 두께가 5 ㎚ 미만인 경우, 활성층(140)으로서의 역할을 하기 불충분할 수 있다.
소스/드레인 전극(150a, 150b)은 활성층(140)의 양 단부에 각각 형성된다. 구체적으로, 소스/드레인 전극(150a, 150b)은 활성층(140)이 형성된 게이트 절연층(130) 상에 서로 이격되되, 소스/드레인 전극(150a, 150b)의 양 단부에 각각 접촉되도록 형성된다.
소스/드레인 전극(150a, 150b)은 전기 전도성 물질인 금속 또는 금속 산화물을 사용할 수 있다. 소스/드레인 전극(150a, 150b)은 예를 들어, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt) 또는 탄탈(Ta)과 같은 저저항의 도전 물질을 사용할 수 있다.
또한, 소스/드레인 전극(150a, 150b)은 인듐 틴 옥사이드(ITO), 인듐 징크 옥사이드(IZO) 또는 인듐 틴 징크 옥사이드(ITZO)와 같은 투명한 도전 물질을 사용할 수 있다.
또한, 소스/드레인 전극(150a, 150b)은 상기 도전 물질이 두 가지 이상 적층된 다층구조로 형성될 수도 있다.
패시베이션층(160)은 활성층(140) 상에 형성된다. 구체적으로, 패시베이션층(160)은 활성층(140) 상에만 선택적으로 형성될 수 있고, 활성층(140)을 포함하는 기판(110) 상에 전체적으로 형성될 수도 있다.
패시베이션층(160)은 콜로디온(collodion)막을 포함하며, 공기 중의 수분 및 산소로부터 활성층(140)을 보호한다.
구체적으로, 콜로디온(collodion)은 나이트로셀룰로오스(nitrocellulose)를 에테르 및/또는 알코올 등의 유기 용매에 녹인 혼합 용액을 의미한다.
나이트로셀룰로오스는 면화약, 플래쉬 페이퍼, 플래쉬 코튼이라고도 불리는 셀룰로오스 중합체의 일종으로, 셀룰로오스의 하이드록시기를 나이트로에스터(nitroester)(-ONO-)로 변화시킨 화합물이다. 또한, 나이트로셀룰로오스는 일반적으로 질소량이 약 10％인 질화도가 작은 나이트로셀룰로오스가 사용된다.
도 2는 본 발명의 실시예에 따른 나이트로셀룰로오스의 화학구조를 나타낸 것이다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 콜로디온은 나이트로셀룰로오스를 포함하고, 나이트로셀룰로오스는 분자구조 내에 나이트로에스터(nitroester)(-ONO-)를 포함한다.
실시예에 따라, 콜로디온막 형성시 콜로디온 내의 나이트로에스터(nitroester)(-ONO-)는 열처리에 의해 질소(N) 및 산소(O)로 분해되고, 상기 질소(N) 및 상기 산소(O)는 활성층(140)으로 확산될 수 있다.
구체적으로, 나이트로에스터(-ONO-)로부터 분리되어 나오는 라디칼들은 O, N, 및 O-의 3가지 종류이고, 이중 O 및 N은 활성층(140)의 상부인 백 채널(back channel) 쪽에서 산소 결함(Oxygen Vacancy)를 채우는 역할을 하여, 백 채널 쪽의 캐리어를 감소시켜 오프(Off) 전압을 감소시키는 역할을 하며, O-는 전자를 제공하므로 백 채널 내부에 캐리어를 제공하여 소자의 이동도를 향상시키는 역할을 할 수 있다.
즉, 나이트로에스터(-ONO-)로부터 분해된 질소(N) 및 산소(O)가 활성층(140)으로 확산될 경우, 게이트 절연층(130)과 활성층(140) 사이의 계면에서 접합의 불량 등으로 인해 캐리어(carrier)가 붙잡히는 부분인 인터페이스 트랩 사이트(interface trap site) 및, 활성층(140) 내에서 산소 결함(oxygen vacancy)에 의해 캐리어가 트랩되는 부분인 디펙트 사이트(defect site)가 감소하여 소자의 이동도(mobility)를 향상시킬 수 있다.
또한, 활성층(140) 내의 캐리어 농도 증가로 인한 문턱 전압(Vth)의 감소를 통해 소자의 효율성을 향상시킬 수 있고, 활성층(140)의 상부에 존재하는 자유 캐리어(또는 트랩)의 농도를 감소시켜 누설 전류(off current)를 낮춤으로써 소자의 성능을 향상시킬 수 있다.
본 발명의 실시예에 따른 산화물 박막트랜지스터(100)에 있어서, 패시베이션층(160)은 콜로디온막을 포함하고, 상기 콜로디온막은 콜로디온 용액의 코팅 및 상기 콜로디온 용액 내의 용매의 증발에 의해 형성될 수 있다.
구체적으로, 상기 콜로디온 용액은 콜로디온 및 용매의 혼합에 의해 제조될 수 있다.
상기 용매는 휘발성 유기 용매로서, 에테르, 알코올 또는 이들의 조합하여 사용될 수 있다. 상기 에테르는 디에틸에테르가 사용될 수 있고, 상기 알코올은 에탄올이 사용될 수 있다.
즉, 콜로디온 및 휘발성 유기 용매인 에테르 및/또는 알코올이 혼합된 콜로디온 용액을 이용하여 코팅층을 형성할 경우, 콜로디온 용액 내의 휘발성 용매인 에테르 및/또는 알코올은 증발하게 되고, 이후 투명한 박막으로 형성된다. 이러한 박막을 콜로디온막이라고 한다.
즉, 콜로디온막은 콜로디온 용액 내의 용매가 증발되어 형성된 막으로서, 콜로디온막은 본 발명의 실시예에 따른 산화물 박막 트랜지스터(100)에 있어서, 패시베이션층(160)을 구성하게 된다.
이러한 콜로디온막은 기존 무기물 박막 대비 유연성이 우수하여, 투명하고 유연한 디스플레이의 재료로서 활용범위가 넓은 장점이 있다.
또한, 콜로디온막은 공기 중의 수분 및 산소를 차단하는 특성이 있어, 본 발명의 실시예와 같이 수분 및 산소의 반응에 취약한 산화물 박막트랜지스터의 패시베이션층으로 적용할 경우, 수분 및 산소의 흡/탈착 반응을 방지함으로써 소자의 신뢰성을 향상시킬 수 있다.
패시베이션층(160)은 두께가 5 ㎚ 내지 100 ㎚일 수 있고, 바람직하게는 10 ㎚ 내지 50 ㎚일 수 있다.
패시베이션층(160)의 두께가 5 ㎚ 미만인 경우에는 활성층(140)을 보호하는 역할을 하기에 불충분하여 패시베이션층으로서의 성능이 저하될 수 있다. 또한, 패시베이션층(160)은 게이트 절연층(130)과는 다르게 두께가 두꺼워도 무관하며, 소자의 스케일링(scaling) 필요 정도와 패시베이션 성능의 요구치에 따라 달라질 수 있다.
패시베이션층(160)은 활성층(140) 상에 콜로디온 용액을 코팅하여 콜로디온 용액 코팅층을 형성한 후, 상기 콜로디온 용액 코팅층을 열처리(post annealing)하여 형성할 수 있다. 이에 대한 상세한 설명은 이하 도 3 및 도 4를 참조하여 보다 상세히 설명하기로 한다.
이하, 도 3 및 도 4를 참조하여 본 발명의 실시예에 따른 산화물 박막트랜지스터의 제조방법을 보다 상세히 설명하기로 한다. 다만, 설명의 편의상 전술한 본 발명의 실시예에 따른 산화물 박막트랜지스터의 설명과 중복되는 설명은 생략한다.
도 3은 본 발명의 실시예에 따른 산화물 박막트랜지스터의 제조방법을 나타내는 흐름도이다.
도 1 및 도 3을 참조하면, 본 발명의 실시예에 따른 산화물 박막트랜지스터(100)의 제조방법에 있어서, 단계 S110은 기판(110) 상에 게이트 전극(120)을 형성한다.
게이트 전극(120)은 전기 전도성 물질인 금속 또는 금속 산화물을 사용할 수 있다.
단계 S120은 게이트 전극(120) 상에 게이트 절연층(130)을 형성한다.
단계 S130은 게이트 절연층(130) 상에 활성층(140)을 형성한다.
활성층(140)은 다중성분계 물질, 이중성분계 물질 또는 단일성분계 산화물 반도체 물질을 사용할 수 있다.
활성층(140)은 스퍼터링법(Sputtering), 화학기상증착법(CVD), 원자층 증착법(Atomic Layer Deposition; ALD) 또는 스핀코팅법(Spin coating)에 의해 형성될 수 있다.
실시예에 따라, InGaZnO(IGZO)로 구성된 InGaZnO 활성층(140)은 갈륨 옥사이드(GaO), 인듐 옥사이드(InO) 및 아연산화물(ZnO)의 복합체 타겟을 사용하여 스퍼터링(sputtering)법에 의해 형성될 수 있다. 일례로, InGaZnO 활성층(140)은 갈륨(Ga), 인듐(In) 및 아연(Zn)의 원자비가 각각 1:1:1, 2:2:1, 3:2:1 또는 4:2:1 등인 복합 산화물 타겟을 사용하여 형성할 수도 있다.
활성층(140)은 예를 들어, 5 ㎚ 내지 100 ㎚의 두께로 형성될 수 있으나, 이에 제한하는 것은 아니다. 활성층(140)은 두께가 100 ㎚를 초과하는 경우, 활성층(140) 자체의 전기 저항의 증가로 인하여 산화물 박막트랜지스터의 특성을 저하시킬 수 있고, 두께가 5 ㎚ 미만인 경우, 활성층(140)으로서의 역할을 하기 불충분할 수 있다.
단계 S140은 활성층(140)의 양 단부에 소스/드레인 전극(150a, 150b)을 각각 형성한다. 구체적으로, 단계 S140은 활성층(140)이 형성된 게이트 절연층(130) 상에 서로 이격되되, 소스/드레인 전극(150a, 150b)의 양 단부에 각각 접촉되도록 소스/드레인 전극(150a, 150b)을 형성한다.
소스/드레인 전극(150a, 150b)은 전기 전도성 물질인 금속 또는 금속 산화물을 사용할 수 있다.
단계 S150은 활성층(140) 상에 패시베이션층(160)을 형성한다. 이하, 도 4를 참조하여 본 발명의 실시예에 따른 산화물 박막트랜지스터의 제조방법의 단계 S150을 보다 상세히 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 산화물 박막트랜지스터의 제조방법 중 패시베이션층의 제조방법(S150)을 나타내는 흐름도이다.
본 발명의 실시예에 따른 산화물 박막트랜지스터(100)의 제조방법에 있어서, 단계 S150은 활성층(140) 상에 패시베이션(160)을 형성하는데, 단계 S150은 활성층(140) 상에 콜로디온 용액을 코팅하여 콜로디온 용액 코팅층을 형성하는 단계(S152) 및 상기 콜로디온 용액 코팅층을 열처리하여 콜로디온막을 형성하는 단계(S153)를 포함할 수 있다.
실시예에 따라, 단계 S150은 활성층(140) 상에 자외선(Ultraviolet rays, UV)을 조사하여 활성층(140)을 친수처리하는 단계(S151)를 더 포함할 수 있다.
단계 S151은, 활성층(140)과 패시베이션층(160) 사이의 접합력을 향상시키기 위해 필요에 따라 수행될 수 있다.
구체적으로, 활성층(140)과 패시베이션층(160) 사이의 접합력은 활성층(140)의 물질에 따라 달라지고, 활성층(140)과 패시베이션층(160) 사이의 접합력을 향상시키기 위해 활성층(140)의 친수처리가 필요할 경우, 활성층(140) 상에 자외선(UV)을 조사하여 활성층(140)을 친수처리하는 단계 S151이 수행될 수 있다.
단계 S151에서, 자외선(UV) 조사에 의해 활성층(140)의 표면에서는 산소 라디칼이 형성되고, 상기 산소 라디칼이 활성층(140)의 표면에 있는 수소(H)기와 반응하여 수산화이온(OH-)을 형성시킴으로써, 활성층(140)의 표면은 친수처리된다.
실시예에 따라, 상기 자외선(UV) 조사는 5분 내지 30분 동안 수행할 수 있고, 바람직하게는 15분 동안 수행할 수 있다.
상기 자외선 조사의 시간이 30분을 초과하는 경우, 활성층(140)과 소스/드레인 전극(150a, 150b) 사이의 계면에 영향을 주어 소자의 전기적 특성이 악화될 수 있고, 시간이 5분 미만일 경우, 활성층(140)의 표면이 친수처리되기에는 불충분할 수 있다.
단계 S152는 활성층(140) 상에 콜로디온 용액을 코팅하여 콜로디온 용액 코팅층을 형성한다.
구체적으로, 단계 S152는 콜로디온 용액을 제조한 후, 활성층(140) 상에 상기 콜로디온 용액을 코팅하여 콜로디온 용액 코팅층을 형성한다.
콜로디온은 나이트로셀룰로오스(nitrocellulose)를 에테르 및/또는 알코올의 혼합 용액에 녹인 액체로서, 일반적으로, 나이트로셀룰로오스(피록실린, pyroxylin) 4 g을 에테르 25 mL 및 알코올 75 mL인 혼합 용액 100 mL에 녹여 제조할 수 있다.
본 발명의 실시예에 있어서, 콜로디온 용액은 콜로디온 및 용매를 포함한다.
상기 용매는 휘발성 유기 용매일 경우, 에테르, 알코올 또는 이들의 조합일 수 있다. 구체적으로, 상기 용매는 디에틸에테르, 에탄올 또는 이들의 조합일 수 있으며, 바람직하게는 디에틸에테르 및 에탄올의 조합일 수 있다.
실시예에 따라, 콜로디온 용액은 콜로디온 및 용매를 1:1 내지 1:10의 부피비로 혼합하여 제조할 수 있고, 바람직하게는 1:4 내지 1:6의 부피비로 혼합하여 제조할 수 있으며, 보다 바람직하게는 1:5의 부피비로 혼합하여 제조할 수 있다.
실시예에 따라, 용매로서, 디에틸에테르 및 에탄올을 조합하여 사용할 경우, 디에틸에테르 및 에탄올은 1:1 내지 1:4의 부피비로 혼합하여 사용할 수 있다.
단계 S152에서는, 활성층(140) 상에 콜로디온 용액을 코팅하여 콜로디온 용액 코팅층을 형성한다.
콜로디온 용액은 용액 상태, 즉 액체 상태의 물질로서, 진공 증착 장비의 필요 없이, 습식 코팅 방법을 사용하여 박막의 형성이 가능하여, 공정의 단순화를 통해 제조 비용을 절감할 수 있다.
콜로디온 용액을 코팅하는 방법은 스핀코팅(spin coating), 드롭 코팅(drop coating), 스프레이 코팅(spray coating) 또는 롤 코팅(roll coating) 등 다양한 방법을 사용할 수 있다. 상기 코팅 방법은 한정되는 것은 아니며, 당 기술분야에서 사용되는 다양한 다른 코팅 방법을 사용할 수 있음은 물론이다.
또한, 단계 S152에서는, 콜로디온 용액이 코팅되는 대상을 활성층(140)으로 설명하였으나, 이에 한정되는 것은 아니다. 예를 들어, 단계 S152에서는 활성층(140) 상에만 선택적으로 콜로디온 용액을 코팅할 수도 있고, 활성층(140) 및 소스/드레인 전극(150a, 150b) 상에 전체적으로 콜로디온 용액을 코팅할 수도 있다.
콜로디온 용액 코팅층은 콜로디온 용액이 활성층(140) 상에 균일하게 도포(코팅)되어 층을 형성하는 것을 의미할 수 있다.
단계 S153은 단계 S152에서 형성된 콜로디온 용액 코팅층을 열처리하여 콜로디온막을 형성한다.
단계 S153에서는, 콜로디온 용액 코팅층을 열처리하여 콜로디온 용액 내의 용매를 증발시켜 콜로디온막을 형성한다. 즉, 콜로디온 용액 코팅층은 열처리에 의해 콜로디온 용액 내의 용매가 증발하여 콜로디온막을 형성한다.
구체적으로, 콜로디온 및 용매를 포함하는 콜로디온 용액은, 용매가 증발하고 난 후 투명한 박막으로 형성되는데, 단계 S153에서 콜로디온 용액 코팅층을 열처리하게 되면, 콜로디온 용액 코팅층은 열처리에 의해 콜로디온 용액 코팅층 내의 용매가 증발하게 되고, 용매가 증발된 콜로디온 용액 코팅층은 콜로디온막을 형성하게 된다.
즉, 콜로디온막은 열처리에 의해 콜로디온 용액 코팅층 내의 용매가 증발되어 형성된 막으로서, 콜로디온막은 본 발명의 실시예에 따른 산화물 박막 트랜지스터(100)에 있어서, 패시베이션층(160)을 구성하게 된다.
한편, 콜로디온 용액 코팅층은 콜로디온을 포함하고, 콜로디온은 나이트로셀룰로오스를 포함하며, 나이트로셀룰로오스는 분자구조 내에 나이트로에스터(nitroester)(-ONO-)를 포함하는데, 실시예에 따라, 콜로디온 용액 코팅층 내의 나이트로에스터(nitroester)(-ONO-)는 열처리에 의해 질소(N) 및 산소(O)로 분해되고, 상기 질소(N) 및 상기 산소(O)는 활성층(140)으로 확산될 수 있다.
구체적으로, 콜로디온 용액 코팅층에 포함된 나이트로셀룰로오스는 분자 구조 내에 나이트로에스터(nitroester)(-ONO-)를 포함하고 있는데, 이러한 콜로디온 용액 코팅층을 열처리할 경우, 상기 나이트로에스터(-ONO-)는 열에너지에 의해 질소(N) 및 산소(O)로 분해되고, 분해된 질소(N) 및 산소(O)는 콜로디온 용액 코팅층 하부의 활성층(140)으로 확산될 수 있다.
단계 S153에서, 열처리의 온도는 약 50℃ 내지 220℃의 범위의 저온일 수 있다. 본 발명의 실시예에 따르면, 산화물 박막트랜지스터의 패시베이션층 형성시 콜로디온 용액을 이용하므로, 용액 공정 기반의 저온 공정이 가능하여 소자의 안정성을 향상시킬 수 있다.
열처리의 온도는 바람직하게는, 약 80℃ 내지 150℃의 범위일 수 있고, 보다 바람직하게는, 약 120℃ 내지 140℃의 범위일 수 있다.
실시예에 따라, 활성층(140) 상에 자외선(UV)을 조사하여 활성층(140)을 친수처리한 후 활성층(140) 상에 콜로디온 용액을 스핀코팅 방법을 이용하여 콜로디온 용액 코팅층을 형성할 경우, 열처리를 제1 열처리 및 제2 열처리의 2 단계(two step)로 수행할 수 있다. 여기서, 열처리를 2 단계로 수행할 경우, 친수처리시 발생할 수 있는 자외선(UV)에 의한 소자의 손상(damage)를 완화시킬 수 있다.
실시예에 따라, 제1 열처리의 온도 조건은 제2 열처리보다 고온일 수 있다. 제1 열처리를 제2 열처리보다 고온으로 수행할 경우, 누설 전류 개선 효과를 얻을 수 있다. 일례로, 140℃의 온도로 5분간 제1 열처리한 후, 이어서 120℃의 온도로 5분간 제2 열처리할 수 있다.
단계 S153에서 형성된 콜로디온막은 두께가 5 ㎚ 내지 100 ㎚일 수 있고, 바람직하게는 10 ㎚ 내지 50 ㎚일 수 있다.
콜로디온막의 두께는 콜로디온 용액의 농도 및 콜로디온 용액 코팅층의 코팅 조건에 따라 달라질 수 있다.
일례로, 콜로디온 용액 내의 콜로디온 및 용매의 부피비를 1:5로 하고, 3,000 rpm 및 30초의 스핀코팅 조건으로 콜로디온막을 형성할 경우, 18 ㎚ 내지 25 ㎚의 두께의 콜로디온막을 형성할 수 있다.
이하에서는 본 발명의 실시예를 기재한다. 하기 실시예는 본 발명의 일 실시예일뿐 본 발명이 하기 실시예에 한정되는 것은 아니다.
실시예
(게이트 전극 및 게이트 절연층이 형성된 기판의 준비)
붕소가 과도핑된 p+-Si 기판 상에 열산화(thermal oxidation) 방법을 이용하여 게이트 절연층으로서 120 ㎚의 SiO2을 형성하여 SiO2/p+-Si 기판을 준비하였다.
SiO2/p+ Si 기판은 초음파 세척기를 이용하여 아세톤 및 메탄올 순으로 각각 10분간 35에서 세척을 실시한 후, 질소 건을 사용하여 블러링(blurring)해주었다.
(활성층의 형성)
활성층은 In2O3:Ga2O3:ZnO의 조성비가 1:1:1인 IGZO 산화물 박막을 사용하였는데, 이는 스퍼터(sputter)를 이용해서 증착하였다.
스퍼터는 알에프 파워(RF power) 150 W 전원을 사용하였고, 5.0x10-3 Torr의 사용 압력(working pressure) 조건에서 특히, 산소 분압([O2]/[Ar+O2])은 0% 조건으로 상기 기판을 15 rpm으로 회전시키며 5분간 증착하였다. 증착된 IGZO 박막의 두께는 약 40 ㎚이였다.
이후, IGZO 박막을 활성화 시키기 위해, 핫플레이트(hot plate)를 이용하여 300의 온도에서 1시간 동안 열처리를 진행하였다.
(소스/ 드레인 전극의 형성)
IGZO 박막의 활성화 후, 섀도우 마스크(shadow mask) 및 알루미늄 스퍼터(Al sputter)를 이용하여 활성층의 폭 및 길이가 각각 1,500 ㎛ 및 100 ㎛이 되도록 알루미늄(Al) 소스 전극 및 드레인 전극을 증착하였다. 증착된 소스/드레인 전극의 두께는 약 200 ㎚이었다.
( 패시베이션층의 형성)
실시예 1: 콜로디온:용매 = 1:5, 열처리 온도 = 80℃
에탄올 100 mL에 나이트로셀룰로오스 4 g을 첨가하여 콜로디온을 제조한 후, 상기 제조된 콜로디온을 디에틸에테르 250 mL 및 에탄올 250 mL의 혼합용매에 첨가하여 1:5의 부피비를 갖는 콜로디온 용액을 제조하였다.
이후, IGZO 활성층 상에 상기 콜로디온 용액을 3,000 rpm 속도로 30초간 스핀코팅하여 콜로디온 용액 코팅층을 형성하였다.
이렇게 콜로디온 용액 코팅층이 형성된 소자를 박막 경화를 위해 핫플레이트(hot plate)를 이용하여 80의 온도에서 10분간 열처리(post annealing)하여 패시베이션층을 형성하였다.
실시예 2: 콜로디온:용매 = 1:5, 열처리 온도 = 100℃
실시예 1과 동일하게 콜로디온 용액 코팅층을 형성하되, 콜로디온 용액 코팅층의 열처리 조건을 100℃의 온도로 변경하였다.
실시예 3: 콜로디온:용매 = 1:5, 열처리 온도 = 120℃
실시예 1과 동일하게 콜로디온 용액 코팅층을 형성하되, 콜로디온 용액 코팅층의 열처리 조건을 120℃의 온도로 변경하였다.
실시예 4: 콜로디온:용매 = 1:5, 제1 열처리 온도 = 120℃, 제2 열처리 온도 = 140℃
실시예 1과 동일하게 콜로디온 용액 코팅층을 형성하되, 콜로디온 용액 코팅층의 열처리 조건을 하기와 같이 변경하였다.
콜로디온 용액 코팅층이 형성된 소자를 박막 경화를 위해 핫플레이트를 이용하여 120의 온도에서 5분간(제1 열처리), 그리고 140의 온도에서 5분간(제2 열처리), 즉 총 10분간의 열처리(post annealing)를 통해 패시베이션층을 형성하였다.
실시예 5: 콜로디온:용매 = 1:5, 제1 열처리 온도 = 140℃, 제2 열처리 온도 = 120℃
실시예 4와 동일하게 콜로디온 용액 코팅층을 형성하되, 콜로디온 용액 코팅층의 열처리 조건을 제1 열처리는 140℃의 온도로, 제2 열처리는 120℃의 온도로 변경하였다.
실시예 6: 콜로디온:용매 = 1:10, 제1 열처리 온도 = 120℃, 제2 열처리 온도 = 140℃
실시예 4와 동일하게 실시하되, 콜로디온 용액 제조시 콜로디온 및 용매의 부피비를 1:10으로 변경하였다.
실시예 7: 콜로디온:용매 = 1:10, 제1 열처리 온도 = 140℃, 제2 열처리 온도 = 120℃
실시예 6과 동일하게 콜로디온 용액 코팅층을 형성하되, 콜로디온 용액 코팅층의 열처리 조건을 제1 열처리는 140℃의 온도로, 제2 열처리는 120℃의 온도로 변경하였다.
( 비교예 )
비교예 1: 패시베이션층을 형성하지 않음(no passivation )
기판, 게이트 전극, 게이트 절연층, 활성층 및 소스/드레인 전극의 형성 과정은 실시예 1과 동일하게 진행하였고, 이후 패시베이션층을 형성하지 않았다.
비교예 2: 콜로디온:용매 = 1:5, 열처리하지 않음
기판, 게이트 전극, 게이트 절연층, 활성층 및 소스/드레인 전극의 형성은 실시예 1과 동일하게 진행하였다.
이후, 패시베이션층 형성시 실시예 1과 동일한 방법으로 콜로디온 용액 코팅층을 형성하였으나, 이를 열처리하지 않고 상온에 방치하였다.
비교예 3: PMMA 패시베이션층 형성
기판, 게이트 전극, 게이트 절연층, 활성층 및 소스/드레인 전극의 형성 과정은 실시예 1과 동일하게 진행하였고, 이후 PMMA를 이용하여 패시베이션층을 형성하였다.
폴리메틸메타크릴레이트(Polymethyl methacrylate, PMMA) 파우더 및 부틸아세테이트(Butyl Acetate)를 40 mg/mL의 비율로 혼합하였다.
이후, IGZO 활성층 상에 상기 PMMA 용액을 3,000 rpm 속도로 30초간 스핀코팅하고 핫플레이트를 이용하여 140의 온도에서 10분간 열처리하여 PMMA 패시베이션층을 형성하였다.
전술한 실시예 1 내지 7 및 비교예 1 내지 3에 대한 콜로디온 용액 코팅층의 콜로디온:용매 비율(부피비) 및 열처리 조건을 하기 표 1에 요약하였다.
콜로디온:용매 비율 열처리 조건 - 온도, 시간
실시예 1 1:5 80℃, 10분
실시예 2 1:5 100℃, 10분
실시예 3 1:5 120℃, 10분
실시예 4 1:5 120℃, 5분 + 140℃, 5분
실시예 5 1:5 140℃, 5분 + 120℃, 5분
실시예 6 1:10 120℃, 5분 + 140℃, 5분
실시예 7 1:10 140℃, 5분 + 120℃, 5분
비교예 1 X X
비교예 2 1:5 X(상온)
비교예 3 PMMA X
특성 평가
도 5는 본 발명의 실시예에 따라 제조된 콜로디온막의 XPS(X-ray photoelectron spectroscopy) 분석 결과를 나타낸 그래프이다.
도 5를 참조하면, 실시예 3에서 제조된 콜로디온막에 대한 XPS 그래프에서 O, N 및 C에 관한 피크가 나타난 것을 통해 콜로디온막이 O, N 및 C로 구성되어 있음을 확인할 수 있었고, 그 구성 성분비가 도 2의 화학구조식에서의 구성비와 동일함을 확인할 수 있었다.
도 6은 실시예 5 및 7과, 비교예 3에서 제조된 콜로디온막의 자외선-가시광선 스펙트럼을 나타낸 그래프이다.
여기서, 실시예 5 및 7과, 비교예 3에서 제조된 콜로디온막의 가시광선 투과율을 측정하기 위하여 자외선-가시광선 분광도계(UV-Visible Spectrophotometer)를 이용하였다.
도 6에서 'Ref'는 유리(glass), 'PMMA'는 비교예 3의 PMMA 패시베이션층, 'Col 1:5'는 콜로디온 용액 제조시 콜로디온 및 용매의 부피비를 1:5로 조절한 실시예 5의 콜로디온막 패시베이션층, 그리고 'Col 1:10'는 콜로디온 용액 제조시 콜로디온 및 용매의 부피비를 1:10으로 조절한 실시예 7의 콜로디온막 패시베이션층을 의미한다.
도 6을 참조하면, 실시예 5(1:5) 및 실시예 7(1:10)에서 제조된 콜로디온막은 비교예 3(PMMA)에서 제조된 콜로디온막과 유사한 수준의 투과도(투명도) 특성을 나타내는 것을 확인할 수 있었다. 또한, 기존에 유기물 패시베이션층으로 사용되었던 PMMA와 비교시 투명도가 유사한 수준인 것으로 확인됨으로써, 투명디스플레이 소자에서의 사용이 가능함을 확인할 수 있었다.
전술한 실시예 1 내지 7 및 비교예 1 내지 3에서 제조된 산화물 박막트랜지스터의 전기적 특성 값을 하기 표 2에 요약하였다.
이동도(㎠/Vs) 문턱전압값
(Vth)(V)		 온오프전류비
(on/off ratio)		 S.S
(V/decade)
실시예 1 13.94 -13.29 5.08 x108 0.64
실시예 2 14.13 -1.63 2.14 x108 0.45
실시예 3 18.79 0.29 4.60 x108 0.41
실시예 4 14.83 1.33 1.08x108 0.41
실시예 5 17.91 0.51 2.68x1010 0.28
실시예 6 11.72 2.37 2.83x109 0.31
실시예 7 14.67 1.56 2.48x108 0.38
비교예 1 10.47 4.30 8.89 x107 0.42
비교예 2 14.78 1.66 1.30 x108 0.43
비교예 3 16.05 2.30 4.10 x107 0.44
이하에서는 도 7 내지 도 15를 참조하여, 본 발명의 실시예에 따른 산화물 박막트랜지스터의 특성을 설명하기로 한다.
도 7은 실시예 1 내지 3 및 비교예 1 및 2에서 제조된 산화물 박막트랜지스터의 패시베이션층의 열처리 온도 별 전기적(전압-전류) 특성을 나타내는 그래프이다.
도 8은 실시예 1 내지 3 및 비교예 1 및 2에서 제조된 산화물 박막트랜지스터의 패시베이션층의 열처리 온도 별 이동도(Mobility) 및 문턱전압(Vth) 특성을 나타내는 그래프이다.
도 9는 실시예 1 내지 3 및 비교예 1 및 2에서 제조된 산화물 박막트랜지스터의 패시베이션층의 열처리 온도 별 온/오프전류비(Ion/off) 및 스위칭 스피드(Switching Speed, S.S) 특성을 나타내는 그래프이다.
여기서, S.S 값은 작을수록 스위칭 스피드가 빠른 것을 의미하며, 온(On) 전류가 1/10 값이 될 때의 전압값을 의미한다.
도 7 내지 도 9를 참조하면, 실시예 1 내지 3 및 비교예 1 및 2의 전류-전압 비교를 통해, 콜로디온 패시베이션층을 적용한 산화물 박막 트랜지스터 소자는 전기적 특성을 개선할 수 있음을 확인할 수 있었다. 특히, 콜로디온 용액 코팅층 형성 후, 120의 온도로 열처리(실시예 3)시 최적의 소자 특성을 얻을 수 있었다.
구체적으로, 콜로디온 패시베이션층 적용시, 소자의 전기적 특성 개선의 원인들은 다음과 같을 수 있다.
이동도(Mobility)의 경우, 활성층 내부의 산소 결함(oxygen vacancy)과 같은 결함 사이트(defect site) 및 계면 상의 트랩 사이트(trap site) 등의 존재와 연관이 있는데, 콜로디온 내의 나이트로에스터(-ONO-)에 포함되어 있는 질소(N)가 활성층 안으로 확산되면 이러한 결함 사이트 및 트랩 사이트가 감소하여 이동도가 향상될 수 있다(도 8 참조).
또한, 문턱전압(Vth) 값은 소자의 구동 전압과 연관이 있는데, 120의 열처리를 진행한 경우에 0 V에 가장 가까운 구동 전압으로 소자를 구동함에 따라 소자의 열화 현상 감소 및 효율성을 증가시킬 수 있다(도 8 참조).
또한, 온/오프전류비(Ion/off) 관련해서는 도 7에서, 콜로디온 패시베이션층 적용시, 오프전류의 감소와 온전류의 증가가 확인되었다.
특히, 오프전류의 경우, 대기에서 음으로 대전된 물 분자가 활성층의 백 채널(back channel)에 흡착되면서 캐리어(carrier)를 제공함에 따라 백 채널 영역에 증가된 캐리어 농도에 의해 상승하게 되는데, 콜로디온 패시베이션층이 이러한 물 분자의 흡착 현상을 저지함으로써 오프전류의 감소가 가능해진다.
또한, 위에서 언급된 콜로디온 내의 나이트로에스터(-ONO-)에서 제공된 산소(O)에 의한 캐리어 농도 증가는 온전류의 증가를 가능하게 하는데, 이로 인해 콜로디온 패시베이션층 적용 시 온/오프전류비가 증가하게 된다.
도 10 내지 도 12는 각각 비교예 1, 비교예 3 및 실시예 3에서 제조된 산화물 박막트랜지스터의 정바이어스 스트레스 테스트(Positive Bias Stress Test)시의 전기적(전압-전류) 특성을 나타내는 그래프이다.
구체적으로, 도 10은 비교예 1(no passivation)에서 제조된 산화물 박막트랜지스터에 대한 정바이어스 스트레스 테스트를 0초(s), 1초, 10초, 100초, 1000초 및 10000초의 시간 조건 별로 진행한 전기적(전압-전류) 특성 곡선을 나타낸 것이다.
또한, 도 11은 비교예 3(PMMA passivation)에서 제조된 산화물 박막트랜지스터에 대한 정바이어스 스트레스 테스트를 0초(s), 1초, 10초, 100초, 1000초 및 10000초의 시간 조건 별로 진행한 전기적(전압-전류) 특성 곡선을 나타낸 것이다.
또한, 도 12는 실시예 3(Collodion passivation)에서 제조된 산화물 박막트랜지스터에 대한 정바이어스 스트레스 테스트를 0초(s), 1초, 10초, 100초, 1000초 및 10000초의 시간 조건 별로 진행한 전기적(전압-전류) 특성 곡선을 나타낸 것이다.
여기서, 정바이어스 스트레스 테스트는 문턱 전압의 이동 정도를 평가하는 것으로서, 정바이어스 스트레스 인가 시 백 채널(활성층의 상부) 쪽으로 대전된 산소 원자들이 흡착하고, 이때 백 채널 쪽의 산소 결함(oxygen vacancy)의 감소를 통해 캐리어의 수가 감소하여 문턱 전압이 정방향으로의 이동하게 된다.
도 13은 도 10 내지 도 12에 나타낸 전기적(전압-전류) 특성 곡선의 문턱전압 이동(Vth shift) 결과를 비교하여 나타낸 그래프이다.
도 10 내지 도 13을 참조하면, 스트레스 인가 시간 증가에 따른 전기적(전압-전류) 특성 곡선의 양의 방향에 대한 이동 정도는 활성층 내의 결함 사이트(defect site)로 작용하는 산소 결함(oxygen vacancy)의 증가를 의미하는데, 이를 통해 패시베이션층의 신뢰성 향성 정도를 확인할 수 있다.
특히, 실시예 3의 콜로디온 패시베이션층을 포함하는 산화물 박막트랜지스터의 경우, 문턱전압 이동 정도가 가장 적었으며, 이를 통해 콜로디온 패시베이션층이 적용된 산화물 박막트랜지스터가 정바이어스 스트레스 테스트시에서 가장 우수한 신뢰성을 가지고 있음을 확인할 수 있었다.
도 14 및 도 15는 실시예 4 내지 7에서 제조된 산화물 박막트랜지스터의 패시베이션층의 열처리 온도 별 전기적(전압-전류) 특성을 나타내는 그래프이다.
구체적으로, 도 14는 실시예 4 및 실시예 5에서 제조된 산화물 박막트랜지스터의 패시베이션층의 열처리 온도 별 전기적(전압-전류) 특성 곡선을 나타낸 것이다.
또한, 도 15는 실시예 6 및 실시예 7에서 제조된 산화물 박막트랜지스터의 패시베이션층의 열처리 온도 별 전기적(전압-전류) 특성 곡선을 나타낸 것이다.
보다 구체적으로, 스핀코팅 방법으로 콜로디온 패시베이션층을 형성하기 위해, 콜로디온 및 용매의 비율을 1:5(도 15: 실시예 4 및 5) 및 1:10(도 16: 실시예 6 및 7)으로 각각 혼합한 콜로디온 용액을 이용하여 패시베이션층을 형성한 산화물 박막트랜지스터 소자들의 전기적 특성을 비교하였다.
도 14 및 도 15를 참조하면, 1:5(콜로디온:용매)의 비율로 혼합된 콜로디온 용액을 140에서 5분간의 열처리 후 연속으로 120에서 5분간 추가 열처리하는 조건(실시예 5)이 최적 조건임을 확인할 수 있었다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 산화물 박막트랜지스터
110: 기판 120: 게이트 전극
130: 게이트 절연층 140: 활성층
150a: 소스 전극 150b: 드레인 전극
160: 패시베이션층

Claims (13)

  1. 기판;
    상기 기판 상에 형성된 게이트 전극;
    상기 게이트 전극 상에 형성된 게이트 절연층;
    상기 게이트 절연층 상에 형성된 활성층;
    상기 활성층의 양 단부에 각각 형성된 소스/드레인 전극; 및
    상기 활성층 상에 형성된 패시베이션(passivation)층
    을 포함하고,
    상기 패시베이션층은 콜로디온(collodion)막을 포함하는 것을 특징으로 하는 산화물 박막트랜지스터.
  2. 제1항에 있어서,
    상기 패시베이션층은,
    상기 활성층 상에 콜로디온 용액을 코팅하여 콜로디온 용액 코팅층을 형성한 후,
    상기 콜로디온 용액 코팅층을 열처리(post annealing)하여 상기 콜로디온막을 형성하는 것을 특징으로 하는 산화물 박막트랜지스터.
  3. 제2항에 있어서,
    상기 콜로디온 용액 코팅층은 열처리에 의해 콜로디온 용액 내의 용매가 증발하여 상기 콜로디온막을 형성하는 것을 특징으로 하는 산화물 박막트랜지스터.
  4. 제3항에 있어서,
    상기 콜로디온 용액 코팅층 내의 나이트로에스터(nitroester)(-ONO-)는 열처리에 의해 질소(N) 및 산소(O)로 분해되고, 상기 질소(N) 및 상기 산소(O)는 상기 활성층으로 확산되는 것을 특징으로 하는 산화물 박막트랜지스터.
  5. 제2항에 있어서,
    상기 열처리의 온도는 80℃ 내지 150℃의 범위인 것을 특징으로 하는 산화물 박막트랜지스터.
  6. 제2항에 있어서,
    상기 콜로디온 용액은 콜로디온 및 용매를 1:4 내지 1:6의 부피비로 포함하는 것을 특징으로 하는 산화물 박막트랜지스터.
  7. 제6항에 있어서,
    상기 용매는 디에틸에테르, 에탄올 또는 이들의 조합인 것을 특징으로 하는 산화물 박막트랜지스터.
  8. 제2항에 있어서,
    상기 코팅은 스핀코팅(spin coating) 방법인 것을 특징으로 하는 산화물 박막트랜지스터.
  9. 제2항에 있어서,
    상기 콜로디온 용액 코팅층을 형성하기 전,
    상기 활성층 상에 자외선(UV)을 조사하여 상기 활성층을 친수처리하는 것을 특징으로 하는 산화물 박막트랜지스터.
  10. 제9항에 있어서,
    상기 자외선 조사는 5분 내지 30분 동안 수행하는 것을 특징으로 하는 산화물 박막트랜지스터.
  11. 제9항에 있어서,
    상기 열처리는 제1 열처리 및 제2 열처리의 2 단계(two step)로 수행하는 것을 특징으로 하는 산화물 박막트랜지스터.
  12. 제1항에 있어서,
    상기 패시베이션층은 두께가 10 ㎚ 내지 50 ㎚인 것을 특징으로 하는 산화물 박막트랜지스터.
  13. 제1항에 있어서,
    상기 활성층은 InO, ZnO, SnO, InZnO, InGaO, ZnSnO, InSnZnO 및 InGaZnO으로 이루어진 군으로부터 선택되는 어느 하나인 것을 특징으로 하는 산화물 박막트랜지스터.
KR1020160120531A 2016-09-21 2016-09-21 산화물 박막트랜지스터 및 그 제조방법 KR101856858B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160120531A KR101856858B1 (ko) 2016-09-21 2016-09-21 산화물 박막트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160120531A KR101856858B1 (ko) 2016-09-21 2016-09-21 산화물 박막트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20180031979A true KR20180031979A (ko) 2018-03-29
KR101856858B1 KR101856858B1 (ko) 2018-05-10

Family

ID=61907043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160120531A KR101856858B1 (ko) 2016-09-21 2016-09-21 산화물 박막트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101856858B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047941A (zh) * 2019-04-03 2019-07-23 深圳市华星光电技术有限公司 阵列基板的制造方法和阵列基板
WO2020116718A1 (ko) * 2018-12-07 2020-06-11 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터
KR20210105595A (ko) * 2020-02-19 2021-08-27 연세대학교 산학협력단 셀룰로스 중합체를 적용한 포토트랜지스터 및 그 제조 방법
KR20230108372A (ko) * 2022-01-11 2023-07-18 한양대학교 산학협력단 C-축 배열 izo 물질막, 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031830A (ja) 2001-07-12 2003-01-31 Sanyo Electric Co Ltd 光起電力装置及び光起電力装置の製造方法
JP2005223107A (ja) * 2004-02-05 2005-08-18 Hitachi Ltd 電界効果型トランジスタ及びその製造方法
CN101832518A (zh) 2009-03-11 2010-09-15 旭明光电股份有限公司 具有复合萤光体层的发光二极管的发光装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020116718A1 (ko) * 2018-12-07 2020-06-11 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터
CN110047941A (zh) * 2019-04-03 2019-07-23 深圳市华星光电技术有限公司 阵列基板的制造方法和阵列基板
KR20210105595A (ko) * 2020-02-19 2021-08-27 연세대학교 산학협력단 셀룰로스 중합체를 적용한 포토트랜지스터 및 그 제조 방법
KR20230108372A (ko) * 2022-01-11 2023-07-18 한양대학교 산학협력단 C-축 배열 izo 물질막, 및 그 제조 방법
WO2023136514A1 (ko) * 2022-01-11 2023-07-20 한양대학교 산학협력단 C-축 배열 izo 물질막, 및 그 제조 방법

Also Published As

Publication number Publication date
KR101856858B1 (ko) 2018-05-10

Similar Documents

Publication Publication Date Title
US11677031B2 (en) Oxide semiconductor thin-film and thin-film transistor consisted thereof
Heo et al. Water-mediated photochemical treatments for low-temperature passivation of metal-oxide thin-film transistors
TWI394282B (zh) 使用多主動通道層之薄膜電晶體
KR100939998B1 (ko) 비정질 산화물 및 전계 효과 트랜지스터
US8558323B2 (en) Thin film transistors having multi-layer channel
KR101052240B1 (ko) 아모르포스 산화물 반도체막을 사용한 박막트랜지스터의 제조 방법
Bukke et al. Lanthanum doping in zinc oxide for highly reliable thin-film transistors on flexible substrates by spray pyrolysis
KR101856858B1 (ko) 산화물 박막트랜지스터 및 그 제조방법
US20100267198A1 (en) Field effect transistor manufacturing method
KR101927579B1 (ko) 전이금속 디칼코게나이드 박막 트랜지스터 및 그 제조방법
Jung et al. Enhanced light stability of InGaZnO thin-film transistors by atomic-layer-deposited Y2O3 with ozone
KR20140074742A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP2010123913A (ja) 薄膜トランジスタ及びその製造方法
Ruan et al. Performance enhancement for tungsten-doped indium oxide thin film transistor by hydrogen peroxide as cosolvent in room-temperature supercritical fluid systems
JP5615442B2 (ja) 薄膜電極および薄膜スタックを堆積させる方法
Lee et al. Oxygen radical control via atmospheric pressure plasma treatment for highly stable IGZO thin-film transistors
US10217871B2 (en) Method of controlling electric conductivity of metal oxide thin film and thin film transistor including the metal oxide film having the controlled electric conductivity
KR101934165B1 (ko) 산화물 박막, 이의 제조방법 및 이를 포함하는 산화물 박막 트랜지스터
KR20120054496A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
Ko et al. Engineering a subnanometer interface tailoring layer for precise hydrogen incorporation and defect passivation for high-end oxide thin-film transistors
Han et al. Effect of an Al 2 O 3/TiO 2 Passivation Layer on the Performance of Amorphous Zinc–Tin Oxide Thin-Film Transistors
KR20150128322A (ko) 박막 트랜지스터 제조 방법
Lim et al. Optimization of the Solution-Based Indium-Zinc Oxide/Zinc-Tin Oxide Channel Layer for Thin-Film Transistors
KR102231372B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
KR102151101B1 (ko) 산화물 반도체 박막 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant