KR20180028084A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20180028084A
KR20180028084A KR1020160115025A KR20160115025A KR20180028084A KR 20180028084 A KR20180028084 A KR 20180028084A KR 1020160115025 A KR1020160115025 A KR 1020160115025A KR 20160115025 A KR20160115025 A KR 20160115025A KR 20180028084 A KR20180028084 A KR 20180028084A
Authority
KR
South Korea
Prior art keywords
layer
metal
barrier
group
substrate
Prior art date
Application number
KR1020160115025A
Other languages
English (en)
Inventor
신현억
신상원
이동민
이주현
최신일
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160115025A priority Critical patent/KR20180028084A/ko
Priority to US15/686,415 priority patent/US10510900B2/en
Priority to CN201710800532.7A priority patent/CN107799566B/zh
Publication of KR20180028084A publication Critical patent/KR20180028084A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H01L27/3272—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/0017—
    • H01L51/0023—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H01L2251/303—
    • H01L2251/533—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3035—Edge emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하며 서로 절연된 게이트선 및 데이터선, 상기 게이트선 및 상기 데이터선과 연결된 박막 트랜지스터, 및 상기 박막 트랜지스터와 연결된 화소 전극을 포함하고, 상기 게이트선 및 상기 데이터선 중 적어도 하나는 금속층, 및 상기 금속층과 접하는 차단층을 포함하고, 상기 차단층은 몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속, 바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및 산소(O)를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
표시 장치에서 화상의 표시는 각 화소 전극에 별도의 전압을 인가하여 이루어진다. 이때 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터는 각 화소 전극에 연결되고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선이 표시판에 형성된다.
박막 트랜지스터는 액정 표시 장치뿐만 아니라 자발광 소자인 능동형 유기 발광 표시 소자(OLED)에서도 각 발광 소자를 개별적으로 제어하는 스위칭 소자로서 역할을 한다.
이러한 박막 트랜지스터에서 게이트선 또는 데이터선은 전기 전도도가 우수한 금속을 이용할 수 있다. 그러나, 게이트선 또는 데이터선에 이용되는 금속을 포함하는 배선은 외광을 반사하여 표시 품질을 저하시킬 수 있다.
실시예들은 금속 배선에 의한 외광 반사를 저감시키면서 제조 공정이 용이한 표시 장치 및 이의 제조 방법을 제공하기 위한 것이다.
일 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하며 서로 절연된 게이트선 및 데이터선, 상기 게이트선 및 상기 데이터선과 연결된 박막 트랜지스터, 및 상기 박막 트랜지스터와 연결된 화소 전극을 포함하고, 상기 게이트선 및 상기 데이터선 중 적어도 하나는 금속층, 및 상기 금속층과 접하는 차단층을 포함하고, 상기 차단층은 몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속, 바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및 산소(O)를 포함한다.
상기 제2 금속의 함량은 상기 차단층의 전체 함량 대비 약 3 내지 10wt% 일 수 있다.
상기 금속층은 알루미늄(Al) 및 구리(Cu)로 이루어진 군에서 선택된 1종을 포함하는 제1층을 포함할 수 있다.
상기 금속층은 상기 기판과 상기 제1층 사이에 위치하는 제2층을 더 포함하고, 상기 기판을 기준으로 상기 제2층, 상기 제1층 및 상기 차단층 순으로 위치할 수 있다.
상기 표시 장치는 상기 기판에서 상기 박막 트랜지스터를 향하는 방향으로 광을 내보낼 수 있다.
상기 제2층은 티타늄(Ti)을 포함할 수 있다.
상기 기판과 상기 차단층 사이에 위치하는 절연층을 더 포함할 수 있다.
상기 표시 장치는 상기 박막 트랜지스터에서 상기 기판을 향하는 방향으로 광을 내보낼 수 있다.
상기 절연층은 SiOx, SiNy, SiON, TiO2 및 Al2O3로 이루어진 군에서 선택된 1종을 포함할 수 있다.
상기 기판과 상기 금속층 사이에 상기 차단층이 위치할 수 있다.
상기 금속층은, 상기 차단층 위에 위치하며, 알루미늄(Al) 및 구리(Cu)로 이루어진 군에서 선택된 1종을 포함하는 제1층, 및 상기 제1층 위에 위치하는 제2층을 포함할 수 있다.
상기 제2층은 티타늄(Ti)을 포함할 수 있다.
일 실시예에 따른 표시 장치의 제조 방법은 기판 위에 위치하며 서로 절연되는 게이트선 및 데이터선을 형성하는 단계, 상기 게이트선 및 상기 데이터선과 연결되는 박막 트랜지스터를 형성하는 단계, 그리고 상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계를 포함하고, 상기 게이트선 및 상기 데이터선 중 적어도 하나는, 금속층, 및 상기 금속층과 접하는 차단층을 포함하고, 상기 차단층은 몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속, 바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및 산소(O)를 포함하며, 상기 차단층을 포함하는 상기 게이트선 및 상기 데이터선은 건식 식각 공정을 통해 제조된다.
상기 식각 공정은 1회 실시할 수 있다.
상기 식각 공정 이후 세정 공정을 실시할 수 있다.
상기 차단층은 단일 타겟을 이용하는 증착 공정을 통해 제조될 수 있다.
상기 증착 공정은 산소(O2) 기체를 이용하지 않을 수 있다.
상기 증착 공정은 비-반응성 스퍼터링(non-reactive sputtering)을 이용할 수 있다.
실시예들에 따르면 금속 배선에서 외광 반사가 발생하여 표시 장치의 표시 품질이 저하되는 것을 방지할 수 있다. 또한 저반사를 구현하는 금속 배선을 형성하기 위한 간단한 제조 공정을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 화소 영역에 대한 평면도이다.
도 2는 도 1의 II-II선을 따라 자른 단면도이고, 도 3은 도 1의 III-III선을 따라 자른 단면도이다.
도 4는 도 2의 변형 실시예이고, 도 5는 도 3의 변형 실시예에 따른 단면도이다.
도 6은 도 2의 변형 실시예이고, 도 7은 도 3의 변형 실시예에 따른 단면도이다.
도 8은 도 2의 변형 실시예이고, 도 9는 도 3의 변형 실시예에 따른 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 일 화소의 평면도이다.
도 11은 도 10의 XI-XI선을 따라 자른 단면도이고, 도 12는 도 10의 XII-XII선을 따라 자른 단면도이다.
도 13은 도 11의 변형 실시예이고, 도 14는 도 12의 변형 실시예에 따른 단면도이다.
도 15는 도 11의 변형 실시예이고, 도 16은 도 12의 변형 실시예에 따른 단면도이다.
도 17은 도 11의 변형 실시예이고, 도 18은 도 12의 변형 실시예에 따른 단면도이다.
도 19는 일 실시예에 따른 금속 배선의 반사도를 나타낸 이미지이다.
도 20 및 도 21은 실시예와 비교예에 따른 물질의 물성을 나타낸 그래프이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 화소 영역에 대한 평면도이고, 도 2는 도 1의 II-II선을 따라 자른 단면도이고, 도 3은 도 1의 III-III선을 따라 자른 단면도이다. 일 실시예에 따른 표시 장치(10)는 제1 기판(110)에서 후술할 박막 트랜지스터 방향으로 광이 출광되는 실시예에 관한 것이다.
표시 장치(10)는 하부 표시판(100), 하부 표시판(100)과 중첩하는 상부 표시판(200) 및 하부 표시판(100)과 상부 표시판(200) 사이에 위치하며 복수의 액정 분자를 포함하는 액정층(3)을 포함한다. 일 실시예에 따른 표시 장치(10)는 하부 표시판(100)에서 상부 표시판(200)을 향하는 방향으로 광을 내보내는 전면 발광 표시 장치일 수 있다.
하부 표시판(100)은 제1 기판(110)을 포함하고, 제1 기판(110) 위에는 다수의 화소가 매트릭스 형태로 위치한다. 제1 기판(110) 위에는 x방향으로 연장되며 게이트 전극(124)을 포함하는 게이트선(121)이 위치한다.
일 실시예에 따른 게이트선(121)은 금속층(120) 및 차단층(126)을 포함할 수 있다.
금속층(120)은 제1 기판(110)과 게이트 절연막(140) 사이에 위치한다.
금속층(120)은 전기 전도성이 높은 물질을 포함하며, 일례로써 알루미늄(Al) 및 구리(Cu)를 포함하는 군으로부터 선택된 1종 이상을 포함할 수 있다.
차단층(126)은 금속층(120)과 접하도록 위치하며, 제1 기판(110)과 게이트 절연막(140) 사이, 구체적으로 금속층(120)과 게이트 절연막(140) 사이에 위치한다.
차단층(126)은 높은 흡수 계수를 가지는 금속을 포함함으로써 외광을 흡수하거나 외광을 상쇄 간섭 시킬 수 있다.
차단층(126)은 몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속, 바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및 산소(O)를 포함할 수 있다.
일례로써 차단층(126)은 Mo-V-Ox, Mo-Nb-Ox, Mo-Zr-Ox, Mo-Ta-Ox, W-V-Ox, W-Nb-Ox, W-Zr-Ox, W-Ta-Ox로 이루어진 군에서 선택된 1종을 포함할 수 있다. 이때 X는 실수이다.
Mo-Nb-Ox의 굴절률은 약 1.70이고 흡수 계수는 약 0.53일 수 있다.
제2 금속의 함량은 차단층(126)의 전체 함량 대비 약 3 내지 10wt% 일 수 있다. 제2 금속의 함량이 3wt% 이하인 경우 제2 금속에 의한 용해도 저하 효과를 가지기 어려우며, 고가인 제2 금속의 함량이 10wt% 이상인 경우 제조 비용 및 표시 패널의 단가가 증가하기 때문이다.
차단층(126)은 외광의 상쇄 간섭을 유도하는 두께를 가질 수 있으며, 하기 식 (1)로부터 도출될 수 있다.
d=λ/(4*n) 식 (1)
상기 d는 차단층(126)의 두께이고, λ는 표시 장치(10)로 입사되는 외광의 파장이며, n은 차단층(126)의 굴절률이다. 일례로써 외광의 파장은 약 550 nm일 수 있으며, 차단층(126)이 포함하는 물질의 종류에 따라 굴절률이 정해지는 바, 이에 따라 차단층의 두께(d)가 결정될 수 있다.
한편 게이트선(121)은 금속층을 이루는 금속 물질을 증착하고, 차단층을 이루는 차단 물질을 증착한 이후, 식각 공정, 일례로써 건식 식각 공정을 통해 제조될 수 있다. 이때 금속 물질 및 차단 물질은 동일한 식각 공정을 통해 식각될 수 있으며, 일 실시예에 따른 게이트선(121)은 1회의 식각 공정을 통해 제조될 수 있다.
또한 차단층(126)을 이루는 차단 물질은 제1 금속 및 제2 금속과 같이 서로 다른 금속을 포함하는 물질임에도 단일 타겟을 이용하는 증착 공정을 사용할 수 있다. 따라서 일 실시예에 따른 증착 공정은 비-반응성 스퍼터링(non-reactive sputtering) 공정일 수 있다. 비-반응성 스퍼터링 공정에서, 산소(O2) 기체는 사용되지 않을 수 있으며, 아르곤(Ar) 기체를 사용할 수 있다.
또한 식각 공정 이후 세정 공정이 실시될 수 있으며, 세정 공정을 실시하는 경우에도 제2 금속을 포함하는 차단층은 물에 용해되지 않을 수 있다. 따라서 일 실시예에 따르면 공정을 거듭하는 경우에도 안정적인 게이트선의 제공이 가능하다.
게이트선(121) 위에 게이트 절연막(140)이 위치하고, 게이트 절연막(140) 위에 반도체층(154)이 위치하며, 반도체층(154) 위에 y 방향으로 연장되며 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)이 위치한다.
일 실시예에 따른 데이터선(171)은 금속층(170) 및 차단층(176)을 포함할 수 있다. 본 명세서는 데이터선(171)이 금속층(170) 및 차단층(176)을 포함하는 실시예에 대해 설명하였으나, 이에 제한되지 않고 데이터선과 동일한 공정을 통해 제조되는 드레인 전극(175) 역시 금속층과 차단층을 포함할 수 있다.
금속층(170)은 전기 전도성이 높은 물질을 포함하며, 게이트 절연막(140)과 차단층(176) 사이에 위치한다. 금속층(170)은 일례로써 알루미늄(Al) 및 구리(Cu)를 포함하는 군으로부터 선택된 1종 이상을 포함할 수 있다.
차단층(176)은 금속층(170)과 보호막(180) 사이에 위치하고 금속층(170)과 접할 수 있다. 차단층(176)은 높은 흡수 계수를 가지는 물질을 포함함으로써 외광을 흡수하거나 외광을 상쇄 간섭시킬 수 있다.
차단층(176)은 몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속, 바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및 산소(O)를 포함한다. 일례로써 차단층(176)은 Mo-V-Ox, Mo-Nb-Ox, Mo-Zr-Ox, Mo-Ta-Ox, W-V-Ox, W-Nb-Ox, W-Zr-Ox, W-Ta-Ox로 이루어진 군에서 선택된 1종을 포함할 수 있다.
Mo-Nb-Ox의 굴절률은 약 1.70이고 흡수 계수는 약 0.53일 수 있다.
제2 금속의 함량은 차단층(176)의 전체 함량 대비 약 3 내지 10wt% 일 수 있다. 제2 금속의 함량이 3wt% 이하인 경우 제2 금속에 의한 용해도 저하 효과를 가지기 어려우며, 고가인 제2 금속의 함량이 10wt% 이상인 경우 제조 비용 및 표시 패널의 단가가 증가하기 때문이다.
한편 차단층(176)은 외광의 상쇄 간섭을 유도하는 두께를 가질 수 있으며, 하기 식 (1)로부터 도출될 수 있다.
d=λ/(4*n) 식 (1)
상기 d는 차단층(176)의 두께이고, λ는 표시 장치(10)로 입사되는 외광의 파장이며, n은 차단층(176)의 굴절률이다. 일례로써 외광의 파장은 약 550 nm일 수 있으며, 차단층(176)이 포함하는 물질의 종류에 따라 굴절률이 정해지는 바, 이에 따라 차단층의 두께(d)가 결정될 수 있다.
한편 데이터선(171)은 금속층을 이루는 금속 물질을 증착하고, 차단층을 이루는 차단 물질을 증착한 이후, 식각 공정, 일례로써 건식 식각 공정을 통해 제조될 수 있다. 이때 금속 물질 및 차단 물질은 동일한 식각 공정을 통해 식각될 수 있으며, 일 실시예에 따른 데이터선(171)은 1회의 식각 공정을 통해 제조될 수 있다.
또한 차단층(176)을 이루는 차단 물질은 제1 금속 및 제2 금속과 같이 서로 다른 금속을 포함하는 물질임에도 단일 타겟을 이용하는 증착 공정을 사용할 수 있다. 따라서 일 실시예에 따른 증착 공정은 비-반응성 스퍼터링(non-reactive sputtering) 공정일 수 있다. 비-반응성 스퍼터링 공정에서, 산소(O2) 기체는 사용되지 않을 수 있으며, 아르곤(Ar) 기체를 사용할 수 있다.
또한 식각 공정 이후 세정 공정이 실시될 수 있으며, 세정 공정을 실시하는 경우에도 제2 금속을 포함하는 차단층은 물에 용해되지 않을 수 있다. 따라서 일 실시예에 따르면 공정을 거듭하는 경우에도 안정적인 데이터선의 제공이 가능하다.
한편 제1 금속만을 포함하는 산화막의 증착 공정은 제1 금속을 증착하는 제1 타겟과 산소 기체의 주입이 필요하며, 이와 더불어 공정 조건의 정밀한 제어가 필요하다. 예를 들어 증착 공정에서 인가되는 전압의 크기 또는 세기 등의 공정 조건이 세심하게 제어되지 않는 경우, 제1 금속을 포함하는 산화막의 형성이 용이하지 않다. 따라서 제1 금속만을 포함하는 산화막은 양산에 적용되기에 적합하지 않다.
그러나 일 실시예에 따른 차단층(126, 176)은 전술한 바와 같이 단일 타겟을 사용하고 안정된 아르곤 기체를 공급하여 증착하는 바, 공정 조건에 민감하지 않으며 안정적으로 차단층을 제조하는 것이 가능하다.
정리하면, 전술한 차단층(126, 176)이 포함하는 제1 금속은 금속층(120, 170)에서 반사되는 외광 반사를 저감시키기 위한 것으로, 외광을 흡수하거나 인접한 다른 층과의 관계를 통해 외광을 상쇄 간섭시킨다. 이에 따르면 차광층(220)에 의해 가려지지 않는 외광 반사에 대해서도 배선 자체에서 외광 반사를 억제할 수 있는 바, 저반사를 구현하고 향상된 표시 품질을 제공할 수 있다.
또한 제1 금속을 포함하는 차단층(126, 176)은 금속층(120, 170)과 동일한 식각 공정을 통한 제조가 가능하다. 따라서 금속층(120, 170) 위에 차단층(126, 176)을 추가 형성하는 경우에도, 표시 장치의 제조 공정이 추가되지 않고 동일하게 진행되는 바, 간단한 제조 공정의 제공이 가능하다.
또한 제2 금속을 포함하는 금속층(120, 170)은 세정 공정에 강한 물성을 가질 수 있다. 제1 금속만을 포함하는 차단층은 금속층과 동일한 식각 공정을 통해 식각될 수는 있으나, 세정 공정(일례로써 물)에 대한 저항력이 좋지 않으며 물에 용해될 수 있다. 그러나 제2 금속을 포함함으로써 차단층은 물에 용해되지 않는 바, 세정 공정에 대한 저항력이 향상된 게이트선(121) 및 데이터선(171)을 제공할 수 있다.
본 명세서는 게이트선(121) 및 데이터선(171) 각각이 금속층과 차단층을 포함하는 실시예에 대해 설명 및 도시하였으나, 이에 제한되지 않고 게이트선(121)만이 금속층과 차단층을 포함하거나 데이터선(171)만이 금속층과 차단층을 포함하는 실시예도 가능하다.
데이터선(171) 및 드레인 전극(175) 위에 보호막(180)이 위치하고, 보호막(180)이 가지는 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적 전기적으로 연결되는 화소 전극(191)이 위치한다.
게이트 전극(124) 위에 위치하는 반도체층(154)은 소스 전극(173)과 드레인 전극(175)에 의해 노출된 영역에서 채널층을 형성하며, 게이트 전극(124), 반도체층(154), 소스 전극(173) 및 드레인 전극(175)은 하나의 박막 트랜지스터를 형성한다.
상부 표시판(200)이 포함하는 제2 기판(210)과 액정층(3) 사이에는 차광층(220) 및 색필터(230)가 위치하고, 차광층(220) 및 색필터(230)와 액정층(3) 사이에 평평한 면을 제공하는 평탄막(250)이 위치하며, 평탄막(250)과 액정층(3) 사이에 공통 전극(270)이 위치할 수 있으며, 발명의 실시예에 따라 평탄막(250)은 생략될 수 있다. 공통 전압을 인가받는 공통 전극(270)은 화소 전극(191)과 전계를 형성하여, 액정층(3)에 위치하는 복수의 액정 분자(31)들을 배열시킨다.
액정층(3)은 다수의 액정 분자(31)들을 포함하고, 액정 분자(31)들은 화소 전극(191)과 공통 전극(270) 사이의 전계에 의해서 배열 방향이 제어된다. 액정 분자들의 배열에 따라 수신된 광의 투과도를 제어하여 영상을 표시할 수 있다.
표시 장치(10)는 상하부 표시판(100, 200)의 양면에 위치하는 편광판(12, 22)을 더 포함할 수 있다. 제1 및 제2 편광판(12, 22)은 코팅형 편광판, 와이어 그리드 편광판(wire grid polarizer) 중 하나 이상이 사용될 수 있다. 이러한 편광판(12, 22)은 필름 형태, 도포 형태, 부착 형태 등 다양한 방법으로 표시판(100, 200)의 일면에 위치할 수 있다. 그러나 이러한 설명은 일례에 해당하는바 본 발명은 이에 한정되지 않는다.
이하에서는 도 4 내지 도 5를 참조하여 변형 실시예에 따른 표시 장치에 대해 설명한다. 도 4는 도 2의 변형 실시예이고, 도 5는 도 3의 변형 실시예에 따른 단면도이다. 전술한 실시예와 중복되는 구성요소에 대한 구체적인 설명은 생략한다.
표시 장치(10)는 하부 표시판(100), 하부 표시판(100)과 중첩하는 상부 표시판(200) 및 하부 표시판(100)과 상부 표시판(200) 사이에 위치하며 복수의 액정 분자를 포함하는 액정층(3)을 포함한다. 일 실시예에 따른 표시 장치(10)는 하부 표시판(100)에서 상부 표시판(200)을 향하는 방향으로 광을 내보내는 전면 발광 방식의 표시 장치일 수 있다.
하부 표시판(100)은 제1 기판(110) 위에 위치하며 x방향으로 연장되는 게이트 전극(124)을 포함하는 게이트선(121)을 포함한다.
게이트선(121)은 금속층(120) 및 차단층(126)을 포함할 수 있으며, 일 실시예에 따른 금속층(120)은 제1층(120a) 및 제2층(120b)을 포함한다.
제1층(120a)은 차단층(126)과 접촉할 수 있으며, 차단층(126)과 제1 기판(110) 사이에 위치할 수 있다. 제1층(120a)은 일례로써 전기 전도도가 높은 알루미늄(Al) 및 구리(Cu)로 이루어진 군으로부터 선택된 1종을 포함할 수 있다.
제2층(120b)은 제1층(120a)과 제1 기판(110) 사이에 위치하고, 티타늄(Ti)을 포함할 수 있다. 제2층(120b)은 제1 기판(110) 위에 제1층(120a)이 용이하게 증착 되도록 하거나 수분 등의 침투를 방지할 수 있다.
제1 기판(110)을 기준으로 할 때, 일 실시예에 따른 게이트선(121)은 제2층(120b), 제1층(120a) 및 차단층(126) 순으로 적층된 다층 구조를 포함할 수 있다. 또한 본 명세서는 금속층이 이중층 구조인 실시예를 설명하였으나, 이에 제한되지 않고 금속층은 이중 이상의 다층 구조를 포함할 수 있다.
차단층(126)은 금속층(120), 일례로써 제1층(120a)과 접하도록 위치하며, 제1층(120a)과 게이트 절연막(140) 사이에 위치한다. 차단층(126)은 높은 흡수 계수를 가지는 금속을 포함함으로써 외광을 흡수하거나 외광을 상쇄 간섭 시킬 수 있다.
차단층(126)은 몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속, 바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및 산소(O)를 포함한다. 일례로써 차단층(126)은 Mo-V-Ox, Mo-Nb-Ox, Mo-Zr-Ox, Mo-Ta-Ox, W-V-Ox, W-Nb-Ox, W-Zr-Ox, W-Ta-Ox로 이루어진 군에서 선택된 1종을 포함할 수 있다.
제2 금속의 함량은 차단층(126)의 전체 함량 대비 약 3 내지 10wt% 일 수 있다. 제2 금속의 함량이 3wt% 이하인 경우 제2 금속에 의한 용해도 저하 효과를 가지기 어려우며, 고가인 제2 금속의 함량이 10wt% 이상인 경우 제조 비용 및 표시 패널의 단가가 증가하기 때문이다.
게이트선(121) 위에 게이트 절연막(140)이 위치하고, 게이트 절연막(140) 위에 반도체층(154)이 위치하며, 반도체층(154) 위에 y 방향으로 연장되며 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)이 위치한다.
데이터선(171)은 금속층(170) 및 차단층(176)을 포함하고, 금속층(170)은 제1층(170a) 및 제2층(170b)을 포함할 수 있다. 본 명세서는 데이터선(171)에 대해 설명하였으나, 이에 제한되지 않고 데이터선(171)과 동일한 공정을 통해 제조되는 드레인 전극(175) 역시 금속층과 차단층을 포함할 수 있음은 물론이다. 또한 금속층(170)은 다층 구조일 수 있으며, 일 실시예는 이중층 구조에 대해 설명하였으나 이에 제한되지 않고 2 이상의 층으로 이루어진 다층 구조일 수 있다.
제1층(170a)은 차단층(176)과 접촉하고, 게이트 절연막(140)과 차단층(176) 사이에 위치한다. 제1층(170a)은 일례로써 전기 전도도가 우수한 알루미늄(Al) 및 구리(Cu)로 이루어진 군으로부터 선택된 1종을 포함할 수 있다. 제2층(170b)은 게이트 절연막(140)과 제1층(170a) 사이에 위치하고, 티타늄(Ti)을 포함할 수 있다.
제1 기판(110)을 기준으로 할 때, 일 실시예에 따른 데이터선(171)은 제2층(170b), 제1층(170a) 및 차단층(176) 순으로 적층된 다층 구조를 포함할 수 있다.
차단층(176)은 금속층(170), 일례로써 제1층(170a)과 접하도록 위치하며, 제1층(170a)과 보호막(180) 사이에 위치한다. 차단층(176)은 높은 흡수 계수를 가지는 금속을 포함함으로써 외광을 흡수하거나 외광을 상쇄 간섭 시킬 수 있다.
차단층(176)은 몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속, 바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및 산소(O)를 포함한다. 일례로써 차단층(126)은 Mo-V-Ox, Mo-Nb-Ox, Mo-Zr-Ox, Mo-Ta-Ox, W-V-Ox, W-Nb-Ox, W-Zr-Ox, W-Ta-Ox로 이루어진 군에서 선택된 1종을 포함할 수 있다.
제2 금속의 함량은 차단층(176)의 전체 함량 대비 약 3 내지 10wt% 일 수 있다. 제2 금속의 함량이 3wt% 이하인 경우 제2 금속에 의한 용해도 저하 효과를 가지기 어려우며, 고가인 제2 금속의 함량이 10wt% 이상인 경우 제조 비용 및 표시 패널의 단가가 증가하기 때문이다.
데이터선(171) 및 드레인 전극(175) 위에 보호막(180)이 위치하고, 보호막(180)이 가지는 접촉 구멍(185)을 통해 드레인 전극(175)과 화소 전극(191)이 물리적 전기적으로 연결된다.
상부 표시판(200)이 포함하는 제2 기판(210)과 액정층(3) 사이에는 차광층(220) 및 색필터(230)가 위치하고, 차광층(220) 및 색필터(230)와 액정층(3) 사이에 평평한 면을 제공하는 평탄막(250)이 위치하며, 평탄막(250)과 액정층(3) 사이에 공통 전극(270)이 위치할 수 있으며, 발명의 실시예에 따라 평탄막(250)은 생략될 수 있다. 공통 전압을 인가받는 공통 전극(270)은 화소 전극(191)과 전계를 형성하여, 액정층(3)에 위치하는 복수의 액정 분자(31)들을 배열시킨다.
표시 장치(10)는 상하부 표시판(100, 200)의 양면에 위치하는 편광판(12, 22)을 더 포함할 수 있다.
본 명세서는 게이트선 및 데이터선 각각이 다층 구조의 금속층 및 차단층을 포함하는 실시예에 대해 설명하였으나, 이에 제한되지 않고 게이트선만이 전술한 구조를 포함하거나 데이터선만이 전술한 구조를 포함하거나, 도 1 내지 3을 참조하여 설명한 다른 실시예와의 조합도 가능함은 물론이다.
이하에서는 도 6 내지 도 7을 참조하여 변형 실시예에 따른 표시 장치에 대해 설명한다. 도 6은 도 2의 변형 실시예이고, 도 7은 도 3의 변형 실시예에 따른 단면도이다. 전술한 실시예와 중복되는 구성요소에 대한 설명은 생략한다.
표시 장치(10)는 하부 표시판(100), 하부 표시판(100)과 중첩하는 상부 표시판(200) 및 하부 표시판(100)과 상부 표시판(200) 사이에 위치하며 복수의 액정 분자를 포함하는 액정층(3)을 포함한다. 일 실시예에 따른 표시 장치(10)는 상부 표시판(200)에서 하부 표시판(100)을 향해 광을 내보내는 배면 발광 방식의 표시 장치일 수 있다.
일 실시예에 따른 하부 표시판(100)은 제1 기판(110) 위에 위치하는 절연층(111)을 더 포함한다.
절연층(111)은 SiOx, SiNy, SiON, TiO2 및 Al2O3로 이루어진 군에서 선택된 1종을 포함할 수 있다. 절연층(111)은 후술할 차단층(126)과 접할 수 있으며, 절연층(111) 및 차단층(126)에서 반사되는 외광이 상쇄 간섭될 수 있도록 소정의 굴절률을 가질 수 있다.
절연층(111) 위에 게이트선(121)이 위치하고, 게이트선(121)은 차단층(126) 및 금속층(120)을 포함할 수 있다.
차단층(126)은 절연층(111)과 금속층(120) 사이에 위치하며, 높은 흡수 계수를 가지는 금속을 포함함으로써 외광을 흡수하거나 외광을 상쇄 간섭 시킬 수 있다.
차단층(126)은 몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속, 바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및 산소(O)를 포함한다. 일례로써 차단층(126)은 Mo-V-Ox, Mo-Nb-Ox, Mo-Zr-Ox, Mo-Ta-Ox, W-V-Ox, W-Nb-Ox, W-Zr-Ox, W-Ta-Ox로 이루어진 군에서 선택된 1종을 포함할 수 있다.
금속층(120)은 차단층(126) 위에 위치하고, 게이트 절연막(140)과 차단층(126) 사이에 위치할 수 있다. 금속층(120)은 일례로써 전기 전도도가 우수한 알루미늄(Al) 및 구리(Cu)를 포함하는 군으로부터 선택된 1종 이상을 포함할 수 있다.
게이트선(121) 위에 게이트 절연막(140)이 위치하고, 게이트 절연막(140) 위에 반도체층(154)이 위치하며, 반도체층(154) 위에 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)이 위치한다.
데이터선(171)은 차단층(176) 및 금속층(170)을 포함한다. 본 명세서는 데이터선(171)이 차단층과 금속층을 포함하는 실시예에 대해 설명하였으나, 이에 제한되지 않고 데이터선과 동일한 공정을 통해 제조되는 드레인 전극 역시 차단층과 금속층을 포함할 수 있음은 물론이다.
차단층(176)은 금속층(170)과 접하도록 위치하며, 도 7에 도시된 바와 같이 게이트 절연막(140)과 금속층(170) 사이에 위치할 수 있다. 차단층(176)은 높은 흡수 계수를 가지는 금속을 포함할 수 있으며, 이를 통해 외광을 흡수하거나 외광을 상쇄 간섭 시킬 수 있다.
차단층(176)은 몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속, 바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및 산소(O)를 포함한다. 일례로써 차단층(126)은 Mo-V-Ox, Mo-Nb-Ox, Mo-Zr-Ox, Mo-Ta-Ox, W-V-Ox, W-Nb-Ox, W-Zr-Ox, W-Ta-Ox로 이루어진 군에서 선택된 1종을 포함할 수 있다.
금속층(170)은 차단층(176) 위에 위치하고, 차단층(176)과 보호막(180) 사이에 위치할 수 있다. 금속층(170)은 전기 전도도가 우수한 알루미늄(Al) 및 구리(Cu)를 포함하는 군으로부터 선택된 1종 이상을 포함할 수 있다.
데이터선(171) 및 드레인 전극(175) 위에 보호막(180)이 위치하고, 보호막(180)이 가지는 접촉 구멍(185)을 통해 화소 전극(191)과 드레인 전극(175)이 연결된다.
상부 표시판(200)이 포함하는 제2 기판(210)과 액정층(3) 사이에는 차광층(220) 및 색필터(230)가 위치하고, 차광층(220) 및 색필터(230)와 액정층(3) 사이에 평평한 면을 제공하는 평탄막(250)이 위치하며, 평탄막(250)과 액정층(3) 사이에 공통 전극(270)이 위치할 수 있으며, 발명의 실시예에 따라 평탄막(250)은 생략될 수 있다. 공통 전압을 인가받는 공통 전극(270)은 화소 전극(191)과 전계를 형성하여, 액정층(3)에 위치하는 복수의 액정 분자(31)들을 배열시킨다.
표시 장치(10)는 상하부 표시판(100, 200)의 양면에 위치하는 편광판(12, 22)을 더 포함할 수 있다.
도 6 내지 도 7을 참조하여 설명한 실시예는 이에 제한되지 않고 게이트선만이 전술한 구조를 포함하거나 데이터선만이 전술한 구조를 포함하거나, 도 1 내지 5을 참조하여 설명한 다른 실시예와의 조합도 가능함은 물론이다.
이하에서는 도 8 내지 도 9를 참조하여 변형 실시예에 따른 표시 장치에 대해 설명한다. 도 8은 도 2의 변형 실시예이고, 도 9는 도 3의 변형 실시예에 따른 단면도이다. 전술한 실시예와 중복되는 구성요소에 대한 설명은 생략한다.
표시 장치(10)는 하부 표시판(100), 하부 표시판(100)과 중첩하는 상부 표시판(200) 및 하부 표시판(100)과 상부 표시판(200) 사이에 위치하며 복수의 액정 분자(31)를 포함하는 액정층(3)을 포함한다. 일 실시예에 따른 표시 장치(10)는 상부 표시판(200)에서 하부 표시판(100)을 향하는 방향으로 광을 내보내는 배면 발광 방식의 표시 장치일 수 있다.
일 실시예에 따른 하부 표시판(100)은 제1 기판(110) 위에 위치하는 절연층(111)을 더 포함한다.
절연층(111)은 SiOx, SiNy, SiON, TiO2 및 Al2O3로 이루어진 군에서 선택된 1종을 포함할 수 있다. 절연층(111)은 후술할 차단층(126)과 접할 수 있으며, 절연층(111) 및 차단층(126)에서 반사되는 광이 서로 상쇄 간섭될 수 있도록 소정의 굴절률을 가질 수 있다.
절연층(111) 위에 게이트선(121)이 위치하고, 게이트선(121)은 차단층(126) 및 금속층(120)을 포함하며, 금속층(120)은 제1층(120a) 및 제2층(120b)을 포함한다. 금속층(120)은 다층 구조일 수 있으며, 일 실시예는 이중층 구조에 대해 설명하였으나 이에 제한되지 않고 2 이상의 층으로 이루어진 다층 구조일 수 있다.
차단층(126)은 절연층(111)과 금속층(120) 사이에 위치하며, 높은 흡수 계수를 가지는 금속을 포함함으로써 외광을 흡수하거나 외광을 상쇄 간섭 시킬 수 있다.
차단층(126)은 몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속, 바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및 산소(O)를 포함한다. 일례로써 차단층(126)은 Mo-V-Ox, Mo-Nb-Ox, Mo-Zr-Ox, Mo-Ta-Ox, W-V-Ox, W-Nb-Ox, W-Zr-Ox, W-Ta-Ox로 이루어진 군에서 선택된 1종을 포함할 수 있다.
금속층(120)은 차단층(126) 위에 위치하는 제1층(120a) 및 제1층(120a) 위에 위치하는 제2층(120b)을 포함할 수 있다. 제1층(120a)은 제2층(120b)과 차단층(126) 사이에 위치한다.
제1층(120a)은 차단층(126)과 접촉하면서, 일례로써 전기 전도도가 높은 알루미늄(Al) 및 구리(Cu)로 이루어진 군으로부터 선택된 1종을 포함할 수 있다.
제2층(120b)은 제1층(120a)과 게이트 절연막(140) 사이에 위치하고, 티타늄(Ti)을 포함할 수 있다. 제2층(120b)은 제1층(120a)으로 침투하는 불순물이나 수분 등을 막을 수 있다.
게이트선(121) 위에 게이트 절연막(140)이 위치하고, 게이트 절연막(140) 위에 반도체층(154)이 위치하며, 반도체층(154) 위에 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)이 위치한다.
데이터선(171)은 차단층(176) 및 금속층(170)을 포함하고, 금속층(170)은 차단층(176) 위에 위치하는 제1층(170a) 및 제1층(170a) 위에 위치하는 제2층(170b)을 포함한다. 금속층(170)은 다층 구조일 수 있으며, 일 실시예는 이중층 구조에 대해 설명하였으나 이에 제한되지 않고 2 이상의 층으로 이루어진 다층 구조일 수 있다.
또한 본 명세서는 데이터선(171)에 대해 설명하였으나, 이에 제한되지 않고 데이터선(171)과 동일한 공정을 통해 제조되는 드레인 전극(175) 역시 금속층과 차단층을 포함할 수 있음은 물론이다.
차단층(176)은 금속층(170), 일례로써 제1층(170a)과 접하도록 위치하며, 제1층(170a)과 게이트 절연막(140) 사이에 위치한다. 차단층(176)은 높은 흡수 계수를 가지는 금속을 포함함으로써 외광을 흡수하거나 외광을 상쇄 간섭 시킬 수 있다.
차단층(176)은 몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속, 바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및 산소(O)를 포함한다. 일례로써 차단층(126)은 Mo-V-Ox, Mo-Nb-Ox, Mo-Zr-Ox, Mo-Ta-Ox, W-V-Ox, W-Nb-Ox, W-Zr-Ox, W-Ta-Ox로 이루어진 군에서 선택된 1종을 포함할 수 있다.
제2 금속의 함량은 차단층(176)의 전체 함량 대비 약 3 내지 10wt% 일 수 있다. 제2 금속의 함량이 3wt% 이하인 경우 제2 금속에 의한 용해도 저하 효과를 가지기 어려우며, 고가인 제2 금속의 함량이 10wt% 이상인 경우 제조 비용 및 표시 패널의 단가가 증가하기 때문이다.
금속층(170)은 차단층(176) 위에 위치하는 제1층(170a) 및 제1층(170a) 위에 위치하는 제2층(170b)을 포함할 수 있다. 제1층(170a)은 알루미늄 및 구리로 이루어진 군으로부터 선택된 1종을 포함할 수 있으며, 제2층(170b)은 티타늄(Ti)을 포함할 수 있다.
데이터선(171) 및 드레인 전극(175) 위에 보호막(180)이 위치하고, 보호막(180)이 가지는 접촉 구멍(185)을 통해 화소 전극(191)과 드레인 전극(175)이 연결된다.
데이터선(171) 및 드레인 전극(175) 위에 보호막(180)이 위치하고, 보호막(180)이 가지는 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적 전기적으로 연결되는 화소 전극(191)이 위치한다.
상부 표시판(200)이 포함하는 제2 기판(210)과 액정층(3) 사이에는 차광층(220) 및 색필터(230)가 위치하고, 차광층(220) 및 색필터(230)와 액정층(3) 사이에 평평한 면을 제공하는 평탄막(250)이 위치하며, 평탄막(250)과 액정층(3) 사이에 공통 전극(270)이 위치할 수 있으며, 발명의 실시예에 따라 평탄막(250)은 생략될 수 있다. 공통 전압을 인가받는 공통 전극(270)은 화소 전극(191)과 전계를 형성하여, 액정층(3)에 위치하는 복수의 액정 분자(31)들을 배열시킨다.
표시 장치(10)는 상하부 표시판(100, 200)의 양면에 위치하는 편광판(12, 22)을 더 포함할 수 있다.
도 8 내지 도 9를 참조하여 설명한 실시예는 이에 제한되지 않고 게이트선만이 전술한 구조를 포함하거나 데이터선만이 전술한 구조를 포함하거나, 도 1 내지 7을 참조하여 설명한 다른 실시예와의 조합도 가능함은 물론이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 일 화소의 평면도이고, 도 11은 도 10의 XI-XI선을 따라 자른 단면도이고, 도 12는 도 10의 XII-XII선을 따라 자른 단면도이다.
도 10 내지 12에 도시된 표시 장치는 기판(110)을 기준으로 후술할 박막 트랜지스터를 향하는 방향으로 광을 출광하는 전면 발광 타입의 표시 장치이다.
표시 장치는 기판(110) 위에 위치하며, 제1 게이트 전극(124a)을 포함하는 게이트선(121) 및 제2 게이트 전극(124b)을 포함하는 유지 전극선(131)을 포함하는 게이트 도전체를 포함한다.
게이트 도전체는 각각 금속층(120, 124b', 131') 및 차단층(126, 126b, 136)을 포함할 수 있다.
금속층(120, 124b', 131')은 전기 전도성이 높은 물질을 포함하며, 알루미늄(Al) 및 구리(Cu)를 포함하는 군으로부터 선택된 1종 이상을 포함할 수 있다.
차단층(126, 126b, 136)은 금속층(120, 124b', 131')과 접하도록 위치하며, 기판(110)과 게이트 절연막(140) 사이, 구체적으로 금속층(120, 124b', 131')과 게이트 절연막(140) 사이에 위치한다.
차단층(126, 126b, 136)은 높은 흡수 계수를 가지는 금속을 포함함으로써 외광을 흡수하거나 외광을 상쇄 간섭 시킬 수 있다.
차단층(126, 126b, 136)은 몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속, 바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및 산소(O)를 포함한다. 일례로써 차단층(126, 126b, 136)은 Mo-V-Ox, Mo-Nb-Ox, Mo-Zr-Ox, Mo-Ta-Ox, W-V-Ox, W-Nb-Ox, W-Zr-Ox, W-Ta-Ox로 이루어진 군에서 선택된 1종을 포함할 수 있다.
제2 금속의 함량은 차단층(126, 126b, 136)의 전체 함량 대비 약 3 내지 10wt% 일 수 있다. 제2 금속의 함량이 3wt% 이하인 경우 제2 금속에 의한 용해도 저하 효과를 가지기 어려우며, 고가인 제2 금속의 함량이 10wt% 이상인 경우 제조 비용 및 표시 패널의 단가가 증가하기 때문이다.
게이트 도전체 위에 게이트 절연막(140)이 위치하고, 게이트 절연막(140) 위에 제1 반도체층(154a) 및 제2 반도체층(154b)이 위치하고, 제1 반도체층(154a) 및 제2 반도체층(154b) 위에 저항성 접촉 부재(163, 165)가 위치한다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에 제1 소스 전극(173a)을 포함하는 데이터선(171)과 제2 소스 전극(173b)을 포함하는 구동 전압선(172)과 제1 및 제2 드레인 전극(175a, 175b)을 포함하는 데이터 도전체가 위치한다.
데이터 도전체 역시 금속층(170, 173b', 175b') 및 차단층(176, 176b)을 포함할 수 있다.
금속층(170, 173b', 175b')은 전기 전도성이 높은 물질을 포함하며, 알루미늄(Al) 및 구리(Cu)를 포함하는 군으로부터 선택된 1종 이상을 포함할 수 있다.
차단층(176, 176b)은 금속층(170, 173b', 175b')과 보호막(180) 사이에 위치하고 금속층(170, 173b', 175b')과 접할 수 있다. 차단층(176, 176b)은 높은 흡수 계수를 가지는 물질을 포함함으로써 외광을 흡수하거나 외광을 상쇄 간섭시킬 수 있다.
차단층(176, 176b)은 몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속, 바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및 산소(O)를 포함한다. 일례로써 차단층(126)은 Mo-V-Ox, Mo-Nb-Ox, Mo-Zr-Ox, Mo-Ta-Ox, W-V-Ox, W-Nb-Ox, W-Zr-Ox, W-Ta-Ox로 이루어진 군에서 선택된 1종을 포함할 수 있다.
제2 금속의 함량은 차단층(176, 176b)의 전체 함량 대비 약 3 내지 10wt% 일 수 있다. 제2 금속의 함량이 3wt% 이하인 경우 제2 금속에 의한 용해도 저하 효과를 가지기 어려우며, 고가인 제2 금속의 함량이 10wt% 이상인 경우 제조 비용 및 표시 패널의 단가가 증가하기 때문이다.
본 명세서는 게이트 도전체 및 데이터 도전체 각각이 금속층과 차단층을 포함하는 실시예에 대해 설명하였으나, 이에 제한되지 않고 게이트 도전체만 차단층을 포함하거나 데이터 도전체만 차단층을 포함하는 실시예도 가능하다.
데이터 도전체(171, 172, 173a, 173b, 175a, 175b) 및 제1 반도체층(154a)과 제2 반도체층(154b)의 노출된 부분 위에 보호막(180)이 위치한다. 보호막(180)은 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 각각 드러내는 접촉 구멍(185a, 185b)을 가지며, 보호막(180)과 게이트 절연막(140)은 제2 게이트 전극(124b)을 드러내는 접촉 구멍(184)을 가진다.
보호막(180) 위에 화소 전극(191) 및 연결 부재(85)가 위치한다.
화소 전극(191)은 접촉 구멍(185b)을 통하여 제2 드레인 전극(175b)과 연결되고, 연결 부재(85)는 접촉 구멍(184, 185a)을 통하여 제2 게이트 전극(124b) 및 제1 드레인 전극(175a)과 연결된다.
보호막(180) 위에 격벽(460)이 위치하고, 서로 이웃하는 격벽(460) 사이의 개구부 내에 유기 발광 부재(470)가 위치하고, 유기 발광 부재(470) 위에 공통 전극(270)이 위치한다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체층(154a)과 함께 스위칭 박막 트랜지스터(Qs)를 이루며, 제1 드레인 전극(175a)에 연결되어 있는 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제2 반도체층(154b)과 함께 구동 박막 트랜지스터(Qd)를 이루며, 구동 박막 트랜지스터(Qd)의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 제2 반도체층(154b)에 형성된다. 화소 전극(191), 유기 발광 부재(470) 및 공통 전극(270)은 유기 발광 다이오드를 이루며, 화소 전극(191)이 애노드, 공통 전극(270)이 캐소드가 되거나 반대로 화소 전극(191)이 캐소드, 공통 전극(270)이 애노드가 될 수 있다.
본 명세서는 게이트 도전체 및 데이터 도전체 각각이 금속층과 차단층을 포함하는 실시예에 대해 설명 및 도시하였으나, 이에 제한되지 않고 게이트 도전체만이 금속층과 차단층을 포함하거나 데이터 도전체만이 금속층과 차단층을 포함하는 실시예도 가능하다.
이하에서는 도 13 내지 도 14를 참조하여 변형 실시예에 따른 표시 장치를 설명한다. 도 13은 도 11의 변형 실시예이고, 도 14는 도 12의 변형 실시예에 따른 단면도이다.
도 13 내지 14에 도시된 표시 장치는 기판(110)을 기준으로 후술할 박막 트랜지스터를 향하는 방향으로 광을 출광하는 전면 발광 타입의 표시 장치이다.
우선 표시 장치는 기판(110) 위에 위치하며, 제1 게이트 전극(124a)을 포함하는 게이트선(121) 및 제2 게이트 전극(124b)을 포함하는 유지 전극선(131)을 포함하는 게이트 도전체를 포함한다.
게이트 도전체는 각각 금속층(120, 124b', 131') 및 차단층(126, 126b, 136)을 포함할 수 있으며, 금속층(120, 124b', 131')은 제1층(120a, 124b1, 131a) 및 제2층(120b, 124b2, 131b)을 포함한다.
제1층(120a, 124b1, 131a)은 차단층(126, 126b, 136)과 접촉할 수 있으며, 차단층(126, 126b, 136)과 기판(110) 사이에 위치할 수 있다. 제1층(120a, 124b1, 131a)은 일례로써 전기 전도도가 높은 알루미늄 및 구리로 이루어진 군으로부터 선택된 1종을 포함할 수 있다.
제2층(120b, 124b2, 131b)은 제1층(120a, 124b1, 131a)과 기판(110) 사이에 위치하고, 티타늄(Ti)을 포함할 수 있다. 제2층(120b, 124b2, 131b)은 기판(110) 위에 제1층(120a, 124b1, 131a)이 용이하게 증착 되도록 하거나 수분 등의 침투를 방지할 수 있다.
기판(110)을 기준으로 할 때, 일 실시예에 따른 게이트 도전체는 제2층(120b, 124b2, 131b), 제1층(120a, 124b1, 131a) 및 차단층(126, 126b, 136) 순으로 적층된 다층 구조를 포함할 수 있다. 또한 본 명세서는 금속층이 이중층 구조인 실시예를 설명하였으나, 이에 제한되지 않고 금속층은 이중 이상의 다층 구조를 포함할 수 있다.
다음 게이트 도전체 위에 게이트 절연막(140)이 위치하고, 게이트 절연막(140) 위에 제1 반도체층(154a) 및 제2 반도체층(154b)이 위치하고, 제1 반도체층(154a) 및 제2 반도체층(154b) 위에 저항성 접촉 부재(163, 165)가 위치한다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에 제1 소스 전극(173a)을 포함하는 데이터선(171)과 제2 소스 전극(173b)을 포함하는 구동 전압선(172)과 제1 및 제2 드레인 전극(175a, 175b)을 포함하는 데이터 도전체가 위치한다.
데이터 도전체 역시 금속층(170, 175b', 173b') 및 차단층(176, 176b)을 포함할 수 있고, 금속층(170, 175b', 173b')은 제1층(170a, 175b1, 173b1) 및 제2층(170b, 175b2, 173b2)을 포함할 수 있다. 금속층(170, 175b', 173b')은 다층 구조일 수 있으며, 본 명세서는 금속층이 이중층 구조를 포함하는 경우에 대해 설명하였으나 이에 제한되지 않고 2 이상의 층으로 이루어진 다층 구조일 수 있다.
또한 본 명세서는 게이트 도전체 및 데이터 도전체 각각이 금속층과 차단층을 포함하는 실시예에 대해 설명하였으나, 이에 제한되지 않고 게이트 도전체만 차단층을 포함하거나 데이터 도전체만 차단층을 포함하는 실시예도 가능하다.
제1층(170a, 175b1, 173b1)은 차단층(176, 176b)과 접촉하고, 게이트 절연막(140)과 차단층(176, 176b) 사이에 위치한다. 제1층(170a, 175b1, 173b1)은 일례로써 전기 전도도가 우수한 알루미늄(Al) 및 구리(Cu)로 이루어진 군으로부터 선택된 1종을 포함할 수 있다.
제2층(170b, 175b2, 173b2)은 게이트 절연막(140)과 제1층(170a, 175b1, 173b1) 사이에 위치하고, 티타늄(Ti)을 포함할 수 있다.
기판(110)을 기준으로 할 때, 일 실시예에 따른 데이터 도전체는 제2층(170b, 175b2, 173b2), 제1층(170a, 175b1, 173b1) 및 차단층(176, 176b) 순으로 적층된 다층 구조를 포함할 수 있다.
차단층(176, 176b)은 금속층(170, 175b', 173b')과 접하도록 위치하며, 보호막(180)과 금속층(170, 175b', 173b') 사이에 위치한다. 차단층(176, 176b)은 높은 흡수 계수를 가지는 금속을 포함할 수 있으며, 이를 통해 외광을 흡수하거나 외광을 상쇄 간섭 시킨다.
차단층(176, 176b)은 몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속, 바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및 산소(O)를 포함한다. 일례로써 차단층(126)은 Mo-V-Ox, Mo-Nb-Ox, Mo-Zr-Ox, Mo-Ta-Ox, W-V-Ox, W-Nb-Ox, W-Zr-Ox, W-Ta-Ox로 이루어진 군에서 선택된 1종을 포함할 수 있다.
제2 금속의 함량은 차단층(176, 176b)의 전체 함량 대비 약 3 내지 10wt% 일 수 있다. 제2 금속의 함량이 3wt% 이하인 경우 제2 금속에 의한 용해도 저하 효과를 가지기 어려우며, 고가인 제2 금속의 함량이 10wt% 이상인 경우 제조 비용 및 표시 패널의 단가가 증가하기 때문이다.
다음, 데이터 도전체(171, 172, 173a, 173b, 175a, 175b) 및 제1 반도체층(154a)과 제2 반도체층(154b)의 노출된 부분 위에 보호막(180)이 위치한다. 보호막(180)은 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 각각 드러내는 접촉 구멍(185a, 185b)을 가지며, 보호막(180)과 게이트 절연막(140)은 제2 게이트 전극(124b)을 드러내는 접촉 구멍(184)을 가진다.
보호막(180) 위에 화소 전극(191) 및 연결 부재(85)가 위치한다. 화소 전극(191)은 접촉 구멍(185b)을 통하여 제2 드레인 전극(175b)과 연결되고, 연결 부재(85)는 접촉 구멍(184, 185a)을 통하여 제2 게이트 전극(124b) 및 제1 드레인 전극(175a)과 연결된다.
보호막(180) 위에 격벽(460)이 위치하고, 서로 이웃하는 격벽(460) 사이의 개구부 내에 유기 발광 부재(470)가 위치한다. 유기 발광 부재(470) 위에 공통 전극(270)이 위치한다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체층(154a)과 함께 스위칭 박막 트랜지스터(Qs)를 이루며, 제1 드레인 전극(175a)에 연결되어 있는 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제2 반도체층(154b)과 함께 구동 박막 트랜지스터(Qd)를 이루며, 구동 박막 트랜지스터(Qd)의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 제2 반도체층(154b)에 형성된다.
이하에서는 도 15 내지 도 16을 참조하여 일 실시예에 따른 표시 장치를 설명한다. 도 15는 도 11의 변형 실시예이고, 도 16은 도 12의 변형 실시예에 따른 단면도이다. 일 실시예에 따른 표시 장치는 후술할 박막 트랜지스터로부터 기판(110)을 향해 광을 내보내는 배면 발광 타입의 표시 장치이다.
일 실시예에 따른 표시 장치는 기판(110) 위에 위치하는 절연층(111)을 더 포함한다.
절연층(111)은 SiOx, SiNy, SiON, TiO2 및 Al2O3로 이루어진 군에서 선택된 1종을 포함할 수 있다. 절연층(111)은 후술할 차단층(126, 126b, 136)과 접할 수 있으며, 기판(110)으로부터 입사되어 절연층(111) 및 차단층(126, 126b, 136)을 통해 반사되는 외광이 상쇄 간섭될 수 있도록 소정의 굴절률을 가질 수 있다.
절연층(111) 위에 제1 게이트 전극(124a)을 포함하는 게이트선(121) 및 제2 게이트 전극(124b)을 포함하는 유지 전극선(131)을 포함하는 게이트 도전체가 위치하고, 게이트 도전체 각각은 차단층(126, 126b, 136) 및 금속층(120, 124b', 131')을 포함한다.
차단층(126, 126b, 136)은 금속층(120, 124b', 131')과 접하도록 위치하며, 금속층(120, 124b', 131')과 절연층(111) 사이에 위치한다. 차단층(126, 126b, 136)은 높은 흡수 계수를 가지는 금속을 포함함으로써 외광을 흡수하거나 외광을 상쇄 간섭 시킬 수 있다.
차단층(126, 126b, 136)은 몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속, 바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및 산소(O)를 포함한다. 일례로써 차단층(126)은 Mo-V-Ox, Mo-Nb-Ox, Mo-Zr-Ox, Mo-Ta-Ox, W-V-Ox, W-Nb-Ox, W-Zr-Ox, W-Ta-Ox로 이루어진 군에서 선택된 1종을 포함할 수 있다.
금속층(120, 124b', 131')은 차단층(126, 126b, 136)과 접하면서 게이트 절연막(140)과 기판(110) 사이에 위치한다. 금속층(120, 124b', 131')은 전기 전도도가 우수한 알루미늄(Al) 및 구리(Cu)를 포함하는 군으로부터 선택된 1종 이상을 포함할 수 있다.
일 실시예에 따른 게이트 도전체는 기판(110)을 기준으로 절연층(111), 차단층(126, 126b, 136) 및 금속층(120, 124b', 131') 순으로 적층된 구조를 포함할 수 있다.
게이트 도전체 위에 게이트 절연막(140)이 위치하고, 게이트 절연막(140) 위에 제1 반도체층(154a) 및 제2 반도체층(154b)이 위치하고, 제1 반도체층(154a) 및 제2 반도체층(154b) 위에 저항성 접촉 부재(163, 165)가 위치한다. 저항성 접촉 부재(163, 165)는 실시예에 따라 생략될 수 있다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에 제1 소스 전극(173a)을 포함하는 데이터선(171)과 제2 소스 전극(173b)을 포함하는 구동 전압선(172)과 제1 및 제2 드레인 전극(175a, 175b)을 포함하는 데이터 도전체가 위치한다.
데이터 도전체 각각은 차단층(176, 176b) 및 금속층(170, 173b', 175b')을 포함한다. 본 명세서는 게이트 도전체 및 데이터 도전체 각각이 금속층과 차단층을 포함하는 실시예에 대해 설명하였으나, 이에 제한되지 않고 게이트 도전체만 차단층을 포함하거나 데이터 도전체만 차단층을 포함하는 실시예도 가능하다.
차단층(176, 176b)은 금속층(170, 173b', 175b')과 접하도록 위치하며, 게이트 절연막(140)과 금속층(170, 173b', 175b') 사이에 위치한다. 차단층(176, 176b)은 높은 흡수 계수를 가지는 금속을 포함할 수 있으며, 이를 통해 외광을 흡수하거나 외광을 상쇄 간섭 시킨다.
차단층(176, 176b)은 몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속, 바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및 산소(O)를 포함한다. 일례로써 차단층(126)은 Mo-V-Ox, Mo-Nb-Ox, Mo-Zr-Ox, Mo-Ta-Ox, W-V-Ox, W-Nb-Ox, W-Zr-Ox, W-Ta-Ox로 이루어진 군에서 선택된 1종을 포함할 수 있다.
금속층(170, 173b', 175b')은 차단층(176, 176b) 위에 위치하며 보호막(180)과 차단층(176, 176b) 사이에 위치한다. 금속층(170, 173b', 175b')은 전기 전도도가 우수한 알루미늄(Al) 및 구리(Cu)로 이루어진 군으로부터 선택된 1종을 포함할 수 있다.
데이터 도전체(171, 172, 173a, 173b, 175a, 175b) 및 제1 반도체층(154a)과 제2 반도체층(154b)의 노출된 부분 위에 보호막(180)이 위치한다. 보호막(180)은 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 각각 드러내는 접촉 구멍(185a, 185b)을 가지며, 보호막(180)과 게이트 절연막(140)은 제2 게이트 전극(124b)을 드러내는 접촉 구멍(184)을 가진다.
보호막(180) 위에 화소 전극(191) 및 연결 부재(85)가 위치한다. 화소 전극(191)은 접촉 구멍(185b)을 통하여 제2 드레인 전극(175b)과 연결되고, 연결 부재(85)는 접촉 구멍(184, 185a)을 통하여 제2 게이트 전극(124b) 및 제1 드레인 전극(175a)과 연결된다.
보호막(180) 위에 격벽(460)이 위치하고, 서로 이웃하는 격벽(460) 사이의 개구부 내에 유기 발광 부재(470)가 위치한다. 유기 발광 부재(470) 위에 공통 전극(270)이 위치한다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체층(154a)과 함께 스위칭 박막 트랜지스터(Qs)를 이루며, 제1 드레인 전극(175a)에 연결되어 있는 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제2 반도체층(154b)과 함께 구동 박막 트랜지스터(Qd)를 이루며, 구동 박막 트랜지스터(Qd)의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 제2 반도체층(154b)에 형성된다.
이하에서는 도 17 및 도 18을 참조하여 일 실시예에 따른 표시 장치를 설명한다. 도 17은 도 11의 변형 실시예이고, 도 18은 도 12의 변형 실시예에 따른 단면도이다. 일 실시예에 따른 표시 장치는 후술할 박막 트랜지스터로부터 기판(110)을 향해 광을 내보내는 배면 발광 타입의 표시 장치이다.
일 실시예에 따른 표시 장치는 기판(110) 위에 위치하는 절연층(111)을 더 포함한다.
절연층(111)은 SiOx, SiNy, SiON, TiO2 및 Al2O3로 이루어진 군에서 선택된 1종을 포함할 수 있다. 절연층(111)은 후술할 차단층(126)과 접할 수 있으며, 기판(110)으로부터 입사되어 절연층(111) 및 차단층(126)을 통해 반사되는 외광이 상쇄 간섭될 수 있도록 소정의 굴절률을 가질 수 있다.
절연층(111) 위에 제1 게이트 전극(124a)을 포함하는 게이트선(121) 및 제2 게이트 전극(124b)을 포함하는 유지 전극선(131)을 포함하는 게이트 도전체가 위치하고, 게이트 도전체 각각은 차단층(126, 126b, 136) 및 금속층(120, 124b', 131')을 포함하고, 금속층(120, 124b', 131')은 제1층(120a, 124b1, 131a) 및 제2층(120b, 124b2, 131b)을 포함한다. 본 명세서는 금속층이 이중층 구조인 실시예를 설명하였으나, 이에 제한되지 않고 금속층은 이중 이상의 다층 구조를 포함할 수 있다.
차단층(126, 126b, 136)은 금속층(120, 124b', 131')과 접하도록 위치하며, 금속층(120, 124b', 131')과 절연층(111) 사이에 위치한다. 차단층(126, 126b, 136)은 높은 흡수 계수를 가지는 물질을 포함함으로써 외광을 흡수하거나 상쇄 간섭 시킬 수 있다.
차단층(126, 126b, 136)은 몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속, 바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및 산소(O)를 포함한다. 일례로써 차단층(126)은 Mo-V-Ox, Mo-Nb-Ox, Mo-Zr-Ox, Mo-Ta-Ox, W-V-Ox, W-Nb-Ox, W-Zr-Ox, W-Ta-Ox로 이루어진 군에서 선택된 1종을 포함할 수 있다.
금속층(120, 124b', 131')은 차단층(126, 126b, 136) 위에 위치하는 제1층(120a, 124b1, 131a) 및 제1층(120a, 124b1, 131a) 위에 위치하는 제2층(120b)을 포함할 수 있다.
제1층(120a, 124b1, 131a)은 차단층(126, 126b, 136)과 접촉하면서 전기 전도도가 높은 알루미늄 및 구리로 이루어진 군으로부터 선택된 1종을 포함할 수 있다.
제2층(120b, 124b2, 131b)은 제1층(120a, 124b1, 131a)과 게이트 절연막(140) 사이에 위치하고, 티타늄(Ti)을 포함할 수 있다. 제2층(120b, 124b2, 131b)은 제1층(120a, 124b1, 131a)으로 침투하는 불순물이나 수분 등을 막을 수 있다.
게이트 도전체 위에 게이트 절연막(140)이 위치하고, 게이트 절연막(140) 위에 제1 반도체층(154a) 및 제2 반도체층(154b)이 위치하고, 제1 반도체층(154a) 및 제2 반도체층(154b) 위에 저항성 접촉 부재(163, 165)가 위치한다. 저항성 접촉 부재(163, 165)는 실시예에 따라 생략될 수 있다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에 제1 소스 전극(173a)을 포함하는 데이터선(171)과 제2 소스 전극(173b)을 포함하는 구동 전압선(172)과 제1 및 제2 드레인 전극(175a, 175b)을 포함하는 데이터 도전체가 위치한다.
데이터 도전체 각각은 차단층(176, 176b) 및 금속층(170, 173b', 175b')을 포함하고, 금속층(170)은 제1층(170a, 173b1, 175b1) 및 제2층(170b, 173b2, 175b2)을 포함한다.
본 명세서는 게이트 도전체 및 데이터 도전체 각각이 금속층과 차단층을 포함하는 실시예에 대해 설명하였으나, 이에 제한되지 않고 게이트 도전체만 차단층을 포함하거나 데이터 도전체만 차단층을 포함하는 실시예도 가능하다.
차단층(176, 176b)은 금속층(170, 173b', 175b')과 접하도록 위치하며, 게이트 절연막(140)과 금속층(170, 173b', 175b') 사이에 위치한다. 차단층(176, 176b)은 높은 흡수 계수를 가지는 금속을 포함할 수 있으며, 이를 통해 외광을 흡수하거나 외광을 상쇄 간섭 시킨다.
차단층(176, 176b)은 몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속, 바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및 산소(O)를 포함한다. 일례로써 차단층(126)은 Mo-V-Ox, Mo-Nb-Ox, Mo-Zr-Ox, Mo-Ta-Ox, W-V-Ox, W-Nb-Ox, W-Zr-Ox, W-Ta-Ox로 이루어진 군에서 선택된 1종을 포함할 수 있다.
금속층(170, 173b', 175b')은 차단층(176, 176b) 위에 위치하는 제1층(170a, 173b1, 175b1) 및 제1층(170a, 173b1, 175b1) 위에 위치하는 제2층(170b, 173b2, 175b2)을 포함할 수 있다.
제1층(170a, 173b1, 175b1)은 알루미늄 및 구리로 이루어진 군으로부터 선택된 1종을 포함할 수 있으며, 제2층(170b, 173b2, 175b2)은 티타늄(Ti)을 포함할 수 있다.
데이터 도전체(171, 172, 173a, 173b, 175a, 175b) 및 제1 반도체층(154a)과 제2 반도체층(154b)의 노출된 부분 위에 보호막(180)이 위치한다. 보호막(180)은 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 각각 드러내는 접촉 구멍(185a, 185b)을 가지며, 보호막(180)과 게이트 절연막(140)은 제2 게이트 전극(124b)을 드러내는 접촉 구멍(184)을 가진다.
보호막(180) 위에 화소 전극(191) 및 연결 부재(85)가 위치한다. 화소 전극(191)은 접촉 구멍(185b)을 통하여 제2 드레인 전극(175b)과 연결되고, 연결 부재(85)는 접촉 구멍(184, 185a)을 통하여 제2 게이트 전극(124b) 및 제1 드레인 전극(175a)과 연결된다.
보호막(180) 위에 격벽(460)이 위치하고, 서로 이웃하는 격벽(460) 사이의 개구부 내에 유기 발광 부재(470)가 위치한다. 유기 발광 부재(470) 위에 공통 전극(270)이 위치한다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체층(154a)과 함께 스위칭 박막 트랜지스터(Qs)를 이루며, 제1 드레인 전극(175a)에 연결되어 있는 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제2 반도체층(154b)과 함께 구동 박막 트랜지스터(Qd)를 이루며, 구동 박막 트랜지스터(Qd)의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 제2 반도체층(154b)에 형성된다.
이하에서 도 19를 참조하여 일 실시예에 따른 차단층을 포함하는 금속 배선의 반사도를 살펴본다.
도 19에 나타난 각 실시예들은 좌측에서 우측으로, 알루미늄/MoTaOx 순으로 적층된 실시예 1, 티타늄/구리/MoTaOx 순으로 적층된 실시예 2, 알루미늄/MoNbOx 순으로 적층된 실시예 3, 티타늄/구리/MoNbOx 순으로 적층된 실시예 4이다.
실시예 1 내지 4는 아르곤 가스를 이용한 비-반응성 증착 방식을 통해 제조된 차단층을 포함한다. 또한 일 실시예에 따른 차단층은 물에 용해되지 않는 성질을 가지는 바, 세정 공정에도 안정적인 성질을 유지할 수 있다. 또한 실시예 1 내지 4는 반사율이 약 6% 이하로 나타난 바, 외광 반사 효과가 현저히 감소됨을 알 수 있었다.
이하에서 도 20 및 도 21을 참조하여 실시예 및 비교예에 따른 차단층에 포함되는 물질의 물성을 살펴본다. 도 20은 실시예와 비교예에 따른 물질의 굴절률을 나타낸 그래프이고, 도 21은 실시예와 비교예에 따른 물질의 흡수 계수를 나타낸 그래프이다. 이때 실시예는 MoNbOx이고, 비교예 1은 MoOx이고, 비교예 2는 SiOx이다.
도 20 및 도 21을 참조하면, 실시예는 약 1.7의 평균 굴절률(N)을 가질 수 있으며 약 0.5320의 평균 흡수 계수(K)를 가질 수 있음을 알 수 있다. 반면 비교예 1은 약 2.2의 평균 굴절률(N)을 가지며 약 0.0821의 평균 흡수 계수(K)를 가지고, 비교예 2는 약 1.47의 평균 굴절률(N)을 가지며 약 0.0008의 평균 흡수 계수(K)를 가짐을 알 수 있다.
실시예와 비교예 1 및 2의 흡수 계수(K)를 비교하면, 실시예는 비교예 대비 적어도 약 6배에서 약 600배까지 큰 흡수 계수를 가짐을 알 수 있다. 즉, 실시예에 따른 물질은 높은 흡수 계수를 가짐을 알 수 있다. 일 실시예와 같이 높은 흡수 계수를 가지는 물질이 차단층으로 사용되는 경우 외광을 흡수하거나 상쇄 간섭 시키는 효율이 우수할 수 있고 이에 따라 표시 장치의 표시 품질이 향상될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 제1 기판
121: 게이트선
171: 데이터선
120, 170: 금속층
126, 176: 차단층

Claims (18)

  1. 기판,
    상기 기판 위에 위치하며 서로 절연된 게이트선 및 데이터선,
    상기 게이트선 및 상기 데이터선과 연결된 박막 트랜지스터, 및
    상기 박막 트랜지스터와 연결된 화소 전극을 포함하고,
    상기 게이트선 및 상기 데이터선 중 적어도 하나는
    금속층, 및
    상기 금속층과 접하는 차단층을 포함하고,
    상기 차단층은
    몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속,
    바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및
    산소(O)를 포함하는 표시 장치.
  2. 제1항에서,
    상기 제2 금속의 함량은 상기 차단층의 전체 함량 대비 약 3 내지 10wt%인 표시 장치.
  3. 제1항에서,
    상기 금속층은 알루미늄(Al) 및 구리(Cu)로 이루어진 군에서 선택된 1종을 포함하는 제1층을 포함하는 표시 장치.
  4. 제1항에서,
    상기 금속층은 상기 기판과 상기 제1층 사이에 위치하는 제2층을 더 포함하고,
    상기 기판을 기준으로 상기 제2층, 상기 제1층 및 상기 차단층 순으로 위치하는 표시 장치.
  5. 제4항에서,
    상기 표시 장치는 상기 기판에서 상기 박막 트랜지스터를 향하는 방향으로 광을 내보내는 표시 장치.
  6. 제4항에서,
    상기 제2층은 티타늄(Ti)을 포함하는 표시 장치.
  7. 제1항에서,
    상기 기판과 상기 차단층 사이에 위치하는 절연층을 더 포함하는 표시 장치.
  8. 제7항에서,
    상기 표시 장치는 상기 박막 트랜지스터에서 상기 기판을 향하는 방향으로 광을 내보내는 표시 장치.
  9. 제7항에서,
    상기 절연층은 SiOx, SiNy, SiON, TiO2 및 Al2O3로 이루어진 군에서 선택된 1종을 포함하는 표시 장치.
  10. 제7항에서,
    상기 기판과 상기 금속층 사이에 상기 차단층이 위치하는 표시 장치.
  11. 제10항에서,
    상기 금속층은,
    상기 차단층 위에 위치하며, 알루미늄(Al) 및 구리(Cu)로 이루어진 군에서 선택된 1종을 포함하는 제1층, 및 상기 제1층 위에 위치하는 제2층을 포함하는 표시 장치.
  12. 제11항에서,
    상기 제2층은 티타늄(Ti)을 포함하는 표시 장치.
  13. 기판 위에 위치하며 서로 절연되는 게이트선 및 데이터선을 형성하는 단계,
    상기 게이트선 및 상기 데이터선과 연결되는 박막 트랜지스터를 형성하는 단계, 그리고
    상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계를 포함하고,
    상기 게이트선 및 상기 데이터선 중 적어도 하나는,
    금속층, 및
    상기 금속층과 접하는 차단층을 포함하고,
    상기 차단층은,
    몰리브덴(Mo) 및 텅스텐(W)으로 이루어진 제1군에서 선택된 제1 금속,
    바나듐(V), 니오븀(Nb), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 제2군에서 선택된 제2 금속, 및
    산소(O)를 포함하며,
    상기 차단층을 포함하는 상기 게이트선 및 상기 데이터선은 건식 식각 공정을 통해 제조되는 표시 장치의 제조 방법.
  14. 제13항에서,
    상기 식각 공정은 1회 실시하는 표시 장치의 제조 방법.
  15. 제13항에서,
    상기 식각 공정 이후 세정 공정을 실시하는 표시 장치의 제조 방법.
  16. 제13항에서,
    상기 차단층은 단일 타겟을 이용하는 증착 공정을 통해 제조된 표시 장치의 제조 방법.
  17. 제16항에서,
    상기 증착 공정은 산소(O2) 기체를 이용하지 않는 표시 장치의 제조 방법.
  18. 제16항에서,
    상기 증착 공정은 비-반응성 스퍼터링(non-reactive sputtering)을 이용하는 표시 장치의 제조 방법.
KR1020160115025A 2016-09-07 2016-09-07 표시 장치 KR20180028084A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160115025A KR20180028084A (ko) 2016-09-07 2016-09-07 표시 장치
US15/686,415 US10510900B2 (en) 2016-09-07 2017-08-25 Display device
CN201710800532.7A CN107799566B (zh) 2016-09-07 2017-09-07 显示装置和用于制造该显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160115025A KR20180028084A (ko) 2016-09-07 2016-09-07 표시 장치

Publications (1)

Publication Number Publication Date
KR20180028084A true KR20180028084A (ko) 2018-03-16

Family

ID=61282199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160115025A KR20180028084A (ko) 2016-09-07 2016-09-07 표시 장치

Country Status (3)

Country Link
US (1) US10510900B2 (ko)
KR (1) KR20180028084A (ko)
CN (1) CN107799566B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462573B2 (en) 2019-06-14 2022-10-04 Samsung Display Co., Ltd. Display panel
US11538881B2 (en) 2019-11-04 2022-12-27 Samsung Display Co., Ltd. Display apparatus with electrodes having lowered resistance

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102502646B1 (ko) 2018-06-27 2023-02-24 삼성디스플레이 주식회사 표시패널 및 그 제조방법
CN109491130A (zh) * 2018-11-14 2019-03-19 惠科股份有限公司 一种显示面板的制程方法、显示面板及显示装置
WO2021046742A1 (zh) * 2019-09-11 2021-03-18 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110750011A (zh) * 2019-11-15 2020-02-04 Tcl华星光电技术有限公司 一种显示面板、制备方法及显示装置
WO2023090264A1 (ja) * 2021-11-22 2023-05-25 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5566011A (en) * 1994-12-08 1996-10-15 Luncent Technologies Inc. Antiflector black matrix having successively a chromium oxide layer, a molybdenum layer and a second chromium oxide layer
KR19990024917A (ko) 1997-09-09 1999-04-06 윤종용 액정 표시 장치의 블랙 매트릭스 및 제조 방법
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100686333B1 (ko) * 2003-07-04 2007-02-22 삼성에스디아이 주식회사 박막트랜지스터, 이를 구비하는 평판표시장치 및 그의 제조방법
US7105896B2 (en) 2003-07-22 2006-09-12 Nec Lcd Technologies, Ltd. Thin film transistor circuit device, production method thereof and liquid crystal display using the think film transistor circuit device
US20060042728A1 (en) 2004-08-31 2006-03-02 Brad Lemon Molybdenum sputtering targets
KR101041139B1 (ko) * 2008-11-04 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR20140023492A (ko) * 2012-08-16 2014-02-27 삼성코닝정밀소재 주식회사 스퍼터링 타겟 및 이에 의해 증착된 블랙 매트릭스를 포함하는 유기 발광 디스플레이 장치
KR102169013B1 (ko) * 2013-12-17 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
JP6216668B2 (ja) * 2014-03-17 2017-10-18 株式会社ジャパンディスプレイ 表示装置の製造方法
TWI532680B (zh) 2014-06-24 2016-05-11 奈星科技股份有限公司 光遮蔽體材料、光遮蔽結構及其製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462573B2 (en) 2019-06-14 2022-10-04 Samsung Display Co., Ltd. Display panel
US11538881B2 (en) 2019-11-04 2022-12-27 Samsung Display Co., Ltd. Display apparatus with electrodes having lowered resistance

Also Published As

Publication number Publication date
CN107799566A (zh) 2018-03-13
US10510900B2 (en) 2019-12-17
CN107799566B (zh) 2023-08-11
US20180069128A1 (en) 2018-03-08

Similar Documents

Publication Publication Date Title
KR20180028084A (ko) 표시 장치
US11276736B2 (en) Organic light emitting display having touch sensors and method of fabricating the same, and display device
JP7502399B2 (ja) 表示装置
TWI664725B (zh) 具有觸摸感測器的有機發光顯示器及其製造方法
JP6562994B2 (ja) 表示装置
TWI702524B (zh) 具有觸控感測器的顯示裝置
KR102482495B1 (ko) 터치 센서를 가지는 표시 장치
US10651265B2 (en) Organic light emitting display device
JP4832781B2 (ja) 有機エレクトロルミネッセンス表示装置
KR102330864B1 (ko) 표시 장치
KR101065413B1 (ko) 유기전계발광표시장치 및 그의 제조방법
KR102353362B1 (ko) 터치 디스플레이 장치
KR20170050171A (ko) 유기 발광 표시 장치 및 그 제조 방법
US9991318B2 (en) Organic light emitting display device
KR20160033571A (ko) 유기 발광 표시 장치 및 그의 제조방법
KR20160056390A (ko) 유기전계발광표시장치 및 그 제조방법
US10665813B2 (en) Display device and manufacturing method thereof
KR102294592B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR20080047782A (ko) 유기 발광 표시 패널 및 이의 제조 방법
KR20160079978A (ko) 유기 발광 표시 장치 및 그의 제조방법
KR102522537B1 (ko) 표시 장치
CN113544873A (zh) 显示装置及显示装置的制造方法
KR20210040203A (ko) 유기 발광 표시 장치
KR102402430B1 (ko) 표시 장치
KR102183607B1 (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal