KR20180027351A - 적층 세라믹 콘덴서 및 그 제조 방법 - Google Patents

적층 세라믹 콘덴서 및 그 제조 방법 Download PDF

Info

Publication number
KR20180027351A
KR20180027351A KR1020170110867A KR20170110867A KR20180027351A KR 20180027351 A KR20180027351 A KR 20180027351A KR 1020170110867 A KR1020170110867 A KR 1020170110867A KR 20170110867 A KR20170110867 A KR 20170110867A KR 20180027351 A KR20180027351 A KR 20180027351A
Authority
KR
South Korea
Prior art keywords
ceramic
internal electrode
concentration
ceramic capacitor
dielectric layer
Prior art date
Application number
KR1020170110867A
Other languages
English (en)
Other versions
KR102442888B1 (ko
Inventor
노리유끼 지기라
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20180027351A publication Critical patent/KR20180027351A/ko
Application granted granted Critical
Publication of KR102442888B1 publication Critical patent/KR102442888B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/465Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

유전체층의 고유전율 및 내부 전극의 고연속률의 양립을 가능하게 하는 적층 세라믹 콘덴서 및 그 제조 방법을 제공한다.
적층 세라믹 콘덴서는, 세라믹 유전체층과, 세라믹의 공재를 포함하는 내부 전극층이 교대로 적층된 적층체를 구비하는 적층 세라믹 콘덴서이며, 상기 세라믹 유전체층에 포함되고 상기 내부 전극층에 접하는 세라믹 그레인 중의 Mg 농도는, 상기 공재 중의 Mg 농도보다도 낮은 것을 특징으로 한다.

Description

적층 세라믹 콘덴서 및 그 제조 방법{MULTILAYER CERAMIC CAPACITOR AND MANUFACTURING METHOD OF MULTILAYER CERAMIC CAPACITOR}
본 발명은 적층 세라믹 콘덴서 및 그 제조 방법에 관한 것이다.
최근 들어, 스마트폰이나 휴대 전화 등의 전자 기기의 소형화에 수반하여, 탑재되는 전자 부품의 소형화가 급속하게 진행되고 있다. 예를 들어, 적층 세라믹 콘덴서로 대표되는 칩형 적층 세라믹 전자 부품에 있어서는, 소정의 특성을 확보하면서, 칩 사이즈를 작게 하기 위해서, 세라믹층 및 내부 전극의 박층화가 진행되고 있다.
일반적으로, 내부 전극에 공재로서 사용되는 세라믹 입자는, 유전체층과 동일한 조성의 것을 사용한다(예를 들어, 특허문헌 1 내지 3 참조).
일본 특허 공개 제2010-103198호 공보 일본 특허 공개 제2014-067775호 공보 일본 특허 공개 제2014-236214호 공보
적층 세라믹 콘덴서의 대용량화를 위해서는, 세라믹층의 박층화와 재료의 고유전율화가 유효하다. 세라믹층을 박층화하기 위해서는 재료의 직경 축소화가 바람직하지만, 사이즈 효과에 의해 유전율의 저하를 수반한다. 그것을 해결하기 위해서, 유전체 조성, 미세 구조 제어 등에 관한 발명이 다수 있다. 첨가물의 하나로서, Mg이 알려져 있다. 코어 셸 구조의 형성에 의한 용량(유전율) 온도 특성의 평탄화 등의 작용이 알려져 있지만, 한편으로 실온에서의 유전율의 저하를 야기한다. 온도 특성의 평탄화 등을 다른 원소로 제어하거나, 급속 승온 소성으로 코어 셸 구조를 유지하기 쉽게 하거나 하면, Mg의 첨가량을 저감시키거나, 없애거나 하여 고유전율이 얻어짐을 알고 있다.
한편, 내부 전극을 박층화할 수 있다면 적층 매수를 증가시킬 수 있어, 고용량화할 수 있다. 그러나, 단순히 박층화하는 것만으로는 연속률을 유지할 수 없어, 연속률 저하에 의한 취득 용량의 저하, 적층 방향으로의 팽창에 수반하는 세라믹층의 결함 생성에 의한 신뢰성 저하가 발생되어버리기 때문에, 박층화해도 연속률성을 유지하는 것이 과제이다. 특히, 고유전율화를 위해 Mg을 포함하지 않는 재료에서는 내부 전극의 연속률이 악화되기 쉬움을 알고 있다.
본 발명은 상기 과제를 감안하여 이루어진 것이며, 유전체층의 고유전율 및 내부 전극의 고연속률의 양립을 가능하게 하는 적층 세라믹 콘덴서 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 적층 세라믹 콘덴서는, 세라믹 유전체층과, 세라믹의 공재를 포함하는 내부 전극층이 교대로 적층된 적층체를 구비하는 적층 세라믹 콘덴서이며, 상기 세라믹 유전체층에 포함되고 상기 내부 전극층에 접하는 세라믹 그레인 중의 Mg 농도는, 상기 공재 중의 Mg 농도보다도 낮은 것을 특징으로 한다.
상기 적층 세라믹 콘덴서에 있어서, 상기 세라믹 그레인은, 상기 적층체의 적층 방향에 있어서 상기 세라믹 유전체층에 있어서의 세라믹 그레인수가 1개이거나 2개인 영역 중 어느 것의 세라믹 그레인이어도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 세라믹 유전체층은, 상기 적층체의 적층 방향에 있어서, 서로 접하는 3개 이상의 세라믹 그레인을 구비하고, 상기 3개 이상의 세라믹 그레인 중, 상기 내부 전극층에 접하지 않는 세라믹 그레인 중의 Mg 농도는, 상기 내부 전극층에 접하는 상기 세라믹 그레인 중의 Mg 농도보다도 낮아도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 공재 중의 Mo 농도는, 상기 세라믹 유전체층의 세라믹 그레인 중의 Mo 농도보다도 낮아도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 세라믹 그레인 및 상기 공재는, 티타늄산바륨을 주성분으로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 내부 전극층은, Ni을 주성분으로 해도 된다.
본 발명에 따른 세라믹 콘덴서의 제조 방법은, 세라믹 입자를 포함하는 그린 시트를 제작하는 공정과, 상기 그린 시트와, 세라믹의 공재를 포함하는 내부 전극 형성용 도전 페이스트를 교대로 적층함으로써 적층체를 형성하는 공정과, 상기 적층체를 소성하는 공정을 포함하고, 상기 그린 시트에 있어서의 상기 세라믹 입자의 주성분 세라믹에 대한 Mg의 원자 농도는, 상기 내부 전극 형성용 도전 페이스트에 있어서의 상기 공재의 주성분 세라믹에 대한 Mg의 원자 농도보다도 낮은 것을 특징으로 한다.
상기 적층 세라믹 콘덴서의 제조 방법에 있어서, 상기 소성하는 공정 전의 상기 그린 시트는, Mg을 포함하지 않고, 상기 소성하는 공정 전의 상기 내부 전극 형성용 도전 페이스트는 Mg을 함유해도 된다.
상기 적층 세라믹 콘덴서의 제조 방법에 있어서, 상기 소성하는 공정에 있어서, 상기 내부 전극 형성용 도전 페이스트 중의 일부의 상기 공재를 상기 그린 시트에 확산시켜도 된다.
상기 적층 세라믹 콘덴서의 제조 방법에 있어서, 상기 그린 시트에 있어서의 상기 세라믹 입자의 주성분 세라믹에 대한 Mo의 원자 농도는, 상기 내부 전극 형성용 도전 페이스트에 있어서의 상기 공재의 주성분 세라믹에 대한 Mo의 원자 농도보다도 높아도 된다.
상기 적층 세라믹 콘덴서의 제조 방법에 있어서, 상기 그린 시트 및 상기 공재는, 티타늄산바륨을 주성분으로 해도 된다.
상기 적층 세라믹 콘덴서의 제조 방법에 있어서, 상기 내부 전극 형성용 도전 페이스트는, Ni을 주성분으로 해도 된다.
본 발명에 따르면, 유전체층의 고유전율 및 내부 전극의 고연속률의 양립이 가능하게 된다.
도 1은 적층 세라믹 콘덴서의 부분 단면 사시도이다.
도 2는 연속률을 도시하는 도면이다.
도 3의 (a) 및 (b)는 세라믹 그레인의 수를 예시하는 도면이다.
도 4는 적층 세라믹 콘덴서의 제조 방법의 플로우를 예시하는 도면이다.
도 5는 측정 결과를 도시하는 도면이다.
이하, 도면을 참조하면서, 실시 형태에 대하여 설명한다.
(실시 형태)
먼저, 적층 세라믹 콘덴서에 대하여 설명한다. 도 1은, 적층 세라믹 콘덴서(100)의 부분 단면 사시도이다. 도 1에서 예시한 바와 같이, 적층 세라믹 콘덴서(100)는 직육면체 형상을 갖는 적층 칩(10)과, 적층 칩(10)의 어느쪽인가의 대향하는 양 단부면에 설치된 외부 전극(20, 30)을 구비한다.
적층 칩(10)은 유전체로서 기능하는 세라믹 재료를 포함하는 유전체층(11)과, 금속 재료를 포함하는 내부 전극층(12)이 교대로 적층된 구성을 갖는다. 각 내부 전극층(12)의 단부 테두리는, 적층 칩(10)의 외부 전극(20)이 설치된 단부면과, 외부 전극(30)이 설치된 단부면에, 교대로 노출되어 있다. 그에 의해, 각 내부 전극층(12)은 외부 전극(20)과 외부 전극(30)에, 교대로 도통하고 있다. 그에 의해, 적층 세라믹 콘덴서(100)는 복수의 유전체층(11)이 내부 전극층(12)을 개재하여 적층된 구성을 갖는다. 또한, 적층 칩(10)에 있어서, 유전체층(11)과 내부 전극층(12)의 적층 방향(이하, 적층 방향이라고 칭한다.)의 양 단부면은, 커버층(13)에 의해 덮여 있다. 예를 들어, 커버층(13)의 재료는, 유전체층(11)과 동일하다.
적층 세라믹 콘덴서(100)의 사이즈는, 예를 들어, 길이 0.2mm, 폭 0.1mm, 높이 0.3mm이며, 또는 길이 0.6mm, 폭 0.3mm, 높이 0.3mm이며, 또는 길이 1.0mm, 폭 0.5mm, 높이 0.5mm이며, 또는 길이 3.2mm, 폭 1.6mm, 높이 1.6mm이며, 또는 길이 4.5mm, 폭 3.2mm, 높이 2.5mm이지만, 이들 사이즈에 한정되는 것은 아니다.
외부 전극(20, 30) 및 내부 전극층(12)은 Ni(니켈), Cu(구리), Sn(주석) 등의 비금속을 주성분으로 한다. 외부 전극(20, 30) 및 내부 전극층(12)으로서, Pt(백금), Pd(팔라듐), Ag(은), Au(금) 등의 귀금속이나 이들을 포함하는 합금을 사용해도 된다.
유전체층(11)은 일반식 ABO3으로 표현되는 페로브스카이트 구조를 갖는 세라믹 재료를 주성분으로 한다. 또한, 당해 페로브스카이트 구조는, 비화학양론 조성 ABO3-α를 포함한다. 예를 들어, 당해 세라믹 재료로서, BaTiO3(티타늄산바륨), CaZrO3(지르콘산칼슘), CaTiO3(티타늄산칼슘), SrTiO3(티타늄산스트론튬), 페로브스카이트 구조를 형성하는 Ba1 -x- yCaxSryTi1 - zZrzO3(0≤x≤1, 0≤y≤1, 0≤z≤1) 등을 사용할 수 있다.
적층 세라믹 콘덴서(100)의 대용량화를 위해서는, 유전체층(11)의 박층화 및 유전체층(11)의 재료의 고유전율화가 유효하다. 유전체층(11)의 박층화를 위해서는 재료의 직경 축소화가 유효하지만, 사이즈 효과에 의한 유전율의 저하를 수반한다. 그것을 해결하기 위해서, 유전체 조성, 미세 구조 제어에 관한 발명이 다수 있다. 첨가물의 하나로서, Mg(마그네슘)이 알려져 있다. 코어 셸 구조의 형성에 의한 용량(유전율) 온도 특성의 평탄화 등의 작용이 알려져 있지만, 한편으로 실온에서의 유전율의 저하를 야기한다. 온도 특성의 평탄화 등을 다른 원소로 제어하거나, 소성 온도의 승온 속도로 코어 셸 구조를 유지하기 쉽게 하거나 하면, Mg의 첨가량을 저감시키거나, 없애거나 하여 고유전율이 얻어짐을 알고 있다.
한편, 내부 전극층(12)을 박층화할 수 있다면 적층 매수를 증가시킬 수 있어, 고용량화할 수 있다. 그러나, 단순히 박층화하는 것만으로는 고연속률을 유지할 수 없어, 연속률 저하에 의한 취득 용량의 저하, 적층 방향으로의 팽창에 수반하는 세라믹층의 결함 생성에 의한 신뢰성 저하가 발생되어버리기 때문에, 박층화해도 고연속률을 유지할 수 있는 것이 바람직하다. 특히, Mg을 포함하지 않는 세라믹 재료를 공재로서 내부 전극층(12)에 첨가한 경우에는, 내부 전극층(12)의 연속률이 악화될 우려가 있음을 알고 있다. 이것은, 이하의 이유에 의한다. 내부 전극층(12)은 소결이 진행되면 표면 에너지를 최소로 하려고 하기 때문에 구상화된다. 유전체층(11)의 주성분 세라믹보다도 내부 전극층(12)의 금속 성분의 소결이 진행되기 쉽기 때문에, 유전체층(11)의 주성분 세라믹이 소결될 때까지 온도를 높이면, 내부 전극층(12)의 금속 성분은 과소결이 되고, 구상화되려고 한다. 이 경우, 끊어질 계기(결함)가 있으면, 그곳을 기점으로 내부 전극층(12)은 끊어져, 연속률이 저하된다.
도 2는, 연속률을 도시하는 도면이다. 도 2에서 예시한 바와 같이, 어떤 내부 전극층(12)에 있어서의 길이 L0의 관찰 영역에서, 그 금속 부분의 길이 L1, L2, ···, Ln을 측정하여 합계하고, 금속 부분의 비율인 ΣLn/L0을 그 층의 연속률이라 정의할 수 있다.
본 실시 형태에 따른 적층 세라믹 콘덴서(100)에 있어서는, 유전체층(11)에 포함되어 내부 전극층(12)에 접하는 적어도 어느 것의 세라믹 그레인(결정립) 중의 Mg 농도는, 내부 전극층(12)에 포함되는 공재 중의 Mg 농도보다도 낮아져 있다. 여기서, 세라믹 그레인 중의 Mg 농도는, 세라믹 그레인의 주성분 세라믹 ABO3 의 B 사이트를 100atm%로 한 경우의 Mg의 농도(atm%)이다. 공재 중의 Mg 농도는, 공재의 주성분 세라믹 ABO3 의 B 사이트를 100atm%로 한 경우의 Mg의 농도(atm%)이다. 이들의 농도는, 예를 들어, 주성분 세라믹이 티타늄산바륨이라면, 티타늄산바륨의 Ti을 100atm%로 한 경우의 Mg의 농도(atm%)이다. 또한, 내부 전극층(12)에 있어서 복수의 공재가 서로 이격하여 존재하는 경우에는, 유전체층(11)에 포함되어 내부 전극층(12)에 접하는 세라믹 그레인(결정립) 중의 Mg 농도는, 내부 전극층(12)에 포함되는 적어도 어느 것의 공재 중의 Mg 농도보다도 낮아져 있으면 된다. 또는, 내부 전극층(12)에 있어서 복수의 공재가 서로 이격하여 존재하는 경우에는, 공재 중의 Mg 농도는, 당해 복수의 공재의 Mg 농도의 평균값으로 해도 된다.
도 3의 (a)에서 예시한 바와 같이, 유전체층(11)과 내부 전극층(12)의 적층 방향에 있어서, 유전체층(11) 중 적어도 어느 하나의 영역에서 세라믹 그레인(14)이 1개 또는 2개일 경우, 유전체층(11)에 있어서의 당해 1개 또는 2개의 세라믹 그레인(14) 중의 Mg 농도는, 내부 전극층(12)에 포함되는 공재(15) 중의 Mg 농도보다도 낮아져 있다. 이 경우, 유전체층(11)에 있어서는 Mg의 영향을 억제할 수 있음과 함께, 내부 전극층(12)에 있어서는 Mg의 효과를 얻을 수 있다. 즉, 내부 전극층(12)의 고연속률 및 유전체층(11)의 고유전율의 양립이 가능하게 된다.
도 3의 (b)에서 예시한 바와 같이, 유전체층(11)과 내부 전극층(12)의 적층 방향에 있어서 유전체층(11) 중 적어도 어느 하나의 개소의 서로 접하는 세라믹 그레인(14)이 3개 이상인 경우, 당해 3개 이상의 세라믹 그레인(14) 중 내부 전극층(12)에 접하는 세라믹 그레인(14) 중의 Mg 농도는, 내부 전극층(12)에 포함되는 공재(15) 중의 Mg 농도보다도 낮아져 있다. 또한, 당해 3개 이상의 세라믹 그레인(14) 중 내부 전극층(12)에 접하지 않는 세라믹 그레인(14) 중의 Mg 농도는, 내부 전극층(12)에 접하는 세라믹 그레인(14) 중의 Mg 농도보다도 낮아져 있다. 이 경우, 유전체층(11) 전체에 있어서의 Mg 농도가 낮아진다. 그에 의해, 유전체층(11)에 있어서는 Mg의 영향을 보다 억제할 수 있음과 함께, 내부 전극층(12)에 있어서는 Mg의 효과를 얻을 수 있다. 즉, 내부 전극층(12)의 고연속률 및 유전체층(11)의 고유전율의 양립이 가능하게 된다.
내부 전극층(12)에 있어서의 공재(15) 중의 Mg 농도가 너무 낮으면, 고연속률의 효과를 얻지 못하게 될 우려가 있다. 그래서, 내부 전극층(12)의 공재(15) 중에 있어서의 Mg 농도에 하한을 설정하는 것이 바람직하다. 한편, 내부 전극층(12)의 공재(15) 중에 있어서의 Mg 농도가 너무 높으면, 내부 전극층(12)의 구성 금속의 산화물이 너무 확산되기 때문에, 내부 전극층(12)의 수명이 악화될 우려가 있다. 그래서, 내부 전극층(12)의 공재(15) 중에 있어서의 Mg 농도에 상한을 설정하는 것이 바람직하다. 구체적으로는, 내부 전극층(12)의 공재(15) 중에 있어서의 Mg 농도는, 0.3atm% 이상, 1.5atm% 미만으로 하는 것이 바람직하고, 0.3atm% 이상, 1.0atm% 이하로 하는 것이 보다 바람직하다. 또한, 내부 전극층(12)에 있어서 복수의 공재(15)가 서로 이격하여 존재하는 경우에는, 내부 전극층(12)에 포함되는 적어도 어느 것의 공재(15) 중의 Mg 농도가 상기 범위로 되어 있어도 된다. 또는, 당해 복수의 공재(15)의 Mg 농도의 평균값이 상기 범위로 되어 있어도 된다.
유전체층(11)의 세라믹 그레인(14) 중 내부 전극층(12)에 접하는 세라믹 그레인(14) 중에 있어서의 Mg 농도가 너무 높으면, 고유전율의 효과를 얻지 못하게 될 우려가 있다. 그래서, 내부 전극층(12)에 접하는 적어도 어느 것의 세라믹 그레인(14) 중에 있어서의 Mg 농도에 상한을 설정하는 것이 바람직하다. 구체적으로는, 내부 전극층(12)에 접하는 적어도 어느 것의 세라믹 그레인(14) 중에 있어서의 Mg 농도를 0.7atm% 미만으로 하는 것이 바람직하고, 0.3atm% 미만으로 하는 것이 보다 바람직하다. 또는, 내부 전극층(12)에 접하는 복수의 세라믹 그레인(14)의 평균 Mg 농도를 0.7atm% 미만 또는 0.3atm% 미만으로 해도 된다.
그런데, 유전체층(11)은 예를 들어, 유전체층(11)을 구성하는 세라믹을 주성분으로 하는 원재료 분말을 소성함으로써 얻어진다. 소성 시에 원재료 분말이 환원 분위기에 노출되기 때문에, 유전체층(11)을 구성하는 세라믹에 산소 결함이 발생하는 경우가 있다. 유전체층(11)에 B 사이트의 가수(4가)보다도 큰 가수를 갖는 Mo(몰리브덴)을 첨가하면, Mo은, B 사이트로 치환된 도너 원소로서 기능한다. 그에 의해, 유전체층(11)을 구성하는 세라믹의 산소 결함의 생성이 억제된다. 그래서, 유전체층(11) 중 적어도 어느 하나의 세라믹 그레인이 Mo을 함유하는 것이 바람직하다. 이 경우, 유전체층(11)의 수명 특성이 향상되어 신뢰성이 향상된다. 예를 들어, 유전체층(11) 중 적어도 어느 하나의 세라믹 그레인은, 유전체층(11)의 주성분 세라믹의 Ti을 100atm%로 한 경우에, 0.1atm% 이상의 Mo을 포함하는 것이 바람직하다. 또는, 유전체층(11)에 포함되는 세라믹 그레인의 평균 Mo 농도가 0.1atm% 이상으로 해도 된다.
한편, Mo은, 내부 전극층(12)의 연속률을 저하시키는 경우가 있다. 유전체층(11)의 수명 특성 향상보다도 내부 전극층(12)의 연속률 저하의 영향이 상회하면, 적층 세라믹 콘덴서(100)의 신뢰성이 저하될 우려가 있다. 내부 전극층(12)의 공재(15) 중의 Mo 농도는, 유전체층(11)의 세라믹 그레인(14) 중의 Mo 농도보다도 낮은 것이 바람직하다. 예를 들어, 내부 전극층(12)의 공재(15) 중의 Mo 농도는, 0.1atm% 이하인 것이 바람직하다. 내부 전극층(12)의 공재(15)는 Mo을 포함하지 않는 것이 보다 바람직하다.
계속해서, 적층 세라믹 콘덴서(100)의 제조 방법에 대하여 설명한다. 도 4는, 적층 세라믹 콘덴서(100)의 제조 방법의 플로우를 예시하는 도면이다.
(원료 분말 제작 공정)
먼저, 도 4에서 예시한 바와 같이, 유전체층(11)을 형성하기 위한 원료 분말을 준비한다. 유전체층(11)에 포함되는 A 사이트 원소 및 B 사이트 원소는, 통상은 ABO3의 입자의 소결체의 형태로 유전체층(11)에 포함된다. 예를 들어, BaTiO3는, 페로브스카이트 구조를 갖는 정방정 화합물이며, 높은 유전율을 나타낸다. 이 BaTiO3는, 일반적으로, 이산화티타늄 등의 티타늄 원료와 탄산바륨 등의 바륨 원료를 반응시켜서 티타늄산바륨을 합성함으로써 얻을 수 있다. 유전체층(11)을 구성하는 세라믹의 합성 방법으로서는, 종래 여러가지 방법이 알려져 있고, 예를 들어 고상법, 졸겔법, 수열법 등이 알려져 있다. 본 실시 형태에 있어서는, 이들 중 어느 것이든 채용할 수 있다.
얻어진 세라믹 분말에, 목적에 따라 소정의 첨가 화합물을 첨가해도 된다. 첨가 화합물로서는, Mo, Mn(망간), V(바나듐), Cr(크롬), 희토류 원소(Y(이트륨), Dy(디스프로슘), Tm(툴륨), Ho(홀뮴), Tb(데르븀), Yb(이테르븀), Sm(사마륨), Eu(유로퓸), Gd(가돌리늄) 및 Er(에르븀))의 산화물, 및 Co(코발트), Ni, Li(리튬), B(붕소), Na(나트륨), K(칼륨) 및 Si(규소)의 산화물 또는 유리를 들 수 있다.
본 실시 형태에 있어서는, 바람직하게는, 먼저 유전체층(11)을 구성하는 세라믹의 입자에 첨가 화합물을 포함하는 화합물을 혼합해서 820 내지 1150℃에서 하소를 행한다. 계속해서, 얻어진 세라믹 입자를 첨가 화합물과 함께 습식 혼합하고, 건조 및 분쇄하여 세라믹 분말을 조제한다. 예를 들어, 상술한 방법에 의해 얻어지고, 본 실시 형태에 따른 적층 세라믹 콘덴서(100)의 제조에 사용되는 세라믹의 입자의 평균 입자 직경은, 유전체층(11)의 박층화의 관점에서, 바람직하게는 50 내지 150nm이다. 예를 들어, 상기와 같이 하여 얻어진 세라믹 분말에 대해서, 필요에 따라 분쇄 처리하여 입경을 조절하고, 또는 분급 처리와 조합함으로써 입경을 정돈해도 된다.
(적층 공정)
이어서, 얻어진 세라믹 분말에, 폴리비닐부티랄(PVB) 수지 등의 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 프탈산디옥틸(DOP) 등의 가소제를 첨가하여 습식 혼합한다. 이렇게 얻어진 슬러리를 사용하여, 예를 들어 다이 코터법이나 닥터 블레이드법에 의해, 기재 상에 예를 들어 두께 0.8㎛ 이하의 띠 형상의 유전체 그린 시트를 도포 시공하여 건조시킨다.
이어서, 유전체 그린 시트의 표면에, 유기 바인더를 포함하는 내부 전극 형성용 도전 페이스트를 스크린 인쇄, 그라비아 인쇄 등에 의해 인쇄함으로써, 극성이 상이한 한 쌍의 외부 전극에 교대로 인출되는 내부 전극층의 패턴을 배치한다. 내부 전극 형성용 도전 페이스트에는, 공재로서, Mg을 포함하는 세라믹 입자를 첨가한다. 세라믹 입자의 주성분은, 특별히 한정하는 것은 아니지만, 유전체층(11)의 주성분 세라믹과 동일한 것이 바람직하다. 예를 들어, 평균 입자 직경이 50nm 이하의 BaTiO3를 균일하게 분산시켜도 된다.
그 후, 내부 전극층 패턴이 인쇄된 유전체 그린 시트를 소정의 크기로 펀칭하고, 펀칭된 유전체 그린 시트를, 기재를 박리한 상태에서, 내부 전극층(12)과 유전체층(11)이 엇갈려지게, 또한 내부 전극층(12)이 유전체층(11)의 길이 방향 양 단부면에 단부 테두리가 교대로 노출되어 극성이 상이한 한 쌍의 외부 전극(20, 30)에 교대로 인출되도록, 소정 층수(예를 들어 100 내지 500층)만큼 적층한다. 적층한 유전체 그린 시트의 상하에 커버층(13)이 되는 커버 시트를 압착시켜, 소정 칩 치수(예를 들어 1.0mm×0.5mm)로 커트하고, 그 후에 외부 전극(20, 30)이 되는 도전 페이스트를, 커트한 적층체의 양측면에 도포하여 건조시킨다. 이에 의해, 적층 세라믹 콘덴서(100)의 성형체가 얻어진다.
(소성 공정)
이와 같이 하여 얻어진 적층 칩(10)의 성형체를, 250 내지 500℃의 N2 분위기 중에서 탈바인더 처리한 후에, 환원 분위기 중에서 1100 내지 1300℃에서 10분 내지 2시간 소성함으로써, 유전체 그린 시트를 구성하는 각 화합물이 소결되어 입성장한다. 이와 같이 하여, 내부에 소결체를 포함하는 유전체층(11)과 내부 전극층(12)이 교대로 적층되어 이루어지는 적층 칩(10)과, 적층 방향 상하의 최외층으로서 형성되는 커버층(13)을 갖는 적층 세라믹 콘덴서(100)가 얻어진다.
또한, 소성 공정에 있어서는, 내부 전극 형성용 도전 페이스트가 소결되는 과정에 있어서, 일부의 공재가 유전체 그린 시트측에 토출되어, 당해 공재 유래의 Mg이 유전체 그린 시트 중에 확산되는 경우가 있다. 따라서, 소성 공정 후에 있어서, 내부 전극층(12)의 공재(15) 중의 Mg이 잔류하는 한편, 일부 Mg이 내부 전극층(12)에 접하는 세라믹 그레인(14) 중에 포함되는 경우가 있다.
(재산화 처리 공정)
그 후, N2 가스 분위기 중에서 600℃ 내지 1000℃에서 재산화 처리를 행해도 된다.
또한, 적층 세라믹 콘덴서의 제조 방법에 관한 다른 실시 형태로서는, 외부 전극(20, 30)과 유전체층(11)을 다른 공정에서 소성시켜도 된다. 예를 들어 유전체층(11)을 적층한 적층체를 소성한 후에, 그 양단부에 도전 페이스트를 베이킹하여 외부 전극(20, 30)을 형성해도 된다. 또는, 스퍼터링법 등에 의해, 적층체의 양 단부면에 외부 전극을 후막 형성해도 된다.
본 실시 형태에 따른 제조 방법에 의하면, 내부 전극층 형성용 도전 페이스트에 Mg을 포함하는 공재가 첨가되고, 유전체층(11)을 형성하기 위한 유전체 그린 시트에는 Mg이 첨가되지 않는다. 이 경우, 소성 공정 후에 있어서, 유전체층(11)에 포함되어 내부 전극층(12)에 접하는 세라믹 그레인(14) 중의 Mg 농도는, 내부 전극층(12)의 공재(15) 중의 Mg 농도보다도 낮아진다. 또는, 유전체 그린 시트에 있어서의 세라믹 입자의 주성분 세라믹에 대한 Mg의 농도(atm%)를 내부 전극 형성용 도전 페이스트에 있어서의 공재(15)의 주성분 세라믹에 대한 Mg의 농도(atm%)보다도 낮게 해도 된다. 이 경우에 있어서도, 소성 공정 후에 있어서, 유전체층(11)에 포함되고 내부 전극층(12)에 접하는 세라믹 그레인(14) 중의 Mg 농도를, 내부 전극층(12)의 공재(15) 중의 Mg 농도보다도 낮게 할 수 있다.
유전체층(11)과 내부 전극층(12)의 적층 방향에 있어서 유전체층(11)의 세라믹 그레인(14)이 1개 또는 2개일 경우, 유전체층(11)에 있어서의 당해 1개 또는 2개의 세라믹 그레인(14) 중의 Mg 농도를, 내부 전극층(12)에 포함되는 공재(15) 중의 Mg 농도보다도 낮게 할 수 있다. 유전체층(11)과 내부 전극층(12)의 적층 방향에 있어서 유전체층(11)의 서로 접하는 세라믹 그레인(14)이 3개 이상인 경우, 당해 3개 이상의 세라믹 그레인(14) 중 내부 전극층(12)에 접하는 세라믹 그레인(14) 중의 Mg 농도를, 내부 전극층(12)에 포함되는 공재(15) 중의 Mg 농도보다도 낮게 할 수 있고, 또한, 당해 3개 이상의 세라믹 그레인(14) 중 내부 전극층(12)에 접하지 않는 세라믹 그레인(14) 중의 Mg 농도를, 내부 전극층(12)에 접하는 세라믹 그레인(14) 중의 Mg 농도보다도 낮게 할 수 있다. 이 경우, 유전체층(11)에 있어서는 Mg의 영향을 억제할 수 있음과 함께, 내부 전극층(12)에 있어서는 Mg의 효과를 얻을 수 있다. 즉, 내부 전극층(12)의 고연속률 및 유전체층(11)의 고유전율의 양립이 가능하게 된다.
또한, 내부 전극층 형성용 도전 페이스트의 공재에 Mo을 첨가하지 않고, 유전체층(11)을 형성하기 위한 유전체 그린 시트에 Mo을 첨가함으로써, 유전체층(11)의 수명 특성이 향상되어 신뢰성이 향상되고, 내부 전극층(12)의 고연속률을 유지할 수 있다. 또는, 유전체 그린 시트에 있어서의 세라믹 입자의 주성분 세라믹에 대한 Mo의 농도(atm%)를 내부 전극 형성용 도전 페이스트에 있어서의 공재의 주성분 세라믹에 대한 Mo의 농도(atm%)보다도 높게 해도 된다.
[실시예]
이하, 실시 형태에 따른 적층 세라믹 콘덴서를 제작하고, 특성에 대하여 조사하였다.
(실시예 1 내지 10))
(유전체 재료의 제작)
티타늄산바륨 분말(평균 입자 직경 0.15㎛)의 Ti을 100atm%로 한 경우에, Ho이 0.4atm%로 되도록 Ho2O3를, Mn이 0.2atm%로 되도록 MnCO3를, V이 0.1atm%로 되도록 V2O5를, Si가 0.6atm%로 되도록 SiO2를 칭량하고, 볼밀로 충분히 습식 혼합 분쇄하여 유전체 재료를 얻었다. 실시예 1 내지 10 중 어느 것에 있어서도, 유전체 재료에 Mg을 첨가하지 않았다. 실시예 2, 4, 7, 8에서는, Mo이 0.2atm%로 되도록 MoO3를 첨가하였다. 실시예 6에서는, Mo이 0.1atm%로 되도록 MoO3를 첨가하였다. 실시예 9에서는, Mo이 0.3atm%로 되도록 MoO3를 첨가하였다. 실시예 1, 3, 5, 10에서는, Mo을 첨가하지 않았다.
(내부 전극 형성용 도전 페이스트의 제작)
티타늄산바륨 분말(평균 입자 직경 0.05㎛)의 Ti을 100atm%로 한 경우에, Ho이 0.5atm%로 되도록 Ho2O3를, Mn이 0.1atm%로 되도록 MnCO3를, V이 0.1atm%로 되도록 V2O5를, Si가 0.2atm%로 되도록 SiO2를 칭량하고, 볼밀로 충분히 습식 혼합 분쇄하여 공재를 얻었다. 실시예 1 내지 4, 6, 8, 9에서는, Mg이 0.7atm%로 되도록 MgO를 첨가하고 나서 습식 혼합 분쇄하였다. 또한, 실시예 3, 4에서는, MgO에 추가하여 Mo이 0.1atm%로 되도록 MoO3를 더 첨가하고 나서 습식 혼합 분쇄하였다. 실시예 8에서는, MgO에 추가하여 Mo이 0.05atm%로 되도록 MoO3를 더 첨가하고 나서 습식 혼합 분쇄하였다. 실시예 5, 7에서는, Mg이 0.3atm%로 되도록 MgO를 첨가하고 나서 습식 혼합 분쇄하였다. 실시예 10에서는, Mg이 1.0atm%로 되도록 MgO를 첨가하고 나서 습식 혼합 분쇄하였다.
이어서, 0.2㎛의 Ni 금속 분말 100중량부에, 얻어진 공재를 20중량부, 또한에틸셀룰로오스 및 α테르피네올을 배합하고, 3축 롤러로 혼련하여, 내부 전극 형성용의 도전 페이스트를 얻었다.
(적층 세라믹 콘덴서의 제작)
유전체 재료에 유기 바인더로서 부티랄계, 용제로서 톨루엔, 에틸알코올을 첨가하여 닥터 블레이드법으로 1.2㎛의 유전체 그린 시트를 제작하였다. 얻어진 유전체 시트에 내부 전극 형성용 도전 페이스트를 스크린 인쇄하였다. 내부 전극 형성용 도전 페이스트를 인쇄한 시트를 250매 겹치고, 그 상하에 커버 시트를 각각 30㎛씩 적층하였다. 그 후, 열 압착에 의해 적층체를 얻고, 소정의 형상으로 절단하였다. 얻어진 적층체에 Ni 외부 전극을 침지법으로 형성하고, N2 분위기에서 탈바인더 처리 후, 환원 분위기 하에서(O2 분압: 10-5 내지 10-8atm), 1250℃에서 소성하여 소결체를 얻었다. 형상 치수는, 길이=0.6mm, 폭=0.3mm, 높이=0.3mm였다. 소결체를 N2 분위기 하에서 800℃의 조건에서 재산화 처리를 행한 후, 도금 처리하여 외부 전극 단자의 표면에 Cu, Ni, Sn의 금속 코팅을 행하여, 적층 세라믹 콘덴서를 얻었다. 또한, 소성 후에 있어서 내부 전극층(12)의 두께는 1.0㎛였다.
(비교예 1 내지 6)
비교예 1에 있어서는, 유전체 재료에 Mg 및 Mo 중 어느 것도 첨가하지 않았다. 또한, 공재에도, Mg 및 Mo 중 어느 것도 첨가하지 않았다. 비교예 2에 있어서는, 유전체 재료에 Mo이 0.2atm%로 되도록 MoO3를 첨가하고, Mg은 첨가하지 않았다. 공재에는, Mg 및 Mo 중 어느 것도 첨가하지 않았다. 비교예 3에 있어서는, 유전체 재료에 Mg이 0.7atm%로 되도록 MgO를 첨가하고, 공재에도 Mg이 0.7atm%로 되도록 MgO를 첨가하였다. Mo은, 유전체 재료 및 공재 중 어느 것에도 첨가하지 않았다. 비교예 4에 있어서는, 유전체 재료에 Mg이 0.7atm%로 되도록 MgO를 첨가하고, Mo이 0.2atm%로 되도록 MoO3를 첨가하였다. 공재에는, Mg이 0.7atm%로 되도록 MgO를 첨가하고, Mo은 첨가하지 않았다. 비교예 5에 있어서는, 유전체 재료에 Mg 및 Mo 중 어느 것도 첨가하지 않았다. 공재에는, Mg이 1.5atm%로 되도록 MgO를 첨가하고, Mo은 첨가하지 않았다. 비교예 6에 있어서는, 유전체 재료에 Mo이 0.2atm%로 되도록 MoO3를 첨가하고, Mg은 첨가하지 않았다. 공재에는 Mg이 1.5atm%로 되도록 MgO를 첨가하고, Mo은 첨가하지 않았다. 비교예 1 내지 6의 기타의 조건은, 실시예 1 내지 10과 마찬가지이다.
(분석)
제작된 적층 세라믹 콘덴서의 용량 취득률 및 HALT(고온 가속 수명 시험: Highly Accelerated Limit Test) 불량률을 측정하였다.
(용량 취득률)
용량을 LCR 미터로 측정하였다. 이 측정값과, 유전체 재료의 유전율(미리 유전체 재료만으로 φ10mm×T=1mm의 원판상 소결체를 제작하여 용량을 측정하고, 유전율을 산출), 내부 전극의 교차 면적, 유전체 세라믹층 두께, 적층 매수로부터 계산되는 설계값을 비교하고, 용량 취득률(측정값/설계값×100)이 91% 내지 105%인 것을 합격(○)으로 하였다.
(HALT 불량률)
125℃-12Vdc-120min-100개의 HALT 시험을 실시하고, 쇼트 불량률 10% 미만을 합격(○)으로 하고, 20% 미만을 (△)로 하고, 20% 이상을 ×로 하였다.
도 5는, 측정 결과를 도시하는 도면이다. 실시예 1 내지 10 중 어느 것에 있어서도, 용량 취득률이 91% 이상으로 높아졌다. 이것은, 유전체층(11)에 포함되어 내부 전극층(12)에 접하는 세라믹 그레인(14) 중의 Mg 농도가 내부 전극층(12)의 공재(15) 중의 Mg 농도보다도 낮아짐으로써, 유전체층(11)에 있어서는 Mg의 영향을 억제할 수 있었음과 함께 내부 전극층(12)에 있어서는 Mg의 효과를 얻을 수 있었기 때문이라고 생각된다. 실시예 1 내지 10 중 어느 것에 있어서도, HALT 불량률이 20% 미만으로 낮아졌다. 이것은, 내부 전극층(12)의 공재에 첨가한 MgO를 1.5atm% 미만으로 하여, 내부 전극층(12)을 구성하는 금속의 산화물 확산이 억제되었기 때문이라고 생각된다.
비교예 1 내지 2에서는, 용량 취득률이 90% 이하로 낮아졌다. 이것은, 공재에 Mg을 첨가하지 않음으로써, 내부 전극층(12)에 있어서 고연속률이 얻어지지 않았기 때문이라고 생각된다. 비교예 3 내지 4에서는, 용량 취득률이 더 낮아졌다. 이것은, 유전체층(11)에 Mg을 첨가함으로써, 유전율이 저하되었기 때문이라고 생각된다.
비교예 5, 6에서는, HALT 불량률이 20% 이상으로 높아졌다. 이것은, 내부 전극층(12)의 공재에 첨가한 MgO를 1.5atm%로 많게 했기 때문에, 내부 전극층(12)을 구성하는 금속 산화물이 확산되었기 때문이라고 생각된다.
이상, 본 발명의 실시예에 대하여 상세하게 설명했지만, 본 발명은 이러한 특정한 실시예에 한정되는 것은 아니라, 특허 청구 범위에 기재된 본 발명의 요지 범위 내에 있어서, 다양한 변형·변경이 가능하다.
10: 적층 칩
11: 유전체층
12: 내부 전극층
20, 30: 외부 전극
100: 적층 세라믹 콘덴서

Claims (12)

  1. 세라믹 유전체층과, 세라믹의 공재(co-material)를 포함하는 내부 전극층이 교대로 적층된 적층체를 구비하는 적층 세라믹 콘덴서로서,
    상기 세라믹 유전체층에 포함되고 상기 내부 전극층에 접하는 세라믹 그레인 중의 Mg 농도는, 상기 공재 중의 Mg 농도보다도 낮은 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서, 상기 세라믹 그레인은, 상기 적층체의 적층 방향에 있어서 상기 세라믹 유전체층에 있어서의 세라믹 그레인수가 1개이거나 2개인 영역 중 어느 것의 세라믹 그레인인 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 제1항에 있어서, 상기 세라믹 유전체층은, 상기 적층체의 적층 방향에 있어서, 서로 접하는 3개 이상의 세라믹 그레인을 구비하고,
    상기 3개 이상의 세라믹 그레인 중, 상기 내부 전극층에 접하지 않는 세라믹 그레인 중의 Mg 농도는, 상기 내부 전극층에 접하는 상기 세라믹 그레인 중의 Mg 농도보다도 낮은 것을 특징으로 하는 적층 세라믹 콘덴서.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 공재 중의 Mo 농도는, 상기 세라믹 유전체층의 세라믹 그레인 중의 Mo 농도보다도 낮은 것을 특징으로 하는 적층 세라믹 콘덴서.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 세라믹 그레인 및 상기 공재는, 티타늄산바륨(barium titanate)을 주성분으로 하는 것을 특징으로 하는 적층 세라믹 콘덴서.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 내부 전극층은, Ni을 주성분으로 하는 것을 특징으로 하는 적층 세라믹 콘덴서.
  7. 세라믹 입자를 포함하는 그린 시트를 제작하는 공정과,
    상기 그린 시트와, 세라믹의 공재를 포함하는 내부 전극 형성용 도전 페이스트를 교대로 적층함으로써 적층체를 형성하는 공정과,
    상기 적층체를 소성하는 공정을 포함하고,
    상기 그린 시트에 있어서의 상기 세라믹 입자의 주성분 세라믹에 대한 Mg의 원자 농도는, 상기 내부 전극 형성용 도전 페이스트에 있어서의 상기 공재의 주성분 세라믹에 대한 Mg의 원자 농도보다도 낮은 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  8. 제7항에 있어서, 상기 소성하는 공정 전의 상기 그린 시트는, Mg을 포함하지 않고,
    상기 소성하는 공정 전의 상기 내부 전극 형성용 도전 페이스트는 Mg을 함유하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  9. 제7항 또는 제8항에 있어서, 상기 소성하는 공정에 있어서, 상기 내부 전극 형성용 도전 페이스트 중의 일부의 상기 공재를 상기 그린 시트에 확산시키는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  10. 제7항 또는 제8항에 있어서, 상기 그린 시트에 있어서의 상기 세라믹 입자의 주성분 세라믹에 대한 Mo의 원자 농도는, 상기 내부 전극 형성용 도전 페이스트에 있어서의 상기 공재의 주성분 세라믹에 대한 Mo의 원자 농도보다도 높은 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  11. 제7항 또는 제8항에 있어서, 상기 그린 시트 및 상기 공재는, 티타늄산바륨을 주성분으로 하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  12. 제7항 또는 제8항에 있어서, 상기 내부 전극 형성용 도전 페이스트는, Ni을 주성분으로 하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
KR1020170110867A 2016-09-06 2017-08-31 적층 세라믹 콘덴서 및 그 제조 방법 KR102442888B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-174102 2016-09-06
JP2016174102A JP6823976B2 (ja) 2016-09-06 2016-09-06 積層セラミックコンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20180027351A true KR20180027351A (ko) 2018-03-14
KR102442888B1 KR102442888B1 (ko) 2022-09-14

Family

ID=61281427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170110867A KR102442888B1 (ko) 2016-09-06 2017-08-31 적층 세라믹 콘덴서 및 그 제조 방법

Country Status (4)

Country Link
US (1) US10366833B2 (ko)
JP (1) JP6823976B2 (ko)
KR (1) KR102442888B1 (ko)
CN (1) CN107799307B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102476828B1 (ko) 2021-09-27 2022-12-13 지에프텍 주식회사 Al₂O₃세라믹 보드 인쇄 공정을 이용한 커패시터 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6823975B2 (ja) 2016-09-06 2021-02-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7145652B2 (ja) 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7290431B2 (ja) * 2019-02-27 2023-06-13 京セラ株式会社 積層セラミック電子部品
JP7480459B2 (ja) * 2019-10-17 2024-05-10 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2022095349A (ja) * 2020-12-16 2022-06-28 太陽誘電株式会社 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103198A (ja) 2008-10-21 2010-05-06 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2014067775A (ja) 2012-09-25 2014-04-17 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2014236214A (ja) 2013-05-31 2014-12-15 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品及び積層セラミック電子部品の実装基板
JP2016015465A (ja) * 2014-06-12 2016-01-28 株式会社村田製作所 積層セラミックコンデンサ
JP2016127120A (ja) * 2014-12-26 2016-07-11 太陽誘電株式会社 積層セラミックコンデンサ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3970588B2 (ja) * 2000-12-28 2007-09-05 株式会社日本自動車部品総合研究所 低温焼成化誘電体セラミックス、積層型誘電体素子、誘電体セラミックスの製造方法および助剤酸化物
TWI223291B (en) * 2001-10-25 2004-11-01 Matsushita Electric Ind Co Ltd Laminated ceramic electronic component and method of manufacturing the same
CN1934659B (zh) 2004-03-29 2010-11-24 日本化学工业株式会社 复合电介质材料用无机电介质粉末和复合电介质材料
TWI275582B (en) 2004-08-30 2007-03-11 Tdk Corp Dielectric ceramic composition and electronic device
JP2007188963A (ja) * 2006-01-11 2007-07-26 Tdk Corp 導電ペースト及びそれを用いた積層型セラミック素子の製造方法
JP5164024B2 (ja) * 2008-09-16 2013-03-13 Tdk株式会社 積層セラミック電子部品の製造方法
US8178458B2 (en) 2009-12-01 2012-05-15 National Taiwan University Technology Dielectric ceramic composition
JP5146852B2 (ja) * 2010-03-05 2013-02-20 株式会社村田製作所 積層セラミックコンデンサ
TW201133525A (en) * 2010-03-23 2011-10-01 Samsung Electro Mech Y5V characteristic multi-layer ceramic capacitor
KR20130005518A (ko) * 2011-07-06 2013-01-16 삼성전기주식회사 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
WO2014077176A2 (ja) 2012-11-13 2014-05-22 関東電化工業株式会社 被覆チタン酸バリウム微粒子及びその製造方法
KR102041629B1 (ko) 2013-02-28 2019-11-06 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
CN105377793B (zh) 2013-09-18 2017-12-12 株式会社村田制作所 层叠陶瓷电容器及其制造方法
JP2015053502A (ja) 2014-10-23 2015-03-19 株式会社村田製作所 積層セラミックコンデンサ
JP6218725B2 (ja) 2014-12-26 2017-10-25 太陽誘電株式会社 積層セラミックコンデンサ
JP2018022750A (ja) * 2016-08-02 2018-02-08 太陽誘電株式会社 積層セラミックコンデンサ
JP6823975B2 (ja) 2016-09-06 2021-02-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103198A (ja) 2008-10-21 2010-05-06 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2014067775A (ja) 2012-09-25 2014-04-17 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2014236214A (ja) 2013-05-31 2014-12-15 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品及び積層セラミック電子部品の実装基板
JP2016015465A (ja) * 2014-06-12 2016-01-28 株式会社村田製作所 積層セラミックコンデンサ
JP2016127120A (ja) * 2014-12-26 2016-07-11 太陽誘電株式会社 積層セラミックコンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102476828B1 (ko) 2021-09-27 2022-12-13 지에프텍 주식회사 Al₂O₃세라믹 보드 인쇄 공정을 이용한 커패시터 제조 방법

Also Published As

Publication number Publication date
US20180068790A1 (en) 2018-03-08
CN107799307B (zh) 2021-04-06
JP2018041814A (ja) 2018-03-15
CN107799307A (zh) 2018-03-13
KR102442888B1 (ko) 2022-09-14
JP6823976B2 (ja) 2021-02-03
US10366833B2 (en) 2019-07-30

Similar Documents

Publication Publication Date Title
CN108735508B (zh) 多层陶瓷电容器及其制造方法
KR102417726B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102648161B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
CN109390152B (zh) 层叠陶瓷电容器及层叠陶瓷电容器的制造方法
CN109285698B (zh) 多层陶瓷电容器及其制造方法
KR102442888B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102520018B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102412983B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP6986360B2 (ja) 積層セラミックコンデンサおよびその製造方法
US10242801B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP7186014B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR20210063238A (ko) 세라믹 전자 부품 및 그 제조 방법
JP2018139253A (ja) 積層セラミックコンデンサおよびその製造方法
JP2022188286A (ja) 積層セラミックコンデンサおよびその製造方法
KR20220136140A (ko) 세라믹 전자 부품 및 그 제조 방법
JP2019021817A (ja) 積層セラミックコンデンサおよびその製造方法
JP7169069B2 (ja) 積層セラミックコンデンサおよびその製造方法
CN113327768A (zh) 陶瓷电子元件及其制造方法
WO2022270270A1 (ja) 積層セラミックコンデンサ
JP2022134873A (ja) セラミック電子部品およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant