KR20180025048A - 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시 장치 - Google Patents

Abstract

본 발명은 배향막에 의한 얼룩 불량이 방지될 수 있는 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시 장치를 제공하는 것으로, 본 발명에 따른 박막 트랜지스터 어레이 기판은 기판 상에 마련된 표시 영역을 둘러싸는 비표시 영역과 비표시 영역에 마련된 실 영역 및 실 영역의 외곽부에 마련된 단차 영역을 포함할 수 있다.

Description

박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시 장치{THIN FILM TRANSISTOR ARRAY SUBSTRATE AND LIQUID CRYSTAL DISPLAY DEVICE COMPRISING THE SAME}

본 발명은 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시 장치에 관한 것이다.

액정 표시 장치는 셀(cell) 공정, 편광판 부착 공정, 회로 부착 공정, 셀 검사 공정, 백 라이트 조립 공정, 및 케이스 조립 공정 등의 제조 공정을 통해 제조될 수 있다. 그리고, 상기 셀 공정은 박막 트랜지스터 어레이 공정, 컬러 필터 어레이 공정, 합착 공정, 절단 공정, 및 검사 공정 등을 포함하여 이루어진다.

상기 셀 공정 중에서 박막 트랜지스터 어레이 공정과 컬러 필터 어레이 공정 각각은 공정 시간 단축 및 생산 수율 향상을 위해 복수의 패널 영역으로 구획된 제 1 및 제 2 모기판 각각을 대상으로 수행된다.

상기 액정 표시 장치는 액정층의 초기 배향을 위한 배향막을 포함하는데 배향막은 제 1 및 제 2 모기판의 최상측에 형성된다.

최근에는 모기판의 효율 극대화 및 좁은 베젤 구현을 위해, 모기판 상에 배치되는 패널 영역들 사이의 간격이 매우 협소하게 설계되고 있다. 이에 따라, 배향막의 인쇄시, 얼라인 오차로 인하여 배향막이 인접한 패널 영역까지 도포 내지 퍼지는 현상이 발생하게 된다. 특히, 배향막이 인접한 패널 영역에 마련된 패드부까지 도포 내지 퍼짐에 따라 패드부에서 배향막에 의한 얼룩 불량이 발생되고, 패드부와 회로 필름 간의 접착 불량이 발생되는 문제점이 있다.

본 발명은 전술한 문제점을 해결하고자 안출된 것으로, 배향막에 의한 얼룩 불량이 방지될 수 있는 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시 장치를 제공하는 것을 기술적 과제로 한다.

전술한 기술적 과제를 달성하기 위한 본 발명에 따른 박막 트랜지스터 어레이 기판은 기판 상에 마련된 표시 영역을 둘러싸는 비표시 영역과 비표시 영역에 마련된 실 영역 및 실 영역의 외곽부에 마련된 단차 영역을 포함할 수 있다.

전술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치는 박막 트랜지스터 어레이 기판 상에 마련된 표시 영역을 둘러싸는 비표시 영역, 비표시 영역에 마련된 실 영역, 및 실 영역과 박막 트랜지스터 어레이 기판의 외측면 사이의 직선 경로 상에 마련된 적어도 하나의 홈을 포함할 수 있다.

전술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치는 표시 영역과 표시 영역을 둘러싸는 실 영역을 포함하는 제 1 기판, 제 1 기판과 마주하는 제 2 기판, 실 영역에 마련되고 제 1 기판과 상기 제 2 기판을 합착하는 실런트, 제 1 기판과 상기 제 2 기판 사이에 개재되고 상기 실런트에 의해 둘러싸이는 액정층, 액정층과 접촉되도록 제 1 기판에 마련된 배향막, 및 실런트의 외곽부에 마련되어 배향막의 퍼짐을 방지하는 단차부를 포함할 수 있다.

본 발명에 따르면, 배향막의 퍼짐을 방지함으로써 배향막의 퍼짐으로 인한 얼룩 불량을 원천적으로 방지할 수 있다.

위에서 언급된 본 발명의 효과 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 일 예에 따른 액정 표시 장치를 나타내는 도면이다.
도 2는 도 1에 도시된 선 I-I'의 단면을 나타내는 도면이다.
도 3은 본 발명에 따른 단차부를 표시 영역과 실 라인 사이에 배치할 경우의 문제점을 설명하기 위한 도면이다.
도 4a 내지 도 4e는 도 1에 도시된 A부분을 확대하여 나타내는 변형 예들에 따른 단차부를 설명하기 위한 도면이다.
도 5는 본 발명에 따른 액정 표시 장치의 대형 기판을 나타내는 도면이다.
도 6은 도 5에 도시된 선 II-II'의 단면도이다.

본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.

단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제 1", "제 2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. "포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. "적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다. "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면에 형성되는 경우뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.

이하에서는 본 발명에 따른 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시 장치의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다. 본 발명의 여러 예들의 각각 특징들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 본 발명의 여러 예들 각각에 대해 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다. 또한, 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 그리고, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.

도 1은 본 발명의 일 예에 따른 액정 표시 장치를 나타내는 도면이고, 도 2는 도 1에 도시된 선 I-I'의 단면을 나타내는 도면이다.

도 1 및 도 2를 참조하면, 본 발명의 일 예에 따른 액정 표시 장치는 제 1 기판(100), 배향막(200), 단차부(300), 제 2 기판(400), 실런트(500), 및 액정층(600)을 포함한다.

상기 제 1 기판(100)은 박막 트랜지스터 어레이 기판으로서, 유리 또는 플라스틱 재질로 이루어질 수 있다. 일 예에 따른 제 1 기판(100)은 표시 영역(A1), 비표시 영역(A2), 실 영역(A3) 및 단차 영역(A4)을 포함한다.

상기 표시 영역(A1)은 제 1 기판(100)의 가장자리 부분을 제외한 나머지 부분에 마련된다. 이러한 표시 영역(A1)은 영상을 표시하는 화소 어레이가 배치되는 영역으로 정의될 수 있다.

상기 비표시 영역(A2)은 제 1 기판(100)에 마련된 표시 영역(A1)을 제외한 나머지 부분에 마련되는 것으로, 표시 영역(A1)을 둘러싸는 제 1 기판(100)의 가장자리 부분으로 정의될 수 있다. 이러한 비표시 영역(A2)은 표시 영역(A1)의 외곽 주변으로서 표시 영역(A1)과 달리 영상이 표시되지 않으며, 화소 어레이의 구동을 위한 배선과 회로 등이 배치되는 영역으로 정의될 수 있다.

상기 실 영역(A3)은 표시 영역(A1)을 둘러싸도록 제 1 기판(100)의 비표시 영역(A2)에 마련된다. 실 영역(A3)은 표시 영역(A1)으로부터 액정 마진 영역(LMA)만큼 이격되면서 표시 영역(A1)을 둘러싼다. 즉, 실 영역(A3)은 일정한 폭을 갖는 폐루프 형태를 가질 수 있다. 이러한 실 영역(A3)은 제 1 및 제 2 기판(100, 200)을 합착하기 위한 실런트(300)가 도포되는 영역으로 정의될 수 있다.

일 예에 따른 기판(100)은 일측 비표시 영역(A2)에 마련된 패드 영역(A5)을 더 포함한다. 상기 패드 영역(A5)은 외부의 구동 회로와 연결되는 부분으로 정의될 수 있다.

상기 단차 영역(A4)은 실 영역(A3)의 외곽부에 마련된다. 즉, 단차 영역(A4)은 실 영역(A3)과 기판(100)의 외측면(100s) 사이에 마련된다. 여기서, 기판(100)의 외측면은 기판(100)의 상면과 수직한 4개의 변으로 정의될 수 있다. 이러한, 단차 영역(A4)은 실 영역(A3)으로부터 150㎛ 이상 이격된다. 실 영역(A3)이 표시 영역(A1)에 인접한 내측과 기판(100)의 외측면(100s)에 인접한 외측을 가지고, 단차 영역(A4)이 실 영역(A3)에 인접한 내측과 기판(100)의 외측면(100s)에 인접한 외측을 가지는 것으로 정의하면, 실 영역(A3)의 외측과 단차 영역(A4)의 내측 사이의 거리는 실런트의 위치, 선폭 공차, 및 퍼짐을 위해 150㎛ 이상으로 설정되어야 한다.

일 예의 단차 영역(A4)은 실 영역(A3)을 둘러싸는 형태로 정의될 수 있다. 예를 들어, 일 예의 단차 영역(A4)은 평면적으로 시각 띠 형태 또는 폐루프 형태를 가지도록 실 영역(A3)의 외곽부에 마련될 수 있다. 이에 따라, 일 예의 단차 영역(A4)은 실 영역(A3)의 모든 외곽부에 대해 배향막의 퍼짐을 방지할 수 있다.

다른 예의 단차 영역(A4)은 실 영역(A3)과 나란한 하나의 라인 형태를 가질 수 있다. 일 예로서, 다른 예의 단차 영역(A4)은 평면적으로 직선 형태를 가질 수 있으며, 기판(100)의 상측 비표시 영역(A2a), 하측 비표시 영역(A2b), 좌측 비표시 영역(A2c), 및 우측 비표시 영역(A2d) 중 적어도 하나의 비표시 영역에서 실 영역(A3)의 외곽부에 직선 형태로 마련될 수 있다. 다른 예로서, 다른 예의 단차 영역(A4)은 기판(100)의 일측 비표시 영역(예를 들어, 하측 비표시 영역)(A2b)과 반대되는 기판(100)의 타측 비표시 영역(예를 들어, 상측 비표시 영역) (A2a)에서 실 영역(A3)의 외곽부에만 직선 형태로 마련된다. 이러한 다른 예의 단차 영역(A4)은 패드 영역(A5)이 마련된 하측 비표시 영역(A2b)과 반대되는 상측 비표시 영역(A2a)에 직선 형태로 마련됨으로써 하나의 대형 기판에서 배향막 프린팅 공정시 배향막이 인접한 다른 패널 영역의 패드 영역(A5)으로 퍼지는 것을 방지하고, 이를 통해 배향막의 퍼짐에 따른 얼룩 불량이 방지될 수 있다.

또 다른 예의 단차 영역(A4)은 하나의 코너부를 갖는 라인 형태를 가지도록 실 영역(A3)의 외곽부에 마련될 수 있다. 예를 들어, 또 따른 예의 단차 영역(A4)은 기판(100)의 상측과 좌측 비표시 영역(A2a, A2c) 또는 상측과 우측 비표시 영역(A2a, A2d)에 마련될 수 있으며, 그 배치 위치에 따라 '┏'자 또는 '┓'자 형태를 가질 수 있다. 이때, 또 다른 예의 단차 영역(A4)의 코너부는 일정한 곡률을 갖는 곡선 형태로 라운딩될 수 있다. 이러한, 또 다른 예의 단차 영역(A4)은 패드 영역(A5)이 마련된 하측 비표시 영역(A2b)과 반대되는 상측 비표시 영역(A2a)을 기준으로 배치됨으로써 하나의 대형 기판에서 배향막 프린팅 공정시 배향막이 인접한 다른 패널 영역의 패드 영역(A5)으로 퍼지는 것을 방지하고, 이를 통해 배향막의 퍼짐에 따른 얼룩 불량이 방지될 수 있다.

일 예에 따른 기판(100)은 실 영역(A3)과 단차 영역(A4) 사이에 마련된 실 마진 영역(A6)을 더 포함한다. 상기 실 마진 영역(A6)은 실 영역(A3)에 마련되는 실런트(300)의 위치, 선폭 공차, 및 퍼짐을 고려한 마진으로 정의될 수 있다. 예를 들어, 실 마진 영역(A6)의 선폭은 150㎛ 이상으로 설정된다.

상기의 예들에 따른 단차 영역(A4)은 실 마진 영역(SMA)과 기판(100)의 외측면(100s) 사이에 마련된다. 상기 단차 영역(A4)의 선폭(W1)은 액정 표시 장치의 베젤 폭 증가를 최소화하기 위하여, 실 마진 영역(SMA)의 선폭(W2)보다 좁게 설정된다. 예를 들어, 매우 얇은 베젤을 갖는 액정 표시 장치의 경우, 실 영역(A3)과 기판(100)의 외측면(100s) 사이의 거리는 200㎛로 설정될 수 있는데, 이때, 실 마진 영역(A6)의 선폭(W2)은 150㎛로 설정되고, 단차 영역(A4)의 선폭(W1)은 실 영역(A3)과 기판(100)의 외측면(100s) 사이의 거리에서 실 마진 영역(A6)의 선폭(W2)을 뺀 나머지 거리인 50㎛로 설정될 수 있다. 여기서, 단차 영역(A4)의 선폭(W1)은 인접한 실 마진 영역(A6)의 외측에서부터 기판(100)의 외측면(100s)까지의 거리로 설정될 수 있다.

추가적으로, 일 예에 따른 제 1 기판(100)은 단차 영역(A4)과 기판(100)의 외측면(100s) 사이에 마련된 기판 컷팅 마진 영역(CMA)을 더 포함할 수 있다. 상기 기판 컷팅 마진 영역(CMA)은 기판 컷팅 공정시 컷팅 위치와 공정을 고려한 마진 영역으로 정의될 수 있다. 이 경우, 상기 예들에 따른 단차 영역(A4)은 실 마진 영역(A6)과 기판 컷팅 마진 영역(CMA) 사이에 마련될 수 있다. 그렇지만, 단차 영역(A4)이 기판 컷팅 마진 영역(CMA)에 포함되더라도 제 1 기판(100)을 컷팅하는데 문제가 되지 않는다. 오히려, 기판 컷팅 마진 영역(CMA)에 단차 영역(A4)이 마련될 경우, 단차 영역(A4)으로 인하여 컷팅 두께가 감소할 수 있기 때문에 기판 컷팅 공정이 보다 용이해질 수 있다. 따라서, 본 발명에 따른 단차 영역(A4)은 반드시 실 마진 영역(A6)과 기판 컷팅 마진 영역(CMA) 사이에 마련될 필요는 없기 때문에 실 마진 영역(A6)과 기판(100)의 외측면(100s) 사이로 정의되는 것이 바람직하다.

일 예에 따른 제 1 기판(100)은 복수의 화소 영역을 정의하는 복수의 게이트 라인(GL), 복수의 데이터 라인(DL), 박막 트랜지스터(T), 층간 절연막(103), 평탄화막(105), 화소 전극(PE), 배향막(200), 및 단차부(300)를 포함한다.

상기 복수의 게이트 라인(GL)은 기판(100) 상에 마련되는 것으로, 기판(100)의 제 1 수평 축 방향(X)을 따라 길게 연장되고, 제 1 수평 축 방향(X)과 수평 교차하는 제 2 수평 축 방향(Y)을 따라 일정한 간격으로 이격된다. 여기서, 제 1 수평 축 방향(X)은 기판(100)의 단변 길이 방향으로 정의될 수 있으며, 제 2 수평 축 방향(Y)은 기판(100)의 장변 길이 방향으로 정의될 수 있지만, 그 반대로 정의될 수도 있다.

상기 복수의 데이터 라인(DL)은 복수의 게이트 라인(GL)과 교차하도록 기판(100) 상에 마련되는 것으로, 기판(100)의 제 2 수평 축 방향(Y)을 따라 길게 연장되고, 제 1 수평 축 방향(X)을 따라 일정한 간격으로 이격된다.

상기 박막 트랜지스터(T)는 기판(100)의 표시 영역(A2)에 마련되는 것으로, 게이트 라인(GL)과 데이터 라인(DL)의 교차에 의해 정의되는 화소 영역에 마련된다.

일 예에 따른 박막 트랜지스터(T)는 게이트 전극(GE), 반도체층(SL), 오믹 컨택층(OCL), 소스 전극(SE), 및 드레인 전극(DE)을 포함한다.

상기 게이트 전극(GE)은 기판(100) 상에 게이트 라인(GE)과 함께 형성되는 것으로, 인접한 게이트 라인(GE)으로부터 화소 영역 쪽으로 분기되거나 돌출된다. 이러한, 게이트 전극(GE)은 게이트 절연막(GI)에 의해 덮인다. 상기 게이트 절연층(GI)은 무기 물질로 이루어진 단일층 또는 복수의 층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등으로 이루어질 수 있다.

상기 반도체층(SCL)은 게이트 전극(GE)과 중첩(overlap)되도록 게이트 절연층(GI) 상에 미리 설정된 패턴(또는 섬) 형태로 마련된다. 이러한 반도체층(SCL)은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 산화물(oxide) 및 유기물(organic material) 중 어느 하나로 이루어진 반도체 물질로 구성될 수 있지만, 이에 제한되지 않는다.

상기 오믹 컨택층(OCL)은 반도체층(SCL) 상에 미리 설정된 패턴(또는 섬) 형태로 마련된다. 여기서, 오믹 컨택층(PCL)은 반도체층(SCL)과 소스/드레인 전극(SE, DE) 간의 오믹 컨택을 위한 것으로, 생략 가능하다.

상기 소스 전극(SE)은 반도체층(SCL)의 일측과 중첩되도록 오믹 컨택층(OCL)의 타측 상에 형성된다. 상기 소스 전극(SE)은 데이터 라인(DL)과 함께 형성되는 것으로, 인접한 데이터 라인(DL)으로부터 분기되거나 돌출된다.

상기 드레인 전극(DE)은 반도체층(SCL)의 타측과 중첩되면서 소스 전극(SE)과 이격되도록 오믹 컨택층(OCL)의 타측 상에 형성된다. 상기 드레인 전극(DE)은 데이터 라인(DL) 및 소스 전극(SE)과 함께 형성된다.

상기 층간 절연막(103)은 박막 트랜지스터(T)를 덮도록 기판(100) 상에 마련된다. 일 예에 따른 층간 절연막(103)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx)과 같은 무기 물질로 이루어지거나 벤조사이클로부텐(benzocyclobutene) 또는 포토 아크릴(photo acryl)과 같은 유기 물질로 이루어질 수 있다.

상기 평탄화막(105)은 층간 절연막(103)을 덮도록 기판(100)의 전면(全面)에 마련된다. 이러한 평탄화막(105)은 박막 트랜지스터(T)를 보호하면서 박막 트랜지스터(T) 상부에 평탄면을 제공한다. 일 예에 따른 평탄화막(105)은 벤조사이클로부텐(benzocyclobutene) 또는 포토 아크릴(photo acryl)과 같은 유기 물질로 이루어질 수 있으나, 공정의 편의를 위해 포토 아크릴 물질로 이루어지는 것이 바람직하다.

상기 화소 전극(PE)은 박막 트랜지스터(T)의 드레인 전극(DE)에 전기적으로 연결된다. 즉, 화소 전극(PE)은 박막 트랜지스터(T)의 드레인 전극(DE)과 중첩되는 평탄화막(105)과 층간 절연막(103)에 일부 영역에 마련된 컨택 홀(CH)을 통해서 박막 트랜지스터(T)의 드레인 전극(DE)에 전기적으로 연결된다. 일 예에 따른 화소 전극(PE)은 일자 또는 곡선 형태를 갖는 복수의 화소 전극 패턴을 포함할 수 있으며, 투명 도전성 물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 물질로 이루어질 수 있지만, 이에 한정되지 않는다.

상기 컨택홀(CH)은 박막 트랜지스터(T)의 드레인 전극(DE) 일부를 노출시키기 위한 컨택 홀 형성 공정을 통해서 박막 트랜지스터(T)의 드레인 전극(DE) 상에 마련된 평탄화막(105)과 층간 절연막(103)이 동시에 제거되어 마련된다.

상기 화소 전극(PE)은 컨택홀(CH)을 포함하는 평탄화막(105) 상에 화소 전극 물질을 형성하는 증착 공정, 및 화소 전극 물질을 패터닝하는 패터닝 공정을 통해 형성됨으로써 컨택 홀(CH)을 통해서 박막 트랜지스터(T)의 드레인 전극(DE)에 전기적으로 연결될 수 있다.

일 예에 따른 제 1 기판(100)은 공통 전극을 포함한다. 상기 공통 전극은 게이트 전극(GE) 또는 화소 전극(PE)과 동일층에 형성될 수 있다. 여기서, 공통 전극이 게이트 전극(GE)과 동일층에 형성될 경우, 공통 전극은 복수의 화소 전극(PE) 사이에 복수로 마련된 공통 전극 패턴을 포함하거나, 화소 영역에 대응되는 면적을 가지면서 복수의 화소 전극 패턴 모두와 중첩되는 단일 몸체의 전극 패턴을 포함할 수 있다.

상기 배향막(200)은 화소 전극(PE)을 포함하는 평탄화막(105) 상에 마련된다. 즉, 배향막(200)은 표시 영역(A1)과 실 영역(A3) 상의 평탄화막(105) 상에 마련된다. 상기 배향막(200)은 프린팅 공정에 의해 평탄화막(105) 상에 프린팅된 후, 러빙 공정에 의해 러빙됨으로써 액정층의 액정에 대한 배향성을 갖는다. 일 예에 따른 배향막(200)은 폴리이미드(polyimide), 폴리아미산(polyamicacid), 또는 폴리실록산(polysiloxane) 등의 물질로 이루어질 수 있지만, 이에 한정되지 않는다.

상기 단차부(300)는 제 1 기판(100)에 정의된 단차 영역(A4)에 마련되는 것으로, 전술한 예들 중 어느 하나의 예에 따른 단차 영역(A4)에 마련된다. 즉, 전술한 예들 중 어느 하나의 예에 따른 단차 영역(A4)은 평탄화막(105)에 마련된 단차부(300)를 포함한다. 단차부(300)는 단차 영역(A4)과 중첩되는 평탄화막(105)의 표면으로부터 오목하게 마련됨으로써 평탄화막(105)의 표면으로부터 단차진다. 이러한 단차부(300)는 평탄화막(105)에 형성되는 배향막(200)의 퍼짐시 배향막(200)의 일부(200a)를 수용함으로써 배향막(200)이 기판(100)의 끝단까지 퍼지는 것을 방지한다. 또한, 단차부(300)는 실 영역(A3) 및 실 마진 영역(SMA)과 중첩되는 평탄화막(105) 상에 도포된 배향막(200)의 일부(200a)를 수용함으로써 실 영역(A3)과 중첩되는 평탄화막(105) 상에 도포되는 배향막(200)의 면적을 감소시킨다. 즉, 실 마진 영역(SMA)과 단차부(300) 사이에 도포된 배향액은 중력에 의해 단차부(300)로 낙하하게 되고, 이러한 배향액의 낙하와 함께 실 영역(A3)과 실 마진 영역(SMA)에 도포된 배향액의 일부(200a)가 단차부(300)로 빨려 들어감으로써 실 영역(A3)과 실 마진 영역(SMA) 상의 배향막(200)의 일부(200a)가 제거된다. 이로 인하여, 실 마진 영역(SMA)과 실 마진 영역(SMA)에 인접한 실 영역(A3)의 일측에는 배향막(200)이 존재하지 않고, 평탄화막(105)이 노출되기 때문에 실 영역(A3) 상에서 평탄화막(105)과 배향막(200)의 중첩 면적이 감소하게 된다.

일 예에 따른 단차부(300)는 실 영역(A3)으로부터 실 마진 영역(SMA)만큼, 즉 150㎛ 이상으로 이격된다. 이때, 단차부(300)가 실 영역(A3)으로부터 150㎛미만으로 이격될 경우, 실 영역(A3)에 도포되는 실런트(500)가 단차부(300) 상으로 퍼질 수 있다. 이 경우, 제 1 및 제 2 기판(100, 400) 간의 갭 불량으로 인하여 빛샘 등이 발생될 수 있다. 본 발명에 따른 단차부(300)는 실런트(500)의 퍼짐으로 인한 갭 불량을 방지하기 위하여, 실 영역(A3)으로부터 실 마진 영역(SMA)만큼, 즉 150㎛ 이상으로 이격된다.

일 예에 따른 단차부(300)는 상기 실 영역(A3)과 중첩되는 평탄화막(105)의 표면으로부터 오목하게 마련된 적어도 하나의 홈 라인(310)을 포함한다. 이때, 상기 단차부(300)는 컨택홀(CH)과 함께 형성되며, 그 형성 위치에 따라 단차 영역(A4) 상의 기판(100)의 일부를 노출시키거나 층간 절연막(103)의 일부를 노출시킨다. 예를 들어, 기판(100)의 하측 비표시 영역(A2b)에서 패드 영역(A5)과 실 영역(A3) 사이에 마련되는 단차부(300)는 층간 절연막(103)의 일부를 노출시킨다. 그리고, 기판(100)의 하측 비표시 영역(A2b)에서 패드 영역(A5)과 실 영역(A3) 사이에 마련되는 단차부(300)는 층간 절연막(103)의 일부를 노출시킨다. 이러한 일 예에 따른 단차부(300)는 실 영역(A3)과 기판(100)의 외측면(100s) 사이의 직선 경로 상에 마련된 적어도 하나의 홈(310)을 가짐으로써 배향막(200)이 기판(100)의 끝단까지 퍼지는 것을 방지한다.

일 예에 따른 제 1 기판(100)은 패드부(150), 게이트 내장 구동 회로(170), 및 패드부(150)와 표시 영역(A1) 사이에 칩 실장 영역에 부착된 구동 집적 회로(700)를 더 포함한다.

상기 패드부(150)는 기판(100)의 패드 영역(A5) 상에 마련된 복수의 패드(151)를 포함한다. 복수의 패드(151) 각각은 게이트 라인(GE) 또는 데이터 라인(DL)과 함께 형성되어 칩 실장 영역의 입력 패드에 전기적으로 연결된 패드 전극, 및 화소 전극(PE)가 함께 형성되어 패드 전극에 전기적으로 연결된 패드 단자를 포함한다. 이러한 패드부(150)는 외부의 구동 회로 필름과 연결되어 구동 회로 필름으로부터의 각종 신호와 전원을 구동 집적 회로(700)에 제공하며, 신호와 전원 중 일부는 게이트 내장 구동 회로(170)에 직접적으로 제공될 수도 있다.

상기 게이트 내장 구동 회로(170)는 기판(100)의 좌측 비표시 영역(A2c) 및/또는 우측 비표시 영역(A2d)에 마련되어 복수의 게이트 라인(GL)과 일대일로 연결된다. 이때, 게이트 내장 구동 회로(170)는 박막 트랜지스터(T)와 함께 기판(100) 상에 집적된다. 이러한 게이트 내장 구동 회로(170)는 구동 집적 회로(700)로부터 제공되는 게이트 제어 신호를 기반으로 게이트 신호를 생성하여 정해진 순서에 따라 출력함으로써 복수의 게이트 라인(GL) 각각을 구동하여 화소(P)의 박막 트랜지스터(T)를 구동한다. 예를 들어, 게이트 구동 회로(170)는 쉬프트 레지스터로 이루어질 수 있다.

상기 구동 집적 회로(700)는 기판 합착 공정 이후에 수행되는 칩 본딩 공정을 통해 칩 실장 영역에 마련된 복수의 입력 패드와 복수의 출력 패드에 전기적으로 연결된다. 상기 복수의 입력 패드는 게이트 라인(GE) 또는 데이터 라인(DL)과 함께 형성된 복수의 입력 링크 배선을 통해서 패드부(150)에 마련된 복수의 패드(151)에 전기적으로 연결된다. 상기 복수의 출력 패드 중 일부는 데이터 라인(DL)과 함께 형성된 복수의 데이터 링크 배선을 통해서 복수의 데이터 라인(DL)에 일대일로 연결되고, 복수의 출력 패드 중 나머지는 게이트 라인(GE) 또는 데이터 라인(DL)과 함께 형성된 복수의 게이트 링크 배선을 통해서 게이트 구동 내장 회로(170)에 연결된다.

상기 구동 집적 회로(700)는 입력 패드에 전기적으로 연결된 복수의 입력 단자, 및 게이트 내장 구동 회로(170)와 복수의 데이터 라인(DL1 내지 DLn) 각각에 전기적으로 연결된 복수의 출력 단자를 포함한다. 이러한, 구동 집 적회로(700)는 패드부(150)를 통해서 외부의 구동 회로 필름에 실장된 구동 회로부에 연결되고, 구동 회로부로부터 제공되는 전원, 타이밍 동기 신호, 및 디지털 영상 데이터 등을 수신하고, 타이밍 동기 신호에 따라 게이트 제어 신호를 생성하여 게이트 구동 내장 회로(170)의 구동을 제어하고, 이와 동시에 디지털 영상 데이터를 아날로그 데이터 신호로 변환하여 복수의 데이터 라인(DL)에 공급한다.

상기 제 2 기판(400)은 컬러필터 어레이 기판으로서, 제 1 기판(100) 보다 작은 크기를 갖는다. 일 예에 따른 제 2 기판(400)은 유리 또는 플라스틱 재질로 이루어지되, 제 1 기판(100)과 동일한 재질로 이루어질 수 있다. 일 예에 따른 제 2 기판(400)은 블랙 매트릭스(410), 컬러필터층(420), 오버코트층(430), 및 상부 배향막(440)을 포함한다.

상기 블랙 매트릭스(410)는 제 1 기판(100)의 복수의 화소 영역 각각과 중첩되는 복수의 개구 영역을 정의한다. 상기 블랙 매트릭스(410)은 복수의 화소 영역 각각과 중첩되는 복수의 개구 영역을 제외한 나머지 제 1 기판(100)의 비표시 영역(A2), 게이트 라인(GL), 데이터 라인(DL), 및 박막 트랜지스터(T) 각각과 중첩되도록 제 2 기판(400)에 마련된다. 이러한, 블랙 매트릭스(410)는 복수의 개구 영역을 제외한 나머지 영역에서의 빛샘을 방지하고, 외부광을 흡수하는 역할을 한다.

상기 컬러필터층(420)은 블랙 매트릭스(410)에 의해 정의된 복수의 개구 영역 각각에 형성되는 것으로, 각 화소(P)에 설정된 색상에 대응되는 적색, 녹색, 및 청색 각각의 컬러필터를 포함한다.

상기 오버코트층(430)은 블랙 매트릭스(410)와 컬러필터층(420)을 덮는다. 제 1 기판(100)을 향하는 오버코트층(430)의 표면은 평탄면으로 이루어진다.

일 예에 따른 제 2 기판(400)은 블랙 매트릭스(410)와 중첩되는 오버코트층(430)으로부터 돌출된 컬럼 스페이서를 더 포함할 수 있다. 상기 컬럼 스페이서는 합착된 제 1 및 제 2 기판(100, 400) 사이의 셀 갭을 일정하게 유지시킨다.

상기 상부 배향막(440)은 오버코트층(430)과 컬럼 스페이서를 덮도록 마련된다. 즉, 상부 배향막(440)은 표시 영역(A1)과 실 영역(A2)과 중첩되는 오버코트층(430) 상에 마련된다. 상기 상부 배향막(440)은 프린팅 공정에 의해 오버코트층(430) 상에 프린팅된 후, 러빙 공정에 의해 러빙됨으로써 액정층의 액정에 대한 배향성을 갖는다. 일 예에 따른 상부 배향막(440)은 폴리이미드(polyimide), 폴리아미산(polyamicacid), 또는 폴리실록산(polysiloxane) 등의 물질로 이루어질 수 있지만, 이에 한정되지 않는다.

상기 실런트(500)는 제 1 기판(100)에 마련된 실 영역(A3)에 마련되어 제 1 기판(100)과 제 2 기판(400)을 대향 합착한다. 일 예에 따른 실런트(500)는 표시 영역(A1)으로부터 액정 마진 영역(LMA)만큼 이격되면서 폐루프 형태를 가지도록 평탄화막(105) 상에 형성된다. 이러한, 실런트(500)는 실 디스펜싱 공정에 의해 일정한 선폭(W2)을 가지도록 실 영역(A3) 상에 평탄화막(105) 상에 도포된 후, 실 경화 공정에 의해 경화됨으로써 제 1 기판(100)과 제 2 기판(400)을 대향 합착 시킨다. 이때, 실런트(500)는 광 경화 공정 또는 열 경화 공정에 의해 완전 경화되거나, 광 경화 공정에 의해 가경화된 후, 열 경화 공정에 의해 완전 경화될 수 있다. 상기 실 경화 공정은 액정 적하 공정과 기판 합착 공정 이후에 수행될 수 있다.

상기 실런트(500)는 실 영역(A3) 상에 마련된 배향막(200)의 일부와 평탄화막(105)의 일부(105a)에 함께 접착된다. 즉, 실 영역(A3)에 도포되는 실런트(500)는 배향막(200) 상에 주로 형성되지만, 배향막 프린팅 공정시 단차부(300)에 인접한 배향막(200)의 일부(200a)가 단차부(300)에 빨려 들어감에 따라 단차부(300)에 인접한 평탄화막(105)의 일부(105a)가 배향막(200)에 의해 덮이지 않고 노출되어 있다. 이에 따라, 실 영역(A3)에 도포되는 실런트(500)는 배향막(200)의 일부와 평탄화막(105)의 일부(105a) 상에 도포됨으로써 배향막(200) 뿐만 아니라 평탄화막(105)의 일부(105a)와 직접적으로 접촉하게 된다. 따라서, 본 발명에 따른 실런트(500)는 배향막(200)과 접착됨과 아울러 평탄화막(105)의 일부(105a)와 추가적으로 접착됨으로써 제 1 및 제 2 기판(100, 400) 간의 접착력이 증가되게 된다.

추가적으로, 상기 제 1 기판(100) 및 제 2 기판(400) 중 적어도 하나는 실 영역(A3)의 내측에 마련된 내부 댐과 실 영역(A3)의 외측에 마련된 외부 댐을 더 포함할 수 있다. 상기 내부 댐과 외부 댐 각각은 상기 평탄화막(105)으로부터 일정한 높이를 가지도록 돌출됨으로써 실런트(500)의 퍼짐을 제한한다.

상기 액정층(600)은 실런트(500)에 대향 합착된 제 1 및 제 2 기판(100, 400) 사이에 개재되고, 실런트(500)에 의해 둘러싸인다. 이때, 액정층(600)은 액정 적하 공정에 의해 표시 영역(A1) 상에 적하된 후, 실런트(500)를 이용한 기판 합착 공정에 의해 제 1 및 제 2 기판(100, 400) 사이의 표시 영역(A1) 상에 골고루 퍼져 균일하게 분포하게 된다. 그리고, 액정층(600)의 액정 분자는 배향막(200) 및 상부 배향막(440) 각각의 배향성에 따라 정해진 방향으로 배향된다.

참고적으로, 도 3에 도시된 바와 같이, 전술한 단차 영역(A4)은 표시 영역(A1)과 실 영역(A3) 사이에 배치될 수도 있다. 이 경우에 있어서, 표시 영역(A1)과 실 영역(A3) 사이의 폭(또는 간격)(W)이 단차 영역(A4)만큼 증가함에 따라 액정 적하량이 증가하게 되고, 단차 영역(A4) 상에 분포하는 액정층의 배향 불량으로 인하여 빛샘이 발생할 수 있다. 특히, 실 영역(A3)의 외측이 기판(100)의 외측면(100s)과 중첩되기 때문에 실 퍼짐 마진 영역(SMA)과 기판 컷팅 공정 마진 영역(CMA)을 확보하기 위하여, 제 1 기판(100)의 크기를 확장시켜야 하기 때문에 비표시 영역(A2)의 폭이 증가하게 되고, 이로 인하여 액정 표시 장치의 베젤 폭이 증가할 수 있다.

또한, 전술한 단차 영역(A4)은 실 영역(A3)과 중첩되도록 배치될 수도 있다. 이 경우에 있어서, 실런트가 단차 영역(A4)이 충진됨에 따라 제 1 및 제 2 기판(100, 400) 사이의 갭 불량이 발생할 수 있고, 이로 인하여 빛샘 등이 발생될 수 있으며, 단차 영역(A4)의 홈에 충진된 실런트가 경화되지 않는 현상으로 인하여 제 1 및 제 2 기판(100, 400) 사이의 접착력이 저하될 수 있다.

따라서, 본 발명에 따른 단차 영역(A4)은 실 영역(A3)과 기판(100)의 외측면(100s) 사이에 배치됨으로써 제 1 기판(100)의 크기와 비표시 영역(A2)의 폭을 증가시키지 않으면서 배향막(200)의 퍼짐을 방지할 수 있다.

이와 같은, 본 발명의 일 예에 따른 액정 표시 장치는 실 영역(A3)의 외곽부에 마련된 단차 영역(A4)에 의해 배향막(200)의 퍼짐이 방지됨으로써 배향막(200)의 퍼짐에 따른 얼룩 불량이 방지될 수 있다.

도 4a 내지 도 4e는 도 1에 도시된 A부분을 확대하여 나타내는 변형 예들에 따른 단차부를 설명하기 위한 도면이다.

먼저, 도 4a를 참조하면, 본 발명의 일 변형 예에 따른 단차부(300)는 제 1 기판(100)의 단차 영역(A4)에 적어도 2열로 마련된 복수의 홈 패턴부(320, 330)를 포함한다. 이하에서는 설명의 편의를 위해, 단차부(300)가 제 1 및 제 2 홈 패턴부(320, 330)를 포함하는 것으로 가정하기로 한다.

상기 제 1 홈 패턴부(320)는 실 영역(A3)에 인접하도록 정의된 제 1 열에 마련된다. 일 예에 따른 제 1 홈 패턴부(320)는 서로 이격된 복수의 제 1 홈 패턴(GP1)을 포함한다. 상기 복수의 제 1 홈 패턴(GP1) 각각은 일정한 폭과 제 1 길이(L1)를 가지도록 평탄화막(105)의 표면으로부터 오목하게 마련된다. 이러한 복수의 제 1 홈 패턴(GP1) 각각은 길이 방향을 따라 제 1 간격(D1)만큼 이격되도록 일렬로 마련된다.

상기 제 2 홈 패턴부(330)는 제 1 홈 패턴부(320)와 이격되면서 나란하도록 제 1 홈 패턴부(320)와 기판(100)의 외측면(100s) 사이에 정의된 제 2 열에 마련된다. 이러한 제 2 홈 패턴부(330)는 서로 이격된 복수의 제 2 홈 패턴(GP2)을 포함한다. 상기 복수의 제 2 홈 패턴(GP2) 각각은 일정한 폭과 제 2 길이(L2)를 갖는다. 이러한 복수의 제 2 홈 패턴(GP2) 각각은 길이 방향을 따라 제 2 간격(D2)만큼 이격되도록 일렬로 마련된다. 여기서, 제 2 홈 패턴(GP2)의 제 2 길이(L2)는 제 1 홈 패턴(GP1)의 제 1 길이(L1)와 같거나 다를 수 있다. 또한, 제 2 홈 패턴(GP2)들 간의 제 2 간격(D2)는 제 1 홈 패턴(GP1)들 간의 제 1 간격(D1)과 같거나 다를 수 있다.

상기 복수의 제 1 홈 패턴(GP1)과 복수의 제 2 홈 패턴(GP2) 각각은 서로 나란하게 배치될 경우, 실 영역(A3)과 기판(100)의 외측면(100s) 사이의 직선 경로(LP1, LP2, LP3)에는 홈 패턴이 존재하지 않는 영역이 발생되고, 이 경우, 홈 패턴이 존재하지 않는 영역을 통해 배향막이 기판(100s)의 외측면 쪽으로 퍼짐으로써 종래와 같은 배향막의 퍼짐으로 인한 불량이 발생할 수 있다. 이러한 문제점을 방지하기 위하여, 상기 복수의 제 2 홈 패턴(GP2) 각각은 인접한 복수의 제 1 홈 패턴(GP1)과 엇갈리게 배치된다. 즉, 실 영역(A3)과 기판(100)의 외측면(100s) 사이의 직선 경로(LP1, LP2, LP3) 상에 적어도 하나의 홈 패턴(GP1, GP2)이 존재할 수 있도록 상기 복수의 제 2 홈 패턴(GP2) 각각은 인접한 제 1 홈 패턴(GP1) 사이를 지나는 상기 직선 경로 상에 배치된다. 이에 따라, 본 발명의 일 변형 예에 따른 단차부(300)는 실 영역(A3)과 기판(100)의 외측면(100s) 사이의 모든 직선 경로(LP1, LP2, LP3) 상에 적어도 하나의 홈, 즉 제 1 및 제 2 홈 패턴(GP1, GP2) 중 어느 하나 또는 제 1 및 제 2 홈 패턴(GP1, GP2) 모두가 존재함으로써 배향막의 퍼짐을 방지하고, 배향막의 퍼짐으로 인한 얼룩 불량을 원천적으로 방지할 수 있다.

다음으로, 도 4b를 참조하면, 본 발명의 다른 변형 예에 따른 단차부(300)는 도 4a에 도시된 단차부(300)에서 제 3 홈 패턴부(340)를 추가로 구성한 것이다. 이에 따라 이하에서 제 1 및 제 3 홈 패턴부(320, 330)에 대한 중복 설명은 생략하기로 한다.

상기 제 3 홈 패턴부(340)는 제 2 홈 패턴부(330)와 기판(100)의 외측면(100s) 사이에 정의된 제 3 열에 마련된다. 이러한 제 3 홈 패턴부(340)는 폐루프 형태를 가지면서 연속적으로 이어지는 라인 형태를 가지도록 평탄화막(105)의 표면으로부터 오목하게 마련된다. 이러한 제 3 홈 패턴부(340)는 실 영역(A3)과 기판(100)의 외측면(100s) 사이의 모든 직선 경로(LP1, LP2, LP3) 상에 존재하는 하나의 홈 패턴(GP1, GP2)에서 흘러 넘치는 배향막을 추가로 수용함으로써 배향막의 퍼짐을 방지하고, 배향막의 퍼짐으로 인한 얼룩 불량을 원천적으로 방지할 수 있다.

이와 같은, 본 발명의 다른 변형 예에 따른 단차부(300)는 실 영역(A3)과 기판(100)의 외측면(100s) 사이의 모든 직선 경로(LP1, LP2, LP3) 상에 제 1 내지 제 3 홈 패턴(GP1, GP2, GP3)의 조합 중 적어도 2개의 홈 패턴이 존재함으로써 배향막의 퍼짐을 더욱 방지하고, 배향막의 퍼짐으로 인한 얼룩 불량을 원천적으로 방지할 수 있다.

다음으로, 도 4c를 참조하면, 본 발명의 또 다른 변형 예에 따른 단차부(300)는 제 1 기판(100)의 단차 영역(A4)에 마련된 평탄화막(105)의 표면으로부터 오목하게 마련되어 실 영역(A3)을 둘러싸는 복수의 홈 패턴(350)을 포함한다.

상기 복수의 홈 패턴(350) 각각은 실 영역(A3)과 기판(100)의 외측면(100s) 사이의 직선 경로(LP1, LP2, LP3) 상에서 일부가 서로 겹치도록 마련된다.

상기 복수의 홈 패턴(350) 각각은 제 1 및 제 2 모서리(CP1, CP2)를 갖는 제 1 내지 제 3 선분 패턴(350a, 350b, 350c)을 포함한다.

상기 제 1 선분 패턴(350a)은 실 영역(A3)에 인접하게 마련된다. 상기 제 1 선분 패턴(350a)은 일정한 폭과 길이를 가지도록 평탄화막(105)의 표면으로부터 오목하게 마련된다.

상기 제 2 선분 패턴(350b)은 기판(100)의 외측면(100s)에 인접하면서 제 1 선분 패턴(350a)과 엇갈리게 마련된다. 상기 제 2 선분 패턴(350b)은 패터닝 공정 오차를 제외하면, 제 1 선분 패턴(350a)과 실질적으로 동일한 폭과 길이를 가지도록 평탄화막(105)의 표면으로부터 오목하게 마련된다.

상기 제 3 선분 패턴(350c)은 서로 엇갈리게 배치된 제 1 선분 패턴(350a)과 제 2 선분 패턴(350b) 사이에 연결되도록 평탄화막(105)의 표면으로부터 오목하게 마련된다. 제 3 선분 패턴(350c)의 일단은 제 1 선분 패턴(350a)의 일단과 연결되고, 제 3 선분 패턴(350c)의 타단은 제 1 선분 패턴(350a)의 타단과 연결된다. 이에 따라, 제 1 선분 패턴(350a)의 일단과 제 3 선분 패턴(350c)의 일단은 홈 패턴(350)의 제 1 모서리(CP1)를 형성하고, 제 1 선분 패턴(350a)의 타단과 제 3 선분 패턴(350c)의 타단은 홈 패턴(350)의 제 2 모서리(CP2)를 형성하게 된다.

상기 복수의 홈 패턴(350) 각각의 제 1 선분 패턴(350a)과 제 2 선분 패턴(350b)은 그 길이 방향을 따라 지그재그 형태로 마련됨으로써 인접한 제 1 및 제 2 홈 패턴(350) 중 제 1 홈 패턴의 제 1 선분 패턴(350a)은 제 2 홈 패턴의 제 2 선분 패턴(350a)과 마주보게 된다.

이에 따라, 본 발명의 또 다른 변형 예에 따른 단차부(300)는 실 영역(A3)과 기판(100)의 외측면(100s) 사이의 직선 경로(LP1, LP2, LP3) 상에 적어도 하나의 홈, 즉 제 1 및 제 2 선분 패턴(350a, 350b) 중 적어도 하나 또는 제 3 선분 패턴(350c)이 존재함으로써 배향막의 퍼짐을 방지하고, 배향막의 퍼짐으로 인한 얼룩 불량을 원천적으로 방지할 수 있다.

추가적으로, 상기 제 3 선분 패턴(350c)은, 도 4d에 도시된 바와 같이, 서로 엇갈리게 배치된 제 1 선분 패턴(350a)과 제 2 선분 패턴(350b) 사이에 대각선 형태로 마련될 수도 있다.

이와 같은, 본 발명의 또 다른 변형 예에 따른 단차부(300)는 도 4a에 도시된 단차부와 비교하여 배향막을 수용하는 홈의 면적이 증가될 수 있다.

다음으로, 도 4e를 참조하면, 본 발명의 또 다른 변형 예에 따른 단차부(300)는 제 1 기판(100)의 단차 영역(A4)에 마련된 평탄화막(105)의 표면으로부터 오목하게 마련된 복수의 홈 패턴(360)을 포함한다.

상기 복수의 홈 패턴(360) 각각은 일정한 폭과 길이를 가지면서 실 영역(A3)과 기판(100)의 외측면(100s) 사이의 직선 경로(LP1, LP2, LP3)를 기준으로 일정한 각도로 경사지게 마련된다. 이때, 인접한 적어도 2개의 홈 패턴(360)은 실 영역(A3)과 기판(100)의 외측면(100s) 사이의 직선 경로(LP1, LP2, LP3) 상에서 전체 길이의 절반 이상이 서로 겹쳐지게 마련된다. 즉, 인접한 적어도 2개의 홈 패턴(360)은 전체 길이의 절반 이상이 서로 나란하면서 직접적으로 마주보도록 마련된다. 이에 따라, 본 발명의 또 다른 변형 예에 따른 단차부(300)는 도 4a에 도시된 단차부와 비교하여 배향막을 수용하는 홈의 면적이 증가될 수 있다.

따라서, 본 발명의 또 다른 변형 예에 따른 단차부(300)는 실 영역(A3)과 기판(100)의 외측면(100s) 사이의 직선 경로(LP1, LP2, LP3) 상에 적어도 2개의 홈이 존재함으로써 배향막의 퍼짐을 더욱 방지하고, 배향막의 퍼짐으로 인한 얼룩 불량을 원천적으로 방지할 수 있다.

추가적으로, 본 발명에 따른 단차부(300)의 홈 패턴은 도 4a 내지 도 4e에 도시된 형태 및 배치 구조에 한정되지 않고, 실 영역(A3)과 기판(100)의 외측면(100s) 사이의 직선 경로(LP1, LP2, LP3) 상에 적어도 하나의 홈을 가질 수 있다면 어떠한 형태와 배치 구조라도 상관 없다.

도 5는 본 발명에 따른 액정 표시 장치의 대형 기판을 나타내는 도면이고, 도 6은 도 5에 도시된 선 II-II'의 단면도이다.

도 5 및 도 6을 참조하면, 본 발명에 따른 대형 기판(10)은 복수의 박막 트랜지스터 어레이 기판을 제조하기 위한 것으로, 복수의 패널 영역(#P1, #P2, #P3, #P4)을 포함한다. 이러한 복수의 패널 영역(#P1, #P2, #P3, #P4) 각각에는 박막 트랜지스터(T), 층간 절연막(103), 평탄화막(105), 화소 전극(PE), 패드부(150), 및 단차부(300)가 형성되어 있다. 이때, 인접한 패널 영역(#P1, #P2, #P3, #P4) 사이에는 기판 컷팅 예정 라인(CL)이 위치하게 되고, 대형 기판(10)의 사용 효율 증가를 위해 인접한 패널 영역(#P1, #P2, #P3, #P4)은 간격 없이 배치된다. 여기서, 기판 컷팅 예정 라인(CL)은 대형 기판(10)에서 각 패널 영역(#P1, #P2, #P3, #P4)을 하나의 단위 패널로 분리하기 위한 기준 라인으로써, 분리된 단위 패널에서 기판의 외측면에 해당된다. 이러한, 복수의 패널 영역(#P1, #P2, #P3, #P4) 각각은 도 1에 도시된 제 1 기판과 동일한 구조를 가지므로, 이에 대한 중복 설명은 생략한다.

이와 같은, 대형 기판(10)의 평탄화막(105) 상에 배향액 프린팅 공정을 진행하게 되면, 인접한 패널 영역(#P1, #P2, #P3, #P4) 간의 간격이 없기 때문에 프린팅 진행 방향을 기준으로 해당 패널 영역에서 흘러 넘치는 배향액이 일부가(200a')가 인접한 패널 영역의 패드부(150)까지 퍼질 수 있다. 예를 들어, 제 1 패널 영역(#P1)에 프린팅되는 배향액의 일부는 인접한 제 2 패널 영역(#P2)의 패드부(150)까지 흘러 넘칠 수 있다. 이러한 배향액의 퍼짐은 패드부(150)에서의 얼룩 불량을 유발한다.

그러나, 본 발명은 패널 영역(#P1, #P2, #P3, #P4) 각각의 실 영역(A3)과 기판 컷팅 예정 라인(CL) 사이에 마련된 단차 영역(A4)을 포함한다. 이에 따라, 배향액 프린팅 공정시 해당 패널 영역에서 흘러 넘치는 배향액의 일부(200a)는 행당 패널 영역(#P1, #P2, #P3, #P4) 내에 마련된 단차 영역(A4)에 수용됨으로써 더 이상 인접한 패널 영역까지 퍼지지 않게 된다.

따라서, 본 발명은 실 영역(A3)의 외곽부에 마련된 단차 영역(A4), 즉 단차부(300)을 통해 배향막(200)의 퍼짐을 방지함으로써 배향막(200)의 퍼짐에 따른 얼룩 불량을 방지할 수 있다.

이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100: 기판 103: 층간 절연막
105: 평탄화막 200: 배향막
300: 단차부 310: 홈 라인
320, 330, 340: 홈 패턴부 350, 360: 홈 패턴
400: 제 2 기판 500: 실런트

Claims (20)

1. 기판;
   기판 상에 마련된 표시 영역;
   상기 표시 영역을 둘러싸는 비표시 영역;
   상기 비표시 영역에 마련된 실 영역; 및
   상기 실 영역의 외곽부에 마련된 단차 영역을 포함하는, 박막 트랜지스터 어레이 기판.
2. 제 1 항에 있어서,
   상기 단차 영역은 상기 실 영역을 둘러싸는, 박막 트랜지스터 어레이 기판.
3. 제 1 항에 있어서,
   상기 단차 영역은 상기 실 영역으로부터 150㎛ 이상 이격된, 박막 트랜지스터 어레이 기판.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
   상기 표시 영역에 마련된 박막 트랜지스터;
   상기 표시 영역과 상기 비표시 영역 상에 마련되고 상기 박막 트랜지스터를 덮는 층간 절연막;
   상기 층간 절연막을 덮는 평탄화막; 및
   상기 평탄화막 상에 마련된 배향막을 더 포함하고,
   상기 단차 영역은 상기 평탄화막의 표면으로부터 오목하게 마련된 단차부를 갖는, 박막 트랜지스터 어레이 기판.
5. 제 4 항에 있어서,
   상기 단차부는 상기 실 영역과 상기 기판의 외측면 사이의 직선 경로 상에 마련된 적어도 하나의 홈을 포함하는, 박막 트랜지스터 어레이 기판.
6. 제 5 항에 있어서,
   상기 단차부는 서로 나란하게 마련된 복수의 홈 패턴부를 포함하며,
   상기 복수의 홈 패턴부 중 적어도 하나는 서로 이격된 복수의 홈 패턴을 갖는, 박막 트랜지스터 어레이 기판.
7. 제 4 항에 있어서,
   상기 배향막의 일부는 상기 단차부에 수용된, 박막 트랜지스터 어레이 기판.
8. 박막 트랜지스터 어레이 기판;
   박막 트랜지스터 어레이 기판 상에 마련된 표시 영역;
   상기 표시 영역을 둘러싸는 비표시 영역;
   상기 비표시 영역에 마련된 실 영역; 및
   상기 실 영역과 상기 박막 트랜지스터 어레이 기판의 외측면 사이의 직선 경로 상에 마련된 적어도 하나의 홈을 포함하는, 액정 표시 장치.
9. 제 8 항에 있어서,
   상기 실 영역과 상기 박막 트랜지스터 어레이 기판의 외측면 사이에 마련된 평탄화막을 더 포함하고,
   상기 적어도 하나의 홈은 상기 평탄화막으로부터 오목하게 마련된, 액정 표시 장치.
10. 표시 영역과 상기 표시 영역을 둘러싸는 실 영역을 포함하는 제 1 기판;
    상기 제 1 기판과 마주하는 제 2 기판;
    상기 실 영역에 마련되고 상기 제 1 기판과 상기 제 2 기판을 합착하는 실런트;
    상기 제 1 기판과 상기 제 2 기판 사이에 개재되고 상기 실런트에 의해 둘러싸이는 액정층;
    상기 액정층과 접촉되도록 상기 제 1 기판에 마련된 배향막; 및
    상기 실런트의 외곽부에 마련되어 상기 배향막의 퍼짐을 방지하는 단차부를 포함하는, 액정 표시 장치.
11. 제 10 항에 있어서,
    상기 단차부는 상기 실런트를 둘러싸는, 액정 표시 장치.
12. 제 10 항에 있어서,
    상기 제 1 기판의 일측 비표시 영역에 마련되고 복수의 패드 전극을 갖는 패드부를 더 포함하고,
    상기 단차부는 상기 기판의 일측 비표시 영역과 반대되는 상기 기판의 타측 비표시 영역에서 상기 실런트의 외곽부에 마련된, 액정 표시 장치.
13. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 단차부는 상기 실런트로부터 150㎛ 이상 이격된, 액정 표시 장치.
14. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 실런트와 상기 단차부 사이에 마련된 실 마진 영역을 더 포함하며,
    상기 단차부는 상기 실 마진 영역과 상기 기판의 외측면 사이에 마련되고,
    상기 단차부의 폭은 상기 실 마진 영역의 폭보다 좁은, 액정 표시 장치.
15. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 표시 영역에 마련된 박막 트랜지스터; 및
    상기 표시 영역과 상기 비표시 영역 상에 마련되고 상기 박막 트랜지스터를 덮는 층간 절연막;
    상기 층간 절연막을 덮는 평탄화막을 더 포함하며,
    상기 배향막은 상기 평탄화막 상에 마련되고,
    상기 단차부는 상기 평탄화막의 표면으로부터 오목하게 마련된, 액정 표시 장치.
16. 제 15 항에 있어서,
    상기 단차부는 상기 실런트와 상기 기판의 외측면 사이의 직선 경로 상에 마련된 적어도 하나의 홈을 포함하는, 액정 표시 장치.
17. 제 15 항에 있어서,
    상기 단차부는 적어도 하나의 홈 라인을 포함하는, 액정 표시 장치.
18. 제 15 항에 있어서,
    상기 단차부는 서로 나란하게 마련된 복수의 홈 패턴부를 포함하며,
    상기 복수의 홈 패턴부 중 적어도 하나는 서로 이격된 복수의 홈 패턴을 갖는, 액정 표시 장치.
19. 제 15 항에 있어서,
    상기 배향막의 일부는 상기 단차부에 수용된, 액정 표시 장치.
20. 제 19 항에 있어서,
    상기 실런트는 상기 실 영역 상에 마련된 상기 배향막과 상기 실 영역 상에 노출된 상기 평탄화막의 일부와 함께 접착되는, 액정 표시 장치.
    

Images