KR20180013746A - Electronic device and manufacturing method thereof - Google Patents

Abstract

The present invention relates to an electronic device and a manufacturing method thereof. The electronic device comprises: a first body; a first substrate having a first conductive layer; a second body facing the first conductive layer and spaced apart from the first conductive layer; a second substrate having a second conductive layer and having a first hole penetrating the second substrate; and a connection member electrically connecting the first conductive layer and the second conductive layer through the first hole.

Description

전자 기기 및 그 제조 방법{ELECTRONIC DEVICE AND MANUFACTURING METHOD THEREOF}[0001] ELECTRONIC DEVICE AND MANUFACTURING METHOD THEREOF [0002]

관련 출원에 대한 상호 참조Cross-reference to related application

본 출원은 2016년 7월 29일에 출원된 일본 특허 출원 제2016-149571호, 2016년 7월 29일에 출원된 제2016-149572호, 2016년 7월 29일에 출원된 제2016-149605호 및 2017년 6월 21일 출원된 제2017-121427호에 기초하여 우선권을 주장하고, 그 전체 내용은 본 명세서에 참조로 포함된다.This application is related to Japanese Patent Application No. 2016-149571 filed on July 29, 2016, No. 2016-149572 filed on July 29, 2016, No. 2016-149605 filed on July 29, And No. 2017-121427, filed on June 21, 2017, the entire contents of which are incorporated herein by reference.

본 발명의 실시 형태는, 전자 기기 및 그 제조 방법에 관한 것이다.An embodiment of the present invention relates to an electronic apparatus and a method of manufacturing the same.

최근들어 표시 장치를 협액연화하기 위한 기술이 다양하게 검토되고 있다. 일례에서는, 수지제의 제1 기판의 내면과 외면을 관통하는 구멍의 내부에 구멍 내 접속부를 갖는 배선부와, 수지제의 제2 기판의 내면에 설치된 배선부가 기판간 접속부에 의해 전기적으로 접속되는 기술이 개시되어 있다.BACKGROUND ART [0002] In recent years, various techniques for softening a display device have been studied. In one example, a wiring portion having an in-hole connection portion inside a hole penetrating an inner surface and an outer surface of a resin substrate made of resin and a wiring portion provided on the inner surface of the second substrate made of resin are electrically connected Technology is disclosed.

일 실시 형태에 의하면,According to one embodiment,

제1 기체와, 제1 도전층을 구비한 제1 기판과, 상기 제1 도전층과 대향하면서 또한 상기 제1 도전층으로부터 이격된 제2 기체와, 제2 도전층을 구비하고, 상기 제2 기체를 관통하는 제1 구멍을 갖는 제2 기판과, 상기 제1 구멍을 통하여 상기 제1 도전층 및 상기 제2 도전층을 전기적으로 접속하는 접속재를 구비하는, 전자 기기가 제공된다.A first substrate having a first substrate and a first conductive layer; a second substrate facing the first conductive layer and spaced apart from the first conductive layer; and a second conductive layer, A second substrate having a first hole penetrating the gas and a connection member electrically connecting the first conductive layer and the second conductive layer through the first hole.

일 실시 형태에 의하면,According to one embodiment,

제1 기체와, 제1 도전층을 구비한 제1 기판과, 상기 제1 도전층과 대향하면서 또한 상기 제1 도전층으로부터 이격된 제2 기체와, 제2 도전층을 구비하고, 상기 제2 기체를 관통하는 제1 구멍을 갖는 제2 기판과, 상기 제1 구멍을 통하여 상기 제1 도전층 및 상기 제2 도전층을 전기적으로 접속하는 접속재를 구비하고, 상기 제2 도전층은, 제1 영역에 있어서, 피검출물의 접촉 혹은 접근을 검출하는 검출부와, 상기 제1 영역과 인접하는 제2 영역에 있어서, 상기 검출부에 연결된 단자부를 구비하고, 상기 제1 구멍은 상기 단자부에 형성되는, 전자 기기가 제공된다.A first substrate having a first substrate and a first conductive layer; a second substrate facing the first conductive layer and spaced apart from the first conductive layer; and a second conductive layer, A second substrate having a first hole penetrating the substrate and a connection member electrically connecting the first conductive layer and the second conductive layer through the first hole, And a terminal portion connected to the detection portion in a second region adjacent to the first region, wherein the first hole is formed in the terminal portion, A device is provided.

일 실시 형태에 의하면,According to one embodiment,

제1 기체 및 제1 도전층을 구비한 제1 기판과, 제2 기체 및 제2 도전층을 구비하고 상기 제2 기체가 상기 제1 도전층과 대향하면서 또한 상기 제1 도전층으로부터 이격된 제2 기판을 준비하고, 상기 제2 기판에 레이저광을 조사하여 상기 제2 기체를 관통하는 제1 구멍을 형성하고, 상기 제1 구멍을 통하여 상기 제1 도전층 및 상기 제2 도전층을 전기적으로 접속하는 접속재를 형성하는, 전자 기기의 제조 방법이 제공된다.A first substrate having a first substrate and a first conductive layer; a second substrate having a second substrate and a second conductive layer, the second substrate facing the first conductive layer and spaced apart from the first conductive layer; 2 substrate, irradiating the second substrate with a laser beam to form a first hole penetrating the second base, and electrically connecting the first conductive layer and the second conductive layer through the first hole Forming a connection member to be connected to the electronic device.

본 실시 형태에 따르면, 협액연화 및 저비용화가 가능한 표시 장치 및 그 제조 방법을 제공할 수 있다.According to the present embodiment, it is possible to provide a display device and a method of manufacturing the same that are capable of forming a dense film softening and a low cost.

도 1은 본 실시 형태의 표시 장치 DSP의 구성예를 도시하는 단면도.
도 2는 본 실시 형태의 표시 장치 DSP의 다른 구성예를 도시하는 단면도.
도 3은 본 실시 형태의 표시 장치 DSP의 다른 구성예를 도시하는 단면도.
도 4는 본 실시 형태의 표시 장치 DSP의 다른 구성예를 도시하는 단면도.
도 5는 본 실시 형태의 표시 장치 DSP의 다른 구성예를 도시하는 단면도.
도 6은 본 실시 형태의 표시 장치 DSP의 다른 구성예를 도시하는 단면도.
도 7은 본 실시 형태의 표시 장치 DSP의 다른 구성예를 도시하는 단면도.
도 8은 본 실시 형태의 표시 장치 DSP의 다른 구성예를 도시하는 단면도.
도 9a는 본 실시 형태의 표시 장치 DSP의 다른 구성예를 도시하는 단면도.
도 9b는 본 실시 형태의 표시 장치 DSP의 다른 구성예를 도시하는 단면도.
도 9c는 본 실시 형태의 표시 장치 DSP의 다른 구성예를 도시하는 단면도.
도 10은 본 실시 형태의 표시 장치 DSP의 일 구성예를 도시하는 평면도.
도 11은 도 10에 도시한 표시 패널 PNL의 기본 구성 및 등가 회로를 도시하는 도면.
도 12는 도 10에 도시한 표시 패널 PNL의 일부의 구조를 도시하는 단면도.
도 13은 센서 SS의 일 구성예를 도시하는 평면도.
도 14는 본 실시 형태의 표시 장치 DSP의 다른 구성예를 도시하는 평면도.
도 15는 도 10 및 도 14에 도시한 검출 전극 Rx1의 검출부 RS의 구성예를 도시하는 도면.
도 16a는, 도 10에 도시한 접속용 구멍 V1을 포함하는 A-B선으로 절단한 표시 패널 PNL의 단면도.
도 16b는, 도 16a에 도시한 패드 P1 및 제2 절연층(12)을 도시하는 평면도.
도 17은 본 실시 형태의 표시 장치 DSP의 제조 방법을 설명하기 위한 도면.
도 18은 본 실시 형태의 표시 장치 DSP의 제조 방법을 설명하기 위한 도면.
도 19는 본 실시 형태의 표시 장치 DSP의 제조 방법을 설명하기 위한 도면.
도 20a는 비교예 1을 도시하는 단면도.
도 20b는 비교예 2를 도시하는 단면도.
도 21은 본 실시 형태의 제1 변형예를 도시하는 평면도.
도 22는 본 실시 형태의 제2 변형예를 도시하는 평면도.
도 23은 도 22에 도시한 단자부 RT32를 포함하는 C-D선으로 절단한 표시 장치 DSP의 단면도.
도 24는 본 실시 형태의 제3 변형예를 도시하는 단면도.
도 25는 도 24에 도시한 시일 SE 및 제3 도전층 L3을 도시하는 단면도.
도 26은 본 실시 형태의 표시 장치 DSP의 구성예를 도시하는 단면도.
도 27은 제2 기체(20)에 형성되는 제1 구멍 VA의 구성예를 도시하는 사시도.
도 28a는 제1 구멍 VA의 다른 구성예를 도시하는 단면도.
도 28b는 제1 구멍 VA의 다른 구성예를 도시하는 단면도.
도 28c는 제1 구멍 VA의 다른 구성예를 도시하는 단면도.
도 29a는 제1 구멍 VA의 다른 구성예를 도시하는 단면도.
도 29b는 제1 구멍 VA의 다른 구성예를 도시하는 단면도.
도 29c는 제1 구멍 VA의 다른 구성예를 도시하는 단면도.
도 30은 도 10에 도시한 패드 P1을 확대한 평면도.
도 31은 도 10에 도시한 접속용 구멍 V1을 포함하는 A-B선으로 절단한 표시 패널 PNL의 일 구성예를 도시하는 단면도.
도 32는 표시 패널 PNL의 다른 구성예를 도시하는 단면도.
도 33은 표시 패널 PNL의 다른 구성예를 도시하는 단면도.1 is a cross-sectional view showing a structural example of a display device DSP of the present embodiment.
2 is a cross-sectional view showing another configuration example of the display device DSP of the present embodiment.
3 is a cross-sectional view showing another configuration example of the display device DSP of the present embodiment.
4 is a cross-sectional view showing another configuration example of the display device DSP of the present embodiment.
5 is a cross-sectional view showing another configuration example of the display device DSP of the present embodiment.
6 is a cross-sectional view showing another configuration example of the display device DSP of the present embodiment.
7 is a cross-sectional view showing another configuration example of the display device DSP of the present embodiment.
8 is a sectional view showing another configuration example of the display device DSP of the present embodiment.
9A is a cross-sectional view showing another configuration example of the display device DSP of the present embodiment.
9B is a cross-sectional view showing another configuration example of the display device DSP of the present embodiment.
9C is a sectional view showing another example of the configuration of the display device DSP of the present embodiment.
10 is a plan view showing a configuration example of the display device DSP of the present embodiment.
11 is a view showing a basic configuration and an equivalent circuit of the display panel PNL shown in Fig.
12 is a sectional view showing the structure of a part of the display panel PNL shown in Fig.
13 is a plan view showing a configuration example of the sensor SS.
Fig. 14 is a plan view showing another configuration example of the display device DSP of the present embodiment. Fig.
Fig. 15 is a diagram showing a configuration example of a detection portion RS of the detection electrode Rx1 shown in Figs. 10 and 14. Fig.
16A is a cross-sectional view of a display panel PNL cut by an AB line including the connection hole V1 shown in Fig. 10; Fig.
16B is a plan view showing the pad P1 and the second insulating layer 12 shown in Fig. 16A. Fig.
17 is a view for explaining a manufacturing method of the display device DSP of the present embodiment.
18 is a view for explaining a manufacturing method of the display device DSP of the present embodiment.
19 is a view for explaining a manufacturing method of a display device DSP of the present embodiment.
20A is a sectional view showing Comparative Example 1. Fig.
20B is a cross-sectional view showing Comparative Example 2;
21 is a plan view showing a first modification of the embodiment;
22 is a plan view showing a second modification of the embodiment;
23 is a sectional view of a display device DSP cut by a CD line including the terminal portion RT32 shown in Fig.
24 is a sectional view showing a third modification of the embodiment;
25 is a sectional view showing the seal SE and the third conductive layer L3 shown in Fig.
26 is a sectional view showing a structural example of a display device DSP of the present embodiment.
Fig. 27 is a perspective view showing a configuration example of a first hole VA formed in the second base 20. Fig.
28A is a cross-sectional view showing another configuration example of the first hole VA.
28B is a cross-sectional view showing another example of the structure of the first hole VA.
28C is a cross-sectional view showing another configuration example of the first hole VA.
29A is a cross-sectional view showing another configuration example of the first hole VA.
29B is a cross-sectional view showing another example of the structure of the first hole VA.
29C is a cross-sectional view showing another example of the structure of the first hole VA.
30 is an enlarged plan view of the pad P1 shown in Fig. 10; Fig.
31 is a sectional view showing an example of the configuration of a display panel PNL cut by an AB line including the connection hole V1 shown in Fig.
32 is a sectional view showing another configuration example of the display panel PNL;
33 is a cross-sectional view showing another configuration example of the display panel PNL;

이하, 본 실시 형태에 대하여, 도면을 참조하면서 설명한다. 또한, 개시는 어디까지나 일례에 지나지 않으며, 당업자에 있어서, 발명의 주지를 유지한 경우의 적시 변경에 대하여 용이하게 상도할 수 있는 것에 대해서는, 당연히 본 발명의 범위에 함유되는 것이다. 또한, 도면은, 설명을 보다 명확히 하기 위하여, 실제의 형태에 비하여, 각 부의 폭, 두께, 형상 등에 대하여 모식적으로 표현되는 경우가 있지만, 어디까지나 일례이며, 본 발명의 해석을 한정하는 것은 아니다. 또한, 본 명세서와 각 도면에 있어서, 기출의 도면에 관하여 전술한 것과 동일하거나 또는 유사한 기능을 발휘하는 구성 요소에는 동일한 참조 부호를 붙이고, 중복되는 상세한 설명을 적절히 생략하는 경우가 있다.Hereinafter, this embodiment will be described with reference to the drawings. It is to be understood that the disclosure is by way of example only and that those skilled in the art can easily overcome the problem of timely modification in the case of keeping the invention in common, as a matter of course included in the scope of the present invention. In the drawings, for the sake of clarity, the widths, thicknesses, shapes, and the like of the respective parts are schematically expressed in comparison with the actual shapes, but they are merely examples and are not intended to limit the interpretation of the present invention . In the present specification and the drawings, constituent elements which perform the same or similar functions as those described above with respect to the drawing of the drawings are denoted by the same reference numerals and redundant detailed explanations may be appropriately omitted.

본 실시 형태에 있어서는, 전자 기기의 일례로서 표시 장치를 개시한다. 이 표시 장치는, 예를 들어 스마트폰, 태블릿 단말기, 휴대 전화 단말기, 노트북 타입의 퍼스널 컴퓨터, 게임 기기 등의 다양한 장치에 사용할 수 있다. 본 실시 형태에서 개시하는 주요한 구성은, 액정 표시 장치, 유기 일렉트로루미네센스 표시 장치 등의 자발광형의 표시 장치, 전기 영동 소자 등을 갖는 전자 페이퍼형의 표시 장치, MEMS(Micro Electro Mechanical Systems)를 응용한 표시 장치, 혹은 일렉트로크로미즘을 응용한 표시 장치 등에 적용 가능하다.In this embodiment, a display device is disclosed as an example of an electronic apparatus. This display device can be used for various devices such as a smart phone, a tablet terminal, a mobile phone terminal, a notebook type personal computer, a game machine, and the like. The main structure disclosed in this embodiment is a display device of a self-luminous type such as a liquid crystal display device and an organic electroluminescence display device, a display device of an electronic paper type having an electrophoretic device or the like, a MEMS (Micro Electro Mechanical Systems) A display device using electrochromism, or the like.

≪제1 실시 형태: 제1 구성예≫≪ First Embodiment: First Configuration Example >

도 1은 본 실시 형태의 표시 장치 DSP의 제1 구성예를 도시하는 단면도이다. 제1 방향 X, 제2 방향 Y 및 제3 방향 Z는, 서로 직교하고 있지만, 90도 이외의 각도로 교차하고 있어도 된다. 제1 방향 X 및 제2 방향 Y는, 표시 장치 DSP를 구성하는 기판의 주면과 평행한 방향에 상당하고, 제3 방향 Z는, 표시 장치 DSP의 두께 방향에 상당한다. 여기에서는, 제2 방향 Y 및 제3 방향 Z에 의해 규정되는 Y-Z 평면에 있어서의 표시 장치 DSP의 일부의 단면을 나타내고 있다.1 is a cross-sectional view showing a first configuration example of a display device DSP of the present embodiment. Although the first direction X, the second direction Y, and the third direction Z are orthogonal to each other, they may intersect at an angle other than 90 degrees. The first direction X and the second direction Y correspond to the direction parallel to the main surface of the substrate constituting the display device DSP, and the third direction Z corresponds to the thickness direction of the display device DSP. Here, a section of a part of the display device DSP in the Y-Z plane defined by the second direction Y and the third direction Z is shown.

표시 장치 DSP는, 제1 기판 SUB1과, 제2 기판 SUB2와, 접속재 C와, 배선 기판 SUB3을 구비하고 있다. 제1 기판 SUB1 및 제2 기판 SUB2는, 제3 방향 Z에 대향하고 있다. 이하의 설명에 있어서, 제1 기판 SUB1로부터 제2 기판 SUB2를 향하는 방향을 상방(혹은, 간단히 위)이라고 칭하고, 제2 기판 SUB2로부터 제1 기판 SUB1을 향하는 방향을 하방(혹은, 간단히 아래)이라고 칭한다. 또한, 제2 기판 SUB2로부터 제1 기판 SUB1을 향하여 보는 것을 평면시라고 한다. 또한, 도 1의 Y-Z 평면(혹은, 도시하지 않았지만 제1 방향 X 및 제3 방향 Z에 의해 규정되는 X-Z 평면)에 있어서의 표시 장치 DSP의 단면을 보는 것을 단면시라고 한다.The display device DSP includes a first substrate SUB1, a second substrate SUB2, a connection material C, and a wiring substrate SUB3. The first substrate SUB1 and the second substrate SUB2 face the third direction Z. In the following description, the direction from the first substrate SUB1 toward the second substrate SUB2 is referred to as upward (or simply upward), and the direction from the second substrate SUB2 toward the first substrate SUB1 is referred to as downward (or simply below) It is called. Also, viewing from the second substrate SUB2 toward the first substrate SUB1 is referred to as planar. The sectional view of the display device DSP in the Y-Z plane of FIG. 1 (or an X-Z plane defined by the first direction X and the third direction Z, though not shown) is referred to as a cross section.

제1 기판 SUB1은, 제1 기체(10)와, 제1 기체(10)의 제2 기판 SUB2와 대향하는 측에 위치하는 제1 도전층 L1을 구비하고 있다. 제1 기체(10)는 제2 기판 SUB2와 대향하는 주면(10A)과, 주면(10A)과는 반대측의 주면(10B)을 갖고 있다. 도시한 예에서는, 제1 도전층 L1은, 주면(10A)에 위치하고 있다. 또한, 도시하지 않았지만, 제1 기체(10)와 제1 도전층 L1 사이나, 제1 도전층 L1 위에는, 각종 절연층이나 각종 도전층이 배치되어 있어도 된다.The first substrate SUB1 includes a first base 10 and a first conductive layer L1 positioned on the side of the first base 10 facing the second substrate SUB2. The first base 10 has a main surface 10A opposed to the second substrate SUB2 and a main surface 10B opposite to the main surface 10A. In the illustrated example, the first conductive layer L1 is located on the main surface 10A. Although not shown, various insulating layers and various conductive layers may be disposed on the first base 10 and the first conductive layer L1, or on the first conductive layer L1.

제2 기판 SUB2는, 제2 기체(20)와, 제2 도전층 L2를 구비하고 있다. 제2 기체(20)는 제1 기판 SUB1과 대향하는 주면(20A)과, 주면(20A)과는 반대측의 주면(20B)을 갖고 있다. 제2 기체(20)는 그 주면(20A)이 제1 도전층 L1과 대향하면서, 또한 제1 도전층 L1로부터 제3 방향 Z로 이격되어 있다. 도시한 예에서는, 제2 도전층 L2는, 주면(20B)에 위치하고 있다. 제1 기체(10), 제1 도전층 L1, 제2 기체(20) 및 제2 도전층 L2는, 이 순서대로 제3 방향 Z로 배열되어 있다. 제1 도전층 L1과 제2 기체(20) 사이에는, 공기층이 위치하고 있지만, 후술하는 바와 같이 절연층이 위치하고 있는 경우도 있을 수 있고, 절연층 이외에 도전층이 위치하고 있어도 된다. 또한, 도시하지 않았지만, 제2 기체(20)와 제2 도전층 L2 사이나, 제2 도전층 L2 위에는, 각종 절연층이나 각종 도전층이 배치되어 있어도 된다. 제1 기판 SUB1과 제2 기판 SUB2 사이에도, 각종 절연층이나 각종 도전층이 배치되어 있어도 된다.The second substrate SUB2 includes a second base body 20 and a second conductive layer L2. The second base 20 has a main surface 20A opposed to the first substrate SUB1 and a main surface 20B opposite to the main surface 20A. The main surface 20A of the second base 20 is spaced from the first conductive layer L1 in the third direction Z while facing the first conductive layer L1. In the illustrated example, the second conductive layer L2 is located on the main surface 20B. The first base 10, the first conductive layer L1, the second base 20 and the second conductive layer L2 are arranged in the third direction Z in this order. Although the air layer is located between the first conductive layer L1 and the second base 20, the insulating layer may be located as described later, or the conductive layer may be located in addition to the insulating layer. Although not shown, various insulating layers and various conductive layers may be disposed on the second base 20 and the second conductive layer L2, or on the second conductive layer L2. Various insulating layers and various conductive layers may be disposed between the first substrate SUB1 and the second substrate SUB2.

제1 기체(10) 및 제2 기체(20)는 예를 들어 유리에 의해 형성되어 있고, 보다 구체적으로는, 무알칼리 유리에 의해 형성되어 있다. 또한, 제1 기체(10) 및 제2 기체(20)는 수지 기판이어도 된다. 제1 도전층 L1 및 제2 도전층 L2는, 예를 들어 몰리브덴, 텅스텐, 티타늄, 알루미늄, 은, 구리, 크롬 등의 금속 재료나, 이들 금속 재료를 조합한 합금이나, 인듐주석 산화물(ITO)이나 인듐아연 산화물(IZO) 등의 투명한 도전 재료 등에 의해 형성되고, 단층 구조여도 되고, 다층 구조여도 된다. 접속재 C는, 은 등의 금속 재료를 포함하고, 그 입경이 수 나노미터 내지 수십나노미터 정도의 미립자를 포함하는 것이 바람직하다.The first base 10 and the second base 20 are formed of, for example, glass, and more specifically, formed of alkali-free glass. The first base 10 and the second base 20 may be resin substrates. The first conductive layer L1 and the second conductive layer L2 may be formed of a metal material such as molybdenum, tungsten, titanium, aluminum, silver, copper and chromium, an alloy of these metal materials, indium tin oxide (ITO) Or indium zinc oxide (IZO), and may be a single-layer structure or a multilayer structure. It is preferable that the connection material C includes a metallic material such as silver and includes fine particles having a particle diameter of about several nanometers to several tens of nanometers.

배선 기판 SUB3은, 제1 기판 SUB1에 실장되고, 제1 도전층 L1과 전기적으로 접속되어 있다. 이러한 배선 기판 SUB3은, 예를 들어 가요성을 갖는 플렉시블 기판이다. 또한, 본 실시 형태에서 적용 가능한 플렉시블 기판이란, 그의 적어도 일부분에, 굴곡 가능한 재료에 의해 형성된 플렉시블부를 구비하고 있으면 된다. 예를 들어, 본 실시 형태의 배선 기판 SUB3은, 그 전체가 플렉시블부로서 구성된 플렉시블 기판이어도 되고, 유리 에폭시 등의 경질 재료에 의해 형성된 리지드부 및 폴리이미드 등의 굴곡 가능한 재료에 의해 형성된 플렉시블부를 구비한 리지드 플렉시블 기판이어도 된다.The wiring substrate SUB3 is mounted on the first substrate SUB1 and electrically connected to the first conductive layer L1. The wiring substrate SUB3 is, for example, a flexible substrate having flexibility. The flexible substrate applicable to the present embodiment may have at least a flexible portion formed of a bendable material. For example, the wiring board SUB3 of the present embodiment may be a flexible substrate which is entirely formed as a flexible portion, or may be provided with a rigid portion formed of a hard material such as glass epoxy or a flexible portion formed of a bendable material such as polyimide Or a rigid flexible substrate.

여기서, 본 실시 형태에 있어서의 제1 도전층 L1과 제2 도전층 L2의 접속 구조에 대하여 상세하게 설명한다. 제2 기판 SUB2에 있어서, 제2 기체(20)는 주면(20A)과 주면(20B) 사이를 관통하는 제1 구멍 VA를 갖고 있다. 도시한 예에서는 제1 구멍 VA는, 제2 도전층 L2도 관통하고 있다. 한편, 제1 기판 SUB1에 있어서는, 제1 도전층 L1은 제1 구멍 VA와 제3 방향 Z에서 대향하는 제2 구멍 VB를 갖고 있다. 또한, 제1 기체(10)는 제2 구멍 VB와 제3 방향 Z에서 대향하는 오목부 CC를 갖고 있다. 오목부 CC, 제2 구멍 VB 및 제1 구멍 VA는, 이 순서대로 제3 방향 Z로 배열되어 있다. 오목부 CC는, 주면(10A)으로부터 주면(10B)을 향하여 형성되어 있으나, 도시한 예에서는, 주면(10B)까지 관통하고 있지 않다. 일례에서는, 오목부 CC의 제3 방향 Z를 따른 깊이는, 제1 기체(10)의 제3 방향 Z를 따른 두께의 약 1/5 내지 약 1/2이다. 또한, 제1 기체(10)는 오목부 CC 대신에 주면(10A)과 주면(10B) 사이를 관통하는 구멍을 갖고 있어도 된다. 제2 구멍 VB 및 오목부 CC는, 모두 제1 구멍 VA의 바로 아래에 위치하고 있다. 제1 구멍 VA, 제2 구멍 VB 및 오목부 CC는, 제3 방향 Z를 따른 동일 직선상에 위치하고 있으며, 접속용 구멍 V를 형성하고 있다. 이러한 접속용 구멍 V는, 제2 기판 SUB2의 상방으로부터 레이저광을 조사하거나, 에칭하거나 함으로써 형성된다.Here, the connection structure of the first conductive layer L1 and the second conductive layer L2 in the present embodiment will be described in detail. In the second substrate SUB2, the second base 20 has a first hole VA passing between the main surface 20A and the main surface 20B. In the illustrated example, the first hole VA also penetrates the second conductive layer L2. On the other hand, in the first substrate SUB1, the first conductive layer L1 has the second hole VB opposed to the first hole VA in the third direction Z. The first base 10 has a concave portion CC facing the second hole VB in the third direction Z. [ The concave portion CC, the second hole VB, and the first hole VA are arranged in the third direction Z in this order. The concave portion CC is formed from the main surface 10A toward the main surface 10B but does not penetrate to the main surface 10B in the illustrated example. In one example, the depth of the concave portion CC along the third direction Z is about 1/5 to about 1/2 of the thickness along the third direction Z of the first base 10. The first base 10 may have a hole passing between the main surface 10A and the main surface 10B instead of the concave portion CC. The second hole VB and the concave portion CC are all located immediately below the first hole VA. The first hole VA, the second hole VB, and the concave portion CC are located on the same straight line along the third direction Z to form a connection hole V. [ The connection hole V is formed by irradiating or etching the laser light from above the second substrate SUB2.

접속재 C는 제1 구멍 VA를 통하여 제1 도전층 L1 및 제2 도전층 L2를 전기적으로 접속하고 있다. 도시한 예에서는, 접속재 C는, 제2 기판 SUB2에 있어서, 제2 도전층 L2의 상면 LT2, 제1 구멍 VA에 있어서의 제2 도전층 L2의 내면 LS2 및 제1 구멍 VA에 있어서의 제2 기체(20)의 내면(20S)에 각각 접촉하고 있다. 이들 내면 LS2 및 20S는 제1 구멍 VA의 내면을 형성하고 있다. 또한, 접속재 C는, 제1 기판 SUB1에 있어서, 제2 구멍 VB에 있어서의 제1 도전층 L1의 내면 LS1 및 오목부 CC에도 각각 접촉하고 있다. 내면 LS1은, 제2 구멍 VB의 내면을 형성하고 있다. 또한, 도시한 예에서는, 접속재 C는 제1 구멍 VA, 제2 구멍 VB 및 오목부 CC를 메우도록 충전되어 있지만, 적어도 이들 내면에 설치되어 있으면 된다. 이러한 접속재 C는, 제1 도전층 L1과 제2 도전층 L2 사이에 있어서 끊김 없이 연속적으로 형성되어 있다.The connection member C electrically connects the first conductive layer L1 and the second conductive layer L2 through the first hole VA. In the illustrated example, the connection member C is formed on the upper surface LT2 of the second conductive layer L2 on the second substrate SUB2, the inner surface LS2 of the second conductive layer L2 in the first hole VA, And contacts the inner surface 20S of the base 20, respectively. These inner surfaces LS2 and 20S form the inner surface of the first hole VA. The connection member C is also in contact with the inner surface LS1 and the recess CC of the first conductive layer L1 in the second hole VB in the first substrate SUB1. The inner surface LS1 forms the inner surface of the second hole VB. In the illustrated example, the connection member C is filled so as to fill the first hole VA, the second hole VB and the concave portion CC, but may be provided at least on the inner surface thereof. The connection material C is continuously formed between the first conductive layer L1 and the second conductive layer L2 without interruption.

이에 의해, 제2 도전층 L2는, 접속재 C 및 제1 도전층 L1을 개재시켜 배선 기판 SUB3과 전기적으로 접속된다. 이로 인해, 제2 도전층 L2에 대하여 신호를 기입하거나, 제2 도전층 L2로부터 출력된 신호를 판독하거나 하기 위한 제어 회로는, 배선 기판 SUB3을 개재시켜 제2 도전층 L2와 접속 가능해진다.Thereby, the second conductive layer L2 is electrically connected to the wiring substrate SUB3 through the connection material C and the first conductive layer L1. As a result, the control circuit for writing a signal to the second conductive layer L2 or reading the signal output from the second conductive layer L2 can be connected to the second conductive layer L2 via the wiring substrate SUB3.

도 20a는 비교예 1을 도시하는 단면도이다. 이 비교예 1에 있어서는, 제2 도전층 L2는 제1 도전층 L1과 접속되어 있지 않다. 이로 인해, 제2 도전층 L2에 대하여 신호를 기입하거나, 제2 도전층 L2로부터 출력된 신호를 판독하거나 하기 위하여, 제2 도전층 L2에 접속된 배선 기판 SUB4가 필요해진다. 즉, 비교예 1에 있어서는, 제1 기판 SUB1에 실장된 배선 기판 SUB3 이외에도, 제2 기판 SUB2에 실장된 배선 기판 SUB4가 필요해진다.20A is a cross-sectional view showing Comparative Example 1; In this Comparative Example 1, the second conductive layer L2 is not connected to the first conductive layer L1. Therefore, the wiring board SUB4 connected to the second conductive layer L2 is required to write signals to the second conductive layer L2 or to read signals output from the second conductive layer L2. That is, in Comparative Example 1, in addition to the wiring substrate SUB3 mounted on the first substrate SUB1, the wiring substrate SUB4 mounted on the second substrate SUB2 is required.

도 20b는 비교예 2를 도시하는 단면도이다. 비교예 2는, 비교예 1과 비교하여, 제1 기판 SUB1과 제2 기판 SUB2 사이에 유기 절연층 OI를 갖는 점에서 상이하다.20B is a sectional view showing Comparative Example 2. Fig. Comparative Example 2 differs from Comparative Example 1 in that an organic insulating layer OI is provided between the first substrate SUB1 and the second substrate SUB2.

본 실시 형태에 따르면, 제1 기판 SUB1에 실장되는 배선 기판 SUB3 이외에도, 제2 기판 SUB2에 배선 기판 SUB4가 실장되는 비교예 1(도 20a 참조) 및 비교예 2(도 20b 참조)와 비교하여, 제2 도전층 L2와 제어 회로를 접속하기 위하여, 도 20a 및 도 20b 중에 도시한 배선 기판 SUB4를 제2 기판 SUB2에 실장할 필요가 없어진다. 또한, 배선 기판 SUB4를 실장하기 위한 단자부나, 제2 도전층 L2와 배선 기판 SUB4를 접속하기 위한 배선이 불필요하게 된다. 이로 인해, 제1 방향 X 및 제2 방향 Y에 의해 규정되는 X-Y 평면에 있어서, 제2 기판 SUB2의 기판 사이즈를 축소할 수 있음과 함께, 표시 장치 DSP의 주연부의 액연폭을 축소할 수 있다. 또한, 불필요한 배선 기판 SUB4의 비용을 삭감할 수 있다. 이에 의해, 협액연화 및 저비용화가 가능해진다.20A) and Comparative Example 2 (see Fig. 20B) in which the wiring substrate SUB4 is mounted on the second substrate SUB2 in addition to the wiring substrate SUB3 mounted on the first substrate SUB1, It is not necessary to mount the wiring substrate SUB4 shown in Figs. 20A and 20B on the second substrate SUB2 in order to connect the second conductive layer L2 and the control circuit. Further, a terminal for mounting the wiring substrate SUB4 and a wiring for connecting the second conductive layer L2 and the wiring substrate SUB4 are not required. Thus, the substrate size of the second substrate SUB2 can be reduced in the X-Y plane defined by the first direction X and the second direction Y, and the liquid coupling width at the periphery of the display device DSP can be reduced. In addition, the cost of the unnecessary wiring substrate SUB4 can be reduced. As a result, it becomes possible to make the dense fluid softening and the cost lower.

이어서, 본 실시 형태의 다른 구성예에 대하여 도 2 내지 도 9c를 참조하면서 각각 설명한다.Next, another configuration example of the present embodiment will be described with reference to Figs. 2 to 9C, respectively.

≪제2 구성예≫ ≪ Second Configuration Example &

도 2에 도시한 제2 구성예는, 도 1에 도시한 제1 구성예와 비교하여, 접속재 C가 제1 도전층 L1의 상면 LT1에 접촉하고 있는 점에서 상이하다. 즉, 접속재 C는, 제1 기판 SUB1과 제2 기판 SUB2 사이에 위치하는 측면 CA를 갖고 있다. 측면 CA는 제1 구멍 VA 및 제2 구멍 VB와 겹치는 위치보다도 외측에 위치하고, 도시한 예에서는, 제1 도전층 L1과 제2 기체(20) 사이에 위치하고 있다.The second configuration example shown in Fig. 2 differs from the first configuration example shown in Fig. 1 in that the connection material C is in contact with the upper surface LT1 of the first conductive layer L1. That is, the connection member C has a side surface CA positioned between the first substrate SUB1 and the second substrate SUB2. The side surface CA is located outside the position overlapping with the first hole VA and the second hole VB and is located between the first conductive layer L1 and the second base 20 in the illustrated example.

이러한 제2 구성예에 있어서도, 상기 제1 구성예와 마찬가지의 효과가 얻어진다. 그 외에도, 접속재 C가 제2 구멍 VB에 있어서의 제1 도전층 L1의 내면 LS1 뿐만 아니라, 제1 도전층 L1의 상면 LT1에도 접촉하고 있기 때문에, 접속재 C의 제1 도전층 L1과의 접촉 면적을 확대할 수 있어, 접속재 C와 제1 도전층 L1의 접속 불량을 억제할 수 있다.Also in this second configuration example, the same effect as that of the first configuration example can be obtained. In addition, since the connection material C is in contact with not only the inner surface LS1 of the first conductive layer L1 in the second hole VB but also the upper surface LT1 of the first conductive layer L1, the contact area of the connection material C with the first conductive layer L1 It is possible to suppress the connection failure between the connection material C and the first conductive layer L1.

≪제3 구성예≫ «Third Configuration Example»

도 3에 도시한 제3 구성예는, 도 2에 도시한 제2 구성예와 비교하여, 표시 장치 DSP가 제1 도전층 L1과 제2 기체(20) 사이에 위치하는 유기 절연층 OI를 구비하고, 유기 절연층 OI가 제1 구멍 VA 및 제2 구멍 VB에 연결된 제3 구멍 VC를 갖는 점에서 상이하다. 여기에서의 유기 절연층 OI란, 예를 들어 후술하는 제2 절연층, 차광층, 컬러 필터, 오버코팅층, 배향막이나, 제1 기판 SUB1 및 제2 기판 SUB2를 접착하는 시일 등이 포함된다. 도 12를 참조하여 후술하겠지만, 제2 절연층(12)이나 제1 배향막 AL1 등은 제1 기판 SUB1에 구비되고, 차광층 BM, 컬러 필터 CF, 오버코팅층 OC, 제2 배향막 AL2 등은 제2 기판 SUB2에 구비된다. 단, 본 실시 형태에 있어서의 유기 절연층 OI는, 그 전체가 모두 유기 절연층에 의해 형성되어 있지 않아도 되고, 그 일부에 무기 절연층을 포함하고 있어도 된다.The third configuration example shown in Fig. 3 is different from the second configuration example shown in Fig. 2 in that the display device DSP includes an organic insulation layer OI positioned between the first conductive layer L1 and the second base 20 And the organic insulating layer OI has a third hole VC connected to the first hole VA and the second hole VB. Here, the organic insulating layer OI includes, for example, a second insulating layer, a light-shielding layer, a color filter, an overcoat layer, an orientation film, a seal for bonding the first substrate SUB1 and the second substrate SUB2 described later, and the like. 12, the second insulating layer 12, the first alignment film AL1, and the like are provided on the first substrate SUB1, and the light-shielding layer BM, the color filter CF, the overcoat layer OC, the second alignment film AL2, And is provided on the substrate SUB2. However, the organic insulating layer OI in the present embodiment may not be entirely formed by the organic insulating layer, and an inorganic insulating layer may be included in a part of the organic insulating layer OI.

제3 구멍 VC는 제1 구멍 VA 및 제2 구멍 VB와 비교하여, 제2 방향 Y로 확장되어 있다. 또한, 제3 구멍 VC는 제2 방향 Y뿐만 아니라, X-Y 평면 내에 있어서의 전방위에 걸쳐 제1 구멍 VA 및 제2 구멍 VB보다도 확장되어 있다. 오목부 CC, 제2 구멍 VB, 제3 구멍 VC 및 제1 구멍 VA는, 이 순서대로 제3 방향 Z로 배열되어 있다. 유기 절연층 OI는, 제1 도전층 L1의 상면 LT1과 접촉하고 있지만, 제3 구멍 VC에 있어서, 일부의 상면 LT1을 노출하고 있다.The third hole VC extends in the second direction Y as compared with the first hole VA and the second hole VB. In addition, the third hole VC extends not only in the second direction Y but also over the entirety of the first hole VA and the second hole VB in the X-Y plane. The concave portion CC, the second hole VB, the third hole VC, and the first hole VA are arranged in the third direction Z in this order. The organic insulating layer OI is in contact with the top surface LT1 of the first conductive layer L1, but exposes a part of the top surface LT1 in the third hole VC.

접속재 C는 제1 구멍 VA, 제2 구멍 VB 및 제3 구멍 VC에 있어서 끊김 없이 설치되고, 제1 도전층 L1 및 제2 도전층 L2를 전기적으로 접속하고 있다. 접속재 C는, 유기 절연층 OI의 내면 OIS에 접촉하고, 제1 기판 SUB1에 있어서 제1 도전층 L1의 내면 LS1 및 제1 도전층 L1의 상면 LT1에도 각각 접촉하고 있다.The connection member C is provided seamlessly in the first hole VA, the second hole VB, and the third hole VC, and electrically connects the first conductive layer L1 and the second conductive layer L2. The connection member C contacts the inner surface OIS of the organic insulating layer OI and also contacts the inner surface LS1 of the first conductive layer L1 and the upper surface LT1 of the first conductive layer L1 in the first substrate SUB1.

이러한 제3 구성예에 있어서도, 상기 마찬가지의 효과가 얻어진다. 그 외에도, 유기 절연층 OI의 제3 구멍 VC에 있어서 접속재 C가 제1 도전층 L1의 내면 LS1 및 상면 LT1에도 접촉하고 있기 때문에, 접속재 C의 제1 도전층 L1과의 접촉 면적을 확대할 수 있어, 접속재 C와 제1 도전층 L1의 접속 불량을 억제할 수 있다.The same effect can also be obtained in the third configuration example. In addition, since the connection material C is also in contact with the inner surface LS1 and the upper surface LT1 of the first conductive layer L1 at the third hole VC of the organic insulating layer OI, the contact area of the connection material C with the first conductive layer L1 can be increased So that the connection failure between the connection material C and the first conductive layer L1 can be suppressed.

또한, 여기에서는, 제3 구멍 VC가 제1 구멍 VA 및 제2 구멍 VB와 비교하여 확장되어 있는 예를 나타냈지만, 접속재 C와 제1 도전층 L1의 충분한 도전성을 얻을 수 있는 경우에는, 제3 구멍 VC의 직경은 X-Y 평면 내에서 제1 구멍 VA 및 제2 구멍 VB 각각의 직경과 동일하거나, 혹은 작아도 된다.In this example, the third hole VC is extended as compared with the first hole VA and the second hole VB. However, when sufficient conductivity can be obtained between the connection material C and the first conductive layer L1, The diameter of the hole VC may be equal to or smaller than the diameter of each of the first hole VA and the second hole VB in the XY plane.

≪제4 구성예≫ ≪ Fourth Configuration Example &

도 4에 도시한 제4 구성예는, 도 3에 도시한 제3 구성예와 비교하여, 제2 기판 SUB2가 제2 도전층 L2 및 접속재 C를 덮는 보호재 PF를 구비한 점에서 상이하다. 도시한 예에서는, 보호재 PF는, 제2 기체(20)의 주면(20B)도 덮고 있다. 또한, 접속재 C가 제1 구멍 VA, 제2 구멍 VB 및 제3 구멍 VC의 내면에 설치되면서 또한 각 구멍의 중심부 부근에 충전되지 않은 경우에는, 접속재 C가 중공 부분을 갖는다. 이러한 경우에는, 보호재 PF가 접속재 C의 중공 부분에 충전되어도 된다. 보호재 PF는, 예를 들어 아크릴계 수지 등의 유기 절연 재료에 의해 형성되어 있다.The fourth configuration example shown in Fig. 4 differs from the third configuration example shown in Fig. 3 in that the second substrate SUB2 includes a protection material PF covering the second conductive layer L2 and the connection material C. In the illustrated example, the protection material PF also covers the main surface 20B of the second base 20. Further, when the connection member C is provided on the inner surfaces of the first hole VA, the second hole VB and the third hole VC and is not charged in the vicinity of the central portion of each hole, the connection member C has a hollow portion. In this case, the protection member PF may be filled in the hollow portion of the connection member C. The protective material PF is formed of an organic insulating material such as acrylic resin, for example.

이러한 제4 구성예에 있어서도, 상기 마찬가지의 효과가 얻어진다. 그 외에도, 제2 도전층 L2 및 접속재 C를 보호할 수 있다.The same effect can also be obtained in the fourth configuration example. In addition, the second conductive layer L2 and the connection material C can be protected.

≪제5 구성예≫ «Fifth Configuration Example»

도 5에 도시한 제5 구성예는, 도 3에 도시한 제3 구성예와 비교하여, 제2 기판 SUB2가 제2 도전층 L2를 덮는 보호재 PF1을 구비한 점에서 상이하다. 도시한 예에서는, 제2 도전층 L2 및 제2 기체(20)의 주면(20B)은, 보호재 PF1에 의해 덮여 있지만, 제2 도전층 L2 중 제1 구멍 VA의 주위는 보호재 PF1에 의해 덮여 있지 않다. 접속재 C는 제1 구멍 VA의 주위에 있어서 제2 도전층 L2의 상면 LT2에 접촉함과 함께, 그 주위에 있어서 보호재 PF1의 상면 T3에 더 접촉하고 있다.The fifth configuration example shown in Fig. 5 differs from the third configuration example shown in Fig. 3 in that the second substrate SUB2 includes a protection material PF1 covering the second conductive layer L2. Although the second conductive layer L2 and the main surface 20B of the second base 20 are covered with the protection material PF1 in the illustrated example, the periphery of the first hole VA in the second conductive layer L2 is not covered with the protection material PF1 not. The connection member C contacts the upper surface LT2 of the second conductive layer L2 around the first hole VA and further contacts the upper surface T3 of the protection material PF1 around the first hole VA.

이러한 제5 구성예에 있어서도, 상기 마찬가지의 효과가 얻어지는 것 외에도, 제2 도전층 L2를 보호할 수 있다.In the fifth configuration example, the same effect can be obtained, and the second conductive layer L2 can be protected.

이하에, 제5 구성예에 적용 가능한 제조 방법의 일례를 설명한다.Hereinafter, an example of a manufacturing method applicable to the fifth constitutional example will be described.

제1 제조 방법에서는, 제2 기판 SUB2의 전체면에 보호재 PF1을 형성한 후에 제1 구멍 VA를 형성하는 영역보다 한결 큰 영역에 걸쳐 보호재 PF1을 제거한다. 또한, 보호재 PF1은, 일례에서는 유기 절연 재료에 의해 형성되지만, 무기 절연 재료에 의해 형성되어도 된다. 이러한 보호재 PF1을 제거하는 방법으로서는, 레이저를 조사하는 방법이나, 포토리소그래피 기술을 이용하여 패터닝하는 방법 등이 적용 가능하다. 유기 절연 재료에 의해 형성된 보호재 PF1을 제거할 때에 레이저를 조사하는 방법을 적용한 경우, 레이저를 조사한 영역보다도 큰 영역에 걸쳐 보호재 PF1이 제거된다. 그 후 제1 구멍 VA를 형성하고, 접속재 C를 형성한다. 제1 구멍 VA 및 접속재 C의 형성예에 대해서는 후술한다.In the first manufacturing method, after the protective material PF1 is formed on the entire surface of the second substrate SUB2, the protective material PF1 is removed over a region that is larger than a region where the first hole VA is formed. The protective material PF1 is formed of an organic insulating material in an example, but may be formed of an inorganic insulating material. As a method for removing the protective material PF1, a method of irradiating a laser beam, a method of patterning using a photolithography technique, and the like can be applied. In the case of applying the laser irradiation method in removing the protective material PF1 formed by the organic insulating material, the protective material PF1 is removed over a region larger than the region irradiated with the laser. Thereafter, the first hole VA is formed, and the connection member C is formed. Formation examples of the first hole VA and the connection member C will be described later.

제2 제조 방법에서는 제1 구멍 VA를 형성하는 영역보다 한결 큰 영역을 제외하고, 보호재 PF1을 선택적으로 형성한다. 그 후 제1 구멍 VA를 형성하고, 접속재 C를 형성한다.In the second manufacturing method, the protective material PF1 is selectively formed except for a region that is larger than the region where the first hole VA is formed. Thereafter, the first hole VA is formed, and the connection member C is formed.

이러한 제조 방법을 적용함으로써 제1 구멍 VA의 주변에 있어서, 제2 도전층 L2와 보호재 PF1 사이에 단차가 형성된다. 이로 인해 제1 구멍 VA에 접속재 C를 형성했을 때에, 접속재 C가 보호재 PF1을 올라타기 어려워져, 접속재 C의 과도한 확대를 억제할 수 있다.By applying this manufacturing method, a step is formed between the second conductive layer L2 and the protective material PF1 in the periphery of the first hole VA. As a result, when the connection member C is formed in the first hole VA, the connection member C is less likely to climb over the protection member PF1, so that excessive expansion of the connection member C can be suppressed.

≪제6 구성예≫«Sixth Configuration Example»

도 6에 도시한 제6 구성예는, 도 5에 도시한 제5 구성예와 비교하여, 제2 기판 SUB2가 접속재 C를 덮는 보호재 PF2를 구비한 점에서 상이하다. 도시한 예에서는, 보호재 PF2는, 접속재 C의 주위에 있어서 보호재 PF1에 접촉하고 있다. 또한, 보호재 PF2는, 접속재 C가 중공 부분을 갖는 경우에는, 중공 부분에 충전되어도 된다. 또한, 보호재 PF2는, 접속재 C의 주위뿐만 아니라, 보호재 PF1을 덮어 배치되어 있어도 된다. 이러한 제6 구성예에 있어서도, 상기 마찬가지의 효과가 얻어지는 것 외에도, 제2 도전층 L2 및 접속재 C를 보호할 수 있다.The sixth configuration example shown in Fig. 6 differs from the fifth configuration example shown in Fig. 5 in that the second substrate SUB2 is provided with the protection material PF2 covering the connection material C. Fig. In the illustrated example, the protection material PF2 is in contact with the protection material PF1 around the connection material C. The protection material PF2 may be filled in the hollow portion when the connection member C has a hollow portion. The protection material PF2 may be disposed so as to cover not only the periphery of the connection material C but also the protection material PF1. Also in the sixth configuration example, the same effect can be obtained, and the second conductive layer L2 and the connection material C can be protected.

≪제7 구성예≫≪ Seventh Configuration Example &

도 7에 도시한 제7 구성예는, 도 3에 도시한 제3 구성예와 비교하여, 유기 절연층 OI가 내부에 도전성 입자 CP를 포함하고 있는 점에서 상이하다. 이러한 제7 구성예에 있어서도, 상기 마찬가지의 효과가 얻어진다. 그 외에도, 도전성 입자 CP가 제3 구멍 VC에 위치하는 접속재 C와 접촉함으로써, 제3 구멍 VC로 접속재 C가 끊겼다고 해도, 끊긴 접속재 C끼리를 도전성 입자 CP에 의해 도통시킬 수 있어, 신뢰성을 향상시킬 수 있다.The seventh configuration example shown in Fig. 7 differs from the third configuration example shown in Fig. 3 in that the organic insulating layer OI includes the conductive particles CP therein. Also in the seventh configuration example, the same effect can be obtained. In addition, even when the conductive particles CP come into contact with the connection material C located at the third hole VC, even if the connection material C is cut off at the third hole VC, the disconnected connection materials C can be conducted by the conductive particles CP, .

≪제8 구성예≫≪ Eighth Configuration Example &

도 8에 도시한 제8 구성예는, 도 3에 도시한 제3 구성예와 비교하여, 접속재 C가 제1 구멍 VA, 제2 구멍 VB, 제3 구멍 VC 및 오목부 CC의 각각의 내면에 설치되고, 접속재 C의 중공 부분에 도전성의 충전재 FM이 충전된 점에서 상이하다. 충전재 FM은, 예를 들어 은 등의 도전성 입자를 포함하는 페이스트를 경화시킨 것이다. 이러한 제8 구성예에 있어서도, 상기 마찬가지의 효과가 얻어진다. 그 외에도, 접속재 C가 끊겼다고 해도, 충전재 FM이 제1 도전층 L1 및 제2 도전층 L2를 전기적으로 접속시킬 수 있어, 신뢰성을 향상시킬 수 있다. 또한, 접속재 C에 중공 부분이 형성된 것에 기인하는 제3 방향 Z의 단차를 완화시킬 수 있다.The eighth configuration example shown in Fig. 8 is different from the third configuration example shown in Fig. 3 in that the connection material C is provided on the inner surfaces of the first hole VA, the second hole VB, the third hole VC, And the conductive filler FM is filled in the hollow portion of the connection member C. The filler FM is, for example, a paste obtained by curing a paste containing conductive particles such as silver. The same effect can also be obtained in the eighth configuration example. In addition, even if the connection material C is cut off, the filler FM can electrically connect the first conductive layer L1 and the second conductive layer L2, and reliability can be improved. In addition, it is possible to alleviate the step in the third direction Z due to the hollow portion formed in the connection member C.

≪제9 구성예≫Ninth Configuration Example

도 9a에 도시한 제9 구성예는, 도 8에 도시한 제8 구성예와 비교하여, 접속재 C의 중공 부분에 절연성의 충전재 FI가 충전된 점에서 상이하다. 충전재 FI는, 예를 들어 유기 절연 재료에 의해 형성되어 있다. 이러한 제9 구성예에 있어서도, 상기 마찬가지의 효과가 얻어지는 것 외에도, 접속재 C를 보호할 수 있다.The ninth configuration example shown in Fig. 9A differs from the eighth configuration example shown in Fig. 8 in that a hollow portion of the connection member C is filled with an insulating filler FI. The filler FI is formed, for example, by an organic insulating material. Also in the ninth configuration example, in addition to the above-described effect, the connection material C can be protected.

≪제10 구성예≫≪ 10th Configuration Example &

도 9b에 도시한 제10 구성예는, 도 3에 도시한 제3 구성예와 비교하여, 접속용 구멍 V가 유기 절연층 OI와는 상이한 위치에 형성된 점에서 상이하다. 도시한 예에서는, 접속용 구멍 V는, 유기 절연층 OI보다도 배선 기판 SUB3에 근접하는 측에 위치하고 있다. 혹은, 접속용 구멍 V는, 유기 절연층 OI와 제2 기체(20)의 단부(20E) 사이에 위치하고 있다. 유기 절연층 OI는, 예를 들어 제1 기판 SUB1과 제2 기판 SUB2를 접착하는 시일을 포함한다. 이러한 제10 구성예에 있어서도, 상기 마찬가지의 효과가 얻어진다.The tenth configuration example shown in Fig. 9B differs from the third configuration example shown in Fig. 3 in that the connection hole V is formed at a position different from the organic insulation layer OI. In the illustrated example, the connection hole V is located closer to the wiring substrate SUB3 than the organic insulation layer OI. Alternatively, the connection hole V is located between the organic insulating layer OI and the end portion 20E of the second base 20. The organic insulating layer OI includes, for example, a seal for bonding the first substrate SUB1 and the second substrate SUB2. The same effect can also be obtained in the tenth configuration example.

≪제11 구성예≫11th Configuration Example

도 9c에 도시한 제11 구성예는, 도 3에 도시한 제3 구성예와 비교하여, 접속용 구멍 V가 형성되는 유기 절연층 OIA와는 별도로, 제1 기체(10)와 제2 기체(20) 사이에 유기 절연층 OIB가 형성된 점에서 상이하다. 유기 절연층 OIA는, 유기 절연층 OIB와 제2 기체(20)의 단부(20E) 사이에 위치하고 있다. 유기 절연층 OIB는, 예를 들어 제1 기판 SUB1과 제2 기판 SUB2를 접착하는 시일을 포함한다. 유기 절연층 OIA는, 예를 들어 제1 기판 SUB1에 구비되는 각종 유기 절연층이나, 제2 기판 SUB2에 구비되는 각종 유기 절연층을 포함한다. 이러한 제11 구성예에 있어서도, 상기 마찬가지의 효과가 얻어진다.9C is different from the third configuration example shown in Fig. 3 in that the first base body 10 and the second base body 20 In the organic insulating layer OIB. The organic insulating layer OIA is located between the organic insulating layer OIB and the end portion 20E of the second base 20. The organic insulating layer OIB includes, for example, a seal for bonding the first substrate SUB1 and the second substrate SUB2. The organic insulating layer OIA includes, for example, various organic insulating layers provided on the first substrate SUB1 and various organic insulating layers provided on the second substrate SUB2. The same effect can also be obtained in the eleventh configuration example.

≪센서를 구비한 표시 장치≫&Quot; Display device with sensor "

도 10은 본 실시 형태의 표시 장치 DSP의 일 구성예를 도시하는 평면도이다. 여기에서는, 표시 장치 DSP의 일례로서, 센서 SS를 탑재한 액정 표시 장치에 대하여 설명한다.10 is a plan view showing a configuration example of the display device DSP of the present embodiment. Here, as an example of the display device DSP, a liquid crystal display device on which the sensor SS is mounted will be described.

표시 장치 DSP는, 표시 패널 PNL, IC 칩 I1, 배선 기판 SUB3 등을 구비하고 있다. 표시 패널 PNL은, 액정 표시 패널이며, 제1 기판 SUB1과, 제2 기판 SUB2와, 시일 SE와, 표시 기능층(후술하는 액정층 LC)을 구비하고 있다. 제2 기판 SUB2는, 제1 기판 SUB1에 대향하고 있다. 시일 SE는, 도 10에 있어서 우측으로 올라가는 사선으로 나타낸 부분에 상당하고, 제1 기판 SUB1과 제2 기판 SUB2를 접착하고 있다.The display device DSP includes a display panel PNL, an IC chip I1, a wiring board SUB3, and the like. The display panel PNL is a liquid crystal display panel and includes a first substrate SUB1, a second substrate SUB2, a seal SE, and a display functional layer (liquid crystal layer LC described later). The second substrate SUB2 is opposed to the first substrate SUB1. The seal SE corresponds to a part indicated by oblique lines rising to the right in Fig. 10, and adheres the first substrate SUB1 and the second substrate SUB2.

표시 패널 PNL은, 화상을 표시하는 표시 영역 DA 및 표시 영역 DA를 둘러싸는 액연 형상의 비표시 영역 NDA를 구비하고 있다. 표시 영역 DA는, 예를 들어 제1 영역에 상당하고, 시일 SE에 의해 둘러싸인 내측에 위치하고 있다. 비표시 영역 NDA는, 예를 들어 표시 영역(제1 영역) DA와 인접하는 제2 영역에 상당한다. 시일 SE는, 비표시 영역 NDA에 위치하고 있다.The display panel PNL includes a display area DA for displaying an image, and a non-display area NDA in the form of a grapple surrounding the display area DA. The display area DA corresponds to, for example, the first area, and is located on the inner side surrounded by the seal SE. The non-display area NDA corresponds to, for example, a second area adjacent to the display area (first area) DA. The seal SE is located in the non-display area NDA.

IC 칩 I1은, 배선 기판 SUB3에 실장되어 있다. 또한, 도시한 예에 한하지 않고, IC 칩 I1은, 제2 기판 SUB2보다도 외측으로 연장된 제1 기판 SUB1에 실장되어 있어도 되고, 배선 기판 SUB3에 접속되는 외부 회로 기판에 실장되어 있어도 된다. IC 칩 I1은, 예를 들어 화상을 표시하는데 필요한 신호를 출력하는 디스플레이 드라이버 DD를 내장하고 있다. 여기에서의 디스플레이 드라이버 DD는, 후술하는 신호선 구동 회로 SD, 주사선 구동 회로 GD 및 공통 전극 구동 회로 CD의 적어도 일부를 포함하는 것이다. 또한, 도시한 예에서는, IC 칩 I1은, 터치 패널 컨트롤러 등으로서 기능하는 검출 회로 RC를 내장하고 있다. 또한, 검출 회로 RC는, IC 칩 I1과는 상이한 다른 IC 칩에 내장되어 있어도 된다.The IC chip I1 is mounted on the wiring board SUB3. In addition, the IC chip I1 may be mounted on the first substrate SUB1 extending outwardly from the second substrate SUB2, or may be mounted on an external circuit board connected to the wiring substrate SUB3. The IC chip I1 includes, for example, a display driver DD for outputting a signal necessary for displaying an image. The display driver DD here includes at least a part of the signal line driver circuit SD, the scanning line driver circuit GD and the common electrode driver circuit CD which will be described later. In the illustrated example, the IC chip I1 incorporates a detection circuit RC that functions as a touch panel controller or the like. Further, the detection circuit RC may be built in another IC chip different from the IC chip I1.

표시 패널 PNL은, 예를 들어 제1 기판 SUB1의 하방으로부터의 광을 선택적으로 투과시킴으로써 화상을 표시하는 투과 표시 기능을 구비한 투과형, 제2 기판 SUB2의 상방으로부터의 광을 선택적으로 반사시킴으로써 화상을 표시하는 반사 표시 기능을 구비한 반사형, 혹은 투과 표시 기능 및 반사 표시 기능을 구비한 반투과형의 어느 것이든 좋다.The display panel PNL is a transmissive type having a transmissive display function for displaying an image by selectively transmitting light from below the first substrate SUB1, for example, by selectively reflecting light from above the second substrate SUB2, A reflective type having a reflective display function for displaying an image, or a transflective type having a transmissive display function and a reflective display function may be used.

센서 SS는, 표시 장치 DSP에 대한 피검출물의 접촉 혹은 접근을 검출하기 위한 센싱을 행하는 것이다. 센서 SS는, 복수의 검출 전극 Rx(Rx1, Rx2…)를 구비하고 있다. 검출 전극 Rx는, 제2 기판 SUB2에 설치되어 있고, 상기한 제2 도전층 L2에 상당한다. 이들 검출 전극 Rx는, 각각 제1 방향 X로 연장되고, 제2 방향 Y로 간격을 두고 배열되어 있다. 도 10에서는, 검출 전극 Rx로서, 검출 전극 Rx1 내지 Rx4가 도시되어 있지만, 여기에서는, 검출 전극 Rx1을 주목하여 그 구조예에 대하여 설명한다.The sensor SS performs sensing for detecting contact or approach of the object to be detected with respect to the display device DSP. The sensor SS includes a plurality of detection electrodes Rx (Rx1, Rx2, ...). The detection electrode Rx is provided on the second substrate SUB2 and corresponds to the above-described second conductive layer L2. These detection electrodes Rx extend in the first direction X and are arranged at intervals in the second direction Y, respectively. In Fig. 10, the detection electrodes Rx1 to Rx4 are shown as the detection electrodes Rx. In this case, the detection electrode Rx1 will be noted, and a structural example thereof will be described.

즉, 검출 전극 Rx1은, 검출부 RS와, 단자부 RT1과, 접속부 CN을 구비하고 있다.That is, the detection electrode Rx1 includes a detection portion RS, a terminal portion RT1, and a connection portion CN.

검출부 RS는, 표시 영역 DA에 위치하고, 제1 방향 X로 연장되어 있다. 검출 전극 Rx1에 있어서는, 주로 검출부 RS가 센싱에 이용된다. 도시한 예에서는, 검출부 RS는, 띠 형상으로 형성되어 있으나, 보다 구체적으로는, 도 15를 참조하여 설명한 바와 같이 미세한 금속 세선의 집합체에 의해 형성되어 있다. 또한, 하나의 검출 전극 Rx1은, 2개의 검출부 RS를 구비하고 있지만, 3개 이상의 검출부 RS를 구비하고 있어도 되고, 하나의 검출부 RS를 구비하고 있어도 된다.The detection unit RS is located in the display area DA and extends in the first direction X. In the detection electrode Rx1, the detection unit RS is mainly used for sensing. In the illustrated example, the detection portion RS is formed in a band shape, but more specifically, as described with reference to Fig. 15, the detection portion RS is formed of an aggregate of fine metal wires. Although one detection electrode Rx1 includes two detection units RS, it may be provided with three or more detection units RS, or one detection unit RS.

단자부 RT1은, 비표시 영역 NDA의 제1 방향 X를 따른 일단측에 위치하고, 검출부 RS에 연결되어 있다. 접속부 CN은, 비표시 영역 NDA의 제1 방향 X를 따른 타단측에 위치하고, 복수의 검출부 RS를 서로 접속하고 있다. 도 10에 있어서, 일단측이란 표시 영역 DA보다도 좌측에 상당하고, 타단측이란 표시 영역 DA보다도 우측에 상당한다. 단자부 RT1의 일부는, 평면시로 시일 SE와 겹치는 위치에 형성되어 있다.The terminal portion RT1 is located at one end along the first direction X of the non-display region NDA and is connected to the detection portion RS. The connecting portion CN is located at the other end side in the first direction X of the non-display area NDA and connects the plurality of detecting portions RS to each other. In Fig. 10, one end corresponds to the left side of the display area DA, and the other end corresponds to the right side of the display area DA. A part of the terminal portion RT1 is formed at a position overlapping with the seal SE at a plan view.

한편, 제1 기판 SUB1은, 상기한 제1 도전층 L1에 상당하는 패드 P1 및 배선 W1을 구비하고 있다. 패드 P1 및 배선 W1은, 비표시 영역 NDA의 일단측에 위치하고, 평면시로 시일 SE와 겹쳐있다. 패드 P1은, 평면시로 단자부 RT1과 겹치는 위치에 형성되어 있다. 또한, 패드 P1은, 일례에서는, 사다리꼴 형상으로 형성되어 있으나, 다른 다각 형상이나, 원 형상이나 타원 형상으로 형성되어 있어도 된다. 배선 W1은, 패드 P1에 접속되고, 제2 방향 Y를 따라 연장하고, 배선 기판 SUB3을 개재시켜 IC 칩 I1의 검출 회로 RC와 전기적으로 접속되어 있다.On the other hand, the first substrate SUB1 includes a pad P1 and a wiring W1 corresponding to the above-described first conductive layer L1. The pad P1 and the wiring W1 are located on one end side of the non-display area NDA and overlap with the seal SE in a plan view. The pad P1 is formed at a position overlapping with the terminal portion RT1 in a plan view. Although the pad P1 is formed in a trapezoidal shape in one example, it may be formed in another polygonal shape, a circular shape, or an elliptical shape. The wiring W1 is connected to the pad P1, extends along the second direction Y, and is electrically connected to the detection circuit RC of the IC chip I1 via the wiring substrate SUB3.

접속용 구멍 V1은, 단자부 RT1과 패드 P1이 대향하는 위치에 형성되어 있다. 또한, 접속용 구멍 V1은, 단자부 RT1을 포함하는 제2 기판 SUB2 및 시일 SE를 관통함과 함께, 패드 P1을 관통하는 경우도 있을 수 있다. 도시한 예에서는, 접속용 구멍 V1은, 평면시로 원형이지만, 그 형상은 도시한 예에 한하지 않고, 타원형 등의 다른 형상이어도 된다. 도 1 등을 참조하여 설명한 바와 같이, 접속용 구멍 V1에는, 접속재 C가 설치되어 있다. 이에 의해, 단자부 RT1과 패드 P1이 전기적으로 접속된다. 즉, 제2 기판 SUB2에 설치된 검출 전극 Rx1은, 제1 기판 SUB1에 접속된 배선 기판 SUB3을 개재시켜 검출 회로 RC와 전기적으로 접속된다. 검출 회로 RC는, 검출 전극 Rx로부터 출력된 센서 신호를 판독하고, 피검출물의 접촉 혹은 접근의 유무나, 피검출물의 위치 좌표 등을 검출한다.The connection hole V1 is formed at a position where the terminal portion RT1 and the pad P1 are opposed to each other. Further, the connection hole V1 may penetrate the second substrate SUB2 including the terminal portion RT1 and the seal SE, and may penetrate the pad P1. In the illustrated example, the connection hole V1 is circular in plan view, but its shape is not limited to the illustrated example, and may be another shape such as an ellipse. As described with reference to Fig. 1 and the like, a connection member C is provided in the connection hole V1. Thereby, the terminal portion RT1 and the pad P1 are electrically connected. That is, the detection electrode Rx1 provided on the second substrate SUB2 is electrically connected to the detection circuit RC via the wiring substrate SUB3 connected to the first substrate SUB1. The detection circuit RC reads out the sensor signal output from the detection electrode Rx, detects whether or not the object to be inspected is in contact or approaches, and detects the position coordinates of the object to be detected.

도시한 예에서는, 홀수번째의 검출 전극 Rx1, Rx3…의 각각의 단자부 RT1, RT3…, 패드 P1, P3…, 배선 W1, W3…, 접속용 구멍 V1, V3…은, 모두 비표시 영역 NDA의 일단측에 위치하고 있다. 또한, 짝수번째의 검출 전극 Rx2, Rx4…의 각각의 단자부 RT2, RT4…, 패드 P2, P4…, 배선 W2, W4…, 접속용 구멍 V2, V4…는, 모두 비표시 영역 NDA의 타단측에 위치하고 있다. 이러한 레이아웃에 의하면, 비표시 영역 NDA에 있어서의 일단측의 폭과 타단측의 폭을 균일화할 수 있어, 협액연화에 적합하다.In the illustrated example, odd-numbered detection electrodes Rx1, Rx3 ... Each of the terminal portions RT1, RT3 ... , Pads P1, P3 ... , Wirings W1, W3 ... , Connection holes V1, V3 ... Are all located at one end side of the non-display area NDA. Further, even-numbered detection electrodes Rx2, Rx4 ... Each terminal portion RT2, RT4 ... , Pads P2, P4 ... , Wirings W2, W4 ... , Connection holes V2, V4 ... Are all located on the other end side of the non-display area NDA. According to such a layout, the width of one end side and the width of the other end side in the non-display area NDA can be made uniform, which is suitable for the coarse liquid softening.

도시한 바와 같이, 패드 P3이 패드 P1보다도 배선 기판 SUB3에 근접하는 레이아웃에서는, 배선 W1은, 패드 P3의 내측(즉, 표시 영역 DA에 근접하는 측)을 우회하여, 패드 P3과 배선 기판 SUB3 사이에서 배선 W3의 내측에 나란히 배치되어 있다. 마찬가지로, 배선 W2는, 패드 P4의 내측을 우회하여, 패드 P4과 배선 기판 SUB3 사이에서 배선 W4의 내측에 나란히 배치되어 있다.As shown in the drawing, in the layout in which the pad P3 is closer to the wiring board SUB3 than the pad P1, the wiring W1 bypasses the inside of the pad P3 (that is, the side close to the display area DA), and between the pad P3 and the wiring substrate SUB3 And is disposed in parallel with the inside of the wiring W3. Likewise, the wiring W2 bypasses the inside of the pad P4 and is arranged in parallel to the inside of the wiring W4 between the pad P4 and the wiring substrate SUB3.

도 11은, 도 10에 도시한 표시 패널 PNL의 기본 구성 및 등가 회로를 도시하는 도면이다. 표시 패널 PNL은, 표시 영역 DA에 있어서, 복수의 화소 PX를 구비하고 있다. 여기서, 화소란, 화소 신호에 따라 개별로 제어할 수 있는 최소 단위를 나타내며, 예를 들어 후술하는 주사선과 신호선이 교차하는 위치에 배치된 스위칭 소자를 포함하는 영역에 존재한다. 복수의 화소 PX는, 제1 방향 X 및 제2 방향 Y에 매트릭스 형상으로 배치되어 있다. 또한, 표시 패널 PNL은, 표시 영역 DA에 있어서, 복수개의 주사선 G(G1 내지 Gn), 복수개의 신호선 S(S1 내지 Sm), 공통 전극 CE 등을 구비하고 있다. 주사선 G는, 각각 제1 방향 X로 연장되고, 제2 방향 Y로 배열되어 있다. 신호선 S는, 각각 제2 방향 Y로 연장되고, 제1 방향 X로 배열되어 있다. 또한, 주사선 G 및 신호선 S는, 반드시 직선적으로 연장되어 있지 않아도 되고, 이들의 일부가 굴곡되어 있어도 된다. 공통 전극 CE는, 복수의 화소 PX에 걸쳐 배치되어 있다. 주사선 G, 신호선 S 및 공통 전극 CE는, 각각 비표시 영역 NDA로 인출되어 있다. 비표시 영역 NDA에 있어서, 주사선 G는 주사선 구동 회로 GD에 접속되고, 신호선 S는 신호선 구동 회로 SD에 접속되고, 공통 전극 CE는 공통 전극 구동 회로 CD에 접속되어 있다. 신호선 구동 회로 SD, 주사선 구동 회로 GD 및 공통 전극 구동 회로 CD는, 제1 기판 SUB1 위에 형성되어도 되고, 이들의 일부 혹은 전부가 도 10에 도시한 IC 칩 I1에 내장되어 있어도 된다.11 is a diagram showing a basic configuration and an equivalent circuit of the display panel PNL shown in Fig. The display panel PNL includes a plurality of pixels PX in the display area DA. Here, the pixel means a minimum unit which can be individually controlled according to the pixel signal, and exists in a region including a switching element arranged at a position where, for example, a scanning line and a signal line intersect with each other as described later. The plurality of pixels PX are arranged in a matrix in the first direction X and the second direction Y. The display panel PNL includes a plurality of scanning lines G (G1 to Gn), a plurality of signal lines S (S1 to Sm), a common electrode CE, and the like in the display area DA. The scanning lines G extend in the first direction X and are arranged in the second direction Y, respectively. The signal lines S extend in the second direction Y and are arranged in the first direction X, respectively. In addition, the scanning lines G and the signal lines S may not necessarily be linearly extended, and some of them may be bent. The common electrode CE is arranged over a plurality of pixels PX. The scanning line G, the signal line S, and the common electrode CE are drawn out to the non-display area NDA, respectively. In the non-display area NDA, the scanning line G is connected to the scanning line driving circuit GD, the signal line S is connected to the signal line driving circuit SD, and the common electrode CE is connected to the common electrode driving circuit CD. The signal line driver circuit SD, the scanning line driver circuit GD, and the common electrode driver circuit CD may be formed on the first substrate SUB1, or some or all of them may be embedded in the IC chip I1 shown in Fig.

각 화소 PX는, 스위칭 소자 SW, 화소 전극 PE, 공통 전극 CE, 액정층 LC 등을 구비하고 있다. 스위칭 소자 SW는, 예를 들어 박막 트랜지스터(TFT)에 의해 구성되고, 주사선 G 및 신호선 S와 전기적으로 접속되어 있다. 보다 구체적으로는, 스위칭 소자 SW는, 게이트 전극 WG, 소스 전극 WS 및 드레인 전극 WD를 구비하고 있다. 게이트 전극 WG는, 주사선 G와 전기적으로 접속되어 있다. 도시한 예에서는, 신호선 S와 전기적으로 접속된 전극을 소스 전극 WS라고 칭하고, 화소 전극 PE와 전기적으로 접속된 전극을 드레인 전극 WD라고 칭한다.Each pixel PX includes a switching element SW, a pixel electrode PE, a common electrode CE, a liquid crystal layer LC, and the like. The switching element SW is constituted by, for example, a thin film transistor (TFT), and is electrically connected to the scanning line G and the signal line S. More specifically, the switching element SW includes a gate electrode WG, a source electrode WS, and a drain electrode WD. The gate electrode WG is electrically connected to the scanning line G. In the illustrated example, an electrode electrically connected to the signal line S is referred to as a source electrode WS, and an electrode electrically connected to the pixel electrode PE is referred to as a drain electrode WD.

주사선 G는, 제1 방향 X로 배열한 화소 PX의 각각에 있어서의 스위칭 소자 SW와 접속되어 있다. 신호선 S는, 제2 방향 Y로 배열한 화소 PX의 각각에 있어서의 스위칭 소자 SW와 접속되어 있다. 화소 전극 PE의 각각은, 공통 전극 CE와 대향하고, 화소 전극 PE와 공통 전극 CE 사이에 발생하는 전계에 의해 액정층 LC를 구동하고 있다. 유지 용량 CS는, 예를 들어 공통 전극 CE와 화소 전극 PE 사이에 형성된다.The scanning lines G are connected to the switching elements SW in each of the pixels PX arranged in the first direction X. [ The signal lines S are connected to the switching elements SW in each of the pixels PX arranged in the second direction Y. [ Each of the pixel electrodes PE is opposed to the common electrode CE and drives the liquid crystal layer LC by an electric field generated between the pixel electrode PE and the common electrode CE. The holding capacitor CS is formed, for example, between the common electrode CE and the pixel electrode PE.

도 12는, 도 10에 도시한 표시 패널 PNL의 일부의 구조를 도시하는 단면도이다. 여기에서는, 표시 장치 DSP를 제1 방향 X를 따라 절단한 단면도를 도시한다. 도시한 표시 패널 PNL은, 주로 기판 주면에 거의 평행한 횡전계를 이용하는 표시 모드에 대응한 구성을 갖고 있다. 또한, 표시 패널 PNL은, 기판 주면에 대하여 수직한 종전계나, 기판 주면에 대하여 경사 방향의 전계, 혹은 이들을 조합하여 이용하는 표시 모드에 대응한 구성을 갖고 있어도 된다. 횡전계를 이용하는 표시 모드에서는, 예를 들어 제1 기판 SUB1 및 제2 기판 SUB2 중 어느 한쪽에 화소 전극 PE 및 공통 전극 CE의 양쪽이 구비된 구성이 적용 가능하다. 종전계나 기울기 전계를 이용하는 표시 모드에서는, 예를 들어 제1 기판 SUB1에 화소 전극 PE 및 공통 전극 CE 중 어느 한쪽이 구비되고, 제2 기판 SUB2에 화소 전극 PE 및 공통 전극 CE 중 다른 쪽이 구비된 구성이 적용 가능하다. 또한, 여기에서의 기판 주면이란, X-Y 평면과 평행한 면이다.12 is a cross-sectional view showing a structure of a part of the display panel PNL shown in Fig. Here, a cross-sectional view of the display device DSP taken along the first direction X is shown. The illustrated display panel PNL has a configuration corresponding to a display mode mainly using a transverse electric field substantially parallel to the main surface of the substrate. Further, the display panel PNL may have a configuration corresponding to an electric current system vertical to the main surface of the substrate, an electric field in an oblique direction with respect to the main surface of the substrate, or a display mode using a combination thereof. In the display mode using the transversal electric field, for example, a configuration in which both the pixel electrode PE and the common electrode CE are provided on either the first substrate SUB1 or the second substrate SUB2 is applicable. In the display mode using the electric field or the tilting electric field, for example, either the pixel electrode PE or the common electrode CE is provided on the first substrate SUB1, and the other of the pixel electrode PE and the common electrode CE is provided on the second substrate SUB2 Configuration is applicable. Here, the main surface of the substrate is a surface parallel to the X-Y plane.

제1 기판 SUB1은, 제1 기체(10), 신호선 S, 공통 전극 CE, 금속층 M, 화소 전극 PE, 제1 절연층(11), 제2 절연층(12), 제3 절연층(13), 제1 배향막 AL1 등을 구비하고 있다. 또한, 여기에서는, 스위칭 소자나 주사선, 이들 사이에 개재하는 각종 절연층 등의 도시를 생략하고 있다.The first substrate SUB1 includes a first substrate 10, a signal line S, a common electrode CE, a metal layer M, a pixel electrode PE, a first insulating layer 11, a second insulating layer 12, a third insulating layer 13, , A first alignment film AL1, and the like. Here, switching elements, scanning lines, and various insulating layers interposed therebetween are omitted.

제1 절연층(11)은, 제1 기체(10) 위에 위치하고 있다. 도시하지 않은 주사선이나 스위칭 소자의 반도체층은, 제1 기체(10)와 제1 절연층(11) 사이에 위치하고 있다. 신호선 S는, 제1 절연층(11) 위에 위치하고 있다. 제2 절연층(12)은, 신호선 S 및 제1 절연층(11) 위에 위치하고 있다. 공통 전극 CE는, 제2 절연층(12) 위에 위치하고 있다. 금속층 M은, 신호선 S의 바로 위에 있어서 공통 전극 CE에 접촉하고 있다. 도시한 예에서는, 금속층 M은, 공통 전극 CE) 위에 위치하고 있지만, 공통 전극 CE와 제2 절연층(12) 사이에 위치하고 있어도 된다. 제3 절연층(13)은, 공통 전극 CE 및 금속층 M 위에 위치하고 있다. 화소 전극 PE는, 제3 절연층(13) 위에 위치하고 있다. 화소 전극 PE는, 제3 절연층(13)을 개재시켜 공통 전극 CE와 대향하고 있다. 또한, 화소 전극 PE는, 공통 전극 CE와 대향하는 위치에 슬릿 SL을 갖고 있다. 제1 배향막 AL1은, 화소 전극 PE 및 제3 절연층(13)을 덮고 있다.The first insulating layer 11 is located on the first base 10. A semiconductor layer of a scanning line or a switching element (not shown) is located between the first base 10 and the first insulating layer 11. The signal line S is located on the first insulating layer 11. The second insulating layer 12 is located above the signal line S and the first insulating layer 11. The common electrode CE is located on the second insulating layer 12. [ The metal layer M is in contact with the common electrode CE just above the signal line S. Although the metal layer M is located on the common electrode CE in the illustrated example, the metal layer M may be located between the common electrode CE and the second insulating layer 12. The third insulating layer 13 is located on the common electrode CE and the metal layer M. The pixel electrode PE is located on the third insulating layer 13. [ The pixel electrode PE is opposed to the common electrode CE through the third insulating layer 13. The pixel electrode PE has a slit SL at a position facing the common electrode CE. The first alignment film AL1 covers the pixel electrode PE and the third insulating layer 13.

주사선 G, 신호선 S 및 금속층 M은, 몰리브덴, 텅스텐, 티타늄, 알루미늄 등의 금속 재료에 의해 형성되고, 단층 구조여도 되고, 다층 구조여도 된다. 공통 전극 CE 및 화소 전극 PE는, ITO나 IZO 등의 투명한 도전 재료에 의해 형성되어 있다. 제1 절연층(11) 및 제3 절연층(13)은 무기 절연층이며, 제2 절연층(12)은 유기 절연층이다.The scanning line G, the signal line S, and the metal layer M are formed of a metal material such as molybdenum, tungsten, titanium, or aluminum, and may have a single layer structure or a multilayer structure. The common electrode CE and the pixel electrode PE are formed of a transparent conductive material such as ITO or IZO. The first insulating layer 11 and the third insulating layer 13 are inorganic insulating layers, and the second insulating layer 12 is an organic insulating layer.

또한, 제1 기판 SUB1의 구성은, 도시한 예에 한하지 않고, 화소 전극 PE가 제2 절연층(12)과 제3 절연층(13) 사이에 위치하고, 공통 전극 CE가 제3 절연층(13)과 제1 배향막 AL1 사이에 위치하고 있어도 된다. 이러한 경우, 화소 전극 PE는 슬릿을 갖고 있지 않은 평판 형상으로 형성되고, 공통 전극 CE는 화소 전극 PE와 대향하는 슬릿을 갖는다. 또한, 화소 전극 PE 및 공통 전극 CE의 양쪽이 빗살 형상으로 형성되어, 서로 맞물리도록 배치되어 있어도 된다.The configuration of the first substrate SUB1 is not limited to the example shown in the drawings and the pixel electrode PE may be disposed between the second insulating layer 12 and the third insulating layer 13 and the common electrode CE may be disposed between the third insulating layer 13) and the first alignment film AL1. In this case, the pixel electrode PE is formed in a flat plate shape having no slit, and the common electrode CE has a slit opposed to the pixel electrode PE. Further, both of the pixel electrode PE and the common electrode CE may be formed in a comb-like shape and arranged so as to be engaged with each other.

제2 기판 SUB2는, 제2 기체(20), 차광층 BM, 컬러 필터 CF, 오버코팅층 OC, 제2 배향막 AL2 등을 구비하고 있다.The second substrate SUB2 includes a second substrate 20, a light-shielding layer BM, a color filter CF, an overcoat layer OC, a second alignment film AL2, and the like.

차광층 BM 및 컬러 필터 CF는, 제2 기체(20)의 제1 기판 SUB1과 대향하는 측에 위치하고 있다. 차광층 BM은, 각 화소를 구획하고, 신호선 S의 바로 위에 위치하고 있다. 컬러 필터 CF는, 화소 전극 PE와 대향하고, 그의 일부가 차광층 BM에 겹쳐있다. 컬러 필터 CF는, 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 등을 포함한다. 오버코팅층 OC는 컬러 필터 CF를 덮고 있다. 제2 배향막 AL2는 오버코팅층 OC를 덮고 있다.The light blocking layer BM and the color filter CF are located on the side of the second substrate 20 facing the first substrate SUB1. The light-shielding layer BM is located just above the signal line S, dividing each pixel. The color filter CF is opposed to the pixel electrode PE, and a part thereof overlaps with the light-shielding layer BM. The color filter CF includes a red color filter, a green color filter, a blue color filter and the like. The overcoat layer OC covers the color filter CF. The second alignment film AL2 covers the overcoat layer OC.

또한, 컬러 필터 CF는 제1 기판 SUB1에 배치되어도 된다. 컬러 필터 CF는, 4색 이상의 컬러 필터를 포함하고 있어도 된다. 백색을 표시하는 화소에는, 백색의 컬러 필터가 배치되어도 되고, 무착색의 수지 재료가 배치되어도 되고, 컬러 필터를 배치하지 않고 오버코팅층 OC를 배치해도 된다.The color filter CF may be disposed on the first substrate SUB1. The color filter CF may include color filters of four or more colors. A white color filter may be disposed for a pixel displaying white, a colorless resin material may be disposed, or an overcoat layer OC may be disposed without arranging a color filter.

검출 전극 Rx는 제2 기체(20)의 주면(20B)에 위치하고 있다. 검출 전극 Rx는, 상기한 바와 같이 제2 도전층 L2에 상당하고, 금속을 포함하는 도전층, ITO나 IZO 등의 투명한 도전 재료에 의해 형성되어 있어도 되고, 금속을 포함하는 도전층 위에 투명 도전층이 적층되어 있어도 되고, 도전성의 유기 재료나, 미세한 도전성 물질의 분산체 등에 의해 형성되어 있어도 된다.The detection electrode Rx is located on the main surface 20B of the second base 20. As described above, the detection electrode Rx corresponds to the second conductive layer L2. The detection electrode Rx may be formed of a conductive layer containing a metal, a transparent conductive material such as ITO or IZO, or a transparent conductive layer Or may be formed of a conductive organic material or a dispersion of a fine conductive material or the like.

제1 편광판 PL1을 포함하는 제1 광학 소자 OD1은, 제1 기체(10)와 조명 장치BL 사이에 위치하고 있다. 제2 편광판 PL2를 포함하는 제2 광학 소자 OD2는, 검출 전극 Rx 위에 위치하고 있다. 제1 광학 소자 OD1 및 제2 광학 소자 OD2는, 필요에 따라 위상차판을 포함하고 있어도 된다.The first optical element OD1 including the first polarizer PL1 is located between the first base 10 and the illuminator BL. The second optical element OD2 including the second polarizing plate PL2 is located above the detection electrode Rx. The first optical element OD1 and the second optical element OD2 may include a retarder if necessary.

이어서 본 실시 형태의 표시 장치 DSP에 탑재되는 센서 SS의 일 구성예에 대하여 설명한다. 이하에 설명하는 센서 SS는, 예를 들어 상호 용량 방식의 정전 용량형이며, 유전체를 사이에 두고 대향하는 1쌍의 전극 사이의 정전 용량의 변화에 기초하여, 피검출물의 접촉 혹은 접근을 검출하는 것이다.Next, a configuration example of the sensor SS mounted on the display device DSP of the present embodiment will be described. The sensor SS described below is a capacitive type mutual capacitance type, for example, and detects contact or approach of an object to be detected based on a change in capacitance between a pair of electrodes facing each other with a dielectric interposed therebetween will be.

도 13은 센서 SS의 일 구성예를 도시하는 평면도이다.13 is a plan view showing a configuration example of the sensor SS.

도시한 구성예에서는, 센서 SS는, 센서 구동 전극 Tx 및 검출 전극 Rx를 구비하고 있다. 도시한 예에서는, 센서 구동 전극 Tx는, 우측으로 내려가는 사선으로 나타낸 부분에 상당하고, 제1 기판 SUB1에 설치되어 있다. 또한, 검출 전극 Rx는, 우측으로 올라가는 사선으로 나타낸 부분에 상당하고, 제2 기판 SUB2에 설치되어 있다. 센서 구동 전극 Tx 및 검출 전극 Rx는, X-Y 평면에 있어서, 서로 교차하고 있다. 검출 전극 Rx는, 제3 방향 Z에 있어서, 센서 구동 전극 Tx와 대향하고 있다.In the illustrated configuration example, the sensor SS includes a sensor driving electrode Tx and a detection electrode Rx. In the illustrated example, the sensor driving electrode Tx corresponds to a portion indicated by a slanting line to the right and is provided on the first substrate SUB1. Further, the detection electrode Rx corresponds to a part indicated by oblique lines rising to the right, and is provided on the second substrate SUB2. The sensor driving electrode Tx and the detecting electrode Rx intersect each other in the X-Y plane. The detection electrode Rx is opposed to the sensor drive electrode Tx in the third direction Z.

센서 구동 전극 Tx 및 검출 전극 Rx는 표시 영역 DA에 위치하고, 이들의 일부가 비표시 영역 NDA로 연장되어 있다. 도시한 예에서는, 센서 구동 전극 Tx는, 각각 제2 방향 Y로 연장된 띠 형상의 형상을 갖고, 제1 방향 X로 간격을 두고 배열되어 있다. 검출 전극 Rx는, 각각 제1 방향 X로 연장되고, 제2 방향 Y로 간격을 두고 배열되어 있다. 검출 전극 Rx는, 도 10을 참조하여 설명한 바와 같이, 제1 기판 SUB1에 설치된 패드에 접속되고, 배선을 개재시켜 검출 회로 RC와 전기적으로 접속되어 있다. 센서 구동 전극 Tx의 각각은, 배선 WR을 개재시켜 공통 전극 구동 회로 CD와 전기적으로 접속되어 있다. 또한, 센서 구동 전극 Tx 및 검출 전극 Rx의 개수나 사이즈, 형상은 특별히 한정되는 것은 아니며 다양한 변경 가능하다.The sensor driving electrode Tx and the detection electrode Rx are located in the display area DA, and a part of them extend to the non-display area NDA. In the illustrated example, each of the sensor driving electrodes Tx has a band-like shape extending in the second direction Y and is arranged at an interval in the first direction X. The detection electrodes Rx extend in the first direction X and are arranged at intervals in the second direction Y, respectively. As described with reference to Fig. 10, the detection electrode Rx is connected to a pad provided on the first substrate SUB1, and electrically connected to the detection circuit RC via a wiring. Each of the sensor driving electrodes Tx is electrically connected to the common electrode driving circuit CD via a wiring WR. The number, size, and shape of the sensor driving electrode Tx and the detecting electrode Rx are not particularly limited and may be variously changed.

센서 구동 전극 Tx는, 상기한 공통 전극 CE를 포함하고, 화소 전극 PE 사이에서 전계를 발생시키는 기능을 가짐과 함께, 검출 전극 Rx와의 사이에서 용량을 발생시킴으로써 피검출물의 위치를 검출하기 위한 기능을 갖고 있다.The sensor driving electrode Tx includes the common electrode CE described above and has a function of generating an electric field between the pixel electrodes PE and a function for detecting the position of the object to be detected by generating a capacitance between the detecting electrode Rx and the detecting electrode Rx I have.

공통 전극 구동 회로 CD는, 표시 영역 DA에 화상을 표시하는 표시 구동 시에, 공통 전극 CE를 포함하는 센서 구동 전극 Tx에 대하여 공통 구동 신호를 공급한다. 또한, 공통 전극 구동 회로 CD는, 센싱을 행하는 센싱 구동 시에, 센서 구동 전극 Tx에 대하여 센서 구동 신호를 공급한다. 검출 전극 Rx는, 센서 구동 전극 Tx로의 센서 구동 신호의 공급에 수반하여, 센싱에 필요한 센서 신호(즉, 센서 구동 전극 Tx와 검출 전극 Rx 사이의 전극간 용량의 변화에 기초한 신호)를 출력한다. 검출 전극 Rx로부터 출력된 검출 신호는, 도 10에 도시한 검출 회로 RC에 입력된다.The common electrode driving circuit CD supplies a common driving signal to the sensor driving electrode Tx including the common electrode CE at the time of display driving for displaying an image in the display area DA. Further, the common electrode drive circuit CD supplies a sensor drive signal to the sensor drive electrode Tx during sensing drive for sensing. The detection electrode Rx outputs a sensor signal required for sensing (that is, a signal based on a change in inter-electrode capacitance between the sensor driving electrode Tx and the detection electrode Rx) in accordance with the supply of the sensor driving signal to the sensor driving electrode Tx. The detection signal output from the detection electrode Rx is input to the detection circuit RC shown in Fig.

또한, 상기한 각 구성예에 있어서의 센서 SS는, 1쌍의 전극 사이의 정전 용량(상기한 예에서는 센서 구동 전극 Tx와 검출 전극 Rx 사이의 정전 용량)의 변화에 기초하여 피검출물을 검출하는 상호 용량 방식에 한하지 않고, 검출 전극 Rx의 정전 용량의 변화에 기초하여 피검출물을 검출하는 자기 용량 방식이어도 된다.In addition, the sensor SS in each of the above-described configurations detects the object to be detected based on the change in capacitance between the pair of electrodes (the capacitance between the sensor driving electrode Tx and the detection electrode Rx in the above example) The capacitance detection method is not limited to the mutual capacitance method in which the detection subject is detected based on the change of the capacitance of the detection electrode Rx.

도 14는 본 실시 형태의 표시 장치 DSP의 다른 구성예를 도시하는 평면도이다. 도 14에 도시한 구성예는, 도 10에 도시한 구성예와 비교하여, 검출 전극 Rx1, Rx2, Rx3…이 각각 제2 방향 Y로 연장되고, 제1 방향 X로 간격을 두고 배열되어 있는 점에서 상이하다. 도시한 예에서는, 검출부 RS는, 표시 영역 DA에 있어서 제2 방향 Y로 연장되어 있다. 또한, 단자부 RT1, RT2, RT3…은, 표시 영역 DA와 배선 기판 SUB3 사이에서 제1 방향 X로 간격을 두고 배열되어 있다. 접속용 구멍 V1, V2, V3…은, 제1 방향 X로 간격을 두고 배열되어 있다. 또한, 도시하지 않았지만, 표시 장치 DSP는, 제1 방향 X로 연장되고 제2 방향 Y로 간격을 두고 배열한 센서 구동 전극을 구비하고 있어도 된다.14 is a plan view showing another configuration example of the display device DSP of the present embodiment. The configuration example shown in Fig. 14 is different from the configuration example shown in Fig. 10 in that detection electrodes Rx1, Rx2, Rx3 ... Extend in the second direction Y and are arranged at intervals in the first direction X. [ In the illustrated example, the detection part RS extends in the second direction Y in the display area DA. Further, the terminal portions RT1, RT2, RT3 ... Are arranged at intervals in the first direction X between the display area DA and the wiring substrate SUB3. Connection holes V1, V2, V3 ... Are arranged in the first direction X at intervals. Although not shown, the display device DSP may include a sensor driving electrode extending in the first direction X and arranged in the second direction Y at intervals.

도 14에 도시한 구성예는, 검출 전극 Rx를 이용한 자기 용량 방식의 센서 SS에 적용 가능하고, 또한 도시하지 않은 센서 구동 전극 및 검출 전극 Rx를 이용한 상호 용량 방식의 센서 SS에도 적용 가능하다.The configuration example shown in Fig. 14 is applicable to the sensor SS of the magnetic capacity type using the detection electrode Rx and also to the sensor SS of the mutual capacitance type using the sensor drive electrode and the detection electrode Rx (not shown).

도 15는 도 10 및 도 14에 도시한 검출 전극 Rx1의 검출부 RS의 구성예를 도시하는 도면이다.Fig. 15 is a diagram showing a configuration example of the detection portion RS of the detection electrode Rx1 shown in Figs. 10 and 14. Fig.

도 15의 (A)에 도시한 예에서는, 검출부 RS는, 메쉬 형상의 금속 세선 MS에 의해 형성되어 있다. 금속 세선 MS는, 단자부 RT1에 연결되어 있다. 도 15의 (B)에 도시하는 예에서는, 검출부 RS는, 물결 형상의 금속 세선 MW에 의해 형성되어 있다. 도시한 예에서는, 금속 세선 MW는, 톱니 형상이지만, 정현파 형상 등의 다른 형상이어도 된다. 금속 세선 MW는, 단자부 RT1에 연결되어 있다.In the example shown in Fig. 15 (A), the detection portion RS is formed by a mesh-shaped metal fine line MS. The metal thin line MS is connected to the terminal RT1. In the example shown in FIG. 15 (B), the detection portion RS is formed by a wavy metal wire MW. In the illustrated example, the metal fine wire MW has a sawtooth shape, but may have another shape such as a sine wave shape. The metal thin wire MW is connected to the terminal RT1.

단자부 RT1은, 예를 들어 검출부 RS와 동일 재료에 의해 형성되어 있다. 단자부 RT1에는, 원형의 접속용 구멍 V1이 형성되어 있다.The terminal portion RT1 is formed of the same material as the detection portion RS, for example. In the terminal portion RT1, a circular connection hole V1 is formed.

도 16a는, 도 10에 도시한 접속용 구멍 V1을 포함하는 A-B선으로 절단한 표시 패널 PNL의 단면도이다. 여기에서는, 설명에 필요한 주요부만을 도시하고 있다.16A is a cross-sectional view of a display panel PNL cut by the line A-B including the connection hole V1 shown in Fig. Here, only essential parts necessary for explanation are shown.

제1 기판 SUB1은 제1 기체(10), 제1 도전층 L1에 상당하는 패드 P1, 유기 절연층에 상당하는 제2 절연층(12) 등을 구비하고 있다. 제1 도전층 L1은, 예를 들어 도 12에 도시한 신호선 S와 동일 재료에 의해 형성되어 있다. 제1 기체(10)와 패드 P1 사이 및 제1 기체(10)와 제2 절연층(12) 사이에는, 도 12에 도시한 제1 절연층(11)이나, 다른 절연층이나 다른 도전층이 배치되어 있어도 된다.The first substrate SUB1 includes a first base 10, a pad P1 corresponding to the first conductive layer L1, a second insulating layer 12 corresponding to the organic insulating layer, and the like. The first conductive layer L1 is formed of the same material as the signal line S shown in Fig. 12, for example. The first insulating layer 11 and another insulating layer or another conductive layer shown in FIG. 12 are formed between the first base 10 and the pad P1 and between the first base 10 and the second insulating layer 12 .

제2 기판 SUB2는 제2 기체(20), 제2 도전층 L2에 상당하는 검출 전극 Rx1, 유기 절연층에 상당하는 차광층 BM 및 오버코팅층 OC 등을 구비하고 있다.The second substrate SUB2 includes a second base 20, a detection electrode Rx1 corresponding to the second conductive layer L2, a light-shielding layer BM corresponding to the organic insulating layer, and an overcoat layer OC.

시일 SE는 유기 절연층에 상당하고, 제2 절연층(12)과 오버코팅층 OC 사이에 위치하고 있다. 액정층 LC는 제1 기판 SUB1과 제2 기판 SUB2 사이의 간극에 위치하고 있다. 또한, 도시하지 않았지만, 제2 절연층(12)과 시일 SE 사이에는, 도 12에 도시한 금속층 M, 제3 절연층(13), 제1 배향막 AL1이 개재되어 있어도 된다. 또한, 오버코팅층 OC와 시일 SE 사이에는, 도 12에 도시한 제2 배향막 AL2가 개재되어 있어도 된다.The seal SE corresponds to the organic insulating layer and is located between the second insulating layer 12 and the overcoat layer OC. The liquid crystal layer LC is located in the gap between the first substrate SUB1 and the second substrate SUB2. Although not shown, the metal layer M, the third insulating layer 13, and the first alignment film AL1 shown in Fig. 12 may be interposed between the second insulating layer 12 and the seal SE. The second alignment film AL2 shown in Fig. 12 may be interposed between the overcoat layer OC and the seal SE.

접속용 구멍 V1은, 제2 기체(20) 및 검출 전극 Rx의 단자부 RT를 관통하는 제1 구멍 VA, 패드 P1을 관통하는 제2 구멍 VB, 각종 유기 절연층을 관통하는 제3 구멍 VC 및 제1 기체(10)에 형성된 오목부 CC를 포함하고 있다. 제3 구멍 VC는, 제2 절연층(12)을 관통하는 제1 부분 VC1, 시일 SE를 관통하는 제2 부분 VC2 및 차광층 BM 및 오버코팅층 OC를 관통하는 제3 부분 VC3을 갖고 있다. 접속재 C는, 접속용 구멍 V1에 설치되고, 패드 P1과 검출 전극 Rx를 전기적으로 접속하고 있다.The connection hole V1 has a first hole VA passing through the terminal portion RT of the second base 20 and the detection electrode Rx, a second hole VB passing through the pad P1, a third hole VC passing through the various organic insulating layers, And a concave portion CC formed in the base body 10. The third hole VC has a first portion VC1 passing through the second insulating layer 12, a second portion VC2 passing through the seal SE, and a third portion VC3 passing through the light-shielding layer BM and the overcoat layer OC. The connection member C is provided in the connection hole V1 and electrically connects the pad P1 and the detection electrode Rx.

제2 절연층(12)은, 패드 P1과 제2 기체(20) 사이에 위치하고, 패드 P1의 상면 LT1에 접촉하고 있다. 접속재 C는, 패드 P1의 상면 LT1과, 제2 구멍 VB에 있어서의 패드 P1의 내면 LS1에 접촉하고 있다.The second insulating layer 12 is located between the pad P1 and the second base 20 and contacts the upper surface LT1 of the pad P1. The connection member C is in contact with the upper surface LT1 of the pad P1 and the inner surface LS1 of the pad P1 in the second hole VB.

도 16b는, 도 16a에 도시한 패드 P1 및 제2 절연층(12)을 도시하는 평면도이다.16B is a plan view showing the pad P1 and the second insulating layer 12 shown in Fig. 16A.

평면시에 있어서, 제1 부분 VC1의 크기는, 제2 구멍 VB의 크기보다 크다. 패드 P1의 상면 LT1 중 접속재 C와 접촉하고 있는 영역 RA는, 제1 부분 VC1이 제2 절연층(12)을 덮지 않은 영역이다. 본 실시 형태에 있어서, 영역 RA는, 평면시로 환상으로 형성되어 있다. 영역 RA에는, 사선을 부여하고 있다. 제2 구멍 VB 및 제1 부분 VC1의 형상은, 평면시(X-Y 평면)로 원 형상으로 형성되어 있다. 제1 부분 VC1의 제1 방향 X를 따른 폭 W21은, 제2 구멍 VB의 제1 방향 X를 따른 폭 W22보다도 크다. 또한, 제2 구멍 VB 및 제1 부분 VC1의 형상이 평면시로 원 형상인 경우, 제1 부분 VC1의 제2 방향 Y를 따른 폭은, 제2 구멍 VB의 제2 방향 Y를 따른 폭보다도 크다. 또한, 제2 구멍 VB 및 제1 부분 VC1은 진원에 한하지 않고, 타원형 등 다른 원 형상이어도 되고, 원형 이외의 형상이어도 된다. 예를 들어 제2 구멍 VB 및 제1 부분 VC1이 타원 형상으로 형성되어 있는 경우, 이들 폭은 장축의 길이(긴 직경)에 상당하는 폭이어도 되고, 단축의 길이(짧은 직경)에 상당하는 폭이어도 된다. 또한, 제2 구멍 VB 및 제1 부분 VC1은, 이들 윤곽이 사행되어 있어도 된다. 또한, 상기 영역 RA의 형상은, 환상으로 한정되는 것은 아니며, 다양한 변형이 가능하다.In plan view, the size of the first portion VC1 is larger than the size of the second hole VB. The region RA of the upper surface LT1 of the pad P1 that is in contact with the connection material C is a region where the first portion VC1 does not cover the second insulating layer 12. [ In the present embodiment, the area RA is formed in an annular shape in plan view. The area RA is given an oblique line. The shape of the second hole VB and the first portion VC1 is formed in a circular shape in a plan view (X-Y plane). The width W21 of the first portion VC1 along the first direction X is larger than the width W22 of the second hole VB along the first direction X. [ When the shape of the second hole VB and the first portion VC1 is circular in plan view, the width of the first portion VC1 along the second direction Y is larger than the width of the second hole VB along the second direction Y . Further, the second hole VB and the first portion VC1 are not limited to the source, but may be other circular shapes such as an elliptical shape or a shape other than a circular shape. For example, when the second hole VB and the first portion VC1 are formed in an elliptical shape, these widths may be a width corresponding to the length of the major axis (long diameter) or a width corresponding to the length of the minor axis (short diameter) do. Further, the second hole VB and the first portion VC1 may be formed by skewing these contours. In addition, the shape of the area RA is not limited to an annular shape, and various modifications are possible.

상술한 센서 SS를 구비하는 표시 장치 DSP에 의하면, 제2 기판 SUB2에 설치된 검출 전극 Rx는, 접속용 구멍 V에 설치된 접속재 C에 의해, 제1 기판 SUB1에 설치된 패드 P와 접속되어 있다. 이로 인해, 검출 전극 Rx와 검출 회로 RC를 접속하기 위한 배선 기판을 제2 기판 SUB2에 실장할 필요가 없어진다. 즉, 제1 기판 SUB1에 실장된 배선 기판 SUB3은, 표시 패널 PNL에 화상을 표시하는데 필요한 신호를 전송하기 위한 전송로를 형성함과 함께, 검출 전극 Rx와 검출 회로 RC 사이에서 신호를 전송하기 위한 전송로를 형성한다. 따라서, 배선 기판 SUB3 이외에도 별개의 배선 기판을 필요로 하는 구성예와 비교하여, 배선 기판의 개수를 삭감할 수 있어, 비용을 삭감할 수 있다. 또한, 제2 기판 SUB2에 배선 기판을 접속하기 위한 스페이스가 불필요하게 되기 때문에, 표시 패널 PNL의 비표시 영역, 특히, 배선 기판 SUB3이 실장되는 단변의 폭을 축소할 수 있다. 이에 의해, 협액연화 및 저비용화가 가능해진다.According to the display device DSP having the sensor SS described above, the detection electrode Rx provided on the second substrate SUB2 is connected to the pad P provided on the first substrate SUB1 by the connection material C provided in the connection hole V. This eliminates the need to mount the wiring substrate for connecting the detection electrode Rx and the detection circuit RC to the second substrate SUB2. That is, the wiring board SUB3 mounted on the first substrate SUB1 forms a transmission path for transmitting a signal necessary for displaying an image on the display panel PNL, and also for transmitting a signal between the detection electrode Rx and the detection circuit RC Thereby forming a transmission path. Therefore, the number of wiring boards can be reduced, and the cost can be reduced, as compared with a configuration example requiring a separate wiring board in addition to the wiring board SUB3. In addition, since a space for connecting the wiring substrate to the second substrate SUB2 is unnecessary, the width of the non-display region of the display panel PNL, in particular, the short side where the wiring substrate SUB3 is mounted can be reduced. As a result, it becomes possible to make the dense fluid softening and the cost lower.

≪표시 장치의 제조 방법≫<< Manufacturing Method of Display Device >>

이어서, 상술한 표시 장치 DSP의 제조 방법의 일례에 대하여 도 17 내지 도 19를 참조하면서 설명한다.Next, an example of a method of manufacturing the above-described display device DSP will be described with reference to Figs. 17 to 19. Fig.

먼저, 도 17의 (A)에 도시한 바와 같이, 표시 패널 PNL을 준비한다. 도시한 표시 패널 PNL은, 적어도 제1 기체(10) 및 제1 도전층 L1을 구비한 제1 기판 SUB1과, 적어도 제2 기체(20) 및 제2 도전층 L2를 구비한 제2 기판 SUB2를 구비하고 있다. 이 표시 패널 PNL에 있어서는, 제2 기체(20)가 제1 도전층 L1과 대향하면서, 또한 제2 기체(20)가 제1 도전층 L1로부터 이격된 상태에서, 제1 기판 SUB1과 제2 기판 SUB2가 시일 SE에 의해 접착되어 있다. 또한, 여기에서의 제1 도전층 L1이란, 예를 들어 도 16a에 도시한 패드 P1 등에 상당하고, 제2 도전층 L2란, 예를 들어 도 16a에 도시한 검출 전극 Rx1 등에 상당한다.First, as shown in Fig. 17 (A), a display panel PNL is prepared. The illustrated display panel PNL includes a first substrate SUB1 having at least a first substrate 10 and a first conductive layer L1 and a second substrate SUB2 having at least a second substrate 20 and a second conductive layer L2 Respectively. In this display panel PNL, the second substrate 20 faces the first conductive layer L1, and the second substrate 20 is separated from the first conductive layer L1, the first substrate SUB1 and the second substrate 20 SUB2 are bonded by the seal SE. Here, the first conductive layer L 1 corresponds to, for example, the pad P 1 shown in FIG. 16A, and the second conductive layer L 2 corresponds to, for example, the detection electrode Rx 1 shown in FIG. 16A.

이러한 표시 패널 PNL의 제조 방법의 일례에 대하여 설명한다. 즉, 제1 기체(10)의 주면(10A) 위에 제1 도전층 L1이나 제2 절연층(12) 등을 형성한 제1 기판 SUB1을 준비한다. 한편, 제2 기체(20)의 주면(20A) 위에 차광층 BM, 오버코팅층 OC 등을 형성한 제2 기판 SUB2를 준비한다. 이 시점에서, 제2 기판 SUB2의 주면(20B)에는 제2 도전층은 형성되어 있지 않다. 이들 제1 기판 SUB1 및 제2 기판 SUB2 중 어느 한쪽에, 루프 형상의 시일 SE를 형성하고, 시일 SE의 내측에 액정 재료를 적하한다. 그 후, 제1 기판 SUB1 및 제2 기판 SUB2를 접합하고, 시일 SE를 경화시켜, 제1 기판 SUB1 및 제2 기판 SUB2를 접착한다. 그 후, 불화수소산(HF) 등의 에칭액에 의해 제1 기체(10) 및 제2 기체(20)를 각각 에칭하여, 제1 기체(10) 및 제2 기체(20)를 박판화한다. 그 후, 제2 기체(20)의 주면(20B)에 제2 도전층 L2를 형성한다. 이에 의해, 도 17의 (A)에 도시하는 표시 패널 PNL이 제조된다.An example of such a manufacturing method of the display panel PNL will be described. That is, the first substrate SUB1 in which the first conductive layer L1, the second insulating layer 12, and the like are formed on the main surface 10A of the first substrate 10 is prepared. On the other hand, a second substrate SUB2 on which the light-shielding layer BM, the overcoat layer OC, and the like are formed on the main surface 20A of the second base 20 is prepared. At this point, the second conductive layer is not formed on the main surface 20B of the second substrate SUB2. A loop-shaped seal SE is formed on either one of the first substrate SUB1 and the second substrate SUB2, and a liquid crystal material is dropped to the inside of the seal SE. Thereafter, the first substrate SUB1 and the second substrate SUB2 are bonded, and the seal SE is cured to bond the first substrate SUB1 and the second substrate SUB2. Thereafter, the first base body 10 and the second base body 20 are etched by an etchant such as hydrofluoric acid (HF) to thin the first base body 10 and the second base body 20, respectively. Thereafter, the second conductive layer L2 is formed on the main surface 20B of the second base 20. Thereby, the display panel PNL shown in Fig. 17A is manufactured.

또한, 표시 패널 PNL의 제조 방법의 다른 예에 대하여 설명한다. 즉, 상기한 예와 마찬가지로 제1 기판 SUB1을 준비하는 한편, 제2 기체(20)의 주면(20A) 위에 차광층 BM, 오버코팅층 OC 등을 형성하면서, 또한 제2 기체(20)의 주면(20B) 위에 제2 도전층 L2를 형성한 제2 기판 SUB2를 준비한다. 그 후, 시일 SE를 형성하고, 액정 재료를 적하한 후에, 제1 기판 SUB1 및 제2 기판 SUB2를 접착한다. 이에 의해, 도 17의 (A)에 도시하는 표시 패널 PNL이 제조된다.Another example of the manufacturing method of the display panel PNL will be described. That is, while the first substrate SUB1 is prepared and the light-shielding layer BM, the overcoat layer OC, and the like are formed on the main surface 20A of the second base body 20, the main surface 20a of the second base body 20 The second substrate SUB2 having the second conductive layer L2 formed thereon is prepared. Thereafter, a seal SE is formed and the liquid crystal material is dropped, and then the first substrate SUB1 and the second substrate SUB2 are bonded. Thereby, the display panel PNL shown in Fig. 17A is manufactured.

계속해서, 도 17의 (B)에 도시한 바와 같이, 제2 기판 SUB2에 레이저광 L을 조사한다. 도시한 예에서는, 레이저광 L은, 제2 도전층 L2의 상방으로부터 조사된다. 레이저광원으로서는, 예를 들어 탄산 가스 레이저 장치 등이 적용 가능하지만, 유리 재료 및 유기계 재료에 펀칭 가공을 할 수 있는 것이면 되고, 엑시머 레이저 장치 등도 적용 가능하다.Next, as shown in Fig. 17B, the second substrate SUB2 is irradiated with the laser light L. As shown in Fig. In the illustrated example, the laser light L is irradiated from above the second conductive layer L2. As the laser light source, for example, a carbon dioxide gas laser device or the like can be applied, but any material that can perform punching processing on a glass material and an organic material can be used, and an excimer laser device or the like is also applicable.

이러한 레이저광 L이 조사됨으로써, 도 17의 (C)에 도시한 바와 같이, 제2 기체(20) 및 제2 도전층 L2를 관통하는 제1 구멍 VA가 형성된다. 또한, 도시한 예에서는, 레이저광 L이 조사되었을 때에 제1 구멍 VA의 바로 아래에 위치하는 차광층 BM 및 오버코팅층 OC를 관통하는 제3 부분 VC3, 제3 부분 VC3의 바로 아래에 위치하는 시일 SE를 관통하는 제2 부분 VC2, 제2 부분 VC2의 바로 아래에 위치하는 제2 절연층(12)을 관통하는 제1 부분 VC1, 제1 부분 VC1의 바로 아래에 위치하는 제1 도전층 L1을 관통하는 제2 구멍 VB, 제2 구멍 VB의 바로 아래에 위치하는 제1 기체(10)의 오목부 CC도 동시에 형성된다. 이에 의해, 제1 도전층 L1과 제2 도전층 L2를 접속하기 위한 접속용 구멍 V1이 형성된다.As a result of the irradiation of the laser light L, a first hole VA is formed through the second base 20 and the second conductive layer L2, as shown in Fig. 17C. In the illustrated example, when the laser light L is irradiated, the light-shielding layer BM immediately under the first hole VA and the third portion VC3 passing through the overcoat layer OC, the seal portion located just below the third portion VC3 SE, a first portion VC1 passing through the second insulating layer 12 immediately below the second portion VC2, a first conductive layer L1 directly under the first portion VC1, The concave portion CC of the first base body 10 located immediately below the second hole VB and the second hole VB is formed at the same time. Thus, a connection hole V1 for connecting the first conductive layer L1 and the second conductive layer L2 is formed.

레이저광 L의 조사에 의해, 표시 패널 PNL에 열 에너지가 부여되면, 패드 P1을 형성하고 있는 금속 재료보다도, 제2 절연층(12)을 형성하고 있는 유기 절연 재료가 더 승화되기 쉽다. 이로 인해, 상술한 바와 같이, 제3 구멍 VC는 제1 구멍 VA 및 제2 구멍 VB보다도 확장하여 형성되어 있다.When thermal energy is applied to the display panel PNL by the irradiation of the laser light L, the organic insulating material forming the second insulating layer 12 is more likely to sublimate than the metal material forming the pad P1. As described above, the third hole VC is formed so as to extend beyond the first hole VA and the second hole VB.

계속해서, 도 18에 도시한 바와 같이, 제1 도전층 L1 및 제2 도전층 L2를 전기적으로 접속하는 접속재 C를 형성한다.Subsequently, as shown in Fig. 18, a connection material C for electrically connecting the first conductive layer L1 and the second conductive layer L2 is formed.

보다 구체적으로는, 먼저, 도 18의 (A)에 도시한 바와 같이, 챔버 CB 내에 표시 패널 PNL을 설치한 후에, 챔버 CB 내의 공기를 배출하고, 진공 중(대기압보다 낮은 기압의 환경 하)에서 제1 구멍 VA에 접속재 C를 주입한다. 이때, 접속재 C가 제1 도전층 L1까지 유입되지 않고, 접속재 C와 제1 도전층 L1 사이에 공간 SP가 형성되는 경우가 있다. 단, 공간 SP는 진공이다.More specifically, first, as shown in Fig. 18 (A), after the display panel PNL is installed in the chamber CB, the air in the chamber CB is discharged, and under vacuum (under an atmosphere of atmospheric pressure lower than atmospheric pressure) And the connection material C is injected into the first hole VA. At this time, the connection material C does not flow into the first conductive layer L1, and a space SP is formed between the connection material C and the first conductive layer L1. However, the space SP is a vacuum.

그 후, 도 18의 (B)에 도시한 바와 같이, 챔버 CB 내에 공기, 불활성 가스 등의 기체를 도입함으로써 진공도를 저하시키고, 공간 SP와 표시 패널 PNL의 주위의 기압차에 의해, 접속재 C가 제1 구멍 VA로부터 제3 구멍 VC, 제2 구멍 VB 및 오목부 CC에 유입되고, 접속재 C를 제1 도전층 L1에 접촉시킨다. 접속재 C는, 제1 도전층 L1의 내면 LS1 및 상면 LT1에 접촉한다.Thereafter, as shown in Fig. 18B, by introducing a gas such as air or an inert gas into the chamber CB, the degree of vacuum is lowered. By the difference in air pressure around the space SP and the display panel PNL, And flows into the third hole VC, the second hole VB, and the concave portion CC from the first hole VA to bring the connection material C into contact with the first conductive layer L1. The connection member C is in contact with the inner surface LS1 and the upper surface LT1 of the first conductive layer L1.

그 후, 도 18의 (C)에 도시한 바와 같이, 접속재 C에 포함되는 용제를 제거함으로써, 접속재 C의 체적이 감소되어, 중공 부분 HL이 형성된다. 이와 같이 형성된 접속재 C는 제1 구멍 VA에 있어서 제2 도전층 L2 및 제2 기체(20)에 각각 접촉하고, 제3 구멍 VC에 있어서 차광층 BM, 오버코팅층 OC, 시일 SE 및 제2 절연층(12)에 각각 접촉하고, 제2 구멍 VB에 있어서 제1 도전층 L1에 접촉하고, 오목부 CC에 있어서 제1 기체(10)에 접촉하고 있다.Thereafter, as shown in Fig. 18C, by removing the solvent contained in the connection material C, the volume of the connection material C is reduced, and the hollow portion HL is formed. The connection member C formed in this manner is in contact with the second conductive layer L2 and the second base 20 in the first hole VA, and in the third hole VC, the light-shielding layer BM, the overcoat layer OC, the seal SE, Contact with the first conductive layer L1 in the second hole VB and in contact with the first base body 10 in the concave portion CC.

또한, 도 18을 참조하여 설명한 접속재 C의 형성 방법은 일례에 지나지 않고, 이것에 한정되는 것은 아니다. 예를 들어, 대기압 하에서 제1 구멍 VA에 접속재 C를 주입한 후에, 접속재 C에 포함되는 용제를 제거하는 방법이어도, 상기와 마찬가지의 접속재 C를 형성할 수 있다.The method of forming the connection member C described with reference to Fig. 18 is merely an example, and the present invention is not limited to this. For example, the connection member C may be formed by removing the solvent contained in the connection member C after the connection member C is injected into the first hole VA under atmospheric pressure.

계속해서, 도 19의 (A)에 도시한 바와 같이, 보호재 PF를 형성한다. 도시한 예에서는, 보호재 PF는, 접속재 C의 중공 부분 HL에 충전됨과 함께, 제2 도전층 L2 및 접속재 C를 덮고 있다. 이에 의해, 제2 기판 SUB2의 표면 SUB2A는, 거의 평탄화되어, 접속용 구멍 V1과 겹치는 부분의 단차를 완화시킬 수 있다.Subsequently, as shown in Fig. 19A, a protection material PF is formed. In the illustrated example, the protection member PF is filled in the hollow portion HL of the connection member C and covers the second conductive layer L2 and the connection member C. [ Thereby, the surface SUB2A of the second substrate SUB2 is substantially planarized, and the step on the portion overlapping with the connection hole V1 can be relaxed.

계속해서, 도 19의 (B)에 도시한 바와 같이, 제2 광학 소자 OD2를 보호재 PF에 접착한다. 도시한 예에서는, 제2 광학 소자 OD2는, 접속용 구멍 V1과 겹치는 부분으로도 연장되어 있다. 접속용 구멍 V1에 기인한 단차가 보호재 PF에 의해 완화되어 있기 때문에, 제2 광학 소자 OD2를 접착했을 때, 제2 광학 소자 OD2의 하지의 단차에 의한 제2 광학 소자 OD2의 박리를 억제할 수 있다.Subsequently, as shown in Fig. 19B, the second optical element OD2 is bonded to the protective material PF. In the illustrated example, the second optical element OD2 also extends to a portion overlapping with the connection hole V1. Since the step due to the connection hole V1 is alleviated by the protective material PF, it is possible to suppress the peeling of the second optical element OD2 due to the step difference of the base of the second optical element OD2 when the second optical element OD2 is bonded have.

≪제1 변형예≫&Lt; First Modified Example &

도 21은 본 실시 형태의 제1 변형예를 도시하는 평면도이다. 제1 변형예는, 표시 장치 DSP의 변형예에 상당한다. 도 21에 도시하는 제1 변형예는, 도 10에 도시한 구성예와 비교하여, 제2 기판 SUB2에 설치되는 검출 전극 Rx의 각각이 복수의 단자부 RT를 구비하고 있는 점에서 상이하다. 도 21에서는, 검출 전극 Rx1 내지 Rx4가 도시되어 있지만, 여기에서는, 검출 전극 Rx1을 주목하여 그 구조예에 대하여 설명한다.21 is a plan view showing a first modification of the embodiment. The first modification corresponds to a modification of the display device DSP. The first modification shown in Fig. 21 differs from the configuration shown in Fig. 10 in that each of the detection electrodes Rx provided on the second substrate SUB2 is provided with a plurality of terminal portions RT. In Fig. 21, the detection electrodes Rx1 to Rx4 are shown, but here, the detection electrode Rx1 will be noted, and a structural example thereof will be described.

즉, 검출 전극 Rx1은, 검출부 RS11 및 RS12와, 단자부 RT11 및 RT12와, 접속부 CN11 및 CN12를 구비하고 있다.That is, the detection electrode Rx1 includes detection portions RS11 and RS12, terminal portions RT11 and RT12, and connection portions CN11 and CN12.

검출부 RS11 및 RS12의 각각은, 표시 영역 DA에 위치하고, 제1 방향 X로 연장되어 있다. 도시한 예에서는, 하나의 검출 전극 Rx1은, 2개의 검출부 RS11 및 RS12를 구비하고 있지만, 3개 이상의 검출부 RS를 구비하고 있어도 되고, 1개의 검출부 RS를 구비하고 있어도 된다.Each of the detection units RS11 and RS12 is located in the display area DA and extends in the first direction X. [ In the illustrated example, one detection electrode Rx1 includes two detection units RS11 and RS12, but may include three or more detection units RS, or one detection unit RS.

접속부 CN11 및 CN12는, 모두 비표시 영역 NDA에 위치하고, 표시 영역 DA를 사이에 두고 반대측에 위치하고 있다. 접속부 CN11 및 CN12는, 각각 제2 방향 Y로 연장되고, 제2 방향 Y로 배열한 검출부 RS11 및 RS12를 서로 접속하고 있다.The connection portions CN11 and CN12 are all located in the non-display region NDA and on the opposite side across the display region DA. The connecting portions CN11 and CN12 extend in the second direction Y, respectively, and connect the detecting portions RS11 and RS12 arranged in the second direction Y to each other.

단자부 RT11 및 RT12는, 비표시 영역 NDA에 위치하고, 접속부 CN11에 접속되어 있다.The terminal portions RT11 and RT12 are located in the non-display region NDA and are connected to the connection portion CN11.

한편, 제1 기판 SUB1은, 하나의 검출 전극 Rx1에 대응하는 복수의 패드 P11 및 P12를 구비하고 있다. 패드 P11 및 P12는, 배선 W1 접속되어 있다. 패드 P11 및 P12는, 평면시로 각각 단자부 RT11 및 RT12와 겹치는 위치에 형성되어 있다.On the other hand, the first substrate SUB1 has a plurality of pads P11 and P12 corresponding to one detection electrode Rx1. The pads P11 and P12 are connected to the wiring W1. The pads P11 and P12 are formed at positions overlapping with the terminal portions RT11 and RT12, respectively, in a plan view.

접속용 구멍 V11은, 단자부 RT11과 패드 P11이 대향하는 위치에 형성되어 있다. 도 1 등을 참조하여 설명한 바와 같이, 접속용 구멍 V11에는, 접속재 C가 설치되어 있다. 이에 의해, 단자부 RT11과 패드 P11이 전기적으로 접속된다. 마찬가지로, 접속용 구멍 V12는, 단자부 RT12와 패드 P12가 대향하는 위치에 형성되고, 도시하지 않은 접속재 C에 의해 단자부 RT12와 패드 P12가 전기적으로 접속되어 있다.The connection hole V11 is formed at a position where the terminal portion RT11 and the pad P11 are opposed to each other. As described with reference to Fig. 1 and the like, a connection member C is provided in the connection hole V11. Thereby, the terminal portion RT11 and the pad P11 are electrically connected. Similarly, the connection hole V12 is formed at a position where the terminal portion RT12 and the pad P12 are opposed to each other, and the terminal portion RT12 and the pad P12 are electrically connected by a connection material C (not shown).

이러한 제1 변형예에 의하면, 하나의 검출 전극 Rx가 복수의 단자부 RT를 가지면서, 또한 각 단자부 RT에 대향하는 패드 P가 설치되고, 각각의 단자부 RT와 패드 P가 접속재 C에 의해 전기적으로 접속됨으로써, 가령 하나의 단자부 RT와 패드 P 사이에서 접속 불량이 발생했다고 해도, 다른 단자부 RT와 패드 P 사이에서 전기적으로 접속하는 것이 가능해져, 신뢰성을 향상시킬 수 있다.According to the first modification, one detection electrode Rx has the plurality of terminal portions RT, and the pads P opposed to the respective terminal portions RT are provided, and the terminal portions RT and the pads P are electrically connected Even if a connection failure occurs between one terminal portion RT and the pad P, it is possible to electrically connect between the other terminal portion RT and the pad P, and reliability can be improved.

≪제2 변형예≫&Lt; Second Modified Example &

도 22는 본 실시 형태의 제2 변형예를 도시하는 평면도이다. 제2 변형예는 검출 전극 Rx에 있어서의 단자부 RT의 변형예에 상당한다. 여기에서는, 도 21에 있어서 점선으로 둘러싼 단자부 RT32를 포함하는 검출 전극 Rx3을 주목하여 설명하지만, 도 22에 도시한 제2 변형예는 상기한 다른 구성예에 있어서의 단자부에도 적용할 수 있는 것은 물론이다. 도 23은, 도 22에 도시한 단자부 RT32를 포함하는 C-D선으로 절단한 표시 장치 DSP의 단면도이다.22 is a plan view showing a second modification of the present embodiment. The second modification corresponds to a modified example of the terminal portion RT in the detection electrode Rx. Here, the detection electrode Rx3 including the terminal portion RT32 enclosed by a dotted line in Fig. 21 will be described with particular attention, but the second modification shown in Fig. 22 can be applied to the terminal portion in the other constitutional example to be. 23 is a cross-sectional view of a display device DSP cut with a C-D line including the terminal portion RT32 shown in Fig.

검출 전극 Rx3은, 그 거의 전체가 제1층 L31 및 제2층 L32를 구비한 적층체에 의해 구성되어 있다. 즉, 검출 전극 Rx3에 있어서, 검출부, 접속부 및 단자부는, 모두 적층체에 의해 구성되어 있다. 또한, 검출 전극 Rx3은, 2층 구조에 한정되는 것은 아니며, 3층 이상의 적층체여도 된다.The detection electrode Rx3 is substantially composed of a laminate including a first layer L31 and a second layer L32. That is, in the detection electrode Rx3, the detection portion, the connection portion, and the terminal portion are all formed of a laminate. The detection electrode Rx3 is not limited to a two-layer structure, and may be a laminate of three or more layers.

제1층 L31은, 저저항의 도전층이며, 검출 전극 Rx3의 주요부를 구성한다. 일례에서는, 제1층 L31은, 알루미늄(Al), 티타늄(Ti), 은(Ag), 몰리브덴(Mo), 텅스텐(W), 구리(Cu), 크롬(Cr) 등의 금속 재료, 또는 이들 금속 재료를 조합한 합금에 의해 형성된 금속층이다.The first layer L31 is a low resistance conductive layer and constitutes a main part of the detection electrode Rx3. In one example, the first layer L31 is made of a metal material such as aluminum (Al), titanium (Ti), silver (Ag), molybdenum (Mo), tungsten (W), copper (Cu) And is a metal layer formed by an alloy of a metal material.

제2층 L32는, 제1층 L31에서의 반사를 억제하는 반사 억제층이며, 제1층 L31보다도 낮은 반사율을 갖고, 실질적으로 그 표면의 색이 흑색으로서 시인되는 흑화층이다. 제2층 L32는, 일례에서는, 제1층 L31의 전기 저항보다도 높은 전기 저항을 갖고 있다. 제2층 L32는, 도전 재료에 의해 형성되어도 되고, 절연 재료에 의해 형성되어도 된다. 제2층 L32는, 그 자신이 다층체여도 되고, 단층체여도 된다. 또한, 제2층 L32는, 흑색 수지 등의 유기계 재료에 의해 형성되어도 되고, 금속 산화물 등의 무기계 재료에 의해 형성되어도 되고, 유기계 재료 및 무기계 재료의 양쪽에 의해 형성되어도 된다.The second layer L32 is a reflection suppressing layer for suppressing reflection in the first layer L31 and is a blackening layer having a reflectance lower than that of the first layer L31 and substantially having its surface color visually recognized as black. The second layer L32 has, in the example, an electrical resistance higher than the electrical resistance of the first layer L31. The second layer L32 may be formed of a conductive material or an insulating material. The second layer L32 may be a multilayer body itself or a single layer body. The second layer L32 may be formed of an organic material such as a black resin, or may be formed of an inorganic material such as a metal oxide, or may be formed of both an organic material and an inorganic material.

예를 들어, 제2층 L32는, 서로 굴절률이 상이한 복수의 유전체층이 적층된 유전체 다층체에 의해 구성되어 있다. 일례에서는, 고굴절률의 유전체층은, TiO₂, Nb₂O₅, 또는 Ta₂O₅에 의해 형성되고, 저굴절률의 유전체층은 SiO₂, 또는 MgF₂에 의해 형성된다.For example, the second layer L32 is constituted by a dielectric multilayer body in which a plurality of dielectric layers having different refractive indices are laminated. In one example, the high refractive index dielectric layer is formed of TiO ₂ , Nb ₂ O ₅ , or Ta ₂ O ₅ , and the low refractive index dielectric layer is formed of SiO ₂ or MgF ₂ .

다른 예에서는, 제2층 L32는, 흑색 수지 등의 광 흡수재에 의해 구성되어 있다.In another example, the second layer L32 is made of a light absorbing material such as a black resin.

도 22에 도시한 바와 같이, 단자부 RT32는, 제2층 L32가 제거된 개구부 AP를 갖고 있다. 개구부 AP는, 제1층 L31까지 관통하고 있다. 도 22에서는, 우측으로 올라가는 사선으로 나타낸 영역은 제1층 L31 및 제2층 L32가 적층된 영역에 상당하고, 우측으로 내려가는 사선으로 나타낸 영역은 제2층 L32가 제거되고 제1층 L31이 존재하는 영역에 상당한다. 이러한 개구부 AP는, 단자부 RT32의 윤곽을 따라 형성되어 있고, 도시한 예에서는, 미소한 원형의 개구 APA가 환상으로 연결된 형상을 갖고 있다. 또한, 개구부 AP의 형상은, 도시한 예에 한하지 않고, 또한, 미소한 개구 APA가 불연속으로 형성되어 있어도 된다. 개구 APA는, 예를 들어 레이저광을 조사함으로써 형성할 수 있다.As shown in Fig. 22, the terminal portion RT32 has an opening AP from which the second layer L32 is removed. The opening AP penetrates to the first layer L31. In Fig. 22, the hatched area extending to the right corresponds to the area where the first layer L31 and the second layer L32 are laminated, and the area indicated by the slanting line to the right is the area where the second layer L32 is removed and the first layer L31 is present . &Lt; / RTI &gt; The opening AP is formed along the contour of the terminal portion RT32. In the illustrated example, the opening APA having a small circular shape is connected in a ring shape. In addition, the shape of the opening AP is not limited to the example shown in the drawing, and the minute opening APA may be formed discontinuously. The opening APA can be formed by, for example, irradiating a laser beam.

단자부 RT32의 중앙부에는, 접속용 구멍 V32가 형성되어 있다. 접속재 C는, 단자부 RT32에 접촉함과 함께 접속용 구멍 V32를 통하여 패드 P32에 접촉하고 있다. 접속재 C는, 단자부 RT32의 개구부 AP에 있어서, 도전층인 제1층 L31에 접촉하고 있다. 접속재 C의 중공 부분에는, 충전재 FI가 충전되어 있다. 충전재 FI는, 접속재 C뿐만 아니라, 검출 전극 Rx3의 제2층 L32나 개구부 AP에 있어서의 제1층 L31 등도 덮고 있다. 또한, 검출 전극 Rx3은, 그 전체가 보호재에 의해 덮여 있어도 된다.At the center of the terminal portion RT32, a connection hole V32 is formed. The connection member C contacts the terminal portion RT32 and contacts the pad P32 through the connection hole V32. The connection member C is in contact with the first layer L31 which is a conductive layer in the opening AP of the terminal portion RT32. The filler FI is filled in the hollow portion of the connection member C. The filler FI not only covers the connection material C, but also covers the second layer L32 of the detection electrode Rx3 and the first layer L31 of the opening AP. The detection electrode Rx3 may be entirely covered with a protective material.

이러한 제2 변형예에 의하면, 접속용 구멍 V32에 페이스트상의 접속재 C를 주입했을 때에, 제2층 L32에 대한 접속재 C의 습윤성이 제1층 L31에 대한 접속재 C의 습윤성보다도 낮은 경우에, 개구부 AP에 있어서 접속재 C가 제1층 L31의 표면에서 넓어져, 검출 전극 Rx3과 접속재 C의 도전성을 향상시킬 수 있다. 또한, 제1층 L31뿐만 아니라 제2층 L32도 도전성을 갖는 경우에는, 접속재 C가 개구부 AP의 제1층 L31 및 비개구부의 제2층 L32의 양쪽과 접촉하기 때문에, 접속재 C의 검출 전극 Rx3과의 접촉 면적을 확대할 수 있다.According to the second modification, when the paste-like connection material C is injected into the connection hole V32, the wettability of the connection material C to the second layer L32 is lower than the wettability of the connection material C to the first layer L31, The connection material C is widened from the surface of the first layer L31 and the conductivity of the detection electrode Rx3 and the connection material C can be improved. When the first layer L31 as well as the second layer L32 have conductivity, the connection material C is in contact with both the first layer L31 of the opening AP and the second layer L32 of the non-opening portion. Therefore, It is possible to enlarge the contact area with the contact surface.

≪제3 변형예≫&Quot; Third Modified Example &

도 24는 본 실시 형태의 제3 변형예를 도시하는 단면도이다. 제3 변형예는, 표시 장치 DSP의 변형예에 상당한다. 도 24에 도시하는 제3 변형예는, 도 16a에 도시한 구성예와 비교하여, 접속재 C가 패드 P1(제1 도전층 L1)뿐만 아니라 제3 도전층 L3에도 접촉하고 있는 점에서 상이하다.24 is a cross-sectional view showing a third modification of the present embodiment. The third modification corresponds to a modification of the display device DSP. The third modification shown in Fig. 24 differs from the configuration shown in Fig. 16A in that the connection material C contacts not only the pad P1 (the first conductive layer L1) but also the third conductive layer L3.

제1 기판 SUB1은, 제3 도전층 L3을 더 갖고 있다. 제3 도전층 L3은, 제2 절연층(12)과 시일 SE 사이에 위치하고 있다. 제3 도전층 L3은, 예를 들어 몰리브덴, 텅스텐, 티타늄, 알루미늄, 은, 구리, 크롬 등의 금속 재료나, 이들 금속 재료를 조합한 합금 등에 의해 형성되고, 단층 구조여도 되고, 다층 구조여도 된다. 예를 들어, 제3 도전층 L3은, 도 12에 도시한 금속층 M과 함께, 동일 재료를 이용하고, 동시에 형성 가능하다. 제3 도전층 L3은, 패드 P1에 전기적으로 접속되어 있다. 본 변형예에 있어서, 제3 도전층 L3은, 제2 절연층(12)에 형성된 콘택트 홀CH를 통하여, 패드 P1에 접촉하고 있다. 접속용 구멍 V1은, 제3 도전층 L3을 관통한 제4 구멍 VD를 갖고 있다. 제4 구멍 VD는, 제1 부분 VC1과 제2 부분 VC2에 연결되어 있다.The first substrate SUB1 further includes a third conductive layer L3. The third conductive layer L3 is located between the second insulating layer 12 and the seal SE. The third conductive layer L3 may be formed of, for example, a metal material such as molybdenum, tungsten, titanium, aluminum, silver, copper, chromium, or an alloy of these metal materials and may have a single layer structure or a multilayer structure . For example, the third conductive layer L3 can be formed simultaneously with the metal layer M shown in Fig. 12, using the same material. The third conductive layer L3 is electrically connected to the pad P1. In this modification, the third conductive layer L3 is in contact with the pad P1 through the contact hole CH formed in the second insulating layer 12. [ The connection hole V1 has a fourth hole VD through the third conductive layer L3. The fourth hole VD is connected to the first portion VC1 and the second portion VC2.

도 25는, 도 24에 도시한 시일 SE 및 제3 도전층 L3을 도시하는 단면도이다. 제4 구멍 VD는, 평면시로 원형으로 형성되어 있다. 제2 부분 VC2는, X-Y 평면 내에 있어서의 전방위에 걸쳐 제4 구멍 VD보다도 확장되어 있다. 평면시에 있어서, 제2 부분 VC2의 크기는, 제4 구멍 VD의 크기보다 크다. 제2 부분 VC2의 제1 방향 X를 따른 폭 W23은, 제4 구멍 VD의 제1 방향 X를 따른 폭 W24보다도 크다.25 is a cross-sectional view showing the seal SE and the third conductive layer L3 shown in Fig. The fourth hole VD is formed in a circular shape at the plan view. The second portion VC2 extends beyond the fourth hole VD in all directions in the X-Y plane. In plan view, the size of the second portion VC2 is larger than the size of the fourth hole VD. The width W23 of the second portion VC2 along the first direction X is larger than the width W24 of the fourth hole VD along the first direction X. [

본 변형예에 있어서도, 레이저광의 조사에 의해, 표시 패널 PNL에 열 에너지가 부여되면, 제3 도전층 L3을 형성하고 있는 금속 재료보다도, 제2 절연층(12)을 형성하고 있는 유기 절연 재료 및 시일 SE를 형성하고 있는 유기 절연 재료가 더 승화되기 쉽다. 이로 인해, 상술한 바와 같이, 제1 부분 VC1 및 제2 부분 VC2의 크기는, 제4 구멍 VD의 크기보다 커진다.Also in this modification, when the display panel PNL is irradiated with laser light and thermal energy is applied to the display panel PNL, the organic insulating material forming the second insulating layer 12 and the organic insulating material forming the third insulating layer 12 The organic insulating material forming the seal SE is more likely to sublimate. As described above, the sizes of the first portion VC1 and the second portion VC2 are larger than the size of the fourth hole VD.

제3 도전층 L3은, 제2 절연층(12) 및 시일 SE로 덮여 있지 않은 환상의 부분 RI를 갖고 있다. 접속재 C는, 제3 도전층 L3의 환상 부분 RI에 접촉하고 있다. 도 25에 있어서, 환상의 부분 RI에는, 사선을 부여하고 있다.The third conductive layer L3 has an annular portion RI that is not covered with the second insulating layer 12 and the seal SE. The connection member C is in contact with the annular portion RI of the third conductive layer L3. 25, diagonal lines are given to the annular portion RI.

또한, 접속용 구멍 V1을 형성하기 위하여 표시 패널 PNL에 레이저광의 조사 후, 애싱을 행해도 된다. 이에 의해, 접속용 구멍 V1의 내부에 존재할 수 있는 유기 절연 재료의 잔사를 제거할 수 있기 때문에, 상기 환상의 부분 RI를 한층 드러낼 수 있다.In order to form the connection hole V1, the display panel PNL may be irradiated with laser light and then subjected to ashing. Thus, the residue of the organic insulating material that may exist in the connection hole V1 can be removed, so that the annular portion RI can be further exposed.

제3 변형예에 의하면, 접속재 C는 패드 P1뿐만 아니라, 제3 도전층 L3에도 접촉하고 있다. 따라서, 접속재 C의 제3 도전층 L3과의 접촉 면적만큼 접촉 면적을 확대할 수 있다.According to the third modification, the connection material C is in contact with not only the pad P1 but also the third conductive layer L3. Therefore, the contact area can be increased by the contact area of the connection material C with the third conductive layer L3.

≪제2 실시 형태: 제1 구성예≫&Lt; Second Embodiment: First Configuration Example &gt;

이어서, 제2 실시 형태에 대하여 설명한다. 제2 실시 형태에서는, 접속용 구멍 V 중 주로 제1 구멍 VA를 주목하여 설명한다.Next, a second embodiment will be described. In the second embodiment, mainly the first hole VA among the connection holes V will be described.

도 26은 본 실시 형태의 표시 장치 DSP의 제1 구성예를 도시하는 단면도이다.26 is a sectional view showing a first configuration example of the display device DSP of the present embodiment.

제2 기체(20)는 제1 기판 SUB1과 대향하는 주면(20A)과, 주면(20A)과는 반대측의 주면(20B)을 갖고 있다. 주면(20A)은 제1 주면에 상당하고, 주면(20B)은 제2 주면에 상당한다. 주면(20A)은, 제1 도전층 L1과 대향하면서, 또한 제1 도전층 L1로부터 제3 방향 Z로 이격되어 있다. 도시한 예에서는, 제2 도전층 L2는, 주면(20B)에 위치하고 있다. 제1 기체(10), 제1 도전층 L1, 제2 기체(20) 및 제2 도전층 L2는, 이 순서대로 제3 방향 Z로 배열되어 있다. 제1 도전층 L1과 제2 기체(20) 사이에는, 유기 절연층 OI가 위치하고 있지만, 무기 절연층이나 다른 도전층이 위치하고 있는 경우도 있을 수 있고, 공기층이 위치하고 있어도 된다.The second base 20 has a main surface 20A opposed to the first substrate SUB1 and a main surface 20B opposite to the main surface 20A. The main surface 20A corresponds to the first main surface, and the main surface 20B corresponds to the second main surface. The main surface 20A is spaced apart from the first conductive layer L1 in the third direction Z while facing the first conductive layer L1. In the illustrated example, the second conductive layer L2 is located on the main surface 20B. The first base 10, the first conductive layer L1, the second base 20 and the second conductive layer L2 are arranged in the third direction Z in this order. Although the organic insulating layer OI is located between the first conductive layer L1 and the second base 20, there may be an inorganic insulating layer or another conductive layer, or an air layer may be disposed.

접속재 C는, 제2 기판 SUB2에 있어서, 제2 도전층 L2의 상면 LT2 및 내면 LS2 및 제2 기체(20)의 내면(20S)에 각각 접촉하고 있다. 또한, 접속재 C는, 유기 절연층 OI의 내면 OIS에 접촉하고 있다. 또한, 접속재 C는, 제1 기판 SUB1에 있어서, 제1 도전층 L1의 상면 LT1 및 내면 LS1 및 오목부 CC에도 각각 접촉하고 있다. 도시한 예에서는, 접속재 C는 제1 구멍 VA의 내면(즉, 내면 LS2 및 내면(20S)), 제3 구멍 VC의 내면(즉, 내면 OIS), 제2 구멍 VB의 내면(즉, 내면 LS1) 및 오목부 CC에 각각 설치되어 있지만, 각 구멍의 중심부 부근에는 접속재 C는 충전되어 있지 않다. 이로 인해, 접속재 C는, 중공 부분을 갖는다. 이러한 형상의 접속재 C는, 대기압 하, 혹은 대기압보다 낮은 기압의 환경 하에서 제1 구멍 VA로부터 주입되어, 접속재 C에 포함되는 용제를 제거함으로써 형성된다.The connection member C is in contact with the upper surface LT2 and the inner surface LS2 of the second conductive layer L2 and the inner surface 20S of the second base 20 in the second substrate SUB2, respectively. Further, the connection material C is in contact with the inner surface OIS of the organic insulation layer OI. The connection member C is also in contact with the upper surface LT1, the inner surface LS1 and the concave portion CC of the first conductive layer L1 in the first substrate SUB1. In the illustrated example, the connection member C is formed on the inner surface (i.e., the inner surface LS2 and the inner surface 20S) of the first hole VA, the inner surface (i.e., inner surface OIS) of the third hole VC, And the concave portion CC, but the connection material C is not filled in the vicinity of the central portion of each hole. For this reason, the connection member C has a hollow portion. The connection member C having such a shape is formed by injecting from the first hole VA under the atmospheric pressure or atmospheric pressure lower than the atmospheric pressure, and removing the solvent contained in the connection material C.

접속재 C의 중공 부분에는, 절연성의 충전재 FI가 충전되어 있다. 도시한 예에서는, 충전재 FI는, 주면(20B) 위에 있어서 제2 도전층 L2와 겹친 접속재 C를 덮음과 함께, 접속재 C와 겹치지 않은 제2 도전층 L2를 덮고 있으며, 제2 기체(20)의 주면(20B)에 접촉하고 있다. 충전재 FI는, 예를 들어 아크릴계 수지 등의 유기 절연 재료에 의해 형성되어 있다. 또한, 접속재 C는 제1 구멍 VA, 제3 구멍 VC, 제2 구멍 VB 및 오목부 CC를 메우도록 충전되어 있어도 된다. 이러한 접속재 C는, 제1 도전층 L1과 제2 도전층 L2 사이에 있어서 끊김 없이 연속적으로 형성되어 있다. 이에 의해, 제2 도전층 L2는, 접속재 C 및 제1 도전층 L1을 개재시켜 배선 기판 SUB3과 전기적으로 접속된다.An insulating filler FI is filled in the hollow portion of the connection member C. In the illustrated example, the filler FI covers the second conductive layer L2 which does not overlap with the connection material C while covering the connection material C overlapped with the second conductive layer L2 on the main surface 20B, And contacts the main surface 20B. The filler FI is formed of, for example, an organic insulating material such as acrylic resin. Further, the connection member C may be filled to fill the first hole VA, the third hole VC, the second hole VB, and the concave portion CC. The connection material C is continuously formed between the first conductive layer L1 and the second conductive layer L2 without interruption. Thereby, the second conductive layer L2 is electrically connected to the wiring substrate SUB3 through the connection material C and the first conductive layer L1.

이러한 제2 실시 형태에 있어서도, 제1 실시 형태와 마찬가지의 효과가 얻어진다. 또한, 접속재 C가 제2 도전층 L2의 내면 LS2뿐만 아니라 상면 LT2에도 접촉하고 있기 때문에, 접속재 C의 제2 도전층 L2와의 접촉 면적을 확대할 수 있어, 접속재 C와 제2 도전층 L2의 접속 불량을 억제할 수 있다. 또한, 접속재 C가 제1 도전층 L1의 내면 LS1뿐만 아니라 상면 LT1에도 접촉하고 있기 때문에, 접속재 C의 제1 도전층 L1과의 접촉 면적을 확대할 수 있어, 접속재 C와 제1 도전층 L1의 접속 불량을 억제할 수 있다. 또한, 접속재 C의 중공 부분에 충전재 FI가 충전됨으로써, 접속재 C에 중공 부분이 형성된 것에 기인하는 제3 방향 Z의 단차를 완화시킬 수 있다. 또한, 충전재 FI는, 접속재 C 및 제2 도전층 L2를 덮고 있기 때문에, 제2 도전층 L2 및 접속재 C를 보호할 수 있다.In the second embodiment, the same effect as that of the first embodiment can be obtained. In addition, since the connection material C is in contact with not only the inner surface LS2 of the second conductive layer L2 but also the upper surface LT2, the contact area of the connection material C with the second conductive layer L2 can be enlarged and the connection of the connection material C and the second conductive layer L2 Defects can be suppressed. In addition, since the connection material C is in contact with not only the inner surface LS1 of the first conductive layer L1 but also the upper surface LT1, the contact area of the connection material C with the first conductive layer L1 can be increased, It is possible to suppress the connection failure. In addition, since the filler FI is filled in the hollow portion of the connection member C, the step in the third direction Z due to the hollow portion formed in the connection member C can be alleviated. Further, since the filler FI covers the connection material C and the second conductive layer L2, the second conductive layer L2 and the connection material C can be protected.

그 외에도, 본 실시 형태에 따르면 제1 구멍 VA는, 주면(20A)을 따른 제1 부분 VA1과, 주면(20B)을 따른 제2 부분 VA2를 구비하고, 제1 부분 VA1은 제2 부분 VA2보다도 작다. 바꾸어 말하면 제1 구멍 VA의 제1 부분 VA1은 주면(20A) 내에 형성되어 있고, 제2 부분 VA2는 주면(20B) 내에 형성되어 있다. 또한 바꾸어 말하면, 제1 부분 VA1은 제1 주면(20A)에 있어서의 제1 구멍 VA의 계면이며, 제2 부분 VA2는 제2 주면(20B)에 있어서의 제1 구멍 VA의 계면이라고 할 수 있다. 단면시에 있어서는 제1 구멍 VA는, 제3 방향 Z를 따라 상방을 향함에 따라(즉, 주면(20A)으로부터 주면(20B)을 향함에 따라) 제2 방향 Y의 폭이 확대되는 순테이퍼 형상으로 형성되어 있다. 또한, 단면시에 있어서, 내면(20S)은 직선 형상으로 형성되어 있다. 내면(20S)과 주면(20B)이 이루는 각도 θ는 90°보다 큰 둔각이다. 또한, 내면(20S)은, 도시한 예에 한하지 않고, 단면시에 있어서 직선 및 곡선의 적어도 한쪽을 포함하는 형상이다.In addition, according to the present embodiment, the first hole VA has a first portion VA1 along the main surface 20A and a second portion VA2 along the major surface 20B, and the first portion VA1 has a larger area than the second portion VA2 small. In other words, the first portion VA1 of the first hole VA is formed in the main surface 20A, and the second portion VA2 is formed in the main surface 20B. In other words, the first portion VA1 is the interface of the first hole VA on the first main surface 20A, and the second portion VA2 is the interface of the first hole VA on the second main surface 20B . The first hole VA is formed in a net tapered shape in which the width in the second direction Y is enlarged as it goes upward along the third direction Z (i.e., from the main surface 20A toward the main surface 20B) Respectively. Further, at the time of sectioning, the inner surface 20S is formed in a straight line shape. The angle? Formed by the inner surface 20S and the main surface 20B is an obtuse angle greater than 90 degrees. The inner surface 20S is not limited to the example shown in the drawings, but is a shape including at least one of a straight line and a curved line at a cross section.

이러한 형상의 제1 구멍 VA에 있어서는, 후술하는 접속재 C의 형성 과정에 있어서, 보다 많은 접속재 C가 내면(20S)에 배치된다. 일례에서는, 제2 부분 VA2 부근의 내면(20S)에 배치된 접속재 C의 제2 방향 Y의 폭 W11은, 오목부 CC에 배치된 접속재 C의 제2 방향 Y의 폭 W12보다도 크다. 또한, 이루는 각도 θ가 둔각이기 때문에, 제2 도전층 L2에 접촉한 접속재 C와, 내면(20S)에 접촉한 접속재 C의 끊김을 억제할 수 있다.In the first hole VA having such a shape, in the process of forming the connection material C described later, more connecting material C is disposed on the inner surface 20S. In one example, the width W11 of the connecting member C arranged on the inner surface 20S in the vicinity of the second portion VA2 in the second direction Y is larger than the width W12 of the connecting member C arranged in the recess CC in the second direction Y. Further, since the angle? Formed is an obtuse angle, it is possible to suppress the breakage of the connection material C in contact with the second conductive layer L2 and the connection material C in contact with the inner surface 20S.

또한, 상세하게 설명하지 않았지만, 제2 구멍 VB나 오목부 CC의 제2 방향 Y의 폭은, 제1 부분 VA1의 제2 방향 Y의 폭과 동일하거나 그 이하이고, 제2 부분 VA2의 제2 방향 Y의 폭보다 작다.Although not described in detail, the width of the second hole VB and the concave portion CC in the second direction Y is equal to or smaller than the width of the first portion VA1 in the second direction Y, and the width of the second portion VA2 Is smaller than the width of the direction Y.

도 27은, 제2 기체(20)에 형성되는 제1 구멍 VA의 제1 구성예를 도시하는 사시도이다.Fig. 27 is a perspective view showing a first configuration example of the first hole VA formed in the second base 20. Fig.

도시한 예에서는, 제1 부분 VA1 및 제2 부분 VA2는, 모두 원 형상으로 형성되어 있다. 제1 구멍 VA는, 원뿔대 형상으로 형성되어 있다. 제1 부분 VA1은 도 27에 있어서 우측으로 올라가는 사선으로 나타낸 영역에 상당하고, 제2 부분 VA2는 도 27에 있어서 우측으로 내려가는 사선으로 나타낸 영역에 상당한다. 제1 부분 VA1의 면적은, 제2 부분 VA2의 면적보다도 작다. 또한, 제1 부분 VA1의 직경 D1은, 제2 부분 VA2의 직경 D2보다도 작다. 여기에서의 직경 D1 및 D2는, 제1 방향 X를 따른 길이에 상당한다. 일례에서는, 직경 D2는, 직경 D1의 2 내지 4배이다. 또한, 제1 부분 VA1의 중심 O1 및 제2 부분 VA2의 중심 O2는, 제2 기체(20)의 법선(제3 방향 Z)에 평행한 동일 직선 LA 상에 위치하고 있다.In the illustrated example, the first portion VA1 and the second portion VA2 are all formed in a circular shape. The first hole VA is formed in a truncated cone shape. 27. The first part VA1 corresponds to the area indicated by the oblique line rising to the right in Fig. 27, and the second part VA2 corresponds to the area indicated by the oblique line to the right in Fig. The area of the first portion VA1 is smaller than the area of the second portion VA2. The diameter D1 of the first portion VA1 is smaller than the diameter D2 of the second portion VA2. Here, the diameters D1 and D2 correspond to the length along the first direction X. [ In one example, the diameter D2 is 2 to 4 times the diameter D1. The center O1 of the first portion VA1 and the center O2 of the second portion VA2 are located on the same straight line LA parallel to the normal (third direction Z) of the second base 20.

≪제2 구성예≫&Lt; Second Configuration Example &

도 28a는 제1 구멍 VA의 제2 구성예를 도시하는 단면도이다. 도 28a에 도시한 제2 구성예는, 도 26에 도시하는 제1 구성예와 비교하여, 내면(20S)이 단면시에 있어서 곡선(20C)을 포함하는 형상으로 형성되어 있는 점에서 상이하다. 또한, 내면(20S)은, 복수의 곡선(20C)을 조합한 형상으로 형성되어 있어도 된다.28A is a sectional view showing a second configuration example of the first hole VA. The second configuration example shown in Fig. 28A differs from the first configuration example shown in Fig. 26 in that the inner surface 20S is formed in a shape including the curve 20C at the section. The inner surface 20S may be formed in a shape in which a plurality of curved lines 20C are combined.

≪제3 구성예≫«Third Configuration Example»

도 28b는 제1 구멍 VA의 제3 구성예를 도시하는 단면도이다. 도 28b에 도시한 제3 구성예는, 도 26에 도시한 제1 구성예와 비교하여, 내면(20S)이 단면시에 있어서 직선(20L) 및 곡선(20C)을 포함하는 형상으로 형성되어 있는 점에서 상이하다. 도시한 예에서는, 직선(20L)은 제1 부분 VA1측에 위치하고, 곡선(20C)은 제2 부분 VA2측에 위치하고 있다. 또한, 직선(20L)이 제2 부분 VA2측에 위치하고, 곡선(20C)이 제1 부분 VA1측에 위치하고 있어도 된다. 또한, 제2 기체(20)의 제3 방향 Z를 따른 두께의 1/2의 중간 위치(20M)를 기준으로 했을 때, 곡선(20C)은, 중간 위치(20M)보다도 제2 부분 VA2측에 위치하고 있지만, 중간 위치(20M)를 초과하여 제1 부분 VA1측으로 연장되어 있어도 된다.28B is a cross-sectional view showing a third configuration example of the first hole VA. The third configuration example shown in Fig. 28B is different from the first configuration example shown in Fig. 26 in that the inner surface 20S is formed into a shape including a straight line 20L and a curved line 20C at a cross section It is different in point. In the illustrated example, the straight line 20L is located on the first portion VA1 side, and the curve 20C is located on the second portion VA2 side. The straight line 20L may be located on the second portion VA2 side and the curve 20C may be located on the first portion VA1 side. The curved line 20C is located closer to the second portion VA2 side than the intermediate position 20M when the middle position 20M of the thickness of the second base 20 along the third direction Z is taken as a reference. But may extend beyond the intermediate position 20M toward the first portion VA1.

≪제4 구성예≫&Lt; Fourth Configuration Example &

도 28c는 제1 구멍 VA의 제4 구성예를 도시하는 단면도이다. 도 28c에 도시하는 제4 구성예는, 도 26에 도시하는 제1 구성예와 비교하여, 내면(20S)이 단면시에 있어서 직선(20L) 및 곡선(20C1 및 20C2)을 포함하는 형상으로 형성되어 있는 점에서 상이하다. 도시한 예에서는, 곡선(20C1)은 제1 부분 VA1측에 위치하고, 곡선(20C2)은 제2 부분 VA2측에 위치하고, 직선(20L)은 곡선(20C1)과 곡선(20C2) 사이에 위치하고 있다. 또한, 내면(20S)은, 복수의 직선(20L)과 복수의 곡선(20C)을 조합한 형상으로 형성되어 있어도 된다.Fig. 28C is a sectional view showing a fourth structural example of the first hole VA. Fig. The fourth configuration example shown in Fig. 28C is different from the first configuration example shown in Fig. 26 in that the inner surface 20S is formed into a shape including the straight line 20L and the curved lines 20C1 and 20C2 . In the illustrated example, the curve 20C1 is located on the first portion VA1 side, the curve 20C2 is located on the second portion VA2 side, and the straight line 20L is located between the curve 20C1 and the curve 20C2. The inner surface 20S may be formed in a shape in which a plurality of straight lines 20L and a plurality of curved lines 20C are combined.

≪제5 구성예≫«Fifth Configuration Example»

도 29a는 제1 구멍 VA의 제5 구성예를 도시하는 단면도이다. 도 29a에 도시하는 제5 구성예에서는 제1 구멍 VA는, 제1 부분 VA1과 제2 부분 VA2 사이에 제3 부분 VA3을 갖고 있다. 제3 부분 VA3은 X-Y 평면과 평행하고, 중간 위치(20M)보다도 제1 부분 VA1측에 위치하고 있다.29A is a sectional view showing a fifth configuration example of the first hole VA. In the fifth configuration example shown in Fig. 29A, the first hole VA has a third portion VA3 between the first portion VA1 and the second portion VA2. The third portion VA3 is parallel to the X-Y plane and is located on the first portion VA1 side of the intermediate position 20M.

제1 구멍 VA는, 제1 부분 VA1과 제3 부분 VA3 사이 및 제3 부분 VA3과 제2 부분 VA2 사이 각각에 있어서, 제3 방향 Z를 따라 상방을 향함에 따라 제2 방향 Y의 폭이 확대되는 순테이퍼 형상으로 형성되어 있다. 도시한 예에서는, 내면(20S) 중 제3 부분 VA3과 제2 부분 VA2 사이의 내면 S23은, 제1 부분 VA1과 제3 부분 VA3 사이의 내면 S13보다도 완사면이다. 즉, 제3 부분 VA3과 내면 S23이 이루는 각도 θ3은, 제1 부분 VA1과 내면 S13이 이루는 각도 θ1보다도 크다. 또한, θ1 및 θ3은, 모두 둔각이다. 또한, 도 29a 내지 도 29c에 있어서, 내면 S13 및 S23은, 모두 단면시에 있어서 직선이어도 되고, 곡선이어도 되고, 직선과 곡선을 조합한 형상이어도 된다.The first hole VA is formed between the first portion VA1 and the third portion VA3 and between the third portion VA3 and the second portion VA2 so that the width of the second direction Y increases as it goes upward along the third direction Z As shown in Fig. In the illustrated example, the inner surface S23 between the third portion VA3 and the second portion VA2 of the inner surface 20S is a gentle slope than the inner surface S13 between the first portion VA1 and the third portion VA3. That is, the angle? 3 formed by the third portion VA3 and the inner surface S23 is larger than the angle? 1 formed by the first portion VA1 and the inner surface S13. Further,? 1 and? 3 are both obtuse angles. 29A to 29C, the inner surfaces S13 and S23 may all be straight, cross-sectional, curved, or a combination of a straight line and a curved line.

≪제6 구성예≫«Sixth Configuration Example»

도 29b는 제1 구멍 VA의 제6 구성예를 도시하는 단면도이다. 도 29b에 도시한 제6 구성예는, 도 29a에 도시한 제5 구성예와 비교하여 제1 구멍 VA가 제1 부분 VA1과 제3 부분 VA3 사이에 있어서 제2 방향 Y로 거의 일정한 폭을 갖는 점에서 상이하다. 도시한 예에서는, 이루는 각도 θ1은 거의 90°이다.29B is a sectional view showing a sixth configuration example of the first hole VA. 29B, the first hole VA has a substantially constant width in the second direction Y between the first portion VA1 and the third portion VA3, as compared with the fifth configuration shown in Fig. 29A It is different in point. In the illustrated example, the angle? 1 formed is approximately 90 °.

≪제7 구성예≫&Lt; Seventh Configuration Example &

도 29c는 제1 구멍 VA의 제7 구성예를 도시하는 단면도이다. 도 29c에 도시한 제7 구성예는, 도 29a에 도시한 제5 구성예와 비교하여 제1 구멍 VA가 제1 부분 VA1과 제3 부분 VA3 사이에 있어서, 제3 방향 Z를 따라 상방을 향함에 따라 제2 방향 Y의 폭이 축소되는 역테이퍼 형상으로 형성되어 있는 점에서 상이하다. 도시한 예에서는, 이루는 각도 θ1은 예각이다.29C is a sectional view showing a seventh configuration example of the first hole VA. 29C differs from the fifth example shown in Fig. 29A in that the first hole VA is located between the first portion VA1 and the third portion VA3 and is directed upward along the third direction Z In which the width in the second direction Y is reduced in accordance with the width of the tapered portion. In the illustrated example, the angle? 1 formed is an acute angle.

≪패드의 변형예≫&Lt; Variation example of pad &

도 30은, 도 10에 도시한 패드 P1을 확대한 평면도이다. 여기에서는, 제2 방향 Y를 따른 패널 단부 PNLE에 위치하는 패드 P1을 도시하고, 패드 P1에 접속되는 배선이나 패드 P1의 주위의 배선 등의 도시를 생략하고 있다. 도시한 예에서는, 패드 P1은, 팔각 형상으로 형성되어 있다. 또한, 패드 P1은, 시일 SE와 겹쳐, 예를 들어 도 12에 도시한 신호선 S와 동일 재료에 의해 형성되어 있다. 패드 P1에는, 패드 P1을 관통하는 슬릿 ST가 형성되어 있다. 도시한 예에서는, 슬릿 ST는, 각각 제2 방향 Y로 연장되고, 제1 방향 X로 배열되어 있다. 이에 의해, 시일 SE가 감광성 수지 재료를 사용하여 형성되는 경우에, 감광성 수지 재료 중 패드 P1과 겹치는 영역은 슬릿 ST를 개재시켜 노광되기 때문에, 시일 SE의 미경화를 방지할 수 있다. 또한, 패드 P1에 형성되는 슬릿 ST의 개수나, 슬릿 ST의 형상에 대해서는 도시한 예에 한정하지 않는다.30 is an enlarged plan view of the pad P1 shown in Fig. Here, the pad P1 located at the panel end PNLE along the second direction Y is shown, and the wiring connected to the pad P1 and the wiring around the pad P1 are not shown. In the illustrated example, the pad P1 is formed into an octagonal shape. The pad P1 overlaps with the seal SE and is formed of the same material as the signal line S shown in Fig. 12, for example. The pad P1 is provided with a slit ST passing through the pad P1. In the illustrated example, the slits ST extend in the second direction Y and are arranged in the first direction X, respectively. Thus, in the case where the seal SE is formed using the photosensitive resin material, since the region of the photosensitive resin material overlapping the pad P1 is exposed through the slit ST, the seal SE can be prevented from being uncured. The number of the slits ST formed in the pad P1 and the shape of the slit ST are not limited to the illustrated examples.

여기서, 패드 P1과 제1 구멍 VA, 제2 구멍 VB 및 제3 구멍 VC와의 위치 관계를 주목하자. 평면시에 있어서, 패드 P1을 관통하는 제2 구멍 VB는 제1 구멍 VA의 제1 부분 VA1과 거의 동일한 위치에 형성되면서, 또한 제1 부분 VA1과 거의 동일한 크기로 형성되어 있다. 제1 부분 VA1 및 제2 구멍 VB는 패드 P1의 제1 방향 X 및 제2 방향 Y의 폭보다도 작은 원 형상으로 형성되고, 패드 P1의 거의 중앙에 위치하고 있다. 슬릿 ST는, 제2 구멍 VB의 주위에 위치하고 있다. 제1 구멍 VA의 제2 부분 VA2는, 제1 부분 VA1보다도 크고, 도시한 예에서는, 패드 P1보다도 크다. 이와 같이 제1 구멍 VA는, 상기한 바와 같이 순테이퍼 형상으로 형성되기 때문에 제1 구멍 VA 중 적어도 제1 부분 VA1 혹은 제2 구멍 VB가 패드 P1보다 작게 형성되어 있으면 되고, 제2 부분 VA2는 패드 P1보다 크게 형성되어 있어도 된다.Note the positional relationship between the pad P1 and the first hole VA, the second hole VB, and the third hole VC. In the plan view, the second hole VB passing through the pad P1 is formed at substantially the same position as the first portion VA1 of the first hole VA, and is formed to have substantially the same size as the first portion VA1. The first portion VA1 and the second hole VB are formed in a circular shape smaller than the width of the pad P1 in the first direction X and the second direction Y, and are located substantially at the center of the pad P1. The slit ST is located around the second hole VB. The second portion VA2 of the first hole VA is larger than the first portion VA1 and larger than the pad P1 in the illustrated example. As described above, since the first hole VA is formed in a net taper shape as described above, at least the first portion VA1 or the second hole VB of the first hole VA may be formed smaller than the pad P1, P1.

시일 SE는, 도 26에 도시한 유기 절연층 OI에 포함된다. 도시한 제3 구멍 VC는, 시일 SE를 포함하는 유기 절연층 OI를 패드 P1까지 관통하고 있다. 도 30에 우측으로 올라가는 사선으로 나타낸 바와 같이, 제2 구멍 VB와 제3 구멍 VC 사이의 영역 BC는, 패드 P1(슬릿 ST를 포함하는) 중 유기 절연층 OI와 겹치지 않은 영역에 상당한다. 영역 BC는, 환상으로 형성되어 있다. 도 26에 도시한 접속재 C는, 영역 BC에 위치하는 패드 P1과 접촉한다.The seal SE is included in the organic insulating layer OI shown in Fig. The illustrated third hole VC penetrates the organic insulating layer OI including the seal SE to the pad P1. 30, the region BC between the second hole VB and the third hole VC corresponds to an area of the pad P1 (including the slit ST) which does not overlap with the organic insulating layer OI, as shown by a diagonal line rising to the right in Fig. The region BC is formed in a ring shape. The connection member C shown in Fig. 26 is in contact with the pad P1 located in the area BC.

도시한 예에서는, 제1 부분 VA1 및 제2 구멍 VB는, 도 30에 실선으로 나타낸 바와 같이, 인접하는 2개의 슬릿 ST에 걸쳐 형성되어 있다. 또한, 제1 부분 VA1 및 제2 구멍 VB는, 도 30에 점선으로 나타낸 바와 같이, 2개의 슬릿 ST 사이에 형성되고, 어느 슬릿 ST와도 겹치지 않도록 형성되어 있어도 된다.In the illustrated example, the first portion VA1 and the second hole VB are formed over two adjacent slits ST as indicated by the solid line in Fig. Further, the first portion VA1 and the second hole VB may be formed between two slits ST, as shown by a dotted line in Fig. 30, and may be formed so as not to overlap with any slit ST.

≪표시 패널: 제1 구성예≫&Quot; Display panel: first configuration example &quot;

도 31은, 도 10에 도시한 접속용 구멍 V1을 포함하는 A-B선으로 절단한 표시 패널 PNL의 제1 구성예를 도시하는 단면도이다. 여기에서는, 설명에 필요한 주요부만을 도시하고 있다.31 is a cross-sectional view showing a first configuration example of a display panel PNL cut along the line A-B including the connection hole V1 shown in Fig. Here, only essential parts necessary for explanation are shown.

제1 기판 SUB1은, 제1 기체(10), 제1 도전층 L1에 상당하는 패드 P1, 유기 절연층 OI에 상당하는 제2 절연층(12) 등을 구비하고 있다. 제1 기체(10)와 패드 P1 사이 및 제1 기체(10)와 제2 절연층(12) 사이에는, 도 12에 도시한 제1 절연층(11)이나, 다른 절연층이나 다른 도전층이 배치되어 있어도 된다.The first substrate SUB1 includes a first base 10, a pad P1 corresponding to the first conductive layer L1, a second insulating layer 12 corresponding to the organic insulating layer OI, and the like. The first insulating layer 11 and another insulating layer or another conductive layer shown in FIG. 12 are formed between the first base 10 and the pad P1 and between the first base 10 and the second insulating layer 12 .

제2 기판 SUB2는, 제2 기체(20), 제2 도전층 L2에 상당하는 검출 전극 Rx1, 유기 절연층 OI에 상당하는 차광층 BM 및 오버코팅층 OC 등을 구비하고 있다. 검출 전극 Rx1의 적어도 검출부 RS 및 단자부 RT1의 일부는, 보호재 PF에 의해 덮여 있다. 보호재 PF는, 예를 들어 아크릴계 수지 등의 유기 절연 재료에 의해 형성되어 있다.The second substrate SUB2 includes a second base 20, a detection electrode Rx1 corresponding to the second conductive layer L2, a light-shielding layer BM corresponding to the organic insulation layer OI, and an overcoat layer OC. At least a part of the detection portion RS and the terminal portion RT1 of the detection electrode Rx1 is covered with the protection material PF. The protective material PF is formed of an organic insulating material such as acrylic resin, for example.

시일 SE는, 유기 절연층 OI에 상당하고, 제2 절연층(12)과 오버코팅층 OC 사이에 위치하고 있다. 액정층 LC는, 제1 기판 SUB1과 제2 기판 SUB2 사이에 위치하고 있다. 또한, 도시하지 않았지만, 제2 절연층(12)과 시일 SE 사이에는, 도 12에 도시한 금속층 M, 제3 절연층(13), 제1 배향막 AL1이 개재되어 있어도 된다. 또한, 오버코팅층 OC와 시일 SE 사이에는, 도 12에 도시한 제2 배향막 AL2가 개재되어 있어도 된다.The seal SE corresponds to the organic insulating layer OI and is located between the second insulating layer 12 and the overcoat layer OC. The liquid crystal layer LC is positioned between the first substrate SUB1 and the second substrate SUB2. Although not shown, the metal layer M, the third insulating layer 13, and the first alignment film AL1 shown in Fig. 12 may be interposed between the second insulating layer 12 and the seal SE. The second alignment film AL2 shown in Fig. 12 may be interposed between the overcoat layer OC and the seal SE.

접속용 구멍 V1은, 제2 기체(20) 및 검출 전극 Rx의 단자부 RT를 관통하는 제1 구멍 VA, 패드 P1을 관통하는 제2 구멍 VB, 각종 유기 절연층 OI를 관통하는 제3 구멍 VC 및 제1 기체(10)에 형성된 오목부 CC를 포함하고 있다. 제3 구멍 VC는, 제2 절연층(12)을 관통하는 제1 부분 VC1, 시일 SE를 관통하는 제2 부분 VC2 및 차광층 BM 및 오버코팅층 OC를 관통하는 제3 부분 VC3을 갖고 있다. 시일 SE와 제2 절연층(12) 사이에 제1 배향막 AL1이 개재되어 있는 경우, 제1 부분 VC1은, 제1 배향막 AL1도 관통하고 있다. 시일 SE와 오버코팅층 OC 사이에 제2 배향막 AL2가 개재되어 있는 경우, 제3 부분 VC3은, 제2 배향막 AL2도 관통하고 있다(도 12 참조). 제1 부분 VC1, 제2 부분 VC2 및 제3 부분 VC3은, 이 순서대로 제3 방향 Z로 배열되어 있다. 제2 부분 VC2는, 제1 부분 VC1 및 제3 부분 VC3과 연결되어 있다.The connection hole V1 has a first hole VA passing through the terminal portion RT of the second base 20 and the detection electrode Rx, a second hole VB passing through the pad P1, a third hole VC passing through the various organic insulating layers OI, And a concave portion CC formed in the first base 10. The third hole VC has a first portion VC1 passing through the second insulating layer 12, a second portion VC2 passing through the seal SE, and a third portion VC3 passing through the light-shielding layer BM and the overcoat layer OC. When the first alignment film AL1 is interposed between the seal SE and the second insulating layer 12, the first portion VC1 also penetrates the first alignment film AL1. When the second alignment film AL2 is interposed between the seal SE and the overcoat layer OC, the third portion VC3 also penetrates the second alignment film AL2 (see Fig. 12). The first portion VC1, the second portion VC2, and the third portion VC3 are arranged in the third direction Z in this order. The second portion VC2 is connected to the first portion VC1 and the third portion VC3.

접속재 C는 접속용 구멍 V1에 설치되고, 패드 P1과 검출 전극 Rx를 전기적으로 접속하고 있다. 접속재 C의 중공 부분에는 절연성의 충전재 FI가 충전되어 있다. 접속용 구멍 V1에 있어서, 접속재 C와 접촉하는 부재에 대하여 보다 구체적으로 설명한다. 즉, 접속재 C는 제1 구멍 VA에 있어서, 단자부 RT1 및 제2 기체(20)에 각각 접촉하고 있다. 또한, 접속재 C는, 제3 부분 VC3에 있어서, 차광층 BM 및 오버코팅층 OC에 각각 접촉하고, 제2 부분 VC2에 있어서 시일 SE에 접촉하고, 제1 부분 VC1에 있어서 제2 절연층(12)에 더 접촉하고 있다. 또한, 접속재 C는, 제2 구멍 VB에 있어서 패드 P1에 접촉하고, 오목부 CC에 있어서 제1 기체(10)에 접촉하고 있다. 도시한 예에서는, 패드 P1에 슬릿 ST가 형성되어 있기 때문에, 접속재 C는, 슬릿 ST에 있어서 패드 P1의 측면 PS에도 접촉하고 있다. 이로 인해, 패드 P1에 슬릿 ST가 형성되어 있지 않는 경우와 비교하여, 패드 P1과 접속재 C의 접촉 면적을 확대할 수 있다.The connection member C is provided in the connection hole V1, and electrically connects the pad P1 and the detection electrode Rx. Insulating filler FI is filled in the hollow portion of connection member C. A member in contact with the connection member C in the connection hole V1 will be described in more detail. That is, the connection member C is in contact with the terminal portion RT1 and the second base 20 in the first hole VA. The connection member C contacts the light-shielding layer BM and the overcoat layer OC in the third portion VC3, contacts the seal SE in the second portion VC2, and contacts the second insulating layer 12 in the first portion VC1. Lt; / RTI &gt; The connection member C is in contact with the pad P1 in the second hole VB and is in contact with the first base 10 in the concave portion CC. In the illustrated example, since the slit ST is formed in the pad P1, the connection member C is also in contact with the side PS of the pad P1 in the slit ST. As a result, the contact area between the pad P1 and the connection member C can be increased as compared with the case where the slit ST is not formed in the pad P1.

≪표시 패널: 제2 구성예≫&Quot; Display panel: second configuration example &quot;

도 32는 도 10에 도시한 접속용 구멍 V1을 포함하는 A-B선으로 절단한 표시 패널 PNL의 제2 구성예를 도시하는 단면도이다. 또한, 여기에서는, 패드 P1의 슬릿 도시를 생략하고 있다.Fig. 32 is a cross-sectional view showing a second configuration example of the display panel PNL cut with the A-B line including the connection hole V1 shown in Fig. 10; In addition, here, the slit of the pad P1 is omitted.

도 32에 도시한 제2 구성예는, 도 31에 도시한 제1 구성예와 비교하여, 제2 절연층(12)이 패드 P1보다도 표시 영역 DA에 근접한 측에 단부(12E)를 갖는 점에서 상이하다. 즉, 제2 절연층(12)은, 패드 P1과 시일 SE 사이에는 형성되어 있지 않다. 또한, 패드 P1 및 제2 절연층(12)과, 시일 SE 사이에는, 제1 배향막 AL1이 개재되어 있는 경우가 있을 수 있다.The second configuration example shown in Fig. 32 differs from the first configuration example shown in Fig. 31 in that the second insulation layer 12 has an end 12E on the side closer to the display area DA than the pad P1 It is different. That is, the second insulating layer 12 is not formed between the pad P1 and the seal SE. There may be a case where the first alignment film AL1 is interposed between the pad P1 and the second insulating layer 12 and the seal SE.

이러한 제2 구성예에 있어서도, 제1 구성예와 마찬가지의 효과가 얻어진다.Also in this second configuration example, the same effect as that of the first configuration example can be obtained.

≪표시 패널: 제3 구성예≫&Quot; Display panel: third configuration example &quot;

도 33은, 도 10에 도시한 접속용 구멍 V1을 포함하는 A-B선으로 절단한 표시 패널 PNL의 제3 구성예를 도시하는 단면도이다.Fig. 33 is a cross-sectional view showing a third configuration example of the display panel PNL cut with the A-B line including the connection hole V1 shown in Fig. 10.

도 33에 도시한 제3 구성예는, 도 31에 도시한 제1 구성예와 비교하여, 제3 도전층에 상당하는 상부 패드 MP를 구비한 점에서 상이하다. 상부 패드 MP는, 제2 절연층(12)과 시일 SE 사이에 위치하고 있다. 이러한 상부 패드 MP는, 도 12에 도시한 금속층 M과 동일 재료에 의해 형성되어 있다. 또한, 상부 패드 MP는, 금속층 M과 동일층에 형성되어도 된다. 상부 패드 MP는, 패드 P1의 상방에 위치하고 있다. 제2 절연층(12)은, 패드 P1과 상부 패드 MP 사이에 위치하고 있다. 또한, 제2 절연층(12)은, 패드 P1까지 관통하는 관통부 VP를 갖고 있다. 상부 패드 MP는, 관통부 VP를 통하여 패드 P1과 전기적으로 접속되어 있다. 상부 패드 MP는, 제3 구멍 VC에 연결된 제4 구멍 VD를 갖고 있다. 도시한 예에서는, 제4 구멍 VD는, 제3 구멍 VC의 제1 부분 VC1 및 제2 부분 VC2에 연결되어 있다. 접속재 C는, 패드 P1에 접촉하고 있는 것 외에도, 상부 패드 MP에도 접촉하고 있다.The third configuration example shown in Fig. 33 differs from the first configuration example shown in Fig. 31 in that an upper pad MP corresponding to the third conductive layer is provided. The upper pad MP is located between the second insulating layer 12 and the seal SE. The upper pad MP is formed of the same material as the metal layer M shown in Fig. The upper pad MP may be formed on the same layer as the metal layer M. The upper pad MP is located above the pad P1. The second insulating layer 12 is located between the pad P1 and the upper pad MP. The second insulating layer 12 has a penetrating portion VP penetrating to the pad P1. The upper pad MP is electrically connected to the pad P1 through the penetrating portion VP. The top pad MP has a fourth hole VD connected to the third hole VC. In the illustrated example, the fourth hole VD is connected to the first portion VC1 and the second portion VC2 of the third hole VC. In addition to being in contact with the pad P1, the connection member C is also in contact with the upper pad MP.

이러한 제3 구성예에 의하면, 제1 구성예와 마찬가지의 효과가 얻어진다. 또한, 제1 구성예와 비교하여, 접속재 C와 접촉하는 상부 패드 MP만큼 접촉 면적을 확대할 수 있다.According to the third configuration example, an effect similar to that of the first configuration example is obtained. In addition, as compared with the first configuration example, the contact area can be enlarged by the upper pad MP contacting the connection member C.

이상 설명한 바와 같이, 본 실시 형태에 따르면, 협액연화 및 저비용화가 가능한 표시 장치 및 그 제조 방법을 제공할 수 있다.INDUSTRIAL APPLICABILITY As described above, according to the present embodiment, it is possible to provide a display device and a method of manufacturing the same that can attain a tightening softening and a low cost.

또한, 본 발명의 몇 가지의 실시 형태를 설명했지만, 이들 실시 형태는, 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 신규의 실시 형태는, 그 밖의 다양한 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은, 발명의 범위나 요지에 포함됨과 함께, 특허 청구 범위에 기재된 발명과 그 균등한 범위에 포함된다.Further, although a few embodiments of the present invention have been described, these embodiments are presented as examples, and are not intended to limit the scope of the invention. These new embodiments can be implemented in various other forms, and various omissions, substitutions, and alterations can be made without departing from the gist of the invention. These embodiments and their modifications are included in the scope and spirit of the invention, and are included in the scope of equivalents of the invention described in the claims.

본 명세서에서 개시한 구성으로부터 얻어지는 표시 장치의 일례를 이하에 부기한다.An example of a display device obtained from the configuration disclosed in this specification will be described below.

(1)(One)

제1 기체와, 제1 도전층을 구비한 제1 기판과,A first substrate having a first base, a first conductive layer,

상기 제1 도전층과 대향하면서 또한 상기 제1 도전층으로부터 이격된 제2 기체와, 제2 도전층을 구비하고, 상기 제2 기체를 관통하는 제1 구멍을 갖는 제2 기판과,A second substrate facing the first conductive layer and spaced apart from the first conductive layer, and a second conductive layer, the second substrate having a first hole penetrating the second substrate;

상기 제1 구멍을 통하여 상기 제1 도전층 및 상기 제2 도전층을 전기적으로 접속하는 접속재를 구비하는, 전자 기기.And a connection member electrically connecting the first conductive layer and the second conductive layer through the first hole.

(2)(2)

상기 제1 도전층은, 상기 제1 구멍과 대향하는 제2 구멍을 갖는 (1)에 기재된, 전자 기기.The electronic device according to (1), wherein the first conductive layer has a second hole facing the first hole.

(3)(3)

상기 제1 도전층은, 제1 상면과, 상기 제2 구멍에 면하는 제1 내면을 갖고,Wherein the first conductive layer has a first upper surface and a first inner surface facing the second hole,

상기 접속재는, 상기 제1 상면 및 상기 제1 내면에 접촉하고 있는, (2)에 기재된, 전자 기기.(2), wherein the connection member is in contact with the first upper surface and the first inner surface.

(4)(4)

상기 제1 기체는, 상기 제2 구멍과 대향하는 오목부를 갖는 (2)에 기재된, 전자 기기.The electronic device according to (2), wherein the first base has a concave portion facing the second hole.

(5)(5)

상기 접속재는, 상기 오목부에 접촉하고 있는, (4)에 기재된, 전자 기기.The electronic device according to (4), wherein the connection member is in contact with the concave portion.

(6)(6)

상기 제2 도전층은, 상기 제2 기체의 상기 제1 도전층과 대향하는 측과는 반대측에 위치하는, (1)에 기재된, 전자 기기.And the second conductive layer is located on a side opposite to a side of the second base body opposite to the first conductive layer.

(7)(7)

상기 제1 도전층과 상기 제2 기체 사이에 위치하는 유기 절연층을 구비하고, 상기 유기 절연층은, 상기 제1 구멍 및 상기 제2 구멍에 연결된 제3 구멍을 갖는 (2)에 기재된, 전자 기기.And an organic insulating layer disposed between the first conductive layer and the second base, and the organic insulating layer has a third hole connected to the first hole and the second hole, device.

(8)(8)

상기 유기 절연층은, 상기 제1 기판에 형성된 제1 유기 절연층과, 상기 제1 기판과 상기 제2 기판을 접합하는 시일과, 상기 제2 기판에 형성된 제2 유기 절연층을 구비하고,Wherein the organic insulating layer includes a first organic insulating layer formed on the first substrate, a seal joining the first substrate and the second substrate, and a second organic insulating layer formed on the second substrate,

상기 제3 구멍은, 상기 제1 유기 절연층을 관통하는 제1 부분과, 상기 시일을 관통하는 제2 부분과, 상기 제2 유기 절연층을 관통하는 제3 부분을 갖는 (7)에 기재된, 전자 기기.(7), wherein the third hole has a first portion passing through the first organic insulating layer, a second portion passing through the seal, and a third portion passing through the second organic insulating layer. Electronics.

(9)(9)

상기 제2 도전층은, 제2 상면과, 상기 제1 구멍에 면하는 제2 내면을 갖고,The second conductive layer has a second upper surface and a second inner surface facing the first hole,

상기 접속재는, 상기 제2 상면 및 상기 제2 내면에 접촉하고 있는, (1)에 기재된, 전자 기기.(1), wherein the connection member is in contact with the second upper surface and the second inner surface.

(10)(10)

상기 제2 도전층은, 제1층과, 상기 제1층에 겹쳐 상기 제1층보다 낮은 반사율을 갖는 제2층과, 상기 제2층이 제거되어 상기 제1층을 노출하는 개구부를 갖고,Wherein the second conductive layer comprises a first layer, a second layer overlying the first layer and having a lower reflectance than the first layer, and an opening through which the second layer is removed to expose the first layer,

상기 접속재는, 상기 제2층과 접촉함과 함께, 상기 개구부에 있어서 상기 제1층과 접촉하고 있는, (1)에 기재된, 전자 기기.The electronic device according to (1), wherein the connection member is in contact with the second layer and is in contact with the first layer in the opening.

(11)(11)

상기 제1 도전층은, 제1 상면을 갖고,Wherein the first conductive layer has a first upper surface,

상기 제1 도전층과 상기 제2 기체 사이에 위치하고 상기 제1 상면에 접촉하는 유기 절연층을 구비하고,And an organic insulating layer disposed between the first conductive layer and the second base and contacting the first upper surface,

상기 유기 절연층은, 상기 제1 구멍에 연결된 제3 구멍을 갖고,Wherein the organic insulating layer has a third hole connected to the first hole,

상기 접속재는, 상기 제3 구멍을 통하여 상기 제1 상면에 접촉하고 있는, (1)에 기재된, 전자 기기.And the connection member is in contact with the first upper surface through the third hole.

(12)(12)

상기 제1 도전층은, 상기 제1 구멍과 대향하는 제2 구멍과, 상기 제2 구멍에 면하는 제1 내면을 갖고,Wherein the first conductive layer has a second hole facing the first hole and a first inner surface facing the second hole,

상기 접속재는, 상기 제1 내면에 접촉하고 있는, (11)에 기재된, 전자 기기.The electronic device according to (11), wherein the connection member is in contact with the first inner surface.

(13) (13)

평면시에 있어서, 상기 제3 구멍은 상기 제2 구멍보다 큰, (12)에 기재된, 전자 기기.The electronic device according to (12), wherein, in plan view, the third hole is larger than the second hole.

(14)(14)

상기 제1 상면 중 상기 접속재와 접촉하고 있는 부분은, 환상으로 형성되어 있는, (11)에 기재된, 전자 기기.The electronic apparatus according to (11), wherein a portion of the first upper surface that is in contact with the connection member is formed in an annular shape.

(15)(15)

상기 유기 절연층은, 상기 제1 기판에 형성되고 상기 제1 상면에 접촉하는 제1 유기 절연층과, 상기 제1 기판과 상기 제2 기판을 접합하는 시일을 구비하고,Wherein the organic insulating layer includes a first organic insulating layer formed on the first substrate and contacting the first upper surface, and a seal joining the first substrate and the second substrate,

상기 제3 구멍은, 상기 제1 유기 절연층을 관통하는 제1 부분과, 상기 시일을 관통하는 제2 부분을 갖고,The third hole has a first portion passing through the first organic insulating layer and a second portion passing through the seal,

상기 제1 기판은, 상기 제1 유기 절연층과 상기 시일 사이에 위치하고 상기 제1 도전층에 전기적으로 접속된 제3 도전층을 구비하고,The first substrate includes a third conductive layer located between the first organic insulating layer and the seal and electrically connected to the first conductive layer,

상기 제3 도전층은, 상기 제1 유기 절연층 및 상기 시일로 덮여 있지 않은 환상의 부분을 갖고,Wherein the third conductive layer has an annular portion not covered with the first organic insulating layer and the seal,

상기 접속재는, 상기 환상의 부분에 접촉하고 있는, (11)에 기재된, 전자 기기.The electronic device according to (11), wherein the connection member is in contact with the annular portion.

(16)(16)

상기 제1 도전층은, 상기 제2 구멍의 주위에 슬릿을 갖는 (2)에 기재된, 전자 기기.The electronic device according to (2), wherein the first conductive layer has a slit around the second hole.

(17)(17)

상기 유기 절연층은, 상기 제1 기판에 형성된 제1 유기 절연층과, 상기 제2 기판에 형성된 제2 유기 절연층과, 상기 제1 기판과 상기 제2 기판을 접합하는 시일을 구비하고,Wherein the organic insulating layer comprises a first organic insulating layer formed on the first substrate, a second organic insulating layer formed on the second substrate, and a seal joining the first substrate and the second substrate,

상기 제1 기판은, 상기 제1 유기 절연층과 상기 시일 사이에 위치하고 상기 제1 도전층과 전기적으로 접속된 제3 도전층을 구비하고,Wherein the first substrate comprises a third conductive layer located between the first organic insulating layer and the seal and electrically connected to the first conductive layer,

상기 제3 도전층은, 상기 제3 구멍에 연결된 제4 구멍을 갖는 (8)에 기재된, 전자 기기.And the third conductive layer has a fourth hole connected to the third hole.

(18)(18)

상기 제2 기체는, 상기 제1 도전층과 대향하는 제1 주면 및 상기 제1 주면과는 반대측의 제2 주면을 갖고,The second base has a first major surface facing the first conductive layer and a second major surface opposite to the first major surface,

상기 제1 구멍은, 상기 제1 주면과 상기 제2 주면을 관통하고,Wherein the first hole passes through the first main surface and the second main surface,

상기 제1 구멍은, 상기 제1 주면 내에 형성된 제1 부분과, 상기 제2 주면 내에 형성된 제2 부분을 구비하고, 상기 제1 부분은, 상기 제2 부분보다도 작은, (1)에 기재된, 전자 기기.The first hole has a first portion formed in the first main surface and a second portion formed in the second main surface, and the first portion is smaller than the second portion, device.

(19)(19)

상기 제1 구멍은, 단면시로, 상기 제1 주면으로부터 상기 제2 주면을 향함에 따라, 폭이 증가하는, (18)에 기재된, 전자 기기.The electronic device according to (18), wherein the first hole increases in width, as it faces from the first main surface toward the second major surface.

(20)(20)

상기 제1 부분 및 상기 제2 부분은 원 형상이며, 상기 제1 구멍은 원뿔대 형상으로 형성되어 있는, (18)에 기재된, 전자 기기.The electronic device according to (18), wherein the first portion and the second portion are circular, and the first hole is formed in a truncated cone shape.

(21)(21)

상기 제1 부분 및 상기 제2 부분의 각각의 중심은, 상기 제2 기체의 법선에 평행한 동일 직선상에 위치하고 있는, (20)에 기재된, 전자 기기.Wherein the center of each of the first portion and the second portion is located on the same straight line parallel to the normal line of the second base.

(22)(22)

상기 제1 구멍은, 상기 제1 부분과 상기 제2 부분 사이에, 단면시로 직선 및 곡선의 적어도 한쪽을 포함하는, (18)에 기재된, 전자 기기.The electronic device according to (18), wherein the first hole includes at least one of a straight line and a curved line at a cross section between the first portion and the second portion.

(23)(23)

제1 기체와, 제1 도전층을 구비한 제1 기판과,A first substrate having a first base, a first conductive layer,

상기 제1 도전층과 대향하면서 또한 상기 제1 도전층으로부터 이격된 제2 기체와, 제2 도전층을 구비하고, 상기 제2 기체를 관통하는 제1 구멍을 갖는 제2 기판과,A second substrate facing the first conductive layer and spaced apart from the first conductive layer, and a second conductive layer, the second substrate having a first hole penetrating the second substrate;

상기 제1 구멍을 통하여 상기 제1 도전층 및 상기 제2 도전층을 전기적으로 접속하는 접속재를 구비하고,And a connection member electrically connecting the first conductive layer and the second conductive layer through the first hole,

상기 제2 도전층은,Wherein the second conductive layer comprises:

제1 영역에 있어서, 피검출물의 접촉 혹은 접근을 검출하는 검출부와,A detection section for detecting contact or approach of the object to be detected in the first region,

상기 제1 영역과 인접하는 제2 영역에 있어서, 상기 검출부에 연결된 단자부를 구비하고,And a terminal portion connected to the detection portion in a second region adjacent to the first region,

상기 제1 구멍은 상기 단자부에 형성되는, 전자 기기.And the first hole is formed in the terminal portion.

(24)(24)

상기 제1 도전층과 전기적으로 접속되고, 상기 제2 도전층으로부터 출력된 센서 신호를 판독하는 검출 회로를 구비하는, (23)에 기재된, 전자 기기.And a detection circuit that is electrically connected to the first conductive layer and reads a sensor signal output from the second conductive layer.

(25)(25)

상기 제1 기판은, 상기 검출부와 교차하는 센서 구동 전극을 구비하는, (24)에 기재된, 전자 기기.The electronic apparatus according to (24), wherein the first substrate includes a sensor driving electrode crossing the detecting unit.

(26)(26)

제1 기체 및 제1 도전층을 구비한 제1 기판과, 제2 기체 및 제2 도전층을 구비하고 상기 제2 기체가 상기 제1 도전층과 대향하면서 또한 상기 제1 도전층으로부터 이격된 제2 기판을 준비하고,A first substrate having a first substrate and a first conductive layer; a second substrate having a second substrate and a second conductive layer, the second substrate facing the first conductive layer and spaced apart from the first conductive layer; 2 substrates were prepared,

상기 제2 기판에 레이저광을 조사하여 상기 제2 기체를 관통하는 제1 구멍을 형성하고,Forming a first hole through the second substrate by irradiating laser light onto the second substrate,

상기 제1 구멍을 통하여 상기 제1 도전층 및 상기 제2 도전층을 전기적으로 접속하는 접속재를 형성하는, 전자 기기의 제조 방법.And forming a connection material for electrically connecting the first conductive layer and the second conductive layer through the first hole.

(27)(27)

상기 레이저광을 조사했을 때에, 상기 제1 구멍과 대향하는 위치의 상기 제1 도전층을 관통하는 제2 구멍을 형성하는, (26)에 기재된 전자 기기의 제조 방법.Wherein when the laser beam is irradiated, a second hole penetrating the first conductive layer at a position facing the first hole is formed.

(28)(28)

상기 레이저광을 조사했을 때에, 상기 제2 구멍과 대향하는 위치의 상기 제1 기체에 오목부를 형성하는, (27)에 기재된 전자 기기의 제조 방법.(27), wherein when the laser beam is irradiated, a concave portion is formed in the first base body at a position facing the second hole.

(a1)(a1)

제1 유리 기체와, 제1 도전층을 구비한 제1 기판과,A first substrate having a first glass base, a first conductive layer,

상기 제1 도전층과 대향하면서 또한 상기 제1 도전층으로부터 이격된 제2 유리 기체와, 제2 도전층을 구비하고, 상기 제2 유리 기체를 관통하는 제1 구멍을 갖는 제2 기판과,A second substrate facing the first conductive layer and spaced apart from the first conductive layer, and a second conductive layer, the second substrate having a first hole penetrating the second glass substrate;

상기 제1 구멍을 통하여 상기 제1 도전층 및 상기 제2 도전층을 전기적으로 접속하는 접속재를 구비하는, 전자 기기.And a connection member electrically connecting the first conductive layer and the second conductive layer through the first hole.

(a2)(a2)

상기 제1 도전층은, 상기 제1 구멍과 대향하는 제2 구멍을 갖는 (a1)에 기재된, 전자 기기.(A1) wherein the first conductive layer has a second hole facing the first hole.

(a3)(a3)

상기 접속재는, 상기 제1 도전층의 상면 및 상기 제2 구멍에 있어서의 상기 제1 도전층의 내면에 접촉하고 있는, (a2)에 기재된, 전자 기기.And the connection member is in contact with the upper surface of the first conductive layer and the inner surface of the first conductive layer in the second hole.

(a4)(a4)

상기 제1 유리 기체는, 상기 제2 구멍과 대향하는 오목부를 갖는 (a2) 또는 (a3)에 기재된, 전자 기기.The electronic apparatus according to (a2) or (a3), wherein the first glass base has a concave portion facing the second hole.

(a5)(a5)

상기 접속재는, 상기 오목부에 접촉하고 있는, (a4)에 기재된, 전자 기기.The electronic device according to (a4), wherein the connection member is in contact with the concave portion.

(a6)(a6)

상기 제2 도전층은, 상기 제2 유리 기체의 상기 제1 도전층과 대향하는 측과는 반대측에 위치하는, (a1) 내지 (a5) 중 어느 한 항에 기재된, 전자 기기.The electronic device according to any one of items (a1) to (a5), wherein the second conductive layer is located on the side opposite to the side of the second glass base opposite to the first conductive layer.

(a7)(a7)

제1 유리 기체와, 제1 도전층을 구비한 제1 기판과,A first substrate having a first glass base, a first conductive layer,

상기 제1 도전층과 대향하면서 또한 상기 제1 도전층으로부터 이격된 제2 유리 기체와, 제2 도전층을 구비하고, 상기 제2 유리 기체를 관통하는 제1 구멍을 갖는 제2 기판과,A second substrate facing the first conductive layer and spaced apart from the first conductive layer, and a second conductive layer, the second substrate having a first hole penetrating the second glass substrate;

상기 제1 구멍을 통하여 상기 제1 도전층 및 상기 제2 도전층을 전기적으로 접속하는 접속재를 구비하고,And a connection member electrically connecting the first conductive layer and the second conductive layer through the first hole,

상기 제2 도전층은,Wherein the second conductive layer comprises:

제1 영역에 있어서, 피검출물의 접촉 혹은 접근을 검출하는 검출부와,A detection section for detecting contact or approach of the object to be detected in the first region,

상기 제1 영역과 인접하는 제2 영역에 있어서, 상기 검출부에 연결된 단자부를 구비하고,And a terminal portion connected to the detection portion in a second region adjacent to the first region,

상기 제1 구멍은 상기 단자부에 형성되는, 전자 기기.And the first hole is formed in the terminal portion.

(a8)(a8)

상기 제1 도전층과 전기적으로 접속되고, 상기 제2 도전층으로부터 출력된 센서 신호를 판독하는 검출 회로를 구비하는, (a7)에 기재된, 전자 기기.And a detection circuit that is electrically connected to the first conductive layer and reads a sensor signal output from the second conductive layer.

(a9)(a9)

상기 제1 기판은, 상기 제2 도전층과 교차하는 센서 구동 전극을 구비하는, (a7) 또는 (a8)에 기재된, 전자 기기.The electronic apparatus according to (a7) or (a8), wherein the first substrate has a sensor driving electrode crossing the second conductive layer.

(a10)(a10)

상기 제1 도전층과 상기 제2 유리 기체 사이에 위치하는 유기 절연층을 구비하고, 상기 유기 절연층은, 상기 제1 구멍 및 상기 제2 구멍에 연결된 제3 구멍을 갖는 (a2)에 기재된, 전자 기기.(A2) having an organic insulating layer positioned between the first conductive layer and the second glass substrate, the organic insulating layer having a first hole and a third hole connected to the second hole, Electronics.

(a11)(a11)

상기 유기 절연층은, 상기 제1 기판에 형성된 제1 유기 절연층과, 상기 제1 기판과 상기 제2 기판을 접합하는 시일과, 상기 제2 기판에 형성된 제2 유기 절연층을 구비하고,Wherein the organic insulating layer includes a first organic insulating layer formed on the first substrate, a seal joining the first substrate and the second substrate, and a second organic insulating layer formed on the second substrate,

상기 제3 구멍은 상기 제1 유기 절연층을 관통하는 제1 구멍과, 상기 시일을 관통하는 제2 구멍과, 상기 제2 유기 절연층을 관통하는 제3 구멍을 갖는 (a10)에 기재된, 전자 기기.(A10) described in (a10), wherein the third hole has a first hole passing through the first organic insulating layer, a second hole passing through the seal, and a third hole passing through the second organic insulating layer device.

(a12)(a12)

상기 접속재는, 상기 제2 도전층의 상면 및 내면에 접촉하고 있는, (a1) 내지 (a11) 중 어느 한 항에 기재된, 전자 기기.The electronic device according to any one of (a1) to (a11), wherein the connection member is in contact with the upper surface and the inner surface of the second conductive layer.

(a13)(a13)

상기 제2 도전층은, 제1층과, 제1층보다 낮은 반사율을 갖는 제2층과의 적층체를 갖고,The second conductive layer has a laminate of a first layer and a second layer having a reflectance lower than that of the first layer,

상기 제2 도전층과 상기 접속재가 접촉하는 영역에서는, 상기 제2층이 제거된 개구부를 갖고,The second conductive layer has an opening in which the second layer is removed in a region where the second conductive layer and the connection material contact,

상기 접속재는, 상기 개구부에서 상기 제1층과 접촉하는, (a1) 내지 (a11) 중 어느 한 항에 기재된, 전자 기기.The electronic device according to any one of (a1) to (a11), wherein the connection member is in contact with the first layer at the opening.

(a14)(a14)

제1 유리 기체 및 제1 도전층을 구비한 제1 기판과, 제2 유리 기체 및 제2 도전층을 구비하고 상기 제2 유리 기체가 상기 제1 도전층과 대향하면서 또한 상기 제1 도전층으로부터 이격된 제2 기판을 준비하고,A first glass substrate and a first conductive layer, a second glass substrate and a second conductive layer, wherein the second glass substrate faces the first conductive layer and also extends from the first conductive layer A second substrate spaced apart is prepared,

상기 제2 기판에 레이저광을 조사하여 상기 제2 유리 기체를 관통하는 제1 구멍을 형성하고,Forming a first hole through the second glass substrate by irradiating a laser beam onto the second substrate,

상기 제1 구멍을 통하여 상기 제1 도전층 및 상기 제2 도전층을 전기적으로 접속하는 접속재를 형성하는, 전자 기기의 제조 방법.And forming a connection material for electrically connecting the first conductive layer and the second conductive layer through the first hole.

(a15)(a15)

상기 레이저광을 조사했을 때에, 상기 제1 구멍과 대향하는 위치의 상기 제1 도전층을 관통하는 제2 구멍을 형성하는, (a14)에 기재된 전자 기기의 제조 방법.(A14), wherein when the laser light is irradiated, a second hole is formed through the first conductive layer at a position facing the first hole.

(a16)(a16)

상기 레이저광을 조사했을 때에, 상기 제2 구멍과 대향하는 위치의 상기 제1 유리 기체에 오목부를 형성하는, (a15)에 기재된 전자 기기의 제조 방법.(A15) wherein a concave portion is formed in the first glass base at a position facing the second hole when the laser beam is irradiated.

(b1)(b1)

제1 유리 기체와, 제1 도전층을 갖는 제1 기판과,A first substrate having a first glass base, a first conductive layer,

상기 제1 유리 기체 및 상기 제1 도전층과 대향한 제2 유리 기체와, 제2 도전층을 갖는 제2 기판과,A second glass substrate having the first glass base and the first conductive layer facing each other, a second substrate having a second conductive layer,

상기 제1 도전층과 상기 제2 유리 기체 사이에 위치하고 상기 제1 도전층의 상면에 접한 유기 절연층과,An organic insulating layer disposed between the first conductive layer and the second glass base and in contact with the upper surface of the first conductive layer,

상기 제2 유리 기체를 관통하는 제1 구멍과, 상기 제1 도전층을 관통하여 상기 제1 구멍과 대향한 제2 구멍과, 상기 유기 절연층을 관통하여 상기 제1 구멍과 상기 제2 구멍에 연결된 제3 구멍을 갖는 접속용 구멍과,A first hole penetrating the second glass substrate; a second hole penetrating the first conductive layer and facing the first hole; and a second hole penetrating the organic insulating layer to penetrate the first hole and the second hole, A connection hole having a third hole connected thereto,

상기 접속용 구멍을 통하여 상기 제1 도전층과 상기 제2 도전층을 전기적으로 접속한 접속재를 구비하고,And a connection member in which the first conductive layer and the second conductive layer are electrically connected through the connection hole,

상기 접속재는, 상기 제1 도전층의 상기 상면과, 상기 제2 구멍에 있어서의 상기 제1 도전층의 내면에 접촉하고 있는,Wherein the connection member is in contact with the upper surface of the first conductive layer and the inner surface of the first conductive layer in the second hole,

전자 기기.Electronics.

(b2) (b2)

평면시에 있어서, 상기 제3 구멍의 크기는 상기 제2 구멍의 크기보다 큰, (b1)에 기재된, 전자 기기.The electronic device according to (b1), wherein in a plan view, the size of the third hole is larger than the size of the second hole.

(b3)(b3)

상기 제1 도전층의 상기 상면 중 상기 접속재와 접촉하고 있는 영역은, 상기 유기 절연층으로 덮여 있지 않은, (b1)에 기재된, 전자 기기.The electronic device according to (b1), wherein the region of the upper surface of the first conductive layer which is in contact with the connection member is not covered with the organic insulating layer.

(b4)(b4)

상기 영역은, 환상으로 형성되어 있는, (b3)에 기재된, 전자 기기.The electronic device according to (b3), wherein the region is formed in an annular shape.

(b5)(b5)

상기 제2 도전층은, 상기 제2 유리 기체의 상기 제1 도전층과 대향하는 측과는 반대측에 위치하고 있는, (b1)에 기재된, 전자 기기.(B1), wherein the second conductive layer is located on the side opposite to the side of the second glass base opposite to the first conductive layer.

(b6)(b6)

상기 유기 절연층은, 상기 제1 기판에 형성되고 상기 제1 도전층의 상기 상면에 접한 제1 유기 절연층과, 상기 제2 기판에 형성된 제2 유기 절연층과, 상기 제1 기판과 상기 제2 기판을 접합하는 시일을 포함하고,Wherein the organic insulating layer comprises: a first organic insulating layer formed on the first substrate and in contact with the upper surface of the first conductive layer; a second organic insulating layer formed on the second substrate; And a seal for joining two substrates,

상기 제3 구멍은, 상기 제1 유기 절연층을 관통하는 제1 부분과, 상기 시일을 관통하는 제2 부분과, 상기 제2 유기 절연층을 관통하는 제3 부분을 갖는 (b1)에 기재된, 전자 기기.(B1), wherein the third hole has a first portion passing through the first organic insulating layer, a second portion passing through the seal, and a third portion passing through the second organic insulating layer. Electronics.

(b7)(b7)

상기 유기 절연층은, 상기 제1 기판에 형성되고 상기 제1 도전층의 상기 상면에 접한 제1 유기 절연층과, 상기 제1 기판과 상기 제2 기판을 접합하는 시일을 포함하고,Wherein the organic insulating layer includes a first organic insulating layer formed on the first substrate and contacting the upper surface of the first conductive layer, and a seal joining the first substrate and the second substrate,

상기 제3 구멍은, 상기 제1 유기 절연층을 관통하는 제1 부분과, 상기 시일을 관통하는 제2 부분을 갖고,The third hole has a first portion passing through the first organic insulating layer and a second portion passing through the seal,

상기 제1 기판은, 상기 제1 유기 절연층과 상기 시일 사이에 위치하고 상기 제1 유기 절연층 및 상기 시일로 덮여 있지 않은 환상의 부분을 포함하고 상기 제1 도전층에 전기적으로 접속된 제3 도전층을 갖고,Wherein the first substrate comprises a third conductive layer disposed between the first organic insulating layer and the seal and comprising an annular portion that is not covered by the first organic insulating layer and the seal and is electrically connected to the first conductive layer, Layer,

상기 접속용 구멍은, 상기 제3 도전층을 관통하여 상기 제1 부분과 상기 제2 부분에 연결된 제4 구멍을 갖고,The connection hole has a fourth hole penetrating the third conductive layer and connected to the first portion and the second portion,

상기 접속재는, 상기 환상의 부분에 접촉하고 있는, (b1)에 기재된, 전자 기기.The electronic device according to (b1), wherein the connection member is in contact with the annular portion.

(b8)(b8)

제1 유리 기체와, 제1 도전층을 갖는 제1 기판과,A first substrate having a first glass base, a first conductive layer,

상기 제1 유리 기체 및 상기 제1 도전층과 대향한 제2 유리 기체와, 제2 도전층을 갖는 제2 기판과,A second glass substrate having the first glass base and the first conductive layer facing each other, a second substrate having a second conductive layer,

상기 제1 도전층과 상기 제2 유리 기체 사이에 위치하고 상기 제1 도전층의 상면에 접한 유기 절연층과,An organic insulating layer disposed between the first conductive layer and the second glass base and in contact with the upper surface of the first conductive layer,

상기 제2 유리 기체를 관통하는 제1 구멍과, 상기 제1 도전층을 관통하여 상기 제1 구멍과 대향한 제2 구멍과, 상기 유기 절연층을 관통하여 상기 제1 구멍과 상기 제2 구멍에 연결된 제3 구멍을 갖는 접속용 구멍과,A first hole penetrating the second glass substrate; a second hole penetrating the first conductive layer and facing the first hole; and a second hole penetrating the organic insulating layer to penetrate the first hole and the second hole, A connection hole having a third hole connected thereto,

상기 접속용 구멍을 통하여 상기 제1 도전층과 상기 제2 도전층을 전기적으로 접속한 접속재를 구비하고,And a connection member in which the first conductive layer and the second conductive layer are electrically connected through the connection hole,

상기 접속재는, 상기 제1 도전층의 상기 상면과, 상기 제2 구멍에 있어서의 상기 제1 도전층의 내면에 접촉하고,The connection member contacts the upper surface of the first conductive layer and the inner surface of the first conductive layer in the second hole,

상기 제2 도전층은, 제1 영역에 위치한 검출부와, 상기 제1 영역과 인접하는 제2 영역에 위치하고 상기 검출부에 연결된 단자부를 갖고,Wherein the second conductive layer has a detection portion located in a first region and a terminal portion located in a second region adjacent to the first region and connected to the detection portion,

상기 제1 구멍은, 상기 제2 영역에 형성되고,The first hole is formed in the second region,

상기 접속재는, 상기 제2 영역에서 상기 단자부에 전기적으로 접속되어 있는,Wherein the connection member is electrically connected to the terminal portion in the second region,

전자 기기.Electronics.

(b9)(b9)

상기 제1 도전층과 전기적으로 접속되어 상기 제2 도전층으로부터 출력되는 센서 신호를 판독하는 검출 회로를 구비하는, (b8)에 기재된, 전자 기기.And a detection circuit that is electrically connected to the first conductive layer and reads a sensor signal output from the second conductive layer.

(b10)(b10)

상기 제1 기판은, 상기 검출부와 교차하는 센서 구동 전극을 갖는 (b8)에 기재된, 전자 기기.(B8) wherein the first substrate has a sensor driving electrode intersecting with the detection unit.

(c1)(c1)

제1 유리 기체와, 제1 도전층을 구비한 제1 기판과,A first substrate having a first glass base, a first conductive layer,

상기 제1 도전층과 대향하면서 또한 상기 제1 도전층으로부터 이격된 제1 주면 및 상기 제1 주면과는 반대측의 제2 주면을 갖는 제2 유리 기체와, 상기 제2 주면에 위치하는 제2 도전층을 구비하고, 상기 제1 주면과 상기 제2 주면을 관통하는 제1 구멍을 갖는 제2 기판과,A second glass substrate facing the first conductive layer and having a first major surface spaced apart from the first conductive layer and a second major surface opposite to the first major surface, A second substrate having a first main surface and a first hole penetrating the first main surface and the second main surface,

상기 제1 구멍을 통하여 상기 제1 도전층 및 상기 제2 도전층을 전기적으로 접속하는 접속재를 구비하고,And a connection member electrically connecting the first conductive layer and the second conductive layer through the first hole,

상기 제1 구멍은, 상기 제1 주면 내에 형성된 제1 부분과, 상기 제2 주면 내에 형성된 제2 부분을 구비하고, 상기 제1 부분은, 상기 제2 부분보다도 작은, 전자 기기.Wherein the first hole has a first portion formed in the first main surface and a second portion formed in the second major surface, the first portion being smaller than the second portion.

(c2)(c2)

상기 제1 구멍은, 단면시로, 상기 제1 주면으로부터 상기 제2 주면을 향함에 따라, 폭이 증가하는, (c1)에 기재된, 전자 기기.The electronic device according to (c1), wherein the first hole increases in width as it faces from the first main surface toward the second major surface.

(c3)(c3)

상기 제1 부분 및 상기 제2 부분은 원 형상이며, 상기 제1 구멍은 원뿔대 형상으로 형성되어 있는, (c1) 또는 (c2)에 기재된, 전자 기기.The electronic device according to (c1) or (c2), wherein the first portion and the second portion are circular, and the first hole is formed in a truncated cone shape.

(c4)(c4)

상기 제1 부분 및 상기 제2 부분의 각각의 중심은, 상기 제2 유리 기체의 법선에 평행한 동일 직선상에 위치하고 있는, (c3)에 기재된, 전자 기기.The electronic device according to (c3), wherein the center of each of the first portion and the second portion is located on the same straight line parallel to the normal line of the second glass base.

(c5)(c5)

상기 제1 구멍의 내면은, 단면시로 직선 및 곡선의 적어도 한쪽을 포함하는, (c1) 또는 (c2)에 기재된, 전자 기기.The electronic apparatus according to (c1) or (c2), wherein the inner surface of the first hole includes at least one of a straight line and a curved line at a cross section.

(c6)(c6)

상기 접속재는, 상기 제2 도전층의 상면 및 상기 제1 구멍에 있어서의 상기 제2 도전층의 내면에 접촉하고 있는, (c1) 내지 (c5) 중 어느 한 항에 기재된, 전자 기기.The electronic device according to any one of items (c1) to (c5), wherein the connection member is in contact with an upper surface of the second conductive layer and an inner surface of the second conductive layer in the first hole.

(c7)(c7)

상기 제1 도전층은, 상기 제1 구멍과 대향하는 제2 구멍을 갖는 (c1) 내지 (c6) 중 어느 한 항에 기재된, 전자 기기.The electronic device according to any one of (c1) to (c6), wherein the first conductive layer has a second hole facing the first hole.

(c8)(c8)

상기 접속재는, 상기 제1 도전층의 상면 및 상기 제2 구멍에 있어서의 상기 제1 도전층의 내면에 접촉하고 있는, (c7)에 기재된, 전자 기기.And the connection member is in contact with the upper surface of the first conductive layer and the inner surface of the first conductive layer in the second hole.

(c9)(c9)

상기 제1 유리 기체는, 상기 제2 구멍과 대향하는 오목부를 갖고,The first glass base has a concave portion facing the second hole,

상기 접속재는, 상기 오목부에 접촉하고 있는, (c7) 또는 (c8)에 기재된, 전자 기기.The electronic device according to (c7) or (c8), wherein the connection member is in contact with the concave portion.

(c10)(c10)

상기 제1 도전층은, 상기 제2 구멍의 주위에 슬릿을 갖는 (c7) 내지 (c9) 중 어느 한 항에 기재된, 전자 기기.The electronic device according to any one of (c7) to (c9), wherein the first conductive layer has a slit around the second hole.

(c11)(c11)

제1 유리 기체와, 제1 도전층을 구비한 제1 기판과,A first substrate having a first glass base, a first conductive layer,

상기 제1 도전층과 대향하면서 또한 상기 제1 도전층으로부터 이격된 제1 주면 및 상기 제1 주면과는 반대측의 제2 주면을 갖는 제2 유리 기체와, 상기 제2 주면에 위치하는 제2 도전층을 구비하고, 상기 제1 주면과 상기 제2 주면을 관통하는 제1 구멍을 갖는 제2 기판과,A second glass substrate facing the first conductive layer and having a first major surface spaced apart from the first conductive layer and a second major surface opposite to the first major surface, A second substrate having a first main surface and a first hole penetrating the first main surface and the second main surface,

상기 제1 구멍을 통하여 상기 제1 도전층 및 상기 제2 도전층을 전기적으로 접속하는 접속재를 구비하고,And a connection member electrically connecting the first conductive layer and the second conductive layer through the first hole,

상기 제1 구멍은, 상기 제1 주면 내에 형성된 제1 부분과, 상기 제2 주면 내에 형성된 제2 부분을 구비하고, 상기 제1 부분은, 상기 제2 부분보다도 작고,Wherein the first hole has a first portion formed in the first main surface and a second portion formed in the second main surface, the first portion is smaller than the second portion,

상기 제2 도전층은, 제1 영역에 있어서, 피검출물의 접촉 혹은 접근을 검출하는 검출부와, 상기 제1 영역과 인접하는 제2 영역에 있어서, 상기 검출부에 연결된 단자부를 구비하고, 상기 제1 구멍은, 상기 단자부에 형성되는, 전자 기기.Wherein the second conductive layer includes a detection section for detecting contact or proximity of the object to be detected in the first region and a terminal section connected to the detection section in a second region adjacent to the first region, Wherein the hole is formed in the terminal portion.

(c12)(c12)

상기 제1 도전층과 전기적으로 접속되고, 상기 제2 도전층으로부터 출력된 센서 신호를 판독하는 검출 회로를 구비한, (c11)에 기재된, 전자 기기.And a detection circuit electrically connected to the first conductive layer and reading a sensor signal output from the second conductive layer.

(c13)(c13)

상기 제1 기판은, 상기 제2 도전층과 교차하는 센서 구동 전극을 구비한, (c11) 또는 (c12)에 기재된, 전자 기기.The electronic apparatus according to (c11) or (c12), wherein the first substrate has a sensor driving electrode crossing the second conductive layer.

(c14)(c14)

상기 제1 영역은 복수의 화소가 배치된 표시 영역이며, 상기 제2 영역은 상기 표시 영역을 둘러싸는 비표시 영역인, (c11) 내지 (c13) 중 어느 한 항에 기재된, 전자 기기.The electronic device according to any one of items (c11) to (c13), wherein the first area is a display area in which a plurality of pixels are arranged, and the second area is a non-display area surrounding the display area.

(c15)(c15)

제1 유리 기체와, 제1 도전층을 구비한 제1 기판과,A first substrate having a first glass base, a first conductive layer,

상기 제1 도전층과 대향하면서 또한 상기 제1 도전층으로부터 이격된 제1 주면 및 상기 제1 주면과는 반대측의 제2 주면을 갖는 제2 유리 기체와, 상기 제2 주면에 위치하는 제2 도전층을 구비하고, 상기 제1 주면과 상기 제2 주면을 관통하는 제1 구멍을 갖는 제2 기판과,A second glass substrate facing the first conductive layer and having a first major surface spaced apart from the first conductive layer and a second major surface opposite to the first major surface, A second substrate having a first main surface and a first hole penetrating the first main surface and the second main surface,

상기 제1 도전층과 상기 제2 유리 기체 사이에 위치하고, 상기 제1 구멍에 연결된 제3 구멍을 갖는 유기 절연층과,An organic insulating layer disposed between the first conductive layer and the second glass substrate and having a third hole connected to the first hole,

상기 제1 구멍 및 상기 제3 구멍을 통하여 상기 제1 도전층 및 상기 제2 도전층을 전기적으로 접속하는 접속재를 구비하고,And a connection member electrically connecting the first conductive layer and the second conductive layer through the first hole and the third hole,

상기 제1 구멍은, 상기 제1 주면 내에 형성된 제1 부분과, 상기 제2 주면 내에 형성된 제2 부분을 구비하고, 상기 제1 부분은, 상기 제2 부분보다도 작은, 전자 기기.Wherein the first hole has a first portion formed in the first main surface and a second portion formed in the second major surface, the first portion being smaller than the second portion.

(c16)(c16)

상기 유기 절연층은,Wherein the organic insulating layer

상기 제1 기판에 형성된 제1 유기 절연층과, 상기 제1 기판과 상기 제2 기판을 접합하는 시일과, 상기 제2 기판에 형성된 제2 유기 절연층을 구비하고,A first organic insulating layer formed on the first substrate; a seal bonding the first substrate and the second substrate; and a second organic insulating layer formed on the second substrate,

상기 제3 구멍은, 상기 제1 유기 절연층을 관통하는 제1 구멍과, 상기 시일을 관통하는 제2 구멍과, 상기 제2 유기 절연층을 관통하는 제3 구멍을 갖는 (c15)에 기재된, 전자 기기.(C15) described in (c15), wherein the third hole has a first hole penetrating the first organic insulating layer, a second hole penetrating the seal, and a third hole penetrating the second organic insulating layer, Electronics.

(c17)(c17)

상기 유기 절연층은, 상기 제1 기판에 형성된 제1 유기 절연층과, 상기 제2 기판에 형성된 제2 유기 절연층과, 상기 제1 기판과 상기 제2 기판을 접합하는 시일을 구비하고,Wherein the organic insulating layer comprises a first organic insulating layer formed on the first substrate, a second organic insulating layer formed on the second substrate, and a seal joining the first substrate and the second substrate,

상기 제1 유기 절연층과 상기 시일 사이에 위치하고, 상기 제1 도전층과 전기적으로 접속된 제3 도전층을 구비하고,And a third conductive layer located between the first organic insulating layer and the seal and electrically connected to the first conductive layer,

상기 제3 도전층은, 상기 제3 구멍에 연결된 제4 구멍을 갖는 (c16)에 기재된, 전자 기기.And the third conductive layer has a fourth hole connected to the third hole (c16).

Claims (28)

제1 기체와, 제1 도전층을 구비한 제1 기판과,
상기 제1 도전층과 대향하면서 또한 상기 제1 도전층으로부터 이격된 제2 기체와, 제2 도전층을 구비하고, 상기 제2 기체를 관통하는 제1 구멍을 갖는 제2 기판과,
상기 제1 구멍을 통하여 상기 제1 도전층 및 상기 제2 도전층을 전기적으로 접속하는 접속재를 구비하는, 전자 기기.A first substrate having a first base, a first conductive layer,
A second substrate facing the first conductive layer and spaced apart from the first conductive layer, and a second conductive layer, the second substrate having a first hole penetrating the second substrate;
And a connection member electrically connecting the first conductive layer and the second conductive layer through the first hole. 제1항에 있어서, 상기 제1 도전층은, 상기 제1 구멍과 대향하는 제2 구멍을 갖는, 전자 기기.The electronic apparatus according to claim 1, wherein the first conductive layer has a second hole facing the first hole. 제2항에 있어서, 상기 제1 도전층은, 제1 상면과, 상기 제2 구멍에 면하는 제1 내면을 갖고,
상기 접속재는, 상기 제1 상면 및 상기 제1 내면에 접촉하고 있는, 전자 기기.3. The semiconductor device according to claim 2, wherein the first conductive layer has a first upper surface and a first inner surface facing the second hole,
And the connection member is in contact with the first upper surface and the first inner surface. 제2항에 있어서, 상기 제1 기체는, 상기 제2 구멍과 대향하는 오목부를 갖는, 전자 기기.The electronic apparatus according to claim 2, wherein the first base has a concave portion facing the second hole. 제4항에 있어서, 상기 접속재는, 상기 오목부에 접촉하고 있는, 전자 기기.The electronic apparatus according to claim 4, wherein the connection member is in contact with the concave portion. 제1항에 있어서, 상기 제2 도전층은, 상기 제2 기체의 상기 제1 도전층과 대향하는 측과는 반대측에 위치하는, 전자 기기.The electronic apparatus according to claim 1, wherein the second conductive layer is located on the side opposite to the side of the second base facing the first conductive layer. 제2항에 있어서, 상기 제1 도전층과 상기 제2 기체 사이에 위치하는 유기 절연층을 구비하고,
상기 유기 절연층은, 상기 제1 구멍 및 상기 제2 구멍에 연결된 제3 구멍을 갖는, 전자 기기.3. The organic electroluminescent device according to claim 2, further comprising an organic insulating layer disposed between the first conductive layer and the second substrate,
Wherein the organic insulating layer has the first hole and the third hole connected to the second hole. 제7항에 있어서, 상기 유기 절연층은, 상기 제1 기판에 형성된 제1 유기 절연층과, 상기 제1 기판과 상기 제2 기판을 접합하는 시일과, 상기 제2 기판에 형성된 제2 유기 절연층을 구비하고,
상기 제3 구멍은, 상기 제1 유기 절연층을 관통하는 제1 부분과, 상기 시일을 관통하는 제2 부분과, 상기 제2 유기 절연층을 관통하는 제3 부분을 갖는, 전자 기기.8. The organic electroluminescent device according to claim 7, wherein the organic insulating layer comprises: a first organic insulating layer formed on the first substrate; a seal bonding the first substrate and the second substrate; Layer,
The third hole has a first portion passing through the first organic insulating layer, a second portion passing through the seal, and a third portion passing through the second organic insulating layer. 제1항에 있어서, 상기 제2 도전층은, 제2 상면과, 상기 제1 구멍에 면하는 제2 내면을 갖고,
상기 접속재는, 상기 제2 상면 및 상기 제2 내면에 접촉하고 있는, 전자 기기.The semiconductor device according to claim 1, wherein the second conductive layer has a second upper surface and a second inner surface facing the first hole,
And the connection member is in contact with the second upper surface and the second inner surface. 제1항에 있어서, 상기 제2 도전층은, 제1층과, 상기 제1층에 겹쳐 상기 제1층보다 낮은 반사율을 갖는 제2층과, 상기 제2층이 제거되어 상기 제1층을 노출하는 개구부를 갖고,
상기 접속재는, 상기 제2층과 접촉함과 함께, 상기 개구부에 있어서 상기 제1층과 접촉하고 있는, 전자 기기.The method of claim 1, wherein the second conductive layer comprises a first layer, a second layer overlying the first layer and having a lower reflectivity than the first layer, and a second layer overlying the first layer, Having an opening for exposing,
Wherein the connection member is in contact with the second layer and is in contact with the first layer in the opening. 제1항에 있어서, 상기 제1 도전층은, 제1 상면을 갖고,
상기 제1 도전층과 상기 제2 기체 사이에 위치하고 상기 제1 상면에 접촉하는 유기 절연층을 구비하고,
상기 유기 절연층은, 상기 제1 구멍에 연결된 제3 구멍을 갖고,
상기 접속재는, 상기 제3 구멍을 통하여 상기 제1 상면에 접촉하고 있는, 전자 기기.The semiconductor device according to claim 1, wherein the first conductive layer has a first upper surface,
And an organic insulating layer disposed between the first conductive layer and the second base and contacting the first upper surface,
Wherein the organic insulating layer has a third hole connected to the first hole,
And the connection member is in contact with the first upper surface through the third hole. 제11항에 있어서, 상기 제1 도전층은, 상기 제1 구멍과 대향하는 제2 구멍과, 상기 제2 구멍에 면하는 제1 내면을 갖고,
상기 접속재는, 상기 제1 내면에 접촉하고 있는, 전자 기기.12. The semiconductor device according to claim 11, wherein the first conductive layer has a second hole facing the first hole, and a first inner surface facing the second hole,
And the connection member is in contact with the first inner surface. 제12항에 있어서, 평면시에 있어서, 상기 제3 구멍은 상기 제2 구멍보다 큰, 전자 기기.The electronic apparatus according to claim 12, wherein, in plan view, the third hole is larger than the second hole. 제11항에 있어서, 상기 제1 상면 중 상기 접속재와 접촉하고 있는 부분은, 환상으로 형성되어 있는, 전자 기기.The electronic apparatus according to claim 11, wherein the portion of the first upper surface that is in contact with the connection member is formed in an annular shape. 제11항에 있어서, 상기 유기 절연층은, 상기 제1 기판에 형성되고 상기 제1 상면에 접촉하는 제1 유기 절연층과, 상기 제1 기판과 상기 제2 기판을 접합하는 시일을 구비하고,
상기 제3 구멍은, 상기 제1 유기 절연층을 관통하는 제1 부분과, 상기 시일을 관통하는 제2 부분을 갖고,
상기 제1 기판은, 상기 제1 유기 절연층과 상기 시일 사이에 위치하고 상기 제1 도전층에 전기적으로 접속된 제3 도전층을 구비하고,
상기 제3 도전층은, 상기 제1 유기 절연층 및 상기 시일로 덮여 있지 않은 환상의 부분을 갖고,
상기 접속재는, 상기 환상의 부분에 접촉하고 있는, 전자 기기.The organic light emitting display according to claim 11, wherein the organic insulating layer comprises: a first organic insulating layer formed on the first substrate and contacting the first upper surface; and a seal joining the first substrate and the second substrate,
The third hole has a first portion passing through the first organic insulating layer and a second portion passing through the seal,
The first substrate includes a third conductive layer located between the first organic insulating layer and the seal and electrically connected to the first conductive layer,
Wherein the third conductive layer has an annular portion not covered with the first organic insulating layer and the seal,
And the connection member is in contact with the annular portion. 제2항에 있어서, 상기 제1 도전층은, 상기 제2 구멍의 주위에 슬릿을 갖는, 전자 기기.3. The electronic device according to claim 2, wherein the first conductive layer has a slit around the second hole. 제8항에 있어서, 상기 유기 절연층은, 상기 제1 기판에 형성된 제1 유기 절연층과, 상기 제2 기판에 형성된 제2 유기 절연층과, 상기 제1 기판과 상기 제2 기판을 접합하는 시일을 구비하고,
상기 제1 기판은, 상기 제1 유기 절연층과 상기 시일 사이에 위치하고 상기 제1 도전층과 전기적으로 접속된 제3 도전층을 구비하고,
상기 제3 도전층은, 상기 제3 구멍에 연결된 제4 구멍을 갖는, 전자 기기.The organic electroluminescent device according to claim 8, wherein the organic insulating layer comprises: a first organic insulating layer formed on the first substrate; a second organic insulating layer formed on the second substrate; and a second organic insulating layer formed on the first substrate and the second substrate A seal is provided,
Wherein the first substrate comprises a third conductive layer located between the first organic insulating layer and the seal and electrically connected to the first conductive layer,
And the third conductive layer has a fourth hole connected to the third hole. 제1항에 있어서, 상기 제2 기체는, 상기 제1 도전층과 대향하는 제1 주면 및 상기 제1 주면과는 반대측의 제2 주면을 갖고,
상기 제1 구멍은, 상기 제1 주면과 상기 제2 주면을 관통하고,
상기 제1 구멍은, 상기 제1 주면 내에 형성된 제1 부분과, 상기 제2 주면 내에 형성된 제2 부분을 구비하고, 상기 제1 부분은, 상기 제2 부분보다도 작은, 전자 기기.2. The semiconductor device according to claim 1, wherein the second base has a first major surface facing the first conductive layer and a second major surface opposite to the first major surface,
Wherein the first hole passes through the first main surface and the second main surface,
Wherein the first hole has a first portion formed in the first main surface and a second portion formed in the second major surface, the first portion being smaller than the second portion. 제18항에 있어서, 상기 제1 구멍은, 단면시로, 상기 제1 주면으로부터 상기 제2 주면을 향함에 따라, 폭이 증가하는, 전자 기기.19. The electronic device according to claim 18, wherein the first hole increases in width, as it faces, from the first major surface toward the second major surface. 제18항에 있어서, 상기 제1 부분 및 상기 제2 부분은 원 형상이며, 상기 제1 구멍은 원뿔대 형상으로 형성되어 있는, 전자 기기.19. The electronic apparatus according to claim 18, wherein the first portion and the second portion are circular, and the first hole is formed in a truncated cone shape. 제20항에 있어서, 상기 제1 부분 및 상기 제2 부분의 각각의 중심은, 상기 제2 기체의 법선에 평행한 동일 직선상에 위치하고 있는, 전자 기기.The electronic apparatus according to claim 20, wherein the center of each of the first portion and the second portion is located on the same straight line parallel to the normal line of the second base. 제18항에 있어서, 상기 제1 구멍은, 상기 제1 부분과 상기 제2 부분 사이에, 단면시로 직선 및 곡선의 적어도 한쪽을 포함하는, 전자 기기.19. The electronic device according to claim 18, wherein the first hole includes at least one of a straight line and a curved line at a cross section between the first portion and the second portion. 제1 기체와, 제1 도전층을 구비한 제1 기판과,
상기 제1 도전층과 대향하면서 또한 상기 제1 도전층으로부터 이격된 제2 기체와, 제2 도전층을 구비하고, 상기 제2 기체를 관통하는 제1 구멍을 갖는 제2 기판과,
상기 제1 구멍을 통하여 상기 제1 도전층 및 상기 제2 도전층을 전기적으로 접속하는 접속재를 구비하고,
상기 제2 도전층은,
제1 영역에 있어서, 피검출물의 접촉 혹은 접근을 검출하는 검출부와,
상기 제1 영역과 인접하는 제2 영역에 있어서, 상기 검출부에 연결된 단자부를 구비하고,
상기 제1 구멍은 상기 단자부에 형성되는, 전자 기기.A first substrate having a first base, a first conductive layer,
A second substrate facing the first conductive layer and spaced apart from the first conductive layer, and a second conductive layer, the second substrate having a first hole penetrating the second substrate;
And a connection member electrically connecting the first conductive layer and the second conductive layer through the first hole,
Wherein the second conductive layer comprises:
A detection section for detecting contact or approach of the object to be detected in the first region,
And a terminal portion connected to the detection portion in a second region adjacent to the first region,
And the first hole is formed in the terminal portion. 제23항에 있어서, 상기 제1 도전층과 전기적으로 접속되고, 상기 제2 도전층으로부터 출력된 센서 신호를 판독하는 검출 회로를 구비하는, 전자 기기.24. The electronic device according to claim 23, comprising a detection circuit electrically connected to the first conductive layer and reading a sensor signal output from the second conductive layer. 제24항에 있어서, 상기 제1 기판은, 상기 검출부와 교차하는 센서 구동 전극을 구비하는, 전자 기기.25. The electronic apparatus according to claim 24, wherein the first substrate includes a sensor driving electrode crossing the detection unit. 제1 기체 및 제1 도전층을 구비한 제1 기판과, 제2 기체 및 제2 도전층을 구비하고 상기 제2 기체가 상기 제1 도전층과 대향하면서 또한 상기 제1 도전층으로부터 이격된 제2 기판을 준비하고,
상기 제2 기판에 레이저광을 조사하여 상기 제2 기체를 관통하는 제1 구멍을 형성하고,
상기 제1 구멍을 통하여 상기 제1 도전층 및 상기 제2 도전층을 전기적으로 접속하는 접속재를 형성하는, 전자 기기의 제조 방법.A first substrate having a first substrate and a first conductive layer; a second substrate having a second substrate and a second conductive layer, the second substrate facing the first conductive layer and spaced apart from the first conductive layer; 2 substrates were prepared,
Forming a first hole through the second substrate by irradiating laser light onto the second substrate,
And forming a connection material for electrically connecting the first conductive layer and the second conductive layer through the first hole. 제26항에 있어서, 상기 레이저광을 조사했을 때에, 상기 제1 구멍과 대향하는 위치의 상기 제1 도전층을 관통하는 제2 구멍을 형성하는, 전자 기기의 제조 방법.27. The method according to claim 26, wherein when irradiating the laser light, a second hole is formed through the first conductive layer at a position facing the first hole. 제27항에 있어서, 상기 레이저광을 조사했을 때에, 상기 제2 구멍과 대향하는 위치의 상기 제1 기체에 오목부를 형성하는, 전자 기기의 제조 방법.28. The method according to claim 27, wherein when the laser beam is irradiated, a concave portion is formed in the first base at a position facing the second hole.

Images