KR20180013413A - Liquid crystal display device and method for manufacturing the same - Google Patents

Liquid crystal display device and method for manufacturing the same Download PDF

Info

Publication number
KR20180013413A
KR20180013413A KR1020160097109A KR20160097109A KR20180013413A KR 20180013413 A KR20180013413 A KR 20180013413A KR 1020160097109 A KR1020160097109 A KR 1020160097109A KR 20160097109 A KR20160097109 A KR 20160097109A KR 20180013413 A KR20180013413 A KR 20180013413A
Authority
KR
South Korea
Prior art keywords
common voltage
wiring
shielding layer
auxiliary
data line
Prior art date
Application number
KR1020160097109A
Other languages
Korean (ko)
Inventor
조재형
김홍식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160097109A priority Critical patent/KR20180013413A/en
Publication of KR20180013413A publication Critical patent/KR20180013413A/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

An embodiment of the present invention provides a liquid crystal display device including a first auxiliary common voltage wire arranged in parallel with a gate wire, a second auxiliary common voltage wire protruding from the first auxiliary common voltage wire and arranged on each of the left and right sides of a data wire, and a light shielding layer arranged on the data wire, and a manufacturing method thereof. In this case, the light shielding layer is provided so as to correspond to a region between the data wire and the second auxiliary common voltage wires. Accordingly, a light leakage generated between the data wire and the second auxiliary common voltage wires can be prevented and the brightness and contrast ratio of a display panel can be improved.

Description

액정 표시 장치 및 그의 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a liquid crystal display device and a method of manufacturing the same,

본 발명은 액정 표시 장치 및 그의 제조 방법에 관한 것이다. The present invention relates to a liquid crystal display and a method of manufacturing the same.

박막 트랜지스터를 포함하는 액정 표시 장치는 해상도, 컬러 표시, 화질 등에서 우수하여 텔레비전, 노트북, 테블릿 컴퓨터, 또는 데스크 탑 컴퓨터의 표시 장치로 널리 상용화되고 있다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계 방식과 수평 전계 방식으로 구분될 수 있다.A liquid crystal display device including a thin film transistor is excellent in resolution, color display, image quality, and is widely commercialized as a display device of a television, a notebook, a tablet computer, or a desktop computer. Such a liquid crystal display device can be divided into a vertical electric field type and a horizontal electric field type depending on the direction of the electric field driving the liquid crystal.

이 중, 수평 전계 방식의 액정 표시 장치에는 어레이 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위칭(In Plane Switching; IPS) 모드로 액정을 구동하는 방식이 있다. 종래의 IPS 모드 수평 전계 방식 액정 표시 장치는 게이트 배선 및 데이터 배선들의 교차 영역 마다 화소들이 구비되어 있으며, 화소들 각각은 박막 트랜지스터, 화소 전극 및 공통 전극을 포함한다. In the horizontal electric field type liquid crystal display device, a liquid crystal is driven in an in-plane switching (IPS) mode by a horizontal electric field between a pixel electrode and a common electrode arranged in parallel to the array substrate. In a conventional IPS mode horizontal electric field type liquid crystal display device, pixels are provided for each intersection region of a gate wiring and a data wiring, and each pixel includes a thin film transistor, a pixel electrode, and a common electrode.

화소 전극과 공통 전극은 동일 평면 상에서 서로 일정 거리 이격하여 배치됨으로써, 그 사이에 형성되는 수평 전계로 액정층을 구동하여 화상 데이터를 표시한다. 화소 전극과 공통 전극 사이에 수평 전계가 인가될 경우, 수평 전계는 화소 전극과 공통 전극의 서로 가장 인접한 측면 사이에서 형성된다. 그러나, 화소 전극과 공통 전극 상부 공간에서는 수평 전계가 형성되지 않을 수 있다. 이 경우, 화소 전극과 공통 전극 상부에 배치된 액정들은 수평 전계에 의한 구동이 이루어지지 않아 표시 기능을 발휘하지 못할 수 있다. The pixel electrode and the common electrode are arranged at a distance from each other on the same plane to drive the horizontal electric field liquid crystal layer formed therebetween to display image data. When a horizontal electric field is applied between the pixel electrode and the common electrode, the horizontal electric field is formed between the most adjacent sides of the pixel electrode and the common electrode. However, a horizontal electric field may not be formed in the space between the pixel electrode and the common electrode. In this case, the liquid crystal arranged above the pixel electrode and the common electrode may not be driven by the horizontal electric field, and thus the display function may not be exhibited.

따라서, 종래의 IPS 모드 수평 전계 방식 액정 표시 장치의 경우, 화소 전극 및 공통 전극을 투명 도전 물질로 제조하더라도 표시 패널의 개구율 및 휘도가 저하될 수 있다. 뿐만 아니라, 화소 전극과 공통 전극으로 투명 도전 물질을 사용할 경우, 이 전극들 상부에 배치된 액정이 구동하지 않기 때문에 빛 샘의 원인이 될 수 있다. 그러므로, IPS 모드 수평 전계 방식에서는 화소 전극과 공통 전극으로 불투명한 도전 물질이 사용될 수 있다. Therefore, in the conventional IPS mode horizontal electric field type liquid crystal display, even when the pixel electrode and the common electrode are made of a transparent conductive material, the aperture ratio and the luminance of the display panel may be lowered. In addition, when a transparent conductive material is used as the pixel electrode and the common electrode, the liquid crystal disposed on the electrodes may not be driven, which may cause light leakage. Therefore, in the IPS mode horizontal electric field system, a conductive material opaque to the pixel electrode and the common electrode may be used.

상술한 바와 같이, 종래의 IPS 모드 수평 전계형 액정 표시 장치는 액정을 고속으로 구동할 수 있다는 장점이 있지만, 화소 전극과 공통 전극으로 불투명한 도전 물질이 사용되기 때문에, 표시 패널의 휘도를 향상하는 데 한계가 있다. 따라서, 고속 구동 특성을 가짐으로써 동영상 표시에 유리하고, 높은 휘도 및 명암비를 확보할 수 있는 수평 전계 방식 액정 표시 장치의 개발이 필요하다.As described above, the conventional IPS mode horizontal electric field type liquid crystal display device has an advantage that it can drive liquid crystal at a high speed. However, since opaque conductive material is used as the pixel electrode and the common electrode, There is a limit. Therefore, it is necessary to develop a horizontal electric field type liquid crystal display device which is advantageous for moving picture display and has high luminance and contrast ratio by having high-speed driving characteristics.

본 발명은 표시 패널의 휘도 및 명암비를 향상시킬 수 있는 액정 표시 장치 및 그의 제조 방법을 제공하는 것을 기술적 과제로 한다.The present invention provides a liquid crystal display device and a method of manufacturing the same that can improve the brightness and contrast ratio of a display panel.

본 발명의 실시예 따른 액정 표시 장치는 어레이 기판 상에 구비된 게이트 배선, 상기 게이트 배선과 동일한 층에 구비되는 공통 전압 배선, 상기 게이트 배선과 교차하는 데이터 배선, 및 상기 데이터 배선 상에 구비된 차광층을 포함한다. 공통 전압 배선은 상기 게이트 배선과 나란하게 배치된 제1 보조 공통 전압 배선과 상기 제1 보조 공통 전압 배선으로부터 돌출되어 상기 데이터 배선의 좌측 및 우측 각각에 배치되는 제2 보조 공통 전압 배선들을 구비한다. 차광층은 데이터 배선 및 제2 보조 공통 전압 배선들 사이의 영역에 대응되도록 구비된다. A liquid crystal display according to an embodiment of the present invention includes a gate wiring provided on an array substrate, a common voltage wiring provided in the same layer as the gate wiring, a data wiring crossing the gate wiring, Layer. The common voltage wiring includes a first auxiliary common voltage wiring disposed in parallel with the gate wiring and second auxiliary common voltage wiring projected from the first auxiliary common voltage wiring and disposed on left and right sides of the data wiring respectively. The light shielding layer is provided so as to correspond to a region between the data wiring and the second sub common voltage wiring.

또한, 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법은 어레이 기판 상에 게이트 배선을 형성하고, 상기 게이트 배선과 동일한 층에 상기 게이트 배선과 나란한 제1 보조 공통 전압 배선, 및 상기 제1 보조 공통 전압 배선으로부터 돌출되는 제2 공통 전압 배선들을 형성하는 단계, 및 상기 게이트 배선과 교차하며, 상기 제2 보조 공통 전압 배선들 사이에 배치되는 데이터 배선을 형성하는 단계를 포함한다. 또한, 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법은 상기 데이터 배선 상에 상기 데이터 배선 및 상기 제2 보조 공통 전압 배선들 사이의 영역에 대응되도록 차광층을 형성하는 단계, 및 상기 어레이 기판 상에 액정을 적하 한 뒤, 대향 기판을 합착하는 단계를 포함한다. A method of manufacturing a liquid crystal display device according to an embodiment of the present invention includes forming a gate wiring on an array substrate, forming a first auxiliary common voltage wiring in parallel with the gate wiring in the same layer as the gate wiring, Forming second common voltage wirings projecting from the common voltage wiring, and forming a data wiring crossing the gate wiring, the data wiring being disposed between the second auxiliary common voltage wirings. The method of manufacturing a liquid crystal display according to an embodiment of the present invention includes the steps of forming a light shielding layer on the data line so as to correspond to an area between the data line and the second sub common voltage lines, And then adhering the counter substrate to each other.

본 발명의 실시예는 데이터 배선과 화소 전극 사이에 프린지 필드(Fringe Field)를 차폐하기 위한 제2 보조 공통 전압 배선이 구비되기 때문에, 액정이 의도하지 않은 방향으로 배열되는 것이 방지될 수 있다. 이에 따라, 본 발명의 실시예는 화면 상에 크로스 토크(cross talk)와 같은 화질 불량이 발생되는 것이 방지될 수 있다. Since the second auxiliary common voltage wiring line for shielding the fringe field between the data line and the pixel electrode is provided in the embodiment of the present invention, the liquid crystal can be prevented from being arranged in an unintended direction. Accordingly, the embodiment of the present invention can prevent the occurrence of image quality defects such as cross talk on the screen.

또한, 본 발명의 실시예는 공통 전극과 화소 전극이 조밀하게 배치되고, 투명한 도전 물질로 형성되기 때문에, 불투명한 도전 물질로 형성되는 경우와 비교하여 액정 표시 패널의 휘도를 향상시킬 수 있다. In addition, since the common electrode and the pixel electrode are densely arranged and formed of a transparent conductive material, the brightness of the liquid crystal display panel can be improved as compared with the case where the common electrode and the pixel electrode are formed of an opaque conductive material.

또한, 본 발명의 실시예는 제2 보조 공통 전압 배선과 데이터 배선 상부에 차광층이 구비되기 때문에, 공통 전극을 투명한 도전 물질로 형성하더라도 제2 보조 공통 전압 배선과 데이터 배선 사이에 빛 샘이 발생되는 것이 방지될 수 있다. 이에 따라, 본 발명의 실시예는 액정 표시 패널의 명암비(contrast ratio)를 향상시킬 수 있다.Further, in the embodiment of the present invention, even if the common electrode is formed of a transparent conductive material, a light spot is generated between the second auxiliary common voltage wiring and the data wiring because the light shielding layer is provided on the second auxiliary common voltage wiring and the data wiring. Can be prevented. Accordingly, the embodiment of the present invention can improve the contrast ratio of the liquid crystal display panel.

또한, 본 발명의 다른 실시예는 데이터 배선 및 제2 보조 공통 전압 배선 사이에만 선택적으로 차광층이 구비되기 때문에, 명암비를 향상시킴과 동시에 외부 광의 반사율을 저감할 수 있다.Further, in another embodiment of the present invention, since the light-shielding layer is selectively provided only between the data wiring and the second auxiliary common voltage wiring, the contrast ratio can be improved and the reflectance of external light can be reduced.

위에서 언급된 본 발명의 효과 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.In addition to the effects of the present invention mentioned above, other features and advantages of the present invention will be described below, or may be apparent to those skilled in the art from the description and the description.

도 1은 본 발명의 실시예에 따른 액정 표시 장치를 보여주는 사시도이다.
도 2는 도 1의 어레이 기판, 게이트 구동부, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.
도 3은 본 발명의 제1 실시예에 따른 액정 표시 패널의 표시 영역의 일부를 보여주는 평면도이다.
도 4는 도 3의 I-I'의 일 예에 따른 단면도이다.
도 5는 도 3의 I-I'의 다른 예에 따른 단면도이다.
도 6은 도 3의 Ⅱ-Ⅱ'의 단면도이다.
도 7은 도 3의 Ⅲ-Ⅲ'의 단면도이다.
도 8은 도 3의 Ⅳ-Ⅳ'의 단면도이다.
도 9는 본 발명의 제2 실시예에 따른 액정 표시 패널의 표시 영역의 일부를 보여주는 평면도이다.
도 10은 본 발명의 제3 실시예에 따른 액정 표시 패널의 표시 영역의 일부를 보여주는 평면도이다.
도 11은 도 10의 I-I'의 단면도이다.
도 12는 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법을 보여주는 흐름도이다.
도 13a 내지 13e는 도 12의 일 예에 따른 액정 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 14a 내지 14c는 도 12의 다른 예에 따른 S103 단계를 설명하기 위한 액정 표시 장치의 단면도들이다. 1 is a perspective view illustrating a liquid crystal display device according to an embodiment of the present invention.
FIG. 2 is a plan view showing the array substrate, the gate driver, the source drive IC, the flexible film, the circuit board, and the timing controller of FIG.
3 is a plan view showing a part of a display area of a liquid crystal display panel according to a first embodiment of the present invention.
Fig. 4 is a cross-sectional view taken along line I-I 'of Fig. 3;
5 is a cross-sectional view according to another example of I-I 'of FIG.
6 is a cross-sectional view taken along a line II-II 'in FIG.
7 is a sectional view of III-III 'in Fig.
8 is a cross-sectional view taken along line IV-IV 'in FIG.
9 is a plan view showing a part of a display region of a liquid crystal display panel according to a second embodiment of the present invention.
10 is a plan view showing a part of a display area of a liquid crystal display panel according to a third embodiment of the present invention.
11 is a sectional view taken along line I-I 'of Fig.
12 is a flowchart illustrating a method of manufacturing a liquid crystal display device according to an embodiment of the present invention.
13A to 13E are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to an example of FIG.
Figs. 14A to 14C are cross-sectional views of a liquid crystal display device for explaining step S103 according to another example of Fig.

본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다. The meaning of the terms described herein should be understood as follows.

단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제 1", "제 2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. "포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. "적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다. "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면에 형성되는 경우 뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.The word " first, "" second," and the like, used to distinguish one element from another, are to be understood to include plural representations unless the context clearly dictates otherwise. The scope of the right should not be limited by these terms. It should be understood that the terms "comprises" or "having" does not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof. It should be understood that the term "at least one" includes all possible combinations from one or more related items. For example, the meaning of "at least one of the first item, the second item and the third item" means not only the first item, the second item or the third item, but also the second item and the second item among the first item, Means any combination of items that can be presented from more than one. The term "on" means not only when a configuration is formed directly on top of another configuration, but also when a third configuration is interposed between these configurations.

이하에서는 본 발명에 따른 액정 표시 장치 및 그의 제조 방법의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. Best Mode for Carrying Out the Invention Hereinafter, preferred examples of the liquid crystal display device and the manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings. In the drawings, like reference numerals are used to denote like elements throughout the drawings, even if they are shown on different drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

도 1은 본 발명의 실시예에 따른 액정 표시 장치를 보여주는 사시도이다. 도 2는 도 1의 어레이 기판, 게이트 구동부, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.1 is a perspective view illustrating a liquid crystal display device according to an embodiment of the present invention. FIG. 2 is a plan view showing the array substrate, the gate driver, the source drive IC, the flexible film, the circuit board, and the timing controller of FIG.

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 액정 표시 장치(100)는 액정 표시 패널(110), 게이트 구동부(120), 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)(130), 연성필름(140), 회로보드(150), 및 타이밍 제어부(160)를 포함한다.1 and 2, a liquid crystal display 100 according to an exemplary embodiment of the present invention includes a liquid crystal display panel 110, a gate driver 120, a source driver integrated circuit (IC) ) 130, a flexible film 140, a circuit board 150, and a timing control unit 160. [

액정 표시 패널(110)은 어레이 기판(111)과 대향 기판(112)을 포함한다. 대향 기판(112)은 봉지 기판일 수 있다. 어레이 기판(111)과 대향 기판(112)은 플라스틱 또는 유리(glass) 기판 일 수 있다.The liquid crystal display panel 110 includes an array substrate 111 and an opposite substrate 112. The counter substrate 112 may be an encapsulating substrate. The array substrate 111 and the counter substrate 112 may be plastic or glass substrates.

대향 기판(112)과 마주보는 어레이 기판(111)의 일면 상에는 게이트 배선들, 데이터 배선들, 및 화소들이 형성된다. 화소들은 게이트 배선들과 데이터 배선들의 교차 구조에 의해 정의되는 영역에 마련된다. 액정 표시 패널(110)은 도 2와 같이 화소들이 형성되어 화상을 표시하는 표시영역(DA)과 화상을 표시하지 않는 비표시영역(NDA)으로 구분될 수 있다. 표시영역(DA)에는 게이트 배선들, 데이터 배선들, 및 화소들이 형성될 수 있다. 비표시영역(NDA)에는 게이트 구동부(120)와 패드들이 형성될 수 있다.On one surface of the array substrate 111 facing the counter substrate 112, gate wirings, data wirings, and pixels are formed. The pixels are provided in an area defined by the intersection structure of the gate wirings and the data wirings. The liquid crystal display panel 110 may be divided into a display area DA in which pixels are formed and an image is displayed and a non-display area NDA in which an image is not displayed, as shown in FIG. Gate wirings, data lines, and pixels may be formed in the display area DA. A gate driver 120 and pads may be formed in the non-display area NDA.

게이트 구동부(120)는 타이밍 제어부(160)로부터 입력되는 게이트 제어신호에 따라 게이트 배선들에 게이트 신호들을 공급한다. 게이트 구동부(120)는 액정 표시 패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(DA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. 또는, 게이트 구동부(120)는 구동 칩으로 제작되어 연성필름에 실장되고 TAB(tape automated bonding) 방식으로 액정 표시 패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(DA)에 부착될 수도 있다.The gate driver 120 supplies gate signals to the gate wirings in accordance with a gate control signal input from the timing controller 160. The gate driver 120 may be formed in a non-display area DA on one side or both sides of the display area DA of the liquid crystal display panel 110 in a gate driver in panel (GIP) manner. Alternatively, the gate driver 120 may be formed as a driving chip, mounted on a flexible film, and mounted on one side or both sides of the display area DA of the liquid crystal display panel 110 in a tape automated bonding (TAB) ). ≪ / RTI >

소스 드라이브 IC(130)는 타이밍 제어부(160)로부터 디지털 비디오 데이터와 소스 제어신호를 입력받는다. 소스 드라이브 IC(130)는 소스 제어신호에 따라 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 데이터 배선들에 공급한다. 소스 드라이브 IC(130)가 구동 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성필름(140)에 실장될 수 있다.The source driver IC 130 receives the digital video data and the source control signal from the timing controller 160. The source drive IC 130 converts the digital video data into analog data voltages according to the source control signal and supplies the analog data voltages to the data lines. When the source drive IC 130 is fabricated from a driving chip, the source drive IC 130 may be mounted on the flexible film 140 using a chip on film (COF) method or a chip on plastic (COP) method.

액정 표시 패널(110)의 비표시영역(NDA)에는 데이터 패드들과 같은 패드들이 형성될 수 있다. 연성필름(140)에는 패드들과 소스 드라이브 IC(130)를 연결하는 배선들, 패드들과 회로보드(150)의 배선들을 연결하는 배선들이 형성될 수 있다. 연성필름(140)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 패드들 상에 부착되며, 이로 인해 패드들과 연성필름(140)의 배선들이 연결될 수 있다.Pads such as data pads may be formed in the non-display area NDA of the liquid crystal display panel 110. [ Wires connecting the pads and the source drive IC 130 and wirings connecting the pads and the wirings of the circuit board 150 may be formed in the flexible film 140. The flexible film 140 is adhered to the pads using an anisotropic conducting film, whereby the pads and the wirings of the flexible film 140 can be connected.

회로보드(150)는 연성필름(140)들에 부착될 수 있다. 회로보드(150)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로보드(150)에는 타이밍 제어부(160)가 실장될 수 있다. 회로보드(150)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.The circuit board 150 may be attached to the flexible films 140. The circuit board 150 may be implemented with a plurality of circuits implemented with driving chips. For example, the timing control unit 160 may be mounted on the circuit board 150. [ The circuit board 150 may be a printed circuit board or a flexible printed circuit board.

타이밍 제어부(160)는 회로보드(150)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력받는다. 타이밍 제어부(60)는 타이밍 신호에 기초하여 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 드라이브 IC(130)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(160)는 게이트 제어신호를 게이트 구동부(120)에 공급하고, 소스 제어신호를 소스 드라이브 IC(130)들에 공급한다.The timing controller 160 receives digital video data and a timing signal from an external system board through a cable of the circuit board 150. [ The timing controller 60 generates a gate control signal for controlling the operation timing of the gate driver 120 and a source control signal for controlling the source driver ICs 130 based on the timing signal. The timing controller 160 supplies a gate control signal to the gate driver 120 and a source control signal to the source driver ICs 130. [

도 3은 본 발명의 제1 실시예에 따른 액정 표시 패널의 표시 영역의 일부를 보여주는 평면도이다. 3 is a plan view showing a part of a display area of a liquid crystal display panel according to a first embodiment of the present invention.

도 3을 참조하면, 본 발명의 제1 실시예에 따른 액정 표시 패널은 게이트 배선(GL), 게이트 전극(GE), 공통 전압 배선(VcomL), 데이터 배선(DL), 박막 트랜지스터(T)들, 화소 전극(PE)들, 공통 전극(CE), 및 차광층(115)을 포함한다. Referring to FIG. 3, the liquid crystal display panel according to the first embodiment of the present invention includes a gate line GL, a gate electrode GE, a common voltage line VcomL, a data line DL, , Pixel electrodes (PE), a common electrode (CE), and a light shielding layer (115).

게이트 배선(GL)은 어레이 기판(111) 상에 제1 방향(X축 방향)으로 연장되어 있다. 게이트 배선(GL)은 각각의 서브 화소 별로 박막 트랜지스터(T)의 게이트로 기능하기 위한 게이트 전극(GE)을 구비하고 있다. 게이트 전극(GE)은 게이트 배선(GL)에서 상대적으로 배선 폭이 넓은 영역에 해당한다. 이러한, 게이트 배선(GL) 및 게이트 전극(GE)은 불투명한 도전 물질 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있지만, 이에 한정되지 않는다. The gate wiring GL extends on the array substrate 111 in the first direction (X-axis direction). The gate wiring GL has a gate electrode GE for functioning as a gate of the thin film transistor T for each sub-pixel. The gate electrode GE corresponds to a region having a relatively large wiring width in the gate wiring GL. The gate line GL and the gate electrode GE may be formed of an opaque conductive material such as molybdenum (Mo), aluminum (Al), chrome (Cr), gold (Au), titanium (Ti) ), Neodymium (Nd), and copper (Cu), or an alloy thereof. However, the present invention is not limited thereto.

공통 전압 배선(VcomL)은 게이트 배선(GL)과 동일한 층에 마련된다. 공통 전압 배선(VcomL)은 공통 전극(CE)과 접속되어, 공통 전극(CE)으로 공통 전압을 인가한다. 공통 전압 배선(VcomL)은 게이트 배선(GL)과 동일한 물질로 형성될 수 있다. 본 발명의 제1 실시예에 따른 공통 전압 배선(VcomL)은 제1 보조 공통 전압 배선(VcomL1) 및 제2 보조 공통 전압 배선(VcomL2)들을 포함한다. The common voltage wiring VcomL is provided in the same layer as the gate wiring GL. The common voltage wiring VcomL is connected to the common electrode CE to apply the common voltage to the common electrode CE. The common voltage wiring VcomL may be formed of the same material as the gate wiring GL. The common voltage wiring VcomL according to the first embodiment of the present invention includes the first sub common voltage wiring VcomL1 and the second auxiliary common voltage wiring VcomL2.

제1 보조 공통 전압 배선(VcomL1)은 게이트 배선(GL)과 나란하게 배치된다. 제1 보조 공통 전압 배선(VcomL1)은 게이트 배선(GL)과 마찬가지로 어레이 기판(111) 상에 제1 방향(X축 방향)으로 연장되어 있다. 제1 보조 공통 전압 배선(VcomL1)은 공통 배선 콘택홀(CNT2)을 통하여 공통 전극(CE)과 전기적으로 연결된다. 제1 보조 공통 전압 배선(VcomL1)은 공통 전극(CE)으로 공통 전압을 인가한다.The first auxiliary common voltage wiring VcomL1 is arranged in parallel with the gate wiring GL. The first auxiliary common voltage wiring VcomL1 extends in the first direction (X axis direction) on the array substrate 111 like the gate wiring GL. The first auxiliary common voltage wiring VcomL1 is electrically connected to the common electrode CE through the common wiring contact hole CNT2. The first auxiliary common voltage wiring VcomL1 applies a common voltage to the common electrode CE.

제2 보조 공통 전압 배선(VcomL2)들은 제1 보조 공통 전압 배선(VcomL 1)으로부터 데이터 배선(DL)과 나란한 제2 방향(Y축 방향)으로 돌출되도록 구비된다. 제2 보조 공통 전압 배선(VcomL2)은 공통 전극(CE)의 저항을 낮춰주는 기능을 한다. 또한, 제2 보조 전압 배선(VcomL2)은 데이터 배선(DL)과 화소 전극(PE) 사이에 형성되는 불필요한 프린지 필드(Fringe Field)에 의해, 데이터 배선(DL)과 화소 전극(PE) 사이에서 빛 샘이 발생하는 것을 방지하는 기능을 한다. 이를 위해, 제2 보조 공통 전압 배선(VcomL2)들 각각은 데이터 배선(DL)의 양측 각각에 배치된다. 또한, 제2 보조 공통 전압 배선(VcomL2)들 각각은 화소 전극(PE)들과 데이터 배선(DL) 사이에 배치된다. The second auxiliary common voltage wiring VcomL2 is provided so as to protrude from the first auxiliary common voltage wiring VcomL1 in a second direction (Y axis direction) parallel to the data line DL. The second auxiliary common voltage wiring VcomL2 functions to lower the resistance of the common electrode CE. The second auxiliary voltage wiring VcomL2 is provided between the data line DL and the pixel electrode PE by an unnecessary fringe field formed between the data line DL and the pixel electrode PE. Thereby preventing the occurrence of fountains. To this end, each of the second auxiliary common voltage lines VcomL2 is disposed on each side of the data line DL. Further, each of the second auxiliary common voltage lines VcomL2 is disposed between the pixel electrodes PE and the data line DL.

데이터 배선(DL)은 제1 방향(X축 방향)과 수직한 제2 방향(Y축 방향)으로 연장되어 있다. 데이터 배선(DL)은 게이트 배선(GL)과 교차하도록 구비된다. 또한, 데이터 배선(DL)은 게이트 배선(GL)과 나란하게 배치된 제1 보조 공통 전압 배선(VcomL1)과 교차하도록 배치된다. 데이터 배선(DL)의 우측 및 좌측 각각에는 화소 전극(PE)들이 구비된다. 또한, 데이터 배선(DL)과 화소 전극(PE)들 사이 각각에는 제1 보조 공통 전압 배선(VcomL1)으로부터 돌출된 제2 보조 공통 전압 배선(VcomL2)들이 배치된다. The data line DL extends in a second direction (Y-axis direction) perpendicular to the first direction (X-axis direction). The data line DL is provided so as to intersect the gate line GL. The data line DL is arranged so as to cross the first auxiliary common voltage line VcomL1 arranged in parallel with the gate line GL. Pixel electrodes PE are provided on the right and left sides of the data line DL. Further, second auxiliary common voltage lines VcomL2 protruding from the first auxiliary common voltage line VcomL1 are disposed between the data line DL and the pixel electrodes PE, respectively.

데이터 배선(DL)에는 박막 트랜지스터(T)의 소스 전극(SE)이 연결되어 있다. 즉, 소스 전극(SE)은 데이터 배선(DL)으로부터 제1 방향(X축 방향)으로 돌출되어 있다. 박막 트랜지스터(T)의 드레인 전극(DE)은 소스 전극(SE)과 마주하도록 배치되어 있다. 이 경우, 드레인 전극(DE)은 드레인 콘택홀(CNT1)을 통하여 화소 전극(PE)과 전기적으로 연결된다. A source electrode SE of the thin film transistor T is connected to the data line DL. That is, the source electrode SE protrudes from the data line DL in the first direction (X-axis direction). The drain electrode DE of the thin film transistor T is arranged to face the source electrode SE. In this case, the drain electrode DE is electrically connected to the pixel electrode PE through the drain contact hole CNT1.

데이터 배선(DL), 소스 전극(SE), 및 드레인 전극(DE)은 게이트 배선(GL) 및 공통 전압 배선(VcomL)이 구비된 층보다 위쪽 층에 구비되어 있다. 데이터 배선(DL), 소스 전극(SE), 및 드레인 전극(DE)은 서로 동일한 물질로 이루어질 수 있으며, 동일한 층에 구비되어 있다. 데이터 배선(DL), 소스 전극(SE), 및 드레인 전극(DE)은 불투명한 도전 물질 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있지만, 이에 한정되지 않는다. The data line DL, the source electrode SE and the drain electrode DE are provided in a layer above the layer provided with the gate wiring GL and the common voltage wiring VcomL. The data line DL, the source electrode SE, and the drain electrode DE may be made of the same material and are provided in the same layer. The data line DL, the source electrode SE and the drain electrode DE may be formed of an opaque conductive material such as molybdenum (Mo), aluminum (Al), chrome (Cr), gold (Au) ), Nickel (Ni), neodymium (Nd), and copper (Cu), or an alloy thereof.

데이터 배선(DL)은 이 후 공정에서 구비되는 화소 전극(PE)의 형상에 따라, 직선 형상을 가질 수 있다. 그러나, 이에 한정되지 않으며 화소 전극(PE)의 형상에 따라, 적어도 하나 이상의 굴곡을 가지는 지그재그 형상(zig-zag shape)을 가질 수도 있다. The data line DL may have a linear shape depending on the shape of the pixel electrode PE provided in the subsequent process. However, it is not limited to this, and it may have a zig-zag shape having at least one bend depending on the shape of the pixel electrode PE.

박막 트랜지스터(T)들은 화소 전극(PE)들 각각과 접속된다. 박막 트랜지스터(T)들 각각은 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)으로 구성될 수 있다. The thin film transistors T are connected to each of the pixel electrodes PE. Each of the thin film transistors T may be composed of a gate electrode GE, a source electrode SE and a drain electrode DE.

화소 전극(PE)들은 드레인 콘택홀(CNT1)을 통해서 박막 트랜지스터(T)의 드레인 전극(DE)과 접속된다. 본 발명의 제1 실시예에 따른 화소 전극(PE)들은 직선 형태로 구비될 수 있다. 그러나 이에 한정되지 않으며, 화소 전극(PE)들은 적어도 하나 이상의 굴곡을 가지는 지그재그 형상(zig-zag shape)으로 형성될 수 있다. 또한, 화소 전극(PE)들은 핑거 패턴(finger pattern)을 가지도록 형성될 수 있다. 화소 전극(PE)들은 예를 들어, 인듐 틴 옥사이드(ITO: Indium Tin Oxide)와 같은 투명한 도전 물질로 형성될 수 있다.The pixel electrodes PE are connected to the drain electrode DE of the thin film transistor T through the drain contact hole CNT1. The pixel electrodes PE according to the first embodiment of the present invention may be provided in a linear shape. However, the present invention is not limited to this, and the pixel electrodes PE may be formed in a zig-zag shape having at least one bend. In addition, the pixel electrodes PE may be formed to have a finger pattern. The pixel electrodes PE may be formed of a transparent conductive material such as indium tin oxide (ITO).

공통 전극(CE)은 화소 전극(PE)들과 동일한 층에 구비될 수 있다. 공통 전극(CE)은 화소 전극(PE)이 마련된 개구 영역에 구비될 수 있다. 또한, 공통 전극(CE)은 데이터 배선(DL) 및 공통 전압 배선(VcomL) 등이 구비된 비개구 영역에 구비될 수 있다. 여기서, 개구 영역은 화소 전극(PE)이 마련되는 부분으로 광이 발광되는 영역이다. 비개구 영역은 개구 영역을 둘러싸는 영역으로, 비개구 영역에는 데이터 배선(DL), 공통 전압 배선(VcomL), 및 박막 트랜지스터(T)들이 마련되어 있다. The common electrode CE may be provided in the same layer as the pixel electrodes PE. The common electrode CE may be provided in an opening region provided with the pixel electrode PE. In addition, the common electrode CE may be provided in a non-opening region provided with the data line DL, the common voltage line VcomL, and the like. Here, the opening region is a region where the pixel electrode PE is provided, and is a region where light is emitted. The non-opening region is an area surrounding the opening region, and the data line DL, the common voltage wiring VcomL, and the thin film transistors T are provided in the non-opening region.

개구 영역에 마련된 공통 전극(CE)은 화소 전극(PE)들 각각과 교대로 배열되어 양자 사이에서 액정 구동을 위한 전계를 형성한다. 비개구 영역에 마련된 공통 전극(CE)은 공통 배선 콘택홀(CNT2)을 통해서 공통 전압 배선(VcomL)과 전기적으로 연결된다. 이에 따라, 공통 전압 배선(VcomL)을 통해 인가되는 공통 전압은 공통 전극(CE)에 전달될 수 있다.The common electrode CE provided in the opening region is alternately arranged with each of the pixel electrodes PE to form an electric field for liquid crystal driving therebetween. The common electrode CE provided in the non-opening region is electrically connected to the common voltage wiring VcomL through the common wiring contact hole CNT2. Thus, the common voltage applied through the common voltage wiring VcomL can be transmitted to the common electrode CE.

공통 전극(CE)은 화소 전극(PE)들과 동일한 공정을 통하여, 동시에 구비될 수 있다. 또한, 공통 전극(CE)은 화소 전극(PE)과 동일한 물질로 형성될 수 있다. 즉, 공통 전극(CE)은 화소 전극(PE)과 마찬가지로 예를 들어, 인듐 틴 옥사이드(ITO: Indium Tin Oxide)와 같은 투명한 도전 물질로 형성될 수 있다.The common electrode CE may be provided at the same time through the same process as the pixel electrodes PE. In addition, the common electrode CE may be formed of the same material as the pixel electrode PE. That is, the common electrode CE may be formed of a transparent conductive material, such as indium tin oxide (ITO), in the same manner as the pixel electrode PE.

개구 영역에 구비된 공통 전극(CE)은 화소 전극(PE)의 형상에 따라, 직선 형태로 구비될 수 있다. 그러나, 이에 한정되지 않으며, 공통 전극(CE)은 화소 전극(PE)의 형상에 따라 적어도 하나 이상의 굴곡을 가지는 지그재그 형상(zig-zag shape)으로 형성될 수 있다. 또한, 공통 전극(CE)은 화소 전극(PE)들과 마찬가지로 핑거 패턴(finger pattern)을 가지도록 형성될 수 있다.The common electrode CE provided in the opening region may be provided in a straight line shape according to the shape of the pixel electrode PE. However, the present invention is not limited thereto, and the common electrode CE may be formed in a zig-zag shape having at least one bend depending on the shape of the pixel electrode PE. In addition, the common electrode CE may be formed to have a finger pattern like the pixel electrodes PE.

상술한 바와 같이, 본 발명의 제1 실시예에 따른 공통 전극(CE)은 화소 전극(PE)이 마련된 표시 패널의 개구 영역에 배치될 수 있으며, 핑거 패턴(finger pattern)을 가지도록 형성될 수 있다. 또한, 공통 전극(CE)은 비개구 영역에 마련된 제2 보조 공통 전압 배선(VcomL2) 및 데이터 배선(DL) 상부에 형성될 수 있다. 비개구 영역에 마련된 공통 전극(CE)은 제2 보조 공통 전압 배선(VcomL2) 및 데이터 배선(DL)과 중첩될 수 있다. 이 경우, 공통 전극(CE)은 제2 보조 공통 전압 배선(VcomL2) 및 데이터 배선(DL) 상부 전면에 구비될 수 있다. As described above, the common electrode CE according to the first embodiment of the present invention can be disposed in the opening region of the display panel provided with the pixel electrode PE, and can be formed to have a finger pattern have. In addition, the common electrode CE may be formed on the second auxiliary common voltage wiring VcomL2 and the data wiring DL provided in the non-opening region. The common electrode CE provided in the non-opening region can be overlapped with the second auxiliary common voltage wiring VcomL2 and the data wiring DL. In this case, the common electrode CE may be provided on the entire upper surface of the second auxiliary common voltage line VcomL2 and the data line DL.

차광층(115)은 비개구 영역에 배치된 공통 전극(CE) 상에 마련될 수 있다. 차광층(115)은 제2 보조 공통 전압 배선(VcomL2)들 및 데이터 배선(DL) 사이에서 발광되는 빛 샘을 차단하는 기능을 수행한다. 차광층(115)은 데이터 배선(DL) 및 제2 보조 공통 전압 배선(VcomL2)들 사이의 영역에 대응되도록 구비된다. 본 발명의 제1 예에 따른 차광층(115)은 제2 보조 공통 전압 배선(VcomL2), 데이터 배선(DL) 및 비개구 영역에 배치된 공통 전극(CE)과 중첩될 수 있다. 이에 따라, 차광층(115)은 비개구 영역에 구비된 제2 보조 공통 전압 배선(VcomL2)들 및 데이터 배선(DL) 상에 구비될 수 있다. 이 경우, 차광층(115)은 제2 보조 공통 전압 배선(VcomL2) 및 데이터 배선(DL)과 동일한 형상을 가지도록 구비될 수 있다. The light shielding layer 115 may be provided on the common electrode CE disposed in the non-opening region. The light-shielding layer 115 functions to cut off light spots emitted between the second auxiliary common voltage lines VcomL2 and the data lines DL. The light shielding layer 115 is provided so as to correspond to an area between the data line DL and the second auxiliary common voltage wiring line VcomL2. The light shielding layer 115 according to the first example of the present invention can be overlapped with the second auxiliary common voltage wiring VcomL2, the data wiring DL and the common electrode CE arranged in the non-opening area. Accordingly, the light shielding layer 115 may be provided on the second sub common voltage wiring VcomL2 and the data line DL provided in the non-opening region. In this case, the light shielding layer 115 may be provided so as to have the same shape as the second auxiliary common voltage wiring VcomL2 and the data wiring DL.

차광층(115)은 공통 전극(CE)과 동일한 폭을 가질 수 있다. 그러나, 이에 한정되지 않으며, 제조 방법에 따라 공통 전극(CE)의 폭 보다 작은 폭을 갖도록 구비될 수도 있다. 차광층(115)은 비개구 영역에 배치된 공통 전극(CE) 상부 전면을 덮도록 구비될 수 있으나, 이에 한정되지 않는다. 다만, 효과적으로 빛 샘을 차단하기 위하여, 제2 보조 공통 전압 배선(VcomL2) 및 데이터 배선(DL) 사이에는 반드시 차광층(115)이 구비되어야 한다. The light shielding layer 115 may have the same width as the common electrode CE. However, the present invention is not limited thereto, and may be provided to have a width smaller than the width of the common electrode CE according to the manufacturing method. The light shielding layer 115 may be provided to cover the upper surface of the common electrode CE disposed in the non-opening region, but is not limited thereto. However, in order to effectively block the light beam, a light shielding layer 115 must be provided between the second auxiliary common voltage wiring VcomL2 and the data wiring DL.

차광층(115)은 불투명한 금속 예를 들어, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있다. 그러나 이에 한정되지 않으며, 차광층(115)은 블랙의 유기절연물질 예를 들면, 카본 블랙(carbon black)이나 흑색 안료 중 어느 하나를 포함한 아크릴(Acryl), 에폭시(Epoxy) 또는 폴리이미드(Polyimide) 수지 등의 착색된 유기계 수지 등으로 이루어 질 수도 있다. 다만, 차광층(115)은 차광층(115)과 공통 전극(CE) 사이의 밀착력을 고려하여 불투명한 금속으로 형성될 수 있다.The light shielding layer 115 may be formed of an opaque metal such as Mo, Al, Cr, Au, Ti, Ni, Nd ) And copper (Cu), or an alloy thereof. However, the present invention is not limited to this, and the light-shielding layer 115 may be made of an acrylic, an epoxy or a polyimide including any one of a black organic insulating material, for example, carbon black or a black pigment. And a colored organic resin such as a resin. However, the light shielding layer 115 may be formed of an opaque metal in consideration of the adhesion between the light shielding layer 115 and the common electrode CE.

종래의 액정 표시 패널(110)에서는 데이터 배선(DL)에 인가되는 데이터 전압에 의해, 데이터 배선(DL)과 화소 전극(PE) 사이에 불필요한 프린지 필드(Fringe Field)가 발생될 수 있다. 이 경우, 액정이 의도하지 않은 방향으로 배열되어, 표시 패널에 화질 불량이 발생될 수 있다. In the conventional liquid crystal display panel 110, an unnecessary fringe field may be generated between the data line DL and the pixel electrode PE due to the data voltage applied to the data line DL. In this case, the liquid crystal is arranged in an unintended direction, and image quality defects may occur on the display panel.

그러나, 본 발명의 제1 실시예는 데이터 배선(DL)과 화소 전극(PE) 사이에 프린지 필드(Fringe Field)를 차폐하기 위한 제2 보조 공통 전압 배선(VcomL2)이 구비되기 때문에, 액정이 의도하지 않은 방향으로 배열되는 것이 방지될 수 있다. 이에 따라, 본 발명의 제1 실시예는 화면 상에 크로스 토크(cross talk)와 같은 화질 불량이 발생되는 것이 방지될 수 있다. However, in the first embodiment of the present invention, since the second auxiliary common voltage wiring line VcomL2 for shielding the fringe field is provided between the data line DL and the pixel electrode PE, It can be prevented from being arranged in a direction that is not. Accordingly, the first embodiment of the present invention can prevent the occurrence of image quality defects such as cross talk on the screen.

또한, 본 발명의 제1 실시예는 공통 전극(CE)과 화소 전극(PE)이 투명한 도전 물질로 형성되기 때문에, 불투명한 도전 물질로 형성되는 경우와 비교하여 액정 표시 패널의 휘도를 향상시킬 수 있다. In addition, since the common electrode CE and the pixel electrode PE are formed of a transparent conductive material in the first embodiment of the present invention, the brightness of the liquid crystal display panel can be improved as compared with the case of being formed of an opaque conductive material have.

또한, 본 발명의 제1 실시예는 제2 보조 공통 전압 배선(VcomL)과 데이터 배선(DL) 상부에 차광층(115)이 구비되기 때문에, 제2 보조 공통 전압 배선(VcomL)과 데이터 배선(DL) 사이에 빛 샘이 발생되는 것이 방지될 수 있다. 이에 따라, 본 발명의 제1 실시예는 액정 표시 패널의 명암비(contrast ratio)를 향상시킬 수 있다.In the first embodiment of the present invention, since the light shielding layer 115 is provided on the second auxiliary common voltage wiring VcomL and the data wiring DL, the second auxiliary common voltage wiring VcomL and the data wiring DL can be prevented from being generated. Accordingly, the first embodiment of the present invention can improve the contrast ratio of the liquid crystal display panel.

도 4는 도 3의 I-I'의 일 예에 따른 단면도이다. 이는, 제2 보조 공통 전압 배선(Vcoml2)들, 데이터 배선(DL), 및 차광층(115)이 구비된 영역을 보여주는 단면도이다. Fig. 4 is a cross-sectional view taken along line I-I 'of Fig. 3; This is a cross-sectional view showing a region where the second auxiliary common voltage wiring Vcoml2, the data line DL, and the light shielding layer 115 are provided.

도 4를 참조하면, 일 예에 따른 액정 표시 패널(110)은 어레이 기판(111), 대향 기판(112), 및 액정층(119)을 포함한다. 어레이 기판(111) 상에는 제2 보조 공통 전압 배선(VcomL2)들, 제1 절연막(I1), 반도체층(ACT), 데이터 배선(DL), 제2 절연막(I2), 컬러 필터(CF), 제3 절연막(I3), 공통 전극(CE), 화소 전극(PE)들 및 차광층(115)이 구비되어 있다. Referring to FIG. 4, the liquid crystal display panel 110 includes an array substrate 111, an opposite substrate 112, and a liquid crystal layer 119. A first insulating film I1, a semiconductor layer ACT, a data line DL, a second insulating film I2, a color filter CF, and a second auxiliary common voltage wiring VcomL2 are formed on the array substrate 111, 3 insulating film I3, a common electrode CE, pixel electrodes PE, and a light shielding layer 115 are provided.

제2 보조 공통 전압 배선(VcomL2)들은 어레이 기판(111) 상의 비개구 영역(A2)에 구비된다. 제2 보조 공통 전압 배선(VcomL2)들은 데이터 배선(DL)을 사이에 두고 소정의 간격으로 이격되어 배치된다. 즉, 제2 보조 공통 전압 배선(VcomL2)들은 데이터 배선(DL) 좌측 및 우측에 각각 배치된다. 제2 보조 공통 전압 배선(VcomL2)들 각각은 데이터 배선(DL)과 화소 전극(PE) 사이에 구비된다. The second auxiliary common voltage wiring lines VcomL2 are provided in the non-opening area A2 on the array substrate 111. [ The second auxiliary common voltage lines VcomL2 are arranged apart from each other with a predetermined distance therebetween through the data line DL. That is, the second auxiliary common voltage lines VcomL2 are arranged on the left and right sides of the data line DL, respectively. Each of the second auxiliary common voltage lines VcomL2 is provided between the data line DL and the pixel electrode PE.

제2 보조 공통 전압 배선(VcomL2)은 데이터 라인(DL)과 화소 전극(PE) 사이에 구비되어, 데이터 라인(DL)으로 인가되는 데이터 전압에 의해 데이터 배선(DL)과 화소 전극(PE)에 프린지 필드(Fringe Field)가 형성되는 것을 방지한다. The second auxiliary common voltage wiring VcomL2 is provided between the data line DL and the pixel electrode PE and is connected to the data line DL and the pixel electrode PE by a data voltage applied to the data line DL. Thereby preventing fringe fields from being formed.

제1 절연막(I1)은 제2 보조 공통 전압 배선(VcomL2)이 구비된 어레이 기판(111) 상부 전면에 구비된다. 제1 절연막(I1)은 제2 보조 공통 전압 배선(VcomL2)과 반도체층(ACT)을 절연시키는 기능을 한다. 이러한, 제1 절연막(I1)은 게이트 절연막일 수 있다. 제1 절연막(I1)은 무기절연물질 예를 들어, SiO2(silicon dioxide), SiNx(silicon nitride), SiON(silicon oxynitride) 또는 이들의 다중층으로 이루어 질 수 있으나, 이에 한정되지 않는다.The first insulating film I1 is provided on the entire upper surface of the array substrate 111 provided with the second auxiliary common voltage wiring line VcomL2. The first insulating film I1 functions to insulate the second auxiliary common voltage wiring VcomL2 from the semiconductor layer ACT. The first insulating film I1 may be a gate insulating film. The first insulating layer I1 may be formed of an inorganic insulating material, for example, silicon dioxide (SiNx), silicon nitride (SiNx), silicon oxynitride (SiON), or a multilayer thereof.

반도체층(ACT)은 제1 절연막(I1) 상에 구비된다. 반도체층(ACT)은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon) 또는 산화물 반도체로 형성될 수 있다. The semiconductor layer ACT is provided on the first insulating film I1. The semiconductor layer (ACT) may be formed of amorphous silicon, polycrystalline silicon, or an oxide semiconductor.

데이터 배선(DL)은 반도체층(ACT) 상에 구비된다. 데이터 배선(DL)은 두 개의 제2 보조 공통 전압 배선(VcomL2)들 사이에 배치될 수 있다. The data line DL is provided on the semiconductor layer ACT. The data line DL may be disposed between the two second auxiliary common voltage lines VcomL2.

제2 절연막(I2)은 데이터 배선(DL) 상에 구비된다. 제2 절연막(123)은 데이터 배선(DL)을 보호하는 기능을 한다. 제2 절연막(I2)은 예를 들어, 무기절연물질 SiO2(silicon dioxide), SiNx(silicon nitride), SiON(silicon oxynitride) 또는 이들의 다중층으로 이루어 질 수 있으나, 이에 한정되지 않는다. The second insulating film I2 is provided on the data line DL. The second insulating film 123 functions to protect the data line DL. The second insulating film I2 may be formed of, for example, inorganic insulating materials such as silicon dioxide (SiNx), silicon nitride (SiNx), silicon oxynitride (SiON), or multilayers thereof.

컬러 필터(CF)는 제2 절연막(I2) 상에 구비된다. 컬러 필터(CF)는 액정 표시 패널(110)에서 컬러를 구현하기 위해 사용된다. 컬러 필터(CF)에는 R(Red), G(Green), B(Blue) 패턴들이 형성될 수 있다. The color filter CF is provided on the second insulating film I2. The color filter CF is used to implement color in the liquid crystal display panel 110. R (Red), G (Green), and B (Blue) patterns may be formed in the color filter CF.

제3 절연막(I3)은 컬러 필터(CF)가 구비되어 있는 어레이 기판(111)의 상부 전면을 덮는다. 제3 절연막(I3)은 어레이 기판(111)의 상부를 평탄화 시키는 기능을 수행한다. 제3 절연막(I3)은 예를 들어, 아크릴계 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly-phenylene resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin), 및 벤조사이클로부텐(benzocyclobutene) 중 하나 이상의 물질로 형성될 수 있으나, 이에 한정되지 않는다.The third insulating film I3 covers the upper surface of the array substrate 111 on which the color filter CF is provided. The third insulating film I3 functions to flatten the upper portion of the array substrate 111. [ The third insulating film I3 may be formed of, for example, an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, a polyimide resin, May be formed of at least one of unsaturated polyesters resin, poly-phenylene resin, polyphenylenesulfides resin, and benzocyclobutene. However, But is not limited thereto.

공통 전극(CE)은 제3 절연막(I3) 상에 구비된다. 공통 전극(CE)은 데이터 배선(DL)과 제2 보조 공통 전압 배선(VcomL2) 상에 구비된다. 이 경우, 공통 전극(CE)의 폭은 후술하는 차광층(115)의 폭(W1)과 동일하거나 클 수 있다. The common electrode CE is provided on the third insulating film I3. The common electrode CE is provided on the data line DL and the second auxiliary common voltage line VcomL2. In this case, the width of the common electrode CE may be equal to or larger than the width W1 of the light-shielding layer 115 described later.

화소 전극(PE)들은 공통 전극(CE)과 동일한 층에 구비된다. 화소 전극(PE)들은 데이터 배선(DL) 및 공통 전극(CE)을 사이에 두고 소정의 거리 이격되도록 구비된다. 이 경우, 화소 전극(PE)과 데이터 배선(DL) 사이에는 제2 보조 공통 전압 배선(VcomL2)이 마련될 수 있다. The pixel electrodes PE are provided in the same layer as the common electrode CE. The pixel electrodes PE are spaced apart by a predetermined distance with the data line DL and the common electrode CE therebetween. In this case, a second auxiliary common voltage wiring line VcomL2 may be provided between the pixel electrode PE and the data line DL.

차광층(115)은 공통 전극(CE) 상에 구비된다. 차광층(115)은 공통 전극(CE)과 동일한 폭(W1)을 갖도록 구비될 수 있다. 그러나 반드시 이에 한정되는 것은 아니며, 차광층(115)은 차광층(115)을 형성하는 방법에 따라 공통 전극(CE)보다 작은 폭을 가질 수도 있다. The light shielding layer 115 is provided on the common electrode CE. The light shielding layer 115 may be provided to have the same width W1 as the common electrode CE. The light shielding layer 115 may have a smaller width than the common electrode CE depending on the method of forming the light shielding layer 115. [

본 발명의 제1 실시예에 따른 차광층(115)의 폭(W1)은 데이터 배선(DL)의 좌측에 위치한 제2 보조 공통 전압 배선의 최외곽 끝단으로부터 데이터 배선(DL)의 우측에 위치한 제2 보조 공통 전압 배선의 최외곽 끝단까지의 거리인 제1 거리(D1)와 동일하거나, 작을 수 있다. 차광층(115)의 폭(W1)이 제1 거리(D1)보다 큰 경우, 액정 표시 패널(110)의 개구 영역(A1)이 줄어들 수 있다. 따라서, 차광층(115)의 폭(W1)은 제1 거리(D1)과 동일하거나 작게 형성될 수 있다.The width W1 of the light shielding layer 115 according to the first embodiment of the present invention is set such that the width W1 of the light shielding layer 115 located on the right side of the data line DL from the outermost end of the second sub- 2 auxiliary coercive voltage wiring line to the outermost end of the auxiliary common voltage wiring line. When the width W1 of the light shielding layer 115 is larger than the first distance D1, the opening area A1 of the liquid crystal display panel 110 can be reduced. Therefore, the width W1 of the light shielding layer 115 may be formed to be equal to or smaller than the first distance D1.

본 발명의 제1 실시예는 공통 전극(CE)과 화소 전극(PE) 사이의 수평 전계에 의해서 액정층(119)의 배열 방향이 조절된다. 즉, 본 발명은 공통 전극(CE)과 화소 전극(PE) 사이의 수평 전계에 의해 액정층(119)의 배열 방향이 조절되는 IPS(In-plane Switching) 모드로 구동될 수 있지만, 반드시 그에 한정되는 것은 아니다. In the first embodiment of the present invention, the arrangement direction of the liquid crystal layer 119 is adjusted by the horizontal electric field between the common electrode CE and the pixel electrode PE. That is, although the present invention can be driven in an IPS (In-plane Switching) mode in which the alignment direction of the liquid crystal layer 119 is adjusted by the horizontal electric field between the common electrode CE and the pixel electrode PE, It is not.

상술한 바와 같이, 본 발명이 COT구조인 경우, 대향 기판(112) 상에는 별도의 구성이 형성되지 않을 수 있지만, 반드시 그에 한정되는 것은 아니다. 예를 들어, 본 발명이 COT구조가 아닌 경우, 대향 기판(112) 상에는 블랙 매트릭스와 상기 컬러 필터(CF)가 형성될 수 있다.As described above, when the present invention is a COT structure, a separate structure may not be formed on the counter substrate 112, but the present invention is not limited thereto. For example, when the present invention is not a COT structure, a black matrix and the color filter CF may be formed on the counter substrate 112.

본 발명의 제1 실시예는 공통 전극(CE)과 화소 전극(PE)이 투명한 도전 물질로 형성되기 때문에, 불투명한 도전 물질로 형성되는 경우와 비교하여 액정 표시 패널의 휘도를 향상시킬 수 있다. In the first embodiment of the present invention, since the common electrode CE and the pixel electrode PE are formed of a transparent conductive material, the brightness of the liquid crystal display panel can be improved as compared with the case where the common electrode CE and the pixel electrode PE are formed of an opaque conductive material.

또한, 본 발명의 제1 실시예는 제2 보조 공통 전압 배선(VcomL)과 데이터 배선(DL) 상에 차광층(115)이 구비되기 때문에, 공통 전극(CE)이 투명한 도전 물질로 형성되더라도 제2 보조 공통 전압 배선(VcomL)과 데이터 배선(DL) 사이에서 빛 샘이 발생되는 것을 방지될 수 있다. 이에 따라, 본 발명의 제1 실시예는 액정 표시 패널의 명암비(contrast ratio)를 향상시킬 수 있다. In the first embodiment of the present invention, since the light shielding layer 115 is provided on the second auxiliary common voltage wiring VcomL and the data wiring DL, even if the common electrode CE is formed of a transparent conductive material It is possible to prevent generation of light spots between the two auxiliary common voltage lines VcomL and the data lines DL. Accordingly, the first embodiment of the present invention can improve the contrast ratio of the liquid crystal display panel.

도 5는 도 3의 I-I'의 다른 예에 따른 단면도이다. 본 발명의 다른 예는 차광층(115)이 공통 전극 아래에 구비되는 것을 제외하고는 본 발명의 일 예와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 각각의 구성의 재료 및 구조 등에 있어서 반복되는 부분에 대한 중복 설명은 생략된다. 5 is a cross-sectional view according to another example of I-I 'of FIG. Another example of the present invention is the same as the example of the present invention except that the light shielding layer 115 is provided below the common electrode. Therefore, the same reference numerals are assigned to the same components, and repetitive descriptions of the repetitive portions in the materials, structures, etc. of the respective components are omitted.

도 5를 참조하면, 다른 예에 따른 차광층(115)은 비개구 영역에 배치된 공통 전극(CE) 아래에 구비된다. 구체적으로, 차광층(115)은 제3 절연막(I3) 상에 구비된다. 차광층(115)은 데이터 배선(DL) 및 제2 보조 공통 전압 배선(VcomL2)과 중첩되도록 배치된다. 본 발명의 제1 실시예에 따른 차광층(115)의 폭(W1)은 데이터 배선(DL)의 좌측에 위치한 제2 보조 공통 전압 배선의 최외곽 끝단으로부터 데이터 배선(DL)의 우측에 위치한 제2 보조 공통 전압 배선의 최외곽 끝단까지의 거리인 제1 거리(D1)와 동일하거나, 작을 수 있다. 공통 전극(CE)은 차광층(115) 상에 구비된다. 공통 전극(CE)은 차광층(115)과 동일한 폭(W1)을 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 화소 전극(PE)은 공통 전극(CE)과 동일한 물질로 이루어질 수 있으며, 동일한 공정을 이용하여 동시에 형성될 수 있다. Referring to FIG. 5, the light-shielding layer 115 according to another example is provided below the common electrode CE disposed in the non-opening region. Specifically, the light shielding layer 115 is provided on the third insulating film I3. The light shielding layer 115 is disposed so as to overlap the data line DL and the second auxiliary common voltage wiring line VcomL2. The width W1 of the light shielding layer 115 according to the first embodiment of the present invention is set such that the width W1 of the light shielding layer 115 located on the right side of the data line DL from the outermost end of the second sub- 2 auxiliary coercive voltage wiring line to the outermost end of the auxiliary common voltage wiring line. The common electrode CE is provided on the light-shielding layer 115. The common electrode CE may have the same width W1 as that of the light shielding layer 115, but is not limited thereto. The pixel electrode PE may be formed of the same material as the common electrode CE, and may be formed simultaneously using the same process.

본 발명의 다른 예에 따른 액정 표시 장치를 형성하는 공정은 다음과 같다. 먼저, 제3 절연막(I3) 상에 포토 마스크 공정을 이용하여 차광층(115)을 형성한다. 다음, 차광층(115) 상에 투명 전극 물질을 도포 한 후, 포토 마스크 공정을 이용하여, 투명 전극 물질을 패터닝한다. 이에 따라, 차광층(115) 상에 공통 전극(CE)이 형성될 수 있다. 화소 전극(PE)은 공통 전극(CE)과 동일한 공정을 이용하여 동시에 형성될 수 있으나, 반드시 이에 한정되는 것은 아니다. A process of forming a liquid crystal display device according to another example of the present invention is as follows. First, a light shielding layer 115 is formed on the third insulating film I3 using a photomask process. Next, a transparent electrode material is coated on the light shielding layer 115, and then a transparent electrode material is patterned using a photomask process. Accordingly, the common electrode CE may be formed on the light shielding layer 115. [ The pixel electrodes PE may be formed simultaneously using the same process as the common electrode CE, but the present invention is not limited thereto.

상술한 본 발명의 다른 예는 도 4를 참조로 설명된 본 발명의 일 예와 동일한 효과를 제공한다. 즉, 차광층(115)이 구비되기 때문에, 비발광 영역(A2)에서의 빛 샘을 방지할 수 있으며, 액정 표시 패널(110)의 빛 샘을 방지할 수 있다. Another example of the present invention described above provides the same effect as that of the example of the present invention described with reference to Fig. That is, since the light shielding layer 115 is provided, light leakage in the non-light emitting area A2 can be prevented, and light leakage of the liquid crystal display panel 110 can be prevented.

도 6은 도 3의 Ⅱ-Ⅱ'의 단면도이다. 이는, 공통 전압 배선(VcomL)과 공통 전극(CE)이 접속되는 부분을 보여주는 단면도이다. 6 is a cross-sectional view taken along a line II-II 'in FIG. This is a cross-sectional view showing a portion where the common voltage wiring VcomL and the common electrode CE are connected.

도 6을 참조하면, 본 발명의 제1 실시예에 따른 어레이 기판(111) 상에는 제1 보조 공통 전압 배선(VcomL1)이 형성되어 있고, 제1 보조 공통 전압 배선(VcomL2) 상에는 제1 절연막(I1), 제2 절연막(I2), 컬러 필터(CF) 및 제3 절연막(I3)이 순차적으로 형성되어 있다. 제3 절연막(I3) 상에는 공통 전극(CE)이 형성되어 있다. 이 경우, 제1 절연막(I1), 제2 절연막(I2), 컬러 필터(CF) 및 제3 절연막(I3)에는 제1 보조 공통 전압 배선(VcomL1)을 노출시키는 공통 배선 콘택홀(CNT2)이 구비되어 있다. 공통 전극(CE)은 공통 배선 콘택홀(CNT2)을 통하여 제1 보조 공통 전압 배선(VcomL1)에 전기적으로 연결될 수 있다. 6, a first auxiliary common voltage wiring line VcomL1 is formed on an array substrate 111 according to the first embodiment of the present invention. On the first auxiliary common voltage wiring line VcomL2, a first insulating film I1 A second insulating film I2, a color filter CF, and a third insulating film I3 are sequentially formed. A common electrode CE is formed on the third insulating film I3. In this case, a common wiring contact hole CNT2 for exposing the first auxiliary common voltage wiring VcomL1 is formed in the first insulating film I1, the second insulating film I2, the color filter CF and the third insulating film I3 Respectively. The common electrode CE can be electrically connected to the first auxiliary common voltage wiring line VcomL1 through the common wiring contact hole CNT2.

본 발명의 제1 실시예는 공통 전극(CE) 아래에 공통 전압 배선(VcomL)이 구비되고, 공통 배선 콘택홀(CNT2)을 통하여 공통 전극(CE)과 공통 전압 배선(VcomL)이 접속되기 때문에, 공통 전극(CE)과 공통 전압 배선(VcomL)이 동일한 층에 구비되는 경우와 비교하여, 공통 전압 배선(VcomL)의 설계 영역을 넓힐 수 있다. 이에 따라, 본 발명의 제1 실시예는 종래와 비교하여 공통 전극(CE)의 저항을 줄일 수 있다. In the first embodiment of the present invention, since the common voltage wiring VcomL is provided under the common electrode CE and the common electrode CE and the common voltage wiring VcomL are connected through the common wiring contact hole CNT2 , The design region of the common voltage wiring VcomL can be widened as compared with the case where the common electrode CE and the common voltage wiring VcomL are provided in the same layer. Accordingly, the first embodiment of the present invention can reduce the resistance of the common electrode CE as compared with the conventional art.

도 7은 도 3의 Ⅲ-Ⅲ'의 단면도이다. 이는, 액정 표시 패널(110)의 개구 영역(A1)을 보여주는 단면도이다. 7 is a sectional view of III-III 'in Fig. This is a sectional view showing the opening area A1 of the liquid crystal display panel 110. [

도 7을 참조하면, 본 발명의 제1 실시예에 따른 액정 표시 패널(110)의 어레이 기판(111) 상에는 제1 절연막(I1), 제2 절연막(I2), 컬러 필터(CF) 및 제3 절연막(I3)이 순차적으로 형성되어 있다. 공통 전극(CE)과 화소 전극(PE)은 동일한 제3 절연막(I3) 상에 구비되어 있다. 공통 전극(CE)과 화소 전극(PE)은 교대로 배열되어 양자 사이에서 액정 구동을 위한 전계를 형성한다. 즉, 액정층(119)은 어레이 기판(111)과 대향 기판(112) 사이에 구비되어 공통 전극(140)과 화소 전극(150) 사이의 전계에 의해서 그 배열방향이 조절된다. 7, a first insulating film I1, a second insulating film I2, a color filter CF, and a third insulating film I2 are formed on an array substrate 111 of a liquid crystal display panel 110 according to the first embodiment of the present invention. And an insulating film I3 are sequentially formed. The common electrode CE and the pixel electrode PE are provided on the same third insulating film I3. The common electrode CE and the pixel electrode PE are alternately arranged to form an electric field for liquid crystal driving therebetween. That is, the liquid crystal layer 119 is provided between the array substrate 111 and the counter substrate 112, and the alignment direction of the liquid crystal layer 119 is adjusted by the electric field between the common electrode 140 and the pixel electrode 150.

본 발명의 제1 실시예에 따른 화소 전극(PE)과 공통 전극(CE)의 선폭(CD)은 0.5㎛ 내지 2.0㎛의 값을 가질 수 있다. 또한, 화소 전극(PE)과 공통 전극(CE)의 배열 피치(Pcp)는 2.0㎛ 내지 6.0㎛의 값을 갖는다. 따라서, 화소 전극(PE)과 공통 전극(CE)의 간격(Gap)은 1.5㎛ 내지 4.0㎛의 값을 가질 수 있다. 가장 바람직하게는 화소 전극(PE)과 공통 전극(CE)의 선폭(CD)은 1.0㎛ 내지 2.0㎛일 수 있다. 이 조건하에서, 전극 피치(Pitch)를 고려하면, 화소 전극(PE)과 공통 전극(CE)의 간격(Gap)은 1.0㎛ 내지 5.0㎛의 값을 가질 수 있다. The line width CD of the pixel electrode PE and the common electrode CE according to the first embodiment of the present invention may have a value of 0.5 mu m to 2.0 mu m. The arrangement pitch Pcp of the pixel electrode PE and the common electrode CE has a value of 2.0 mu m to 6.0 mu m. Accordingly, the gap Gap between the pixel electrode PE and the common electrode CE can have a value of 1.5 mu m to 4.0 mu m. Most preferably, the line width CD of the pixel electrode PE and the common electrode CE may be 1.0 탆 to 2.0 탆. Under this condition, the gap Gap between the pixel electrode PE and the common electrode CE may have a value of 1.0 탆 to 5.0 탆, considering the electrode pitch.

이와 같이 전극들 조밀하게 설계할 경우, 전극 상층 영역도 모두 투과 영역으로 활용할 수 있다. 따라서, 화소 전극(PE)과 공통 전극(CE) 모두를 투명한 도전 물질로 형성하더라도, 빛 샘이 발생하지 않고, 초고투과율을 확보할 수 있다. 이 경우, 투명 도전 물질은, 인듐-주석 산화물(Indium-Tin-Oxide; ITO) 혹은 인듐-갈륨-산화물(Indium-Zinc-Oxide; IZO)과 같은 산화물을 포함할 수 있다. When the electrodes are densely designed as described above, the electrode upper layer region can also be utilized as a transmission region. Therefore, even if both the pixel electrode PE and the common electrode CE are formed of a transparent conductive material, no light spots are generated, and an ultra high transmittance can be ensured. In this case, the transparent conductive material may include an oxide such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO).

이와 같이 전극들의 간격이 좁게 배치된 경우, 화소 전극(PE)과 공통 전극(CE) 사이에 형성되는 수평 전계는 종래 기술에 의한 IPS 모드에서와 다른 특성을 가질 수 있다. 즉, 본 발명에 의한 수평 전계 방식 액정 표시장치에서는 종래 기술과 다른 성질의 액정 물질이 사용될 수 있다. When the distance between the electrodes is narrow, the horizontal electric field formed between the pixel electrode PE and the common electrode CE may have characteristics different from those in the IPS mode according to the related art. That is, in the horizontal electric field type liquid crystal display device according to the present invention, a liquid crystal material having properties different from those of the prior art can be used.

본 발명의 제1 실시예에 따른 액정은 액정의 유전율 차이(Δε)가 -5 내지 5 범위일 수 있다. 액정의 유전율 차이란, 액정 분자의 단축 유전율(ε⊥)과 장축 유전율(ε∥)의 차이를 의미한다. 예를 들어, 유전율 차이가 양수이면 포지티브 형(Positive Type) 액정으로, 음수이면 네가티브 형(Negative Type) 액정으로 구분한다. 본 발명의 실시예에서는 유전율의 차이가 5이하인 네가티브 형 액정이 사용될 수 있으나, 반드시 이에 한정되지 않는다.The liquid crystal according to the first embodiment of the present invention may have a dielectric constant difference DELTA epsilon of liquid crystal ranging from -5 to 5. [ The difference in the permittivity of the liquid crystal means the difference between the short axis permittivity (??) And the long axis permittivity (??) Of the liquid crystal molecule. For example, if the permittivity difference is a positive number, it is divided into a positive type liquid crystal and if it is negative, it is divided into a negative type liquid crystal. In an embodiment of the present invention, a negative type liquid crystal having a difference in dielectric constant of 5 or less may be used, but the present invention is not limited thereto.

도 8은 도 3의 Ⅳ-Ⅳ'의 단면도이다. 이는, 액정 표시 패널(110)의 박막 트랜지스터(T)가 구비된 영역을 보여주는 단면도이다. 8 is a cross-sectional view taken along line IV-IV 'in FIG. This is a sectional view showing a region where the thin film transistor T of the liquid crystal display panel 110 is provided.

도 8을 참조하면, 본 발명의 제1 실시예에 따른 액정 표시 패널(110)의 어레이 기판(111) 상에는 게이트 전극(GE) 및 제1 보조 공통 전압 배선(VcomL1)이 구비된다. 게이트 전극(GE) 및 제1 보조 공통 전압 배선(VcomL1)은 소정의 거리 이격되어, 서로 나란하게 배치된다. 게이트 전극(GE) 및 제1 보조 공통 전압 배선(VcomL1)들 상에는 제1 절연막(I1)이 형성되고, 제1 절연막(I1) 상에는 반도체층(ACT)이 형성된다. 반도체층(ACT) 상에는 소스 전극(SE) 및 드레인 전극(DE)이 형성된다. 소스 전극(SE) 및 드레인 전극(DE) 상에는 제2 절연막(I2), 컬러 필터(CF), 제3 절연막(I3)이 순차적으로 형성된다. 제3 절연막(I3) 상에는 화소 전극(PE)이 구비된다. 이 경우, 제2 절연막(I2), 컬러 필터(CF) 및 제3 절연막(I3)에는 드레인 전극(DE)을 노출시키는 드레인 콘택홀(CNT1)이 구비되어 있다. 화소 전극(PE)은 드레인 콘택홀(CNT1)을 통하여 드레인 전극(DE)에 전기적으로 연결된다. Referring to FIG. 8, a gate electrode GE and a first sub common voltage line VcomL1 are provided on an array substrate 111 of a liquid crystal display panel 110 according to the first embodiment of the present invention. The gate electrode GE and the first auxiliary common voltage wiring VcomL1 are spaced apart from each other by a predetermined distance and are arranged in parallel with each other. A first insulating film I1 is formed on the gate electrode GE and the first auxiliary common voltage wiring VcomL1 and a semiconductor layer ACT is formed on the first insulating film I1. A source electrode SE and a drain electrode DE are formed on the semiconductor layer ACT. A second insulating film I2, a color filter CF and a third insulating film I3 are sequentially formed on the source electrode SE and the drain electrode DE. A pixel electrode PE is provided on the third insulating film I3. In this case, the second insulating film I2, the color filter CF, and the third insulating film I3 are provided with a drain contact hole CNT1 for exposing the drain electrode DE. The pixel electrode PE is electrically connected to the drain electrode DE through the drain contact hole CNT1.

도 9는 본 발명의 제2 실시예에 따른 액정 표시 패널의 표시 영역의 일부를 보여주는 평면도이다. 본 발명의 제2 실시예는 차광층(115)이 데이터 배선(DL) 및 제2 보조 공통 전압 배선(VcomL2) 상부에만 배치되는 것을 제외하고는 본 발명의 제1 실시예와 동일하다. 또한, 본 발명의 제2 실시예에 따른 단면들은 도 4 내지 도 8을 참조로 설명된 본 발명의 제1 실시예와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 각각의 구성의 재료 및 구조 등에 있어서 반복되는 부분에 대한 중복 설명은 생략된다. 9 is a plan view showing a part of a display region of a liquid crystal display panel according to a second embodiment of the present invention. The second embodiment of the present invention is the same as the first embodiment of the present invention except that the light shielding layer 115 is disposed only on the data line DL and the second auxiliary common voltage wiring line VcomL2. Further, the cross sections according to the second embodiment of the present invention are the same as those of the first embodiment of the present invention described with reference to Figs. Therefore, the same reference numerals are assigned to the same components, and repetitive descriptions of the repetitive portions in the materials, structures, etc. of the respective components are omitted.

도 9를 참조하면, 본 발명의 제2 실시예에 따른 차광층(115)은 비개구 영역에 배치된 공통 전극(CE) 상에 구비된다. 이 경우, 차광층(115)은 비개구 영역에 배치된 공통 전극(CE) 상부 중 제2 보조 공통 전압 배선(VcomL2)들 및 데이터 배선(DL)과 중첩되는 일부 영역에 선택적으로 구비될 수 있다. 차광층(115)은 공통 전극(CE)과 동일한 폭을 가질 수 있다. 이에 따라, 차광층(115)은 제2 보조 공통 전압 배선(VcomL2)들 및 데이터 배선(DL) 사이에서 발생되는 빛 샘을 차단할 수 있다. Referring to FIG. 9, the light-shielding layer 115 according to the second embodiment of the present invention is provided on a common electrode CE disposed in a non-opening region. In this case, the light shielding layer 115 may be selectively provided in a part of the upper portion of the common electrode CE disposed in the non-opening region and overlapping the second auxiliary common voltage wiring line VcomL2 and the data line DL . The light shielding layer 115 may have the same width as the common electrode CE. Accordingly, the light shielding layer 115 can block light spots generated between the second sub common voltage lines VcomL2 and the data line DL.

본 발명의 제2 실시예는 본 발명의 제1 실시예와 동일한 효과를 제공한다. 또한, 본 발명의 제2 실시예는 데이터 배선(DL) 및 제2 보조 공통 전압 배선(VcomL2)과 중첩되는 공통 전극(CE) 상부에만 선택적으로 차광층(115)이 구비되기 때문에, 액정 표시 패널(110)의 비개구 영역에 구비된 공통 전극(CE) 상부 전면에 차광층(115)을 구비하는 경우와 비교하여, 차광층(115)에 의한 광 반사율을 줄일 수 있다. 즉, 본 발명의 제2 실시예는 차광층(115)에 의한 광 반사율을 최소화하면서, 액정 표시 패널(110)의 명암비(contrast ratio)를 향상시킬 수 있다. The second embodiment of the present invention provides the same effect as the first embodiment of the present invention. In the second embodiment of the present invention, since the light shielding layer 115 is selectively provided only on the common electrode CE overlapping the data line DL and the second auxiliary common voltage line VcomL2, The light reflectance by the light shielding layer 115 can be reduced as compared with the case where the light shielding layer 115 is provided on the entire upper surface of the common electrode CE provided in the non-opening region of the light shielding layer 110. That is, the second embodiment of the present invention can improve the contrast ratio of the liquid crystal display panel 110 while minimizing the light reflectance by the light shielding layer 115.

도 10은 본 발명의 제3 실시예에 따른 액정 표시 패널의 표시 영역의 일부를 보여주는 평면도이다. 본 발명의 제3 실시예는 차광층(115)이 제1 보조 차광층(115a) 및 제2 보조 차광층(115b)을 포함하는 것을 제외하고는 도 9를 참조로 설명된 본 발명의 제2 실시예와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 각각의 구성의 재료 및 구조 등에 있어서 반복되는 부분에 대한 중복 설명은 생략된다. 10 is a plan view showing a part of a display area of a liquid crystal display panel according to a third embodiment of the present invention. The third embodiment of the present invention is the same as the second embodiment of the present invention described with reference to FIG. 9 except that the light shielding layer 115 includes the first auxiliary light shielding layer 115a and the second auxiliary light shielding layer 115b. Which is the same as the embodiment. Therefore, the same reference numerals are assigned to the same components, and repetitive descriptions of the repetitive portions in the materials, structures, etc. of the respective components are omitted.

도 10을 참조하면, 본 발명의 제3 실시예에 따른 제2 보조 공통 전압 배선(VcomL2)들 각각은 데이터 배선(DL)의 양측 각각에 배치된다. 또한, 제2 보조 공통 전압 배선(VcomL2)들 각각은 화소 전극(PE)들과 데이터 배선(DL) 사이에 배치된다. Referring to FIG. 10, each of the second sub common voltage wiring lines VcomL2 according to the third embodiment of the present invention is disposed on each side of the data line DL. Further, each of the second auxiliary common voltage lines VcomL2 is disposed between the pixel electrodes PE and the data line DL.

본 발명의 제3 실시예에 따른 차광층(115)은 제1 보조 차광층(115a) 및 제2 보조 차광층(115b)을 포함한다. 제1 보조 차광층(115a) 및 제2 보조 차광층(115b)은 데이터 배선(DL) 상에서 소정의 거리 이격되어 있으며, 서로 나란하게 배치된다. 제1 보조 차광층(115a)은 데이터 배선(DL) 및 데이터 배선(DL)의 좌측에 배치된 제2 보조 공통 전압 배선(VcomL2)과 중첩되도록 구비된다. 즉, 제1 보조 차광층(115a)은 데이터 배선(DL) 및 데이터 배선(DL)의 좌측에 배치된 제2 보조 공통 전압 배선(VcomL2) 사이 영역과 대응되도록 배치된다. 제2 보조 차광층(115b)은 데이터 배선(DL) 및 데이터 배선(DL)의 우측에 배치된 제2 보조 공통 전압 배선(VcomL2)과 중첩되도록 구비된다. 즉, 제2 보조 차광층(115b)은 데이터 배선(DL) 및 데이터 배선(DL)의 우측에 배치된 제2 보조 공통 전압 배선 사이 영역과 대응되도록 배치된다. 제1 보조 차광층(115a) 및 제2 보조 차광층(115b)은 데이터 배선(DL) 및 제2 보조 공통 전압 배선(VcomL2)의 형상에 따라 직선 형상을 가질 수 있으나, 반드시 이에 한정되지 않는다.The light shielding layer 115 according to the third embodiment of the present invention includes a first auxiliary light shielding layer 115a and a second auxiliary light shielding layer 115b. The first auxiliary light-shielding layer 115a and the second auxiliary light-shielding layer 115b are spaced apart from each other by a predetermined distance on the data line DL and arranged in parallel with each other. The first auxiliary light shielding layer 115a is provided so as to overlap the second auxiliary common voltage wiring VcomL2 disposed on the left side of the data wiring DL and the data wiring DL. That is, the first auxiliary light-shielding layer 115a is arranged so as to correspond to the region between the second auxiliary common voltage wiring VcomL2 arranged on the left side of the data wiring DL and the data wiring DL. The second auxiliary light shielding layer 115b is provided so as to overlap the second auxiliary common voltage wiring VcomL2 disposed on the right side of the data wiring DL and the data wiring DL. That is, the second auxiliary light-shielding layer 115b is arranged to correspond to the region between the second auxiliary common voltage wirings disposed on the right side of the data wiring DL and the data wiring DL. The first auxiliary light-shielding layer 115a and the second auxiliary light-shielding layer 115b may have a linear shape depending on the shapes of the data line DL and the second auxiliary common voltage line VcomL2, but are not limited thereto.

본 발명의 제3 실시예는 본 발명의 제2 실시예와 동일한 효과를 제공한다. 즉, 본 발명의 제3 실시예는 공통 전극(CE)과 화소 전극(PE)이 투명한 도전 물질로 형성되기 때문에, 불투명한 도전 물질로 형성되는 경우와 비교하여 액정 표시 패널의 휘도를 향상시킬 수 있다. The third embodiment of the present invention provides the same effect as the second embodiment of the present invention. That is, since the common electrode CE and the pixel electrode PE are formed of a transparent conductive material, the third embodiment of the present invention can improve the brightness of the liquid crystal display panel compared to the case where the common electrode CE and the pixel electrode PE are formed of an opaque conductive material have.

또한, 본 발명의 제3 실시예는 데이터 배선(DL) 및 데이터 배선(DL)의 좌측에 배치된 제2 보조 공통 전압 배선(VcomL2)과 중첩되도록 제1 보조 차광층(115a)이 구비되고, 데이터 배선(DL) 및 데이터 배선(DL)의 우측에 배치된 제2 보조 공통 전압 배선(VcomL2)과 중첩되도록 제2 보조 차광층(115a)이 구비되기 때문에, 데이터 배선(DL)과 제2 보조 공통 전압 배선(VcomL2)들 사이에 빛 샘이 발생되는 것이 방지될 수 있다. 이에 따라, 본 발명의 제3 실시예는 액정 표시 패널의 명암비(contrast ratio)를 향상시킬 수 있다.In the third embodiment of the present invention, the first auxiliary light shielding layer 115a is provided so as to overlap with the second auxiliary common voltage wiring VcomL2 disposed on the left side of the data line DL and the data line DL, Since the second auxiliary light shielding layer 115a is provided so as to overlap with the second auxiliary common voltage wiring VcomL2 disposed on the right side of the data line DL and the data line DL, Generation of light spots between the common voltage lines VcomL2 can be prevented. Accordingly, the third embodiment of the present invention can improve the contrast ratio of the liquid crystal display panel.

또한, 본 발명의 제3 실시예는 데이터 배선(DL) 및 제2 보조 공통 전압 배선(VcomL2) 사이에만 선택적으로 차광층(115)이 구비되기 때문에, 데이터 배선(DL) 상부 전면에 차광층(115)이 구비되는 본 발명의 제2 실시예와 비교하여, 차광층(115)에 의한 광 반사율을 추가로 줄일 수 있다. In the third embodiment of the present invention, since the light-shielding layer 115 is selectively provided only between the data line DL and the second auxiliary common voltage line VcomL2, the light- The light reflectance by the light shielding layer 115 can be further reduced as compared with the second embodiment of the present invention in which the light shielding layer 115 is provided.

더 상세하게 설명하자면, 본 발명의 제3 실시예에 따른 차광층(115)은 불투명한 도전 물질 예를 들어, MoTi로 형성될 수 있다. 이 경우, 차광층(115)은 데이터 배선(DL) 및 제2 보조 공통 전압 배선(VcomL2) 사이에만 선택적으로 구비될 수 있다. 이에 따라, 본 발명의 제3 실시예에 따른 차광층(115)의 면적은 데이터 배선(DL) 및 데이터 배선(DL) 상부 전면에 차광층(115)을 형성하는 본 발명의 제2 실시예와 비교하여, 작게 구비될 수 있다. 즉, 본 발명의 제3 실시예는 차광층(115)의 면적이 줄어들기 때문에, 차광층(115)의 면적이 줄어든 만큼 외부광의 반사율을 저감할 수 있는 효과가 있다. 그러므로, 본 발명의 제3 실시예는 제2 실시예와 동일한 수준의 명암비를 유지하면서, 동시에 제2 실시예와 비교하여 광 반사율을 더욱 효과적으로 줄일 수 있다. More specifically, the light-shielding layer 115 according to the third embodiment of the present invention may be formed of an opaque conductive material, for example, MoTi. In this case, the light shielding layer 115 may be selectively provided only between the data line DL and the second auxiliary common voltage line VcomL2. The area of the light shielding layer 115 according to the third embodiment of the present invention is different from that of the second embodiment of the present invention in which the light shielding layer 115 is formed on the entire upper surface of the data line DL and the data line DL It can be small. That is, since the area of the light shielding layer 115 is reduced, the third embodiment of the present invention has an effect of reducing the reflectance of external light as the area of the light shielding layer 115 is reduced. Therefore, the third embodiment of the present invention can more effectively reduce the light reflectance as compared with the second embodiment while maintaining the same level of contrast ratio as that of the second embodiment.

도 11은 도 10의 I-I'의 단면도이다. 이는, 도 10에 도시된 본 발명의 제3 실시예에 따른 제2 보조 공통 전압 배선(Vcoml2)들, 데이터 배선(DL), 및 차광층(115)이 구비된 영역의 단면을 보여주는 단면도이다. 여기서, 도 10의 Ⅱ-Ⅱ', Ⅲ-Ⅲ', 및 Ⅳ-Ⅳ'의 단면도는 도 6 내지 도 8과 동일하므로, 이하에서는 I-I'의 단면에 대해서만 설명하기로 하고, 나머지 단면들에대한 설명은 생략된다. 11 is a sectional view taken along line I-I 'of Fig. This is a cross-sectional view showing a cross section of a region provided with the second auxiliary common voltage lines Vcoml2, the data line DL, and the light shielding layer 115 according to the third embodiment of the present invention shown in Fig. Here, the sectional views of II-II ', III-III' and IV-IV 'of FIG. 10 are the same as those of FIGS. 6 to 8, The description of the second embodiment will be omitted.

도 11을 참조하면, 본 발명의 제3 실시예에 따른 차광층(115)은 공통 전극(CE) 상에 구비된다. 차광층(115)은 제1 보조 차광층(115a) 및 제2 보조 차광층(115b)을 포함한다. 제1 보조 차광층(115a) 및 제2 보조 차광층(115b)은 공통 전극(CE) 상에서 소정의 거리 이격되어 구비된다. 또한, 제1 보조 차광층(115a) 및 제2 보조 차광층(115b)은 데이터 배선(DL) 상에서 소정의 거리 이격되어 배치된다. Referring to FIG. 11, the light-shielding layer 115 according to the third embodiment of the present invention is provided on the common electrode CE. The light shielding layer 115 includes a first auxiliary light shielding layer 115a and a second auxiliary light shielding layer 115b. The first auxiliary light-shielding layer 115a and the second auxiliary light-shielding layer 115b are spaced apart from each other by a predetermined distance on the common electrode CE. The first auxiliary light-shielding layer 115a and the second auxiliary light-shielding layer 115b are disposed at a predetermined distance on the data line DL.

제1 보조 차광층(115a)은 데이터 배선(DL)의 좌측 끝단 및 데이터 배선(DL)의 좌측 끝단에 인접한 제2 보조 공통 전압 배선(VcomL2)의 우측 끝단과 중첩되도록 구비된다. 이에 따라, 제1 보조 차광층(115a)의 폭(W2)은 데이터 배선(DL)의 좌측 끝단으로부터 데이터 배선(DL)의 좌측에 인접한 제2 보조 공통 전압 배선(VcomL2)의 우측 끝단 사이의 거리인 제2 거리(D2)보다 클 수 있다. 그러나, 이에 한정되지 않으며, 표시 패널의 외부광 반사율을 고려하여, 상기 제1 보조 차광층(115a)의 폭(W2)은 제2 거리(D2)와 동일하게 형성될 수도 있다.The first auxiliary light shielding layer 115a is provided so as to overlap with the left end of the data line DL and the right end of the second auxiliary common voltage wiring VcomL2 adjacent to the left end of the data line DL. The width W2 of the first auxiliary light-shielding layer 115a is equal to the distance between the left end of the data line DL and the right end of the second sub common voltage wiring VcomL2 adjacent to the left side of the data line DL May be greater than the second distance D2. However, the present invention is not limited to this, and the width W2 of the first auxiliary light-shielding layer 115a may be the same as the second distance D2 in consideration of the external light reflectance of the display panel.

이에 따라, 본 발명의 제3 실시예는 표시 패널의 외부광 반사율을 최소화하면서, 데이터 배선(DL)의 좌측 끝단으로부터 데이터 배선(DL)의 좌측에 인접한 제2 보조 공통 전압 배선(VcomL2)의 우측 끝단 사이에서 발광되는 빛을 완전하게 차단할 수 있다. 또한, 제2 보조 차광층(115b)은 데이터 배선(DL)의 우측 끝단 및 데이터 배선(DL)의 우측에 인접한 제2 보조 공통 전압 배선(VcomL2)의 좌측 끝단과 중첩되도록 구비된다. 이에 따라, 제2 보조 차광층(115b)의 폭(W3)은 데이터 배선(DL)의 우측 끝단으로부터 데이터 배선(DL)의 우측에 인접한 제2 보조 공통 전압 배선(VcomL2)의 좌측 끝단 사이의 제3 거리(D3)보다 클 수 있다. 그러나, 이에 한정되지 않으며, 표시 패널의 외부광 반사율을 고려하여, 상기 제2 보조 차광층(115b)의 폭(W3)은 제3 거리(D3)와 동일하게 형성될 수도 있다.Thus, the third embodiment of the present invention can reduce the external light reflectance of the display panel from the left end of the data line DL to the right of the second sub common voltage wiring VcomL2 adjacent to the left side of the data line DL The light emitted between the ends can be completely blocked. The second auxiliary light shielding layer 115b is provided so as to overlap the left end of the second auxiliary common voltage wiring VcomL2 adjacent to the right end of the data line DL and the right of the data line DL. The width W3 of the second auxiliary light shielding layer 115b is set to be equal to the width W2 between the right end of the data line DL and the left end of the second auxiliary common voltage wiring VcomL2 adjacent to the right side of the data line DL 3 distance D3. However, the present invention is not limited to this, and the width W3 of the second auxiliary light-shielding layer 115b may be the same as the third distance D3 in consideration of the external light reflectance of the display panel.

이에 따라, 본 발명의 제3 실시예는 표시 패널의 외부광 반사율을 최소화하면서, 데이터 배선(DL)의 우측 끝단으로부터 데이터 배선(DL)의 우측에 인접한 제2 보조 공통 전압 배선(VcomL2)의 좌측 끝단 사이에서 발광되는 빛을 완전하게 차단할 수 있다. Thus, the third embodiment of the present invention can reduce the external light reflectance of the display panel to the left side of the second sub common voltage wiring VcomL2 adjacent to the right side of the data line DL from the right end of the data line DL The light emitted between the ends can be completely blocked.

본 발명의 제3 실시예에서는 차광층(115)이 공통 전극(CE) 상부에 구비된 것을 일 예로 하여 본 발명이 설명되었으나, 이에 한정되지 않으며 공통 전극(CE) 아래에 구비될 수도 있다. 차광층(115)이 공통 전극(CE) 아래에 구비되는 경우, 차광층(115)을 먼저 형성되고, 이후 공정에서 공통 전극(CE) 및 화소 전극(PE)들이 형성될 수 있다. In the third embodiment of the present invention, the light-shielding layer 115 is provided on the common electrode CE. However, the present invention is not limited thereto. The light-shielding layer 115 may be provided under the common electrode CE. When the light shielding layer 115 is provided under the common electrode CE, the light shielding layer 115 may be formed first, and the common electrode CE and the pixel electrodes PE may be formed in a subsequent process.

도 12는 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법을 보여주는 흐름도이다. 도 13a 내지 13e는 도 12의 일 예에 따른 액정 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 이는, 도 3 및 도 4를 참조로 설명된 본 발명의 일 예에 따른 액정 표시 장치의 제조 방법에 관한 것이다. 이하에서는 도 12 및 도 13a 내지 13e를 결부하여 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법이 설명된다. 12 is a flowchart illustrating a method of manufacturing a liquid crystal display device according to an embodiment of the present invention. 13A to 13E are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to an example of FIG. This relates to a method of manufacturing a liquid crystal display device according to an example of the present invention described with reference to FIGS. Hereinafter, a manufacturing method of a liquid crystal display device according to an embodiment of the present invention will be described with reference to FIG. 12 and FIGS. 13A to 13E.

첫 번째로, 도 13a와 같이, 어레이 기판(111) 상에 공통 전압 배선(VcomL), 제1 절연막(I1), 반도체층(ACT), 데이터 배선(DL), 제2 절연막(I2), 컬러 필터(CF), 및 제3 절연막(I3)을 순차적으로 형성한다. 이 경우, 공통 전압 배선(VcomL)은 게이트 배선과 동일한 층에 구비되며, 게이트 배선과 나란한 제1 보조 공통 전압 배선(VcomL1)을 포함한다. 또한, 공통 전압 배선(VcomL)은 제1 보조 공통 전압 배선(VcomL1)으로부터 데이터 배선(DL)과 나란하게 돌출된 제2 보조 공통 전압 배선(VcomL2)들을 포함한다. 데이터 배선(DL)은 게이트 배선 및 제1 보조 공통 전압 배선과 교차되도록 형성되며, 제2 보조 공통 전압 배선(VcomL2)들 사이에 배치된다. (도 12의 S101, S102) 13A, a common voltage wiring VcomL, a first insulating film I1, a semiconductor layer ACT, a data wiring DL, a second insulating film I2, and a color insulating film I2 are formed on an array substrate 111, The filter CF, and the third insulating film I3 are sequentially formed. In this case, the common voltage wiring VcomL is provided in the same layer as the gate wiring, and includes the first auxiliary common voltage wiring VcomL1 parallel to the gate wiring. The common voltage wiring VcomL includes second auxiliary common voltage wiring VcomL2 protruding from the first auxiliary common voltage wiring VcomL1 in parallel with the data wiring DL. The data line DL is formed so as to intersect the gate wiring and the first auxiliary common voltage wiring, and is disposed between the second auxiliary common voltage wiring VcomL2. (S101 and S102 in Fig. 12)

두 번째로, 도 13b와 같이, 제3 절연막(I3) 상에 투명 전극 물질(113), 차광 물질(115c) 및 포토 레지스트(PR)를 순차적으로 도포한다. 다음, 포토 레지스트(PR) 상에 포토 마스크(Photo mask)를 배치한 후, 광을 조사한다. 다음, 도 13c와 같이, 차광 물질(115c)을 에칭하여 차광층(115)을 형성한다. (도 12의 S103)Second, as shown in FIG. 13B, the transparent electrode material 113, the light shielding material 115c, and the photoresist PR are sequentially coated on the third insulating film I3. Next, a photo mask is disposed on the photoresist PR, and then light is irradiated. Next, as shown in FIG. 13C, the light shielding layer 115 is formed by etching the light shielding material 115c. (S103 in Fig. 12)

세 번째로, 도 13d와 같이, 차광층(115) 및 투명 전극 물질(113) 상에 포토 레지스트를 도포하고, 포토 마스크를 이용하여 공통 전극(CE) 및 화소 전극(PE)을 형성한다. 13D, photoresist is applied on the light shielding layer 115 and the transparent electrode material 113, and a common electrode CE and a pixel electrode PE are formed using a photomask.

마지막으로, 도 13e와 같이, 액정을 적하하여 액정층(119)을 형성하고, 대향 기판(112)을 합착한다. (도 12의 S104) Finally, as shown in FIG. 13E, liquid crystal is dropped to form a liquid crystal layer 119, and the counter substrate 112 is bonded. (S104 in Fig. 12)

도 14a 내지 14c는 도 12의 다른 예에 따른 S103 단계를 설명하기 위한 액정 표시 장치의 단면도들이다. 다른 예에 따른 S101, S102 및 S104 단계는 도 13a 및 13e를 참조로 설명된 일 예와 동일하다. 따라서, 이하에서는 도 12 및 도 14a 내지 도 14c를 결부하여, 다른 예에 따른 S103 단계를 설명하기로 한다. Figs. 14A to 14C are cross-sectional views of a liquid crystal display device for explaining step S103 according to another example of Fig. The steps S101, S102, and S104 according to another example are the same as those described with reference to Figs. 13A and 13E. Therefore, in the following, step S103 according to another example will be described with reference to FIG. 12 and FIGS. 14A to 14C.

첫 번째로, 도 14a와 같이, 제3 절연막(I3) 상에 투명 전극 물질(113), 차광 물질(115c) 및 포토 레지스트(PR)를 순차적으로 도포한다. 다음, 포토 레지스트(PR) 상에 포토 마스크(Photo mask)를 배치한 후, 광을 조사한다. First, as shown in FIG. 14A, a transparent electrode material 113, a light shielding material 115c, and a photoresist PR are sequentially coated on the third insulating film I3. Next, a photo mask is disposed on the photoresist PR, and then light is irradiated.

두 번째로, 도 14b와 같이, 투명 전극 물질 및 차광 물질을 모두 에칭할 수 있는 에칭 용액을 이용하여, 투명 전극 물질 및 차광 물질을 동시에 에칭한다. 이에 따라, 제3 절역막(I3) 상에는 공통 전극(CE) 및 화소 전극(PE)이 구비될 수 있다. 또한, 공통 전극(CE) 및 화소 전극(PE) 상에는 차광 패턴(115d)이 구비될 수 있다. Secondly, as shown in FIG. 14B, the transparent electrode material and the light shielding material are simultaneously etched by using an etching solution capable of etching both the transparent electrode material and the light shielding material. Accordingly, the common electrode CE and the pixel electrode PE may be provided on the third trimming film I3. In addition, a light shielding pattern 115d may be provided on the common electrode CE and the pixel electrode PE.

세 번째로, 도 14c와 같이, 차광 물질 전용 에칭 용액을 이용하여, 차광 패턴(115d)을 에칭한다. 이 경우, 에칭 속도에 따라 상대적으로 폭이 작은 화소 영역(PE) 상에 구비된 차광 패턴(115d)은 에칭되어 없어지고, 상대적으로 폭이 큰 공통 전극(CE) 상에 구비된 차광 패턴(115d)은 잔존한다. 이 때, 공통 전극(CE) 상에 구비된 차광 패턴(115d)은 차광층(115)으로 이용된다. 예를 들어, 차광 물질은 MoTi 이중 레이어일 수 있으며, 에칭 용액은 MoTi만을 선택적으로 에칭하는 MoTi 전용 에칭 용액 일 수 있다. (도 12의 S102, S103)Thirdly, as shown in Fig. 14C, the light-shielding pattern 115d is etched by using an etching solution dedicated to a light-shielding material. In this case, the light shielding pattern 115d provided on the pixel region PE having a relatively small width according to the etching rate is etched away, and the light shielding pattern 115d provided on the relatively large common electrode CE ) Remains. At this time, the light shielding pattern 115d provided on the common electrode CE is used as the light shielding layer 115. For example, the light shielding material may be a MoTi bilayer and the etching solution may be a MoTi-only etching solution that selectively etches only MoTi. (S102 and S103 in Fig. 12)

본 발명의 제2 예와 같이 공통 전극(CE) 및 차광층(115)을 형성하는 경우, 공통 전극(CE) 상에 구비된 차광 패턴(115d)이 일부 에칭되기 때문에, 공통 전극(PE)의 폭은 차광층(115)의 폭보다 클 수 있다.Since the light shielding pattern 115d provided on the common electrode CE is partly etched when the common electrode CE and the light shielding layer 115 are formed as in the second example of the present invention, The width may be larger than the width of the light shielding layer 115.

본 발명의 제2 예에 따른 액정 표시 장치의 제조 방법은 하나의 포토 마스크를 이용하여 투명 전극 물질과 차광 물질을 동시에 패터닝하기 때문에, 본 발명의 제1 예와 비교하여 마스크 수를 저감할 수 있다. 이에 따라, 본 발명의 제2 예는 제1 예와 비교하여 공정 비용을 저감할 수 있다. The method of manufacturing a liquid crystal display device according to the second example of the present invention can simultaneously reduce the number of masks as compared with the first example of the present invention because the transparent electrode material and the light shielding material are simultaneously patterned using one photomask . Accordingly, the second example of the present invention can reduce the process cost as compared with the first example.

본 발명의 제2 예에서는 에칭 속도를 조절하여 화소 영역(PE) 상에 구비된 차광 패턴(115d)이 제거되는 방법이 제안되었으나, 이에 한정되지 않는다. 예를 들어, 화소 영역(PE) 상에 구비된 차광 패턴(115d)을 제거하는 방법으로 리프드 오프(Lift off) 방법 등이 이용될 수도 있다. 또한, 하프톤 마스크(Half tone mask)를 이용하여, 공통 전극(CE) 상에만 선택적으로 차광층(115)을 형성할 수 도 있다. In the second example of the present invention, a method has been proposed in which the light blocking pattern 115d provided on the pixel region PE is removed by adjusting the etching rate, but the present invention is not limited thereto. For example, a lift off method or the like may be used as a method of removing the light shielding pattern 115d provided on the pixel region PE. Alternatively, the light shielding layer 115 may be selectively formed only on the common electrode CE by using a half tone mask.

이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the general inventive concept as defined by the appended claims and their equivalents. Will be clear to those who have knowledge of. Therefore, the scope of the present invention is defined by the appended claims, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be interpreted as being included in the scope of the present invention.

100: 액정 표시 장치 110: 액정 표시 패널
111: 어레이 기판 112: 대향 기판
115: 차광층 119: 액정층
120: 게이트 구동부 130: 소스 드라이브 IC
140: 연성 필름 150: 회로보드
160: 타이밍 제어부 GL: 게이트 배선
DL: 데이터 배선 VcomL: 공통 전압 배선
VcomL1: 제1 보조 공통 전압 배선 VcomL2: 제2 보조 공통 전압 배선
PE: 화소 전극 CE: 공통 전극
GE: 게이트 전극 SE: 소스 전극
DE: 드레인 전극100: liquid crystal display device 110: liquid crystal display panel
111: array substrate 112: opposing substrate
115: light shielding layer 119: liquid crystal layer
120: Gate driver 130: Source drive IC
140: flexible film 150: circuit board
160: Timing control part GL: Gate wiring
DL: Data wiring VcomL: Common voltage wiring
VcomL1: first auxiliary common voltage wiring VcomL2: second auxiliary common voltage wiring
PE: pixel electrode CE: common electrode
GE: gate electrode SE: source electrode
DE: drain electrode

Claims (11)

어레이 기판 상에 구비된 게이트 배선;
상기 게이트 배선과 동일한 층에 구비되는 공통 전압 배선;
상기 게이트 배선과 교차하는 데이터 배선; 및
상기 데이터 배선 상에 구비된 차광층을 포함하고,
상기 공통 전압 배선은 상기 게이트 배선과 나란하게 배치된 제1 보조 공통 전압 배선과 상기 제1 보조 공통 전압 배선으로부터 돌출되어 상기 데이터 배선의 좌측 및 우측 각각에 배치되는 제2 보조 공통 전압 배선들을 구비하고,
상기 차광층은 상기 데이터 배선 및 상기 제2 보조 공통 전압 배선들 사이의 영역에 대응되도록 구비된 액정 표시 장치. A gate wiring provided on the array substrate;
A common voltage wiring provided in the same layer as the gate wiring;
A data line crossing the gate line; And
And a light shielding layer provided on the data line,
The common voltage wiring includes a first auxiliary common voltage wiring disposed in parallel with the gate wiring and second auxiliary common voltage wiring projected from the first auxiliary common voltage wiring and disposed on left and right sides of the data wiring, ,
And the light shielding layer corresponds to an area between the data line and the second auxiliary common voltage lines. 제 1 항에 있어서,
상기 차광층은 상기 데이터 배선 및 상기 제2 보조 공통 전압 배선들과 중첩되는 액정 표시 장치. The method according to claim 1,
And the light shielding layer overlaps the data line and the second auxiliary common voltage lines. 제 1 항에 있어서,
상기 차광층의 폭은 상기 데이터 배선의 좌측에 위치한 제2 보조 공통 전압 배선의 최외곽 끝단으로부터 데이터 배선의 우측에 위치한 제2 보조 공통 전압 배선의 최외곽 끝단까지의 거리인 제1 거리와 동일하거나, 작게 구비되는 액정 표시 장치. The method according to claim 1,
The width of the light shielding layer is equal to the first distance which is the distance from the outermost end of the second sub common voltage wiring located on the left side of the data wiring to the outermost end of the second sub common voltage wiring located on the right side of the data wiring And the liquid crystal display device is small. 제 1 항에 있어서,
상기 데이터 배선을 사이에 두고 소정의 거리 이격되어 있는 화소 전극들을 더 포함하고,
상기 제2 보조 공통 전압 배선들 각각은 상기 데이터 배선과 화소 전극들 사이에 배치된 액정 표시 장치. The method according to claim 1,
Further comprising pixel electrodes spaced apart from each other by a predetermined distance with the data line interposed therebetween,
And each of the second sub common voltage lines is disposed between the data line and the pixel electrodes. 제 4 항에 있어서,
상기 화소 전극들과 동일한 층에 구비되며, 상기 화소 전극들과 교대로 배치되는 공통 전극을 더 포함하고,
상기 화소 전극들과 상기 공통 전극은 투명 도전 물질로 이루어진 액정 표시 장치.5. The method of claim 4,
And a common electrode disposed on the same layer as the pixel electrodes and arranged alternately with the pixel electrodes,
Wherein the pixel electrodes and the common electrode are made of a transparent conductive material. 제 5 항에 있어서,
상기 공통 전극은 상기 차광층 아래에 배치된 액정 표시 장치. 6. The method of claim 5,
And the common electrode is disposed below the light shielding layer. 제 5 항에 있어서,
상기 공통 전극은 상기 차광층 상에 배치된 액정 표시 장치. 6. The method of claim 5,
And the common electrode is disposed on the light shielding layer. 제 6 항 또는 제 7항 중 어느 한 항에 있어서,
상기 차광층의 폭은 상기 공통 전극의 폭과 동일하거나 작은 액정 표시 장치. 8. The method according to any one of claims 6 to 7,
And the width of the light shielding layer is equal to or smaller than the width of the common electrode. 제 1 항에 있어서,
상기 차광층은 상기 데이터 배선 상에서 소정의 거리 이격되어 있으며, 서로 나란하게 배치된 제1 보조 차광층 및 제2 보조 차광층을 포함하고,
상기 제1 보조 차광층은 상기 데이터 배선 및 상기 데이터 배선의 좌측에 배치된 제2 보조 공통 전압 배선과 중첩되고,
상기 제2 보조 차광층은 상기 데이터 배선 및 상기 데이터 배선의 우측에 배치된 제2 보조 공통 전압 배선과 충접되는 액정 표시 장치. The method according to claim 1,
Wherein the light-shielding layer includes a first auxiliary light-shielding layer and a second auxiliary light-shielding layer which are spaced apart from each other by a predetermined distance on the data line,
The first auxiliary light-shielding layer overlaps with the second auxiliary common voltage wiring disposed on the left side of the data wiring and the data wiring,
And the second auxiliary light-shielding layer is struck with a second auxiliary common voltage wiring disposed on the right side of the data wiring and the data wiring. 제 9 항에 있어서,
상기 제1 보조 차광층은 상기 데이터 배선 및 상기 데이터 배선의 좌측에 배치된 제2 보조 공통 전압 배선 사이 영역과 대응되도록 배치되고,
상기 제2 보조 차광층은 상기 데이터 배선 및 상기 데이터 배선의 우측에 배치된 제2 보조 공통 전압 배선 사이 영역과 대응되도록 배치되는 액정 표시 장치.10. The method of claim 9,
The first auxiliary light-shielding layer is arranged so as to correspond to a region between second data lines and a second auxiliary common voltage line disposed on the left side of the data line,
And the second auxiliary light-shielding layer is disposed so as to correspond to an area between second data lines and a second auxiliary common voltage line disposed on the right side of the data line. 어레이 기판 상에 게이트 배선을 형성하고, 상기 게이트 배선과 동일한 층에 상기 게이트 배선과 나란한 제1 보조 공통 전압 배선, 및 상기 제1 보조 공통 전압 배선으로부터 돌출되는 제2 공통 전압 배선들을 형성하는 단계;
상기 게이트 배선과 교차하며, 상기 제2 보조 공통 전압 배선들 사이에 배치되는 데이터 배선을 형성하는 단계;
상기 데이터 배선 상에 상기 데이터 배선 및 상기 제2 보조 공통 전압 배선들 사이의 영역에 대응되도록 차광층을 형성하는 단계; 및
상기 어레이 기판 상에 액정을 적하 한 뒤, 대향 기판을 합착하는 단계를 포함하는 액정 표시 장치의 제조 방법. Forming a gate wiring on the array substrate, forming a first auxiliary common voltage wiring line and a second common voltage wiring line protruding from the first auxiliary common voltage wiring line in parallel with the gate wiring in the same layer as the gate wiring line;
Forming a data line crossing the gate line and disposed between the second sub-common voltage lines;
Forming a light shielding layer on the data line so as to correspond to a region between the data line and the second auxiliary common voltage lines; And
And dropping the liquid crystal onto the array substrate, and then adhering the counter substrate to the liquid crystal display device.
KR1020160097109A 2016-07-29 2016-07-29 Liquid crystal display device and method for manufacturing the same KR20180013413A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160097109A KR20180013413A (en) 2016-07-29 2016-07-29 Liquid crystal display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160097109A KR20180013413A (en) 2016-07-29 2016-07-29 Liquid crystal display device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20180013413A true KR20180013413A (en) 2018-02-07

Family

ID=61204492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160097109A KR20180013413A (en) 2016-07-29 2016-07-29 Liquid crystal display device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20180013413A (en)

Similar Documents

Publication Publication Date Title
US10845655B2 (en) Display device
KR102628939B1 (en) Liquid crystal display device
US7952677B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
JP5713969B2 (en) Line-on-glass type liquid crystal display device and manufacturing method thereof
US10663821B2 (en) Display board having insulating films and terminals, and display device including the same
KR20130122883A (en) Liquid crystal display device and method of fabricating the same
KR20160049150A (en) Liquid crystal display device
US10520761B2 (en) Method of producing substrate having alignment mark
WO2010137206A1 (en) Active matrix substrate and display device having the same
US9488887B2 (en) Display device
CN107479277A (en) Display device and its display substrate
US11784193B2 (en) Display device
JP5638403B2 (en) Display device
US9541805B2 (en) Liquid crystal display device including shield electrodes and light shielding films and method of manufacturing the same
WO2013129200A1 (en) Liquid crystal display device
KR102350395B1 (en) Flat display panel and Method for manufacturing the same
US9778504B2 (en) Liquid crystal display panel
US20110304791A1 (en) Display device
JP4112672B2 (en) Array substrate for display device and manufacturing method thereof
JP2013134317A (en) Liquid crystal display device
US12038653B2 (en) Display device
KR20180013413A (en) Liquid crystal display device and method for manufacturing the same
KR20170130660A (en) Display device
KR20160135898A (en) Liquid crystal display device
KR102565292B1 (en) In plane switching mode liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal