KR20170143336A - Semiconductor device and display device having thereof - Google Patents

Semiconductor device and display device having thereof Download PDF

Info

Publication number
KR20170143336A
KR20170143336A KR1020160077444A KR20160077444A KR20170143336A KR 20170143336 A KR20170143336 A KR 20170143336A KR 1020160077444 A KR1020160077444 A KR 1020160077444A KR 20160077444 A KR20160077444 A KR 20160077444A KR 20170143336 A KR20170143336 A KR 20170143336A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
type semiconductor
layer
electrode
Prior art date
Application number
KR1020160077444A
Other languages
Korean (ko)
Other versions
KR102573587B1 (en
Inventor
이상열
김청송
문지형
박선우
송준오
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160077444A priority Critical patent/KR102573587B1/en
Priority to CN201780018370.XA priority patent/CN109417082B/en
Priority to US16/085,930 priority patent/US11239394B2/en
Priority to PCT/KR2017/002903 priority patent/WO2017160119A1/en
Publication of KR20170143336A publication Critical patent/KR20170143336A/en
Application granted granted Critical
Publication of KR102573587B1 publication Critical patent/KR102573587B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

According to an embodiment of the present invention, a semiconductor device comprises: a light emitting structure including a first conductive semiconductor layer, first, second and third active layers spaced apart from each other on the first conductive semiconductor layer, a second conductive semiconductor layer separately disposed on the first, second and third active layers, a first light emitting unit including the first active layer, a second light emitting unit including the second active layer, and a third light emitting unit including the third active layer; a reflective electrode separately disposed on the second conductive semiconductor layer; a connection electrode vertically overlapping with the first conductive semiconductor layer, and being in electrically contact with the first conductive semiconductor layer of the light emitting structure; a protective layer disposed on the light emitting structure to expose a lower surface of the first conductive semiconductor layer; a plurality of through holes formed in the protective layer to expose the reflective electrode and the connection electrode; a first electrode formed in the through holes, and electrically connected to the connection electrode; and a second electrode formed in the through holes, and electrically connected to the reflective electrodes of the first, second and third light emitting units, separately.

Description

반도체 소자 및 이를 포함하는 표시 장치{SEMICONDUCTOR DEVICE AND DISPLAY DEVICE HAVING THEREOF}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device,

실시 예는 반도체 소자 및 이를 포함하는 표시 장치에 관한 것이다.An embodiment relates to a semiconductor device and a display device including the semiconductor device.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices including compounds such as GaN and AlGaN have many merits such as wide and easy bandgap energy, and can be used variously as light emitting devices, light receiving devices, and various diodes.

특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저 소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. Particularly, a light emitting device such as a light emitting diode or a laser diode using a semiconductor material of Group 3-5 or 2-6 group semiconductors can be applied to various devices such as a red, Blue, and ultraviolet rays. By using fluorescent materials or combining colors, it is possible to realize a white light beam with high efficiency. Also, compared to conventional light sources such as fluorescent lamps and incandescent lamps, low power consumption, Speed, safety, and environmental friendliness.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when a light-receiving element such as a photodetector or a solar cell is manufactured using a semiconductor material of Group 3-5 or Group 2-6 compound semiconductor, development of a device material absorbs light of various wavelength regions to generate a photocurrent , It is possible to use light in various wavelength ranges from the gamma ray to the radio wave region. It also has advantages of fast response speed, safety, environmental friendliness and easy control of device materials, so it can be easily used for power control or microwave circuit or communication module.

따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Accordingly, the semiconductor device can be replaced with a transmission module of an optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, White light emitting diodes (LEDs), automotive headlights, traffic lights, and gas and fire sensors. In addition, semiconductor devices can be applied to high frequency application circuits, other power control devices, and communication modules.

최근에는 HD(high definition) 및 대 화면의 표시 장치가 요구되고 있다. 그러나, 복잡한 구성들을 갖는 액정 표시 장치 및 유기 전계 표시 장치는 수율이 낮고 비용은 높아 고화질의 대 화면 표시 장치를 구현하기 어렵다.Recently, high definition (HD) and large screen display devices have been demanded. However, liquid crystal display devices and organic field display devices having complicated configurations are low in yield and high in cost, and it is difficult to realize a high-quality large-screen display device.

실시 예는 칩 레벨의 반도체 소자 및 이를 포함하는 표시 장치를 제공한다.Embodiments provide a chip level semiconductor device and a display device including the same.

실시 예의 반도체 소자는 제 1 도전형 반도체층, 상기 제 1 도전형 반도체층 상에 이격 배치된 제 1, 제 2 및 제 3 활성층 및 상기 제 1, 제 2 및 제 3 활성층 상에 각각 배치되는 제 2 도전형 반도체층을 포함하여 이루어져 상기 제 1 활성층을 포함하는 제 1 발광부, 상기 제 2 활성층을 포함하는 제 2 발광부 및 상기 제 3 활성층을 포함하는 제 3 발광부를 포함하는 발광 구조물; 상기 제 2 도전형 반도체층 상에 각각 배치된 반사 전극; 상기 제 1 도전형 반도체층과 수직 방향으로 중첩되어, 상기 발광 구조물의 제 1 도전형 반도체층과 전기적으로 접촉된 연결 전극; 상기 발광 구조물 상에 배치되어 상기 제 1 도전형 반도체층의 하부면을 노출시키는 보호층; 상기 반사 전극과 상기 연결 전극을 노출시키도록 상기 보호층에 형성된 복수 개의 관통홀; 상기 관통홀에 형성되어 상기 연결 전극과 전기적으로 연결되는 제 1 전극; 및 상기 관통홀에 형성되어 상기 제 1, 제 2 및 제 3 발광부의 상기 반사 전극과 각각 전기적으로 연결되는 제 2 전극을 포함한다.The semiconductor device of the embodiment includes a first conductive type semiconductor layer, first, second and third active layers arranged on the first conductive type semiconductor layer, and first, second and third active layers arranged on the first, A second light emitting portion including the first active layer, the second light emitting portion including the second active layer, and a third light emitting portion including the second active layer, the second light emitting portion including the second active layer and the third active layer; A reflective electrode disposed on the second conductive semiconductor layer; A connection electrode electrically connected to the first conductivity type semiconductor layer of the light emitting structure in a direction perpendicular to the first conductivity type semiconductor layer; A protective layer disposed on the light emitting structure and exposing a lower surface of the first conductive semiconductor layer; A plurality of through holes formed in the protection layer to expose the reflective electrode and the connection electrode; A first electrode formed in the through hole and electrically connected to the connection electrode; And a second electrode formed on the through hole and electrically connected to the reflective electrode of the first, second, and third light emitting portions, respectively.

실시 예의 반도체 소자는 제 1 도전형 반도체층, 상기 제 1 도전형 반도체층 상에 이격 배치된 제 1, 제 2 및 제 3 활성층 및 상기 제 1, 제 2 및 제 3 활성층 상에 각각 배치되는 제 2 도전형 반도체층을 포함하여 이루어져 상기 제 1 활성층을 포함하는 제 1 발광부, 상기 제 2 활성층을 포함하는 제 2 발광부 및 상기 제 3 활성층을 포함하는 제 3 발광부를 포함하는 발광 구조물; 상기 제 2 도전형 반도체층 상에 각각 배치된 반사 전극; 상기 발광 구조물 상에 배치되어 상기 반사 전극을 노출시키는 보호층; 상기 제 1 도전형 반도체층에 배치되어, 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극;및 상기 관통홀에 형성되어 상기 제 1, 제 2 및 제 3 발광부의 상기 반사 전극과 각각 전기적으로 연결되는 제 2 전극을 포함한다.The semiconductor device of the embodiment includes a first conductive type semiconductor layer, first, second and third active layers arranged on the first conductive type semiconductor layer, and first, second and third active layers arranged on the first, A second light emitting portion including the first active layer, the second light emitting portion including the second active layer, and a third light emitting portion including the second active layer, the second light emitting portion including the second active layer and the third active layer; A reflective electrode disposed on the second conductive semiconductor layer; A protective layer disposed on the light emitting structure to expose the reflective electrode; A first electrode formed on the first conductivity type semiconductor layer and electrically connected to the first conductivity type semiconductor layer, and a second electrode formed on the through hole, the first electrode, the second electrode, and the third electrode, And a second electrode electrically connected to the first electrode.

실시 예의 반도체 소자는 제 1 도전형 반도체층, 상기 제 1 도전형 반도체층 상에서 이격 배치된 제 1, 제 2 및 제 3 활성층 및 상기 제 1, 제 2 및 제 3 활성층 상에 각각 배치되는 제 2 도전형 반도체층을 포함하여 이루어져 상기 제 1 활성층을 포함하는 제 1 발광부, 상기 제 2 활성층을 포함하는 제 2 발광부 및 상기 제 3 활성층을 포함하는 제 3 발광부를 포함하는 발광 구조물; 상기 발광 구조물의 상기 제 1 도전형 반도체층과 전기적으로 접촉되는 반사 전극; 상기 반사 전극을 사이에 두고 상기 발광 구조물과 수직 방향으로 중첩되는 보호층; 상기 반사 전극을 노출시키도록 상기 보호층에 형성된 관통홀; 상기 관통홀에 형성되어 상기 반사 전극과 전기적으로 접촉되는 제 1 전극; 및 상기 제 1, 제 2 및 제 3 발광부의 상기 제 2 도전형 반도체층과 각각 전기적으로 연결되는 제 2 전극을 포함한다.The semiconductor device of the embodiment includes a first conductive type semiconductor layer, first, second and third active layers arranged on the first conductive type semiconductor layer, and a second active layer disposed on the first, A light emitting structure including a conductive semiconductor layer and including a first light emitting portion including the first active layer, a second light emitting portion including the second active layer, and a third light emitting portion including the third active layer; A reflective electrode electrically contacting the first conductive semiconductor layer of the light emitting structure; A protective layer overlapping the light emitting structure in the vertical direction with the reflective electrode interposed therebetween; A through hole formed in the protection layer to expose the reflective electrode; A first electrode formed in the through hole and electrically in contact with the reflective electrode; And a second electrode electrically connected to the second conductivity type semiconductor layer of the first, second, and third light emitting portions, respectively.

실시 예에 따르면, 개별적으로 구동되는 제 1, 제 2, 제 3 발광부를 포함하는 칩 레벨의 발광 소자가 표시 장치의 픽셀로 기능할 수 있다. 이 때, 제 1, 제 2, 제 3 발광부가 픽셀의 각 서브 픽셀로 기능하여, 고해상도의 대형 표시 장치를 구현할 수 있다.According to the embodiment, the chip level light emitting element including the individually driven first, second and third light emitting portions can function as the pixels of the display device. At this time, the first, second, and third light emitting units function as respective subpixels of the pixel, thereby realizing a high-resolution large-sized display device.

도 1a 및 도 1b는 제 1 실시 예의 발광 소자의 단면도이다.
도 1c는 도 1a의 연결 전극의 평면도이다.
도 2a는 도 1b의 발광 소자가 픽셀 영역마다 배치된 표시 장치의 평면도이다.
도 2b 및 도 2c는 도 2a의 Ⅰ-Ⅰ'의 단면도이다.
도 3a 및 도 3b는 제 1 실시 예의 다른 구조에 따른 발광 소자의 단면도이다.
도 4a 내지 도 4g는 도 1a의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.
도 4h 및 도 4i는 도 3a의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.
도 5a 내지 도 5f는 도 1b의 발광 구조물의 제조 방법을 나타낸 공정 단면도이다.
도 6a 및 도 6b는 제 2 실시 예의 발광 소자의 단면도이다.
도 7a는 제 2 실시 예의 발광 소자가 픽셀 영역마다 배치된 표시 장치의 평면도이다.
도 7b 및 도 7c는 도 7a의 Ⅰ-Ⅰ'의 단면도이다.
도 8a 및 도 8b는 제 2 실시 예의 다른 구조에 따른 발광 소자의 단면도이다.
도 9a 내지 도 9f는 도 6a의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.
도 10a 및 도 10b는 제 3 실시 예의 발광 소자의 단면도이다.
도 11a는 제 3 실시 예의 발광 소자가 픽셀 영역마다 배치된 표시 장치의 평면도이다.
도 11b는 및 도 11c는 도 11a의 Ⅰ-Ⅰ'의 단면도이다.
도 12a 내지 도 12c는 제 3 실시 예의 다른 구조에 따른 발광 소자의 단면도이다.
도 13a 내지 도 13f는 제 3 실시 예의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.
도 14a 및 도 14b는 제 4 실시 예의 발광 소자의 단면도이다.
도 15는 실시 예의 발광 소자가 배치된 패널을 포함하는 이동통신 단말기의 도면이다.1A and 1B are sectional views of a light emitting device of a first embodiment.
1C is a top view of the connection electrode of FIG. 1A.
2A is a plan view of a display device in which the light emitting elements of FIG.
2B and 2C are sectional views of I-I 'of FIG. 2A.
3A and 3B are sectional views of a light emitting device according to another structure of the first embodiment.
4A to 4G are cross-sectional views illustrating a method of manufacturing the light emitting device of FIG. 1A.
4H and 4I are process sectional views showing a method of manufacturing the light emitting device of FIG. 3A.
FIGS. 5A to 5F are cross-sectional views illustrating a method of manufacturing the light emitting structure of FIG. 1B.
6A and 6B are cross-sectional views of the light emitting device of the second embodiment.
7A is a plan view of a display device in which the light emitting elements of the second embodiment are arranged for each pixel region.
Figs. 7B and 7C are cross-sectional views taken along the line I-I 'in Fig. 7A.
8A and 8B are sectional views of a light emitting device according to another structure of the second embodiment.
9A to 9F are cross-sectional views showing the manufacturing method of the light emitting device of FIG. 6A.
10A and 10B are sectional views of a light emitting device of a third embodiment.
11A is a plan view of a display device in which the light emitting elements of the third embodiment are arranged for each pixel region.
11B and 11C are cross-sectional views taken along line I-I 'of FIG. 11A.
12A to 12C are sectional views of a light emitting device according to another structure of the third embodiment.
13A to 13F are process sectional views showing a method of manufacturing the light emitting device of the third embodiment.
14A and 14B are cross-sectional views of the light emitting device of the fourth embodiment.
15 is a view of a mobile communication terminal including a panel in which light emitting devices of the embodiment are disposed.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will be more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

반도체 소자는 발광 소자, 수광 소자 등 각종 전자 소자를 포함할 수 있으며, 발광 소자와 수광 소자는 모두 제 1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있다.The semiconductor device may include various electronic devices such as a light emitting device and a light receiving device. The light emitting device and the light receiving device may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer.

본 실시 예에 따른 반도체 소자는 발광 소자일 수 있다.The semiconductor device according to this embodiment may be a light emitting device.

발광 소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다. The light emitting device emits light by recombination of electrons and holes, and the wavelength of the light is determined by the energy band gap inherent to the material. Thus, the light emitted may vary depending on the composition of the material.

이하에서는 실시 예의 반도체 소자를 발광 소자로 설명한다.Hereinafter, the semiconductor device of the embodiment will be described as a light emitting element.

이하, 첨부된 도면을 참조하여 실시 예의 반도체 소자를 상세히 설명하면 다음과 같다.Hereinafter, the semiconductor device of the embodiment will be described in detail with reference to the accompanying drawings.

도 1a 및 도 1b는 제 1 실시 예의 발광 소자의 단면도이며, 도 1b는 도 1a의 연결 전극의 평면도이다.1A and 1B are cross-sectional views of a light-emitting device of a first embodiment, and FIG. 1B is a plan view of a connection electrode of FIG. 1A.

도 1a과 같이, 발광 소자(10)는 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 발광 구조물(100)과, 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 덮는 보호층(170), 보호층(170)을 관통하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)과 전기적으로 연결되는 제 1 전극(194) 및 보호층(170)을 관통하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(130)과 전기적으로 연결되는 제 2 전극(191, 192, 193)을 포함할 수 있다.1A, the light emitting device 10 includes a light emitting structure 100 including first, second, and third light emitting portions P1, P2, and P3, and first, second, and third light emitting portions P1 P2 and P3 and the first conductivity type semiconductor layer 110 of the first, second and third light emitting portions P1, P2 and P3 through the passivation layer 170, A first electrode 194 connected to the second conductivity type semiconductor layer 130 of the first, second, and third light emitting units P1, P2, and P3 through the first electrode 194 and the passivation layer 170, And second electrodes 191, 192, and 193.

발광 소자(10)는 플립 칩 타입으로, 제 1 전극(194)과 제 2 전극(191, 192, 193)은 발광 구조물(100)의 제 2 도전형 반도체층(130)이 배치된 방향에 모두 배치될 수 있다. The first electrode 194 and the second electrodes 191, 192 and 193 are formed in a flip chip type in which the second conductivity type semiconductor layer 130 of the light emitting structure 100 is arranged .

발광 구조물(100)은 차례로 적층된 제 1 도전형 반도체층(110), 활성층(120) 및 제 2 도전형 반도체층(130)을 포함하며, 제 2 도전형 반도체층(130)이 활성층(120)을 사이에 두고 제 1 도전형 반도체층(110)과 수직 방향으로 중첩될 수 있다. 실시 예에서는 제 2 도전형 반도체층(130) 상에 활성층(120)이 배치되고, 활성층(120) 상에 제 1 도전형 반도체층(110)이 배치된 것을 도시하였다. 이 때, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 활성층(120)과 제 2 도전형 반도체층(130)은 서로 분리되도록 배치될 수 있다.The light emitting structure 100 includes a first conductivity type semiconductor layer 110, an active layer 120 and a second conductivity type semiconductor layer 130 stacked in that order, and the second conductivity type semiconductor layer 130 includes an active layer 120 The first conductive semiconductor layer 110 and the first conductive semiconductor layer 110 may overlap with each other in the vertical direction. The active layer 120 is disposed on the second conductivity type semiconductor layer 130 and the first conductivity type semiconductor layer 110 is disposed on the active layer 120. [ At this time, the active layer 120 and the second conductivity type semiconductor layer 130 of the first, second, and third light emitting portions P1, P2, and P3 may be separated from each other.

제 1 도전형 반도체층(110)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, n형 도펀트가 도핑될 수 있다. 제 1 도전형 반도체층(110)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 InxAlyGa1-x-yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있다. 예를 들어, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있으나, 이에 한정하지 않는다. n형 도펀트는 Si, Ge, Sn, Se, Te 등에서 선택될 수 있으며, 이에 한정하지 않는다.The first conductive semiconductor layer 110 may be formed of a compound semiconductor such as a Group III-V or a Group II-VI, and may be doped with an n-type dopant. The first conductive semiconductor layer 110 may be a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y? y Ga 1-xy P (0? x? 1, 0? y? 1, 0? x + y? 1). For example, AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP. However, the present invention is not limited thereto. The n-type dopant may be selected from Si, Ge, Sn, Se, Te, and the like, but is not limited thereto.

활성층(120)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(120)의 구조는 이에 한정하지 않는다. 활성층(120)이 우물 구조로 형성되는 경우, 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다.The active layer 120 may have any one of a single well structure, a multiple well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, Is not limited thereto. An active layer 120 in this case is formed of a quantum well structure, for example, having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0 ≤y≤1, 0≤x + y≤1) A well layer and a barrier layer having a composition formula of In a Al b Ga 1 -a- b N (0? A? 1 , 0? B? 1 , 0? A + b? 1) .

또한, 활성층(120)은 우물층의 조성이 (AlpGa1 -p)qIn1 - qP층(단, 0≤p≤1, 0≤q≤1)일 수 있으며, 장벽층의 조성이 (Alp1Ga1 -p1)q1In1 - q1P층(단, 0≤p1≤1, 0≤q1≤1)일 수 있으나 이에 한정되는 것은 아니다. 예컨대, 활성층(120)은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.The active layer 120 may have a composition of a well layer of (Al p Ga 1 -p ) q In 1 -q P (where 0 ? P? 1, 0 ? Q? 1 ) the (Al Ga 1 -p1 p1) q1 In 1 - q1 be a P layer (where, 0≤p1≤1, 0≤q1≤1), but the embodiment is not limited thereto. For example, the active layer 120 may be formed of any one or more pairs of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP Do not. The well layer may be formed of a material having a band gap smaller than the band gap of the barrier layer.

활성층(120)은 제 1 도전형 반도체층(110)을 통해서 주입되는 전자(또는 정공)과 제 2 도전형 반도체층(130)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(120)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다. 예를 들어, 제 1, 제 2 및 제 3 발광부(P1, P2, P3)의 활성층(120)은 청색(B) 파장대의 광을 생성할 수 있다.The active layer 120 is a layer where electrons (or holes) injected through the first conductive type semiconductor layer 110 and holes (or electrons) injected through the second conductive type semiconductor layer 130 meet. As the electrons and the holes recombine, the active layer 120 transits to a low energy level and can generate light having a wavelength corresponding thereto. For example, the active layer 120 of the first, second, and third light emitting portions P1, P2, and P3 can generate light of a blue (B) wavelength band.

제 2 도전형 반도체층(130)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, p형 도펀트가 도핑될 수 있다. 제 2 도전형 반도체층(130)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있다. 예를 들어, 제 2 도전형 반도체층(130)은 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있으나 이에 한정하지 않는다. P형 도펀트는 Mg, Zn, Ca, Sr, Ba 등에서 선택될 수 있으며, 이에 한정하지 않는다.The second conductive semiconductor layer 130 may be formed of a compound semiconductor such as a Group III-V or a Group II-VI, and may be doped with a p-type dopant. The second conductivity type semiconductor layer 130 may be a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? x Al y Ga 1-xy P (0? x? 1, 0? y? 1, 0? x + y? 1). For example, the second conductive semiconductor layer 130 may be formed of a material selected from AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP, but is not limited thereto. The P-type dopant may be selected from Mg, Zn, Ca, Sr, Ba, and the like, but is not limited thereto.

상기와 같은 발광 구조물(100)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)는 제 1 도전형 반도체층(110)을 통해 청색(B) 파장대의 광이 방출되며, 청색(B) 파장대의 광이 방출되는 방향에 파장 변환층(122)과 청색, 녹색, 적색 컬러 필터(123a, 123b, 123c)가 배치될 수 있다. 실시 예에서는 파장 변환층(122)과 청색, 녹색, 적색 컬러 필터(123a, 123b, 123c)가 제 1 도전형 반도체층(110)을 사이에 두고 활성층(120)과 수직 방향으로 중첩되는 것을 도시하였다.The first, second, and third light emitting portions P1, P2, and P3 of the light emitting structure 100 emit light of a blue (B) wavelength band through the first conductive semiconductor layer 110, The wavelength conversion layer 122 and the blue, green, and red color filters 123a, 123b, and 123c may be disposed in the direction in which the light of the (B) wavelength range is emitted. The wavelength conversion layer 122 and the blue, green, and red color filters 123a, 123b, and 123c are vertically overlapped with the active layer 120 with the first conductivity type semiconductor layer 110 sandwiched therebetween. Respectively.

파장 변환층(122)은 제 1, 제 2 및 제 3 발광부(P1, P2, P3)에서 방출되는 청색(B) 파장대의 광을 흡수하여 백색(White: W) 파장대의 광으로 변환할 수 있다. 이를 위해 파장 변환층(122)은 파장 변환 입자를 포함할 수 있으며, 파장 변환층(122)은 투과성 에폭시 수지, 실리콘 수지, 폴리이미드 수지, 요소 수지, 및 아크릴 수지 등에서 선택된 고분자 수지에 파장 변환 입자가 분산된 구조일 수 있으며, 이에 한정하지 않는다.The wavelength conversion layer 122 can absorb light of a blue (B) wavelength band emitted from the first, second and third light emitting portions P1, P2 and P3 and convert the light into a white (W) have. For this, the wavelength conversion layer 122 may include wavelength conversion particles. The wavelength conversion layer 122 may include a wavelength conversion particle (s) such as a translucent epoxy resin, a silicone resin, a polyimide resin, a urea resin, But it is not limited thereto.

파장 변환 입자는 형광체, QD(Quantum Dot) 중 어느 하나 이상을 포함할 수 있다. 이하에서는 파장 변환 입자를 형광체로 설명한다.The wavelength converting particles may include at least one of a phosphor and a quantum dot (QD). Hereinafter, the wavelength converting particle is described as a phosphor.

형광체는 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 어느 하나의 형광 물질이 포함될 수 있으나, 실시 예는 형광체의 종류에 제한되지 않는다. YAG 및 TAG계 형광 물질은 (Y, Tb, Lu, Sc, La, Gd, Sm)3(Al, Ga, In, Si, Fe)5(O, S)12:Ce 중에서 선택될 수 있으며, Silicate계 형광 물질은 (Sr, Ba, Ca, Mg)2SiO4:(Eu, F, Cl) 중에서 선택 사용 가능하다. 또한, Sulfide계 형광 물질은 (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga)2S4:Eu 중 선택 가능하며, Nitride계 형광체는 (Sr, Ca, Si, Al, O)N:Eu (예, CaAlSiN4:Eu β-SiAlON:Eu) 또는 Ca-α SiAlON:Eu계인 (Cax,My)(Si,Al)12(O,N)16일 수 있다. 이 때, M은 Eu, Tb, Yb 또는 Er 중 적어도 하나의 물질이며 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3을 만족하는 형광체 성분 중에서 선택될 수 있다.The phosphor may include any one of a YAG-based, TAG-based, silicate-based, sulfide-based or nitride-based fluorescent material, but the embodiment is not limited to the type of the fluorescent material. YAG and TAG-based fluorescent material (Y, Tb, Lu, Sc , La, Gd, Sm) 3 (Al, Ga, In, Si, Fe) 5 (O, S) 12: Ce may be selected from, Silicate The phosphor can be selected from (Sr, Ba, Ca, Mg) 2 SiO 4 : (Eu, F, Cl) The sulfide-based fluorescent material can be selected from (Ca, Sr) S: Eu, (Sr, Ca, Ba) (Al, Ga) 2 S 4 : Eu, (O, N) 16 (Ca x , M y ) (Si, Al) 12 (O, N): Eu (e.g., CaAlSiN 4 : Eu? -SiAlON: Eu) or Ca-? SiAlON: Eu. In this case, M may be selected from among the phosphor components satisfying 0.05 <(x + y) <0.3, 0.02 <x <0.27 and 0.03 <y <0.3, at least one of Eu, Tb, Yb or Er.

상기와 같은 파장 변환층(122)은 제 1 격벽(121)에 의해 제 1, 제 2 및 제 3 발광부(P1, P2, P3)와 수직 방향으로 중첩되는 영역별로 분리될 수 있다. 제 1 격벽(121)은 제 1, 제 2 및 제 3 발광부(P1, P2, P3)에서 방출되는 광의 혼색을 방지할 수 있다. 제 1 격벽(121)은 카본 블랙(carbon black), 그라파이트(Graphite)와 같이 광 흡수물질을 포함할 수도 있으나, 광을 반사하는 반사물질을 포함할 수도 있다. 제 1 격벽(121)의 형성 방법은 특별히 제한되지 않는다. 예를 들어, 제 1 격벽(121)은 포토리소그라피, 임프린팅, 롤투롤 프린팅, 및 잉크젯 프린팅 등을 이용하여 형성할 수 있다.The wavelength conversion layer 122 may be separated by the first barrier 121 in the vertical direction with respect to the first, second, and third light emitting portions P1, P2, and P3. The first barrier rib 121 may prevent the light emitted from the first, second, and third light emitting units P1, P2, and P3 from mixing. The first barrier rib 121 may include a light absorbing material such as carbon black or graphite, but may include a reflective material that reflects light. The method of forming the first bank 121 is not particularly limited. For example, the first bank 121 may be formed using photolithography, imprinting, roll-to-roll printing, and ink-jet printing.

상기와 같이 파장 변환층(122)에 의해 변환된 백색(W) 파장대의 광은 파장 변환층(122) 상에 제 1, 제 2 및 제 3 발광부(P1, P2, P3) 별로 배치된 청색, 녹색, 적색 컬러 필터(123a, 123b, 123c)에 의해 청색(B), 녹색(G) 및 적색(R) 파장대의 광을 구현할 수 있다.As described above, the light of the white (W) wavelength band converted by the wavelength conversion layer 122 is incident on the wavelength conversion layer 122, which is a blue (blue) light component for each of the first, second and third light emitting portions P1, Green (G), and red (R) wavelength band by the red, green, and blue color filters 123a, 123b, and 123c.

한편, 도 1b와 같이, 실시 예의 발광 소자(10)는 제 1, 제 2 및 제 3 발광부(P1, P2, P3) 중 적어도 하나의 발광부(P2)의 활성층(120b)이 나머지 발광부(P1, P3)의 활성층(120a)과 상이할 수 있다. 예를 들어, 제 1, 제 3 발광부(P1, P3)의 제 1 활성층(120a)은 청색(B) 파장대의 광을 생성하며, 제 2 발광부(P2)의 제 2 활성층(120b)은 녹색(G) 파장대의 광을 생성할 수 있다. 이 경우, 제 3 발광부(P3)와 수직 방향으로 중첩되는 영역에만 적색 파장 변환층(122R)과 적색 컬러 필터(123c)가 배치될 수 있다. 이 때, 제 3 발광부(P3)와 수직 방향으로 중첩되는 영역에 적색 파장 변환층(122R)만 배치되어도 무방하다. 적색 파장 변환층(122R)은 제 3 발광부(P3)의 제 1 활성층(120a)에서 방출되는 청색(B) 파장대의 광을 흡수하여 적색(R) 파장대의 광으로 변환할 수 있다.1b, in the light emitting device 10 of the embodiment, the active layer 120b of at least one of the first, second, and third light emitting portions P1, P2, and P3, May be different from the active layer 120a of the transistors P1 and P3. For example, the first active layer 120a of the first and third light emitting portions P1 and P3 generates light of a blue (B) wavelength band, and the second active layer 120b of the second light emitting portion P2 Green (G) wavelength band light can be generated. In this case, the red wavelength conversion layer 122R and the red color filter 123c may be disposed only in the region overlapping with the third light emitting portion P3 in the vertical direction. At this time, only the red wavelength conversion layer 122R may be disposed in a region overlapping with the third light emitting portion P3 in the vertical direction. The red wavelength conversion layer 122R can absorb light of a blue (B) wavelength band emitted from the first active layer 120a of the third light emitting portion P3 and convert the light into red (R) wavelength band light.

따라서, 상기와 같은 발광 소자(10)는 발광 구조물(100)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)가 각각 청색(B), 녹색(G) 및 적색(R) 파장대의 광을 구현할 수 있다.Therefore, in the light emitting device 10, the first, second, and third light emitting portions P1, P2, and P3 of the light emitting structure 100 emit blue (B), green (G) Light of a wavelength band can be realized.

다시, 도 1a를 참조하면, 보호층(170)은 발광 구조물(100)의 측면 및 하부를 덮을 수 있다. 보호층(170)은 PC, PMMA 등의 레진을 포함할 수 있으며, 이에 한정하지 않는다. 또한, 보호층(170)은 SiO2, Si3N4, TiO2, Al2O3, 및 MgO 중 적어도 하나를 포함할 수 있으며, 이에 한정하지 않는다.Referring again to FIG. 1A, the protective layer 170 may cover the side surface and the bottom surface of the light emitting structure 100. The protective layer 170 may include, but is not limited to, resins such as PC, PMMA, and the like. In addition, the protective layer 170 may include at least one of SiO2, Si3N4, TiO2, Al2O3, and MgO, but is not limited thereto.

보호층(170)은 광반사층 및/또는 광흡수층의 역할을 수행할 수 있으며, 이에 한정하지 않는다. 예를 들어, 보호층(170)은 광반사층의 역할을 수행하기 위해 Al, Ag 등과 같은 금속을 포함하는 광반사 입자를 더 포함할 수 있다. 또한, 보호층(170)은 광흡수층의 역할을 수행하기 위해 카본 블랙(carbon black), 그라파이트(Graphite) 등을 포함할 수 있다.The protective layer 170 may serve as a light reflecting layer and / or a light absorbing layer, but is not limited thereto. For example, the protective layer 170 may further include a light reflecting particle containing a metal such as Al, Ag or the like to serve as a light reflecting layer. In addition, the protective layer 170 may include carbon black, graphite, or the like to serve as a light absorbing layer.

제 1 전극(194)은 보호층(170)을 관통하여 제 1 도전형 반도체층(110)과 전기적으로 연결될 수 있다. 이 때, 제 1 도전형 반도체층(110)과 제 1 전극(194)은 연결 전극(164)을 통해 전기적으로 연결될 수 있다. 연결 전극(164)은 제 1 도전형 반도체층(110)과 보호층(170) 사이에 배치될 수 있다. 연결 전극(164)은 제 1 도전형 반도체층(110)과 직접 접촉되어, 제 1 전극(194)으로부터 공급되는 캐리어를 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)에 골고루 전달할 수 있다. The first electrode 194 may be electrically connected to the first conductive semiconductor layer 110 through the passivation layer 170. At this time, the first conductive semiconductor layer 110 and the first electrode 194 may be electrically connected through the connection electrode 164. The connection electrode 164 may be disposed between the first conductivity type semiconductor layer 110 and the passivation layer 170. The connection electrode 164 is in direct contact with the first conductivity type semiconductor layer 110 so that the carrier supplied from the first electrode 194 is electrically connected to the first, second, and third light emitting portions P1, P2, 1 conductivity type semiconductor layer 110. In addition,

연결 전극(164)은 제 1 전극(194)으로부터 공급되는 캐리어를 제 1, 제 2, 제 3 발광부(P1, P2, P3)로 용이하게 전달하기 위해, 제 1, 제 2, 제 3 발광부(P1, P2, P3) 사이에도 배치될 수 있다. 예를 들어, 도 1c와 같이, 연결 전극(164)은 제 1 도전형 반도체층(110)과 보호층(170) 사이에서 일체형으로 형성될 수 있다.The connection electrode 164 is connected to the first, second, and third light emitting portions P1, P2, and P3 to easily transfer carriers supplied from the first electrode 194 to the first, And between the portions P1, P2, and P3. For example, as shown in FIG. 1C, the connection electrode 164 may be integrally formed between the first conductive semiconductor layer 110 and the passivation layer 170.

예를 들어, 연결 전극(164)은 제 1 전극(194)과 제 1 도전형 반도체층(110)의 오믹 접촉을 위한 물질일 수 있다. 이 경우, 연결 전극(164)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등과 같은 투명 전도성 산화물에서 선택될 수 있으며, 이에 한정하지 않는다.For example, the connection electrode 164 may be a material for the ohmic contact between the first electrode 194 and the first conductive semiconductor layer 110. In this case, the connection electrode 164 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO) (IZO), ZnO, IrOx, RuOx, NiO, and the like, such as Zinc Oxide (IGZO), IGTO (Indium Gallium Tin Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide) Conductive oxide, but is not limited thereto.

연결 전극(164)은 형성되지 않을 수도 있으며 이 경우 제 1 전극(194)이 제 1 도전형 반도체층(110)에 직접 접촉하여 제 1 전극(194)으로부터 공급되는 캐리어를 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)에 골고루 전달할 수 있다.The connection electrode 164 may not be formed. In this case, the first electrode 194 directly contacts the first conductive semiconductor layer 110, and the carriers supplied from the first electrode 194 are connected to the first, Can be uniformly transferred to the first conductivity type semiconductor layer 110 of the third light emitting portion P1, P2, P3.

제 2 전극(191, 192, 193)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(130)에 각각 연결되어, 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 선택적으로 캐리어를 전달할 수 있다.The second electrodes 191, 192 and 193 are respectively connected to the second conductivity type semiconductor layers 130 of the first, second and third light emitting portions P1, P2 and P3, 3 carriers can selectively be transmitted to the light emitting portions P1, P2, and P3.

제 2 전극(191, 192, 193)은 보호층(170)을 관통하여 복수 개의 반사 전극(161, 162, 163)과 전기적으로 연결될 수 있다. 반사 전극(161, 162, 163)은 제 2 전극(191, 192, 193)과 제 2 도전형 반도체층(130) 사이에 배치될 수 있다. 즉, 반사 전극(161, 162, 163)은 제 2 도전형 반도체층(130)을 사이에 두고 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 활성층(120)과 수직 방향으로 중첩될 수 있다.The second electrodes 191, 192, and 193 may be electrically connected to the plurality of reflective electrodes 161, 162, and 163 through the passivation layer 170. The reflective electrodes 161, 162, and 163 may be disposed between the second electrodes 191, 192, and 193 and the second conductivity type semiconductor layer 130. That is, the reflective electrodes 161, 162, and 163 are disposed in a direction perpendicular to the active layer 120 of the first, second, and third light emitting portions P1, P2, and P3 with the second conductivity type semiconductor layer 130 therebetween. Lt; / RTI &gt;

반사 전극(161, 162, 163)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)에서 발생한 광을 제 1 도전형 반도체층(110) 방향으로 반사시키기 위한 것일 수 있다. 예를 들어, 반사 전극(161, 162, 163)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf 등과 같이 반사율이 높은 물질을 포함하여 형성되거나, 상기 반사율이 높은 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 투명 전도성 물질이 혼합되어 형성될 수 있으며, 이에 한정하지 않는다. 또한, 반사 전극(161, 162, 163)은 단층 또는 다층 구조로 형성될 수 있다.The reflective electrodes 161, 162 and 163 may reflect the light generated by the first, second, and third light emitting units P1, P2, and P3 toward the first conductivity type semiconductor layer 110. For example, the reflective electrodes 161, 162, and 163 may be formed of materials having high reflectance such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, and Hf, A transparent conductive material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, or ATO may be mixed with a material having a high reflectivity. Further, the reflective electrodes 161, 162, and 163 may be formed as a single layer or a multilayer structure.

제 1 전극(194)과 제 2 전극(191, 192, 193)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등에서 선택될 수 있다. 제 1 전극(194)과 제 2 전극(191, 192, 193)은 이에 한정하지 않고 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 등에서 선택된 불투명 금속을 더 포함할 수 있으며, 단층 또는 다층 구조로 형성될 수 있다.The first electrode 194 and the second electrodes 191, 192 and 193 are formed of indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO) Zinc Tin Oxide), IZO (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide) , IrOx, RuOx, NiO, and the like. The first electrode 194 and the second electrodes 191, 192 and 193 are not limited thereto and may be formed of an opaque metal selected from Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, And may be formed as a single layer or a multi-layer structure.

상기와 같은 제 1 실시 예의 발광 소자(10)는 표시 장치의 픽셀 영역마다 배치될 수 있다. 실시 예와 같이, 발광 소자(100)가 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 경우, 제 1, 제 2, 제 3 발광부(P1, P2, P3)는 독립적으로 발광할 수 있다.The light emitting device 10 of the first embodiment as described above can be arranged for each pixel region of the display device. Second, and third light emitting units P1, P2, and P3 when the light emitting device 100 includes the first, second, and third light emitting units P1, P2, and P3, Can independently emit light.

이하, 제 1 실시 예의 발광 소자가 배치된 픽셀을 포함하는 표시 장치를 구체적으로 설명하면 다음과 같다.Hereinafter, a display device including a pixel in which the light emitting device of the first embodiment is disposed will be described in detail as follows.

도 2a는 도 1a 및 1b의 발광 소자가 픽셀 영역마다 배치된 표시 장치의 평면도이며, 도 2b 및 도 2c는 도 2a의 Ⅰ-Ⅰ'의 단면도이다. 이 때, 도 2b는 도 1a의 발광 소자가 픽셀 영역에 배치된 Ⅰ-Ⅰ'의 단면도이며, 도 2c는 도 1b의 발광 소자가 픽셀 영역에 배치된 Ⅰ-Ⅰ'의 단면도이다.FIG. 2A is a plan view of a display device in which the light emitting devices of FIGS. 1A and 1B are arranged for each pixel region, and FIGS. 2B and 2C are cross-sectional views taken along line I-I 'of FIG. 2A. 2B is a cross-sectional view of the light emitting device of FIG. 1A in a pixel region, and FIG. 2C is a cross-sectional view of the light emitting device of FIG. 1B in a pixel region.

도 2a 및 도 2b와 같이, 표시 장치는 공통 배선(41)과 구동 배선(42)이 교차하는 영역으로 정의된 복수 개의 픽셀 영역을 포함하는 패널(40), 각 픽셀 영역에 배치된 발광 소자(10), 공통 배선(41)에 구동 신호를 인가하는 제 1 드라이버(30), 구동 배선(42)에 구동 신호를 인가하는 제 2 드라이버(20), 및 제 1 드라이버(30)와 제 2 드라이버(20)를 제어하는 컨트롤러(50)를 포함할 수 있다.2A and 2B, the display device includes a panel 40 including a plurality of pixel regions defined as regions where the common wiring 41 and the driving wiring 42 cross each other, a light emitting element A first driver 30 for applying a driving signal to the common wiring 41 and a second driver 20 for applying a driving signal to the driving wiring 42; And a controller 50 for controlling the controller 20.

패널(40)에 배치된 제 2 격벽(46)은 각 픽셀 영역에 배치된 발광 소자(10) 사이에 배치되어, 발광 소자(10), 공통 배선(41) 및 구동 배선(42) 등을 지지할 수 있다. 따라서, 패널(44)이 대면적으로 커져도 공통 배선(41) 및 구동 배선(42)의 단선이 방지될 수 있다. 제 2 격벽(46)은 카본 블랙(carbon black), 그라파이트(Graphite) 등과 같은 물질을 포함하여 이루어져, 인접한 픽셀 영역 사이의 빛 샘을 방지할 수 있으며, 이에 한정하지 않는다.The second barrier ribs 46 disposed on the panel 40 are disposed between the light emitting elements 10 disposed in the respective pixel regions to support the light emitting element 10, the common wiring 41, the drive wiring 42, can do. Therefore, even if the panel 44 becomes large in size, disconnection of the common wiring 41 and the driving wiring 42 can be prevented. The second barrier rib 46 may include a material such as carbon black, graphite or the like to prevent light leakage between adjacent pixel areas, but is not limited thereto.

공통 배선(41)은 발광 소자(10)의 제 1 전극(194)과 전기적으로 연결될 수 있다. 그리고, 제 1, 제 2, 제 3 구동 배선(43, 44, 45)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 전극(191, 192, 193)과 각각 전기적으로 연결될 수 있다. The common wiring 41 may be electrically connected to the first electrode 194 of the light emitting element 10. The first, second and third driving wirings 43, 44 and 45 are connected to the second electrodes 191, 192 and 193 of the first, second and third light emitting portions P1, P2 and P3, respectively, And can be electrically connected.

제 1 전극(194)과 제 2 전극(191, 192, 193)이 활성층(120)을 기준으로 모두 발광 소자(10)의 제 2 도전형 반도체층(130)이 배치된 방향에서 노출되므로, 공통 배선(41)과 구동 배선(42)은 적어도 하나의 절연막을 사이에 두고 분리된 구조일 수 있으며, 이에 한정하지 않는다. 실시 예에서는 제 1, 제 2 절연막(1a, 1b)을 도시하였다.Since the first electrode 194 and the second electrodes 191 and 192 and 193 are exposed in the direction in which the second conductivity type semiconductor layer 130 of the light emitting element 10 is disposed with respect to the active layer 120, The wiring 41 and the driving wiring 42 may have a structure in which at least one insulating film is interposed therebetween, but the present invention is not limited thereto. In the embodiment, the first and second insulating films 1a and 1b are shown.

발광 소자(10)는 패널(40)의 픽셀 영역 마다 배치될 수 있다. 연결 전극(164)과 보호층(170)의 하부면 사이의 보호층(170)의 두께(D)는 20㎛ 내지 100㎛일 수 있다. 이 때, 연결 전극(164)과 보호층(170)의 하부면 사이의 보호층(170)의 두께(D)가 100㎛보다 두꺼운 경우 표시 장치의 두께가 증가한다. 반대로 연결 전극(164)과 보호층(170)의 하부면 사이의 보호층(170)의 두께(D)가 20㎛보다 얇은 경우 발광 구조물(100)이 충분한 두께를 갖지 못하여, 발광 구조물(100)의 발광 효율이 저하될 수 있다.The light emitting element 10 may be disposed for each pixel region of the panel 40. [ The thickness D of the protective layer 170 between the connection electrode 164 and the lower surface of the protective layer 170 may be 20 占 퐉 to 100 占 퐉. At this time, when the thickness D of the protective layer 170 between the connection electrode 164 and the lower surface of the protective layer 170 is thicker than 100 mu m, the thickness of the display device increases. When the thickness D of the protective layer 170 between the connection electrode 164 and the lower surface of the protective layer 170 is thinner than 20 μm, the light emitting structure 100 does not have a sufficient thickness, The light emitting efficiency of the light emitting diode can be lowered.

따라서, 하나의 발광 소자(10)가 표시 장치의 픽셀로 기능할 수 있다. 그리고, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)는 제 1, 제 2, 제 3 서브 픽셀로 기능할 수 있다. 예를 들어, 제 1 발광부(P1)는 청색 서브 픽셀로 기능할 수 있고, 제 2 발광부(P2)는 녹색 서브 픽셀로 기능할 수 있으며, 제 3 발광부(P3)는 적색 서브 픽셀로 기능할 수 있다. 따라서, 상기와 같은 하나의 발광 소자(10)에서 방출되는 청색, 녹색 및 적색 파장대의 광을 혼합하여 백색 광을 구현할 수 있다. Therefore, one light emitting element 10 can function as a pixel of the display device. The first, second, and third light emitting portions P1, P2, and P3 of the light emitting element 10 may function as first, second, and third subpixels. For example, the first light emitting portion P1 may function as a blue subpixel, the second light emitting portion P2 may function as a green subpixel, and the third light emitting portion P3 may function as a red subpixel Function. Accordingly, white light can be realized by mixing the light of the blue, green, and red wavelengths emitted from one light emitting device 10 as described above.

한편, 도 2c와 같이 제 1, 제 2 및 제 3 발광부(P1, P2, P3) 중 제 3 발광부(P3)와 수직 방향으로 중첩되는 영역에만 적색 파장 변환층(122R)과 적색 컬러 필터(123c)를 배치하여, 제 3 발광부(P3)에서 발생한 청색(B) 파장대의 광을 적색(R) 파장대의 광으로 변환할 수 있다. 이에 따라, 제 1, 제 2 및 제 3 발광부(P1, P2, P3)가 각각 청색(B), 녹색(G) 및 적색(R) 파장대의 광을 구현할 수 있다.2C, a red wavelength conversion layer 122R and a red color filter 122R are provided only in a region overlapping the third light emitting portion P3 of the first, second, and third light emitting portions P1, P2, and P3 in the vertical direction, The light of the blue (B) wavelength band generated in the third light emitting portion P3 can be converted into the light of the red (R) wavelength band. Accordingly, the first, second, and third light emitting units P1, P2, and P3 can emit light of blue (B), green (G), and red (R) wavelengths, respectively.

다시 도 2a를 참조하면, 컨트롤러(50)는 공통 배선(41)과 구동 배선(42)에 선택적으로 전원이 인가되도록 제 1, 제 2 드라이버(30, 20)에 제어 신호를 출력할 수 있다. 이에 따라, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 개별적으로 제어할 수 있다.Referring again to FIG. 2A, the controller 50 may output a control signal to the first and second drivers 30 and 20 so that power is selectively applied to the common wiring 41 and the driving wiring 42. Accordingly, the first, second, and third light emitting portions P1, P2, and P3 of the light emitting element 10 can be individually controlled.

일반적인 표시 장치는 픽셀의 각 서브 픽셀마다 발광 소자를 개별적으로 배치하거나, 다이 본딩(Die-Bonding) 및 와이어 본딩과 같은 추가적인 패키징 공정을 통해 패키징된 두 개 이상의 발광 소자를 포함하는 발광 소자 패키지를 픽셀에 배치할 수 있다. 따라서, 일반적인 표시 장치는 패키징 면적을 고려해야 하므로, 패널의 전체 면적 중 실제로 발광하는 영역의 면적이 좁아 발광 효율이 낮다.A typical display device includes a light emitting device package including two or more light emitting devices packaged individually by arranging light emitting elements for each sub pixel of a pixel or by an additional packaging process such as die bonding and wire bonding, As shown in FIG. Therefore, a general display device needs to consider a packaging area, so that the area of an actual light emitting area of the entire area of the panel is narrow and the light emitting efficiency is low.

반면에, 실시 예의 표시 장치는 픽셀 영역에 칩 레벨의 발광 소자(10)가 배치되고, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)가 R, G, B의 제 1, 제 2, 제 3 서브 픽셀로 기능할 수 있다. 따라서, 제 1, 제 2, 제 3 서브 픽셀로 기능하는 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 다이 본딩(Die-Bonding) 및 와이어 본딩과 같은 추가적인 공정으로 패키징할 필요가 없다. 이에 따라, 와이어 본딩 등을 수행할 면적이 제거되어, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3) 사이의 간격이 감소할 수 있다. 즉, 서브 픽셀 및 픽셀 영역의 피치 간격이 감소하여 표시 장치의 픽셀 밀도 및 해상도가 향상될 수 있다.On the other hand, in the display device of the embodiment, the chip level light emitting element 10 is disposed in the pixel region, and the first, second, and third light emitting portions P1, P2, and P3 of the light emitting element 10 are R, G , B of the first, second, and third sub-pixels. Accordingly, the first, second, and third light emitting units P1, P2, and P3 functioning as the first, second, and third sub-pixels are packaged by an additional process such as die bonding and wire bonding no need. Accordingly, the area for performing wire bonding or the like is removed, and the distance between the first, second, and third light emitting portions P1, P2, and P3 of the light emitting element 10 can be reduced. That is, the pitch interval of the subpixel and the pixel region is reduced, so that the pixel density and resolution of the display device can be improved.

특히, 제 1 전극(194)과 제 2 전극(191, 192, 193)이 발광 구조물(100)과 수직 방향으로 중첩되므로, 실시 예의 반도체 소자는 상술한 패드 영역을 확보할 필요가 없다. 따라서, 발광 효율이 높으며, 상술한 바와 같이 제 1, 제 2, 제 3 발광부(P1, P2, P3) 사이의 간격이 감소되어 발광 소자(10)의 크기를 감소시킬 수 있다.In particular, since the first electrode 194 and the second electrodes 191, 192, and 193 overlap with the light emitting structure 100 in the vertical direction, the semiconductor device of the embodiment does not need to secure the pad region. Accordingly, the luminous efficiency is high, and the interval between the first, second, and third light emitting portions P1, P2, and P3 is reduced as described above, so that the size of the light emitting device 10 can be reduced.

따라서, 실시 예의 발광 소자(10)를 포함하는 실시 예의 표시 장치는 SD(Standard Definition)급 해상도(760×480), HD(High definition)급 해상도(1180×720), FHD(Full HD)급 해상도(1920×1080), UH(Ultra HD)급 해상도(3480×2160), 또는 UHD급 이상의 해상도(예: 4K(K=1000), 8K 등)로 구현하는데 제약이 없다.Therefore, the display device of the embodiment including the light emitting element 10 of the embodiment has the SD (Standard Definition) resolution (760x480), HD (High definition) resolution (1180x720), FHD (1920 × 1080), UH (Ultra HD) resolution (3480 × 2160) or UHD or higher resolution (eg 4K (K = 1000), 8K, etc.).

더욱이, 실시 예의 표시 장치는 대각선 크기가 100인치 이상의 전광판이나 TV에도 적용할 수 있다. 이는 상술한 바와 같이 실시 예에 따른 발광 소자(10)가 각 픽셀로 기능하여, 전력 소비가 낮고, 낮은 유지 비용으로 긴 수명을 가질 수 있기 때문이다.Furthermore, the display device of the embodiment can be applied to an electric signboard or TV with a diagonal size of 100 inches or more. This is because the light emitting device 10 according to the embodiment functions as each pixel as described above, and can have a low power consumption and a long lifetime at a low maintenance cost.

한편, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)은 서로 분리되어 배치될 수 있다.Meanwhile, the first conductivity type semiconductor layers 110 of the first, second, and third light emitting portions P1, P2, and P3 of the light emitting element 10 may be disposed separately from each other.

도 3a 및 도 3b는 제 1 실시 예의 다른 구조에 따른 발광 소자의 단면도이다.3A and 3B are sectional views of a light emitting device according to another structure of the first embodiment.

도 3a 및 도 3b와 같이, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)은 서로 분리되어 배치될 수 있다. 이 때, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)은 연결 전극(164)을 통해 서로 연결될 수 있다. 상기 도 1b와 같이 연결 전극(164)은 일체형으로 형성되므로 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)이 분리되어 배치더라도, 하나의 제 1 전극(194)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 균일한 캐리어가 공급될 수 있다.3A and 3B, the first conductivity type semiconductor layers 110 of the first, second, and third light emitting portions P1, P2, and P3 of the light emitting element 10 may be disposed separately from each other. At this time, the first conductivity type semiconductor layers 110 of the first, second, and third light emitting portions P1, P2, and P3 may be connected to each other through the connection electrode 164. Since the connection electrode 164 is formed integrally as shown in FIG. 1B, even if the first conductive semiconductor layer 110 of the first, second, and third light emitting portions P1, P2, and P3 are separately arranged, The uniform carrier can be supplied to the first, second, and third light emitting portions P1, P2, and P3 of the light emitting element 10 through the first electrode 194. [

구체적으로, 도 3a와 같이, 연결 전극(164)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)을 서로 연결하며, 동시에, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)과 제 1 전극(194)을 전기적으로 연결할 수 있다. 그리고, 도 3b와 같이, 연결 전극(164)은 보호층(170)에 의해 노출된 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)의 일면에 배치될 수 있다.3A, the connection electrode 164 connects the first conductive semiconductor layers 110 of the first, second, and third light emitting portions P1, P2, and P3 to each other, The first conductive semiconductor layer 110 and the first electrode 194 of the first, second, and third light emitting portions P1, P2, and P3 may be electrically connected. 3B, the connection electrode 164 is electrically connected to the first conductive semiconductor layer 110 of the first, second, and third light emitting portions P1, P2, and P3 exposed by the passivation layer 170, Can be disposed on one side.

연결 전극(164)의 일부는 제 1 전극(194)과 직접 접촉될 수 있으며, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)을 서로 연결하는 일체형의 연결 전극(164)에 의해 제 1 전극(194)에서 주입되는 캐리어가 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전달될 수 있다.A part of the connection electrode 164 may be in direct contact with the first electrode 194 and the first conductivity type semiconductor layer 110 of the first, second, and third light emitting portions P1, P2, The carrier injected from the first electrode 194 can be transmitted to the first, second, and third light emitting units P1, P2, and P3 by the unitary connecting electrode 164 that connects the first and second light emitting units.

따라서, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)이 서로 분리되어 배치되더라도, 하나의 공통 배선(도 2a의 41)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전원을 인가할 수 있다. 그리고, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 각각 연결된 구동 배선(도 2a의 42)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 구동을 개별적으로 제어할 수 있다.Therefore, even if the first conductivity type semiconductor layers 110 of the first, second, and third light emitting portions P1, P2, and P3 of the light emitting element 10 are arranged separately from each other, Second, and third light emitting units P1, P2, and P3 of the light emitting device 10 through the first and second light emitting diodes 41 and 41. The first, second, and third light emitting elements 10 are connected to the first, second, and third light emitting portions P1, P2, and P3, respectively, The driving of the third light emitting portions P1, P2, and P3 can be individually controlled.

도 4a 내지 도 4g는 도 1a의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.4A to 4G are cross-sectional views illustrating a method of manufacturing the light emitting device of FIG. 1A.

도 4a와 같이, 기판(1) 상에 제 1 도전형 반도체층(110), 활성층(120) 및 제 2 도전형 반도체층(130)을 포함하는 발광 구조물(100)을 형성하고, 발광 구조물(100)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)마다 제 2 도전형 반도체층(130) 상에 배치된 반사 전극(161, 162, 163)을 형성할 수 있다.4A, a light emitting structure 100 including a first conductivity type semiconductor layer 110, an active layer 120, and a second conductivity type semiconductor layer 130 is formed on a substrate 1, The reflective electrodes 161, 162, and 163 disposed on the second conductivity type semiconductor layer 130 may be formed for each of the first, second, and third light emitting portions P1, P2, and P3 of the first conductivity type semiconductor layer 100.

기판(1)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The substrate 1 may be formed of a material selected from the group consisting of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP and Ge.

도시하지는 않았으나, 제 1 도전형 반도체층(110)과 기판(1) 사이에 버퍼층(미도시)이 더 구비될 수 있다. 버퍼층은 제 1 도전형 반도체층(110), 활성층(120) 및 제 2 도전형 반도체층(130)과 기판(1) 사이의 격자 부정합을 완화할 수 있다. 버퍼층은 Ⅲ족과 Ⅴ족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나를 포함할 수 있다. 버퍼층에는 도펀트가 도핑될 수도 있으나, 이에 한정하지 않는다.Although not shown, a buffer layer (not shown) may be further provided between the first conductivity type semiconductor layer 110 and the substrate 1. The buffer layer may mitigate lattice mismatch between the first conductivity type semiconductor layer 110, the active layer 120, and the second conductivity type semiconductor layer 130 and the substrate 1. The buffer layer may be a combination of Group III and Group V elements or may include any one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. The buffer layer may be doped with a dopant, but is not limited thereto.

제 1 도전형 반도체층(110), 활성층(120) 및 제 2 도전형 반도체층(130)은 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition; MOCVD), 화학 증착법(Chemical Vapor Deposition; CVD), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition; PECVD), 분자선 성장법(Molecular Beam Epitaxy; MBE), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy; HVPE), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성할 수 있으며, 이에 한정하지 않는다.The first conductive semiconductor layer 110, the active layer 120 and the second conductive semiconductor layer 130 may be formed by a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma (PECVD), molecular beam epitaxy (MBE), hydride vapor phase epitaxy (HVPE), sputtering, or the like But is not limited thereto.

반사 전극(161, 162, 163)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf 등과 같이 반사율이 높은 물질을 포함하여 형성되거나, 상기 반사율이 높은 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 투명 전도성 물질이 혼합되어 형성될 수 있으며, 이에 한정하지 않는다. 반사 전극(161, 162, 163)을 형성하는 방법은 스퍼터링, 코팅, 증착 등과 같이 통상적으로 사용되는 전극 형성 방법 중에 선택될 수 있다.The reflective electrodes 161, 162 and 163 may be formed of a material having a high reflectance such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, And transparent conductive materials such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, and ATO may be mixed and formed. The method of forming the reflective electrodes 161, 162, and 163 can be selected from among commonly used electrode forming methods such as sputtering, coating, vapor deposition, and the like.

발광 구조물(100)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)은 제 1 도전형 반도체층(110), 활성층(120) 및 제 2 도전형 반도체층(130)이 메사 식각된 구조일 수 있다. 메사 식각에 의해 제 1 도전형 반도체층(110), 활성층(120), 제 2 도전형 반도체층(130)의 일부가 식각될 수 있으며, 반사 전극(161, 162, 163)이 제 1, 제 2, 제 3 발광부(P1, P2, P3)마다 분리되도록 배치될 수 있다.The first conductivity type semiconductor layer 110, the active layer 120, and the second conductivity type semiconductor layer 130 are formed on the mesa surface of the first conductivity type semiconductor layer 110. The first, second, and third light emitting portions P1, May be an etched structure. A portion of the first conductivity type semiconductor layer 110, the active layer 120 and the second conductivity type semiconductor layer 130 may be etched by mesa etching and the reflective electrodes 161, 162, 2, and the third light emitting units P1, P2, and P3.

실시 예에서는 제 1, 제 2, 제 3 발광부(P1, P2, P3)가 제 1 도전형 반도체층(110)의 일부를 공유하며, 제 1 도전형 반도체층(110) 상에 배치된 활성층(120), 제 2 도전형 반도체층(130) 및 반사 전극(161, 162, 163)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)별로 분리된 것을 도시하였다.The first conductivity type semiconductor layer 110 is formed on the first conductivity type semiconductor layer 110. The first conductivity type semiconductor layer 110 includes a first conductivity type semiconductor layer 110, The second conductive semiconductor layer 130 and the reflective electrodes 161, 162, and 163 are separated by the first, second, and third light emitting portions P1, P2, and P3.

도 4b와 같이, 제 1 도전형 반도체층(110)의 일부가 식각된 영역 상에 연결 전극(164)을 형성할 수 있다. 연결 전극(164)은 제 1, 제 2, 제 3 발광부(P1, P2, P3) 사이의 제 1 도전형 반도체층(110) 상에도 형성될 수 있으며, 제 1 도전형 반도체층(110) 상에 배치된 연결 전극(164)은 도 1c와 같이 일체형일 수 있다. As shown in FIG. 4B, the connection electrode 164 may be formed on a region where a part of the first conductive semiconductor layer 110 is etched. The connection electrode 164 may also be formed on the first conductive semiconductor layer 110 between the first, second, and third light emitting portions P1, P2, and P3. The first conductive semiconductor layer 110, The connection electrodes 164 disposed on the substrate 110 may be integrated as shown in FIG.

도 4c와 같이, 기판(1) 상에 연결 전극(164), 발광 구조물(100), 반사 전극(161, 162, 163)을 덮도록 보호층(170)을 형성한다. 그리고, 보호층(170)을 선택적으로 제거하여, 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 각각 배치된 제 1, 제 2, 제 3 반사 전극(161, 162, 163) 및 연결 전극(164)의 일부를 노출시키는 관통홀(171)을 형성한다. 연결 전극(164)을 노출시키는 관통홀(171)의 깊이와 제 1, 제 2, 제 3 반사 전극(161, 162, 163)을 노출시키는 관통홀(171)의 깊이는 상이할 수 있다.A protective layer 170 is formed on the substrate 1 so as to cover the connection electrode 164, the light emitting structure 100, and the reflective electrodes 161, 162, and 163. The protective layer 170 is selectively removed so that the first, second, and third reflective electrodes 161, 162, and 163 disposed on the first, second, and third light emitting portions P1, P2, And a through hole 171 exposing a part of the connection electrode 164 are formed. The depth of the through hole 171 for exposing the connection electrode 164 and the depth of the through hole 171 for exposing the first, second and third reflective electrodes 161, 162 and 163 may be different.

도 4d와 같이, 관통홀(171)을 통해 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1, 제 2, 제 3 반사 전극(161, 162, 163)과 각각 접촉되는 제 2 전극(191, 192, 193)을 형성한다. 그리고, 연결 전극(164)과 접촉되는 제 1 전극(194)을 형성할 수 있다.Second and third reflective electrodes 161, 162, and 163 of the first, second, and third light emitting units P1, P2, and P3 through the through holes 171, respectively, The second electrodes 191, 192, and 193 are formed. The first electrode 194, which is in contact with the connection electrode 164, may be formed.

제 1 전극(194)은 제 1 도전형 반도체층(110) 상에 배치된 연결 전극(164)과 전기적으로 접촉될 수 있으며, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)은 하나의 제 1 전극(194)과 전기적으로 연결될 수 있다. 그리고, 제 2 전극(191, 192, 193)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1, 제 2, 제 3 반사 전극(161, 162, 163)과 각각 접촉될 수 있다.The first electrode 194 may be in electrical contact with the connection electrode 164 disposed on the first conductivity type semiconductor layer 110 and the first, second, and third light emitting portions P1, P2, The first conductive semiconductor layer 110 may be electrically connected to the first electrode 194. The second electrodes 191, 192 and 193 are connected to the first, second and third reflective electrodes 161, 162 and 163 of the first, second and third light emitting units P1, P2 and P3, Can be contacted.

따라서, 실시 예의 발광 소자는 제 1 전극(194)이 패널(도 2a의 40)의 공통 배선(41)과 전기적으로 연결되어, 발광 소자의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전원을 공급하며, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(130)과 접촉된 제 2 전극(191, 192, 193)이 패널(도 2a의 40)의 구동 배선(42)과 각각 전기적으로 연결되어, 구동 배선(42)을 제어하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 발광을 제어할 수 있다.Therefore, in the light emitting device of the embodiment, the first electrode 194 is electrically connected to the common wiring 41 of the panel (40 in Fig. 2A), and the first, second, and third light emitting portions P1, P2 And P3 and the second electrodes 191, 192 and 193 which are in contact with the second conductivity type semiconductor layer 130 of the first, second and third light emitting portions P1, P2 and P3 Second and third light emitting portions P1, P2, and P3 by controlling the driving wiring 42 to be electrically connected to the driving wiring 42 of the panel (40 in Fig. 2A) .

도 4e와 같이, 제 2 전극(191, 192, 193) 및 제 1 전극(194)을 덮도록 기판(1) 전면에 포토 레지스트층(410)과 지지층(430)을 포함하는 지지 패드(400)를 형성한 후 기판(1)을 제거할 수 있다. 기판(1)을 제거하는 방법은 특별히 제한되지 않는다. 예를 들어, 기판(1)은 레이저 리프트 오프(Laser Lift Off; LLO) 기술을 이용하여 제거할 수 있다.A supporting pad 400 including a photoresist layer 410 and a supporting layer 430 is formed on the entire surface of the substrate 1 so as to cover the second electrodes 191, 192 and 193 and the first electrode 194, The substrate 1 can be removed. The method of removing the substrate 1 is not particularly limited. For example, the substrate 1 may be removed using a Laser Lift Off (LLO) technique.

도 4f와 같이, 발광 구조물(100)로부터 지지 패드(400)를 제거할 수 있다. 예를 들어, 포토 레지스트층(410)은 스트리퍼 용액에 침지하여 제거할 수 있다. 스트리퍼 용액은 포토 레지스트를 녹일 수 있는 다양한 유/무기 용매를 포함할 수 있다. 포토 레지스트층(410)을 제거하면 발광 구조물(100)로부터 지지층(430)이 분리될 수 있다. The support pad 400 may be removed from the light emitting structure 100, as shown in FIG. For example, the photoresist layer 410 may be removed by dipping in a stripper solution. The stripper solution may contain a variety of organic and inorganic solvents that can dissolve the photoresist. Removing the photoresist layer 410 can separate the support layer 430 from the light emitting structure 100.

그리고, 도 4g와 같이, 발광 구조물(100)의 활성층(120)에서 발생한 광이 방출되는 방향에 제 1 격벽(121), 파장 변환층(122) 및 컬러 필터(123a, 123b, 123c)를 배치시킬 수 있다. 이에 따라, 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 칩 레벨의 발광 소자(10)를 형성할 수 있다.4G, the first barrier rib 121, the wavelength conversion layer 122, and the color filters 123a, 123b, and 123c are arranged in a direction in which light generated in the active layer 120 of the light emitting structure 100 is emitted . Thus, the chip-level light emitting device 10 including the first, second, and third light emitting portions P1, P2, and P3 can be formed.

따라서, 상기와 같은 발광 소자(10)는 발광 구조물(100)의 활성층(120)에서 발생된 청색 파장대의 광이 광이 방출되는 방향에 배치된 파장 변환층(122) 및 청색, 녹색, 적색 컬러 필터(123a, 123b, 123c)를 통해 제 1, 제 2, 제 3 발광부(P1, P2, P3) 별로 청색(B), 녹색(G), 적색(R) 파장대의 광을 구현할 수 있다. 한편, 도시하지는 않았으나, 제 1 발광부(P1)에는 파장 변환층(122) 및 청색 컬러 필터(123a)를 제거하여, 제 3 발광부(P3)의 활성층(120)에서 발생한 청색(B) 파장대의 광을 그대로 방출시킬 수 있다.The light emitting device 10 may include a wavelength conversion layer 122 disposed in a direction in which light emitted from the blue wavelength band generated by the active layer 120 of the light emitting structure 100 is emitted, Light of blue (B), green (G), and red (R) wavelength band can be implemented for each of the first, second, and third light emitting portions P1, P2, and P3 through the filters 123a, 123b, and 123c. Although not shown, the wavelength conversion layer 122 and the blue color filter 123a are removed from the first light emitting portion P1 and the blue (B) wavelength band generated from the active layer 120 of the third light emitting portion P3 Can be emitted as it is.

상기와 같은 표시 장치는 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 칩 레벨의 발광 소자(10)를 픽셀로 사용하므로 와이어가 필요 없어 와이어 본딩과 같은 추가적인 패키징 공정을 생략할 수 있다. 따라서 와이어에 의한 광 간섭을 방지할 수 있다. The above-described display device uses a chip-level light emitting device 10 including the first, second, and third light emitting portions P1, P2, and P3 as pixels, and thus does not require a wire, Can be omitted. Therefore, it is possible to prevent optical interference due to the wire.

더욱이, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)이 서로 분리되더라도, 제 2 전극(191, 192, 193) 및 제 1 전극(194)이 형성된 보호층(170)을 통해 발광 구조물(100)이 지지될 수 있다. 따라서, 발광 구조물(100)로부터 기판(1)을 제거함으로써, 기판(1)에 의한 광 흡수를 방지할 수 있다.Even if the first conductivity type semiconductor layers 110 of the first, second and third light emitting portions P1, P2 and P3 are separated from each other, the second electrodes 191, 192 and 193 and the first electrode 194 The light emitting structure 100 may be supported through the passivation layer 170 formed thereon. Therefore, by removing the substrate 1 from the light emitting structure 100, absorption of light by the substrate 1 can be prevented.

도 4h 및 도 4i는 도 3a의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.4H and 4I are process sectional views showing a method of manufacturing the light emitting device of FIG. 3A.

제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)이 서로 분리되어 배치된 도 3a와 같이 발광 소자(10)를 형성하는 방법은 상기 도 4a 내지 도 4e의 단계를 실시한 후, 도 4h 및 도 4i의 단계를 더 실시할 수 있다. 또한, 도시하지는 않았으나, 도 4a와 같이, 제 1 도전형 반도체층(110), 활성층(120) 및 제 2 도전형 반도체층(130)을 메사 식각할 때, 제 1, 제 2, 제 3 발광부(P1, P2, P3) 사이에서 기판(1)의 상부면이 노출되도록 제 1 도전형 반도체층(110)을 제거하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)이 분리되어 배치될 수도 있다.The method of forming the light emitting device 10 as shown in FIG. 3A, in which the first conductivity type semiconductor layers 110 of the first, second, and third light emitting portions P1, P2, and P3 are separately arranged, After performing the steps of Figs. 4A to 4E, the steps of Figs. 4H and 4I may be further performed. 4A, when the first conductivity type semiconductor layer 110, the active layer 120, and the second conductivity type semiconductor layer 130 are mesa-etched, the first, second, and third light emission The first conductivity type semiconductor layer 110 is removed to expose the upper surface of the substrate 1 between the first, second and third light emitting portions P1, P2, and P3, The first conductive semiconductor layer 110 may be disposed separately.

먼저, 도 4h와 같이, 기판(도 4e의 1)이 분리되어 노출된 제 1 도전형 반도체층(110)을 더 제거한다. 이 때, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)이 분리되어 배치되도록 제 1 도전형 반도체층(110)을 제거할 수 있다. 도 4i와 같이, 발광 구조물(100)로부터 지지 패드(400)를 제거하고, 제 1 격벽(121), 파장 변환층(122) 및 청색, 녹색, 적색 컬러 필터(123a, 123b, 123c)를 배치시킬 수 있다. 이에 따라, 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 칩 레벨의 발광 소자(10)를 형성할 수 있다.First, as shown in FIG. 4H, the substrate (1 in FIG. 4E) is separated and further exposed to remove the first conductive type semiconductor layer 110. At this time, the first conductivity type semiconductor layer 110 may be removed so that the first conductivity type semiconductor layers 110 of the first, second, and third light emitting portions P1, P2, and P3 are separately disposed. 4I, the support pad 400 is removed from the light emitting structure 100 and the first partition 121, the wavelength conversion layer 122, and the blue, green, and red color filters 123a, 123b, and 123c are arranged . Thus, the chip-level light emitting device 10 including the first, second, and third light emitting portions P1, P2, and P3 can be formed.

상기와 같은 칩 레벨의 발광 소자(10)를 픽셀로 사용하는 표시 장치는 동일한 크기의 액정 표시 장치 및 유기 전계 표시 장치보다 픽셀 밀도가 높아 고해상도의 대형 표시 장치를 구현할 수 있다.The display device using the chip-level light-emitting device 10 as a pixel can realize a large-sized display device having a high pixel density and a higher resolution than the liquid-crystal display device and the organic field display device of the same size.

도 5a 내지 도 5f는 도 1b의 발광 구조물의 제조 방법을 나타낸 공정 단면도이다.FIGS. 5A to 5F are cross-sectional views illustrating a method of manufacturing the light emitting structure of FIG. 1B.

도 1b와 같이, 제 1 발광부(P1)와 제 3 발광부(P3)는 동일한 제 1 활성층(120a)을 포함하며, 제 2 발광부(P2)는 제 1 활성층(120a)과 상이한 제 2 활성층(120b)을 포함하는 경우, 기판(1) 상에 발광 구조물(100)을 형성하는 단계, 발광 구조물(100)의 일부 영역을 식각하는 단계 및 식각된 일부 영역에 발광 구조물(100)을 재 성장시키는 단계를 포함할 수 있다.The first light emitting portion P1 and the third light emitting portion P3 include the same first active layer 120a and the second light emitting portion P2 includes the second active layer 120a and the second active layer 120b, A step of forming a light emitting structure 100 on the substrate 1 and a step of etching a part of the region of the light emitting structure 100 and a step of etching the light emitting structure 100 to a part of the etched region, Growth step.

도 5a와 같이, 기판(1) 상에 제 1 도전형 반도체층(110), 제 1 활성층(120a), 및 제 2 도전형 반도체층(130)을 차례로 형성하여 발광 구조물(100)을 형성할 수 있다. 그리고, 도 5b와 같이, 발광 구조물(100)의 상면에 제 1 마스크(2)를 배치할 수 있다. 제 1 마스크(2)는 발광 구조물(100)의 제 2 발광부(P3)의 제 2 도전형 반도체층(130)의 일부 영역을 노출시킬 수 있다. 이 때, 제 1 마스크(2)에 의해 노출된 제 1 영역(3)은 제 1 활성층(120a)과 상이한 제 2 활성층(120b)을 포함하는 발광 구조물(100)을 형성하기 위한 영역일 수 있다. 5A, a first conductive semiconductor layer 110, a first active layer 120a, and a second conductive semiconductor layer 130 are sequentially formed on a substrate 1 to form a light emitting structure 100 . Then, as shown in FIG. 5B, the first mask 2 can be disposed on the upper surface of the light emitting structure 100. The first mask 2 may expose a portion of the second conductivity type semiconductor layer 130 of the second light emitting portion P3 of the light emitting structure 100. [ The first region 3 exposed by the first mask 2 may be a region for forming the light emitting structure 100 including the second active layer 120b different from the first active layer 120a .

이어, 도 5c와 같이, 제 1 마스크(2)에 의해 노출된 영역의 제 1 도전형 반도체층(110), 제 1 활성층(120a), 및 제 2 도전형 반도체층(130)을 제거하여, 하부면에서 제 1 도전형 반도체층(110)이 노출되고, 측면에서 제 1 도전형 반도체층(110), 제 1 활성층(120a), 및 제 2 도전형 반도체층(130)이 노출된 홈(3a)을 형성할 수 있다. 그리고, 도 5d와 같이, 홈(3a)의 측면을 덮도록 제 2 마스크(2a)를 배치할 수 있다. 제 2 마스크(2a)는 후속 공정에 의한 발광 구조물(100)의 손상을 방지하기 위한 것일 수 있다.5C, the first conductive semiconductor layer 110, the first active layer 120a, and the second conductive semiconductor layer 130 in the region exposed by the first mask 2 are removed, The first conductive semiconductor layer 110 is exposed on the lower surface and the first conductive semiconductor layer 110, the first active layer 120a and the second conductive semiconductor layer 130 are exposed from the side surface 3a can be formed. Then, as shown in Fig. 5D, the second mask 2a can be disposed so as to cover the side surface of the groove 3a. The second mask 2a may be for preventing the damage of the light emitting structure 100 by a subsequent process.

이어, 도 5e와 같이, 홈(3a)의 바닥면에서 노출된 제 1 도전형 반도체층(110) 상에서 제 1 도전형 반도체층(110)을 재 성장시킨다. 재 성장한 제 1 도전형 반도체층(110)은 식각되기 이전의 제 1 도전형 반도체층(110)과 물리적인 계면이 생성될 수도 있으나, 반드시 이에 한정되는 것은 아니고 재성장에 의해 계면이 소멸할 수도 있다. 그리고, 재 성장한 제 1 도전형 반도체층(110) 상에 제 2 활성층(120b)을 형성하고, 제 2 활성층(120b) 상에 제 2 도전형 반도체층(130)을 재 성장 시킬 수 있다. 예를 들어, 제 2 활성층(122)은 녹색(G) 파장대의 광을 방출할 수 있으며, 제 1 활성층(120a)은 청색(B) 파장대의 광을 방출할 수 있다.Next, as shown in FIG. 5E, the first conductivity type semiconductor layer 110 is grown on the first conductive type semiconductor layer 110 exposed from the bottom surface of the groove 3a. The re-grown first conductive semiconductor layer 110 may have a physical interface with the first conductive semiconductor layer 110 before being etched, but the present invention is not limited thereto and the interface may disappear due to re-growth . The second active layer 120b may be formed on the re-grown first conductivity type semiconductor layer 110 and the second conductivity type semiconductor layer 130 may be grown on the second active layer 120b. For example, the second active layer 122 may emit light of a green (G) wavelength band, and the first active layer 120a may emit light of a blue (B) wavelength band.

그리고, 도 5f와 같이, 제 1, 제 2 마스크(2, 2a)를 제거하여 동일한 제 1 활성층(120a)을 포함하는 제 1 발광부(P1)와 제 3 발광부(P3) 및 제 1 활성층(120a)과 상이한 제 2 활성층(120b)을 포함하는 제 2 발광부(P2)를 포함하는 발광 구조물(100)을 형성할 수 있다. 그리고, 제 1, 제 2, 제 3 발광부(P1, P2, P3)마다 발광 구조물(100) 상에 각각 반사 전극(161, 162, 163)을 형성할 수 있다.5f, the first and second masks 2 and 2a are removed to form a first light emitting portion P1 and a third light emitting portion P3 including the same first active layer 120a, The light emitting structure 100 including the second light emitting portion P2 including the second active layer 120b different from the first active layer 120a may be formed. The reflective electrodes 161, 162, and 163 may be formed on the light emitting structure 100 for each of the first, second, and third light emitting units P1, P2, and P3.

이후의 공정은 상기 도 4b 내지 도 4f와 동일하며 기재를 생략할 수 있다. 그리고, 도 1b와 같이, 발광 구조물(100) 상에 제 2 발광부(P2)와 수직 방향으로 중첩되는 영역에만 적색 파장 변환층(122R)과 적색 컬러 필터(123c)를 배치할 수 있다. 이 때, 적색 적색 파장 변환층(122R)만 배치해도 무방하며, 상기와 같이 적색 파장 변환층(122R)과 적색 컬러 필터(123c)를 모두 배치하여 구현되는 적색 파장대의 광의 색 특성을 향상시킬 수 있다.The subsequent steps are the same as those in Figs. 4B to 4F, and description thereof may be omitted. 1B, the red wavelength conversion layer 122R and the red color filter 123c may be disposed on the light emitting structure 100 only in a region overlapping the second light emitting portion P2 in the vertical direction. At this time, only the red wavelength conversion layer 122R may be disposed, and the color characteristics of light of the red wavelength band implemented by arranging both the red wavelength conversion layer 122R and the red color filter 123c may be improved have.

이하, 제 2 실시 예의 발광 소자를 구체적으로 설명하면 다음과 같다.Hereinafter, the light emitting device of the second embodiment will be described in detail.

도 6a 및 도 6b는 제 2 실시 예의 발광 소자의 단면도이다.6A and 6B are cross-sectional views of the light emitting device of the second embodiment.

도 6a와 같이, 제 2 실시 예의 발광 소자(10)는 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 발광 구조물(200)과, 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 덮는 보호층(270), 발광 구조물(200)의 제 1 도전형 반도체층(210)과 전기적으로 연결되는 제 1 전극(294) 및 보호층(270)을 관통하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(230)과 전기적으로 연결되는 복수 개의 제 2 전극(291, 292, 293)을 포함할 수 있다.6A, the light emitting device 10 of the second embodiment includes a light emitting structure 200 including first, second, and third light emitting portions P1, P2, and P3, and first, second, A protective layer 270 covering the light emitting portions P1, P2 and P3, a first electrode 294 electrically connected to the first conductivity type semiconductor layer 210 of the light emitting structure 200, And a plurality of second electrodes 291, 292, and 293 that are electrically connected to the second conductivity type semiconductor layer 230 of the first, second, and third light emitting portions P1, P2, and P3, have.

발광 소자(10)는 수직 타입으로, 제 1 전극(294)과 제 2 전극(291, 292, 293)은 발광 구조물(200)을 사이에 두고 서로 반대 방향에 배치될 수 있다. 실시 예에서는 발광 구조물(200)이 제 2 도전형 반도체층(230), 활성층(220) 및 제 1 도전형 반도체층(210)이 차례로 적층되어, 제 2 도전형 반도체층(230) 상에 활성층(220)이 배치되고, 활성층(220) 상에 제 1 도전형 반도체층(210)이 배치된 것을 도시하였다. 제 1 전극(294)은 제 1 도전형 반도체층(210) 상에 배치되어, 제 1 전극(294)은 제 1 도전형 반도체층(210)을 사이에 두고 활성층(220)과 수직 방향으로 중첩되도록 배치되고, 제 2 전극(291, 292, 293)은 제 2 도전형 반도체층(230)을 사이에 두고 활성층(220)과 수직 방향으로 중첩되도록 배치된 것을 도시하였다.The light emitting device 10 is a vertical type and the first electrode 294 and the second electrodes 291 and 292 and 293 may be disposed in opposite directions to each other with the light emitting structure 200 interposed therebetween. The light emitting structure 200 includes the second conductive semiconductor layer 230, the active layer 220 and the first conductive semiconductor layer 210 in this order on the second conductive semiconductor layer 230, And the first conductive semiconductor layer 210 is disposed on the active layer 220. The first electrode 294 is disposed on the first conductivity type semiconductor layer 210 so that the first electrode 294 overlaps the active layer 220 in the vertical direction with the first conductivity type semiconductor layer 210 therebetween And the second electrodes 291, 292 and 293 are arranged to overlap with the active layer 220 in the vertical direction with the second conductivity type semiconductor layer 230 interposed therebetween.

발광 구조물(200)은 제 1 도전형 반도체층(210), 제 1 도전형 반도체층(210) 상에서 이격 배치되어 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 각각 배치된 활성층(220) 및 활성층(220)을 사이에 두고 제 1 도전형 반도체층(210)과 수직 방향으로 중첩되는 제 2 도전형 반도체층(230)을 포함할 수 있다. 제 1, 제 2, 제 3 발광부(P1, P2, P3)는 제 1 도전형 반도체층(210)을 공유하여, 제 1, 제 2, 제 3 발광부(P1, P2, P3)는 제 1 도전형 반도체층(210)을 통해 서로 연결될 수 있다.The light emitting structure 200 is disposed on the first conductivity type semiconductor layer 210 and the first conductivity type semiconductor layer 210 and is disposed on the first, second, and third light emitting portions P1, P2, and P3, And a second conductivity type semiconductor layer 230 which is vertically overlapped with the first conductivity type semiconductor layer 210 with the active layer 220 and the active layer 220 interposed therebetween. The first, second, and third light emitting portions P1, P2, and P3 share the first conductive semiconductor layer 210, and the first, second, and third light emitting portions P1, P2, 1 &lt; / RTI &gt;

상기와 같은 발광 구조물(200)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)는 동일한 색의 광을 방출할 수 있다. 예를 들어, 발광 구조물(200)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)는 청색(B) 광을 방출할 수 있다.The first, second, and third light emitting portions P1, P2, and P3 of the light emitting structure 200 may emit light of the same color. For example, the first, second, and third light emitting portions P1, P2, and P3 of the light emitting structure 200 may emit blue (B) light.

상기와 같은 발광 소자(10)는 활성층(220)에서 생성된 청색(B) 파장대의 광이 방출되는 방향에서 제 1 도전형 반도체층(210)과 접촉되는 제 1 전극(294)이 배치되므로, 제 1 전극(294) 상에 바로 컬러 필터와 파장 변환층을 배치하는 경우, 제 1 전극(294)을 후술할 패널의 공통 배선과 전기적으로 접촉시킬 수 없다. 따라서, 발광 소자(10)를 패널에 실장한 후, 컬러 필터와 파장 변환층을 공통 배선 상에 배치할 수 있다.In the light emitting device 10, the first electrode 294, which is in contact with the first conductivity type semiconductor layer 210, is disposed in a direction in which light of a blue (B) wavelength band generated in the active layer 220 is emitted. When the color filter and the wavelength conversion layer are directly disposed on the first electrode 294, the first electrode 294 can not be brought into electrical contact with the common wiring of the panel to be described later. Therefore, after the light emitting element 10 is mounted on the panel, the color filter and the wavelength conversion layer can be disposed on the common wiring.

한편, 도 6b와 같이, 제 1 발광부(P1)와 제 3 발광부(P3)는 동일한 제 1 활성층(220a)을 포함하며, 제 2 발광부(P2)는 제 1 활성층(220a)과 상이한 제 2 활성층(220b)을 포함할 수 있다. 이 때, 제 1 활성층(220a)은 청색(B) 파장대의 광을 생성할 수 있으며, 제 2 활성층(220b)은 녹색(G) 파장대의 광을 생성할 수 있다. 6B, the first light emitting portion P1 and the third light emitting portion P3 include the same first active layer 220a and the second light emitting portion P2 includes the first active layer 220a and the second active layer 220b, And a second active layer 220b. At this time, the first active layer 220a may generate light of a blue (B) wavelength band, and the second active layer 220b may generate light of a green (G) wavelength band.

상기와 같은 발광 소자(10)는 표시 장치의 패널에 배치된 후, 발광 구조물(200)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)는 파장 변환층 및 컬러 필터를 통해 청색(B), 녹색(G) 및 적색(R) 파장대의 광을 구현할 수 있다.The first, second, and third light emitting portions P1, P2, and P3 of the light emitting structure 200 are disposed on the panel of the display device, and the first, second, and third light emitting portions P1, Light of blue (B), green (G), and red (R) wavelength band can be realized.

다시 도 6a를 참조하면, 제 1 전극(294)은 보호층(270)에 의해 노출된 발광 구조물(200)의 제 1 도전형 반도체층(210)과 직접 접촉될 수 있다. 예를 들어, 보호층(270)은 발광 구조물(200)의 제 1 도전형 반도체층(210)을 노출시킬 수 있다. 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210)은 하나의 제 1 전극(294)과 전기적으로 연결되어, 제 1 전극(294)을 통해 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전원 신호가 인가될 수 있다. 도 6a에서 제 1 전극(294)이 제 1 도전형 반도체층(210)의 상부면에만 배치된 것으로 되어 있으나 이에 한정하지 않고 제 1 전극(294)은 보호층(270)의 일영역에도 배치될 수 있다.Referring again to FIG. 6A, the first electrode 294 may be in direct contact with the first conductive semiconductor layer 210 of the light emitting structure 200 exposed by the passivation layer 270. For example, the passivation layer 270 may expose the first conductive semiconductor layer 210 of the light emitting structure 200. The first conductive semiconductor layer 210 of the first, second, and third light emitting portions P1, P2, and P3 is electrically connected to one of the first electrodes 294, The power signal may be applied to the first, second, and third light emitting units P1, P2, and P3. 6A, the first electrode 294 is disposed only on the upper surface of the first conductive semiconductor layer 210, but the first electrode 294 is not limited to the upper surface of the first conductive semiconductor layer 210, .

제 2 전극(291, 292, 293)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(230)과 각각 전기적으로 접속될 수 있다. 예를 들어, 제 2 전극(291, 292, 293)과 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(230) 사이에는 반사 전극(261, 262, 263)이 배치되어, 제 2 전극(291, 292, 293)은 반사 전극(261, 262, 263)을 통해 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(230)과 전기적으로 접속될 수 있다. 반사 전극(261, 262, 263)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)에서 발생한 광을 제 1 도전형 반도체층(210) 방향으로 반사시킬 수 있다.The second electrodes 291, 292 and 293 may be electrically connected to the second conductivity type semiconductor layer 230 of the first, second and third light emitting portions P1, P2 and P3, respectively. For example, between the second electrodes 291, 292 and 293 and the second conductivity type semiconductor layer 230 of the first, second and third light emitting portions P1, P2 and P3, reflection electrodes 261 and 262 The second electrodes 291, 292 and 293 are arranged on the first and second light emitting units P1, P2 and P3 through the reflective electrodes 261, 262 and 263, Type semiconductor layer 230, as shown in FIG. The reflective electrodes 261, 262 and 263 can reflect light generated in the first, second and third light emitting portions P1, P2 and P3 toward the first conductivity type semiconductor layer 210. [

상기와 같은 제 2 실시 예의 발광 소자(10)는 제 1 전극(294)으로부터 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전원 신호가 인가되며, 제 2 전극(291, 292, 293)을 통해 제 1, 제 2, 제 3 발광부(P1, P2, P3)가 선택적으로 구동되어 발광할 수 있다.In the light emitting device 10 of the second embodiment as described above, a power supply signal is applied from the first electrode 294 to the first, second, and third light emitting portions P1, P2, and P3, and the second electrodes 291, Second, and third light emitting units P1, P2, and P3 may be selectively driven to emit light through the first, second, and third light emitting units 292 and 293.

이하, 제 2 실시 예의 발광 소자(10)가 배치된 픽셀을 포함하는 표시 장치를 구체적으로 설명하면 다음과 같다.Hereinafter, a display device including pixels having the light emitting device 10 of the second embodiment will be described in detail.

도 7a는 제 2 실시 예의 발광 소자가 픽셀 영역마다 배치된 표시 장치의 평면도이며, 도 7b 및 도 7c는 도 7a의 Ⅰ-Ⅰ'의 단면도이다. 이 때, 도 7b는 도 6a의 발광 소자가 픽셀 영역에 배치된 Ⅰ-Ⅰ'의 단면도이며, 도 7c는 도 6b의 발광 소자가 픽셀 영역에 배치된 Ⅰ-Ⅰ'의 단면도이다.Fig. 7A is a plan view of a display device in which light emitting elements of the second embodiment are arranged for each pixel region, and Figs. 7B and 7C are sectional views of I-I 'of Fig. 7B is a cross-sectional view of the light emitting device of FIG. 6A in the pixel region, and FIG. 7C is a cross-sectional view of the light emitting device of FIG. 6B in the pixel region.

도 7a 및 도 7b와 같이, 표시 장치는 공통 배선(41)과 구동 배선(42)이 교차하는 영역으로 정의된 복수 개의 픽셀 영역을 포함하는 패널(40), 각 픽셀 영역에 배치된 발광 소자(10), 공통 배선(41)에 구동 신호를 인가하는 제 1 드라이버(30), 구동 배선(42)에 구동 신호를 인가하는 제 2 드라이버(20), 및 제 1 드라이버(30)와 제 2 드라이버(20)를 제어하는 컨트롤러(50)를 포함할 수 있다.7A and 7B, the display device includes a panel 40 including a plurality of pixel regions defined as regions where the common wiring 41 and the driving wiring 42 cross each other, a light emitting element A first driver 30 for applying a driving signal to the common wiring 41 and a second driver 20 for applying a driving signal to the driving wiring 42; And a controller 50 for controlling the controller 20.

패널(40)에 배치된 제 2 격벽(46)은 각 픽셀 영역에 배치된 발광 소자(10) 사이에 배치되어, 발광 소자(10), 공통 배선(41) 및 구동 배선(42) 등을 지지할 수 있다. 따라서, 패널(44)이 대면적으로 커져도 공통 배선(41) 및 구동 배선(42)의 단선이 방지될 수 있다. 제 2 격벽(46)은 카본 블랙(carbon black), 그라파이트(Graphite) 등과 같은 물질을 포함하여 이루어져, 인접한 픽셀 영역 사이의 빛 샘을 방지할 수 있으며, 이에 한정하지 않는다. 더욱이, 파장 변환층(222)과 청색, 녹색, 적색 컬러 필터(223a, 223b, 223c)가 공통 배선(41) 사이에 배치되더라도, 인접한 발광 소자(10) 사이에 배치된 제 2 격벽(46)이 파장 변환층(222)과 청색, 녹색, 적색 컬러 필터(223a, 223b, 223c)를 충분히 지지할 수 있다.The second barrier ribs 46 disposed on the panel 40 are disposed between the light emitting elements 10 disposed in the respective pixel regions to support the light emitting element 10, the common wiring 41, the drive wiring 42, can do. Therefore, even if the panel 44 becomes large in size, disconnection of the common wiring 41 and the driving wiring 42 can be prevented. The second barrier rib 46 may include a material such as carbon black, graphite or the like to prevent light leakage between adjacent pixel areas, but is not limited thereto. Furthermore, even if the wavelength conversion layer 222 and the blue, green, and red color filters 223a, 223b, and 223c are disposed between the common wiring 41, the second barrier ribs 46 disposed between the adjacent light- It is possible to sufficiently support the wavelength conversion layer 222 and the blue, green, and red color filters 223a, 223b, and 223c.

공통 배선(41)은 발광 소자(10)의 제 1 전극(294)과 전기적으로 연결될 수 있다. 그리고, 제 1, 제 2, 제 3 구동 배선(43, 44, 45)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 전극(291, 292, 293)과 각각 연결될 수 있다. 제 1 전극(294)과 제 2 전극(291, 292, 293)이 활성층(220a, 220b)을 기준으로 서로 반대 방향에 배치되므로, 공통 배선(41)은 발광 소자(10) 상부에서 제 1 전극(294)과 전기적으로 연결되며, 제 1, 제 2, 제 3 구동 배선(43, 44, 45; 42)은 발광 소자(10)의 하부에서 제 1, 제 2 및 제 3 발광부(P1, P2, P3)의 제 2 전극(291, 292, 293)과 각각 접촉될 수 있다. 따라서, 공통 배선(41)과 구동 배선(42)의 간섭을 효율적으로 방지할 수 있다.The common wiring 41 may be electrically connected to the first electrode 294 of the light emitting element 10. The first, second and third driving wirings 43, 44 and 45 are connected to the second electrodes 291, 292 and 293 of the first, second and third light emitting portions P1, P2 and P3, respectively, Can be connected. Since the first electrode 294 and the second electrodes 291 and 292 and 293 are disposed opposite to each other with respect to the active layers 220a and 220b, Second, and third light emitting portions P1, P2, and P3 at a lower portion of the light emitting element 10, and the first, second, and third driving wirings 43, 44, 45, and 42 are electrically connected to the first, P2, and P3, respectively. Therefore, interference between the common wiring 41 and the driving wiring 42 can be effectively prevented.

표시 장치는 컨트롤러(50)가 공통 배선(41)과 구동 배선(42)에 선택적으로 전원이 인가되도록 제 1, 제 2 드라이버(30, 20)에 제어 신호를 출력할 수 있다. 이에 따라, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 개별적으로 제어할 수 있다.The display device can output a control signal to the first and second drivers 30 and 20 so that the controller 50 selectively applies power to the common wiring 41 and the driving wiring 42. [ Accordingly, the first, second, and third light emitting portions P1, P2, and P3 of the light emitting element 10 can be individually controlled.

예를 들어, 공통 배선(41)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전원을 공급하며, 제 1, 제 2, 제 3 구동 배선(43, 44, 45; 42)을 제어하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)이 선택적으로 발광할 수 있다.For example, power is supplied to the first, second and third light emitting portions P1, P2 and P3 of the light emitting element 10 through the common wiring 41, and the first, The first, second, and third light emitting units P1, P2, and P3 may selectively emit light by controlling the light emitting diodes 43, 44, 45,

발광 구조물(200) 상에 공통 배선(41)을 사이에 두고 발광 소자(10)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)와 수직 방향으로 각각 중첩되도록 파장 변환층(222)과 청색, 녹색, 적색 컬러 필터(223a, 223b, 223c)가 배치될 수 있다. 파장 변환층(222)은 제 1, 제 2 및 제 3 발광부(P1, P2, P3)에서 방출되는 청색 파장대의 광을 백색 파장대의 광으로 변환하기 위한 물질을 포함할 수 있다.The wavelength conversion layer (light-emitting layer) is formed so as to overlap the first, second and third light emitting portions P1, P2, and P3 of the light emitting element 10 in the vertical direction with the common wiring 41 interposed therebetween, 222, and blue, green, and red color filters 223a, 223b, and 223c. The wavelength conversion layer 222 may include a material for converting light of a blue wavelength band emitted from the first, second, and third light emitting portions P1, P2, and P3 into light of a white wavelength band.

상기와 같은 파장 변환층(222)은 제 1 격벽(221)에 의해 제 1, 제 2 및 제 3 발광부(P1, P2, P3)와 수직 방향으로 중첩되는 영역별로 분리될 수 있다. 제 1 격벽(221)은 제 1, 제 2 및 제 3 발광부(P1, P2, P3)에서 방출되는 광의 혼색을 방지할 수 있다. 제 1 격벽(221)은 카본 블랙(carbon black), 그라파이트(Graphite)와 같이 광 흡수물질을 포함할 수도 있으나, 광을 반사하는 반사물질을 포함할 수도 있다. 제 1 격벽(221)의 형성 방법은 특별히 제한되지 않는다. 예를 들어, 제 1 격벽(221)은 포토리소그라피, 임프린팅, 롤투롤 프린팅, 및 잉크젯 프린팅 등을 이용하여 형성할 수 있다.The wavelength conversion layer 222 may be separated by the first barrier ribs 221 in the regions overlapping the first, second, and third light emitting portions P1, P2, and P3 in the vertical direction. The first barrier ribs 221 can prevent color mixture of light emitted from the first, second, and third light emitting portions P1, P2, and P3. The first barrier rib 221 may include a light absorbing material such as carbon black or graphite, but may also include a reflective material that reflects light. The method of forming the first bank 221 is not particularly limited. For example, the first bank 221 may be formed using photolithography, imprinting, roll-to-roll printing, and ink-jet printing.

상기와 같이 파장 변환층(222)에 의해 변환된 백색 파장대의 광은 파장 변환층(222) 상에 제 1, 제 2 및 제 3 발광부(P1, P2, P3) 별로 배치된 청색, 녹색, 적색 컬러 필터(223a, 223b, 223c)에 의해 청색(B), 녹색(G) 및 적색(R) 파장대의 광을 구현할 수 있다.As described above, the light of the white wavelength band converted by the wavelength conversion layer 222 is converted into blue, green, and blue light, which are arranged on the wavelength conversion layer 222 for each of the first, second, and third light emitting portions P1, P2, Light of blue (B), green (G), and red (R) wavelength band can be realized by the red color filters 223a, 223b, and 223c.

한편, 도 7c와 같이, 발광 구조물(200) 상에 공통 배선(41)을 사이에 두고 제 1, 제 2 및 제 3 발광부(P1, P2, P3) 중 제 3 발광부(P3)와 수직 방향으로 중첩되는 영역에만 적색 파장 변환층(222R)과 적색 컬러 필터(223c)를 배치하여, 제 3 발광부(P3)에서 발생한 청색(B) 파장대의 광을 적색(R) 파장대의 광으로 변환할 수 있다. 이에 따라, 제 1, 제 2 및 제 3 발광부(P1, P2, P3)가 각각 청색(B), 녹색(G) 및 적색(R) 파장대의 광을 구현할 수 있다.On the other hand, as shown in FIG. 7C, the third light emitting portion P3 and the third light emitting portion P3 of the first, second, and third light emitting portions P1, P2, and P3 are formed on the light emitting structure 200 with the common wiring 41 therebetween. The red wavelength conversion layer 222R and the red color filter 223c are disposed only in the region overlapping the red (R) wavelength band and the blue (B) wavelength band generated in the third emitting portion P3 is converted into the red can do. Accordingly, the first, second, and third light emitting units P1, P2, and P3 can emit light of blue (B), green (G), and red (R) wavelengths, respectively.

한편, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)은 분리되어 배치된 구조일 수 있다. 이 때, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(110)의 분리는 발광 소자(10)의 제조 공정 시, 기판을 분리하여 노출된 제 1 도전형 반도체층(110)을 더 제거하여 실시될 수 있다.Meanwhile, the first conductivity type semiconductor layer 110 of the first, second, and third light emitting portions P1, P2, and P3 of the light emitting element 10 may be separately arranged. At this time, the first conductivity type semiconductor layer 110 of the first, second, and third light emitting portions P1, P2, and P3 is separated by separating the substrate during the manufacturing process of the light emitting element 10, 1 conductivity type semiconductor layer 110 may be further removed.

도 8a 및 도 8b는 제 2 실시 예의 다른 구조에 따른 발광 소자의 단면도이다.8A and 8B are sectional views of a light emitting device according to another structure of the second embodiment.

도 8a 및 도 8b와 같이, 제 2 실시 예의 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210)은 서로 분리되어 배치된 구조일 수 있다.8A and 8B, the first conductivity type semiconductor layers 210 of the first, second, and third light emitting portions P1, P2, and P3 of the light emitting device 10 of the second embodiment are arranged separately from each other Lt; / RTI &gt;

제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210)을 더 제거하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210)이 서로 분리되어 배치되더라도, 발광 구조물(200)의 측면 및 하부면을 감싸도록 배치된 보호층(270)을 통해 서로 분리된 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 발광 구조물(200)이 지지될 수 있다.The first conductivity type semiconductor layer 210 of the first, second, and third light emitting portions P1, P2, and P3 is further removed to form the first, second, and third light emitting portions P1, P2, The first, second, and third light emitting portions 210 and 220 separated from each other through the passivation layer 270 disposed to surround the side surface and the lower surface of the light emitting structure 200, The light emitting structure 200 including the light emitting structures P1, P2, and P3 may be supported.

도 8a와 같이, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210)이 하나의 제 1 전극(294)에 연결되거나, 도 8b와 같이, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210) 상에 배치되어 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210)과 접촉하는 제 1 전극(294)이 서로 분리되어 배치될 수 있다. 실시 예에서는 제 1 전극(294)이 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210)의 상부면에만 배치된 것으로 되어 있으나 이에 한정하지 않고 제 1 전극(294)은 보호층(270)의 일영역에도 배치될 수 있다. 한편, 도 8b의 경우, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210) 상에 각각 배치된 제 1 전극(294)이 하나의 공통 배선(41)에 연결될 수 있다.8A, the first conductive semiconductor layer 210 of the first, second, and third light emitting portions P1, P2, and P3 may be connected to one first electrode 294, The first, second and third light emitting portions P1, P2 and P3 are arranged on the first conductivity type semiconductor layer 210 of the first, second and third light emitting portions P1, P2 and P3. The first electrodes 294 that are in contact with the first conductivity type semiconductor layer 210 may be disposed separately from each other. The first electrode 294 is disposed only on the upper surface of the first conductive semiconductor layer 210 of the first, second, and third light emitting portions P1, P2, and P3, but not limited thereto The first electrode 294 may also be disposed in one region of the passivation layer 270. 8B, the first electrodes 294 disposed on the first conductive type semiconductor layer 210 of the first, second, and third light emitting portions P1, P2, and P3 are connected to one common wiring (Not shown).

따라서, 하나의 공통 배선(도 7a의 41)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전원을 인가할 수 있으며, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 각각 연결된 구동 배선(도 7a의 42)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 구동을 개별적으로 제어할 수 있다.Accordingly, power can be applied to the first, second, and third light emitting portions P1, P2, and P3 of the light emitting element 10 through one common wiring line (41 of FIG. 7A) The first, second, and third light emitting portions P1, P2, and P3 of the light emitting element 10 are connected to the first, second, and third light emitting portions P1, P2, and P3, respectively, P2, and P3 can be individually controlled.

도 9a 내지 도 9f는 도 6a의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.9A to 9F are cross-sectional views showing the manufacturing method of the light emitting device of FIG. 6A.

도 9a와 같이, 기판(1) 상에 제 1 도전형 반도체층(210), 활성층(220) 및 제 2 도전형 반도체층(230)을 포함하는 발광 구조물(200)을 형성하고, 발광 구조물(200)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)마다 제 2 도전형 반도체층(230) 상에 반사 전극(261, 262, 263)을 형성할 수 있다.9A, a light emitting structure 200 including a first conductivity type semiconductor layer 210, an active layer 220, and a second conductivity type semiconductor layer 230 is formed on a substrate 1, 262, and 263 may be formed on the second conductivity type semiconductor layer 230 for each of the first, second, and third light emitting portions P1, P2, and P3 of the first conductivity type semiconductor layer 200.

이 때, 발광 구조물(200)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)는 제 1 도전형 반도체층(210), 활성층(220) 및 제 2 도전형 반도체층(230)이 메사 식각된 구조일 수 있다. 메사 식각에 의해 제 1 도전형 반도체층(210), 활성층(220), 제 2 도전형 반도체층(230)의 일부가 식각될 수 있으며, 반사 전극(261, 262, 263)이 제 1, 제 2, 제 3 발광부(P1, P2, P3)마다 분리되도록 배치될 수 있다.The first, second and third light emitting portions P1, P2 and P3 of the light emitting structure 200 are electrically connected to the first conductive semiconductor layer 210, the active layer 220 and the second conductive semiconductor layer 230 ) May be a mesa-etched structure. A part of the first conductivity type semiconductor layer 210, the active layer 220 and the second conductivity type semiconductor layer 230 may be etched by mesa etching and the reflective electrodes 261, 262, 2, and the third light emitting units P1, P2, and P3.

실시 예에서는 제 1, 제 2, 제 3 발광부(P1, P2, P3)가 제 1 도전형 반도체층(210)의 일부를 공유하며, 제 1 도전형 반도체층(210) 상에 배치된 활성층(220), 제 2 도전형 반도체층(230) 및 반사 전극(261, 262, 263)은 제 1, 제 2, 제 3 발광부(P1, P2, P3) 별로 분리된 것을 도시하였다.The first conductivity type semiconductor layer 210 and the first conductivity type semiconductor layer 210 are formed on the first conductivity type semiconductor layer 210. The first conductivity type semiconductor layer 210 may include a first conductivity type semiconductor layer 210, The second conductivity type semiconductor layer 230 and the reflective electrodes 261, 262 and 263 are separated by the first, second and third light emitting portions P1, P2 and P3.

도 9b와 같이, 기판(1) 상에 발광 구조물(200), 반사 전극(261, 262, 263)을 덮도록 보호층(270)을 형성하고, 보호층(270)을 선택적으로 제거하여, 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 각각 배치된 제 1, 제 2, 제 3 반사 전극(261, 262, 263)을 노출시키는 관통홀(271)을 형성할 수 있다. 9B, a protective layer 270 is formed on the substrate 1 so as to cover the light emitting structure 200, the reflective electrodes 261, 262 and 263, and the protective layer 270 is selectively removed, Second, and third reflective electrodes 261, 262, and 263 disposed in the first, second, and third light emitting units P1, P2, and P3, respectively, .

도 9c와 같이, 보호층(270) 상에 관통홀(271)에 의해 노출된 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1, 제 2, 제 3 반사 전극(261, 262, 263)과 각각 접촉되는 제 2 전극(291, 292, 293)을 형성할 수 있다. 즉, 제 2 전극(291, 292, 293)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(230)과 각각 연결될 수 있다.The first, second, and third reflective electrodes (P1, P2, and P3) of the first, second, and third light emitting portions P1, P2, and P3 exposed by the through holes 271 on the passivation layer 270 The second electrodes 291, 292, and 293 may be formed in contact with the first electrodes 261, 262, and 263, respectively. That is, the second electrodes 291, 292, and 293 may be connected to the second conductivity type semiconductor layer 230 of the first, second, and third light emitting portions P1, P2, and P3, respectively.

도 9d와 같이, 제 2 전극(291, 292, 293) 및 보호층(270)을 덮도록 기판(1) 전면에 포토 레지스트층(410)과 지지층(430)을 포함하는 지지 패드(400)를 형성한다. 그리고, 도 9e와 같이, 발광 구조물(200)로부터 기판(1)을 제거할 수 있다. 기판(1)을 제거하는 방법은 특별히 제한되지 않는다. 예를 들어, 기판(1)은 레이저 리프트 오프(Laser Lift Off; LLO) 기술을 이용하여 제거할 수 있다.A supporting pad 400 including a photoresist layer 410 and a supporting layer 430 is formed on the entire surface of the substrate 1 so as to cover the second electrodes 291, 292 and 293 and the protective layer 270, . Then, the substrate 1 can be removed from the light emitting structure 200 as shown in Fig. 9E. The method of removing the substrate 1 is not particularly limited. For example, the substrate 1 may be removed using a Laser Lift Off (LLO) technique.

한편, 도시하지는 않았으나, 발광 구조물(200)로부터 기판(1)을 분리한 후, 기판(1)이 분리되어 노출된 제 1 도전형 반도체층(210)을 더 제거하여, 도 8a 및 도 8b와 같이, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210)을 서로 분리시킬 수 있다. Although not shown, after the substrate 1 is separated from the light emitting structure 200, the first conductive semiconductor layer 210, from which the substrate 1 is separated and exposed, is further removed, Similarly, the first conductivity type semiconductor layers 210 of the first, second, and third light emitting portions P1, P2, and P3 may be separated from each other.

또한, 도시하지는 않았으나, 도 9a와 같이, 제 1 도전형 반도체층(210), 활성층(220) 및 제 2 도전형 반도체층(230)을 메사 식각할 때, 제 1, 제 2, 제 3 발광부(P1, P2, P3) 사이에서 기판(1)의 상부면이 노출되도록 제 1 도전형 반도체층(210)을 제거하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(210)이 분리되어 배치될 수도 있다.9A, when the first conductivity type semiconductor layer 210, the active layer 220, and the second conductivity type semiconductor layer 230 are mesa-etched, the first, second, and third light emission The first conductive semiconductor layer 210 is removed to expose the upper surface of the substrate 1 between the first, second and third light emitting portions P1, P2, and P3, The first conductive semiconductor layer 210 may be disposed separately.

이어, 도 9f와 같이, 기판(1)이 제거되어 노출된 발광 구조물(200)의 제 1 도전형 반도체층(210) 상에 제 1 전극(294)을 형성할 수 있다. 그리고, 발광 구조물(200)로부터 지지 패드(400)를 제거할 수 있다. 예를 들어, 포토 레지스트층(410)은 스트리퍼 용액에 침지하여 제거할 수 있다. 스트리퍼 용액은 포토레지스트를 녹일 수 있는 다양한 유/무기 용매를 포함할 수 있다. 포토 레지스트층(410)을 제거하면 발광 구조물(200)로부터 지지층(430) 이 분리될 수 있다. 이에 따라, 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 칩 레벨의 발광 소자(10)를 형성할 수 있다.9F, the first electrode 294 may be formed on the first conductive semiconductor layer 210 of the light emitting structure 200 in which the substrate 1 is removed. Then, the support pad 400 can be removed from the light emitting structure 200. For example, the photoresist layer 410 may be removed by dipping in a stripper solution. The stripper solution may contain a variety of organic and inorganic solvents that can dissolve the photoresist. Removing the photoresist layer 410 may remove the support layer 430 from the light emitting structure 200. Thus, the chip-level light emitting device 10 including the first, second, and third light emitting portions P1, P2, and P3 can be formed.

이하, 제 3 실시 예의 발광 소자를 구체적으로 설명하면 다음과 같다.Hereinafter, the light emitting device of the third embodiment will be described in detail.

도 10a 및 도 10b는 제 3 실시 예의 발광 소자의 단면도이다.10A and 10B are sectional views of a light emitting device of a third embodiment.

도 10a와 같이, 제 3 실시 예의 발광 소자(10)는 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 발광 구조물(300), 발광 구조물(300) 하부에 배치된 보호층(370), 보호층(370)을 관통하여 발광 구조물(300)의 제 1 도전형 반도체층(310)과 전기적으로 연결되는 제 1 전극(394) 및 발광 구조물(300)의 상부면에서 노출된 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(330)과 전기적으로 연결되는 복수 개의 제 2 전극(361, 362, 363)을 포함할 수 있다. 10A, the light emitting device 10 of the third embodiment includes a light emitting structure 300 including first, second, and third light emitting portions P1, P2, and P3, A first electrode 394 that is electrically connected to the first conductive semiconductor layer 310 of the light emitting structure 300 through the passivation layer 370 and the passivation layer 370 and a second electrode 394 that is electrically connected to the upper surface of the light emitting structure 300 And a plurality of second electrodes 361, 362, and 363 electrically connected to the second conductive type semiconductor layer 330 of the exposed first, second, and third light emitting portions P1, P2, and P3. have.

발광 소자(10)는 수직 타입으로, 제 1 전극(394)과 제 2 전극(361, 362, 363)은 발광 구조물(200)을 사이에 두고 서로 반대 방향에 배치될 수 있다.The first electrode 394 and the second electrodes 361 and 362 and 363 may be disposed in opposite directions to each other with the light emitting structure 200 interposed therebetween.

발광 구조물(300)은 제 1 도전형 반도체층(310), 활성층(320) 및 제 2 도전형 반도체층(320)이 차례로 적층되어, 제 1 도전형 반도체층(310) 상에 활성층(320)이 배치되고, 활성층(220) 상에 제 2 도전형 반도체층(330)이 배치될 수 있다.The light emitting structure 300 includes a first conductivity type semiconductor layer 310, an active layer 320 and a second conductivity type semiconductor layer 320 which are sequentially stacked to form an active layer 320 on the first conductivity type semiconductor layer 310, And the second conductivity type semiconductor layer 330 may be disposed on the active layer 220.

활성층(320)은 제 1 도전형 반도체층(310)상에서 이격 배치되어 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 각각 배치될 수 있다. 그리고, 제 2 도전형 반도체층(330)은 활성층(320)을 사이에 두고 제 1 도전형 반도체층(310)과 수직 방향으로 중첩될 수 있다. 제 1, 제 2, 제 3 발광부(P1, P2, P3)는 제 1 도전형 반도체층(310)을 공유하여, 제 1, 제 2, 제 3 발광부(P1, P2, P3)는 제 1 도전형 반도체층(310)을 통해 서로 연결될 수 있다.The active layer 320 may be disposed on the first conductivity type semiconductor layer 310 and may be disposed on the first, second, and third light emitting portions P1, P2, and P3, respectively. The second conductive semiconductor layer 330 may overlap the first conductive semiconductor layer 310 in the vertical direction with the active layer 320 interposed therebetween. The first, second, and third light emitting portions P1, P2, and P3 share the first conductive type semiconductor layer 310, and the first, second, and third light emitting portions P1, 1 &lt; / RTI &gt;

상기와 같은 발광 구조물(300)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)는 동일한 색의 광을 방출할 수 있다. 예를 들어, 발광 구조물(300)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)는 청색 광을 방출할 수 있다.The first, second, and third light emitting units P1, P2, and P3 of the light emitting structure 300 may emit light of the same color. For example, the first, second, and third light emitting portions P1, P2, and P3 of the light emitting structure 300 may emit blue light.

한편, 도 10b와 같이, 제 1 발광부(P1)와 제 3 발광부(P3)는 동일한 제 1 활성층(320a)을 포함하며, 제 2 발광부(P2)는 제 1 활성층(320a)과 상이한 제 2 활성층(320b)을 포함할 수 있다. 이 때, 제 1 활성층(320a)은 청색(B) 파장대의 광을 생성할 수 있으며, 제 2 활성층(320b)은 녹색(G) 파장대의 광을 생성할 수 있다. 10B, the first light emitting portion P1 and the third light emitting portion P3 include the same first active layer 320a, and the second light emitting portion P2 includes the first active layer 320a and the second active layer 320b, And a second active layer 320b. In this case, the first active layer 320a may generate light of a blue (B) wavelength band, and the second active layer 320b may generate light of a green (G) wavelength band.

상기와 같은 발광 소자(10)는 표시 장치의 패널에 배치된 후, 발광 구조물(300)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)는 파장 변환층 및 컬러 필터를 통해 청색(B), 녹색(G) 및 적색(R) 파장대의 광을 구현할 수 있다.The first, second, and third light emitting portions P1, P2, and P3 of the light emitting structure 300 are disposed on the panel of the display device, and the first, second, and third light emitting portions P1, Light of blue (B), green (G), and red (R) wavelength band can be realized.

다시 도 10a를 참조하면, 제 1 전극(394)은 보호층(370)을 관통하여 발광 구조물(300)과 전기적으로 연결될 수 있다. 보호층(370)과 발광 구조물(300) 사이에 반사 전극(350)이 배치될 수 있으며, 보호층(370)은 반사 전극(350)을 노출시키는 관통홀(371)을 포함하여 이루어져, 관통홀(371)에 의해 노출된 반사 전극(350)과 제 1 전극(394)이 전기적으로 접촉될 수 있다. 반사 전극(350)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)에서 발생한 광을 제 2 도전형 반도체층(310) 방향으로 반사시키기 위한 것일 수 있다. 도 10a에서 반사 전극(350)이 보호층(370)과 제 1 도전형 반도체층(310)이 접하는 면에만 배치된 것으로 도시되어 있으나 이에 한정하지 않으며, 반사 전극(350)은 보호층(370)의 상면 전체에 배치될 수 있으며 이에 한정하지 않는다.Referring again to FIG. 10A, the first electrode 394 may be electrically connected to the light emitting structure 300 through the protective layer 370. A reflective electrode 350 may be disposed between the protective layer 370 and the light emitting structure 300. The protective layer 370 may include a through hole 371 exposing the reflective electrode 350, The reflective electrode 350 exposed by the first electrode 371 and the first electrode 394 can be in electrical contact with each other. The reflective electrode 350 may reflect the light generated in the first, second, and third light emitting units P1, P2, and P3 toward the second conductivity type semiconductor layer 310. The reflective electrode 350 is disposed on only the surface of the passivation layer 370 and the first conductive type semiconductor layer 310 that are in contact with each other and the reflective electrode 350 is not limited to the passivation layer 370, But it is not limited thereto.

제 2 전극(361, 362, 363)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(310) 상에 배치되어, 제 2 도전형 반도체층(310)과 각각 전기적으로 접속될 수 있다. 제 2 전극(361, 362, 363)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)에서 발생한 광이 청색, 녹색, 적색 컬러 필터(323a, 323b, 323c)가 배치된 방향으로 진행하도록 투명한 물질을 포함할 수 있다. 예를 들어, 제 2 전극(361, 362, 363)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO) 등과 같은 물질을 포함할 수 있으며, 이에 한정하지 않는다.The second electrodes 361, 362 and 363 are disposed on the second conductivity type semiconductor layer 310 of the first, second and third light emitting portions P1, P2 and P3, 310, respectively. The second electrodes 361, 362 and 363 are arranged such that light emitted from the first, second and third light emitting portions P1, P2 and P3 is emitted in the direction in which the blue, green and red color filters 323a, 323b and 323c are arranged Lt; RTI ID = 0.0 &gt; a &lt; / RTI &gt; For example, the second electrodes 361, 362 and 363 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZTO), indium aluminum zinc oxide (IAZO) oxide, IGTO, aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZON nitride, AGZO, Ga ZnO), and the like, but is not limited thereto.

이하, 제 3 실시 예의 발광 소자가 배치된 픽셀을 포함하는 표시 장치를 구체적으로 설명하면 다음과 같다.Hereinafter, a display device including pixels having the light emitting device of the third embodiment will be described in detail.

도 11a는 제 3 실시 예의 발광 소자가 픽셀 영역마다 배치된 표시 장치의 평면도이며, 도 11b 및 도 11c는 도 11a의 Ⅰ-Ⅰ'의 단면도이다. 이 때, 도 11b는 도 10a의 발광 소자가 픽셀 영역에 배치된 Ⅰ-Ⅰ'의 단면도이며, 도 11c는 도 10b의 발광 소자가 픽셀 영역에 배치된 Ⅰ-Ⅰ'의 단면도이다.11A is a plan view of a display device in which the light emitting elements of the third embodiment are arranged for each pixel region, and Figs. 11B and 11C are sectional views of I-I 'of Fig. 11A. 11B is a sectional view of the light emitting device of FIG. 10A in the pixel region, and FIG. 11C is a sectional view of the light emitting device of FIG. 10A in the pixel region.

도 11a 및 도 11b와 같이, 표시 장치는 공통 배선(41)과 구동 배선(42)이 교차하는 영역으로 정의된 복수 개의 픽셀 영역을 포함하는 패널(40), 각 픽셀 영역에 배치된 발광 소자(10), 공통 배선(41)에 구동 신호를 인가하는 제 1 드라이버(30), 구동 배선(42)에 구동 신호를 인가하는 제 2 드라이버(20), 및 제 1 드라이버(30)와 제 2 드라이버(20)를 제어하는 컨트롤러(50)를 포함할 수 있다.11A and 11B, the display device includes a panel 40 including a plurality of pixel regions defined as regions where the common wiring 41 and the driving wiring 42 cross each other, a light emitting element A first driver 30 for applying a driving signal to the common wiring 41 and a second driver 20 for applying a driving signal to the driving wiring 42; And a controller 50 for controlling the controller 20.

패널(40)에 배치된 제 2 격벽(46)은 각 픽셀 영역에 배치된 발광 소자(10) 사이에 배치되어, 발광 소자(10), 공통 배선(41) 및 구동 배선(42) 등을 지지할 수 있다. 따라서, 패널(44)이 대면적으로 커져도 공통 배선(41) 및 구동 배선(42)의 단선이 방지될 수 있다. 제 2 격벽(46)은 카본 블랙(carbon black), 그라파이트(Graphite) 등과 같은 물질을 포함하여 이루어져, 인접한 픽셀 영역 사이의 빛 샘을 방지할 수 있으며, 이에 한정하지 않는다.The second barrier ribs 46 disposed on the panel 40 are disposed between the light emitting elements 10 disposed in the respective pixel regions to support the light emitting element 10, the common wiring 41, the drive wiring 42, can do. Therefore, even if the panel 44 becomes large in size, disconnection of the common wiring 41 and the driving wiring 42 can be prevented. The second barrier rib 46 may include a material such as carbon black, graphite or the like to prevent light leakage between adjacent pixel areas, but is not limited thereto.

공통 배선(41)은 발광 소자(10)의 제 1 전극(394)과 전기적으로 연결될 수 있다. 그리고, 제 1, 제 2, 제 3 구동 배선(43, 44, 45)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 전극(391, 392, 393)과 각각 연결될 수 있다. 제 1 전극(394)과 제 2 전극(391, 392, 393)이 활성층(320a, 320b)을 기준으로 서로 반대 방향에 배치되므로, 공통 배선(41)은 발광 소자(10) 상부에서 제 1 전극(394)과 전기적으로 연결되며, 제 1, 제 2, 제 3 구동 배선(43, 44, 45; 42)은 발광 소자(10)의 하부에서 제 1, 제 2 및 제 3 발광부(P1, P2, P3)의 제 2 전극(391, 392, 393)과 각각 접속될 수 있다. 따라서, 공통 배선(41)과 구동 배선(42)의 간섭을 효율적으로 방지할 수 있다.The common wiring 41 may be electrically connected to the first electrode 394 of the light emitting element 10. The first, second and third driving wirings 43, 44 and 45 are connected to the second electrodes 391, 392 and 393 of the first, second and third light emitting portions P1, P2 and P3, respectively, Can be connected. Since the first electrode 394 and the second electrodes 391 and 392 and 393 are disposed opposite to each other with respect to the active layers 320a and 320b, Second, and third light emitting units P1, P2, and P3 at a lower portion of the light emitting device 10. The first, second, and third driving wirings 43, 44, 45, and 42 are electrically connected to the first, P2, and P3, respectively, of the first and second electrodes 391, 392, and 393, respectively. Therefore, interference between the common wiring 41 and the driving wiring 42 can be effectively prevented.

표시 장치는 컨트롤러(50)가 공통 배선(41)과 구동 배선(42)에 선택적으로 전원이 인가되도록 제 1, 제 2 드라이버(30, 20)에 제어 신호를 출력할 수 있다. 이에 따라, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 개별적으로 제어할 수 있다. 예를 들어, 공통 배선(41)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전원을 공급하며, 제 1, 제 2, 제 3 구동 배선(43, 44, 45; 42)을 제어하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)가 선택적으로 발광할 수 있다.The display device can output a control signal to the first and second drivers 30 and 20 so that the controller 50 selectively applies power to the common wiring 41 and the driving wiring 42. [ Accordingly, the first, second, and third light emitting portions P1, P2, and P3 of the light emitting element 10 can be individually controlled. For example, power is supplied to the first, second and third light emitting portions P1, P2 and P3 of the light emitting element 10 through the common wiring 41, and the first, The first, second, and third light emitting units P1, P2, and P3 may selectively emit light by controlling the light emitting diodes 43, 44, 45;

발광 구조물(300) 상에 제 1, 제 2, 제 3 구동 배선(43, 44, 45; 42)을 사이에 두고 발광 소자(10)의 제 1, 제 2 및 제 3 발광부(P1, P2, P3)와 수직 방향으로 각각 중첩되도록 파장 변환층(322)과 청색, 녹색, 적색 컬러 필터(323a, 323b, 223c)가 배치될 수 있다. 파장 변환층(322)은 제 1, 제 2 및 제 3 발광부(P1, P2, P3)에서 방출되는 청색 파장대의 광을 백색 파장대의 광으로 변환하기 위한 물질을 포함할 수 있다.The first, second and third light emitting portions P1, P2 (P2, P2) of the light emitting element 10 are arranged on the light emitting structure 300 with the first, second and third drive wirings 43, Green, and red color filters 323a, 323b, and 223c may be disposed so as to overlap with the first, The wavelength conversion layer 322 may include a material for converting light of a blue wavelength band emitted from the first, second, and third light emitting portions P1, P2, and P3 into light of a white wavelength band.

상기와 같은 파장 변환층(322)은 제 1 격벽(321)에 의해 제 1, 제 2 및 제 3 발광부(P1, P2, P3)와 수직 방향으로 중첩되는 영역별로 분리될 수 있다. 제 1 격벽(321)은 제 1, 제 2 및 제 3 발광부(P1, P2, P3)에서 방출되는 광의 혼색을 방지할 수 있다. 제 1 격벽(321)은 카본 블랙(carbon black), 그라파이트(Graphite)와 같이 광 흡수물질을 포함할 수도 있으나, 광을 반사하는 반사물질을 포함할 수도 있다. 제 1 격벽(321)의 형성 방법은 특별히 제한되지 않는다. 예를 들어, 제 1 격벽(321)은 포토리소그라피, 임프린팅, 롤투롤 프린팅, 및 잉크젯 프린팅 등을 이용하여 형성할 수 있다.The wavelength conversion layer 322 may be separated by the first barrier rib 321 in the vertical direction with respect to the first, second, and third light emitting portions P1, P2, and P3. The first barrier rib 321 can prevent the light emitted from the first, second, and third light emitting portions P1, P2, and P3 from mixing. The first barrier rib 321 may include a light absorbing material such as carbon black or graphite, but may also include a reflective material that reflects light. The method of forming the first bank 321 is not particularly limited. For example, the first bank 321 may be formed using photolithography, imprinting, roll-to-roll printing, and ink-jet printing.

상기와 같이 파장 변환층(322)에 의해 변환된 백색 파장대의 광은 파장 변환층(322) 상에 제 1, 제 2 및 제 3 발광부(P1, P2, P3) 별로 배치된 청색, 녹색, 적색 컬러 필터(323a, 323b, 323c)에 의해 청색(B), 녹색(G) 및 적색(R) 파장대의 광을 구현할 수 있다.The light of the white wavelength band converted by the wavelength conversion layer 322 is incident on the wavelength conversion layer 322 in the order of blue, green, and blue arranged for the first, second, and third light emitting portions P1, P2, and P3, The blue (B), green (G), and red (R) wavelength ranges can be realized by the red color filters 323a, 323b, and 323c.

한편, 도 11c와 같이, 발광 구조물(300) 상에 공통 배선(41)을 사이에 두고 제 1, 제 2 및 제 3 발광부(P1, P2, P3) 중 제 3 발광부(P3)와 수직 방향으로 중첩되는 영역에만 적색 파장 변환층(322R)과 적색 컬러 필터(323c)를 배치하여, 제 3 발광부(P3)에서 발생한 청색(B) 파장대의 광을 적색(R) 파장대의 광으로 변환할 수 있다. 이에 따라, 제 1, 제 2 및 제 3 발광부(P1, P2, P3)가 각각 청색(B), 녹색(G) 및 적색(R) 파장대의 광을 구현할 수 있다.11C, the third light emitting portion P3 of the first, second, and third light emitting portions P1, P2, and P3, and the third light emitting portion P3 of the light emitting structure 300, The red wavelength conversion layer 322R and the red color filter 323c are disposed only in the region overlapping the red (R) wavelength band and the blue (B) wavelength band generated in the third light emitting portion P3 can do. Accordingly, the first, second, and third light emitting units P1, P2, and P3 can emit light of blue (B), green (G), and red (R) wavelengths, respectively.

한편, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)은 분리되어 배치될 수 있다. 이 때, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)의 분리는 발광 소자(10)의 제조 공정 시, 기판을 분리하여 노출된 제 1 도전형 반도체층(310)을 더 제거하여 실시될 수 있다.Meanwhile, the first conductivity type semiconductor layer 310 of the first, second, and third light emitting portions P1, P2, and P3 of the light emitting element 10 may be separately disposed. In this case, the first conductivity type semiconductor layer 310 of the first, second, and third light emitting portions P1, P2, and P3 may be separated during the manufacturing process of the light emitting device 10, 1 conductivity type semiconductor layer 310 may be further removed.

도 12a 내지 도 12c는 제 3 실시 예의 다른 구조에 따른 발광 소자의 단면도이다.12A to 12C are sectional views of a light emitting device according to another structure of the third embodiment.

도 12a 내지 도 12c와 같이, 제 3 실시 예의 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)은 서로 분리되어 배치될 수 있다. 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)이 서로 분리되어 배치되더라도, 보호층(370)을 통해 발광 구조물(300)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)가 지지될 수 있다.12A to 12C, the first conductivity type semiconductor layers 310 of the first, second, and third light emitting portions P1, P2, and P3 of the light emitting device 10 of the third embodiment are arranged separately from each other . Even if the first conductivity type semiconductor layers 310 of the first, second, and third light emitting portions P1, P2, and P3 are disposed separately from each other, Second, and third light emitting units P1, P2, and P3 may be supported.

도 12a와 같이, 발광 구조물(300)과 제 1 전극(394)은 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)과 보호층(370) 사이에 상에 배치된 반사 전극(350)을 통해 전기적으로 연결될 수 있다. 또한, 도 12b와 같이, 반사 전극(350) 역시 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)와 같이 분리될 수 있다. 이 경우, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)과 각각 접촉되는 반사 전극(350)이 제 1 전극(394)과 전기적으로 연결될 수 있다.12A, the light emitting structure 300 and the first electrode 394 are electrically connected to the first conductive semiconductor layer 310 of the first, second, and third light emitting portions P1, P2, and P3 and the protective layer 370 Through the reflective electrode 350 disposed on the reflective electrode 350. 12B, the reflective electrode 350 may be separated as the first conductive semiconductor layer 310 of the first, second, and third light emitting units P1, P2, and P3. In this case, the reflective electrode 350, which is in contact with the first conductive type semiconductor layer 310 of the first, second, and third light emitting portions P1, P2, and P3, is electrically connected to the first electrode 394 .

또한, 도 12c와 같이, 제 1 전극(394)이 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 각각 접촉되도록 분리되어 배치될 수 있다. 이 경우, 제 1 전극(394)은 발광 구조물(300)의 하부면에서 노출된 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 반사 전극(350)과 각각 접속될 수 있다. 도 12c와 같이, 제 1 전극(394)이 분리되어 배치되더라도, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 전극(394)은 하나의 공통 배선(41)에 연결될 수 있다.In addition, as shown in FIG. 12C, the first electrode 394 may be separately disposed so as to be in contact with the first, second, and third light emitting portions P1, P2, and P3, respectively. In this case, the first electrode 394 may be connected to the reflective electrode 350 of the first, second, and third light emitting portions P1, P2, and P3 exposed at the lower surface of the light emitting structure 300 . The first electrodes 394 of the first, second, and third light emitting portions P1, P2, and P3 are connected to one common wiring 41 (not shown) even if the first electrode 394 is disposed separately as shown in FIG. Can be connected.

따라서, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)이 분리되어 배치되더라도, 제 1 전극(394)과 전기적으로 연결되는 하나의 공통 배선(도 10a의 41)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전원을 인가할 수 있으며, 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 각각 연결된 구동 배선(도 10a의 42)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 구동을 개별적으로 제어할 수 있다.Therefore, even if the first conductivity type semiconductor layers 310 of the first, second, and third light emitting portions P1, P2, and P3 are separately arranged, a single common wiring (not shown) Second, and third light emitting portions P1, P2, and P3 of the light emitting element 10 through the first and second light emitting elements 10 (41 in FIG. 10A) Second, and third light emitting portions P1, P2, and P3 of the light emitting element 10 through the driving wiring (42 in FIG. 10A) connected to the third light emitting portions P1, P2, Can be individually controlled.

도 13a 내지 도 13f는 제 3 실시 예의 발광 소자의 제조 방법을 나타낸 공정 단면도이다.13A to 13F are process sectional views showing a method of manufacturing the light emitting device of the third embodiment.

도 13a와 같이, 기판(1) 상에 제 1 도전형 반도체층(310), 활성층(320) 및 제 2 도전형 반도체층(330)을 포함하는 발광 구조물(300)을 형성하고, 발광 구조물(300)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)마다 제 2 도전형 반도체층(330) 상에 반사 전극(361, 362, 363)을 형성할 수 있다.13A, a light emitting structure 300 including a first conductivity type semiconductor layer 310, an active layer 320, and a second conductivity type semiconductor layer 330 is formed on a substrate 1, The reflection electrodes 361, 362, and 363 may be formed on the second conductivity type semiconductor layer 330 for each of the first, second, and third light emitting portions P1, P2, and P3 of the first conductivity type semiconductor layer 300.

이 때, 발광 구조물(300)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)는 제 1 도전형 반도체층(310), 활성층(320) 및 제 2 도전형 반도체층(330)이 메사 식각된 구조일 수 있다. 메사 식각에 의해 제 1 도전형 반도체층(310), 활성층(320), 제 2 도전형 반도체층(330)의 일부가 식각될 수 있으며, 반사 전극(361, 362, 363)이 제 1, 제 2, 제 3 발광부(P1, P2, P3)마다 분리되도록 배치될 수 있다.The first, second and third light emitting portions P1, P2 and P3 of the light emitting structure 300 are electrically connected to the first conductive semiconductor layer 310, the active layer 320 and the second conductive semiconductor layer 330 ) May be a mesa-etched structure. A portion of the first conductivity type semiconductor layer 310, the active layer 320 and the second conductivity type semiconductor layer 330 may be etched by mesa etching and the reflective electrodes 361, 362, 2, and the third light emitting units P1, P2, and P3.

실시 예에서는 제 1, 제 2, 제 3 발광부(P1, P2, P3)가 제 1 도전형 반도체층(310)의 일부를 공유하며, 제 1 도전형 반도체층(310) 상에 배치된 활성층(220), 제 2 도전형 반도체층(330) 및 반사 전극(361, 362, 363)은 제 1, 제 2, 제 3 발광부(P1, P2, P3) 별로 분리된 것을 도시하였다.The first conductivity type semiconductor layer 310 may include a first conductivity type semiconductor layer 310 and a first conductivity type semiconductor layer 310. The first conductivity type semiconductor layer 310 may include a first conductivity type semiconductor layer 310, The second conductive semiconductor layer 330 and the reflective electrodes 361, 362 and 363 are separated by the first, second and third light emitting portions P1, P2 and P3.

이어, 도 13b와 같이, 제 2 전극(361, 362, 363) 및 발광 구조물(300)을 덮도록 기판(1) 전면에 포토 레지스트층(410)과 지지층(430)을 포함하는 지지 패드(400)를 형성한 후 발광 구조물(300)로부터 기판(1)을 분리할 수 있다. 기판(1)을 분리하는 방법은 특별히 제한되지 않는다. 예를 들어, 기판(1)은 레이저 리프트 오프(Laser Lift Off; LLO) 기술을 이용하여 발광 구조물(300)로부터 분리할 수 있다.13B, a photoresist layer 410 and a supporting layer 430 including a supporting layer 430 are formed on the entire surface of the substrate 1 so as to cover the second electrodes 361, 362, and 363 and the light emitting structure 300. Next, And then the substrate 1 can be separated from the light emitting structure 300. The method of separating the substrate 1 is not particularly limited. For example, the substrate 1 may be separated from the light emitting structure 300 using a laser lift off (LLO) technique.

한편, 도시하지는 않았으나, 발광 구조물(300)로부터 기판(1)을 분리한 후, 기판(1)이 분리되어 노출된 제 1 도전형 반도체층(310)을 더 제거하여, 도 12a 내지 도 12c와 같이, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)을 서로 분리시킬 수 있다. Although not shown, after the substrate 1 is separated from the light emitting structure 300, the first conductivity type semiconductor layer 310, from which the substrate 1 is separated and exposed, is further removed, Similarly, the first conductivity type semiconductor layers 310 of the first, second, and third light emitting portions P1, P2, and P3 may be separated from each other.

또한, 도시하지는 않았으나, 도 13a와 같이, 제 1 도전형 반도체층(310), 활성층(320) 및 제 2 도전형 반도체층(330)을 메사 식각할 때, 제 1, 제 2, 제 3 발광부(P1, P2, P3) 사이에서 기판(1)의 상부면이 노출되도록 제 1 도전형 반도체층(310)을 제거하여 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(310)이 분리되어 배치될 수도 있다.13A, when the first conductivity type semiconductor layer 310, the active layer 320, and the second conductivity type semiconductor layer 330 are mesa-etched, the first, second, and third light emission The first conductivity type semiconductor layer 310 is removed to expose the upper surface of the substrate 1 between the first, second, and third light emitting portions P1, P2, and P3, The first conductive semiconductor layer 310 may be disposed separately.

그리고, 도 13c와 같이, 기판(1)이 분리되어 노출된 발광 구조물(300)의 제 1 도전형 반도체층(310) 상에 반사 전극(350)을 형성할 수 있다. 도 13d와 같이, 반사 전극(350) 상에 보호층(370)을 형성하고, 보호층(370)을 선택적으로 제거하여, 제 1, 제 2, 제 3 발광부(P1, P2, P3)와 수직 방향으로 중첩되는 영역의 반사 전극(350)을 노출시키는 관통홀(371)을 형성한다. 그리고, 도 13e와 같이, 보호층(370) 상에 관통홀(371)을 통해 노출된 반사 전극(350)과 전기적으로 접촉하는 제 1 전극(394)을 형성할 수 있다.13C, the reflective electrode 350 may be formed on the first conductive semiconductor layer 310 of the light emitting structure 300 in which the substrate 1 is separated and exposed. The protective layer 370 is formed on the reflective electrode 350 and the protective layer 370 is selectively removed so that the first, second, and third light emitting portions P1, P2, and P3 A through hole 371 exposing the reflective electrode 350 in the region overlapping in the vertical direction is formed. 13E, a first electrode 394 which is in electrical contact with the reflective electrode 350 exposed through the through hole 371 may be formed on the protective layer 370. [

이어, 도 13f와 같이, 발광 구조물(300)로부터 지지 패드(400)를 제거할 수 있다. 예를 들어, 포토 레지스트층(410)은 스트리퍼 용액에 침지하여 제거할 수 있다. 스트리퍼 용액은 포토레지스트를 녹일 수 있는 다양한 유/무기 용매를 포함할 수 있다. 포토 레지스트층(410)을 제거하면 발광 구조물(300)로부터 지지층(430) 역시 제거될 수 있다. 이에 따라, 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하는 칩 레벨의 발광 소자(10)를 형성할 수 있다. 한편, 반사 전극(350) 상에 바로 제 1 전극(394)을 형성할 수도 있다. Next, as shown in FIG. 13F, the support pad 400 may be removed from the light emitting structure 300. For example, the photoresist layer 410 may be removed by dipping in a stripper solution. The stripper solution may contain a variety of organic and inorganic solvents that can dissolve the photoresist. Removing the photoresist layer 410 may also remove the support layer 430 from the light emitting structure 300. Thus, the chip-level light emitting device 10 including the first, second, and third light emitting portions P1, P2, and P3 can be formed. Alternatively, the first electrode 394 may be formed directly on the reflective electrode 350.

도 14a 및 도 14b는 제 4 실시 예의 발광 소자의 단면도이다.14A and 14B are cross-sectional views of the light emitting device of the fourth embodiment.

도 14a와 같이, 제 4 실시 예의 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(510)은 서로 분리되어 배치될 수 있으며, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 1 도전형 반도체층(510)에 각각 접촉된 제 1 전극(591, 592, 593)이 서로 다른 구동 배선(45, 44, 43)에 접촉될 수 있다. 이 경우, 구동 배선(45, 44, 43)을 통해 발광 소자(10)의 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 구동을 개별적으로 제어할 수 있다.14A, the first conductivity type semiconductor layers 510 of the first, second, and third light emitting portions P1, P2, and P3 of the light emitting device 10 of the fourth embodiment may be disposed separately from each other The first electrodes 591, 592 and 593 which are in contact with the first conductive type semiconductor layer 510 of the first, second and third light emitting portions P1, P2 and P3 are connected to different driving wirings 45, 44, 43, respectively. In this case, driving of the first, second, and third light emitting portions P1, P2, and P3 of the light emitting element 10 can be individually controlled through the drive wirings 45, 44, and 43.

그리고, 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 전원을 공급하는 패널의 공통 배선(41)은 제 2 전극(594)를 통해 제 1, 제 2, 제 3 발광부(P1, P2, P3)에 공급되며, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 제 2 도전형 반도체층(530)과 접촉되는 제 2 전극(594)은 서로 분리되어 배치될 수 있다.The common wiring 41 of the panel that supplies power to the first, second, and third light emitting units P1, P2, and P3 is connected to the first, second, The second electrodes 594 which are in contact with the second conductivity type semiconductor layer 530 of the first, second and third light emitting portions P1, P2 and P3 are supplied to the first, .

구체적으로, 제 2 전극(594)은 발광 구조물(500)의 하부면에 배치되어 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 반사 전극(561, 562, 563)과 각각 접촉되도록 분리되어 배치될 수 있다. 이 경우, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 반사 전극(561, 562, 563)에 각각 접촉된 서로 다른 제 2 전극(594)은 하나의 공통 배선(41)에 연결될 수 있다.한편, 도 14b와 같이, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 반사 전극(561, 562, 563)은 하나의 제 2 전극(594)과 접촉되어, 제 1, 제 2, 제 3 발광부(P1, P2, P3)의 반사 전극(561, 562, 563)은 제 2 전극(594)를 통해 전기적으로 연결될 수 있다.Specifically, the second electrode 594 is disposed on the lower surface of the light emitting structure 500 and is connected to the reflective electrodes 561, 562, and 563 of the first, second, and third light emitting portions P1, P2, And can be disposed separately. In this case, the second electrodes 594, which are in contact with the reflective electrodes 561, 562 and 563 of the first, second and third light emitting portions P1, P2 and P3, The reflective electrodes 561, 562, and 563 of the first, second, and third light emitting units P1, P2, and P3 may be connected to one second electrode 594 as shown in FIG. The reflective electrodes 561, 562, and 563 of the first, second, and third light emitting units P1, P2, and P3 may be electrically connected through the second electrode 594.

상술한 바와 같이, 실시 예의 발광 소자(10)는 개별적으로 구동되는 제 1, 제 2, 제 3 발광부(P1, P2, P3)를 포함하여 이루어져, 칩 레벨의 발광 소자(10)가 표시 장치의 각 픽셀로 기능할 수 있다. 이 때, 제 1, 제 2, 제 3 발광부(P1, P2, P3)가 픽셀의 각 서브 픽셀로 기능할 수 있다. 따라서, 고해상도의 표시 장치를 구현할 수 있다.As described above, the light emitting device 10 of the embodiment includes the first, second, and third light emitting units P1, P2, and P3 that are individually driven, As shown in FIG. At this time, the first, second, and third light emitting portions P1, P2, and P3 may function as respective sub-pixels of the pixel. Therefore, a high-resolution display device can be realized.

상술한 발광 소자는 전광판이나 이동통신 단말기에 적용되어 화상을 구현하거나, 신호등, 차량 전조등 등에 적용될 수 있다.The light emitting device described above can be applied to an electric signboard or a mobile communication terminal to implement an image, and can be applied to a traffic light, a vehicle headlight, and the like.

도 15는 실시 예의 발광 소자가 배치된 패널을 포함하는 이동통신 단말기의 도면이다.15 is a view of a mobile communication terminal including a panel in which light emitting devices of the embodiment are disposed.

도 15와 같이, 이동통신 단말기(1)는 영상을 표시하는 화면(2) 및 화면(2)을 감싸는 케이스(3)를 포함할 수 있다. 화면(2)은 패널을 포함하며, 패널의 각 픽셀에는 상술한 발광 소자(10)가 배치될 수 있다.또한, 상술한 발광 소자는 발광 소자 패키지로 구성되어 조명 시스템의 광원으로 사용될 수 있으며, 예를 들어 영상 표시 장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.As shown in FIG. 15, the mobile communication terminal 1 may include a screen 2 for displaying an image and a case 3 for surrounding the screen 2. The display 2 includes a panel, and the above-described light emitting device 10 may be disposed in each pixel of the panel. For example, as a light source of a video display device or a light source of an illumination device.

영상 표시 장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.When used as a backlight unit of a video display device, it can be used as an edge-type backlight unit or as a direct-type backlight unit. When used as a light source of a lighting device, it can be used as a regulator or bulb type. It is possible.

발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.The light emitting element includes a laser diode in addition to the light emitting diode described above.

레이저 다이오드는, 발광 소자와 동일하게, 상술한 구조의 제 1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제 1 도전형 반도체와 n-형의 제 2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.The laser diode may include the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer having the above-described structure, like the light emitting element. Then, electro-luminescence (electroluminescence) phenomenon in which light is emitted when an electric current is applied after bonding the p-type first conductivity type semiconductor and the n-type second conductivity type semiconductor is used, And phase. That is, the laser diode can emit light having one specific wavelength (monochromatic beam) with the same phase and in the same direction by using a phenomenon called stimulated emission and a constructive interference phenomenon. It can be used for optical communication, medical equipment and semiconductor processing equipment.

수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.As the light receiving element, a photodetector, which is a kind of transducer that detects light and converts the intensity of the light into an electric signal, is exemplified. As such a photodetector, a photodiode (e.g., a PD with a peak wavelength in a visible blind spectral region or a true blind spectral region), a photodiode (e.g., a photodiode such as a photodiode (silicon, selenium), a photoconductive element (cadmium sulfide, cadmium selenide) , Photomultiplier tube, phototube (vacuum, gas-filled), IR (Infra-Red) detector, and the like.

또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다. In addition, a semiconductor device such as a photodetector may be fabricated using a direct bandgap semiconductor, which is generally excellent in photo-conversion efficiency. Alternatively, the photodetector has a variety of structures, and the most general structure includes a pinned photodetector using a pn junction, a Schottky photodetector using a Schottky junction, and a metal-semiconductor metal (MSM) photodetector have.

포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제 1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.The photodiode, like the light emitting device, may include the first conductivity type semiconductor layer having the structure described above, the active layer, and the second conductivity type semiconductor layer, and may have a pn junction or a pin structure. The photodiode operates by applying reverse bias or zero bias. When light is incident on the photodiode, electrons and holes are generated and a current flows. At this time, the magnitude of the current may be approximately proportional to the intensity of the light incident on the photodiode.

광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제 1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있다. A photovoltaic cell or a solar cell is a type of photodiode that can convert light into current. The solar cell, like the light emitting device, may include the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer having the above-described structure.

또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.In addition, it can be used as a rectifier of an electronic circuit through a rectifying characteristic of a general diode using a p-n junction, and can be applied to an oscillation circuit or the like by being applied to a microwave circuit.

또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described semiconductor element is not necessarily implemented as a semiconductor, and may further include a metal material as the case may be. For example, a semiconductor device such as a light receiving element may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, Or may be implemented using a doped semiconductor material or an intrinsic semiconductor material.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

10: 발광 소자
100, 200, 300, 500: 발광 구조물
110, 210, 310, 510: 제 1 도전형 반도체층
120, 220, 320, 520: 활성층
120a: 제 1 활성층
120b: 제 2 활성층
121, 221, 321: 제 1 격벽
122, 222, 322: 파장 변환층
122R, 222R, 322R: 적색 파장 변환층
123a, 223a, 323a: 청색 컬러 필터
123b, 223b, 323b: 녹색 컬러 필터
123c, 223c, 323c: 적색 컬러 필터
130, 230, 330, 510: 제 2 도전형 반도체층
161, 162, 163, 350: 반사 전극
164: 연결 전극
170, 270, 370, 570: 보호층
191, 192, 193, 291, 292, 293, 361, 362, 363, 594: 제 2 전극
194, 294, 394, 591, 592, 593: 제 1 전극10: Light emitting element
100, 200, 300, 500: light emitting structure
110, 210, 310, 510: a first conductive semiconductor layer
120, 220, 320, 520:
120a: first active layer
120b: second active layer
121, 221, 321:
122, 222, 322: wavelength conversion layer
122R, 222R, and 322R: a red wavelength conversion layer
123a, 223a, and 323a: blue color filters
123b, 223b, 323b: green color filters
123c, 223c, and 323c: a red color filter
130, 230, 330, 510: the second conductivity type semiconductor layer
161, 162, 163, 350: reflection electrode
164: connecting electrode
170, 270, 370, 570: protective layer
191, 192, 193, 291, 292, 293, 361, 362, 363, 594:
194, 294, 394, 591, 592, 593:

Claims (20)

제 1 도전형 반도체층, 상기 제 1 도전형 반도체층 상에 이격 배치된 제 1, 제 2 및 제 3 활성층 및 상기 제 1, 제 2 및 제 3 활성층 상에 각각 배치되는 제 2 도전형 반도체층을 포함하여 이루어져 상기 제 1 활성층을 포함하는 제 1 발광부, 상기 제 2 활성층을 포함하는 제 2 발광부 및 상기 제 3 활성층을 포함하는 제 3 발광부를 포함하는 발광 구조물;
상기 제 2 도전형 반도체층 상에 각각 배치된 반사 전극;
상기 제 1 도전형 반도체층과 수직 방향으로 중첩되어, 상기 발광 구조물의 제 1 도전형 반도체층과 전기적으로 접촉된 연결 전극;
상기 발광 구조물 상에 배치되어 상기 제 1 도전형 반도체층의 하부면을 노출시키는 보호층;
상기 반사 전극과 상기 연결 전극을 노출시키도록 상기 보호층에 형성된 복수 개의 관통홀;
상기 관통홀에 형성되어 상기 연결 전극과 전기적으로 연결되는 제 1 전극; 및
상기 관통홀에 형성되어 상기 제 1, 제 2 및 제 3 발광부의 상기 반사 전극과 각각 전기적으로 연결되는 제 2 전극을 포함하는 반도체 소자. A first conductive type semiconductor layer, first, second and third active layers arranged on the first conductive type semiconductor layer, and a second conductive type semiconductor layer disposed on the first, second and third active layers, A light emitting structure including a first light emitting portion including the first active layer, a second light emitting portion including the second active layer, and a third light emitting portion including the third active layer.
A reflective electrode disposed on the second conductive semiconductor layer;
A connection electrode electrically connected to the first conductivity type semiconductor layer of the light emitting structure in a direction perpendicular to the first conductivity type semiconductor layer;
A protective layer disposed on the light emitting structure and exposing a lower surface of the first conductive semiconductor layer;
A plurality of through holes formed in the protection layer to expose the reflective electrode and the connection electrode;
A first electrode formed in the through hole and electrically connected to the connection electrode; And
And a second electrode formed in the through hole and electrically connected to the reflective electrode of the first, second, and third light emitting portions, respectively. 제 1 항에 있어서,
상기 제 1, 제 2 및 제 3 발광부는 상기 제 1 도전형 반도체층을 공유하거나 상기 제 1, 제 2 및 제 3 발광부의 상기 제 1 도전형 반도체층이 서로 분리되도록 배치되어 상기 연결 전극이 상기 제 1, 제 2 및 제 3 발광부의 상기 제 1 도전형 반도체층을 전기적으로 연결하는 반도체 소자.The method according to claim 1,
Wherein the first, second, and third light emitting portions share the first conductive type semiconductor layer or the first conductive type semiconductor layers of the first, second, and third light emitting portions are separated from each other, And electrically connecting the first conductivity type semiconductor layers of the first, second, and third light emitting portions. 제 1 항에 있어서,
상기 제 1, 제 2 및 제 3 활성층은 청색 파장대의 광을 생성하며,
상기 제 1 도전형 반도체층을 사이에 두고 상기 제 1, 제 2 및 제 3 발광부와 수직 방향으로 중첩되도록 배치된 파장 변환층 및 컬러 필터를 포함하여, 상기 제 1, 제 2 및 제 3 발광부가 각각 청색, 녹색 및 적색 파장대의 광을 방출하는 반도체 소자.The method according to claim 1,
The first, second, and third active layers generate light of a blue wavelength band,
A wavelength conversion layer and a color filter arranged to overlap the first, second, and third light emitting portions in the vertical direction with the first conductive type semiconductor layer interposed therebetween, and the first, second, And each of which emits light of blue, green, and red wavelengths, respectively. 제 1 항에 있어서,
상기 제 2 활성층은 녹색 파장대의 광을 생성하고, 상기 제 1, 제 3 활성층은 청색 파장대의 광을 생성하여,
상기 제 1 도전형 반도체층을 사이에 두고 상기 제 3 발광부와 수직 방향으로 중첩되도록 배치된 파장 변환층을 포함하여, 상기 제 1, 제 2 및 제 3 발광부가 각각 청색, 녹색 및 적색 파장대의 광을 방출하는 반도체 소자.The method according to claim 1,
The second active layer generates light in a green wavelength range, the first and third active layers generate light in a blue wavelength range,
And a wavelength conversion layer disposed so as to overlap with the third light emitting portion in the vertical direction with the first conductivity type semiconductor layer interposed therebetween, wherein the first, second, and third light emitting portions are disposed in the blue, green, A semiconductor device that emits light. 제 1 항에 있어서,
상기 제 1 전극과 상기 제 2 전극은 상기 발광 구조물의 상기 제 1, 제 2 및 제 3 활성층을 기준으로 상기 제 2 도전형 반도체층이 배치된 방향에 배치된 반도체 소자.The method according to claim 1,
Wherein the first electrode and the second electrode are disposed in a direction in which the second conductive type semiconductor layer is disposed with respect to the first, second, and third active layers of the light emitting structure. 제 1 도전형 반도체층, 상기 제 1 도전형 반도체층 상에 이격 배치된 제 1, 제 2 및 제 3 활성층 및 상기 제 1, 제 2 및 제 3 활성층 상에 각각 배치되는 제 2 도전형 반도체층을 포함하여 이루어져 상기 제 1 활성층을 포함하는 제 1 발광부, 상기 제 2 활성층을 포함하는 제 2 발광부 및 상기 제 3 활성층을 포함하는 제 3 발광부를 포함하는 발광 구조물;
상기 제 2 도전형 반도체층 상에 각각 배치된 반사 전극;
상기 발광 구조물 상에 배치되어 상기 반사 전극을 노출시키는 관통홀을 포함하는 보호층;
상기 제 1 도전형 반도체층에 배치되어, 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극; 및
상기 관통홀에 형성되어 상기 제 1, 제 2 및 제 3 발광부의 상기 반사 전극과 각각 전기적으로 연결되는 제 2 전극을 포함하는 반도체 소자. A first conductive type semiconductor layer, first, second and third active layers arranged on the first conductive type semiconductor layer, and a second conductive type semiconductor layer disposed on the first, second and third active layers, A light emitting structure including a first light emitting portion including the first active layer, a second light emitting portion including the second active layer, and a third light emitting portion including the third active layer.
A reflective electrode disposed on the second conductive semiconductor layer;
A protective layer disposed on the light emitting structure and including a through hole exposing the reflective electrode;
A first electrode disposed on the first conductive type semiconductor layer and electrically connected to the first conductive type semiconductor layer; And
And a second electrode formed in the through hole and electrically connected to the reflective electrode of the first, second, and third light emitting portions, respectively. 제 6 항에 있어서,
상기 제 1, 제 2 및 제 3 발광부는 상기 제 1 도전형 반도체층을 공유하거나 상기 제 1, 제 2 및 제 3 발광부의 상기 제 1 도전형 반도체층이 서로 분리되도록 배치된 반도체 소자.The method according to claim 6,
Wherein the first, second, and third light emitting portions share the first conductive type semiconductor layer or are disposed so that the first conductive type semiconductor layers of the first, second, and third light emitting portions are separated from each other. 제 6 항에 있어서,
상기 제 1, 제 2 및 제 3 활성층이 모두 청색 파장대의 광을 생성하거나,
상기 제 2 활성층은 녹색 파장대의 광을 생성하고, 상기 제 1, 제 3 활성층은 청색 파장대의 광을 생성하는 반도체 소자.The method according to claim 6,
The first, second, and third active layers all generate light in the blue wavelength range,
Wherein the second active layer generates light in a green wavelength range and the first and third active layers generate light in a blue wavelength range. 제 6 항에 있어서,
상기 제 1 전극은 상기 발광 구조물의 상기 제 1, 제 2 및 제 3 활성층을 기준으로 상기 제 1 도전형 반도체층이 배치된 방향에 배치되고,
상기 제 2 전극은 상기 발광 구조물의 상기 제 1, 제 2 및 제 3 활성층을 기준으로 상기 제 2 도전형 반도체층이 배치된 방향에 배치된 반도체 소자.The method according to claim 6,
Wherein the first electrode is disposed in a direction in which the first conductive semiconductor layer is disposed with respect to the first, second, and third active layers of the light emitting structure,
Wherein the second electrode is disposed in a direction in which the second conductivity type semiconductor layer is disposed based on the first, second, and third active layers of the light emitting structure. 제 6 항에 있어서,
상기 제 1, 제 2 및 제 3 발광부의 상기 제 1 도전형 반도체층과 접촉하는 상기 제 1 전극은 일체형인 반도체 소자.The method according to claim 6,
Wherein the first electrode which is in contact with the first conductivity type semiconductor layer of the first, second and third light emitting portions is integral. 제 6 항에 있어서,
상기 제 1, 제 2 및 제 3 발광부의 상기 제 1 도전형 반도체층과 접촉하는 상기 제 1 전극은 서로 분리되어 배치된 반도체 소자.The method according to claim 6,
And the first electrodes which are in contact with the first conductivity type semiconductor layers of the first, second and third light emitting portions are arranged separately from each other. 제 1 도전형 반도체층, 상기 제 1 도전형 반도체층 상에서 이격 배치된 제 1, 제 2 및 제 3 활성층 및 상기 제 1, 제 2 및 제 3 활성층 상에 각각 배치되는 제 2 도전형 반도체층을 포함하여 이루어져 상기 제 1 활성층을 포함하는 제 1 발광부, 상기 제 2 활성층을 포함하는 제 2 발광부 및 상기 제 3 활성층을 포함하는 제 3 발광부를 포함하는 발광 구조물;
상기 발광 구조물의 상기 제 1 도전형 반도체층과 전기적으로 접촉되는 반사 전극;
상기 반사 전극을 사이에 두고 상기 발광 구조물과 수직 방향으로 중첩되는 보호층;
상기 반사 전극을 노출시키도록 상기 보호층에 형성된 관통홀;
상기 관통홀에 형성되어 상기 반사 전극과 전기적으로 접촉되는 제 1 전극; 및
상기 제 1, 제 2 및 제 3 발광부의 상기 제 2 도전형 반도체층과 각각 전기적으로 연결되는 제 2 전극을 포함하는 반도체 소자.First, second and third active layers arranged on the first conductivity type semiconductor layer, and a second conductivity type semiconductor layer disposed on the first, second and third active layers, respectively, A light emitting structure including a first light emitting portion including the first active layer, a second light emitting portion including the second active layer, and a third light emitting portion including the third active layer.
A reflective electrode electrically contacting the first conductive semiconductor layer of the light emitting structure;
A protective layer overlapping the light emitting structure in the vertical direction with the reflective electrode interposed therebetween;
A through hole formed in the protection layer to expose the reflective electrode;
A first electrode formed in the through hole and electrically in contact with the reflective electrode; And
And a second electrode electrically connected to the second conductive type semiconductor layer of the first, second, and third light emitting portions, respectively. 제 12 항에 있어서,
상기 제 1, 제 2 및 제 3 발광부는 상기 제 1 도전형 반도체층을 공유하거나 상기 제 1, 제 2 및 제 3 발광부의 상기 제 1 도전형 반도체층이 서로 분리되도록 배치된 반도체 소자.13. The method of claim 12,
Wherein the first, second, and third light emitting portions share the first conductive type semiconductor layer or are disposed so that the first conductive type semiconductor layers of the first, second, and third light emitting portions are separated from each other. 제 12 항에 있어서,
상기 제 1, 제 2 및 제 3 활성층이 모두 청색 파장대의 광을 생성하거나,
상기 제 2 활성층은 녹색 파장대의 광을 생성하고, 상기 제 1, 제 3 활성층은 청색 파장대의 광을 생성하는 반도체 소자.13. The method of claim 12,
The first, second, and third active layers all generate light in the blue wavelength range,
Wherein the second active layer generates light in a green wavelength range and the first and third active layers generate light in a blue wavelength range. 제 12 항에 있어서,
상기 제 1 전극은 상기 발광 구조물의 상기 제 1, 제 2 및 제 3 활성층을 기준으로 상기 제 1 도전형 반도체층이 배치된 방향에 배치되고,
상기 제 2 전극은 상기 발광 구조물의 상기 제 1, 제 2 및 제 3 활성층을 기준으로 상기 제 2 도전형 반도체층이 배치된 방향에 배치된 반도체 소자.13. The method of claim 12,
Wherein the first electrode is disposed in a direction in which the first conductive semiconductor layer is disposed with respect to the first, second, and third active layers of the light emitting structure,
Wherein the second electrode is disposed in a direction in which the second conductivity type semiconductor layer is disposed based on the first, second, and third active layers of the light emitting structure. 제 12 항에 있어서,
상기 제 1, 제 2 및 제 3 발광부의 상기 제 1 도전형 반도체층과 접촉하는 상기 반사 전극은 서로 분리되어 배치된 반도체 소자.13. The method of claim 12,
And the reflective electrode contacting the first conductivity type semiconductor layer of the first, second, and third light emitting portions are disposed separately from each other. 제 12 항에 있어서,
상기 제 1, 제 2 및 제 3 발광부의 상기 반사 전극과 접촉하는 상기 제 1 전극은 일체형인 반도체 소자.13. The method of claim 12,
Wherein the first electrode which is in contact with the reflective electrode of the first, second and third light emitting portions is integral. 제 12 항에 있어서,
상기 제 1, 제 2 및 제 3 발광부의 상기 반사 전극과 접촉하는 상기 제 1 전극은 서로 분리되어 배치된 반도체 소자.13. The method of claim 12,
And the first electrodes that are in contact with the reflective electrodes of the first, second, and third light emitting portions are disposed separately from each other. 제 1 항 내지 제 18 항 중 어느 한 항의 반도체 소자를 포함하는 표시 장치.A display device comprising the semiconductor device according to any one of claims 1 to 18. 제 19 항에 있어서,
복수 개의 공통 배선과 복수 개의 구동 배선이 교차하여 정의된 복수 개의 픽셀 영역을 포함하는 패널을 포함하며,
상기 픽셀 영역마다 상기 반도체 소자가 배치되어 상기 제 1, 제 2 및 제 3 발광부가 각각 청색, 녹색 및 적색 파장대의 광을 방출하는 제 1, 제 2 및 제 3 서브 픽셀인 표시 장치.20. The method of claim 19,
And a panel including a plurality of pixel regions defined by intersection of a plurality of common lines and a plurality of driving lines,
Second, and third sub-pixels in which the semiconductor devices are disposed for each pixel region, and the first, second, and third light emitting portions emit light in blue, green, and red wavelength regions, respectively.
KR1020160077444A 2016-03-18 2016-06-21 Semiconductor device and display device having thereof KR102573587B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160077444A KR102573587B1 (en) 2016-06-21 2016-06-21 Semiconductor device and display device having thereof
CN201780018370.XA CN109417082B (en) 2016-03-18 2017-03-17 Semiconductor device and display apparatus including the same
US16/085,930 US11239394B2 (en) 2016-03-18 2017-03-17 Semiconductor device and display device including the same
PCT/KR2017/002903 WO2017160119A1 (en) 2016-03-18 2017-03-17 Semiconductor device and display device including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160077444A KR102573587B1 (en) 2016-06-21 2016-06-21 Semiconductor device and display device having thereof

Publications (2)

Publication Number Publication Date
KR20170143336A true KR20170143336A (en) 2017-12-29
KR102573587B1 KR102573587B1 (en) 2023-09-01

Family

ID=60939140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160077444A KR102573587B1 (en) 2016-03-18 2016-06-21 Semiconductor device and display device having thereof

Country Status (1)

Country Link
KR (1) KR102573587B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112123A (en) * 2018-02-01 2019-08-09 晶元光电股份有限公司 Light emitting device and its manufacturing method
KR20200017659A (en) * 2018-08-09 2020-02-19 (주)라이타이저 Method for manufacturing display apparatus
KR102173094B1 (en) * 2019-08-05 2020-11-03 (주)라이타이저 Method for manufacturing display apparatus and display apparatus
KR102203639B1 (en) * 2019-08-26 2021-01-15 (주)라이타이저 Method for manufacturing display apparatus and display apparatus
KR102330452B1 (en) * 2021-06-25 2021-11-24 (주)우창 Double Rocking Recliner for Heavy Vehicle Seats

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130139630A (en) * 2012-06-13 2013-12-23 삼성전자주식회사 Semiconductor light emitting device, light emitting apparatus and manufacturing method of the semconductor light emitting device
JP2015008329A (en) * 2014-09-09 2015-01-15 株式会社東芝 Semiconductor light emitting device and manufacturing method of the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130139630A (en) * 2012-06-13 2013-12-23 삼성전자주식회사 Semiconductor light emitting device, light emitting apparatus and manufacturing method of the semconductor light emitting device
JP2015008329A (en) * 2014-09-09 2015-01-15 株式会社東芝 Semiconductor light emitting device and manufacturing method of the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112123A (en) * 2018-02-01 2019-08-09 晶元光电股份有限公司 Light emitting device and its manufacturing method
KR20200017659A (en) * 2018-08-09 2020-02-19 (주)라이타이저 Method for manufacturing display apparatus
KR102173094B1 (en) * 2019-08-05 2020-11-03 (주)라이타이저 Method for manufacturing display apparatus and display apparatus
KR102203639B1 (en) * 2019-08-26 2021-01-15 (주)라이타이저 Method for manufacturing display apparatus and display apparatus
KR102330452B1 (en) * 2021-06-25 2021-11-24 (주)우창 Double Rocking Recliner for Heavy Vehicle Seats

Also Published As

Publication number Publication date
KR102573587B1 (en) 2023-09-01

Similar Documents

Publication Publication Date Title
CN109417082B (en) Semiconductor device and display apparatus including the same
US7977688B2 (en) Light emitting device, light emitting system having the same, and fabricating method of the light emitting device and the light emitting system
EP2455987B1 (en) Light emitting device and lighting system having the same
JP2018529230A (en) Light emitting device and light emitting device package including the same
KR102573587B1 (en) Semiconductor device and display device having thereof
KR102573586B1 (en) Display device and method of fabricating the same
CN103094300A (en) Light emitting device
KR102434368B1 (en) Semiconductor device
KR20200021798A (en) Smeiconductor device
KR102639100B1 (en) Semiconductor device package and display device including the same
KR102410809B1 (en) Semiconductor device
KR102437784B1 (en) Semiconductor device
KR102537073B1 (en) Semiconductor device package
KR102584464B1 (en) Semiconductor device
KR102507444B1 (en) Light emitting device and display device including the same
KR20190056133A (en) Semiconductor device
KR102411948B1 (en) Semiconductor device
KR102564211B1 (en) Smeiconductor device and method for manufacturing the same
KR20170124283A (en) Semiconductor device package
KR20180090529A (en) Semiconductor device package
KR102388795B1 (en) Semiconductor device and method for manufacturing semiconductor device
KR102385938B1 (en) Semiconductor device package
KR20170132470A (en) Semiconductor device
KR20170135381A (en) Semiconductor device package
KR20180017927A (en) Semiconductor device and light emitting device package having thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant