KR20170121418A - Apparatus for controlling inverters connected in parallel - Google Patents

Apparatus for controlling inverters connected in parallel Download PDF

Info

Publication number
KR20170121418A
KR20170121418A KR1020160049803A KR20160049803A KR20170121418A KR 20170121418 A KR20170121418 A KR 20170121418A KR 1020160049803 A KR1020160049803 A KR 1020160049803A KR 20160049803 A KR20160049803 A KR 20160049803A KR 20170121418 A KR20170121418 A KR 20170121418A
Authority
KR
South Korea
Prior art keywords
arm
inverter
inverters
signal
parallel
Prior art date
Application number
KR1020160049803A
Other languages
Korean (ko)
Inventor
도원석
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020160049803A priority Critical patent/KR20170121418A/en
Publication of KR20170121418A publication Critical patent/KR20170121418A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/38—Arrangements for parallely feeding a single network by two or more generators, converters or transformers
    • H02J3/46—Controlling of the sharing of output between the generators, converters, or transformers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H02J3/382—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/493—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2300/00—Systems for supplying or distributing electric power characterised by decentralized, dispersed, or local generation
    • H02J2300/20—The dispersed energy generation being of renewable origin
    • H02M2001/0067—
    • H02M2007/4822—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

Disclosed is a parallel inverter control apparatus, which prevents short circuit between parallel inverters. The control apparatus stops first and second inverters from driving when a turn-on signal is transmitted to an upper switch of a first arm of the first inverter and a lower switch of a second arm of the second inverter at the same time, or the turn-on signal is transmitted to a lower switch of the first arm and an upper switch of the second arm at the same time, wherein outputs of the first arm and the second arm are connected in common.

Description

병렬 인버터 제어장치{APPARATUS FOR CONTROLLING INVERTERS CONNECTED IN PARALLEL}TECHNICAL FIELD [0001] The present invention relates to a parallel inverter control apparatus,

본 발명은 병렬 인버터 제어장치에 대한 것이다.The present invention relates to a parallel inverter control apparatus.

신재생 에너지원을 저장하고 사용할 수 있는 전력변환장치의 대용량화 기술이 지속적으로 발전하고 있다. 최근 들어 대용량 인버터의 병렬운전에 관한 관심이 급증하였고, 병렬 인버터의 제어에 관한 연구가 지속적으로 진행되고 있다. Capacity-increasing technologies for power conversion devices that can store and use renewable energy sources are continuously developing. In recent years, interest in parallel operation of large capacity inverters has increased rapidly, and researches on control of parallel inverters are continuing.

병렬 인버터의 암(arm)의 상부 및 하부 스위치에 인가되는 신호의 동기는 매우 중요하다. 그러나 시스템의 부피와 용량이 증대할수록 각 스위치에 인가되는 신호에는 지연(delay) 요소가 필연적으로 발생한다. 이러한 지연에 의해, 각 인버터간 암 쇼트가 발생하고, 시스템의 신뢰도가 저하되며, 장치 및 소자가 소손된다. Synchronization of the signals applied to the upper and lower switches of the arm of the parallel inverter is very important. However, as the volume and capacity of the system increase, delay elements inevitably occur in the signals applied to the respective switches. This delay causes a short circuit between each inverter, degrades the reliability of the system, and causes the apparatus and the device to be damaged.

따라서, 병렬 인버터간 단락회로를 방지하여 시스템의 신뢰성을 향상할 필요가 있다.Therefore, it is necessary to prevent the short circuit between the parallel inverters and to improve the reliability of the system.

본 발명이 해결하고자 하는 기술적 과제는, 병렬 인버터간 단락회로를 방지하는 병렬 인버터 제어장치를 제공하는 것이다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a parallel inverter control apparatus for preventing a short circuit between parallel inverters.

상기와 같은 기술적 과제를 해결하기 위해, 상부 및 하부 스위치가 연결되는 제1암을 포함하는 제1인버터와, 상부 및 하부 스위치가 연결되는 제2암을 포함하는 제2인버터를 포함하고, 상기 제1 및 제2인버터가 병렬로 연결되어 상기 제1 및 제2암의 출력이 공통으로 연결되는 시스템을 제어하는 본 발명의 일실시예의 장치는, 상기 제1암의 상부 및 하부 스위치를 턴온 또는 턴오프하는 제1펄스폭변조(PWM) 제어신호를 전송하는 제1제어부; 상기 제2암의 상부 및 하부 스위치를 턴온 또는 턴오프하는 제2PWM 제어신호를 전송하는 제2제어부; 상기 제1암의 상부 스위치와 상기 제2암의 하부 스위치에 동시에 턴온신호가 전송되거나, 상기 제1암의 하부 스위치와 상기 제2암의 상부 스위치에 동시에 턴온신호가 전송되는 것을 결정하는 결정부; 상기 결정부의 결정에 따라, 상기 제1 및 제2인버터의 운전중지를 명령하는 제3제어부; 및 상기 제3제어부로부터의 운전중지 명령에 따라, 상기 제1 및 제2인버터를 정지하는 제4제어부를 포함할 수 있다.A first inverter including a first arm to which upper and lower switches are connected and a second inverter including a second arm to which the upper and lower switches are connected, 1 and the second inverter are connected in parallel to control a system in which the outputs of the first and second arms are connected in common, the apparatus of one embodiment of the present invention controls the upper and lower switches of the first arm to be turned on or off A first control unit for transmitting a first pulse width modulation (PWM) control signal to be turned off; A second controller for transmitting a second PWM control signal for turning on or off the upper and lower switches of the second arm; A turn-on signal is simultaneously transmitted to the upper switch of the first arm and the lower switch of the second arm or a turn-on signal is simultaneously transmitted to the lower switch of the first arm and the upper switch of the second arm, ; A third controller for instructing the first and second inverters to stop operating according to the determination of the determination unit; And a fourth control unit for stopping the first and second inverters in accordance with the operation stop command from the third control unit.

본 발명의 일실시예에서, 상기 제1, 제2 및 제4제어부는 제1마이크로컨트롤러 유닛(MCU)에 구현되고, 상기 제3제어부는 제2MCU에 구현될 수 있다.In one embodiment of the present invention, the first, second and fourth control units may be implemented in a first microcontroller unit (MCU), and the third control unit may be implemented in a second MCU.

본 발명의 일실시예에서, 상기 결정부는, AND 게이트를 포함할 수 있다.In one embodiment of the present invention, the determination unit may include an AND gate.

본 발명의 일실시예에서, 상기 AND 게이트는, 제1암의 상부 스위치와 상기 제2암의 하부 스위치에 동시에 전송되는 턴온신호에 의해 하이(HIGH) 신호를 출력할 수 있다.In one embodiment of the present invention, the AND gate may output a HIGH signal by a turn-on signal transmitted simultaneously to the upper switch of the first arm and the lower switch of the second arm.

본 발명의 일실시예에서, 상기 AND 게이트는, 상기 제1암의 하부 스위치와 상기 제2암의 상부 스위치에 동시에 전송되는 턴온신호에 의해 하이(HIGH) 신호를 출력할 수 있다.In one embodiment of the present invention, the AND gate may output a HIGH signal by a turn-on signal transmitted simultaneously to the lower switch of the first arm and the upper switch of the second arm.

본 발명의 일실시예에서, 상기 제3제어부는, 상기 AND 게이트가 하이(HIGH) 신호를 출력하는 경우, 상기 제1 및 제2인버터의 운전중지를 상기 제4제어부에 명령할 수 있다. In one embodiment of the present invention, when the AND gate outputs a HIGH signal, the third control unit may instruct the fourth control unit to stop operating the first and second inverters.

상기와 같은 본 발명은, 병렬 연결된 인버터의 대응하는 암에서 상부 스위칭소자 및 하부스위칭소자에 각각 턴온신호가 전송되는 경우, 이를 탐지하여 인버터를 정지시킴으로써, 단락을 미연에 방지하여 시스템의 신뢰도를 제고하게 하는 효과가 있다.According to the present invention as described above, when a turn-on signal is transmitted to the upper switching element and the lower switching element in the corresponding arm of the inverter connected in parallel, the switch is detected to stop the inverter, .

도 1은 병렬 인버터 시스템의 구성을 설명하기 위한 구성도이다.
도 2는 종래의 병렬 인버터 제어장치를 설명하기 위한 구성도이다.
도 3은 본 발명의 일실시예의 병렬 인버터 제어장치를 개략적으로 설명하기 위한 구성도이다.1 is a configuration diagram for explaining a configuration of a parallel inverter system.
2 is a block diagram illustrating a conventional parallel inverter control apparatus.
3 is a block diagram schematically illustrating a parallel inverter control apparatus according to an embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. It should be understood, however, that the invention is not intended to be limited to the particular embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다. Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명이 적용되는 병렬 인버터 시스템을 개략적으로 설명하기 위한 회로 구성도이다.1 is a circuit diagram for schematically explaining a parallel inverter system to which the present invention is applied.

도면에 도시된 바와 같이, 본 발명의 일실시예가 적용되는 병렬 인버터 시스템은, 병렬로 연결되는 제1인버터(1) 및 제2인버터(2)를 포함할 수 있다. 제1인버터(1)는 직류링크 커패시터(10)와 인버터부(11)를 포함하고, 인버터부(11)는 제1 내지 제3암(11A, 11B, 11C)을 포함할 수 있다. 각 암에는 직렬로 연결되는 상부 및 하부 스위칭소자가 배치될 수 있다. 상부 및 하부 스위칭소자는, 전력 반도체 스위칭소자로서, 예를 들어 절연 게이트 양극성 트랜지스터(insulated gate bipolar transistor, IGBT)일 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 다양한 전력 반도체 스위칭소자가 사용될 수 있을 것이다. As shown in the figure, a parallel inverter system to which an embodiment of the present invention is applied may include a first inverter 1 and a second inverter 2 connected in parallel. The first inverter 1 includes the DC link capacitor 10 and the inverter unit 11 and the inverter unit 11 may include the first through third arms 11A and 11B and 11C. The upper and lower switching elements connected in series to each arm may be arranged. The upper and lower switching elements may be, for example, insulated gate bipolar transistors (IGBTs) as power semiconductor switching elements, but the present invention is not limited thereto, and various power semiconductor switching elements may be used will be.

또한, 제2인버터(2) 역시, 직류링크 커패시터(20) 및 인버터부(21)를 포함하고, 인버터부(21)는 제1 내지 제3암(21A, 21B, 21C)을 포함할 수 있다. 각 암에는 직렬로 연결되는 상부 및 하우 스위칭소자가 배치될 수 있다. The second inverter 2 also includes the DC link capacitor 20 and the inverter unit 21 and the inverter unit 21 may include the first through third arms 21A, 21B, and 21C . Each arm may be arranged with an upper and a lower switching element connected in series.

제1 및 제2인버터(1, 2)의 직류링크 커패시터(10, 20)는 배터리(도시되지 않음)로부터 수신되는 직류전압을 공유하도록 구성될 수 있고, 각 인버터부(11, 21)의 암이 연결되어, 출력이 공통으로 연결되어 있을 수 있다. 예를 들어 제1인버터의 제1암(11A)과 제2인버터(2)의 제1암(21A)이 공통으로 연결되고, 제1인버터의 제2암(11B)과 제2인버터(2)의 제2암(21B)이 공통으로 연결되고, 제1인버터의 제13(11C)과 제2인버터(2)의 제3암(21C)이 공통으로 연결될 수 있다. The DC link capacitors 10 and 20 of the first and second inverters 1 and 2 may be configured to share a DC voltage received from a battery (not shown) And the outputs may be connected in common. The first arm 11A of the first inverter and the first arm 21A of the second inverter 2 are connected in common and the second arm 11B of the first inverter and the second inverter 2 of the first inverter are connected in common, And the thirteenth 11C of the first inverter and the third arm 21C of the second inverter 2 can be connected in common.

제1 및 제2인버터(1, 2)의 인버터부(11, 21)는 제어부의 제어에 의해 커패시터(10, 20)에 저장된 직류전압을 교류전압으로 변환하여 계통으로 출력할 수 있다. 이때, 인버터(1, 2)와 계통 사이에는 필터(3, 4)가 연결되어, 인버터부(11, 21)로부터 계통으로 출력되는 교류전압의 고조파를 저감할 수 있다. 본 발명의 일예에서는, 인덕터(L)로 구성되는 필터(3) 및 커패시터(C)로 구성되는 필터(4)가 예를 들어 도시되어 있으나, 이에 한정되는 것은 아니고, 고조파 저감을 위한 다양한 구성이 채용될 수 있을 것이다. The inverter units 11 and 21 of the first and second inverters 1 and 2 can convert the DC voltage stored in the capacitors 10 and 20 into AC voltages under the control of the control unit and output them to the system. At this time, the filters 3 and 4 are connected between the inverters 1 and 2 and the system, so that the harmonics of the alternating voltage output from the inverter units 11 and 21 to the system can be reduced. In the embodiment of the present invention, for example, the filter 3 composed of the inductor L and the filter 4 composed of the capacitor C are shown by way of example, but the present invention is not limited thereto and various configurations for reducing harmonics It can be employed.

제1 및 제2인버터(1, 2)의 내부에는 전류를 측정하는 복수의 센서(예를 들어, 변류기(current transformer, CT)가 배치될 수 있다. 즉, 제1인버터(1)에서, 커패시터(10)의 직류전류를 측정하는 CT(12)와, 인버터부(21)의 교류전류를 측정하는 CT(13, 14)가 배치되어, 각각 직류전류 및 교류전류를 측정하여 이를 제어부(추후 설명함)로 전송할 수 있을 것이다.A plurality of sensors (for example, a current transformer, CT) may be disposed in the first and second inverters 1 and 2. That is, in the first inverter 1, A CT 12 for measuring the DC current of the inverter unit 10 and CTs 13 and 14 for measuring the AC current of the inverter unit 21 are arranged to measure the DC current and the AC current respectively, ).

또한, 제2인버터(2) 역시, 커패시터(20)의 직류전류를 측정하는 CT(22), 인버터부(21)의 교류전류를 특정하는 CT(23, 24)가 배치되어, 각각 직류전류 및 교류전류를 측정하여 이를 제어부(추후 설명함)로 전송할 수 있을 것이다.The second inverter 2 is also provided with a CT 22 for measuring the DC current of the capacitor 20 and CTs 23 and 24 for specifying the AC current of the inverter 21, The alternating current may be measured and transmitted to the control unit (to be described later).

도시되지는 않았으나, 위와 같은 전류센서 외에, 전압센서가 복수개 배치되어, 시스템의 전압을 제어부에 제공할 수 있을 것이다. 또한, 온도센서가 복수개 배치되어, 시스템의 온도(예를 들어, 스위칭 소자의 온도, 인버터 내부의 온도 및 인버터 외부의 온도 등)를 제어부에 제공할 수도 있을 것이다.Although not shown, in addition to the above-described current sensor, a plurality of voltage sensors may be arranged to provide the voltage of the system to the control unit. Further, a plurality of temperature sensors may be arranged to provide the temperature of the system (for example, the temperature of the switching element, the temperature inside the inverter, and the temperature outside the inverter) to the control unit.

이하에서는, 이와 같은 병렬 인버터 시스템에서, 종래의 제어장치에 관하여 설명한 후, 본 발명의 일실시예의 제어장치에 대하여 상세히 설명하기로 한다.Hereinafter, a conventional control device in the parallel inverter system will be described, and then a control device in an embodiment of the present invention will be described in detail.

도 2는 종래의 병렬 인버터 제어장치를 설명하기 위한 구성도이다.2 is a block diagram illustrating a conventional parallel inverter control apparatus.

도면에 도시된 바와 같이, 종래의 병렬 인버터 제어장치(100)는, 제1펄스폭변조(pulse width modulation, PWM) 제어부(110), 제2PWM 제어부(120) 및 제어부(130)를 포함할 수 있다. 제1 및 제2PWM 제어부(110, 120) 및 제어부(130)는 하나의 마이크로컨트롤러 유닛(micro-controller unit, MCU)에 구성되는 것이다. The conventional parallel inverter control apparatus 100 may include a first pulse width modulation (PWM) control unit 110, a second PWM control unit 120 and a control unit 130 have. The first and second PWM controllers 110 and 120 and the controller 130 are formed in one microcontroller unit (MCU).

제어부(130)는, 병렬 인버터(1, 2)의 각종 센서로부터, 인버터 각 지점의 전류, 전압 및 온도 등 인버터 상태와 관련한 데이터를 입력단(135)을 통해 수신하고, 또는 상위 제어부(도시되지 않음)로부터 전압지령 또는 주파수지령 등 각종 지령을 입력단(135)을 통해 수신한다. 또한, 제어부(130)는 출력단(137)을 통해, 병렬 인버터(1, 2)에 각종 제어신호를 전송한다.The control unit 130 receives from the various sensors of the parallel inverters 1 and 2 data relating to the inverter status such as the current, voltage and temperature at each point of the inverter through the input terminal 135, And receives various commands such as a voltage command or a frequency command from the input terminal 135 via the input terminal 135. In addition, the control unit 130 transmits various control signals to the parallel inverters 1 and 2 through the output stage 137.

제1 및 제2PWM 제어부(110, 120)는 제어부(130)가 수신한 전압지령 및 주파수지령과, 병렬 인버터(1, 2)의 상태와 관련한 데이터를 참조로 하여, 각각 제1 및 제2인버터(1, 2)의 인버터부(11, 21)의 스위칭소자로 출력단(115, 125)을 통해 PWM 제어신호를 전송한다.The first and second PWM controllers 110 and 120 are connected to the first and second inverters 1 and 2 with reference to the voltage command and the frequency command received by the controller 130 and the data related to the states of the parallel inverters 1 and 2, To the switching elements of the inverters 11 and 21 of the first and second inverters 1 and 2 via the output terminals 115 and 125.

제1인버터(1)의 인버터부(11)에서 각 암(11A, 11B, 11C)에서 상부 및 하부 스위칭소자는 서로 상보적으로 동작한다. 이는 제2인버터(2)의 인버터부(21)의 각 암(12A, 12B, 12C) 역시 마찬가지이다.The upper and lower switching elements in the arms 11A, 11B and 11C in the inverter section 11 of the first inverter 1 operate complementarily with each other. This is also true for the arms 12A, 12B, and 12C of the inverter unit 21 of the second inverter 2.

만약 각 암의 상부 및 하부 스위칭소자가 상보적으로 동작하지 않고 동시에 턴온되면 단락되어 많은 양의 전류가 순간적으로 단락된 암을 통해 흘러 스위칭소자(IGBT)가 소손된다. 이는 제1인버터(1) 및 제2인버터(2)의 상부 및 하부 스위칭소자 역시 동일하게 적용된다.If the upper and lower switching elements of each arm do not operate complementarily and simultaneously turn on, a large amount of current flows instantaneously through the short-circuited arm to break the switching element (IGBT). The same applies to the upper and lower switching elements of the first inverter (1) and the second inverter (2).

예를 들어, 제1인버터(1)의 인버터부(11)의 제1암(11A)의 상부 스위칭소자(11a)와, 제2인버터(2)의 인버터부(21)의 제1암(21A)의 하부 스위칭소자(21b)가 동시에 턴온되면, 도면에 도시된 바와 같이 제1 및 제2인버터(1, 2)는 그 출력이 연결되어 있으므로 단락회로가 형성됨을 알 수 있다.For example, the upper switching element 11a of the first arm 11A of the inverter section 11 of the first inverter 1 and the upper switching element 11a of the first arm 21A of the inverter section 21 of the second inverter 2, The first and second inverters 1 and 2 are short-circuited because the output of the first and second inverters 1 and 2 is connected to each other, as shown in the figure.

종래의 병렬 인버터(1, 2)의 제어시, PWM 제어신호에 충분한 데드타임(dead time, 입력이 변화한 후 출력의 변화가 인지될 때까지의 경과시간)을 부여하여 시스템이 안정적으로 동작하도록 설계하고 있으나, 시스템의 구성과 용량이 커짐에 따라 PWM 제어신호를 전달하는 케이블도 부피와 용량이 커지게 되므로, 병렬로 연결된 인버터에 인가하는 PWM 제어신호에도 지연이 발생할 수밖에 없다. In the control of the conventional parallel inverters 1 and 2, the dead time (elapsed time until the output change is recognized after the change of the input) sufficient for the PWM control signal is given so that the system operates stably However, as the configuration and the capacity of the system become larger, the volume and capacity of the cable for transmitting the PWM control signal becomes larger. Therefore, the PWM control signal applied to the inverter connected in parallel is inevitably delayed.

따라서, 제1 및 제2PWM 제어부(110, 120)로부터 출력단(115, 125)을 통해 추출력되는 PWM 제어신호의 지연에 의해, 병렬 인버터의 단락이 발생되는 경우(즉, 위의 예에서, 11a, 21b 스위칭소자가 턴온되는 경우)에는, 해당 스위치에 모두 소손이 발생하므로, 시스템 전체를 정지하게 되므로, 시스템 전체의 신뢰성이 저하되고, 이로 인해 시스템을 사용할 수 있는 라이프 사이클이 줄어드는 문제점이 있다. Therefore, when the parallel inverter is short-circuited due to the delay of the PWM control signal output from the first and second PWM controllers 110 and 120 through the output terminals 115 and 125 (i.e., 11a in the above example) , And 21b switching elements are turned on), all of the switches are burned out. Therefore, the whole system is stopped, so that the reliability of the entire system is lowered, thereby reducing the lifecycle in which the system can be used.

본 발명은 이러한 문제점을 해결하기 위한 것으로서, 병렬로 연결되는 인버터간 단락회로를 방지하여, 시스템의 신뢰도를 향상하고, 소자의 소손을 방지하기 위한 것이다. 이에 의해 시스템 전체의 라이프 사이클을 증대시킬 수 있다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and it is intended to prevent a short circuit between inverters connected in parallel, to improve the reliability of the system, and to prevent burnout of the device. As a result, the life cycle of the entire system can be increased.

도 3은 본 발명의 일실시예의 병렬 인버터 제어장치를 개략적으로 설명하기 위한 구성도이다.3 is a block diagram schematically illustrating a parallel inverter control apparatus according to an embodiment of the present invention.

도면에 도시된 바와 같이, 본 발명의 일실시예의 제어장치(30)는, 제1인버터(1)의 스위칭부(11)에 PWM 제어신호를 전송하는 제1PWM 제어부(31), 제2인버터(2)의 스위칭부(21)에 PWM 제어신호를 전송하는 제2PWM 제어부(32), 제1제어부(33), 결정부(34) 및 제2제어부(35)를 포함할 수 있다.The control device 30 of the embodiment of the present invention includes a first PWM control unit 31 for transmitting a PWM control signal to the switching unit 11 of the first inverter 1, A second control unit 32, a first control unit 33, a determination unit 34 and a second control unit 35 for transmitting a PWM control signal to the switching unit 21 of the first and second control units 2,

본 발명의 일실시예에서는, 하나의 장치에 구현되는 것으로 도시되어 있으나, 이에 한정되는 것은 아니고, 제1 및 제2PWM 제어부(31, 32)와 제1제어부(33)가 하나의 마이크로컨트롤러 유닛(MCU) 보드에 구현되고, 제2제어부(35)가 별도의 MCU 보드에 구현될 수 있을 것이다. The first and second PWM controllers 31 and 32 and the first controller 33 are connected to a single microcontroller unit (not shown) MCU) board, and the second control unit 35 may be implemented in a separate MCU board.

제1제어부(33)는, 병렬 인버터(1, 2)의 각종 센서로부터, 인버터 각 지점의 전류, 전압 및 온도 등 인버터 상태와 관련한 데이터를 입력단(33A)을 통해 수신하고, 또는 상위 제어부(도시되지 않음)로부터 전압지령 또는 주파수지령 등 각종 지령을 입력단(33A)을 통해 수신할 수 있다. 또한, 제1제어부(33)는 출력단(33B)을 통해, 병렬 인버터(1, 2)에 각종 제어신호를 전송할 수 있다. 즉, 제1제어부(33)는 PWM 제어신호의 전송 외에, 제1 및 제2인버터(1, 2)의 각종 제어신호를 전송하는 역할을 한다. 예를 들어 제1제어부(33)는 과전류를 감지한 경우 정지신호를 제1 및 제2인버터(1, 2)에 정지명령을 포함하는 신호를 전송하는 등, 이상상태에 대응하는 트립(trip)신호를 전송하는 등, 다양한 제1 및 제2인버터(1, 2)의 제어신호를 전송할 수 있을 것이다.The first control unit 33 receives data relating to the inverter status such as the current, voltage and temperature at each point of the inverter from the various sensors of the parallel inverters 1 and 2 through the input terminal 33A, (Not shown) through the input terminal 33A, such as a voltage command or a frequency command. Also, the first control section 33 can transmit various control signals to the parallel inverters 1 and 2 through the output terminal 33B. That is, the first control unit 33 transmits various control signals of the first and second inverters 1 and 2 in addition to the transmission of the PWM control signal. For example, when the overcurrent is detected, the first control unit 33 transmits a stop signal to the first and second inverters 1 and 2 to stop the trip corresponding to the abnormal state, And transmit control signals of the first and second inverters 1 and 2, for example.

제1 및 제2PWM 제어부(31, 32)는 제1제어부(33)가 수신한 전압지령 및 주파수지령과, 병렬 인버터(1, 2)의 상태와 관련한 데이터를 참조로 하여, 각각 제1 및 제2인버터(1, 2)의 인버터부(11, 21)의 스위칭소자로 출력단(31A, 32A)을 통해 PWM 제어신호를 전송할 수 있다. PWM 제어신호는, 직류전압을 스위칭소자의 온-오프에 의해 교류전압으로 변환하기 위해, 스위칭소자의 턴온 또는 턴오프를 제어하는 신호로서, 신호파와 반송파(캐리어 웨이브)를 이용하여 변조하는 방식이다. 이러한 PWM 제어신호는, 본 발명이 속하는 기술분야에서 널리 알려진 바와 같으므로, 그 상세한 설명은 생략하기로 한다. The first and second PWM controllers 31 and 32 control the first and second PWM controllers 31 and 32 with reference to the voltage command and the frequency command received by the first controller 33 and the data related to the states of the parallel inverters 1 and 2, The PWM control signal can be transmitted to the switching elements of the inverters 11 and 21 of the two inverters 1 and 2 through the output terminals 31A and 32A. The PWM control signal is a signal for controlling the turn-on or turn-off of the switching element in order to convert the DC voltage into an AC voltage by turning on / off the switching element, and modulates the signal using a signal wave and a carrier wave . Such a PWM control signal is well known in the technical field to which the present invention belongs, and a detailed description thereof will be omitted.

한편, 제1 및 제2PWM 제어부(31, 32)는 각각 제1 및 제2인버터(1, 2)로 출력되는 PWM 제어신호를 분기하여 결정부(34)에 제공할 수 있다. 이때 결정부(34)에 제공되는 신호는, 병렬 인버터(1, 2)가 암 단락 상황이 될 수 있는 신호이다. 예를 들어, 제1인버터(1)의 인버터부(11)의 제1암(11A)의 상부 스위치와, 제2인버터(2)의 인버터부(21)의 제1암(21A)의 하부 스위치에 대한 신호가 동시에 제공될 수 있다. 즉, 결정부(34)에 제공되는 신호는, 제1 및 제2인버터(1, 2)간 서로 상보적으로 동작하는 스위칭소자에 대한 턴온 또는 턴오프신호일 수 있다.The first and second PWM controllers 31 and 32 may branch the PWM control signals output to the first and second inverters 1 and 2 and provide the PWM control signals to the determiner 34. [ At this time, the signal provided to the decision section 34 is a signal that the parallel inverters 1 and 2 can become a cancer short circuit situation. For example, the upper switch of the first arm 11A of the inverter section 11 of the first inverter 1 and the lower switch of the first arm 21A of the inverter section 21 of the second inverter 2, Can be provided simultaneously. That is, the signal provided to the determination unit 34 may be a turn-on or turn-off signal for the switching element that operates complementarily with each other between the first and second inverters 1 and 2. [

결정부(34)는 이와 같이 제공되는 PWM 제어신호가 모두 하이(high)인 경우, 즉, 상보적으로 동작하는 스위칭소자에 인가되는 PWM 신호가 모두 턴온신호인 경우, 제2제어부(35)에 이를 알릴 수 있다. 즉, 결정부(34)는 예를 들어 AND 게이트(gate)로 구성될 수 있다. When all of the PWM control signals thus provided are high, that is, when the PWM signals applied to the complementary switching elements are all the turn-on signals, the determination unit 34 determines whether the PWM control signals provided to the second control unit 35 This can be informed. That is, the determination unit 34 may be configured with, for example, an AND gate (gate).

제2제어부(35)는 이와 같이 결정부(34)로부터 하이신호가 입력되면, 제2제어부(35)는 사고가 발생한 것으로 판단하여, 제1제어부(33)에 알리는 신호를 전송하고, 제1제어부(33)가 인버터(1, 2)에 정지를 명령하는 제어신호를 각각 전송할 수 있다.The second control unit 35 determines that an accident has occurred and transmits a signal informing the first control unit 33 that the first control unit 33 is in the first state The control unit 33 can transmit control signals for instructing the inverters 1 and 2 to stop, respectively.

다만, 본 발명의 일예에서는, 결정부(34)가 AND 게이트인 것을 예를 들어 설명하였으나, 이에 한정되는 것은 아니다. 즉, 병렬 인버터에서, 각 연결되는 암의 상부 스위치와 하부 스위치가 동시에 턴온하는 것을 검출하는 다양한 실시예가 고려될 수 있을 것이다.In the example of the present invention, the determination unit 34 is an AND gate, but the present invention is not limited thereto. That is, in the parallel inverter, various embodiments may be considered in which the upper switch and the lower switch of each connected arm are detected to turn on at the same time.

이와 같은 본 발명은, 병렬 연결된 인버터의 대응하는 암에서 상부 스위칭소자 및 하부스위칭소자에 각각 턴온신호가 전송되는 경우, 이를 탐지하여 인버터를 정지시킴으로써, 단락을 미연에 방지하여 시스템의 신뢰도를 제고할 수 있다.In the present invention, when a turn-on signal is transmitted to the upper switching element and the lower switching element in a corresponding arm of a parallel-connected inverter, the inverter detects the turn-on signal and stops the inverter so that the short circuit is prevented. .

본 발명의 일예에서는, 병렬 연결된 인버터의 수를 2개로 한정하여 설명하였으나, 이에 한정되는 것은 아니며, 복수의 병렬연결된 인버터에 본 발명이 적용될 수 있을 것이다.In the embodiment of the present invention, the number of parallel-connected inverters is limited to two. However, the present invention is not limited thereto, and the present invention can be applied to a plurality of parallel-connected inverters.

이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention as defined by the appended claims. Accordingly, the true scope of the present invention should be determined by the following claims.

1, 2: 인버터 10, 20: 평활부
11, 21: 인버터부 31, 32: PWM 제어부
34: 결정부 33, 35: 제어부1, 2: inverter 10, 20:
11, 21: inverter unit 31, 32: PWM control unit
34: Decision section 33, 35: Control section

Claims (6)

상부 및 하부 스위치가 연결되는 제1암을 포함하는 제1인버터와, 상부 및 하부 스위치가 연결되는 제2암을 포함하는 제2인버터를 포함하고, 상기 제1 및 제2인버터가 병렬로 연결되어 상기 제1 및 제2암의 출력이 공통으로 연결되는 시스템을 제어하는 장치에 있어서,
상기 제1암의 상부 및 하부 스위치를 턴온 또는 턴오프하는 제1펄스폭변조(PWM) 제어신호를 전송하는 제1제어부;
상기 제2암의 상부 및 하부 스위치를 턴온 또는 턴오프하는 제2PWM 제어신호를 전송하는 제2제어부;
상기 제1암의 상부 스위치와 상기 제2암의 하부 스위치에 동시에 턴온신호가 전송되거나, 상기 제1암의 하부 스위치와 상기 제2암의 상부 스위치에 동시에 턴온신호가 전송되는 것을 결정하는 결정부;
상기 결정부의 결정에 따라, 상기 제1 및 제2인버터의 운전중지를 명령하는 제3제어부; 및
상기 제3제어부로부터의 운전중지 명령에 따라, 상기 제1 및 제2인버터를 정지하는 제4제어부를 포함하는 병렬 인버터 제어장치.
A first inverter including a first arm to which upper and lower switches are connected and a second inverter including a second arm to which upper and lower switches are connected, and the first and second inverters are connected in parallel An apparatus for controlling a system in which outputs of first and second arms are commonly connected,
A first controller for transmitting a first pulse width modulation (PWM) control signal to turn on or off the upper and lower switches of the first arm;
A second controller for transmitting a second PWM control signal for turning on or off the upper and lower switches of the second arm;
A turn-on signal is simultaneously transmitted to the upper switch of the first arm and the lower switch of the second arm or a turn-on signal is simultaneously transmitted to the lower switch of the first arm and the upper switch of the second arm, ;
A third controller for instructing the first and second inverters to stop operating according to the determination of the determination unit; And
And a fourth control unit for stopping the first and second inverters in accordance with the operation stop command from the third control unit.
제1항에 있어서,
상기 제1, 제2 및 제4제어부는 제1마이크로컨트롤러 유닛(MCU)에 구현되고, 상기 제3제어부는 제2MCU에 구현되는 병렬 인버터 제어장치.
The method according to claim 1,
Wherein the first, second and fourth control units are implemented in a first microcontroller unit (MCU), and the third control unit is implemented in a second MCU.
제1항에 있어서, 상기 결정부는,
AND 게이트를 포함하는 병렬 인버터 제어장치.
2. The apparatus according to claim 1,
A parallel inverter control apparatus comprising an AND gate.
제3항에 있어서, 상기 AND 게이트는,
제1암의 상부 스위치와 상기 제2암의 하부 스위치에 동시에 전송되는 턴온신호에 의해 하이(HIGH) 신호를 출력하는 병렬 인버터 제어장치.
4. The semiconductor memory device according to claim 3,
And outputs a HIGH signal by a turn-on signal transmitted simultaneously to the upper switch of the first arm and the lower switch of the second arm.
제3항에 있어서, 상기 AND 게이트는,
상기 제1암의 하부 스위치와 상기 제2암의 상부 스위치에 동시에 전송되는 턴온신호에 의해 하이(HIGH) 신호를 출력하는 병렬 인버터 제어장치.
4. The semiconductor memory device according to claim 3,
And outputs a HIGH signal by a turn-on signal transmitted simultaneously to the lower switch of the first arm and the upper switch of the second arm.
제4항 또는 제5항에 있어서, 상기 제3제어부는,
상기 AND 게이트가 하이(HIGH) 신호를 출력하는 경우, 상기 제1 및 제2인버터의 운전중지를 상기 제4제어부에 명령하는 병렬 인버터 제어장치.6. The apparatus according to claim 4 or 5,
And instructs the fourth control section to stop the operation of the first and second inverters when the AND gate outputs a HIGH signal.
KR1020160049803A 2016-04-25 2016-04-25 Apparatus for controlling inverters connected in parallel KR20170121418A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160049803A KR20170121418A (en) 2016-04-25 2016-04-25 Apparatus for controlling inverters connected in parallel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160049803A KR20170121418A (en) 2016-04-25 2016-04-25 Apparatus for controlling inverters connected in parallel

Publications (1)

Publication Number Publication Date
KR20170121418A true KR20170121418A (en) 2017-11-02

Family

ID=60383106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160049803A KR20170121418A (en) 2016-04-25 2016-04-25 Apparatus for controlling inverters connected in parallel

Country Status (1)

Country Link
KR (1) KR20170121418A (en)

Similar Documents

Publication Publication Date Title
US10038380B2 (en) Apparatus for controlling insulating gate-type semiconductor element, and power conversion apparatus using apparatus for controlling insulating gate-type semiconductor element
US9531185B2 (en) Current limiting control method for diode neutral-point-clamped three-level inverter and related circuit
EP2858195B1 (en) Converter circuit
CN108123592B (en) Discharge control method for bus capacitor of power converter
JP6334201B2 (en) Power converter and control method of power converter
US9564808B2 (en) Electric power conversion device
CN103944148A (en) T-type three-level inverter protecting method and device and inverter circuit
KR101780265B1 (en) Apparatus for bypassing a submodule of a modular multilevel converter
US11881813B2 (en) Module switchoff device and security protection system of photovoltaic power generation system
US20220045624A1 (en) Power Converter and Power Conversion System
US20150357939A1 (en) Cascaded h-bridge inverter capable of operating in bypass mode
US20150185287A1 (en) Detection device for power component drivers, and detection method thereof
KR101206386B1 (en) Closed Circuit PLC system for large capacity load
US9595886B2 (en) Vehicle auxiliary power supply device and overcurrent protection method thereof
CN108736792B (en) Matrix converter and method for determining constant of AC motor
US9660545B2 (en) Matrix converter
CN103580553A (en) Movement and control system
JP2008017650A (en) Power converter
US10727664B2 (en) Temperature protection circuit
KR20170121418A (en) Apparatus for controlling inverters connected in parallel
CN103307646A (en) Device and method for unloading detection of commercial induction cookers
CN111900967A (en) IGBT drive interlocking circuit and IGBT circuit
CN106229963A (en) A kind of controllable silicon treats the control circuit that crush-cutting changes more
KR20180106622A (en) Apparatus for controlling active clamp
CN202918227U (en) Motion and control system