KR20170119023A - Transistor array panel and display device including the same - Google Patents

Transistor array panel and display device including the same Download PDF

Info

Publication number
KR20170119023A
KR20170119023A KR1020160046355A KR20160046355A KR20170119023A KR 20170119023 A KR20170119023 A KR 20170119023A KR 1020160046355 A KR1020160046355 A KR 1020160046355A KR 20160046355 A KR20160046355 A KR 20160046355A KR 20170119023 A KR20170119023 A KR 20170119023A
Authority
KR
South Korea
Prior art keywords
gate electrode
electrode
driving
oxide semiconductor
drain
Prior art date
Application number
KR1020160046355A
Other languages
Korean (ko)
Inventor
이선희
리슐링
장진
경적
김용환
김태웅
마티브웬가 말로리
모하마드 마슘 빌라
Original Assignee
삼성디스플레이 주식회사
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 경희대학교 산학협력단 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160046355A priority Critical patent/KR20170119023A/en
Publication of KR20170119023A publication Critical patent/KR20170119023A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H01L27/3248—
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L51/0097—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H01L2251/5338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

일 실시예에 따른 트랜지스터 표시판은 일 실시예에 따른 트랜지스터 표시판은 가요성 기판, 상기 가요성 기판 위에 위치하는 제1 게이트 전극, 상기 제1 게이트 전극과 중첩하는 산화물 반도체, 상기 산화물 반도체와 각각 연결되는 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극에 각각 연결되는 소스 연결 부재 및 드레인 연결 부재, 그리고 상기 산화물 반도체와 중첩하며 상기 산화물 반도체 위에 위치하는 제2 게이트 전극을 포함하고, 상기 제1 게이트 전극 및 상기 제2 게이트 전극은 서로 연결되며, 상기 제2 게이트 전극은 상기 소스 연결 부재 및 상기 드레인 연결 부재와 동일한 층에 위치한다.According to an exemplary embodiment of the present invention, a transistor display panel includes a flexible substrate, a first gate electrode positioned on the flexible substrate, an oxide semiconductor overlapping the first gate electrode, A source connecting member and a drain connecting member respectively connected to the source electrode and the drain electrode, and a second gate electrode overlapping the oxide semiconductor and positioned on the oxide semiconductor, The electrode and the second gate electrode are connected to each other and the second gate electrode is located in the same layer as the source connection member and the drain connection member.

Description

트랜지스터 표시판 및 이를 포함하는 표시 장치{TRANSISTOR ARRAY PANEL AND DISPLAY DEVICE INCLUDING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a transistor display panel,

본 개시는 트랜지스터 표시판 및 이를 포함하는 표시 장치에 관한 것이다.The present disclosure relates to a transistor display panel and a display device including the same.

일반적으로 표시 장치로는 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Diode Display, OLED Display) 등이 사용되고 있다.In general, a liquid crystal display (LCD), an organic light emitting diode (OLED) display, or the like is used as a display device.

특히, 유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극인 캐소드(cathode)로부터 주입된 전자(electron)와 다른 전극인 애노드(anode)로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.In particular, an organic light emitting display includes two electrodes and an organic light emitting layer disposed therebetween, and includes an electron injected from a cathode, which is one electrode, and a hole injected from an anode, hole are combined in the organic light emitting layer to form an exciton, and the exciton emits light while emitting energy.

유기 발광 표시 장치는 캐소드, 애노드 및 유기 발광층으로 이루어진 유기 발광 다이오드를 포함하는 복수개의 화소를 포함한다. 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수개의 트랜지스터(transistor) 및 커패시터(capacitor)가 형성된다.The OLED display includes a plurality of pixels including an organic light emitting diode including a cathode, an anode, and an organic light emitting layer. Each pixel includes a plurality of transistors and a capacitor for driving the organic light emitting diode.

트랜지스터는 게이트 전극, 소스 전극, 드레인 전극 및 반도체를 포함한다. 반도체는 트랜지스터의 특성을 결정하는 중요한 요소이다. 이러한 반도체로는 규소(Si)가 많이 사용되고 있다. 규소는 결정 형태에 따라 비정질 규소 및 다결정 규소로 나누어지는데, 비정질 규소는 제조 공정이 단순한 반면 전하 이동도가 낮아 고성능 트랜지스터를 제조하는데 한계가 있고 다결정 규소는 전하 이동도가 높은 반면 규소를 결정화하는 단계가 요구되어 제조 비용 및 공정이 복잡하다. 최근에는, 비정질 규소보다 전자 이동도가 높고 ON/OFF 비율이 높으며 다결정 규소보다 원가가 저렴하고 균일도가 높은 산화물 반도체(oxide semiconductor)를 이용하는 트랜지스터에 대한 연구가 진행되고 있다.The transistor includes a gate electrode, a source electrode, a drain electrode, and a semiconductor. Semiconductors are an important factor in determining transistor characteristics. Silicon (Si) is widely used as such a semiconductor. Silicon is divided into amorphous silicon and polycrystalline silicon depending on the crystal form. Amorphous silicon has a simple manufacturing process, but has low charge mobility. Therefore, there is a limitation in manufacturing a high-performance transistor. Polycrystalline silicon has a high charge mobility, And the manufacturing cost and process are complicated. In recent years, studies have been made on transistors using oxide semiconductors having higher electron mobility and higher ON / OFF ratio than amorphous silicon, lower cost and uniformity than polycrystalline silicon.

실시예는 휘어지는 경우에도 트랜지스터의 특성 변화를 최소화할 수 있는 트랜지스터 표시판 및 이를 포함하는 표시 장치에 관한 것이다. The present invention relates to a transistor display panel and a display device including the same, which can minimize variations in characteristics of a transistor even when the transistor is bent.

일 실시예에 따른 트랜지스터 표시판은 가요성 기판, 상기 가요성 기판 위에 위치하는 제1 게이트 전극, 상기 제1 게이트 전극과 중첩하는 산화물 반도체, 상기 산화물 반도체와 각각 연결되는 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극에 각각 연결되는 소스 연결 부재 및 드레인 연결 부재, 그리고 상기 산화물 반도체와 중첩하며 상기 산화물 반도체 위에 위치하는 제2 게이트 전극을 포함하고, 상기 제1 게이트 전극 및 상기 제2 게이트 전극은 서로 연결되며, 상기 제2 게이트 전극은 상기 소스 연결 부재 및 상기 드레인 연결 부재와 동일한 층에 위치한다.A transistor display panel according to an embodiment includes a flexible substrate, a first gate electrode positioned on the flexible substrate, an oxide semiconductor overlapping the first gate electrode, a source electrode and a drain electrode connected to the oxide semiconductor, And a second gate electrode overlying the oxide semiconductor and overlying the oxide semiconductor, wherein the first gate electrode and the second gate electrode overlap the gate electrode and the drain electrode, And the second gate electrode is located in the same layer as the source connection member and the drain connection member.

상기 제2 게이트 전극은 상기 소스 전극과 상기 드레인 전극 사이에 위치할 수 있다.The second gate electrode may be positioned between the source electrode and the drain electrode.

상기 제2 게이트 전극의 일단과 상기 소스 전극의 일단 간의 평면상 거리는 0.1㎛ 내지 3㎛이고, 상기 제2 게이트 전극의 타단과 상기 드레인 전극의 일단 간의 평면상 거리는 0.1㎛ 내지 3㎛일 수 있다.A distance in a plane between one end of the second gate electrode and one end of the source electrode may be 0.1 탆 to 3 탆 and a distance between the other end of the second gate electrode and one end of the drain electrode may be 0.1 탆 to 3 탆.

상기 산화물 반도체 위에 위치하며, 상기 산화물 반도체와 접촉하는 식각 방지 부재를 더 포함할 수 있다.And an etch stopper disposed on the oxide semiconductor and in contact with the oxide semiconductor.

상기 식각 방지 부재는 상기 제1 게이트 전극과 상기 제2 게이트 전극 사이에 위치할 수 있다.The etch stop may be located between the first gate electrode and the second gate electrode.

상기 제1 게이트 전극과 상기 산화물 반도체 사이에 위치하는 제1 절연막, 상기 소스 전극 및 상기 드레인 전극을 덮는 제2 절연막을 더 포함하고, 상기 제1 절연막 및 상기 제2 절연막이 가지는 연결구를 통해 상기 제1 게이트 전극과 상기 제2 게이트 전극은 연결될 수 있다.A first insulating layer disposed between the first gate electrode and the oxide semiconductor, and a second insulating layer covering the source electrode and the drain electrode, wherein the first insulating layer, the second insulating layer, 1 gate electrode and the second gate electrode may be connected.

상기 연결구는 상기 제1 게이트 전극 및 상기 제2 게이트 전극과 중첩할 수 있다.The connection may overlap the first gate electrode and the second gate electrode.

상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체와 직접 접촉할 수 있다.The source electrode and the drain electrode may be in direct contact with the oxide semiconductor.

상기 가요성 기판은 폴리이미드를 포함할 수 있다.The flexible substrate may include polyimide.

또한, 일 실시예에 따른 트랜지스터 표시판을 포함하는 표시 장치는 가요성 기판, 상기 가요성 기판 위에 위치하는 구동 트랜지스터, 상기 구동 트랜지스터에 연결되는 발광 소자를 포함하고, 상기 구동 트랜지스터는 상기 가요성 기판 위에 위치하는 제1 게이트 전극, 상기 제1 게이트 전극과 중첩하는 산화물 반도체, 상기 산화물 반도체와 각각 연결되는 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극에 각각 연결되는 소스 연결 부재 및 드레인 연결 부재, 그리고 상기 산화물 반도체와 중첩하며 상기 산화물 반도체 위에 위치하는 제2 게이트 전극을 포함하고, 상기 제1 게이트 전극 및 상기 제2 게이트 전극은 서로 연결되며, 상기 제2 게이트 전극은 상기 소스 연결 부재 및 상기 드레인 연결 부재와 동일한 층에 위치할 수 있다.According to an embodiment of the present invention, there is provided a display device including a flexible substrate, a driving transistor disposed on the flexible substrate, and a light emitting element connected to the driving transistor, A source electrode and a drain electrode connected to the source electrode and the drain electrode, respectively, and a source electrode and a drain electrode connected to the source electrode and the drain electrode, respectively, And a second gate electrode overlying the oxide semiconductor and overlying the oxide semiconductor, wherein the first gate electrode and the second gate electrode are connected to each other, and the second gate electrode is connected to the source connection member and the drain And can be located in the same layer as the connecting member.

상기 제2 게이트 전극은 상기 소스 전극과 상기 드레인 전극 사이에 위치할 수 있다.The second gate electrode may be positioned between the source electrode and the drain electrode.

상기 제2 게이트 전극의 일단과 상기 소스 전극의 일단 간의 평면상 거리는 0.1㎛ 내지 3㎛이고, 상기 제2 게이트 전극의 타단과 상기 드레인 전극의 일단 간의 평면상 거리는 0.1㎛ 내지 3㎛일 수 있다.A distance in a plane between one end of the second gate electrode and one end of the source electrode may be 0.1 탆 to 3 탆 and a distance between the other end of the second gate electrode and one end of the drain electrode may be 0.1 탆 to 3 탆.

상기 산화물 반도체 위에 위치하며, 상기 산화물 반도체와 접촉하는 식각 방지 부재를 더 포함할 수 있다.And an etch stopper disposed on the oxide semiconductor and in contact with the oxide semiconductor.

일 실시예에 따르면, 트랜지스터 표시판 및 이를 포함하는 표시 장치가 휘어지는 경우에도 트랜지스터의 특성 변화를 최소화할 수 있다.According to an embodiment, even when the transistor display panel and the display device including the transistor display panel are bent, a change in characteristics of the transistor can be minimized.

도 1은 일 실시예에 따른 트랜지스터 표시판의 평면도이다.
도 2는 도 1에 도시된 트랜지스터 표시판을 II-II선 및 II'-II'선을 따라 자른 단면도이다.
도 3은 도 1 및 도 2에 도시된 트랜지스터 표시판에서 지지판을 분리하는 상태를 나타낸 단면도이다.
도 4는 종래의 트랜지스터 표시판에서 지지판을 분리하는 경우 게이트 전압(Vg)에 따른 드레인 전류(Id)의 그래프이다.
도 5는 도 1 및 도 2에 도시된 트랜지스터 표시판에서 지지판을 분리하는 경우 게이트 전압(Vg)에 따른 드레인 전류(Id)의 그래프이다.
도 6은 도 1 및 도 2에 도시된 트랜지스터 표시판이 휘어진 상태를 나타낸 단면도이다.
도 7은 종래의 트랜지스터 표시판이 휘어지는 경우 게이트 전압(Vg)에 따른 드레인 전류(Id)의 그래프이다.
도 8은 도 1 및 도 2에 도시된 트랜지스터 표시판이 휘어지는 경우 게이트 전압(Vg)에 따른 드레인 전류(Id)의 그래프이다.
도 9는 도 1 및 도 2에 도시된 트랜지스터 표시판을 포함하는 표시 장치의 등가 회로도이다.
도 10은 도 9의 표시 장치의 단면도이다.1 is a plan view of a transistor display panel according to an embodiment.
FIG. 2 is a cross-sectional view of the transistor display panel shown in FIG. 1 taken along line II-II and line II'-II '.
FIG. 3 is a cross-sectional view illustrating a state in which the support plate is separated from the transistor display panel shown in FIGS. 1 and 2. FIG.
4 is a graph of a drain current Id according to a gate voltage Vg when a support plate is separated from a conventional transistor display panel.
5 is a graph of the drain current Id according to the gate voltage Vg when the support plate is separated from the transistor display panel shown in Figs.
FIG. 6 is a cross-sectional view illustrating a state in which the transistor display panel shown in FIGS. 1 and 2 is bent.
FIG. 7 is a graph of the drain current Id according to the gate voltage Vg when the conventional transistor display panel is bent.
FIG. 8 is a graph of the drain current Id according to the gate voltage Vg when the transistor display panel shown in FIGS. 1 and 2 is bent.
FIG. 9 is an equivalent circuit diagram of a display device including the transistor display panel shown in FIGS. 1 and 2. FIG.
10 is a cross-sectional view of the display device of Fig.

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention may be embodied in many different forms and is not limited to the embodiments described herein.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.In order to clearly illustrate the present invention, parts not related to the description are omitted, and the same or similar components are denoted by the same reference numerals throughout the specification.

또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.In addition, since the sizes and thicknesses of the respective components shown in the drawings are arbitrarily shown for convenience of explanation, the present invention is not necessarily limited to those shown in the drawings.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. In the drawings, for the convenience of explanation, the thicknesses of some layers and regions are exaggerated. Whenever a portion such as a layer, film, region, plate, or the like is referred to as being "on" or "on" another portion, it includes not only the case where it is "directly on" another portion but also the case where there is another portion in between.

또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.Also, in the entire specification, when it is referred to as "planar ", it means that the object portion is viewed from above, and when it is called" sectional image, " this means that the object portion is viewed from the side.

도 1은 일 실시예에 따른 트랜지스터 표시판의 평면도이고, 도 2는 도 1에 도시된 트랜지스터 표시판을 II-II선 및 II'-II'선을 따라 자른 단면도이다.FIG. 1 is a plan view of a transistor display panel according to an embodiment, and FIG. 2 is a cross-sectional view of the transistor display panel shown in FIG. 1 taken along line II-II and line II'-II '.

도 2는 도 1에 도시된 트랜지스터 표시판을 II-II선 및 II'-II'선을 따라 자른 단면도이나, 도 2와 같은 단면 구조를 가지는 트랜지스터 표시판의 평면 구조가 도 1에 도시한 바에 한정되는 것은 아니다. 도 1은 구동 트랜지스터(Qd)와 스위칭 트랜지스터(Qs)를 포함하는 유기 발광 표시 장치의 트랜지스터 표시판의 일부분을 도시하고 있지만, 본 발명은 유기 발광 표시 장치에 제한되지 않으며 액정 표시 장치 같은 다른 종류의 표시 장치에 적용될 수 있다.FIG. 2 is a cross-sectional view of the transistor display panel shown in FIG. 1 taken along the line II-II and II'-II ', but the plane structure of the transistor display panel having the sectional structure shown in FIG. 2 is limited to that shown in FIG. It is not. Although Fig. 1 shows a part of the transistor display panel of the organic light emitting display including the driving transistor Qd and the switching transistor Qs, the present invention is not limited to the organic light emitting display but may be applied to other kinds of displays such as a liquid crystal display Device. ≪ / RTI >

도 1 및 도 2를 참조하면, 일 실시예에 따른 트랜지스터 표시판은 플라스틱, 유리 등의 절연 물질을 포함하는 가요성 기판(110) 및 가요성 기판(110) 위에 위치하는 복수개의 트랜지스터(Qd, Qs)를 포함한다. 표시 장치가 유기 발광 표시 장치인 경우, 복수개의 트랜지스터(Qd, Qs)는 화소 영역에 위치하는 구동 트랜지스터(switching transistor)(Qd) 및 스위칭 트랜지스터(driving transistor)(Qs)일 수 있다.1 and 2, a transistor display panel according to an embodiment includes a flexible substrate 110 including an insulating material such as plastic or glass, and a plurality of transistors Qd and Qs ). When the display device is an organic light emitting display device, the plurality of transistors Qd and Qs may be a switching transistor Qd and a driving transistor Qs located in the pixel region.

도면에서, 제1 방향(D1) 및 제2 방향(D2)은 가요성 기판(110)의 면에 수직인 방향에서 봤을 때 보이는 면에 평행한 방향으로서 서로 수직이고, 제3 방향(D3)은 제1 및 제2 방향(D1, D2)에 수직인 방향으로 대체로 가요성 기판(110)의 면에 수직인 방향이다. 제3 방향(D3)은 주로 단면 구조에서 표시될 수 있으며 단면 방향이라고도 한다. 제1 방향(D1) 및 제2 방향(D2)에 평행한 면을 관찰할 때 보여지는 구조를 평면 구조라 한다. 단면 구조에서 어떤 구성 요소의 위에 다른 구성 요소가 위치한다고 하면 두 구성 요소가 제3 방향(D3)으로 배열되어 있는 것을 의미하며, 두 구성 요소 사이에는 다른 구성 요소가 위치할 수도 있다.In the figure, the first direction D1 and the second direction D2 are perpendicular to each other in a direction parallel to the plane viewed when viewed in a direction perpendicular to the plane of the flexible substrate 110, and the third direction D3 And is generally perpendicular to the plane of the flexible substrate 110 in the direction perpendicular to the first and second directions D1 and D2. The third direction D3 can be displayed mainly in a cross-sectional structure and is also referred to as a cross-sectional direction. The structure shown when viewing a plane parallel to the first direction D1 and the second direction D2 is referred to as a planar structure. If another component is positioned on a component in the cross-sectional structure, it means that the two components are arranged in the third direction (D3), and other components may be located between the two components.

가요성 기판(110)은 폴리이미드(Polyimide) 등의 가요성 필름(flexible film)으로 형성될 수 있다. 가요성 기판(110) 위에는 배리어 층(111)이 위치하고 있다. 배리어 층(111)은 산화 규소(SiOx), 질화 규소(SiNx), 산화 알루미늄(Al2O3), 산화 하프늄(HfO3), 산화 이트륨(Y2O3) 등의 무기 절연 물질을 포함할 수 있다. 배리어 층(111)은 단일막 또는 다중막일 수 있다. 예컨대, 배리어 층(111)이 이중막일 경우 하부막은 질화 규소(SiNx)를 포함하고 상부막은 산화 규소(SiOx)를 포함할 수 있다. 배리어 층(111)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하는 역할을 한다.The flexible substrate 110 may be formed of a flexible film such as polyimide. A barrier layer 111 is disposed on the flexible substrate 110. The barrier layer 111 may include inorganic insulating materials such as silicon oxide (SiOx), silicon nitride (SiNx), aluminum oxide (Al 2 O 3), hafnium oxide (HfO 3), yttrium oxide (Y 2 O 3) . The barrier layer 111 may be a single film or a multiple film. For example, when the barrier layer 111 is a double film, the lower film may include silicon nitride (SiNx) and the upper film may include silicon oxide (SiOx). The barrier layer 111 serves to prevent penetration of unnecessary components such as impurities or moisture.

배리어 층(111) 위에는 스캔선(121) 및 제1 게이트 전극(125d, 125s)이 위치한다. 제1 게이트 전극(125d, 125s)은 제1 구동 게이트 전극(125d) 및 제1 스위칭 게이트 전극(125s)을 포함한다. 스캔선(121)은 제1 방향(D1)으로 길게 뻗어 스캔 신호(Sn)를 전달한다. 제1 스위칭 게이트 전극(125s)은 스캔선(121)으로부터 제2 방향(D2)으로 돌출되어 있다.On the barrier layer 111, the scan line 121 and the first gate electrodes 125d and 125s are located. The first gate electrodes 125d and 125s include a first driving gate electrode 125d and a first switching gate electrode 125s. The scan line 121 extends in the first direction D1 and transmits the scan signal Sn. The first switching gate electrode 125s protrudes from the scan line 121 in the second direction D2.

제1 구동 게이트 전극(125d), 제1 스위칭 게이트 전극(125s) 및 스캔선(121)은 구리(Cu), 구리 합금, 알루미늄(Al), 및 알루미늄 합금 중 어느 하나를 포함하는 금속막, 몰리브덴(Mo)과 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 다중막으로 형성될 수 있다.The first driving gate electrode 125d, the first switching gate electrode 125s and the scanning line 121 are formed of a metal film containing any one of copper (Cu), copper alloy, aluminum (Al), and aluminum alloy, (Mo) and a molybdenum alloy can be formed.

제1 구동 게이트 전극(125d), 제1 스위칭 게이트 전극(125s) 및 스캔선(121) 위에는 제1 절연막(140)이 위치한다. 제1 절연막(140)은 제1 구동 게이트 전극(125d), 제1 스위칭 게이트 전극(125s) 및 스캔선(121)을 덮는다. 제1 절연막(140)은 산화 규소(SiOx), 질화 규소(SiNx), 질산화 규소(SiON), 산화 알루미늄(Al2O3), 산화 하프늄(HfO3), 산화 이트륨(Y2O3) 등의 절연 물질을 포함할 수 있다.The first insulating layer 140 is disposed on the first driving gate electrode 125d, the first switching gate electrode 125s, and the scanning line 121. [ The first insulating film 140 covers the first driving gate electrode 125d, the first switching gate electrode 125s, and the scanning line 121. [ A first insulating film 140 is a silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiON), aluminum (Al 2 O 3) oxide, hafnium oxide (HfO 3), yttrium oxide (Y 2 O 3) etc. Of insulating material.

제1 절연막(140) 위에는 산화물 반도체(130d, 130s)가 위치한다. 산화물 반도체(130d, 130s)는 서로 이격되어 위치하는 구동 산화물 반도체(130d) 및 스위칭 산화물 반도체(130s)를 포함한다. 구동 산화물 반도체(130d) 및 스위칭 산화물 반도체(130s)는 산화물 반도체 물질로 이루어질 수 있다. 산화물 반도체 물질은 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속의 산화물, 또는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속과 이들의 산화물의 조합을 포함할 수 있다. 좀더 구체적으로, 산화물은 산화 아연(ZnO), 아연-주석 산화물(ZTO), 아연-인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐-갈륨-아연 산화물(IGZO), 인듐-아연-주석 산화물(IZTO) 중 적어도 하나를 포함할 수 있다.On the first insulating film 140, oxide semiconductors 130d and 130s are located. The oxide semiconductors 130d and 130s include a driving oxide semiconductor 130d and a switching oxide semiconductor 130s which are spaced apart from each other. The driving oxide semiconductor 130d and the switching oxide semiconductor 130s may be made of an oxide semiconductor material. The oxide semiconductor material may be an oxide of a metal such as zinc (Zn), indium (In), gallium (Ga), tin (Sn) or titanium (Ti), or an oxide of zinc, indium, gallium, Tin (Sn), titanium (Ti), and oxides thereof. More specifically, the oxide is selected from the group consisting of zinc oxide (ZnO), zinc-tin oxide (ZTO), zinc-indium oxide (ZIO), indium oxide (InO), titanium oxide (TiO), indium-gallium- Indium-zinc-tin oxide (IZTO).

구동 산화물 반도체(130d)는 제1 구동 게이트 전극(125d)과 중첩하는 구동 채널(131d), 구동 채널(131d)의 양측에 각각 위치하는 구동 소스 영역(133d) 및 구동 드레인 영역(135d)을 포함한다. 스위칭 산화물 반도체(130s)는 제1 스위칭 게이트 전극(125s)과 중첩하는 스위칭 채널(131s), 스위칭 채널(131s)의 양측에 각각 위치하는 스위칭 소스 영역(133s) 및 스위칭 드레인 영역(135s)을 포함한다.The driving oxide semiconductor 130d includes a driving channel 131d overlapping the first driving gate electrode 125d and a driving source region 133d and a driving drain region 135d located on both sides of the driving channel 131d do. The switching oxide semiconductor 130s includes a switching channel 131s overlapping the first switching gate electrode 125s, a switching source region 133s and a switching drain region 135s located on both sides of the switching channel 131s do.

산화물 반도체(130d, 130s) 위에는 식각 방지 부재(40d, 40s)가 위치한다. 식각 방지 부재(40d, 40s)는 구동 산화물 반도체(130d) 위에 위치하는 구동 식각 방지 부재(40d), 스위칭 산화물 반도체(130s) 위에 위치하는 스위칭 식각 방지 부재(40s)를 포함한다. 구동 식각 방지 부재(40d)는 구동 산화물 반도체(130d)의 구동 채널(131d)와 접촉하며, 구동 산화물 반도체(130d)의 구동 채널(131d)을 덮고 있으므로, 제조 공정 중 구동 산화물 반도체(130d)의 구동 채널(131d)의 손상을 방지한다. 또한, 스위칭 식각 방지 부재(40s)는 스위칭 산화물 반도체(130s)의 스위칭 채널(131s)과 접촉하며, 스위칭 산화물 반도체(130s)의 스위칭 채널(131s)을 덮고 있으므로, 제조 공정 중 스위칭 산화물 반도체(130s)의 스위칭 채널(131s)의 손상을 방지한다.Onto the oxide semiconductors 130d and 130s, the etching preventing members 40d and 40s are located. The etch preventing members 40d and 40s include the driving etch preventing member 40d located on the driving oxide semiconductor 130d and the switching etch preventing member 40s located on the switching oxide semiconductor 130s. Since the driving etch preventing member 40d contacts the driving channel 131d of the driving oxide semiconductor 130d and covers the driving channel 131d of the driving oxide semiconductor 130d, Thereby preventing damage to the drive channel 131d. The switching etch preventing member 40s is in contact with the switching channel 131s of the switching oxide semiconductor 130s and covers the switching channel 131s of the switching oxide semiconductor 130s so that the switching oxide semiconductor 130s Of the switching channel 131s.

구동 소스 영역(133d) 및 구동 드레인 영역(135d) 위에는 각각 구동 소스 전극(153d) 및 구동 드레인 전극(155d)이 위치한다. 구동 소스 영역(133d) 및 구동 드레인 영역(135d)은 각각 구동 소스 전극(153d) 및 구동 드레인 전극(155d)과 직접 접촉하며 연결되어 있다. 이 때, 구동 소스 전극(153d)과 구동 드레인 전극(155d)은 소정 간격(D)만큼 이격되어 있다. A driving source electrode 153d and a driving drain electrode 155d are located on the driving source region 133d and the driving drain region 135d, respectively. The driving source region 133d and the driving drain region 135d are in direct contact with the driving source electrode 153d and the driving drain electrode 155d, respectively. At this time, the driving source electrode 153d and the driving drain electrode 155d are spaced apart from each other by a predetermined distance D.

또한, 스위칭 소스 영역(133s) 및 스위칭 드레인 영역(135s) 위에는 각각 스위칭 소스 전극(153s) 및 스위칭 드레인 전극(155s)이 위치한다. 스위칭 소스 영역(133s) 및 스위칭 드레인 영역(135s)은 각각 스위칭 소스 전극(153s) 및 스위칭 드레인 전극(155s)과 직접 접촉하며 연결되어 있다.The switching source electrode 153s and the switching drain electrode 155s are located on the switching source region 133s and the switching drain region 135s, respectively. The switching source region 133s and the switching drain region 135s are in direct contact with and connected to the switching source electrode 153s and the switching drain electrode 155s, respectively.

구동 소스 전극(153d), 구동 드레인 전극(155d), 스위칭 소스 전극(153s) 및 스위칭 드레인 전극(155s)은 구리(Cu), 구리 합금, 알루미늄(Al), 및 알루미늄 합금 중 어느 하나를 포함하는 금속막, 몰리브덴(Mo)과 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 다중막으로 형성될 수 있다.The driving source electrode 153d, the driving drain electrode 155d, the switching source electrode 153s and the switching drain electrode 155s include any one of copper (Cu), copper alloy, aluminum (Al), and aluminum alloy A metal film, or a metal film including any one of molybdenum (Mo) and molybdenum alloy.

구동 소스 전극(153d), 구동 드레인 전극(155d), 스위칭 소스 전극(153s) 및 스위칭 드레인 전극(155s) 위에는 제2 절연막(160)이 위치한다. 제2 절연막(160)은 구동 소스 전극(153d), 구동 드레인 전극(155d), 스위칭 소스 전극(153s) 및 스위칭 드레인 전극(155s)을 덮는다. 제2 절연막(160)은 산화 규소(SiOx), 질화 규소(SiNx), 질산화 규소(SiON), 산화 알루미늄(Al2O3), 산화 하프늄(HfO3), 산화 이트륨(Y2O3) 등의 절연 물질을 포함할 수 있다.The second insulating layer 160 is located on the driving source electrode 153d, the driving drain electrode 155d, the switching source electrode 153s, and the switching drain electrode 155s. The second insulating film 160 covers the driving source electrode 153d, the driving drain electrode 155d, the switching source electrode 153s and the switching drain electrode 155s. A second insulating film 160 is a silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiON), aluminum (Al 2 O 3) oxide, hafnium oxide (HfO 3), yttrium oxide (Y 2 O 3) etc. Of insulating material.

제2 절연막(160)은 구동 소스 전극(153d) 및 구동 드레인 전극(155d)과 각각 중첩하는 제1 접촉 구멍(63) 및 제2 접촉 구멍(65)을 가진다. 또한, 제2 절연막(160)은 스위칭 소스 전극(153s) 및 스위칭 드레인 전극(155s)과 각각 중첩하는 제3 접촉 구멍(67) 및 제4 접촉 구멍(69)을 가진다. 제2 절연막(160) 및 제1 절연막(140)은 함께 제1 구동 게이트 전극(125d)과 중첩하는 연결구(61)를 가지며, 제2 절연막(160) 및 제1 절연막(140)은 함께 제1 구동 게이트 전극(125d)의 일단부(26)와 중첩하는 제5 접촉 구멍(68)을 가진다. The second insulating film 160 has a first contact hole 63 and a second contact hole 65 which overlap with the driving source electrode 153d and the driving drain electrode 155d, respectively. The second insulating film 160 has a third contact hole 67 and a fourth contact hole 69 overlapping with the switching source electrode 153s and the switching drain electrode 155s, respectively. The second insulating layer 160 and the first insulating layer 140 have connection ports 61 overlapping the first driving gate electrode 125d and the second insulating layer 160 and the first insulating layer 140 And a fifth contact hole 68 overlapping one end 26 of the driving gate electrode 125d.

제2 절연막(160) 위에는 데이터선(171), 구동 전압선(172), 제2 게이트 전극(25d), 소스 연결 부재(173d, 173s) 및 드레인 연결 부재(175d, 175s)가 위치한다. 도 1에 도시한 바와 같이, 데이터선(171)은 데이터 신호(Dm)를 전달하며 스캔선(121)과 교차하는 제2 방향(D2)으로 뻗어 있다. 구동 전압선(172)은 구동 전압(ELVDD)을 전달하며 데이터선(171)과 분리되어 제2 방향(D2)으로 뻗어 있다.The data line 171, the driving voltage line 172, the second gate electrode 25d, the source connecting members 173d and 173s and the drain connecting members 175d and 175s are located on the second insulating layer 160. [ As shown in FIG. 1, the data line 171 extends in a second direction D2 which intersects the scan line 121 and transmits the data signal Dm. The driving voltage line 172 carries the driving voltage ELVDD and is separated from the data line 171 and extends in the second direction D2.

제2 게이트 전극(25d)은 제1 구동 게이트 전극(125d)과 중첩하고 있으며, 구동 소스 전극(153d)과 구동 드레인 전극(155d) 사이에 위치하고 있다. The second gate electrode 25d overlaps the first driving gate electrode 125d and is located between the driving source electrode 153d and the driving drain electrode 155d.

제2 게이트 전극(25d)의 일단과 구동 소스 전극(153d)의 일단 간은 평면상 거리(d1)를 두고 서로 이격되어 있으며, 제2 게이트 전극(25d)의 타단과 구동 드레인 전극(155d)의 일단 간도 평면상 거리(d2)를 두고 서로 이격되어 있다.One end of the second gate electrode 25d and one end of the driving source electrode 153d are spaced apart from each other with a planar distance d1 and the other end of the second gate electrode 25d and the driving drain electrode 155d And are spaced from each other with a distance d2 in the plan view.

제2 게이트 전극(25d)이 구동 소스 전극(153d) 또는 구동 드레인 전극(155d)과 평면상 중첩되는 경우에는 기생 커패시터의 크기가 구동 트랜지스터의 특성에 영향을 줄 수 있을 정도로 커질 수 있다. 따라서, 이러한 기생 커패시터를 최소화하기 위해 상기와 같이 거리(d1, d2)를 가지도록 제2 게이트 전극(25d), 구동 소스 전극(153d) 및 구동 드레인 전극(155d)의 위치를 설정한다. When the second gate electrode 25d overlaps with the driving source electrode 153d or the driving drain electrode 155d in a planar manner, the size of the parasitic capacitor can be large enough to affect the characteristics of the driving transistor. Therefore, in order to minimize such a parasitic capacitor, the positions of the second gate electrode 25d, the driving source electrode 153d, and the driving drain electrode 155d are set to have distances d1 and d2 as described above.

특히, 제2 게이트 전극(25d)의 일단과 구동 소스 전극(153d)의 일단 간의 평면상 거리(d1)는 0.1㎛ 내지 3㎛일 수 있고, 제2 게이트 전극(25d)의 타단과 구동 드레인 전극(155d)의 일단 간의 평면상 거리(d2)는 0.1㎛ 내지 3㎛일 수 있다. 거리(d1, d2)가 0.1㎛보다 작은 경우에는 기생 커패시터에 의해 구동 트랜지스터의 특성이 변화되며, 거리(d1, d2)가 3㎛보다 큰 경우에는 개구율 등을 확보하기 어렵다. In particular, the distance d1 in a plane between one end of the second gate electrode 25d and one end of the driving source electrode 153d may be 0.1 mu m to 3 mu m, and the other end of the second gate electrode 25d and the driving drain electrode The planar distance d2 between one ends of the protrusions 155d may be 0.1 mu m to 3 mu m. When the distances d1 and d2 are smaller than 0.1 mu m, the characteristics of the driving transistor are changed by the parasitic capacitor. When the distances d1 and d2 are larger than 3 mu m, it is difficult to secure the aperture ratio and the like.

소스 연결 부재(173d, 173s)는 구동 소스 연결 부재(173d) 및 스위칭 소스 연결 부재(173s)를 포함한다. 드레인 연결 부재(175d, 175s)는 구동 드레인 연결 부재(175d) 및 스위칭 드레인 연결 부재(175s)를 포함한다. The source connecting members 173d and 173s include a driving source connecting member 173d and a switching source connecting member 173s. The drain connecting members 175d and 175s include a driving drain connecting member 175d and a switching drain connecting member 175s.

구동 드레인 연결 부재(175d)는 구동 전압선(172)에서 제1 방향(D1)의 역방향으로 돌출되어 있으며, 스위칭 드레인 연결 부재(175s)는 데이터선(171)에서 제1 방향(D1)으로 돌출되어 있다. The driving drain connecting member 175d protrudes in the direction opposite to the first direction D1 from the driving voltage line 172 and the switching drain connecting member 175s protrudes from the data line 171 in the first direction D1 have.

구동 소스 연결 부재(173d) 및 구동 드레인 연결 부재(175d)는 각각 제1 접촉 구멍(63) 및 제2 접촉 구멍(65)을 통해 구동 소스 전극(153d) 및 구동 드레인 전극(155d)과 연결된다. 스위칭 소스 연결 부재(173s) 및 스위칭 드레인 연결 부재(175s)는 각각 제3 접촉 구멍(67) 및 제4 접촉 구멍(69)을 통해 스위칭 소스 전극(153s) 및 스위칭 드레인 전극(155s)과 연결된다.The driving source connecting member 173d and the driving drain connecting member 175d are connected to the driving source electrode 153d and the driving drain electrode 155d through the first contact hole 63 and the second contact hole 65 . The switching source connecting member 173s and the switching drain connecting member 175s are connected to the switching source electrode 153s and the switching drain electrode 155s through the third contact hole 67 and the fourth contact hole 69, respectively .

이와 같이, 구동 소스 전극(153d)과 화소 전극(191)을 연결하는 구동 소스 연결 부재(173d)를 형성함으로써, 구동 소스 전극(153d)을 화소 전극(191)과 직접 연결하지 않아도 되므로, 제1 접촉 구멍(63)의 깊이를 깊게 하지 않아도 된다. 따라서, 제1 접촉 구멍(63)을 형성하기 위해 제2 절연막(160)을 식각하는 경우, 제2 절연막(160)이 과식각되는 현상을 방지할 수 있다. Since the driving source electrode 153d is not necessarily connected directly to the pixel electrode 191 by forming the driving source connecting member 173d for connecting the driving source electrode 153d and the pixel electrode 191, The depth of the contact hole 63 need not be increased. Therefore, when the second insulating layer 160 is etched to form the first contact hole 63, it is possible to prevent the second insulating layer 160 from over-etching.

스위칭 소스 연결 부재(173s)의 일단부(178)는 제1 구동 게이트 전극(125d)의 일단부(178)과 중첩하며, 제5 접촉 구멍(68)을 통해 서로 연결된다. 따라서, 스위칭 트랜지스터(Qs)를 통해 전달된 데이터 신호(Dm)는 구동 트랜지스터(Qd)의 제1 구동 게이트 전극(125d)으로 전달된다. One end 178 of the switching source connecting member 173s overlaps with one end 178 of the first driving gate electrode 125d and is connected to each other through the fifth contact hole 68. [ Therefore, the data signal Dm transferred through the switching transistor Qs is transferred to the first driving gate electrode 125d of the driving transistor Qd.

제1 구동 게이트 전극(125d)은 제2 게이트 전극(25d)과 연결구(61)를 통해 서로 연결된다. 이와 같이, 구동 산화물 반도체(130d)의 하부 및 상부에 각각 제1 구동 게이트 전극(125d)과 제2 게이트 전극(25d)을 위치시키고 서로 연결함으로써, 가요성 기판(110) 위에 적층된 박막들이 휘어지는 경우에 트랜지스터 특성의 변화를 최소화할 수 있다. 즉, 구동 산화물 반도체(130d)의 구동 채널(131d)과 제1 절연막(140)간의 경계면이 아니라 구동 채널(131d)의 내부에 전하가 이동하는 통로를 형성함으로써, 박막들이 휘어지는 경우 발생하는 경계면의 손상에도 트랜지스터가 영향을 덜 받게 된다.The first driving gate electrode 125d is connected to the second gate electrode 25d through the connecting hole 61. [ The first driving gate electrode 125d and the second gate electrode 25d are positioned below and above the driving oxide semiconductor 130d and connected to each other so that the thin films stacked on the flexible substrate 110 are bent The variation of the transistor characteristics can be minimized. That is, by forming a passage through which charge moves in the driving channel 131d rather than the interface between the driving channel 131d of the driving oxide semiconductor 130d and the first insulating film 140, The damage is also less affected by the transistor.

이하에서, 가요성 기판(110) 위에 적층된 박막들이 휘어지는 경우의 트랜지스터 특성 변화를 도 3 내지 도 8을 참고하여 상세히 설명한다.Hereinafter, variations in transistor characteristics when the thin films stacked on the flexible substrate 110 are bent will be described in detail with reference to FIGS. 3 to 8. FIG.

도 3은 도 1 및 도 2에 도시된 트랜지스터 표시판에서 지지판을 분리하는 상태를 나타낸 단면도이다.  FIG. 3 is a cross-sectional view illustrating a state in which the support plate is separated from the transistor display panel shown in FIGS. 1 and 2. FIG.

도 3에 도시한 바와 같이, 가요성 표시 장치를 제조하는 경우에는 지지판(10) 위에 가요성 기판(110)을 위치시키고, 가요성 기판(110) 위에 구동 트랜지스터(Qd) 및 스위칭 트랜지스터(Qs)를 이루는 박막들을 형성한다. 그리고, 지지판(10)을 가요성 기판(110)으로부터 분리시킨다. 이 때, 구동 산화물 반도체(130d)의 구동 채널(131d)과 제1 절연막(140)의 경계면에 응력이 가해지게 되므로, 구동 채널(131d)과 제1 절연막(140)의 경계면에 손상이 발생할 수 있다.3, when the flexible display device is manufactured, the flexible substrate 110 is placed on the support plate 10, the driving transistor Qd and the switching transistor Qs are formed on the flexible substrate 110, Are formed. Then, the support plate 10 is separated from the flexible substrate 110. At this time, since stress is applied to the interface between the driving channel 131d of the driving oxide semiconductor 130d and the first insulating film 140, damage may occur to the interface between the driving channel 131d and the first insulating film 140 have.

도 4는 종래의 트랜지스터 표시판에서 지지판을 분리하는 경우 게이트 전압(Vg)에 따른 드레인 전류(Id)의 그래프이다. 여기서, L1은 구동 채널의 길이가 4㎛인 경우의 그래프이고, L2는 구동 채널의 길이가 6㎛인 경우의 그래프이고, L3는 구동 채널의 길이가 10㎛인 경우의 그래프이다. 4 is a graph of a drain current Id according to a gate voltage Vg when a support plate is separated from a conventional transistor display panel. Here, L1 is a graph when the length of the driving channel is 4 mu m, L2 is a graph when the driving channel length is 6 mu m, and L3 is a graph when the driving channel length is 10 mu m.

도 4에 도시한 바와 같이, 종래의 트랜지스터 표시판에서 지지판을 분리하는 경우에는 구동 채널의 길이가 다른 경우 게이트 전압(Vg)에 따른 드레인 전류(Id)의 특성 그래프가 달라지게 된다. 이는 반도체와 인접한 절연막의 경계면에 응력이 가해지게 되므로, 반도체의 채널과 절연막의 경계면에 손상이 발생하여 게이트 전압(Vg)에 따른 드레인 전류(Id)의 특성 그래프가 달라지게 된다.As shown in FIG. 4, in the case of separating the support plate from the conventional transistor display panel, the graph of the drain current Id according to the gate voltage Vg is different when the length of the drive channel is different. This is because stress is applied to the interface between the semiconductor and the adjacent insulating film, so that damage occurs at the interface between the channel of the semiconductor and the insulating film, and the characteristic graph of the drain current Id according to the gate voltage Vg is changed.

그러나, 일 실시예에 따른 트랜지스터 표시판에서는 가요성 기판(110) 위에 적층된 박막들이 휘어지는 경우에는 트랜지스터 특성의 변화를 최소화할 수 있다.However, in the transistor display panel according to an embodiment, when the thin films stacked on the flexible substrate 110 are bent, changes in the transistor characteristics can be minimized.

도 5는 도 1 및 도 2에 도시된 트랜지스터 표시판에서 지지판을 분리하는 경우 게이트 전압(Vg)에 따른 드레인 전류(Id)의 그래프이다.5 is a graph of the drain current Id according to the gate voltage Vg when the support plate is separated from the transistor display panel shown in Figs.

도 5에 도시한 바와 같이, 일 실시예에 따른 트랜지스터 표시판에서 지지판(10)을 분리하는 경우에는 구동 채널(131d)의 길이가 다른 경우에도 게이트 전압(Vg)에 따른 드레인 전류(Id)의 특성 그래프가 거의 변화가 없게 된다. 이는 구동 산화물 반도체(130d)의 하부 및 상부에 각각 제1 구동 게이트 전극(125d)과 제2 게이트 전극(25d)을 위치시키고 서로 연결함으로써, 구동 채널(131s)의 내부에 채널을 형성하게 되어, 박막들이 휘어지는 경우 발생하는 경계면의 손상에도 트랜지스터가 영향을 덜 받게 되기 때문이다.5, in the case of separating the support plate 10 from the transistor display panel according to one embodiment, even when the length of the drive channel 131d is different, the characteristics of the drain current Id corresponding to the gate voltage Vg The graph is almost unchanged. This is because the first driving gate electrode 125d and the second gate electrode 25d are positioned below and above the driving oxide semiconductor 130d and connected to each other to form a channel in the driving channel 131s, This is because the transistor is less influenced by the damage of the interface that occurs when the thin films are bent.

도 6은 도 1 및 도 2에 도시된 트랜지스터 표시판이 휘어진 상태를 나타낸 단면도이다.FIG. 6 is a cross-sectional view illustrating a state in which the transistor display panel shown in FIGS. 1 and 2 is bent.

도 6에 도시한 바와 같이, 가요성 기판(110)에 위치하는 구동 트랜지스터(Qd) 및 스위칭 트랜지스터(Qs)는 트랜지스터 표시판이 휘어지는 경우, 응력에 의해 구동 채널(131d)과 제1 절연막(140)의 경계면에 손상이 발생할 수 있다.The drive transistor Qd and the switching transistor Qs located on the flexible substrate 110 are electrically connected to the drive channel 131d and the first insulating film 140 by stress, May be damaged.

도 7은 종래의 트랜지스터 표시판이 휘어지는 경우 게이트 전압(Vg)에 따른 드레인 전류(Id)의 그래프이다. 여기서, r0는 벤딩 반경이 무한대인 경우, 즉 트랜지스터 표시판이 휘어지지 않은 경우의 그래프이고, r1 내지 r5는 벤딩 반경을 점차 작게 한 경우 즉, 트랜지스터 표시판을 점차로 많이 휘게 한 경우의 그래프이다.FIG. 7 is a graph of the drain current Id according to the gate voltage Vg when the conventional transistor display panel is bent. Here, r0 is a graph when the bending radius is infinite, that is, when the transistor display plate is not warped, and r1 to r5 are graphs when the bending radius is gradually decreased, that is, when the transistor display plate is gradually bent.

도 7에 도시한 바와 같이, 종래의 트랜지스터 표시판이 휘어진 경우에는 벤딩 반경이 작아질수록 게이트 전압(Vg)에 따른 드레인 전류(Id)의 특성 그래프가 달라지게 된다. 이는 벤딩 반경이 작아질수록 반도체와 인접한 절연막의 경계면에 가해지는 응력이 점차로 커지게 되므로, 반도체의 채널과 절연막의 경계면에 가해지는 손상이 커져 게이트 전압(Vg)에 따른 드레인 전류(Id)의 특성 그래프가 달라지게 된다.As shown in FIG. 7, when the conventional transistor display panel is bent, the graph of the drain current Id according to the gate voltage Vg changes as the bending radius decreases. This is because the stress applied to the interface between the semiconductor and the insulating film adjacent to the semiconductor gradually increases as the bending radius becomes smaller, so that the damage to the interface between the semiconductor channel and the insulating film becomes larger and the drain current (Id) The graph will be different.

그러나, 일 실시예에 따른 트랜지스터 표시판에서는 가요성 기판(110) 위에 적층된 박막들이 휘어지는 경우에는 트랜지스터 특성의 변화를 최소화할 수 있다.However, in the transistor display panel according to an embodiment, when the thin films stacked on the flexible substrate 110 are bent, changes in the transistor characteristics can be minimized.

도 8은 도 1 및 도 2에 도시된 트랜지스터 표시판이 휘어지는 경우 게이트 전압(Vg)에 따른 드레인 전류(Id)의 그래프이다.FIG. 8 is a graph of the drain current Id according to the gate voltage Vg when the transistor display panel shown in FIGS. 1 and 2 is bent.

도 8에 도시한 바와 같이, 일 실시예에 따른 트랜지스터 표시판이 휘어지는 경우에는 벤딩 반경이 작아지는 경우에도 게이트 전압(Vg)에 따른 드레인 전류(Id)의 특성 그래프가 거의 변화가 없게 된다. 이는 구동 산화물 반도체(130d)의 하부 및 상부에 각각 제1 구동 게이트 전극(125d)과 제2 게이트 전극(25d)을 위치시키고 서로 연결함으로써, 구동 채널(131s)의 내부에 전하가 이동하는 통로를 형성하여, 박막들이 휘어지는 경우 발생하는 경계면의 손상에도 트랜지스터가 영향을 덜 받게 되기 때문이다.As shown in FIG. 8, when the transistor display panel according to an embodiment is bent, the characteristic graph of the drain current Id according to the gate voltage Vg hardly changes even when the bending radius is reduced. This is because the first driving gate electrode 125d and the second gate electrode 25d are positioned on the lower portion and the upper portion of the driving oxide semiconductor 130d and connected to each other so that a passage through which the charge moves in the driving channel 131s This is because the transistor is less affected by damage to the interface that occurs when the thin films are bent.

한편, 제1 구동 게이트 전극(125d)에서 제2 방향(D2)으로 연장되어 제1 커패시터 전극(25)가 위치한다. 그리고, 구동 전압선(172)에서 제1 커패시터 전극(25) 쪽으로 연장된 제2 커패시터 전극(35)은 제1 커패시터 전극(25)과 중첩하여 스토리지 커패시터(storage capacitor, Cst)를 이룬다.On the other hand, the first capacitor electrode 25 extends in the second direction D2 from the first driving gate electrode 125d. The second capacitor electrode 35 extending from the driving voltage line 172 to the first capacitor electrode 25 overlaps the first capacitor electrode 25 to form a storage capacitor Cst.

제2 절연막(160) 위에는 데이터선(171), 구동 전압선(172), 제2 게이트 전극(25d), 소스 연결 부재(173d, 173s) 및 드레인 연결 부재(175d, 175s)을 덮는 보호막(180)이 위치할 수 있다. 보호막(180)은 무기 절연 물질 및 유기 절연 물질 중 적어도 하나를 포함할 수 있으며, 단일막 또는 다중막으로 이루어질 수 있다. 보호막(180)의 윗면은 실질적으로 평탄할 수 있다. 보호막(180)은 구동 소스 연결 부재(173d)와 중첩하는 화소 접촉 구멍(81)을 가진다. A protective film 180 covering the data line 171, the driving voltage line 172, the second gate electrode 25d, the source connecting members 173d and 173s and the drain connecting members 175d and 175s is formed on the second insulating film 160, This location can be. The passivation layer 180 may include at least one of an inorganic insulating material and an organic insulating material, and may be composed of a single layer or a multi-layer. The upper surface of the protective film 180 may be substantially flat. The protective film 180 has a pixel contact hole 81 overlapping with the driving source connecting member 173d.

보호막(180) 위에는 화소 전극(191)이 위치한다. 화소 전극(191)은 화소 접촉 구멍(81)을 통해 구동 소스 연결 부재(173d)와 연결되고, 구동 소스 연결 부재(173d)는 제1 접촉 구멍(63)을 통해 구동 소스 전극(153d)과 전기적으로 연결되어 있다. 이와 같이, 화소 전극(191)은 구동 소스 전극(153d)과 전기적으로 연결되어, 예컨대 데이터 전압을 인가받을 수 있다. 화소 전극(191)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등과 같이 투명한 도전 물질을 포함할 수 있다.A pixel electrode 191 is located on the protective film 180. The pixel electrode 191 is connected to the driving source connecting member 173d via the pixel contact hole 81 and the driving source connecting member 173d is electrically connected to the driving source electrode 153d through the first contact hole 63 Respectively. In this manner, the pixel electrode 191 is electrically connected to the driving source electrode 153d, and can receive a data voltage, for example. The pixel electrode 191 may include a transparent conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), or the like.

이제 일 실시예에 따른 트랜지스터 표시판을 포함하는 표시 장치에 대하여 도 9 및 도 10을 참고하여 설명하기로 한다.Now, a display device including a transistor display panel according to an embodiment will be described with reference to FIGS. 9 and 10. FIG.

도 9는 도 1 및 도 2에 도시된 트랜지스터 표시판을 포함하는 표시 장치의 등가 회로도이고, 도 10은 도 9의 표시 장치의 단면도이다.FIG. 9 is an equivalent circuit diagram of a display device including the transistor display panel shown in FIG. 1 and FIG. 2, and FIG. 10 is a cross-sectional view of the display device of FIG.

본 실시예에 따른 표시 장치는 유기 발광 표시 장치이며, 전술한 실시예에 따른 트랜지스터 표시판을 포함할 수 있다.The display device according to this embodiment is an organic light emitting display device and may include a transistor display panel according to the above-described embodiment.

도 9에 도시한 바와 같이, 일 실시예에 따른 트랜지스터 표시판을 포함하는 표시 장치의 하나의 화소(PX)는 복수개의 신호선(121, 171, 172), 복수개의 신호선(121, 171, 172)에 연결되어 있는 복수개의 트랜지스터(Qs, Qd), 스토리지 커패시터(Cst) 및 발광 소자를 포함한다. 9, one pixel PX of the display device including the transistor display panel according to one embodiment includes a plurality of signal lines 121, 171 and 172, and a plurality of signal lines 121, A plurality of connected transistors Qs and Qd, a storage capacitor Cst, and a light emitting element.

복수개의 신호선(121, 171, 172)은 스캔 신호(Sn)를 전달하는 스캔선(121), 데이터 신호(Dm)를 전달하는 데이터선(171), 그리고 구동 전압(ELVDD)을 전달하는 구동 전압선(172)을 포함한다. 트랜지스터(Qs, Qd)는 스위칭 트랜지스터(Qs), 구동 트랜지스터(Qd)을 포함하며, 발광 소자는 유기 발광 다이오드(organic light emitting diode, OLED)를 포함한다.The plurality of signal lines 121, 171 and 172 includes a scan line 121 for transmitting a scan signal Sn, a data line 171 for transferring a data signal Dm, Lt; / RTI > The transistors Qs and Qd include a switching transistor Qs and a driving transistor Qd and the light emitting device includes an organic light emitting diode (OLED).

스위칭 트랜지스터(Qs)는 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스캔선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(Qd)에 연결되어 있다. 스위칭 트랜지스터(Qs)는 스캔선(121)에 인가되는 스캔 신호(Sn)에 응답하여 데이터선(171)에 인가되는 데이터 신호(Dm)를 구동 트랜지스터(Qd)에 전달한다.The switching transistor Qs has a control terminal, an input terminal and an output terminal. The control terminal is connected to the scan line 121, the input terminal is connected to the data line 171, Qd. The switching transistor Qs transfers the data signal Dm applied to the data line 171 to the driving transistor Qd in response to the scan signal Sn applied to the scan line 121. [

구동 트랜지스터(Qd) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(Qs)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(OLED)에 연결되어 있다. 구동 트랜지스터(Qd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 구동 전류(Id)를 흘린다.The driving transistor Qd also has a control terminal, an input terminal and an output terminal. The control terminal is connected to the switching transistor Qs, the input terminal is connected to the driving voltage line 172, (OLED). The driving transistor Qd passes a driving current Id whose magnitude varies according to the voltage applied between the control terminal and the output terminal.

스토리지 커패시터(Cst)는 구동 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 스토리지 커패시터(Cst)는 구동 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(Qs)가 턴 오프(turn off)된 뒤에도 이를 유지한다.The storage capacitor Cst is connected between the control terminal and the input terminal of the driving transistor Qd. The storage capacitor Cst charges the data signal applied to the control terminal of the driving transistor Qd and maintains the data signal even after the switching transistor Qs is turned off.

유기 발광 다이오드(OLED)는 구동 트랜지스터(Qd)의 출력 단자에 연결되어 있는 애노드(anode), 공통 전압(ELVSS)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 다이오드(OLED)는 구동 트랜지스터(Qd)의 구동 전류(Id)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.The organic light emitting diode OLED has an anode connected to the output terminal of the driving transistor Qd and a cathode connected to the common voltage ELVSS. The organic light emitting diode OLED displays an image by emitting light with different intensity depending on the driving current Id of the driving transistor Qd.

스위칭 트랜지스터(Qs) 및 구동 트랜지스터(Qd)는 n 채널 전계 효과 트랜지스터(field effect transistor, FET) 또는 p 채널 전계 효과 트랜지스터일 수 있다. 그리고, 트랜지스터(Qs, Qd), 스토리지 커패시터(Cst) 및 유기 발광 다이오드(OLED)의 연결 관계는 바뀔 수 있다.The switching transistor Qs and the driving transistor Qd may be an n-channel field effect transistor (FET) or a p-channel field effect transistor. The connection relationship between the transistors Qs and Qd, the storage capacitor Cst and the organic light emitting diode OLED may be changed.

도 9에 도시한 트랜지스터 표시판의 구체적인 단면 구조에 대해 이하에서 도 10을 참고하여 상세히 설명한다. 이 때, 앞에서 설명한 구성 요소에 대한 설명은 생략한다.A specific sectional structure of the transistor display panel shown in FIG. 9 will be described in detail with reference to FIG. In this case, the description of the components described above is omitted.

도 10에 도시한 바와 같이, 보호막(180)과 화소 전극(191) 위에는 화소 정의막(350)이 위치한다. 화소 정의막(350)은 화소 전극(191)과 중첩하는 개구부(351)를 포함한다. 화소 정의막(350)은 폴리아크릴계(polyacrylics), 폴리이미드계(polyimides) 등의 수지, 실리카 계열의 무기물 등을 포함할 수 있다.As shown in FIG. 10, the pixel defining layer 350 is located on the protective film 180 and the pixel electrode 191. The pixel defining layer 350 includes an opening 351 overlapping the pixel electrode 191. The pixel defining layer 350 may include a resin such as polyacrylics and polyimides, and a silica-based inorganic material.

화소 정의막(350)의 개구부(351)에는 화소 전극(191) 위로 발광층(370)이 위치하고, 발광층(370) 위에는 공통 전극(270)이 위치한다. 화소 전극(191), 발광층(370) 및 공통 전극(270)은 함께 유기 발광 다이오드(OLED)를 구성한다. 화소 전극(191)은 유기 발광 다이오드(OLED)의 애노드(anode)일 수 있고, 공통 전극(270)은 유기 발광 다이오드(OLED)의 캐소드(cathode)일 수 있다.The light emitting layer 370 is located above the pixel electrode 191 and the common electrode 270 is located above the light emitting layer 370 in the opening 351 of the pixel defining layer 350. The pixel electrode 191, the light emitting layer 370, and the common electrode 270 together constitute an organic light emitting diode (OLED). The pixel electrode 191 may be an anode of the organic light emitting diode OLED and the common electrode 270 may be a cathode of the organic light emitting diode OLED.

발광층(370)에서 나오는 빛은 직접 또는 몇 번의 반사를 거친 후 가요성 기판(110)을 통과해 가요성 기판(110)의 아래쪽으로 출광될 수도 있고 가요성 기판(110)을 통하지 않고 가요성 기판(110)의 위쪽 방향으로 출광될 수도 있다.Light emitted from the light emitting layer 370 may be emitted directly to the lower side of the flexible substrate 110 through the flexible substrate 110 after being reflected or reflected several times or may be emitted to the lower side of the flexible substrate 110 without passing through the flexible substrate 110, The light may be emitted in the upward direction of the light guide plate 110.

공통 전극(270)의 위에는 유기 발광 다이오드(OLED)를 보호하는 봉지 층(encapsulation layer)(도시되지 않음)이 위치할 수 있다.An encapsulation layer (not shown) may be disposed on the common electrode 270 to protect the organic light emitting diode OLED.

본 개시를 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.Although the present disclosure has been described by way of preferred embodiments with reference to the foregoing description, it is to be understood that the invention is not limited thereto and that various modifications and changes may be made thereto without departing from the scope of the following claims Those who are engaged in the field will easily understand.

110: 기판 111: 배리어 층
125d: 제1 구동 게이트 전극 125s: 스위칭 게이트 전극
130d: 구동 산화물 반도체 130s: 스위칭 산화물 반도체
140: 제1 절연막 153d: 구동 소스 전극
155d: 구동 드레인 전극 153s: 스위칭 소스 전극
155s: 스위칭 드레인 전극 160: 제2 절연막
71: 데이터선 172: 구동 전압선
173d: 구동 소스 연결 부재 175d: 구동 드레인 전극
173s: 스위칭 소스 전극 175s: 스위칭 드레인 전극
180: 보호막 25d: 제2 구동 게이트 전극110: substrate 111: barrier layer
125d: first driving gate electrode 125s: switching gate electrode
130d: driving oxide semiconductor 130s: switching oxide semiconductor
140: first insulating film 153d: driving source electrode
155d: driving drain electrode 153s: switching source electrode
155s: switching drain electrode 160: second insulating film
71: Data line 172: Driving voltage line
173d: driving source connecting member 175d: driving drain electrode
173s: switching source electrode 175s: switching drain electrode
180: protective film 25d: second driving gate electrode

Claims (13)

가요성 기판,
상기 가요성 기판 위에 위치하는 제1 게이트 전극,
상기 제1 게이트 전극과 중첩하는 산화물 반도체,
상기 산화물 반도체와 각각 연결되는 소스 전극 및 드레인 전극,
상기 소스 전극 및 상기 드레인 전극에 각각 연결되는 소스 연결 부재 및 드레인 연결 부재, 그리고
상기 산화물 반도체와 중첩하며 상기 산화물 반도체 위에 위치하는 제2 게이트 전극
을 포함하고,
상기 제1 게이트 전극 및 상기 제2 게이트 전극은 서로 연결되며,
상기 제2 게이트 전극은 상기 소스 연결 부재 및 상기 드레인 연결 부재와 동일한 층에 위치하는 트랜지스터 표시판.The flexible substrate,
A first gate electrode located on the flexible substrate,
An oxide semiconductor overlapping the first gate electrode,
A source electrode and a drain electrode connected to the oxide semiconductor,
A source connecting member and a drain connecting member respectively connected to the source electrode and the drain electrode, and
A second gate electrode overlapped with the oxide semiconductor and positioned on the oxide semiconductor,
/ RTI >
The first gate electrode and the second gate electrode are connected to each other,
And the second gate electrode is located in the same layer as the source connection member and the drain connection member. 제1항에서,
상기 제2 게이트 전극은 상기 소스 전극과 상기 드레인 전극 사이에 위치하는 트랜지스터 표시판.The method of claim 1,
And the second gate electrode is located between the source electrode and the drain electrode. 제2항에서,
상기 제2 게이트 전극의 일단과 상기 소스 전극의 일단 간의 평면상 거리는 0.1㎛ 내지 3㎛이고,
상기 제2 게이트 전극의 타단과 상기 드레인 전극의 일단 간의 평면상 거리는 0.1㎛ 내지 3㎛인 트랜지스터 표시판. 3. The method of claim 2,
Wherein a distance in a plane between one end of the second gate electrode and one end of the source electrode is 0.1 mu m to 3 mu m,
And the distance between the other end of the second gate electrode and one end of the drain electrode is 0.1 mu m to 3 mu m. 제2항에서,
상기 산화물 반도체 위에 위치하며, 상기 산화물 반도체와 접촉하는 식각 방지 부재를 더 포함하는 트랜지스터 표시판.3. The method of claim 2,
And an etch stopper disposed on the oxide semiconductor and in contact with the oxide semiconductor. 제4항에서,
상기 식각 방지 부재는 상기 제1 게이트 전극과 상기 제2 게이트 전극 사이에 위치하는 트랜지스터 표시판.5. The method of claim 4,
Wherein the etch stop member is located between the first gate electrode and the second gate electrode. 제1항에서,
상기 제1 게이트 전극과 상기 산화물 반도체 사이에 위치하는 제1 절연막,
상기 소스 전극 및 상기 드레인 전극을 덮는 제2 절연막
을 더 포함하고,
상기 제1 절연막 및 상기 제2 절연막이 가지는 연결구를 통해 상기 제1 게이트 전극과 상기 제2 게이트 전극은 연결되는 트랜지스터 표시판.The method of claim 1,
A first insulating film located between the first gate electrode and the oxide semiconductor,
A second insulating film covering the source electrode and the drain electrode,
Further comprising:
And the first gate electrode and the second gate electrode are connected to each other through a connection port of the first insulating film and the second insulating film. 제6항에서,
상기 연결구는 상기 제1 게이트 전극 및 상기 제2 게이트 전극과 중첩하는 트랜지스터 표시판.The method of claim 6,
Wherein the connection is overlapped with the first gate electrode and the second gate electrode. 제1항에서,
상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체와 직접 접촉하는 트랜지스터 표시판.The method of claim 1,
Wherein the source electrode and the drain electrode are in direct contact with the oxide semiconductor. 제1항에서,
상기 가요성 기판은 폴리이미드를 포함하는 트랜지스터 표시판.The method of claim 1,
Wherein the flexible substrate comprises polyimide. 가요성 기판,
상기 가요성 기판 위에 위치하는 구동 트랜지스터,
상기 구동 트랜지스터에 연결되는 발광 소자를 포함하고,
상기 구동 트랜지스터는
상기 가요성 기판 위에 위치하는 제1 게이트 전극,
상기 제1 게이트 전극과 중첩하는 산화물 반도체,
상기 산화물 반도체와 각각 연결되는 소스 전극 및 드레인 전극,
상기 소스 전극 및 상기 드레인 전극에 각각 연결되는 소스 연결 부재 및 드레인 연결 부재, 그리고
상기 산화물 반도체와 중첩하며 상기 산화물 반도체 위에 위치하는 제2 게이트 전극
을 포함하고,
상기 제1 게이트 전극 및 상기 제2 게이트 전극은 서로 연결되며,
상기 제2 게이트 전극은 상기 소스 연결 부재 및 상기 드레인 연결 부재와 동일한 층에 위치하는 표시 장치. The flexible substrate,
A driving transistor disposed on the flexible substrate,
And a light emitting element connected to the driving transistor,
The driving transistor
A first gate electrode located on the flexible substrate,
An oxide semiconductor overlapping the first gate electrode,
A source electrode and a drain electrode connected to the oxide semiconductor,
A source connecting member and a drain connecting member respectively connected to the source electrode and the drain electrode, and
A second gate electrode overlapped with the oxide semiconductor and positioned on the oxide semiconductor,
/ RTI >
The first gate electrode and the second gate electrode are connected to each other,
And the second gate electrode is located in the same layer as the source connection member and the drain connection member. 제10항에서,
상기 제2 게이트 전극은 상기 소스 전극과 상기 드레인 전극 사이에 위치하는 표시 장치.11. The method of claim 10,
And the second gate electrode is located between the source electrode and the drain electrode. 제11항에서,
상기 제2 게이트 전극의 일단과 상기 소스 전극의 일단 간의 평면상 거리는 0.1㎛ 내지 3㎛이고,
상기 제2 게이트 전극의 타단과 상기 드레인 전극의 일단 간의 평면상 거리는 0.1㎛ 내지 3㎛인 표시 장치. 12. The method of claim 11,
Wherein a distance in a plane between one end of the second gate electrode and one end of the source electrode is 0.1 mu m to 3 mu m,
And the distance between the other end of the second gate electrode and one end of the drain electrode is 0.1 mu m to 3 mu m. 제11항에서,
상기 산화물 반도체 위에 위치하며, 상기 산화물 반도체와 접촉하는 식각 방지 부재를 더 포함하는 표시 장치.12. The method of claim 11,
And an etch stopper disposed on the oxide semiconductor and in contact with the oxide semiconductor.
KR1020160046355A 2016-04-15 2016-04-15 Transistor array panel and display device including the same KR20170119023A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160046355A KR20170119023A (en) 2016-04-15 2016-04-15 Transistor array panel and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160046355A KR20170119023A (en) 2016-04-15 2016-04-15 Transistor array panel and display device including the same

Publications (1)

Publication Number Publication Date
KR20170119023A true KR20170119023A (en) 2017-10-26

Family

ID=60300863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160046355A KR20170119023A (en) 2016-04-15 2016-04-15 Transistor array panel and display device including the same

Country Status (1)

Country Link
KR (1) KR20170119023A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200016421A (en) * 2018-08-06 2020-02-17 삼성디스플레이 주식회사 Display device and driving method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200016421A (en) * 2018-08-06 2020-02-17 삼성디스플레이 주식회사 Display device and driving method thereof
CN112567527A (en) * 2018-08-06 2021-03-26 三星显示有限公司 Display device and operation method thereof

Similar Documents

Publication Publication Date Title
KR102543577B1 (en) Transistor array panel, manufacturing method thereof, and disalay device comprising the same
US10153304B2 (en) Thin film transistors, arrays substrates, and manufacturing methods
US9960188B2 (en) Thin film transistor, array substrate, and fabrication method there of, and display apparatus
US10991784B2 (en) Transistor display panel including lower electrode disposed under semiconductor and display device including the same
US20110079784A1 (en) Thin film transistor, method of manufacturing the thin film transistor and organic light emitting display device having thin film transistor
US9659967B2 (en) Thin-film transistor and display device having the same
US20120146029A1 (en) Thin film transistor array panel
US8237168B2 (en) Organic light emitting display device
US20100096634A1 (en) Panel structure, display device including same, and methods of manufacturing panel structure and display device
US9755054B2 (en) Thin film transistor and method of manufacturing the same
CN109427823B (en) display device
US10224435B2 (en) Transistor, manufacturing method thereof, and display device including the same
KR102530003B1 (en) Transistor array panel and display device including the same
US11404508B2 (en) Display device and method thereof of reduced masks
US10600817B2 (en) Thin film transistor and flat display device
KR20170119023A (en) Transistor array panel and display device including the same
US20210104590A1 (en) Display device
KR101957144B1 (en) Array substrate
US8604469B2 (en) Thin film transistor array panel
KR20160063446A (en) Array substrate
KR20170115639A (en) Organic light emitting diode display and manufacturing method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
E601 Decision to refuse application
E801 Decision on dismissal of amendment