KR20170116529A - Varistor module - Google Patents

Varistor module Download PDF

Info

Publication number
KR20170116529A
KR20170116529A KR1020160044411A KR20160044411A KR20170116529A KR 20170116529 A KR20170116529 A KR 20170116529A KR 1020160044411 A KR1020160044411 A KR 1020160044411A KR 20160044411 A KR20160044411 A KR 20160044411A KR 20170116529 A KR20170116529 A KR 20170116529A
Authority
KR
South Korea
Prior art keywords
varistor
external terminal
terminal
electrode pattern
insulating
Prior art date
Application number
KR1020160044411A
Other languages
Korean (ko)
Other versions
KR102078060B1 (en
Inventor
최재우
이재욱
오성엽
문지우
류지황
조현진
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to KR1020160044411A priority Critical patent/KR102078060B1/en
Publication of KR20170116529A publication Critical patent/KR20170116529A/en
Application granted granted Critical
Publication of KR102078060B1 publication Critical patent/KR102078060B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102—Varistor boundary, e.g. surface layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12—Overvoltage protection resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere

Abstract

바리스터 모듈은 바리스터 모듈의 일면에 입력 단자 및 내부 단자를 연결하는 외장형 퓨즈를 형성하도록 한 바리스터 모듈을 제시한다. 제시된 바리스터 모듈은 제1전극 패턴 및 제2전극 패턴이 형성되는 바리스터 적층체, 바리스터 적층체의 제1측면에 형성되는 제1절연 단자, 제1절연 단자에 형성되는 제1외부 단자, 바리스터 적층체의 제2측면에 형성되어 제1전극 패턴과 연결되는 제2외부 단자, 바리스터 적층체의 제3측면에 형성되어 제2전극 패턴과 연결되는 제3외부 단자 및 제1절연 소체의 상면에 형성되는 퓨즈 패턴을 포함한다.The varistor module provides a varistor module for forming an external fuse connecting an input terminal and an internal terminal to one surface of a varistor module. The varistor module includes a varistor laminate on which a first electrode pattern and a second electrode pattern are formed, a first insulation terminal formed on a first side of the varistor laminate, a first external terminal formed on the first insulation terminal, A third external terminal formed on the second side of the varistor multilayer body and connected to the second electrode pattern, and a second external terminal formed on the upper surface of the first insulating varistor body, And a fuse pattern.

Description

바리스터 모듈{Varistor module}Varistor module

본 발명은 자동차, 전자제품 등에 사용되는 바리스터 모듈에 관한 것으로서, 더욱 상세하게는 과열, 과전압 등에 의한 바리스터의 파손을 방지하는 바리스터 모듈에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a varistor module for use in automobiles, electronic products, and the like, and more particularly, to a varistor module for preventing damage to a varistor due to overheating, overvoltage and the like.

최근 반도체 산업의 급격한 발전은 단위소자의 소형화 및 고성능화를 위한 초고집적화 시대를 가속시키고 있다. 이에 따라 전자 기기 등의 동작전압은 점점 낮아지는 추세에 있는 반면에, 서지(surge) 전압의 유입으로 전자부품 등을 태울 정도의 큰 열에너지를 발산하여 반도체의 에너지 수용능력이 급속히 떨어지게 되어 서지에 대한 대처능력이 현격히 떨어지게 되었다.The recent rapid development of the semiconductor industry accelerates the era of ultra-high integration for miniaturization and high performance of unit devices. As a result, the operating voltage of electronic devices and the like is gradually lowered. On the other hand, due to the surge voltage, the semiconductor device absorbs a large amount of heat energy to burn electronic components, The ability to cope with it has fallen sharply.

따라서, 반도체소자를 내장한 장비들은 과도전압에 매우 약해 수십 ms의 짧은 과도전압 유입시에도 소자를 파괴시키거나 열화시켜 수명 단축, 기능 저하 등을 초래하고 있기 때문에, 미소전압에서 동작하는 바리스터의 개발이 중요한 과제라 할 수 있다.Therefore, devices incorporating a semiconductor device are very weak to an excessive voltage, resulting in destruction or deterioration of the device even when a short transient voltage of several tens of milliseconds is introduced, shortening the life span and deteriorating the function. Therefore, development of a varistor This is an important task.

바리스터란 높은 비선형 전류-전압 특성을 가진 반도체 소자로서, 전기적 특성은 정전압 특성인 제너다이오드의 동작과 유사하나 보다 큰 전류와 에너지 용량을 가진 복합 세라믹 장치이다.A varistor is a semiconductor device with a high nonlinear current-voltage characteristic. The electrical characteristic is similar to that of a zener diode, which is a constant voltage characteristic, but is a composite ceramic device having larger current and energy capacity.

바리스터의 비선형 특성은 낮은 전압에서 매우 큰 전기저항을 가지고 있으며, 이 저항은 소자의 미세구조와 크기에 의존하는 어떤 영역의 전압(threshold voltage) 이상에서는 급격히 떨어지는 비선형 특성을 나타내는 그레인(grain) 경계현상을 갖는다. 비선형 저항 동작은 그레인 경계에서 발생하는 과정에 의해 제어되는데, 맞접속(back-to-back) 제너다이오드에서 관찰되는 항복(break down) 현상과 유사하나 보다 큰 에너지를 흡수하는 능력이 있다.The nonlinear characteristics of a varistor have a very high electrical resistance at low voltage which is a grain boundary phenomenon that exhibits a nonlinear property that falls off above a certain threshold voltage depending on the microstructure and size of the device. Respectively. Nonlinear resistive operation is controlled by the process occurring at the grain boundary, which is similar to the breakdown phenomenon observed in a back-to-back zener diode, but has the ability to absorb greater energy.

일반적으로, 바리스터는 과열, 과전류 등에 의한 파손을 방지하기 위해 PTC(Positive Temperature Coefficient) 서미스터 소체(이하, PTC)를 포함하여 하나의 바리스터 모듈로 구성된다. 이때, PTC는 바리스터로 전달되는 과열, 과전류 등을 차단하기 위해 입력단자 측에 배치된다. 즉, PTC가 입력단자를 통해 외부에서 입력되는 과열, 과전류를 차단하여 바리스터로 전달되는 것을 방지한다. 이때, PTC는 바리스터의 온도가 높아지게 되면 저항값이 올라가게 되어 바리스터의 부하를 줄여서 바리스터가 과열되는 것을 방지한다.Generally, a varistor is composed of a varistor module including a PTC (Positive Temperature Coefficient) thermistor body (hereinafter referred to as PTC) in order to prevent damage due to overheating and overcurrent. At this time, the PTC is disposed on the input terminal side in order to block overheating, overcurrent, etc. transmitted to the varistor. That is, the PTC prevents an over-current or an over-current input from the outside through the input terminal to be transmitted to the varistor. At this time, the PTC increases the resistance value when the temperature of the varistor becomes higher, thereby reducing the load of the varistor to prevent the varistor from being overheated.

최근의 전자기기는 소형화 및 저전압화와 더불어 직접회로(IC)의 내성이 낮아지고 있는 추세에 있어, ESD(Electro Static Discharge), EOS(Electric Shock Stress) 등에 취약한 상태이다.In recent electronic devices, resistance to integrated circuit (IC) is becoming lower along with miniaturization and lowering of voltage, and it is vulnerable to ESD (Electro Static Discharge) and EOS (Electric Shock Stress).

특히, 전자기기로 유입되는 EOS의 경우 가지고 있는 에너지가 크기 때문에 일반적으로 적용되는 보호 소자를 적용하는 경우 보호 소자 자체를 파괴시켜 쇼트 모드(Short Mode)로 전환되거나, 최악의 경우 전자기기의 파손이나 화재를 유발하는 문제점이 있다.Especially, since EOS that is introduced into electronic equipment has a large energy, when a general protection device is applied, the protection device itself is destroyed to switch to a short mode, or in the worst case, There is a problem of causing a fire.

한편, 서지(Surge)의 경우 발생 유형에 따라 파형을 정의하는데, EOS(Electric Over Stress)와 같은 세트의 조립 라인 및 통신 라인 등 인덕턴스(Inductance)가 큰 환경에서 발생하는 서지의 경우 파형이 길게 나타난다. On the other hand, in the case of surge, the waveform is defined according to the type of occurrence. In the case of a surge occurring in an environment having a large inductance, such as a set assembly line and a communication line such as an EOS (Electric Over Stress) .

이러한, 파미장(Peak치 후반에 지속되는 파형)이 긴 서지의 경우 에너지가 커서 실제 세트에 데미지를 많이 주게 된다.In case of a long surge that has a ripple field (waveform lasting in the latter half of the peak value), the energy is so large that it damages the actual set.

TVS Diode의 경우 반도체 구조로 전류 통과 영역이 적어 반복 Surge 및 내량은 적은 편이며 반면 바리스터의 경우 다결정 구조의 멀티레이어 구조로 반복적 서지 및 에너지 흡수 용량이 상대적으로 크다.TVS Diode is a semi-conductor structure with low current passing area and low repetition surge and low internal resistance. On the other hand, varistor has a multilayer structure of polycrystalline structure with relatively large surge and energy absorption capacity.

이처럼, 바리스터는 에너지 흡수 능력이 기존 TVS 다이오드에 비해 크기 때문에 서지(Surge) 등의 장파미 파장의 흡수에 적합하여 보호 소자로 많이 사용되고 있다.As described above, since the varistor has a larger energy absorption capacity than that of the conventional TVS diode, it is suitable for absorbing a long wavelength of a surge wave and is widely used as a protection device.

하지만, 바리스터는 기준 이상의 서지가 유입되는 경우 쇼트되어 보호 소자로의 역할을 수행하지 못하게 된다.However, the varistor is short-circuited when a surge exceeding the reference voltage is applied to prevent the varistor from acting as a protection device.

이에, 바리스터는 열적 스트레스(Stress) 또는 전류 특성의 제한을 위해 PTC 소자를 적용하거나, 써멀 퓨즈(Thermal Fuse) 소자를 적용하는 기술이 개발되고 있다.Therefore, a technique of applying a PTC element or applying a thermal fuse element to a varistor in order to limit thermal stress or current characteristics is being developed.

하지만, 바리스터에 PTC 소자 또는 써멀 퓨즈 소자를 적용함에 있어 이종 접합 공정상의 어려움이 발생하는 문제점이 있다.However, there is a problem that difficulties arise in the heterojunction process in applying the PTC element or the thermal fuse element to the varistor.

또한, 휴대 단말의 경박단소화 추세에 따라 실장 공간이 줄어들고 있는데 PCT 소자 또는 써멀 퓨즈 소자를 적용하는 경우 바리스터의 크기가 증가하기 때문에 동일 사이즈에서 기능을 구현하기 어렵게 되어 실제 제품에 적용하기 어려운 문제점이 있다.In addition, when the PCT device or the thermal fuse device is applied, the size of the varistor increases, which makes it difficult to implement the function in the same size, which makes it difficult to apply to a practical product have.

또한, 바리스터는 써멀 퓨즈 소자를 적용하는 경우 낮은 사용온도로 인해 바리스터 소자와 써멀 퓨즈 소자를 동시에 소성하는 경우 써멀 퓨즈 소자가 높은 소성 온도에서 파손되는 문제점이 있다.Further, when a varistor element and a thermal fuse element are simultaneously fired due to a low operating temperature when a thermal fuse element is applied, the varistor has a problem that the thermal fuse element is broken at a high firing temperature.

또한, 바리스터는 오픈 모드(Open Mode)를 구현한 PTC 소자를 적용하는 경우 바리스터의 쇼트시 지속적인 전력 소모 및 발열이 일정하게 발생하는 문제점이 있다.In addition, when a PTC device having an open mode is applied to the varistor, there is a problem that the power consumption and heat generation of the varistor are constantly generated during the short circuit.

한국공개특허 제10-2009-0112005호(명칭: 써미스터-바리스터 복합칩 소자 및 그 제조 방법)Korean Patent Laid-Open No. 10-2009-0112005 (titled: Thermistor-Varistor Composite Chip Device and Manufacturing Method Thereof)

본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 바리스터 모듈은 바리스터 모듈의 일면에 입력 단자 및 내부 단자를 연결하는 외장형 퓨즈를 형성하도록 한 바리스터 모듈을 제공하는 것을 목적으로 한다. 즉, 본 발명은 바리스터 소체에 적층된 제1절연 소체의 상면에 입력 단자인 제3외부 단자와 내부 단자인 제2외부 단자를 연결하는 퓨즈 패턴을 형성하여 외장형 퓨즈가 형성된 바리스터 모듈을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a varistor module in which an external fuse connecting an input terminal and an internal terminal is formed on one surface of a varistor module. That is, the present invention provides a varistor module in which an external fuse is formed by forming a fuse pattern connecting a third external terminal, which is an input terminal, and a second external terminal, which is an internal terminal, on a top surface of a first insulating body laminated on a varistor element The purpose.

또한, 본 발명은 입력 단자가 형성되는 바리스터 모듈의 일측면에 절연 단자를 형성하여 입력 단자와 내부 단자간의 절연성을 확보하도록 한 바리스터 모듈을 제공하는 것을 다른 목적으로 한다. 즉, 본 발명은 바리스터 소체의 양측면에 터미네이션 공정으로 통해 제1절연 단자를 형성한 후 입력 단자인 제3외부 단자를 형성하여 인접한 측면에 형성되는 내부 단자인 제2외부 단자와의 절연성을 확보하도록 한 바리스터 모듈을 제공하는 것을 다른 목적으로 한다.Another object of the present invention is to provide a varistor module in which an insulation terminal is formed on one side of a varistor module in which an input terminal is formed to ensure insulation between an input terminal and an internal terminal. That is, according to the present invention, a first insulating terminal is formed on both sides of a varistor element by a termination process, and then a third external terminal, which is an input terminal, is formed to secure insulation with a second external terminal, Another purpose is to provide a varistor module.

상기한 목적을 달성하기 위하여 본 발명의 실시예에 따른 바리스터 모듈은 제1전극 패턴 및 제2전극 패턴이 형성되는 바리스터 적층체, 바리스터 적층체의 제1측면에 형성되는 제1절연 단자, 제1절연 단자에 형성되는 제1외부 단자, 바리스터 적층체의 제2측면에 형성되어 제1전극 패턴과 연결되는 제2외부 단자, 바리스터 적층체의 제3측면에 형성되어 제2전극 패턴과 연결되는 제3외부 단자 및 제1절연 소체의 상면에 형성되는 퓨즈 패턴을 포함한다.According to an aspect of the present invention, there is provided a varistor module including a varistor laminate on which a first electrode pattern and a second electrode pattern are formed, a first insulating terminal formed on a first side of the varistor laminate, A first external terminal formed on the insulating terminal, a second external terminal formed on the second side of the varistor multilayer body and connected to the first electrode pattern, a second external terminal formed on the third side of the varistor multilayer body, 3 external terminals and a fuse pattern formed on the upper surface of the first insulated body.

바리스터 적층체는 제1전극 패턴이 형성된 바리스터 시트 및 제2전극 패턴이 형성된 바리스터 시트가 적층된 바리스터 소체, 바리스터 소체의 상면에 적층되는 제1절연 소체 및 바리스터 소체의 하면에 적층되는 제2절연 소체를 포함할 수도 있다.The varistor laminate includes a varistor element having a varistor sheet on which a first electrode pattern is formed and a varistor sheet on which a second electrode pattern is formed, a first insulating varistor laminated on the varistor element body, and a second insulating varistor element laminated on the lower surface of the varistor element body. . ≪ / RTI >

제1외부 단자는 퓨즈 패턴을 통해 제2외부 단자와 연결되고, 제2외부 단자는 바리스터 적층체의 제2측면으로 노출된 제1돌출부와 연결되어 제1전극 패턴과 연결되고, 제3외부 단자는 바리스터 적층체의 제3측면으로 노출된 제2돌출부와 연결되어 제2전극 패턴과 연결될 수도 있다.The first external terminal is connected to the second external terminal via a fuse pattern, the second external terminal is connected to the first protrusion exposed on the second side of the varistor stack body and connected to the first electrode pattern, May be connected to the second protrusion connected to the second protrusion exposed to the third side of the varistor laminate.

바리스터 모듈은 바리스터 적층체의 제4측면에 형성되는 제2절연 단자 및 제2절연 단자에 형성되는 제4외부 단자를 더 포함할 수도 있다.The varistor module may further include a second insulating terminal formed on the fourth side surface of the varistor laminate and a fourth external terminal formed on the second insulating terminal.

퓨즈 패턴은 일단이 제1외부 단자와 연결되고, 타단이 제2외부 단자와 연결될 수도 있다.The fuse pattern may be connected at one end to the first external terminal and at the other end to the second external terminal.

제2측면은 바리스터 적층체의 측면들 중에서 제1전극 패턴이 노출된 측면이고, 제3측면은 제2전극 패턴이 노출되고, 제2측면에 대향되는 측면이고, 제1측면은 제2측면 및 제3측면에 인접한 측면일 수도 있다.The second side is the exposed side of the first electrode pattern among the sides of the varistor laminate, the third side is the exposed side of the second electrode pattern and the side opposite to the second side, the first side is the second side, It may be a side adjacent to the third side.

본 발명에 의하면, 바리스터 모듈은 바리스터 소체에 적층된 제1절연 소체의 상면에 제2외부 단자 및 제3외부 단자를 연결하는 퓨즈 패턴을 형성함으로써, 과전압에 따른 바리스터 모듈의 파손을 방지할 수 있는 효과가 있다.According to the present invention, the varistor module is formed by forming a fuse pattern that connects the second external terminal and the third external terminal to the upper surface of the first insulating body stacked on the varistor body, thereby preventing breakage of the varistor module due to overvoltage It is effective.

또한, 바리스터 모듈은 바리스터 소체에 적층된 제1절연 소체의 상면에 퓨즈 패턴을 형성함으로써, PCT 소자 또는 써멀 퓨즈 소자를 추가한 종래의 바리스터 모듈에 비해 크기에 대한 자유도가 높고, 복합화가 용이한 효과가 있다.Further, since the varistor module is formed by forming a fuse pattern on the upper surface of the first insulated body laminated on the varistor body, compared to the conventional varistor module in which the PCT element or the thermal fuse element is added, the varistor module has a high degree of freedom in size, .

또한, 바리스터 모듈은 제1절연 단자 및 제2절연 단자를 터미네이션 공정으로 통해 형성함으로써, 양산성을 고려하여 좌우 상하의 구분이 없는 바리스터 모듈을 구현할 수 있는 효과가 있다.Also, since the varistor module is formed by the first insulation terminal and the second insulation terminal through a termination process, it is possible to realize a varistor module that does not have left, right, top and bottom divisions in consideration of mass production.

또한, 바리스터 모듈은 제1절연 단자 및 제2절연 단자를 터미네이션 공정으로 통해 형성함으로써, 내부 단자 형성을 위한 비아홀 공정을 제외하여 보다 저가의 바리스터를 형성할 수 있는 효과가 있다.Also, since the varistor module forms the first insulation terminal and the second insulation terminal through a termination process, it is possible to form a varistor at a lower cost, except for the via hole process for forming the internal terminal.

도 1은 본 발명의 실시예에 따른 바리스터 모듈을 설명하기 위한 도면.
도 2는 도 1의 바리스터 소체를 설명하기 위한 도면.
도 3은 도 1의 퓨즈 패턴을 설명하기 위한 도면.
도 4는 도 1의 제2외부 단자를 설명하기 위한 도면.
도 5는 도 1의 제3외부 단자를 설명하기 위한 도면.
도 6은 본 발명의 실시예에 따른 바리스터 모듈의 절단면을 설명하기 위한 도면.1 is a view for explaining a varistor module according to an embodiment of the present invention;
Fig. 2 is a view for explaining a varistor element of Fig. 1; Fig.
FIG. 3 is a view for explaining a fuse pattern of FIG. 1; FIG.
4 is a view for explaining the second external terminal of Fig. 1;
Fig. 5 is a view for explaining the third external terminal of Fig. 1; Fig.
6 is a cross-sectional view illustrating a varistor module according to an embodiment of the present invention.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention. . In the drawings, the same reference numerals are used to designate the same or similar components throughout the drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

이하, 본 발명의 실시예에 따른 바리스터 모듈을 첨부된 도면을 참조하여 상세하게 설명하면 아래와 같다. 도 1은 본 발명의 실시예에 따른 바리스터 모듈을 설명하기 위한 도면이다. 도 2는 도 1의 바리스터 소체를 설명하기 위한 도면이고, 도 3은 도 1의 퓨즈 패턴을 설명하기 위한 도면이고, 도 4는 도 1의 제2외부 단자를 설명하기 위한 도면이고, 도 5는 도 1의 제3외부 단자를 설명하기 위한 도면이다. 도 6은 본 발명의 실시예에 따른 바리스터 모듈의 절단면을 설명하기 위한 도면이다.Hereinafter, a varistor module according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. 1 is a view for explaining a varistor module according to an embodiment of the present invention. FIG. 2 is a view for explaining a varistor element of FIG. 1, FIG. 3 is a view for explaining a fuse pattern of FIG. 1, FIG. 4 is a view for explaining a second external terminal of FIG. 1, 3 is a view for explaining the third external terminal of Fig. 1; Fig. 6 is a cross-sectional view of a varistor module according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 바리스터 모듈(100)은 바리스터 소체(110), 제1절연 소체(120), 퓨즈 패턴(130), 제2절연 소체(140), 제1절연 단자(150), 제2절연 단자(160), 제1외부 단자(170), 제2외부 단자(180), 제3외부 단자(190), 제4외부 단자(200)를 포함하여 구성된다.1, the varistor module 100 includes a varistor element 110, a first insulating body 120, a fuse pattern 130, a second insulating body 140, a first insulating terminal 150, The first external terminal 170, the second external terminal 180, the third external terminal 190 and the fourth external terminal 200 as shown in FIG.

도 2에 도시된 바와 같이, 바리스터 소체(110)는 복수의 바리스터 시트(111)가 적층되어 형성된다. 즉, 바리스터 소체(110)는 산화 아연(Zn-O) 등의 재질로 구성되는 복수의 바리스터 시트(111)들이 적층되어 형성된다.As shown in FIG. 2, the varistor element 110 is formed by stacking a plurality of varistor sheets 111. That is, the varistor element 110 is formed by stacking a plurality of varistor sheets 111 made of a material such as zinc oxide (Zn-O).

바리스터 소체(110)는 제1전극 패턴(113)이 형성된 바리스터 시트(111) 및 제2전극 패턴(117)이 형성된 바리스터 시트(111)가 교대로 적층되어 형성된다. 이때, 제1전극 패턴(113)은 소정 형상(예를 들면, 사각형)으로 형성되고, 일측(또는 일측변)에서 연장되어 제2외부 단자(180)와 연결되는 제1돌출부(115)가 형성된다. 제2전극 패턴(117)은 소정 형상(예를 들면, 사각형)으로 형성되고, 타측(또는 타측변)에서 연장되어 제3외부 단자(190)와 연결되는 제2돌출부(119)가 형성된다. 바리스터 소체(110)는 복수의 바리스터 시트(111)가 적층됨에 따라 바리스터 내부에 제1전극 패턴(113) 및 제2전극 패턴(117)이 교대로 적층되고, 상호간 소정 간격 이격되어 중첩된다. 여기서, 바리스터 소체(110)의 최상층과 최하층에는 제1전극 패턴(113) 및 제2전극 패턴(117)이 형성되지 않은 하나 이상의 바리스터 시트(111)가 적층될 수도 있다.The varistor element 110 is formed by alternately stacking a varistor sheet 111 on which a first electrode pattern 113 is formed and a varistor sheet 111 on which a second electrode pattern 117 is formed. The first electrode pattern 113 is formed in a predetermined shape (for example, a quadrangle), and a first protrusion 115 extending from one side (or one side) and connected to the second external terminal 180 is formed do. The second electrode pattern 117 is formed in a predetermined shape (for example, a quadrangle), and a second protrusion 119 extending from the other side (or another side) is formed to be connected to the third external terminal 190. As the varistor sheet 111 is stacked, the first electrode pattern 113 and the second electrode pattern 117 are alternately stacked in the varistor body 110 and are overlapped with each other at a predetermined interval. At least one varistor sheet 111 having no first electrode pattern 113 and second electrode pattern 117 may be stacked on the uppermost layer and the lowermost layer of the varistor element 110.

제1절연 소체(120)는 하나 이상의 절연 시트로 구성되어, 바리스터 소체(110)의 상면에 적층된다. 즉, 제1절연 소체(120)는 절연성 재질로 형성된 절연 시트가 하나 이상 적층되어 구성된다. 물론, 제1절연 소체(120)는 절연 테이프로 구성되어 바리스터 소체(110)의 상면에 부착될 수도 있다.The first insulated body 120 is composed of one or more insulating sheets and is laminated on the upper surface of the varistor body 110. That is, the first insulated body 120 is formed by stacking one or more insulating sheets formed of an insulating material. Of course, the first insulated body 120 may be made of an insulating tape and attached to the upper surface of the varistor body 110.

퓨즈 패턴(130)은 제1절연 소체(120)의 상면에 형성된다. 퓨즈 패턴(130)은 바리스터 소체(110) 및 제1절연 소체(120)를 소성한 후에 인쇄 공정을 통해 제1절연 소체(120)의 상면에 형성된다. 여기서, 퓨즈 패턴(130)은 대략 150~300℃ 정도의 영역 녹는 금속 합금으로 형성되기 때문에 바리스터와 동시 소결이 불가능하다. 이에, 퓨즈 패턴(130)은 바리스터 모듈(100)의 소성 후에 바리스터 모듈(100)의 상면(즉, 제1절연 소체(120)의 상면)에 형성된다.The fuse pattern 130 is formed on the upper surface of the first insulated body 120. The fuse pattern 130 is formed on the upper surface of the first insulated body 120 through the printing process after the varistor element 110 and the first insulated body 120 are fired. Here, since the fuse pattern 130 is formed of a metal alloy which melts at a temperature of about 150 to 300 DEG C, simultaneous sintering with the varistor is impossible. Thus, the fuse pattern 130 is formed on the upper surface of the varistor module 100 (that is, the upper surface of the first insulated body 120) after the varistor module 100 is fired.

도 3에 도시된 바와 같이, 퓨즈 패턴(130)은 일단이 제1외부 단자(170)와 연결되고, 타단이 제2외부 단자(180)와 연결된다. 즉, 퓨즈 패턴(130)은 일단이 입력 단자로 동작하는 제1외부 단자(170)와 연결되고, 타단이 입력된 전압 또는 전류를 바리스터 소체(110)의 내부로 인가하는 내부 단자로 동작하는 제2외부 단자(180)에 연결된다.3, one end of the fuse pattern 130 is connected to the first external terminal 170, and the other end is connected to the second external terminal 180. That is, the fuse pattern 130 is connected to the first external terminal 170, one end of which acts as an input terminal, and the other end of the fuse pattern 130 acts as an internal terminal for applying the inputted voltage or current to the inside of the varistor body 110 2 < / RTI >

제2절연 소체(140)는 하나 이상의 절연 시트로 구성되어, 바리스터 소체(110)의 하면에 적층된다. 즉, 제2절연 소체(140)는 절연성 재질로 형성된 절연 시트가 하나 이상 적층되어 구성된다. 물론, 제2절연 소체(140)는 절연 테이프로 구성되어 바리스터 소체(110)의 하면에 부착될 수도 있다.The second insulated body 140 is composed of one or more insulating sheets and is stacked on the lower surface of the varistor body 110. That is, the second insulating body 140 is formed by stacking one or more insulating sheets formed of an insulating material. Of course, the second insulating body 140 may be made of insulating tape and attached to the lower surface of the varistor body 110.

제1절연 단자(150)는 유리(Glass) 등의 절연성 재질로 형성되어, 바리스터 소체(110)와 제1절연 소체(120) 및 제2절연 소체(140)의 일측면에 형성된다. 제1절연 단자(150)는 바리스터 소체(110)에 제1절연 소체(120) 및 제2절연 소체(140)가 적층된 상태에서 터미네이션 공정을 통해 형성된다. 제1절연 단자(150)는 제1외부 단자(170)와 제3외부 단자(190) 간의 간격을 확보하여 절연성을 확보한다.The first insulating terminal 150 is formed of an insulating material such as glass and formed on one side of the varistor element 110 and the first and second insulating bodies 120 and 140. The first insulating terminal 150 is formed through a termination process in a state that the first insulating body 120 and the second insulating body 140 are laminated on the varistor body 110. The first insulation terminal 150 secures a gap between the first external terminal 170 and the third external terminal 190 to secure insulation.

제2절연 단자(160)는 유리(Glass) 등의 절연성 재질로 형성되어, 바리스터 소체(110)와 제1절연 소체(120) 및 제2절연 소체(140)의 타측면(즉, 제1절연 단자(150)가 형성된 측면에 대향되는 일측면)에 형성된다. 제1절연 단자(150)는 바리스터 소체(110)에 제1절연 소체(120) 및 제2절연 소체(140)가 적층된 상태에서 터미네이션 공정을 통해 형성된다.The second insulating terminal 160 is formed of an insulating material such as glass so that the other side of the varistor element 110 and the first insulating body 120 and the second insulating body 140 (One side face opposite to the side where the terminal 150 is formed). The first insulating terminal 150 is formed through a termination process in a state that the first insulating body 120 and the second insulating body 140 are laminated on the varistor body 110.

이때. 제2절연 단자(160)는 제4외부 단자(200)가 더미(Dummy) 단자이므로 생략될 수도 있지만, 바리스터 모듈(100)의 양산성을 고려하여 좌우 상하의 구분이 없는 바리스터 모듈(100)을 구현하기 위해 형성된다. 여기서, 제2절연 단자(160)는 제1외부 단자(170) 및 제2외부 단자(180)와의 절연성이 문제되지 않기 때문에 구현되지 않아도 바리스터 모듈(100)의 성능에는 영향을 미치지 않는다.At this time. The second insulating terminal 160 may be omitted since it is a dummy terminal of the fourth external terminal 200. However, considering the mass production of the varistor module 100, the varistor module 100 having no left, . Here, since the second insulation terminal 160 does not have a problem of insulation from the first external terminal 170 and the second external terminal 180, the performance of the varistor module 100 is not affected even if it is not implemented.

제1외부 단자(170)는 외부 회로(즉, 바리스터 모듈(100)이 실장된 전자기기의 회로)와 연결되어 외부 회로에서 발생하는 전압을 입력받는다. 제1외부 단자(170)는 제1절연 단자(150)의 일측면에 형성되고, 퓨즈 패턴(130)을 통해 제2외부 단자(180)와 연결된다. 제1외부 단자(170)는 외부 회로로부터 인가되는 전압을 퓨즈 패턴(130)을 통해 제2외부 단자(180)로 인가한다. 여기서, 제1외부 단자(170)는 외부 회로의 전압이 입력되는 입력 단자로 구동한다.The first external terminal 170 is connected to an external circuit (that is, a circuit of an electronic device in which the varistor module 100 is mounted) to receive a voltage generated in an external circuit. The first external terminal 170 is formed on one side of the first insulation terminal 150 and is connected to the second external terminal 180 through the fuse pattern 130. The first external terminal 170 applies a voltage applied from an external circuit to the second external terminal 180 through the fuse pattern 130. Here, the first external terminal 170 is driven by an input terminal to which a voltage of an external circuit is inputted.

제2외부 단자(180)는 바리스터 소체(110), 제1절연 소체(120) 및 제2절연 소체(140)의 타측면에 형성되어 제1전극 패턴(113)과 연결된다. 즉, 도 4에 도시된 바와 같이, 제2외부 단자(180)는 제1전극 패턴(113)의 제1돌출부(115)가 노출된 일측면에 형성되어 제1돌출부(115)를 통해 제1전극 패턴(113)과 연결된다. 이때, 제2외부 단자(180)는 퓨즈 패턴(130)을 통해 제1외부 단자(170)와 연결되고, 제1외부 단자(170)를 통해 인가된 전압을 제1전극 패턴(113)을 통해 바리스터 소체(110) 내부로 인가하는 내부 단자로 구동한다.The second external terminal 180 is formed on the other side of the varistor element 110, the first insulated body 120 and the second insulated body 140 and is connected to the first electrode pattern 113. 4, the second external terminal 180 is formed on one side of the first electrode pattern 113 on which the first protrusion 115 of the first electrode pattern 113 is exposed, And is connected to the electrode pattern 113. At this time, the second external terminal 180 is connected to the first external terminal 170 through the fuse pattern 130, and the voltage applied through the first external terminal 170 is connected to the first external terminal 170 through the first electrode pattern 113 And is driven by an internal terminal applied to the inside of the varistor element 110.

제3외부 단자(190)는 바리스터 소체(110), 제1절연 소체(120) 및 제2절연 소체(140)의 일측면에 형성되어 제2전극 패턴(117)과 연결된다. 즉, 도 5에 도시된 바와 같이, 제3외부 단자(190)는 제2전극 패턴(117)의 제2돌출부(119)가 노출된 일측면에 형성되어 제2돌출부(119)를 통해 제2전극 패턴(117)과 연결된다. 이때, 제3외부 단자(190)는 제1외부 단자(170) 및 제2외부 단자(180)를 통해 바리스터 소체(110)로 인가된 전압을 그라운드로 인가하는 출력 단자로 구동한다.The third external terminal 190 is formed on one side of the varistor element 110, the first insulating body 120 and the second insulating body 140 and is connected to the second electrode pattern 117. 5, the third external terminal 190 is formed on one side of the second electrode pattern 117 on which the second protrusion 119 is exposed, and the second external protrusion 119 is formed on the second protrusion 119 through the second protrusion 119, And is connected to the electrode pattern 117. At this time, the third external terminal 190 drives the voltage applied to the varistor body 110 through the first external terminal 170 and the second external terminal 180 to an output terminal for applying the voltage to the ground.

제4외부 단자(200)는 더미(Dummy) 단자로, 제2절연 단자(160)의 일측면에 형성된다. 제4외부 단자(200)는 바리스터 소체(110)에 형성된 제1전극 패턴(113) 및 제2전극 패턴(117)과 연결되지 않는다.The fourth external terminal 200 is a dummy terminal and is formed on one side of the second insulation terminal 160. The fourth external terminal 200 is not connected to the first electrode pattern 113 and the second electrode pattern 117 formed on the varistor element 110.

도 6을 참조하여 바리스터 모듈(100)을 수직방향으로 절단한 절단면을 설명하면, 바리스터 모듈(100)은 바리스터 내부에 복수의 제1전극 패턴(113) 및 복수의 제2전극 패턴(117)이 교대로 형성된 바리스터 소체(110)를 중심으로 상면 및 하면에 제1절연 소체(120) 및 제2절연 소체(140)가 각각 적층된다. 바리스터 모듈(100)은 바리스터 소체(110)를 중심으로 좌측에 제1절연 단자(150) 및 제1외부 단자(170)가 형성되고, 우측에 제2절연 단자(160) 및 제4외부 단자(200)가 형성된다. 이때, 제1절연 소체(120)의 상면에 형성된 퓨즈 패턴(130)은 제1외부 단자(170) 및 제2외부 단자(180)에 연결된다.6, the varistor module 100 includes a plurality of first electrode patterns 113 and a plurality of second electrode patterns 117 in a varistor, The first insulated body 120 and the second insulated body 140 are stacked on the top and bottom surfaces of the varistor body 110 formed alternately. The varistor module 100 includes a first insulating terminal 150 and a first external terminal 170 formed on the left side of the varistor body 110 and a second insulating terminal 160 and a fourth external terminal 170 on the right side. 200 are formed. At this time, the fuse pattern 130 formed on the upper surface of the first insulated body 120 is connected to the first external terminal 170 and the second external terminal 180.

바리스터 모듈(100)은 내부 쇼트(Short)로 인해 퓨즈가 오픈(Open)되는 경우 제3외부 단자(190; 즉, 입력 단자) 및 제2외부 단자(180; 즉, 내부 단자)가 형성되는 부분(즉, 도 6의 A)에서 바리스터 특성이 발현되어 쇼트 모드(Short Mode)를 형성한다.The varistor module 100 has a portion where a third external terminal 190 (i.e., an input terminal) and a second external terminal 180 (i.e., an internal terminal) are formed when a fuse is opened due to an internal short, (I.e., FIG. 6A), the varistor characteristic is developed to form a short mode.

이 경우, 완전한 오픈(Open)형 제품 구현이 어렵기 때문에, 바리스터 모듈(100)은 제1외부 단자(170) 및 제2외부 단자(180)가 형성되는 부분(즉, 도 6의 A)의 절연성을 확보하며 양산에서의 딥 터미네이션(Dip Termination)을 고려하여 얇은 글라스(Glass) 재질의 제1절연 단자(150) 및 제2절연 단자(160)를 형성한다.In this case, since it is difficult to realize a completely open type product, the varistor module 100 has a structure in which the first external terminal 170 and the second external terminal 180 are formed A first insulating terminal 150 and a second insulating terminal 160 made of a thin glass material are formed in consideration of dip termination in mass production.

상술한 바와 같이, 바리스터 모듈은 바리스터 소체에 적층된 제1절연 소체의 상면에 제2외부 단자 및 제3외부 단자를 연결하는 퓨즈 패턴을 형성함으로써, 과전압에 따른 바리스터 모듈의 파손을 방지할 수 있는 효과가 있다.As described above, the varistor module is formed by forming a fuse pattern that connects the second external terminal and the third external terminal to the upper surface of the first insulating body stacked on the varistor body, thereby preventing damage to the varistor module due to overvoltage It is effective.

또한, 바리스터 모듈은 바리스터 소체에 적층된 제1절연 소체의 상면에 퓨즈 패턴을 형성함으로써, PCT 소자 또는 써멀 퓨즈 소자를 추가한 종래의 바리스터 모듈에 비해 크기에 대한 자유도가 높고, 복합화가 용이한 효과가 있다.Further, since the varistor module is formed by forming a fuse pattern on the upper surface of the first insulated body laminated on the varistor body, compared to the conventional varistor module in which the PCT element or the thermal fuse element is added, the varistor module has a high degree of freedom in size, .

또한, 바리스터 모듈은 제1절연 단자 및 제2절연 단자를 터미네이션 공정으로 통해 형성함으로써, 양산성을 고려하여 좌우 상하의 구분이 없는 바리스터 모듈을 구현할 수 있는 효과가 있다.Also, since the varistor module is formed by the first insulation terminal and the second insulation terminal through a termination process, it is possible to realize a varistor module that does not have left, right, top and bottom divisions in consideration of mass production.

또한, 바리스터 모듈은 제1절연 단자 및 제2절연 단자를 터미네이션 공정으로 통해 형성함으로써, 내부 단자 형성을 위한 비아홀 공정을 제외하여 보다 저가의 바리스터를 형성할 수 있는 효과가 있다.Also, since the varistor module forms the first insulation terminal and the second insulation terminal through a termination process, it is possible to form a varistor at a lower cost, except for the via hole process for forming the internal terminal.

이상에서 본 발명에 따른 바람직한 실시예에 대해 설명하였으나, 다양한 형태로 변형이 가능하며, 본 기술분야에서 통상의 지식을 가진자라면 본 발명의 특허청구범위를 벗어남이 없이 다양한 변형예 및 수정예를 실시할 수 있을 것으로 이해된다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but many variations and modifications may be made without departing from the scope of the present invention. It will be understood that the invention may be practiced.

100: 바리스터 모듈 110: 바리스터 소체
111: 바리스터 시트 113: 제1전극 패턴
115: 제1돌출부 117: 제2전극 패턴
119: 제2돌출부 120: 제1절연 소체
130: 퓨즈 패턴 140: 제2절연 소체
150: 제1절연 단자 160: 제2절연 단자
170: 제1외부 단자 180: 제2외부 단자
190: 제3외부 단자 200: 제4외부 단자100: varistor module 110: varistor element
111: varistor sheet 113: first electrode pattern
115: first protrusion 117: second electrode pattern
119: second protrusion 120: first insulating body
130: Fuse pattern 140: Second insulating body
150: first insulation terminal 160: second insulation terminal
170: first external terminal 180: second external terminal
190: third external terminal 200: fourth external terminal

Claims (8)

제1전극 패턴 및 제2전극 패턴이 형성되는 바리스터 적층체;
상기 바리스터 적층체의 제1측면에 형성되는 제1절연 단자;
상기 제1절연 단자에 형성되는 제1외부 단자;
상기 바리스터 적층체의 제2측면에 형성되어 상기 제1전극 패턴과 연결되는 제2외부 단자;
상기 바리스터 적층체의 제3측면에 형성되어 상기 제2전극 패턴과 연결되는 제3외부 단자; 및
상기 제1절연 소체의 상면에 형성되는 퓨즈 패턴을 포함하는 것을 특징으로 하는 바리스터 모듈.A varistor laminate having a first electrode pattern and a second electrode pattern formed thereon;
A first insulating terminal formed on a first side surface of the varistor laminate;
A first external terminal formed on the first insulation terminal;
A second external terminal formed on a second side of the varistor laminate and connected to the first electrode pattern;
A third external terminal formed on a third side of the varistor laminate and connected to the second electrode pattern; And
And a fuse pattern formed on an upper surface of the first insulated body. 제1항에 있어서,
상기 바리스터 적층체는,
제1전극 패턴이 형성된 바리스터 시트 및 제2전극 패턴이 형성된 바리스터 시트가 적층된 바리스터 소체;
상기 바리스터 소체의 상면에 적층되는 제1절연 소체; 및
상기 바리스터 소체의 하면에 적층되는 제2절연 소체를 포함하는 것을 특징으로 하는 바리스터 모듈.The method according to claim 1,
In the varistor laminate,
A varistor element having a varistor sheet on which a first electrode pattern is formed and a varistor sheet on which a second electrode pattern is formed;
A first insulating varistor laminated on an upper surface of the varistor element; And
And a second insulating body which is laminated on a lower surface of the varistor body. 제1항에 있어서,
상기 제1외부 단자는 상기 퓨즈 패턴을 통해 상기 제2외부 단자와 연결되는 것을 특징으로 하는 바리스터 모듈.The method according to claim 1,
Wherein the first external terminal is connected to the second external terminal via the fuse pattern. 제1항에 있어서,
상기 제2외부 단자는,
상기 바리스터 적층체의 제2측면으로 노출된 제1돌출부와 연결되어 상기 제1전극 패턴과 연결되는 것을 특징으로 하는 바리스터 모듈.The method according to claim 1,
The second external terminal
And the first electrode pattern is connected to the first protrusion exposed to the second side of the varistor laminate, and is connected to the first electrode pattern. 제1항에 있어서,
상기 제3외부 단자는,
상기 바리스터 적층체의 제3측면으로 노출된 제2돌출부와 연결되어 상기 제2전극 패턴과 연결되는 것을 특징으로 하는 바리스터 모듈.The method according to claim 1,
The third external terminal
And the second electrode pattern is connected to the second protrusion exposed to the third side of the varistor laminate, and is connected to the second electrode pattern. 제1항에 있어서,
상기 바리스터 적층체의 제4측면에 형성되는 제2절연 단자; 및
상기 제2절연 단자에 형성되는 제4외부 단자를 더 포함하는 것을 특징으로 하는 바리스터 모듈.The method according to claim 1,
A second insulating terminal formed on a fourth side surface of the varistor laminate; And
And a fourth external terminal formed on the second insulation terminal. 제1항에 있어서,
상기 퓨즈 패턴은,
일단이 상기 제1외부 단자와 연결되고, 타단이 상기 제2외부 단자와 연결되는 것을 특징으로 하는 바리스터 모듈.The method according to claim 1,
Wherein the fuse pattern comprises:
One end of which is connected to the first external terminal and the other end of which is connected to the second external terminal. 제1항에 있어서,
상기 제2측면은 상기 바리스터 적층체의 측면들 중에서 상기 제1전극 패턴이 노출된 측면이고, 상기 제3측면은 상기 제2전극 패턴이 노출되고, 상기 제2측면에 대향되는 측면이고, 상기 제1측면은 상기 제2측면 및 제3측면에 인접한 측면인 것을 특징으로 하는 바리스터 모듈.The method according to claim 1,
Wherein the second side surface is a side surface of the varistor multilayer body on which the first electrode pattern is exposed and the third side surface is a side exposed to the second electrode pattern and opposed to the second side surface, And one side is a side adjacent to the second side and the third side.
KR1020160044411A 2016-04-11 2016-04-11 Varistor module KR102078060B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160044411A KR102078060B1 (en) 2016-04-11 2016-04-11 Varistor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160044411A KR102078060B1 (en) 2016-04-11 2016-04-11 Varistor module

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190082240A Division KR20190084026A (en) 2019-07-08 2019-07-08 Varistor module

Publications (2)

Publication Number Publication Date
KR20170116529A true KR20170116529A (en) 2017-10-19
KR102078060B1 KR102078060B1 (en) 2020-02-17

Family

ID=60298468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160044411A KR102078060B1 (en) 2016-04-11 2016-04-11 Varistor module

Country Status (1)

Country Link
KR (1) KR102078060B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786416B1 (en) * 2006-11-21 2007-12-17 주식회사 아모텍 Laminated chip device
KR20090021433A (en) * 2007-08-27 2009-03-04 주식회사 아모텍 Surge absorber and method of manufacturing the surge absorber
KR20090112005A (en) 2008-04-23 2009-10-28 한국세라믹기술원 Composite chip device of thermistor-varistor and manufacturing method thereof
KR20100024798A (en) * 2008-08-26 2010-03-08 주식회사 아모텍 Multi-layered complex chip device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786416B1 (en) * 2006-11-21 2007-12-17 주식회사 아모텍 Laminated chip device
KR20090021433A (en) * 2007-08-27 2009-03-04 주식회사 아모텍 Surge absorber and method of manufacturing the surge absorber
KR20090112005A (en) 2008-04-23 2009-10-28 한국세라믹기술원 Composite chip device of thermistor-varistor and manufacturing method thereof
KR20100024798A (en) * 2008-08-26 2010-03-08 주식회사 아모텍 Multi-layered complex chip device

Also Published As

Publication number Publication date
KR102078060B1 (en) 2020-02-17

Similar Documents

Publication Publication Date Title
US7741946B2 (en) Metal oxide varistor with heat protection
US7612648B2 (en) Disc varistor and method of manufacturing the same
US7375943B2 (en) Tri-phase surge protector and its manufacturing method
JP2015185843A (en) Surge protector
KR101222926B1 (en) Varistor module
KR100697923B1 (en) PTC device having varistor therin
JP2017204547A (en) Laminated varistor
JP4773701B2 (en) Lightning arrestor
KR20190084026A (en) Varistor module
KR102078060B1 (en) Varistor module
US6498715B2 (en) Stack up type low capacitance overvoltage protective device
KR101977018B1 (en) Varistor module
US20140211355A1 (en) Surge protector
JP3149095U (en) Barista
JP7411870B2 (en) barista assembly
KR101243241B1 (en) Surge protector having preventing varistor
CN1929220B (en) Sheet type surge absorbing device
KR101266807B1 (en) Micro chip fuse
KR102609147B1 (en) Complex electronic component
US20050024800A1 (en) Voltage protection device
US6853527B2 (en) Over-current protection apparatus for high voltage
US10784027B2 (en) Voltage dependent resistor
JP2011077234A (en) Electronic component and printed circuit board
KR102314494B1 (en) Protection device for open mode, method for manufacturing the same, and electric apparatus with the same
KR102480343B1 (en) Electric shock protection device and mobile electronic device with the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2019101002285; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20190708

Effective date: 20191218

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant