KR20170105155A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20170105155A
KR20170105155A KR1020160027699A KR20160027699A KR20170105155A KR 20170105155 A KR20170105155 A KR 20170105155A KR 1020160027699 A KR1020160027699 A KR 1020160027699A KR 20160027699 A KR20160027699 A KR 20160027699A KR 20170105155 A KR20170105155 A KR 20170105155A
Authority
KR
South Korea
Prior art keywords
layer
atomic
display
silicon
region
Prior art date
Application number
KR1020160027699A
Other languages
English (en)
Other versions
KR102541448B1 (ko
Inventor
오민호
김종우
문지영
이승재
조윤형
주영철
하재흥
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160027699A priority Critical patent/KR102541448B1/ko
Priority to US15/334,181 priority patent/US10347868B2/en
Priority to EP17155498.3A priority patent/EP3217218B1/en
Priority to CN201710083750.3A priority patent/CN107170368B/zh
Publication of KR20170105155A publication Critical patent/KR20170105155A/ko
Priority to US16/421,187 priority patent/US11063240B2/en
Application granted granted Critical
Publication of KR102541448B1 publication Critical patent/KR102541448B1/ko

Links

Images

Classifications

    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3246—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L51/0002—
    • H01L51/0097—
    • H01L51/5253—
    • H01L51/5275—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/44—Arrangements combining different electro-active layers, e.g. electrochromic, liquid crystal or electroluminescent layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/48—Flattening arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/501—Blocking layers, e.g. against migration of ions
    • H01L2227/32—
    • H01L2251/5338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 적어도 하나의 단차부를 포함하는 디스플레이 기판 및 상기 디스플레이 기판 상의 박막 봉지층을 포함하고, 상기 박막 봉지층은, 상기 적어도 하나의 단차부에 의한 단차를 완화시키는 버퍼층과, 상기 버퍼층 상의 배리어층을 포함하며, 상기 버퍼층은, 적층된 복수의 서브 층들과 상기 복수의 서브 층들 사이의 계면들을 포함하고, 상기 계면들은, 상기 단차부의 외곽에서 상기 단차부와 중첩한 위치로 갈수록 오목한 형상에서 볼록한 형상으로 변하는 곡면을 포함하는 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display apparatus}
본 발명은 디스플레이 장치에 관한 것이다.
각종 전기적 신호정보를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전함에 따라, 박형화, 경량화, 저소비 전력화 등의 우수한 특성을 지닌 다양한 평판 디스플레이 장치가 소개되고 있고, 한발 더 나아가 플렉서블한 디스플레이 장치들이 연구 및 개발되고 있다.
한편, 박형화 및 플렉서블한 특징을 가지는 디스플레이 장치는 외부로부터 수분이나 산소 등의 침투를 차단시키기 위해 박막 형태의 봉지층을 포함할 수 있다. 일반적인 박막 봉지층은 무기막들과 유기막들이 교차로 적층된 구성을 가진다. 그러나, 무기막과 유기막은 서로 다른 챔버에서 서로 다른 공정을 통해 제조 되는바, 박막 봉지층의 제조 공정이 복잡하고, 챔버 간 이송 중 불순 입자가 박막 봉지층에 포함되어 박막 봉지층에 손상이 발생할 수 있다.
본 발명의 실시예들은, 박막 봉지층의 특성이 우수하고 제조 공정이 단순화한 디스플레이 장치를 제공함에 있다.
본 발명의 일 실시예는, 적어도 하나의 단차부를 포함하는 디스플레이 기판 및 상기 디스플레이 기판 상의 박막 봉지층을 포함하고, 상기 박막 봉지층은, 상기 적어도 하나의 단차부에 의한 단차를 완화시키는 버퍼층과, 상기 버퍼층 상의 배리어층을 포함하며, 상기 버퍼층은, 적층된 복수의 서브 층들과 상기 복수의 서브 층들 사이의 계면들을 포함하고, 상기 계면들은, 상기 단차부의 외곽에서 상기 단차부와 중첩한 위치로 갈수록 오목한 형상에서 볼록한 형상으로 변하는 곡면을 포함하는 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 복수의 서브 층들 각각의 두께는 300Å 내지 10000Å일 수 있다.
본 실시예에 있어서, 상기 단차부의 외곽에서, 상기 계면들 중 인접한 두 개의 계면들 간의 간격은 상기 디스플레이 기판에 근접할수록 증가할 수 있다.
본 실시예에 있어서, 상기 계면들 중 인접한 두 개의 계면들 간의 간격은 상기 단차부의 외곽에서 상기 단차부와 중첩한 위치로 갈수록 감소할 수 있다.
본 실시예에 있어서, 상기 버퍼층은, 상기 단차부와 이격된 위치에서의 제1 두께와, 상기 단차부와 중첩한 위치에서의 제2 두께를 가지고, 상기 제2 두께는 상기 제1 두께의 0.5배 이상 1배 미만일 수 있다.
본 실시예에 있어서, 상기 복수의 서브 층들은 탄소와 수소를 포함하는 산화규소를 포함하고, 상기 복수의 서브 층들 각각은, 규소, 산소 및 상기 탄소의 원자수의 총합을 기준으로, 상기 규소 20 내지 50 원자%, 상기 산소 10 내지 40 원자%, 및 상기 탄소 30 내지 60 원자% 포함할 수 있다.
본 실시예에 있어서, 상기 복수의 서브 층들 각각은 제1 영역, 및 상기 제1 영역 상에 연속적으로 위치하고 상면이 상기 계면을 이루는 제2 영역을 포함하며, 상기 제2 영역의 상기 규소의 함량비는 상기 제1 영역의 상기 규소의 함량비보다 크고, 상기 제2 영역의 상기 탄소의 함량비는 상기 제1 영역의 상기 탄소의 함량비보다 작을 수 있다.
본 실시예에 있어서, 상기 복수의 서브 층들 각각은, 상기 규소를 30 내지 40 원자%, 상기 산소를 18 내지 28 원자%, 및 상기 탄소를 40 내지 50 원자% 포함할 수 있다.
본 실시예에 있어서, 상기 복수의 서브 층들 각각은, 상기 규소를 33 내지 36 원자%, 상기 산소를 20 내지 23 원자%, 및 상기 탄소를 42 내지 45 원자% 포함할 수 있다.
본 실시예에 있어서, 상기 디스플레이 기판은, 베이스 기판; 및 상기 베이스 기판 상의 표시부;를 포함하고, 상기 표시부는, 복수의 표시 소자들과 상기 복수의 표시 소자들의 발광 영역을 정의하는 화소 정의막을 포함하며, 상기 적어도 하나의 단차부는, 상기 화소 정의막을 포함할 수 있다.
본 실시예에 있어서, 상기 디스플레이 장치는, 상기 표시부 상의 보호층을 더 포함하고, 상기 보호층은 상기 버퍼층과 동일한 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 복수의 표시 소자들 각각은, 제1 전극, 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이의 유기 발광층을 구비한 중간층을 포함하고, 상기 디스플레이 기판은, 상기 제1 전극과 상기 보호층 사이에, 상기 보호층 보다 큰 굴절율을 가지는 캡핑층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 보호층의 굴절율은 1.38 내지 1.5일 수 있다.
본 실시예에 있어서, 상기 보호층은 수소가 결합된 실리콘 카바이드를 더 포함할 수 있다.
본 실시예에 있어서, 상기 박막 봉지층은 상기 표시부를 밀봉하고, 상기 배리어층은, 상기 버퍼층을 사이에 두고 중첩한 제1 배리어층과 제2 배리어층을 포함하며, 상기 제1 배리어층과 상기 제2 배리어층은 무기막을 포함할 수 있다.
본 실시예에 있어서, 상기 제1 배리어층과 상기 제2 배리어층은 상기 버퍼층의 외곽에서 서로 접할 수 있다.
본 발명의 다른 실시예는, 베이스 기판 상에 표시부를 형성하는 단계, 및 상기 표시부를 밀봉하는 박막 봉지층을 형성하는 단계를 포함하고, 상기 박막 봉지층을 형성하는 단계는, 상기 베이스 기판이 위치한 챔버 내에 원료 가스 및 반응 가스를 주입하고 플라즈마 화학기상증착에 의해 프리커서막을 상기 베이스 기판 상에 증착한 후, 상기 프리커서막을 플라즈마에 의해 경화시켜 서브 층을 형성하는 단계, 상기 서브 층을 복수 개 형성하여, 복수 개의 상기 서브 층들이 적층된 버퍼층을 형성하는 단계 및 상기 챔버 내에서, 상기 버퍼층 상에 배리어 층을 형성하는 단계를 포함하고, 상기 복수의 서브 층들은 탄소와 수소를 포함하는 산화규소를 포함하며, 상기 복수의 서브 층들 각각은, 규소, 산소 및 상기 탄소의 원자수의 총합을 기준으로, 상기 규소 20 내지 50 원자%, 상기 산소 10 내지 40 원자%, 및 상기 탄소 30 내지 60 원자% 포함하는 디스플레이 장치의 제조 방법을 개시한다.
본 실시예에 있어서, 상기 원료 가스는 헥사메틸디실록산이고, 상기 반응 가스는 산소, 아산화질소 및 수소 중 적어도 어느 하나를 포함할 수 있다.
본 실시예에 있어서, 상기 버퍼층은, 상기 복수의 서브 층들 사이의 계면들을 포함하고, 상기 복수의 서브 층들 각각은 제1 영역, 및 상기 제1 영역 상에 연속적으로 위치하고 상면이 상기 계면을 이루는 제2 영역을 포함하며, 상기 제2 영역의 상기 규소의 함량비는 상기 제1 영역의 상기 규소의 함량비보다 크고, 상기 제2 영역의 상기 탄소의 함량비는 상기 제1 영역의 상기 탄소의 함량비보다 작을 수 있다.
본 실시예에 있어서, 상기 복수의 서브 층들 각각은, 상기 규소를 30 내지 40 원자%, 상기 산소를 18 내지 28 원자%, 및 상기 탄소를 40 내지 50 원자% 포함할 수 있다.
본 실시예에 있어서, 상기 복수의 서브 층들 각각은, 상기 규소를 33 내지 36 원자%, 상기 산소를 20 내지 23 원자%, 및 상기 탄소를 42 내지 45 원자% 포함할 수 있다.
본 실시예에 있어서, 상기 표시부는 표면에 적어도 하나의 단차부를 포함하고, 상기 버퍼층은, 상기 단차부와 이격된 위치에서의 제1 두께와, 상기 단차부와 중첩한 위치에서의 제2 두께를 가지고, 상기 제2 두께는 상기 제1 두께의 0.5배 이상 1배 미만으로 형성될 수 있다.
본 실시예에 있어서, 상기 계면들은, 상기 단차부의 외곽에서 상기 단차부와 중첩한 위치로 갈수록 오목한 형상에서 볼록한 형상으로 변하는 곡면으로 형성될 수 있다.
본 실시예에 있어서, 상기 단차부의 외곽에서, 상기 계면들 중 인접한 두 개의 계면들 간의 간격은 상기 표시부에 근접할수록 증가할 수 있다.
본 실시예에 있어서, 상기 계면들 중 인접한 두 개의 계면들 간의 간격은 상기 단차부의 외곽에서 상기 단차부와 중첩한 위치로 갈수록 감소할 수 있다.
본 실시예에 있어서, 상기 복수의 서브 층들 각각의 두께는 300Å 내지 10000Å로 형성될 수 있다.
본 실시예에 있어서, 상기 박막 봉지층을 형성하기 전에, 상기 표시부 상에 보호층을 형성하는 단계를 더 포함하고, 상기 보호층은 상기 서브 층과 동일한 재질 및 동일한 방법으로 형성되고, 상기 보호층의 형성시 상기 챔버 내로 유입되는 산소의 유량은 상기 서브 층의 형성시 상기 챔버 내로 유입되는 상기 산소의 유량보다 클 수 있다.
본 실시예에 있어서, 상기 보호층은 수소가 결합된 실리콘 카바이드를 더 포함할 수 있다.
본 실시예에 있어서, 상기 보호층의 굴절율은 1.38 내지 1.5로 형성될 수 있다.
본 실시예에 있어서, 상기 표시부는, 제1 전극, 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 유기 발광층을 구비한 중간층을 포함하는 복수의 표시 소자들을 포함하고, 상기 디스플레이 기판은 상기 제2 전극과 상기 보호층 사이에 캡핑층을 더 포함하며, 상기 캡핑층의 굴절율은 상기 보호층의 굴절율보다 크게 형성될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 특허청구범위 및 도면으로부터 명확해질 것이다.
본 발명의 실시예들에 의하면, 박막 봉지층이 버퍼층을 포함함으로써, 불순 입자 등에 의해 유발되는 단차에 의해 배리어층이 손상되는 것을 방지할 수 있으므로, 박막 봉지층의 특성이 향상될 수 있다. 또한, 버퍼층과 배리어층은 동일한 공정에 의해 제조되므로, 디스플레이 장치의 제조 효율이 향상될 수 있다. 물론, 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 2는 도 1의 I-I' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 3은 도 2의 A 부분을 확대하여 개략적으로 도시한 확대도이다.
도 4는 도 3의 서브층의 위치에 따른 서브층의 조성을 도시한 도이다.
도 5는 도 1의 디스플레이 장치의 제조 과정을 개략적으로 도시한 순서도이다.
도 6은 도 1의 I-I' 단면의 다른 예를 개략적으로 도시한 단면도이다.
도 7은 도 1의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 8은 도 1의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 9는 도 1의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 10은 도 1의 II-II' 단면의 일 예를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한, 각 도면에서, 구성요소는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
각 구성요소의 설명에 있어서, 상(on)에 또는 하(under)에 형성되는 것으로 기재되는 경우에 있어, 상(on)과 하(under)는 직접 또는 다른 구성요소를 개재하여 형성되는 것을 모두 포함하며, 상(on) 및 하(under)에 대한 기준은 도면을 기준으로 설명한다.
이하, 본 발명의 실시 예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도, 도 2는 도 1의 I-I' 단면의 일 예를 개략적으로 도시한 단면도, 도 3은 도 2의 A 부분을 확대하여 개략적으로 도시한 확대도, 그리고 도 4는 도 3의 서브층의 위치에 따른 서브층의 조성을 도시한 도이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(10)는 디스플레이 기판(100) 및 디스플레이 기판(100) 상의 박막 봉지층(200)을 포함할 수 있다. 박막 봉지층(200)은 버퍼층(210)과 배리어층(220)을 포함할 수 있다.
디스플레이 기판(100)은 복수의 표시 소자들을 포함함으로써, 화상을 구현할 수 있다. 디스플레이 기판(100)은 유기 발광 소자, 발광 다이오드(LED), LCD 등 다양한 종류의 표시 소자를 포함할 수 있다. 또한, 디스플레이 기판(100)은 전원 공급장치(미도시) 또는 신호 생성장치(미도시)로부터 전기적 신호를 복수의 표시 소자들로 전달하는 패드부(150)를 일측에 포함할 수 있다.
디스플레이 기판(100)은 적어도 하나의 단차부(S)를 포함할 수 있다. 단차부(S)는 디스플레이 기판(100)의 구조에 기인할 수도 있고, 또는 디스플레이 기판(100)의 제조 공정 중 디스플레이 기판(100)의 표면에 파티클 등이 위치하여 형성될 수도 있다.
단차부(S)는 디스플레이 기판(100)의 표면에 높이 차이를 유발하며, 이로 인해 디스플레이 기판(100)에 외력이 인가될 때, 단차부(S)로 응력이 집중됨으로써 단차부(S) 상의 박막 봉지층(200) 특히, 배리어층(220)에 크랙 등의 손상이 발생할 수도 있다. 또한, 단차부(S)와 디스플레이 기판(100) 간의 접촉각이 작은 경우, 예를 들어, 단차부(S)가 역테이퍼 형상을 가지거나, 단차부(S)가 파티클에 의해 형성된 경우와 같이 단차부(S)와 디스플레이 기판(100) 간의 접촉각이 예각을 이루는 경우에는, 단차부(S)와 디스플레이 기판(100) 사이에 박막 봉지층(200)이 완전히 충진되지 않아 디스플레이 기판(100)과 박막 봉지층(200) 사이에 공극 등이 발생할 수 있다. 이를 방지하기 위해 디스플레이 기판(100) 상에 형성되는 박막 봉지층(200)은 버퍼층(210)을 포함할 수 있다.
버퍼층(210)은 단차부(S)에 의한 단차를 완화시킴으로써, 단차에 의한 또는 외력 인가시 응력 집중에 의한 배리어층(220)의 손상을 방지할 수 있으며, 버퍼층(210)이 단차부(S)를 완전히 감싸도록 형성됨으로써, 단차부(S)와 디스플레이 기판(100) 간의 접촉각이 예각을 이루는 경우에도, 디스플레이 기판(100)과 박막 봉지층(200) 사이에 공극이 발생하는 것을 방지할 수 있다. 또한, 버퍼층(210)은 배리어층(220)에 형성된 스트레스를 감소시킬 수 있다.
버퍼층(210)은 적층된 복수의 서브 층(222)들을 포함할 수 있다. 복수의 서브 층(222)들은 서로 구별 가능한 층들로써, 복수의 서브 층(222)들 사이에는 계면(226)들이 존재할 수 있다.
복수의 서브 층(222)들은 탄소와 수소를 포함하는 산화규소를 포함하여 형성될 수 있다. 예를 들어, 복수의 서브 층(222)들은 SiOxCyHz의 조성식을 가지는 재질로 형성될 수 있는데, 이때 x의 조성비가 커지면 복수의 서브 층(222)들은 무기막에 가까운 성질을 가지고, y의 조성비가 커지면 복수의 서브 층(222)들은 유기막에 가까운 성질을 가질 수 있다.
만일, x의 조성비가 지나치게 큰 경우는, 복수의 서브 층(222)들이 conformal하게 형성되기 때문에 단차부(S)에 의한 단차를 완화시키기 어렵고, 단차부(S)와 디스플레이 기판(100) 간의 접촉각이 작은 경우에는 디스플레이 기판(100)과 박막 봉지층(200) 사이에 공극이 발생할 수 있다. 반면에, y의 조성비가 지나치게 큰 경우는, 서브 층(222)을 형성하기 위한 프리커서 막이 큰 유동성을 가지므로 단차부(S) 상에는 서브층(222)들이 일정한 두께를 가지고 형성되기 어렵다. 특히, 버퍼층(210)의 두께가 단차부(S)의 두께보다 작거나 같을 때, y의 조성비가 지나치게 크면, 단차부(S)의 상부는 버퍼층(210)에 의해 충분히 커버되지 않을 수도 있는바, 단차부(S)에 의해 배리어층(220)에 손상이 발생할 수 있다.
따라서, 버퍼층(210)이 우수한 단차 피복(step coverage)성을 가지고, 단차부(S)와 디스플레이 기판(100) 간의 접촉각이 작은 경우에도 디스플레이 기판(100)과 박막 봉지층(200) 사이의 공극 발생을 방지하기 위해, 복수의 서브 층(222)들 각각은, 규소, 산소 및 탄소의 원자수의 총합을 기준으로, 규소 20 내지 50 원자%, 산소 10 내지 40 원자%, 및 탄소 30 내지 60 원자% 포함할 수 있다. 선택적 실시예로, 복수의 서브 층(222)들 각각은, 규소를 30 내지 40 원자%, 산소를 18 내지 28 원자%, 및 탄소를 40 내지 50 원자% 포함할 수 있으며, 또 다른 선택적 실시예로, 복수의 서브 층(222)들 각각은, 규소를 33 내지 36 원자%, 산소를 20 내지 23 원자%, 및 탄소를 42 내지 45 원자% 포함할 수 있다. 이때, 산소와 규소의 비(O/Si)는 0.4 이상 1 이하일 수 있다.
복수의 서브 층(222)들은 각각 300Å 내지 10000Å의 두께를 가지도록 형성될 수 있다. 복수의 서브 층(222)들 각각의 두께가 300Å 보다 작은 경우는, 플라즈마에 의해 경화되는 복수의 서브 층(222)들이 전체적으로 무기막에 가까운 성질을 가지게 되어, 복수의 서브 층(222)들의 경도가 증가함으로써 배리어층(220)에 발생하는 응력을 분산시키기 어려울 수 있다. 반면에, 복수의 서브 층(222)들 각각의 두께가 10000Å 보다 큰 경우는, 서브 층(222) 내부에 미경화된 부위가 존재할 수 있고, 지나치게 무른 특성을 가짐으로써 복수의 서브 층(222)들에 주름이 발생하여 박막 봉지층(200)이 haze한 특성을 가져, 디스플레이 장치(10)의 표시 품질에 영향을 미칠 수 있다.
이와 같은 복수의 서브 층(222)들은 단차부(S)를 완전히 감싸도록 형성되며, 이때, 계면(226)들은 단차부(S)의 외곽에서 단차부(S)와 중첩한 위치로 갈수록 오목한 형상에서 볼록한 형상으로 변하는 곡면을 포함할 수 있다. 여기서, 오목한 형상은 디스플레이 기판(100)을 향해 휘어진 형상을 의미하며, 볼록한 형상은 디스플레이 기판(100)의 반대측을 향해 휘어진 형상을 의미한다. 계면(226)들의 오목한 형상 및 볼록한 형상의 곡률 반경들은 디스플레이 기판(100)에서 멀어질수록 점차 커질 수 있다.
보다 구체적으로, 단차부(S)의 외곽에서, 계면(226)들 중 인접한 두 개의 계면(226)들 간의 간격(g1,g21)은 디스플레이 기판(100)에 근접할수록 증가(g21>g1)하며, 계면(226)들 중 인접한 두 개의 계면(226)들 간의 간격(g21,g22)은 단차부(S)의 외곽에서 단차부(S)와 중첩한 위치로 갈수록 감소(g21>g22)할 수 있다. 여기서, 단차부(S)의 외곽에서의 계면(226)들 간의 간격(g1, g21)은 계면(226)들의 오목한 형상들끼리의 최대 간격을 의미할 수 있다.
즉, 하나의 서브 층(222)에서 단차부(S)의 외곽과 단차부(S)와 중첩한 위치에서의 두께 차이(g21-g22)는 디스플레이 기판(100)에 근접할수록 또한 단차부(S)의 높이가 클수록 커지며, 서브 층(222)들이 적층됨에 따라 점차 감소할 수 있다. 따라서, 초기 적층되는 서브 층(222)들에 의해 단차부(S)의 표면은 완전히 커버되고 단차부(S)와 디스플레이 기판(100)간의 간극이 메워지며, 복수의 서브 층(222)들이 적층됨에 따라 단차부(S)에 의한 단차가 완화되어, 버퍼층(210)의 상면은 평탄화될 수 있다. 또한, 버퍼층(210)은 단차부(S)와 이격된 위치에서의 제1 두께(T1)와, 단차부(S)와 중첩한 위치에서의 제2 두께(T2)를 가지는데, 이때 제2 두께(T2)는 제1 두께의 0.5배 이상 1배 미만으로 형성될 수 있다.
한편, 복수의 서브 층(222)들은 각각 제1 영역(223), 및 제1 영역(223) 상에 연속적으로 위치하고 상면이 계면(226)을 이루는 제2 영역(224)을 포함할 수 있다. 제2 영역(224)은 서브 층(222)을 형성하기 위한 프리커서 막을 경화할 때 형성되는 영역으로, 50Å 내지 1500Å의 두께를 가질 수 있다.
제2 영역(224)은 제1 영역(223)과 상이한 조성을 가질 수 있다. 도 4는 도 3의 제1 위치(P1), 제2 위치(P2) 및 제3 위치(P3)에서의 서브 층(222)에 포함된 탄소(1), 산소(2) 및 규소(3)의 함량을 XPS에 의해 측정한 결과로써, 도 4를 참조하면, 제1 위치(P1)에서 규소(3)의 함량이 제2 위치(P2) 및 제3 위치(P3)에서의 규소(3)의 함량보다 많고, 제1 위치(P1)에서 탄소(1)의 함량이 제2 위치(P2) 및 제3 위치(P3)에서의 탄소(1)의 함량보다 적은 것을 알 수 있다. 즉, 제2 영역(224)의 규소(3)의 함량비가 제1 영역(223)의 규소(3)의 함량비보다 크고, 제2 영역(224)의 탄소(1)의 함량비는 제1 영역(223)의 탄소(1)의 함량비보다 작은바, 제2 영역(224)은 제1 영역(223)에 비해 무기막에 가까운 성질을 가질 수 있다. 따라서, 버퍼층(210)은 서로 다른 성질을 가지는 제1 영역(223)과 제2 영역(224)이 얇은 두께를 가지면서 다층화된 구조를 가지므로, 수분 및 산소 차단성이 향상되고, 우수한 가요성을 가질 수 있다.
박막 봉지층(200)은 버퍼층(210) 상에 배리어층(220)을 포함한다. 배리어층(220)은 외부의 수분 및 산소의 침투를 차단하는 층으로써, 버퍼층(210)보다 크게 형성되어 버퍼층(210)의 상면 및 측면을 덮을 수 있으며, 버퍼층(210)의 외곽에서 디스플레이 기판(100)과 접할 수 있다.
배리어층(220)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물 및 실리콘 산화질화물(SiON)로 이루어진 군으로부터 선택된 하나 이상의 물질을 포함할 수 있다.
도 5는 도 1의 디스플레이 장치의 제조 과정을 개략적으로 도시한 순서도이고, 도 6은 도 1의 I-I' 단면의 다른 예를 개략적으로 도시한 단면도이다.
도 1 내지 도 3과 함께 도 5를 참조하면, 디스플레이 장치(10)의 제조 방법은 디스플레이 기판(100)을 형성하는 단계(S10), 디스플레이 기판(100) 상에 박막 봉지층(200)을 형성하는 단계(S20~S40)를 포함할 수 있다.
디스플레이 기판(100)은 도 7에서 후술하는 바와 같이, 베이스 기판(도 7의101) 및 베이스 기판(도 7의101) 상에 형성된 표시부(도 7의 110)를 포함한다. 디스플레이 기판(100)에 대하여서는 도 7에서 자세하게 후술하기로 한다.
박막 봉지층(200)은, 디스플레이 기판(100) 상에 프리커서막을 증착하는 단계(S20) 및 증착된 프리커서막을 경화시켜 하나의 서브 층(222)을 형성하는 단계(S30)를 반복하여 버퍼층(210)을 형성한 후, 버퍼층(210) 상에 배리어 층(220)을 형성(S40)함으로써 형성될 수 있다.
프리커서막은 디스플레이 기판(100)이 위치한 챔버 내에 원료 가스 및 반응 가스를 주입하고, 플라즈마 화학기상증착(PECVD)에 의해 형성할 수 있다. 원료 가스는 헥사메틸디실록산(Hexamethyldisiloxane) 일 수 있으며, 반응 가스는 산소 또는 수소일 수 있다. 다만, 본 발명은 이에 한하지 않으며, 선택적 실시예로써 원료 가스는 헥사메틸디실라잔(Hexamethyldisilazane), 테트라에톡시실란(Tetraethoxysilane), 테트라메틸시클로테트라실록산(Tetramethylcyclotetrasiloxane), 옥타메틸사이클로테트라실록산(Octamethylcyclotetrasiloxane), 테트라메틸실란(Tetramethylsilane), 테트라메틸디실옥산(Tetramethyldisiloxane) 등일 수 있다.
일 예로, 원료 가스로 헥사메틸디실록산(Hexamethyldisiloxane)을 사용하고, 반응 가스로 산소를 사용한 경우, 아래와 같이 헥사메틸디실록산은 모노머 단위로 분해된 후, SiOxCyHz의 조성을 가지는 프리커서막이 증착될 수 있다.
Figure pat00001
Figure pat00002
즉, 헥사메틸디실록산의 분해시 카보네이트기와 메틸기가 형성되는데, 이때 반응 가스인 산소의 유량이 증가할수록 산화 반응이 우세해져, 증착되는 프리커서막 내의 탄소의 함량이 감소할 수 있다. 프리커서막 내에 탄소의 함량이 감소하면, 형성되는 서브 층(222)은 무기막에 가까운 성질을 가질 수 있으므로, 프리커서막의 증착시 산소의 유량을 조절하거나 또는 아산화질소에 의해 산소를 대체함으로써, 서브 층(222)의 특성을 조절할 수 있다.
일 예로, 프리커서막이 디스플레이 기판(100)과 박막 봉지층(200) 사이의 간극을 채우고, 우수한 단차 피복(step coverage)성을 가지도록 증착 하기 위해, 챔버 내로 유입되는 산소의 유량은 100~20000sccm일 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 프리커서막의 증착시 챔버 내의 온도, 압력, 원료 가스 및 반응 가스의 유량은 서브 층(222)의 성질에 따라 조절될 수 있다. 예를 들어, 산소의 유량은 서브 층(222)들의 적층 회수가 증가함에 따라 함께 증가될 수 있다. 따라서, 초기 증착되는 프리커서막은 유동성이 향상되어 단차부(S)와 디스플레이 기판(100) 사이의 간극을 효과적으로 채울 수 있다.
프리커서막을 증착한 후에는 프리커서막을 경화시켜 서브 층(222)을 형성한다. 프리커서막의 경화는 일 예로 수소 플라즈마에 의할 수 있다. 선택적 실시예로, 프리커서막의 경화는 산소 또는 임의의 가스 플라즈마에 의할 수도 있다.
서브 층(222)은 300Å 내지 10000Å의 두께를 가지도록 형성될 수 있다. 서브 층(222)의 두께가 300Å 보다 작은 경우는, 플라즈마 경화에 의해 서브 층(222)의 경도가 증가하여 함으로써 배리어층(220)에 발생하는 응력을 분산시키기 어려울 수 있으며, 서브 층(222)의 두께가 10000Å 보다 큰 경우는, 서브 층(222) 내부에 미경화된 부위가 존재할 수 있고, 지나치게 무른 특성을 가짐으로써 서브 층(222)에 주름 등이 발생할 수 있다. 서브 층(222)은 복수 회 반복되어 형성되며, 적층된 복수의 서브 층(222)들은 버퍼층(210)을 이룰 수 있다.
한편, 하나의 서브 층(222)에서 단차부(S)의 외곽과 단차부(S)와 중첩한 위치에서의 두께 차이(g21-g22)는 디스플레이 기판(100)에 근접할수록 커지고, 서브 층(222)들이 적층됨에 따라 점차 감소할 수 있다. 따라서, 초기 적층되는 서브 층(222)들에 의해 단차부(S)의 표면은 완전히 커버되고 단차부(S)와 디스플레이 기판(100)간의 간극이 메워지며, 복수의 서브 층(222)들이 적층됨에 따라 단차부(S)에 의한 단차가 완화되어, 버퍼층(210)의 상면은 평탄화될 수 있다. 이때, 형성된 버퍼층(210)은 단차부(S)와 이격된 위치에서의 제1 두께(T1)와, 단차부(S)와 중첩한 위치에서의 제2 두께(T2)를 가지는데, 제2 두께(T2)는 제1 두께의 0.5배 이상 1배 미만으로 형성될 수 있다.
이를 위해, 서브 층(222)은 규소, 산소 및 탄소의 원자수의 총합을 기준으로, 규소 20 내지 50 원자%, 산소 10 내지 40 원자%, 및 탄소 30 내지 60 원자% 포함하도록 형성될 수 있다. 바람직하게는, 서브 층(222)은 규소를 30 내지 40 원자%, 산소를 18 내지 28 원자%, 및 탄소를 40 내지 50 원자% 포함하도록 형성될 수 있으며, 더 바람직하게는, 서브 층(222)은, 규소를 33 내지 36 원자%, 산소를 20 내지 23 원자%, 및 탄소를 42 내지 45 원자% 포함하도록 형성될 수 있다. 상기와 같은 조성을 가지는 서브 층(222)은 2GPa 내지 3GPa의 모듈러스를 가질 수 있다.
도 6은 단면이 원형인 파티클(P)을 버퍼층(210)이 감싼 형상을 도시하고 있는데, 버퍼층(210)이 상기와 같은 조성비를 가질 때, 도 6에 도시된 바와 같이, 버퍼층(210)은 파티클(P)을 완전히 감싸도록 형성되어, 파티클(P)과 디스플레이 기판 간의 접촉각이 예각을 이루는 경우에도, 파티클(P) 하부에 공극이 발생하지 않으며, 파티클(P)에 의한 단차를 완화시켜 버퍼층(210) 상에 형성된 배리어 층(220)에 가해지는 스트레스를 감소시킬 수 있음을 알 수 있다.
한편, 복수의 서브 층(222)들은 제1 영역(223)과, 경화시 플라즈마에 직접적으로 노출된 제2 영역(224)을 포함할 수 있다. 제2 영역(224)은 플라즈마에 의해 탄소의 함량비가 감소한 영역으로 제1 영역(223)에 비해 무기막에 가까운 성질을 가질 수 있다. 따라서, 버퍼층(210)은 서로 다른 성질을 가지는 제1 영역(223)과 제2 영역(224)이 얇은 두께를 가지면서 다층화된 구조를 가지므로, 우수한 가요성을 유지하면서 수분 및 산소 차단성이 향상될 수 있다.
배리어 층(220)은 버퍼층(210)을 형성한 챔버 내에서 버퍼층(210)을 형성한 방법과 동일한 방법으로 형성할 수 있다. 따라서, 박막 봉지층(200)의 형성시 tact time이 감소할 수 있다.
도 7은 도 1의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 7을 참조하면, 디스플레이 장치(10)는 디스플레이 기판(100) 및 디스플레이 기판(100) 상의 박막 봉지층(200)을 포함할 수 있다. 박막 봉지층(200)은 버퍼층(210)과 배리어층(220)을 포함할 수 있다. 박막 봉지층(200)은 표시부(110)를 밀봉하여 외부의 산소 및 수분 등이 표시부(110)로 침투하는 것을 방지할 수 있다. 버퍼층(210)과 배리어층(220)은 도 1 내지 도 6에서 도시하고 설명한 바와 동일하므로, 반복하여 설명하지 않는다.
디스플레이 기판(100)은 베이스 기판(101)과 베이스 기판(101) 상의 표시부(110)를 포함할 수 있다. 표시부(110)는 표시 소자(110b) 및 표시 소자(110b)와 전기적으로 연결된 박막 트랜지스터(110a)를 포함할 수 있다. 이하에서는 표시 소자(110b)가 유기 발광층을 포함하는 예를 설명하나, 본 발명은 이에 한하지 않으며, 표시 소자(110b)는 발광 다이오드(LED), LCD 등 다양한 종류의 표시 소자일 수 있다.
베이스 기판(101)은 다양한 소재를 포함할 수 있다. 예를 들어, 베이스 기판(101)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 그러나, 베이스 기판(101)은 반드시 이에 한정되는 것은 아니며, 투명한 플라스틱 재질로 형성할 수도 있다. 플라스틱 재질은 절연성 유기물인 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)로 이루어진 그룹으로부터 선택되는 유기물일 수 있다.
베이스 기판(101) 상에는 버퍼층(102)이 형성될 수 있다. 예를 들어, 버퍼층(102)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 복수의 적층체로 형성될 수 있다.
박막 트랜지스터(110a)는 활성층(103), 게이트 전극(105), 소스 전극(107) 및 드레인 전극(108)을 포함할 수 있다. 이하에서는 박막 트랜지스터(110a)가 활성층(103), 게이트 전극(105), 소스 전극(107) 및 드레인 전극(108)이 순차적으로 형성된 탑 게이트 타입(top gate type)인 경우를 설명한다. 그러나 본 실시예는 이에 한정되지 않고 바텀 게이트 타입(bottom gate type) 등 다양한 타입의 박막 트랜지스터(110a)가 채용될 수 있다.
활성층(103)은 반도체 물질을 포함하며, 예컨대 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다. 그러나 본 실시예는 이에 한정되지 않고 활성층(103)은 다양한 물질을 함유할 수 있다. 선택적 실시예로서 활성층(103)은 유기 반도체 물질 등을 함유할 수 있다. 또 다른 선택적 실시예로서, 활성층(103)은 산화물 반도체 물질을 함유할 수 있다. 예컨대, 활성층(103)은 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge) 등과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다.
게이트 절연막(104)은 활성층(103) 상에 형성된다. 게이트 절연막(104)은 실리콘산화물 및/또는 실리콘질화물 등의 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 게이트 절연막(104)은 활성층(103)과 게이트 전극(105)을 절연하는 역할을 한다.
게이트 전극(105)은 게이트 절연막(104)의 상부에 형성된다. 게이트 전극(105)은 박막 트랜지스터(110a)에 온/오프 신호를 인가하는 게이트 라인(미도시)과 연결될 수 있다. 게이트 전극(105)은 저저항 금속 물질로 이루어질 수 있다. 게이트 전극(105)은, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
게이트 전극(105)상에는 층간 절연막(106)이 형성된다. 층간 절연막(106)은 소스 전극(107) 및 드레인 전극(108)과 게이트 전극(105)을 절연한다. 층간 절연막(106)은 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 예컨대 무기 물질은 금속 산화물 또는 금속 질화물일 수 있으며, 구체적으로 무기 물질은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZrO2) 등을 포함할 수 있다.
층간 절연막(106) 상에 소스 전극(107) 및 드레인 전극(108)이 형성된다. 소스 전극(107) 및 드레인 전극(108)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 소스 전극(107) 및 드레인 전극(108)은 활성층(103)의 영역과 접촉하도록 형성된다.
패시베이션막(109)은 박막 트랜지스터(110a)를 덮도록 형성될 수 있다. 패시베이션막(109)은 박막 트랜지스터(110a)로부터 비롯된 단차를 해소하고 상면을 평탄하게 하여, 하부 요철에 의해 표시 소자(110b)에 불량이 발생하는 것을 방지한다.
패시베이션막(109)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 유기 물질은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 또한, 패시베이션막(109)은 무기 절연막과 유기 절연막의 복합 적층체로 형성될 수도 있다.
패시베이션막(109)상에는 표시 소자(110b)가 형성된다. 표시 소자(110b)는 제1 전극(111), 제1 전극(111)과 대향하는 제2 전극(113) 및 제1 전극(111)과 제2 전극(113) 사이에 개재되는 중간층(112)을 포함한다.
제1 전극(111)은 드레인 전극(108)과 전기적으로 연결될 수 있다. 제1 전극(111)은 다양한 형태를 가질 수 있는데, 예를 들면 아일랜드 형태로 패터닝되어 형성될 수 있다.
제1 전극(111)은 패시베이션막(109)상에 형성되고, 패시베이션막(109)에 형성된 컨택홀을 통하여 박막 트랜지스터(110a)와 전기적으로 연결될 수 있다. 제1 전극(111) 일 예로, 반사 전극일 수 있다. 예를 들어, 제1 전극(111)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투광성 전극층을 구비할 수 있다. 투광성 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다.
제1 전극(111)과 대향되도록 배치된 제2 전극(113)은 투광성 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 물질로 보조 전극층이나 버스 전극을 더 형성할 수 있다. 따라서, 제2 전극(113)은 중간층(112)에 포함된 유기 발광층에서 방출된 광을 투과시킬 수 있다. 즉, 유기 발광층에서 방출되는 광은 직접 또는 반사 전극으로 구성된 제1 전극(111)에 의해 반사되어, 제2 전극(113) 측으로 방출될 수 있다.
그러나, 본 실시예의 표시부(110)는 전면 발광형으로 제한되지 않으며, 유기 발광층에서 방출된 광이 베이스 기판(101) 측으로 방출되는 배면 발광형일 수도 있다. 이 경우, 제1 전극(111)은 투광성 전극으로 구성되고, 제2 전극(113)은 반사 전극으로 구성될 수 있다. 또한, 본 실시예의 표시부(110)는 전면 및 배면 양 방향으로 광을 방출하는 양면 발광형일 수도 있다.
한편, 제1 전극(111)상에는 절연물로 화소 정의막(119)이 형성된다. 화소 정의막(119)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다. 화소 정의막(119)은 제1 전극(111)의 소정의 영역을 노출하며, 노출된 영역에 유기 발광층을 포함하는 중간층(112)이 위치한다. 즉, 화소 정의막(119)은 유기발광소자의 화소영역을 정의한다. 한편, 화소 정의막(119)은 도 1 내지 도 6에서 도시하고 설명한 단차부(도 2의 S)일 수 있으며, 화소 정의막(119)에 의한 단차는 버퍼층(210)에 의해 완화될 수 있다.
중간층(112)에 포함된 유기 발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 중간층(112)은 유기 발광층 이외에 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층을 선택적으로 더 포함할 수 있다.
도 8은 도 1의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 8을 참조하면, 디스플레이 장치(10)는 디스플레이 기판(100) 및 디스플레이 기판(100) 상의 박막 봉지층(200)을 포함할 수 있다.
디스플레이 기판(100)은 베이스 기판(101) 및 베이스 기판(101) 상의 표시부(110)를 포함하며, 표시부(110)는 박막 트랜지스터(110a) 및 표시 소자(110b)를 포함할 수 있다. 또한, 박막 봉지층(200)은 표시부(110)를 밀봉하여 외부의 산소 및 수분 등이 표시부(110)로 침투하는 것을 방지하며, 버퍼층(210)과 배리어층(220)을 포함할 수 있다.
표시부(110)와 박막 봉지층(200)은 도 1 내지 도 7에서 도시하고 설명한 바와 동일하므로, 반복하여 설명하지 않는다.
도 8을 참조하면, 디스플레이 장치(10)는 표시부(110) 상에 보호층(300)을 더 포함할 수 있으며, 디스플레이 기판(100)은 보호층(300)과 표시 소자(110b)의 제2 전극(113) 사이에 캡핑층(120)을 더 포함할 수 있다.
보호층(300)은 버퍼층(210)과 동일한 물질을 포함할 수 있다. 즉, 보호층(300)은 탄소와 수소를 포함하는 산화규소를 포함하여 형성될 수 있다. 예를 들어, 복수의 서브 층(222)들은 SiOxCyHz의 조성식을 가지는 재질로 형성될 수 있다. 다만, 보호층(300)은 버퍼층(210)에 비해 무기막에 더 가까운 성질을 가질 수 있다. 보다 구체적으로, 보호층(300)은 버퍼층(210)보다 산소의 함량이 크고, 탄소의 함량이 작으며, 수소가 결합된 실리콘 카바이드를 더 포함할 수 있다.
이와 같이 보호층(300)이 무기막의 성질을 가지고 형성되면, 보호층(300)을 형성하는 과정 등에서, 가스가 방출되는(Outgassing) 현상이 감소하여 방출된 가스에 의해 표시 소자가 손상되는 것을 방지할 수 있다.
보호층(300)은 버퍼층(210)과 동일한 방법에 의해 형성될 수 있다. 즉, 박막 봉지층(200)을 형성하기 전에, 디스플레이 기판(100)이 위치한 챔버 내에 원료 가스 및 반응 가스를 주입하고, 플라즈마 화학기상증착(PECVD)에 의해 형성할 수 있다. 이때, 보호층(300)이 무기막에 가까운 성질을 가지고 형성되도록 하기 위해, 보호층(300)의 형성시 챔버 내로 유입되는 반응가스인 산소의 유량은 버퍼층(210)의 형성시 챔버 내로 유입되는 산소의 유량보다 클 수 있다. 따라서, 보호층(300)과 박막 봉지층(200)은 모두 하나의 챔버 내에서 동일한 방법에 의해 형성될 수 있다.
캡핑층(120)은 제2 전극(113) 상에 형성되어 표시 소자(110b)를 보호하며, 표시 소자(110b)로부터 발생한 광이 효율적으로 방출될 수 있도록 도와주는 역할을 한다. 일 예로, 캡핑층(120)은 a-NPD, NPB, TPD, m-MTDATA, Alq3 또는 CuPc 등의 유기물로 형성될 수 있다. 이때, 캡핑층(120)의 굴절률은 1.6 내지 3.0의 범위를 가질 수 있다. 다만 본 발명은 이에 한하지 않으며, 캡핑층(120)은 수분 및 산소를 차단할 수 있는 재료로 형성될 수도 있다.
한편, 버퍼층(210)과 동일한 물질을 포함하여 형성되는 보호층(300)은 캡핑층(120)보다 작은 굴절율을 가질 수 있다. 예를 들어, 보호층(300)은 1.38 내지 1.5의 굴절율을 가질 수 있으며, 보호층(300)에 불소(F)가 더 추가되면 보호층(300)의 굴절율을 더 낮게 형성할 수 있다. 이처럼, 보호층(300)이 작은 굴절율을 가지고 형성되면, 표시 소자(110b)에서 발생된 광이 외부로 방출되는 과정에서 소멸되는 것을 억제하여 디스플레이 장치(10)의 광추출 효율을 향상시킬 수 있다.
도 9는 도 1의 I-I' 단면의 또 다른 예를 개략적으로 도시한 단면도이고, 도 10은 도 1의 II-II' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 9 및 도 10을 참조하면, 디스플레이 장치(10)는 디스플레이 기판(100) 및 디스플레이 기판(100) 상의 박막 봉지층(200)을 포함할 수 있다.
디스플레이 기판(100)은 베이스 기판(101) 및 베이스 기판(101) 상의 표시부(110)를 포함하며, 표시부(110)는 박막 트랜지스터(110a) 및 표시 소자(110b)를 포함할 수 있다. 표시부(110)는 도 7에서 도시하고 설명한 바와 동일하므로 반복하여 설명하지 않는다.
박막 봉지층(200)은 표시부(110)를 밀봉하며, 순차적으로 적층된 제1 배리어층(230), 버퍼층(210) 및 제2 배리어층(220)을 포함할 수 있다.
버퍼층(210)은 규소, 산소 및 탄소의 원자수의 총합을 기준으로, 규소 20 내지 50 원자%, 산소 10 내지 40 원자%, 및 탄소 30 내지 60 원자% 포함할 수 있다. 또한, 선택적 실시예로 버퍼층(210)은, 규소를 30 내지 40 원자%, 산소를 18 내지 28 원자%, 및 탄소를 40 내지 50 원자% 포함할 수 있으며, 또 다른 선택적 실시예로, 버퍼층(210)은, 규소를 33 내지 36 원자%, 산소를 20 내지 23 원자%, 및 탄소를 42 내지 45 원자% 포함할 수 있다. 따라서, 버퍼층(210)은 화소 정의막(119) 등에 의해 형성되는 단차를 완화시키며, 단차와 박막 봉지층(200) 사이에 공극이 형성되는 것을 방지할 수 있다.
제2 배리어층(220)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물 및 실리콘 산화질화물(SiON)로 이루어진 군으로부터 선택된 하나 이상의 물질을 포함할 수 있다.
일 예로, 제1 배리어층(230)은 제2 배리어층(220)과 동일한 재질로 형성될 수 있다.
다른 실시예로, 제1 배리어층(230)은 버퍼층(210)과 동일한 재질로 형성될 수 있다. 제1 배리어층(230)이 버퍼층(210)과 동일한 재질로 형성되는 경우, 제1 배리어층(230)은 버퍼층(210)에 비해 무기막을 보다 많이 함유할 수 있다. 제1 배리어층(230)과 버퍼층(210)은 동일 챔버 내에서 동일한 증착 방식으로 연속적으로 형성될 수 있다. 다만, 제1 배리어층(230)의 증착시에는 버퍼층(210)의 증착시보다 반응가스인 산소의 유량을 증가시켜, 제1 배리어층(230)을 경도를 향상시킬 수 있다.
제1 배리어층(230)과 제2 배리어층(220)은 도 10에서 도시하는 바와 같이, 버퍼층(210)보다 크게 형성되며, 버퍼층(210)의 외곽에서 서로 접할 수 있다. 또한, 제1 배리어층(230)과 제2 배리어층(220) 중 적어도 하나는 버퍼층(210)의 외곽에서 게이트 절연막(104) 또는 층간 절연막(106)과 접할 수 있다. 따라서, 측면을 통한 외부 투습을 방지하고, 박막 봉지층(200)의 접합력이 향상될 수 있다.
또한, 디스플레이 기판(100)은 베이스 기판(101)의 가장자리에 댐부(D)를 더 포함할 수 있다. 댐부(D)는 표시 소자(110b)가 배치된 표시 영역의 외곽인 비표시 영역에 형성될 수 있다. 비표시 영역에는 전압선(P)이 배치될 수 있으며, 전압선(P)은 배선(116)을 통해 제2 전극(113)과 접속될 수 있다. 다만, 본 발명은 이에 한하지 않고 전압선(P)과 제2 전극(113)은 직접 접할 수도 있다.
댐부(D)는 게이트 절연막(104)에서부터 화소 정의막(119)까지의 층들 중 적어도 어느 하나의 층과 동일한 재질을 포함하여 형성될 수 있다. 한편, 댐부(D)는 금속 재질로 이루어지는 전압선(P)의 적어도 외측 가장자리와 중첩하여 접하도록 형성될 수 있다. 따라서, 무기물질보다 금속과 우수한 접합력을 가지는 유기물로 형성될 수 있는 댐부(D)는 우수한 접합력을 가지고 안정적으로 형성될 수 있다.
댐부(D)는 단층 또는 복수 층으로 구성될 수 있다. 일 예로, 댐부(D)는 패시베이션막(109)과 동일한 재질로 형성된 제1 층과, 제1 층 상에 화소 정의막(119)과 동일한 재질로 형성된 제2 층을 포함할 수 있다. 또한, 댐부(D)는 두 개 이상의 복수 개로 구성될 수 있다. 댐부(D)가 복수 개로 구성되는 경우, 베이스 기판(101)의 외곽으로 갈수록 댐부(D)의 높이가 증가할 수 있다.
이와 같은 댐부(D)는 버퍼층(210)이 베이스 기판(101)의 가장자리까지 형성되는 것을 방지할 수 있다. 버퍼층(210)을 형성하기 위한 프리커서막은 어느 정도 유동성을 가질 수 있기 때문에, 댐부(D)는 프리커서막이 베이스 기판(101)의 가장자리 방향으로 흐르는 것을 차단하여, 버퍼층(210)의 에지 테일이 형성되는 것을 방지할 수 있다. 따라서, 버퍼층(210)은 댐부(D)의 내측면과 마주하거나 접할 수 있다. 다른 예로, 버퍼층(210)은 댐부(D)와 일부 중첩할 수 있으나, 댐부(D)의 외부로 연장되지는 않는다.
이에 반해, 제1 배리어층(230)과 제2 배리어층(220)은 댐부(D)를 덮도록 형성될 수 있다. 특히, 제2 배리어층(220)이 버퍼층(210)과 동일한 재질로 형성되는 경우에도 제2 배리어층(220)은 버퍼층(210)에 비해 무기막의 특성을 많이 포함하고 있으므로, conformal하게 형성되기 때문에 제2 배리어층(220)을 형성하기 위한 프리커서막의 유동성은 문제가 되지 않는다.
제1 배리어층(230)과 제2 배리어층(220)은 댐부(D)의 외측에서 서로 접할 수 있으며, 또한, 제1 배리어층(230)과 제2 배리어층(220) 중 적어도 하나는 댐부(D)의 외측에서 게이트 절연막(104) 또는 층간 절연막(106)과 접할 수 있다. 따라서, 측면을 통한 외부 투습을 방지하고, 박막 봉지층(200)의 접합력이 향상될 수 있다.
한편, 도 9 및 도 10에 도시된 디스플레이 장치(10)는 도 8에서 도시하고 설명한 보호층(도 8의 300) 및 캡핑층(도 8의 120)을 더 포함할 수 있다.
이상에서는 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 디스플레이 장치
100: 디스플레이 기판
101: 베이스 기판
110: 표시부
200: 박막 봉지층
210: 버퍼층
220: 배리어층
222: 서브 층
223: 제1 영역
224: 제2 영역

Claims (30)

  1. 적어도 하나의 단차부를 포함하는 디스플레이 기판; 및
    상기 디스플레이 기판 상의 박막 봉지층;을 포함하고,
    상기 박막 봉지층은, 상기 적어도 하나의 단차부에 의한 단차를 완화시키는 버퍼층과, 상기 버퍼층 상의 배리어층을 포함하며,
    상기 버퍼층은, 적층된 복수의 서브 층들과 상기 복수의 서브 층들 사이의 계면들을 포함하고,
    상기 계면들은, 상기 단차부의 외곽에서 상기 단차부와 중첩한 위치로 갈수록 오목한 형상에서 볼록한 형상으로 변하는 곡면을 포함하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 복수의 서브 층들 각각의 두께는 300Å 내지 10000Å인 디스플레이 장치.
  3. 제1항에 있어서,
    상기 단차부의 외곽에서, 상기 계면들 중 인접한 두 개의 계면들 간의 간격은 상기 디스플레이 기판에 근접할수록 증가하는 디스플레이 장치.
  4. 제1항에 있어서,
    상기 계면들 중 인접한 두 개의 계면들 간의 간격은 상기 단차부의 외곽에서 상기 단차부와 중첩한 위치로 갈수록 감소하는 디스플레이 장치.
  5. 제1항에 있어서,
    상기 버퍼층은, 상기 단차부와 이격된 위치에서의 제1 두께와, 상기 단차부와 중첩한 위치에서의 제2 두께를 가지고, 상기 제2 두께는 상기 제1 두께의 0.5배 이상 1배 미만인 디스플레이 장치.
  6. 제1항에 있어서,
    상기 복수의 서브 층들은 탄소와 수소를 포함하는 산화규소를 포함하고,
    상기 복수의 서브 층들 각각은, 규소, 산소 및 상기 탄소의 원자수의 총합을 기준으로, 상기 규소 20 내지 50 원자%, 상기 산소 10 내지 40 원자%, 및 상기 탄소 30 내지 60 원자% 포함하는 디스플레이 장치.
  7. 제6항에 있어서,
    상기 복수의 서브 층들 각각은 제1 영역, 및 상기 제1 영역 상에 연속적으로 위치하고 상면이 상기 계면을 이루는 제2 영역을 포함하며,
    상기 제2 영역의 상기 규소의 함량비는 상기 제1 영역의 상기 규소의 함량비보다 크고, 상기 제2 영역의 상기 탄소의 함량비는 상기 제1 영역의 상기 탄소의 함량비보다 작은 디스플레이 장치.
  8. 제7항에 있어서,
    상기 복수의 서브 층들 각각은, 상기 규소를 30 내지 40 원자%, 상기 산소를 18 내지 28 원자%, 및 상기 탄소를 40 내지 50 원자% 포함하는 디스플레이 장치.
  9. 제7항에 있어서,
    상기 복수의 서브 층들 각각은, 상기 규소를 33 내지 36 원자%, 상기 산소를 20 내지 23 원자%, 및 상기 탄소를 42 내지 45 원자% 포함하는 디스플레이 장치.
  10. 제1항에 있어서,
    상기 디스플레이 기판은, 베이스 기판; 및 상기 베이스 기판 상의 표시부;를 포함하고,
    상기 표시부는, 복수의 표시 소자들과 상기 복수의 표시 소자들의 발광 영역을 정의하는 화소 정의막을 포함하며,
    상기 적어도 하나의 단차부는, 상기 화소 정의막을 포함하는 디스플레이 장치.
  11. 제10항에 있어서,
    상기 디스플레이 장치는, 상기 표시부 상의 보호층을 더 포함하고,
    상기 보호층은 상기 버퍼층과 동일한 물질을 포함하는 디스플레이 장치.
  12. 제11항에 있어서,
    상기 복수의 표시 소자들 각각은, 제1 전극, 제2 전극및 상기 제1 전극과 상기 제2 전극 사이의 유기 발광층을 구비한 중간층을 포함하고,
    상기 디스플레이 기판은, 상기 제2 전극과 상기 보호층 사이에, 상기 보호층 보다 큰 굴절율을 가지는 캡핑층을 더 포함하는 디스플레이 장치.
  13. 제12항에 있어서,
    상기 보호층의 굴절율은 1.38 내지 1.5인 디스플레이 장치.
  14. 제11항에 있어서,
    상기 보호층은 수소가 결합된 실리콘 카바이드를 더 포함하는 디스플레이 장치.
  15. 제10항에 있어서,
    상기 박막 봉지층은 상기 표시부를 밀봉하고,
    상기 배리어층은, 상기 버퍼층을 사이에 두고 중첩한 제1 배리어층과 제2 배리어층을 포함하며,
    상기 제1 배리어층과 상기 제2 배리어층은 무기막을 포함하는 디스플레이 장치.
  16. 제15항에 있어서,
    상기 제1 배리어층과 상기 제2 배리어층은 상기 버퍼층의 외곽에서 서로 접하는 디스플레이 장치.
  17. 베이스 기판 상에 표시부를 형성하는 단계; 및
    상기 표시부를 밀봉하는 박막 봉지층을 형성하는 단계;를 포함하고,
    상기 박막 봉지층을 형성하는 단계는,
    상기 베이스 기판이 위치한 챔버 내에 원료 가스 및 반응 가스를 주입하고 플라즈마 화학기상증착에 의해 프리커서막을 상기 베이스 기판 상에 증착한 후, 상기 프리커서막을 플라즈마에 의해 경화시켜 서브 층을 형성하는 단계;
    상기 서브 층을 복수 개 형성하여, 복수 개의 상기 서브 층들이 적층된 버퍼층을 형성하는 단계; 및
    상기 챔버 내에서, 상기 버퍼층 상에 배리어 층을 형성하는 단계;를 포함하고,
    상기 복수의 서브 층들은 탄소와 수소를 포함하는 산화규소를 포함하며, 상기 복수의 서브 층들 각각은, 규소, 산소 및 상기 탄소의 원자수의 총합을 기준으로, 상기 규소 20 내지 50 원자%, 상기 산소 10 내지 40 원자%, 및 상기 탄소 30 내지 60 원자% 포함하는 디스플레이 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 원료 가스는 헥사메틸디실록산이고, 상기 반응 가스는 산소, 아산화질소 및 수소 중 적어도 어느 하나를 포함하는 디스플레이 장치의 제조 방법.
  19. 제17항에 있어서,
    상기 버퍼층은, 상기 복수의 서브 층들 사이의 계면들을 포함하고,
    상기 복수의 서브 층들 각각은 제1 영역, 및 상기 제1 영역 상에 연속적으로 위치하고 상면이 상기 계면을 이루는 제2 영역을 포함하며,
    상기 제2 영역의 상기 규소의 함량비는 상기 제1 영역의 상기 규소의 함량비보다 크고, 상기 제2 영역의 상기 탄소의 함량비는 상기 제1 영역의 상기 탄소의 함량비보다 작은 디스플레이 장치의 제조 방법.
  20. 제19항에 있어서,
    상기 복수의 서브 층들 각각은, 상기 규소를 30 내지 40 원자%, 상기 산소를 18 내지 28 원자%, 및 상기 탄소를 40 내지 50 원자% 포함하는 디스플레이 장치의 제조 방법.
  21. 제19항에 있어서,
    상기 복수의 서브 층들 각각은, 상기 규소를 33 내지 36 원자%, 상기 산소를 20 내지 23 원자%, 및 상기 탄소를 42 내지 45 원자% 포함하는 디스플레이 장치의 제조 방법.
  22. 제19항에 있어서,
    상기 표시부는 표면에 적어도 하나의 단차부를 포함하고,
    상기 버퍼층은, 상기 단차부와 이격된 위치에서의 제1 두께와, 상기 단차부와 중첩한 위치에서의 제2 두께를 가지고, 상기 제2 두께는 상기 제1 두께의 0.5배 이상 1배 미만으로 형성되는 디스플레이 장치의 제조 방법.
  23. 제22항에 있어서,
    상기 계면들은, 상기 단차부의 외곽에서 상기 단차부와 중첩한 위치로 갈수록 오목한 형상에서 볼록한 형상으로 변하는 곡면으로 형성되는 디스플레이 장치의 제조 방법.
  24. 제22항에 있어서,
    상기 단차부의 외곽에서, 상기 계면들 중 인접한 두 개의 계면들 간의 간격은 상기 표시부에 근접할수록 증가하는 디스플레이 장치의 제조 방법.
  25. 제22항에 있어서,
    상기 계면들 중 인접한 두 개의 계면들 간의 간격은 상기 단차부의 외곽에서 상기 단차부와 중첩한 위치로 갈수록 감소하는 디스플레이 장치의 제조 방법.
  26. 제17항에 있어서,
    상기 복수의 서브 층들 각각의 두께는 300Å 내지 10000Å로 형성되는 디스플레이 장치의 제조 방법.
  27. 제17항에 있어서,
    상기 박막 봉지층을 형성하기 전에, 상기 표시부 상에 보호층을 형성하는 단계를 더 포함하고,
    상기 보호층은 상기 서브 층과 동일한 재질 및 동일한 방법으로 형성되고,
    상기 보호층의 형성시 상기 챔버 내로 유입되는 산소의 유량은 상기 서브 층의 형성시 상기 챔버 내로 유입되는 상기 산소의 유량보다 큰 디스플레이 장치의 제조 방법.
  28. 제27항에 있어서,
    상기 보호층은 수소가 결합된 실리콘 카바이드를 더 포함하는 디스플레이 장치의 제조 방법.
  29. 제27항에 있어서,
    상기 보호층의 굴절율은 1.38 내지 1.5로 형성되는 디스플레이 장치의 제조 방법.
  30. 제29항에 있어서,
    상기 표시부는, 제1 전극, 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 유기 발광층을 구비한 중간층을 포함하는 복수의 표시 소자들을 포함하고,
    상기 디스플레이 기판은 상기 제2 전극과 상기 보호층 사이에 캡핑층을 더 포함하며, 상기 캡핑층의 굴절율은 상기 보호층의 굴절율보다 크게 형성되는 디스플레이 장치의 제조 방법.
KR1020160027699A 2016-03-08 2016-03-08 디스플레이 장치 KR102541448B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160027699A KR102541448B1 (ko) 2016-03-08 2016-03-08 디스플레이 장치
US15/334,181 US10347868B2 (en) 2016-03-08 2016-10-25 Display device utilizing a thin film encapsulation layer having a plurality of sub-layers
EP17155498.3A EP3217218B1 (en) 2016-03-08 2017-02-09 Display device
CN201710083750.3A CN107170368B (zh) 2016-03-08 2017-02-16 显示装置
US16/421,187 US11063240B2 (en) 2016-03-08 2019-05-23 Display device having a buffer layer comprising a plurality of sub layers and interfaces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160027699A KR102541448B1 (ko) 2016-03-08 2016-03-08 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20170105155A true KR20170105155A (ko) 2017-09-19
KR102541448B1 KR102541448B1 (ko) 2023-06-09

Family

ID=58664435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160027699A KR102541448B1 (ko) 2016-03-08 2016-03-08 디스플레이 장치

Country Status (4)

Country Link
US (2) US10347868B2 (ko)
EP (1) EP3217218B1 (ko)
KR (1) KR102541448B1 (ko)
CN (1) CN107170368B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101704517B1 (ko) 2016-03-28 2017-02-09 엘지디스플레이 주식회사 패널 진동형 음향 발생 표시 장치
JP7002908B2 (ja) * 2017-10-13 2022-01-20 株式会社ジャパンディスプレイ 表示装置
CN112349762B (zh) * 2017-12-15 2023-04-07 京东方科技集团股份有限公司 基板及其制备方法、显示面板
WO2019198163A1 (ja) * 2018-04-10 2019-10-17 シャープ株式会社 表示デバイス
CN109560113A (zh) * 2018-12-04 2019-04-02 武汉华星光电半导体显示技术有限公司 柔性oled显示装置
US11038153B2 (en) * 2019-01-15 2021-06-15 Applied Materials, Inc. Methods for HMDSO thermal stability
CN109637384B (zh) * 2019-01-22 2022-03-22 深圳市洲明科技股份有限公司 显示屏及其制造方法
KR20230173232A (ko) * 2019-06-26 2023-12-26 어플라이드 머티어리얼스, 인코포레이티드 폴더블 디스플레이들을 위한 플렉서블 다층 커버 렌즈 스택들
KR20210028316A (ko) * 2019-09-03 2021-03-12 삼성디스플레이 주식회사 표시 장치
KR20210059329A (ko) * 2019-11-15 2021-05-25 엘지디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090064320A (ko) * 2007-12-14 2009-06-18 캐논 가부시끼가이샤 유기ｅｌ표시장치
KR20140120185A (ko) * 2013-04-02 2014-10-13 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR20140147615A (ko) * 2013-06-20 2014-12-30 주성엔지니어링(주) 반도체 장치 및 반도체 장치의 제조방법
KR20150007991A (ko) * 2013-07-11 2015-01-21 한국과학기술연구원 유기 발광 표시 장치 및 이의 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6268695B1 (en) 1998-12-16 2001-07-31 Battelle Memorial Institute Environmental barrier material for organic light emitting device and method of making
US6413645B1 (en) 2000-04-20 2002-07-02 Battelle Memorial Institute Ultrabarrier substrates
KR100493322B1 (ko) 2003-01-06 2005-06-07 엘지전자 주식회사 유기 ｅｌ 소자의 다층 보호막 및 제조 방법
US7936122B2 (en) * 2007-12-14 2011-05-03 Canon Kabushiki Kaisha Organic EL display apparatus
CN101697343B (zh) 2009-10-27 2011-06-15 苏州纳科显示技术有限公司 一种薄膜封装方法
WO2012109038A2 (en) 2011-02-08 2012-08-16 Applied Materials, Inc. Method for hybrid encapsulation of an organic light emitting diode
KR101889013B1 (ko) 2012-05-17 2018-08-21 삼성디스플레이 주식회사 평판 표시 장치의 박막 봉지 및 그 제조방법
US9449809B2 (en) 2012-07-20 2016-09-20 Applied Materials, Inc. Interface adhesion improvement method
US9397318B2 (en) 2012-09-04 2016-07-19 Applied Materials, Inc. Method for hybrid encapsulation of an organic light emitting diode
KR20140087470A (ko) 2012-12-31 2014-07-09 주식회사 테스 발광소자의 보호막 증착방법
CN105009319B (zh) 2013-03-04 2017-09-05 应用材料公司 用于oled薄膜封装的含氟等离子体聚合的hmdso
KR102024921B1 (ko) 2013-03-11 2019-09-24 어플라이드 머티어리얼스, 인코포레이티드 Oled 애플리케이션들을 위한 pecvd hmdso 막의 플라즈마 경화
US20150014663A1 (en) * 2013-07-11 2015-01-15 Korea Institute Of Science And Technology Organic light emitting display apparatus and the method for manufacturing the same
KR20150011231A (ko) 2013-07-22 2015-01-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP6490921B2 (ja) * 2014-08-08 2019-03-27 株式会社ジャパンディスプレイ 表示装置、及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090064320A (ko) * 2007-12-14 2009-06-18 캐논 가부시끼가이샤 유기ｅｌ표시장치
KR20140120185A (ko) * 2013-04-02 2014-10-13 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR20140147615A (ko) * 2013-06-20 2014-12-30 주성엔지니어링(주) 반도체 장치 및 반도체 장치의 제조방법
KR20150007991A (ko) * 2013-07-11 2015-01-21 한국과학기술연구원 유기 발광 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US20170263886A1 (en) 2017-09-14
US10347868B2 (en) 2019-07-09
CN107170368A (zh) 2017-09-15
US20190288235A1 (en) 2019-09-19
EP3217218B1 (en) 2020-09-23
EP3217218A1 (en) 2017-09-13
KR102541448B1 (ko) 2023-06-09
CN107170368B (zh) 2021-06-15
US11063240B2 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
KR20170105155A (ko) 디스플레이 장치
US10079362B2 (en) Organic light-emitting display device and method of manufacturing the same
US10944071B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US10032835B2 (en) Organic light-emtting display apparatus and method of manufacturing same
US10361312B2 (en) Thin film transistor substrate and display panel having the same
US9843021B2 (en) Method of manufacturing display device
US9799849B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
CN104103665A (zh) 有机发光显示设备和制造它的方法
US8748931B2 (en) Organic light emitting display apparatus including a filler and method of manufacturing the same
CN104377225A (zh) 有机发光显示装置和制造该装置的方法
US10673015B2 (en) Organic luminescence display device and method of manufacturing the same
KR20160082864A (ko) 표시 장치 및 이의 제조 방법
US9196867B2 (en) Organic light emitting display apparatus and manufacturing method thereof
KR102586045B1 (ko) 디스플레이 장치 및 이의 제조 방법
US9728594B2 (en) Display device
US10991913B2 (en) Encapsulating structure capable of securing barrier characteristics with reduced thickness, display device having encapsulating structure and method of manufacturing the same
US20230165115A1 (en) Organic light-emitting diode device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right