KR20170099462A - Capacitor-registor bank apparatus for evaluating capacitance bridge - Google Patents

Capacitor-registor bank apparatus for evaluating capacitance bridge Download PDF

Info

Publication number
KR20170099462A
KR20170099462A KR1020160021445A KR20160021445A KR20170099462A KR 20170099462 A KR20170099462 A KR 20170099462A KR 1020160021445 A KR1020160021445 A KR 1020160021445A KR 20160021445 A KR20160021445 A KR 20160021445A KR 20170099462 A KR20170099462 A KR 20170099462A
Authority
KR
South Korea
Prior art keywords
capacitance
test
capacitor
window
power supply
Prior art date
Application number
KR1020160021445A
Other languages
Korean (ko)
Other versions
KR101851967B1 (en
Inventor
정재갑
김규태
Original Assignee
한국표준과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국표준과학연구원 filed Critical 한국표준과학연구원
Priority to KR1020160021445A priority Critical patent/KR101851967B1/en
Priority to PCT/KR2016/005773 priority patent/WO2017146307A1/en
Publication of KR20170099462A publication Critical patent/KR20170099462A/en
Application granted granted Critical
Publication of KR101851967B1 publication Critical patent/KR101851967B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G01R31/028—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G01R31/013—Testing passive components
    • G01R31/016—Testing of capacitors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/02—Testing or calibrating of apparatus covered by the other groups of this subclass of auxiliary devices, e.g. of instrument transformers according to prescribed transformation ratio, phase angle, or wattage rating

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

The present invention relates to a capacitor register bank device. The capacitor register bank device of the present invention comprises: a first calibration module for measuring a capacitance ratio of a capacitance bridge; a second calibration module for measuring a loss coefficient of the capacitance bridge; a power supply part for supplying an operation voltage and having one end connected to a ground terminal of the capacitance bridge; and a switch for connecting one of the first calibration module and the second calibration module to the capacitance bridge. The present invention evaluates the capacitance bridge.

Description

전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치{CAPACITOR-REGISTOR BANK APPARATUS FOR EVALUATING CAPACITANCE BRIDGE}[0001] CAPACITOR-REGISTOR BANK APPARATUS FOR EVALUATING CAPACITANCE BRIDGE [0002]

본 발명은 측정 장치에 관련된 것으로서, 전기 용량 브리지(일예로, 상용 고전압 전기 용량 브리지)를 평가하기 위한 커패시터 레지스터 뱅크 장치에 관한 것이다.The present invention relates to a measurement device and relates to a capacitor resistor bank device for evaluating a capacitive bridge (e.g., a commercial high voltage capacitive bridge).

일반적으로 산업체, 연구소, 교정기관 등에서 변압기, 리액터, 고전압 케이블 등의 중전기기 설비의 절연 진단 시험과 용량기의 전기용량과 손실 계수를 측정하기 위해 전류 비교기 방식의 고전압 전기 용량 브리지가 광범위하게 사용되고 있다. Generally, high voltage capacitive bridges of the current comparator type are widely used to measure the insulation capacitance test and the capacity and loss factor of capacitors in heavy equipment facilities such as transformers, reactors, and high voltage cables in industries, research institutes and calibration institutions .

이러한 고전압 전기용량 브릿지는 국내의 모든 중전기기업체에서 변압기의 손실 측정과 피티/씨티(PT/CT) 브리지의 정확한 평가로 국내 중전기기 성능 및 품질 향상에 기여하고 있다.These high-voltage capacitive bridges contribute to improving the performance and quality of heavy-duty equipment in Korea by measuring the transformer loss and accurate evaluation of the PT / CT bridge in all heavy-duty companies in Korea.

하지만, 이와 같은 시험 장치인 고전압 전기 용량 브리지의 성능을 평가하기 위한 장치에 대한 필요성이 있었다.However, there was a need for a device for evaluating the performance of such a high-voltage capacitive bridge, such as a testing device.

본 발명의 목적은 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치를 제공함에 있다.It is an object of the present invention to provide a capacitor register bank device for evaluating a capacitive bridge.

본 발명의 목적은 간단한 구조로서 제조 비용을 합리화시킬 수 있는 커패시터 레지스터 뱅크 장치를 제공함에 있다.It is an object of the present invention to provide a capacitor register bank device which can simplify the manufacturing cost with a simple structure.

본 발명의 다른 목적은 전기 용량 브리지의 교정에 필요한 시간과 비용을 절감할 수 있는 커패시터 레지스터 뱅크 장치를 제공함에 있다.It is another object of the present invention to provide a capacitor register bank device which can reduce the time and cost required for calibration of a capacitive bridge.

본 발명에 따른 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치는 전기 용량 브리지의 커패시턴스비를 측정하기 위한 제 1 캘리브레이션 모듈, 상기 전기 용량 브리지의 손실 계수를 측정하기 위한 제 2 캘리브레이션 모듈, 상기 전기 용량 브리지의 접지단에 일단이 연결되고, 동작 전압을 제공하는 제공하는 전원부, 및 상기 전기 용량 브리지에 상기 제 1 캘리브레이션 모듈과 상기 제 2 캘리브레이션 모듈 중 하나를 연결하기 위한 스위치부를 포함한다.A capacitor register bank device for evaluating a capacitive bridge according to the present invention includes a first calibration module for measuring a capacitance ratio of a capacitance bridge, a second calibration module for measuring a loss coefficient of the capacitance bridge, And a switch unit for connecting one of the first calibration module and the second calibration module to the capacitance bridge.

이 실시예에 있어서, 상기 제 1 캘리브레이션 모듈은 상기 전기 용량 브리지의 제 1 윈도우(Nx)에 일단이 상기 스위치부를 통해 연결되고, 상기 전원부에 다른 일단이 연결된 테스트 커패시터부, 및 상기 전기 용량 브리지의 제 2 윈도우(Ns)에 일단이 상기 스위치부를 통해 연결되고, 상기 전원부에 다른 일단이 연결된 기준 커패시터부를 포함한다.In this embodiment, the first calibration module includes a test capacitor portion having one end connected to the first window Nx of the capacitance bridge through the switch portion and the other end connected to the power supply portion, And a reference capacitor part having one end connected to the second window Ns through the switch part and the other end connected to the power supply part.

이 실시예에 있어서, 상기 테스트 커패시터부는 제 1 테스트 노드와 제 2 테스트 노드 중 하나를 상기 전원부로 연결하기 위한 제 1 선택 스위치, 제 3 테스트 노드와 제 4 테스트 노드 중 하나를 상기 제 1 윈도우로 연결하기 위한 제 2 선택 스위치, 10마이크로 패럿의 용량을 갖고, 일단이 상기 제 1 테스트 노드에 연결되는 10개의 제 1 테스트 커패시터들, 상기 제 1 테스트 커패시터들 각각의 다른 일단에 연결되고, 온 동작을 통해 상기 제 3 테스트 노드에 연결되는 10개의 제 1 테스트 스위치들, 100나노 패럿의 용량을 갖고, 일단이 상기 제 2 테스트 노드에 연결되는 10개의 제 2 테스트 커패시터들, 및 상기 제 2 테스트 커패시터들 각각의 다른 일단에 연결되고, 온 동작을 통해 상기 제 4 테스트 노드에 연결되는 10개의 제 2 테스트 스위치들을 포함한다.In this embodiment, the test capacitor unit may include a first select switch for connecting one of the first test node and the second test node to the power supply unit, one of the third test node and the fourth test node to the first window A first select switch having a capacitance of 10 microFarads and having one end connected to the first test node, ten first test capacitors having one end connected to the other end of each of the first test capacitors, Ten first test switches connected to the third test node through the first test node, ten second test capacitors having a capacity of 100 nanofarads, one end connected to the second test node, And ten second test switches connected to the other end of each of the plurality of test nodes and connected to the fourth test node through an on operation.

이 실시예에 있어서, 상기 기준 커패시터부는 100나노 패럿의 용량을 갖고, 일단이 전원부에 연결되는 제 1 기준 커패시터, 상기 제 1 기준 커패시터의 다른 일단에 연결되고, 온 동작을 통해 상기 제 2 윈도우에 연결되는 제 1 기준 스위치, 10나노 패럿의 용량을 갖고, 일단이 전원부에 연결되는 제 2 기준 커패시터, 및 상기 제 2 기준 커패시터의 다른 일단에 연결되고, 온 동작을 통해 상기 제 2 윈도우에 연결되는 제 2 기준 스위치를 포함한다.In this embodiment, the reference capacitor section has a capacitance of 100 nanofarads, and has a first reference capacitor whose one end is connected to the power supply section, a second reference capacitor which is connected to the other end of the first reference capacitor, A second reference capacitor having a capacitance of 10 nanofarads and one end connected to the power supply and a second reference capacitor connected to the other end of the second reference capacitor and connected to the second window through an on- And a second reference switch.

이 실시예에 있어서, 상기 1 캘리브레이션 모듈은 상기 스위치부를 통해 상기 전기 용량 브리지에 연결되면, 상기 제 1 기준 스위치의 온 동작과 상기 제 1 테스트 스위치들의 선택적인 온 동작에 의해 20대1부터 100대1까지의 비율을 갖는 커패시턴스 비를 측정하고, 상기 제 1 기준 스위치의 온 동작과 상기 제 2 테스트 스위치들의 선택적인 온 동작에 의해 1대1부터 10대1까지의 비율을 갖는 커패시턴스 비를 측정하고, 상기 제 2 기준 스위치의 온 동작과 상기 제 1 테스트 스위치들의 선택적인 온 동작에 의해 200대1부터 1000대1까지의 비율을 갖는 커패시턴스 비를 측정한다.In this embodiment, when the 1 calibration module is connected to the capacitance bridge through the switch unit, the 1 calibration module is switched from 20 to 1 to 100 by the ON operation of the first reference switch and the selective ON operation of the first test switches 1 is measured, the capacitance ratio having a ratio of 1: 1 to 10: 1 is measured by the ON operation of the first reference switch and the selective ON operation of the second test switches , A capacitance ratio having a ratio of 200: 1 to 1000: 1 is measured by the ON operation of the second reference switch and the selective ON operation of the first test switches.

이 실시예에 있어서, 상기 제 2 캘리브레이션 모듈은 상기 전기 용량 브리지의 제 1 윈도우(Nx)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터부, 상기 전원부, 상기 제 1 윈도우, 및 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되고, 가변되는 레지스턴스를 갖는 티 레지스터 네트워크부, 및 상기 전기 용량 브리지의 제 2 윈도우(Ns)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 기준 커패시터부를 포함한다.In this embodiment, the second calibration module may include a variable capacitor portion, one end of which is connected to the first window Nx of the capacitance bridge, and the other end of which is connected to the power source portion, the power source portion, A tee register network part connected to a contact point between a power source part and a ground terminal of the capacitance bridge and having a variable resistance and a first end connected to a second window Ns of the capacitance bridge, And a connected reference capacitor portion.

이 실시예에 있어서, 상기 가변 커패시터부는 10나노 패럿의 용량을 갖고, 상기 제 1 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 커패시터, 및 100피코패럿 내지 150피코패럿 사이의 값으로 가변되는 용량을 갖고, 상기 제 1 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터를 포함한다.In this embodiment, the variable capacitor portion has a capacitance of 10 nanofarads, a capacitor having one end connected to the first window and the other end connected to the power supply portion, and a variable value between 100 picofarads and 150 picofarads And a variable capacitor having one end connected to the first window and the other end connected to the power supply unit.

이 실시예에 있어서, 상기 티 레지스터 네트워크부는 상기 전원부에 일단이 연결된 제 1 레지스터, 상기 제 1 레지스터의 다른 일단에 연결되고, 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되는 제 2 레지스터, 및 상기 제 1 레지스터와 상기 제 2 레지스터 사이에 일단이 연결되고, 다른 일단이 상기 제 1 윈도우에 연결되는 가변 레지스터를 포함한다.In this embodiment, the tee register network unit may include a first register connected at one end to the power source unit, a second register connected at the other end of the first register and connected to a contact point between the power source unit and the ground terminal of the capacitance bridge, And a variable register having one end connected between the first register and the second register and the other end connected to the first window.

이 실시예에 있어서, 상기 기준 커패시터부는 10나노 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 2 윈도우에 일단이 연결되는 제 1 기준 커패시터, 및 100피코 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 2 윈도우에 일단이 연결되는 제 2 기준 커패시터를 포함한다.In this embodiment, the reference capacitor portion has a capacitance of 10 nano-Farads, a first reference capacitor having one end connected to the power source portion and one end connected to the second window, and a capacity of 100 picofarads, And a second reference capacitor, one end of which is connected to the power supply, and the other end of which is connected to the second window.

이 실시예에 있어서, 상기 제 2 캘리브레이션 모듈은 상기 제 3 레지스터의 레지스턴스 변화를 통해 1 x 10-4 부터 1 x 10-1까지의 포지티브 극성을 갖는 손실 계수를 캘리브레이션한다.In this embodiment, the second calibration module calibrates a loss coefficient having a positive polarity from 1 x 10 -4 to 1 x 10 -1 through a change in resistance of the third register.

이 실시예에 있어서, 상기 제 2 캘리브레이션 모듈은 상기 전기 용량 브리지의 제 2 윈도우(Ns)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터부, 상기 전원부, 상기 제 2 윈도우, 및 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되고, 가변되는 레지스턴스를 갖는 티 레지스터 네트워크부, 및 상기 전기 용량 브리지의 제 1 윈도우(Nx)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 기준 커패시터부를 포함한다.In this embodiment, the second calibration module may include a variable capacitor part having one end connected to the second window Ns of the capacitance bridge and the other end connected to the power source part, the power source part, the second window, A first terminal connected to a first window (Nx) of the capacitance bridge and connected to a contact between a power source and a ground terminal of the capacitance bridge and having a variable resistance; And a connected reference capacitor portion.

이 실시예에 있어서, 상기 가변 커패시터부는 10나노 패럿의 용량을 갖고, 상기 제 2 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 커패시터, 및 100피코패럿 내지 150피코패럿 사이의 값으로 가변되는 용량을 갖고, 상기 제 2 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터를 포함한다.In this embodiment, the variable capacitor portion has a capacitance of 10 nanofarads, a capacitor having one end connected to the second window and the other end connected to the power supply, and a variable between 100 picofarads and 150 picofarads And a variable capacitor having one end connected to the second window and the other end connected to the power supply unit.

이 실시예에 있어서, 상기 티 레지스터 네트워크부는 상기 전원부에 일단이 연결된 제 1 레지스터, 상기 제 1 레지스터의 다른 일단에 연결되고, 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되는 제 2 레지스터, 및 상기 제 1 레지스터와 상기 제 2 레지스터 사이에 일단이 연결되고, 다른 일단이 상기 제 2 윈도우에 연결되는 가변 레지스터를 포함한다.In this embodiment, the tee register network unit may include a first register connected at one end to the power source unit, a second register connected at the other end of the first register and connected to a contact point between the power source unit and the ground terminal of the capacitance bridge, And a variable register having one end connected between the first register and the second register and the other end connected to the second window.

이 실시예에 있어서, 상기 기준 커패시터부는 10나노 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 1 윈도우에 일단이 연결되는 제 1 기준 커패시터, 및 100피코 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 1 윈도우에 일단이 연결되는 제 2 기준 커패시터를 포함한다.In this embodiment, the reference capacitor portion has a capacitance of 10 nano-Farads, a first reference capacitor, one end of which is connected to the power source portion, one end of which is connected to the first window, and a capacity of 100 picofarads, And a second reference capacitor, one end of which is connected to the power source, and the other end of which is connected to the first window.

이 실시예에 있어서, 상기 제 2 캘리브레이션 모듈은 상기 제 3 레지스터의 레지스턴스 변화를 통해 1 x 10-4 부터 1 x 10-1까지의 네거티브 극성을 갖는 손실 계수를 캘리브레이션한다.In this embodiment, the second calibration module calibrates a loss coefficient having a negative polarity from 1 x 10 -4 to 1 x 10 -1 through a change in resistance of the third register.

본 발명의 커패시터 레지스터 뱅크 장치는 커패시턴스 캘리브레이션과 손실 계수 캘리브레이션을 통해 전기 용량 브리지의 성능을 평가할 수 있다. 커패시터 레지스터 뱅크 장치는 간단한 구조를 통해 구현됨에 따라 저비용으로, 전기 용량 브리지의 성능 평가를 간단하게 할 수 있으며, 성능 평가에 고가의 장비를 사용할 필요가 없음으로, 교정에 필요한 시간과 비용을 절감할 수 있다.The capacitor resistor bank device of the present invention can evaluate the performance of a capacitive bridge through capacitance calibration and loss factor calibration. The capacitor register bank device can be implemented with a simple structure to simplify the performance evaluation of the capacitive bridge at low cost, and it is possible to reduce the time and cost required for the calibration since there is no need to use expensive equipment for performance evaluation .

도 1은 본 발명에 따른 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치를 예시적으로 도시한 도면,
도 2는 도 1에 도시된 커패시터 레지스터 뱅크 장치의 제 1 캘리브레이션 모듈을 예시적으로 도시한 도면,
도 3은 도 2의 제 1 캘리브레이션 모듈을 상세히 도시한 도면,
도 4는 도 1의 제 2 캘리브레이션 모듈을 예시적으로 도시한 도면,
도 5는 제 2 캘리브레이션 모듈에서 티-네트워크 레지스터들의 조합을 예시적으로 도시한 도면,
도 6은 본 발명에 따른 커패시턴스 비를 예시적으로 도시한 도면, 및
도 7은 본 발명에 따른 디시패이션 팩터를 예시적으로 도시한 도면이다.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is an exemplary illustration of a capacitor register bank device for evaluating a capacitive bridge according to the present invention; Fig.
FIG. 2 is an exemplary illustration of a first calibration module of the capacitor register bank device shown in FIG. 1,
FIG. 3 is a detailed view of the first calibration module of FIG. 2,
Figure 4 is an exemplary illustration of the second calibration module of Figure 1,
5 illustrates an exemplary combination of T-network registers in a second calibration module,
Fig. 6 is a view showing an example of a capacitance ratio according to the present invention, and Fig.
FIG. 7 is a diagram illustrating a disfiguration factor according to the present invention.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 모호하지 않도록 하기 위해 생략될 것이라는 것을 유의하여야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, only parts necessary for understanding the operation according to the present invention will be described, and descriptions of other parts will be omitted in order to avoid obscuring the gist of the present invention.

본 발명은 전기 용량 브릿지 일예로, 상용 고전압 전기 용량 브릿지를 평가하기 위한 커패시터 레지스터 뱅크 장치를 제공한다.The present invention provides, for example, a capacitor resistor bank device for evaluating a commercial high voltage capacitive bridge.

도 1은 본 발명에 따른 전기 용량 브리지를 평가하기 위한 커패시터 레지스터 뱅크 장치를 도시한 도면이다.1 shows a capacitor register bank device for evaluating a capacitive bridge according to the present invention.

도 1을 참조하면, 커패시터 레지스터 뱅크 장치(100)는 제 1 캘리브레이션 모듈(110)과 제 2 캘리브레이션 모듈(120), 전원부(130), 및 스위치부(140)를 포함한다.Referring to FIG. 1, the capacitor bank device 100 includes a first calibration module 110, a second calibration module 120, a power supply 130, and a switch unit 140.

커패시터 레지스터 뱅크 장치(100)는 전기 용량 브리지(10)를 평가하기 위한 장치이다. 여기서, 전기 용량 브리지(10)는 고전압 전기 용량 브리지일 수 있다. 전기 용량 브릿지(10)는 제 1 윈도우(Nx)(11)와 제 2 윈도우(Ns)(12)를 포함한다. 여기서, 제 1 윈도우(11)는 널인디케이터(nullindicator)에 연결된 브리지의 윈도우이고, 제 2 윈도우(12)는 조절 윈도우이다.The capacitor register bank device 100 is a device for evaluating the capacitive bridge 10. Here, the capacitive bridge 10 may be a high voltage capacitive bridge. The capacitance bridge 10 includes a first window Nx 11 and a second window Ns 12. Here, the first window 11 is a window of a bridge connected to a null indicator and the second window 12 is a control window.

제 1 캘리브레이션 모듈(110)은 스위치부(140)를 통해 전기 용량 브리지(10)에 연결되고, 전기 용량 브리지(10)의 커패시턴스비(capacitance ratio)를 측정한다.The first calibration module 110 is connected to the capacitive bridge 10 via the switch unit 140 and measures the capacitance ratio of the capacitive bridge 10.

제 2 캘리브레이션 모듈(120)은 스위치부(140)를 통해 전기 용량 브리지(10)에 연결되고, 전기 용량 브리지(10)의 손실 계수(또는, 디시패이션 팩터)(dissipation factor)를 측정한다.The second calibration module 120 is connected to the capacitance bridge 10 through the switch unit 140 and measures the loss factor (or dissipation factor) of the capacitance bridge 10.

전원부(130)는 캘리브레이션 모듈(110, 120)의 동작을 위한 동작 전원 또는 동작 전압을 제공한다. 전원부(130)는 전기 용량 브리지(10)의 접지단에 연결될 수 있다.The power supply unit 130 provides operating power or operating voltage for the operation of the calibration modules 110 and 120. The power supply unit 130 may be connected to the ground terminal of the capacitive bridge 10.

스위치부(140)는 제 1 스위치(141)와 제 2 스위치(142)를 포함한다. 제 1 스위치부(141)와 제 2 스위치부(142)는 제 1 캘리브레이션 모듈(141)에 연결되거나 제 2 캘리브레이션 모듈(142)에 연결될 수 있다.The switch unit 140 includes a first switch 141 and a second switch 142. The first switch unit 141 and the second switch unit 142 may be connected to the first calibration module 141 or may be connected to the second calibration module 142.

따라서, 제 1 스위치(141)가 제 1 노드(L1)에 연결되면, 제 2 스위치(142)는 제 2 노드(L2)에 연결되고, 제 1 스위치(141)가 제 3 노드(L3)에 연결되면, 제 2 스위치(142)는 제 4 노드(L4)에 연결된다.Therefore, when the first switch 141 is connected to the first node L1, the second switch 142 is connected to the second node L2, and the first switch 141 is connected to the third node L3 When connected, the second switch 142 is connected to the fourth node L4.

여기서, 스위치부(141) 내 각 스위치들(141, 142)의 동작은 사용자 선택 신호 입력(또는, 사용자 조절)에 의해 제어되거나, 별도의 제어부 등을 통해 제어될 수 있다.Here, the operation of each of the switches 141 and 142 in the switch unit 141 may be controlled by a user selection signal input (or user control), or may be controlled through a separate controller or the like.

이를 통해, 본 발명에서는 전기 용량 브리지(10)의 커패시턴스비와 디시패이션 팩터의 캘리브레이션에 따른 성능을 평가할 수 있는 커패시터 레지스터 뱅크 장치를 제공할 수 있다.Accordingly, it is possible to provide a capacitor register bank device capable of evaluating the capacitance ratio of the capacitive bridge 10 and the performance according to the calibration of the desaturation factor.

도 2는 도 1에 도시된 커패시터 레지스터 뱅크 장치의 제 1 캘리브레이션 모듈을 예시적으로 도시한 도면이다.FIG. 2 is an exemplary diagram illustrating a first calibration module of the capacitor register bank device shown in FIG. 1. Referring to FIG.

도 2를 참조하면, 제 1 캘리브레이션 모듈(110)은 테스트 커패시터부(111)와 제 1 기준 커패시터부(112)를 포함한다. 제 1 스위치(SW1)는 제 1 노드(L1)와 전기 용량 브릿지(10)의 제 1 윈도우(Nx)(11)를 연결하고, 제 2 스위치(SW2)는 제 2 노드(L2)와 전기 용량 브릿지(10)의 제 2 윈도우(Ns)(12)를 연결한 상태이다.Referring to FIG. 2, the first calibration module 110 includes a test capacitor unit 111 and a first reference capacitor unit 112. The first switch SW1 connects the first node L1 and the first window Nx 11 of the capacitance bridge 10. The second switch SW2 connects the second node L2 and the capacitance And the second window (Ns) 12 of the bridge 10 are connected.

테스트 커패시터부(111)는 100나노패럿(nF)을 기준으로 수백(nF)의 값 또는 1마이크로패럿(uF)을 기준으로 수(uF)의 일반화된 값들로 가변하여 테스트 커패시터값(Cx)을 설정할 수 있다. 테스트 커패시터부(111)는 일단이 제 1 노드(L1)에 연결되고, 다른 일단이 제 5 노드(H1)에 연결된다.The test capacitor unit 111 varies the test capacitor value Cx by changing the value to several hundreds (nF) based on 100 nanofarads (nF) or to a generalized value of several (uF) based on one microfarad Can be set. The test capacitor unit 111 has one end connected to the first node L1 and the other end connected to the fifth node H1.

제 1 기준 커패시터부(112)는 10nF 또는 100(nF) 중 하나의 값으로 기준 커패시터값(Cn)을 설정할 수 있다. 제 1 기준 커패시터부(112)는 일단이 제 2 노드(L2)에 연결되고, 다른 일단이 제 6 노드(H2)에 연결된다.The first reference capacitor unit 112 may set the reference capacitor value Cn to a value of either 10 nF or 100 nF. The first reference capacitor unit 112 has one end connected to the second node L2 and the other end connected to the sixth node H2.

이때, 전원부(130)는 제 1 윈도우(Nx)(11)와 제 2 윈도우(Ns)(12)의 접점(즉, 접지단)에 일단이 연결되고, 테스트 커패시터부(111)와 제 1 기준 커패시터부(112)의 접점(제 5 노드(H5)와 제 6 노드(H6))에 다른 일단이 연결된다.At this time, the power supply unit 130 is connected at one end to the contact point (i.e., the ground terminal) of the first window Nx 11 and the second window Ns 12, and the test capacitor unit 111 and the first reference (The fifth node H5 and the sixth node H6) of the capacitor unit 112 are connected to each other.

이를 통해, 테스트 커패시턴스부(111)는 커패시턴스비의 범위를 일대일(1/1(1:1))부터 천대일(1000/1(1000:1))까지 커패시턴스 값들을 변화시켜가며, 전기 용량 브리지(10)의 성능을 측정할 수 있다.As a result, the test capacitance section 111 changes the capacitance value range from a one-to-one (1/1 (1: 1)) to a thousand (1000/1 (1000: 1) (10) can be measured.

도 3은 도 2의 제 1 캘리브레이션 모듈을 상세히 도시한 도면이다.FIG. 3 is a detailed view of the first calibration module of FIG. 2. FIG.

도 3을 참조하면, 제 1 캘리브레이션 모듈(110)은 도 2에서 도시된 제 1 노드(L1)와 제 5 노드(H1) 사이에 연결된 테스트 커패시터부(111)와 제 2 노드(L2)와 제 6 노드(H2) 사이에 연결된 제 1 기준 커패시터부(112)를 포함한다.3, the first calibration module 110 includes a test capacitor unit 111 connected between a first node L1 and a fifth node H1 shown in FIG. 2, a second node L2, And a first reference capacitor portion 112 connected between the six nodes H2.

테스트 커패시터부(111)는 테스트 커패시터들(Cx1-Cx20), 테스트 스위치들(S1-S20), 및 스위치들(SW3, SW4)을 포함한다.The test capacitor unit 111 includes test capacitors Cx1 to Cx20, test switches S1 to S20, and switches SW3 and SW4.

테스트 커패시터부(111)에서 커패시터들(Cx1-Cx10) 각각이 제 1 테스트 노드(L11)와 제 2 테스트 노드(H11)에 연결된다. 여기서, 10개의 커패시터들(Cx1-Cx10) 각각은 1uF의 용량을 갖는다.In the test capacitor unit 111, each of the capacitors Cx1 to Cx10 is connected to the first test node L11 and the second test node H11. Here, each of the ten capacitors Cx1 to Cx10 has a capacitance of 1 uF.

테스트 커패시터들(Cx1-Cx10) 각각은 일단이 테스트 스위치들(S1-S10) 각각을 통해 제 1 테스트 노드(L11)에 연결되고, 다른 일단이 제 2 테스트 노드(H11)에 연결된다. 또한, 테스트 커패시터들(Cx1-Cx10)의 다른 일단과 테스트 스위치들(S1-S10) 사이의 접점은 제 1 테스트 노드(L11)에 연결된다.Each of the test capacitors Cx1 to Cx10 is connected to the first test node L11 through one end of each of the test switches S1 to S10 and the other end is connected to the second test node H11. In addition, the contact point between the other end of the test capacitors Cx1-Cx10 and the test switches S1-S10 is connected to the first test node L11.

예를 들면, 제 1 테스트 커패시터(Cx1)의 일단이 제 1 테스트 스위치(S1)를 통해 제 1 테스트 노드(L11)에 연결되고, 제 1 테스트 커패시터(Cx1)의 다른 일단이 제 2 테스트 노드(H11)에 연결된다. 제 1 테스트 커패시터(Cx1)와 제 1 테스트 스위치(S1) 사이의 접점은 제 1 테스트 노드(L11)에 연결된다.For example, one end of the first test capacitor (Cx1) is connected to the first test node (L11) through the first test switch (S1), and the other end of the first test capacitor (Cx1) H11. The contact point between the first test capacitor Cx1 and the first test switch S1 is connected to the first test node L11.

제 2 테스트 커패시터(Cx2)의 일단이 제 2 테스트 스위치(S2)를 통해 제 1 테스트 노드(L11)에 연결되고, 제 2 테스트 커패시터(Cx2)의 다른 일단이 제 2 테스트 노드(H11)에 연결된다. 제 2 테스트 커패시터(Cx2)와 제 2 테스트 스위치(S2) 사이의 접점은 제 1 테스트 노드(L11)에 연결된다.One end of the second test capacitor Cx2 is connected to the first test node L11 through the second test switch S2 and the other end of the second test capacitor Cx2 is connected to the second test node H11 do. The contact between the second test capacitor Cx2 and the second test switch S2 is connected to the first test node L11.

이와 같이, 나머지 테스트 커패시터들(Cx3-Cx10)과 나머지 테스트 스위치들(S3-S10)도 제 1 테스트 커패시터(Cx1) 및 제 1 테스트 스위치(S1) 또는 제 2 테스트 커패시터(Cx2) 및 제 2 테스트 스위치(S2)와 같은 형태로 제 1 테스트 노드(L11)와 제 2 테스트 노드(H11)에 연결된다.The remaining test capacitors Cx3-Cx10 and the remaining test switches S3-S10 are also connected to the first test capacitor Cx1 and the first test switch S1 or the second test capacitor Cx2, And is connected to the first test node L11 and the second test node H11 in the form of a switch S2.

이를 통해, 테스트 커패시터(Cx1-Cx10)들은 테스트 스위치(S1-S10)의 온 동작에 따라 상호 간에 병렬로 연결된다.Thus, the test capacitors Cx1 to Cx10 are connected in parallel with each other according to the ON operation of the test switches S1 to S10.

또한, 테스트 커패시터부(111)에서 테스트 커패시터들(Cx11-Cx20) 각각이 테스트 스위치들(S11-S20)을 통해 연결된다. 여기서, 10개의 커패시터들(Cx11-Cx20) 각각은 100nF의 용량을 갖는다.In addition, the test capacitors Cx11 to Cx20 are connected to the test capacitor unit 111 through the test switches S11 to S20, respectively. Here, each of the ten capacitors Cx11 to Cx20 has a capacity of 100 nF.

테스트 커패시터들(Cx11-Cx20) 각각은 일단이 테스트 스위치들(S11-S20) 각각을 통해 제 3 테스트 노드(L12)에 연결되고, 다른 일단이 제 4 테스트 노드(H12)에 연결된다. 또한, 테스트 커패시터들(Cx11-Cx20)의 다른 일단과 테스트 스위치들(S11-S20) 사이의 접점은 제 3 스위치 1 노드(L12)에 연결된다.Each of the test capacitors Cx11 to Cx20 is connected to the third test node L12 through one of the test switches S11 to S20 and the other end is connected to the fourth test node H12. Further, the contact point between the other end of the test capacitors Cx11-Cx20 and the test switches S11-S20 is connected to the third switch 1 node L12.

예를 들면, 제 11 테스트 커패시터(Cx11)의 일단이 제 11 테스트 스위치(S11)를 통해 제 3 테스트 노드(L12)에 연결되고, 제 11 테스트 커패시터(Cx11)의 다른 일단이 제 4 테스트 노드(H12)에 연결된다. 제 11 테스트 커패시터(Cx11)와 제 11 테스트 스위치(S11) 사이의 접점은 제 3 테스트 노드(L12)에 연결된다.For example, one end of the eleventh test capacitor Cx11 is connected to the third test node L12 through the eleventh test switch S11, the other end of the eleventh test capacitor Cx11 is connected to the fourth test node L12 H12. A contact point between the eleventh test capacitor Cx11 and the eleventh test switch S11 is connected to the third test node L12.

제 12 테스트 커패시터(Cx12)의 일단이 제 12 테스트 스위치(S12)를 통해 제 3 테스트 노드(L12)에 연결되고, 제 12 테스트 커패시터(Cx12)의 다른 일단이 제 4 테스트 노드(H12)에 연결된다. 제 12 테스트 커패시터(Cx12)와 제 12 테스트 스위치(S12) 사이의 접점은 제 3 테스트 노드(L12)에 연결된다.One end of the twelfth test capacitor Cx12 is connected to the third test node L12 via the twelfth test switch S12 and the other end of the twelfth test capacitor Cx12 is connected to the fourth test node H12 do. The contact point between the twelfth test capacitor Cx12 and the twelfth test switch S12 is connected to the third test node L12.

이와 같이, 나머지 테스트 커패시터들(Cx13-Cx20)과 나머지 테스트 스위치들(S13-S20)도 제 11 테스트 커패시터(Cx11) 및 제 11 테스트 스위치(S11) 또는 제 12 테스트 커패시터(Cx12) 및 제 12 테스트 스위치(S12)와 같은 형태로 제 3 테스트 노드(L12)와 제 4 테스트 노드(H12)에 연결된다.The remaining test capacitors Cx13 to Cx20 and the remaining test switches S13 to S20 are also connected to the eleventh test capacitor Cx11 and the eleventh test switch S11 or the twelfth test capacitor Cx12, And is connected to the third test node L12 and the fourth test node H12 in the same manner as the switch S12.

이를 통해, 테스트 커패시터(Cx11-Cx20)들은 테스트 스위치(S11-S20)의 온 동작에 따라 상호 간에 병렬로 연결된다.Thus, the test capacitors Cx11 to Cx20 are connected in parallel with each other according to the ON operation of the test switches S11 to S20.

한편, 테스트 커패시터부(111)는 테스트 선택 스위치들(SW3, SW4)을 포함한다. 제 1 테스트 선택 스위치(SW3)는 제 1 노드(L1)에 연결되고, 제 1 테스트 노드(L11)와 제 3 테스트 노드(L12) 중 하나의 노드에 연결된다. 또한, 제 2 테스트 선택 스위치(SW4)는 제 5 노드(H1)에 연결되고, 제 2 테스트 노드(H11)와 제 4 테스트 노드(H12) 중 하나의 노드에 연결된다.On the other hand, the test capacitor unit 111 includes test selection switches SW3 and SW4. The first test selection switch SW3 is connected to the first node L1 and is connected to one of the first test node L11 and the third test node L12. The second test selection switch SW4 is connected to the fifth node H1 and is connected to one of the second test node H11 and the fourth test node H12.

제 1 테스트 선택 스위치(SW3)가 제 1 테스트 노드(L11)에 연결될 때, 제 2 테스트 선택 스위치(SW4)가 제 2 테스트 노드(H11)에 연결되고, 제 1 테스트 선택 스위치(SW3)가 제 2 테스트 노드(L12)에 연결될 때, 제 2 테스트 선택 스위치(SW4)가 제 4 테스트 노드(H12)에 연결된다.The second test selection switch SW4 is connected to the second test node H11 when the first test selection switch SW3 is connected to the first test node L11, 2 test node L12, the second test selection switch SW4 is connected to the fourth test node H12.

제 1 기준 커패시터부(112)는 기준 커패시터들(Cn1, Cn2)과 기준 스위치들(Sn1, Sn2)을 포함한다.The first reference capacitor unit 112 includes reference capacitors Cn1 and Cn2 and reference switches Sn1 and Sn2.

기준 커패시터(112)에서 기준 커패시터들(Cn1, Cn2)이 제 3 노드(L2)와 제 6 노드(H2)에 연결된다. 여기서, 제 1 기준 커패시터(Cn1)는 100nF의 용량을 갖고, 제 2 기준 커패시터(Cn2)는 제 10nF의 용량을 갖는다.In the reference capacitor 112, the reference capacitors Cn1 and Cn2 are connected to the third node L2 and the sixth node H2. Here, the first reference capacitor Cn1 has a capacitance of 100 nF and the second reference capacitor Cn2 has a capacitance of 10 nF.

제 1 기준 커패시터(Cn1)는 일단이 제 1 기준 스위치(Sn1)를 통해 제 3 노드(L2)에 연결되고, 다른 일단이 제 6 노드(H2)에 연결된다.The first reference capacitor Cn1 has one end connected to the third node L2 through the first reference switch Sn1 and the other end connected to the sixth node H2.

제 2 기준 커패시터(Cn2)는 일단이 제 2 기준 스위치(Sn2)를 통해 제 3 노드(L2)에 연결되고, 다른 일단이 제 6 노드(H2)에 연결된다.The second reference capacitor Cn2 has one end connected to the third node L2 via the second reference switch Sn2 and the other end connected to the sixth node H2.

제 1 캘리브레이션 모듈(110)을 구성하는 커패시터들(Cn1, Cn2, Cx1-Cx20) 각각은 200볼트(V)까지 견딜 수 있는 세라믹 유전체 물질로 구성된 세라믹 커패시터일 수 있다.Each of the capacitors Cn1, Cn2, and Cx1-Cx20 constituting the first calibration module 110 may be a ceramic capacitor composed of a ceramic dielectric material capable of withstanding 200 volts (V).

제 1 캘리브레이션 모듈(110)은 10nF 또는 100nF의 용량을 갖는 기준 커패시터들(Cn1, Cn2)과 100nF 또는 1uF의 용량을 갖는 테스트 커패시터들(Cx1-Cx20)을 사용하여 1:1부터 1000:1까지의 커패시턴스 비(capacitance ratio)의 범위를 만들 수 있다.The first calibration module 110 may be implemented using reference capacitors Cn1 and Cn2 having a capacitance of 10 nF or 100 nF and test capacitors Cx1 to Cx20 having a capacitance of 100 nF or 1 uF to 1: Of the capacitance ratio of the capacitor.

여기서, 테스트 커패시터들(Cx1-Cx20)과 기준 커패시터들(Cn1, Cn2)은 약 200V까지의 전압을 견딜 수 있는 구조를 갖는다. 각 커패시터들은 커패시턴스와 손실계수의 실제 값을 측정하기 위해 획득되기 위한 전류 비교기 기반 고전압 커패시턴스 브리지(CCB-HVCB: current-comparator-based high voltage capacitance bridge)를 사용하여 측정된다. 테스트 커패시터들은 액면 값에 근접하게 전체 커패시턴스를 획득할 수 있고, 평균 손실 계수는 가능한 최소화된다.Here, the test capacitors Cx1 to Cx20 and the reference capacitors Cn1 and Cn2 have a structure capable of withstanding voltages up to about 200V. Each capacitor is measured using a current comparator based high voltage capacitance bridge (CCB-HVCB) to be obtained to measure the actual value of the capacitance and loss factor. The test capacitors can obtain the total capacitance close to the liquid surface value, and the average loss coefficient is minimized as much as possible.

이와 같이, 10개의 테스트 커패시터들을 병렬 연결함으로써, 1nF을 갖는 테스트 커패시턴스의 경우, 10개를 이용하여 10nF의 커패시턴스 값을 구현함에 따라 상대적으로 낮은 평균 손실 계수를 가질 수 있다.Thus, by connecting 10 test capacitors in parallel, a test capacitance having 1 nF can have a relatively low average loss factor by implementing 10 nF capacitance value by using 10 test capacitors.

테스트 커패시턴스들 전체 커패시턴스(Ctot)와 전체 컨턱턴스(Gtot)는 하기의 수학식 1과 같이 나타낼 수 있다.The total capacitance (C tot ) and the total conductance (G tot ) of the test capacitances can be expressed by the following Equation (1).

Figure pat00001
Figure pat00001

여기서, C1 내지 C10은 테스트 커패시터들(Cx1-Cx10) 또는 테스트 커패시터들(Cx11-Cx20)의 각각의 커패시턴스를 나타내고, G1 내지 G10은 테스트 커패시터들(Cx1-Cx10) 또는 테스트 커패시터들(Cx11-Cx20)의 각각의 컨턱턴스를 나타낼 수 있다.Here, C 1 through C 10 represent the respective capacitances of the test capacitors Cx 1 through Cx 10 or the test capacitors Cx 11 through Cx 20 , and G 1 through G 10 represent the capacitances of the test capacitors Cx 1 through Cx 10 , (Cx11-Cx20), respectively.

또한, 손실 계수는 하기의 수학식 2에 근거하여 나타낼 수 있다.Further, the loss coefficient can be expressed based on the following equation (2).

Figure pat00002
Figure pat00002

우선, 비율 1/1(1:1)부터 10/1(10:1)까지의 비율은 제 1 기준 커패시터(Cn1)와 테스트 커패시터들(Cx11-Cx20)에 의해 만들어질 수 있다. 이때, 제 1 기준 스위치(Sn1)가 온(ON) 동작하고, 제 11 테스트 스위치(S11) 내지 제 20 테스트 스위치(S20)가 선택적으로 온 동작한다. 예를 들어, 테스트 스위치(S11-S20)들 중 한 개가 온 동작하면, 1/1의 비율을 만들 수 있고, 다섯 개가 온 동작하면 5/1의 비율을 만들 수 있고, 열 개가 온 동작하면, 10/1의 비율을 만들 수 있다.First, the ratio of 1/1 (1: 1) to 10/1 (10: 1) can be made by the first reference capacitor Cn1 and the test capacitors Cx11-Cx20. At this time, the first reference switch Sn1 is turned on and the eleventh test switch S11 to the twentieth test switch S20 are selectively turned on. For example, if one of the test switches S11-S20 is turned on, a ratio of 1/1 can be made. If five test switches S11-S20 are turned on, a ratio of 5/1 can be made. If ten test switches S11- You can make a ratio of 10/1.

이때, 제 1 테스트 선택 스위치(SW3)는 제 1 노드(L1)와 제 3 테스트 노드(L12)를 연결하고, 제 2 테스트 선택 스위치(SW4)는 제 5 노드(H1)와 제 4 테스트 노드(H12)를 연결한다.At this time, the first test selection switch SW3 connects the first node L1 and the third test node L12, and the second test selection switch SW4 connects the fifth node H1 and the fourth test node L12 H12).

비율 20/1(20:1)부터 100/1(100:1)까지의 비율은 제 1 기준 커패시터(Cn1)와 테스트 커패시터들(Cx1-Cx10)에 의해 만들어질 수 있다. 이때, 제 1 기준 스위치(Sn1)가 온(ON) 동작하고, 제 1 테스트 스위치(S1) 내지 제 10 테스트 스위치(S10)가 선택적(즉, 2개 이상이 온 동작)으로 온 동작한다. 예를 들어, 테스트 스위치(S1-S10)들 중 두 개가 온 동작하면, 20/1의 비율을 만들어낼 수 있고, 열 개가 온 동작하면, 100/1의 비율을 만들 수 있다.The ratio of 20/1 (20: 1) to 100/1 (100: 1) can be made by the first reference capacitor Cn1 and the test capacitors Cx1-Cx10. At this time, the first reference switch Sn1 is turned on and the first test switch S1 to the tenth test switch S10 are selectively turned on (that is, two or more are turned on). For example, if two of the test switches (S1-S10) are turned on, a ratio of 20/1 can be produced, and if ten switches are turned on, a ratio of 100/1 can be made.

이때, 제 1 테스트 선택 스위치(SW3)는 제 1 노드(L1)와 제 1 테스트 노드(L11)를 연결하고, 제 2 테스트 선택 스위치(SW4)는 제 5 노드(H1)와 제 3 테스트 노드(H11)를 연결한다.At this time, the first test selection switch SW3 connects the first node L1 and the first test node L11, and the second test selection switch SW4 connects the fifth node H1 and the third test node L11. H11).

다음으로, 비율 200/1(200:1)부터 1000/1(1000/1)까지의 비율을 제 2 기준 커패시터(Cn2)와 테스트 커패시터들(Cx1-Cx10)에 의해 만들어질 수 있다. 이때, 제 2 기준 스위치(Sn2)가 온(ON) 동작하고, 제 1 테스트 스위치(S1) 내지 제 10 테스트 스위치(S10)가 선택적(즉, 2개 이상이 온 동작)으로 온 동작한다. 예를 들어, 테스트 스위치(S1-S10)들 중 두 개가 온 동작하면, 200/1의 비율을 만들어낼 수 있고, 열 개가 온 동작하면, 1000/1의 비율을 만들 수 있다.Next, the ratio of the ratio of 200/1 (200: 1) to 1000/1 (1000/1) can be made by the second reference capacitor Cn2 and the test capacitors Cx1-Cx10. At this time, the second reference switch Sn2 is turned on, and the first to tenth test switches S1 to S10 are turned on selectively (that is, two or more are turned on). For example, if two of the test switches S1-S10 are turned on, a ratio of 200/1 can be produced, and if ten switches are turned on, a ratio of 1000/1 can be made.

이때, 제 1 테스트 선택 스위치(SW3)는 제 1 노드(L1)와 제 1 테스트 노드(L11)를 연결하고, 제 2 테스트 선택 스위치(SW4)는 제 5 노드(H1)와 제 3 테스트 노드(H11)를 연결한다.At this time, the first test selection switch SW3 connects the first node L1 and the first test node L11, and the second test selection switch SW4 connects the fifth node H1 and the third test node L11. H11).

제 1 캘리브레이션 모듈(110)에서 커패시턴스비에 따른 이론 값(TV: theoretical value)과 측정된 값(MV: measured value)의 비교에 의해 에러값(δ)은 하기의 수학식3과 같이 나타낼 수 있다. The error value? Can be expressed by the following Equation 3 by comparing the measured value (TV) with the measured value (MV) according to the capacitance ratio in the first calibration module 110 .

Figure pat00003
Figure pat00003

이를 통해, 제 1 캘리브레이션 모듈(110)은 연결된 전기 용량 브릿지(10)의 성능 측정 시 일대일(1/1(1:1))부터 천대일(1000/1(1000:1))까지 범위를 측정할 수 있다.Thus, the first calibration module 110 measures the range from one-to-one (1/1 (1: 1)) to thousand-digit days (1000/1 (1000: 1)) when measuring the performance of the connected capacitive bridge can do.

도 4는 도 1의 제 2 캘리브레이션 모듈을 예시적으로 도시한 도면이다.FIG. 4 is a diagram illustrating an exemplary second calibration module of FIG. 1;

도 4를 참조하면, 제 2 캘리브레이션 모듈(120)은 가변 커패시터부(121), 티(T)-레지스터 네트워크부(122), 및 제 2 기준 커패시터부(123)를 포함한다.Referring to FIG. 4, the second calibration module 120 includes a variable capacitor portion 121, a T (T) -register network portion 122, and a second reference capacitor portion 123.

제 1 스위치(SW1)는 제 3 노드(L3)와 전기 용량 브릿지(10)의 제 1 윈도우(Nx)(11)를 연결하고, 제 2 스위치(SW2)는 제 4 노드(L4)와 전기 용량 브릿지(10)의 제 2 윈도우(Ns)(12)를 연결한 상태이다.The first switch SW1 connects the third node L3 to the first window Nx 11 of the capacitance bridge 10 and the second switch SW2 connects the fourth node L4 and the capacitance And the second window (Ns) 12 of the bridge 10 are connected.

가변 커패시터부(121)는 커패시터(Cx31)와 가변 커패시터(Cx32)를 포함한다. The variable capacitor unit 121 includes a capacitor Cx31 and a variable capacitor Cx32.

가변 커패시터부(121)에서 커패시터(Cx31)와 가변 커패시터(Cx32)는 제 3 노드(L3)와 제 7 노드(H3) 사이에 연결된다.The capacitor Cx31 and the variable capacitor Cx32 in the variable capacitor unit 121 are connected between the third node L3 and the seventh node H3.

커패시터(Cx31)는 일단이 제 3 노드(L3)에 연결되고, 다른 일단이 제 7노드(H7)에 연결된다. 커패시터(Cx31)는 10nF의 용량을 갖는다.The capacitor Cx31 is connected at one end to the third node L3 and the other end is connected to the seventh node H7. Capacitor Cx31 has a capacitance of 10 nF.

가변 커패시터(Cx32)는 일단이 제 3 노드(L3)에 연결되고, 다른 일단이 제 7 노드(H7)에 연결된다. 가변 커패시터(Cx32)는 용량을 가변되도록 조절할 수 있다. 가변 커패시터(Cx32)는 일예로, 약 100pF 내지 150pF의 값 사이에서 변화할 수 있다.The variable capacitor Cx32 is connected at one end to the third node L3 and at the other end to the seventh node H7. The variable capacitor Cx32 can be adjusted to vary the capacitance. The variable capacitor Cx32 may, for example, vary between values of about 100 pF to 150 pF.

이를 통해, 커패시터(Cx31)와 가변 커패시터(Cx32)는 제 3 노드(L3)와 제 7 노드(H7)에서 병렬로 연결된다.Thus, the capacitor Cx31 and the variable capacitor Cx32 are connected in parallel at the third node L3 and the seventh node H7.

티(T) 레지스터 네트워크부(122)는 제 1 레지스터(R1), 제 2 레지스터(R2), 및 가변 레지스터(R3)를 포함한다. 티 레지스터 네트워크부(122)는 가변 커패시터부(121)의 커패시턴스 변화에 손실 계수 캘리브레이션 동안 부유 커패시턴스(stray capacitance) 또는 기생 커패시턴스(parasitic capacitance)를 생성한다.The T (T) register network section 122 includes a first register R1, a second register R2, and a variable register R3. The tee register network section 122 generates stray capacitance or parasitic capacitance during the loss coefficient calibration on the capacitance change of the variable capacitor section 121. [

제 1 레지스터(R1)는 일단이 제 7 노드(H3)에 연결되고, 다른 일단이 제 9 노드(T1)에 연결된다.The first register R1 is connected at one end to the seventh node H3 and the other end is connected to the ninth node T1.

제 2 레지스터(R2)는 일단이 제 9 노드(T1)에 연결되고, 다른 일단이 전원부(130)와 전기 용량 브리지(10)의 접지단 사이에 연결된다.The second resistor R2 has one end connected to the ninth node T1 and the other end connected between the power supply 130 and the ground terminal of the capacitance bridge 10. [

여기서, 제 1 레지스터(R1)와 제 2 레지스터(R2)는 고정된 레지스턴스를 갖는다.Here, the first resistor R1 and the second resistor R2 have a fixed resistance.

가변 레지스터(R3)는 일단이 제 9 노드(T1)에 연결되고, 다른 일단이 제 3 노드(L3)에 연결된다. 가변 레지스터(R3)는 가변되는 레지스턴스를 갖는다. 이때, 가변 레지스터(R3)의 가변 레지스턴스를 갖는 것에 따른 가변 레지스터 회로(1221)를 예시적으로 도시한다. 그러므로, 가변 레지스터(R3)는 가변 레지스터 회로(1221)로 구현될 수 있다.The variable resistor R3 is connected at one end to the ninth node T1 and at the other end to the third node L3. The variable resistor R3 has a variable resistance. At this time, a variable register circuit 1221 according to the variable resistor R3 has a variable resistance. Therefore, the variable resistor R3 can be implemented by the variable resistor circuit 1221. [

가변 레지스터 회로(1221)는 보조 스위치들(S31-S38)과 보조 레지스터들(R11-R18)로 구현될 수 있다. 제 9 노드(T1)와 제 3 노드(L3) 사이에 제 1 보조 스위치(S31)와 제 1 보조 레지스터(R11)가 직렬 연결되고, 제 9 노드(T1)와 제 3 노드(L3) 사이에 제 2 보조 스위치(S32)와 제 2 보조 레지스터(S33)가 직렬 연결된다. 이와 같이, 나머지 보조 스위치들(S33-S38)과 보조 레지스터들(R13-R18)도 보조 스위치들(S31, S32) 및 보조 레지스터들(R11, 12)과 같이 연결된다. 제 1 보조 스위치(S31) 내지 제 8 보조 스위치(S38)의 온 또는 오프에 의해 가변 레지스터 회로(1221)의 레지스턴스가 조절될 수 있다.The variable resistor circuit 1221 may be implemented with the auxiliary switches S31-S38 and the auxiliary registers R11-R18. The first auxiliary switch S31 and the first auxiliary resistor R11 are connected in series between the ninth node T1 and the third node L3 and the first auxiliary switch S31 is connected in series between the ninth node T1 and the third node L3. The second auxiliary switch S32 and the second auxiliary register S33 are connected in series. In this manner, the remaining auxiliary switches S33-S38 and the auxiliary registers R13-R18 are connected together with the auxiliary switches S31, S32 and the auxiliary registers R11, 12. The resistance of the variable resistor circuit 1221 can be adjusted by turning on or off the first to S8 auxiliary switches S31 to S38.

제 2 기준 커패시터부(123)는 제 3 기준 커패시터(Cn3)와 제 4 기준 커패시터(Cn4)를 포함한다. 제 2 기준 커패시터부(123)에서 제 3 기준 커패시터(Cn3)와 제 4 기준 커패시터(Cn4)는 제 4 노드(L4)와 제 8 노드(H4) 사이에 연결된다.The second reference capacitor unit 123 includes a third reference capacitor Cn3 and a fourth reference capacitor Cn4. The third reference capacitor Cn3 and the fourth reference capacitor Cn4 in the second reference capacitor unit 123 are connected between the fourth node L4 and the eighth node H4.

제 3 기준 커패시터(Cn3)는 일단이 제 4 노드(L4)에 연결되고, 다른 일단이 제 8 노드(H4)에 연결된다. 제 3 기준 커패시터(Cn3)는 10nF의 용량을 갖는다.The third reference capacitor Cn3 has one end connected to the fourth node L4 and the other end connected to the eighth node H4. The third reference capacitor Cn3 has a capacitance of 10 nF.

제 4 기준 커패시터(Cn4)는 일단이 제 4 노드(L4)에 연결되고, 다른 일단이 제 8 노드(H4)에 연결된다. 제 4 기준 커패시터(Cn4)는 100pF의 용량을 갖는다. 여기서, 제 4 기준 커패시터(Cn4)는 커패시터(Cx31)과 단일 비율(unity ratio)로 매치되기 위해 제 3 기준 커패시터(Cn3)와 가변 커패시터(Cx32)를 필요로 한다.The fourth reference capacitor Cn4 has one end connected to the fourth node L4 and the other end connected to the eighth node H4. The fourth reference capacitor Cn4 has a capacitance of 100 pF. Here, the fourth reference capacitor Cn4 requires the third reference capacitor Cn3 and the variable capacitor Cx32 to match with the capacitor Cx31 in a unity ratio.

또한, 단일 비율(unity ratio)이 획득된 이후, 추가적인 커패시턴스 값은 가변 커패시터(Cx32)의 값의 조절에 의해 획득될 수 있다.Further, after a unity ratio is obtained, an additional capacitance value can be obtained by adjusting the value of the variable capacitor Cx32.

이를 통해, 제 3 기준 커패시터(Cn3)와 제 4 기준 커패시터(Cn4)는 제 4 노드(L4)와 제 8 노드(H4)에서 병렬로 연결된다.Thus, the third reference capacitor Cn3 and the fourth reference capacitor Cn4 are connected in parallel at the fourth node L4 and the eighth node H4.

제 2 캘리브레이션 모듈(120)을 통한 손실 계수(DF)의 범위는 포지티브 및 네거티브 극성에서 모두 1 x 10-4부터 1 x 10-1까지의 범위를 갖는다. 이때, 포지티브 극성을 위해 테스트 객체 암(test object arm)에서 사중 전류 주입 회로(quadrature current injection circuit)를 필요로 한다.The range of the loss coefficient DF through the second calibration module 120 ranges from 1 x 10 -4 to 1 x 10 -1 both in the positive and negative polarities. At this time, a quadrature current injection circuit is required in the test object arm for positive polarity.

전기 용량 브릿지(10)의 제 2 윈도우(Ns)에서 두 개의 기준 커패시터들(Cn3, Cn4)이 연결되고, 제 1 윈도우(Nx)에서 두 개의 커패시터들(Cx31, Cx32)과 티 레지스터 네트워크부(122)가 연결된다.Two reference capacitors Cn3 and Cn4 are connected in a second window Ns of the capacitance bridge 10 and two capacitors Cx31 and Cx32 and a te register network portion 122 are connected.

손실 계수(Dcalc) 측정은 하기의 수학식 3으로 할 수 있다.The loss coefficient (Dcalc) can be measured by the following equation (3).

Figure pat00004
Figure pat00004

수학식 4는 정확히 1:1의 비율일 경우이다.Equation (4) is exactly the ratio of 1: 1.

티 네트워크 레지스터부(122)의 균등 레지스터는 하기의 수학식 5로 나타낼 수 있다.The uniform register of the network register unit 122 can be expressed by the following equation (5).

Figure pat00005
Figure pat00005

Dcalc 값은 정확히 1:1의 비율에서 제 2 기준 커패시턴스부(123)의 커패시턴스로부터 획득될 수 있다. 손실 계수 캘리브레이션 절차는 정확히 1:1 비율(가변 커패시턴스부와 제 2 기준 커패시턴스 간의 비율)에서 수행된다.The Dcalc value can be obtained from the capacitance of the second reference capacitance section 123 at a ratio of exactly 1: 1. The loss factor calibration procedure is performed at exactly 1: 1 ratio (ratio between the variable capacitance portion and the second reference capacitance).

도 5는 제 2 캘리브레이션 모듈에서 티 네트워크 레지스터들의 조합을 예시적으로 도시한 도면이다.5 is an exemplary illustration of a combination of T-network registers in a second calibration module.

도 5를 참조하면, R1은 약 100010옴(Ω)이고, R2는 약1 1000.23Ω을 갖는다고 가정한다. 세 개의 레지스터들(R1, R2, R3)는 해당 손실 계수(DF) 캘리브레이션 포인트들을 획득하기 위한 조합이다.Referring to FIG. 5, it is assumed that R1 is about 100010 ohms (ohms) and R2 has about 1 1000.23 ?. The three resistors R1, R2, R3 are combinations for obtaining corresponding loss factor (DF) calibration points.

이때, R3값의 변화에 따른 균등 레지스터(Rxeq)와 실제 레지스터(Rx)가 표시된다. 균등 레지스터(Rxeq)는 수학식 4와 5에 근거한 티 레지스터 네트워크에 의해 획득된 값이다. 가변 레지스터(R3)의 값의 변화에 의해 손실 계수 다이얼(DF dial)들이 도시되어 있다.At this time, the even register (Rxeq) and the actual register (Rx) according to the change of the value of R3 are displayed. The even register (Rxeq) is a value obtained by the T-register network based on equations (4) and (5). Loss coefficient dials DF dials are shown by the change in the value of the variable resistor R3.

이때, 가변 레지스터(R3)가 가변 레지스터 회로(1221)로 구현된 경우, 보조 스위치들(S1-S8)의 선택적인 온 동작에 의해 가변 레지스터(R3)의 값이 도시된 바와 같이 결정될 수 있다.At this time, when the variable resistor R3 is implemented in the variable resistor circuit 1221, the value of the variable resistor R3 can be determined as shown by the selective ON operation of the auxiliary switches S1-S8.

또한, 손실 계수는 플러스(+) 극성과 마이너스(-) 극성을 모두 가질 수 있다.In addition, the loss coefficient can have both positive (+) polarity and negative (-) polarity.

티 레지스터 네트워크부(122)의 가변 레지스터(R3)의 레지스터값 변화에 의해, 손실 계수 다이얼에 대한 에러는 수학식 4와 5로부터 주어진 계산된 손실 계수들로부터 측정된 손실 계수를 감산하여 획득할 수 있다.Due to the change in the register value of the variable resistor R3 of the tee register network portion 122, the error for the loss factor dial can be obtained by subtracting the loss coefficient measured from the calculated loss coefficients given by Equations 4 and 5 have.

시험 중인 전기 용량 브리지들을 위한 커패시턴스 비와 손실 계수 모두의 캘리브레이션은 60헤르쯔(Hz)의 주파수를 갖는 약 100볼트(V)의 안정적인 전압 소스의 적용에 의해 수행될 수 있다. 캘리브레이션되는 커패시턴스 비의 범위는 1:1부터 1000:1까지의 범위를 갖고, 손실 계수 다이얼 범위는 포지티브 및 네거티브 극성 모두에서 10-4부터 10-1까지의 범위를 갖는다.Calibration of both the capacitance ratio and the loss factor for the capacitive bridges under test can be performed by application of a stable voltage source of about 100 volts (V) with a frequency of 60 Hertz (Hz). The range of the capacitance ratio to be calibrated ranges from 1: 1 to 1000: 1, and the loss coefficient dial range has a range of 10 -4 to 10 -1 both in the positive and negative polarities.

손실 계수의 캘리브레이션은 모든 레지스터들을 오픈한 상태로 측정한다. 이때, 측정된 값들은 전기 용량 브리지, 케이블 임피던스, 및 그라운드 조건들의 윈도우 레지스턴스에 의해 야기된다. 이후, 세 개의 레지스터들(R1, R2, R3)의 접속에 의해 손실 계수 측정을 위한 캘리브레이션을 수행한다.Calibration of the loss factor is done with all the resistors open. At this time, the measured values are caused by the window resistance of the capacitive bridge, cable impedance, and ground conditions. Thereafter, calibration is performed for loss coefficient measurement by connection of three registers (R1, R2, R3).

도 6은 본 발명에 따른 커패시턴스 비를 예시적으로 도시한 그래프이다.6 is a graph exemplarily showing a capacitance ratio according to the present invention.

도 6을 참조하면, 두 개의 전기 용량 브리지들(A, B)에 대해 1:1부터 1000:1까지의 커패시턴스 비 범위에 대한 캘리브레이션 결과를 그래프 형태로 각각 도시한다. 세로축은 수학식 3에서와 같은 설정(이론)값과 측정된 값 사이의 차이를 나타낸다. 가로축은 1:1부터 1000:1까지의 커패시턴스 비를 나타낸다.Referring to FIG. 6, calibration results for a capacitance ratio range of 1: 1 to 1000: 1 for two capacitive bridges A and B are shown in graph form, respectively. The vertical axis represents the difference between the set (theoretical) value and the measured value as in Equation (3). The horizontal axis represents the capacitance ratio from 1: 1 to 1000: 1.

조사된 전체 커패시턴스 비의 범위에서 캘리브레이션에 따른 커패시턴스 비율 에러는 6 x 10-5보다 작은 값을 갖는다.The capacitance ratio error due to calibration in the range of the total capacitance ratio investigated has a value less than 6 x 10 < -5 & gt ;.

그래프에서 좌측은 전기 용량 브리지(A)에 대한 캘리브레이션에서 커패시턴스 비에 대한 에러를 나타낸다. 여기서, 그래프 내부의 점선은 2 x 10-4의 에러율을 나타낸다. 우측은 전기 용량 브리지(B)에 대한 캘리브레이션에서 커패시턴스 비에 대한 에러를 나타낸다. 그래프 내부의 점선은 10-4의 에러율을 나타낸다.The left side of the graph shows the error for the capacitance ratio in the calibration for the capacitance bridge (A). Here, the dotted line inside the graph represents an error rate of 2 x 10 -4 . The right side shows the error of the capacitance ratio in the calibration for the capacitance bridge (B). The dotted line inside the graph shows an error rate of 10 -4 .

이를 통해, 본 발명에서 제안된 커패시터 레지스터 뱅크 장치는 제조된 전기 용량 브리지들의 스펙을 만족하는 커패시턴스 비(캘리브레이션에 따름)의 에러율을 가지고 있음을 검증할 수 있다.As a result, it is possible to verify that the capacitor register bank device proposed in the present invention has an error rate of a capacitance ratio (according to the calibration) satisfying the specifications of manufactured capacitive bridges.

도 7은 본 발명에 따른 디시패이션 팩터를 예시적으로 도시한 그래프이다.FIG. 7 is a graph illustrating an example of a reduction factor according to the present invention.

도 7을 참조하면, 두 개의 전기 용량 브리지들(A, B)에 대해 전체 손실 계수 다이얼들 범위에 대한 캘리브레이션 결과를 그래프 형태로 각각 도시한다. 세로축은 수학식 4와 수학식 5에 대해 계산된 값과 측정된 값의 차이에 따른 절대 에러(absolute error)를 나타낸다. 가로축은 10-1부터 10-4까지의 손실 계수를 나타낸다.Referring to FIG. 7, the calibration results for a range of total loss factor dials for two capacitive bridges A and B are shown graphically, respectively. The vertical axis represents an absolute error according to the difference between the calculated value and the measured value for Equations (4) and (5). The horizontal axis represents the loss factor from 10 -1 to 10 -4 .

네거티브 극성에 대한 캘리브레이션은 제 1 윈도우(11)(Nx)와 제 2 윈도우(12)(Nx)를 바꾸어 결합시켜 획득한다. 이때, 도 4에서 제 1 윈도우(Nx)에 기준 커패시터부(123)(또는, 제 4 노드(L4))가 결합되도록 연결하고, 제 2 윈도우(Ns)에 가변 커패시터부(121)(또는 제 3 노드(L3))가 결합되도록 연결한다.The calibration for the negative polarity is obtained by interchanging and combining the first window 11 (Nx) and the second window 12 (Nx). 4, the reference capacitor unit 123 (or the fourth node L4) is coupled to the first window Nx, and the variable capacitor unit 121 (or the variable capacitor unit 121) is connected to the second window Ns. Three nodes L3) are coupled.

그래프에서 좌측은 전기 용량 브리지(A)에 대한 캘리브레이션에서 손실 계수에 따른 에러를 나타낸다. 여기서, 실선은 손실 계수의 스펙을 나타내고, 약 0.5% 리딩 +/- 0.0001로 계산된다. 그래프에서 우측은 전기 용량 브리지(B)에 대한 캘리브레이션에서 손실 계수에 따른 에러를 나타낸다. 여기서, 실선은 손실 계수의 스펙을 나타내고, 약 1% 리딩 +/- 0.00002로 계산된다. 도 5에서 내부에 삽입된 도면들은 -10-3부터 10-3까지의 손실 계수 범위를 확장하여 도시한다.The left side of the graph shows the error according to the loss coefficient in the calibration for the capacitance bridge (A). Here, the solid line represents the specification of the loss coefficient and is calculated as about 0.5% reading +/- 0.0001. The right side of the graph shows the error according to the loss factor in the calibration for the capacitive bridge (B). Here, the solid line represents the specification of the loss coefficient and is calculated as about 1% reading +/- 0.00002. The inset figures in FIG. 5 extend the loss coefficient range from -10 -3 to 10 -3 .

이를 통해, 본 발명에서 제안된 커패시턴스-레지스터 뱅크 장치는 제조된 전기 용량 브리지들의 스펙을 만족하는 손실 계수(캘리브레이션에 따름)의 절대 에러를 가지고 있음을 검증할 수 있다.Thus, it can be verified that the capacitance-register bank device proposed in the present invention has an absolute error of the loss factor (depending on the calibration) satisfying the specifications of manufactured capacitive bridges.

또한, 본 발명에서 커패시터 레지스터 뱅크 장치의 내부에 존재하는 테스트 스위치들, 선택 스위치들, 보조 스위치들와 같은 스위치들과 가변 커패시터, 가변 레지스터과 같은 가변 소자들은 커패시터 레지스터 뱅크 장치 내부의 제어부의 제어에 따라 제어되거나, 사용자로부터의 제어 또는 입력으로 발생된 제어 신호에 의해 제어될 수 있다.In addition, in the present invention, the variable elements such as the test switches, the select switches, the auxiliary switches, and the variable capacitors and the variable resistors existing in the capacitor register bank device are controlled according to the control of the control unit in the capacitor register bank device Or may be controlled by a control signal generated as a control or input from a user.

이를 통해, 본 발명에서 제안된 커패시터 레지스터 뱅크 장치는 전기 용량 브리지의 커패시턴스 비와 손실 계수를 캘리브레이션을 통해 측정함으로써, 전기 용량 브리지의 성능을 평가할 수 있다. 전기 용량 브리지의 성능 평가를 커패시터 레지스터 뱅크 장치를 통해 저비용으로, 간단하게 할 수 있으며, 성능 평가에 고가의 장비를 사용할 필요가 없음으로, 교정에 필요한 시간과 비용을 절감할 수 있다.Accordingly, the capacitor register bank device proposed in the present invention can evaluate the performance of the capacitance bridge by measuring the capacitance ratio and the loss coefficient of the capacitance bridge through calibration. Capacitance bridge performance evaluation can be simplified through a capacitor register bank device at low cost, and the time and cost required for calibration can be reduced by eliminating the need to use expensive equipment for performance evaluation.

한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made therein without departing from the spirit and scope of the invention. Therefore, the scope of the present invention should not be limited to the above-described embodiments, but should be determined by the equivalents of the claims of the present invention as well as the claims of the following.

10: 전기 용량 브리지 100: 커패시터 레지스터 뱅크 장치
110: 제 1 캘리브레이션 모듈 120: 제 2 캘리브레이션 모듈
130: 전원부 140: 스위치부
111: 테스트 커패시터부 112: 제 1 기준 커패시터부
121: 가변 커패시터부 122: 티(T) 레지스터 네트워크부
123: 제 2 기준 커패시터부10: Capacitance bridge 100: Capacitor resistor bank device
110: first calibration module 120: second calibration module
130: power supply unit 140: switch unit
111: test capacitor unit 112: first reference capacitor unit
121: variable capacitor unit 122: T (T)
123: second reference capacitor section

Claims (15)

전기 용량 브리지의 커패시턴스비를 측정하기 위한 제 1 캘리브레이션 모듈;
상기 전기 용량 브리지의 손실 계수를 측정하기 위한 제 2 캘리브레이션 모듈;
상기 전기 용량 브리지의 접지단에 일단이 연결되고, 동작 전압을 제공하는 제공하는 전원부; 및
상기 전기 용량 브리지에 상기 제 1 캘리브레이션 모듈과 상기 제 2 캘리브레이션 모듈 중 하나를 연결하기 위한 스위치부를 포함하는 커패시터 레지스터 뱅크 장치.A first calibration module for measuring a capacitance ratio of the capacitance bridge;
A second calibration module for measuring a loss coefficient of the capacitance bridge;
A power supply unit, one end of which is connected to the ground terminal of the capacitive bridge, and which provides an operating voltage; And
And a switch for connecting one of the first calibration module and the second calibration module to the capacitance bridge. 제 1 항에 있어서,
상기 제 1 캘리브레이션 모듈은
상기 전기 용량 브리지의 제 1 윈도우(Nx)에 일단이 상기 스위치부를 통해 연결되고, 상기 전원부에 다른 일단이 연결된 테스트 커패시터부; 및
상기 전기 용량 브리지의 제 2 윈도우(Ns)에 일단이 상기 스위치부를 통해 연결되고, 상기 전원부에 다른 일단이 연결된 기준 커패시터부를 포함하는 커패시터 레지스터 뱅크 장치.The method according to claim 1,
The first calibration module
A test capacitor unit having one end connected to the first window (Nx) of the capacitance bridge through the switch unit and the other end connected to the power supply unit; And
And a reference capacitor part having one end connected to the second window (Ns) of the capacitance bridge through the switch part and the other end connected to the power supply part. 제 2 항에 있어서,
상기 테스트 커패시터부는
제 1 테스트 노드와 제 2 테스트 노드 중 하나를 상기 전원부로 연결하기 위한 제 1 선택 스위치;
제 3 테스트 노드와 제 4 테스트 노드 중 하나를 상기 제 1 윈도우로 연결하기 위한 제 2 선택 스위치;
10마이크로 패럿의 용량을 갖고, 일단이 상기 제 1 테스트 노드에 연결되는 10개의 제 1 테스트 커패시터들;
상기 제 1 테스트 커패시터들 각각의 다른 일단에 연결되고, 온 동작을 통해 상기 제 3 테스트 노드에 연결되는 10개의 제 1 테스트 스위치들;
100나노 패럿의 용량을 갖고, 일단이 상기 제 2 테스트 노드에 연결되는 10개의 제 2 테스트 커패시터들; 및
상기 제 2 테스트 커패시터들 각각의 다른 일단에 연결되고, 온 동작을 통해 상기 제 4 테스트 노드에 연결되는 10개의 제 2 테스트 스위치들을 포함하는 커패시터 레지스터 뱅크 장치.3. The method of claim 2,
The test capacitor unit
A first selection switch for coupling one of the first test node and the second test node to the power supply;
A second selection switch for connecting one of a third test node and a fourth test node to the first window;
Ten first test capacitors having a capacitance of 10 microFarads and one end connected to the first test node;
Ten first test switches connected to the other end of each of the first test capacitors and connected to the third test node through an on operation;
Ten second test capacitors having a capacitance of 100 nanofarads and one end connected to the second test node; And
And ten second test switches coupled to another end of each of the second test capacitors and coupled to the fourth test node through an on operation. 제 3 항에 있어서,
상기 기준 커패시터부는
100나노 패럿의 용량을 갖고, 일단이 전원부에 연결되는 제 1 기준 커패시터;
상기 제 1 기준 커패시터의 다른 일단에 연결되고, 온 동작을 통해 상기 제 2 윈도우에 연결되는 제 1 기준 스위치;
10나노 패럿의 용량을 갖고, 일단이 전원부에 연결되는 제 2 기준 커패시터; 및
상기 제 2 기준 커패시터의 다른 일단에 연결되고, 온 동작을 통해 상기 제 2 윈도우에 연결되는 제 2 기준 스위치를 포함하는 커패시터 레지스터 뱅크 장치.The method of claim 3,
The reference capacitor unit
A first reference capacitor having a capacitance of 100 nanofarads and having one end connected to the power supply;
A first reference switch connected to the other end of the first reference capacitor and connected to the second window through an on operation;
A second reference capacitor having a capacitance of 10 nanofarads and connected at one end to the power supply; And
And a second reference switch coupled to the other end of the second reference capacitor and coupled to the second window through an on operation. 제 4 항에 있어서,
상기 1 캘리브레이션 모듈은 상기 스위치부를 통해 상기 전기 용량 브리지에 연결되면,
상기 제 1 기준 스위치의 온 동작과 상기 제 1 테스트 스위치들의 선택적인 온 동작에 의해 20대1부터 100대1까지의 비율을 갖는 커패시턴스 비를 측정하고,
상기 제 1 기준 스위치의 온 동작과 상기 제 2 테스트 스위치들의 선택적인 온 동작에 의해 1대1부터 10대1까지의 비율을 갖는 커패시턴스 비를 측정하고,
상기 제 2 기준 스위치의 온 동작과 상기 제 1 테스트 스위치들의 선택적인 온 동작에 의해 200대1부터 1000대1까지의 비율을 갖는 커패시턴스 비를 측정하는 커패시터 레지스터 뱅크 장치.5. The method of claim 4,
When the one calibration module is connected to the capacitance bridge through the switch unit,
A capacitance ratio having a ratio from 20 to 1 to 100 to 1 is measured by the ON operation of the first reference switch and the selective ON operation of the first test switches,
The capacitance ratio having a ratio of 1: 1 to 10: 1 is measured by the ON operation of the first reference switch and the selective ON operation of the second test switches,
And a capacitance ratio having a ratio of 200 to 1 to 1000 to 1 by the ON operation of the second reference switch and the selective ON operation of the first test switches. 제 1 항에 있어서,
상기 제 2 캘리브레이션 모듈은
상기 전기 용량 브리지의 제 1 윈도우(Nx)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터부;
상기 전원부, 상기 제 1 윈도우, 및 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되고, 가변되는 레지스턴스를 갖는 티 레지스터 네트워크부; 및
상기 전기 용량 브리지의 제 2 윈도우(Ns)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 기준 커패시터부를 포함하는 커패시터 레지스터 뱅크 장치.The method according to claim 1,
The second calibration module
A variable capacitor part having one end connected to the first window (Nx) of the capacitance bridge and the other end connected to the power supply part;
A tee register network unit connected to a contact point between the power unit, the first window, and a ground terminal of the power source unit and the capacitance bridge, and having a variable resistance; And
And a reference capacitor part having one end connected to a second window (Ns) of the capacitance bridge and the other end connected to the power supply part. 제 6 항에 있어서,
상기 가변 커패시터부는
10나노 패럿의 용량을 갖고, 상기 제 1 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 커패시터; 및
100피코패럿 내지 150피코패럿 사이의 값으로 가변되는 용량을 갖고, 상기 제 1 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터를 포함하는 커패시터 레지스터 뱅크 장치.The method according to claim 6,
The variable capacitor unit
A capacitor having a capacitance of 10 nanofarads, one end connected to the first window and the other end connected to the power supply; And
And a variable capacitor having a capacitance varying between 100 picofarads and 150 picofarads, one end connected to the first window, and the other end connected to the power supply. 제 7 항에 있어서,
상기 티 레지스터 네트워크부는
상기 전원부에 일단이 연결된 제 1 레지스터;
상기 제 1 레지스터의 다른 일단에 연결되고, 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되는 제 2 레지스터; 및
상기 제 1 레지스터와 상기 제 2 레지스터 사이에 일단이 연결되고, 다른 일단이 상기 제 1 윈도우에 연결되는 가변 레지스터를 포함하는 커패시터 레지스터 뱅크 장치.8. The method of claim 7,
The T-register network unit
A first resistor connected at one end to the power supply;
A second resistor connected to the other end of the first resistor and connected to a contact between the power supply and a ground terminal of the capacitance bridge; And
And a variable resistor having one end connected between the first register and the second resistor and the other end connected to the first window. 제 8 항에 있어서,
상기 기준 커패시터부는
10나노 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 2 윈도우에 일단이 연결되는 제 1 기준 커패시터; 및
100피코 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 2 윈도우에 일단이 연결되는 제 2 기준 커패시터를 포함하는 커패시터 레지스터 뱅크 장치.9. The method of claim 8,
The reference capacitor unit
A first reference capacitor having a capacitance of 10 nanofarads and having one end connected to the power supply unit and the other end connected to the second window; And
And a second reference capacitor having a capacity of 100 picofarads, one end of which is connected to the power supply, and the other end of which is connected to the second window. 제 9 항에 있어서,
상기 제 2 캘리브레이션 모듈은 상기 제 3 레지스터의 레지스턴스 변화를 통해 1 x 10-4 부터 1 x 10-1까지의 포지티브 극성을 갖는 손실 계수를 캘리브레이션하는 커패시터 레지스터 뱅크 장치.10. The method of claim 9,
And the second calibration module calibrates a loss coefficient having a positive polarity from 1 x 10 -4 to 1 x 10 -1 through a change in resistance of the third register. 제 1 항에 있어서,
상기 제 2 캘리브레이션 모듈은
상기 전기 용량 브리지의 제 2 윈도우(Ns)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터부;
상기 전원부, 상기 제 2 윈도우, 및 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되고, 가변되는 레지스턴스를 갖는 티 레지스터 네트워크부; 및
상기 전기 용량 브리지의 제 1 윈도우(Nx)에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 기준 커패시터부를 포함하는 커패시터 레지스터 뱅크 장치.The method according to claim 1,
The second calibration module
A variable capacitor part having one end connected to a second window (Ns) of the capacitance bridge and the other end connected to the power supply part;
A tee register network unit connected to a contact point between the power unit, the second window, and a ground terminal of the power source unit and the capacitance bridge, and having a variable resistance; And
And a reference capacitor part having one end connected to the first window (Nx) of the capacitance bridge and the other end connected to the power supply part. 제 11 항에 있어서,
상기 가변 커패시터부는
10나노 패럿의 용량을 갖고, 상기 제 2 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 커패시터; 및
100피코패럿 내지 150피코패럿 사이의 값으로 가변되는 용량을 갖고, 상기 제 2 윈도우에 일단이 연결되고, 상기 전원부에 다른 일단이 연결된 가변 커패시터를 포함하는 커패시터 레지스터 뱅크 장치.12. The method of claim 11,
The variable capacitor unit
A capacitor having a capacitance of 10 nanofarads, one end connected to the second window and the other end connected to the power supply; And
And a variable capacitor having a capacitance varying between 100 picofarads and 150 picofarads, one end connected to the second window, and the other end connected to the power supply. 제 12 항에 있어서,
상기 티 레지스터 네트워크부는
상기 전원부에 일단이 연결된 제 1 레지스터;
상기 제 1 레지스터의 다른 일단에 연결되고, 상기 전원부와 상기 전기 용량 브리지의 접지단 사이의 접점에 연결되는 제 2 레지스터; 및
상기 제 1 레지스터와 상기 제 2 레지스터 사이에 일단이 연결되고, 다른 일단이 상기 제 2 윈도우에 연결되는 가변 레지스터를 포함하는 커패시터 레지스터 뱅크 장치.13. The method of claim 12,
The T-register network unit
A first resistor connected at one end to the power supply;
A second resistor connected to the other end of the first resistor and connected to a contact between the power supply and a ground terminal of the capacitance bridge; And
And a variable resistor having one end connected between the first register and the second register and the other end connected to the second window. 제 13 항에 있어서,
상기 기준 커패시터부는
10나노 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 1 윈도우에 일단이 연결되는 제 1 기준 커패시터; 및
100피코 패럿의 용량을 갖고, 상기 전원부에 일단이 연결되고, 상기 제 1 윈도우에 일단이 연결되는 제 2 기준 커패시터를 포함하는 커패시터 레지스터 뱅크 장치.14. The method of claim 13,
The reference capacitor unit
A first reference capacitor having a capacitance of 10 nanofarads, one end of which is connected to the power supply, and the other end of which is connected to the first window; And
And a second reference capacitor having a capacity of 100 picofarads, one end of which is connected to the power supply, and the other end of which is connected to the first window. 제 14 항에 있어서,
상기 제 2 캘리브레이션 모듈은 상기 제 3 레지스터의 레지스턴스 변화를 통해 1 x 10- 4 부터 1 x 10-1까지의 네거티브 극성을 갖는 손실 계수를 캘리브레이션하는 커패시터 레지스터 뱅크 장치.15. The method of claim 14,
The second calibration module is the first 1 x 10 3 through the resistance change of the resistor-capacitor register bank apparatus for calibrating the loss factor having a negative polarity of up to 1 x 10 -1 from 4.
KR1020160021445A 2016-02-23 2016-02-23 Capacitor-registor bank apparatus for evaluating capacitance bridge KR101851967B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160021445A KR101851967B1 (en) 2016-02-23 2016-02-23 Capacitor-registor bank apparatus for evaluating capacitance bridge
PCT/KR2016/005773 WO2017146307A1 (en) 2016-02-23 2016-05-31 Capacitor resistor bank device for evaluating electric capacitance bridge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160021445A KR101851967B1 (en) 2016-02-23 2016-02-23 Capacitor-registor bank apparatus for evaluating capacitance bridge

Publications (2)

Publication Number Publication Date
KR20170099462A true KR20170099462A (en) 2017-09-01
KR101851967B1 KR101851967B1 (en) 2018-04-26

Family

ID=59686647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160021445A KR101851967B1 (en) 2016-02-23 2016-02-23 Capacitor-registor bank apparatus for evaluating capacitance bridge

Country Status (2)

Country Link
KR (1) KR101851967B1 (en)
WO (1) WO2017146307A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102014511B1 (en) * 2018-04-11 2019-08-26 한국표준과학연구원 Apparatus and method for measuring dissipation factor of capacitor
KR102170794B1 (en) * 2019-05-20 2020-10-27 한국표준과학연구원 Measuring method of capacitor dissipation factor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH699774A2 (en) 2008-10-16 2010-04-30 Uster Technologies Ag Capacitive measuring circuit.
KR101299215B1 (en) 2012-03-12 2013-08-22 전자부품연구원 Method for correcting mismatch of capacitors and analog to digital converter using thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102014511B1 (en) * 2018-04-11 2019-08-26 한국표준과학연구원 Apparatus and method for measuring dissipation factor of capacitor
KR102170794B1 (en) * 2019-05-20 2020-10-27 한국표준과학연구원 Measuring method of capacitor dissipation factor

Also Published As

Publication number Publication date
KR101851967B1 (en) 2018-04-26
WO2017146307A1 (en) 2017-08-31

Similar Documents

Publication Publication Date Title
KR20020019909A (en) Impedance detector circuit, impedance detector and method of impedance detection
US6094045A (en) Input ranging circuit for an electronic instrument
PL222066B1 (en) Adaptive voltage divider with an adjusted frequency characteristics to measure high voltages
US10353045B2 (en) Methods and devices for high stability precision voltage dividers
KR101851967B1 (en) Capacitor-registor bank apparatus for evaluating capacitance bridge
JP4344667B2 (en) Non-contact voltage measuring device
JP4251961B2 (en) Non-contact voltage measuring device
JP2007003407A (en) Method and apparatus for measuring impedance
Slomovitz et al. Wideband resistive voltage divider for a standard wattmeter
RU2250471C1 (en) Voltage divided for measurements conducting at commutation tests of high-voltage equipment and method of compensation of influence on division ratio of grounded voltage divider capacitance
GB2424330A (en) A transimpedance amplifier with a shielded feedback resistor
US7834641B1 (en) Phase-gain calibration of impedance/admittance meter
Singh et al. A dual-slope rdc using t-network for low resistance measurement
Slomovitz et al. Advance in the development of wideband resistive voltage dividers
US5627304A (en) System for automatic real-time calibration of remotely-located capacitive-type fuel quantity measurement probes
Schurr et al. AC longitudinal and contact resistance measurements of quantum Hall devices
GB2524521A (en) Apparatus and methods for measuring electrical current
WO2023233889A1 (en) Measurement apparatus, measurement circuit, and measurement method
RU150413U1 (en) ADDITION TO DIGITAL VOLTMETER FOR MEASURING CURRENT FEMTOAMPER RANGE
RU2080609C1 (en) Method for determining complex impedance of two-pole network in frequency band
RU2240571C1 (en) Device for controlling technical condition of transformer windings
CN112702127B (en) T-type network measuring method and system
KR100996206B1 (en) Inductor evaluation system using current comparator and evaluating method therewith
SU873153A1 (en) Device for measuring voltage follower input impedance and input capacitance
KR102014511B1 (en) Apparatus and method for measuring dissipation factor of capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
R401 Registration of restoration