KR20170093770A - Laminated ceramic electronic parts - Google Patents

Laminated ceramic electronic parts Download PDF

Info

Publication number
KR20170093770A
KR20170093770A KR1020170098107A KR20170098107A KR20170093770A KR 20170093770 A KR20170093770 A KR 20170093770A KR 1020170098107 A KR1020170098107 A KR 1020170098107A KR 20170098107 A KR20170098107 A KR 20170098107A KR 20170093770 A KR20170093770 A KR 20170093770A
Authority
KR
South Korea
Prior art keywords
dielectric
contact
internal electrode
dielectric layer
average particle
Prior art date
Application number
KR1020170098107A
Other languages
Korean (ko)
Other versions
KR101883111B1 (en
Inventor
김상혁
이장호
서주명
최성혁
배종훈
김준희
송선기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170098107A priority Critical patent/KR101883111B1/en
Publication of KR20170093770A publication Critical patent/KR20170093770A/en
Application granted granted Critical
Publication of KR101883111B1 publication Critical patent/KR101883111B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/465—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
    • C04B35/47—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on strontium titanates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626—Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/62605—Treating the starting powders individually or as mixtures
    • C04B35/6261—Milling
    • C04B35/6262—Milling of calcined, sintered clinker or ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

The present invention relates to a laminated ceramic electronic part. The laminated ceramic electronic part includes a ceramic body including a dielectric layer having an average thickness of 0.6 m or less; and first and second internal electrodes formed in the ceramic body. The dielectric layer is composed of a contact dielectric grain in contact with the first or second internal electrode and a noncontact dielectric grain in contact with the first or second internal electrode. Provided is a laminated ceramic electronic component which satisfies De/td <= 0.35 when the average thickness of the dielectric layer is defined as td and the average particle diameter of the contact dielectric grain is defined as De. According to the present invention, it is possible to realize a large-capacity laminated ceramic electronic part having improved life span and high reliability by improving the connectivity of an internal electrode layer while realizing a capacity having large capacitance.

Description

적층 세라믹 전자부품{Laminated ceramic electronic parts}[0001] Laminated ceramic electronic parts [0002]

본 발명은 신뢰성이 우수한 대용량 적층 세라믹 전자부품에 관한 것이다.The present invention relates to a large-capacity multilayer ceramic electronic component having excellent reliability.

최근, 전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자 부품 역시 소형화되고, 대용량화될 것이 요구되고 있다. 2. Description of the Related Art In recent years, with the trend toward miniaturization of electronic products, multilayer ceramic electronic components are also required to be miniaturized and increased in capacity.

이에 따라 유전체와 내부전극의 박막화, 다층화가 다양한 방법으로 시도되고 있으며, 근래에는 유전체층의 두께는 얇아지면서 적층수가 증가하는 적층 세라믹 전자 부품들이 제조되고 있다.Accordingly, various attempts have been made to reduce the thickness and thickness of the dielectric and internal electrodes, and multilayer ceramic electronic components in which the thickness of the dielectric layer is thinned and the number of layers are increased have been produced in recent years.

이러한 대용량화를 구현하기 위해서 유전체층 두께와 내부 전극 층 두께가 얇아질 수록 내부 전극층의 두께가 불균일해지고 전극 층이 연속적으로 두께가 유지되면서 연결되지 못하고 부분적으로 끊겨서 연결성이 저하된다.In order to realize such a large capacity, the thickness of the internal electrode layer becomes uneven as the thickness of the dielectric layer and the thickness of the internal electrode layer become thinner, and the electrode layer is continuously connected while the thickness is maintained.

또한 전극이 끊어지면서 유전체층의 평균 두께는 같지만 부분적으로 두꺼워지거나 얇아지는 부분이 발생되어 유전체층이 얇아진 부분에서 절연특성이 저하되어 신뢰성이 저하되는 문제점이 있었다.Also, as the electrode is broken, the average thickness of the dielectric layer is the same, but a portion where the dielectric layer is thickened or thinned is generated, thereby deteriorating the insulation characteristic at the portion where the dielectric layer is thinned, and the reliability is deteriorated.

한편, 내부전극 페이스트 내에 포함된 미립 공재분말이 소성과정 중에 유전체 층으로 빠져나오면서 내부 전극층과 접촉하는 유전체 그레인(grain)의 비정상 입성장을 야기하여 적층 세라믹 전자부품의 신뢰성이 저하되는 문제가 있었다.On the other hand, there is a problem that the fine ceramic powder contained in the internal electrode paste escapes into the dielectric layer during the firing process, causing abnormal grain growth of the dielectric grain in contact with the internal electrode layer, thereby decreasing the reliability of the multilayer ceramic electronic component.

본 발명은 신뢰성이 우수한 대용량 적층 세라믹 전자부품을 제공한다.The present invention provides a large-capacity multilayer ceramic electronic component having excellent reliability.

본 발명의 일 실시형태는 평균 두께가 0.6 μm 이하인 유전체층을 포함하는 세라믹 본체; 및 상기 세라믹 본체 내에 형성된 제1 및 제2 내부전극;을 포함하며,상기 유전체층은 상기 제1 또는 제2 내부전극과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족하는 적층 세라믹 전자부품을 제공한다.An embodiment of the present invention is a ceramic body including a dielectric layer having an average thickness of 0.6 占 퐉 or less; And first and second internal electrodes formed in the ceramic body, wherein the dielectric layer is composed of a contact dielectric grain in contact with the first or second internal electrode and a non-contact dielectric grain not in contact, And when the average thickness of the dielectric layer is defined as td and the average diameter of the contact dielectric grain is defined as De, De / td? 0.35.

상기 비접촉 유전체 그레인의 평균 입경을 Dc로 규정할 때, Dc/td ≤ 0.25 를 더 만족할 수 있다.When the average particle diameter of the noncontact dielectric grain is defined as Dc, Dc / td? 0.25 can be further satisfied.

또한, 상기 내부전극에 첨가되는 세라믹 분말의 평균 입경을 Di 및 상기 유전체로 사용되는 세라믹 분말의 평균 입경을 Dd로 규정할 때, 0.1 < Di/Dd < 1을 만족할 수 있다.When the average particle size of the ceramic powder added to the internal electrode is defined as Di and the average particle size of the ceramic powder used as the dielectric is defined as Dd, 0.1 <Di / Dd <1 can be satisfied.

또한, 상기 내부전극에 첨가되는 세라믹 분말과 상기 유전체로 사용되는 세라믹 분말의 조성이 동일할 수 있다.The composition of the ceramic powder added to the internal electrode and the ceramic powder used as the dielectric may be the same.

또한, 상기 제1 또는 제2 내부전극의 연결성은 80% 이상일 수 있다.In addition, the connectivity of the first or second internal electrode may be 80% or more.

본 발명의 다른 실시형태는 평균 두께가 0.6 μm 이하인 유전체층을 포함하는 세라믹 본체; 및 상기 세라믹 본체 내에 형성되며, 연결성이 80% 이상인 제1 및 제2 내부전극;을 포함하며, 상기 유전체층은 상기 제1 또는 제2 내부전극과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족하는 적층 세라믹 전자부품을 제공한다.Another embodiment of the present invention is a ceramic body comprising a dielectric layer having an average thickness of 0.6 占 퐉 or less; And first and second internal electrodes formed in the ceramic body and having a connectivity of 80% or more, wherein the dielectric layer includes a contact dielectric grain in contact with the first or second internal electrode, Wherein the dielectric layer is made of a dielectric grain and De / td? 0.35 is satisfied when the average thickness of the dielectric layer is defined as td and the average diameter of the contact dielectric grain is defined as De.

본 발명의 다른 실시형태는 평균 두께가 0.6 μm 이하인 복수 개의 유전체 층이 적층된 세라믹 본체; 및 상기 세라믹 본체 내에 형성된 복수 개의 제1 및 제2 내부전극;을 포함하며, 상기 유전체층은 상기 제1 또는 제2 내부전극과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족하는 적층 세라믹 전자부품을 제공한다.Another embodiment of the present invention is a ceramic body comprising a plurality of dielectric layers laminated with an average thickness of 0.6 占 퐉 or less; And a plurality of first and second inner electrodes formed in the ceramic body, wherein the dielectric layer is composed of a contact dielectric grain in contact with the first or second inner electrode and a non-contact dielectric grain not in contact therewith Wherein De / td? 0.35 is satisfied when the average thickness of the dielectric layer is defined as td and the average particle diameter of the contact dielectric grain is defined as De.

본 발명의 다른 실시형태는 평균 두께가 0.6 μm 이하인 복수 개의 유전체 층이 적층된 세라믹 본체; 및 상기 세라믹 본체 내에 형성되며, 연결성이 80% 이상인 복수 개의 제1 및 제2 내부전극;을 포함하며, 상기 유전체층은 상기 제1 또는 제2 내부전극과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족하는 적층 세라믹 전자부품을 제공한다.Another embodiment of the present invention is a ceramic body comprising a plurality of dielectric layers laminated with an average thickness of 0.6 占 퐉 or less; And a plurality of first and second internal electrodes formed in the ceramic body and having a connectivity of 80% or more, wherein the dielectric layer includes a contact dielectric grain in contact with the first or second internal electrode, Contact dielectric grain, and when the average thickness of the dielectric layer is defined as td and the average particle diameter of the contact dielectric grain is defined as De, De / td? 0.35 is provided.

본 발명에 따르면 정전용량의 대용량화를 구현하면서 내부 전극층의 연결성을 향상시키고, 유전체 그레인(grain)의 평균 입경을 조절함으로써, 가속 수명 연장 및 신뢰성이 우수한 대용량 적층 세라믹 전자부품의 구현이 가능하다.According to the present invention, it is possible to realize a large-capacity multilayer ceramic electronic component having an improved life span and high reliability by improving the connectivity of the internal electrode layers and adjusting the average grain size of the dielectric grains while realizing a large capacitance.

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 캐패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 B-B' 단면도 및 내부 전극층의 연결성을 나타내는 확대도이다.
도 3은 도 1의 B-B' 단면도 및 접촉 유전체 그레인과 비접촉 유전체 그레인을 나타내는 확대도이다.1 is a perspective view schematically showing a multilayer ceramic capacitor according to an embodiment of the present invention.
2 is a cross-sectional view taken along line BB 'of FIG. 1 and an enlarged view showing the connectivity of the internal electrode layers.
3 is a cross-sectional view taken along line BB 'of FIG. 1 and an enlarged view showing a contact dielectric grain and a non-contact dielectric grain.

본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.The embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Furthermore, embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of the elements in the drawings may be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings are the same elements.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 캐패시터를 개략적으로 나타내는 사시도이다.1 is a perspective view schematically showing a multilayer ceramic capacitor according to an embodiment of the present invention.

도 2는 도 1의 B-B' 단면도 및 내부 전극층의 연결성을 나타내는 확대도이다. 2 is a cross-sectional view taken along the line B-B 'in Fig. 1 and an enlarged view showing the connectivity of the internal electrode layers.

도 3은 도 1의 B-B' 단면도 및 접촉 유전체 그레인과 비접촉 유전체 그레인을 나타내는 확대도이다.FIG. 3 is a cross-sectional view taken along line B-B 'of FIG. 1 and an enlarged view showing contact dielectric grains and non-contact dielectric grains.

도 1 내지 도 3을 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 평균 두께가 0.6 μm 이하인 유전체층(1)을 포함하는 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에 형성된 제1 및 제2 내부전극(21, 22);을 포함하며,상기 유전체층(1)은 상기 제1 또는 제2 내부전극(21, 22)과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층(1)의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족할 수 있다.1 to 3, a multilayer ceramic electronic device according to an embodiment of the present invention includes a ceramic body 10 including a dielectric layer 1 having an average thickness of 0.6 占 퐉 or less; And first and second internal electrodes (21, 22) formed in the ceramic body (10), wherein the dielectric layer (1) comprises a contact dielectric Contact dielectric grain, and De / td? 0.35 when the average thickness of the dielectric layer 1 is defined as td and the average particle diameter of the contact dielectric grain is defined as De .

한편, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 평균 두께가 0.6 μm 이하인 유전체층(1)을 포함하는 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에 형성되며, 연결성이 80% 이상인 제1 및 제2 내부전극(21, 22);을 포함하며, 상기 유전체층(1)은 상기 제1 또는 제2 내부전극(21, 22)과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층(1)의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족할 수 있다.Meanwhile, a multilayer ceramic electronic device according to another embodiment of the present invention includes a ceramic body 10 including a dielectric layer 1 having an average thickness of 0.6 占 퐉 or less; And first and second internal electrodes 21 and 22 formed in the ceramic body 10 and having a connectivity of 80% or more. The dielectric layer 1 is formed on the first or second internal electrodes 21, Contact dielectric grains contacting the dielectric layer 1 and contactless dielectric grains contacting the dielectric layer 1. When the average thickness of the dielectric layer 1 is defined as td and the average diameter of the contact dielectric grains as De, td &amp;le; 0.35.

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 평균 두께가 0.6 μm 이하인 유전체층(1)을 포함하는 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에 형성된 제1 및 제2 내부전극(21, 22);을 포함할 수 있다.A multilayer ceramic capacitor according to an embodiment of the present invention includes a ceramic body 10 including a dielectric layer 1 having an average thickness of 0.6 占 퐉 or less; And first and second internal electrodes (21, 22) formed in the ceramic body (10).

상기 제1 및 제2 내부전극(21, 22)은 특별히 제한되지 않으며, 예를 들어, 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.The first and second inner electrodes 21 and 22 are not particularly limited and may be made of a material selected from the group consisting of noble metal such as palladium (Pd), palladium-silver (Pd-Ag) alloy, ). &Lt; / RTI &gt;

정전 용량 형성을 위해 외부전극(3)이 상기 세라믹 본체(10)의 외측에 형성될 수 있으며, 상기 제1 및 제2 내부전극(21, 22)과 전기적으로 연결될 수 있다.An external electrode 3 may be formed on the outside of the ceramic body 10 and may be electrically connected to the first and second internal electrodes 21 and 22 in order to form a capacitance.

상기 외부전극(3)은 내부전극과 동일한 재질의 도전성 물질로 형성될 수 있으나 이에 제한되지는 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 등으로 형성될 수 있다.The external electrode 3 may be formed of a conductive material having the same material as the internal electrode, but is not limited thereto. For example, the external electrode 3 may be formed of copper (Cu), silver (Ag), nickel (Ni) .

상기 외부전극(3)은 상기 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.The external electrode 3 may be formed by applying a conductive paste prepared by adding a glass frit to the metal powder and then firing the paste.

본 발명의 일 실시형태에 따르면, 상기 유전체층(1)의 평균 두께는 0.6 μm 이하일 수 있다.According to one embodiment of the present invention, the average thickness of the dielectric layer 1 may be 0.6 m or less.

본 발명의 일 실시형태에서, 상기 유전체층(1)의 두께는 내부 전극층(21, 22) 사이에 배치되는 유전체층(1)의 평균 두께를 의미할 수 있다. In one embodiment of the present invention, the thickness of the dielectric layer 1 may mean the average thickness of the dielectric layer 1 disposed between the internal electrode layers 21 and 22.

상기 유전체층(1)의 평균 두께는 도 2와 같이 세라믹 본체(10)의 길이 방향 단면을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 이미지를 스캔하여 측정할 수 있다. The average thickness of the dielectric layer 1 can be measured by scanning an image of the ceramic body 10 in the longitudinal direction of the ceramic body 10 with a scanning electron microscope (SEM), as shown in FIG.

예를 들어, 도 2와 같이 세라믹 본체(10)의 폭(W) 방향의 중앙부에서 절단한 길이 및 두께 방향(L-T) 단면을 주사전자현미경(SEM, Scanning Eletron Microscope)로 스캔한 이미지에서 추출된 임의의 유전체층에 대해서, 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. For example, as shown in FIG. 2, the length and the cross-section in the thickness direction LT cut at the central portion in the width W direction of the ceramic body 10 are extracted from an image obtained by scanning with a scanning electron microscope (SEM) It is possible to measure the average value of an arbitrary dielectric layer by measuring the thickness at 30 points at even intervals in the longitudinal direction.

상기 등간격인 30개의 지점은 제1 및 제2 내부전극(21, 22)이 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다. The 30 equally spaced points may be measured at a capacitance forming part, which means a region where the first and second internal electrodes 21 and 22 overlap.

또한, 이러한 평균값 측정을 10개 이상의 유전체층으로 확장하여 평균값을 측정하면, 유전체층의 평균 두께를 더욱 일반화할 수 있다.Further, when the average value is measured by extending the average value measurement to at least 10 dielectric layers, the average thickness of the dielectric layer can be further generalized.

상기 내부 전극층(21, 22)의 소성후 두께는 정전용량을 형성할 수 있다면 특별히 제한은 없으며, 예를 들어, 1 μm 이하일 수 있다.The thickness after firing of the internal electrode layers 21 and 22 is not particularly limited as long as it can form a capacitance, and may be, for example, 1 μm or less.

도 2를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 평균 두께가 0.6 μm 이하인 유전체층(1)을 포함하는 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에 형성되며, 연결성이 80% 이상인 제1 및 제2 내부전극(21, 22);을 포함할 수 있다.2, a multilayer ceramic electronic device according to an embodiment of the present invention includes a ceramic body 10 including a dielectric layer 1 having an average thickness of 0.6 占 퐉 or less; And first and second internal electrodes (21, 22) formed in the ceramic body (10) and having a connectivity of 80% or more.

상기 내부전극의 연결성이란, 상기 제1 또는 제2 내부전극(21, 22)의 전체 전극 길이 대비 실제 전극이 형성된 부분의 길이로 정의될 수 있다.The interconnectivity of the internal electrodes may be defined as the length of a portion of the first or second internal electrode 21 or 22 where the actual electrode is formed.

예를 들어, 상기 내부전극의 연결성은 도 2와 같이 적층 본체(10)의 길이 방향 단면을 주사전자현미경(SEM, Scanning Eletron Microscope)로 이미지를 스캔하여 측정할 수 있다. For example, the connectivity of the internal electrodes can be measured by scanning an image of the lengthwise section of the laminate body 10 with a scanning electron microscope (SEM), as shown in FIG.

구체적으로, 도 2와 같이 적층 본체(10)의 폭(W) 방향의 중앙부에서 절단한 길이 및 두께 방향(L-T) 단면을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 스캔한 이미지에서 추출된 임의의 내부전극층에 대해서, 내부전극 단면의 전체 길이 대비 실제 내부 전극이 형성된 부분의 총 길이를 측정하여 구할 수 있다. 2, the length and the cross-section in the thickness direction (LT) cut at the central portion in the width W direction of the laminate body 10 are arbitrarily selected from an image scanned by a scanning electron microscope (SEM) Can be obtained by measuring the total length of the portion where the actual internal electrode is formed, with respect to the total length of the internal electrode cross-section.

상기 내부전극층의 연결성 측정은 제1 및 제2 내부전극(21, 22)이 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.The measurement of the connectivity of the internal electrode layers can be performed in a capacitance forming portion, which means a region where the first and second internal electrodes 21 and 22 overlap.

또한, 이러한 내부전극층의 연결성 측정을 상기 길이 및 두께 방향(L-T) 단면의 중앙부의 10개 이상의 내부전극층으로 확장하여 평균값을 측정하면, 내부전극층의 연결성을 더욱 일반화할 수 있다.Further, the connectivity of the internal electrode layer can be further generalized by measuring the connectivity of the internal electrode layer by extending the length of the internal electrode layer to at least 10 internal electrode layers at the center of the length and the thickness direction (L-T) section.

구체적으로, 도 2에 도시된 바와 같이, 제1 또는 제2 내부전극(21, 22)의 어느 한 지점에서 측정된 전체 전극 길이를 A 및 실제 전극이 형성된 부분의 길이를 c1, c2, c3,·cn으로 규정하면, 상기 내부전극의 연결성은 (c1 + c2 + c3 +·+ cn) / A로 표현될 수 있다.2, when the total electrode length measured at one point of the first or second internal electrodes 21 and 22 is A and the length of the portion where the actual electrode is formed is c1, c2, c3, · Cn, the connectivity of the internal electrode can be expressed as (c1 + c2 + c3 + · + cn) / A.

도 2에서는 실제 전극이 형성된 부분을 c1, c2, c3 및 c4로 표현하였으나, 실제 전극이 형성된 부분의 수는 특별히 제한되지 않는다.In FIG. 2, the portions where the actual electrodes are formed are represented by c1, c2, c3, and c4, but the number of portions where the electrodes are actually formed is not particularly limited.

또한, 이는 내부 전극의 도포 비율을 의미하는 것으로서, 상기 임의의 한 지점에서의 내부 전극의 전체 면적 대비 실제 내부 전극이 형성된 면적의 비율로도 정의할 수 있다. Also, this means the application ratio of the internal electrode, which can also be defined as the ratio of the area of the internal electrode to the total area of the internal electrode at any one point.

내부전극층(21, 22)의 연결성(c1+c2+c3+c4/A)은 후술하는 방법들에 따라 다양하게 구현될 수 있으며, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 내부전극 층(21, 22)의 연결성(c1+c2+c3+c4/A)은 80% 이상이다.The connectivity (c1 + c2 + c3 + c4 / A) of the internal electrode layers 21 and 22 can be variously implemented in accordance with the methods described later. In the multilayer ceramic electronic component according to the embodiment of the present invention, (C1 + c2 + c3 + c4 / A) of the connection terminals 21 and 22 is 80% or more.

또한, 상기 내부전극층(21, 22)이 끊어지는 부분(4)은 기공 혹은 세라믹일 수 있다.The portion 4 where the internal electrode layers 21 and 22 are broken may be pores or ceramics.

내부전극 층(21, 22)의 연결성(c1+c2+c3+c4/A)을80% 이상 구현하기 위한 방법으로는 내부전극을 형성하는 도전성 페이스트에서 메탈 파우더의 입자 크기를 변화시키거나 첨가하는 유기물과 세라믹의 양을 조절하는 방법 등이 있다.As a method for realizing the connectivity (c1 + c2 + c3 + c4 / A) of the internal electrode layers 21 and 22 by 80% or more, the particle size of the metal powder is changed or added in the conductive paste forming the internal electrodes And a method of controlling the amount of organic matter and ceramics.

그리고, 소성 공정에서 승온 속도와 소성 분위기를 조절하여 전극 연결성을 제어하는 것이 가능하다.In addition, it is possible to control the electrode connection property by controlling the heating rate and the firing atmosphere in the firing process.

본 발명의 일 실시형태에 따르면, 상기 내부전극 층의 연결성을 구현하기 위하여, 내부전극을 형성하는 도전성 페이스트에 첨가되는 세라믹 입자의 크기 및 양을 조절하는 방법을 사용할 수 있다.According to one embodiment of the present invention, in order to realize the connectivity of the internal electrode layer, a method of controlling the size and amount of the ceramic particles to be added to the conductive paste forming the internal electrode may be used.

구체적으로, 상기 도전성 페이스트에 첨가되는 세라믹은 유전체층에 사용되는 세라믹과 동종의 재질로서 특별히 제한되지는 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다.Specifically, the ceramic added to the conductive paste is not particularly limited and may be a barium titanate (BaTiO 3 ) powder, for example, as a material similar to the ceramic used in the dielectric layer.

상기 세라믹 입자의 평균 입경(Di)은 통상적인 크기로서 특별히 제한되지 않으나, 후술하는 본 발명의 일 실시형태에 따라 내부 전극층(21, 22)과 접촉하는 접촉 유전체 그레인(grain)의 평균 입경을 조절하기 위해서 결정될 수 있다.The average grain size Di of the ceramic grains is a typical size and is not particularly limited. However, according to an embodiment of the present invention described below, the average grain size of the contact dielectric grains in contact with the internal electrode layers 21, Can be determined.

본 발명의 일 실시형태에 따르면, 내부 전극층(21, 22)의 연결성(c1+c2+c3+c4/A)을 80% 이상 구현함으로써, 정전 용량이 증가하고 신뢰성이 우수한 고용량 적층 세라믹 캐패시터의 제조가 가능하다.According to one embodiment of the present invention, the interconnectivity (c1 + c2 + c3 + c4 / A) of the internal electrode layers 21 and 22 is 80% or more, thereby manufacturing a high-capacity multilayer ceramic capacitor with increased capacitance and excellent reliability Is possible.

도 3을 참조하면, 본 발명의 일 실시형태인 적층 세라믹 전자부품은 유전체 층(1)의 소성후 평균 두께(td)가 0.6 μm 이하일 수 있다.Referring to FIG. 3, in the multilayer ceramic electronic component according to one embodiment of the present invention, the average thickness td of the dielectric layer 1 after baking may be 0.6 占 퐉 or less.

또한, 상기 유전체 층(1)은 상기 제1 또는 제2 내부전극층(21, 22)과 접촉하는 접촉 유전체 그레인(grain) 및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족할 수 있다.The dielectric layer 1 is composed of a contact dielectric grain which is in contact with the first or second internal electrode layers 21 and 22 and a noncontact dielectric grain which is not in contact with the dielectric layer 1, Is defined as De, De / td? 0.35 can be satisfied.

일 실시예에서 상기 접촉 유전체 그레인의 평균 입경(De)이란, 주사전자현미경(SEM)으로 추출된 유전체층의 단면 사진을 분석하여 측정할 수 있다.　 예를 들어, ASTM(American Society for Testing and Materials) E112에서 규정하는 평균 그레인 사이즈 표준 측정 방법을 지원하는 그레인 사이즈 측정 소프트웨어를 이용하여 유전체층의 평균 그레인 사이즈를 측정할 수 있다In one embodiment, the average particle diameter (De) of the contact dielectric grain can be measured by analyzing a cross-sectional photograph of a dielectric layer extracted by a scanning electron microscope (SEM). For example, the average grain size of the dielectric layer can be measured using grain size measurement software that supports the average grain size standard measurement method specified by the American Society for Testing and Materials (ASTM) E112

상기 접촉 유전체 그레인의 평균 입경(De)의 조절은 유전체 층(1)의 형성에 사용되는 세라믹 분말의 평균 입경 및 내부 전극층(21, 22)을 형성하는 도전성 페이스트에 첨가되는 세라믹 분말의 평균 입경을 조절함으로써 수행될 수 있다.The adjustment of the average particle size (De) of the contact dielectric grains can be controlled by controlling the average particle size of the ceramic powder used for forming the dielectric layer 1 and the average particle size of the ceramic powder added to the conductive paste forming the internal electrode layers 21 and 22 . &Lt; / RTI &gt;

상기 유전체층(1)을 형성하는데 사용되는 세라믹 분말의 평균 입경은 특별히 제한되지 않으며, 본 발명의 목적 달성을 위해 조절될 수 있으나, 예를 들어, 300 nm 이하로 조절될 수 있다.The average particle diameter of the ceramic powder used for forming the dielectric layer 1 is not particularly limited and may be adjusted to achieve the object of the present invention, but may be adjusted to, for example, 300 nm or less.

상기 접촉 유전체 그레인의 평균 입경(De)과 0.6 μm 이하의 두께를 갖는 유전체층(1)의 평균 두께와의 비(De/td)가 0.35 이하일 경우에, 신뢰성이 우수한 고용량 적층 세라믹 캐패시터를 구현할 수 있다.When the ratio (De / td) of the average particle diameter (De) of the contact dielectric grain to the average thickness of the dielectric layer (1) having a thickness of 0.6 탆 or less is 0.35 or less, a high-capacity multilayer ceramic capacitor having excellent reliability can be realized .

상기 접촉 유전체 그레인의 평균 입경과 유전체층의 평균 두께와의 비(De/td)가 0.35 초과일 경우에는 접촉 유전체 그레인의 평균 입경이 커서 적층 세라믹 전자부품에 박막의 유전체 층이 적용될 경우 신뢰성이 저하될 수 있다.When the ratio (De / td) of the average particle diameter of the contact dielectric grain and the average thickness of the dielectric layer is more than 0.35, the average particle diameter of the contact dielectric grain is large and the reliability is lowered when a thin dielectric layer is applied to the multilayer ceramic electronic component .

또한, 상기 비접촉 유전체 그레인의 평균입경을 Dc로 규정할 때 Dc/td ≤ 0.25을 더 만족할 수 있다.Further, when the average particle diameter of the non-contact dielectric grain is defined as Dc, Dc / td? 0.25 can be further satisfied.

상기 비접촉 유전체 그레인의 평균 입경(Dc)이란, 유전체 적층 방향으로 절단하여, 도 3에 도시된 주사전자현미경(SEM)으로 추출된 유전체층의 단면 사진을 분석하여 측정할 수 있다.　 예를 들어, ASTM(American Society for Testing and Materials) E112에서 규정하는 평균 그레인 사이즈 표준 측정 방법을 지원하는 그레인 사이즈 측정 소프트웨어를 이용하여 유전체층의 평균 그레인 사이즈를 측정할 수 있다.The average particle diameter (Dc) of the noncontact dielectric grains can be measured by analyzing the cross-sectional photograph of the dielectric layer extracted by the scanning electron microscope (SEM) shown in Fig. 3 by cutting in the dielectric lamination direction. For example, the average grain size of the dielectric layer can be measured using grain size measurement software that supports the average grain size standard measurement method specified by the American Society for Testing and Materials (ASTM) E112.

구체적으로, 상기 비접촉 유전체 그레인의 평균 입경(Dc)과 0.6 μm 이하의 두께를 갖는 유전체 층(1)의 두께와의 비(Dc/td)가 0.25 이하일 경우에, 신뢰성이 우수한 고용량 적층 세라믹 캐패시터를 구현할 수 있다.Specifically, when the ratio (Dc / td) of the average particle diameter (Dc) of the noncontact dielectric grain to the thickness of the dielectric layer (1) having a thickness of 0.6 m or less is 0.25 or less, a high-capacity multilayer ceramic capacitor Can be implemented.

상기 비접촉 유전체 그레인의 평균 입경(Dc)도 유전체 층(1) 형성에 사용되는 세라믹 분말의 평균 입경을 조절함으로써, 본 발명의 목적에 맞게 조절될 수 있다.The average particle diameter (Dc) of the noncontact dielectric grain can be adjusted for the purpose of the present invention by adjusting the average particle diameter of the ceramic powder used for forming the dielectric layer (1).

상기 비접촉 유전체 그레인의 평균 입경과 유전체층의 평균 두께와의 비(Dc/td)가 0.25 초과일 경우에도 비접촉 유전체 그레인의 평균 입경이 커짐으로 인해 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 신뢰성이 저하될 수 있다.Even when the ratio (Dc / td) of the average particle diameter of the noncontact dielectric grains to the average thickness of the dielectric layer is more than 0.25, the average particle diameter of the noncontact dielectric grains is increased. Therefore, the reliability of the multilayer ceramic electronic component according to one embodiment of the present invention Can be lowered.

본 발명의 일 실시형태에 따르면, 상기 유전체 층(1)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다.According to one embodiment of the present invention, the raw material forming the dielectric layer 1 is not particularly limited as long as sufficient electrostatic capacity can be obtained, for example, it may be a barium titanate (BaTiO 3 ) powder.

상기 유전체 층(1)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.A variety of ceramic additives, organic solvents, plasticizers, binders, dispersants and the like may be added to the powder of the barium titanate (BaTiO 3 ) according to the purpose of the present invention.

본 발명의 일 실시형태에 따르면, 유전체 층(1)의 평균 두께(td)가 0.6 μm 이하이며, 제1 또는 제2 내부전극층(21, 22)의 연결성(c1+c2+c3+c4 cn/A)을 80% 이상 구현하며, 상기 접촉 유전체 그레인의 평균 입경과 유전체 층(1)의 두께와의 비(De/td)가 0.35 이하이고, 상기 비접촉 유전체 그레인의 평균 입경과 유전체 층(1)의 두께와의 비(Dc/td)가 0.25이하를 만족함으로써, 신뢰성이 우수한 고용량 적층 세라믹 캐패시터를 구현할 수 있다.According to an embodiment of the present invention, the average thickness td of the dielectric layer 1 is 0.6 占 퐉 or less and the connectivity (c1 + c2 + c3 + c4 cn / c2) of the first or second internal electrode layers 21, (D / td) of the average diameter of the contact dielectric grains and the thickness of the dielectric layer (1) is not more than 0.35, and the average particle diameter of the non-contact dielectric grains and the dielectric layer (1) (Dc / td) of 0.25 or less, a high-capacity multilayer ceramic capacitor having excellent reliability can be realized.

한편, 상기 내부전극에 첨가되는 세라믹 분말의 평균 입경을 Di 및 상기 유전체로 사용되는 세라믹 분말의 평균 입경을 Dd로 규정할 때, 0.1 < Di/Dd < 1을 만족할 수 있다.On the other hand, when the average particle size of the ceramic powder added to the internal electrode is defined as Di and the average particle size of the ceramic powder used as the dielectric is defined as Dd, 0.1 <Di / Dd <1 can be satisfied.

상기 범위에서, Di/Dd가 0.1 이하인 경우에는 내부전극에 첨가되는 세라믹 분말의 평균 입경과 유전체로 사용되는 세라믹 분말의 평균 입경 간의 차이가 너무 크므로, 내부전극의 소결 수축을 효과적으로 억제하지 못하여 전극연결성 저하에 따른 정전 용량 형성에 문제가 있고, 전극 끊김부 말단에서의 전극이 두꺼워짐에 따라 전극 층간 거리가 짧아져서 절연파괴전압이 낮아지는 등의 신뢰성이 저하되는 문제가 있을 수 있다.If Di / Dd is less than 0.1, the difference between the average particle diameter of the ceramic powder added to the internal electrode and the average particle diameter of the ceramic powder used as the dielectric is too large to effectively suppress sintering shrinkage of the internal electrode, There is a problem in formation of electrostatic capacitance due to deterioration in the connectivity, and there is a problem that as the electrode at the end of the electrode cut-off portion becomes thick, the distance between the electrode layers becomes short and the reliability such as lowering the dielectric breakdown voltage is lowered.

또한, Di/Dd가 1을 초과하는 경우에는 유전체로 사용되는 세라믹 분말의 평균 입경보다 내부전극에 첨가되는 세라믹 분말의 평균 입경이 더 크므로, 내부전극 소결 수축을 효과적으로 억제하지 못하고 소결 과정에서 유전체 층으로 빠져나가 과도하게 유전체 층의 두께가 두꺼워져서 용량 형성 및 신뢰성에 문제가 생길 수 있다.When Di / Dd is more than 1, since the average particle diameter of the ceramic powder added to the internal electrode is larger than the average particle diameter of the ceramic powder used as the dielectric, the sintering shrinkage of the internal electrode can not be effectively suppressed, Layer to excessively thicken the dielectric layer, which may cause problems in capacity formation and reliability.

상기 내부전극에 첨가되는 세라믹 분말의 평균 입경과 상기 유전체로 사용되는 세라믹 분말의 평균 입경 간에, 0.1 < Di/Dd < 1을 만족함으로써, 신뢰성이 더욱 향상된 고용량 적층 세라믹 전자부품을 구현할 수 있다.A high-capacity multilayer ceramic electronic component having improved reliability can be realized by satisfying 0.1 < Di / Dd < 1 between an average particle diameter of the ceramic powder added to the internal electrode and an average particle diameter of the ceramic powder used as the dielectric.

또한, 유전체로 사용되는 세라믹 분말과 상기 내부전극에 첨가되는 세라믹 분말의 조성은 특별히 제한되지 않으나, 동일할 경우 신뢰성이 더욱 향상되는 효과가 있을 수 있다.The composition of the ceramic powder to be used as a dielectric and the ceramic powder to be added to the internal electrode is not particularly limited, but the reliability may be further improved if they are the same.

한편, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 평균 두께가 0.6 μm 이하인 복수 개의 유전체 층(1)이 적층된 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에 형성된 복수 개의 제1 및 제2 내부전극(21, 22);을 포함하며, 상기 유전체층(1)은 상기 제1 또는 제2 내부전극(21, 22)과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층(1)의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족할 수 있다.Meanwhile, a multilayer ceramic electronic device according to another embodiment of the present invention includes a ceramic body 10 in which a plurality of dielectric layers 1 having an average thickness of 0.6 m or less are laminated; And a plurality of first and second internal electrodes 21 and 22 formed in the ceramic body 10. The dielectric layer 1 is in contact with the first or second internal electrodes 21 and 22 Contact dielectric grain, and when the average thickness of the dielectric layer 1 is denoted by td and the average diameter of the contact dielectric grain is denoted by De, De / td? 0.35 is satisfied .

또한, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 평균 두께가 0.6 μm 이하인 복수 개의 유전체 층(1)이 적층된 세라믹 본체(10); 및 상기 세라믹 본체(10) 내에 형성되며, 연결성이 80% 이상인 복수 개의 제1 및 제2 내부전극(21, 22);을 포함하며, 상기 유전체층(1)은 상기 제1 또는 제2 내부전극(21, 22)과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층(1)의 평균 두께를 td 및 상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 만족할 수 있다.Further, a multilayer ceramic electronic device according to another embodiment of the present invention includes a ceramic body 10 in which a plurality of dielectric layers 1 having an average thickness of 0.6 占 퐉 or less are laminated; And a plurality of first and second internal electrodes (21, 22) formed in the ceramic body (10) and having a connectivity of 80% or more, wherein the dielectric layer (1) Contact dielectric grains contacting the dielectric layer 1 and the contactless dielectric grains contacting the dielectric layer 1 and the contact dielectric grains 21. When the average thickness of the dielectric layer 1 is defined as td and the average diameter of the contact dielectric grains is defined as De, De / td? 0.35.

상기의 실시형태에 따른 적층 세라믹 전자부품은 유전체층, 제1 및 제2 내부전극층이 각각 복수 개 적층된 것을 제외하고는 상술한 일 실시형태에 따른 적층 세라믹 전자부품과 동일하므로, 여기서 중복되는 설명은 생략하도록 한다.The multilayer ceramic electronic component according to the above embodiment is the same as the multilayer ceramic electronic component according to the above embodiment except that a plurality of dielectric layers and a first and a second internal electrode layers are stacked, Omit it.

이하, 실시예를 들어 본 발명을 더욱 상세히 설명하지만, 본 발명이 이에 의해 제한되는 것은 아니다.Hereinafter, the present invention will be described in more detail by way of examples, but the present invention is not limited thereto.

본 실시예는 0.6 μm 이하의 평균 두께를 갖는 유전체층(1)을 적용한 적층 세라믹 캐패시터에 대해, 내부전극에 투입되는 티탄산바륨의 투입율에 따른 내부 전극층(21, 22)의 연결성 및 접촉 유전체 그레인과 비접촉 유전체 그레인의 다양한 평균 입경에 따른 신뢰성 향상 여부를 시험하기 위해 수행되었다.In this embodiment, for the multilayer ceramic capacitor to which the dielectric layer 1 having an average thickness of 0.6 占 퐉 or less is applied, the connectivity of the internal electrode layers 21 and 22 and the contact dielectric grain and the dielectric constant of the internal electrode layers 21 and 22 depend on the charging rate of barium titanate It was conducted to test whether the reliability of non-contact dielectric grains was improved according to various average particle diameters.

본 실시예에 따른 적층 세라믹 캐패시터는 하기와 같은 단계로 제작되었다.The multilayer ceramic capacitor according to this embodiment was fabricated by the following steps.

우선, 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 1.05μm 및 0.95μm의 두께로 제조된 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체층(1)을 형성하게 된다.First, a slurry containing a powder such as barium titanate (BaTiO 3 ) is coated on a carrier film and dried to provide a plurality of ceramic green sheets having a thickness of 1.05 μm and 0.95 μm, (1).

다음으로, 니켈 입자 평균 크기가 0.05 내지 0.2 μm이며, 0.1 < Di/Dd <1을 만족하도록, 내부전극에 첨가되는 티탄산바륨 분말의 평균 입경을 조절하고, 상기 티탄산바륨 분말의 투입량을 니켈 무게 대비 5~10% 변화시키며 내부전극용 도전성 페이스트를 마련하였다.Next, the average particle size of the barium titanate powder to be added to the internal electrode was adjusted so that the average size of the nickel particles was 0.05 to 0.2 占 퐉 and the ratio of 0.1 <Di / Dd <1 was satisfied, and the amount of the barium titanate powder 5 to 10%, and a conductive paste for internal electrode was prepared.

상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 200 내지 250층 적층하여 적층체를 만들었다. The internal electrode conductive paste was applied on the green sheet by a screen printing method to form internal electrodes, and then 200 to 250 layers were laminated to form a laminate.

이후 압착, 절단하여 0603 규격의 Size의 칩을 만들며, 상기 칩을 H2 0.1%이하의 환원 분위기의 온도 1050~1200℃에서 소성하였다. Thereafter, chips of size 0603 were produced by compression and cutting, and the chips were fired at a temperature of 1050 to 1200 ° C in a reducing atmosphere of 0.1% or less of H 2 .

다음으로, 외부전극, 도금 등의 공정을 거쳐 적층 세라믹 캐패시터로 제작하였다. Next, a multilayer ceramic capacitor was manufactured through an external electrode, a plating process, and the like.

상기 적층 세라믹 캐패시터의 시료들은 유전체층(1)의 평균 두께에 따라 다양하게 제작되었으며, 적층 세라믹 캐패시터의 단면을 관찰한 결과 내부전극의 평균 두께는 0.4 ~ 0.9 μm 수준이고, 유전체층의 평균 두께는 0.5 ~ 0.8 μm로 구현되었다. As a result of observing the cross section of the multilayer ceramic capacitor, the average thickness of the internal electrode was about 0.4 to 0.9 μm, and the average thickness of the dielectric layer was about 0.5 to 0.5 μm. 0.8 μm.

또한, 내부전극의 연결성은 적층 본체(10)의 폭(W) 방향의 중앙부에서 절단한 길이 및 두께 방향(L-T) 단면의 중앙부의 내부전극 10개 층에 대하여, 용량 형성부에서 연결성을 측정하였다. 상기 내부전극의 연결성 측정을 위하여 상기 10개의 내부전극층에 대하여 주사전자현미경(SEM, Scanning Eletron Microscope)로 스캔한 이미지로부터 내부전극 단면의 전체 길이 대비 실제 내부 전극이 형성된 부분의 총 길이를 측정하였다. The connectivity of the internal electrodes was measured at the capacitance formed portion of 10 internal electrodes at the central portion of the cross section in the thickness direction LT and the length cut at the central portion in the width W direction of the laminated body 10 . For the measurement of the connectivity of the internal electrodes, the total length of the portion where the actual internal electrodes were formed was measured from the image scanned by a scanning electron microscope (SEM) with respect to the ten internal electrode layers.

아래의 표 1은 내부전극에 투입되는 티탄산바륨(BaTiO3) 분말의 투입율에 따른 내부전극의 연결성, 유전체층의 두께, 접촉 유전체 그레인 및 비접촉 유전체 그레인의 평균 입경에 따른 고온 가속 수명을 비교한 표이다.Table 1 below shows the comparison of the high temperature accelerated lifetime according to the insertion rate of the barium titanate (BaTiO 3 ) powder injected into the internal electrode, the internal electrode connectivity, the thickness of the dielectric layer, the average diameter of the contact dielectric grains and the non- to be.

Sample
No.
Sample
No.
유전체 분말
평균입경(Dd) (nm)Dielectric powder
Average particle diameter (D d ) (nm) 유전체
green sheet
평균두께
(μm)dielectric
그린 시트
Average thickness
(μm) 내부전극
페이스트내 공재 size(Di)
(nm)Inner electrode
Paste in the paste size (D i )
(nm) 내부전극
페이스트내 공재 BaTiO3 함량 (%)Inner electrode
BaTiO3 content in paste (%) 내부전극
연결성
(B/A)Inner electrode
Connectivity
(B / A) 유전체층 두께
td
(μm)Dielectric layer thickness
t d
(μm) 접촉 유전체
그레인 평균입경
De
(μm)Contact dielectric
Grain average particle diameter
D e
(μm) 비접촉 유전체
그레인 평균입경
Dc
(μm)Noncontact dielectric
Grain average particle diameter
D c
(μm)


De/td


D e / t d


Dc/td


D c / t d

고온가속수명
NG율

High temperature accelerated life
NG rate 1One 100100 1.051.05 2020 15.015.0 0.940.94 0.620.62 0.2300.230 0.1420.142 0.370.37 0.230.23 0/2000/200 22 120120 1.051.05 2020 7.57.5 0.800.80 0.610.61 0.2100.210 0.1650.165 0.340.34 0.270.27 0/2000/200 *3* 3 100100 1.051.05 1010 7.57.5 0.650.65 0.600.60 0.2250.225 0.1380.138 0.380.38 0.230.23 4/2004/200 *4*4 120120 1.051.05 5050 7.57.5 0.810.81 0.590.59 0.2050.205 0.1550.155 0.350.35 0.260.26 1/2001/200 *5* 5 100100 1.051.05 2020 5.05.0 0.780.78 0.580.58 0.1630.163 0.1420.142 0.280.28 0.240.24 2/2002/200 *6* 6 100100 0.950.95 2020 15.015.0 0.950.95 0.570.57 0.2280.228 0.1390.139 0.400.40 0.240.24 2/2002/200 *7* 7 100100 0.950.95 5050 5.05.0 0.720.72 0.530.53 0.1600.160 0.1320.132 0.300.30 0.250.25 3/2003/200 *8*8 100100 0.950.95 2020 5.05.0 0.770.77 0.520.52 0.1580.158 0.1300.130 0.300.30 0.250.25 3/2003/200

상기 [표 1]을 참조하면, 시료 1 내지 2는 유전체층의 평균 두께가 0.6 μm를 초과하는 경우로서, 접촉 유전체 그레인의 평균 입경과 유전체층(1)의 평균 두께와의 비(De/td) 및 비접촉 유전체 그레인의 평균 입경과 유전체층(1)의 평균 두께와의 비(Dc/td)가 본 발명의 수치 범위를 벗어나는 경우에도 고온 가속 수명 시험에서 양호한 결과를 보인다.Referring to Table 1, Samples 1 and 2 show the case where the average thickness of the dielectric layers exceeds 0.6 μm and the ratio (De / td) of the average particle diameter of the contact dielectric grain and the average thickness of the dielectric layer 1 and Even when the ratio (Dc / td) of the average particle diameter of the noncontact dielectric grains to the average thickness of the dielectric layer 1 deviates from the numerical range of the present invention, good results are obtained in the high temperature accelerated life test.

반면, 시료 3 내지 8은 유전체층의 평균 두께가 0.6 μm 이하인 경우로서, 내부 전극 연결성, 접촉 유전체 그레인의 평균 입경과 유전체층(1)의 평균 두께와의 비(De/td) 및 비접촉 유전체 그레인의 평균 입경과 유전체층(1)의 평균 두께와의 비(Dc/td)가 본 발명의 수치 범위를 벗어날 경우 고온 가속 수명 및 신뢰성 시험에서 문제가 생길 수 있음을 보인다.On the other hand, in Samples 3 to 8, the average thickness of the dielectric layers was 0.6 m or less, and the ratio of the internal electrode connectivity, the average particle diameter of the contact dielectric grains to the average thickness of the dielectric layer 1 (De / td) It can be seen that when the ratio (Dc / td) of the particle diameter to the average thickness of the dielectric layer 1 deviates from the numerical range of the present invention, problems may arise in the high temperature accelerated lifetime and reliability test.

따라서, 후술하는 설명에 따라 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 유전체층(1)의 소성 후 평균 두께(td)가 0.6 μm 이하일 때 고온 가속 수명 및 신뢰성 향상에 효과가 있음을 알 수 있다.Therefore, according to the following description, it can be seen that the multilayer ceramic electronic device according to one embodiment of the present invention is effective for improving the high-temperature accelerated lifetime and reliability when the average thickness td of the dielectric layer 1 after baking is 0.6 탆 or less have.

아래의 표 2는 유전체층의 평균 두께(td)가 0.6 μm 이하인 경우 내부전극에 투입되는 티탄산바륨(BaTiO3) 분말의 투입율에 따른 내부전극의 연결성, 접촉 유전체 그레인 및 비접촉 유전체 그레인의 평균 입경에 따른 고온 가속 수명을 비교한 표이다.Table 2 below shows the relationship between the internal electrode connectivity and the average particle diameter of the contact dielectric grains and the non-contact dielectric grains with respect to the charging rate of the barium titanate (BaTiO 3 ) powder injected into the internal electrode when the average thickness td of the dielectric layer is 0.6 μm or less Temperature accelerated lifetime according to the present invention.

Sample
No.
Sample
No.
유전체 분말
평균입경(Dd) (nm)Dielectric powder
Average particle diameter (D d ) (nm) 유전체
green sheet
평균두께
(μm)dielectric
그린 시트
Average thickness
(μm) 내부전극
페이스트내 공재 size(Di)
(nm)Inner electrode
Paste in the paste size (D i )
(nm) 내부전극
페이스트내 공재 BaTiO3 함량 (%)Inner electrode
BaTiO3 content in paste (%) 내부전극
연결성
(B/A)Inner electrode
Connectivity
(B / A) 유전체층 두께
td
(μm)Dielectric layer thickness
t d
(μm) 접촉 유전체
그레인 평균입경
De
(μm)Contact dielectric
Grain average particle diameter
D e
(μm) 비접촉 유전체
그레인 평균입경
Dc
(μm)Noncontact dielectric
Grain average particle diameter
D c
(μm)


De/td


D e / t d


Dc/td


D c / t d

고온가속수명
NG율

High temperature accelerated life
NG rate *9* 9 100100 1.051.05 1010 10.010.0 0.700.70 0.590.59 0.2350.235 0.1420.142 0.400.40 0.240.24 3/2003/200 *10* 10 100100 1.051.05 1010 7.57.5 0.650.65 0.600.60 0.2250.225 0.1380.138 0.380.38 0.230.23 4/2004/200 *11* 11 100100 1.051.05 2020 15.015.0 0.940.94 0.620.62 0.2300.230 0.1420.142 0.370.37 0.230.23 1/2001/200 1212 100100 1.051.05 2020 10.010.0 0.920.92 0.600.60 0.1950.195 0.1380.138 0.330.33 0.230.23 0/2000/200 1313 100100 1.051.05 2020 7.57.5 0.820.82 0.600.60 0.1750.175 0.1400.140 0.290.29 0.230.23 0/2000/200 *14* 14 100100 1.051.05 2020 5.05.0 0.780.78 0.580.58 0.1630.163 0.1420.142 0.280.28 0.240.24 2/2002/200 *15* 15 120120 1.051.05 2020 7.57.5 0.800.80 0.610.61 0.2100.210 0.1650.165 0.340.34 0.270.27 1/2001/200 1616 100100 1.051.05 5050 10.010.0 0.870.87 0.580.58 0.2000.200 0.1420.142 0.340.34 0.240.24 0/2000/200 1717 100100 1.051.05 5050 7.57.5 0.810.81 0.580.58 0.1830.183 0.1400.140 0.320.32 0.240.24 0/2000/200 *18* 18 100100 1.051.05 5050 5.05.0 0.740.74 0.560.56 0.1780.178 0.1390.139 0.320.32 0.250.25 1/2001/200 *19* 19 120120 1.051.05 5050 7.57.5 0.810.81 0.590.59 0.2050.205 0.1550.155 0.350.35 0.260.26 1/2001/200 *20* 20 100100 0.950.95 2020 15.015.0 0.950.95 0.570.57 0.2280.228 0.1390.139 0.400.40 0.240.24 2/2002/200 2121 100100 0.950.95 2020 10.010.0 0.920.92 0.550.55 0.1930.193 0.1380.138 0.350.35 0.250.25 0/2000/200 2222 100100 0.950.95 2020 7.57.5 0.840.84 0.540.54 0.1800.180 0.1360.136 0.330.33 0.250.25 0/2000/200 *23* 23 100100 0.950.95 2020 5.05.0 0.770.77 0.520.52 0.1580.158 0.1300.130 0.300.30 0.250.25 3/2003/200 *24* 24 120120 0.950.95 2020 7.57.5 0.810.81 0.530.53 0.2050.205 0.1600.160 0.390.39 0.300.30 2/2002/200 *25* 25 100100 0.950.95 5050 15.015.0 0.930.93 0.580.58 0.2080.208 0.1380.138 0.360.36 0.240.24 2/2002/200 2626 100100 0.950.95 5050 10.010.0 0.840.84 0.560.56 0.1910.191 0.1400.140 0.340.34 0.250.25 0/2000/200 2727 100100 0.950.95 5050 7.57.5 0.800.80 0.560.56 0.1700.170 0.1410.141 0.300.30 0.250.25 0/2000/200 *28* 28 100100 0.950.95 5050 5.05.0 0.720.72 0.530.53 0.1600.160 0.1320.132 0.300.30 0.250.25 3/2003/200 *29* 29 120120 0.950.95 5050 7.57.5 0.810.81 0.580.58 0.2000.200 0.1630.163 0.340.34 0.280.28 4/2004/200

상기의 [표 2]를 통해서 알 수 있듯이, 내부전극 층의 연결성(B/A)이 0.8이상으로 높아질수록 가속 수명이 증가하고 신뢰성도 향상된다. As can be seen from the above Table 2, the higher the connectivity (B / A) of the internal electrode layers is, the higher the acceleration life and the reliability are improved.

또한, 내부전극 층의 연결성(B/A)이 0.8이상이고 접촉 유전체 그레인의 평균 입경과 유전체 층(1)의 두께와의 비(De/td)가 0.35이하인 경우에 가속 수명이 증가하고 신뢰성도 향상됨을 알 수 있다. 　When the ratio (B / A) of the internal electrode layers is 0.8 or more and the ratio (De / td) of the average particle diameter of the contact dielectric grains to the thickness of the dielectric layer 1 is 0.35 or less, the acceleration life is increased and the reliability It can be seen that it is improved.

더 나아가, 내부전극 층의 연결성(B/A)이 0.8이상이고 접촉 유전체 그레인의 평균 입경과 유전체 층(1)의 두께와의 비(De/td)가 0.35이하이며, 상기 비접촉 유전체 그레인의 평균 입경과 유전체 층(1)의 두께와의 비(Dc/td)가 0.25 이하인 경우에 가속 수명 증가 및 신뢰성 향상의 결과를 알 수 있다.Further, the ratio (De / td) of the average particle diameter of the contact dielectric grains to the thickness of the dielectric layer 1 is not more than 0.35, the connectivity (B / A) of the internal electrode layers is not less than 0.8, The results of the acceleration life increase and the reliability improvement can be found when the ratio (Dc / td) of the particle diameter to the thickness of the dielectric layer 1 is 0.25 or less.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited only by the appended claims. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.

1: 유전체 층 21, 22: 제1 및 제2 내부전극층
3: 외부 전극 4: 기공 또는 세라믹
A: 내부 전극 단면의 전체 길이(또는 전체 면적)
c1+c2+c3+c4: 내부전극 층이 실제 형성된 단면의 총 길이(또는 도포된 면적)
td: 유전체층의 평균 두께
De: 접촉 유전체 그레인의 평균 입경
Dc: 비접촉 유전체 그레인의 평균 입경1: dielectric layer 21, 22: first and second internal electrode layers
3: external electrode 4: pore or ceramic
A: The total length (or total area)
c1 + c2 + c3 + c4: the total length (or coated area) of the cross section in which the internal electrode layer is actually formed,
td: average thickness of dielectric layer
De: average grain size of the contact dielectric grain
Dc: average particle diameter of noncontact dielectric grain

Claims (18)

평균 두께가 0.6 μm 이하인 유전체층을 포함하는 세라믹 본체; 및
상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극;을 포함하며,
상기 유전체층은 상기 내부 전극층과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층의 평균 두께를 td 및 상기 비접촉 유전체 그레인의 평균 입경을 Dc로 규정할 때, Dc/td ≤ 0.25를 만족하는 적층 세라믹 전자부품.
A ceramic body including a dielectric layer having an average thickness of 0.6 占 퐉 or less; And
And first and second internal electrodes disposed in the ceramic body so as to face each other with the dielectric layer interposed therebetween,
Wherein when the average thickness of the dielectric layer is defined as td and the average particle diameter of the noncontact dielectric grain is defined as Dc, the dielectric layer includes a contact dielectric grain that contacts the internal electrode layer, and a noncontact dielectric grain that does not contact. / td &lt; / = 0.25.
제1항에 있어서,
상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 더 만족하는 적층 세라믹 전자부품.
The method according to claim 1,
And De / td? 0.35 when the average particle diameter of the contact dielectric grain is defined as De.
제1항에 있어서,
상기 내부전극에 첨가되는 세라믹 분말의 평균 입경을 Di 및 상기 유전체로 사용되는 세라믹 분말의 평균 입경을 Dd로 규정할 때, 0.1 < Di/Dd < 1을 만족하는 적층 세라믹 전자부품.
The method according to claim 1,
Wherein when the average particle size of the ceramic powder added to the internal electrode is defined as Di and the average particle size of the ceramic powder used as the dielectric is defined as Dd, 0.1 <Di / Dd <1.
제1항에 있어서,
상기 내부전극에 첨가되는 세라믹 분말과 상기 유전체로 사용되는 세라믹 분말의 조성이 동일한 적층 세라믹 전자부품.
The method according to claim 1,
Wherein a ceramic powder added to the internal electrode and a ceramic powder used as the dielectric are the same in composition.
제1항에 있어서,
상기 제1 또는 제2 내부전극의 연결성이 80% 이상인 적층 세라믹 전자부품.
The method according to claim 1,
And the connection of the first or second internal electrode is 80% or more.
평균 두께가 0.6 μm 이하인 유전체층을 포함하는 세라믹 본체; 및
상기 세라믹 본체 내에 형성되며, 연결성이 80% 이상인 제1 및 제2 내부전극;을 포함하며,
상기 유전체층은 상기 제1 또는 제2 내부전극층과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층의 평균 두께를 td 및 상기 비접촉 유전체 그레인의 평균 입경을 Dc로 규정할 때, Dc/td ≤ 0.25를 만족하는 적층 세라믹 전자부품.
A ceramic body including a dielectric layer having an average thickness of 0.6 占 퐉 or less; And
And first and second internal electrodes formed in the ceramic body and having a connectivity of 80% or more,
Wherein the dielectric layer is composed of a contact dielectric grain which is in contact with the first or second internal electrode layer and a noncontact dielectric grain which is not in contact with the dielectric layer and the average thickness of the dielectric layer is td and the average particle diameter of the non- When specified, a multilayer ceramic electronic component satisfying Dc / td ≤ 0.25.
제6항에 있어서,
상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 더 만족하는 적층 세라믹 전자부품.
The method according to claim 6,
And De / td? 0.35 when the average particle diameter of the contact dielectric grain is defined as De.
제6항에 있어서,
상기 내부전극에 첨가되는 세라믹 분말의 평균 입경을 Di 및 상기 유전체로 사용되는 세라믹 분말의 평균 입경을 Dd로 규정할 때, 0.1 < Di/Dd < 1을 만족하는 적층 세라믹 전자부품.
The method according to claim 6,
Wherein when the average particle size of the ceramic powder added to the internal electrode is defined as Di and the average particle size of the ceramic powder used as the dielectric is defined as Dd, 0.1 <Di / Dd <1.
제6항에 있어서,
상기 내부전극에 첨가되는 세라믹 분말과 상기 유전체로 사용되는 세라믹 분말의 조성이 동일한 적층 세라믹 전자부품.
The method according to claim 6,
Wherein a ceramic powder added to the internal electrode and a ceramic powder used as the dielectric are the same in composition.
평균 두께가 0.6 μm 이하인 복수 개의 유전체 층이 적층된 세라믹 본체; 및
상기 세라믹 본체 내에 형성된 복수 개의 제1 및 제2 내부전극;을 포함하며,
상기 유전체층은 상기 제1 또는 제2 내부전극과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층의 평균 두께를 td 및 상기 비접촉 유전체 그레인의 평균 입경을 Dc로 규정할 때, Dc/td ≤ 0.25를 만족하는 적층 세라믹 전자부품.
A ceramic body in which a plurality of dielectric layers having an average thickness of 0.6 占 퐉 or less are laminated; And
And a plurality of first and second internal electrodes formed in the ceramic body,
Wherein the dielectric layer is composed of contact dielectric grains which are in contact with the first or second inner electrodes and noncontact dielectric grains which are not in contact with each other and the average thickness of the dielectric layer is td and the average particle diameter of the non- When specified, a multilayer ceramic electronic component satisfying Dc / td ≤ 0.25.
제10항에 있어서,
상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 더 만족하는 적층 세라믹 전자부품.
11. The method of claim 10,
And De / td? 0.35 when the average particle diameter of the contact dielectric grain is defined as De.
제10항에 있어서,
상기 내부전극에 첨가되는 세라믹 분말의 평균 입경을 Di 및 상기 유전체로 사용되는 세라믹 분말의 평균 입경을 Dd로 규정할 때, 0.1 < Di/Dd < 1을 만족하는 적층 세라믹 전자부품.
11. The method of claim 10,
Wherein when the average particle size of the ceramic powder added to the internal electrode is defined as Di and the average particle size of the ceramic powder used as the dielectric is defined as Dd, 0.1 <Di / Dd <1.
제10항에 있어서,
상기 내부전극에 첨가되는 세라믹 분말과 상기 유전체로 사용되는 세라믹 분말의 조성이 동일한 적층 세라믹 전자부품.
11. The method of claim 10,
Wherein a ceramic powder added to the internal electrode and a ceramic powder used as the dielectric are the same in composition.
제10항에 있어서,
상기 제1 또는 제2 내부전극의 연결성이 80% 이상인 적층 세라믹 전자부품.
11. The method of claim 10,
And the connection of the first or second internal electrode is 80% or more.
평균 두께가 0.6 μm 이하인 복수 개의 유전체 층이 적층된 세라믹 본체; 및
상기 세라믹 본체 내에 형성되며, 연결성이 80% 이상인 복수 개의 제1 및 제2 내부전극;을 포함하며,
상기 유전체층은 상기 제1 또는 제2 내부전극층과 접촉하는 접촉 유전체 그레인(grain)및 접촉하지 않는 비접촉 유전체 그레인으로 구성되어 있으며, 상기 유전체층의 평균 두께를 td 및 상기 비접촉 유전체 그레인의 평균 입경을 Dc로 규정할 때, Dc/td ≤ 0.25를 만족하는 적층 세라믹 전자부품.
A ceramic body in which a plurality of dielectric layers having an average thickness of 0.6 占 퐉 or less are laminated; And
And a plurality of first and second internal electrodes formed in the ceramic body and having a connectivity of 80% or more,
Wherein the dielectric layer is composed of a contact dielectric grain which is in contact with the first or second internal electrode layer and a noncontact dielectric grain which is not in contact with the dielectric layer and the average thickness of the dielectric layer is td and the average particle diameter of the non- When specified, a multilayer ceramic electronic component satisfying Dc / td ≤ 0.25.
제15항에 있어서,
상기 접촉 유전체 그레인의 평균 입경을 De로 규정할 때, De/td ≤ 0.35를 더 만족하는 적층 세라믹 전자부품.
16. The method of claim 15,
And De / td? 0.35 when the average particle diameter of the contact dielectric grain is defined as De.
제15항에 있어서,
상기 내부전극에 첨가되는 세라믹 분말의 평균 입경을 Di 및 상기 유전체로 사용되는 세라믹 분말의 평균 입경을 Dd로 규정할 때, 0.1 < Di/Dd < 1을 만족하는 적층 세라믹 전자부품.
16. The method of claim 15,
Wherein when the average particle size of the ceramic powder added to the internal electrode is defined as Di and the average particle size of the ceramic powder used as the dielectric is defined as Dd, 0.1 <Di / Dd <1.
제15항에 있어서,
상기 내부전극에 첨가되는 세라믹 분말과 상기 유전체로 사용되는 세라믹 분말의 조성이 동일한 적층 세라믹 전자부품.16. The method of claim 15,
Wherein a ceramic powder added to the internal electrode and a ceramic powder used as the dielectric are the same in composition.
KR1020170098107A 2017-08-02 2017-08-02 Laminated ceramic electronic parts KR101883111B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170098107A KR101883111B1 (en) 2017-08-02 2017-08-02 Laminated ceramic electronic parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170098107A KR101883111B1 (en) 2017-08-02 2017-08-02 Laminated ceramic electronic parts

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110075084A Division KR101872520B1 (en) 2011-07-28 2011-07-28 Laminated ceramic electronic parts

Publications (2)

Publication Number Publication Date
KR20170093770A true KR20170093770A (en) 2017-08-16
KR101883111B1 KR101883111B1 (en) 2018-08-24

Family

ID=59752486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170098107A KR101883111B1 (en) 2017-08-02 2017-08-02 Laminated ceramic electronic parts

Country Status (1)

Country Link
KR (1) KR101883111B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230162916A1 (en) * 2021-06-16 2023-05-25 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102438839B1 (en) 2020-05-19 2022-09-01 삼화콘덴서공업주식회사 Multilayer Ceramic Capacitor and the manufacturing method thereof
US11776744B2 (en) 2020-05-19 2023-10-03 Samhwa Capacitor Co., Ltd. Multilayer ceramic capacitor and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631995B1 (en) * 2005-07-28 2006-10-09 삼성전기주식회사 Dielectric ceramic compositions for low temperature sintering and multilayer ceramic condenser using the same
JP2010257937A (en) * 2009-03-31 2010-11-11 Tdk Corp Conductive paste, method of manufacturing the same, and method of manufacturing electronic parts

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230162916A1 (en) * 2021-06-16 2023-05-25 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
US11908625B2 (en) * 2021-06-16 2024-02-20 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component

Also Published As

Publication number Publication date
KR101883111B1 (en) 2018-08-24

Similar Documents

Publication Publication Date Title
KR101872520B1 (en) Laminated ceramic electronic parts
KR101862396B1 (en) Laminated ceramic electronic parts and fabricating method thereof
KR101771728B1 (en) Laminated ceramic electronic parts and fabricating method thereof
KR101823160B1 (en) Laminated ceramic electronic parts and manufacturing method thereof
KR101983129B1 (en) Multi-layered ceramic electronic parts and method of manufacturing the same
US9490069B2 (en) Multilayer ceramic electronic component
KR101580349B1 (en) Multilayered ceramic electronic component and fabricating method thereof
KR101912266B1 (en) Laminated ceramic electronic parts and fabricating method thereof
KR101882998B1 (en) Laminated ceramic electronic parts
WO2013145423A1 (en) Laminated ceramic capacitor and method for producing same
KR20140033750A (en) Laminated ceramic electronic parts and manufacturing method thereof
KR20120133696A (en) Multilayer ceramic electronic component
KR20130084852A (en) Multi-layered ceramic electronic parts and method of manufacturing the same
KR20140107963A (en) Multilayer ceramic electronic component and method for manufacturing the same
KR20130023612A (en) Multi-layered ceramic electronic parts
US20130027843A1 (en) Multi-layered ceramic electronic component
KR101883111B1 (en) Laminated ceramic electronic parts
KR101813284B1 (en) Conductive paste and multi-layer ceramic electronic parts fabricated by using the same
KR20190116141A (en) Dielectric ceramic composition and multilayer ceramic capacitor comprising the same
KR101376824B1 (en) Multilayer ceramic electronic part and manufacturing method thereof
KR102107026B1 (en) Multi-layered ceramic electronic component and method for manufacturing the same
KR101952877B1 (en) Laminated ceramic electronic parts
KR101892863B1 (en) Laminated ceramic electronic parts
KR20230047774A (en) Multilayer capacitor
KR101862412B1 (en) Multi-Layered Ceramic Electronic Component and Manufacturing Method of the Same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant