KR20170041141A - 광 디바이스 웨이퍼의 가공 방법 - Google Patents

광 디바이스 웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20170041141A
KR20170041141A KR1020160127587A KR20160127587A KR20170041141A KR 20170041141 A KR20170041141 A KR 20170041141A KR 1020160127587 A KR1020160127587 A KR 1020160127587A KR 20160127587 A KR20160127587 A KR 20160127587A KR 20170041141 A KR20170041141 A KR 20170041141A
Authority
KR
South Korea
Prior art keywords
optical device
sapphire substrate
device wafer
shield tunnel
light emitting
Prior art date
Application number
KR1020160127587A
Other languages
English (en)
Other versions
KR102486694B1 (ko
Inventor
류고 오바
다쿠미 쇼토쿠지
나오토시 기리하라
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170041141A publication Critical patent/KR20170041141A/ko
Application granted granted Critical
Publication of KR102486694B1 publication Critical patent/KR102486694B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

사파이어 기판의 표면에 적층되는 발광층에 손상을 부여하는 일없이, 개개의 광 디바이스로 분할할 수 있는 광 디바이스 웨이퍼의 가공 방법을 제공한다.
사파이어 기판의 표면에 발광층이 형성되어 격자형의 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 광 디바이스가 형성된 광 디바이스 웨이퍼를 개개의 광 디바이스 칩으로 분할하는 광 디바이스 웨이퍼의 가공 방법에 있어서, 사파이어 기판에 대하여 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 사파이어 기판의 이면측으로부터 내부에 위치시켜 분할 예정 라인에 대응하는 영역 따라 조사하여, 세공과 세공을 실드하는 비정질로 이루어지는 실드 터널을 분할 예정 라인에 대응하는 영역을 따라 형성하는 실드 터널 형성 공정과, 실드 터널 형성 공정이 실시된 사파이어 기판의 표면에 발광층을 적층하여 광 디바이스 웨이퍼를 형성하는 발광층 적층 공정과, 발광층 적층 공정이 실시된 광 디바이스 웨이퍼에 외력을 부여하여, 광 디바이스 웨이퍼를 분할 예정 라인을 따라 개개의 광 디바이스 칩으로 분할하는 분할 공정을 포함한다.

Description

광 디바이스 웨이퍼의 가공 방법{METHOD OF PROCESSING OPTICAL DEVICE WAFER}
본 발명은 사파이어 기판의 표면에 발광층이 형성되어 격자형의 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 각각 광 디바이스가 형성된 광 디바이스 웨이퍼를, 분할 예정 라인을 따라 개개의 광 디바이스 칩으로 분할하는 광 디바이스 웨이퍼의 가공 방법에 관한 것이다.
광 디바이스 제조 프로세스에 있어서는, 대략 원판 형상인 사파이어 기판의 표면에 n형 질화 갈륨 반도체층 및 p형 질화 갈륨 반도체층으로 이루어지는 발광층(에피택셜층)이 적층되어 격자형으로 형성된 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 발광 다이오드, 레이저 다이오드 등의 광 디바이스를 형성하여 광 디바이스 웨이퍼를 구성한다. 그리고, 광 디바이스 웨이퍼를 분할 예정 라인을 따라 절단함으로써 광 디바이스가 형성된 영역을 분할하여 개개의 광 디바이스 칩을 제조하고 있다.
전술한 광 디바이스 웨이퍼의 분할 예정 라인을 따른 절단은, 통상, 다이서라고 불리는 절삭 장치에 의해 행해지고 있다. 이 절삭 장치는, 피가공물을 유지하는 척 테이블과, 그 척 테이블에 유지된 피가공물을 절삭하기 위한 절삭 수단과, 척 테이블과 절삭 수단을 상대적으로 이동시키는 절삭 이송 수단을 구비하고 있다. 절삭 수단은, 스핀들과 그 스핀들에 장착된 절삭 블레이드 및 스핀들을 회전 구동시키는 구동 기구를 포함하고 있다. 절삭 블레이드는 원반형의 베이스와 그 베이스의 측면 외주부에 장착된 환형의 절삭날로 이루어져 있고, 절삭날은 예컨대 입경 3 ㎛ 정도의 다이아몬드 지립을 전기 주조에 의해 베이스에 고정하여 두께 20 ㎛ 정도로 형성되어 있다.
그런데, 광 디바이스 웨이퍼를 구성하는 사파이어 기판은 모스 경도가 높기 때문에, 상기 절삭 블레이드에 의한 절단이 반드시 용이하다고는 할 수 없다. 또한, 절삭 블레이드는 20 ㎛ 정도의 두께를 갖기 때문에, 디바이스를 구획하는 분할 예정 라인으로서는 폭이 50 ㎛ 정도 필요로 된다. 이 때문에, 분할 예정 라인이 차지하는 면적 비율이 높아져, 생산성이 나쁘다고 하는 문제가 있다.
전술한 문제를 해소하기 위해, 광 디바이스 웨이퍼를 분할 예정 라인을 따라 분할하는 방법으로서, 사파이어 기판에 대하여 흡수성을 갖는 파장의 펄스 레이저 광선을 분할 예정 라인을 따라 조사함으로써 파단의 기점이 되는 레이저 가공홈을 형성하고, 이 파단의 기점이 되는 레이저 가공홈이 형성된 분할 예정 라인을 따라 외력을 부여함으로써 분할 절단하는 방법이 제안되어 있다(예컨대, 특허문헌 1 참조).
그런데, 광 디바이스 웨이퍼를 구성하는 사파이어 기판의 표면에 형성된 분할 예정 라인을 따라 레이저 광선을 조사하여 레이저 가공홈을 형성하면, 발광 다이오드 등의 광 디바이스의 외주가 어블레이션되어 데브리(debris)라고 불리는 용융물이 부착되기 때문에 휘도가 저하하여, 광 디바이스의 품질이 저하한다고 하는 문제가 있다.
이러한 문제를 해소하기 위해, 발광층(에피택셜층)이 형성되어 있지 않은 사파이어 기판의 이면측으로부터 사파이어 기판에 대하여 투과성을 갖는 파장의 레이저 광선의 집광점을 내부에 위치시켜 분할 예정 라인을 따라 조사하여, 사파이어 기판의 내부에 분할 예정 라인을 따라 개질층을 형성함으로써, 사파이어 기판을 개질층이 형성됨으로써 강도가 저하된 분할 예정 라인을 따라 분할하는 가공 방법이 하기 특허문헌 2에 개시되어 있다.
그런데, 사파이어 기판의 내부에 분할 예정 라인을 따라 개질층을 형성하면, 광 디바이스의 외주가 개질층으로 덮여져 광 디바이스의 항절 강도가 저하하며, 이면으로부터 표면에 걸쳐 수직으로 분할할 수는 없다고 하는 문제가 있다.
이러한 문제를 해소하기 위해, 펄스 레이저 광선을 집광하는 집광 렌즈의 개구수(NA)를 단결정 기판의 굴절률(N)로 나눈 값이 0.05∼0.2의 범위로 되게 집광 렌즈의 개구수(NA)를 설정하고, 이 집광 렌즈에 의해 집광한 펄스 레이저 광선을 조사하여 단결정 기판에 위치시킨 집광점과 펄스 레이저 광선이 입사된 측 사이에 세공과 그 세공을 실드하는 비정질을 성장시켜 실드 터널을 형성하는 레이저 가공 방법이 하기 특허문헌 3에 개시되어 있다.
특허문헌 1: 일본 특허 공개 평성10-305420호 공보 특허문헌 2: 일본 특허 제3408805호 공보 특허문헌 3: 일본 특허 공개 제2014-221483호 공보
상기 특허문헌 3에 기재된 레이저 가공 방법에 따라 사파이어 기판으로 이루어지는 광 디바이스 웨이퍼에 분할 예정 라인을 따라 레이저 가공을 실시함으로써, 사파이어 기판의 이면으로부터 표면에 걸쳐 세공과 그 세공을 실드하는 비정질을 성장시켜 실드 터널을 형성할 수 있기 때문에, 광 디바이스 웨이퍼를 분할 예정 라인을 따라 수직으로 분할할 수 있으며, 데브리의 비산에 의한 광 디바이스의 품질 및 항절 강도의 저하를 막을 수 있다.
그런데, 사파이어 기판의 이면으로부터 표면에 걸쳐 성장하는 실드 터널에 의해 사파이어 기판의 표면에 적층된 n형 질화 갈륨 반도체층 및 p형 질화 갈륨 반도체층으로 이루어지는 발광층(에피택셜층)에 손상을 부여하여 광 디바이스의 휘도의 저하를 초래한다고 하는 문제가 있다.
본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술적 과제는, 사파이어 기판의 표면에 적층되는 발광층에 손상을 부여하는 일없이, 개개의 광 디바이스 칩으로 분할할 수 있는 광 디바이스 웨이퍼의 가공 방법을 제공하는 것이다.
상기 주된 기술 과제를 해결하기 위해, 본 발명에 따르면, 사파이어 기판의 표면에 발광층이 형성되어 격자형으로 형성된 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 각각 광 디바이스가 형성된 광 디바이스 웨이퍼를 개개의 광 디바이스 칩으로 분할하는 광 디바이스 웨이퍼의 가공 방법에 있어서, 사파이어 기판에 대하여 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 사파이어 기판의 이면측으로부터 내부에 위치시켜 분할 예정 라인에 대응하는 영역을 따라 조사하여, 세공과 그 세공을 실드하는 비정질을 성장시켜 실드 터널을 분할 예정 라인에 대응하는 영역을 따서 형성하는 실드 터널 형성 공정과, 상기 실드 터널 형성 공정이 실시된 사파이어 기판의 표면에 발광층을 적층하여 광 디바이스 웨이퍼를 형성하는 발광층 적층 공정과, 상기 발광층 적층 공정이 실시된 광 디바이스 웨이퍼에 외력을 부여하여, 광 디바이스 웨이퍼를 분할 예정 라인을 따라 개개의 광 디바이스 칩으로 분할하는 분할 공정을 포함하는 것을 특징으로 하는 광 디바이스 웨이퍼의 가공 방법이 제공된다.
바람직하게는, 상기 실드 터널 형성 공정은 사파이어 기판의 이면과의 사이에 비가공 영역을 남긴 채 실드 터널을 형성하고, 상기 발광층 적층 공정을 실시한 후, 상기 분할 공정을 실시하기 전에 비가공 영역을 제거하는 비가공 영역 제거 공정을 실시한다.
본 발명에 따른 광 디바이스 웨이퍼의 가공 방법에 있어서는, 사파이어 기판에 대하여 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 사파이어 기판의 이면측으로부터 내부에 위치시켜 분할 예정 라인에 대응하는 영역을 따라 조사하여, 세공과 그 세공을 실드하는 비정질을 성장시켜 실드 터널을 분할 예정 라인에 대응하는 영역을 따라 형성하는 실드 터널 형성 공정을 실시한 후에, 사파이어 기판의 표면에 발광층을 적층하여 광 디바이스 웨이퍼를 형성하는 발광층 적층 공정을 실시하기 때문에, 실드 터널을 형성함으로써 발광층에 손상을 부여하여 광 디바이스의 휘도의 저하를 초래한다고 하는 문제가 해소된다.
도 1은 사파이어 기판의 사시도이다.
도 2는 실드 터널 형성 공정을 실시하기 위한 레이저 가공 장치의 주요부 사시도이다.
도 3은 실드 터널 형성 공정의 제1 실시형태를 나타내는 설명도이다.
도 4는 실드 터널 형성 공정의 제2 실시형태를 나타내는 설명도이다.
도 5는 발광층 적층 공정의 설명도이다.
도 6은 발광층 적층 공정을 실시함으로써 형성된 광 디바이스 웨이퍼의 사시도 및 주요부를 확대하여 나타내는 단면도이다.
도 7은 도 6에 나타내는 광 디바이스 웨이퍼를 환형의 프레임에 장착된 다이싱 테이프의 표면에 점착한 상태를 나타내는 사시도이다.
도 8은 보호 부재 점착 공정의 설명도이다.
도 9는 비가공 영역 제거 공정의 설명도이다.
도 10은 분할 공정의 설명도이다.
이하, 본 발명에 따른 광 디바이스 웨이퍼의 가공 방법에 대해서 첨부 도면을 참조하여, 더욱 상세하게 설명한다.
도 1에는 광 디바이스 웨이퍼를 형성하는 사파이어 기판의 사시도가 도시되어 있다. 도 1에 나타내는 사파이어(Al2O3) 기판(2)은, 두께가 500 ㎛로 서로 평행하게 형성되어 표면(2a) 및 이면(2b)을 가지고 있고, 외주에는 결정 방위를 나타내는 오리엔테이션 플랫(2c)이 형성되어 있다.
전술한 사파이어 기판(2)을 이용하여 본 발명에 따른 광 디바이스 웨이퍼의 가공 방법을 실시하기 위해서는, 먼저, 사파이어 기판(2)에 대하여 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 사파이어 기판(2)의 이면측으로부터 내부에 위치시켜 후술하는 분할 예정 라인에 대응하는 영역을 따라 조사하여, 세공과 그 세공을 실드하는 비정질을 성장시켜 실드 터널을 후술하는 분할 예정 라인에 대응하는 영역을 따라 형성하는 실드 터널 형성 공정을 실시한다. 이 실드 터널 형성 공정은, 도 2에 나타내는 레이저 가공 장치(3)를 이용하여 실시한다. 도 2에 나타내는 레이저 가공 장치(3)는, 피가공물을 유지하는 척 테이블(31)과, 그 척 테이블(31) 상에 유지된 피가공물에 레이저 광선을 조사하는 레이저 광선 조사 수단(32)과, 척 테이블(31) 상에 유지된 피가공물을 촬상하는 촬상 수단(33)을 구비하고 있다. 척 테이블(31)은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 가공 이송 수단에 의해 도 2에 있어서 화살표(X)로 나타내는 가공 이송 방향(X축 방향)으로 이동되며, 도시하지 않은 인덱싱 이송 수단에 의해 도 2에 있어서 (Y축 방향)으로 나타내는 인덱싱 이송 방향으로 이동되도록 되어 있다.
상기 레이저 광선 조사 수단(32)은, 실질상 수평으로 배치된 원통 형상의 케이싱(321)을 포함하고 있다. 케이싱(321) 내에는 도시하지 않은 펄스 레이저 광선 발진기나 반복 주파수 설정 수단을 구비한 펄스 레이저 광선 발진 수단이 설치되어 있다. 상기 케이싱(321)의 선단부에는, 펄스 레이저 광선 발진 수단으로부터 발진된 펄스 레이저 광선을 집광하기 위한 집광 렌즈(322a)를 구비한 집광기(322)가 장착되어 있다. 이 집광기(322)의 집광 렌즈(322a)는, 개구수(NA)가 다음과 같이 설정되어 있다. 즉, 집광 렌즈(322a)의 개구수(NA)는, 개구수(NA)를 사파이어(Al2O3) 기판의 굴절률로 나눈 값이 0.05∼0.2의 범위로 설정된다. 따라서, 사파이어(Al2O3) 기판의 굴절률이 1.7이기 때문에, 집광 렌즈(322a)의 개구수(NA)는 0.085∼0.34의 범위로 설정되어 있다. 또한, 상기 레이저 광선 조사 수단(32)은, 집광기(322)의 집광 렌즈(322a)에 의해 집광되는 펄스 레이저 광선의 집광점 위치를 조정하기 위한 집광점 위치 조정 수단(도시하지 않음)을 구비하고 있다.
상기 레이저 광선 조사 수단(32)을 구성하는 케이싱(321)의 선단부에 장착된 촬상 수단(33)은, 현미경이나 CCD 카메라 등의 광학 수단으로 이루어져 있고, 촬상한 화상 신호를 도시하지 않은 제어 수단에 보낸다.
전술한 레이저 가공 장치(3)를 이용하여, 실드 터널 형성 공정의 제1 실시형태에 대해서 설명한다. 먼저, 전술한 도 2에 나타내는 레이저 가공 장치(3)의 척 테이블(31) 상에 사파이어 기판(2)의 표면(2a)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동시킴으로써, 사파이어 기판(2)을 척 테이블(31) 상에 유지한다(사파이어 기판 유지 공정). 따라서, 척 테이블(31)에 유지된 사파이어 기판(2)은, 이면(2b)이 상측이 된다. 이와 같이 하여, 사파이어 기판(2)을 흡인 유지한 척 테이블(31)은, 도시하지 않은 가공 이송 수단에 의해 촬상 수단(33)의 바로 아래에 위치시킨다.
척 테이블(31)이 촬상 수단(33)의 바로 아래에 위치하면, 촬상 수단(33) 및 도시하지 않은 제어 수단에 의해 오리엔테이션 플랫(2c)이 가공 이송 방향(X축 방향)과 평행하게 위치하여 있는지의 여부를 검출하고, 만약 오리엔테이션 플랫(2c)이 가공 이송 방향(X축 방향)으로 평행이 아닌 경우에는 척 테이블(31)을 회동 조정하여 오리엔테이션 플랫(2c)이 가공 이송 방향(X축 방향)과 평행해지도록 조정한다(얼라이먼트 공정). 이 얼라이먼트 공정을 실시함으로써, 척 테이블(31)에 유지된 사파이어 기판(2)은, 표면(2a)에 후술하는 발광층이 적층된 상태로 위치하게 된다.
전술한 얼라이먼트 공정을 실시하였다면, 도 3의 (a)에서 나타내는 바와 같이 척 테이블(31)을 레이저 광선을 조사하는 레이저 광선 조사 수단(32)의 집광기(322)가 위치하는 레이저 광선 조사 영역으로 이동시켜, 사파이어 기판(2)의 표면(2a)에 적층되는 후술하는 발광층에 형성되는 소정의 분할 예정 라인과 대응하는 영역을 집광기(322)의 바로 아래에 위치시킨다. 이때, 도 3의 (a)에서 나타내는 바와 같이 사파이어 기판(2)은, 분할 예정 라인과 대응하는 영역의 일단[도 3의 (a)에 있어서 좌단]이 집광기(322)의 바로 아래에 위치하도록 위치시킨다. 그리고, 집광기(322)의 집광 렌즈(322a)에 의해 집광되는 펄스 레이저 광선(LB)의 집광점(P)이 사파이어 기판(2)의 이면(2b)으로부터 두께 방향의 원하는 위치에 위치하도록 도시하지 않은 집광점 위치 조정 수단을 작동시켜 집광기(322)를 광축 방향으로 이동시킨다(위치 부여 공정). 또한, 펄스 레이저 광선의 집광점(P)은, 본 실시형태에 있어서는 사파이어 기판(2)의 이면(2b)으로부터 소망 위치[예컨대 이면(2b)으로부터 76 ㎛ 표면(2a)측의 위치]에 설정되어 있다.
전술한 바와 같이 위치 부여 공정을 실시하였다면, 레이저 광선 조사 수단(32)을 작동시켜 집광기(322)로부터 펄스 레이저 광선(LB)을 조사하여 사파이어 기판(2)에 위치시킨 집광점(P) 부근[이면(2b)]으로부터 표면(2a)을 향하여 세공과 그 세공을 실드하는 비정질을 성장시켜 실드 터널을 형성하는 실드 터널 형성 공정을 실시한다. 즉, 집광기(322)로부터 사파이어 기판(2)에 대하여 투과성을 갖는 파장의 펄스 레이저 광선(LB)을 조사하면서 척 테이블(31)을 도 3의 (a)에 있어서 화살표(X1)로 나타내는 방향으로 소정의 이송 속도로 이동시킨다(실드 터널 형성 공정). 그리고, 도 3의 (b)에서 나타내는 바와 같이 레이저 광선 조사 수단(32)의 집광기(322)의 레이저 광선 조사 위치에 분할 예정 라인과 대응하는 영역의 타단[도 3의 (b)에 있어서 우단]이 달하였다면, 펄스 레이저 광선의 조사를 정지하며 척 테이블(31)의 이동을 정지한다.
또한, 상기 실드 터널 형성 공정은, 다음에 나타내는 가공 조건으로 설정되어 있다.
파장: 1030 ㎚
반복 주파수: 40 ㎑
펄스 폭: 10 ㎰
평균 출력: 0.5 W
스폿 직경: φ5 ㎛
가공 이송 속도: 400 ㎜/초
집광 렌즈의 개구수: 0.25
전술한 실드 터널 형성 공정을 실시함으로써, 사파이어 기판(2)의 내부에는, 도 3의 (c)에 나타내는 바와 같이, 펄스 레이저 광선(LB)의 집광점(P) 부근[이면(2b)]으로부터 표면(2a)을 향하여 세공(211)과 그 세공(211)의 주위에 형성된 비정질(212)이 성장하고, 분할 예정 라인과 대응하는 영역을 따라 소정의 간격[본 실시형태에 있어서는 10 ㎛의 간격(가공 이송 속도: 400 ㎜/초)/(반복 주파수: 40 ㎑)]으로 비정질의 실드 터널(21)이 형성된다. 이와 같이 형성된 실드 터널(21)은, 도 3의 (d) 및 (e)에 나타내는 바와 같이 중심에 형성된 직경이 φ1 ㎛ 정도인 세공(211)과 그 세공(211)의 주위에 형성된 직경이 φ10 ㎛인 비정질(212)로 이루어지고, 본 실시형태에 있어서는 서로 인접하는 비정질(212)끼리가 연결되도록 연접하여 형성되는 형태로 되어 있다.
전술한 바와 같이 소정의 분할 예정 라인과 대응하는 영역을 따라 상기 실드 터널 형성 공정을 실시하였다면, 척 테이블(31)을 화살표(Y)로 나타내는 방향으로 후술하는 분할 예정 라인의 간격과 대응하는 거리만큼 인덱싱 이동하여(인덱싱 공정), 상기 실드 터널 형성 공정을 실시한다. 이와 같이 하여 제1 방향으로 형성되는 모든 분할 예정 라인과 대응하는 영역을 따라 상기 실드 터널 형성 공정을 실시하였다면, 척 테이블(31)을 90도 회동시켜, 상기 제1 방향으로 형성되는 분할 예정 라인에 대하여 직교하는 방향으로 형성되는 분할 예정 라인과 대응하는 영역을 따라 상기 실드 터널 형성 공정을 실시한다.
다음에, 실드 터널 형성 공정의 제2 실시형태에 대해서, 도 4를 참조하여 설명한다.
전술한 얼라이먼트 공정을 실시하였다면, 상기 도 3의 (a) 내지 (e)에 나타내는 제1 실시형태와 마찬가지로, 도 4의 (a)에서 나타내는 바와 같이 사파이어 기판(2)의 표면(2a)에 적층되는 후술하는 발광층에 형성되는 소정의 분할 예정 라인과 대응하는 영역의 일단[도 4의 (a)에 있어서 좌단]이 집광기(322)의 바로 아래에 위치하도록 위치시킨다. 그리고, 집광기(322)의 집광 렌즈(322a)에 의해 집광되는 펄스 레이저 광선(LB)의 집광점(P)을 사파이어 기판(2)의 이면(2b)으로부터 80 ㎛∼85 ㎛ 표면(2a)측의 위치에 위치시킨다(위치 부여 공정).
전술한 바와 같이 위치 부여 공정을 실시하였다면, 레이저 광선 조사 수단(32)을 작동시켜 집광기(322)로부터 펄스 레이저 광선(LB)을 조사하여 사파이어 기판(2)에 위치시킨 집광점(P) 부근으로부터 표면(2a)을 향하여 세공과 그 세공을 실드하는 비정질을 성장시켜 실드 터널을 형성하는 실드 터널 형성 공정을 실시한다. 즉, 상기 도 3의 (a) 내지 (e)에 나타내는 제1 실시형태와 마찬가지로 집광기(322)로부터 사파이어 기판(2)에 대하여 투과성을 갖는 파장의 펄스 레이저 광선(LB)을 조사하면서 척 테이블(31)을 도 4의 (a)에 있어서 화살표(X1)로 나타내는 방향으로 소정의 이송 속도로 이동시킨다(실드 터널 형성 공정). 그리고, 도 4의 (b)에서 나타내는 바와 같이 레이저 광선 조사 수단(32)의 집광기(322)의 레이저 광선 조사 위치에 분할 예정 라인과 대응하는 영역의 타단[도 4의 (b)에 있어서 우단]이 달하였다면, 펄스 레이저 광선의 조사를 정지하며 척 테이블(31)의 이동을 정지한다. 또한, 상기 실드 터널 형성 공정의 제2 실시형태에 있어서의 가공 조건은, 상기 제1 실시형태와 동일하여도 좋다.
전술한 실드 터널 형성 공정의 제2 실시형태를 실시함으로써, 사파이어 기판(2)의 내부에는, 도 4의 (c)에 나타내는 바와 같이 펄스 레이저 광선(LB)의 집광점(P) 부근으로부터 하면[표면(20a)]을 향하여 세공(211)과 그 세공(211)의 주위에 형성된 비정질(212)이 성장하여, 분할 예정 라인과 대응하는 영역을 따라 실드 터널(21)이 형성된다. 이 실드 터널(21)은, 도 4의 (d) 및 (e)에 나타내는 바와 같이 중심에 형성된 직경이 φ1 ㎛ 정도인 세공(211)과 그 세공(211)의 주위에 형성된 직경이 φ10 ㎛인 비정질(212)로 이루어지고, 본 실시형태에 있어서는 서로 인접하는 비정질(212)끼리가 연결되도록 형성되는 형태로 되어 있다. 그리고, 전술한 실드 터널 형성 공정의 제2 실시형태에 있어서는, 펄스 레이저 광선(LB)의 집광점(P)이 사파이어 기판(2)에 있어서의 펄스 레이저 광선이 입사되는 상면[이면(2b)]으로부터 80 ㎛∼85 ㎛의 위치에 위치하고 있기 때문에, 사파이어 기판(2)의 이면(2b)과의 사이에 5 ㎛∼10 ㎛의 두께의 비가공 영역(22)을 남겨 실드 터널(21)이 형성된다. 이 실드 터널 형성 공정의 제2 실시형태를 사파이어 기판(2)의 표면(2a)에 적층되는 후술하는 발광층에 형성되는 모든 분할 예정 라인에 대응하는 영역을 따라 실시한다.
다음에, 전술한 실드 터널 형성 공정이 실시된 사파이어 기판(2)의 표면(2a)에 발광층을 적층하여 광 디바이스 웨이퍼를 형성하는 발광층 적층 공정을 실시한다. 이 발광층 적층 공정은, 주지의 에피택셜 성장법에 따라 실시된다.
즉, 도 5의 (a)에 나타내는 바와 같이 에피택셜 성장 장치(5)의 기판 지지 테이블(51) 상에 전술한 실드 터널 형성 공정이 실시된 사파이어 기판(2)의 표면(2a)을 상측을 향하게 하여 이면(2b)을 배치한다. 그리고, 사파이어 기판(2)의 표면(2a)에 수평 방향으로부터 트리메틸갈륨이나 NH3 등의 원료 가스(52)를 흐르게 하면서, 원료 가스(52)를 사파이어 기판(2)의 표면(2a)에 밀어붙이기 위해 H2나 N2 등의 불활성 가스(53)를 사파이어 기판(2)의 표면(2a)에 수직인 방향으로부터 흐르게 함으로써, 사파이어 기판(2)의 표면(2a)에 GaN막이 성장하여, 도 5의 (b) 또는 (c)에 나타내는 바와 같이 n형 질화 갈륨 반도체층(201) 및 p형 질화 갈륨 반도체층(202)으로 이루어지는 발광층(20)이 예컨대 10 ㎛의 두께로 적층 형성된다. 또한, 도 5의 (b)는 전술한 실드 터널 형성 공정의 제1 실시형태가 실시된 사파이어 기판(2)의 표면(2a)에 발광층(20)을 형성한 예를 나타내고, 도 5의 (c)는 전술한 실드 터널 형성 공정의 제2 실시형태가 실시된 사파이어 기판(2)의 표면(2a)에 발광층(20)을 형성한 예를 나타내고 있다. 이 발광층 적층 공정을 실시할 때에, 도 5의 (b)에 나타내는 바와 같이 전술한 실드 터널 형성 공정의 제1 실시형태가 실시된 사파이어 기판(2)과 같이 이면으로부터 표면에 걸쳐 실드 터널(21)이 형성되어 있으면 실드 터널(21)을 따라 갈라질 우려가 있지만, 도 5의 (c)에 나타내는 바와 같이 전술한 실드 터널 형성 공정의 제2 실시형태가 실시된 사파이어 기판(2)과 같이 실드 터널(21)과 이면(2b) 사이에 비가공 영역(22)이 형성되어 있음으로써 강성이 높아지기 때문에 균열이 발생할 우려는 없다.
이상과 같이 하여 사파이어 기판(2)의 표면(2a)에 발광층(20)을 적층하는 발광층 적층 공정을 실시함으로써, 도 6의 (a) 및 (b)에 나타내는 광 디바이스 웨이퍼(10)가 구성된다. 도 6의 (a) 및 (b)에 나타내는 광 디바이스 웨이퍼(10)를 구성하는 발광층(20)은, 격자형으로 형성된 복수의 분할 예정 라인(203)에 의해 구획된 복수의 영역에 각각 광 디바이스(204)가 형성되어 있다. 이와 같이 형성된 발광층(20)이 적층된 사파이어 기판(2)에는, 복수의 분할 예정 라인(203)과 대응하는 영역에 전술한 실드 터널 형성 공정에 있어서 실드 터널(21)이 형성되어 있다.
전술한 발광층 적층 공정을 실시하였다면, 광 디바이스 웨이퍼(10)를 구성하는 사파이어 기판(2)의 표면(2a)에 적층된 발광층(20)측을 환형의 프레임의 내측 개구부를 덮도록 외주부가 장착된 다이싱 테이프의 표면에 점착하는 웨이퍼 지지 공정을 실시한다. 본 실시형태에 있어서는, 도 7에 나타내는 바와 같이 광 디바이스 웨이퍼(10)를 구성하는 사파이어 기판(2)의 표면(2a)에 적층된 발광층(20)측을 환형의 프레임(F)의 내측 개구부를 덮도록 외주부가 장착된 다이싱 테이프(T)의 표면에 점착한다. 따라서, 다이싱 테이프(T)의 표면에 점착된 광 디바이스 웨이퍼(10)는, 사파이어 기판(2)의 이면(2b)이 상측이 된다.
또한, 전술한 실드 터널 형성 공정에 있어서, 제2 실시형태를 실시함으로써사파이어 기판(2)의 이면(2b)과 실드 터널(21) 사이에 비가공 영역(22)이 형성되어 있는 광 디바이스 웨이퍼(10)의 경우에는, 비가공 영역(22)을 제거하는 비가공 영역 제거 공정을 실시한다. 이 비가공 영역 제거 공정을 실시할 때에는, 먼저, 광 디바이스 웨이퍼(2)를 구성하는 사파이어 기판(2)의 표면(2a)에 적층된 발광층(20)을 보호하기 위해, 발광층(20)의 표면에 보호 부재를 점착하는 보호 부재 점착 공정을 실시한다. 즉, 도 8에 나타내는 바와 같이 광 디바이스 웨이퍼(10)를 구성하는 사파이어 기판(2)의 표면(2a)에 적층된 발광층(20)의 표면에 보호 부재로서의 보호 테이프(PT)를 점착한다. 또한, 보호 테이프(PT)는, 본 실시형태에 있어서는 두께가 100 ㎛인 폴리염화 비닐(PVC)로 이루어지는 시트형 기재의 표면에 아크릴 수지계의 접착제가 두께 5 ㎛ 정도 도포되어 있다.
전술한 보호 부재 점착 공정을 실시하였다면, 광 디바이스 웨이퍼(10)를 구성하는 사파이어 기판(2)의 이면(2b)과 실드 터널(21) 사이에 형성된 비가공 영역(22)을 제거하는 비가공 영역 제거 공정을 실시한다. 이 비가공 영역 제거 공정은, 도 9의 (a)에 나타내는 연삭 장치(6)를 이용하여 실시한다. 도 9의 (a)에 나타내는 연삭 장치(6)는, 피가공물을 유지하는 유지 수단으로서의 척 테이블(61)과, 그 척 테이블(61)에 유지된 피가공물을 연삭하는 연삭 수단(62)을 구비하고 있다. 척 테이블(61)은, 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 회전 구동 기구에 의해 도 9의 (a)에 있어서 화살표(61a)로 나타내는 방향으로 회전된다. 연삭 수단(62)은, 스핀들 하우징(631)과, 그 스핀들 하우징(631)에 회전 가능하게 지지되어 도시하지 않은 회전 구동 기구에 의해 회전되는 스핀들(632)과, 그 스핀들(632)의 하단에 장착된 마운터(633)와, 그 마운터(633)의 하면에 부착된 연삭 휠(634)을 구비하고 있다. 이 연삭 휠(634)은, 원환형의 베이스(635)와, 그 베이스(635)의 하면에 환형으로 장착된 연삭 지석(636)으로 이루어져 있고, 베이스(635)가 마운터(633)의 하면에 체결 볼트(637)에 의해 부착되어 있다.
전술한 연삭 장치(6)를 이용하여 상기 비가공 영역 제거 공정을 실시하기 위해서는, 도 9의 (a)에 나타내는 바와 같이 척 테이블(61)의 상면(유지면)에 광 디바이스 웨이퍼(10)를 구성하는 발광층(20)의 표면에 점착되어 있는 보호 테이프(PT)측을 배치한다. 그리고, 도시하지 않은 흡인 수단에 의해 척 테이블(61) 상에 광 디바이스 웨이퍼(10)를 보호 테이프(PT)를 통해 흡착 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(61) 상에 유지된 광 디바이스 웨이퍼(10)는, 사파이어 기판(2)의 이면(2b)이 상측이 된다. 이와 같이 척 테이블(61) 상에 광 디바이스 웨이퍼(10)를 보호 테이프(PT)를 통해 흡인 유지하였다면, 척 테이블(61)을 도 9의 (a)에 있어서 화살표(61a)로 나타내는 방향으로 예컨대 300 rpm으로 회전하면서, 연삭 수단(62)의 연삭 휠(634)을 도 9의 (a)에 있어서 화살표(634a)로 나타내는 방향으로 예컨대 6000 rpm으로 회전시켜, 도 9의 (b)에 나타내는 바와 같이 연삭 지석(636)을 피가공면인 광 디바이스 웨이퍼(10)를 구성하는 사파이어 기판(2)의 이면(2b)에 접촉시켜, 연삭 휠(634)을 화살표(634b)로 나타내는 바와 같이 예컨대 1 ㎛/초의 연삭 이송 속도로 하방[척 테이블(61)의 유지면에 대하여 수직인 방향]으로 소정량 연삭 이송한다. 이 결과, 도 9의 (c)에 나타내는 바와 같이 사파이어 기판(2)의 이면(2b)이 연삭되어 비가공 영역(22)이 제거되어 사파이어 기판(2)의 이면(2b)에 실드 터널(21)이 노출된다.
이상과 같이 하여 비가공 영역 제거 공정을 실시하였다면, 광 디바이스 웨이퍼(10)를 구성하는 사파이어 기판(2)의 표면(2a)에 적층된 발광층(20)의 표면에 점착되어 있는 보호 부재로서의 보호 테이프(PT)를 박리하여, 상기 도 7에 나타내는 바와 같이 사파이어 기판(2)의 표면(2a)에 적층된 발광층(20)측을 환형의 프레임의 내측 개구부를 덮도록 외주부가 장착된 다이싱 테이프(T)의 표면에 점착하는 웨이퍼 지지 공정을 실시한다.
다음에, 광 디바이스 웨이퍼(10)에 외력을 부여하여, 광 디바이스 웨이퍼(10)를 분할 예정 라인(203)을 따라 개개의 광 디바이스(204)를 갖는 칩으로 분할하는 분할 공정을 실시한다. 이 분할 공정은, 도 10의 (a)에 나타내는 분할 장치(7)를 이용하여 실시한다. 즉, 상기 웨이퍼 지지 공정이 실시된 광 디바이스 웨이퍼(10)를 다이싱 테이프(T)를 통해 지지하는 환형의 프레임(F)을 원통형의 베이스(71)의 배치면(71a) 상에 다이싱 테이프(T) 측을 위로 하여 배치하고, 원통형의 베이스(71)의 외주에 설치된 클램프(72)에 의해 고정한다. 그리고, 광 디바이스 웨이퍼(10)의 사파이어 기판(2)을 굽힘 하중 부여 수단(73)을 구성하는 평행하게 설치된 원주형의 복수의 지지 부재(731) 상에 배치한다. 이때, 도 10의 (b)에 나타내는 바와 같이 지지 부재(731과 731) 사이에 상기 분할 예정 라인(203)과 대응하는 영역에 형성된 실드 터널(21)이 위치하도록 배치한다. 그리고, 광 디바이스 웨이퍼(10)를 구성하는 사파이어 기판(2)의 표면(2a)에 적층된 발광층(20)의 표면에 점착된 다이싱 테이프(T)측으로부터 압박 부재(732)에 의해 분할 예정 라인(203)을 따라 압박한다. 이 결과, 광 디바이스 웨이퍼(10)에는 분할 예정 라인(203)과 대응하는 영역에 형성된 실드 터널(21)을 따라 굽힘 하중이 작용하여 사파이어 기판(2)의 이면(2b)에 노출되어 있는 실드 터널(21)측으로 인장 하중이 발생하여, 도 10의 (c)에 나타내는 바와 같이 분할 예정 라인(203)과 대응하는 영역에 형성된 실드 터널(21)이 분할의 기점이 되어 분할 예정 라인(203)을 따라 분할된다.
그리고, 제1 방향으로 형성된 분할 예정 라인(203)과 대응하는 영역에 형성된 실드 터널(21)을 따라 분할하였다면, 원통형의 베이스(71)를 90도 회동시켜, 상기 제1 방향과 직교하는 방향으로 형성된 분할 예정 라인(203)과 대응하는 영역에 형성된 실드 터널(21)을 따라 상기 분할 작업을 실시함으로써, 광 디바이스 웨이퍼(10)는 개개의 광 디바이스(204)를 갖는 칩으로 분할할 수 있다. 또한, 개개로 분할된 광 디바이스 칩은, 표면이 다이싱 테이프(T)에 점착되어 있기 때문에, 뿔뿔이 흩어지지 않고 광 디바이스 웨이퍼(10)의 형태가 유지되어 있다.
이상과 같이 본 발명에 따른 광 디바이스 웨이퍼의 가공 방법은, 사파이어 기판(2)에 대하여 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 사파이어 기판(2)의 이면(2b)측으로부터 내부에 위치시켜 분할 예정 라인에 대응하는 영역을 따라 조사하여, 세공(211)과 그 세공(211)을 실드하는 비정질(212)을 성장시켜 실드 터널(21)을 분할 예정 라인에 대응하는 영역을 따라 형성하는 실드 터널 형성 공정을 실시한 후에, 사파이어 기판(2)의 표면(2a)에 발광층(20)을 적층하여 광 디바이스 웨이퍼를 형성하는 발광층 적층 공정을 실시하기 때문에, 실드 터널(21)을 형성함으로써 발광층(20)에 손상을 부여하여 광 디바이스의 휘도의 저하를 초래한다고 하는 문제가 해소된다.
또한, 전술한 실시형태에 있어서는, 사파이어 기판(2)의 한쪽의 면을 표면이라고 정의하고 다른쪽의 면을 이면이라고 정의하여 다른쪽의 면인 이면측으로부터 펄스 레이저 광선을 조사하여 실드 터널 형성 공정을 실시하고, 한쪽의 면인 표면에 발광층(20)을 적층한 예를 나타내었지만, 사파이어 기판(2)의 한쪽의 면을 이면이라고 정의하고 다른쪽의 면을 표면이라고 정의한 경우에는, 한쪽의 면인 이면측으로부터 펄스 레이저 광선을 조사하여 실드 터널 형성 공정을 실시하고, 다른쪽의 면인 표면에 발광층(20)을 적층한다.
2: 사파이어 기판
2c: 오리엔테이션 플랫
20: 발광층(에피택셜층)
203: 분할 예정 라인
204: 광 디바이스
21: 실드 터널
3: 레이저 가공 장치
31: 레이저 가공 장치의 척 테이블
32: 레이저 광선 조사 수단
322: 집광기
5: 에피택셜 성장 장치
6: 연삭 장치
61: 연삭 장치의 척 테이블
62: 연삭 수단
634: 연삭 휠
7: 분할 장치

Claims (2)

  1. 사파이어 기판의 표면에 발광층이 형성되어 격자형으로 형성된 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 각각 광 디바이스가 형성된 광 디바이스 웨이퍼를 개개의 광 디바이스 칩으로 분할하는 광 디바이스 웨이퍼의 가공 방법에 있어서,
    사파이어 기판에 대하여 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 사파이어 기판의 이면측으로부터 내부에 위치시켜 분할 예정 라인에 대응하는 영역을 따라 조사하여, 세공과 그 세공을 실드하는 비정질을 성장시켜 실드 터널을 분할 예정 라인에 대응하는 영역을 따라 형성하는 실드 터널 형성 공정과,
    상기 실드 터널 형성 공정이 실시된 사파이어 기판의 표면에 발광층을 적층하여 광 디바이스 웨이퍼를 형성하는 발광층 적층 공정과,
    상기 발광층 적층 공정이 실시된 광 디바이스 웨이퍼에 외력을 부여하여, 광 디바이스 웨이퍼를 분할 예정 라인을 따라 개개의 광 디바이스 칩으로 분할하는 분할 공정
    을 포함하는 것을 특징으로 하는 광 디바이스 웨이퍼의 가공 방법.
  2. 제1항에 있어서, 상기 실드 터널 형성 공정은, 사파이어 기판의 이면과의 사이에 비가공 영역을 남긴 채 실드 터널을 형성하고, 상기 발광층 적층 공정을 실시한 후, 상기 분할 공정을 실시하기 전에 상기 비가공 영역을 제거하는 것인 광 디바이스 웨이퍼의 가공 방법.
KR1020160127587A 2015-10-06 2016-10-04 광 디바이스 웨이퍼의 가공 방법 KR102486694B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015198571A JP6625854B2 (ja) 2015-10-06 2015-10-06 光デバイスウエーハの加工方法
JPJP-P-2015-198571 2015-10-06

Publications (2)

Publication Number Publication Date
KR20170041141A true KR20170041141A (ko) 2017-04-14
KR102486694B1 KR102486694B1 (ko) 2023-01-09

Family

ID=58447595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160127587A KR102486694B1 (ko) 2015-10-06 2016-10-04 광 디바이스 웨이퍼의 가공 방법

Country Status (5)

Country Link
US (1) US10109527B2 (ko)
JP (1) JP6625854B2 (ko)
KR (1) KR102486694B1 (ko)
CN (1) CN107039563B (ko)
TW (1) TWI703623B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190000308A (ko) * 2017-06-22 2019-01-02 가부시기가이샤 디스코 피가공물의 가공 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7015668B2 (ja) * 2017-10-11 2022-02-03 株式会社ディスコ 板状物の分割装置
JP7045843B2 (ja) * 2017-12-12 2022-04-01 株式会社ディスコ 被加工物の分割方法
JP7184455B2 (ja) * 2018-06-27 2022-12-06 株式会社ディスコ ウェーハの加工方法
JP7106217B2 (ja) * 2018-08-22 2022-07-26 株式会社ディスコ ファセット領域の検出方法及び検出装置
US11387383B2 (en) * 2019-02-14 2022-07-12 Seoul Viosys Co., Ltd. Method of transferring light emitting device for display and display apparatus

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10305420A (ja) 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP2005184032A (ja) * 2002-03-12 2005-07-07 Hamamatsu Photonics Kk 基板の分割方法
JP2014078569A (ja) * 2012-10-09 2014-05-01 Disco Abrasive Syst Ltd ウエーハの加工方法
KR20140109306A (ko) * 2013-03-01 2014-09-15 가부시기가이샤 디스코 웨이퍼 가공 방법
JP2014221483A (ja) 2013-05-13 2014-11-27 株式会社ディスコ レーザー加工方法
JP2015032794A (ja) * 2013-08-06 2015-02-16 株式会社ディスコ ウエーハの加工方法
KR20150040760A (ko) * 2013-10-07 2015-04-15 가부시기가이샤 디스코 웨이퍼의 가공 방법
US20150165562A1 (en) * 2013-12-17 2015-06-18 Corning Incorporated Laser processing of sapphire substrate and related applications

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
TWI326626B (en) * 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
CN1241253C (zh) * 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
JP2004188475A (ja) * 2002-12-13 2004-07-08 Disco Abrasive Syst Ltd レーザー加工方法
JP4563097B2 (ja) * 2003-09-10 2010-10-13 浜松ホトニクス株式会社 半導体基板の切断方法
JP2005268752A (ja) * 2004-02-19 2005-09-29 Canon Inc レーザ割断方法、被割断部材および半導体素子チップ
JP4890746B2 (ja) * 2004-06-14 2012-03-07 株式会社ディスコ ウエーハの加工方法
JP4571850B2 (ja) * 2004-11-12 2010-10-27 東京応化工業株式会社 レーザーダイシング用保護膜剤及び該保護膜剤を用いたウエーハの加工方法
JP4694845B2 (ja) * 2005-01-05 2011-06-08 株式会社ディスコ ウエーハの分割方法
JP2006245062A (ja) * 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法及び発光素子
JP2006269897A (ja) * 2005-03-25 2006-10-05 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP2006286727A (ja) * 2005-03-31 2006-10-19 Denso Corp 複数の半導体装置を備えた半導体ウェハおよびそのダイシング方法
JP4717545B2 (ja) * 2005-08-01 2011-07-06 シャープ株式会社 光電変換素子の製造方法
JP4923874B2 (ja) * 2005-11-16 2012-04-25 株式会社デンソー 半導体ウェハ
JP4907984B2 (ja) * 2005-12-27 2012-04-04 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップ
US8587124B2 (en) * 2007-09-21 2013-11-19 Teramikros, Inc. Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP2009123835A (ja) * 2007-11-13 2009-06-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP2009290148A (ja) * 2008-06-02 2009-12-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5537081B2 (ja) * 2009-07-28 2014-07-02 浜松ホトニクス株式会社 加工対象物切断方法
JP2011129765A (ja) * 2009-12-18 2011-06-30 Showa Denko Kk 半導体発光素子の製造方法
JP2011134955A (ja) * 2009-12-25 2011-07-07 Disco Abrasive Syst Ltd 板状材料からのチップ状部品の生産方法
TWI435471B (zh) * 2010-11-16 2014-04-21 Epistar Corp 發光二極體晶粒及其製法
JP5589942B2 (ja) * 2011-04-15 2014-09-17 豊田合成株式会社 半導体発光チップの製造方法
US8673741B2 (en) * 2011-06-24 2014-03-18 Electro Scientific Industries, Inc Etching a laser-cut semiconductor before dicing a die attach film (DAF) or other material layer
CN102290505B (zh) * 2011-09-09 2014-04-30 上海蓝光科技有限公司 GaN基发光二极管芯片及其制造方法
US8871613B2 (en) * 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method
CN103066018A (zh) * 2013-01-05 2013-04-24 合肥彩虹蓝光科技有限公司 一种半导体单元的分离方法
JP6208430B2 (ja) * 2013-01-25 2017-10-04 株式会社ディスコ レーザー加工方法
US10442719B2 (en) * 2013-12-17 2019-10-15 Corning Incorporated Edge chamfering methods
US9165832B1 (en) * 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9130057B1 (en) * 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10305420A (ja) 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP2005184032A (ja) * 2002-03-12 2005-07-07 Hamamatsu Photonics Kk 基板の分割方法
JP2014078569A (ja) * 2012-10-09 2014-05-01 Disco Abrasive Syst Ltd ウエーハの加工方法
KR20140109306A (ko) * 2013-03-01 2014-09-15 가부시기가이샤 디스코 웨이퍼 가공 방법
JP2014221483A (ja) 2013-05-13 2014-11-27 株式会社ディスコ レーザー加工方法
JP2015032794A (ja) * 2013-08-06 2015-02-16 株式会社ディスコ ウエーハの加工方法
KR20150040760A (ko) * 2013-10-07 2015-04-15 가부시기가이샤 디스코 웨이퍼의 가공 방법
US20150165562A1 (en) * 2013-12-17 2015-06-18 Corning Incorporated Laser processing of sapphire substrate and related applications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190000308A (ko) * 2017-06-22 2019-01-02 가부시기가이샤 디스코 피가공물의 가공 방법

Also Published As

Publication number Publication date
TW201715598A (zh) 2017-05-01
CN107039563B (zh) 2021-01-12
JP6625854B2 (ja) 2019-12-25
JP2017073443A (ja) 2017-04-13
CN107039563A (zh) 2017-08-11
US10109527B2 (en) 2018-10-23
KR102486694B1 (ko) 2023-01-09
TWI703623B (zh) 2020-09-01
US20170098579A1 (en) 2017-04-06

Similar Documents

Publication Publication Date Title
US10702946B2 (en) Substrate processing method
KR102486694B1 (ko) 광 디바이스 웨이퍼의 가공 방법
KR101881603B1 (ko) 광디바이스 웨이퍼의 가공 방법
US9831128B2 (en) Method of processing a substrate
TW201603130A (zh) 晶圓之加工方法
JP2006229021A (ja) ウエーハの分割方法
US9761492B2 (en) Processing method of optical device wafer
JP4447392B2 (ja) ウエーハの分割方法および分割装置
JP2017103405A (ja) ウエーハの加工方法
JP2006202933A (ja) ウエーハの分割方法
US10727127B2 (en) Method of processing a substrate
KR20180048376A (ko) 웨이퍼의 가공 방법
JP2013219271A (ja) 光デバイスウエーハの加工方法
TW201912282A (zh) 加工方法
US20110244612A1 (en) Optical device wafer processing method
KR20170028258A (ko) 광 디바이스층의 박리 방법
JP2013219076A (ja) 光デバイスウエーハの加工方法
JP2017041604A (ja) 光デバイスウエーハの加工方法
JP2011222698A (ja) 光デバイスウエーハの加工方法
JP6576782B2 (ja) ウエーハの加工方法
JP6529414B2 (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant