KR20170035412A - 3차원 반도체 메모리 장치 - Google Patents

3차원 반도체 메모리 장치 Download PDF

Info

Publication number
KR20170035412A
KR20170035412A KR1020150134073A KR20150134073A KR20170035412A KR 20170035412 A KR20170035412 A KR 20170035412A KR 1020150134073 A KR1020150134073 A KR 1020150134073A KR 20150134073 A KR20150134073 A KR 20150134073A KR 20170035412 A KR20170035412 A KR 20170035412A
Authority
KR
South Korea
Prior art keywords
spacer
film
insulating
structures
common source
Prior art date
Application number
KR1020150134073A
Other languages
English (en)
Other versions
KR102451170B1 (ko
Inventor
김슬예
최지훈
김동겸
김중호
노진태
이은영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150134073A priority Critical patent/KR102451170B1/ko
Priority to US15/239,434 priority patent/US9831267B2/en
Publication of KR20170035412A publication Critical patent/KR20170035412A/ko
Application granted granted Critical
Publication of KR102451170B1 publication Critical patent/KR102451170B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H01L27/11556—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H01L27/11521—
    • H01L27/11551—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Geometry (AREA)

Abstract

3차원 반도체 메모리 장치가 제공된다. 3차원 반도체 메모리 장치는 기판 상에서 일 방향으로 연장되며 서로 이격되어 배치된 적층 구조체들로서, 상기 적층 구조체들 각각은 상기 기판 상에 수직적으로 번갈아 적층된 전극들 및 절연막들을 포함하는 것; 상기 적층 구조체들을 관통하는 수직 구조체들; 상기 수직 구조체들과 이격되어 상기 적층 구조체들을 관통하며, 상기 적층 구조체들과 나란히 연장되는 공통 소오스 플러그; 및 상기 적층 구조체들과 상기 공통 소오스 플러그 사이에 배치된 스페이서 구조체를 포함하되, 상기 적층 구조체들은 수직적으로 서로 이격된 리세스 영역들을 포함하는 측벽을 갖되, 상기 측벽은 상기 스페이서 구조체와 인접하며, 상기 스페이서 구조체는, 상기 적층 구조체들의 상기 측벽 상에서 상기 리세스 영역들을 채우되, 그루브들(grooves)을 갖는 표면을 포함하는 절연 스페이서; 및 상기 절연 스페이서의 상기 표면 상에서 상기 그루브들을 채우되, 실질적으로 평탄한 표면을 갖는 보호 스페이서를 포함한다.

Description

3차원 반도체 메모리 장치{Three dimensional semiconductor device}
본 발명은 3차원 반도체 메모리 장치에 관한 것으로서, 더욱 상세하게는 신뢰성이 보다 향상된 3차원 반도체 메모리 장치에 관한 것이다.
소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 반도체 장치의 집적도를 증가시키는 것이 요구되고 있다. 반도체 장치의 경우, 그 집적도는 제품의 가격을 결정하는 중요한 요인이기 때문에, 특히 증가된 집적도가 요구되고 있다. 종래의 2차원 또는 평면적 반도체 장치의 경우, 그 집적도는 단위 메모리 셀이 점유하는 면적에 의해 주로 결정되기 때문에, 미세 패턴 형성 기술의 수준에 크게 영향을 받는다. 하지만, 패턴의 미세화를 위해서는 초고가의 장비들이 필요하기 때문에, 2차원 반도체 장치의 집적도는 증가하고는 있지만 여전히 제한적이다. 이에 따라, 3차원적으로 배열되는 메모리 셀들을 구비하는 3차원 반도체 메모리 장치들이 제안되고 있다.
본원 발명이 해결하고자 하는 과제는 신뢰성이 보다 향상된 3차원 반도체 메모리 장치를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치는 기판 상에서 일 방향으로 연장되며 서로 이격되어 배치된 적층 구조체들로서, 상기 적층 구조체들은 수직적으로 서로 이격된 리세스 영역들을 포함하는 측벽을 갖는 것; 상기 적층 구조체들을 관통하는 수직 구조체들; 상기 수직 구조체들과 이격되어 상기 적층 구조체들을 관통하며, 상기 적층 구조체들과 나란히 연장되는 공통 소오스 플러그; 및 상기 적층 구조체들과 상기 공통 소오스 플러그 사이에 배치되어, 상기 적층 구조체들의 상기 측벽들을 덮는 스페이서 구조체를 포함할 수 있다. 여기서, 상기 스페이서 구조체는, 상기 적층 구조체들의 상기 측벽 상에서 상기 리세스 영역들을 채우되, 그루브들(grooves)을 갖는 표면을 포함하는 절연 스페이서; 및 상기 절연 스페이서의 상기 표면 상에서 상기 그루브들을 채우되, 실질적으로 평탄한 표면을 갖는 보호 스페이서를 포함할 수 있다.
실시예들에 따르면, 상기 보호 스페이서의 상기 평탄한 표면은 상기 공통 소오스 플러그와 접촉할 수 있다.
실시예들에 따르면, 상기 공통 소오스 플러그는 상기 적층 구조체들을 관통하는 금속막, 및 상기 금속막의 측벽들 및 바닥면을 컨포말하게 덮는 배리어 금속막을 포함하되, 상기 배리어 금속막은 상기 보호 스페이서의 상기 평탄한 표면과 접촉할 수 있다.
실시예들에 따르면, 상기 적층 구조체들 각각은 상기 기판 상에 번갈아 수직적으로 적층된 절연막들 및 전극들을 포함하되, 상기 전극들의 일측벽들은 상기 절연막들의 일측벽들로부터 수평적으로 리세스되어 상기 리세스 영역들이 정의될 수 있다. 상기 절연 스페이서는 상기 전극들과 인접한 제 1 부분들 및 상기 절연막들과 인접한 제 2 부분들을 포함하되, 상기 제 1 부분의 표면과 상기 제 2 부분의 표면 사이의 수평적 거리는 상기 절연 스페이서와 인접한 상기 절연막들 및 상기 전극들의 측벽들 간의 수평적 거리보다 작을 수 있다.
실시예들에 따르면, 상기 절연 스페이서는 실리콘 산화물로 이루어지고, 상기 보호 스페이서는 실리콘, 게르마늄, 또는 실리콘 게르마늄으로 이루어질 수 있다.
실시예들에 따르면, 상기 보호 스페이서는 상기 절연 스페이서의 상기 그루브들을 채우는 제 1 보호 스페이서 및 상기 제 1 보호 스페이서와 상기 공통 소오스 플러그 사이에 배치되며, 상기 평탄한 표면을 갖는 제 2 보호 스페이서를 포함할 수 있다.
실시예들에 따르면, 상기 제 1 보호 스페이서는 실리콘막으로 이루어지고, 상기 제 2 보호 스페이서는 실리콘 산화막으로 이루어질 수 있다.
실시예들에 따르면, 상기 수직 구조체들과 상기 적층 구조체 사이에 배치된 데이터 저장막을 더 포함할 수 있다. 여기서, 상기 적층 구조체들 각각은 상기 기판 상에 번갈아 수직적으로 적층된 절연막들 및 전극들을 포함하며, 상기 데이터 저장막은 상기 적층 구조체를 관통하며 상기 수직 구조체들을 감싸는 수직 절연 패턴 및 상기 수직 절연 패턴과 상기 전극들 사이에서 상기 전극들과 상기 절연막들 사이로 수평적으로 연장되는 수평 절연 패턴을 포함할 수 있다.
실시예들에 따르면, 상기 수평 절연 패턴은 상기 절연막들과 상기 스페이서 구조체 사이로 연장될 수 있다.
실시예들에 따르면, 서로 인접하는 상기 적층 구조체들 사이의 상기 기판 내에 형성된 공통 소오스 영역을 더 포함하되, 상기 공통 소오스 플러그는 상기 공통 소오스 영역과 접촉할 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치는 기판 상에서 일 방향으로 연장되며 서로 이격되어 배치된 적층 구조체들로서, 상기 적층 구조체들은 수직적으로 서로 이격된 리세스 영역들을 포함하는 측벽을 갖는 것; 상기 적층 구조체들을 관통하는 수직 구조체들; 상기 수직 구조체들과 이격되어 상기 적층 구조체들을 관통하며, 상기 적층 구조체들과 나란히 연장되는 공통 소오스 플러그; 및 상기 적층 구조체들과 상기 공통 소오스 플러그 사이에 배치되어, 상기 적층 구조체들의 상기 측벽들을 덮는 스페이서 구조체를 포함할 수 있다. 여기서, 상기 스페이서 구조체는, 상기 적층 구조체들의 상기 측벽 상에서 상기 리세스 영역들을 채우되, 그루브들(grooves)을 갖는 표면을 포함하는 절연 스페이서; 및 상기 절연 스페이서의 상기 그루브들을 채우며 상기 공통 소오스 플러그와 접촉하는 보호 스페이서를 포함하되, 상기 보호 스페이서는 상기 절연 스페이서와 다른 물질로 이루어질 수 있다.
실시예들에 따르면, 상기 공통 소오스 플러그와 접촉하는 상기 보호 스페이서의 표면은 실질적으로 평탄할 수 있다.
실시예들에 따르면, 상기 보호 스페이서는 상기 절연 스페이서의 상기 그루브들을 채우는 제 1 보호 스페이서 및 상기 제 1 보호 스페이서와 상기 공통 소오스 플러그 사이에 배치되며, 평탄한 표면을 갖는 제 2 보호 스페이서를 포함하되, 상기 제 1 보호 스페이서와 상기 제 2 보호 스페이서는 서로 다른 물질로 이루어질 수 있다.
실시예들에 따르면, 상기 수직 구조체들과 상기 적층 구조체 사이에 배치된 데이터 저장막을 더 포함할 수 있다. 여기서, 상기 적층 구조체들 각각은 상기 기판 상에 번갈아 수직적으로 적층된 절연막들 및 전극들을 포함하며, 상기 데이터 저장막은 상기 적층 구조체를 관통하며 상기 수직 구조체들을 감싸는 수직 절연 패턴 및 상기 수직 절연 패턴과 상기 전극들 사이에서 상기 전극들과 상기 절연막들 사이로 수평적으로 연장되는 수평 절연 패턴을 포함할 수 있다.
실시예들에 따르면, 상기 적층 구조체들 각각은 상기 기판 상에 번갈아 수직적으로 적층된 절연막들 및 전극들을 포함하되, 상기 전극들의 일측벽들은 상기 절연막들의 일측벽들로부터 수평적으로 리세스되어 상기 리세스 영역들이 정의될 수 있다. 상기 절연 스페이서는 상기 전극들과 인접한 제 1 부분들 및 상기 절연막들과 인접한 제 2 부분들을 포함하되, 상기 제 1 부분의 표면과 상기 제 2 부분의 표면 사이의 수평적 거리는 상기 절연 스페이서와 인접한 상기 절연막들 및 상기 전극들의 측벽들 간의 수평적 거리보다 작을 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법은 기판 상에 수직적으로 번갈아 적층된 전극들 및 절연막들을 포함하는 적층 구조체들을 형성하되, 상기 적층 구조체들은 서로 수직적으로 이격된 리세스 영역들을 포함하는 측벽을 갖는 것; 상기 적층 구조체들의 상기 측벽 상에 상기 리세스 영역들을 채우는 절연 스페이서를 형성하되, 상기 절연 스페이서의 표면은 그루브들을 갖는 것; 상기 절연 스페이서의 상기 표면 상에 상기 그루브들을 채우는 보호 스페이서를 형성하는 것; 및 상기 보호 스페이서의 표면과 접촉하는 공통 소오스 플러그를 형성하는 것을 포함할 수 있다.
실시예들에 따르면, 상기 보호 스페이서를 형성하는 것은, 상기 절연 스페이서의 상기 표면 상에 보호 스페이서막을 균일한 두께로 증착하는 것; 및 상기 보호 스페이서막의 표면의 일부를 식각하여 실질적으로 평탄한 표면을 갖는 상기 보호 스페이서를 형성하는 것을 포함할 수 있다.
실시예들에 따르면, 상기 보호 스페이서를 형성하는 것은, 상기 절연 스페이서의 상기 표면 상에 제 1 보호 스페이서막을 균일한 두께로 증착하는 것; 및 상기 제 1 보호 스페이서막 상에 상기 제 1 보호 스페이서막과 다른 물질로 이루어진 제 2 보호 스페이서막 형성하는 것을 포함할 수 있다.
실시예들에 따르면, 상기 적층 구조체들을 형성하는 것은, 상기 기판 상에 상기 절연막들과 희생막들이 수직적으로 번갈아 적층된 박막 구조체를 형성하는 것; 상기 박막 구조체를 패터닝하여 상기 기판의 일부분을 노출시키는 트렌치들을 형성함으로써, 상기 기판 상에 복수 개의 몰드 구조체들을 형성하는 것; 및 상기 몰드 구조체들의 상기 희생막들을 상기 전극들로 대체하여, 수직적으로 인접하는 상기 절연막들 사이 각각에 리세스 영역들을 정의하는 것을 포함할 수 있다.
실시예들에 따르면, 상기 공통 소오스 플러그를 형성하는 것은, 상기 트렌치들에 노출된 상기 보호 스페이서의 상기 표면 상에 배리어 금속막을 증착하는 것; 및 상기 배리어 금속막이 형성된 상기 트렌치들을 채우는 금속막을 증착하는 것을 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따르면, 적층 구조체의 측벽들을 덮는 스페이서 구조체에서, 트렌치에 노출되는 표면은 실질적으로 평탄한 표면을 가질 수 있다. 이에 따라, 스페이서 구조체가 형성된 트렌치 내에 공통 소오스 플러그를 형성시 공통 소오스 플러그 내에 씸(seam) 또는 보이드(void)가 형성되는 것을 방지할 수 있다. 따라서, 공통 소오스 플러그 형성시 발생되는 반응 가스가 씸(seam) 또는 보이드(void) 내에서 스페이서 구조체로 침투하여 스페이서 구조체가 손상되는 것을 방지할 수 있다.
도 1은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 개략적인 구성을 설명하기 위한 도면이다.
도 2는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 셀 어레이를 나타내는 회로도이다.
도 3은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 평면도이다.
도 4 내지 도 12는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 도면들로서, 도 3의 I-I' 선을 따라 자른 단면들이다.
도 13a 내지 도 13d, 도 14a 내지 도 14c, 및 도 15는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치에서 스페이서를 형성하는 방법을 설명하기 위한 도면들로서, 도 12의 A 부분을 나타낸다.
도 16a 내지 도 16e는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치에서 데이터 저장막을 설명하기 위한 도면들로서, 도 12의 B 부분을 확대한 도면들이다.
도 17은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 단면도로서, 도 3의 I-I'선을 따라 자른 단면을 나타낸다.
도 18은 도 17의 A 부분을 확대한 도면이다.
도 19는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 개략 블록도이다.
도 20은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 평면도이다.
도 21은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 단면도로서, 도 20의 I-I'선을 따라 자른 단면을 나타낸다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
이하, 도면들을 참조하여, 본 발명의 실시예들에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 개략적인 구성을 설명하기 위한 도면이다.
도 1을 참조하면, 3차원 반도체 메모리 장치는 메모리 셀 어레이(1), 로우 디코더(2), 페이지 버퍼(3), 컬럼 디코더(4), 및 제어 회로들(5)을 포함할 수 있다.
메모리 셀 어레이(1)는 복수개의 메모리 블록들(BLK0~BLKn)을 포함하며, 각각의 메모리 블록들(BLK0~BLKn)은 복수의 메모리 셀들 및 메모리 셀들과 전기적으로 연결된 복수 개의 워드 라인들 및 비트 라인들을 포함한다.
로우 디코더(2)는 외부에서 입력된 어드레스를 디코딩하여, 워드라인들 중 어느 하나를 선택한다. 로우 디코더(2)에서 디코딩된 어드레스는 로우 드라이버(미도시)로 제공될 수 있으며, 로우 드라이버는 제어 회로들(5)의 제어에 응답하여 전압 발생 회로(미도시)로부터 발생된 워드라인 전압을 선택된 워드 라인 및 비선택된 워드 라인들로 각각 제공할 수 있다. 로우 디코더(2)는 복수 개의 메모리 블록들(BLK0~BLKn)에 공통으로 연결되며, 블록 선택 신호에 따라 선택된 메모리 블록(BLK0~BLKn 중 하나)의 워드라인들에 구동 신호를 제공할 수 있다.
페이지 버퍼(3)는 비트 라인들을 통해 메모리 셀 어레이와 연결되어, 메모리 셀들에 저장된 정보를 판독한다. 페이지 버퍼(3)는 컬럼 디코더(4)로부터 디코딩된 어드레스에 따라 선택된 비트라인과 연결될 수 있다. 페이지 버퍼(3)는 동작 모드에 따라, 메모리 셀들에 저장될 데이터를 임시로 저장하거나, 메모리 셀들에 저장된 데이터를 감지할 수 있다. 예를 들어, 페이지 버퍼(3)는 프로그램 동작 모드시 기입 드라이버(write driver) 회로로 동작하며, 읽기 동작 모드시 감지 증폭기(sense amplifier) 회로로서 동작할 수 있다. 페이지 버퍼(3)는 제어 로직(3)으로부터 파워(예를 들어, 전압 또는 전류)를 수신하고 선택된 비트 라인에 이를 제공한다.
컬럼 디코더(4)는 페이지 버퍼(3)와 외부 장치(예를 들면, 메모리 컨트롤러) 사이에 데이터 전송 경로를 제공할 수 있다. 컬럼 디코더(4)는 외부에서 입력된 어드레스를 디코딩하여, 비트라인들 중 어느 하나를 선택한다. 컬럼 디코더(4)는 복수 개의 메모리 블록들(BLK0~BLKn)에 공통으로 연결되며, 블록 선택 신호에 따라 선택된 메모리 블록(BLK0~BLKn)의 비트 라인들에 데이터 정보를 제공한다.
제어 회로들(5)은 3차원 반도체 메모리 장치의 전반적인 동작을 제어한다. 제어 회로들(5)은 제어 신호 및 외부 전압을 수신하고, 수신된 제어 신호에 따라 동작할 수 있다. 제어 회로들(5)은 외부 전압을 이용하여 내부 동작에 필요한 전압들(예를 들어, 프로그램 전압, 읽기 전압, 소거 전압 등)을 생성하는 전압 발생기를 포함할 수 있다. 제어 회로들(5)은 제어 신호들에 응답하여 읽기, 쓰기, 및/또는 소거 동작을 제어한다.
도 2는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 셀 어레이를 나타내는 회로도이다.
도 2를 참조하면, 본 발명의 일 예에 따른 3차원 반도체 메모리 장치의 셀 어레이는 공통 소오스 라인(CSL), 복수개의 비트라인들(BL) 및 공통 소오스 라인(CSL)과 비트라인들(BL) 사이에 배치되는 복수개의 셀 스트링들(CSTR)을 포함할 수 있다.
비트 라인들(BL)은 2차원적으로 배열되고, 그 각각에는 복수개의 셀 스트링들(CSTR)이 병렬로 연결된다. 셀 스트링들(CSTR)은 공통 소오스 라인(CSL)에 공통으로 연결될 수 있다. 즉, 복수의 비트 라인들(BL)과 하나의 공통 소오스 라인(CSL) 사이에 복수의 셀 스트링들(CSTR)이 배치될 수 있다. 일 예로, 공통 소오스 라인(CSL)은 복수 개로 2차원적으로 배열될 수 있다. 여기서, 공통 소오스 라인들(CSL)에는 전기적으로 동일한 전압이 인가될 수 있거나, 또는 공통 소오스 라인들(CSL) 각각이 전기적으로 제어될 수도 있다.
셀 스트링들(CSTR) 각각은 공통 소오스 라인(CSL)에 접속하는 접지 선택 트랜지스터(GST), 비트라인(BL)에 접속하는 스트링 선택 트랜지스터(SST), 및 접지 및 스트링 선택 트랜지스터들(GST, SST) 사이에 배치되는 복수개의 메모리 셀 트랜지스터들(MCT)로 구성될 수 있다. 그리고, 접지 선택 트랜지스터(GST), 스트링 선택 트랜지스터(SST) 및 메모리 셀 트랜지스터들(MCT)은 직렬로 연결될 수 있다.
공통 소오스 라인(CSL)은 접지 선택 트랜지스터들(GST)의 소오스들에 공통으로 연결될 수 있다. 이에 더하여, 공통 소오스 라인(CSL)과 비트 라인들(BL) 사이에 배치되는, 접지 선택 라인(GSL), 복수개의 워드라인들(WL0-WL3) 및 복수개의 스트링 선택 라인들(SSL)이 접지 선택 트랜지스터(GST), 메모리 셀 트랜지스터들(MCT) 및 스트링 선택 트랜지스터들(SST)의 게이트 전극들로서 각각 사용될 수 있다. 또한, 메모리 셀 트랜지스터들(MCT) 각각은 데이터 저장 요소(data storage element)를 포함한다.
도 3은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 평면도이다. 도 4 내지 도 12는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 도면들로서, 도 3의 I-I' 선을 따라 자른 단면들이다.
도 3 및 도 4를 참조하면, 기판(10) 상에 희생막들(SL) 및 절연막들(ILD)이 번갈아 반복적으로 적층된 박막 구조체(110)가 형성될 수 있다.
기판(10)은 벌크(bulk) 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator: SOI) 기판, 게르마늄 기판, 게르마늄-온-인슐레이터(germanium on insulator: GOI) 기판, 실리콘-게르마늄 기판, 또는 선택적 에피택시얼 성장(selective epitaxial growth: SEG)을 수행하여 획득한 에피택시얼 박막의 기판일 수 있다.
박막 구조체(110)에서, 희생막들(SL)은 절연막들(ILD)에 대해 식각 선택성을 가지고 식각될 수 있는 물질로 형성될 수 있다. 예를 들어, 희생막들(SL) 및 절연막들(ILD)은 케미컬 용액을 이용한 습식 식각 공정에서의 높은 식각 선택비를 가지며, 식각 가스를 이용한 건식 식각 공정에서 낮은 식각 선택비를 가질 수 있다.
일 예로, 희생막들(SL) 및 절연막들(ILD)은 절연 물질로 형성되되, 서로 식각 선택성을 가질 수 있다. 예를 들어, 희생막들(SL)은 실리콘막, 실리콘 산화막, 실리콘 카바이드, 실리콘 저마늄, 실리콘 산질화막 및 실리콘 질화막 중의 적어도 하나일 수 있다. 절연막들(ILD)은 실리콘막, 실리콘 산화막, 실리콘 카바이드막, 실리콘 산질화막, 및 실리콘 질화막 중의 적어도 하나이되, 희생막들(SL)과 다른 물질일 수 있다. 예를 들어, 희생막들(SL)은 실리콘 질화막으로 형성될 수 있으며, 절연막들(ILD)은 저유전막으로 형성될 수 있다. 이와 달리, 희생막들(SL)은 도전 물질로 형성되고, 절연막들(ILD)은 절연 물질로 이루어질 수도 있다.
희생막들(SL) 및 절연막들(ILD)은 열적 화학기상증착(Thermal CVD), 플라즈마 인핸스드(Plasma enhanced CVD), 물리적 화학기상증착(physical CVD) 또는 원자층 증착(Atomic Layer Deposition; ALD) 기술을 이용하여 증착될 수 있다.
실시예들에서, 희생막들(SL)은 동일한 두께를 가질 수 있다. 이와 달리, 희생막들(SL) 중 최하층 및 최상층의 희생막들(SL)은 그것들 사이에 위치한 희생막들(SL)에 비해 두껍게 형성될 수 있다. 또한, 절연막들(ILD)은 동일한 두께를 가지거나, 절연막들(ILD) 중 일부는 두께가 다를 수도 있다. 이에 더하여, 박막 구조체(110)의 절연막들(ILD) 중 최하층에 형성된 절연막(ILD)은 그 위에 형성되는 희생막들(SL) 및 절연막들(ILD)보다 얇은 두께를 가질 수 있다. 최하층의 절연막(ILD)은 열산화 공정을 통해 형성되는 실리콘 산화막일 수도 있다.
도 3 및 도 5를 참조하면, 박막 구조체(110)를 관통하여 기판(10)과 연결되는 수직 구조체들(VS)이 형성될 수 있다. 수직 구조체들(VS)은 반도체 물질 또는 도전성 물질을 포함할 수 있다.
일 예로, 수직 구조체들(VS)을 형성하는 것은, 박막 구조체(110)를 관통하여 개구부들을 형성하는 것, 및 개구부들 내에 반도체 패턴을 형성하는 것을 포함할 수 있다. 개구부들을 형성하는 것은, 박막 구조체(110) 상에 마스크 패턴(미도시)을 형성하고, 마스크 패턴(미도시)을 식각 마스크로 이용하여 박막 구조체(110)를 이방성 식각함으로써 형성될 수 있다. 이방성 식각 공정에서 기판(10)의 상부면까지 과도 식각(over-etch)될 수 있으며, 이에 따라, 개구부들에 노출된 기판(10)의 상부면은 소정의 깊이로 리세스될 수 있다. 또한, 이방성 식각 공정에 의해 개구부들의 하부 폭이 개구부들의 상부 폭보다 작을 수 있다. 또한, 개구부들은 평면적 관점에서 일 방향으로 배열되거나, 지그재그 형태로 배열될 수 있다.
개구부들 내에 반도체 패턴을 형성하는 것은, 기판(10)을 노출시키며 개구부들의 측벽들을 덮는 제 1 반도체 패턴을 형성하는 것, 및 기판(10)과 연결되는 제 2 반도체 패턴을 형성하는 것을 포함할 수 있다. 수직 구조체들(VS) 각각은, 기판(10)과 접속되는 제 1 반도체 패턴 및 개구부들의 측벽들과 제 1 반도체 패턴 사이에 배치된 제 2 반도체 패턴을 포함할 수 있다. 제 1 반도체 패턴(SP1)은 하단이 닫힌 파이프 형태 또는 마카로니 형태일 수 있다. 이러한 형태의 제 1 반도체 패턴(SP1)의 내부는 매립 절연 패턴으로 채워질 수 있다. 또한, 제 1 반도체 패턴은 제 2 반도체 패턴의 내벽과 기판(10)의 상부면과 접촉될 수 있다. 이러한 제 1 및 제 2 반도체 패턴들은 실리콘(Si), 게르마늄(Ge) 또는 이들의 혼합물을 포함할 수 있으며, 불순물이 도핑된 반도체이거나 불순물이 도핑되지 않은 상태의 진성 반도체(intrinsic semiconductor)일 수도 있다. 또한, 반도체 패턴은 단결정, 비정질(amorphous), 및 다결정(polycrystalline) 중에서 선택된 적어도 어느 하나를 포함하는 결정 구조를 가질 수 있다.
나아가, 수직 구조체(VS)의 상단에 도전 패드(PAD)를 가질 수 있다. 도전 패드(PAD)는 불순물이 도핑된 불순물 영역이거나, 도전 물질로 이루어질 수 있다. 도전 패드들(PAD)은 최상층의 희생막(SL)의 상부면보다 위에 위치할 수 있다.
이에 더하여, 개구부들 내에 수직 구조체들(VS)을 형성하기 전에, 개구부들 내에 수직 절연 패턴(VP)이 형성될 수 있다. 수직 절연 패턴(VP)은 하나의 박막 또는 복수의 박막들로 구성될 수 있다. 본 발명의 실시예들에서, 수직 절연 패턴(VP)은 전하 트랩형 플래시 메모리 트랜지스터의 데이터 저장막의 일부일 수 있다. 데이터 저장막에 대해서 도 16a 내지 도 16e를 참조하여 보다 상세히 후술하기로 한다.
또한, 수직 구조체들(VS)을 형성한 후, 수직 구조체들(VS) 및 박막 구조체(110)의 상부면을 덮는 캡핑 유전막(120)이 형성될 수 있다.
도 3 및 도 6을 참조하면, 캡핑 유전막(120) 및 박막 구조체(110)를 패터닝하여 인접하는 수직 구조체들(VS) 사이에서 기판(10)을 노출시키는 트렌치들(T)이 형성될 수 있다.
구체적으로, 트렌치들(T)을 형성하는 것은, 박막 구조체(110) 상에 트렌치들(T)의 평면적 위치를 정의하는 마스크 패턴(미도시)을 형성하는 것과, 마스크 패턴(미도시)을 식각 마스크로 사용하여 박막 구조체(110)를 이방성 식각하는 것을 포함할 수 있다.
트렌치들(T)은 수직 구조체들(VS)로부터 이격되어, 희생막들(SL) 및 절연막들(ILD)의 측벽들을 노출시키도록 형성될 수 있다. 수평적 관점에서, 트렌치들(T)은 제 1 방향(D1)으로 연장되는 라인 형태 또는 직사각형으로 형성될 수 있으며, 수직적 깊이에 있어서, 트렌치들(T)은 기판(10)의 상부면을 노출시키도록 형성될 수 있다. 트렌치들(T)을 형성하는 동안 오버 식각(over etch)에 의해 트렌치들(T)에 노출되는 기판(10)의 상부면이 소정 깊이 리세스될 수 있다. 또한, 트렌치들(T)은 이방성 식각 공정에 의해 경사진 측벽을 가질 수 있다.
이와 같이, 트렌치들(T)을 형성함에 따라, 박막 구조체(110)는 복수 개의 몰드 구조체들(110m)로 나누어질 수 있다. 즉, 기판(10) 상에 복수 개의 몰드 구조체들(110m)과 몰드 구조체들(110m) 상의 캡핑 절연 패턴들(125)이 형성될 수 있다. 몰드 구조체들(110m)은 제 1 방향(D1)으로 연장된 라인 형태를 가지며, 제 2 방향(D2)에서 서로 이격되어 배치될 수 있다. 몰드 구조체들(110m)의 측벽들이 트렌치들(T)에 노출될 수 있다. 그리고, 복수 개의 수직 구조체들(VS)은 각각의 몰드 구조체들(110m)을 관통할 수 있으며, 몰드 구조체들(110m) 사이에서 기판(10)의 일부가 트렌치(T)에 노출될 수 있다.
도 3 및 도 7을 참조하면, 트렌치들(T)에 노출된 희생막들(SL)을 제거하여, 절연막들(ILD) 사이에 게이트 영역들(GR)이 형성될 수 있다.
게이트 영역들(GR)은 절연막들(ILD), 수직 구조체들(VS) 및 기판(10)에 대해 식각 선택성을 갖는 식각 레서피를 사용하여 희생막들(SL)을 등방적으로 식각하여 형성될 수 있다. 여기서, 희생막들(SL)은 등방성 식각 공정에 의해 완전히 제거될 수 있다. 예를 들어, 희생막들(SL)이 실리콘 질화막이고, 절연막들(ILD)이 실리콘 산화막인 경우, 식각 단계는 인산을 포함하는 식각액을 사용하여 등방성 식각 공정이 수행될 수 있다. 이에 더하여, 수직 절연 패턴(VP)은 게이트 영역들(GR)을 형성하기 위한 등방성 식각 공정시 식각 정지막으로 이용될 수 있다. 이와 같이 형성된 게이트 영역들(GR)은 트렌치(T)로부터 절연막들(ILD) 사이로 수평적으로 연장될 수 있으며, 수직 절연 패턴(VP)의 측벽 일부분들 또는 수직 구조체(VS)의 측벽 일부분들을 노출시킬 수 있다. 즉, 게이트 영역들(GR)은 수직적으로 인접한 절연막들(ILD)과 수직 절연 패턴(VP)의 일측벽에 의해 정의될 수 있다.
도 3 및 도 8을 참조하면, 게이트 영역들(GR)의 내벽들을 컨포말하게 덮는 수평 절연막(HIL)이 형성될 수 있다.
수평 절연막(HIL)은 게이트 영역들(GR)이 형성된 몰드 구조체(110m)의 표면 상에 실질적으로 균일한 두께로 형성될 수 있다. 수평 절연막(HIL)은 게이트 영역들(GR)에 노출된 수직 절연 패턴(VP)의 일부분들을 덮을 수 있다.
수평 절연막(HIL)은 하나의 박막 또는 복수의 박막들로 구성될 수 있다. 본 발명의 실시예들에서, 수평 절연막(HIL)은 전하 트랩형 플래시 메모리 트랜지스터의 데이터 저장막(DS)의 일부일 수 있다. 데이터 저장막에 대해서 도 16a 내지 도 16e를 참조하여 보다 상세히 후술하기로 한다.
이어서, 수평 절연막(HIL)이 형성된 게이트 영역들(GR)을 채우는 게이트 도전막(135)이 형성될 수 있다. 게이트 도전막(135)은 트렌치(T)를 부분적으로 채우거나, 트렌치(T)를 완전히 채울 수 있다. 일 예로, 게이트 도전막(135)을 형성하는 것은, 배리어 금속막 및 금속막을 차례로 증착하는 것을 포함할 수 있다. 배리어 금속막은 예를 들어, TiN, TaN 또는 WN와 같은 금속 질화막으로 이루어질 수 있다. 그리고, 금속막은 예를 들어, W, Al, Ti, Ta, Co 또는 Cu와 같은 금속 물질들로 이루어질 수 있다.
도 3 및 도 9를 참조하면, 트렌치(T) 내에 형성된 게이트 도전막의 일부를 제거하여, 게이트 영역들(R) 각각에 전극들(EL)을 국소적으로 형성한다.
일 예로, 전극들(EL)은 트렌치(T) 내에 증착된 게이트 도전막을 이방성 식각하여 형성될 수 있다. 이와 달리, 전극들(EL)은 트렌치들(T) 내에서 게이트 도전막을 등방성 식각하여 형성될 수도 있다. 이와 같이, 게이트 도전막을 식각하는 공정에서 수평 절연막(HIL)이 식각 정지막으로 사용될 수 있으며, 전극들(EL)을 형성함에 따라 절연막들(ILD)의 측벽들 상에 증착된 수평 절연막(HIL)이 트렌치(T)에 노출될 수 있다. 그리고, 전극들(EL)의 측벽들은 절연막들(ILD)의 측벽들보다 리세스될 수 있다.
이와 같이, 트렌치(T) 내에서 게이트 도전막의 일부를 제거함에 따라, 번갈아 반복적으로 적층된 절연막들(ILD) 및 전극들(EL)을 포함하는 적층 구조체들(ST)이 형성될 수 있다. 적층 구조체들(ST)은 제 1 방향(D1)으로 연장되며, 적층 구조체들(ST)의 측벽들이 트렌치(T)에 노출될 수 있다. 또한, 서로 인접하는 적층 구조체들(ST) 사이에서 반도체 기판(10)이 노출될 수 있다.
보다 상세하게, 적층 구조체들(ST) 각각은, 수직 구조체들(VS)과 인접한 제 1 측벽(S1)과 트렌치들(T)에 노출되는 제 2 측벽(S2)을 가질 수 있다. 적층 구조체들(ST)의 제 2 측벽들(S2)은 수직적으로 인접하는 절연막들(ILD) 사이에서 복수의 리세스 영역들(RR)을 가질 수 있다. 리세스 영역들(RR) 각각은 수직적으로 인접한 절연막들(ILD) 및 이들 사이에 개재된 전극(EL)에 의해 정의될 수 있다. 즉, 제 2 방향(도 3의 D2 참조)에서 각 절연막들(ILD)의 폭이 각 전극들(EL)의 폭보다 클 수 있다.
도 3 및 도 10을 참조하면, 트렌치들(T) 내에 적층 구조체들(ST)의 측벽들을 덮는 스페이서 구조체(SP)가 형성될 수 있다.
스페이서 구조체(SP)는 적층 구조체들(ST)의 제 2 측벽들(S2)을 덮으며, 적층 구조체들(ST) 사이에서 기판(10)의 일부를 노출시킬 수 있다. 또한, 스페이서 구조체(SP)는 각 적층 구조체(St)의 리세스 영역들(RR)을 채우되, 트렌치들(T)에 노출되는 표면은 실질적으로 평탄할 수 있다.
일 예에서, 스페이서 구조체(SP)는 복수 개의 박막들을 포함할 수 있으며, 적어도 하나 이상의 절연막을 포함할 수 있다. 일 예로, 스페이서 구조체(SP)를 형성하는 것은, 적층 구조체들(ST)이 형성된 기판(10) 상에 스페이서막을 균일한 두께로 증착하는 것, 및 스페이서막에 대한 에치백 공정을 수행하여 공통 소오스 영역(CSR)을 노출시키는 것을 포함할 수 있다. 여기서, 스페이서 구조체(SP)를 형성시 스페이서막에 대한 에치백 공정에 의해 적층 구조체들(ST)의 상부 부분에서 두께가 감소될 수 있다. 즉, 도시된 바와 같이 스페이서 구조체(SP)는 최상층의 절연막(ILD)의 상부면으로 갈수록 감소하는 두께를 가질 수 있다.
본 발명의 실시예들에 따른 스페이서 구조체(SP)의 형성 방법에 대해서는 도 13a 내지 도 13d, 도 14a 내지 도 14c, 및 도 15를 참조하여 보다 상세히 설명하기로 한다.
계속해서, 적층 구조체들(ST) 사이에 노출된 기판(10) 내에 공통 소오스 영역들(CSR)이 형성될 수 있다. 공통 소오스 영역들(CSR)은 제 1 방향(D1)으로 나란히 연장될 수 있으며, 제 2 방향(D2)으로 서로 이격되어 배치될 수 있다. 공통 소오스 영역들(CSR)은 기판(10)과 다른 타입의 불순물을 기판(10) 내에 도핑하여 형성될 수 있다.
도 3 및 도 11을 참조하면, 스페이서 구조체(SP)가 형성된 트렌치들 내에 공통 소오스 플러그(CSP)가 형성될 수 있다. 일 예에 따르면, 공통 소오스 플러그(CSP)는 인접하는 적층 구조체들(ST) 사이에 배치될 수 있으며, 적층 구조체들(ST)과 공통 소오스 플러그(CSP) 사이에 스페이서 구조체(SP)가 개재될 수 있다. 즉, 스페이서 구조체(SP)는 공통 소오스 플러그(CSP)의 측벽들을 덮을 수 있다. 또한 공통 소오스 플러그(CSP)는 전극들(EL)과 나란히 제 1 방향(D1)으로 연장될 수 있다.
이에 더하여, 적층 구조체(ST)의 상부 부분에서 스페이서 구조체(SP)의 두께가 감소함에 따라, 공통 소오스 구조체(CSP)는 상부면에서 최대 폭을 가질 수 있다. 다시 말해, 최상층의 절연막(ILD)과 인접한 공통 소오스 구조체(CSP)의 상부 부분은 캡핑 절연 패턴(125)의 상부면으로 갈수록 점차 증가하는 폭을 가질 수 있다. 그리고, 공통 소오스 구조체(CSP)는 공통 소오스 영역(CSR)과 접하는 하부면에서 최소 폭(W2)을 가질 수 있다.
계속해서, 적층 구조체들(ST) 상에 공통 소오스 플러그들(CSP)의 상부면들을 덮는 상부 매립 절연막(200)이 형성될 수 있다.
도 3 및 도 12를 참조하면, 상부 매립 절연막(200)을 관통하여 수직 구조체들(VS) 각각에 접속되는 비트 라인 콘택 플러그들(BPLG)이 형성될 수 있다. 이어서, 상부 매립 절연막(200) 상에서, 제 2 방향(D2)으로 연장되며, 비트 라인 콘택 플러그들(BPLG)과 접속되는 비트 라인들(BL)이 형성될 수 있다. 또한, 비트 라인들(BL)과 함께, 공통 소오스 라인(CSL)이 상부 매립 절연막(200) 상에 형성될 수 있다. 공통 소오스 라인(CSL)은 비트 라인들(BL)과 나란히 제 2 방향(D2)으로 연장되며, 인접하는 비트 라인들(BL) 사이에 위치할 수 있다. 공통 소오스 라인(CSL)은 공통 소오스 플러그(CSPLG)를 통해 공통 소오스 라인 구조체(CSP)와 전기적으로 연결될 수 있다.
도 13a 내지 도 13d, 도 14a 내지 도 14c, 및 도 15는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치에서 스페이서 구조체를 형성하는 방법을 설명하기 위한 도면들로서, 도 12의 A 부분을 나타낸다. 본 발명의 실시예들에 따른 스페이서 구조체를 형성하는 방법은 도 9에 이어서 상세히 설명된다.
도 9를 참조하여 설명한 것처럼, 기판(10) 상에서 제 1 방향(도 3의 D1 참조)으로 연장되며, 제 2 방향(도 3의 D2 참조)에서 이격되어 배치되는 적층 구조체들(ST)이 형성될 수 있다. 적층 구조체들(ST)은 수직적으로 번갈아 적층된 전극들(EL) 및 절연막들(ILD)을 포함하며, 적층 구조체들(ST)은 도 9를 참조하여 설명한 것처럼, 수직 구조체들(VS)과 인접한 제 1 측벽들(도 9의 S1) 및 트렌치(T)에 노출되는 제 2 측벽(도 9의 S2)을 가질 수 있다. 여기서, 제 2 측벽은 수직적으로 서로 이격된 리세스 영역들(도 9의 RR)을 포함할 수 있다.
도 13a 내지 도 13d에 도시된 실시예에 따르면, 스페이서 구조체(SP)를 형성하는 것은, 트렌치(T)에 노출된 절연막들(ILD) 및 전극들(EL)의 측벽들을 덮되 리세스 영역들(RR)을 채우는 절연 스페이서(141)를 형성하는 것, 절연 스페이서(141)의 표면에 보호 스페이서막(143)을 형성하는 것, 및 트렌치(T)에 노출된 보호 스페이서막(143)의 표면을 평탄화시켜 보호 스페이서(145)를 형성하는 것을 포함할 수 있다.
상세하게, 도 9 및 도 13a를 참조하면, 절연 스페이서(141)를 형성하는 것은, 트렌치(T)에 노출된 적층 구조체(ST)의 측벽 상에 절연 스페이서막을 균일한 두께로 증착하는 것 및 절연 스페이서막에 대한 이방성 식각 공정을 수행하여 공통 소오스 영역(도 10의 CSR 참조)을 노출시키는 절연 스페이서(141)를 형성하는 것을 포함할 수 있다. 예를 들어, 절연 스페이서(141)는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 낮은 유전 상수를 가지는 low-k 물질과 같은 절연 물질로 형성될 수 있다.
보다 상세하게, 절연 스페이서막은 트렌치(T)에 노출된 절연막들(ILD) 및 전극들(EL)의 측벽들 상에 컨포말하게 증착될 수 있다. 절연 스페이서막을 증착하는 것은, CVD(Chemical Vapor Deposition), ALD(Atomic Layer Deposition)와 같이 단차 도포성이 우수한 증착 방법이 이용될 수 있다. 절연 스페이서막은 트렌치(T)의 최소 폭의 약 1/2 이하의 두께로 트렌치들(T)의 내벽에 증착될 수 있다. 또한, 절연 스페이서막은 적층 구조체(ST) 측벽의 리세스 영역들(RR)을 완전히 채울 수 있다. 또한, 각 적층 구조체들(ST)의 측벽은 리세스 영역들(RR)을 가지므로, 단차 도포성이 우수한 증착 방법을 이용하여 절연 스페이서막을 증착시, 절연 스페이서막의 표면에 그루브들이 형성될 수 있다. 즉, 트렌치(T)에 노출되는 절연 스페이서막의 표면은 비평탄(non-flat)할 수 있다.
절연 스페이서막을 증착한 후, 절연 스페이서막에 대한 이방성 식각 공정이 수행될 수 있으며, 이에 따라, 적층 구조체들(ST)의 상부면 및 기판(10)의 상부면에 증착된 절연 스페이서막이 제거되어 절연 스페이서(141)가 형성될 수 있다. 절연 스페이서(141)는 이방성 식각 공정에 의해 최상층의 절연막(ILD)의 상부면으로 갈수록 감소하는 두께를 가질 수 있다.
실시예들에 따르면, 절연 스페이서(141)는 적층 구조체(ST)의 측벽 상에서 리세스 영역들(RR) 내에 채워진 오목 부분들(141a)과 절연막들(ILD)의 측벽들 상에 증착된 볼록 부분들(141b)을 가질 수 있다. 즉, 절연 스페이서(141)의 표면은 오목 부분들(141a)과 볼록 부분들(141b)에 의해 그루브들(141g)이 형성될 수 있다.
일 예에서, 오목 부분(141a)의 표면과 돌출 부분(141b)의 표면 간의 수평적 거리(d2)는 리세스 영역들(RR)의 수평적 깊이(d1) 보다 작을 수 있다. 여기서 리세스 영역들(RR)의 수평적 깊이(d1)는 절연막들(ILD)의 측벽들과 전극들(EL)의 측벽들 간의 수평적 거리에 해당할 수 있다.
도 13b를 참조하면, 절연 스페이서(141)의 표면에 보호 스페이서막(143)이 균일한 두께를 가지며 증착될 수 있다. 보호 스페이서막(143)은 CVD(Chemical Vapor Deposition), ALD(Atomic Layer Deposition)와 같이 단차 도포성이 우수한 증착 방법을 이용하여 증착될 수 있다. 즉, 절연 스페이서(141)의 표면이 그루브들(141g)을 가지므로, 보호 스페이서막(143)은 절연 스페이서(141)의 표면 프로파일을 따라 컨포말하게 증착될 수 있다. 이에 따라, 트렌치(T)에 노출되는 보호 스페이서막(143)의 표면은 그루브들(143g)을 가질 있다.
일 예에서, 보호 스페이서막(143)은 전극들(EL)과 인접한 오목 부분들과 절연막들(ILD)과 인접한 돌출 부분들을 포함하며, 오목 부분들과 볼록 부분들에 의해 그루브들(143g)이 형성될 수 있다. 보호 스페이서막(143)의 오목 부분의 표면과 돌출 부분의 표면 간의 수평적 거리(d3)는 절연 스페이서(141)에서 오목 부분의 표면과 돌출 부분의 표면 간의 수평적 거리(d2)보다 작을 수 있다.
보호 스페이서막(143)은 절연 스페이서(141)와 다른 물질로 이루어질 수 있으며, 공통 소오스 플러그(CSP)를 형성시 발생하는 반응 가스가 절연 스페이서(141)로 침투하는 것을 방지할 수 있는 물질로 형성될 수 있다. 예를 들어, 보호 스페이서막(143)은 실리콘(Si), 게르마늄(Ge), 실리콘 게르마늄(SiGe), 실리콘 카바이드(SiC), 저유전 물질, 또는 금속 물질로 형성될 수 있다. 일 예로, 보호 스페이서막(143)은 비정질(amorphous) 또는 다결정(polycrystalline) 실리콘막일 수 있다.
도 13c를 참조하면, 보호 스페이서막(143)의 표면에 대한 등방성 식각 공정을 수행함으로써 보호 스페이서(145)가 형성될 수 있다. 케미칼을 이용한 등방성 식각 공정시, 보호 스페이서막(143)의 표면 프로파일에 따라, 케미칼과 반응하는 표면적이 다를 수 있다. 다시 말해, 보호 스페이서막(143)을 등방성 식각시 볼록 부분들과 오목 부분들의 표면적 차이에 의해. 볼록 부분들에서의 식각량이 오목 부분들에서의 식각량보다 클 수 있다. 이에 따라, 보호 스페이서(145)의 표면 평탄도(flatness)가 개선될 수 있다. 즉, 트렌치(T)에 노출된 보호 스페이서(145)는 실질적으로 평탄한(flat) 표면을 가질 수 있다.
예를 들어, 보호 스페이서막(143)을 등방성 식각하는 것은, 반응성 이온 식각(RIE; reactive ion etch)과 같은 화학적 물리적 식각 방법, 에천트(etchant)를 이용한 습식 식각 방법, 화학적 열분해 식각 방법(예를 들어, GPE(gas-phase etching)) 및 상기 방법들을 조합한 방법이 이용될 수 있다. 일 예로, 보호 스페이서막(143)을 등방성 식각시 탈이온수의 혼합액(SC1: standard clean 1) 또는 클로린(chlorine) 계열(예를 들어, Cl2)을 포함하는 가스상 에천트(gasphase etchant)가 사용될 수 있다.
도 13d를 참조하면, 스페이서 구조체(SP)가 형성된 트렌치(T) 내에 공통 소오스 플러그(CSP)가 형성될 수 있다.
공통 소오스 플러그(CSP)를 형성하는 것은, 트렌치들(T)의 내벽을 덮는 배리어 금속막(151)을 증착하는 것, 배리어 금속막(151) 상에 금속막(153)을 증착하는 것을 포함할 수 있다.
배리어 금속막(151)은 보호 스페이서(145)의 표면, 기판(10)의 상부면 일부, 및 적층 구조체(ST)의 상부면에 균일한 두께로 증착될 수 있다. 배리어 금속막(151)은 트렌치(T) 내에 매립되는 금속 물질이 확산되는 것을 방지할 수 있는 물질로 형성될 수 있다. 예를 들어, 배리어 금속막(151)은 Ta, TaN, TaSiN, Ti, TiN, TiSiN, W, WN 중 선택된 어느 하나이거나 이들의 조합으로 형성될 수 있다. 배리어 금속막(151)은 CVD(Chemical Vapor Deposition), ALD(Atomic Layer Deposition) 또는 스퍼터링과 같은 PVD(Physical Vapor Deposition) 방법을 이용하여 형성될 수 있다. 일 예로, 배리어 금속막(151)은 티타늄 나이트라이드막(TiN)으로 형성될 수 있다.
금속막(153)은 배리어 금속막(151)이 형성된 트렌치(T)를 완전히 채우며 적층 구조체(ST)의 상부면에 증착될 수 있다. 금속막(153)은 열적 화학기상증착(Thermal CVD), 플라즈마 인핸스드(Plasma enhanced CVD), 물리적 화학기상증착(physical CVD) 또는 원자층 증착(Atomic Layer Deposition; ALD) 기술을 이용하여 증착될 수 있다. 금속막(153)은 예를 들어, W, Al, Ti, Ta, Co 또는 Cu와 같은 금속 물질들로 이루어질 수 있다. 일 예로, 금속막(153)은 텅스텐막일 수 있으며, 이러한 텅스텐막은 텅스텐 헥사플루오라이드(WF6)와 실란(SiH4) 또는 수소(H2) 가스를 사용한 화학 기상 증착(CVD) 방법을 이용하여 형성될 수 있다.
이어서, 배리어 금속막(153) 및 금속막(153)을 형성한 후, 평탄화 공정을 수행함으로써, 트렌치들 각각을 완전히 채우는 공통 소오스 플러그들(CSP)이 형성될 수 있다.
실시예들에 따르면, 트렌치(T)에 노출된 보호 스페이서(145)의 표면이 실질적으로 평탄하게 형성되므로, 보호 스페이서(145)의 표면에 증착되는 배리어 금속막(151) 및 금속막(153) 또한, 굴곡 없이, 균일하게 증착될 수 있다. 이에 따라, 트렌치(T) 내에 보이드(void) 또는 씸(seam) 발생 없이, 금속막(153)이 트렌치 내에 완전히 채워질 수 있다. 따라서, 공통 소오스 플러그(CSP) 형성시 발생되는 반응 가스가 씸(seam) 또는 보이드(void) 내에서 스페이서 구조체(SP)로 침투하여 스페이서 구조체(SP)가 손상되는 것을 방지할 수 있다.
도 14a 내지 도 14c에 도시된 실시예에 따르면, 스페이서 구조체(SP)를 형성하는 것은, 트렌치(T)에 노출된 절연막들(ILD) 및 전극들(EL)의 측벽들을 덮되 리세스 영역들(RR)을 채우는 절연 스페이서(141)를 형성하는 것, 절연 스페이서(141)의 표면에 제 1 보호 스페이서막(143)을 형성하는 것, 및 제 1 보호 스페이서막(143) 상에 제 2 보호 스페이서막(147)을 형성하는 것을 포함할 수 있다.
상세하게, 도 14a를 참조하면, 트렌치(T)에 노출된 절연막들(ILD) 및 전극들(EL)의 측벽들 상에 도 13a를 참조하여 설명한 것처럼, 적층 구조체(ST) 측벽의 리세스 영역들(RR)을 완전히 채우며, 그루브들(141g) 갖는 절연 스페이서(141)가 형성될 수 있다. 즉, 절연 스페이서(141)는 비평탄(non-flat) 표면을 가질 수 있다.
이어서, 절연 스페이서(141)의 비평탄한 표면 상에 제 1 보호 스페이서막(143)이 형성될 수 있다. 제 1 보호 스페이서막(143)은, 도 13b를 참조하여 설명한 보호 스페이서막(143)과 동일할 수 있다. 즉, 제 1 보호 스페이서막(143)은 절연 스페이서(141)의 표면 프로파일을 따라 컨포말하게 증착될 수 있다. 이에 따라, 트렌치(T)에 노출되는 제 1 보호 스페이서막(143)의 표면은 그루브들을 가질 있다. 상세하게, 트렌치(T)에 노출되는 제 1 보호 스페이서막(143)의 표면은 적층 구조체(ST)의 리세스 영역들(RR)을 채우는 오목 부분들과, 절연막들(ILD)과 인접한 볼록 부분들을 포함할 수 있다. 일 예에서, 제 1 보호 스페이서막(143)은 비정질 또는 다결정의 실리콘막일 수 있다.
계속해서, 제 1 보호 스페이서막(143)을 형성한 후, 제 2 보호 스페이서막(147)이 형성될 수 있으며, 제 2 보호 스페이서막(147)은 제 1 보호 스페이서막(143)의 표면에 대해 부분적으로 열 산화 공정을 수행하여 형성될 수 있다. 열 산화 공정시 제 1 보호 스페이서막(143)의 산화량은 제 1 보호 스페이서막(143)의 오목한 부분에서보다 볼록한 부분에서 클 수 있다. 따라서, 제 2 보호 스페이서막(147)을 형성한 후에, 제 2 보호 스페이서막(147)과 절연 스페이서(141) 사이에 잔류하는 제 1 보호 스페이서막(143)의 두께는 불균일할 수 있으며, 제 1 보호 스페이서막(143)은 절연 스페이서(141)의 그루브들을 채우도록 형성될 수 있다. 일 예로, 제 1 보호 스페이서막(143)은 절연 스페이서(141)과 제 2 보호 스페이서막(147) 사이에서 국소적으로 형성될 수도 있다. 다시 말해, 제 1 보호 스페이서막(143)이 절연 스페이서(141)의 볼록한 부분들 사이에 국소적으로 채워질 수 있다.
도 14b를 참조하면, 트렌치(T)에 노출된 제 2 보호 스페이서막(147)을 식각하여 실질적으로 평탄한 표면을 갖는 제 2 보호 스페이서(149)가 형성될 수 있다. 제 2 보호 스페이서막(147)을 식각하는 것은 도 13c를 참조하여 설명한 것처럼, 제 2 보호 스페이서막(147)의 표면에 대한 등방성 식각 공정이 수행될 수 있다. 이에 따라, 제 2 보호 스페이서(149)의 실질적으로 평탄한 표면이 트렌치(T)에 노출될 수 있다.
도 14c를 참조하면, 제 2 보호 스페이서(149)의 평탄한 표면 상에 배리어 금속막(151) 및 금속막(153)을 차례로 증착하여 공통 소오스 플러그(CSP)가 형성될 수 있다. 일 예에서, 배리어 금속막(151)은 제 2 보호 스페이서(149)의 평탄한 표면과 직접 접촉할 수 있다. 공통 소오스 플러그(CSP)의 형성 방법은 도 13d를 참조하여 설명한 바와 실질적으로 동일하므로 이에 대한 상세한 설명은 생략될 수 있다.
도 15에 도시된 실시예에 따르면, 트렌치(T)에 노출된 절연막들(ILD) 및 전극들(EL)의 측벽들을 덮되 리세스 영역들(RR)을 채우는 절연 스페이서(141)를 형성하는 것, 및 절연 스페이서(141)의 표면에 보호 스페이서(145)을 형성하는 것을 포함할 수 있다. 여기서, 절연 스페이서(141) 및 보호 스페이서(145)의 형성 방법은 도 13a 및 도 13b를 참조하여 설명한 바와 실질적으로 동일하므로 이에 대한 상세한 설명은 생략될 수 있다.
도 15에 도시된 실시예에 따르면, 비평탄한 표면을 갖는 보호 스페이서(145) 상에 배리어 금속막(151) 및 금속막(153)이 차례로 증착될 수 있다. 이에 따라, 배리어 금속막(151)은 굴곡진 표면을 가지며 증착될 수 있다 또한, 배리어 금속막(151)과 접하는 금속막(153)의 표면은 굴곡지게 형성될 수 있다. 즉, 일 예에서, 공통 소오스 플러그(CSP)는 굴곡진 측벽을 가질 수도 있다.
이하, 도 16a 내지 도 16e를 참조하여 본 발명의 다양한 실시예들에 따른 데이터 저장막에 대해 상세히 설명한다.
실시예들에 따르면, 3차원 반도체 메모리 장치는 낸드 플래시 메모리 장치일 수 있다. 예를 들어, 적층 구조체(ST)와 수직 구조체(VS) 사이에 개재되는 데이터 저장막(DS)은 터널 절연막(TL), 전하 저장막(CIL) 및 블록킹 절연막(BK)을 포함할 수 있다. 이러한 데이터 저장막(DS)에 저장되는 데이터는 반도체 물질을 포함하는 데이터 저장막 수직 구조체(VS)와 전극들(EL) 사이의 전압 차이에 의해 유발되는 파울러-노던하임 터널링을 이용하여 변경될 수 있다.
도 16a 에 도시된 실시예에 따르면, 터널 절연막(TIL), 전하 저장막(CIL), 및 블록킹 절연막(BLK)은 전극들(EL)과 수직 구조체(VS) 사이에서 층간 절연막(ILD)과 수직 구조체(VS) 사이로 연장될 수 있다. 즉, 층간 절연막(ILD)이 전극과 직접 접촉할 수 있다.
도 16b에 도시된 실시예에 따르면, 터널 절연막(TIL) 및 전하 저장막(CIL)은 전극들(EL)과 수직 구조체(VS) 사이에서 층간 절연막(ILD)과 수직 구조체(VS) 사이로 연장될 수 있다. 그리고, 블록킹 절연막(BLK)은 전극들(EL)과 수직 구조체(VS) 사이에서 전극들(EL)의 상부면들 및 하부면들로 연장될 수 있다.
도 16c에 도시된 실시예에 따르면, 터널 절연막(TIL)이 전극들(EL)과 수직 구조체(VS) 사이에서 층간 절연막(ILD)과 수직 구조체(VS) 사이로 연장될 수 있으며, 전하 저장막(CIL) 및 블록킹 절연막(BLK)은 전극들(EL)과 수직 구조체(VS) 사이에서 전극들(EL)의 상부면들 및 하부면들로 연장될 수 있다.
도 16d에 도시된 실시예에 따르면, 터널 절연막(TIL), 전하 저장막(CIL) 및 블록킹 절연막(BLK)은 전극들(EL)과 수직 구조체(VS) 사이에서 전극들(EL)의 상부면들 및 하부면들로 연장될 수 있다.
도 16e에 도시된 실시예에 따르면, 데이터 저장막(DS)은 서로 다른 물질로 이루어진 제 1 및 제 2 블록킹 절연막들(BLK1, BLK2)을 포함할 수 있다. 터널 절연막(TIL), 전하 저장막(CIL), 및 제 1 블록킹 절연막(BLK1)은 전극들(EL)과 수직 구조체(VS) 사이에서 층간 절연막(ILD)과 수직 구조체(VS) 사이로 수직적으로 연장될 수 있다. 그리고, 제 2 블록킹 절연막(BLK2)이 전극들(EL)과 제 1 블록킹 절연막(BLK1) 사이에서 전극들(EL)의 상부면들 및 하부면들로 수평적으로 연장될 수 있다.
도 16a 내지 도 16e에 도시된 데이터 저장막에서, 전하저장막(CIL)은 트랩 사이트들이 풍부한 절연막들 및 나노 입자들을 포함하는 절연막들 중의 한가지일 수 있으며, 화학 기상 증착 또는 원자층 증착 기술들 중의 한가지를 사용하여 형성될 수 있다. 예를 들면, 전하저장막(CIL)은 트랩 절연막, 부유 게이트 전극 또는 도전성 나노 돗들(conductive nano dots)을 포함하는 절연막 중의 한가지를 포함할 수 있다. 더 구체적인 예로, 전하저장막(CIL)은 실리콘 질화막, 실리콘 산화질화막, 실리콘-풍부 질화막(Si-rich nitride), 나노크리스탈 실리콘(nanocrystalline Si) 및 박층화된 트랩막(laminated trap layer) 중의 적어도 하나를 포함할 수 있다.
터널 절연막(TIL)은 전하저장막(CIL)보다 큰 밴드 갭을 갖는 물질들 중의 한가지일 수 있으며, 화학 기상 증착 또는 원자층 증착 기술들 중의 한가지를 사용하여 형성될 수 있다. 예를 들면, 터널 절연막(TIL)은 상술한 증착 기술들 중의 하나를 사용하여 형성되는 실리콘 산화막일 수 있다. 이와 달리, 터널 절연막은 알루미늄 산화막 및 하프늄 산화막 등과 같은 고유전막들 중의 하나일 수 있다.
블록킹 절연막(BLK)은 터널 절연막(TIL)보다 작고 전하 저장막(CIL)보다 큰 밴드 갭을 갖는 물질들 중의 한가지일 수 있다. 블록킹 절연막(BLK)은 알루미늄 산화막 및 하프늄 산화막 등과 같은 고유전막들을 포함할 수 있다. 블록킹 절연막(BLK)은 화학 기상 증착 또는 원자층 증착 기술들 중의 한가지를 사용하여 형성될 수 있으며, 이들 중의 적어도 하나는 습식 산화 공정을 통해 형성될 수 있다.
도 16e에 도시된 바와 같이, 데이터 저장막(DS)이 제 1 및 제 2 블록킹 절연막들(BLK1, BLK2)을 포함하는 경우, 일 예로, 제 1 블록킹 절연막(BLK1)은 알루미늄 산화막 및 하프늄 산화막 등과 같은 고유전막들 중의 하나이고, 제 2 블록킹 절연막(BLK2)은 제 1 블록킹 절연막(BLK1)보다 작은 유전 상수를 갖는 물질일 수 있다. 다른 예로, 제 2 블록킹 절연막(BLK2)은 고유전막들 중의 하나이고, 제 1 블록킹 절연막(BLK1)은 제 2 블록킹 절연막(BLK2)보다 작은 유전 상수를 갖는 물질일 수 있다.
도 16a 내지 도 16e를 참조하여 설명된 데이터 저장막(DS)에 저장되는 데이터는 반도체 물질을 포함하는 수직 구조체(VS)와 전극들(EL) 사이의 전압 차이에 의해 유발되는 파울러-노던하임 터널링을 이용하여 변경될 수 있다. 이와 달리, 데이터 저장막(DS)은 다른 동작 원리에 기초하여 정보를 저장하는 것이 가능한 박막(예를 들면, 상변화 메모리를 위한 박막 또는 가변저항 메모리를 위한 박막)일 수도 있다.
도 17은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 단면도로서, 도 3의 I-I'선을 따라 자른 단면을 나타낸다. 도 18은 도 17의 A 부분을 확대한 도면이다. 설명의 간략함을 위해, 도 4 내지 도 12를 참조하여 앞서 설명된 제조 방법에 의해 형성된 3차원 반도체 메모리 장치와 동일한 기술적 특징들에 대한 설명은 생략될 수 있다.
도 17 및 도 18을 참조하면, 수직 구조체들(VS) 각각은, 적층 구조체(ST)의 하부 부분을 관통하여 기판(10)과 접속되는 하부 반도체 패턴(LSP) 및 적층 구조체(ST)의 상부 부분을 관통하여 하부 반도체 패턴(LSP)과 연결되는 상부 반도체 패턴(USP)을 포함한다.
상부 반도체 패턴(USP)은 속이 빈 파이프 형태(pipe-shaped) 또는 마카로니 형태(macaroni-shaped)일 수 있다. 이때, 상부 반도체 패턴(USP)의 하단은 닫힌 상태(closed state)일 수 있다. 그리고, 상부 반도체 패턴(USP)의 내부는 매립 절연 패턴(VI)에 의해 채워질 수 있다. 그리고, 상부 반도체 패턴(USP)의 바닥면은 하부 반도체 패턴(LSP)의 상부면보다 낮은 레벨에 위치할 수 있다. 즉, 상부 반도체 패턴(USP)은 하부 반도체 패턴(LSP)에 삽입된 구조를 가질 수 있다. 상부 반도체 패턴(USP)은 반도체 물질로 이루어질 수 있다. 예를 들어, 상부 반도체 패턴(USP)은 실리콘(Si), 게르마늄(Ge) 또는 이들의 혼합물을 포함할 수 있으며, 불순물이 도핑된 반도체이거나 불순물이 도핑되지 않은 상태의 진성 반도체(intrinsic semiconductor)일 수도 있다. 또한, 상부 반도체 패턴(USP)은 단결정, 비정질(amorphous), 및 다결정(polycrystalline) 중에서 선택된 적어도 어느 하나를 포함하는 결정 구조를 가질 수 있다. 나아가, 상부 반도체 패턴(USP)은 그것의 상단에 도전 패드(PAD)를 가질 수 있다. 도전 패드(PAD)는 불순물이 도핑된 불순물 영역이거나, 도전 물질로 이루어질 수 있다.
보다 상세하게, 도 18을 참조하면, 상부 반도체 패턴(USP)은 제 1 반도체 패턴(SP1) 및 제 2 반도체 패턴(SP2)을 포함할 수 있다. 제 1 반도체 패턴(SP1)은 하부 반도체 패턴(LSP)과 접속될 수 있으며, 하단이 닫힌 파이프 형태 또는 마카로니 형태일 수 있다. 이러한 형태의 제 1 반도체 패턴(SP1)의 내부는 매립 절연 패턴(VI)으로 채워질 수 있다. 또한, 제 1 반도체 패턴(SP1)은 제 2 반도체 패턴(SP2)의 내벽과 하부 반도체 패턴(LSP)의 상부면과 접촉될 수 있다. 즉, 제 1 반도체 패턴(SP1)은 제 2 반도체 패턴(SP2)과 하부 반도체 패턴(LSP)을 전기적으로 연결할 수 있다. 제 2 반도체 패턴(SP2)은 적층 구조체의 내측벽을 덮을 수 있다. 제 2 반도체 패턴(SP2)은 상단 및 하단이 오픈된(opened) 파이프 형태 또는 마카로니 형태일 수 있다. 그리고, 제 2 반도체 패턴(SP2)은 하부 반도체 패턴(LSP)과 접촉하지 않고 이격될 수 있다. 나아가, 제 1 및 제 2 반도체 패턴들(SP1, SP2)은 언도프트 상태이거나, 수평 반도체층(100)과 동일한 도전형을 갖는 불순물로 도핑될 수 있다. 제 1 반도체 패턴(SP1)과 제 2 반도체 패턴(SP2)은 다결정 상태 또는 단결정 상태일 수 있다.
하부 반도체 패턴(LSP)은, 도 2를 참조하여 설명된 접지 선택 트랜지스터들(GST)의 채널 영역으로 이용될 수 있다. 하부 반도체 패턴(LSP)은 수평 반도체층(100)과 동일한 도전형의 반도체 물질로 이루어질 수 있다. 일 예로, 하부 반도체 패턴(LSP)은 수평 반도체층(100)을 씨드로 이용하는 에피택시얼(epitaxial) 기술 또는 레이저 결정화 기술들 중의 하나를 이용하여 형성된 에피택시얼 패턴일 수 있다. 이 경우 하부 반도체 패턴(LSP)은 단결정 구조를 갖거나 화학기상증착 기술의 결과물보다 증가된 그레인 크기를 갖는 다결정 구조를 가질 수 있다. 다른 예로, 하부 반도체 패턴(LSP)은 다결정 구조의 반도체 물질(예를 들면, 다결정 실리콘)로 형성될 수 있다. 일 예로, 하부 반도체 패턴(LSP)에 인접한 절연 패턴은 하부 반도체 패턴(LSP)의 일측벽과 직접 접촉될 수 있다.
일 예로, 하부 반도체 패턴(LSP)은, 최하층 전극(EL)을 관통하는 필라 형태를 가질 수 있다. 여기서, 하부 반도체 패턴(LSP)의 하부면은 수평 반도체층(100)의 상부면보다 아래에 위치하며, 하부 매립 절연막(90)의 상부면과 이격될 수 있다. 그리고, 하부 반도체 패턴(LSP)의 상부면은 최하층 전극(EL)의 상부면보다 위에 위치할 수 있다.
데이터 저장막(DS)이 적층 구조체들(ST)과 수직 구조체들(VS) 사이에 배치될 수 있다. 데이터 저장막(DS)은 적층 구조체들(ST)을 관통하는 수직 절연 패턴(VP)과, 전극들(EL)과 수직 절연 패턴(VP) 사이에서 전극들(EL)의 상부면들 및 하부면들로 연장되는 수평 패턴(HP)을 포함할 수 있다. 일 예에서, 데이터 저장막(DS)의 수직 절연 패턴(VP)은 상부 반도체 패턴(USP)의 측벽을 감싸며 하부 반도체 패턴(LSP) 상에 배치될 수 있다.
제 2 방향(도 3의 D2 참조)에서 인접하는 적층 구조체들(ST) 사이에 공통 소오스 영역(CSR)과 접속되는 공통 소오스 플러그(CSP)가 배치될 수 있으며, 공통 소오스 플러그(CSP)는 적층 구조체들(ST)과 나란히 제 1 방향(도 3의 D1 참조)으로 연장될 수 있다. 공통 소오스 플러그들(CSP)은 배리어 금속막(151) 및 금속막(153)을 포함할 수 있다.
스페이서 구조체(SP)가 공통 소오스 플러그들(CSP)과 적층 구조체들(ST)의 측벽들 사이에 배치될 수 있다. 스페이서 구조체(SP)는 적층 구조체들(ST)의 측벽들에 정의된 리세스 영역들(RR)을 채우는 절연 스페이서(141)와 보호 스페이서(145)를 포함할 수 있다. 절연 스페이서(141)의 표면은 그루브들(141g)을 포함할 수 있으며, 보호 스페이서(145)가 절연 스페이서(141)의 그루브들(141g)을 채울 수 있다. 또한, 보호 스페이서(145)는 공통 소오스 플러그(CSP)와 접촉하는 표면이 실질적으로 평탄할 수 있다. 한편, 보호 스페이서(145)는 도 14c를 참조하여 설명한 것처럼, 제 1 및 제 2 보호 스페이서들을 포함할 수도 있다.
도 19는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 개략 블록도이다.
도 19를 참조하면, 실시예들에 따른 3차원 반도체 메모리 장치는 주변 로직 구조체(PS) 및 셀 어레이 구조체(CS)를 포함하며, 주변 로직 구조체(PS) 상에 셀 어레이 구조체(CS)가 적층될 수 있다. 즉, 주변 로직 구조체(PS)와 셀 어레이 구조체(CS)가 평면적 관점에서, 오버랩될 수 있다.
실시예들에서, 주변 로직 구조체(PS)는 도 1을 참조하여 설명된 로우 및 칼럼 디코더들(2, 4), 페이지 버퍼(3), 및 제어 회로들(5)을 포함할 수 있다. 셀 어레이 구조체(CS)는 데이터 소거 단위인 복수 개의 메모리 블록들(BLK0~BLKn)을 포함할 수 있다. 메모리 블록들(BLK1~BLKn)은 제 1 및 제 2 방향들(D1, D2)을 따라 신장된 평면 상에, 제 3 방향(D3)을 따라 적층된 구조물을 포함할 수 있다. 메모리 블록들(BLK1~BLKn) 각각은 3차원 구조(또는 수직 구조)를 갖는 메모리 셀 어레이를 포함한다. 메모리 셀 어레이는 도 2를 참조하여 설명된 3차원적으로 배열된 복수의 메모리 셀들, 메모리 셀들과 전기적으로 연결된 복수 개의 워드 라인들 및 비트 라인들을 포함하는 포함할 수 있다.
도 20은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 평면도이다. 도 21은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 단면도로서, 도 20의 I-I'선을 따라 자른 단면을 나타낸다.
도 20 및 도 21을 참조하면, 반도체 기판(10) 상에 주변 로직 구조체(PS) 및 셀 어레이 구조체(CS)가 차례로 적층될 수 있다. 다시 말해, 주변 로직 구조체(PS)는, 수직적 관점에서, 반도체 기판(10)과 셀 어레이 구조체(CS) 사이에 배치될 수 있다. 즉, 주변 회로 영역과 셀 어레이 영역이 평면적 관점에서 오버랩될 수 있다.
반도체 기판(10)은 벌크(bulk) 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator: SOI) 기판, 게르마늄 기판, 게르마늄-온-인슐레이터(germanium on insulator: GOI) 기판, 실리콘-게르마늄 기판, 또는 선택적 에피택시얼 성장(selective epitaxial growth: SEG)을 수행하여 획득한 에피택시얼 박막의 기판일 수 있다.
주변 로직 구조체(PS)는, 도 1을 참조하여 설명한 것처럼, 로우 및 칼럼 디코더들(도 1의 2, 4 참조), 페이지 버퍼(도 1의 3 참조) 및 제어 회로들을 포함할 수 있다. 즉, 주변 로직 구조체(PS)는 셀 어레이 구조체(CS)와 전기적으로 연결되는 NMOS 및 PMOS 트랜지스터들, 저항(resistor) 및 캐패시터(capacitor)를 포함할 수 있다. 이러한 주변 회로들은 반도체 기판(10)의 전면 상에 형성될 수 있다. 또한, 반도체 기판(10)은 n형 불순물이 도핑된 n웰 영역(nw)과 p형 불순물이 도핑된 p웰 영역(pw)을 포함할 수 있다. n웰 영역(nw)과 p웰 영역(pw)에는 소자 분리막(11)에 의해 활성 영역들이 정의될 수 있다.
주변 로직 구조체(PS)는 주변 게이트 전극들(PG), 주변 게이트 전극들(PG) 양측의 소오스 및 드레인 불순물 영역들, 주변 콘택 플러그들(CP), 주변 회로 배선들(ICL), 및 주변 회로들을 덮는 하부 매립 절연막(90)을 포함할 수 있다. 보다 상세하게, n웰 영역(nw) 상에 PMOS 트랜지스터들이 형성될 수 있으며, p웰 영역(pw) 상에 NMOS 트랜지스터들이 형성될 수 있다. 주변 회로 배선들(ICL)은 주변 콘택 플러그들(CP)을 통해 주변 회로들과 전기적으로 연결될 수 있다. 예를 들어, NMOS 및 PMOS 트랜지스터들에는 주변회로 플러그들(CP) 및 주변회로 배선들(ICL)이 접속될 수 있다.
하부 매립 절연막(90)은 주변 회로들, 주변 콘택 플러그들(CP), 및 주변 회로 배선들(ICL)을 덮을 수 있다. 하부 매립 절연막(90)은 다층으로 적층된 절연막들을 포함할 수 있다.
하부 매립 절연막(90) 상에 배치되는 셀 어레이 구조체(CS)는 도 4 내지 도 12를 참조하여 설명된 제조 방법에 의해 형성된 3차원 반도체 장치와 유사할 수 있다. 따라서, 설명의 간략함을 위해 도 4 내지 도 12를 참조하여 앞서 설명된 제조 방법에 의해 형성된 3차원 반도체 메모리 장치와 동일한 기술적 특징들에 대한 설명은 생략될 수 있다.
셀 어레이 구조체(CS)는 하부 매립 절연막(90) 상에 배치되며, 수평 반도체층(100), 적층 구조체들(ST), 및 수직 구조체들(VS)을 포함한다.
수평 반도체층(100)은 주변 회로들을 덮는 하부 매립 절연막(90)의 상부면에 형성될 수 있다. 즉, 수평 반도체층(100)의 하부면은 하부 매립 절연막(90)과 접촉할 수 있다. 수평 반도체층(100)은 셀 어레이 영역(CAR) 및 셀 어레이 영역(CAR)에 인접하여 배치된 콘택 영역(CTR)을 포함할 수 있다.
수평 반도체층(100)은 반도체 물질로 이루어질 수 있으며, 예를 들어, 실리콘(Si), 게르마늄(Ge), 실리콘 게르마늄(SiGe), 갈륨비소(GaAs), 인듐갈륨비소(InGaAs), 알루미늄갈륨비소(AlGaAs), 또는 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 또한, 수평 반도체층(100)은 제 1 도전형의 불순물이 도핑된 반도체 및/또는 불순물이 도핑되지 않은 상태의 진성 반도체(intrinsic semiconductor)를 포함할 수 있다. 또한, 수평 반도체층(100)은 단결정, 비정질(amorphous), 및 다결정(polycrystalline) 중에서 선택된 적어도 어느 하나를 포함하는 결정 구조를 가질 수 있다.
적층 구조체들(ST)은 수평 반도체층(100) 상에서 제 1 방향(D1)으로 나란히 연장되며, 제 2 방향(D2)으로 서로 이격되어 배열될 수 있다. 적층 구조체들(ST) 각각은 수평 반도체층(100) 상에 수직적으로 적층된 전극들(EL)과 이들 사이에 개재된 절연막들(ILD)을 포함한다. 적층 구조체들(ST)에서 절연막들(ILD)의 두께는 반도체 메모리 소자의 특성에 따라 달라질 수 있다. 예를 들어, 최하층의 절연막(ILD)의 두께는 다른 절연막들(ILD)보다 얇을 수 있다. 또한, 절연막들(ILD) 중 일부는 다른 절연막들(ILD)보다 두껍게 형성될 수도 있다. 이에 더하여, 적층 구조체들(ST)에서 절연막들(ILD)은 도 4를 참조하여 설명한 것처럼, 산화막보다 유전 상수가 낮은 저유전막으로 형성될 수 있으며, 절연막들(ILD) 중 적어도 하나 이상은 기공들을 갖는 저유전막일 수 있다.
적층 구조체들(ST)은 전극들(EL)과 주변 로직 구조체(PS) 간의 전기적 연결을 위해, 콘택 영역(CTR)에서 계단식 구조를 가질 수 있다. 계단식 구조를 갖는 전극들(EL)의 단부들을 덮는 상부 매립 절연막(120)이 수평 반도체층(100) 상에 배치될 수 있다. 또한, 캡핑 절연막(125)이 복수의 적층 구조체들(ST) 및 상부 매립 절연막(120)을 덮을 수 있다. 나아가, 캡핑 절연막(125) 상에 적층 구조체들(ST)을 가로질러 제 2 방향(D2)으로 연장되는 비트 라인들(BL)이 배치될 수 있다. 비트 라인들(BL)은 비트라인 콘택 플러그(BPLG)를 통해 수직 구조체(VS)와 전기적으로 연결될 수 있다.
수직 구조체들(VS)은 적층 구조체들(ST) 각각을 관통하여 수평 반도체층(100)과 전기적으로 연결될 수 있다. 수직 구조체들(VS)은 적층 구조체들(ST)을 관통하여 수평 반도체층(100)에 연결될 수 있다. 일 예로, 수직 구조체들(VS)은 반도체 물질을 포함할 수 있다. 수직 구조체들(VS)의 바닥면들은 수평 반도체층(100)의 상부면과 하부면 사이에 위치할 수 있다. 수직 구조체들(VS)의 상단에는 비트라인 콘택 플러그(BPLG)와 접속되는 콘택 패드가 위치할 수 있다.
데이터 저장막(DS)이 적층 구조체들(ST)과 수직 구조체들(VS) 사이에 배치될 수 있다. 데이터 저장막(DS)은 도 4를 참조하여 설명한 것처럼, 적층 구조체들(ST)을 관통하는 수직 절연 패턴(VP)과, 전극들(EL)과 수직 절연 패턴(VP) 사이에서 전극들(EL)의 상부면들 및 하부면들로 연장되는 수평 패턴(HP)을 포함할 수 있다.
공통 소오스 영역들(CSR)은 각각 서로 인접하는 적층 구조체들(ST) 사이에서 수평 반도체층(100) 내에 배치될 수 있다. 공통 소오스 영역들(CSR)은 적층 구조체들(ST)과 나란하게 제 1 방향(D1)으로 연장될 수 있다. 공통 소오스 영역들(CSR)은 수평 반도체층(100) 내에 제 2 도전형의 불순물을 도핑하여 형성될 수 있다. 공통 소오스 영역들(CSR)은 예를 들어, N형의 불순물(예를 들어, 비소(As) 또는 인(P))을 포함할 수 있다.
공통 소오스 플러그(CSP)가 공통 소오스 영역(CSR)에 접속될 수 있다. 공통 소오스 플러그(CSP)와 적층 구조체들(ST) 사이에 스페이서 구조체(SP)가 개재될 수 있다. 일 예로, 공통 소오스 플러그(CSP)는 제 1 방향(D1)으로 연장될 수 있으며, 스페이서 구조체(SP)는 적층 구조체들(ST)과 공통 소오스 플러그(CSP) 사이에서 제 1 방향(D1)으로 연장될 수 있다. 다른 예로, 스페이서 구조체(SP)는 서로 인접하는 적층 구조체들(ST) 사이를 채울 수 있으며, 공통 소오스 플러그(CSP)가 스페이서 구조체(SP)를 관통하여 공통 소오스 영역(CSR)과 국소적으로 접속될 수 있다.
픽업 영역들(10p)이 셀 어레이 구조체(CS)에 인접하여 수평 반도체층(100) 내에 배치될 수 있다. 픽업 영역들(10p)이 적층 구조체들(ST) 각각의 양 끝단들에 인접하게 배치될 수 있다. 즉, 픽업 영역들(10p)은 제 1 방향(D1)으로 서로 이격되어 배치될 수 있다. 픽업 영역들(10p)은 수평 반도체층(100) 내에 제 1 도전형의 불순물을 도핑하여 형성될 수 있다. 픽업 영역들(10p)을 수평 반도체층(100)과 동일한 도전형을 가질 수 있으며, 픽업 영역들(10p)에서 불순물 농도는 수평 반도체층(100) 내의 불순물 농도보다 높을 수 있다.
계단식 구조를 갖는 적층 구조체들(ST)의 끝단들에 셀 어레이 구조체(CS)와 주변 로직 구조체(PS)를 전기적으로 연결하기 위한 배선 구조체가 배치될 수 있다. 적층 구조체들(ST)의 끝단들을 덮는 상부 매립 절연막(120)이 수평 반도체층(100) 상에 배치될 수 있으며, 배선 구조체는 상부 매립 절연막(120)을 관통하여 전극들(EL)의 끝단들에 콘택 플러그들(PLG)과, 상부 매립 절연막(120) 상에서 콘택 플러그들(PLG)에 접속되는 연결 라인들(CL)을 포함한다. 콘택 플러그들(PLG)의 수직적 길이들은 셀 어레이 영역(CAR)에 인접할수록 감소될 수 있다.
픽업 콘택 플러그들(PPLG)이 상부 매립 절연막(120)을 관통하여 픽업 영역들(10p)에 접속될 수 있다. 픽업 콘택 플러그들(PPLG)의 상부면들은 콘택 플러그들(PLG)의 상부면과 실질적으로 공면을 이룰 수 있다. 픽업 콘택 플러그(PPLG)는 웰 도전 라인(PCL) 및 연결 플러그(CPLG)를 통해 주변 로직 구조체(PS)와 연결될 수 있다.
연결 플러그(CPLG)는 셀 어레이 구조체(CS)와 주변 로직 구조체(PS)는 전기적으로 연결시킬 수 있다. 연결 플러그(CPLG)는 상부 매립 절연막(120) 및 수평 반도체층(100)을 관통하여 주변 로직 구조체(PS)의 주변회로 배선들(ICL)에 접속될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 기판 상에서 일 방향으로 연장되며 서로 이격되어 배치된 적층 구조체들로서, 상기 적층 구조체들은 수직적으로 서로 이격된 리세스 영역들을 포함하는 측벽을 갖는 것;
    상기 적층 구조체들을 관통하는 수직 구조체들;
    상기 수직 구조체들과 이격되어 상기 적층 구조체들을 관통하며, 상기 적층 구조체들과 나란히 연장되는 공통 소오스 플러그; 및
    상기 적층 구조체들과 상기 공통 소오스 플러그 사이에 배치되어, 상기 적층 구조체들의 상기 측벽들을 덮는 스페이서 구조체를 포함하되,
    상기 스페이서 구조체는,
    상기 적층 구조체들의 상기 측벽 상에서 상기 리세스 영역들을 채우되, 그루브들(grooves)을 갖는 표면을 포함하는 절연 스페이서; 및
    상기 절연 스페이서의 상기 표면 상에서 상기 그루브들을 채우되, 실질적으로 평탄한 표면을 갖는 보호 스페이서를 포함하는 3차원 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 보호 스페이서의 상기 평탄한 표면은 상기 공통 소오스 플러그와 접촉하는 3차원 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 공통 소오스 플러그는 상기 적층 구조체들을 관통하는 금속막, 및 상기 금속막의 측벽들 및 바닥면을 컨포말하게 덮는 배리어 금속막을 포함하되,
    상기 배리어 금속막은 상기 보호 스페이서의 상기 평탄한 표면과 접촉하는 3차원 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 적층 구조체들 각각은 상기 기판 상에 번갈아 수직적으로 적층된 절연막들 및 전극들을 포함하되, 상기 전극들의 일측벽들은 상기 절연막들의 일측벽들로부터 수평적으로 리세스되어 상기 리세스 영역들이 정의되고,
    상기 절연 스페이서는 상기 전극들과 인접한 제 1 부분들 및 상기 절연막들과 인접한 제 2 부분들을 포함하되, 상기 제 1 부분의 표면과 상기 제 2 부분의 표면 사이의 수평적 거리는 상기 절연 스페이서와 인접한 상기 절연막들 및 상기 전극들의 측벽들 간의 수평적 거리보다 작은 3차원 반도체 메모리 장치.
  5. 제 1 항에 있어서,
    상기 절연 스페이서는 실리콘 산화물로 이루어지고, 상기 보호 스페이서는 실리콘, 게르마늄, 또는 실리콘 게르마늄으로 이루어지는 3차원 반도체 메모리 장치.
  6. 제 1 항에 있어서,
    상기 보호 스페이서는 상기 절연 스페이서의 상기 그루브들을 채우는 제 1 보호 스페이서 및 상기 제 1 보호 스페이서와 상기 공통 소오스 플러그 사이에 배치되며, 상기 평탄한 표면을 갖는 제 2 보호 스페이서를 포함하는 3차원 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 제 1 보호 스페이서는 실리콘막으로 이루어지고, 상기 제 2 보호 스페이서는 실리콘 산화막으로 이루어지는 3차원 반도체 메모리 장치.
  8. 제 1 항에 있어서,
    상기 수직 구조체들과 상기 적층 구조체 사이에 배치된 데이터 저장막을 더 포함하되,
    상기 적층 구조체들 각각은 상기 기판 상에 번갈아 수직적으로 적층된 절연막들 및 전극들을 포함하며,
    상기 데이터 저장막은 상기 적층 구조체를 관통하며 상기 수직 구조체들을 감싸는 수직 절연 패턴 및 상기 수직 절연 패턴과 상기 전극들 사이에서 상기 전극들과 상기 절연막들 사이로 수평적으로 연장되는 수평 절연 패턴을 포함하는 3차원 반도체 메모리 장치.
  9. 제 8 항에 있어서,
    상기 수평 절연 패턴은 상기 절연막들과 상기 스페이서 구조체 사이로 연장되는 3차원 반도체 메모리 장치.
  10. 제 1 항에 있어서,
    서로 인접하는 상기 적층 구조체들 사이의 상기 기판 내에 형성된 공통 소오스 영역을 더 포함하되,
    상기 공통 소오스 플러그는 상기 공통 소오스 영역과 접촉하는 3차원 반도체 메모리 장치.
KR1020150134073A 2015-09-22 2015-09-22 3차원 반도체 메모리 장치 KR102451170B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150134073A KR102451170B1 (ko) 2015-09-22 2015-09-22 3차원 반도체 메모리 장치
US15/239,434 US9831267B2 (en) 2015-09-22 2016-08-17 Three-dimensional semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150134073A KR102451170B1 (ko) 2015-09-22 2015-09-22 3차원 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20170035412A true KR20170035412A (ko) 2017-03-31
KR102451170B1 KR102451170B1 (ko) 2022-10-06

Family

ID=58283197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150134073A KR102451170B1 (ko) 2015-09-22 2015-09-22 3차원 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US9831267B2 (ko)
KR (1) KR102451170B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200084057A (ko) * 2017-12-27 2020-07-09 마이크론 테크놀로지, 인크 메모리 어레이, 및 메모리 어레이를 형성하는 방법
US11515321B2 (en) 2017-12-27 2022-11-29 Micron Technology, Inc. Memory cells, memory arrays, and methods of forming memory arrays

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102563924B1 (ko) * 2016-08-05 2023-08-04 삼성전자 주식회사 수직형 메모리 소자
KR102630954B1 (ko) * 2016-11-08 2024-01-31 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
CN110678972B (zh) * 2017-06-05 2023-06-20 应用材料公司 降低字线电阻的方法
KR102423766B1 (ko) * 2017-07-26 2022-07-21 삼성전자주식회사 3차원 반도체 소자
KR102442933B1 (ko) * 2017-08-21 2022-09-15 삼성전자주식회사 3차원 반도체 장치
US10685914B2 (en) * 2017-08-31 2020-06-16 SK Hynix Inc. Semiconductor device and manufacturing method thereof
KR102524614B1 (ko) * 2017-11-24 2023-04-24 삼성전자주식회사 반도체 메모리 소자
KR102533145B1 (ko) * 2017-12-01 2023-05-18 삼성전자주식회사 3차원 반도체 메모리 장치
US10497715B2 (en) * 2017-12-27 2019-12-03 Micron Technology, Inc. Memory arrays
JP2019160922A (ja) * 2018-03-09 2019-09-19 東芝メモリ株式会社 半導体装置
KR102614728B1 (ko) * 2018-04-04 2023-12-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR102667899B1 (ko) * 2018-10-02 2024-05-23 삼성전자주식회사 3차원 반도체 메모리 장치
KR20200073339A (ko) * 2018-12-13 2020-06-24 삼성전자주식회사 3차원 반도체 메모리 장치
CN110114879B (zh) 2019-03-29 2021-01-26 长江存储科技有限责任公司 具有氮氧化硅栅极到栅极电介质层的存储堆叠体及其形成方法
WO2020198944A1 (en) * 2019-03-29 2020-10-08 Yangtze Memory Technologies Co., Ltd. Memory stacks having silicon nitride gate-to-gate dielectric layers and methods for forming the same
KR20200132493A (ko) 2019-05-17 2020-11-25 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR20210015343A (ko) * 2019-08-01 2021-02-10 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR20220006384A (ko) * 2020-07-08 2022-01-17 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
JP2022041699A (ja) * 2020-09-01 2022-03-11 キオクシア株式会社 半導体装置
JP2022118667A (ja) 2021-02-02 2022-08-15 キオクシア株式会社 半導体記憶装置
JP2023142103A (ja) * 2022-03-24 2023-10-05 キオクシア株式会社 半導体記憶装置、及び、半導体記憶装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120031658A (ko) * 2010-09-27 2012-04-04 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법
KR20120058223A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 3차원 반도체 기억 소자
KR20150100066A (ko) * 2014-02-24 2015-09-02 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US20170154895A1 (en) * 2014-06-23 2017-06-01 Institute of Microelectronics, Chinese Academy of Sciences Three-Dimensional Semiconductor Device and Manufacturing Method Therefor
US9679650B1 (en) * 2016-05-06 2017-06-13 Micron Technology, Inc. 3D NAND memory Z-decoder

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100312384B1 (ko) 1999-06-30 2001-11-03 박종섭 반도체 소자의 캐패시터 형성 방법
KR100474507B1 (ko) 2000-12-29 2005-03-08 주식회사 하이닉스반도체 플래쉬 메모리 소자 제조 방법
KR100466191B1 (ko) 2002-07-16 2005-01-13 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
JP4484641B2 (ja) 2004-09-10 2010-06-16 Ｏｋｉセミコンダクタ株式会社 強誘電体メモリの製造方法
US20080217775A1 (en) 2007-03-07 2008-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming contact plugs for eliminating tungsten seam issue
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101477661B1 (ko) 2008-07-17 2014-12-31 삼성전자주식회사 텅스텐 재성장을 통한 심 없는 텅스텐 패턴 및 그 패턴형성 방법
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
US8909501B2 (en) 2010-11-03 2014-12-09 Eplan Partners, Ltd. Method and apparatus for optimization of floor covering and system for user configuration and real time pricing information
US8792283B2 (en) 2012-06-21 2014-07-29 Intel Corporation Extended select gate lifetime
KR102001228B1 (ko) 2012-07-12 2019-10-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9093480B2 (en) 2013-04-01 2015-07-28 Sandisk Technologies Inc. Spacer passivation for high aspect ratio etching of multilayer stacks for three dimensional NAND device
KR101449933B1 (ko) 2013-09-02 2014-10-15 (주)피델릭스 노이즈 피크를 줄이면서 프로그램 소요시간을 저감하는 플래시 메모리 장치 및 그의 프로그램 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120031658A (ko) * 2010-09-27 2012-04-04 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법
KR20120058223A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 3차원 반도체 기억 소자
KR20150100066A (ko) * 2014-02-24 2015-09-02 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US20170154895A1 (en) * 2014-06-23 2017-06-01 Institute of Microelectronics, Chinese Academy of Sciences Three-Dimensional Semiconductor Device and Manufacturing Method Therefor
US9679650B1 (en) * 2016-05-06 2017-06-13 Micron Technology, Inc. 3D NAND memory Z-decoder

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200084057A (ko) * 2017-12-27 2020-07-09 마이크론 테크놀로지, 인크 메모리 어레이, 및 메모리 어레이를 형성하는 방법
US11515321B2 (en) 2017-12-27 2022-11-29 Micron Technology, Inc. Memory cells, memory arrays, and methods of forming memory arrays
US11950422B2 (en) 2017-12-27 2024-04-02 Micron Technology, Inc. Memory cells, memory arrays, and methods of forming memory arrays

Also Published As

Publication number Publication date
KR102451170B1 (ko) 2022-10-06
US9831267B2 (en) 2017-11-28
US20170084626A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
KR102451170B1 (ko) 3차원 반도체 메모리 장치
US10103170B2 (en) Semiconductor device having a vertical pillar connected to the substrate
US9911745B2 (en) Three-dimensionally integrated circuit devices including oxidation suppression layers
US10096616B2 (en) Three-dimensional semiconductor device with vertical and horizontal channels in stack structure having electrodes vertically stacked on the substrate
CN106486461B (zh) 半导体器件及其制造方法
US9847346B2 (en) Three-dimensional semiconductor memory device
KR102190350B1 (ko) 반도체 메모리 장치 및 그 제조 방법
US10854630B2 (en) Semiconductor device including vertical channel layer
US10937797B2 (en) Three-dimensional semiconductor memory devices
CN107017261B (zh) 半导体器件
US20170194347A1 (en) Vertical semiconductor device
KR20190011632A (ko) 3차원 반도체 메모리 장치
KR20180114262A (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
KR20160094827A (ko) 반도체 메모리 장치 및 그 제조 방법
KR20110133926A (ko) 수직 구조의 반도체 메모리 소자
KR20150033998A (ko) 반도체 장치 및 그 제조 방법
KR102532496B1 (ko) 3차원 반도체 메모리 장치
KR102492296B1 (ko) 3차원 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant