KR20170018155A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20170018155A
KR20170018155A KR1020150110754A KR20150110754A KR20170018155A KR 20170018155 A KR20170018155 A KR 20170018155A KR 1020150110754 A KR1020150110754 A KR 1020150110754A KR 20150110754 A KR20150110754 A KR 20150110754A KR 20170018155 A KR20170018155 A KR 20170018155A
Authority
KR
South Korea
Prior art keywords
color
pixel
sub
subpixel
tft
Prior art date
Application number
KR1020150110754A
Other languages
English (en)
Inventor
홍순환
우창승
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150110754A priority Critical patent/KR20170018155A/ko
Publication of KR20170018155A publication Critical patent/KR20170018155A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 표시장치에 관한 것으로, 본 발명의 표시장치는 제N(N은 양의 정수) 수평 픽셀 라인에 배치된 제1 컬러의 제1 서브 픽셀, 제2 컬러의 제2 서브 픽셀 및 제3 컬러의 제3 서브 픽셀, 제N+1 수평 픽셀 라인에 배치된 제2 컬러의 제4 서브 픽셀, 제3 컬러의 제5 서브 픽셀 및 제1 컬러의 제6 서브 픽셀, 제1 게이트 라인으로부터의 제1 게이트 펄스에 응답하여 제M(M은 양의 정수)+1 데이터 라인을 제2 서브 픽셀에 연결하는 제1 TFT, 제1 게이트 펄스에 응답하여 제M+2 데이터 라인(DL3)을 제3 서브 픽셀에 연결하는 제2 TFT, 제1 게이트 펄스에 응답하여 제M+3 데이터 라인을 제1 서브 픽셀에 연결하는 제3 TFT, 제2 게이트 라인으로부터의 제2 게이트 펄스에 응답하여 제M 데이터 라인을 제4 서브 픽셀에 연결하는 제4 TFT, 제2 게이트 펄스에 응답하여 제M+2 데이터 라인(DL3)을 상기 제5 서브 픽셀에 연결하는 제5 TFT 및 제2 게이트 펄스에 응답하여 제M+1 데이터 라인을 제6 서브 픽셀에 연결하는 제6 TFT를 포함한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 픽셀들 각각이 적색(Red : R) 서브 픽셀, 녹색(Green : G) 서브 픽셀, 청색(Blue : B) 서브 픽셀, 및 백색(White : W) 서브 픽셀로 나뉘어지는 표시장치에 관한 것이다.
액정표시장치(Liquid Crystal Display Device: LCD), 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display: OLED Display), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전기영동 표시장치(Electrophoretic Display Device: EPD) 등 각종 평판 표시장치가 개발되고 있다. 액정표시장치는 액정 분자에 인가되는 전계를 데이터 전압에 따라 제어하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치에는 픽셀마다 박막트랜지스터(Thin Film Transistor: 이하 "TFT"라 함)가 형성되어 있다.
액정표시장치는 액정표시패널, 액정표시패널에 빛을 조사하는 백라이트 유닛, 액정표시패널의 데이터 라인(DL)들에 데이터전압을 공급하기 위한 소스 드라이브 집적회로(Integrated Circuit, 이하 "IC"라 함), 액정표시패널의 게이트 라인들(또는 스캔라인들)에 게이트 펄스(또는 스캔 펄스)를 공급하기 위한 게이트 드라이브 IC, 및 상기 IC들을 제어하는 제어회로, 백라이트 유닛의 광원을 구동하기 위한 광원 구동회로 등을 구비한다.
픽셀들 각각에 R(Red) 서브 픽셀, G(Green) 서브 픽셀, B(Blue) 서브 픽셀 이외에 W(White) 서브 픽셀을 추가한 액정표시장치가 개발되고 있다. 이하에서, 픽셀들이 RGBW 서브 픽셀들로 나뉘어진 표시장치를 "RGBW 타입 표시장치"라 한다. W 서브 픽셀은 픽셀들 각각의 휘도를 높임으로써 백라이트 유닛의 휘도를 낮추어 액정표시장치의 소비전력을 낮출 수 있는 장점이 있다.
한편, 도 1에 도시된 바와 같이, RGBW 서브 픽셀은 RGB 서브 픽셀보다 각각의 컬러 면적이 줄어든다. R(Red) 서브 픽셀의 크기를 A라 할 경우 2개의 RGB 서브 픽셀에서 R 서브 픽셀의 총 면적은 4A가 되나, RGBW 서브 픽셀인 경우 각각의 서브픽셀의 폭은 증가하나 2개의 RGBW 서브 픽셀에서 R 서브 픽셀의 총 면적은 3A가 된다. 이와 같이, RGB 각각의 칼라 면적이 3/4이 줄어 순색이 어둡게 나타나거나 왜곡되는 문제점이 있었다. 이러한 순색에 관련된 문제로 인해 W 서브 픽셀의 휘도를 100% 활용하지 못하였다.
또한, W 서브 픽셀은 RGB와 같이 컬러필터 안료를 사용하지 않고 오버코팅(Overcoating)만 진행하기 때문에 도 2에 도시된 바와 같이, RGB 서브 픽셀 대비 단차가 발생된다. 이와 같이, W 서브 픽셀에 의해 단차가 발생하면, 셀 캡이 틀어지고, 화이트 색좌표도 틀어지는 문제가 발생하였다.
본 발명은 픽셀들의 개구율과 투과율을 향상시킬 수 있는 표시장치를 제공한다.
본 발명의 표시장치는 제N(N은 양의 정수) 수평 픽셀 라인에 배치된 제1 컬러의 제1 서브 픽셀, 제2 컬러의 제2 서브 픽셀 및 제3 컬러의 제3 서브 픽셀, 제N+1 수평 픽셀 라인에 배치된 제2 컬러의 제4 서브 픽셀, 제3 컬러의 제5 서브 픽셀 및 제1 컬러의 제6 서브 픽셀, 제1 게이트 라인으로부터의 제1 게이트 펄스에 응답하여 제M(M은 양의 정수)+1 데이터 라인을 제2 서브 픽셀에 연결하는 제1 TFT, 제1 게이트 펄스에 응답하여 제M+2 데이터 라인(DL3)을 제3 서브 픽셀에 연결하는 제2 TFT, 제1 게이트 펄스에 응답하여 제M+3 데이터 라인을 제1 서브 픽셀에 연결하는 제3 TFT, 제2 게이트 라인으로부터의 제2 게이트 펄스에 응답하여 제M 데이터 라인을 제4 서브 픽셀에 연결하는 제4 TFT, 제2 게이트 펄스에 응답하여 제M+2 데이터 라인(DL3)을 상기 제5 서브 픽셀에 연결하는 제5 TFT 및 제2 게이트 펄스에 응답하여 제M+1 데이터 라인을 제6 서브 픽셀에 연결하는 제6 TFT를 포함한다.
제1 TFT, 제2 TFT 및 제3 TFT는 제3 컬러의 제3 서브 픽셀에 배치되고, 제4 TFT, 제5 TFT 및 제6 TFT는 제3 컬러의 제5 서브 픽셀에 배치된다.
제3 컬러의 제3 서브 픽셀은 제1 컬러의 제1 서브 픽셀 또는 제2 컬러의 제2 서브 픽셀보다 크게 형성되고, 제3 컬러의 제5 서브 픽셀은 제2 컬러의 제4 서브 픽셀 또는 제1 컬러의 제6 서브 픽셀보다 크게 형성된다.
제3 컬러의 제3 서브 픽셀 및 제3 컬러의 제5 서브 픽셀은 백색영역(W)을 포함한다.
백색영역(W)은 컬러필터가 없는 영역인 것을 포함한다.
제1 컬러는 적색이고, 제2 컬러는 녹색이고, 제3 컬러는 청색인 것을 포함한다.
제M+2 데이터 라인(DL3)과 접하는 게이트 연결 라인은 제M+2 데이터 라인(DL3)과 접하는 부분보다 길게 형성되도록 배치된다.
본 발명의 표시장치는 다수의 서브 픽셀 중 하나의 서브 픽셀에만 박막트랜지스터(TFT)를 배치함으로써, 서브 픽셀들의 개구율과 투과율을 향상시키고 색 표현력을 향상시킬 수 있다.
본 발명의 표시장치는 데이터 라인(DL)의 전체적인 개수를 줄일 수 있어 제조 비용을 절감시킬 수 있다.
도 1은 종래의 픽셀 어레이를 보여 주는 도이다.
도 2는 종래의 픽셀 어레이에 대한 단차를 보여주기 위한 도이다.
도 3은 본 발명의 실시 예에 따른 표시장치를 보여 주는 블록도이다.
도 4는 본 발명의 실시 예에 따른 픽셀 어레이를 보여 주는 도이다.
도 5는 본 발명의 실시 예에 따라 서브 픽셀에 형성되는 다수의 TFT와 이웃하는 서브 픽셀 간에 연결되는 것을 보여 주는 도이다.
도 6은 도 4의 A-A'를 따라 절취한 도이다.
도 7은 본 발명에 따라 배치되는 데이터 라인(DL)과 게이트 연결 라인(GCL) 간의 연결 관계를 보여 주는 도이다.
도 8은 도 7의 B-B'를 따라 절취한 도이다.
도 9는 본 발명에 따라 제3 서브 픽셀(SP3)과 대각선 방향으로 이웃하는 제5 서브 픽셀에 공통적으로 연결되는 제M+2 데이터 라인(DL3)의 동작을 보여 주는 도이다.
도 10은 본 발명의 다른 실시 예에 따른 픽셀 어레이를 보여 주는 도이다.
본 발명의 표시장치는 액정표시장치(LCD), 유기 발광 다이오드 표시장치(OLED Display), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등 컬러 구현이 가능한 평판 표시장치로 구현될 수 있다. 이하에서, 액정표시장치를 중심으로 본 발명의 실시 예들을 설명하나 액정표시장치에 한정되지 않는다는 것에 주의하여야 한다. 예를 들어, 본 발명의 서브 픽셀 배치는 유기 발광 다이오드 표시장치에도 적용 가능하다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 3을 참조하면, 본 발명의 표시장치는 픽셀 어레이가 형성된 표시패널(100)과, 표시패널(100)에 입력 영상의 데이터를 기입하기 위한 표시패널 구동회로를 구비한다. 표시패널(100)의 아래에는 표시패널(100)에 빛을 균일하게 조사하기 위한 백라이트 유닛이 배치될 수 있다.
표시패널(100)은 액정층을 사이에 두고 대향하는 상부 기판과 하부 기판을 포함한다. 표시패널(100)의 픽셀 어레이는 데이터 라인(DL)들(S1~Sm)과 게이트 라인들(G1~Gn)의 교차 구조에 의해 매트릭스 형태로 배열되는 픽셀들을 포함한다. 픽셀들 각각은 제N(N은 양의 정수) 수평 픽셀 라인에 배치된 제1 컬러의 제1 서브 픽셀(SP1), 제2 컬러의 제2 서브 픽셀(SP2) 및 제3 컬러의 제3 서브 픽셀(SP3)을 포함하고, 제N+1 수평 픽셀 라인에 배치된 제2 컬러의 제4 서브 픽셀(SP4), 제3 컬러의 제5 서브 픽셀(SP5) 및 제1 컬러의 제6 서브 픽셀(SP6)을 포함한다.
제N(N은 양의 정수) 수평 픽셀 라인에 배치된 제3 컬러의 제3 서브 픽셀(SP3)은 제1 컬러의 제1 서브 픽셀(SP1) 또는 제2 컬러의 제2 서브 픽셀(SP2)보다 크게 형성되고, 제1 컬러의 제1 서브 픽셀(SP1)와 제2 컬러의 제2 서브 픽셀(SP2)은 실질적으로 동일한 크기로 형성된다. 제N+1 수평 픽셀 라인에 배치된 제3 컬러의 제5 서브 픽셀(SP5)은 제1 컬러의 제6 서브 픽셀(SP6) 또는 제2 컬러의 제4 서브 픽셀(SP4)보다 크게 형성되고, 제1 컬러의 제6 서브 픽셀(SP6)와 제2 컬러의 제4 서브 픽셀(SP4)은 실질적으로 동일한 크기로 형성된다.
본 발명에서는 제3 컬러의 제3 서브 픽셀(SP3)보다 크기가 작은 제1 컬러의 제1 서브 픽셀(SP1) 또는 제2 컬러의 제2 서브 픽셀(SP2)에 TFT들을 배치하지 않고, 제3 컬러의 제5 서브 픽셀(SP5)보다 크기가 작은 제1 컬러의 제6 서브 픽셀(SP6) 또는 제2 컬러의 제4 서브 픽셀(SP4)에 TFT들을 배치하지 않는다. 즉, 제3 컬러의 제3 서브 픽셀(SP3)에는 제1 TFT, 제2 TFT 및 제3 TFT가 배치되고, 제3 컬러의 제5 서브 픽셀(SP5)에는 제4 TFT, 제5 TFT 및 제6 TFT가 배치된다. 복수의 TFT들이 제3 컬러의 제3 서브 픽셀(SP3)의 일부에 배치되더라도 제3 컬러의 제3 서브 픽셀(SP3)이 제1 컬러의 제1 서브 픽셀(SP1) 또는 제2 컬러의 제2 서브 픽셀(SP2)보다 상대적으로 크게 형성됨으로써, 픽셀들의 개구율과 투과율을 높일 수 있어 픽셀들의 색 표현력을 개선할 수 있다.
본 발명에서는 제1 컬러를 적색, 제2 컬러를 녹색, 제3 컬러를 청색으로 표현하였으나 이에 한정되는 것은 아니며, 제1 컬러를 녹색, 제2 컬러를 청색, 제3 컬러를 적색으로 표현되거나, 제1 컬러를 청색, 제2 컬러를 적색, 제3 컬러를 적색으로 표현될 수 있다. 제3 컬러는 백색영역(W)을 포함될 수 있다. 백색영역(W)은 컬러필터가 없는 영역이다. 이에 대한 자세한 설명은 후술하기로 한다.
표시패널(100)의 하부 기판에는 데이터 라인(DL)들(S1~Sm), 게이트 라인들(G1~Gn), TFT, TFT에 접속된 픽셀 전극(1), 및 픽셀 전극(1)에 접속된 스토리지 커패시터(Storage Capacitor, Cst) 등을 포함한다. TFT는 게이트 라인으로부터의 게이트 펄스에 응답하여 데이터 라인(DL)을 통해 인가되는 데이터 전압을 픽셀 전극(1)에 공급하는 스위치 소자이다. 서브 픽셀들 각각은 TFT를 통해 데이터전압을 충전하는 픽셀 전극(1)과 공통전압(Vcom)이 인가되는 공통 전극(2)의 전압차에 의해 구동되는 액정 분자들을 이용하여 빛의 투과양을 조정한다.
표시패널(100)의 하부 기판에 형성된 TFT들은 비정질 실리콘(amorphose Si, a-Si) TFT, LTPS(Low Temperature Poly Silicon) TFT, 산화물 TFT(Oxide TFT) 등으로 구현될 수 있다. TFT들은 서브 픽셀들의 화소 전극에 1:1로 연결된다.
표시패널(100)의 상부 기판 상에는 블랙 매트릭스(Black matrix, BM)와 컬러 필터(Color filter, CF)를 포함한 컬러 필터 어레이가 형성된다. 공통 전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직 전계 구동방식의 경우에 상부 기판 상에 형성되며, IPS(In-Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평 전계 구동방식의 경우에 픽셀 전극과 함께 하부 기판 상에 형성될 수 있다. 표시패널(100)의 상부 기판과 하부 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.
픽셀들 각각에서 적어도 하나의 서브 픽셀은 다른 픽셀에 포함된 동일한 컬러의 서브 픽셀과 이웃하지 않도록 세로방향으로 지그재그로 형태로 배치될 수 있다.
본 발명의 표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
표시패널 구동회로는 픽셀들에 입력 영상의 데이터를 기입한다. 픽셀들에 기입되는 데이터는 R 데이터, G 데이터, B 데이터 및 W 데이터를 포함한다. 표시패널 구동회로는 데이터 구동부(102), 게이트 구동부(104), 및 타이밍 콘트롤러(106)를 포함한다.
데이터 구동부(102)는 다수의 소스 드라이브 IC를 포함한다. 소스 드라이브 IC들의 데이터 출력 채널들은 픽셀 어레이의 데이터 라인(DL)들(S1~Sm)에 연결된다. 소스 드라이브 IC들은 타이밍 콘트롤러(106)로부터 입력 영상의 데이터를 입력 받는다. 소스 드라이브 IC들로 전송되는 디지털 비디오 데이터는 R 데이터, G 데이터, B 데이터, 및 W 데이터를 포함한다. 소스 드라이브 IC들은 타이밍 콘트롤러(106)의 제어 하에 입력 영상의 RGBW 디지털 비디오 데이터를 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 출력한다. 소스 드라이브 IC들의 출력 전압은 데이터 라인(DL)들(S1~Sm)에 공급된다.
게이트 구동부(104)는 타이밍 콘트롤러(106)의 제어 하에 게이트 라인들(G1~Gn)에 게이트 펄스를 순차적으로 공급한다. 게이트 구동부(104)로부터 출력된 게이트 펄스는 데이터 전압에 동기된다. 게이트 구동부(104)는 IC 비용을 줄이기 위하여, 같은 제조 공정에서 픽셀 어레이와 함께 표시패널(100)의 하부 기판 상에 직접 형성될 수 있다.
타이밍 콘트롤러(106)는 호스트 시스템(110)으로부터 수신된 입력 영상의 RGB 데이터를 RGBW 데이터로 변환하여 데이터 구동부(102)로 전송한다. 타이밍 콘트롤러(106)는 입력 영상의 데이터와 동기되는 타이밍 신호들을 수신한다. 타이밍 신호들은 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 메인 클럭(CLK) 등을 포함한다. 타이밍 콘트롤러(106)는 타이밍 신호들(Vsync, Hsync, DE, DCLK)을 바탕으로 데이터 구동부(102)와 게이트 구동부(104)의 동작 타이밍을 제어한다.
호스트 시스템(110)은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나일 수 있다.
도 4는 본 발명의 실시 예에 따른 픽셀 어레이를 보여 주는 도이다. 도 5는 본 발명의 실시 예에 따라 서브 픽셀에 형성되는 다수의 TFT와 이웃하는 서브 픽셀 간에 연결되는 것을 보여 주는 도이다. 도 6은 도 4의 A-A'를 따라 절취한 도이다.
픽셀은 FFS 모드뿐 아니라 공지된 어떠한 구조의 픽셀로도 구현될 수 있다. 도 4에서 도면 부호 "DL1 내지 DL3"은 데이터 라인(DL)이고, "GL1 내지 GL2"는 게이트 라인이다.
도 4 내지 도 6을 참조하면, 제N(N은 양의 정수) 수평 픽셀 라인에 배치된 제1 컬러의 제1 서브 픽셀(SP1), 제2 컬러의 제2 서브 픽셀(SP2) 및 제3 컬러의 제3 서브 픽셀(SP3)을 포함하고, 제N+1 수평 픽셀 라인에 배치된 제2 컬러의 제4 서브 픽셀(SP4), 제3 컬러의 제5 서브 픽셀(SP5) 및 제1 컬러의 제6 서브 픽셀(SP6)을 포함한다. 제3 컬러의 제3 서브 픽셀에는 제1 TFT(TR1), 제2 TFT(TR2) 및 제3 TFT(TR3)가 배치되고, 제3 컬러의 제5 서브 픽셀(SP5)에는 제4 TFT(TR4), 제5 TFT(TR5) 및 제6 TFT(TR6)가 배치된다.
제1 TFT(TR1)는 제1 게이트 라인(GL1)으로부터의 제1 게이트 펄스에 응답하여 제M(M은 양의 정수)+1 데이터 라인(DL2)을 제2 서브 픽셀(SP2)에 연결된다. 제2 TFT(TR2)는 제1 게이트 라인(GL1)으로부터의 제1 게이트 펄스에 응답하여 제M+2 데이터 라인(DL3)을 제3 서브 픽셀(SP3)에 연결된다. 제3 TFT(TR3)은 제1 게이트 라인(GL1)으로부터의 제1 게이트 펄스에 응답하여 제M+3 데이터 라인(DL1)을 제1 서브 픽셀(SP1)에 연결된다. 제4 TFT(TR4)는 제2 게이트 라인(GL2)으로부터의 제2 게이트 펄스에 응답하여 제M 데이터 라인(DL1)을 제4 서브 픽셀(SP1)에 연결된다. 제5 TFT(TR5)는 제2 게이트 라인(GL2)으로부터의 제2 게이트 펄스에 응답하여 제M+2 데이터 라인(DL3)을 상기 제5 서브 픽셀(SP5)에 연결된다. 제6 TFT(TR6)는 제2 게이트 라인(GL2)으로부터의 제2 게이트 펄스에 응답하여 제M+1 데이터 라인(DL2)을 제6 서브 픽셀(SP6)에 연결된다. 여기서, 제M 데이터 라인(DL1)과 제M+3 데이터 라인(DL1)은 순차적으로 반복되는 실질적으로 동일한 데이터 라인일 수 있다.
제1 컬러의 제1 서브 픽셀(SP1), 제2 컬러의 제2 서브 픽셀(SP2) 및 제3 컬러의 제3 서브 픽셀(SP3) 각각에 연결된 제1 TFT(TR1) 내지 제3 TFT(TR3)들은 제3 컬러의 제3 서브 픽셀(SP3)에 나란하게 배치된다. 예를 들어, 제1 TFT(TR1)는 제3 컬러의 제3 서브 픽셀(SP3)에 배치되어 제2 컬러의 제2 서브 픽셀(SP2)의 픽셀 전극(PXL)에 연결된다. 제2 TFT(TR2)는 제3 컬러의 제3 서브 픽셀(SP3)에 배치되어 제3 컬러의 제3 서브 픽셀(SP3)의 픽셀 전극에 연결된다. 제3 TFT(TR3)는 제3 컬러의 제3 서브 픽셀(SP3)에 배치되어 이웃하는 제1 컬러의 제1 서브 픽셀(SP1)의 픽셀 전극(PXL)에 연결된다.
제1 TFT(TR1) 내지 제3 TFT(TR3)는 제3 컬러의 제3 서브 픽셀(SP3)에만 배치됨으로 적색(Red), 녹색(Green) 및 청색(Blue)/백색(White)의 개구영역을 최대화할 수 있다. 제1 컬러의 제1 서브 픽셀(SP1) 및 제2 컬러의 제2 서브 픽셀(SP2)에 제1 TFT(TR1) 및 제2 TFT(TR2)가 배치되지 않으므로 적색(Red), 녹색(Green)의 개구영역이 증가되어 순색비 향상될 수 있다. 본 발명에서는 제1 컬러의 제1 서브 픽셀(SP1)을 적색(Red)으로, 제2 컬러의 제2 서브 픽셀(SP2)을 녹색(Green)으로, 제3 컬러의 제3 서브 픽셀(SP3)을 청색(Blue)으로 도시하였으나 이에 한정되는 것은 아니다.
데이터 라인(DL1 내지 DL3)은 제M 내지 제M+3 데이터 라인(DL1 내지 DL3)을 포함하고, 제M+2 데이터 라인(DL3)은 제3 컬러의 제3 서브 픽셀(SP3)의 중앙 영역을 수직방향(세로방향)으로 가로지르면서 배치되고, 제3 컬러의 제3 서브 픽셀(SP3)과 대각선방향으로 이웃하면서 제N(N은 양의 정수)+1 수평 픽셀 라인에 배치되는 제3 컬러의 제5 서브 픽셀(SP5)에 공통적으로 연결된다.
공통적으로 연결되는 제M+2 데이터 라인(DL3)은 제M+2 데이터 라인(DL3)의 상단 또는 하단 링크부에서 인접하는 제3 컬러의 제3 서브 픽셀(SP3) 및 제3 컬러의 제5 서브 픽셀(SP5)들 간의 점핑 컨텍트(jumping contact)로 연결될 수 있다. 이와 같이, 하나의 제M+2 데이터 라인(DL3)에 제3 컬러의 제3 서브 픽셀(SP3)과 대각선방향으로 이웃하면서 제N(N은 양의 정수)+1 수평 픽셀 라인에 배치되는 제3 컬러의 제5 서브 픽셀(SP5)이 공통적으로 연결됨으로써, 데이터 라인(DL)을 줄일 수 있다.
이에 따라, 본 발명은 종래의 RGB 서브 픽셀의 소스 드라이브 IC보다 소스 드라이브 IC(SD-IC)를 ½ 만큼 줄일 수 있고, RGBW 서브 픽셀의 소스 드라이브 IC보다 소스 드라이브 IC(SD-IC)를 ¾ 만큼 줄일 수 있다.
또한, 백색영역(W)은 제3 컬러의 제3 서브 픽셀(SP3)의 내에 형성될 수 있다. 제3 컬러의 제3 서브 픽셀(SP3)에 형성되는 백색영역(W)은 디스클레이네이션(Disclination) 영역을 중심으로 컬러 필터(CF)를 패터닝하여 용이하게 형성할 수 있다. 즉, 백색영역(W)은 컬러 필터(CF)가 배치되지 않는 영역이다. 이에 따라, 백색영역(W)은 제3 컬러의 제3 서브 픽셀(SP3) 내에서 자유롭게 백색영역(W)의 크기 또는 백색영역(W)의 위치를 형성할 수 있다.
또한, 종래에는 W 서브 픽셀마다 1개의 TFT가 배치되었으나 본 발명에서는 제3 컬러의 제3 서브 픽셀(SP3)이 구동되면서 백색영역(W)도 동시에 구동할 수 있다. 백색영역(W)의 크기는 제3 컬러의 제3 서브 픽셀(SP3)에 형성되는 컬러 안료 사이즈로 용이하게 조절할 수 있다. 이에 따라, 백색영역(W)을 기존 대비(종래의 W 서브 픽셀)보다 작게 제어할 수 있어 픽셀(Pixel) 및 백라이트 유닛(B/L)의 구동 비율을 100% 활용할 수 있다.
또한, 백색영역(W)은 데이터 라인(DL)과 교차되는 방향으로 제3 컬러의 제3 서브 픽셀(SP3)을 가로지르면서 형성된다. 제3 컬러의 제3 서브 픽셀(SP3)에 형성되는 백색영역(W)은 가로방향(수평방향)으로 길게 형성되기 때문에 세로방향으로 형성되는 백색영역(W)의 폭이 감소될 수 있다.
여기서는 제3 컬러의 제3 서브 픽셀(SP3)에 형성되는 백색영역(W)을 중심으로 설명하였으나, 제3 컬러의 제5 서브 픽셀(SP5)에 형성되는 백색영역(W)도 실질적으로 동일하게 형성된다.
이와 같이, 백색영역(W)의 폭이 감소됨으로써, 도 6에 도시된 바와 같이, 백색영역(W)의 단차를 축소할 수 있어 오버코팅(Overcoating)시 평탄화를 더욱 효과적으로 할 수 있다.
도 7은 본 발명에 따라 배치되는 데이터 라인(DL)과 게이트 연결 라인(GCL) 간의 연결 관계를 보여 주는 도이다.
도 7을 살펴보면, 본 발명은 각각의 링크 별 로드 및 단차를 고려하여 게이트 연결 라인(GCL)을 데이터 라인(DL)과 접하는 부분보다 길게 형성할 수 있다. 도 7에 도시된 바와 같이, 수평방향으로 형성되는 게이트 연결 라인(GCL)은 수직방향으로 배치되는 데이터 라인(DL)을 오버하여 형성한다. 이에 따라, 로드 및 단차에 따른 불량을 줄일 수 있다.
도 8은 도 7의 B-B'를 따라 절취한 도이다.
도 8을 참조하면, 하부 기판 상에 게이트 금속 패턴(GM)이 형성된다. 게이트 절연막(GI)은 게이트 금속 패턴(GM)을 덮는다. 소스-드레인 금속 패턴(SDM)이 층간 절연막 상에 형성된다. 게이트 금속 패턴(GM)은 게이트 라인(GL)과 TFT의 게이트를 포함한다. 소스-드레인 금속 패턴(SDM)은 데이터 라인(DL)과, TFT의 소스 및 드레인을 포함한다. 제1 보호막(PAS1)은 소스-드레인 금속 패턴(SDM)을 덮는다. 평탄화 막(PAC)은 제1 보호막(PAS1)의 상에 형성되어 표면을 평탄화할 수 있다. 제2 보호막(PAS2)은 패터닝된 평탄화 막(PAC) 상에 형성된다. 제2 보호막(PAS2)에는 소스-드레인 금속 패턴(SDM)의 일부와 게이트 금속 패턴(GM)의 일부를 노출하는 콘택홀(PH)들이 형성된다. 제2 보호막(PAS2) 위에는 콘택홀(PH)을 통해 소스-드레인 금속 패턴(SDM) 및 게이트 금속 패턴(GM)과 접촉하는 픽셀 전극(PXL)이 형성된다.
도 9는 본 발명에 따라 제3 서브 픽셀(SP3)과 대각선 방향으로 이웃하는 제5 서브 픽셀(SP5)에 공통적으로 연결되는 제M+2 데이터 라인(DL3)의 동작을 보여 주는 도이다.
도 9의 (a)에 도시된 바와 같이, 제N 수평 픽셀 라인에 배치되는 제3 서브 픽셀(SP3)에 배치되는 제3 TFT(TR3)는 제1 게이트 라인(GL1)으로부터의 제1 게이트 펄스에 응답하여 동작한다. 제1 게이트 펄스는 제M+2 데이터 라인(DL3)을 통해 공급되는 데이터 전압에 동기된다.
도 9의 (b)에 도시된 바와 같이, 제N+1 수평 픽셀 라인에 배치되는 제5 서브 픽셀(SP5)에 배치되는 제5 TFT는 제2 게이트 라인(GL2)으로부터의 제2 게이트 펄스에 응답하여 동작한다. 제2 게이트 펄스는 제M+2 데이터 라인(DL3)을 통해 공급되는 데이터 전압에 동기된다.
이와 같이, 제3 서브 픽셀(SP3)과 대각선 방향으로 이웃하는 제5 서브 픽셀(SP5)이 제M+2 데이터 라인(DL3)을 공유하여 사용함으로써, 전체적인 데이터 라인(DL)을 줄일 수 있다. 전체적인 데이터 라인(DL)이 줄어든 만큼 제조비용을 절감할 수 있다.
도 10은 본 발명의 다른 실시 예에 따른 픽셀 어레이를 보여 주는 도이다.
도 10을 살펴보면, 본 발명의 다른 실시 예에 따른 픽셀들은 제N(N은 양의 정수) 수평 픽셀 라인에 배치된 제1 컬러의 제1 서브 픽셀(SP1), 제2 컬러의 제2 서브 픽셀(SP2) 및 제3 컬러의 제3 서브 픽셀(SP3)을 포함하고, 제N+1 수평 픽셀 라인에 배치된 제2 컬러의 제4 서브 픽셀(SP4), 제3 컬러의 제5 서브 픽셀(SP5) 및 제1 컬러의 제6 서브 픽셀(SP6)을 포함한다.
제N(N은 양의 정수) 수평 픽셀 라인에 배치된 제3 컬러의 제3 서브 픽셀(SP3)은 제1 컬러의 제1 서브 픽셀(SP1) 또는 제2 컬러의 제2 서브 픽셀(SP2)보다 크게 형성되고, 제1 컬러의 제1 서브 픽셀(SP1)와 제2 컬러의 제2 서브 픽셀(SP2)은 실질적으로 동일한 크기로 형성된다. 제N+1 수평 픽셀 라인에 배치된 제3 컬러의 제5 서브 픽셀(SP5)은 제1 컬러의 제6 서브 픽셀(SP6) 또는 제2 컬러의 제4 서브 픽셀(SP4)보다 크게 형성되고, 제1 컬러의 제6 서브 픽셀(SP6)와 제2 컬러의 제4 서브 픽셀(SP4)은 실질적으로 동일한 크기로 형성된다.
제1 TFT(TR1)는 제1 게이트 라인(GL1)으로부터의 제1 게이트 펄스에 응답하여 제M(M은 양의 정수)+1 데이터 라인(DL2)을 제2 서브 픽셀(SP2)에 연결된다. 제2 TFT(TR2)는 제1 게이트 라인(GL1)으로부터의 제1 게이트 펄스에 응답하여 제M+2 데이터 라인(DL3)을 제3 서브 픽셀(SP3)에 연결된다. 제3 TFT(TR3)은 제1 게이트 라인(GL1)으로부터의 제1 게이트 펄스에 응답하여 제M+3 데이터 라인(DL1)을 제1 서브 픽셀(SP1)에 연결된다. 제4 TFT(TR4)는 제2 게이트 라인(GL2)으로부터의 제2 게이트 펄스에 응답하여 제M 데이터 라인(DL1)을 제4 서브 픽셀(SP1)에 연결된다. 제5 TFT(TR5)는 제2 게이트 라인(GL2)으로부터의 제2 게이트 펄스에 응답하여 제M+2 데이터 라인(DL3)을 상기 제5 서브 픽셀(SP5)에 연결된다. 제6 TFT(TR6)는 제2 게이트 라인(GL2)으로부터의 제2 게이트 펄스에 응답하여 제M+1 데이터 라인(DL2)을 제6 서브 픽셀(SP6)에 연결된다.
제1 컬러의 제1 서브 픽셀(SP1) 및 제2 컬러의 제2 서브 픽셀(SP2)에 제1 TFT(TR1) 및 제2 TFT(TR2)가 배치되지 않으므로 적색(Red), 청색(Blue)의 개구영역이 증가되어 순색비 향상될 수 있다. 본 발명의 다른 실시 예에서는 제1 컬러를 적색(Red)으로, 제2 컬러를 청색(Blue)으로, 제3 컬러를 녹색(Green)으로 도시하였으나 이에 한정되는 것은 아니다.
도 10에 도시된 바와 같이, 제3 컬러의 제3 서브 픽셀(SP3)과 제3 컬러의 제5 서브 픽셀(SP5)은 백색영역(W)이 형성되지 않는다. 이와 같이, 제3 컬러의 제3 서브 픽셀(SP3)과 제3 컬러의 제5 서브 픽셀(SP5)에 백색영역(W)이 형성되지 않으면, 제3 서브 픽셀(SP3)과 제3 컬러의 제5 서브 픽셀(SP5)에 백색영역(W)이 형성될 때보다 휘도는 낮아지나 순색비와 색재현율을 개선시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100 : 표시패널 102 : 데이터 구동부
104 : 게이트 구동부 106 : 타이밍 콘트롤러
110 : 호스트 시스템

Claims (7)

  1. 제N(N은 양의 정수) 수평 픽셀 라인에 배치된 제1 컬러의 제1 서브 픽셀, 제2 컬러의 제2 서브 픽셀 및 제3 컬러의 제3 서브 픽셀;
    제N+1 수평 픽셀 라인에 배치된 상기 제2 컬러의 제4 서브 픽셀, 상기 제3 컬러의 제5 서브 픽셀 및 상기 제1 컬러의 제6 서브 픽셀;
    제1 게이트 라인으로부터의 제1 게이트 펄스에 응답하여 제M(M은 양의 정수)+1 데이터 라인을 상기 제2 서브 픽셀에 연결하는 제1 TFT;
    상기 제1 게이트 펄스에 응답하여 제M+2 데이터 라인(DL3)을 상기 제3 서브 픽셀에 연결하는 제2 TFT;
    상기 제1 게이트 펄스에 응답하여 제M+3 데이터 라인을 상기 제1 서브 픽셀에 연결하는 제3 TFT;
    제2 게이트 라인으로부터의 제2 게이트 펄스에 응답하여 제M 데이터 라인을 상기 제4 서브 픽셀에 연결하는 제4 TFT;
    상기 제2 게이트 펄스에 응답하여 상기 제M+2 데이터 라인(DL3)을 상기 제5 서브 픽셀에 연결하는 제5 TFT; 및
    상기 제2 게이트 펄스에 응답하여 제M+1 데이터 라인을 상기 제6 서브 픽셀에 연결하는 제6 TFT;를 포함하는 표시장치.
  2. 제1 항에 있어서,
    상기 제1 TFT, 상기 제2 TFT 및 상기 제3 TFT는 상기 제3 컬러의 제3 서브 픽셀에 배치되고, 상기 제4 TFT, 상기 제5 TFT 및 상기 제6 TFT는 상기 제3 컬러의 제5 서브 픽셀에 배치되는 표시장치.
  3. 제1 항에 있어서,
    상기 제3 컬러의 제3 서브 픽셀은 상기 제1 컬러의 제1 서브 픽셀 또는 상기 제2 컬러의 제2 서브 픽셀보다 크게 형성되고,
    상기 제3 컬러의 제5 서브 픽셀은 상기 제2 컬러의 제4 서브 픽셀 또는 상기 제1 컬러의 제6 서브 픽셀보다 크게 형성되는 표시장치.
  4. 제1 항에 있어서,
    상기 제3 컬러의 제3 서브 픽셀 및 제3 컬러의 제5 서브 픽셀은 백색영역(W)을 포함하는 표시장치.
  5. 제4 항에 있어서,
    상기 백색영역(W)은 컬러필터가 없는 영역인 것을 포함하는 표시장치.
  6. 제4 항에 있어서,
    상기 제1 컬러는 적색이고, 상기 제2 컬러는 녹색이고, 상기 제3 컬러는 청색인 것을 포함하는 표시장치.
  7. 제1 항에 있어서,
    상기 제M+2 데이터 라인(DL3)과 접하는 게이트 연결 라인은 상기 제M+2 데이터 라인(DL3)과 접하는 부분보다 길게 형성되도록 배치되는 것을 포함하는 표시장치.
KR1020150110754A 2015-08-05 2015-08-05 표시장치 KR20170018155A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150110754A KR20170018155A (ko) 2015-08-05 2015-08-05 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150110754A KR20170018155A (ko) 2015-08-05 2015-08-05 표시장치

Publications (1)

Publication Number Publication Date
KR20170018155A true KR20170018155A (ko) 2017-02-16

Family

ID=58264937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150110754A KR20170018155A (ko) 2015-08-05 2015-08-05 표시장치

Country Status (1)

Country Link
KR (1) KR20170018155A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112666767A (zh) * 2020-12-28 2021-04-16 厦门天马微电子有限公司 一种显示面板和显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112666767A (zh) * 2020-12-28 2021-04-16 厦门天马微电子有限公司 一种显示面板和显示装置
CN112666767B (zh) * 2020-12-28 2022-07-29 厦门天马微电子有限公司 一种显示面板和显示装置

Similar Documents

Publication Publication Date Title
US9870749B2 (en) Display device
KR102279353B1 (ko) 표시패널
KR101563265B1 (ko) 표시장치 및 그 구동 방법
US8576153B2 (en) Liquid crystal display device and driving method
US8013818B2 (en) Liquid crystal display device and method of driving the same
KR102291464B1 (ko) 액정 표시 장치
KR100893488B1 (ko) 액정표시장치
US10008163B1 (en) Driver structure for RGBW four-color panel
CN106814505B (zh) 液晶显示装置
WO2016033851A1 (zh) 显示装置及其驱动方法
KR102184043B1 (ko) 표시장치
US20160307527A1 (en) Liquid crystal display device and method of driving the same
KR102278192B1 (ko) 액정표시장치
KR102134320B1 (ko) 액정표시장치
KR102210677B1 (ko) 표시장치
KR102572965B1 (ko) 표시장치
JP2009282109A (ja) 表示素子
KR20170018155A (ko) 표시장치
KR20090058986A (ko) 액정표시장치
KR102244985B1 (ko) 표시패널
KR20170023250A (ko) 액정표시장치
KR102530894B1 (ko) 표시장치
KR102360821B1 (ko) 표시장치
KR102326168B1 (ko) 표시장치
KR102200467B1 (ko) 표시패널 및 이를 포함하는 액정표시장치