KR20170014500A - Surface mount type super capacitor and manufacturing method thereof - Google Patents

Surface mount type super capacitor and manufacturing method thereof Download PDF

Info

Publication number
KR20170014500A
KR20170014500A KR1020150107996A KR20150107996A KR20170014500A KR 20170014500 A KR20170014500 A KR 20170014500A KR 1020150107996 A KR1020150107996 A KR 1020150107996A KR 20150107996 A KR20150107996 A KR 20150107996A KR 20170014500 A KR20170014500 A KR 20170014500A
Authority
KR
South Korea
Prior art keywords
electrode
layer
active material
active
insulating
Prior art date
Application number
KR1020150107996A
Other languages
Korean (ko)
Other versions
KR101709591B1 (en
Inventor
오영주
윤중락
이종규
Original Assignee
삼화콘덴서공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼화콘덴서공업주식회사 filed Critical 삼화콘덴서공업주식회사
Priority to KR1020150107996A priority Critical patent/KR101709591B1/en
Publication of KR20170014500A publication Critical patent/KR20170014500A/en
Application granted granted Critical
Publication of KR101709591B1 publication Critical patent/KR101709591B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/74—Terminals, e.g. extensions of current collectors
    • H01G11/76—Terminals, e.g. extensions of current collectors specially adapted for integration in multiple or stacked hybrid or EDL capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H01G11/32—Carbon-based
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/52—Separators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

The present invention relates to a surface mount type super capacitor and a manufacturing method. The surface mount type super capacitor comprises: a first external insulation which has a first via-hole conductive member inserted into and disposed on one side thereof; a second external insulation layer which is disposed to be separated from the first external insulation layer, and has a second via-hole conductive member inserted into and disposed on the other side of the first via-hole conductive member; an active electrode body which is disposed between the first external insulation layer and the second external insulation layer, so the lower surface and the upper surface thereof are connected to the first via-hole conductive member and the second via-hole conductive member, respectively; a first external electrode which is connected to the first via-hole conductive member and is formed to surround an end of one side of the active electrode body; and a second external electrode which is connected to the second via-hole conductive member and is formed to surround an end of the other side of the active electrode body.

Description

표면실장형 슈퍼커패시터 및 그의 제조방법{Surface mount type super capacitor and manufacturing method thereof}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface mount type super capacitor,

본 발명은 표면실장형 슈퍼커패시터 및 그의 제조방법에 관한 것으로, 특히 인쇄회로기판에 표면실장이 가능하도록 한 표면실장형 슈퍼커패시터 및 그의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface mount type super capacitor and a method of manufacturing the same, and more particularly, to a surface mount type supercapacitor capable of surface mounting on a printed circuit board and a method of manufacturing the same.

슈퍼 커패시터는 전기이중층 커패시터(EDLC; Electric Double Layer Capacitor), 유사 커패시터(pseudocapacitor) 및 하이브리드 커패시터(hybrid capacitor)등이 있다. 이러한 슈퍼 커패시터의 일 실시예의 구성이 한국등록특허 제1069606호(특허문헌 1)에 공개되어 있다. Supercapacitors include Electric Double Layer Capacitors (EDLC), pseudocapacitors, and hybrid capacitors. A configuration of one embodiment of such a supercapacitor is disclosed in Korean Patent No. 1069606 (Patent Document 1).

한국등록특허 제1069606호는 고압 및 고전력 슈퍼 커패시터에 관한 것으로, 다수개의 전극부재, 세퍼레이터(separator), 전해질층, 가스켓, 제1극성 리드부재, 제2극성 리드부재 및 패킹부재로 구성된다. Korean Patent No. 1069606 relates to a high-voltage and high-power supercapacitor, which comprises a plurality of electrode members, a separator, an electrolyte layer, a gasket, a first polarity lead member, a second polarity lead member, and a packing member.

다수개의 전극부재는 각각 바이폴라로 이루어지며 순차적으로 적층된다. 즉, 다수개의 전극부재는 각각 집전부재의 일면과 타면에 각각 서로 다른 극성을 갖는 제1활물질층과 제2활물질층이 형성된다. 세퍼레이터는 다수개의 전극부재 사이에 배치되며, 전해질층은 전극부재와 세퍼레이터 사이에 배치된다. 가스켓은 다수개의 전극부재 사이에 형성되며, 제1극성 리드부재는 다수개의 전극부재 중 상측에 위치한 전극부재에 형성된다. 제2극성 리드부재는 다수개의 전극부재 중 하측에 위치한 전극부재에 형성되며, 패킹부재는 제1극성 리드부재와 제2극성 리드부재와 전극부재와 가스켓을 밀봉시킨다. The plurality of electrode members are each made of bipolar and are sequentially stacked. That is, each of the plurality of electrode members has a first active material layer and a second active material layer having different polarities on one surface and the other surface of the current collecting member, respectively. The separator is disposed between the plurality of electrode members, and the electrolyte layer is disposed between the electrode member and the separator. The gasket is formed between the plurality of electrode members, and the first polar lead member is formed on the upper electrode member among the plurality of electrode members. The second polar lead member is formed on an electrode member positioned below the plurality of electrode members, and the packing member seals the first polar lead member, the second polar lead member, the electrode member, and the gasket.

한국등록특허 제1069606호에 공개된 종래의 슈퍼 커패시터는 부피를 작게 제조하는 경우에도 파우치형으로 제조되며 제1극성 리드부재와 제2극성 리드부재가 구비됨으로 인해 표면실장이 어려운 문제점이 있다. The conventional supercapacitor disclosed in Korean Patent No. 1069606 is manufactured in a pouch type even when the volume is small, and the surface mounting is difficult because the first polar lead member and the second polar lead member are provided.

특허문헌 1: 한국등록특허 제1069606호(등록일: 2011.09.27.)Patent Document 1: Korean Patent No. 1069606 (Registered on September 27, 2011)

본 발명의 목적은 전술한 문제점을 해결하기 위한 것으로, 인쇄회로기판에 표면실장이 가능하도록 한 표면실장형 슈퍼커패시터 및 그의 제조방법을 제공함에 있다. SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described problems and provide a surface mount type super capacitor capable of surface mounting on a printed circuit board and a method of manufacturing the same.

본 발명의 다른 목적은 일측과 타측의 끝단에 각각 외부전극을 형성하여 인쇄회로기판에 표면실장이 가능하도록 함으로써 제조가 용이한 표면실장형 슈퍼커패시터 및 그의 제조방법을 제공함에 있다. Another object of the present invention is to provide a surface mount type supercapacitor which can be manufactured easily by forming external electrodes at one end and the other end, respectively, to enable surface mounting on a printed circuit board, and a method of manufacturing the same.

본 발명은 표면실장형 슈퍼커패시터는 일측에 제1비아홀 도전성부재가 삽입되어 배치되는 제1외부 절연층과; 상기 제1외부 절연층과 이격되어 배치되며 상기 제1비아홀 도전성부재와 타측에 제2비아홀 도전성부재가 삽입되어 배치되는 제2외부 절연층과; 상기 제1외부 절연층과 상기 제2외부 절연층 사이에 배치되어 하부면과 상부면이 각각 제1비아홀 도전성부재와 제2비아홀 도전성부재와 연결되도록 배치되는 활성전극체와; 상기 제1비아홀 도전성부재와 연결되며 상기 활성전극체의 일측의 끝단을 감싸도록 형성되는 제1외부전극과; 상기 제2비아홀 도전성부재와 연결되며 상기 활성전극체의 타측의 끝단을 감싸도록 형성되는 제2외부전극으로 구성되는 것을 특징으로 한다.The present invention provides a surface mount super capacitor comprising: a first outer insulating layer on one side of which a first via hole conductive member is inserted; A second external insulating layer disposed apart from the first external insulating layer and having the first via hole conductive member and the second via hole conductive member inserted and disposed on the other side; An active electrode body disposed between the first external insulating layer and the second external insulating layer and having a lower surface and an upper surface connected to the first via hole conductive member and the second via hole conductive member, respectively; A first external electrode connected to the first via hole conductive member and formed to surround one end of the active electrode body; And a second external electrode connected to the second via hole conductive member and configured to surround the other end of the active electrode body.

본 발명의 표면실장형 슈퍼커패시터의 제조방법은 제1외부 절연시트, 제1집전체 시트, 제1활물질 전극시트, 분리막 시트, 제2활물질 전극시트, 제2집전체 시트 및 제2외부 절연시트를 순차적으로 적층하여 압착하여 활성전극체 시트를 형성하는 단계와; 상기 활성전극체 시트가 형성되면 활성전극체 시트를 절단하여 활성전극체로 분리하는 단계와; 상기 활성전극체로 분리되면 활성전극체의 일측과 타측을 각각 감싸도록 제1외부전극과 제2외부전극을 형성하는 단계와; 상기 제1외부전극과 제2외부전극이 형성되면 상기 활성전극체를 진공합침하여 활성전극체에 전해액을 주입하는 단계로 구성되는 것을 특징으로 한다.A method of manufacturing a surface mount type super capacitor according to the present invention is a method of manufacturing a surface mount super capacitor comprising the steps of forming a first external insulating sheet, a first current collector sheet, a first active material electrode sheet, a separator sheet, a second active material electrode sheet, And sequentially pressing and forming the active electrode sheet to form an active electrode sheet; Separating the active electrode sheet into active electrode sheets when the active electrode sheet is formed; Forming a first external electrode and a second external electrode so as to surround one side and the other side of the active electrode body when the active electrode body is separated; When the first external electrode and the second external electrode are formed, the active electrode body is vacuum-coupled to inject the electrolyte into the active electrode body.

본 발명은 표면실장형 슈퍼커패시터 및 그의 제조방법은 일측과 타측의 끝단에 각각 외부전극을 형성하여 인쇄회로기판에 표면실장이 가능하도록 함으로써 제조가 용이한 이점이 있다.The surface mount type super capacitor and the method of manufacturing the same according to the present invention are advantageous in that they are easily manufactured by forming external electrodes on one side and the other side of the other side to enable surface mounting on a printed circuit board.

도 1은 본 발명의 일 실시예에 따른 표면실장형 슈퍼커패시터의 단면도,
도 2는 도 1에 도시된 활성전극체의 분해 조립 사시도,
도 3은 본 발명의 다른 실시예에 따른 표면실장형 슈퍼커패시터의 단면도,
도 4는 본 발명의 또 다른 실시예에 따른 표면실장형 슈퍼커패시터의 단면도,
도 5는 본 발명의 일 실시예에 따른 표면실장형 슈퍼커패시터의 제조방법을 나타낸 도,
도 6은 도 5에 도시된 활성전극체 시트의 분해 조립 사시도.1 is a cross-sectional view of a surface-mounted super-capacitor according to an embodiment of the present invention,
FIG. 2 is an exploded perspective view of the active electrode body shown in FIG. 1,
3 is a cross-sectional view of a surface-mounted super-capacitor according to another embodiment of the present invention,
4 is a cross-sectional view of a surface mount type super capacitor according to another embodiment of the present invention,
5 is a view illustrating a method of manufacturing a surface-mount type supercapacitor according to an embodiment of the present invention.
FIG. 6 is an exploded perspective view of the active electrode sheet shown in FIG. 5; FIG.

이하, 본 발명의 표면실장형 슈퍼커패시터 및 그의 제조방법의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a surface mount super capacitor and a method of manufacturing the same according to the present invention will be described with reference to the accompanying drawings.

도 1 및 도 2에서와 같이 본 발명의 표면실장형 슈퍼커패시터는 제1외부 절연층(10), 제2외부 절연층(20), 활성전극체(30), 제1외부전극(40) 및 제2외부전극(50)으로 구성된다.1 and 2, the surface mount super capacitor of the present invention includes a first outer insulating layer 10, a second outer insulating layer 20, an active electrode member 30, a first outer electrode 40, And a second external electrode (50).

제1외부 절연층(10)은 일측에 제1비아홀 도전성부재(12)가 삽입되어 배치된다. 제2외부 절연층(20)은 제1외부 절연층(10)과 이격되어 배치되며, 제1비아홀 도전성부재와 타측에 제2비아홀 도전성부재(22)가 삽입되어 배치된다. 활성전극체(30: 도 6에 도시됨)는 제1외부 절연층(10)과 제2외부 절연층(20) 사이에 배치되어 하부면과 상부면이 각각 제1비아홀 도전성부재(12)와 제2비아홀 도전성부재(22)와 연결되도록 배치된다. 제1외부전극(40)은 제1비아홀 도전성부재(12)와 연결되며, 활성전극체(30)의 일측의 끝단을 감싸도록 형성된다. 제2외부전극(50)은 제2비아홀 도전성부재(22)와 연결되며, 활성전극체(30)의 타측의 끝단을 감싸도록 형성된다. The first external insulating layer 10 is disposed such that a first via hole conductive member 12 is inserted into one side thereof. The second external insulating layer 20 is disposed apart from the first external insulating layer 10, and the first via-hole conductive member and the second via-hole conductive member 22 are inserted and disposed. 6) is disposed between the first external insulating layer 10 and the second external insulating layer 20 so that the lower surface and the upper surface are electrically connected to the first via hole conductive member 12 And is connected to the second via-hole conductive member 22. The first external electrode 40 is connected to the first via hole conductive member 12 and is formed to surround one end of the active electrode member 30. The second external electrode 50 is connected to the second via hole conductive member 22 and is formed to surround the other end of the active electrode member 30.

본 발명의 표면실장형 슈퍼커패시터의 구성을 보다 상세히 설명하면 다음과 같다.The configuration of the surface mount type super capacitor of the present invention will be described in more detail as follows.

제1외부 절연층(10)과 제2외부 절연층(20)은 각각 도 1 및 도 2에서와 같이 활성전극체(30: 도 6에 도시됨)의 상부면과 하부면이 모두 제1외부전극(40)이나 제2외부전극(50)과 연결되어 전기적으로 도통되는 것을 방지한다. 즉, 제1외부 절연층(10)은 활성전극체(30)의 하부면에 형성되어 활성전극체(30)의 하부면 즉, 제1집전체층(31)이 제1비아홀 도전성부재(12)를 통해 제1외부전극(40)과 전기적으로 연결되도록 하며, 제2외부 절연층(20)은 활성전극체(30)의 상부면 즉, 제2집전체층(35)이 제2비아홀 도전성부재(22)를 통해 제2외부전극(50)과 전기적으로 연결되도록 한다. 이러한 제1외부 절연층(10)과 제2외부 절연층(20)은 각각 공지된 절연성 재질로 형성되며, 일측이나 타측에 장공(11,21)이 형성된다. 장공(11,21)은 각각 제1비아홀 도전성부재(12)나 제2비아홀 도전성부재(22)가 삽입되며, 두께(T1)가 10 내지 100㎛가 되도록 형성된다. The first outer insulating layer 10 and the second outer insulating layer 20 are formed such that the upper and lower surfaces of the active electrode body 30 (shown in FIG. 6) And is connected to the electrode (40) or the second external electrode (50) to prevent electrical conduction. That is, the first external insulating layer 10 is formed on the lower surface of the active electrode member 30 so that the lower surface of the active electrode member 30, that is, the first current collector layer 31, And the second external insulating layer 20 is electrically connected to the upper surface of the active electrode body 30, that is, the second current collector layer 35 is electrically connected to the second via hole conductive And is electrically connected to the second external electrode 50 through the member 22. The first outer insulating layer 10 and the second outer insulating layer 20 are formed of well-known insulating materials, and long holes 11 and 21 are formed on one side or the other side, respectively. The long holes 11 and 21 are formed such that the first via hole conductive member 12 and the second via hole conductive member 22 are inserted and the thickness T1 is 10 to 100 占 퐉.

제1외부 절연층(10)과 제2외부 절연층(20)의 상부면이나 하부면의 표면적은 서로 동일하게 형성되어 제1집전체층(31)이 제1외부전극(40)과 전기적으로 연결되거나 제2집전체층(35)이 제2외부전극(50)과 전기적으로 연결되는 것을 방지한다. 제1외부 절연층(10)과 제2외부 절연층(20)은 또한, 각각에 장공(11,21)을 형성함으로써 제1비아홀 도전성부재(12)나 제2비아홀 도전성부재(22)의 상부면이나 하부면의 표면적을 넓게 형성할 수 있어 제1집전체층(31)와 제1외부전극(40)의 사이나 제2집전체층(35)와 제2외부전극(50) 사이의 접촉 면적을 증가시켜 등가직렬저항 특성을 개선시킨다. The surface area of the upper surface or the lower surface of the first outer insulating layer 10 and the surface of the second outer insulating layer 20 are equal to each other so that the first current collector layer 31 is electrically connected to the first external electrode 40 And prevents the second current collector layer (35) from being electrically connected to the second external electrode (50). The first external insulating layer 10 and the second external insulating layer 20 are also formed by forming long holes 11 and 21 in each of the first via hole conductive member 12 and the upper portion of the second via hole conductive member 22 The surface area of the surface of the first current collector layer 31 and that of the first external electrode 40 can be increased and the surface area of the second current collector layer 35 and the second external electrode 50 can be increased. The area is increased to improve the equivalent series resistance characteristic.

활성전극체(30: 도 6에 도시됨)는 도 1 및 도 2에서와 같이 단층 활성전극체(30a)가 사용된다. 단층 활성전극체(30a)는 제1집전체층(31), 제1활물질 전극층(32), 분리막(33), 제2활물질 전극층(34) 및 제2집전체층(35)으로 이루어진다. As the active electrode body 30 (shown in Fig. 6), a single-layer active electrode body 30a is used as shown in Figs. The single-layer active electrode member 30a includes a first current collector layer 31, a first active material electrode layer 32, a separator 33, a second active material electrode layer 34 and a second current collector layer 35.

제1집전체층(31)은 제1비아홀 도전성부재(12)와 전기적으로 연결되도록 제1외부 절연층(10)에 적층되며, 일측의 끝단이 제1외부전극(40)과 전기적으로 연결되도록 테두리를 따라 절연부재(31a)가 형성된다. 제1집전체층(31)은 알루미늄과 같은 금속재질로 형성되고, 상부면이나 하부면의 표면적이 제1외부 절연층(10)이나 제2외부 절연층(20)의 상부면이나 하부면의 표면적과 동일하도록 형성되며, 두께(T2)는 10 내지 50㎛가 되도록 형성된다. The first current collector layer 31 is laminated on the first external insulating layer 10 so as to be electrically connected to the first via hole conductive member 12 so that one end of the first current collector layer 31 is electrically connected to the first external electrode 40 An insulating member 31a is formed along the rim. The first current collector layer 31 is formed of a metal such as aluminum and has a surface area of the upper surface or the lower surface of the first external insulating layer 10 or the second external insulating layer 20 And the thickness T2 is formed to be 10 to 50 mu m.

절연부재(31a)는 제1집전체층(31)의 가장자리의 끝단 즉, 테두리를 따라 형성된다. 즉, 제1집전체층(31)은 절연부재(31a)에 제1집전체층(31)이 형성될 영역만큼 홀(hole)(31b)을 형성한 후 홀(31b)의 내측에 금속재질의 페이스트를 매립하여 형성되거나 접착제를 이용해 미리 금속재질을 이용해 형성된 제1집전체층(31)을 삽입하여 고정시킴에 의해 형성된다. 여기서, 홀(31b)은 일측이 개방되도록 형성함으로써 제1집전체층(31)의 일측의 끝단이 제1외부전극(40)과 연결되도록 한다. 절연부재(31a)의 두께(T3)는 제1집전체층(31)의 두께(T2)와 동일하도록 형성되며, 10 내지 100㎛가 되도록 형성된다.The insulating member 31a is formed along the edge of the edge of the first current collector layer 31, that is, along the rim. That is, the first current collector layer 31 has a hole 31b formed in the insulating member 31a by an area in which the first current collector layer 31 is to be formed, Or by inserting and fixing a first current collector layer 31 previously formed of a metal material by using an adhesive. Here, the hole 31b is formed so that one side thereof is opened, so that one end of the first current collector layer 31 is connected to the first external electrode 40. The thickness T3 of the insulating member 31a is formed to be equal to the thickness T2 of the first current collector layer 31 and is formed to be 10 to 100 占 퐉.

제1활물질 전극층(32)은 제1집전체층(31) 즉, 제1집전체층(31)의 상부면에 도전성 접착제를 이용해 접착되거나 열압착에 의해 접착되어 적층되며, 테두리를 따라 절연부재(32a)가 형성된다. 제1활물질 전극층(32)은 제2활물질 전극층(34)이 음극 활물질 재질로 형성되는 경우에 양극 활물질 전극재질로 형성되며, 제2활물질 전극층(34)이 양극 활물질 재질로 형성되는 경우에 음극 활물질 전극재질로 형성된다. 제1활물질 전극층(32)의 상부면이나 하부면의 표면적이 제1외부 절연층(10)이나 제2외부 절연층(20)의 각각의 상부면이나 하부면과 동일하도록 형성되고, 두께(T4)는 10 내지 100㎛가 되도록 형성된다.The first active material electrode layer 32 is adhered to the upper surface of the first current collector layer 31, that is, the first current collector layer 31 by using a conductive adhesive agent or adhered thereto by thermocompression bonding, (32a) is formed. The first active material electrode layer 32 is formed of a positive electrode active material when the second active material electrode layer 34 is formed of a negative active material and the negative active material layer 34 is formed of a second active material, And is formed of an electrode material. The surface area of the upper surface or the lower surface of the first active material electrode layer 32 is formed to be the same as the upper surface or the lower surface of each of the first external insulating layer 10 and the second external insulating layer 20, ) Is formed to be 10 to 100 mu m.

절연부재(32a)는 제1활물질 전극층(32)의 가장자리의 끝단 즉, 테두리를 따라 형성된다. 즉, 제1활물질 전극층(32)은 절연부재(32a)에 제1활물질 전극층(32)이 삽입될 영역에 홀(32b)을 형성한 후 홀(32b)에 양극이나 음극 활물질 전극재질을 페이스트 상태로 매립하여 형성되거나 접착제를 이용해 미리 양극이나 음극 활물질 전극재질을 이용해 제조된 제1활물질 전극층(32)을 삽입하여 고정시킴에 의해 형성된다. 절연부재(32a)의 두께(T5)는 제1활물질 전극층(32)의 두께(T4)와 동일하도록 형성되며, 10 내지 100㎛가 되도록 형성된다.The insulating member 32a is formed along the edge of the edge of the first active material electrode layer 32, that is, along the rim. That is, the first active material electrode layer 32 may be formed by forming a hole 32b in a region where the first active material electrode layer 32 is to be inserted in the insulating member 32a and then forming a positive electrode or an anode active material electrode material in a paste state Or by inserting and fixing a first active material electrode layer 32 previously made of an anode material or an anode active material electrode material by using an adhesive. The thickness T5 of the insulating member 32a is formed to be the same as the thickness T4 of the first active material electrode layer 32 and is formed to be 10 to 100 占 퐉.

분리막(33)은 세퍼레이터 원료, 바인더, 용제 및 전해액을 혼합하여 형성되며, 상기 세퍼레이터 원료는 다공성 고분자가 사용되며, 상기 다공성 고분자는 셀루로스(cellulose), PE(polyethylene), PP(polypropylene) 중 둘이상을 혼합하여 형성되며, 상부면과 하부면의 가장자리를 따라 비도전성 접착제를 도포한 후 제1활물질 전극층(32)의 절연부재(32a)에 접착되거나 제2활물질 전극층(34)의 절연부재(34a)에 접착되어 적층된다. 이러한 분리막(33)은 상부면이나 하부면의 표면적이 제1외부 절연층(10)이나 제2외부 절연층(20)의 상부면이나 하부면과 동일하도록 형성되어 가장자리의 끝단 즉, 테두리가 외부로 노출되도록 적층되어 진공함침을 통해 분리막(33)이 함침되도록 한다. 분리막(33)은 또한, 페이스트 상태로 제조되는 경우에 미리 전해액을 포함하거나 미리 제조된 상태인 경우에 함침된 상태로 제1활물질 전극층(32)과 제2활물질 전극층(34) 사이에 적층됨으로써 전해액이 보다 고르게 분포되어 함침될 수 있도록 한다. 분리막(33)의 두께(T6)는 10 내지 50㎛가 되도록 형성된다. The separator 33 is formed by mixing a raw material for a separator, a binder, a solvent, and an electrolytic solution. The raw material for the separator is a porous polymer, and the porous polymer is selected from the group consisting of cellulose, PE (polyethylene) Conductive adhesive is applied along the edges of the upper and lower surfaces and is then bonded to the insulating member 32a of the first active material electrode layer 32 or the insulating member 32a of the second active material electrode layer 34 34a. The separator 33 is formed such that the surface area of the upper surface or the lower surface is the same as the upper surface or the lower surface of the first outer insulating layer 10 or the second outer insulating layer 20, And the impregnated membrane 33 is impregnated by vacuum impregnation. The separator 33 is also laminated between the first active material electrode layer 32 and the second active material electrode layer 34 in a state impregnated with the electrolytic solution in advance or in a preliminarily manufactured state when the paste is produced in the paste state, So that they can be more evenly distributed and impregnated. The thickness T6 of the separation membrane 33 is formed to be 10 to 50 mu m.

제2활물질 전극층(34)은 분리막(33)의 가장자리에 도포된 비도전성 접착제에 의해 접착되어 분리막(33)에 적층되며, 테두리를 따라 절연부재(34a)가 형성된다. 제2활물질 전극층(34)은 제1활물질 전극층(32)이 음극 활물질 재질로 형성되는 경우에 양극 활물질 전극재질로 형성되며, 제1활물질 전극층(32)이 양극 활물질 재질로 형성되는 경우에 음극 활물질 전극재질로 형성된다. 제2활물질 전극층(34)의 상부면이나 하부면의 표면적은 제1외부 절연층(10)이나 제2외부 절연층(20)의 상부면이나 하부면의 표면적과 동일하도록 형성되고, 두께(T7)는 각각 10 내지 100㎛가 되도록 형성된다.The second active material electrode layer 34 is adhered to the separation membrane 33 by a non-conductive adhesive applied to the edge of the separation membrane 33, and an insulating member 34a is formed along the rim. The second active material electrode layer 34 is formed of a positive electrode active material when the first active material electrode layer 32 is formed of a negative electrode active material and the negative active material electrode layer 32 is formed of a positive electrode active material. And is formed of an electrode material. The surface area of the upper surface or the lower surface of the second active material electrode layer 34 is formed to be the same as the surface area of the upper surface or the lower surface of the first external insulating layer 10 or the second external insulating layer 20, ) Are respectively formed to be 10 to 100 mu m.

절연부재(34a)는 제2활물질 전극층(34)의 가장자리의 끝단 즉, 테두리를 따라 형성된다. 즉, 제2활물질 전극층(34)은 절연부재(34a)에 홀(34b)을 형성한 후 홀(34b)에 양극이나 음극 활물질 전극재질을 페이스트 상태로 매립하여 형성되거나 접착제를 이용해 미리 양극이나 음극 활물질 전극재질을 이용해 제조된 제2활물질 전극층(34)을 삽입하여 고정시킴에 의해 형성된다. 이러한 절연부재(34a)는 분리막(33)의 가장자리에 도포된 비도전성 접착제에 접착되어 제2활물질 전극층(34)이 분리막(33)에 적층되도록 한다. 절연부재(34a)의 두께(T8)는 제2활물질 전극층(34)의 두께(T7)와 동일하도록 형성되며, 10 내지 100㎛가 되도록 형성된다.The insulating member 34a is formed along the edge of the edge of the second active material electrode layer 34, that is, along the rim. That is, the second active material electrode layer 34 may be formed by forming the hole 34b in the insulating member 34a and then filling the anode or the anode active material electrode paste into the hole 34b or by using an adhesive, And then inserting and fixing the second active material electrode layer 34 made of the active material electrode material. The insulating member 34a is adhered to the non-conductive adhesive applied to the edge of the separator 33 so that the second active material electrode layer 34 is laminated on the separator 33. [ The thickness T8 of the insulating member 34a is formed to be equal to the thickness T7 of the second active material electrode layer 34 and is formed to be 10 to 100 占 퐉.

제2집전체층(35)은 제2활물질 전극층(34) 즉, 제2활물질 전극층(34)의 상부면에 도전성 접착제를 이용해 접착되거나 열압착에 의해 적층되어 제2비아홀 도전성부재와 전기적으로 연결되며, 타측의 끝단이 제2외부전극(50)과 전기적으로 연결되도록 테두리를 따라 절연부재(35a)가 형성된다. 제2집전체층(35)은 알루미늄과 같은 금속재질로 형성되고, 상부면이나 하부면의 표면적이 제1외부 절연층(10)이나 제2외부 절연층(20)의 상부면이나 하부면의 표면적과 동일하도록 형성되며, 두께(T9)는 10 내지 50㎛가 되도록 형성된다. The second current collector layer 35 is adhered to the upper surface of the second active material electrode layer 34 or the second active material electrode layer 34 using a conductive adhesive agent or laminated by thermocompression bonding so as to be electrically connected to the second via- And an insulating member 35a is formed along the rim so that an end of the other end is electrically connected to the second external electrode 50. The second current collector layer 35 is formed of a metal such as aluminum and has a surface area of the upper surface or the lower surface of the first external insulating layer 10 or the second external insulating layer 20 And the thickness T9 is formed to be 10 to 50 mu m.

절연부재(35a)는 제1집전체층(31)의 가장자리의 끝단 즉, 테두리를 따라 형성된다. 즉, 제2집전체층(35)은 절연부재(35a)에 제2집전체층(35)이 형성될 영역만큼 홀(hole)(35b)을 형성한 후 홀(35b)의 내측에 금속재질의 페이스트를 매립하여 형성되거나 접착제를 이용해 미리 금속재질을 이용해 형성된 제2집전체층(35)을 삽입하여 고정시킴에 의해 형성된다. 여기서, 홀(35b)은 타측이 개방되도록 형성함으로써 제2집전체층(35)의 타측의 끝단이 제2외부전극(50)과 연결되도록 한다. 절연부재(35a)의 두께(T10)는 제2집전체층(35)의 두께(T9)와 동일하도록 형성되며, 10 내지 100㎛가 되도록 형성된다.The insulating member 35a is formed along the edge of the edge of the first current collector layer 31, that is, along the rim. That is, the second current collector layer 35 has a hole 35b formed in the insulating member 35a by an area where the second current collector layer 35 is to be formed, Or by inserting and fixing a second current collector layer 35 previously formed of a metal material by using an adhesive. The other end of the second current collector layer 35 is connected to the second external electrode 50 by forming the other end of the hole 35b. The thickness T10 of the insulating member 35a is formed to be the same as the thickness T9 of the second current collector layer 35 and is formed to be 10 to 100 占 퐉.

전술한 제1집전체층(31), 제1활물질 전극층(32), 분리막(33), 제2활물질 전극층(34) 및 제2집전체층(35)의 각각의 상부면이나 하부면의 표면적이 제1외부 절연층(10)이나 제2외부 절연층(20)의 상부면이나 하부면과 동일하도록 형성되며, 제1집전체층(31), 제1활물질 전극층(32), 제2활물질 전극층(34) 및 제2집전체층(35)에 각각 구비되는 절연부재(31a,32a,34a,35a)의 폭(W1,W2,W3,W4)은 서로 동일하게 형성되어 각각의 절연부재(31a,32a,34a,35a)에 비도전성 접착제를 도포하여 각각 순차적으로 적층되도록 한다. The surface area of the upper surface or the lower surface of each of the first current collector layer 31, the first active material electrode layer 32, the separator 33, the second active material electrode layer 34 and the second current collector layer 35 Is formed to be the same as the upper surface or the lower surface of the first external insulating layer 10 or the second external insulating layer 20 and the first current collector layer 31, the first active material electrode layer 32, The widths W1, W2, W3 and W4 of the insulating members 31a, 32a, 34a and 35a provided in the electrode layer 34 and the second current collector layer 35 are formed to be equal to each other, 31a, 32a, 34a, and 35a are coated with a non-conductive adhesive so as to be sequentially laminated.

활성전극체(30)의 다른 실시예는 도 3에 도시된 병렬연결 적층 활성전극체(30b)가 있다. 병렬연결 적층 활성전극체(30b)는 다수개의 제1집전체층(31), 다수개의 제1활물질 전극층(32), 다수개의 분리막(33), 다수개의 제2활물질 전극층(34) 및 다수개의 제2집전체층(35)으로 이루어진다. Another embodiment of the active electrode member 30 is the parallel-connected laminated active electrode member 30b shown in Fig. The parallel connection laminated active electrode assembly 30b includes a plurality of first collector layers 31, a plurality of first active material electrode layers 32, a plurality of separation membranes 33, a plurality of second active material electrode layers 34, And a second collector layer (35).

다수개의 제1집전체층(31)은 각각 서로 이격되어 배치되어 제1외부 절연층(10)에 적층되며, 일측의 끝단이 제1외부전극(40)과 전기적으로 연결되도록 테두리를 따라 절연부재(31a)가 형성된다. 다수개의 제1집전체층(31) 중 하나 즉, 최하측에 위치되는 제1집전체층(31)의 하부면은 제1비아홀 도전성부재(11)와 도전성 접착제를 이용해 접착되어 전기적으로 연결된다. The plurality of first current collector layers 31 are spaced apart from each other and stacked on the first external insulating layer 10 so that one end of the first current collector layer 31 is electrically connected to the first external electrode 40, (31a) is formed. One of the plurality of first current collector layers 31, that is, the lower surface of the first current collector layer 31 located at the lowermost side is bonded to the first via hole conductive member 11 using a conductive adhesive agent and electrically connected thereto .

다수개의 제1활물질 전극층(32)은 각각 제1집전체층(31)에 적층되도록 서로 이격되어 배치되며, 테두리를 따라 절연부재(32a)가 형성된다. 다수개의 분리막(33)은 각각 제1활물질 전극층(32)에 적층되도록 서로 이격되어 배치된다. 다수개의 제2활물질 전극층(34)은 각각 분리막(33)에 적층되도록 서로 이격되어 배치되며, 테두리를 따라 절연부재(34a)가 형성된다. A plurality of first active material electrode layers 32 are disposed on the first current collector layer 31 so as to be spaced apart from each other and an insulating member 32a is formed along the rim. The plurality of separation membranes 33 are spaced apart from each other to be stacked on the first active material electrode layer 32. The plurality of second active material electrode layers 34 are disposed on the separator 33 so as to be stacked on the separator 33, and an insulating member 34a is formed along the rims.

다수개의 제2집전체층(35)은 각각 제2활물질 전극층(34)에 적층되도록 서로 이격되어 배치되며, 타측의 끝단이 제2외부전극(50)과 전기적으로 연결되도록 테두리를 따라 절연부재(35a)가 형성된다. 다수개의 제2집전체층(35) 중 하나 즉, 다수개의 제2집전체층(35) 중 최상부에 위치된 제2집전체층(35)의 상부면은 도전성 접착제를 이용해 제2비아홀 도전성부재(21)와 전기적으로 연결된다.The plurality of second current collector layers 35 are disposed on the second active material electrode layer 34 so as to be spaced apart from each other and the other end of the second current collector layer 35 is electrically connected to the second external electrode 50, 35a are formed. The upper surface of the second current collector layer 35 located at the uppermost one of the plurality of second current collector layers 35, that is, one of the plurality of second current collector layers 35, (Not shown).

병렬연결 적층 활성전극체(30b)는 전술한 구성과 같이 다수개의 제1집전체층(31)가 각각 제1외부전극(40)에 접촉되어 전기적으로 연결되며, 다수개의 제2집전체층(35)이 각각 제2외부전극(50)에 접촉되어 전기적으로 연결됨으로써 병렬 연결된다. 즉, 병렬연결 적층 활성전극체(30b)는 제1집전체층(31)와 제2집전체층(35) 사이에 제1활물질 전극층(32), 분리막(33) 및 제2활물질 전극층(34)이 순차적으로 적층되어 하나의 슈퍼 커패시터가 구성되며, 각각의 슈퍼 커패시터에 구비되는 제1집전체층(31)이 제1외부전극(40)과 전기적으로 도통되도록 연결되고 제2집전체층(35)이 제2외부전극(50)과 전기적으로 도통되도록 연결됨으로써 서로 병렬 연결된다. The parallel connection laminated active electrode assembly 30b has a structure in which a plurality of first current collector layers 31 are respectively in contact with and electrically connected to the first external electrodes 40 as in the above- 35 are electrically connected to the second external electrode 50 to be connected in parallel. That is, the parallel-connected laminated active electrode assembly 30b is formed by stacking a first active material electrode layer 32, a separation membrane 33, and a second active material electrode layer 34 between the first current collector layer 31 and the second current collector layer 35 The first current collector layer 31 provided in each of the supercapacitors is connected to the first external electrode 40 so as to be electrically connected to the first current collector layer 31, 35 are electrically connected to the second external electrode 50 so as to be connected in parallel with each other.

활성전극체(30)의 또 다른 실시예는 도 4에 도시된 직렬연결 적층 활성전극체(30c)가 있다. 직렬 연결 적층 활성전극체(30c)는 다수개의 단층 활성전극체(30a)와 다수개의 내부 절연층(30d)으로 구성된다. Another embodiment of the active electrode member 30 is the series-connected laminated active electrode member 30c shown in Fig. The series-connected laminated active electrode member 30c is composed of a plurality of single-layer active electrode members 30a and a plurality of internal insulating layers 30d.

다수개의 단층 활성전극체(30a)는 각각 서로 이격되어 배치되며, 다수개의 내부 절연층(30d)은 각각 다수개의 단층 활성전극체(30a) 사이에 위치되도록 배치되어 적층된다. The plurality of single-layer active electrode members 30a are disposed apart from each other, and the plurality of internal insulating layers 30d are disposed and stacked so as to be positioned between the plurality of single-layer active electrode members 30a.

다수개의 단층 활성전극체(30a)는 각각 제1집전체층(31), 제1활물질 전극층(32), 분리막(33), 제2활물질 전극층(34) 및 제2집전체층(35)으로 이루어진다. 제1집전체층(31)은 다수개의 내부 절연층 중 하나에 적층되며 테두리를 따라 절연부재(31a)가 형성되며, 제1활물질 전극층(32)은 제1집전체층(31)에 적층되며 테두리를 따라 절연부재(32a)가 형성된다. 분리막(33)은 제1활물질 전극층(32)에 적층되어 제1활물질 전극층(32)과 제2활물질 전극층(34)이 서로 전기적으로 쇼트되는 것을 방지한다. 제2활물질 전극층(34)은 분리막(33)에 적층되며, 테두리를 따라 절연부재(34a)가 형성된다. 제2집전체층(35)은 제2활물질 전극층(34)에 적층되며, 테두리를 따라 절연부재(35a)가 형성된다.The plurality of single-layer active electrode members 30a are formed of a first current collector layer 31, a first active material electrode layer 32, a separator 33, a second active material electrode layer 34 and a second current collector layer 35 . The first current collector layer 31 is laminated on one of the plurality of internal insulation layers and an insulating member 31a is formed along the rim of the first current collector layer 31. The first active material electrode layer 32 is laminated on the first current collector layer 31 An insulating member 32a is formed along the rim. The separator 33 is laminated on the first active material electrode layer 32 to prevent the first active material electrode layer 32 and the second active material electrode layer 34 from electrically shorting to each other. The second active material electrode layer 34 is laminated on the separator 33 and an insulating member 34a is formed along the rim. The second current collector layer 35 is laminated on the second active material electrode layer 34 and an insulating member 35a is formed along the rim.

다수개의 단층 활성전극체(30a) 중 최하측에 배치되는 단층 활성전극체(30a)는 제1집전체층(31)이 제1비아홀 도전성부재(11)와 전기적으로 연결되도록 제1외부 절연부재(10)에 적층되며, 다수개의 단층 활성전극체(30a) 중 최상측에 배치되는 단층 활성전극체(30a)는 제2집전체층(35)이 제2비아홀 도전성부재(22)와 전기적으로 연결되도록 제2외부 절연부재(20)가 적층된다.The single-layer active electrode assembly 30a disposed at the lowermost one of the plurality of single-layer active electrode assemblies 30a includes a first external insulating member 30a such that the first current collector layer 31 is electrically connected to the first via- Layer active electrode member 30a disposed on the uppermost one of the plurality of single-layer active electrode members 30a is electrically connected to the second via-hole conductive member 22 by the second current collector layer 35, The second outer insulating member 20 is laminated to be connected.

다수개의 내부 절연층(30d)은 제1외부 절연부재(10)나 제2외부 절연부재(20)에 장공(12,22)이 형성되며, 각각에는 내부 비아홀 도전성부재(30e)가 형성된다. 다수개의 내부 절연층(30d)에 각각 형성된 내부 비아홀 도전성부재(30e)는 서로 수평방향으로 교차되도록 형성되어 내부 절연층(30d)의 상부면에 형성된 제1집전체층(31)와 하부면에 형성된 제2집전체층(35) 사이에 흐르는 전류가 고르게 분포되어 통하도록 함으로써 등가직렬저항 특성을 개선시킨다. The plurality of inner insulating layers 30d are formed with long holes 12 and 22 in the first outer insulating member 10 and the second outer insulating member 20 and each has an inner via hole conductive member 30e. The inner via-hole conductive members 30e formed in the plurality of inner insulating layers 30d are formed so as to intersect with each other in the horizontal direction and have a first collector layer 31 formed on the upper surface of the inner insulating layer 30d, The current flowing between the formed second collector layers 35 is uniformly distributed and communicated, thereby improving the equivalent series resistance characteristic.

전술한 구성을 갖는 직렬연결 적층 활성전극체(30c)는 다수개의 단층 활성전극체(30a)에 각각 구비되는 제1집전체층(31)와 제2집전체층(35)의 일측이나 타측의 끝단이 외부로 노출되지 않도록 각각의 가장자리의 테두리를 따라 형성되어 제1집전체층(31)와 제2집전체층(35)의 각각의 끝단이 제1외부전극(40)이나 제2외부전극(50)과 전기적으로 절연되도록 함으로써 제1비아홀 도전성부재(11)와 제2비아홀 도전성부재(22)를 통해 다수개의 단층 활성전극체(30a)가 서로 직렬로 연결된다. The series-connected laminated active electrode member 30c having the above-described configuration is composed of the first current collector layer 31 and the second current collector layer 35 which are respectively provided in the plurality of single-layer active electrode members 30a, The ends of the first current collector layer 31 and the second current collector layer 35 are connected to the first outer electrode 40 or the second outer electrode layer 35 so as not to be exposed to the outside, The plurality of single-layer active electrode members 30a are connected in series to each other through the first via-hole conductive member 11 and the second via-hole conductive member 22 by being electrically insulated from the first via-

병렬연결 적층 활성전극체(30b)와 직렬연결 적층 활성전극체(30c)에 각각 사용된 제1활물질 전극층(32)은 제2활물질 전극층(34)이 양극 활물질이 사용되면 음극 활물질이 사용되며, 제2활물질 전극층(34)이 음극 활물질이 사용되면 양극 활물질이 사용된다.The first active material electrode layer 32 used for the parallel-connected stacked active electrode assembly 30b and the serially-connected stacked active electrode assembly 30c is made of the same material as that of the second active material electrode layer 34 except that the anode active material is used when the cathode active material is used, If the second active material electrode layer 34 is made of a negative electrode active material, a positive electrode active material is used.

제1외부전극(40)과 제2외부전극(50)은 각각 도전성 재질를 도금이나 증착하여 형성되며, 도 1, 도 3 및 도 4에서와 같이 제1비아홀 도전성부재(12)나 제2비아홀 도전성부재(22)와 전기적으로 연결되도록 형성된다. 이러한 제1외부전극(40)과 제2외부전극(50)을 인쇄회로기판(도시 않음)에 솔더링 함으로써 본 발명의 표면실장형 슈퍼커패시터를 표면실장 부품으로 사용한다. The first external electrode 40 and the second external electrode 50 are each formed by plating or vapor-depositing a conductive material. As shown in FIGS. 1, 3, and 4, Is formed to be electrically connected to the member (22). The surface mount type super capacitor of the present invention is used as a surface mount component by soldering the first external electrode 40 and the second external electrode 50 to a printed circuit board (not shown).

본 발명의 표면실장형 슈퍼커패시터는 또한, 도 5에서와 같이 단층 활성전극체(30a), 병렬연결 적층 활성전극체(30b) 및 직렬연결 적층 활성전극체(30c)를 감싸는 절연필름(60)으로 밀봉된다. 절연필름(60)은 분리막(33)에 전해액을 함침한 후 전해액이 분리막(33)에 유지되도록 함으로써 본 발명의 슈퍼커패시터가 안정적으로 동작되도록 한다. The surface mount super capacitor of the present invention further includes an insulating film 60 surrounding the single layer active electrode member 30a, the parallel connected laminated active electrode member 30b and the series connected laminated active electrode member 30c as shown in Fig. 5, . The insulation film 60 allows the supercapacitor of the present invention to stably operate by allowing the electrolyte to be impregnated into the separation membrane 33 and then the electrolyte is retained in the separation membrane 33.

전술한 본 발명의 표면실장형 슈퍼커패시터의 제조방법을 첨부된 도 5 및 도 6을 참조하여 설명하면 다음과 같다.A method of manufacturing the surface mount type super capacitor according to the present invention will be described with reference to FIGS. 5 and 6. FIG.

도 5에서와 같이 본 발명의 표면실장형 슈퍼커패시터의 제조방법은 제1외부 절연시트(110), 제1집전체 시트(120), 제1활물질 전극시트(130), 분리막 시트(140), 제2활물질 전극시트(150), 제2집전체 시트(160) 및 제2외부 절연시트(170)가 준비되면 각각을 순차적으로 적층하여 활성전극체 시트(100)를 형성한다(S10). 5, a method of manufacturing a surface mount type super capacitor according to the present invention includes forming a first external insulating sheet 110, a first current collector sheet 120, a first active material electrode sheet 130, a separator sheet 140, When the second active material electrode sheet 150, the second current collector sheet 160, and the second external insulating sheet 170 are prepared, the active electrode sheet 100 is formed by sequentially laminating the second active material electrode sheet 150, the second current collector sheet 160, and the second external insulating sheet 170.

활성전극체 시트(100)를 형성하기 위한 제1외부 절연시트(110), 제1집전체 시트(120), 제1활물질 전극시트(130), 분리막 시트(140), 제2활물질 전극시트(150), 제2집전체 시트(160) 및 제2외부 절연시트(170)의 준비방법을 첨부된 도 6을 참조하여 설명하면 다음과 같다.The first external insulating sheet 110, the first current collector sheet 120, the first active material electrode sheet 130, the separator sheet 140, the second active material electrode sheet (not shown) for forming the active electrode sheet 100 150, the second current collector sheet 160, and the second external insulating sheet 170 will be described with reference to FIG.

제1외부 절연시트(110)는 절연시트(111)와 다수개의 제1비아홀 도전성부재(12)로 이루어진다. 절연시트(111)는 절연성 재질로 형성되며, 다수개의 장공(11)이 일정한 간격으로 서로 이격되어 배열되도록 형성된다. 다수개의 제1비아홀 도전성부재(12)는 장공(11)에 각각 삽입되어 형성된다. 제2외부 절연시트(170)는 절연시트(171)와 다수개의 제2비아홀 도전성부재(22)로 이루어진다. 절연시트(171)는 절연성 재질로 형성되며, 다수개의 장공(21)이 일정한 간격으로 서로 이격되어 배열되도록 형성된다. 다수개의 제2비아홀 도전성부재(22)는 장공(21)에 각각 삽입되어 형성된다.The first external insulating sheet 110 is composed of an insulating sheet 111 and a plurality of first via-hole conductive members 12. [ The insulating sheet 111 is formed of an insulating material, and a plurality of long holes 11 are formed to be spaced apart from each other at regular intervals. The plurality of first via-hole conductive members 12 are inserted into the elongated holes 11, respectively. The second external insulating sheet 170 is composed of an insulating sheet 171 and a plurality of second via-hole conductive members 22. [ The insulating sheet 171 is formed of an insulating material and is formed such that a plurality of long holes 21 are spaced apart from each other at regular intervals. The plurality of second via-hole conductive members 22 are inserted into the elongated holes 21, respectively.

제1외부 절연시트(110)와 제2외부 절연시트(170)에 각각 형성된 다수개의 장공(11)은 절단선(L1,L2)을 기준으로 절단하여 활성전극체(30)으로 개별적으로 분리 시 절단선(L1)을 기준으로 일측이나 타측에 위치되어 이격되도록 형성되어 장공(11,21)에 각각 삽입되는 제1비아홀 도전성부재(12)와 제2비아홀 도전성부재(22)가 수평방향으로 서로 이격되도록 형성된다. 즉, 제1외부 절연시트(110)와 제2외부 절연시트(170)는 제1비아홀 도전성부재(12)와 제2비아홀 도전성부재(22)가 수평방향으로 서로 이격되도록 형성된다. 여기서, 제1외부 절연시트(110)와 제2외부 절연시트(170)는 각각 절연성 재질로 형성되는 절연시트(111,171)에 다수개의 장공(11,21)을 일정한 간격으로 배열되도록 형성한 후 각각의 장공(11,21)에 도전성 재질 즉, 금속 페이스트를 장공(11,21)에 매립하여 형성하거나 장공(11,21)의 내측면에 도전성이나 비도전성 접착제를 도포한 후 접착제를 이용해 도전성 재질로 미리 제조된 제1비아홀 도전성부재(12)와 제2비아홀 도전성부재(22)를 접착시켜 제조한다.A plurality of elongated holes 11 formed in the first outer insulating sheet 110 and the second outer insulating sheet 170 are cut on the basis of the cutting lines L1 and L2 and are individually separated into the active electrode bodies 30 The first via hole conductive member 12 and the second via hole conductive member 22 formed so as to be spaced apart from each other on one side or the other with reference to the cutting line L1 are inserted in the long holes 11 and 21, Respectively. That is, the first external insulating sheet 110 and the second external insulating sheet 170 are formed such that the first via-hole conductive member 12 and the second via-hole conductive member 22 are spaced apart from each other in the horizontal direction. The first outer insulating sheet 110 and the second outer insulating sheet 170 are formed to have a plurality of long holes 11 and 21 arranged at regular intervals on insulating sheets 111 and 171 made of an insulating material, A metal paste is embedded in the long holes 11 and 21 or a conductive or nonconductive adhesive is applied to the inner surfaces of the long holes 11 and 21 and then a conductive material The first via-hole conductive member 12 and the second via-hole conductive member 22 are preliminarily manufactured.

제1집전체 시트(120)는 절연시트(121)와 다수개의 제1집전체층 패턴(122)으로 이루어진다. 절연시트(121)는 절연성 재질로 형성되며 다수개의 제1집전체층 패턴홀(121a)이 일정한 간격으로 서로 이격되어 배열되도록 형성된다. 다수개의 제1집전체층 패턴(122)은 각각 제1집전체층 패턴홀(121a)에 각각 삽입되어 형성된다. 제2집전체 시트(160)는 절연시트(161)와 다수개의 제2집전체층 패턴(162)으로 이루어진다. 절연시트(161)는 절연성 재질로 형성되며, 다수개의 제2집전체층 패턴홀(161a)이 일정한 간격으로 서로 이격되어 배열되도록 형성된다. 다수개의 제2집전체층 패턴(162)은 각각 제2집전체층 패턴홀(161a)에 각각 삽입되어 형성된다. The first current collector sheet 120 includes an insulating sheet 121 and a plurality of first current collector layer patterns 122. The insulating sheet 121 is formed of an insulating material and is formed such that a plurality of first collector layer pattern holes 121a are spaced apart from each other at regular intervals. The plurality of first collector layer patterns 122 are respectively inserted into the first collector layer pattern holes 121a. The second current collector sheet 160 includes an insulating sheet 161 and a plurality of second current collector layer patterns 162. The insulating sheet 161 is formed of an insulating material and is formed such that a plurality of second current collector layer pattern holes 161a are spaced apart from each other at regular intervals. The plurality of second collector layer patterns 162 are respectively inserted into the second collector layer pattern holes 161a.

제1집전체 시트(120)와 제2집전체 시트(160)의 절연시트(121,161)는 절연성 재질로 형성되며, 제1집전체층 패턴홀(121a)이나 제2집전체층 패턴홀(161a)이 형성되어 절단선(L3,L4)을 기준으로 절단하여 활성전극체(30)으로 개별적으로 분리 시 도 2에 도시된 일측의 끝단이 홀(31b)에 의해 개방되는 절연부재(31a)나 타측의 끝단이 홀(35b)에 의해 개방되는 절연부재(35a)로 형성된다. 다수개의 제1집전체층 패턴(122)과 다수개의 제2집전체층 패턴(162)은 각각 절단선(L3,L4)을 기준으로 절단 시 제1집전체층(31)으로 제2집전체층(35)으로 형성된다. 이러한 제1집전체 시트(120)와 제2집전체 시트(160)는 제1집전체층 패턴(122)과 제2집전체층 패턴(162)이 수평방향으로 간격을 두고 이격되어 형성되며, 제1집전체층 패턴(122)과 제2집전체층 패턴(162)은 각각 도전성 부재로 형성된다. The insulating sheets 121 and 161 of the first current collector sheet 120 and the second current collector sheet 160 are formed of an insulating material and the first current collector layer pattern holes 121a and the second current collector layer pattern holes 161a The insulating member 31a and the insulating member 31a which are separated by the cutting lines L3 and L4 and are individually separated into the active electrode bodies 30 are opened by the holes 31b at one end shown in FIG. And the other end is formed of an insulating member 35a which is opened by a hole 35b. The plurality of first collector layer patterns 122 and the plurality of second collector layer patterns 162 are formed on the first collector layer 31 at the time of cutting along the cutting lines L3 and L4, Layer 35 is formed. The first collector sheet 120 and the second collector sheet 160 are formed such that the first collector layer pattern 122 and the second collector layer pattern 162 are spaced apart in the horizontal direction, The first collector layer pattern 122 and the second collector layer pattern 162 are each formed of a conductive member.

제1집전체층 패턴(122)과 제2집전체층 패턴(162)을 제1집전체층 패턴홀(121a)이나 제2집전체층 패턴홀(161a)에 형성하는 방법은 절연시트(121,161)에 형성된 제1집전체층 패턴홀(121a)이나 제2집전체층 패턴홀(161a)에 도전성 재질인 금속재질을 페이스트 상태로 매립하여 제조하거나 제1집전체층 패턴홀(121a)이나 제2집전체층 패턴홀(161a)의 내주면에 도전성이나 비도전성 접착제를 도포한 후 미리 도전성 재질인 금속재질로 제조된 제1집전체층 패턴(122)과 제2집전체층 패턴(162)을 삽입한 후 접착제로 접착시켜 제조한다.A method of forming the first current collector layer pattern 122 and the second current collector layer pattern 162 on the first current collector layer pattern hole 121a and the second current collector layer pattern hole 161a includes the steps of forming the insulating sheet 121, The first current collector layer pattern hole 121a and the second current collector layer pattern hole 161a formed in the first current collector layer pattern hole 121a and the second current collector layer pattern hole 161a, A first current collector layer pattern 122 and a second current collector layer pattern 162 made of a metal material, which are made of a conductive material, are coated on the inner circumferential surface of the second current collector layer pattern hole 161a by a conductive or non- And then they are adhered with an adhesive.

제1활물질 전극시트(130)는 절연시트(131)와 다수개의 제1활물질 전극층 패턴(132)으로 이루어진다. 절연시트(131)는 다수개의 제1활물질 전극층 패턴홀(131a)이 일정한 간격으로 서로 이격되어 배열되도록 형성되며, 다수개의 제1활물질 전극층 패턴(132)은 각각 제1활물질 전극층 패턴홀(131a)에 각각 삽입되어 형성된다. 제2활물질 전극시트(150)는 절연시트(151)와 다수개의 제2활물질 전극층 패턴(152)으로 이루어진다. 절연시트(151)는 다수개의 제2활물질 전극층 패턴홀(151a)이 일정한 간격으로 서로 이격되어 배열되도록 형성되며, 다수개의 제2활물질 전극층 패턴(152)은 각각 제2활물질 전극층 패턴홀(151a)에 각각 삽입되어 형성된다. The first active material electrode sheet 130 includes an insulating sheet 131 and a plurality of first active material electrode layer patterns 132. The insulating sheet 131 is formed such that a plurality of first active material electrode layer pattern holes 131a are spaced apart from each other at regular intervals and a plurality of first active material electrode layer patterns 132 are formed in the first active material electrode layer pattern holes 131a, Respectively. The second active material electrode sheet 150 is composed of an insulating sheet 151 and a plurality of second active material electrode layer patterns 152. The insulating sheet 151 is formed such that a plurality of second active material electrode layer pattern holes 151a are spaced apart from each other at a predetermined interval and a plurality of second active material electrode layer patterns 152 are formed in the second active material electrode layer pattern holes 151a, Respectively.

제1활물질 전극시트(130)와 제2활물질 전극시트(150)의 제조방법의 절연시트(131,151)는 절연성 재질로 형성되며, 다수개의 제1활물질 전극층 패턴(132)이나 다수개의 제2활물질 전극층 패턴(152)은 제1활물질 전극층 패턴홀(131a)이나 제2활물질 전극층 패턴홀(151a)에 양극이나 음극 활물질 전극재질을 페이스트 상태로 매립하여 형성되거나 접착제를 이용해 미리 양극이나 음극 활물질 전극재질을 이용해 제조된 제1활물질 전극층 패턴(132)이나 제2활물질 전극층 패턴(152)을 삽입하여 고정시킴에 의해 형성된다. 이와 같이 제조된 제1활물질 전극시트(130)와 제2활물질 전극시트(150)는 각각 절단선(L5,L6)을 기준으로 절단되어 도 2에 도시된 제1활물질 전극층(32)이나 제2활물질 전극층(34)으로 형성되며, 절연시트(131,151)는 절연부재(32a,34a)를 형성한다. 여기서, 제1활물질 전극시트(130), 제2활물질 전극시트(150), 제1활물질 전극층(32) 및 제2활물질 전극층(34)은 각각 제1활물질 전극시트(130)이나 제1활물질 전극층(32)이 음극 활물질 전극재질로 형성되면 제2활물질 전극시트(150)이나 제2활물질 전극층(34)은 양극 활물질 전극재질로 형성되고, 제1활물질 전극시트(130)이나 제1활물질 전극층(32)이 양극 활물질 전극재질로 형성되면 제2활물질 전극시트(150)이나 제2활물질 전극층(34)은 음극 활물질 전극재질로 형성된다. 여기서, 양극 활물질 전극재질은 양극 원료와, 바인더 및 용제를 혼합하여 형성되고 상기 양극원료는 활성탄, LiCoO2, LiMn2O4, Li(NiCoMn)1/3O2, LiNi0.5Co0.2Mn0.3O2, LiNi0.8Co0.15Al0.05O2, LiFePO4 중 하나가 선택되어 사용되며, 음극 활물질 전극재질은 음극 원료와, 바인더 및 용제를 혼합하여 형성되고 상기 음극 원료는 활성탄, Li4Ti5O12, H2Ti12O25, 그래파이트(Graphite) 및 실리콘(Si) 중 하나가 선택되어 사용된다.The insulating sheets 131 and 151 of the first active material electrode sheet 130 and the second active material electrode sheet 150 are formed of an insulating material and have a plurality of first active material electrode layer patterns 132, The pattern 152 may be formed by embedding a positive electrode or a negative electrode active material electrode paste in the first active material electrode layer pattern hole 131a or the second active material electrode layer pattern hole 151a in paste state, Is formed by inserting and fixing the first active material electrode layer pattern 132 and the second active material electrode layer pattern 152 which are manufactured by using the same. The first active material electrode sheet 130 and the second active material electrode sheet 150 thus manufactured are cut with reference to the cutting lines L5 and L6 to form the first active material electrode layer 32 and the second active material electrode sheet 150 shown in FIG. And an active material electrode layer 34, and the insulating sheets 131 and 151 form insulating members 32a and 34a. Here, the first active material electrode sheet 130, the second active material electrode sheet 150, the first active material electrode layer 32, and the second active material electrode layer 34 are formed of the first active material electrode sheet 130 and the first active material electrode sheet 130, The second active material electrode sheet 150 and the second active material electrode layer 34 are formed of a positive electrode active material electrode material and the first active material electrode sheet 130 and the first active material electrode layer 32 are formed of the positive electrode active material, the second active material electrode sheet 150 and the second active material electrode layer 34 are formed of the negative active material electrode material. Here, the cathode active material electrode material is formed by mixing a cathode material, a binder and a solvent, and the cathode material includes activated carbon, LiCoO 2 , LiMn 2 O 4 , Li (NiCoMn) 1/3 O 2 , LiNi 0.5 Co 0.2 Mn 0.3 O 2 , LiNi 0.8 Co 0.15 Al 0.05 O 2 , and LiFePO 4 are selected and used. The anode active material electrode material is formed by mixing a cathode material, a binder and a solvent, and the cathode material is activated carbon, Li 4 Ti 5 O 12 , H 2 Ti 12 O 25 , graphite, and silicon (Si) are selected and used.

분리막 시트(140)는 세퍼레이터 원료, 바인더, 용제 및 전해액을 혼합하여 형성되며, 상기 세퍼레이터 원료는 다공성 고분자가 사용되며, 상기 다공성 고분자는 셀루로스(cellulose), PE(polyethylene), PP(polypropylene) 중 둘이상을 혼합하여 형성되며, 절단선(L7,L8)을 기준으로 절단되어 다수개의 분리막(141)으로 분리된다. 이와 같이 분리막 시트(140)까지 준비되면 각각을 적층하여 압착하여 활성전극체 시트(100)를 형성한다. 활성전극체 시트(100)를 형성하기 위한 압착 시 각각이 서로 분리되지 않도록 비도전성이나 도전성 접착제를 이용하여 적층한 후 압착한다. The separator sheet 140 is formed by mixing a separator raw material, a binder, a solvent, and an electrolytic solution. The separator raw material is a porous polymer, and the porous polymer is selected from the group consisting of cellulose, PE, And is cut with reference to the cutting lines L7 and L8 to be separated into a plurality of separation membranes 141. [ When the separator sheet 140 is prepared as described above, the active electrode sheet 100 is formed by stacking and pressing the separator sheet 140. The active electrode sheet 100 is laminated by using a nonconductive or conductive adhesive so that the active electrode sheet 100 and the active electrode sheet 100 are not separated from each other.

예를 들어, 제1외부 절연시트(110)는 제1비아홀 도전성부재(12)를 제외한 절연시트(111)의 상부면에 비도전성 접착제를 도포하여 제1집전체 시트(120)의 절연시트(121)가 접착되어 적층되도록 한다. 제1집전체 시트(120)가 적층되면 다수개의 제1집전체층 패턴(122)을 제외한 절연시트(121)의 상부면에 비도전성 접착제를 도포한 후 제1활물질 전극시트(130)를 적층시켜 제1활물질 전극시트(130)를 적층한다. 여기서, 제1집전체 시트(120)에 제1활물질 전극시트(130)의 적층 시 제1활물질 전극시트(130)의 다수개의 제1활물질 전극층 패턴(132)의 하부면에 도전성 접착제를 도포하여 다수개의 제1활물질 전극층 패턴(132)과 다수개의 제1집전체층 패턴(122)이 서로 전기적으로 도통되도록 접착시킨다. For example, the first external insulating sheet 110 may be formed by applying a non-conductive adhesive to the upper surface of the insulating sheet 111 except for the first via hole conductive member 12, 121 are adhered and laminated. When the first current collector sheet 120 is laminated, a non-conductive adhesive is applied to the upper surface of the insulating sheet 121 except for the plurality of first current collector layer patterns 122, and then the first active material electrode sheet 130 is laminated The first active material electrode sheet 130 is laminated. A conductive adhesive is applied to the lower surface of the plurality of first active material electrode layer patterns 132 of the first active material electrode sheet 130 when the first active material electrode sheet 130 is laminated on the first current collector sheet 120 The plurality of first active material electrode layer patterns 132 and the plurality of first collector layer patterns 122 are electrically connected to each other.

제1활물질 전극시트(130)가 적층되면 제1활물질 전극시트(130)의 다수개의 제1활물질 전극층 패턴(132)을 제외한 절연시트(131)의 상부면에 비도전성 접착제를 도포한 후 분리막 시트(140)를 접착시켜 적층한다. 분리막 시트(140)가 적층되면 제2활물질 전극시트(150)를 적층한다. 제2활물질 전극시트(150)는 다수개의 제2활물질 전극층 패턴(152)을 제외한 절연시트(151)의 하부면에 비도전성 접착제를 도포하여 분리막 시트(140)에 접착되어 적층되도록 한다. 제2활물질 전극시트(150)가 적층되면 다수개의 제2활물질 전극층 패턴(152)을 제외한 절연시트(151)의 상부면에 비도전성 접착제를 도포하여 제2집전체 시트(160)가 접착되어 적층되도록 한다.When the first active material electrode sheet 130 is laminated, a non-conductive adhesive is applied to the upper surface of the insulating sheet 131 except for the plurality of first active material electrode layer patterns 132 of the first active material electrode sheet 130, (140). When the separator sheet 140 is laminated, the second active material electrode sheet 150 is laminated. The second active material electrode sheet 150 is coated with a non-conductive adhesive on the lower surface of the insulating sheet 151 except for the plurality of second active material electrode layer patterns 152, and is laminated on the separator sheet 140. When the second active material electrode sheet 150 is laminated, a non-conductive adhesive is applied to the upper surface of the insulating sheet 151 excluding the plurality of second active material electrode layer patterns 152 to adhere the second current collector sheet 160, .

제2집전체 시트(160)가 적층되면 제2외부 절연시트(170)의 절연시트(171)에서 다수개의 제2비아홀 도전성부재(22)를 제외한 절연시트(171)의 하부면에 비도전성 접착제를 도포한 후 이를 이용하여 제2집전체 시트(160)에 제2외부 절연시트(170)를 접착시켜 적층한다. 제2외부 절연시트(170)의 적층이 완료되면 제1외부 절연시트(110)의 제1비아홀 도전성부재(12)와 제2외부 절연시트(170)의 다수개의 제2비아홀 도전성부재(22)를 각각 제1집전체 시트(120)의 다수개의 제1집전체층 패턴(122)과 제2집전체 시트(160)의 다수개의 제1집전체층 패턴(162)에 레이저 용접이나 열융착 방법을 이용하여 서로 전기적으로 도통되도록 연결한다. When the second current collector sheet 160 is laminated on the insulating sheet 171 of the second external insulating sheet 170, a non-conductive adhesive agent 171 is formed on the lower surface of the insulating sheet 171 except for the plurality of second via- And then the second external insulating sheet 170 is bonded to the second current collector sheet 160 by using the same. When the stacking of the second outer insulating sheet 170 is completed, the first via hole conductive member 12 of the first outer insulating sheet 110 and the plurality of second via hole conductive members 22 of the second outer insulating sheet 170 are removed, Is formed on the first current collector layer pattern 122 of the first current collector sheet 120 and the plurality of first current collector layer patterns 162 of the second current collector sheet 160 by laser welding or heat fusion method So that they are electrically connected to each other.

전술한 제1외부 절연시트(110), 제1집전체 시트(120), 제1활물질 전극시트(130), 분리막 시트(140), 제2활물질 전극시트(150), 제2집전체 시트(160) 및 제2외부 절연시트(170)가 적층되어 활성전극체 시트(100)가 형성되면 활성전극체 시트(100)를 절단하여 다수개의 활성전극체(30)로 분리한다(S20). 다수개의 활성전극체(30)의 분리방법을 레이저나 소잉(sawing) 장비(도시 않음)를 이용해 분리한다. 여기서, 활성전극체(30)는 도 1, 도 3 및 도 4에 도시된 단층 활성전극체(30a), 병렬연결 적층 활성전극체(30b) 및 직렬연결 적층 활성전극체(30c) 중 하나가 적용된다. 도 5 및 도 6에 도시된 활성전극체(30)는 단층 활성전극체(30a)를 도시하였다.The first external insulating sheet 110, the first current collector sheet 120, the first active material electrode sheet 130, the separator sheet 140, the second active material electrode sheet 150, the second current collector sheet 160 and the second outer insulating sheet 170 are laminated to form the active electrode sheet 100, the active electrode sheet 100 is cut and separated into a plurality of active electrode members 30 (S20). The separation method of the plurality of active electrode bodies 30 is separated by using a laser or sawing equipment (not shown). Here, the active electrode member 30 has one of the single-layer active electrode member 30a, the parallel-connected stacked active electrode member 30b and the series-connected stacked active electrode member 30c shown in Figs. 1, 3 and 4 . The active electrode member 30 shown in Figs. 5 and 6 shows the single layer active electrode member 30a.

활성전극체 시트(100)가 다수개의 활성전극체(30)로 분리되면 활성전극체(30)의 일측과 타측을 각각 감싸도록 제1외부전극(40)과 제2외부전극(50)을 형성한다(S30). 제1외부전극(40)과 제2외부전극(50)은 각각 도금이나 물리적인 증착방법을 이용해 형성된다. 물리적인 증착방법은 열증착, 스퍼터링 방법 중 하나가 선택되어 사용되며, 제1외부전극(40)과 제2외부전극(50)의 재질은 각각 Pt, Au, Ru, Ir, Ni, W, Al, Ta, Ag 및 Ti 중 하나로 형성되거나 둘 이상을 혼합하여 형성된다.When the active electrode sheet 100 is separated into the plurality of active electrode bodies 30, the first external electrode 40 and the second external electrode 50 are formed to cover one side and the other side of the active electrode body 30, respectively (S30). The first external electrode 40 and the second external electrode 50 are formed by plating or physical vapor deposition, respectively. Au, Ru, Ir, Ni, W, and Al are used as the material of the first external electrode 40 and the second external electrode 50, respectively, as one of the physical vapor deposition method and the sputtering method. , Ta, Ag, and Ti, or a mixture of two or more thereof.

제1외부전극(40)과 제2외부전극(50)이 형성되면 활성전극체(30)를 진공합침하여 활성전극체(30)에 전해액을 주입한다(S40). 여기서, 진공 함침 장비(200)는 공지된 기술이 적용됨으로 개략적으로 도시하였으며, 활성전극체(30)는 분리막(33)이 외부로 노출되도록 절단됨으로 노출된 분리막(33)을 통해 전해액을 함침한다. 전해액은 유기용매, 염 및 첨가제가 혼합되어 형성되며, 유기용매는 ACN(acetonitrile), EC(ethylene carbonate), PC(propylene carbonate), DMC(dimethyl carbonate), DEC(diethyl carbonate), EMC(ethylmethyl carbonate), DME(1,2-dimethoxyethane), GBL(γ-buthrolactone), MF(methyl formate) 및 MP(methyl propionate) 중 둘이상이 혼합되어 사용되고, 염은 리튬염과 비리튬염으로 이루어지며, 리튬염은 LiBF4, LiPF6, LiClO4, LiAsF6, LiAlCl4, LiCF3SO3, LiN(SO2CF3)2, LiC(SO2CF3)3, LiBOB(Lithium bis(oxalato)borate) 중 둘이상이 혼합되어 사용되며, 비리튬염은 TEABF4(tetraethylammonium tetrafluoroborate), TEMABF4(triethylmethylammonium tetrafluorborate) 및 SBPBF4(spiro-(1,1′)-bipyrrolidium tetrafluoroborate) 중 둘이상이 혼합되어 사용되며, 첨가제는 VC(vinylene Carbonate), VEC(vinyl ethylene carbonate) 및 FEC(fluoroethylene carbonate) 중 둘이상이 혼합되어 사용된다.When the first external electrode 40 and the second external electrode 50 are formed, the active electrode body 30 is vacuum-coupled to inject the electrolyte into the active electrode body 30 (S40). Here, the vacuum impregnation equipment 200 is schematically shown by applying a known technique, and the active electrode body 30 is cut so that the separator 33 is exposed to the outside, thereby impregnating the electrolytic solution through the exposed separator 33 . The electrolytic solution is formed by mixing organic solvent, salt and additives. The organic solvent is acetonitrile (EC), ethylene carbonate (EC), propylene carbonate (PC), dimethyl carbonate (DMC), diethyl carbonate ), DME (1,2-dimethoxyethane), GBL (γ-buthrolactone), MF (methyl formate) and MP (methyl propionate) are mixed and the salt is composed of a lithium salt and a non- The salt may be selected from among LiBF 4 , LiPF 6 , LiClO 4 , LiAsF 6 , LiAlCl 4 , LiCF 3 SO 3 , LiN (SO 2 CF 3 ) 2 , LiC (SO 2 CF 3 ) 3 and LiBOB (Lithium bis Two or more of the non-lithium salts are used as a mixture of two or more of TEABF4 (tetraethylammonium tetrafluoroborate), TEMABF4 (triethylmethylammonium tetrafluoroborate) and SBPBF4 (spiro- (1,1 ') - bipyrrolidium tetrafluoroborate) (vinylene carbonate), VEC (vinyl ethylene carbonate), and FEC (fluoroethylene carbonate).

활성전극체(30)에 전해액의 주입이 완료되면 활성전극체(30)를 절연필름(60)으로 감싸 밀봉시킨다(S50). 즉, 활성전극체(30)에 전해액의 주입이 완료되면 절연필름(60)으로 활성전극체(30)를 감싸서 밀봉시킴으로써 전해액이 분리막(33)에 고르게 유지되도록 함으로써 본 발명의 슈퍼커패시터가 안정적으로 동작되도록 한다. After the electrolyte solution is injected into the active electrode assembly 30, the active electrode assembly 30 is encapsulated with the insulating film 60 (S50). That is, when the injection of the electrolytic solution into the active electrode body 30 is completed, the active electrode body 30 is wrapped and sealed with the insulating film 60 so that the electrolytic solution is uniformly held in the separator 33, so that the supercapacitor of the present invention stably .

이와 같이 본 발명의 표면실장형 슈퍼커패시터를 MLCC의 제조방법과 유지하게 MLCC(Multilayer ceramic capacitor) 형상으로 제조함으로써 제1외부전극과 제2외부전극을 이용해 인쇄회로기판(도시 않음)에 솔더링(soldering)할 수 있는 표면실장 부품으로 제조할 수 있게 된다. As described above, the surface mount type super capacitor according to the present invention is manufactured in the form of a MLCC (Multilayer Ceramic Capacitor) so as to be maintained in the MLCC manufacturing method, and soldered to a printed circuit board (not shown) by using the first external electrode and the second external electrode. ) Can be manufactured with surface mount parts.

이상에서 설명한 바와 같이 본 발명은 표면실장형 슈퍼커패시터 및 그의 제조방법은 일측과 타측의 끝단에 각각 외부전극을 형성하여 인쇄회로기판에 표면실장이 가능하도록 함으로써 제조가 용이하다.As described above, the surface mount type super capacitor and the method of manufacturing the same according to the present invention can easily be manufactured by forming external electrodes on one side and the other side to enable surface mounting on a printed circuit board.

본 발명의 표면실장형 슈퍼커패시터 및 그의 제조방법은 슈퍼커패시터 제조 산업분야에 적용할 수 있다. The surface mount type super capacitor and the method of manufacturing the same of the present invention are applicable to the super capacitor manufacturing industry.

10: 제1외부 절연층 20: 제2외부 절연층
30: 활성전극체 30a: 단층 활성전극체
30b: 병렬연결 적층 활성전극체 30c: 직렬연결 적층 활성전극체
31: 제1집전체층 32: 제1활물질 전극층
33: 분리막 34: 제2활물질 전극층
35: 제2집전체층 40: 제1외부전극
50: 제2외부전극10: first outer insulating layer 20: second outer insulating layer
30: active electrode body 30a: single-layer active electrode body
30b: parallel connected laminated active electrode body 30c: series connected laminated active electrode body
31: first current collector layer 32: first active material electrode layer
33: separator 34: second active material electrode layer
35: second collector layer 40: first external electrode
50: second outer electrode

Claims (15)

일측에 제1비아홀 도전성부재가 삽입되어 배치되는 제1외부 절연층과;
상기 제1외부 절연층과 이격되어 배치되며 상기 제1비아홀 도전성부재와 타측에 제2비아홀 도전성부재가 삽입되어 배치되는 제2외부 절연층과;
상기 제1외부 절연층과 상기 제2외부 절연층 사이에 배치되어 하부면과 상부면이 각각 제1비아홀 도전성부재와 제2비아홀 도전성부재와 연결되도록 배치되는 활성전극체와;
상기 제1비아홀 도전성부재와 연결되며 상기 활성전극체의 일측의 끝단을 감싸도록 형성되는 제1외부전극과;
상기 제2비아홀 도전성부재와 연결되며 상기 활성전극체의 타측의 끝단을 감싸도록 형성되는 제2외부전극으로 구성되는 것을 특징으로 하는 표면실장형 슈퍼커패시터.A first external insulating layer on one side of which a first via hole conductive member is inserted and disposed;
A second external insulating layer disposed apart from the first external insulating layer and having the first via hole conductive member and the second via hole conductive member inserted and disposed on the other side;
An active electrode body disposed between the first external insulating layer and the second external insulating layer and having a lower surface and an upper surface connected to the first via hole conductive member and the second via hole conductive member, respectively;
A first external electrode connected to the first via hole conductive member and formed to surround one end of the active electrode body;
And a second external electrode connected to the second via hole conductive member and configured to surround the other end of the active electrode member. 제1항에 있어서,
상기 제1외부 절연층과 상기 제2외부 절연층은 각각 일측이나 타측에 장공이 형성되고, 상기 장공에 제1비아홀 도전성부재나 제2비아홀 도전성부재가 삽입되며, 두께가 10 내지 100㎛이며, 상부면이나 하부면의 표면적이 서로 동일한 것을 특징으로 하는 표면실장형 슈퍼커패시터.The method according to claim 1,
Wherein the first external insulating layer and the second external insulating layer have elongated holes formed on one side or the other side thereof, the first via hole conductive member or the second via hole conductive member is inserted into the elongated hole, the thickness is 10 to 100 탆, Wherein surface areas of the upper surface and the lower surface of the super capacitor are equal to each other. 제1항에 있어서,
상기 활성전극체는 단층 활성전극체가 사용되며,
상기 단층 활성전극체는 제1비아홀 도전성부재와 전기적으로 연결되도록 제1외부 절연층에 적층되며 일측의 끝단이 제1외부전극과 전기적으로 연결되도록 테두리를 따라 절연부재가 형성되는 제1집전체층과;
상기 제1집전체층에 적층되며 테두리를 따라 절연부재가 형성되는 제1활물질 전극층과;
상기 제1활물질 전극층에 적층되는 분리막과;
상기 분리막에 적층되며 테두리를 따라 절연부재가 형성되는 제2활물질 전극층과;
상기 제2활물질 전극층에 적층되어 제2비아홀 도전성부재와 전기적으로 연결되며 타측의 끝단이 제2외부전극과 전기적으로 연결되도록 테두리를 따라 절연부재가 형성되는 제2집전체층으로 이루어지는 것을 특징으로 하는 표면실장형 슈퍼커패시터.The method according to claim 1,
Wherein the active electrode member is a single layer active electrode member,
Wherein the single-layer active electrode member is laminated on the first external insulating layer so as to be electrically connected to the first via-hole conductive member, and the first current collector layer having the insulating member formed along the rim thereof so that one end thereof is electrically connected to the first external electrode and;
A first active material electrode layer laminated on the first current collector layer and having an insulating member formed along a rim;
A separation membrane stacked on the first active material electrode layer;
A second active material electrode layer laminated on the separator and having an insulating member formed along the rim;
And a second collector layer laminated on the second active material electrode layer and electrically connected to the second via hole conductive member and having an insulating member formed along the rim so that the other end of the second active material electrode layer is electrically connected to the second external electrode. Surface Mount Type Super Capacitor. 제3항에 있어서,
상기 제1집전체층, 상기 제1활물질 전극층, 상기 분리막, 상기 제2활물질 전극층 및 상기 제2집전체층은 각각 상부면이나 하부면의 표면적이 제1외부 절연층이나 제2외부 절연층과 동일하고, 상기 제1집전체층, 상기 분리막 및 상기 제2집전체층의 두께는 각각 10 내지 50㎛이며, 상기 제1활물질 전극층과 상기 제2활물질 전극층의 두께는 각각 10 내지 100㎛인 것을 특징으로 하는 표면실장형 슈퍼커패시터.The method of claim 3,
Wherein the first current collector layer, the first active material electrode layer, the separator, the second active material electrode layer, and the second current collector layer have a surface area of an upper surface or a lower surface, respectively, And the thicknesses of the first current collector layer, the separation membrane and the second current collector layer are respectively 10 to 50 μm and the thicknesses of the first active material electrode layer and the second active material electrode layer are respectively 10 to 100 μm Surface-mount type super capacitor. 제3항에 있어서,
상기 제1집전체층, 상기 제1활물질 전극층, 상기 제2활물질 전극층 및 상기 제2집전체층은 각각에 구비되는 절연부재의 폭이 서로 동일하고, 상기 제1집전체층와 상기 제2집전체층에 구비되는 절연부재의 두께는 10 내지 50㎛이며, 상기 제1활물질 전극층과 상기 제2활물질 전극층에 각각 구비되는 절연부재의 두께는 10 내지 100㎛인 것을 특징으로 하는 표면실장형 슈퍼커패시터.The method of claim 3,
Wherein the first current collector layer, the first active material electrode layer, the second active material electrode layer, and the second current collector layer have the same widths of insulating members, and the first current collector layer, Wherein a thickness of the insulating member provided on the first active material electrode layer and a thickness of the insulating member provided on each of the first active material electrode layer and the second active material electrode layer is 10 to 100 占 퐉. 제1항에 있어서,
상기 활성전극체는 병렬연결 적층 활성전극체가 사용되며,
상기 병렬연결 적층 활성전극체는 각각 서로 이격되어 배치되어 제1외부 절연층에 적층되며 일측의 끝단이 제1외부전극과 전기적으로 연결되도록 테두리를 따라 절연부재가 형성되는 다수개의 제1집전체층과;
상기 제1집전체층에 각각 적층되도록 서로 이격되어 배치되며 테두리를 따라 절연부재가 형성되는 다수개의 제1활물질 전극층과;
상기 제1활물질 전극층에 각각 적층되도록 서로 이격되어 배치되는 다수개의 분리막과;
상기 분리막에 각각 적층되도록 서로 이격되어 배치되며 테두리를 따라 절연부재가 형성되는 다수개의 제2활물질 전극층과;
상기 제2활물질 전극층에 각각 적층되도록 서로 이격되어 배치되며 타측의 끝단이 제2외부전극과 전기적으로 연결되도록 테두리를 따라 절연부재가 형성되는 다수개의 제2집전체층으로 이루어지며,
상기 다수개의 제1집전체층 중 하나는 제1비아홀 도전성부재와 전기적으로 연결되며, 상기 다수개의 제2집전체층 중 하나는 제2비아홀 도전성부재와 전기적으로 연결되는 것을 특징으로 하는 표면실장형 슈퍼커패시터.The method according to claim 1,
Wherein the active electrode member is a parallel-connected laminated active electrode member,
Wherein the parallel-connected laminated active electrode members are spaced apart from each other and stacked on a first external insulating layer, and a plurality of first current collecting layers, each having an insulating member formed along a rim thereof so that one end thereof is electrically connected to the first external electrode, and;
A plurality of first active material electrode layers spaced apart from each other so as to be laminated on the first current collector layer and having an insulating member formed along the rim;
A plurality of separation membranes spaced apart from each other to be stacked on the first active material electrode layer;
A plurality of second active material electrode layers spaced apart from each other so as to be laminated on the separator and having insulating members formed along the edges thereof;
And a plurality of second current collecting layers spaced apart from each other to be stacked on the second active material electrode layer and having an insulating member formed along the rim so that the other end of the second current collector layer is electrically connected to the second external electrode,
Wherein one of the plurality of first current collector layers is electrically connected to the first via hole conductive member and one of the plurality of second current collector layers is electrically connected to the second via hole conductive member. Super capacitor. 제1항에 있어서,
상기 활성전극체는 직렬연결 적층 활성전극체가 사용되며,
상기 직렬 연결 적층 활성전극체는 서로 이격되어 배치되는 다수개의 단층 활성전극체와;
상기 다수개의 단층 활성전극체 사이에 위치되도록 배치되는 다수개의 내부 절연층으로 구성되며,
상기 다수개의 단층 활성전극체은 각각 상기 다수개의 내부 절연층 중 하나에 적층되며 테두리를 따라 절연부재가 형성되는 제1집전체층과, 상기 제1집전체층에 적층되며 테두리를 따라 절연부재가 형성되는 제1활물질 전극층과, 상기 제1활물질 전극층에 적층되는 분리막과, 상기 분리막에 적층되며 테두리를 따라 절연부재가 형성되는 제2활물질 전극층과, 상기 제2활물질 전극층에 적층되며 테두리를 따라 절연부재가 형성되는 제2집전체층으로 이루어지며,
상기 다수개의 단층 활성전극체 중 최하측에 배치되는 단층 활성전극체는 제1집전체층이 제1비아홀 도전성부재와 전기적으로 연결되도록 제1외부 절연부재에 적층되며, 상기 다수개의 단층 활성전극체 중 최상측에 배치되는 단층 활성전극체는 제2집전체층이 제2비아홀 도전성부재와 전기적으로 연결되도록 제2외부 절연부재가 적층되는 것을 특징으로 하는 표면실장형 슈퍼커패시터.The method according to claim 1,
Wherein the active electrode member is a series-connected laminated active electrode member,
Wherein the series-connected laminated active electrode member comprises a plurality of single-layer active electrode members spaced apart from each other;
And a plurality of internal insulating layers disposed between the plurality of single-layer active electrode bodies,
Wherein the plurality of single layer active electrode assemblies each include a first current collector layer laminated on one of the plurality of internal insulation layers and having an insulating member formed along a rim, and a second current collector layer laminated on the first current collector layer, A second active material electrode layer stacked on the first active material electrode layer and having an insulating member formed along a rim and a second active material electrode layer laminated on the second active material electrode layer, And a second current collector layer formed on the first collector layer,
Layer active electrode assembly disposed on the lowermost one of the plurality of single-layer active electrode assemblies is stacked on a first external insulating member so that the first current collector layer is electrically connected to the first via-hole conductive member, Wherein the second external insulating member is laminated so that the second current collector layer is electrically connected to the second via hole conductive member. 제3항 제6항 및 제7항 중 어느 한 항에 있어서,
상기 제1활물질 전극층이 양극 활물질이 사용되면 상기 제2활물질 전극층은 음극 활물질이 사용되며, 상기 제2활물질 전극층이 음극 활물질이 사용되면 상기 제2활물질 전극층은 양극 활물질이 사용되는 것을 특징으로 하는 표면실장형 슈퍼커패시터.8. The method according to any one of claims 3 and 7,
Wherein when the first active material electrode layer is a cathode active material, the second active material electrode layer is a negative electrode active material, and when the second active material electrode layer is a negative electrode active material, the second active material electrode layer is a cathode active material. Mounting type super capacitor. 제1외부 절연시트, 제1집전체 시트, 제1활물질 전극시트, 분리막 시트, 제2활물질 전극시트, 제2집전체 시트 및 제2외부 절연시트를 순차적으로 적층하여 활성전극체 시트를 형성하는 단계와;
상기 활성전극체 시트가 형성되면 활성전극체 시트를 절단하여 활성전극체로 분리하는 단계와;
상기 활성전극체로 분리되면 활성전극체의 일측과 타측을 각각 감싸도록 제1외부전극과 제2외부전극을 형성하는 단계와;
상기 제1외부전극과 제2외부전극이 형성되면 상기 활성전극체를 진공합침하여 활성전극체에 전해액을 주입하는 단계로 구성되는 것을 특징으로 하는 표면실장형 슈퍼커패시터의 제조방법.The active electrode sheet is formed by sequentially laminating a first external insulating sheet, a first current collector sheet, a first active material electrode sheet, a separator sheet, a second active material electrode sheet, a second current collector sheet and a second external insulating sheet sequentially ;
Separating the active electrode sheet into active electrode sheets when the active electrode sheet is formed;
Forming a first external electrode and a second external electrode so as to surround one side and the other side of the active electrode body when the active electrode body is separated;
And injecting an electrolyte solution into the active electrode body when the first external electrode and the second external electrode are formed by vacuum-merging the active electrode body. 제9항에 있어서,
상기 활성전극체 시트를 형성하는 단계에서 상기 제1외부 절연시트는 다수개의 장공이 일정한 간격으로 서로 이격되어 배열되도록 형성되는 절연시트와, 상기 장공에 각각 삽입되는 다수개의 제1비아홀 도전성부재로 이루어지고, 상기 제2외부 절연시트는 다수개의 장공이 일정한 간격으로 서로 이격되어 배열되도록 형성되는 절연시트와, 상기 장공에 각각 삽입되는 다수개의 제2비아홀 도전성부재로 이루어지며, 상기 제1집전체 시트는 다수개의 제1집전체층 패턴홀이 일정한 간격으로 서로 이격되어 배열되도록 형성되는 절연시트와, 상기 제1집전체층 패턴홀에 각각 삽입되는 다수개의 제1집전체층 패턴으로 이루어지며, 상기 제2집전체 시트는 다수개의 제2집전체층 패턴홀이 일정한 간격으로 서로 이격되어 배열되도록 형성되는 절연시트와, 상기 제2집전체층 패턴홀에 각각 삽입되는 다수개의 제2집전체층 패턴으로 이루어지며, 상기 제1활물질 전극시트는 다수개의 제1활물질 전극층 패턴홀이 일정한 간격으로 서로 이격되어 배열되도록 형성되는 절연시트와, 상기 제1활물질 전극층 패턴홀에 각각 삽입되는 다수개의 제1활물질 전극층 패턴으로 이루어지며, 상기 제2활물질 전극시트는 다수개의 제2활물질 전극층 패턴홀이 일정한 간격으로 서로 이격되어 배열되도록 형성되는 절연시트와, 상기 제2활물질 전극층 패턴홀에 각각 삽입되는 다수개의 제2활물질 전극층 패턴으로 이루어지는 것을 특징으로 하는 표면실장형 슈퍼커패시터의 제조방법.10. The method of claim 9,
In the step of forming the active electrode sheet, the first external insulating sheet may include an insulating sheet formed by arranging a plurality of long holes spaced apart from each other at a predetermined interval, and a plurality of first via hole conductive members inserted into the long holes Wherein the second outer insulating sheet comprises an insulating sheet formed such that a plurality of long holes are spaced apart from each other at regular intervals and a plurality of second via hole conductive members respectively inserted in the long holes, An insulating sheet formed so as to be spaced apart from each other at a predetermined interval by a plurality of first current collecting layer pattern holes and a plurality of first current collecting layer patterns inserted into the first current collecting layer pattern holes, Wherein the second current collector sheet comprises an insulating sheet having a plurality of second current collector layer pattern holes spaced apart from each other at regular intervals, Wherein the first active material electrode sheet includes a plurality of first active material electrode pattern holes arranged to be spaced apart from each other at a predetermined interval, And a plurality of first active material electrode layer patterns inserted into the first active material electrode layer pattern holes, wherein the second active material electrode sheets are formed such that a plurality of second active material electrode layer pattern holes are spaced apart from each other at regular intervals And a plurality of second active material electrode layer patterns respectively inserted in the second active material electrode layer pattern holes. 제10항에 있어서,
상기 제1외부 절연시트와 상기 제2외부 절연시트는 제1비아홀 도전성부재와 제2비아홀 도전성부재가 수평방향으로 서로 이격되도록 형성되고, 상기 제1집전체 시트와 상기 제2집전체 시트는 제1집전체층 패턴과 제2집전체층 패턴이 수평방향으로 간격을 두고 이격되어 형성되며, 상기 제1집전체층 패턴과 상기 제2집전체층 패턴은 각각 도전성 부재가 사용되는 것을 특징으로 하는 표면실장형 슈퍼커패시터의 제조방법.11. The method of claim 10,
Wherein the first outer insulating sheet and the second outer insulating sheet are formed such that a first via hole conductive member and a second via hole conductive member are spaced apart from each other in a horizontal direction, Wherein the first collector layer pattern and the second collector layer pattern are spaced apart from each other in the horizontal direction, and the first collector layer pattern and the second collector layer pattern are each formed of a conductive member. A method of manufacturing a surface mount type super capacitor. 제9항에 있어서,
상기 활성전극체 시트를 형성하는 단계에서 상기 제1활물질 전극시트와 상기 제2활물질 전극시트는 각각 제1활물질 전극시트가 음극 활물질 전극재질로 형성되면 제2활물질 전극시트는 양극 활물질 전극재질로 형성되고, 제1활물질 전극시트가 양극 활물질 전극재질로 형성되면 제2활물질 전극시트는 음극 활물질 전극재질로 형성되며, 상기 양극 활물질 전극재질은 양극 원료와, 바인더 및 용제를 혼합하여 형성되고 상기 양극원료는 활성탄, LiCoO2, LiMn2O4, Li(NiCoMn)1/3O2, LiNi0 .5Co0 .2Mn0 .3O2, LiNi0 .8Co0 .15Al0 .05O2, LiFePO4 중 하나가 선택되어 사용되며, 상기 음극 활물질 전극재질은 음극 원료와, 바인더 및 용제를 혼합하여 형성되고 상기 음극 원료는 활성탄, Li4Ti5O12, H2Ti12O25, 그래파이트(Graphite) 및 실리콘(Si) 중 하나가 선택되어 사용되며,
상기 분리막 시트는 세퍼레이터 원료, 바인더, 용제 및 전해액을 혼합하여 형성되며, 상기 세퍼레이터 원료는 다공성 고분자가 사용되며, 상기 다공성 고분자는 셀루로스(cellulose), PE(polyethylene), PP(polypropylene) 중 둘이상을 혼합하여 형성되는 것을 특징으로 하는 표면실장형 슈퍼커패시터의 제조방법.10. The method of claim 9,
In the step of forming the active electrode sheet, when the first active material electrode sheet is formed of a negative electrode active material electrode material, the first active material electrode sheet and the second active material electrode sheet are formed of a positive electrode active material electrode material And the first active material electrode sheet is formed of a positive electrode active material electrode material, the second active material electrode sheet is formed of a negative electrode active material electrode material, and the positive electrode active material electrode material is formed by mixing a positive electrode material, a binder and a solvent, activated carbon, LiCoO 2, LiMn 2 O 4 , Li (NiCoMn) 1/3 O 2, LiNi 0 .5 Co 0 .2 Mn 0 .3 O 2, LiNi 0 .8 Co 0 .15 Al 0 .05 O 2 And LiFePO 4 are selected and used as the anode active material electrode material, and the anode active material electrode material is formed by mixing the anode raw material, the binder and the solvent, and the anode raw material is selected from activated carbon, Li 4 Ti 5 O 12 , H 2 Ti 12 O 25 , graphite (Graphite) and Silicon (Si) are selected and used. And,
Wherein the separator sheet is formed by mixing a separator raw material, a binder, a solvent, and an electrolytic solution, wherein the separator raw material is a porous polymer, and the porous polymer is at least two of cellulose, PE, Wherein the surface-mounted super-capacitor is formed by mixing a silicon carbide and a silicon carbide. 제9항에 있어서,
상기 활성전극체로 분리하는 단계에서 활성전극체는 일측에 제1비아홀 도전성부재가 삽입되어 배치되는 제1외부 절연층과;
상기 제1외부 절연층과 이격되어 배치되며 상기 제1비아홀 도전성부재와 타측에 제2비아홀 도전성부재가 삽입되어 배치되는 제2외부 절연층과;
상기 제1외부 절연층과 상기 제2외부 절연층 사이에 배치되어 하부면과 상부면이 각각 제1비아홀 도전성부재와 제2비아홀 도전성부재와 연결되도록 배치되는 활성전극체로 구성되며,
상기 활성전극체은 단층 활성전극체가 사용되며, 상기 단층 활성전극체는 제1비아홀 도전성부재와 전기적으로 연결되도록 제1외부 절연층에 적층되며 일측의 끝단이 제1외부전극과 전기적으로 연결되도록 테두리를 따라 절연부재가 형성되는 제1집전체층과, 상기 제1집전체층에 적층되며 테두리를 따라 절연부재가 형성되는 제1활물질 전극층과, 상기 제1활물질 전극층에 적층되는 분리막과, 상기 분리막에 적층되며 테두리를 따라 절연부재가 형성되는 제2활물질 전극층과, 상기 제2활물질 전극층에 적층되어 제2비아홀 도전성부재와 전기적으로 연결되며 타측의 끝단이 제2외부전극과 전기적으로 연결되도록 테두리를 따라 절연부재가 형성되는 제2집전체층으로 이루어지는 것을 특징으로 하는 표면실장형 슈퍼커패시터.10. The method of claim 9,
Wherein the active electrode assembly includes a first external insulating layer having a first via hole conductive member inserted and disposed at one side thereof in the step of separating into the active electrode member;
A second external insulating layer disposed apart from the first external insulating layer and having the first via hole conductive member and the second via hole conductive member inserted and disposed on the other side;
And an active electrode member disposed between the first external insulating layer and the second external insulating layer and disposed such that the lower surface and the upper surface are connected to the first via hole conductive member and the second via hole conductive member,
Wherein the active electrode member is a single layer active electrode member, the single-layer active electrode member is laminated on the first external insulating layer to be electrically connected to the first via hole conductive member, and one end of the active electrode member is electrically connected to the first external electrode A first active material electrode layer laminated on the first current collector layer and having an insulating member formed along the rim; a separator layer laminated on the first active material electrode layer; A second active material electrode layer laminated on the second active material electrode layer and having an insulating member formed along the rim of the first active material electrode layer and electrically connected to the second via hole conductive member and electrically connected to the second external electrode, And a second current collector layer on which an insulating member is formed. 제9항에 있어서,
상기 제1외부전극과 제2외부전극을 형성하는 단계에서 상기 제1외부전극과 상기 제2외부전극은 각각 Pt, Au, Ru, Ir, Ni, W, Al, Ta, Ag 및 Ti 중 하나로 형성되거나 둘 이상을 혼합하여 형성되는 것을 특징으로 하는 표면실장형 슈퍼커패시터의 제조방법.10. The method of claim 9,
The first external electrode and the second external electrode may be formed of one of Pt, Au, Ru, Ir, Ni, W, Al, Ta, Ag and Ti in the step of forming the first external electrode and the second external electrode. Or a mixture of two or more thereof is formed on the surface of the surface-mount type supercapacitor. 제9항에 있어서,
상기 활성전극체에 전해액을 주입하는 단계에서 상기 전해액은 유기용매, 염 및 첨가제가 혼합되어 형성되며, 상기 유기용매는 ACN(acetonitrile), EC(ethylene carbonate), PC(propylene carbonate), DMC(dimethyl carbonate), DEC(diethyl carbonate), EMC(ethylmethyl carbonate), DME(1,2-dimethoxyethane), GBL(γ-buthrolactone), MF(methyl formate) 및 MP(methyl propionate) 중 둘이상이 혼합되어 사용되고, 상기 염은 리튬염과 비리튬염으로 이루어지며, 상기 리튬염은 LiBF4, LiPF6, LiClO4, LiAsF6, LiAlCl4, LiCF3SO3, LiN(SO2CF3)2, LiC(SO2CF3)3, LiBOB(Lithium bis(oxalato)borate) 중 둘이상이 혼합되어 사용되며, 상기 비리튬염은 TEABF4(tetraethylammonium tetrafluoroborate), TEMABF4(triethylmethylammonium tetrafluorborate) 및 SBPBF4(spiro-(1,1′)-bipyrrolidium tetrafluoroborate) 중 둘이상이 혼합되어 사용되며, 상기 첨가제는 VC(vinylene Carbonate), VEC(vinyl ethylene carbonate) 및 FEC(fluoroethylene carbonate) 중 둘이상이 혼합되어 사용되는 것을 특징으로 하는 표면실장형 슈퍼커패시터의 제조방법.10. The method of claim 9,
The organic electrolyte includes at least one selected from the group consisting of ACN (acetonitrile), EC (ethylene carbonate), PC (propylene carbonate), DMC (dimethyl wherein at least two of carbonate (DEC), ethylmethyl carbonate (EMC), 1,2-dimethoxyethane (DME), γ-buthrolactone (GBL), methyl formate (MF), and methyl propionate (MP) the salts are made of a lithium salt and a non-lithium salt, the lithium salt is LiBF 4, LiPF 6, LiClO 4 , LiAsF 6, LiAlCl 4, LiCF 3 SO 3, LiN (SO 2 CF 3) 2, LiC (SO 2 CF 3) 3, LiBOB (lithium bis (oxalato) borate) , and two or more of the use of a mixture, the non-lithium salt is TEABF4 (tetraethylammonium tetrafluoroborate), TEMABF4 ( triethylmethylammonium tetrafluorborate) and SBPBF4 (spiro- (1,1 ') -bipyrrolidium tetrafluoroborate), and the additive is selected from the group consisting of VC (vinylene carbonate), VEC carbonate and fluoroethylene carbonate (FEC) are mixed and used.
KR1020150107996A 2015-07-30 2015-07-30 Surface mount type super capacitor and manufacturing method thereof KR101709591B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150107996A KR101709591B1 (en) 2015-07-30 2015-07-30 Surface mount type super capacitor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150107996A KR101709591B1 (en) 2015-07-30 2015-07-30 Surface mount type super capacitor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20170014500A true KR20170014500A (en) 2017-02-08
KR101709591B1 KR101709591B1 (en) 2017-03-08

Family

ID=58155414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150107996A KR101709591B1 (en) 2015-07-30 2015-07-30 Surface mount type super capacitor and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101709591B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019005143A1 (en) * 2017-06-30 2019-01-03 Intel Corporation Super lattice capacitor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066378A (en) * 2009-09-18 2011-03-31 Samsung Electro-Mechanics Co Ltd Electric double layer capacitor, and method of manufacturing the same
WO2013002119A1 (en) * 2011-06-28 2013-01-03 株式会社 村田製作所 Power storage device and method of manufacturing thereof
KR20140131119A (en) * 2013-05-03 2014-11-12 삼화콘덴서공업주식회사 Lithium titanium oxide/carbon composites, lithium titanium oxide/carbon composites manufacturing method, anode active material and hybrid super capacitor using the same
KR20150024699A (en) * 2013-08-27 2015-03-09 삼화콘덴서공업주식회사 Surface mount type power backup device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066378A (en) * 2009-09-18 2011-03-31 Samsung Electro-Mechanics Co Ltd Electric double layer capacitor, and method of manufacturing the same
WO2013002119A1 (en) * 2011-06-28 2013-01-03 株式会社 村田製作所 Power storage device and method of manufacturing thereof
KR20140131119A (en) * 2013-05-03 2014-11-12 삼화콘덴서공업주식회사 Lithium titanium oxide/carbon composites, lithium titanium oxide/carbon composites manufacturing method, anode active material and hybrid super capacitor using the same
KR20150024699A (en) * 2013-08-27 2015-03-09 삼화콘덴서공업주식회사 Surface mount type power backup device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019005143A1 (en) * 2017-06-30 2019-01-03 Intel Corporation Super lattice capacitor

Also Published As

Publication number Publication date
KR101709591B1 (en) 2017-03-08

Similar Documents

Publication Publication Date Title
JP4670430B2 (en) Electrochemical devices
US8520367B2 (en) Method of manufacturing lithium ion capacitor and lithium ion capacitor manufactured using the same
CN108511787B (en) Lithium ion secondary battery and method for manufacturing same
US20120288747A1 (en) Electrochemical device
US11158851B2 (en) Electrode for electrochemical device, electrochemical device, and method for manufacturing same
US20130122350A1 (en) Storage element for an electrochemical device, electrochemical device using said storage element, method for manufacturing storage element for electrochemical device, and method for manufacturing electrochemical device
WO2012032407A2 (en) Super capacitor of high specific capacity and energy density and the structure of said super capacitor
US20120063059A1 (en) Hybrid supercapacitor and method of manufacturing the same
TW201729451A (en) Electrode part for lithium ion secondary battery, lithium ion secondary battery, and method for manufacturing lithium ion secondary battery
US10892108B2 (en) Electrochemical device
US20170256821A1 (en) Electrochemical device and method of manufacturing electrochemical device
JPWO2013002138A1 (en) Electric storage device and manufacturing method thereof
KR20120034543A (en) Lithium ion storage device
US10504663B2 (en) Electrochemical device
JP2013140825A (en) Laminate type electrical storage element
KR101709591B1 (en) Surface mount type super capacitor and manufacturing method thereof
KR101562345B1 (en) Electrode assembly for secondary battery and manufacturing method thereof
JP2008021443A (en) Stacked battery
KR101983133B1 (en) Super capacitor and method of manufacturing the same
JP6349730B2 (en) Power storage device
US20190044189A1 (en) Electric storage device
US20130148266A1 (en) Electrochemical device and a separator for electrochemical device
KR101623536B1 (en) Thin film type supercapacitor and manufacturing method thereof
JP5852881B2 (en) LAMINATE TYPE ELECTRIC STORAGE ELEMENT AND MANUFACTURING METHOD THEREOF
JP2013021162A (en) Electrochemical device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 4