KR20170001748A - 비시안계 전해 금도금액 - Google Patents

비시안계 전해 금도금액 Download PDF

Info

Publication number
KR20170001748A
KR20170001748A KR1020167036452A KR20167036452A KR20170001748A KR 20170001748 A KR20170001748 A KR 20170001748A KR 1020167036452 A KR1020167036452 A KR 1020167036452A KR 20167036452 A KR20167036452 A KR 20167036452A KR 20170001748 A KR20170001748 A KR 20170001748A
Authority
KR
South Korea
Prior art keywords
gold
gold plating
plating solution
plating
electrolytic
Prior art date
Application number
KR1020167036452A
Other languages
English (en)
Inventor
준코 츠유키
마사히로 이토
Original Assignee
니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤 filed Critical 니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤
Publication of KR20170001748A publication Critical patent/KR20170001748A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/48—Electroplating: Baths therefor from solutions of gold
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/62—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of gold
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은, 열처리를 행한 경우여도, 고경도를 유지할 수 있는 도금 피막을 형성 가능한 비시안계 전해 금도금액을 제공한다. 본 발명은, 아황산금알칼리염 또는 아황산금암모늄으로 이루어지는 금원(金源)과, 아황산염 및 황산염으로 이루어지는 전도염을 함유하는 비시안계 전해 금도금액에 있어서, 이리듐, 루테늄, 로듐 중 어느 1종 이상의 염을 금속 농도로서 1~3000㎎/L 함유하는 것을 특징으로 한다. 결정 조정제를 더 함유하는 것이 바람직하며, 탈륨이 특히 바람직하다.

Description

비시안계 전해 금도금액{NON-CYANOGEN TYPE ELECTROLYTIC GOLD PLATING SOLUTION}
본 발명은 비시안계의 전해 금도금액에 관한 것으로, 특히, 범프(bump) 형성에 호적한 금도금 처리를 행할 수 있는 비시안계 전해 금도금액 및 그것을 사용한 금도금 방법에 관한 것이다.
금도금 처리는, 그 우수한 전기적 특성으로부터 전자, 전기 부품, 음향 기기 부품 등의 공업 분야에서 널리 이용되고 있다. 예를 들면, 반도체의 전기 소자 등의 전자 부품에 있어서의 범프의 형성에서는, 전기적인 접합을 확보하기 위해 금도금 처리가 많이 이용되고 있다.
이러한 금도금 처리에 사용하는 금도금액으로서는, 시안계와 비시안계의 금도금액이 각종 제안되어 있다. 시안계 금도금액은, 시안화금염을 금의 공급원으로 하는 것이며, 도금액의 안정성이 높고, 도금 조건의 제어가 용이하며, 도금액 자체가 저렴하다는 점에서 종래부터 다용되고 있다. 그러나, 최근에는, 환경 문제 등의 관점에서, 비시안계 전해 금도금액이 많이 제안되어 있고, 예를 들면, 아황산금나트륨 등의 아황산금염을 금의 공급원으로 한 것이 알려져 있다(특허문헌 1, 2 참조).
그런데, 최근, 제조하는 전기 소자의 경박단소화(輕薄短小化)가 놀랍고, 형성되는 범프 형상도 미소한 것으로 되어 있으며, 최근에는 수십 ㎛각(micrometer square)의 범프의 형성도 행해지고 있다. 그러한 미소한 범프를 형성하는 경우, 열처리 후의 범프의 경도가 중요한 요인이 된다. 미소한 범프의 경우, 범프끼리나 배선 회로 등과의 갭 사이가 좁아지고, 열처리에 의해 범프의 경도가 작으면, 범프에 의한 전기적 접속의 신뢰성이 저하할 뿐만 아니라, 단락(短絡)(쇼트) 등의 불량 원인이 발생하는 경향으로 된다.
그리고, 열처리 후의 금도금 경도를 높게 하기 위해서, 비시안계 전해 금도금액에 유기 화합물을 첨가하는 것이 제안되어 있지만(특허문헌 2 참조), 유기 화합물의 분해나 소모에 의해 액안정성을 확보할 수 없다는 문제점도 지적되고 있다.
일본국 특개2008-115449호 공보 일본국 특개2008-115450호 공보
본 발명은, 이러한 사정을 배경으로 이루어진 것이며, 비시안계의 전해 금도금액에서, 열처리를 행한 경우여도, 높은 도금 경도를 갖는 금도금을 처리할 수 있는 비시안계 전해 금도금액을 제공하는 것이다.
본 발명자는, 종래의 비시안계 전해 금도금액에 대해, 각종 첨가제에 대해서 예의 연구를 행한 결과, 본 발명에 따른 금도금액을 상도하기에 이르렀다.
본 발명에 따른 비시안계 전해 금도금액은, 아황산금알칼리염 또는 아황산금암모늄으로 이루어지는 금원(金源)과, 아황산염 및 황산염으로 이루어지는 전도염을 함유하는 비시안계 전해 금도금액에 있어서, 이리듐, 루테늄, 로듐 중 어느 1종 이상의 염을 금속 농도로서 1~3000㎎/L 함유하는 것을 특징으로 한다. 본 발명에 의하면, 열처리 후에서 높은 경도를 갖는 금도금 피막을 형성하는 것이 가능해지므로, 미세한 금 범프를 형성한 경우여도, 접합시의 압착력 등으로 범프 형상의 변형, 예를 들면, 범프의 찌그러짐 등의 변형을 효과적으로 방지할 수 있기 때문에, 금 범프의 신뢰성의 향상을 도모할 수 있다.
본 발명에 있어서의 이리듐, 루테늄, 로듐 중 어느 1종 이상의 염에 대해서는, 금속 농도로서 1㎎/L 미만이면, 열처리 후의 경도가 저하하는 경향으로 되고, 3000㎎/L를 초과하면, 이리듐이나 루테늄이 용해하기 어려워져, 침전이 발생하는 경향으로 된다. 이 이리듐, 루테늄 중 어느 하나 혹은 양쪽을 함유시키는 경우, 바람직하게는 1㎎/L~50㎎/L이며, 또한 3㎎/L~30mg/L 함유시키는 것이 보다 바람직하다.
본 발명에 따른 비시안계 전해 금도금액은, 추가로 결정 조정제를 함유하는 것이 바람직하다. 결정 조정제를 함유시킴으로써, 금도금의 석출을 촉진시키는 효과가 있다. 이 결정 조정제는, 탈륨, 비스무트, 납, 안티몬 등을 사용하는 것이 바람직하며, 특히 탈륨이 호적하다.
본 발명에서, 금원은 금 농도로서 5~20g/L, 결정 조정제가 1~50㎎/L이며, 전도염이 50~300g/L인 것이 바람직하다. 금 농도가 5g/L 미만이면, 도금 피막의 결정이 조립(粗粒)이 되는 경향으로 되며, 20g/L를 초과하면 비용적으로 불리해진다. 결정 조정제가 1㎎/L 미만이면, 열처리 후의 경도가 너무 낮은 경향으로 되고, 50㎎/L를 초과하면 도금 피막의 결정이 조립이 되는 경향으로 된다.
본 발명에 있어서의 비시안계 전해 금도금액은, 전류 밀도 0.2~2.0A/dm2, 액온 40~65℃의 조건으로 전해 도금을 행하는 것이 바람직하다. 전류 밀도가, 0.2A/dm2 미만이면 결정이 조립이 되는 경향으로 되고, 2.0A/dm2를 초과하면 버닝(burning) 도금의 경향으로 된다. 또한, 액온도가, 40℃ 미만이면 결정이 작아지는 경향으로 되며, 65℃를 초과하면 결정이 조립이 되는 경향으로 된다. 실용적으로는, 전류 밀도 0.2~1.2A/dm2, 액온 50~60℃로 하는 것이 특히 바람직하다.
본 발명에 따른 비시안계 전해 금도금액은, 웨이퍼 등의 기판 위에 전해 금도금 처리를 행하고, 패터닝해서, 금 범프나 금 배선을 형성하는 경우에, 매우 호적한 것이다. 본 발명에 따른 비시안계 전해 금도금액에 의해 형성된 금도금 피막(15㎛)은, 250℃, 2시간의 열처리를 실시해도, 비커스 경도(Vickers hardness) 70Hv 이상의 경도를 실현할 수 있다. 추가로, 본 발명에 따른 비시안계 전해 금도금액에 의해 형성된 금도금 피막(15㎛)은, 300℃, 2시간의 고온 열처리를 실시해도, 비커스 경도 70Hv 이상의 고경도를 실현할 수 있는 경우가 있다.
상술한 본 발명에 따른 비시안계 전해 금도금액은, 액의 안정성을 높이기 위한 산화 방지제나, 석출물의 평활성을 높이기 위한 평활화제 또는 도금액의 표면 장력을 낮추기 위한 계면 활성제를 적의(適宜) 첨가하는 것도 가능하다.
본 발명에 따른 금도금액에 의해 금도금 피막을 형성한 경우, 금도금 피막 중에는, 0.05wt% 이하의 이리듐, 루테늄, 로듐이 함유된다. 이 피막 중에 함유된 이리듐, 루테늄, 로듐이, 열처리를 행해도 금도금을 단단하게 유지하는 작용이 있는 것으로 추측된다.
본 발명의 비시안계 전해 금도금액에 의하면, 250℃의 열처리를 행해도 경도가 높은 금도금 피막을 실현할 수 있다.
이하에, 본 발명의 실시형태에 대해서, 실시예에 의거하여 설명한다.
제 1 실시형태: 이 제 1 실시형태에서, 이리듐(Ir)을 함유시킨 비시안계 전해 금도금액을 검토한 결과에 대해서 설명한다. 우선, 먼저 이리듐 농도를 검토한 전해 금도금액의 각 조성을 표 1에 나타낸다.
[표 1]
Figure pat00001
금원: 아황산금나트륨(금환산 농도 15g/L)
Ir: 이리듐 화합물 헥사브로모이리듐산나트륨
전도염: 아황산나트륨 50g/L
액온: 60℃
전류 밀도: 0.8A/dm2
비교를 위해, Ir을 함유하지 않는 경우와, 본 발명에 있어서의 Ir 함유량 범위를 벗어난 금도금액을 평가했다(비교예 1-1~1-3). 각 금도금액의 평가에 대해서는, 금도금 피막의 경도 측정, 범프 형성 후의 표면 조도(粗度) 및 외관 관찰을 행했다.
표 1에 나타내는 각 금도금액을 제작했다. 40㎛×60㎛의 크기의 각(角) 범프(높이 15㎛)를 형성할 수 있도록 패터닝된 레지스트를, Au 스퍼터 웨이퍼 기판에 도포하여, 시험 샘플 기판으로 했다. 각 금도금액으로, 전류 밀도 0.8A/dm2, 액온 60℃로 해서, 금도금 처리를 행했다.
그리고, 레지스트를 제거한 후, 각주상(角柱狀)의 범프 표면의 경도 및 조도의 측정을 행했다. 그 결과를 표 1에 나타낸다.
또, 경도 측정에 대해서는, 질소 분위기 중, 250℃의 열처리 온도에서 2시간의 각 열처리를 행하고, 열처리 전후에 있어서의 금도금의 비커스 경도 측정을 행했다. 비커스 경도 측정은, 미소 경도계<(주)휴츄아테크(Future-Tech Corp.)제>를 사용해서, 하중 15g, 부하 시간 15초로 하고, 5개소를 측정해서 그 평균값을 경도값으로 했다. 또한, 표면 조도(Ra)는, 표면 조도 측정기(텐코르(Tencor)): 케이엘에이·텐코르(KLA-Tencor)(주)제)를 사용해서 행했다.
표 1에 나타내는 결과로부터, 실시예 1-1~1-5의 금도금액이면, 열처리 후의 경도가 70Hv 이상이 되어, 고경도를 유지할 수 있음이 판명되었다. 또한, 표면 조도(Ra)에 대해서도, 범프의 밀착 특성으로부터 요구되는 실용적인 표면 조도 400Å~2000Å의 범위에 포함되어 있었다. 한편, 비교예 1-3에서는, 도금액을 제작했을 때에 침전이 발생하여, 금도금 처리를 행할 수 없었다. 또한, 이리듐을 함유하지 않는 액조성의 비교예 1-1에서는, 열처리 후의 경도가 60.5로 낮아지고, 이리듐을 0.5㎎/L 함유한 액조성의 비교예 1-2에서도, 열처리 후의 경도가 65.1로 낮은 값이 되었다.
다음으로, 이리듐과 결정 조정제(탈륨)의 관계에 대해 검토한 결과 에 대해서 설명한다. 표 2에는, 평가한 도금액 조성을 나타낸다. 또한, 각 금도금액을 사용해서 형성한 금도금 피막에 대해서, 경도 및 조도를 측정했다. 시험 샘플 기판, 도금, 측정 조건은 표 1에서 설명한 것과 동일하게 했다. 그 경도 및 조도의 결과도 표 2에 나타낸다.
[표 2]
Figure pat00002
금원: 아황산금나트륨(금환산 농도 15g/L)
Ir: 이리듐 화합물 헥사브로모이리듐산나트륨
결정 조정제: 포름산탈륨
전도염: 아황산나트륨 50g/L
액온: 60℃
전류 밀도: 0.8A/dm2
표 2의 결과로부터, 결정 조정제로서 탈륨을 첨가함으로써, 표면 조도, 경도에 관한 특성은, 표 1에서 나타낸 탈륨을 첨가하지 않은 금도금액보다, 동등 혹은 약간 양호한 결과를 나타냄이 판명되었다. 추가로, 도금 외관을 확인한 바, 탈륨을 가하고 있지 않은 표 1의 경우는, 도금 표면이 거칠고, 요철이 있는 외관을 나타내고 있는 것에 대해, 탈륨을 첨가한 표 2의 경우는, 평활한 표면의 외관이었다.
제 2 실시형태: 이 제 2 실시형태에서, 루테늄(Ru)을 함유시킨 비시안계 전해 금도금액을 검토한 결과에 대해서 설명한다. 우선, 루테늄 농도를 검토한 전해 금도금액의 각 조성을 표 3에 나타낸다.
[표 3]
Figure pat00003
금원: 아황산금나트륨(금환산 농도 15g/L)
Ru: 염화루테늄
전도염: 아황산나트륨 50g/L
액온: 55℃
전류 밀도: 0.8A/dm2
비교를 위해서, Ru을 함유하지 않는 경우와, 본 발명에 있어서의 Ru 함유량 범위를 벗어난 금도금액을 평가했다. 각 금도금액의 평가에 대해서는, 금도금 피막의 경도 측정, 범프 형성 후의 표면 조도 측정을 행했다. 각 평가 방법은, 제 1 실시형태와 동일하며, 그 결과를 표 3에 나타낸다.
표 3의 결과로부터, 실시예 2-1~2-3의 금도금액이면, 250℃ 열처리 후의 경도가 70Hv 이상이 되어, 고경도를 유지할 수 있음이 판명되었다. 또한, 표면조도(Ra)에 대해서도, 범프의 밀착 특성으로부터 요구되는 실용적인 표면 조도 400Å~2000Å의 범위에 포함되어 있었다. 한편, 비교예 2-1과 같이, 루테늄을 함유하지 않는 경우, 열처리 후의 경도가 60Hv로 낮아졌다. 또한, 루테늄이 4000㎎/L인 경우, 도금액에 침전이 발생하여, 도금 처리를 행할 수 없었다.
다음으로, 루테늄과 결정 조정제(탈륨)의 관계에 대해 검토한 결과 에 대해서 설명한다. 표 4에, 평가한 도금액 조성을 나타낸다. 또한, 각 금도금액을 사용해서 형성한 금도금 피막에 대해서, 경도 및 조도를 측정했다. 시험 샘플 기판, 도금, 측정 조건은 제 1 실시형태에서 설명한 것과 동일하게 했다. 그 경도 및 조도의 결과도 표 4에 나타낸다.
[표 4]
Figure pat00004
금원: 아황산금나트륨(금환산 농도 15g/L)
Ru: 염화루테늄
결정 조정제: 포름산탈륨
전도염: 아황산나트륨 50g/L
액온: 55℃
전류 밀도: 0.8A/dm2
표 4의 결과로부터, 결정 조정제로서 탈륨을 첨가함으로써, 표면 조도, 경도에 관한 특성은, 표 3에서 나타낸 탈륨을 첨가하지 않은 금도금액보다, 동등 혹은 약간 양호한 결과를 나타냄이 판명되었다. 추가로, 도금 외관을 확인한 바, 탈륨을 가하고 있지 않은 표 3의 경우는, 도금 표면이 거칠고, 요철이 있는 외관을 나타내고 있는 것에 대해, 탈륨을 첨가한 표 4의 경우는, 평활한 표면의 외관이었다.
제 3 실시형태: 이 제 3 실시형태에서는, 로듐(Rh)을 함유시킨 비시안계 전해 금도금액을 검토한 결과에 대해서 설명한다. 이 로듐의 경우는, 결정 조정제(탈륨)의 유무에 대해서도 아울러 평가했다. 검토한 전해 금도금액의 각 조성을 표 5에 나타낸다.
[표 5]
Figure pat00005
금원: 아황산금나트륨(금환산 농도 15g/L)
Rh: 황산로듐
결정 조정제: 포름산탈륨
전도염: 아황산나트륨 50g/L
액온: 60℃
전류 밀도: 0.8A/dm2
각 금도금액의 평가에 대해서는, 금도금 피막의 경도 측정, 범프 형성 후의 표면 조도 측정을 행했다. 각 평가 방법은, 제 1 실시형태와 동일하다. 그 결과를 표 5에 나타낸다.
표 5의 결과로부터, 로듐만, 로듐과 탈륨을 첨가한 금도금액이면, 열처리 후의 경도가 70Hv 이상이 되어, 고경도를 유지할 수 있음이 판명되었다. 또한, 표면 조도(Ra)에 대해서도, 범프의 밀착 특성으로부터 요구되는 실용적인 표면조도 400Å~2000Å의 범위에 포함되어 있었다. 한편, 로듐을 함유하지 않는 경우, 열처리 후의 경도가 70Hv보다 낮은 값이 되었다. 추가로, 도금 외관을 확인한 바, 탈륨을 가하고 있지 않은 실시예 3-1의 경우는, 도금 표면이 거칠고, 요철이 있는 외관을 나타내고 있는 것에 대해, 탈륨을 첨가한 실시예 3-2의 경우는, 실시예 3-1보다 평활한 표면의 외관이었다.
제 4 실시형태: 이 제 4 실시형태에서, 이리듐(Ir)을 함유시킨 비시안계 전해 금도금액에 의해 형성한 금 범프에 대해서, 300℃의 고온 열처리를 행한 경우에 대해서 설명한다. 금 범프를 형성한 전해 금도금액은 다음과 같다. 또, 금 범프의 형성, 경도, 표면 조도의 측정은, 제 1 실시형태와 동일하다.
금원: 아황산금나트륨(금환산 농도 15g/L)
Ir: 이리듐 화합물 헥사브로모이리듐산나트륨
(이리듐 농도 10㎎/L)
결정 조정제: 포름산탈륨(탈륨 농도 15㎎/L)
전도염: 아황산나트륨 50g/L
액온: 55℃
전류 밀도: 0.8A/dm2
형성한 금 범프에 대해서, 열처리 전과 300℃, 2시간의 고온 열처리 후의 경도를 측정했다. 열처리 전은 117.3Hv이고, 열처리 후는 97.5Hv였다.
본 발명에 의하면, 비시안계 전해 금도금액에 의해, 열처리를 행해도 높은 경도를 유지할 수 있는 금도금 피막을 형성할 수 있으므로, 전기 소자 등에 호적한 범프를 형성할 수 있다.

Claims (6)

  1. 아황산금알칼리염 또는 아황산금암모늄으로 이루어지는 금원(金源)과, 아황산염 및 황산염으로 이루어지는 전도염을 함유하는 비시안계 전해 금도금액에 있어서,
    이리듐, 루테늄, 로듐 중 어느 1종 이상의 염을 금속 농도로서 1~3000㎎/L 함유하는 것을 특징으로 하는 비시안계 전해 금도금액.
  2. 제1항에 있어서,
    결정 조정제를 더 함유하는 비시안계 전해 금도금액.
  3. 제2항에 있어서,
    결정 조정제는, 탈륨인 비시안계 전해 금도금액.
  4. 제2항 또는 제3항에 있어서,
    금원은 금 농도로서 5~20g/L이며, 결정 조정제가 1~50㎎/L이고, 전도염이 50~300g/L인 비시안계 전해 금도금액.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 비시안계 전해 금도금액을 사용해서 패터닝된 웨이퍼 위에 전해 금도금을 하는 금 범프 또는 금 배선의 형성 방법.
  6. 제5항에 기재된 금 범프 또는 금 배선의 형성 방법을 사용해서 제조된 전자 부품.
KR1020167036452A 2012-10-04 2013-09-19 비시안계 전해 금도금액 KR20170001748A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-221769 2012-10-04
JP2012221769 2012-10-04
PCT/JP2013/075305 WO2014054429A1 (ja) 2012-10-04 2013-09-19 ノンシアン系電解金めっき液

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020157000689A Division KR20150020686A (ko) 2012-10-04 2013-09-19 비시안계 전해 금도금액

Publications (1)

Publication Number Publication Date
KR20170001748A true KR20170001748A (ko) 2017-01-04

Family

ID=50434759

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157000689A KR20150020686A (ko) 2012-10-04 2013-09-19 비시안계 전해 금도금액
KR1020167036452A KR20170001748A (ko) 2012-10-04 2013-09-19 비시안계 전해 금도금액

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020157000689A KR20150020686A (ko) 2012-10-04 2013-09-19 비시안계 전해 금도금액

Country Status (6)

Country Link
US (1) US20150137356A1 (ko)
JP (1) JP6198343B2 (ko)
KR (2) KR20150020686A (ko)
CN (1) CN104540983B (ko)
TW (1) TWI525224B (ko)
WO (1) WO2014054429A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200130787A (ko) * 2018-03-15 2020-11-20 니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤 전해 로듐 도금액

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101643333B1 (ko) * 2015-06-11 2016-07-27 엘비세미콘 주식회사 범프 구조체의 제조방법
WO2018215057A1 (en) 2017-05-23 2018-11-29 Saxonia Edelmetalle Gmbh Noble metal salt preparation, a method for production thereof and use for electroplating
WO2019172010A1 (ja) * 2018-03-07 2019-09-12 住友電気工業株式会社 めっき膜、及びめっき被覆部材
CN110894618A (zh) * 2019-10-10 2020-03-20 深圳市金质金银珠宝检验研究中心有限公司 一种环境友好型表面改性电铸金溶液及其制备方法
CN110699720A (zh) * 2019-10-30 2020-01-17 深圳市金百泰珠宝实业有限公司 黄金电铸液、黄金电铸液制备方法及电铸方法
CN111411376A (zh) * 2020-03-09 2020-07-14 中国工程物理研究院激光聚变研究中心 无氰亚硫酸盐体系电镀金液及电镀方法
CN112730731B (zh) * 2020-12-01 2021-12-07 成都四威高科技产业园有限公司 一种亚硫酸盐镀金液的维护方法
WO2023041972A1 (en) 2021-09-16 2023-03-23 Galvasols P & S High-speed pure gold electroforming/electroplating bath
CN115029750A (zh) * 2022-04-18 2022-09-09 福建中科光芯光电科技有限公司 一种半导体材料电镀金工艺方法
CN114717618B (zh) * 2022-04-26 2023-01-31 深圳市联合蓝海黄金材料科技股份有限公司 无氰电镀金浴及其应用、半导体镀金件及其制备方法
JP7219847B1 (ja) 2022-09-26 2023-02-08 Ｅｅｊａ株式会社 金電気めっき液および金電気めっき方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008115450A (ja) 2006-11-07 2008-05-22 Ne Chemcat Corp バンプ形成用非シアン系電解金めっき浴
JP2008115449A (ja) 2006-11-07 2008-05-22 Ne Chemcat Corp 金バンプ又は金配線形成用非シアン系電解金めっき浴

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823478B2 (ja) * 1979-06-28 1983-05-16 日本電鍍工業株式会社 硬質金合金被膜の製造方法
DE3021665A1 (de) * 1980-06-10 1981-12-17 Degussa Ag, 6000 Frankfurt Stark saures goldlegierungsbad
JP2006322037A (ja) * 2005-05-18 2006-11-30 Electroplating Eng Of Japan Co 金めっき液
KR101230651B1 (ko) * 2005-06-16 2013-02-06 메타로 테쿠노로지 쟈판 가부시키가이샤 무전해금도금액
JP4713290B2 (ja) * 2005-09-30 2011-06-29 エヌ・イーケムキャット株式会社 金バンプ又は金配線の形成方法
JP4713289B2 (ja) * 2005-09-30 2011-06-29 エヌ・イーケムキャット株式会社 バンプ形成用非シアン系電解金めっき浴

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008115450A (ja) 2006-11-07 2008-05-22 Ne Chemcat Corp バンプ形成用非シアン系電解金めっき浴
JP2008115449A (ja) 2006-11-07 2008-05-22 Ne Chemcat Corp 金バンプ又は金配線形成用非シアン系電解金めっき浴

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200130787A (ko) * 2018-03-15 2020-11-20 니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤 전해 로듐 도금액

Also Published As

Publication number Publication date
CN104540983A (zh) 2015-04-22
CN104540983B (zh) 2019-05-21
KR20150020686A (ko) 2015-02-26
JPWO2014054429A1 (ja) 2016-08-25
TWI525224B (zh) 2016-03-11
US20150137356A1 (en) 2015-05-21
WO2014054429A1 (ja) 2014-04-10
TW201425657A (zh) 2014-07-01
JP6198343B2 (ja) 2017-09-20

Similar Documents

Publication Publication Date Title
KR20170001748A (ko) 비시안계 전해 금도금액
KR100755378B1 (ko) 금도금액
KR101223861B1 (ko) 금 범프 또는 금 배선의 형성 방법
US20070007144A1 (en) Tin electrodeposits having properties or characteristics that minimize tin whisker growth
JP2005523995A (ja) スズ電着物におけるホイスカー成長の最小化
TWI675129B (zh) 環保鎳電鍍組合物及方法
TW201022483A (en) Hard gold-based plating solution
JP2007239076A (ja) スズめっき皮膜、そのスズめっき皮膜形成用のスズめっき液、そのスズめっき皮膜形成方法、及びそのスズめっき皮膜で電極形成したチップ型電子部品
US11248305B2 (en) Copper electrolytic plating bath and copper electrolytic plating film
TWI617707B (zh) 氰系鍍金浴及使用其之凹凸形成方法
JP2010084178A (ja) パラジウム合金めっき液およびめっき方法
Chiang et al. Effects of Thiourea and Allyl Thioura on the electrodeposition and microstructures of copper from methanesulfonic acid baths
CN100547111C (zh) 一种化学镀锡溶液
KR20160018310A (ko) 과불소화알킬 계면활성제를 함유하는 솔더범프용 주석합금 전기도금액
EP3312308A1 (en) Nickel plating solution
CN102031554B (zh) 电镀工艺稳定性的在线监控方法
KR20170116958A (ko) 비시안계 Au-Sn 합금 도금액
TW202028541A (zh) 銦電鍍組成物及在鎳上電鍍銦之方法
JPH1072694A (ja) スズ及びスズ―鉛合金メッキによる表面被覆材料、並びに当該被覆材料を利用した電子部品
JP2004076026A (ja) 電解硬質金めっき液及びそれを用いためっき方法
JP2014139348A (ja) 硬質金系めっき液
JP7017664B1 (ja) ノーシアン電解金めっき液
CN115244221A (zh) 无氰电解镀金液
TW202348407A (zh) 具備鉑釕合金薄膜之層積構造
Chiu et al. Softening of micro Sn electrodeposit by polyethylene glycol (PEG) addition

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E601 Decision to refuse application