KR20170001683A - Solar cell - Google Patents

Solar cell Download PDF

Info

Publication number
KR20170001683A
KR20170001683A KR1020160176340A KR20160176340A KR20170001683A KR 20170001683 A KR20170001683 A KR 20170001683A KR 1020160176340 A KR1020160176340 A KR 1020160176340A KR 20160176340 A KR20160176340 A KR 20160176340A KR 20170001683 A KR20170001683 A KR 20170001683A
Authority
KR
South Korea
Prior art keywords
width
opening
electrode
openings
film
Prior art date
Application number
KR1020160176340A
Other languages
Korean (ko)
Other versions
KR101729305B1 (en
Inventor
진윤실
심구환
최영호
박창서
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020160176340A priority Critical patent/KR101729305B1/en
Publication of KR20170001683A publication Critical patent/KR20170001683A/en
Application granted granted Critical
Publication of KR101729305B1 publication Critical patent/KR101729305B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433—Particular geometry of the grid contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

According to one aspect of the present invention, a solar cell includes: a substrate; a first insulation film which is located on one side of the substrate and has a plurality of first opening parts to expose a part of the substrate; and a plurality of first electrodes electrically connected to the substrate exposed through the first opening part. Each of the first electrodes is formed to have an upper width located on the upper part of the insulation film greater than the lower width located on the first opening part. The first electrode includes a plating layer.

Description

태양전지{SOLAR CELL}Solar cell {SOLAR CELL}

본 발명은 태양전지에 관한 것이다. The present invention relates to a solar cell.

태양전지는 광전 변환 효과를 이용하여 광 에너지를 전기 에너지로 변환하는 것으로, 태양전지를 이용한 태양광 발전은 무공해 에너지를 얻는 수단으로서 널리 이용되고 있다. 그리고 태양전지의 광전 변환 효율의 향상에 수반하여, 개인 주택에서도 다수의 태양전지 모듈을 이용하는 태양광 발전 시스템이 설치되고 있다.Solar cells convert light energy into electric energy using photoelectric conversion effect. Solar power generation using solar cell is widely used as means for obtaining pollution-free energy. With the improvement of the photoelectric conversion efficiency of the solar cell, a solar power generation system using a plurality of solar cell modules is also installed in a private house.

통상의 태양전지는 기판 및 기판과 p-n 접합을 형성하는 에미터부를 포함하며, 기판의 한쪽 면을 통해 입사된 빛을 이용하여 전류를 발생시킨다. 이와 같이, 빛이 기판의 한쪽 면을 통해서만 입사되므로 통상의 태양전지는 전류 변환 효율이 낮다.A typical solar cell includes a substrate and an emitter portion that forms a p-n junction with the substrate, and generates a current by using light incident through one side of the substrate. Since the light is incident only through one side of the substrate, the current conversion efficiency of a conventional solar cell is low.

따라서, 근래에는 기판의 양쪽 면을 통해 빛이 입사되도록 한 양면 수광형 태양전지가 개발되고 있다.Accordingly, in recent years, a double-side light receiving solar cell has been developed in which light is incident through both sides of a substrate.

본 발명이 이루고자 하는 기술적 과제는 고효율 태양전지를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a high-efficiency solar cell.

본 발명의 한 측면에 따른 태양전지는, 기판; 기판의 한쪽 면에 위치하며, 기판의 일부를 노출하는 복수의 제1 개구부를 구비하는 제1 절연막; 및 제1 개구부를 통해 노출된 기판과 전기적으로 연결되는 복수의 제1 전극을 포함하며, 각각의 제1 전극은 제1 절연막의 상부에 위치하는 상부 폭이 제1 개구부에 위치하는 하부 폭보다 크게 형성된다. 이때, 제1 전극은 도금층을 포함한다.A solar cell according to an aspect of the present invention includes: a substrate; A first insulating layer located on one side of the substrate and having a plurality of first openings exposing a portion of the substrate; And a plurality of first electrodes electrically connected to the substrate exposed through the first openings, wherein each of the first electrodes has a top width located at an upper portion of the first insulating layer larger than a bottom width located at the first opening, . At this time, the first electrode includes a plating layer.

제1 개구부는 홀 패턴 또는 라인 패턴으로 형성될 수 있고, 제1 개구부의 폭은 제1 전극의 상부 폭의 1/2 이하로 형성될 수 있다.The first opening may be formed in a hole pattern or a line pattern, and the width of the first opening may be less than 1/2 of the upper width of the first electrode.

제1 개구부와 제1 전극은 서로 동일한 개수로 형성되거나, 제1 개구부의 개수가 제1 전극의 개수의 2배 이상으로 형성될 수 있다.The first opening and the first electrode may be formed in the same number or the number of the first openings may be formed to be twice or more the number of the first electrodes.

각각의 제1 전극에는 적어도 2개의 제1 개구부가 위치할 수 있다. 이때, 적어도 2개의 제1 개구부는 제1 전극의 길이 방향으로 이격될 수 있다.At least two first openings may be located in each first electrode. At this time, the at least two first openings may be spaced apart in the longitudinal direction of the first electrode.

태양전지는 복수의 제1 전극과 교차하는 복수의 제1 전극용 집전부를 더 포함한다. 이때, 제1 전극용 집전부는 제1 전극과 연결되며, 도금층을 포함한다.The solar cell further includes a plurality of first electrode collectors crossing the plurality of first electrodes. At this time, the first electrode current collector is connected to the first electrode and includes a plating layer.

제1 전극용 집전부의 상부 폭은 제1 전극의 상부 폭보다 크게 형성되고, 제2 개구부를 통해 기판과 연결된다.The top width of the current collector for the first electrode is formed to be larger than the top width of the first electrode, and is connected to the substrate through the second opening.

제2 개구부는 홀 패턴 또는 라인 패턴으로 형성될 수 있고, 제2 개구부의 폭은 제1 전극용 집전부의 상부 폭의 1/2 이하로 형성될 수 있다.The second opening may be formed with a hole pattern or a line pattern, and the width of the second opening may be less than or equal to 1/2 of the upper width of the first electrode current collector.

그리고 제2 개구부의 폭은 제1 개구부의 폭보다 크게 형성되거나, 제1 개구부의 폭과 동일하게 형성되거나, 제1 개구부의 폭보다 작게 형성될 수 있다.The width of the second opening may be greater than the width of the first opening, or may be equal to or smaller than the width of the first opening.

제2 개구부와 제1 전극용 집전부의 개수는 서로 동일할 수 있다.The number of the second opening portions and the number of the first electrode current collecting portions may be equal to each other.

다른 예로, 제2 개구부의 개수는 제1 전극용 집전부의 개수의 2배 이상일 수 있다.As another example, the number of the second openings may be two or more times the number of the first electrode current collectors.

이때, 각각의 제1 전극용 집전부에는 적어도 2개의 제2 개구부가 위치하며, 적어도 2개의 제2 개구부는 제1 전극용 집전부의 길이 방향 또는 폭 방향으로 이격된다. At this time, at least two second openings are located in each first electrode current collector, and at least two second openings are spaced apart in the longitudinal direction or the width direction of the first electrode current collector.

적어도 2개의 제2 개구부가 제1 전극용 집전부의 폭 방향으로 이격된 경우, 각각의 제1 전극용 집전부는 기판과 접촉하는 접촉부를 적어도 2개 구비한다.When at least two second openings are spaced apart from each other in the width direction of the first electrode current collector, each first electrode current collector has at least two contact portions in contact with the substrate.

이러한 구성의 태양전지에 있어서, 제1 개구부와 제2 개구부는 레이저를 이용한 건식 식각 공정을 사용하여 형성할 수 있다.In the solar cell having such a constitution, the first opening and the second opening can be formed by using a dry etching process using a laser.

예를 들어, 제1 절연막이 하부막 및 상부막의 이중막으로 형성된 경우, 레이저를 이용한 건식 식각 공정으로 상부막을 먼저 제거한 후, 상부막을 마스크로 사용한 습식 식각 공정으로 하부막을 제거하여 제1 개구부와 제2 개구부를 형성할 수 있다.For example, when the first insulating film is formed of a double film of a lower film and an upper film, the upper film is first removed by a dry etching process using a laser, and then the lower film is removed by a wet etching process using the upper film as a mask, 2 openings can be formed.

이러한 특징에 따르면, 기판과 접촉하는 제1 전극의 접촉부가 제1 전극의 상부면 폭보다 작게 형성되고, 기판과 접촉하는 제1 전극용 집전부의 접촉부가 제1 전극용 집전부의 상부면 폭보다 작게 형성된다.According to this aspect, the contact portion of the first electrode contacting the substrate is formed to be smaller than the width of the upper surface of the first electrode, and the contact portion of the first electrode current collector contacting the substrate contacts the upper surface width .

따라서, 제1 전극과 제1 전극용 집전부를 구성하는 금속에 의한 재결합 손실(recombination loss)이 감소하여 개방전압이 증가한다.Therefore, the recombination loss due to the metal constituting the first electrode and the first electrode current collector decreases, and the open-circuit voltage increases.

또한, 건식 식각 공정과 습식 식각 공정을 함께 사용하여 제1 개구부와 제2 개구부를 형성하면, 건식 식각 공정만을 이용하여 제1 및 제2 개구부를 형성하는 경우에 비해 기판 손상을 방지할 수 있고, 파티클(particle) 제거를 위한 별도의 습식 공정을 생략할 수 있다.In addition, when the first opening and the second opening are formed by using the dry etch process and the wet etch process together, it is possible to prevent damage to the substrate as compared with the case where the first and second openings are formed using only the dry etching process, A separate wet process for removing particles can be omitted.

또한, 습식 공정만을 이용하여 콘택 라인을 형성하는 경우에 비해 제1 전극을 미세 선폭으로 형성하면서도 제1 전극의 라인 저항이 증가하는 것을 효과적으로 억제할 수 있다.Also, the line resistance of the first electrode can be effectively suppressed while forming the first electrode with a fine line width, compared with the case of forming the contact line using only the wet process.

도 1은 본 발명의 제1 실시예에 따른 태양전지의 주요부 사시도이다.
도 2는 제1 개구부의 한 실시예를 나타내는 기판의 평면도이다.
도 3은 제1 개구부의 다른 실시예를 나타내는 기판의 평면도이다.
도 4는 제1 개구부의 또 다른 실시예를 나타내는 기판의 평면도이다.
도 5는 제1 전극의 폭방향 단면을 나타내는 단면도이다.
도 6은 본 발명의 제2 실시예에 따른 태양전지의 주요부 사시도이다.
도 7은 제1 개구부와 제2 개구부의 한 실시예를 나타내는 기판의 평면도이다.
도 8은 제1 전극용 집전부의 폭방향 단면을 나타내는 단면도이다.
도 9는 본 발명의 제3 실시예에 따른 태양전지에 있어서 제1 전극의 폭방향 단면을 나타내는 단면도이다.
도 10은 도 9의 주요부 확대도이다.1 is a perspective view of a main part of a solar cell according to a first embodiment of the present invention.
2 is a top view of a substrate illustrating one embodiment of a first opening;
3 is a plan view of a substrate showing another embodiment of the first opening.
4 is a plan view of a substrate showing another embodiment of the first opening.
5 is a cross-sectional view showing a width direction cross section of the first electrode.
6 is a perspective view of a main part of a solar cell according to a second embodiment of the present invention.
7 is a plan view of a substrate illustrating one embodiment of a first opening and a second opening;
8 is a cross-sectional view showing a width direction cross section of the first electrode current collector.
9 is a cross-sectional view showing a width direction cross section of a first electrode in a solar cell according to a third embodiment of the present invention.
10 is an enlarged view of the main part of Fig.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. In the drawings, the thickness is enlarged to clearly represent the layers and regions. Like parts are designated with like reference numerals throughout the specification. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between.

반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것도 포함한다.Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. Further, when a certain portion is formed as "whole" on another portion, it includes not only an entire surface of the other portion but also a portion not formed in the edge portion.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 태양전지에 대하여 설명한다.Hereinafter, a solar cell according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 제1 실시예에 따른 태양전지의 주요부 사시도이고, 도 2 내지 도 4는 제1 개구부의 다양한 실시예를 나타내는 기판의 평면도이며, 도 5는 제1 전극의 폭방향 단면을 나타내는 단면도이다.FIG. 1 is a perspective view of a main portion of a solar cell according to a first embodiment of the present invention, FIGS. 2 to 4 are plan views of substrates showing various embodiments of a first opening, and FIG. 5 is a cross- Fig.

도시한 바와 같이, 태양전지는 기판(110), 기판(110)의 한쪽 면, 예를 들면 전면(front surface)에 위치하는 에미터부(120), 에미터부(120)의 위에 위치하는 제1 절연막(130), 제1 절연막(130)이 위치하지 않는 영역의 에미터부(120) 위에 위치하는 제1 전극(first electrode)(140), 기판(110)의 후면(back surface)에 위치하는 후면 전계(back surface field, BSF)부(150), 후면 전계부(150)의 후면에 위치하는 제2 전극(second electrode)(160), 제2 전극(160)이 형성되지 않은 영역의 후면 전계부(150)에 위치하는 제2 절연막(170)을 포함한다.As shown in the figure, the solar cell includes a substrate 110, an emitter section 120 located on one side of the substrate 110, for example, a front surface, a first insulating film 120 located on the emitter section 120, A first electrode 140 located on the emitter section 120 of the region where the first insulating layer 130 is not located, a first electrode 140 located on the back surface of the substrate 110, a second electrode 160 positioned on the rear surface of the rear electric field unit 150 and a rear electrode unit 160 disposed on the rear surface of the region where the second electrode 160 is not formed. And a second insulating layer 170 disposed on the second insulating layer 150.

기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘 웨이퍼로 이루어진다. 이때, 실리콘은 단결정 실리콘, 다결정 실리콘 기판 또는 비정질 실리콘일 수 있다.The substrate 110 is made of a silicon wafer of a first conductivity type, for example, an n-type conductivity type. Here, the silicon may be a single crystal silicon, a polycrystalline silicon substrate, or an amorphous silicon.

기판(110)이 n형의 도전성 타입을 가지므로, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유한다. Since the substrate 110 has an n-type conductivity type, the substrate 110 contains impurities of pentavalent elements such as phosphorus (P), arsenic (As), antimony (Sb), and the like.

하지만, 이와는 달리, 기판(110)은 p형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다.Alternatively, however, the substrate 110 may be of the p-type conductivity type and may be made of a semiconductor material other than silicon.

기판(110)이 p형의 도전성 타입을 가질 경우, 기판(110)은 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유할 수 있다.When the substrate 110 has a p-type conductivity type, the substrate 110 may contain an impurity of a trivalent element such as boron (B), gallium, indium, or the like.

도시하지는 않았지만, 기판(110)은 적어도 한쪽 면의 표면이 텍스처링(texturing)된 텍스처링 표면(texturing surface)으로 형성될 수 있다.Although not shown, the substrate 110 may be formed with a texturing surface where the surface of at least one side is textured.

기판(110)의 전면(front surface)에 위치하는 에미터부(120)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 갖는 불순물부로서, 기판(110)과 p-n 접합을 이룬다. The emitter portion 120 located on the front surface of the substrate 110 is an impurity portion having a second conductivity type opposite to the conductivity type of the substrate 110, for example, a p-type conductivity type, Lt; RTI ID = 0.0 > 110 < / RTI >

이러한 p-n 접합으로 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되며, 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. Due to the built-in potential difference due to the pn junction, the electron-hole pairs, which are charges generated by the light incident on the substrate 110, are separated into electrons and holes, and electrons move toward the n-type The hole moves to the p-type side.

따라서, 기판(110)이 n형이고 에미터부(120)가 p형일 경우, 분리된 전자는 기판(110)쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동한다. 따라서, 기판(110)에서는 전자가 다수 캐리어가 되며, 에미터부(120)에서는 정공이 다수 캐리어가 된다.Accordingly, when the substrate 110 is n-type and the emitter portion 120 is p-type, the separated electrons move toward the substrate 110, and the separated holes move toward the emitter portion 120. Therefore, electrons become the majority carriers in the substrate 110, and holes become the majority carriers in the emitter section 120.

에미터부(120)가 p형의 도전성 타입을 가질 경우, 에미터부(120)는 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 기판(110)에 도핑하여 형성할 수 있다.When the emitter section 120 has a p-type conductivity type, the emitter section 120 is formed by doping an impurity of a trivalent element such as boron (B), gallium (Ga), indium (In) .

이와는 달리, 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(120)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 정공은 기판(110)쪽으로 이동하고 분리된 전자는 에미터부(120)쪽으로 이동한다.Alternatively, when the substrate 110 has a p-type conductivity type, the emitter portion 120 has an n-type conductivity type. In this case, the separated holes move toward the substrate 110, and the separated electrons move toward the emitter section 120.

에미터부(120)가 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(110)에 도핑하여 형성할 수 있다.When the emitter section 120 has an n-type conductivity type, impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) may be doped into the substrate 110.

기판(110) 전면(front surface)의 에미터부(120) 위에 형성된 제1 절연막(130)은 기판(110)의 전면(front surface)을 통해 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜 태양전지의 효율을 높이는 반사 방지막이다.The first insulating layer 130 formed on the emitter portion 120 on the front surface of the substrate 110 reduces the reflectivity of light incident through the front surface of the substrate 110 and increases the selectivity of a specific wavelength region To improve the efficiency of solar cells.

이러한 기능을 하는 제1 절연막(130)은 실리콘 산화막, 실리콘 질화막, 이산화 티탄막 및 산화 알루미늄막 중에서 선택된 어느 한 물질을 포함하는 단일막으로 이루어질 수 있다.The first insulating layer 130 having such a function may be formed of a single layer including any one material selected from a silicon oxide layer, a silicon nitride layer, a titanium dioxide layer, and an aluminum oxide layer.

제1 절연막(130)은 에미터부(120)의 일부를 노출하는 복수의 제1 개구부(C1)을 포함한다.The first insulating layer 130 includes a plurality of first openings C1 exposing a part of the emitter layer 120. [

이때, 제1 개구부(C1)는 도 2에 도시한 바와 같이 제1 전극(140)의 길이 방향으로 복수개 위치하는 원형 홀 패턴(C1-1)으로 형성되거나, 도 3에 도시한 바와 같이 제1 전극(140)의 길이 방향으로 길게 형성된 복수개의 타원형 홀 패턴(C1-2)으로 형성되거나, 도 4에 도시한 바와 같이 제1 전극(140)의 길이 방향으로 형성된 라인 패턴(C1-3)으로 형성될 수 있다. 물론, 제1 개구부(C1)의 형상은 다양하게 변형할 수 있다.2, the first opening C1 may be formed by a plurality of circular hole patterns C1-1 in the longitudinal direction of the first electrode 140, A plurality of elliptical hole patterns C1-2 formed in the longitudinal direction of the electrode 140 may be formed as a line pattern C1-3 formed in the longitudinal direction of the first electrode 140 as shown in FIG. . Of course, the shape of the first opening C1 can be variously modified.

한편, 제1 개구부(C1)는 제1 전극(140)의 상부 폭(W1)보다 작은 폭(W2)으로 형성된다. 바람직하게, 제1 개구부(C1)의 폭(W2)은 제1 전극(140)의 상부 폭(W1)의 0.5배 이하로 형성된다(W2≤0.5W1).On the other hand, the first opening C1 is formed to have a width W2 smaller than the top width W1 of the first electrode 140. Preferably, the width W2 of the first opening C1 is less than 0.5 times the upper width W1 of the first electrode 140 (W2? 0.5W1).

제1 개구부(C1)를 상기 폭(W2)으로 형성하면, 도금 공정을 이용하여 제1 전극(140)을 형성할 때, 제1 전극(140)과 에미터부(120)의 접촉부, 즉 제1 전극(140)의 하부 폭(W1')을 줄일 수 있으므로, 제1 전극(140)을 형성하는 금속층과 기판의 실리콘이 인접하는 부분에서 발생하는 재결합 손실을 줄일 수 있다.When the first electrode 140 is formed using the plating process, the contact portion between the first electrode 140 and the emitter portion 120, that is, the first electrode 140, The lower width W1 'of the electrode 140 can be reduced, so that the recombination loss occurring at the portion where the metal layer forming the first electrode 140 and the silicon of the substrate are adjacent to each other can be reduced.

제1 전극(140)은 제1 개구부(C1)에 채워진 부분을 통해 에미터부(120)와 전기적 및 물리적으로 연결된다. 이때, 제1 전극(140)은 거의 평행하게 정해진 방향으로 뻗어 있다.The first electrode 140 is electrically and physically connected to the emitter section 120 through a portion filled in the first opening C1. At this time, the first electrode 140 extends substantially parallel to the predetermined direction.

이러한 제1 전극(140)은 에미터부(120)쪽으로 이동한 전하, 예를 들면 정공을 수집한다.The first electrode 140 collects charges, for example, holes, which have migrated toward the emitter section 120.

제1 전극(140)은 도금층을 포함하며, 도금층은 에미터부(120)와 직접 접촉하는 시드층(141) 및 시드층(141) 위에 위치하는 전극층(142)을 포함한다.The first electrode 140 includes a plating layer and the plating layer includes a seed layer 141 directly contacting the emitter layer 120 and an electrode layer 142 disposed on the seed layer 141.

시드층(141)은 니켈을 포함하는 물질, 예컨대 니켈 실리사이드(NiSi, Ni2Si, NiSi2 등을 포함)로 형성되며, 50㎚ 내지 200㎚의 두께로 형성될 수 있다.The seed layer 141 is formed of a material containing nickel, for example, nickel silicide (including NiSi, Ni 2 Si, NiSi 2 , and the like), and may be formed to a thickness of 50 nm to 200 nm.

여기에서 시드층(141)의 두께를 상기 범위로 제한하는 이유는 시드층(141)의 두께가 50㎚ 미만일 경우 접촉 저항이 높고, 시드층(141)의 두께가 200㎚ 이상일 경우 시드층을 형성하기 위한 열처리 과정에서 니켈 확산으로 인한 션트 리키지(shunt leakage)가 발생할 수 있기 때문이다.The reason why the thickness of the seed layer 141 is limited to the above range is that the contact resistance is high when the thickness of the seed layer 141 is less than 50 nm and the seed layer is formed when the thickness of the seed layer 141 is 200 nm or more And shunt leakage due to nickel diffusion may occur during the heat treatment process.

따라서, 시드층(141)의 두께를 50㎚ 내지 200㎚로 형성하면, 접촉 저항을 감소시키면서도 션트 리키지가 발생하는 것을 방지할 수 있다.Therefore, when the seed layer 141 is formed to have a thickness of 50 nm to 200 nm, occurrence of shunt rekeying can be prevented while reducing the contact resistance.

시드층(141) 위에 형성되는 전극층(142)은 적어도 하나의 도전성 금속 물질을 포함한다. 이들 도전성 금속 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.The electrode layer 142 formed on the seed layer 141 includes at least one conductive metal material. Examples of these conductive metal materials include metals such as Ni, Cu, Ag, Al, Sn, Zn, In, Ti, ), And combinations thereof, but may be made of other conductive metal materials.

본 실시예에서 전극층(142)은 구리층(142a)을 포함한다. 구리층(142a)은 실질적인 전기적 도선으로 기능한다. 그런데, 구리의 경우 공기 중에서 쉽게 산화되며 모듈화 공정에서 인접한 태양전지들을 전기적으로 연결하는 인터커넥터, 예컨대 리본(도시하지 않음)을 구리층(142a)에 직접 솔더링(soldering)하는 것이 용이하지 않은 것으로 알려져 있다.In this embodiment, the electrode layer 142 includes a copper layer 142a. The copper layer 142a functions as a substantial electrical conductor. However, in the case of copper, it is known that it is not easy to directly solder an interconnector, for example, a ribbon (not shown) to the copper layer 142a, which is easily oxidized in air and electrically connects adjacent solar cells in a modularization process have.

따라서, 전극층(142)이 구리층(142a)을 포함하는 경우에는 구리의 산화를 방지하고 리본의 솔더링 작업이 원활히 이루어지도록 하기 위해 구리층(142a) 위에 주석층(142b)이 더 형성된다. 주석층(142b)은 5㎛ 내지 15㎛의 두께로 형성될 수 있다.Accordingly, when the electrode layer 142 includes the copper layer 142a, a tin layer 142b is further formed on the copper layer 142a to prevent oxidation of the copper and to facilitate soldering of the ribbon. The tin layer 142b may be formed to a thickness of 5 mu m to 15 mu m.

물론, 구리층(142a)이 아닌 다른 금속 물질, 예를 들어 은(Ag)으로 전극층을 형성하는 경우에는 주석층(142b)을 생략하는 것도 가능하다.Of course, when the electrode layer is formed of a metal material other than the copper layer 142a, for example, silver (Ag), the tin layer 142b may be omitted.

도시하지는 않았지만, 구리층(142a)과 시드층(141) 사이에 확산 방지층을 더 형성할 수 있다.Although not shown, a diffusion preventing layer can be further formed between the copper layer 142a and the seed layer 141. [

기판(110)의 후면에 위치하는 후면 전계부(150)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, n+ 영역으로 형성된다.The rear electric field portion 150 located on the rear surface of the substrate 110 is formed of an impurity of the same conductivity type as that of the substrate 110 in a region doped at a higher concentration than the substrate 110, for example, an n + region.

후면 전계부(150)는 기판(110)과의 불순물 농도 차이로 인해 전위 장벽을 형성함으로써 기판(110) 후면쪽으로의 정공 이동을 방해한다. 따라서 기판(110)의 표면 근처에서 전자와 정공이 재결합하여 소멸되는 것이 감소된다.The rear electric field 150 forms a potential barrier due to a difference in impurity concentration from the substrate 110, thereby hindering the hole movement toward the rear surface of the substrate 110. Therefore, the recombination of electrons and holes near the surface of the substrate 110 and the disappearance thereof is reduced.

후면 전계부(150)의 후면에는 반사방지막으로 기능하는 제2 절연막(170)이 위치하며, 제2 절연막(170)의 후면에 위치하는 제2 전극(160)은 기판(110)쪽으로 이동하는 전하, 예를 들어 전자를 수집하여 외부 장치로 출력한다. A second insulating layer 170 serving as an antireflective layer is disposed on the rear surface of the rear electric field portion 150 and a second electrode 160 located on the rear surface of the second insulating layer 170 is disposed on the rear surface of the rear electric field portion 150, , For example, collects electrons and outputs them to an external device.

구체적으로 도시하지는 않았지만, 제2 전극(160)은 제1 전극(140)과 동일한 구조로 형성될 수 있다. 이 경우, 제2 절연막(170)은 제1 절연막(130)과 동일한 구조로 형성될 수 있다. 즉, 제2 전극(160)은 제2 절연막(170)에 위치하는 복수의 개구부를 통해 후면 전계부(150)와 전기적 및 물리적으로 연결될 수 있다.Although not shown in detail, the second electrode 160 may have the same structure as the first electrode 140. In this case, the second insulating layer 170 may have the same structure as the first insulating layer 130. That is, the second electrode 160 may be electrically and physically connected to the rear electric section 150 through a plurality of openings located in the second insulating layer 170.

한편, 제1 절연막(130)과 제2 절연막(170)에 위치하는 개구부는 레이저를 이용한 건식 식각 공정으로 형성할 수 있다.On the other hand, the openings located in the first insulating film 130 and the second insulating film 170 can be formed by a dry etching process using a laser.

이하, 도 6 내지 도 8을 참조하여 본 발명의 제2 실시예에 따른 태양전지를 설명한다.Hereinafter, a solar cell according to a second embodiment of the present invention will be described with reference to FIGS. 6 to 8. FIG.

본 실시예는 전술한 제1 실시예의 태양전지에 있어서, 제1 전극용 집전부(145)와 제2 전극용 집전부(165)를 더 포함한다.The present embodiment further includes the first electrode current collector 145 and the second electrode current collector 165 in the solar cell of the first embodiment described above.

제1 전극용 집전부(145)는 제1 전극(140)과 교차하는 방향으로 적어도 2개가 위치하며, 제1 전극(140)과 물리적 및 전기적으로 연결된다.The first electrode current collector 145 is physically and electrically connected to the first electrode 140. The first electrode current collector 145 is located at least two directions intersecting the first electrode 140.

또한, 제1 전극용 집전부(145)는 에미터부(120)와도 전기적 및 물리적으로 연결된다. 이를 위해, 제1 절연막(130)은 전술한 제1 실시예의 제1 개구부(C1) 외에 제2 개구부(C2)를 구비한다.Also, the first electrode current collector 145 is electrically and physically connected to the emitter section 120 as well. To this end, the first insulating film 130 has the second opening C2 in addition to the first opening C1 of the first embodiment described above.

보다 구체적으로 설명하면, 도 7에 도시한 바와 같이 제1 절연막(130)에는 복수의 제1 개구부(C1)와 복수의 제2 개구부(C2)가 형성된다.More specifically, as shown in FIG. 7, the first insulating film 130 is formed with a plurality of first openings C1 and a plurality of second openings C2.

제1 개구부(C1)는 제1 전극(140)이 위치하는 영역에 형성되며, 제2 개구부(C2)는 제1 전극용 집전부(145)가 위치하는 영역에 형성된다.The first opening C1 is formed in a region where the first electrode 140 is located and the second opening C2 is formed in a region where the first electrode current collector 145 is located.

도 7에는 제2 개구부(C2)가 원형 홀 패턴으로 형성된 것을 도시하였지만, 제2 개구부(C2)는 도 3 및 도 4에 도시한 제1 개구부(C1)와 마찬가지로 타원형 홀 패턴 또는 라인 패턴으로 형성될 수 있다.7, the second opening C2 is formed in an elliptical hole pattern or a line pattern in the same manner as the first opening C1 shown in Figs. 3 and 4 .

제1 전극용 집전부(145)는 제1 전극(140)에서 수집된 전류를 수집하여 태양전지의 외부로 보내는 작용을 한다. 따라서, 전류를 원활하게 수집하기 위해, 제1 전극용 집전부(145)의 상부 폭(W3)은 제1 전극(140)의 상부 폭(W1)보다 크게 형성된다.The first electrode current collector 145 collects the current collected by the first electrode 140 and transmits the collected current to the outside of the solar cell. The top width W3 of the first electrode current collector 145 is formed to be larger than the top width W1 of the first electrode 140 in order to smoothly collect the current.

이와 같이 제1 전극용 집전부(145)의 상부 폭(W3)이 제1 전극(140)의 상부 폭(W1)에 비해 크므로, 제1 전극용 집전부(145)가 위치하는 영역에 형성되는 제2 개구부(C2)의 폭(W4)은 제1 개구부(C1)의 폭(W2)보다 크게 형성된다.Since the upper width W3 of the first electrode current collector 145 is larger than the upper width W1 of the first electrode 140 as described above, The width W4 of the second opening C2 is larger than the width W2 of the first opening C1.

그리고 제2 개구부(C2)는 제1 전극용 집전부(145)의 폭방향으로 적어도 2개가 위치할 수 있다.At least two of the second openings C2 may be located in the width direction of the first electrode current collector 145.

제2 개구부(C2)의 폭(W4)은 제1 전극용 집전부(145)의 상부 폭(W3)의 0.5배 이하로 형성될 수 있다.The width W4 of the second opening C2 may be less than or equal to 0.5 times the upper width W3 of the first electrode current collector 145. [

제1 전극용 집전부(145)는 제1 전극(140)과 동일한 구조로 형성될 수 있다. 즉, 도 8에 도시한 바와 같이, 제1 전극용 집전부(145)는 시드층(141)과 전극층(142)으로 이루어질 수 있으며, 전극층(142)은 구리층(142a) 및 주석층(142b)으로 이루어질 수 있다.The first electrode current collector 145 may have the same structure as the first electrode 140. 8, the first electrode current collector 145 may include a seed layer 141 and an electrode layer 142, and the electrode layer 142 may include a copper layer 142a and a tin layer 142b ).

한편, 도시하지는 않았지만, 제2 전극용 집전부(165)는 제1 전극용 집전부(145)과 동일한 구조로 형성될 수 있다. 이 경우, 제2 절연막(170)은 제1 절연막(130)과 동일한 구조로 형성될 수 있다. 즉, 제2 전극용 집전부(165)는 제2 절연막(170)에 위치하는 복수의 제2 개구부를 통해 후면 전계부(150)와 전기적 및 물리적으로 연결될 수 있다.Meanwhile, although not shown, the second electrode current collector 165 may have the same structure as the first electrode current collector 145. In this case, the second insulating layer 170 may have the same structure as the first insulating layer 130. That is, the second electrode current collector 165 may be electrically and physically connected to the rear electric section 150 through a plurality of second openings located in the second insulating layer 170.

한편, 제1 절연막(130)과 제2 절연막(170)에 위치하는 제1 개구부(C1) 및 제2 개구부(C2)는 레이저를 이용한 건식 식각 공정으로 형성할 수 있다.The first opening C1 and the second opening C2 located in the first insulating layer 130 and the second insulating layer 170 may be formed by a dry etching process using a laser.

이하, 도 9 및 도 10을 참조하여 본 발명의 제3 실시예에 따른 태양전지를 설명한다.Hereinafter, a solar cell according to a third embodiment of the present invention will be described with reference to FIGS. 9 and 10. FIG.

본 실시예의 태양전지에 있어서, 기판(110) 전면(front surface)의 에미터부(120) 위에 형성된 제1 절연막(130)은 금속 산화물(metal oxide) 계열의 물질을 포함한다.In the solar cell of this embodiment, the first insulating layer 130 formed on the emitter layer 120 on the front surface of the substrate 110 includes a metal oxide material.

예를 들면, 제1 절연막(130)은 실리콘 질화막(SiNx:H)으로 이루어지는 제1 상부막(130b)과, 에미터부(120)와 제1 상부막(130b) 사이에 위치하는 제1 하부막(130a)으로 형성된다.For example, the first insulating film 130 may include a first upper film 130b made of a silicon nitride film (SiNx: H), a first lower film 130b positioned between the emitter 120 and the first upper film 130b, (130a).

제1 하부막(130a)은 실리콘 질화막과 빛 흡수계수(absorption coefficient) 또는 밴드갭(Eg)의 차이가 큰 물질, 예컨대 산화 알루미늄막(AlOx)으로 이루어질 수 있다.The first lower film 130a may be made of a material having a large difference in light absorption coefficient or band gap Eg from the silicon nitride film, for example, an aluminum oxide film (AlOx).

이러한 구성의 제1 하부막(130a)은 패시베이션 막으로 기능하며, 제1 상부막(130b)은 반사방지막으로 기능한다.The first lower film 130a having such a configuration functions as a passivation film, and the first upper film 130b functions as an anti-reflection film.

제1 하부막(130a)을 구성하는 금속 산화물 계열의 물질로 산화 알루미늄막 대신에 실리콘 산화막(SiOx: H)을 사용하는 것도 가능하다.It is also possible to use a silicon oxide film (SiOx: H) instead of the aluminum oxide film as the metal oxide-based material constituting the first lower film 130a.

제1 절연막(130)에 위치하는 제1 개구부(C1)는 제1 하부막(130a)에 위치하는 제1 개구부(C1)의 최대 폭과 제1 상부막(130b)에 위치하는 제1 개구부의 최대 폭이 서로 다르게 형성되며, 제1 하부막(130a)에 위치하는 제1 개구부의 면적 및 평균 지름은 제1 상부막(130b)에 위치하는 제1 개구부의 면적 및 평균 지름보다 크게 형성된다.The first opening C1 located in the first insulating film 130 is formed to have a maximum width of the first opening C1 located in the first lower film 130a and a maximum width of the first opening C1 located in the first upper film 130b And the area and the average diameter of the first opening located in the first lower film 130a are larger than the area and the average diameter of the first opening located in the first upper film 130b.

이에 대해 보다 구체적으로 설명하면, 제1 개구부(C1) 중에서 제1 상부막(130b)에 위치하는 부분은 균일한 폭(W2-1)으로 형성되고, 제1 하부막(130a)에 위치하는 부분은 상부 폭(W2-2)이 하부 폭(W2-3)보다 넓게 형성된다.More specifically, the portion of the first opening C1 located in the first upper film 130b is formed to have a uniform width W2-1, and the portion of the first opening C1 located in the first lower film 130a The upper width W2-2 is formed wider than the lower width W2-3.

이러한 형상의 제1 개구부(C1)는 건식 식각 공정과 습식 식각 공정을 사용하여 형성할 수 있다.The first opening C1 having such a shape can be formed using a dry etching process and a wet etching process.

보다 구체적으로 설명하면, 기판(110)의 에미터부(120)와 후면 전계부(150)에는 하부막과 상부막으로 이루어진 제1 절연막(130)과 제2 절연막(170)을 각각 형성되어 있다.More specifically, the first insulating layer 130 and the second insulating layer 170 are formed on the emitter layer 120 and the rear electric layer 150 of the substrate 110, respectively.

이 상태에서, 레이저를 이용한 건식 식각 공정을 실시하여 제1 절연막(130)의 제1 상부막(130b)과 제2 절연막(170)의 제2 상부막(도시하지 않음)을 제거하여 제1 개구부(C1)를 1차로 형성한다.In this state, a dry etching process using a laser is performed to remove the first upper film 130b of the first insulating film 130 and the second upper film (not shown) of the second insulating film 170, (C1).

이때, 레이저로는 대략 355㎚의 파장을 갖는 UV 레이저를 사용할 수 있다.At this time, a UV laser having a wavelength of approximately 355 nm can be used as the laser.

이와 같이, 레이저를 이용한 건식 식각 공정을 실시하여 제1 개구부(C1)를 1차로 형성하면, 레이저로 인한 손상은 제1 절연막(130)의 제1 하부막(130a) 및 제2 절연막(170)의 제2 하부막(도시하지 않음)이 흡수한다. 따라서 레이저로 인한 기판 손상이 방지된다.If the first openings C1 are formed by a first dry etching process using a laser, damage due to the laser may be caused by the first lower film 130a and the second insulating film 170 of the first insulating film 130, (Not shown). Thus, damage of the substrate due to the laser is prevented.

이어서, 노출된 제1 하부막(130a)과 제2 하부막(도시하지 않음)을 선택적 습식 식각(selective wet etching)법을 사용하여 제거함으로써 제1 개구부(C1)를 완성한다.Then, the first opening C1 is completed by removing the exposed first lower film 130a and the second lower film (not shown) using selective wet etching.

이와 같이, 습식 공정으로 제1 하부막(130a)과 제2 하부막(도시하지 않음)을 제거하면, 건식 식각 공정에서 발생한 파티클이 제거되므로, 파티클을 제거하기 위한 별도의 습식 공정을 생략할 수 있다.Since the particles generated in the dry etching process are removed by removing the first lower film 130a and the second lower film (not shown) by the wet process, a separate wet process for removing the particles can be omitted have.

한편, 습식 공정에서 사용하는 식각액으로는 제1 하부막(130a) 및 제2 하부막 재료만을 식각할 수 있는 종류의 것을 사용한다. 예를 들어, 식각액으로는 실리콘 질화막과 금속 산화막 계열의 선택적 식각이 가능한 BOE(Buffered oxide etchant)를 사용할 수 있다.On the other hand, as the etching solution used in the wet process, a kind of material capable of etching only the first lower film 130a and the second lower film material is used. For example, BOE (Buffered oxide etchant), which can selectively etch silicon nitride films and metal oxide films, can be used as an etchant.

도시하지는 않았지만, 에미터부(120)와 후면 전계부(150)를 형성하기 전에 기판(110)의 양쪽 표면을 텍스처링 표면으로 형성할 수 있다.Although not shown, both surfaces of the substrate 110 may be formed as a textured surface before forming the emitter portion 120 and the backside electrical portion 150.

이에 대해 보다 구체적으로 설명하면, 일반적으로, 실리콘 웨이퍼로 이루어진 기판(110)은 실리콘 블록(block)이나 잉곳(ingot)을 블레이드(blade) 또는 멀티 와이어 소우(multi wire saw)로 슬라이스(slice)하여 제조된다.To be more specific, in general, a substrate 110 made of a silicon wafer is sliced by a blade or an ingot into a silicon block or an ingot, .

실리콘 웨이퍼가 준비되면, 5가 원소의 불순물, 예컨대 인(P)을 실리콘 웨이퍼에 도핑하여 n형의 도전성 타입을 갖는 반도체 기판을 기판(110)을 제조한다.When a silicon wafer is prepared, a semiconductor substrate having an n-type conductivity type is produced by doping an impurity of pentavalent element, such as phosphorus (P), into a silicon wafer.

한편, 실리콘 블록이나 잉곳을 슬라이스 할 때 실리콘 웨이퍼에는 기계적 손상층(mechanical damage layer)이 형성된다.On the other hand, when a silicon block or an ingot is sliced, a mechanical damage layer is formed on the silicon wafer.

따라서 기계적 손상층으로 인한 태양전지의 특성 저하를 방지하기 위해, 상기 기계적 손상층을 제거하기 위한 습식 식각 공정을 실시한다. 이때, 습식 식각 공정에는 알칼리(alkaline) 또는 산(acid) 식각액(etchant)을 사용한다.Therefore, a wet etching process for removing the mechanical damage layer is performed in order to prevent deterioration of the characteristics of the solar cell due to the mechanical damage layer. At this time, an alkaline or acid etchant is used for the wet etching process.

기계적 손상층을 제거한 후, 습식 식각 공정 또는 플라즈마를 이용한 건식 식각 공정을 이용하여 기판(110)의 전면(front surface)과 후면(back surface)을 텍스처링 표면으로 형성한다.After removing the mechanical damage layer, the front surface and the back surface of the substrate 110 are formed into a textured surface using a wet etching process or a dry etching process using a plasma.

본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.It will be understood by those skilled in the art that various changes and modifications may be made without departing from the scope of the present invention as defined by the following claims, .

110: 기판 120: 에미터부
130: 제1 절연막 130a: 하부막
130b: 상부막 140: 제1 전극
145: 제1 전극용 집전부 150: 후면 전계부
160: 제2 전극 165: 제2 전극용 집전부
170: 제2 절연막 C1: 제1 개구부
C2: 제2 개구부110: substrate 120: emitter portion
130: first insulating film 130a:
130b: upper film 140: first electrode
145: first electrode current collector 150: rear electrode part
160: Second electrode 165: Second electrode current collector
170: second insulating film C1: first opening
C2: second opening

Claims (21)

기판;
상기 기판의 한쪽 면에 위치하는 에미터부;
상기 에미터부 위에 위치하는 하부막 및 상기 하부막 위에 위치하는 상부막을 포함하고, 상기 하부막 및 상기 상부막은 기판의 일부를 노출하는 복수의 제1 개구부 및 복수의 제2 개구부를 구비하는 제1 절연막;
일정한 간격을 두고 서로 이격하여 위치하며, 상기 제1 개구부를 통해 노출된 상기 에미터부와 전기적으로 연결되는 복수의 제1 전극;
상기 복수의 제1 전극과 교차하며 상기 복수의 제1 전극과 전기적 및 물리적으로 연결되고, 상기 제2 개구부를 통해 노출된 상기 에미터부와 전기적으로 연결되는 복수의 제1 전극용 집전부
를 포함하며,
상기 제2 개구부는 상기 제1 개구부보다 크게 형성되거나, 상기 제1 전극용 집전부의 폭방향으로 위치하는 상기 제2 개구부의 개수가 상기 제1 전극의 폭방향으로 위치하는 상기 제1 개구부의 개수보다 많으며,
상기 제1 전극 및 상기 제1 전극용 집전부는 상기 에미터부와 접촉하는 시드층 및 상기 시드층 위에 위치하는 전극층을 구비하는 도금층을 각각 포함하고,
각각의 제1 전극은 상기 제1 절연막의 상부에 위치하는 상부 폭이 상기 제1 개구부에 위치하는 하부 폭보다 크게 형성되며,
상기 제1 개구부는 상기 하부막에 위치하는 상기 제1 개구부의 최대 폭이 상기 상부막에 위치하는 상기 제1 개구부의 최대 폭과 서로 다르게 형성되는 태양전지.Board;
An emitter positioned on one side of the substrate;
Wherein the lower film and the upper film are disposed on the lower insulating film, the lower insulating film, the lower insulating film, the upper insulating film, the lower insulating film, ;
A plurality of first electrodes which are spaced apart from each other at regular intervals and are electrically connected to the emitter portions exposed through the first openings;
And a plurality of first electrode current collectors that are electrically and physically connected to the plurality of first electrodes intersecting with the plurality of first electrodes and are electrically connected to the emitter portions exposed through the second openings,
/ RTI >
Wherein the second opening is formed to be larger than the first opening or the number of the second openings located in the width direction of the first electrode collector is larger than the number of the first openings More,
Wherein the first electrode and the first electrode current collector each include a plating layer having a seed layer in contact with the emitter portion and an electrode layer located on the seed layer,
Each of the first electrodes is formed to have an upper width located at an upper portion of the first insulating film larger than a lower width at which the first electrode is located at the first opening,
Wherein the first opening is formed so that a maximum width of the first opening located in the lower film is different from a maximum width of the first opening located in the upper film. 제1항에서,
상기 제1 개구부는 홀 패턴 또는 라인 패턴으로 형성되는 태양전지.The method of claim 1,
Wherein the first opening is formed in a hole pattern or a line pattern. 제1항에서,
상기 제1 개구부의 폭이 상기 제1 전극의 상부 폭의 1/2 이하로 형성되는 태양전지.The method of claim 1,
Wherein a width of the first opening is less than 1/2 of an upper width of the first electrode. 제1항에서,
상기 제1 개구부와 상기 제1 전극의 개수가 서로 동일한 태양전지.The method of claim 1,
Wherein the number of the first openings and the number of the first electrodes are equal to each other. 제1항에서,
상기 제1 개구부의 개수가 상기 제1 전극의 개수의 2배 이상인 태양전지.The method of claim 1,
Wherein the number of the first openings is at least two times the number of the first electrodes. 제5항에서,
각각의 제1 전극에는 적어도 2개의 제1 개구부가 위치하며, 상기 적어도 2개의 제1 개구부는 상기 제1 전극의 길이 방향으로 이격된 태양전지.The method of claim 5,
Wherein at least two first openings are located in each of the first electrodes and the at least two first openings are spaced apart in the longitudinal direction of the first electrode. 제1항 내지 제6항 중 어느 한 항에서,
상기 제1 전극용 집전부의 상부 폭은 상기 제1 전극의 상부 폭보다 큰 폭으로 형성되는 태양전지.7. The method according to any one of claims 1 to 6,
Wherein a top width of the first electrode current collector is greater than a top width of the first electrode. 제7항에서,
상기 제2 개구부는 홀 패턴 또는 라인 패턴으로 형성되는 태양전지.8. The method of claim 7,
And the second opening is formed as a hole pattern or a line pattern. 제7항에서,
상기 제2 개구부의 폭이 상기 제1 전극용 집전부의 상부 폭의 1/2 이하로 형성되는 태양전지.8. The method of claim 7,
And a width of the second opening is not more than 1/2 of an upper width of the first electrode current collector. 제7항에서,
상기 제2 개구부의 폭이 상기 제1 개구부의 폭보다 큰 태양전지.8. The method of claim 7,
And the width of the second opening is larger than the width of the first opening. 제7항에서,
상기 제2 개구부와 상기 제1 전극용 집전부의 개수가 서로 동일한 태양전지.8. The method of claim 7,
And the number of the second opening portions and the number of the first electrode current collecting portions are equal to each other. 제7항에서,
상기 제2 개구부의 개수가 상기 제1 전극용 집전부의 개수의 2배 이상인 태양전지.8. The method of claim 7,
Wherein the number of the second openings is two or more times the number of the first electrode current collectors. 제12항에서,
각각의 제1 전극용 집전부에는 적어도 2개의 제2 개구부가 위치하며, 상기 적어도 2개의 제2 개구부는 상기 제1 전극용 집전부의 길이 방향으로 이격된 태양전지.The method of claim 12,
Wherein at least two second openings are located in each of the first electrode current collectors and the at least two second openings are spaced apart in the longitudinal direction of the first electrode current collector. 제12항에서,
각각의 제1 전극용 집전부에는 적어도 2개의 제2 개구부가 위치하며, 상기 적어도 2개의 제2 개구부는 상기 제1 전극용 집전부의 폭 방향으로 이격된 태양전지.The method of claim 12,
Wherein at least two second openings are located in each of the first electrode current collecting portions and the at least two second openings are spaced apart in the width direction of the first electrode current collecting portion. 제14항에서,
각각의 제1 전극용 집전부는 상기 에미터부와 접촉하는 접촉부를 상기 제1 전극용 집전부의 폭 방향으로 적어도 2개 구비하는 태양전지.The method of claim 14,
Each of the first electrode current collecting portions has at least two contact portions in contact with the emitter portions in the width direction of the first electrode current collecting portion. 제7항에서,
상기 하부막은 산화물로 형성되고, 상기 상부막은 질화물로 형성되는 태양전지.8. The method of claim 7,
Wherein the lower film is formed of an oxide, and the upper film is formed of a nitride. 제7항에서,
상기 제2 개구부는 상기 하부막에 위치하는 상기 제2 개구부의 최대 폭이 상기 상부막에 위치하는 상기 제2 개구부의 최대 폭과 서로 다르게 형성되는 태양전지.8. The method of claim 7,
Wherein the second opening is formed so that a maximum width of the second opening located in the lower film is different from a maximum width of the second opening located in the upper film. 제17항에서,
상기 제1 개구부 중에서, 상기 상부막에 위치하는 부분은 균일한 폭으로 형성되고, 상기 하부막에 위치하는 부분은 상부 폭이 하부 폭보다 넓게 형성되며,
상기 제2 개구부 중에서, 상기 상부막에 위치하는 부분은 균일한 폭으로 형성되고, 상기 하부막에 위치하는 부분은 상부 폭이 하부 폭보다 넓게 형성되는 태양전지.The method of claim 17,
Wherein a portion of the first opening located in the upper film is formed to have a uniform width and a portion of the portion located in the lower film is formed to have an upper width larger than a lower width,
Wherein a portion of the second opening located in the upper film is formed to have a uniform width and a portion of the second film located in the lower film is formed to have an upper width larger than a lower width. 제7항에서,
상기 시드층은 니켈을 포함하는 물질로 형성되며, 50nm 내지 200nm의 두께로 형성되는 태양전지.8. The method of claim 7,
Wherein the seed layer is formed of a material containing nickel and has a thickness of 50 nm to 200 nm. 제19항에서,
상기 전극층은 구리층 및 구리층 위에 위치하는 주석층을 포함하는 태양전지.20. The method of claim 19,
Wherein the electrode layer comprises a copper layer and a tin layer located on the copper layer. 제20항에서,
상기 시드층과 상기 구리층 사이에 확산 방지층이 위치하는 태양전지.20. The method of claim 20,
And a diffusion preventing layer is disposed between the seed layer and the copper layer.
KR1020160176340A 2016-12-22 2016-12-22 Solar cell KR101729305B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160176340A KR101729305B1 (en) 2016-12-22 2016-12-22 Solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160176340A KR101729305B1 (en) 2016-12-22 2016-12-22 Solar cell

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110011511A Division KR20120091629A (en) 2011-02-09 2011-02-09 Solar cell

Publications (2)

Publication Number Publication Date
KR20170001683A true KR20170001683A (en) 2017-01-04
KR101729305B1 KR101729305B1 (en) 2017-04-21

Family

ID=57832053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160176340A KR101729305B1 (en) 2016-12-22 2016-12-22 Solar cell

Country Status (1)

Country Link
KR (1) KR101729305B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2327106A4 (en) 2008-09-16 2015-09-30 Lg Electronics Inc Solar cell and texturing method thereof
EP2356695B1 (en) 2009-03-03 2018-11-21 LG Electronics Inc. Solar cell

Also Published As

Publication number Publication date
KR101729305B1 (en) 2017-04-21

Similar Documents

Publication Publication Date Title
KR101665722B1 (en) Solar cell and manufacturing method thereof
KR101661768B1 (en) Solar cell and manufacturing method thereof
KR101699300B1 (en) Solar cell and manufacturing method thereof
US10304974B2 (en) Solar cell
KR101699299B1 (en) Bifacial solar cell
KR101630526B1 (en) Solar cell
KR101729745B1 (en) Solar cell and manufacturing method thereof
KR20120079591A (en) Solar cell and manufacturing method thereof
KR101729305B1 (en) Solar cell
KR101708242B1 (en) Solar cell and manufacturing method thereof
KR102126851B1 (en) Solar cell and manufacturing method thereof
KR101752404B1 (en) Solar cell and method for manufacturing the same
KR101890282B1 (en) Solar cell having a selective emitter and fabricting method thereof
KR20150061987A (en) Solar cell and manufacturing method thereof

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant