KR20170000883A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20170000883A
KR20170000883A KR1020150089826A KR20150089826A KR20170000883A KR 20170000883 A KR20170000883 A KR 20170000883A KR 1020150089826 A KR1020150089826 A KR 1020150089826A KR 20150089826 A KR20150089826 A KR 20150089826A KR 20170000883 A KR20170000883 A KR 20170000883A
Authority
KR
South Korea
Prior art keywords
control signal
polarity control
display device
polarity
data
Prior art date
Application number
KR1020150089826A
Other languages
English (en)
Other versions
KR102352594B1 (ko
Inventor
박주언
신형범
이원호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150089826A priority Critical patent/KR102352594B1/ko
Publication of KR20170000883A publication Critical patent/KR20170000883A/ko
Application granted granted Critical
Publication of KR102352594B1 publication Critical patent/KR102352594B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시장치에 관한 것으로, 극성 제어 신호에 응답하여 데이터 라인들에 공급되는 데이터 전압의 극성을 반전하는 데이터 구동부와, 및 상기 극성 제어 신호를 발생하는 타이밍 콘트롤러를 포함한다. 제3 극성 제어 신호의 위상이 RGBW 타입 표시장치에서 제1 극성 제어 신호에 대하여 역위상이고, RGB 타입 표시장치에서 제4 극성 제어 신호에 대하여 역위상이다. 제4 극성 제어 신호의 위상이 상기 RGBW 타입 표시장치에서 제2 극성 제어 신호에 대하여 역위상이고, 상기 RGB 타입 표시장치에서 제3 극성 제어 신호에 대하여 역위상이다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함) 어레이 기판을 갖는 표시장치에 관한 것이다.
액정표시장치(Liquid Crystal Display Device: LCD), 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display : OLED Display), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP), 전기영동 표시장치(Electrophoretic Display Device: EPD) 등 각종 평판 표시장치가 개발되고 있다. 액정표시장치는 액정 분자에 인가되는 전계를 데이터 전압에 따라 제어하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치에는 픽셀 마다 데이터 라인과 게이트 라인의 교차부에 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 형성되어 있다.
액정표시장치는 픽셀들이 매트릭스 형태로 배치된 표시패널, 표시패널에 빛을 조사하는 백라이트 유닛, 표시패널의 데이터라인들에 데이터전압을 공급하기 위한 소스 드라이브 집적회로(Integrated Circuit, 이하 "IC"라 함), 표시패널의 게이트라인들(또는 스캔라인들)에 게이트 펄스(또는 스캔 펄스)를 공급하기 위한 게이트 드라이브 IC, 및 IC들을 제어하는 제어회로, 백라이트 유닛의 광원을 구동하기 위한 광원 구동회로 등을 구비한다. 입력 영상은 표시패널의 픽셀 어레이에 표시된다.
픽셀들은 컬러 구현을 위하여 R(Red) 서브 픽셀, G(Green) 서브 픽셀, B(Blue) 서브 픽셀을 포함한다. 픽셀들은 RGB 서브 픽셀 이외에 W(White) 서브 픽셀을 더 포함할 수 있다. W 서브 픽셀은 픽셀들 각각의 휘도를 높임으로써 백라이트 유닛의 휘도를 낮추어 액정표시장치의 소비전력을 낮출 수 있다. 이하에서, RGB 타입 표시장치는 픽셀들이 RGB 서브 픽셀들로 나뉘어진 표시장치를 의미한다. RGBW 타입 표시장치는 픽셀들이 RGBW 서브 픽셀들로 나뉘어진 표시장치를 의미한다. RGB 타입 표시장치와 RGBW 타입 표시장치는 W 서브 픽셀의 차이로 인하여 컬러 배열이 다르다.
대화면, 고해상도 표시장치의 비용을 줄이기 위하여 소스 드라이브 IC를 줄일 수 있는 다양한 방법들이 시도되고 있으나 서브 픽셀들 간의 충전 불균일, 극성 불균일로 인한 공통 전압의 시프트(shift) 등 화질이 저하될 수 있다. RGB 타입 표시장치와 RGBW 타입 표시장치는 각각에서 화질을 최적화하기 위하여 TFT 어레이 기판 구조와 구동 회로를 공용화하기가 곤란하기 때문에 개발 비용이 클 수 밖에 없다.
본 발명은 RGB 타입 표시장치와 RGBW 타입 표시장치의 화질을 개선하고 TFT 어레이 기판을 공용화할 수 있는 표시장치를 제공한다.
본 발명의 표시장치는 다수의 데이터 라인들, 다수의 게이트라인들, 상기 데이터 라인들과 상기 게이트 라인들의 교차부에 형성된 박막 트랜지스터, 및 이웃한 서브 픽셀들이 같은 데이터 라인을 공유하는 TFT 어레이 기판을 포함한다.
본 발명의 표시장치는 극성 제어 신호에 응답하여 상기 데이터 라인들에 공급되는 데이터 전압의 극성을 반전하는 데이터 구동부, 및 상기 극성 제어 신호를 발생하는 타이밍 콘트롤러를 포함한다.
상기 극성 제어 신호는 RGBW 타입 표시장치와 RGB 타입 표시장치 각각에서 동일한 주기로 반전된다.
상기 극성 제어 신호는 제1 데이터 라인에 공급되는 데이터 전압의 극성을 제어하는 제1 극성 제어 신호, 제2 데이터 라인에 공급되는 데이터 전압의 극성을 제어하는 제2 극성 제어 신호, 제3 데이터 라인에 공급되는 데이터 전압의 극성을 제어하는 제3 극성 제어 신호, 및 제4 데이터 라인에 공급되는 데이터 전압의 극성을 제어하는 제4 극성 제어 신호를 포함한다.
상기 제3 극성 제어 신호의 위상이 상기 RGBW 타입 표시장치에서 상기 제1 극성 제어 신호에 대하여 역위상이고, 상기 RGB 타입 표시장치에서 상기 제4 극성 제어 신호에 대하여 역위상이다.
상기 제4 극성 제어 신호의 위상이 상기 RGBW 타입 표시장치에서 상기 제2 극성 제어 신호에 대하여 역위상이고, 상기 RGB 타입 표시장치에서 상기 제3 극성 제어 신호에 대하여 역위상이다.
본 발명의 표시장치는 소스 드라이브 IC를 줄일 수 있는 구조의 TFT 어레이 기판을 RGB 타입 표시장치와 RGBW 타입 표시장치에 공통으로 적용하고 극성 제어 신호를 각각의 표시장치에 최적화함으로써 RGB 타입 표시장치와 RGBW 타입 표시장치 모두에서 화질 저하 없이 TFT 어레이 기판을 공용화할 수 있다.
도 1은 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 2는 도 1에 도시된 표시패널의 TFT 어레이 기판 일부를 보여 주는 등가 회로도이다.
도 3은 RGBW 타입 표시장치에서 컬러 배열을 보여 주는 도면이다.
도 4는 RGB 타입 표시장치에서 컬러 배열을 보여 주는 도면이다.
도 5는 RGBW 타입 표시장치의 극성 제어 신호를 보여 주는 파형도이다.
도 6a 및 도 6b는 도 5와 같은 극성 제어 신호에 따라 결정되는 픽셀들의 극성을 보여 주는 도면이다.
도 7은 RGB 타입 표시장치의 극성 제어 신호를 보여 주는 파형도이다.
도 8a 및 도 8b는 도 7과 같은 극성 제어 신호에 따라 결정되는 픽셀들의 극성을 보여 주는 도면이다.
도 9는 RGB 타입 표시장치에서 도 5와 같은 극성 제어 신호로 픽셀들의 극성을 제어하는 예를 보여 주는 도면이다.
도 10은 도 9와 같은 픽셀 어레이에 적색 이미지를 표시할 때 적색 서브 픽셀들의 극성을 보여 주는 도면이다.
도 11은 RGB 타입 표시장치에서 도 7과 같은 극성 제어 신호로 픽셀들의 극성을 제어하는 예를 보여 주는 도면이다.
도 12는 도 11과 같은 픽셀 어레이에 적색 이미지를 표시할 때 적색 서브 픽셀들의 극성을 보여 주는 도면이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1을 참조하면, 본 발명의 표시장치는 표시패널(100)과, 표시패널(100)에 입력 영상의 데이터를 기입하기 위한 표시패널 구동회로를 구비한다. 표시패널(100)의 아래에는 표시패널(100)에 빛을 균일하게 조사하기 위한 백라이트 유닛이 배치될 수 있다.
이 표시장치는 소스 드라이브 IC들의 개수를 줄이기 위하여, 수평(x축 또는 로 라인 방향)으로 이웃한 두 개의 서브 픽셀들이 하나의 데이터 라인을 공유하는 DRD(Double rate driving) 표시장치로 구현한다. DRD 표시장치는 데이터 라인들의 개수가 감소되므로 소스 드라이브 IC들의 개수를 1/2로 줄일 수 있다. DRD 표시장치에서, 소스 드라이브 IC의 동작 주파수는 2 배 높아진다.
표시패널(100)은 액정층을 사이에 두고 서로 대향하는 TFT 어레이 기판과 컬러 필터 어레이 기판을 포함한다. 표시패널(100)는 데이터라인들(S1~Sm)과 게이트라인들(G1~Gn)의 교차 구조에 의해 매트릭스 형태로 배열되는 픽셀들을 포함한다. 픽셀들 각각은 RGB 서브 픽셀들로 나뉘어지거나 RGBW 서브 픽셀들로 나뉘어진다. 펜타일 렌더링 알고리즘(Pentile reandering algorithm)을 적용할 경우에, 픽셀들은 2 컬러의 서브 픽셀들을 포함할 수 있다. 예컨대, 제1 픽셀은 R 및 G 서브 픽셀을 포함하고, 제2 픽셀은 B 및 W 서브 픽셀을 포함할 수 있으나 이에 한정되지 않는다.
표시패널(100)의 TFT 어레이 기판에는 데이터라인들(S1~Sm), 게이트라인들(G1~Gn), 데이터 라인과 게이트 라인의 교차부에 배치된 TFT, TFT에 접속된 픽셀 전극(11), 및 픽셀 전극(11)에 접속된 스토리지 커패시터(Storage Capacitor, Cst) 등을 포함한다. 픽셀들 각각은 TFT를 통해 데이터전압을 충전하는 픽셀 전극(11)과 공통전압(Vcom)이 인가되는 공통 전극(12)의 전압차에 의해 구동되는 액정 분자들을 이용하여 빛의 투과양을 조정함으로써 비디오 데이터의 화상을 표시한다.
표시패널(100)의 컬러 필터 기판에는 블랙 매트릭스(Black matrix)와 컬러 필터(Color filter)를 포함한 컬러 필터 어레이가 형성된다. 공통 전극(12)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직 전계 구동방식의 경우에 상부 기판 상에 형성되며, IPS(In-Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평 전계 구동방식의 경우에 픽셀 전극(11)과 함께 TFT 어레이 기판 상에 형성될 수 있다. 표시패널(100)의 TFT 어레이 기판과 컬러 필터 어레이 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.
도시하지 않은 터치 스크린은 표시패널(100) 상에 구현될 수 있다. 터치 센서들은 TFT 어레이 기판 상에 내장되거나 표시패널(100) 상에 배치될 수 있다.
본 발명의 표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
표시패널 구동회로는 픽셀들에 입력 영상의 데이터를 기입한다. 표시패널 구동회로는 데이터 구동부(102), 게이트 구동부(104), 타이밍 콘트롤러(20), 및 감마 보정부(22)를 포함한다. RGB 타입 표시장치에서, 픽셀들에 기입되는 데이터는 R 데이터, G 데이터 및 B 데이터 및 W 데이터를 포함한다. RGBW 타입 표시장치에서, 픽셀들에 기입되는 데이터는 R 데이터, G 데이터, B 데이터 및 W 데이터를 포함한다.
데이터 구동부(102)는 다수의 소스 드라이브 IC를 포함한다. 소스 드라이브 IC들의 데이터 출력 채널들은 데이터라인들(S1~Sm)에 연결된다. 소스 드라이브 IC들은 타이밍 콘트롤러(20)로부터 입력 영상의 디지털 비디오 데이터를 입력 받는다. RGB 타입 표시장치에서, 소스 드라이브 IC들로 전송되는 디지털 비디오 데이터는 R 데이터, G 데이터, 및 B 데이터를 포함한다. RGBW 타입 표시장치에서, 소스 드라이브 IC들로 전송되는 디지털 비디오 데이터는 R 데이터, G 데이터, B 데이터, 및 W 데이터를 포함한다. 소스 드라이브 IC들은 타이밍 콘트롤러(20)의 제어 하에 입력 영상의 디지털 비디오 데이터를 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 출력한다. 데이터 구동부(102)의 출력 전압은 데이터 라인들(D1~Dm)에 공급된다.
수평으로 이웃한 2 개의 서브 픽셀들은 도 2와 같이 하나의 데이터 라인을 공유하여 그 데이터 라인을 통해 시분할된 데이터 전압들을 공급 받는다. 데이터 라인의 공유 구조로 인하여, 동일 해상도에서 일반적인 픽셀 어레이 구조에 비하여 데이터 라인들의 개수와 소스 드라이브 IC들의 개수를 줄일 수 있다.
소스 드라이드 IC들 각각은 타이밍 콘트롤러(20)의 제어 하에 픽셀들에 공급될 데이터 전압의 극성을 2 수평 기간 이상 N/2(N은 표시패널의 수직 해상도) 수평 기간 이하의 반전 주기로 반전시킬 수 있다. 도 5 내지 도 12는 데이터 전압의 극성이 2 수평 기간(2H) 마다 반전되는 예를 예시하였지만 이에 한정되지 않는다. 소스 드라이드 IC로부터 2 수평 기간 동안 연속으로 출력되는 4 컬러의 데이터 전압은 같은 데이터 라인을 공유하는 3 개 라인의 4 서브 픽셀들에 충전된다.
소스 드라이브 IC들은 타이밍 콘트롤러(20)로부터 수신된 극성 제어 신호(POL)에 응답하여 2 수평 기간(도 5 및 도 7, 2H) 동안 4 개의 서브 픽셀들에 충전될 4 컬러의 데이터 전압을 같은 극성으로 유지하고, 2 수평 기간(2H) 마다 데이터 전압의 극성을 반전시킨다. 따라서, 소스 드라이브 IC들은 4 수평 기간(도 5, 4H) 동안 8 개의 데이터 전압을 연속으로 출력하되, 2 수평 기간 마다 데이터 전압의 극성을 반전시킨다. 본 발명은 데이터 전압의 극성 반전 주기가 길어 데이터 전압의 트랜지션(transition) 횟수가 작다. 그 결과, 본 발명의 소스 드라이브 IC들의 소비 전력과 발열양을 줄일 수 있다. 소스 드라이드 IC들은 타이밍 콘트롤러(20)의 제어 하에 픽셀들에 공급될 데이터 전압의 극성을 4 수평 기간 주기로 반전시켜 데이터 전압의 트랜지션 횟수를 더 줄일 수 있다.
게이트 구동부(104)는 타이밍 콘트롤러(20)의 제어 하에 게이트 라인들(G1~Gn)에 게이트 펄스를 순차적으로 공급한다. 게이트 구동부(104)로부터 출력된 게이트 펄스는 픽셀들에 충전될 정극성/부극성 비디오 데이터 전압에 동기된다. 게이트 구동부(104)는 IC 비용을 줄이기 위하여, 같은 제조 공정에서 표시패널(100)의 TFT 어레이 기판 상에 직접 형성될 수 있다. 표시패널(100)의 하부 기판 상에 직접 형성된 게이트 구동부(104)는 "GIP(Gate in panel) 회로로 알려져 있다.
타이밍 콘트롤러(20)는 호스트 시스템(30)으로부터 수신된 입력 영상의 데이터를 데이터 구동부(102)로 전송한다. 타이밍 콘트롤러(20)와 데이터 구동부(102)의 소스 드라이브 IC들 간의 데이터 전송을 위한 인터페이스는 mini LVDS(Low-voltage differential signaling) 인터페이스 또는 EPI(Embedded Panel Interface) 인터페이스를 적용할 수 있다. EPI 인터페이스는 본원 출원인에 의해 출원된 대한민국 특허출원 10-2008-0127458(2008-12-15), 미국 출원 12/543,996(2009-08-19), 대한민국 특허출원 10-2008-0127456(2008-12-15), 미국 출원 12/461,652(2009-08-19), 대한민국 특허출원 10-2008-0132466(2008-12-23), 미국 출원 12/537,341(2009-08-07) 등에서 제안된 인터페이스 기술로 적용될 수 있다.
타이밍 콘트롤러(20)는 호스트 시스템(24)으로부터 입력 영상 데이터와 동기되는 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(DCLK) 등을 포함한다. 타이밍 콘트롤러(20)는 입력 영상의 픽셀 데이터와 함께 수신되는 타이밍 신호들(Vsync, Hsync, DE, DCLK)을 바탕으로 데이터 구동부(102)와 게이트 구동부(104)의 동작 타이밍을 제어한다. 타이밍 콘트롤러(20)는 픽셀들의 극성을 제어하기 위한 극성 제어 신호(POL)를 데이터 구동부(102)의 소스 드라이브 IC들 각각에 전송할 수 있다. Mini LVDS 인터페이스는 별도의 제어 배선을 통해 극성 제어 신호를 전송한다. EPI 인터페이스는 CDR(Clok and Data Recovery)을 위한 클럭 트레이닝 패턴(clock training pattern)과 RGB/RGBW 데이터 패킷 사이에 전송되는 콘트롤 데이터 패킷 내에 극성 제어 정보를 인코딩하여 소스 드라이브 IC들 각각에 전송하는 인터페이스 기술이다.
타이밍 콘트롤러(20)는 공지된 화이트 게인 산출 알고리즘을 이용하여 입력 영상의 RGB 데이터를 RGBW 데이터로 변환할 수 있다. 화이트 게인 산출 알고리즘은 공지의 어떠한 것도 가능하다. 예컨대, 본원 출원인에 의해 기출원된 대한민국 특허 출원 제10-2005-0039728(2005. 05. 12), 대한민국 특허 출원 제10-2005-0052906(2005. 06. 20), 대한민국 특허 출원 제10-2005-0066429(2007. 07. 21), 대한민국 특허 출원 제10-2006-0011292(2006. 02. 06) 등에서 제안된 화이트 게인 산출 알고리즘들이 적용 가능하다.
호스트 시스템(24)은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나일 수 있다.
타이밍 콘트롤러(20)는 EEPROM(Electrically Erasable Programmable Read-Only Memory)(21)에 저장된 설정값을 참조하여 데이터 구동부(102)와 게이트 구동부(104)의 동작 타이밍을 제어하기 위한 데이터/게이트 타이밍 제어 신호를 발생한다. EEPROM(21)에는 데이터/게이트 타이밍 제어신호에 대한 라이징 에지 타이밍(rising edge timing), 펄스 듀레이션(pulse duration), 폴링 에지 타이밍(falling edge timing) 등이 미리 설정되어 있다.
본 발명은 RGB 타입 표시장치와 RGBW 타입 표시장치에서 TFT 어레이 기판과 구동 회로를 공용화한다. RGB 타입 표시장치와 RGBW 타입 표시장치에서 컬러 필터 어레이 기판은 컬러 배치가 다르기 때문에 공용화될 수 없다. 구동 회로의 하드웨어 구성은 달라지지 않고, EEPROM(21)에 미리 설정되는 극성 제어 정보만 달라진다. RGBW 타입 표시장치는 도 5와 같은 극성 제어 신호(POL)로 데이터 전압의 극성이 반전될 때 우수한 화질을 구현할 수 있다. RGB 타입 표시장치에는 도 7과 같은 극성 제어 신호(POL)로 데이터 전압의 극성이 반전될 때 우수한 화질을 구현할 수 있다.
롬 라이터(ROM writer)를 통해 EEPROM(21)에 데이터가 기입되거나 변경될 수 있다. 따라서, LCD 모듈 메이커나 세트 메이커는 EEPROM(21)의 극성 제어 정보만 변경하여 동일한 TFT 어레이 기판과 구동 회로를 RGB 타입 표시장치와 RGBW 타입 표시장치 모두에 공통으로 사용할 수 있다.
도 2는 TFT 어레이 기판 일부를 보여 주는 등가 회로도이다. 도 2에서 공통 전극(12)과 스토리지 커패시터(Cst)는 생략되어 있다. 이 TFT 어레이 기판은 RGB 타입 표시장치와 RGBW 타입 표시장치에서 호환된다.
도 2를 참조하면, 같은 데이터 라인(S1)을 공유하고 동일 극성의 데이터 전압을 순차적으로 충전하는 서브 픽셀들의 연결 관계를 살펴 보면 아래와 같다.
표시패널(100)의 기수 번째 라인(line)에 배치된 서브 픽셀들을 P1~P4이라 하고, 표시패널(100)의 우수 번째 라인에 배치된 서브 픽셀들을 P5~P8이라 할 때, 서브 픽셀들의 연결 관계를 설명하면 다음과 같다.
제1 서브 픽셀(P1)은 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제J(J는 양의 정수)+1 데이터 라인(S1)을 통해 공급되는 제1 데이터 전압을 제1 픽셀 전극(PIX1)에 공급하는 제1 TFT(T1)를 포함한다. 제1 TFT(T1)는 제1 게이트 라인(G1)에 접속된 게이트, 제J+1 데이터 라인(S1)에 접속된 드레인, 및 제1 픽셀 전극(PIX1)에 접속된 소스를 포함한다.
제2 서브 픽셀(P2)은 제2 게이트 라인(G2)으로부터의 제2 게이트 펄스에 응답하여 제J+1 데이터 라인(S1)을 통해 공급되는 제2 데이터 전압을 제2 픽셀 전극(PIX2)에 공급하는 제2 TFT(T2)를 포함한다. 제2 TFT(T2)는 제2 게이트 라인(G2)에 접속된 게이트, 제J+1 데이터 라인(S1)에 접속된 드레인, 및 제2 픽셀 전극(PIX2)에 접속된 소스를 포함한다.
제3 서브 픽셀(P6)은 제3 게이트 라인(G3)으로부터의 제3 게이트 펄스에 응답하여 제J+1 데이터 라인(S1)을 통해 공급되는 제3 데이터 전압을 제3 픽셀 전극(PIX3)에 공급하는 제3 TFT(T3)를 포함한다. 제3 TFT(T3)는 제3 게이트 라인(G3)에 접속된 게이트, 제J+1 데이터 라인(S1)에 접속된 드레인, 및 제3 픽셀 전극(PIX3)에 접속된 소스를 포함한다.
제4 서브 픽셀(P5)은 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제J+1 데이터 라인(S1)을 통해 공급되는 제4 데이터 전압을 제4 픽셀 전극(PIX4)에 공급하는 제4 TFT(T4)를 포함한다. 제4 TFT(T4)는 제4 게이트 라인(G4)에 접속된 게이트, 제J+1 데이터 라인(S1)에 접속된 드레인, 및 제4 픽셀 전극(PIX4)에 접속된 소스를 포함한다.
제J+2 데이터 라인(S2)을 공유하는 서브 픽셀들(P3, P4, P7, P8)은 데이터 라인을 제외하면 그 연결 관계가 서브 픽셀들(P1, P2, P5, P6)과 동일하다.
도 3은 RGBW 타입 표시장치에서 컬러 배열을 나타낸다. 도 3에서, 컬러 필터 기판의 기수 번째 라인은 RGBW 순서로 컬러 필터가 배치되고, 우수 번째 라인은 BWRG 순서로 컬러 필터가 배치될 수 있다. 도 4는 RGB 타입 표시장치에서 컬러 배열을 나타낸다. 도 4에서, 컬러 필터 기판의 기수 번째 라인과 우수 번째 라인 각각에서 RGB 순서로 컬러 필터가 배치된다.
도 5는 RGBW 타입 표시장치의 극성 제어 신호를 보여 주는 파형도이다. 도 5는 제J+1 내지 제J+4 데이터 라인들(S1~S4)에 공급되는 극성 제어 신호(POL(S1)~POL(S4))를 보여 준다. 도 6은 도 5와 같은 극성 제어 신호에 따라 결정되는 픽셀들의 극성을 보여 주는 도면이다. 도 6a는 기수 번째 프레임 기간의 픽셀 극성을 보여 주는 도면이다. 도 6b는 우수 번째 프레임 기간의 픽셀 극성을 보여 주는 도면이다.
이하에서, 제1 데이터 라인(S1)에 공급되는 데이터 전압의 극성을 제어하는 극성 제어 신호를 "제1 극성 제어 신호"라 하고, 제2 데이터 라인(S2)에 공급되는 데이터 전압의 극성을 제어하는 "제2 극성 제어 신호"라 한다. 제3 데이터 라인(S3)에 공급되는 데이터 전압의 극성을 제어하는 극성 제어 신호를 "제3 극성 제어 신호"라 하고, 제4 데이터 라인(S4)에 공급되는 데이터 전압의 극성을 제어하는 "제4 극성 제어 신호"라 한다.
도 5 및 도 6을 참조하면, 제1 내지 제4 극성 제어 신호(POL(S1)~POL(S4)) 각각은 2 수평 기간(2H) 마다 반전된다. 제2 극성 제어 신호(POL(S2))는 제1 극성 제어 신호(POL(S1))에 비하여 1 수평 기간(1H) 만큼의 위상차를 갖는다. 제3 극성 제어 신호(POL(S3))는 제1 극성 제어 신호(POL(S1)에 대하여 역위상으로 발생된다. 제4 극성 제어 신호(POL(S4))는 제3 극성 제어 신호(POL(S3))에 비하여 1 수평 기간(1H) 만큼의 위상차를 갖는다. 제4 극성 제어 신호(POL(S4))는 제2 극성 제어 신호(POL(S2))에 대하여 역위상으로 발생된다.
제1 내지 제4 극성 제어 신호(POL(S1)~POL(S4)) 각각은 매 프레임 기간 마다 반전된다. 제1 내지 제4 극성 제어 신호(POL(S1)~POL(S4))의 하이 로직 레벨(High logic level)은 데이터 전압의 극성을 정극성으로 제어한다. 반면에, 제1 내지 제4 극성 제어 신호(POL(S1)~POL(S4))의 로우 로직 레벨(Low logic level)은 데이터 전압의 극성을 부극성으로 제어한다.
소스 드라이브 IC는 제1 내지 제4 극성 제어 신호(POL(S1)~POL(S4))에 응답하여 데이터 전압의 극성을 반전시킨다. 픽셀들의 극성은 도 5와 같은 극성 제어 신호(POL(S1)~POL(S4))에 의해 도 6과 같이 제어된다. 픽셀 어레이는 이웃한 서브 픽셀들 간에 1 도트 단위로 데이터 전압의 극성이 반전되는 픽셀들과, 2 도트 단위로 데이터 전압의 극성이 반전되는 픽셀들을 포함한다. 1 도트(dot)는 1 서브 픽셀을 의미한다. 도 5와 같은 극성 제어 신호(POL(S1)~POL(S4))는 RGBW 표시장치에서 동일 극성이 라인 또는 블록 형태로 집중할 때 보일 수 있는 휘도차와 플리커(flcker)를 방지할 수 있다. 또한, 도 5와 같은 극성 제어 신호(POL(S1)~POL(S4))는 RGBW 표시장치에서 수직 및 수평 방향을 따라 배치되는 픽셀들의 극성이 어느 한쪽으로 치우치지 않게 하여 공통 전압(Vcom)의 시프트를 방지할 수 있다. 공통 전압(Vcom)이 시프트되면 같은 계조에서 정극성 픽셀과 부극성 픽셀 간에 데이터 전압 충전율이 달라져 정극성 픽셀과 부극성 픽셀의 휘도차를 초래한다. 따라서, 도 5와 같은 극성 제어 신호(POL(S1)~POL(S4))는 RGBW 표시장치에서 최적의 화질을 구현할 수 있다.
본원의 발명자들은 다양한 화질 테스트를 반복 실시한 결과, 도 5와 같은 극성 제어 신호(POL(S1)~POL(S4))를 RGB 표시장치에 적용할 때 화질이 저하되는 현상을 발견하였다. 본원의 발명자들은 다양한 후보들의 극성 패턴으로 픽셀 어레이의 극성을 변경하면서 수 많은 화질 테스트를 반복 실험하여 RGBW 표시장치의 TFT 어레이 기판을 RGBW 표시장치에 적용할 때 화질이 저하되지 않는 최적의 극성 제어 방법을 도출하였다. 이 극성 제어 방법에 대하여 도 7 및 도 8을 결부하여 설명하기로 한다.
도 7은 RGB 타입 표시장치의 극성 제어 신호를 보여 주는 파형도이다. 도 8은 도 7과 같은 극성 제어 신호에 따라 결정되는 픽셀들의 극성을 보여 주는 도면이다. 도 8a는 기수 번째 프레임 기간의 픽셀 극성을 보여 주는 도면이다. 도 8b는 우수 번째 프레임 기간의 픽셀 극성을 보여 주는 도면이다.
도 7 및 도 8을 참조하면, 제1 내지 제4 극성 제어 신호(POL(S1)~POL(S4)) 각각은 2 수평 기간(2H) 마다 반전된다. 제3 극성 제어 신호(POL(S3))는 제1 극성 제어 신호(POL(S1))에 비하여 1 수평 기간(1H) 만큼의 위상차를 갖는다. 제2 극성 제어 신호(POL(S2))는 제1 극성 제어 신호(POL(S1)에 대하여 역위상으로 발생된다. 제4 극성 제어 신호(POL(S4))는 제2 극성 제어 신호(POL(S2))에 비하여 1 수평 기간(1H) 만큼의 위상차를 갖는다. 제4 극성 제어 신호(POL(S4))는 제3 극성 제어 신호(POL(S3))에 대하여 역위상으로 발생된다.
제1 내지 제4 극성 제어 신호(POL(S1)~POL(S4)) 각각은 매 프레임 기간 마다 반전된다. 제1 내지 제4 극성 제어 신호(POL(S1)~POL(S4))의 하이 로직 레벨은 데이터 전압의 극성을 정극성으로 반전시킨다. 반면에, 제1 내지 제4 극성 제어 신호(POL(S1)~POL(S4))의 로우 로직 레벨은 데이터 전압의 극성을 부극성으로 반전시킨다.
소스 드라이브 IC는 제1 내지 제4 극성 제어 신호(POL(S1)~POL(S4))에 응답하여 데이터 전압의 극성을 반전시킨다. 픽셀들의 극성은 도 7과 같은 극성 제어 신호(POL(S1)~POL(S4))에 의해 도 8과 같이 제어된다. 픽셀 어레이는 이웃한 서브 픽셀들 간에 1 도트 단위로 데이터 전압의 극성이 반전되는 픽셀들과, 2 도트 단위로 데이터 전압의 극성이 반전되는 픽셀들을 포함한다. 도 7과 같은 극성 제어 신호(POL(S1)~POL(S4))는 RGB 표시장치에서 동일 극성이 라인 또는 블록 형태로 집중할 때 보일 수 있는 휘도차와 플리커(flcker)를 방지할 수 있다. 또한, 도 7과 같은 극성 제어 신호(POL(S1)~POL(S4))는 RGBW 표시장치에서 수직 및 수평 방향을 따라 배치되는 픽셀들의 극성이 어느 한쪽으로 치우치지 않게 하여 공통 전압(Vcom)의 시프트를 방지할 수 있다. 따라서, 도 5와 같은 극성 제어 신호(POL(S1)~POL(S4))는 RGBW 표시장치에서 최적의 화질을 구현할 수 있다.
도 9는 RGB 타입 표시장치에서 도 5와 같은 극성 제어 신호로 픽셀들의 극성을 제어하는 예를 보여 주는 도면이다. 도 10은 도 9와 같은 픽셀 어레이에 적색을 표시할 때 적색(R) 서브 픽셀들의 극성을 보여 주는 도면이다.
도 9 및 도 10을 참조하면, 픽셀 어레이에 적색과 같은 원색 이미지를 표시하면, 같은 극성을 갖는 픽셀들이 가로 라인, 세로 라인, 대각 라인 등 일정한 라인을 따라 배열되고 그 폭이 두껍게 된다. 시청자는 도 10과 같은 극성 패턴으로 순색 이미지가 픽셀 어레이에 표시될 때 자신의 머리를 좌우로 흔들거나 위아래로 흔들 때 픽셀들의 극성 차로 인하여 줄 무늬와 같은 노이즈를 볼 수 있다.
도 11은 RGB 타입 표시장치에서 도 7과 같은 극성 제어 신호로 픽셀들의 극성을 제어하는 예를 보여 주는 도면이다.
도 12는 도 11과 같은 픽셀 어레이에 적색을 표시할 때 적색(R) 서브 픽셀들의 극성을 보여 주는 도면이다.
도 11 및 도 12를 참조하면, 픽셀 어레이에 적색과 같은 원색 이미지를 표시하면, 같은 극성을 갖는 픽셀들이 도 10에 비하여 더 분산된다. 그 결과, 시청자는 도 12와 같은 극성 패턴으로 순색 이미지가 픽셀 어레이에 표시될 때 자신의 머리를 좌우로 흔들거나 위아래로 흔들더라도 노이즈를 거의 인식하지 않는다.
본 발명의 표시장치는 RGBW 타입 표시장치와 RGB 타입 표시장치에서 동일한 TFT 어레이 기판과 구동 회로를 사용할 때 컬러 배열이 다른 표시장치 각각에서 최적의 화질을 구현하기 위하여 극성 제어 신호를 변경한다. 극성 제어 신호(POL(S1)~POL(S4))는 RGBW 타입 표시장치와 RGB 타입 표시장치 각각에서 동일한 주기로 반전된다. 제3 극성 제어 신호(POL(S3))의 위상은 RGBW 타입 표시장치에서 제1 극성 제어 신호(POL(S1))에 대하여 역위상이고, RGB 타입 표시장치에서 제4 극성 제어 신호(POL(S4))에 대하여 역위상이다. 제4 극성 제어 신호(POL(S4))의 위상은 RGBW 타입 표시장치에서 제2 극성 제어 신호(POL(S2))에 대하여 역위상이고, RGB 타입 표시장치에서 제3 극성 제어 신호(POL(S3))에 대하여 역위상이다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100 : 표시패널 102 : 데이터 구동부
104 : 게이트 구동부 20 : 타이밍 콘트롤러
21 : EEPROM POL(S1) ~ POL(S4) : 극성 제어 신호

Claims (4)

  1. 다수의 데이터 라인들, 다수의 게이트라인들, 상기 데이터 라인들과 상기 게이트 라인들의 교차부에 형성된 박막 트랜지스터, 및 이웃한 서브 픽셀들이 같은 데이터 라인을 공유하는 박막 트랜지스터 어레이 기판;
    극성 제어 신호에 응답하여 상기 데이터 라인들에 공급되는 데이터 전압의 극성을 반전하는 데이터 구동부; 및
    상기 극성 제어 신호를 발생하는 타이밍 콘트롤러를 포함하고,
    상기 극성 제어 신호는 RGBW 타입 표시장치와 RGB 타입 표시장치 각각에서 동일한 주기로 반전되고,
    상기 극성 제어 신호는,
    제1 데이터 라인에 공급되는 데이터 전압의 극성을 제어하는 제1 극성 제어 신호;
    제2 데이터 라인에 공급되는 데이터 전압의 극성을 제어하는 제2 극성 제어 신호;
    제3 데이터 라인에 공급되는 데이터 전압의 극성을 제어하는 제3 극성 제어 신호; 및
    제4 데이터 라인에 공급되는 데이터 전압의 극성을 제어하는 제4 극성 제어 신호를 포함하고,
    상기 제3 극성 제어 신호의 위상이 상기 RGBW 타입 표시장치에서 상기 제1 극성 제어 신호에 대하여 역위상이고, 상기 RGB 타입 표시장치에서 상기 제4 극성 제어 신호에 대하여 역위상이며,
    상기 제4 극성 제어 신호의 위상이 상기 RGBW 타입 표시장치에서 상기 제2 극성 제어 신호에 대하여 역위상이고, 상기 RGB 타입 표시장치에서 상기 제3 극성 제어 신호에 대하여 역위상인 표시장치.
  2. 제 1 항에 있어서,
    상기 픽셀들은,
    상기 박막 트랜지스터 어레이 기판의 기수 번째 라인에 배치된 제1 및 제2 서브 픽셀들과, 상기 박막 트랜지스터 어레이 기판의 우수 번째 라인에 배치된 제3 및 제4 서브 픽셀들 포함하고,
    상기 제1 서브 픽셀은 제1 게이트 라인으로부터의 제1 게이트 펄스에 응답하여 특정 데이터 라인을 통해 공급되는 제1 데이터 전압을 제1 픽셀 전극에 공급하는 제1 박막 트랜지스터를 포함하고,
    상기 제2 서브 픽셀은 제2 게이트 라인으로부터의 제2 게이트 펄스에 응답하여 상기 특정 데이터 라인을 통해 공급되는 제2 데이터 전압을 제2 픽셀 전극에 공급하는 제2 박막 트랜지스터를 포함하고,
    상기 제3 서브 픽셀은 제3 게이트 라인으로부터의 제3 게이트 펄스에 응답하여 상기 특정 데이터 라인을 통해 공급되는 제3 데이터 전압을 제3 픽셀 전극에 공급하는 제3 박막 트랜지스터를 포함하고,
    상기 제4 서브 픽셀이 제4 게이트 라인으로부터의 제4 게이트 펄스에 응답하여 상기 특정 데이터 라인을 통해 공급되는 제4 데이터 전압을 제4 픽셀 전극에 공급하는 제4 박막 트랜지스터를 포함하는 표시장치.
  3. 제 2 항에 있어서,
    상기 RGBW 타입 표시장치에서,
    상기 극성 제어 신호는 RGBW 타입 표시장치와 RGB 타입 표시장치 각각에서 2 수평 기간마다 반전되고,
    상기 제2 극성 제어 신호는 상기 제1 극성 제어 신호에 비하여 1 수평 기간 만큼의 위상차를 가지며,
    상기 제4 극성 제어 신호가 상기 제3 극성 제어 신호에 비하여 1 수평 기간 만큼의 위상차를 갖는 표시장치.
  4. 제 2 항에 있어서,
    상기 RGB 타입 표시장치에서,
    상기 극성 제어 신호는 RGBW 타입 표시장치와 RGB 타입 표시장치 각각에서 2 수평 기간마다 반전되고,
    상기 제3 극성 제어 신호는 상기 제1 극성 제어 신호에 비하여 1 수평 기간 만큼의 위상차를 가지며,
    상기 제4 극성 제어 신호가 상기 제2 극성 제어 신호에 비하여 1 수평 기간 만큼의 위상차를 갖는 표시장치.
KR1020150089826A 2015-06-24 2015-06-24 표시장치 KR102352594B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150089826A KR102352594B1 (ko) 2015-06-24 2015-06-24 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150089826A KR102352594B1 (ko) 2015-06-24 2015-06-24 표시장치

Publications (2)

Publication Number Publication Date
KR20170000883A true KR20170000883A (ko) 2017-01-04
KR102352594B1 KR102352594B1 (ko) 2022-01-19

Family

ID=57831424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150089826A KR102352594B1 (ko) 2015-06-24 2015-06-24 표시장치

Country Status (1)

Country Link
KR (1) KR102352594B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070115539A (ko) * 2006-06-03 2007-12-06 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동 방법
KR20110011309A (ko) * 2009-07-28 2011-02-08 엘지디스플레이 주식회사 액정표시장치
KR101340999B1 (ko) * 2007-04-24 2013-12-13 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070115539A (ko) * 2006-06-03 2007-12-06 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동 방법
KR101340999B1 (ko) * 2007-04-24 2013-12-13 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
KR20110011309A (ko) * 2009-07-28 2011-02-08 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR102352594B1 (ko) 2022-01-19

Similar Documents

Publication Publication Date Title
US9905152B2 (en) Liquid crystal display
US9570020B2 (en) Display device having subpixels of four colors in each pixel
US10147371B2 (en) Display device having pixels with shared data lines
US9870749B2 (en) Display device
US9934736B2 (en) Liquid crystal display and method for driving the same
KR102279353B1 (ko) 표시패널
KR102000048B1 (ko) 액정 표시 장치 및 그 구동 방법
KR102184043B1 (ko) 표시장치
KR102265524B1 (ko) 표시장치
KR102169032B1 (ko) 표시장치
KR102134320B1 (ko) 액정표시장치
KR20130051773A (ko) 액정표시장치의 인버전 구동방법
KR101985245B1 (ko) 액정표시장치
KR20150076442A (ko) 액정표시장치
KR102244985B1 (ko) 표시패널
KR20170067402A (ko) 액정표시장치
KR102352594B1 (ko) 표시장치
KR102160121B1 (ko) 표시장치
KR102326168B1 (ko) 표시장치
KR20160029225A (ko) 액정표시장치
KR102169963B1 (ko) 액정표시장치 및 이의 도트 인버전 제어방법
KR20120029266A (ko) 액정표시장치
KR20080000992A (ko) 표시 장치
KR20150076440A (ko) 액정표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant