KR20170000785A - 캐리어 부착 동박, 적층체, 프린트 배선판, 전자기기 및 프린트 배선판의 제조 방법 - Google Patents

캐리어 부착 동박, 적층체, 프린트 배선판, 전자기기 및 프린트 배선판의 제조 방법 Download PDF

Info

Publication number
KR20170000785A
KR20170000785A KR1020160077230A KR20160077230A KR20170000785A KR 20170000785 A KR20170000785 A KR 20170000785A KR 1020160077230 A KR1020160077230 A KR 1020160077230A KR 20160077230 A KR20160077230 A KR 20160077230A KR 20170000785 A KR20170000785 A KR 20170000785A
Authority
KR
South Korea
Prior art keywords
carrier
layer
copper foil
ultra
thin copper
Prior art date
Application number
KR1020160077230A
Other languages
English (en)
Inventor
요시유키 미요시
미치야 코히키
토모타 나가우라
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20170000785A publication Critical patent/KR20170000785A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C65/00Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor
    • B29C65/72Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor by combined operations or combined techniques, e.g. welding and stitching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • B32B7/06Interconnection of layers permitting easy separation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00Metals, their alloys or their compounds
    • B32B2311/24Aluminium
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

극박 구리층의 두께가 0.9㎛ 이하인 캐리어 부착 동박에 대하여, 캐리어 벗김 시에 생기는 핀 홀의 발생을 양호하게 억제하는 것이 가능한 캐리어 부착 동박을 제공한다. 캐리어, 중간층, 극박 구리층을 이 순서로 갖는 캐리어 부착 동박으로서, 극박 구리층의 두께가 0.9㎛ 이하이고, JIS C 6471 8.1에 준거한 90°박리법으로 상기 캐리어를 벗길 때의 박리 강도가 10N/m 이하인 캐리어 부착 동박.

Description

캐리어 부착 동박, 적층체, 프린트 배선판, 전자기기 및 프린트 배선판의 제조 방법{COPPER FOIL WITH CARRIER, LAMINATE, PRINTED WIRING BOARD, ELECTRONIC DEVICE, AND PRODUCTION METHOD FOR PRINTED WIRING BOARD}
본 발명은 캐리어 부착 동박(銅箔), 적층체, 프린트 배선판, 전자기기 및 프린트 배선판의 제조 방법에 관한 것이며, 특히, 극박(極薄) 구리층의 두께가 0.9㎛ 이하인 캐리어 부착 초극박 동박, 적층체, 프린트 배선판, 전자기기 및 프린트 배선판의 제조 방법에 관한 것이다.
프린트 배선판은 동박에 절연 기판을 접착시켜서 구리 피복 적층판으로 한 후에, 에칭에 의해 동박 면에 도체 패턴을 형성하는 공정을 거쳐 제조되는 것이 일반적이다. 최근의 전자기기의 소형화, 고성능화 요구의 증대에 수반하여 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전해, 프린트 배선판에 대해서 도체 패턴의 미세화(파인 피치화)나 고주파 대응 등이 요구되고 있다.
파인 피치화에 대응해서, 최근에는 두께 9㎛ 이하, 나아가서는 두께 5㎛ 이하의 동박이 요구되고 있지만, 이러한 극박의 동박은 기계적 강도가 낮아 프린트 배선판의 제조 시에 찢어지거나, 주름이 발생하거나 하기 쉬우므로, 두께가 있는 금속박을 캐리어로서 이용하고, 이것에 박리층을 개재해서 극박 구리층을 전착(電着)시킨 캐리어 부착 동박이 등장해 있다. 극박 구리층의 표면을 절연 기판에 맞붙여서 열압착 후, 캐리어는 박리층을 개재해서 박리 제거된다. 노출된 극박 구리층 상에 레지스트로 회로 패턴을 형성한 후에, 극박 구리층을 황산-과산화수소계의 부식액(etchant)으로 에칭 제거하는 방법(MSAP: Modified-Semi-Additive-Process)에 의해, 미세 회로가 형성된다.
또한, 캐리어 부착 동박의 극박 구리층의 핀 홀의 발생을 억제하는 기술로서, 일본 공개특허공보 특개2004-169181호(특허문헌 1), 일본 공개특허공보 특개2005-076091호(특허문헌 2)를 들 수 있다.
특허문헌 1 : 일본 공개특허공보 특개2004-169181호 특허문헌 2 : 일본 공개특허공보 특개2005-076091호
최근, 극박 구리층의 두께를 0.9㎛ 이하까지 얇게 한 소위 캐리어 부착 초극박 동박의 연구·개발이 진행되고 있다. 그러나, 이러한 극박 구리층의 두께가 0.9㎛ 이하인 캐리어 부착 초극박 동박에 대하여, 그 얇기에 기인해 캐리어 벗김 시에 극박 구리층의 일부가 캐리어측으로 딸려와서, 남은 극박 구리층에 핀 홀이 생긴다는 문제가 있다. 그래서, 본 발명은 극박 구리층의 두께가 0.9㎛ 이하인 캐리어 부착 동박에 대하여, 캐리어 벗김 시에 생기는 핀 홀의 발생을 양호하게 억제하는 것이 가능한 캐리어 부착 동박을 제공하는 것을 과제로 한다.
상기 목적을 달성하기 위해, 본 발명자는 캐리어 벗김 시의 박리 강도의 최적화에 의해, 극박 구리층의 두께가 0.9㎛ 이하인 캐리어 부착 동박에 있어서의 캐리어 벗김 시에 생기는 핀 홀의 발생을 양호하게 억제할 수 있는 것을 알아냈다.
본 발명은 상기 발견을 기초로 해서 완성한 것이며, 일 측면에 있어서, 캐리어, 중간층, 극박 구리층을 이 순서로 갖는 캐리어 부착 동박으로서, 상기 극박 구리층의 두께가 0.9㎛ 이하이고, JIS C 6471 8.1에 준거한 90°박리법으로 상기 캐리어를 벗길 때의 박리 강도가 10N/m 이하인 캐리어 부착 동박이다.
본 발명의 캐리어 부착 동박은 일 실시형태에 있어서, JIS C 6471 8.1에 준거한 90°박리법으로 상기 캐리어를 벗길 때의 박리 강도가 3∼10N/m이다.
본 발명의 캐리어 부착 동박은 다른 일 실시형태에 있어서, JIS C 6471 8.1에 준거한 90°박리법으로 상기 캐리어를 벗길 때의 박리 강도가 3∼9N/m이다.
본 발명의 캐리어 부착 동박은 또 다른 일 실시형태에 있어서, JIS C 6471 8.1에 준거한 90°박리법으로 상기 캐리어를 벗길 때의 박리 강도가 3∼8N/m이다.
본 발명의 캐리어 부착 동박은 또 다른 일 실시형태에 있어서, 상기 극박 구리층의 두께가 0.05∼0.9㎛이다.
본 발명의 캐리어 부착 동박은 또 다른 일 실시형태에 있어서, 상기 극박 구리층의 두께가 0.1∼0.9㎛이다.
본 발명의 캐리어 부착 동박은 또 다른 일 실시형태에 있어서, 상기 극박 구리층의 두께가 0.85㎛ 이하이다.
본 발명의 캐리어 부착 동박은 또 다른 일 실시형태에 있어서, 상기 극박 구리층의 단위 면적(㎡)당의 핀 홀 개수(개/㎡)가 20개/㎡ 이하이다.
본 발명의 캐리어 부착 동박은 또 다른 일 실시형태에 있어서, 본 발명의 캐리어 부착 동박이 캐리어의 한쪽의 면에 극박 구리층을 가질 경우에 있어서, 상기 극박 구리층측 및 상기 캐리어측의 적어도 한쪽의 표면 또는 양쪽의 표면에, 또는,
본 발명의 캐리어 부착 동박이 캐리어의 양쪽의 면에 극박 구리층을 가질 경우에 있어서, 당해 한쪽 또는 양쪽의 극박 구리층측의 표면에,
조화(粗化) 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층을 갖는다.
본 발명의 캐리어 부착 동박은 또 다른 일 실시형태에 있어서, 상기 방청층 및 상기 내열층의 적어도 한쪽이 니켈, 코발트, 구리, 아연에서 선택되는 하나 이상의 원소를 포함한다.
본 발명의 캐리어 부착 동박은 또 다른 일 실시형태에 있어서, 상기 극박 구리층 상에 수지층을 구비한다.
본 발명의 캐리어 부착 동박은 또 다른 일 실시형태에 있어서, 상기 조화 처리층, 상기 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층의 위에 수지층을 구비한다.
본 발명의 캐리어 부착 동박은 또 다른 일 실시형태에 있어서, 상기 수지층이 유전체를 포함한다.
본 발명은 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박을 사용해서 제조한 프린트 배선판이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박을 사용해서 제조한 적층체이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박과 수지를 포함하는 적층체로서, 상기 캐리어 부착 동박의 단면(端面)의 일부 또는 전부가 상기 수지에 의해 덮여 있는 적층체이다.
본 발명은 또 다른 일 측면에 있어서, 하나의 본 발명의 캐리어 부착 동박을 상기 캐리어측 또는 상기 극박 구리층측으로부터, 다른 하나의 본 발명의 캐리어 부착 동박의 상기 캐리어측 또는 상기 극박 구리층측에 적층한 적층체이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 적층체를 사용한 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 적층체에 수지층과 회로의 2층을 적어도 1회 마련하는 공정, 및
상기 수지층 및 회로의 2층을 적어도 1회 형성한 후에, 상기 적층체의 캐리어 부착 동박으로부터 상기 극박 구리층 또는 상기 캐리어를 박리시키는 공정
을 포함하는 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 동박 캐리어를 벗기는 공정을 거쳐 구리 피복 적층판을 형성하고,
그 후, 세미애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미애디티브법 중 어느 하나의 방법에 의해서, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 회로를 형성하는 공정,
상기 회로가 매몰되도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 수지층을 형성하는 공정,
상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정, 및
상기 캐리어 또는 상기 극박 구리층을 박리시킨 후에, 상기 극박 구리층 또는 상기 캐리어를 제거함으로써, 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정
을 포함하는 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면과 수지 기판을 적층하는 공정,
상기 캐리어 부착 동박의 수지 기판과 적층한 측과는 반대측의 극박 구리층측 표면 또는 상기 캐리어측 표면에 수지층과 회로의 2층을 적어도 1회 마련하는 공정, 및
상기 수지층 및 회로의 2층을 적어도 1회 형성한 후에, 상기 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정
을 포함하는 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판의 제조 방법에 의해서 제조한 프린트 배선판을 사용해서 제조한 전자기기이다.
본 발명에 따르면, 극박 구리층의 두께가 0.9㎛ 이하인 캐리어 부착 동박에 대하여, 캐리어 벗김 시에 생기는 핀 홀의 발생을 양호하게 억제하는 것이 가능한 캐리어 부착 동박을 제공할 수 있다.
도 1의 A 내지 C는 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 따른, 회로 도금·레지스트 제거까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 2의 D 내지 F는 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 따른, 수지 및 2층째 캐리어 부착 동박 적층에서부터 레이저 구멍 뚫기까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 3의 G 내지 I는 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 따른, 비어 필 형성에서부터 1층째의 캐리어 박리까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 4의 J 내지 K는 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 따른, 플래시 에칭에서부터 범프·구리 필러 형성까지의 공정에 있어서의 배선판 단면의 모식도이다.
<캐리어 부착 동박>
본 발명의 캐리어 부착 동박은 캐리어, 중간층, 극박 구리층을 이 순서로 갖는다. 또한, 중간층, 극박 구리층을 캐리어의 한쪽의 면 또는 양쪽의 면에 마련해도 되고, 게다가 당해 한쪽의 면의 극박 구리층과 다른 쪽의 면의 캐리어 또는 당해 양쪽의 면의 극박 구리층에 대해서 조화 처리 등의 표면 처리를 행해도 된다. 캐리어 부착 동박 자체의 사용 방법은 당업자에게 주지이지만, 예를 들면 극박 구리층의 표면을 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성섬유포 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합 기재 에폭시 수지 및 유리포 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 필름, 액정 폴리머, 불소 수지 등의 절연 기판 또는 필름에 맞붙여서 열압착 후에 캐리어를 벗기고, 절연 기판에 접착한 극박 구리층을 목적으로 하는 도체 패턴에 에칭해, 최종적으로 적층체(구리 피복 적층체 등), 또는 프린트 배선판 등을 제조할 수 있다.
본 발명의 캐리어 부착 동박은 JIS C 6471 8.1에 준거한 90°박리법으로 캐리어를 벗길 때의 박리 강도가 10N/m 이하로 제어되어 있다. 이와 같이, JIS C 6471 8.1에 준거한 90°박리법으로 캐리어를 벗길 때의 박리 강도가 10N/m 이하로 제어됨으로써, 극박 구리층의 두께가 0.9㎛ 이하인 소위 캐리어 부착 초극박 동박에 있어서 캐리어 벗김 시에 생기는 핀 홀의 발생을 양호하게 억제할 수 있다. JIS C 6471 8.1에 준거한 90°박리법으로 캐리어를 벗길 때의 박리 강도가 10N/m를 초과하면, 캐리어 벗김 시에, 극박 구리층의 일부가 캐리어에 인장되어 버려, 당해 부위가 극박 구리층에 있어서 핀 홀로 되어버린다. 한편, 캐리어와 극박 구리층의 박리 강도가 지나치게 작으면, 양자의 접착성이 불량해질 우려가 있다. 이러한 점에서, 본 발명의 캐리어 부착 동박은 JIS C 6471 8.1에 준거한 90°박리법으로 캐리어를 벗길 때의 박리 강도가 3∼10N/m로 제어되어 있는 것이 바람직하며, 3∼9N/m로 제어되어 있는 것이 보다 바람직하고, 3∼8N/m로 제어되어 있는 것이 보다 바람직하고, 3∼5N/m로 제어되어 있는 것이 보다 더 바람직하다.
<캐리어>
본 발명에 사용할 수 있는 캐리어는 금속박 또는 수지 필름이며, 예를 들면 동박, 동합금박, 니켈박, 니켈 합금박, 철박, 철 합금박, 스테인리스박, 알루미늄박, 알루미늄 합금박, 절연 수지 필름, 폴리이미드 필름, LCP(액정 폴리머) 필름, 불소 수지 필름, 폴리아미드 필름, PET 필름의 형태로 제공된다. 본 발명에 사용할 수 있는 캐리어는 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티타늄이나 스테인리스의 드럼 상에 구리를 전해 석출해서 제조되고, 압연 동박은 압연롤에 의한 소성 가공과 열처리를 반복해서 제조된다. 동박의 재료로서는 터프 피치 구리(JIS H3100 합금 번호 C1100)나 무산소 구리(JIS H3100 합금 번호 C1020 또는 JIS H3510 합금 번호 C1011)와 같은 고순도의 구리 외에, 예를 들면 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 콜슨계 구리 합금과 같은 구리 합금도 사용 가능하다. 또, 본 명세서에 있어서 용어 「동박」을 단독으로 사용했을 때에는 동합금박도 포함하는 것으로 한다.
본 발명에 사용할 수 있는 캐리어의 두께에 대해서도 특별히 제한은 없지만, 캐리어로서의 역할을 수행하는데 적합한 두께로 적절히 조절하면 되며, 예를 들면 5㎛ 이상으로 할 수 있다. 단, 지나치게 두꺼우면 생산 코스트가 높아지므로 일반적으로는 35㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 8∼70㎛이며, 보다 전형적으로는 12∼70㎛이고, 보다 전형적으로는 18∼35㎛이다. 또한, 원료 코스트를 저감하는 관점에서는 캐리어의 두께는 작은 것이 바람직하다. 그 때문에, 캐리어의 두께는, 전형적으로는 5㎛ 이상 35㎛ 이하이며, 바람직하게는 5㎛ 이상 18㎛ 이하이고, 바람직하게는 5㎛ 이상 12㎛ 이하이고, 바람직하게는 5㎛ 이상 11㎛ 이하이고, 바람직하게는 5㎛ 이상 10㎛ 이하이다. 또, 캐리어의 두께가 작을 경우에는, 캐리어의 통박(通箔) 시에 접힘 주름이 발생하기 쉽다. 접힘 주름의 발생을 방지하기 위해, 예를 들면 캐리어 부착 동박 제조 장치의 반송롤을 평활하게 하는 것이나, 반송롤과 그 다음의 반송롤과의 거리를 짧게 하는 것이 유효하다.
캐리어로서 전해 동박을 사용할 경우의 제조 조건의 일례는, 이하에 나타낸다.
<전해액 조성>
구리 : 90∼110g/L
황산 : 90∼110g/L
염소 : 50∼100ppm
레벨링제1(비스(3설포프로필)디설피드) : 10∼30ppm
레벨링제2(아민 화합물) : 10∼30ppm
상기한 아민 화합물에는 이하의 화학식의 아민 화합물을 사용할 수 있다.
또, 본 발명에 있어서 기재되어 있는 전해액, 도금액 등은, 특별히 기재가 없는 한 잔부는 물이다.
[화학식 1]
Figure pat00001
(상기 화학식 중, R1 및 R2은 히드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화탄화수소기, 알킬기로 이루어지는 1군에서 선택되는 것임)
<제조 조건>
전류 밀도 : 70∼100A/d㎡
전해액 온도 : 50∼60℃
전해액 선속(線速) : 3∼5m/sec
전해 시간 : 0.5∼10분간
<중간층>
캐리어의 편면(片面) 또는 양면 상에는 중간층을 마련한다. 동박 캐리어와 중간층의 사이에 다른 층을 마련해도 된다. 본 발명에서 사용하는 중간층은, 캐리어 부착 동박이 절연 기판에의 적층 공정 전에는 캐리어로부터 극박 구리층이 박리되기 어려운 한편, 절연 기판에의 적층 공정 후에는 캐리어로부터 극박 구리층이 박리 가능해지는 구성이면 특별히 한정되지 않는다. 예를 들면, 본 발명의 캐리어 부착 동박의 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, 이들의 합금, 이들의 수화물, 이들의 산화물, 유기물로 이루어지는 군에서 선택되는 1종 또는 2종 이상을 포함해도 된다. 또한, 중간층은 복수의 층이어도 된다.
또한, 예를 들면, 중간층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn으로 구성된 원소군에서 선택된 1종의 원소로 이루어지는 단일 금속층, 혹은, Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn으로 구성된 원소군에서 선택된 1종 또는 2종 이상의 원소로 이루어지는 합금층, 혹은, 유기물층을 형성하고, 그 위에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn으로 구성된 원소군에서 선택된 1종 또는 2종 이상의 원소의 수화물 또는 산화물 또는 유기물로 이루어지는 층을 형성함으로써 구성할 수 있다.
또한, 예를 들면 중간층은, 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn의 원소군 중 어느 1종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn의 원소군에서 선택된 1종 이상의 원소로 이루어지는 합금층 혹은 유기물로 이루어지는 층, 그 다음으로 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn의 원소군 중 어느 1종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn의 원소군에서 선택된 1종 이상의 원소로 이루어지는 합금층으로 구성할 수 있다. 또한, 다른 층에는 중간층으로서 사용할 수 있는 층 구성을 사용해도 된다.
중간층을 편면에만 마련할 경우, 캐리어의 반대면에는 조화 처리층이나 Ni 도금층 등의 방청층을 마련하는 것이 바람직하다. 또, 중간층을 크로메이트 처리나 아연 크로메이트 처리나 도금 처리로 마련했을 경우에는, 크롬이나 아연 등, 부착한 금속의 일부는 수화물이나 산화물로 되어 있는 경우가 있을 것으로 생각된다.
또한, 예를 들면, 중간층은, 캐리어 위에, 니켈, 니켈-인 합금 또는 니켈-코발트 합금과, 크롬 함유층이 이 순서로 적층되어 구성할 수 있다. 니켈과 구리의 접착력은 크롬과 구리의 접착력보다도 높으므로, 극박 구리층을 박리할 때에, 극박 구리층과 크롬의 계면에서 박리되게 된다. 또한, 중간층의 니켈에는 캐리어로부터 구리 성분이 극박 구리층으로 확산해 가는 것을 방지하는 배리어 효과가 기대된다. 크롬 함유층은 크로메이트 처리층 또는 크롬층 또는 크롬 합금층인 것이 바람직하다. 여기에서 크로메이트 처리층이란 무수크롬산, 크롬산, 이크롬산, 크롬산염 또는 이크롬산염을 포함하는 액으로 처리된 층을 말한다. 크로메이트 처리층은 Co, Fe, Ni, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti 등의 원소(금속, 합금, 산화물, 질화물, 황화물 등 어떠한 형태여도 됨)를 포함해도 된다. 크로메이트 처리층의 구체예로서는, 순(純) 크로메이트 처리층이나 아연 크로메이트 처리층 등을 들 수 있다. 본 발명에 있어서는, 무수크롬산 또는 이크롬산칼륨 수용액으로 처리한 크로메이트 처리층을 순크로메이트 처리층이라 한다. 또한, 본 발명에 있어서는 무수크롬산 또는 이크롬산칼륨 및 아연을 포함하는 처리액으로 처리한 크로메이트 처리층을 아연 크로메이트 처리층이라 한다. 중간층에 있어서의 니켈의 부착량은 바람직하게는 100㎍/d㎡ 이상 40000㎍/d㎡ 이하, 보다 바람직하게는 200㎍/d㎡ 이상 30000㎍/d㎡ 이하, 보다 바람직하게는 300㎍/d㎡ 이상 20000㎍/d㎡ 이하, 보다 바람직하게는 400㎍/d㎡ 이상 15000㎍/d㎡ 미만이고, 중간층에 있어서의 크롬의 부착량은 5㎍/d㎡ 이상 150㎍/d㎡ 이하인 것이 바람직하며, 5㎍/d㎡ 이상 100㎍/d㎡ 이하인 것이 바람직하다.
또한, 중간층이 포함하는 유기물은 질소 함유 유기 화합물, 황 함유 유기 화합물 및 카르복시산으로 이루어지는 군에서 선택되는 1종 이상의 유기물인 것이 바람직하다. 구체적인 질소 함유 유기 화합물로서는, 치환기를 갖는 트리아졸 화합물인 1,2,3-벤조트리아졸, 카르복시벤조트리아졸, N',N'-비스(벤조트리아졸릴메틸)우레아, 1H-1,2,4-트리아졸 및 3-아미노-1H-1,2,4-트리아졸 등을 사용하는 것이 바람직하다.
황 함유 유기 화합물에는, 메르캅토벤조티아졸, 2-메르캅토벤조티아졸나트륨, 티오시아누르산 및 2-벤즈이미다졸티올 등을 사용하는 것이 바람직하다.
카르복시산으로서는, 특히 모노카르복시산을 사용하는 것이 바람직하며, 그 중에서도 올레산, 리놀산 및 리놀레산 등을 사용하는 것이 바람직하다.
전술한 유기물은 두께로 5㎚ 이상 80㎚ 이하 함유하는 것이 바람직하며, 10㎚ 이상 70㎚ 이하 함유하는 것이 보다 바람직하다. 중간층은 전술한 유기물을 복수 종류(1종 이상) 포함해도 된다.
유기물의 두께는 이하와 같이 측정하는 것이 가능하다.
<중간층의 유기물 두께>
캐리어 부착 동박의 극박 구리층을 캐리어로부터 박리한 후에, 노출된 극박 구리층의 중간층측의 표면과, 노출된 캐리어의 중간층측의 표면을 XPS 측정해, 뎁스 프로파일(depth profile)을 작성한다. 그리고, 극박 구리층의 중간층측의 표면으로부터 최초로 탄소 농도가 3at% 이하로 된 깊이를 A(㎚)로 하고, 캐리어의 중간층측의 표면으로부터 최초로 탄소 농도가 3at% 이하로 된 깊이를 B(㎚)로 하고, A와 B의 합계를 중간층의 유기물의 두께(㎚)로 할 수 있다.
상기 XPS의 가동 조건을 이하에 나타낸다.
·장치 : XPS 측정 장치(아루박파이사, 형식 5600MC)
·도달 진공도 : 3.8×10-7
·X선 : 단색 AlKα 또는 비(非)단색 MgKα, 엑스선 출력 300W, 검출 면적 800㎛φ, 시료와 검출기가 이루는 각도 45°
·이온선 : 이온 종류 Ar+, 가속 전압 3㎸, 스위프(掃引) 면적 3㎜×3㎜, 스퍼터링 레이트 2.8㎚/min(SiO2 환산)
<극박 구리층>
중간층의 위에는 극박 구리층을 마련한다. 중간층과 극박 구리층의 사이에는 다른 층을 마련해도 된다. 극박 구리층은 캐리어의 양면에 마련해도 된다. 극박 구리층은 전해 구리층이어도 된다. 여기에서, 당해 전해 구리층이란, 전기 도금(전해 도금)에 의해 형성된 구리층을 말한다. 극박 구리층은, 황산구리, 피로인산구리, 술팜산구리, 시안화구리 등의 전해욕을 이용한 전기 도금에 의해 형성할 수 있으며, 일반적인 전해 구리층으로 사용되고, 고전류 밀도에서의 동박 형성이 가능한 점에서 황산구리욕이 바람직하다. 또, 극박 구리층을 형성하기 위하여 사용하는 도금액에 광택제를 첨가해도 된다. 극박 구리층의 두께는 0.9㎛ 이하로 제어되어 있다. 이러한 구성에 의해, 당해 극박 구리층을 사용해서 극히 미세한 회로를 형성하는 것이 가능해진다. 극박 구리층의 두께는, 얇을수록 회로 형성성(形成性)을 향상시키기 쉽기 때문에, 0.85㎛ 이하인 것이 바람직하며, 0.80㎛ 이하인 것이 보다 바람직하고, 0.75㎛ 이하인 것이 보다 더 바람직하고, 0.70㎛ 이하인 것이 보다 더 바람직하고, 0.65㎛ 이하인 것이 보다 더 바람직하고, 0.60㎛ 이하인 것이 보다 더 바람직하고, 0.50㎛ 이하인 것이 보다 더 바람직하고, 0.45㎛ 이하인 것이 보다 더 바람직하고, 0.40㎛ 이하인 것이 보다 더 바람직하고, 0.35㎛ 이하인 것이 보다 더 바람직하고, 0.32㎛ 이하인 것이 보다 더 바람직하고, 0.30㎛ 이하인 것이 보다 더 바람직하고, 0.25㎛ 이하인 것이 보다 더 바람직하다. 극박 구리층의 두께는 지나치게 작으면 취급이 곤란해진다는 문제가 생길 우려가 있기 때문에, 0.01㎛ 이상인 것이 바람직하며, 0.05㎛ 이상인 것이 바람직하고, 0.10㎛ 이상인 것이 바람직하고, 0.15㎛ 이상인 것이 보다 바람직하다. 극박 구리층의 두께는, 전형적으로는 0.01∼0.9㎛이며, 전형적으로는 0.05∼0.9㎛이고, 보다 전형적으로는 0.1∼0.9㎛이고, 보다 더 전형적으로는 0.15∼0.9㎛이다.
극박 구리층의 핀 홀의 발생은 회로의 단선을 야기할 우려가 있다. 그 때문에, 극박 구리층의 핀 홀 개수를 저감하는 것이 바람직하다.
극박 구리층의 단위 면적(㎡)당의 핀 홀 개수(개/㎡)는 20개/㎡ 이하인 것이 바람직하며, 15개/㎡ 이하인 것이 바람직하고, 11개/㎡ 이하인 것이 바람직하고, 10개/㎡ 이하인 것이 바람직하고, 8개/㎡ 이하인 것이 바람직하고, 6개/㎡ 이하인 것이 바람직하고, 5개/㎡ 이하인 것이 바람직하고, 3개/㎡ 이하인 것이 바람직하고, 1개/㎡ 이하인 것이 바람직하고, 1개/㎡ 이하인 것이 바람직하고, 0개/㎡인 것이 바람직하다.
<조화 처리 및 그 밖의 표면 처리>
극박 구리층의 표면 또는 캐리어의 표면 중 어느 한쪽 또는 양쪽에는, 예를 들면 절연 기판과의 밀착성을 양호하게 하는 것 등을 위하여 조화 처리를 실시함으로써 조화 처리층을 마련해도 된다. 조화 처리는, 예를 들면, 구리 또는 구리 합금으로 조화 입자를 형성함에 의해 행할 수 있다. 조화 처리는 미세한 것이어도 된다. 조화 처리층은 구리, 니켈, 코발트, 인, 텅스텐, 비소, 몰리브덴, 크롬 및 아연으로 이루어지는 군에서 선택된 어느 하나의 단체(單體) 또는 어느 1종 이상을 포함하는 합금으로 이루어지는 층 등이어도 된다. 또한, 구리 또는 구리 합금으로 조화 입자를 형성한 후, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 이차 입자나 삼차 입자를 마련하는 조화 처리를 더 행할 수도 있다. 그 후에, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 내열층 및/또는 방청층을 형성해도 되고, 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 처리를 더 실시해도 된다. 또는 조화 처리를 행하지 않고, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 내열층 및/또는 방청층을 형성하고, 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 처리를 더 실시해도 된다. 즉, 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층을 형성해도 되고, 극박 구리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층을 형성해도 된다. 또, 상술한 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층은 각각 복수의 층으로 형성되어도 된다(예를 들어, 2층 이상, 3층 이상 등).
여기에서 크로메이트 처리층이란 무수크롬산, 크롬산, 이크롬산, 크롬산염 또는 이크롬산염을 포함하는 액으로 처리된 층을 말한다. 크로메이트 처리층은 코발트, 철, 니켈, 몰리브덴, 아연, 탄탈륨, 구리, 알루미늄, 인, 텅스텐, 주석, 비소 및 티타늄 등의 원소(금속, 합금, 산화물, 질화물, 황화물 등 어떠한 형태여도 됨)를 포함해도 된다. 크로메이트 처리층의 구체예로서는, 무수크롬산 또는 이크롬산칼륨 수용액으로 처리한 크로메이트 처리층이나, 무수크롬산 또는 이크롬산칼륨 및 아연을 포함하는 처리액으로 처리한 크로메이트 처리층 등을 들 수 있다.
또한, 캐리어의 극박 구리층을 마련하는 측의 표면과는 반대측의 표면에 조화 처리층을 마련하는 것은, 캐리어를 당해 조화 처리층을 갖는 표면측으로부터 수지 기판 등의 지지체에 적층할 때, 캐리어와 수지 기판이 박리되기 어려워진다는 이점을 갖는다. 상술과 같이 극박 구리층 또는 캐리어의 표면의 조화 처리층 상에 내열층 등의 표면 처리층을 더 형성함으로써, 적층시키는 수지 기재에 극박 구리층 또는 캐리어로부터의 구리 등의 원소가 확산하는 것을 양호하게 억제할 수 있으며, 수지 기재와의 적층 시의 열압착에 의한 밀착성이 향상된다.
내열층, 방청층으로서는 공지의 내열층, 방청층을 사용할 수 있다. 예를 들면, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티타늄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈륨의 군에서 선택되는 1종 이상의 원소를 포함하는 층이어도 되고, 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티타늄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈륨의 군에서 선택되는 1종 이상의 원소로 이루어지는 금속층 또는 합금층이어도 된다. 또한, 내열층 및/또는 방청층은 전술한 원소를 포함하는 산화물, 질화물, 규화물을 포함해도 된다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금을 포함하는 층이어도 된다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금층이어도 된다. 상기 니켈-아연 합금층은, 불가피 불순물을 제외하고, 니켈을 50wt%∼99wt%, 아연을 50wt%∼1wt% 함유하는 것이어도 된다. 상기 니켈-아연 합금층의 아연 및 니켈의 합계 부착량이 5∼1000㎎/㎡, 바람직하게는 10∼500㎎/㎡, 바람직하게는 20∼100㎎/㎡이어도 된다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량과 아연의 부착량과의 비(=니켈의 부착량/아연의 부착량)가 1.5∼10인 것이 바람직하다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량은 0.5㎎/㎡∼500㎎/㎡인 것이 바람직하며, 1㎎/㎡∼50㎎/㎡인 것이 보다 바람직하다. 내열층 및/또는 방청층이 니켈-아연 합금을 포함하는 층일 경우, 동박과 수지 기판과의 밀착성이 향상된다.
예를 들면 내열층 및/또는 방청층은, 부착량이 1㎎/㎡∼100㎎/㎡, 바람직하게는 5㎎/㎡∼50㎎/㎡의 니켈 또는 니켈 합금층과, 부착량이 1㎎/㎡∼80㎎/㎡, 바람직하게는 5㎎/㎡∼40㎎/㎡의 주석층을 순차 적층한 것이어도 되며, 상기 니켈 합금층은 니켈-몰리브덴, 니켈-아연, 니켈-몰리브덴-코발트, 니켈-주석 합금 중 어느 1종에 의해 구성되어도 된다. 또한, 전술한 내열층 및/또는 방청층은, [니켈 또는 니켈 합금 중의 니켈 부착량]/[주석 부착량]=0.25∼10인 것이 바람직하며, 0.33∼3인 것이 보다 바람직하다. 당해 내열층 및/또는 방청층을 사용하면 캐리어 부착 동박을 프린트 배선판에 가공해서 이후의 회로의 벗김 강도, 당해 벗김 강도의 내약품성 열화율 등이 양호해진다.
상기 실란 커플링 처리층은, 공지의 실란 커플링제를 사용해서 형성해도 되며, 에폭시계 실란, 아미노계 실란, 메타크릴옥시계 실란, 메르캅토계 실란, 비닐계 실란, 이미다졸계 실란, 트리아진계 실란 등의 실란 커플링제 등을 사용해서 형성해도 된다. 또, 이러한 실란 커플링제는 2종 이상 혼합해서 사용해도 된다. 그 중에서도, 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제를 사용해서 형성한 것임이 바람직하다.
실란 커플링 처리층은, 규소 원자 환산으로, 0.05㎎/㎡∼200㎎/㎡, 바람직하게는 0.15㎎/㎡∼20㎎/㎡, 바람직하게는 0.3㎎/㎡∼2.0㎎/㎡의 범위로 마련되어 있는 것이 바람직하다. 전술한 범위의 경우, 기재와 표면 처리 동박과의 밀착성을 보다 향상시킬 수 있다.
또한, 극박 구리층, 조화 처리층, 내열층, 방청층, 실란 커플링 처리층 또는 크로메이트 처리층의 표면에, 국제공개번호 WO2008/053878호, 일본 공개특허공보 제2008-111169호, 일본 특허공보 제5024930호, 국제공개번호 WO2006/028207호, 일본 특허공보 제4828427호, 국제공개번호 WO2006/134868호, 일본 특허공보 제5046927호, 국제공개번호 WO2007/105635호, 일본 특허공보 제5180815호, 일본 공개특허공보 제2013-19056호에 기재된 표면 처리를 행할 수 있다.
또한, 본 발명의 캐리어 부착 동박은 상기 극박 구리층 상, 혹은 상기 조화 처리층 상, 혹은 상기 내열층, 방청층, 혹은 크로메이트 처리층, 혹은 실란 커플링 처리층의 위에 수지층을 구비해도 된다. 상기 수지층은 절연 수지층이어도 된다.
상기 수지층은 접착제여도 되며, 접착용의 반경화 상태(B스테이지 상태)의 절연 수지층이어도 된다. 반경화 상태(B스테이지 상태)란, 그 표면에 손가락으로 만져도 점착감이 없어, 당해 절연 수지층을 중첩해서 보관할 수 있으며, 또한 가열 처리를 받으면 경화 반응이 일어나는 상태인 것을 포함한다.
또한, 상기 수지층은 열경화성 수지를 포함해도 되며, 열가소성 수지여도 된다. 또한, 상기 수지층은 열가소성 수지를 포함해도 된다. 그 종류는 각별히 한정되는 것은 아니지만, 예를 들면, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산에스테르 화합물, 말레이미드 화합물, 폴리비닐아세탈 수지, 우레탄 수지, 폴리에테르설폰, 폴리에테르설폰 수지, 방향족 폴리아미드 수지, 폴리아미드이미드 수지, 고무 변성 에폭시 수지, 페녹시 수지, 카르복시기 변성 아크릴로니트릴-부타디엔 수지, 폴리페닐렌옥사이드, 비스말레이미드트리아진 수지, 열경화성 폴리페닐렌옥사이드 수지, 시아네이트에스테르계 수지, 다가 카르복시산의 무수물, 가교 가능한 관능기를 갖는 선상 폴리머, 폴리페닐렌에테르 수지, 2,2-비스(4-시아나토페닐)프로판, 인 함유 페놀 화합물, 나프텐산망간, 2,2-비스(4-글리시딜페닐)프로판, 폴리페닐렌에테르-시아네이트계 수지, 실록산 변성 폴리아미드이미드 수지, 시아노에스테르 수지, 포스파젠계 수지, 고무 변성 폴리아미드이미드 수지, 이소프렌, 수소 첨가형 폴리부타디엔, 폴리비닐부티랄, 페녹시, 고분자 에폭시, 방향족 폴리아미드, 불소 수지, 비스페놀, 블록 공중합 폴리이미드 수지 및 시아노에스테르 수지의 군에서 선택되는 1종 이상을 포함하는 수지를 바람직한 것으로서 들 수 있다.
또한, 상기 에폭시 수지는, 분자 내에 2개 이상의 에폭시기를 갖는 것으로서, 전기·전자 재료 용도에 사용할 수 있는 것이면, 특별히 문제없이 사용할 수 있다. 또한, 상기 에폭시 수지는 분자 내에 2개 이상의 글리시딜기를 갖는 화합물을 사용해서 에폭시화한 에폭시 수지가 바람직하다. 또한, 상기 에폭시 수지는, 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 비스페놀S형 에폭시 수지, 비스페놀AD형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화(臭素化)에폭시 수지, 페놀노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 브롬화비스페놀A형 에폭시 수지, 오르토크레졸노볼락형 에폭시 수지, 고무 변성 비스페놀A형 에폭시 수지, 글리시딜아민형 에폭시 수지, 트리글리시딜이소시아누레이트, N,N-디글리시딜아닐린 등의 글리시딜아민 화합물, 테트라히드로프탈산디글리시딜에스테르 등의 글리시딜에스테르 화합물, 인 함유 에폭시 수지, 비페닐형 에폭시 수지, 비페닐노볼락형 에폭시 수지, 트리스히드록시페닐메탄형 에폭시 수지, 테트라페닐에탄형 에폭시 수지의 군에서 선택되는 1종 또는 2종 이상을 혼합해서 사용할 수 있으며, 또는 상기 에폭시 수지의 수소 첨가체나 할로겐화체를 사용할 수 있다.
상기 인 함유 에폭시 수지로서 공지의 인을 함유하는 에폭시 수지를 사용할 수 있다. 또한, 상기 인 함유 에폭시 수지는 예를 들면, 분자 내에 2 이상의 에폭시기를 구비하는 9,10-디히드로-9-옥사-10-포스파페난트렌-10-옥사이드로부터의 유도체로서 얻어지는 에폭시 수지인 것이 바람직하다.
상기 수지층은 공지의 수지, 수지경화제, 화합물, 경화촉진제, 유전체(무기 화합물 및/또는 유기 화합물을 포함하는 유전체, 금속 산화물을 포함하는 유전체 등 어떠한 유전체를 사용해도 됨), 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재, 전술한 수지, 전술한 화합물 등을 포함해도 된다. 또한, 상기 수지층은 예를 들면 국제공개번호 WO2008/004399호, 국제공개번호 WO2008/053878호, 국제공개번호 WO2009/084533호, 일본 공개특허공보 평11-5828호, 일본 공개특허공보 평11-140281호, 일본 특허공보 제3184485호, 국제공개번호 WO97/02728호, 일본 특허공보 제3676375호, 일본 공개특허공보 제2000-43188호, 일본 특허공보 제3612594호, 일본 공개특허공보 제2002-179772호, 일본 공개특허공보 제2002-359444호, 일본 공개특허공보 제2003-304068호, 일본 특허공보 제3992225, 일본 공개특허공보 제2003-249739호, 일본 특허공보 제4136509호, 일본 공개특허공보 제2004-82687호, 일본 특허공보 제4025177호, 일본 공개특허공보 제2004-349654호, 일본 특허공보 제4286060호, 일본 공개특허공보 제2005-262506호, 일본 특허공보 제4570070호, 일본 공개특허공보 제2005-53218호, 일본 특허공보 제3949676호, 일본 특허공보 제4178415호, 국제공개번호 WO2004/005588호, 일본 공개특허공보 제2006-257153호, 일본 공개특허공보 제2007-326923호, 일본 공개특허공보 제2008-111169호, 일본 특허공보 제5024930호, 국제공개번호 WO2006/028207호, 일본 특허공보 제4828427호, 일본 공개특허공보 제2009-67029호, 국제공개번호 WO2006/134868호, 일본 특허공보 제5046927호, 일본 공개특허공보 제2009-173017호, 국제공개번호 WO2007/105635호, 일본 특허공보 제5180815호, 국제공개번호 WO2008/114858호, 국제공개번호 WO2009/008471호, 일본 공개특허공보 제2011-14727호, 국제공개번호 WO2009/001850호, 국제공개번호 WO2009/145179호, 국제공개번호 WO2011/068157호, 일본 공개특허공보 제2013-19056호에 기재되어 있는 물질(수지, 수지경화제, 화합물, 경화촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 사용해서 형성해도 된다.
(수지층이 유전체(유전체 필러)를 포함할 경우)
상기 수지층은 유전체(유전체 필러)를 포함해도 된다.
상기 어느 하나의 수지층 또는 수지 조성물에 유전체(유전체 필러)를 포함시킬 경우에는, 커패시터층을 형성하는 용도로 사용해, 커패시터 회로의 전기 용량을 증대시킬 수 있는 것이다. 이 유전체(유전체 필러)에는, BaTiO3, SrTiO3, Pb(Zr-Ti)O3(통칭 PZT), PbLaTiO3·PbLaZrO(통칭 PLZT), SrBi2Ta2O9(통칭 SBT) 등의 페로브스카이트 구조를 지니는 복합 산화물의 유전체 분말을 사용한다.
전술한 수지층에 포함되는 수지 및/또는 수지 조성물 및/또는 화합물을 예를 들면 메틸에틸케톤(MEK), 톨루엔 등의 용제에 용해해서 수지액으로 하고, 이것을 상기 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 피막층, 혹은 상기 실란 커플링제층의 위에, 예를 들면 롤코터법 등에 의해서 도포하고, 이어서 필요에 따라서 가열 건조해서 용제를 제거해 B스테이지 상태로 한다. 건조에는 예를 들면 열풍 건조로를 사용하면 되며, 건조 온도는 100∼250℃, 바람직하게는 130∼200℃이면 된다.
상기 수지층을 구비한 캐리어 부착 동박(수지 부착 캐리어 부착 동박)은, 그 수지층을 기재에 중첩시킨 후 전체를 열압착해서 당해 수지층을 열경화시키고, 다음으로 캐리어를 박리해서 극박 구리층을 표출시키고(당연히 표출하는 것은 당해 극박 구리층의 중간층측의 표면임), 거기에 소정의 배선 패턴을 형성한다는 태양으로 사용된다.
이 수지 부착 캐리어 부착 동박을 사용하면, 다층 프린트 배선 기판의 제조 시에 있어서의 프리프레그재의 사용 매수를 줄일 수 있다. 게다가, 수지층의 두께를 층간 절연을 확보할 수 있는 두께로 하거나, 프리프레그재를 전혀 사용하고 있지 않아도 구리 피복 적층판을 제조할 수 있다. 또한, 이때, 기재의 표면에 절연 수지를 언더 코팅해서 표면의 평활성을 더 개선할 수도 있다.
또, 프리프레그재를 사용하지 않을 경우에는, 프리프레그재의 재료 코스트가 절약되며, 또한 적층 공정도 간략해지므로 경제적으로 유리해지고, 게다가, 프리프레그재의 두께분만큼 제조되는 다층 프린트 배선 기판의 두께는 얇아져, 1층의 두께가 100㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.
이 수지층의 두께는 0.1∼80㎛인 것이 바람직하다. 수지층의 두께가 0.1㎛보다 얇아지면, 접착력이 저하해, 프리프레그재를 개재시키지 않고 이 수지 부착 캐리어 부착 동박을 내층재를 구비한 기재에 적층했을 때에, 내층재의 회로와의 사이의 층간 절연를 확보하는 것이 곤란해지는 경우가 있다.
한편, 수지층의 두께를 80㎛보다 두껍게 하면, 1회의 도포 공정으로 목적 두께의 수지층을 형성하는 것이 곤란해져, 여분의 재료비와 공정수가 들기 때문에 경제적으로 불리해진다. 또한, 형성된 수지층은 그 가요성이 떨어지므로, 핸들링 시에 크랙 등이 발생하기 쉬워지며, 또한 내층재와의 열압착 시에 과잉의 수지 흐름이 일어나 원활한 적층이 곤란해지는 경우가 있다.
또한, 이 수지 부착 캐리어 부착 동박의 다른 하나의 제품 형태로서는, 상기 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링 처리층의 위에 수지층으로 피복해, 반경화 상태로 한 후, 다음으로 캐리어를 박리해서, 캐리어가 존재하지 않는 수지 부착 동박의 형태로 제조하는 것도 가능하다.
이하에, 본 발명에 따른 캐리어 부착 동박을 사용한 프린트 배선판의 제조 공정의 예를 몇 가지 나타낸다.
본 발명에 따른 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 극박 구리층측이 절연 기판과 대향하도록 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미애디티브법, 모디파이드 세미애디티브법, 파틀리 애디티브법 및 서브트랙티브법 중 어느 하나의 방법에 의해서, 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로 포함의 것으로 하는 것도 가능하다.
본 발명에 있어서, 세미애디티브법이란, 절연 기판 또는 동박 시드층 상에 얇은 무전해 도금을 행해, 패턴을 형성 후, 전기 도금 및 에칭을 사용해서 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 세미애디티브법을 사용한 본 발명에 따른 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨서 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 모두 제거하는 공정,
상기 극박 구리층을 에칭에 의해 제거함에 의해 노출된 상기 수지에 스루 홀 및/또는 블라인드 비어를 마련하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 스미어제거(desmear) 처리를 행하는 공정,
상기 수지 및 상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 무전해 도금층을 마련하는 공정,
상기 무전해 도금층의 위에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 마련하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정
을 포함한다.
세미애디티브법을 사용한 본 발명에 따른 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨서 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 모두 제거하는 공정,
상기 극박 구리층을 에칭에 의해 제거함에 의해 노출된 상기 수지의 표면에 대하여 무전해 도금층을 마련하는 공정,
상기 무전해 도금층의 위에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 마련하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정
을 포함한다.
본 발명에 있어서, 모디파이드 세미애디티브법이란, 절연층 상에 금속박을 적층해, 도금 레지스트에 의해 비회로 형성부를 보호하고, 전해 도금에 의해 회로 형성부의 구리 두께 부여를 행한 후, 레지스트를 제거하고, 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함에 의해, 절연층 상에 회로를 형성하는 방법을 가리킨다.
따라서, 모디파이드 세미애디티브법을 사용한 본 발명에 따른 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨서 노출된 극박 구리층과 절연 기판에 스루 홀 및/또는 블라인드 비어를 마련하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 스미어제거 처리를 행하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 무전해 도금층을 마련하는 공정,
상기 캐리어를 벗겨서 노출된 극박 구리층 표면에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트를 마련한 후에, 전해 도금에 의해 회로를 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 도금 레지스트를 제거함에 의해 노출된 극박 구리층을 플래시 에칭에 의해 제거하는 공정
을 포함한다.
모디파이드 세미애디티브법을 사용한 본 발명에 따른 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨서 노출된 극박 구리층의 위에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 마련하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정
을 포함한다.
본 발명에 있어서, 파틀리 애디티브법이란, 도체층을 마련해서 이루어지는 기판, 필요에 따라서 스루 홀이나 비어 홀용의 구멍을 뚫어서 이루어지는 기판 상에 촉매핵을 부여하고, 에칭해서 도체 회로를 형성하고, 필요에 따라서 솔더 레지스트 또는 도금 레지스트를 마련한 후에, 상기 도체 회로 상, 스루 홀이나 비어 홀 등에 무전해 도금 처리에 의해서 두께 부여를 행함에 의해, 프린트 배선판을 제조하는 방법을 가리킨다.
따라서, 파틀리 애디티브법을 사용한 본 발명에 따른 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨서 노출된 극박 구리층과 절연 기판에 스루 홀 및/또는 블라인드 비어를 마련하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 스미어제거 처리를 행하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 촉매핵을 부여하는 공정,
상기 캐리어를 벗겨서 노출된 극박 구리층 표면에 에칭 레지스트를 마련하는 공정,
상기 에칭 레지스트에 대해서 노광해, 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 제거해서, 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 제거해서 노출된 상기 절연 기판 표면에, 솔더 레지스트 또는 도금 레지스트를 마련하는 공정,
상기 솔더 레지스트 또는 도금 레지스트가 마련되어 있지 않은 영역에 무전해 도금층을 마련하는 공정
을 포함한다.
본 발명에 있어서, 서브트랙티브법이란, 구리 피복 적층판상의 동박의 불필요 부분을, 에칭 등에 의해서, 선택적으로 제거해서, 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 서브트랙티브법을 사용한 본 발명에 따른 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨서 노출된 극박 구리층과 절연 기판에 스루 홀 및/또는 블라인드 비어를 마련하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 스미어제거 처리를 행하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 무전해 도금층을 마련하는 공정,
상기 무전해 도금층의 표면에, 전해 도금층을 마련하는 공정,
상기 전해 도금층 및/또는 상기 극박 구리층의 표면에 에칭 레지스트를 마련하는 공정,
상기 에칭 레지스트에 대해서 노광해, 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 제거해서, 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정
을 포함한다.
서브트랙티브법을 사용한 본 발명에 따른 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 따른 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨서 노출된 극박 구리층과 절연 기판에 스루 홀 및/또는 블라인드 비어를 마련하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 스미어제거 처리를 행하는 공정,
상기 스루 홀 및/또는 블라인드 비어를 포함하는 영역에 대하여 무전해 도금층을 마련하는 공정,
상기 무전해 도금층의 표면에 마스크를 형성하는 공정,
마스크가 형성되어 있지 않은 상기 무전해 도금층의 표면에 전해 도금층을 마련하는 공정,
상기 전해 도금층 및/또는 상기 극박 구리층의 표면에 에칭 레지스트를 마련하는 공정,
상기 에칭 레지스트에 대해서 노광해, 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 무전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라스마 등의 방법에 의해 제거해서, 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정
을 포함한다.
스루 홀 및/또는 블라인드 비어를 마련하는 공정, 및 그 후의 스미어제거 공정은 행하지 않아도 된다.
여기에서, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예를 도면을 사용해서 상세히 설명한다. 또, 여기에서는 극박 구리층 표면에 조화 처리층이 형성된 캐리어 부착 동박을 예로 해서 설명하고 있지만, 조화 처리층은 형성되어 있지 않아도 된다.
우선, 도 1의 A에 나타내는 바와 같이, 표면에 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 동박(1층째)을 준비한다.
다음으로, 도 1의 B에 나타내는 바와 같이, 극박 구리층의 조화 처리층 상에 레지스트를 도포하고, 노광·현상을 행해, 레지스트를 소정의 형상으로 에칭한다.
다음으로, 도 1의 C에 나타내는 바와 같이, 회로용의 도금을 형성한 후, 레지스트를 제거함으로써, 소정의 형상의 회로 도금을 형성한다.
다음으로, 도 2의 D에 나타내는 바와 같이, 회로 도금을 덮도록(회로 도금이 매몰되도록) 극박 구리층 상에 매립 수지를 마련해서 수지층을 적층하고, 계속해서 다른 캐리어 부착 동박(2층째)을 극박 구리층측으로부터 접착시킨다.
다음으로, 도 2의 E에 나타내는 바와 같이, 2층째의 캐리어 부착 동박으로부터 캐리어를 벗긴다.
다음으로, 도 2의 F에 나타내는 바와 같이, 수지층의 소정 위치에 레이저 구멍 뚫기를 행해, 회로 도금을 노출시켜서 블라인드 비어를 형성한다.
다음으로, 도 3의 G에 나타내는 바와 같이, 블라인드 비어에 구리를 매립하여 비어 필을 형성한다.
다음으로, 도 3의 H에 나타내는 바와 같이, 비어 필 상에, 상기 도 1의 B 및 도 1의 C와 같이 해서 회로 도금을 형성한다.
다음으로, 도 3의 I에 나타내는 바와 같이, 1층째의 캐리어 부착 동박으로부터 캐리어를 벗긴다.
다음으로, 도 4의 J에 나타내는 바와 같이, 플래시 에칭에 의해 양 표면의 극박 구리층을 제거해, 수지층 내의 회로 도금의 표면을 노출시킨다.
다음으로, 도 4의 K에 나타내는 바와 같이, 수지층 내의 회로 도금 상에 범프를 형성하고, 당해 솔더 상에 구리 필러를 형성한다. 이렇게 해서 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판을 제작한다.
또, 상술한 프린트 배선판의 제조 방법에서, 「극박 구리층」을 캐리어로, 「캐리어」를 극박 구리층으로 대체 적용해, 캐리어 부착 동박의 캐리어측의 표면에 회로를 형성하고, 수지로 회로를 매립해, 프린트 배선판을 제조하는 것도 가능하다.
본 발명의 캐리어 부착 동박을 사용해서 상술한 바와 같은 매립법을 행하면, 극박 구리층이 얇기 때문에, 매립 회로를 노출시키기 위한 에칭이 단시간에 완료되어, 생산성이 비약적으로 향상된다.
상기 다른 캐리어 부착 동박(2층째)은, 본 발명의 캐리어 부착 동박을 사용해도 되고, 종래의 캐리어 부착 동박을 사용해도 되고, 또한 통상의 동박을 사용해도 된다. 또한, 도 3의 H에 나타내는 2층째의 회로 상에, 회로를 1층 혹은 복수 층 더 형성해도 되고, 그 회로들의 형성을 세미애디티브법, 서브트랙티브법, 파틀리 애디티브법 및 모디파이드 세미애디티브법 중 어느 하나의 방법에 의해서 행해도 된다.
본 발명의 캐리어 부착 동박을 이용해서 세미애디티브법이나 모디파이드 세미애디티브법을 행하면, 극박 구리층이 얇기 때문에, 플래시 에칭이 단시간에 완료되어, 생산성이 비약적으로 향상된다.
또한, 상기 1층째에 사용되는 캐리어 부착 동박은, 당해 캐리어 부착 동박의 캐리어측 표면에 기판을 가져도 된다. 당해 기판을 가짐으로써 1층째에 사용되는 캐리어 부착 동박이 지지되어, 주름이 생기기 어려워지기 때문에, 생산성이 향상한다는 이점이 있다. 또한, 상기 기판에는, 상기 1층째에 사용되는 캐리어 부착 동박을 지지하는 효과를 갖는 것이면, 모든 기판을 사용할 수 있다. 예를 들면 상기 기판으로서 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지의 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 사용할 수 있다.
캐리어측 표면에 기판을 형성하는 타이밍에 대해서는 특별히 제한은 없지만, 캐리어를 박리하기 전에 형성하는 것이 필요하다. 특히, 상기 캐리어 부착 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정 전에 형성하는 것이 바람직하며, 캐리어 부착 동박의 상기 극박 구리층측 표면에 회로를 형성하는 공정 전에 형성하는 것이 보다 바람직하다.
또한, 매립 수지(레진)에는 공지의 수지, 프리프레그를 사용할 수 있다. 예를 들면, BT(비스말레이미드트리아진) 레진이나 BT 레진을 함침시킨 유리포인 프리프레그, 아지노모토 파이테크노 가부시키가이샤제 ABF 필름이나 ABF를 사용할 수 있다. 또한, 상기 매립 수지는 열경화성 수지를 포함해도 되며, 열가소성 수지여도 된다. 또한, 상기 매립 수지(레진)에는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그 및/또는 필름을 사용할 수 있다.
또한, 본 발명의 프린트 배선판에 전자 부품류를 탑재함으로써, 프린트 회로판이 완성된다. 본 발명에 있어서, 「프린트 배선판」에는 이렇게 전자 부품류가 탑재된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다.
또한, 당해 프린트 배선판을 사용해서 전자기기를 제작해도 되며, 당해 전자 부품류가 탑재된 프린트 회로판을 사용해서 전자기기를 제작해도 되고, 당해 전자 부품류가 탑재된 프린트 기판을 사용해서 전자기기를 제작해도 된다.
또한, 본 발명의 프린트 배선판의 제조 방법은, 본 발명의 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면과 수지 기판을 적층하는 공정, 상기 수지 기판과 적층한 극박 구리층측 표면 또는 상기 캐리어측 표면과는 반대측의 캐리어 부착 동박의 표면에, 수지층과 회로의 2층을, 적어도 1회 마련하는 공정, 및, 상기 수지층 및 회로의 2층을 형성한 후에, 상기 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법(코어리스 공법)이어도 된다. 당해 코어리스 공법에 대하여, 구체적인 예로서는, 우선, 본 발명의 캐리어 부착 동박의 극박 구리층측 표면 또는 캐리어측 표면과 수지 기판을 적층해서 적층체(구리 피복 적층판, 구리 피복 적층체라고도 함)를 제조한다. 그 후, 수지 기판과 적층한 극박 구리층측 표면 또는 상기 캐리어측 표면과는 반대측의 캐리어 부착 동박의 표면에 수지층을 형성한다. 캐리어측 표면 또는 극박 구리층측 표면에 형성한 수지층에는, 다른 캐리어 부착 동박을 캐리어측 또는 극박 구리층측으로부터 더 적층해도 된다.
또한, 수지 기판을 중심으로 해서 당해 수지 기판의 양 표면측에, 캐리어/중간층/극박 구리층의 순으로 혹은 극박 구리층/중간층/캐리어의 순으로 캐리어 부착 동박이 적층된 구성을 갖는 적층체 혹은 「캐리어/중간층/극박 구리층/수지 기판/극박 구리층/중간층/캐리어」의 순으로 적층된 구성을 갖는 적층체 혹은 「캐리어/중간층/극박 구리층/수지 기판/캐리어/중간층/극박 구리층」의 순으로 적층된 구성을 갖는 적층체 혹은 「극박 구리층/중간층/캐리어/수지 기판/캐리어/중간층/극박 구리층」의 순으로 적층된 구성을 갖는 적층체를 상술한 프린트 배선판의 제조 방법(코어리스 공법)에 사용해도 된다.
그리고, 양단의 극박 구리층 혹은 캐리어가 노출된 표면에는, 다른 수지층을 마련하고, 또한 구리층 또는 금속층을 마련한 후, 당해 구리층 또는 금속층을 가공함으로써 회로를 형성해도 된다. 또한, 다른 수지층을 당해 회로 상에, 당해 회로를 매립하도록 마련해도 된다. 또한, 이러한 회로 및 수지층의 형성을 1회 이상 행해도 된다(빌드업 공법). 그리고, 이렇게 해서 형성한 적층체(이하, 적층체B라고도 함)에 대하여, 각각의 캐리어 부착 동박의 극박 구리층 또는 캐리어를 캐리어 또는 극박 구리층으로부터 박리시켜서 코어리스 기판을 제작할 수 있다. 또, 전술한 코어리스 기판의 제작에는, 2개의 캐리어 부착 동박을 사용해서, 후술하는 극박 구리층/중간층/캐리어/캐리어/중간층/극박 구리층의 구성을 갖는 적층체나, 캐리어/중간층/극박 구리층/극박 구리층/중간층/캐리어의 구성을 갖는 적층체나, 캐리어/중간층/극박 구리층/캐리어/중간층/극박 구리층의 구성을 갖는 적층체를 제작하고, 당해 적층체를 중심에 사용할 수도 있다. 이들 적층체(이하, 적층체A라고도 함)의 양측의 극박 구리층 또는 캐리어의 표면에 수지층 및 회로의 2층을 1회 이상 마련하고, 수지층 및 회로의 2층을 1회 이상 마련한 후에, 각각의 캐리어 부착 동박의 극박 구리층 또는 캐리어를 캐리어 또는 극박 구리층으로부터 박리시켜서 코어리스 기판을 제작할 수 있다. 전술한 적층체는, 극박 구리층의 표면, 캐리어의 표면, 캐리어와 캐리어의 사이, 극박 구리층과 극박 구리층의 사이, 극박 구리층과 캐리어의 사이에는 다른 층을 가져도 된다. 다른 층은 수지층이나 수지 기판이어도 된다. 또, 본 명세서에 있어서 「극박 구리층의 표면」, 「극박 구리층측 표면」, 「캐리어의 표면」, 「캐리어측 표면」, 「적층체의 표면」, 「적층체 표면」은, 극박 구리층, 캐리어, 적층체가, 극박 구리층 표면, 캐리어 표면, 적층체 표면에 다른 층을 가질 경우에는, 당해 다른 층의 표면(최표면)을 포함하는 개념으로 한다. 또한, 적층체는 극박 구리층/중간층/캐리어/캐리어/중간층/극박 구리층의 구성을 갖는 것이 바람직하다. 당해 적층체를 사용해서 코어리스 기판을 제작했을 때, 코어리스 기판측에 극박 구리층이 배치되기 때문에, 모디파이드 세미애디티브법을 사용해서 코어리스 기판 상에 회로를 형성하기 쉬워지기 때문이다. 또한, 극박 구리층의 두께는 얇기 때문에, 당해 극박 구리층의 제거를 하기 쉽고, 극박 구리층의 제거 후에 세미애디티브법을 사용해서, 코어리스 기판 상에 회로를 형성하기 쉬워지기 때문이다.
또, 본 명세서에 있어서, 「적층체A」 또는 「적층체B」로 특별히 기재하고 있지 않은 「적층체」는, 적어도 적층체A 및 적층체B를 포함하는 적층체를 나타낸다.
또, 상술한 코어리스 기판의 제조 방법에 있어서, 캐리어 부착 동박 또는 적층체(적층체A)의 단면의 일부 또는 전부를 수지로 덮음에 의해, 빌드업 공법으로 프린트 배선판을 제조할 때에, 중간층 또는 적층체를 구성하는 1개의 캐리어 부착 동박과 다른 1개의 캐리어 부착 동박의 사이에의 약액의 스며듦을 방지할 수 있으며, 약액의 스며듦에 의한 극박 구리층과 캐리어의 분리나 캐리어 부착 동박의 부식을 방지할 수 있어, 수율을 향상시킬 수 있다. 여기에서 사용하는 「캐리어 부착 동박의 단면의 일부 또는 전부를 덮는 수지」 또는 「적층체의 단면의 일부 또는 전부를 덮는 수지」로서는, 수지층에 사용할 수 있는 수지를 사용할 수 있다. 또한, 상술한 코어리스 기판의 제조 방법에 있어서, 캐리어 부착 동박 또는 적층체에 있어서 평면 보기했을 때에 캐리어 부착 동박 또는 적층체의 적층 부분(캐리어와 극박 구리층의 적층 부분, 또는, 1개의 캐리어 부착 동박과 다른 1개의 캐리어 부착 동박과의 적층 부분)의 외주의 적어도 일부가 수지 또는 프리프레그로 덮여도 된다. 또한, 상술한 코어리스 기판의 제조 방법으로 형성하는 적층체(적층체A)는, 한 쌍의 캐리어 부착 동박을 서로 분리 가능하게 접촉시켜서 구성되어 있어도 된다. 또한, 당해 캐리어 부착 동박에 있어서 평면 보기했을 때에 캐리어 부착 동박 또는 적층체의 적층 부분(캐리어와 극박 구리층의 적층 부분, 또는, 1개의 캐리어 부착 동박과 다른 1개의 캐리어 부착 동박과의 적층 부분)의 외주의 전체에 걸쳐서 수지 또는 프리프레그로 덮여 이루어지는 것이어도 된다. 또한, 평면 보기했을 경우에 수지 또는 프리프레그는 캐리어 부착 동박 또는 적층체 또는 적층체의 적층 부분보다도 큰 편이 바람직하며, 당해 수지 또는 프리프레그를 캐리어 부착 동박 또는 적층체의 양면에 적층하고, 캐리어 부착 동박 또는 적층체가 수지 또는 프리프레그에 의해 봉철(감싸여 있음)되어 있는 구성을 갖는 적층체로 하는 것이 바람직하다. 이러한 구성으로 함에 의해, 캐리어 부착 동박 또는 적층체를 평면 보기했을 때에, 캐리어 부착 동박 또는 적층체의 적층 부분이 수지 또는 프리프레그에 의해 덮이고, 다른 부재가 이 부분의 측방향, 즉 적층 방향에 대해서 옆에서의 방향으로부터 닿는 것을 방지할 수 있게 되어, 결과적으로 핸들링 중의 캐리어와 극박 구리층 또는 캐리어 부착 동박끼리의 벗겨짐을 적게 할 수 있다. 또한, 캐리어 부착 동박 또는 적층체의 적층 부분의 외주를 노출시키지 않도록 수지 또는 프리프레그로 덮음에 의해, 전술한 바와 같은 약액 처리 공정에 있어서의 이 적층 부분의 계면에의 약액의 침입을 방지할 수 있어, 캐리어 부착 동박의 부식이나 침식을 방지할 수 있다. 또, 적층체의 한 쌍의 캐리어 부착 동박으로부터 1개의 캐리어 부착 동박을 분리할 때, 또는 캐리어 부착 동박의 캐리어와 동박(극박 구리층)을 분리할 때에는, 수지 또는 프리프레그로 덮여 있는 캐리어 부착 동박 또는 적층체의 적층 부분(캐리어와 극박 구리층의 적층 부분, 또는, 1개의 캐리어 부착 동박과 다른 1개의 캐리어 부착 동박과의 적층 부분)이 수지 또는 프리프레그 등에 의해 강고하게 밀착되어 있을 경우에는, 당해 적층 부분 등을 절단 등에 의해 제거할 필요가 생기는 경우가 있다.
본 발명의 캐리어 부착 동박을 캐리어측 또는 극박 구리층측으로부터, 다른 하나의 본 발명의 캐리어 부착 동박의 캐리어측 또는 극박 구리층측에 적층해서 적층체를 구성해도 된다. 또한, 상기 1개의 캐리어 부착 동박의 상기 캐리어측 표면 또는 상기 극박 구리층측 표면과 상기 다른 1개의 캐리어 부착 동박의 상기 캐리어측 표면 또는 상기 극박 구리층측 표면이, 필요에 따라서 접착제를 개재해서, 직접 적층시켜서 얻어진 적층체여도 된다. 또한, 상기 1개의 캐리어 부착 동박의 캐리어 또는 극박 구리층과, 상기 다른 1개의 캐리어 부착 동박의 캐리어 또는 극박 구리층이 접합되어 있어도 된다. 여기에서, 당해 「접합」은, 캐리어 또는 극박 구리층이 표면 처리층을 가지는 경우는, 당해 표면 처리층을 개재해서 서로 접합되어 있는 태양도 포함한다. 또한, 당해 적층체의 단면의 일부 또는 전부가 수지에 의해 덮여 있어도 된다.
캐리어끼리, 극박 구리층끼리, 캐리어와 극박 구리층, 캐리어 부착 동박끼리의 적층은, 단순히 중첩시키는 외에, 예를 들면 이하의 방법으로 행할 수 있다.
(a) 야금적 접합 방법 : 융접(아크 용접, TIG(텅스텐 불활성 가스) 용접, MIG(메탈 불활성 가스) 용접, 저항 용접, 심 용접, 스폿 용접), 압접(초음파 용접, 마찰 교반 용접), 납땜;
(b) 기계적 접합 방법 : 코킹, 리벳에 의한 접합(셀프 피어싱 리벳에 의한 접합, 리벳에 의한 접합), 스티처;
(c) 물리적 접합 방법 : 접착제, (양면)점착테이프
한쪽의 캐리어의 일부 혹은 전부와 다른 쪽의 캐리어의 일부 혹은 전부 혹은 극박 구리층의 일부 혹은 전부를, 상기 접합 방법을 사용해서 접합함에 의해, 한쪽의 캐리어와 다른 쪽의 캐리어 또는 극박 구리층을 적층하고, 캐리어끼리 또는 캐리어와 극박 구리층을 분리 가능하게 접촉시켜서 구성되는 적층체를 제조할 수 있다. 한쪽의 캐리어와 다른 쪽의 캐리어 또는 극박 구리층이 약하게 접합되며, 한쪽의 캐리어와 다른 쪽의 캐리어 또는 극박 구리층이 적층되어 있을 경우에는, 한쪽의 캐리어와 다른 쪽의 캐리어 또는 극박 구리층과의 접합부를 제거하지 않아도, 한쪽의 캐리어와 다른 쪽의 캐리어 또는 극박 구리층은 분리 가능하다. 또한, 한쪽의 캐리어와 다른 쪽의 캐리어 또는 극박 구리층이 강하게 접합되어 있을 경우에는, 한쪽의 캐리어와 다른 쪽의 캐리어가 접합되어 있는 개소를 절단이나 화학 연마(에칭 등), 기계 연마 등에 의해 제거함에 의해, 한쪽의 캐리어와 다른 쪽의 캐리어 또는 극박 구리층을 분리할 수 있다.
또한, 이렇게 구성한 적층체에 수지층과 회로의 2층을, 적어도 1회 마련하는 공정, 및, 상기 수지층 및 회로의 2층을 적어도 1회 형성한 후에, 상기 적층체의 캐리어 부착 동박으로부터 상기 극박 구리층 또는 캐리어를 박리시키는 공정을 실시함으로써 프린트 배선판을 제작할 수 있다. 또, 당해 적층체의 한쪽 또는 양쪽의 표면에, 수지층과 회로의 2층을 마련해도 된다.
전술한 적층체에 사용하는 수지 기판, 수지층, 수지, 프리프레그는, 본 명세서에 기재한 수지층이어도 되고, 본 명세서에 기재한 수지층에 사용하는 수지, 수지경화제, 화합물, 경화촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 된다. 또, 캐리어 부착 동박은 평면 보기했을 때에 수지 또는 프리프레그보다 작아도 된다.
<캐리어 부착 동박의 제조 방법>
다음으로, 본 발명에 따른 캐리어 부착 동박의 제조 방법을 설명한다. 본 발명에 따른 캐리어 부착 동박을 제조하기 위해서는, 이하의 제조 조건을 만족시키고 있을 필요가 있다.
(1) 캐리어를 드럼으로 지지하면서, 롤-투-롤 반송 방식으로 반송하면서, 중간층(박리층이라고도 함), 극박 구리층을 전해 도금에 의해 형성하거나, 또는 극박 구리층을 형성할 때의 제조 장치에 있어서, 반송롤과 반송롤의 사이를 짧게 하며, 또한, 반송 장력을 통상의 3∼5배 정도로 해서 극박 구리층을 형성한다.
또, 본 발명의 초극박 동박의 두께를 0.9㎛ 이하로 하기 위하여, 도금 시의 전류 밀도를 상승시킬 목적으로, 도금 시의 전류 밀도를 10A/d㎡ 이상으로 하는 것을 특징으로서 들 수 있다. 전류 밀도가 10A/d㎡ 이하이면, 분상(粉狀) 도금으로 되어, 양호한 도금 표면을 얻을 수 없다. 전류 밀도는 10A/d㎡ 이상이 바람직하며, 12A/d㎡ 이상이 보다 바람직하고, 15A/d㎡ 이상이 보다 더 바람직하다.
또한, 본 발명의 초극박 동박의 박리 강도를 10N/m 이하로 하기 위하여, 중간층 형성 시의 처리액의 온도(예를 들면 Cr, Ni, Co-Mo 도금 등의 도금액 온도나 크로메이트 처리액이나 유기물층을 형성하기 위한 처리액의 온도)의 범위를 45∼70℃로 하는 것을 특징으로서 들 수 있다. 중간층 형성 시의 도금액 온도 또는 처리액 온도가 45℃보다도 낮으면, 반응 속도가 저하해, 박리 강도가 상승하기 쉬워져 버려, 10N/m 이하로 제어하는 것이 곤란해진다. 한편, 중간층 형성 시의 도금액 온도 또는 처리액 온도가 70℃를 초과해버리면, 도금 또는 처리층이 불균일해져, 외관상 문제로 되어버린다. 중간층 형성 시의 도금액 온도 또는 처리액 온도는 45∼70℃가 바람직하며, 50∼65℃가 보다 바람직하고, 55∼60℃가 보다 더 바람직하다.
(1)에 대하여 :
본 발명의 실시형태에 따른 캐리어 부착 동박의 제조 방법은, 롤-투-롤 반송 방식에 의해 길이 방향으로 반송되는 장척 형상의 캐리어의 표면을 처리함으로써, 캐리어와, 캐리어 상에 적층된 중간층과, 중간층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박을 제조한다. 본 발명의 실시형태에 따른 캐리어 부착 동박의 제조 방법은, 반송롤로 반송되는 캐리어를 드럼으로 지지하면서, 도금(예를 들면 전해 도금, 무전해 도금 등의 습식 도금 또는 스퍼터링, CVD, PVD 등에 의한 건식 도금)에 의해 캐리어 표면에 중간층을 형성하는 공정과, 중간층이 형성된 캐리어를 드럼으로 지지하면서, 도금(예를 들면 전해 도금, 무전해 도금 등의 습식 도금 또는 스퍼터링, CVD, PVD 등에 의한 건식 도금)에 의해 중간층 표면에 극박 구리층을 형성하는 공정과, 캐리어를 드럼으로 지지하면서, 도금(예를 들면 전해 도금, 무전해 도금 등의 습식 도금 또는 스퍼터링, CVD, PVD 등에 의한 건식 도금)에 의해 극박 구리층 표면에 조화 처리층을 형성하는 공정을 포함한다. 예를 들면 각 공정에서는 드럼으로 지지되어 있는 캐리어의 처리면이 캐소드를 겸하고 있으며, 이 드럼과, 드럼에 대향하도록 마련된 애노드와의 사이의 도금액 중에서 각 전해 도금이 행해진다. 이렇게, 캐리어를 드럼으로 지지하면서, 롤-투-롤 반송 방식으로 반송하면서, 중간층, 극박 구리층을 도금(예를 들면 전해 도금, 무전해 도금 등의 습식 도금 또는 스퍼터링, CVD, PVD 등에 의한 건식 도금)에 의해 형성함에 의해, 도금에 있어서의 애노드-캐소드간의 극간 거리가 안정된다. 이 때문에, 형성하는 층의 두께의 편차가 양호하게 억제되어, 본 발명과 같은 초극박 구리층을 정밀도 좋게 제작하는 것이 가능해진다. 또한, 도금에 있어서의 애노드-캐소드간의 극간 거리가 안정됨으로써, 캐리어 표면에 형성되는 중간층의 두께 편차가 양호하게 억제되면, 캐리어로부터 극박 구리층에의 Cu의 확산도 균일하게 억제된다. 이 때문에, 극박 구리층에 있어서의 핀 홀의 발생이 양호하게 억제된다.
또한, 드럼으로 지지하는 이외의 방법으로서는, 극박 구리층을 형성할 때의 제조 장치에 있어서, 반송롤과 반송롤의 사이를 짧게 하며, 또한, 반송 장력을 통상의 3∼5배 정도로 해서 극박 구리층을 형성한다는 방책도 있다. 서포트 롤 등을 도입함에 의해 반송롤과 반송롤의 사이를 짧게 하고(예를 들면 800∼1000㎜ 정도), 또한, 반송 장력을 통상의 3∼5배 정도로 함으로써, 캐리어의 위치가 안정되어, 애노드-캐소드간의 극간 거리가 안정되기 때문이다. 극간 거리가 안정됨에 의해, 애노드와 캐소드의 거리를 통상보다도 작게 할 수 있다.
또, 드럼 방식이 아닌, 스퍼터링이나 무전해 도금으로 형성하면, 장치를 유지하기 위한 러닝 코스트나, 스퍼터링 타깃, 도금액의 약액 등의 코스트가 높기 때문에, 제조 코스트가 높은 경우가 있다는 문제가 있다.
[실시예]
이하에, 본 발명의 실시예에 의해서 본 발명을 더 상세하게 설명하지만, 본 발명은 이들 실시예에 의해서 하등 한정되는 것은 아니다.
1. 캐리어 부착 동박의 제조
캐리어로서, 표 1에 기재된 두께의 동박을 준비했다. 표 중의 「전해 동박」은 JX닛코닛세키긴조쿠사제의 전해 동박을 사용하고, 「압연 동박」은 JX닛코닛세키긴조쿠사제 터프 피치 동박(JIS-H3100-C1100)을 사용했다.
이 동박의 샤이니(shiny)면에 대해서, 이하의 조건으로 롤-투-롤형의 연속 라인에서 이하의 조건으로 표에 기재된 중간층, 극박 구리층 및 조화 처리층의 각 형성 처리를 행했다.
(중간층 형성)
중간층 형성 조건은 표 1에 기재된 바와 같이 했다.
-중간층 형성 시 전류 밀도-
표 1의 중간층 형성 시 전류 밀도의 조건을 이하에 나타낸다.
◎ : 15A/d㎡ 이상
○ : 10A/d㎡ 이상 15A/d㎡ 미만
× : 10A/d㎡ 미만
-중간층 형성 시 온도-
표 1의 중간층 형성 시의 처리액 온도의 조건을 이하에 나타낸다.
◎ : 50℃ 이상 65℃ 이하
○ : 40℃ 이상 50℃ 미만 또는 65℃ 초과 70℃ 이하
× : 40℃ 미만 또는 70℃ 초과
-중간층 형성 방법-
표 1의 중간층 형성 방법의 조건을 이하에 나타낸다.
(A) 드럼에 의한 운박(運箔) 방식
·애노드 : 불용해성 전극
·캐소드 : 직경 100㎝ 드럼에 지지된 캐리어 표면
·극간 거리 : 10㎜
·캐리어 반송 장력 : 0.05㎏/㎜
(B) 개량한 지그재그 폴딩에 의한 운박 방식
·애노드 : 불용해성 전극
·캐소드 : 캐리어 처리면
·극간 거리 : 10㎜
·캐리어 반송 장력 : 0.20㎏/㎜
·서포트 롤을 반송롤 사이에 마련해서, 극박 구리층 형성 시의 롤간 거리를 통상의 1/2(800∼1000㎜ 정도)로 했다.
또, 표 중의 「중간층」의 란의 기재는 이하의 처리를 한 것을 의미한다. 또한, 예를 들면 「Ni/유기물」은, 니켈 도금 처리를 행한 후에, 유기물 처리를 행한 것을 의미한다.
·「Ni」 : 니켈 도금
(액 조성) 황산니켈 : 270∼280g/L, 염화니켈 : 35∼45g/L, 아세트산니켈 : 10∼20g/L, 시트르산삼나트륨 : 15∼25g/L, 광택제 : 사카린, 부틴디올 등, 도데실황산나트륨 : 55∼75ppm
(pH) 4∼6
(통전 시간) 1∼20초
·「크로메이트」 : 전해 순크로메이트 처리
(액 조성) 중크롬산칼륨 : 1∼10g/L
(pH) 7∼10
(쿨롬량) 0.5∼90As/d㎡
(통전 시간) 1∼30초
·「유기물」 : 유기물층 형성 처리
농도 1∼30g/L의 카르복시벤조트리아졸(CBTA)을 포함하는, 액온 40℃, pH5의 수용액을, 20∼120초간 샤워링해서 분무함에 의해 행했다.
·「Ni-Mo」 : 니켈몰리브덴 합금 도금
(액 조성) 황산Ni육수화물 : 50g/dm3, 몰리브덴산나트륨이수화물 : 60g/dm3, 시트르산나트륨 : 90g/dm3
(통전 시간) 3∼25초
·「Cr」 : 크롬 도금
(액 조성) CrO3 : 200∼400g/L, H2SO4 : 1.5∼4g/L
(pH) 1∼4
(통전 시간) 1∼20초
·「Co-Mo」 : 코발트몰리브덴 합금 도금
(액 조성) 황산Co : 50g/dm3, 몰리브덴산나트륨이수화물 : 60g/dm3, 시트르산나트륨 : 90g/dm3
(통전 시간) 3∼25초
·「Ni-P」 : 니켈인 합금 도금
(액 조성) Ni : 30∼70g/L, P : 0.2∼1.2g/L
(pH) 1.5∼2.5
(통전 시간) 0.5∼30초
(극박 구리층 형성)
표 1의 극박 구리층 형성 방법의 조건을 이하에 나타낸다.
(A) 드럼에 의한 운박 방식
·애노드 : 불용해성 전극
·캐소드 : 직경 100㎝ 드럼에 지지된 캐리어 표면
·극간 거리 : 10㎜
·전해액 조성 : 구리 농도 80∼120g/L, 황산 농도 80∼120g/L
·전해 도금의 욕온(浴溫) : 50∼80℃
·전해 도금의 전류 밀도 : 90A/d㎡
·캐리어 반송 장력 : 0.05㎏/㎜
(B) 개량한 지그재그 폴딩에 의한 운박 방식
·애노드 : 불용해성 전극
·캐소드 : 캐리어 처리면
·극간 거리 : 10㎜
·전해액 조성 : 구리 농도 80∼120g/L, 황산 농도 80∼120g/L
·전해 도금의 욕온 : 50∼80℃
·전해 도금의 전류 밀도 : 90A/d㎡
·캐리어 반송 장력 : 0.20㎏/㎜
·서포트 롤을 반송롤 사이에 마련해서, 극박 구리층 형성 시의 롤간 거리를 통상의 1/2(800∼1000㎜ 정도)로 했다.
(조화 처리층 형성)
표 1의 조화 처리층 형성 방법의 조건을 이하에 나타낸다.
(A) 드럼에 의한 운박 방식
·애노드 : 불용해성 전극
·캐소드 : 직경 100㎝ 드럼에 지지된 캐리어 표면
·극간 거리 : 10㎜
·캐리어 반송 장력 : 0.05㎏/㎜
(B) 개량한 지그재그 폴딩에 의한 운박 방식
·애노드 : 불용해성 전극
·캐소드 : 캐리어 처리면
·극간 거리 : 10㎜
·캐리어 반송 장력 : 0.20㎏/㎜
·서포트 롤을 반송롤 사이에 마련해서, 극박 구리층 형성 시의 롤간 거리를 통상의 1/2(800∼1000㎜ 정도)로 했다.
표의 「조화 처리 형성 조건」의 「1」 및 「2」는 이하의 처리 조건을 나타낸다.
(1) 조화(粗化) 처리 조건 「1」
(액 조성)
Cu : 10∼20g/L
Ni : 5∼15g/L
Co : 5∼15g/L
(전기 도금 조건)
온도 : 25∼60℃
전류 밀도 : 35∼55A/d㎡
조화 쿨롬량 : 5∼50As/d㎡
도금 시간 : 0.1∼1.4초
(2) 조화 처리 조건 「2」
·전해 도금액 조성(Cu : 10g/L, H2SO4 : 50g/L)
·전해 도금의 욕온 : 40℃
·전해 도금의 전류 밀도 : 20∼40A/d㎡
·조화 쿨롬량 : 2∼56As/d㎡
·도금 시간 : 0.1∼1.4초
(내열층 형성)
「Cu-Zn」 : 구리-아연 합금 도금
(액 조성)
NaOH : 40∼200g/L
NaCN : 70∼250g/L
CuCN : 50∼200g/L
Zn(CN)2 : 2∼100g/L
As2O3 : 0.01∼1g/L
(액온)
40∼90℃
(전류 조건)
전류 밀도 : 1∼50A/d㎡
도금 시간 : 1∼20초
「Ni-Zn」: 니켈-아연 합금 도금
액 조성 : 니켈 2∼30g/L, 아연 2∼30g/L
pH : 3∼4
액온 : 30∼50℃
전류 밀도 : 1∼2A/d㎡
쿨롬량 : 1∼2As/d㎡
「Zn」: 아연 도금
액 조성 : 아연 15∼30g/L
pH : 3∼4
액온 : 30∼50℃
전류 밀도 : 1∼2A/d㎡
쿨롬량 : 1∼2As/d㎡
(방청층 형성)
「크로메이트」 : 크로메이트 처리
K2Cr2O7(Na2Cr2O7 혹은 CrO3) : 2∼10g/L
NaOH 또는 KOH : 10∼50g/L
ZnOH 또는 ZnSO4·7H2O : 0.05∼10g/L
pH : 7∼13
욕온 : 20∼80℃
전류 밀도 : 0.05∼5A/d㎡
시간 : 5∼30초
(실란 커플링 처리층 형성)
0.1vol%∼0.3vol%의 3-글리시독시프로필트리메톡시실란 수용액을 스프레이 도포한 후, 100∼200℃의 공기 중에서 0.1∼10초간 건조·가열했다.
2. 캐리어 부착 동박의 평가
상기와 같이 해서 얻어진 캐리어 부착 동박에 대하여, 이하의 방법으로 각 평가를 실시했다.
<극박 구리층의 두께의 측정>
캐리어 부착 동박의 중량을 측정한 후, 캐리어를 벗기고, 캐리어의 중량을 측정해, 전자와 후자의 차를 극박 구리층의 중량으로 정의한다.
·시료의 크기 : 10㎝ 사각 시트(프레스기로 펀칭한 10㎝ 사각 시트)
·시료의 채취 : 임의의 3개소
·이하의 식에 의해 각 시료의 중량법에 의한 극박 구리층의 두께를 산출했다.
중량법에 의한 극박 구리층의 두께(㎛)=(10㎝ 사각 시트의 캐리어 부착 동박의 중량(g/100㎠))-(상기 10㎝ 사각 시트의 캐리어 부착 동박으로부터 극박 구리층을 벗긴 후의, 캐리어의 중량(g/100㎠))/구리의 밀도(8.96g/㎤)×0.01(100㎠/㎠)×10000㎛/㎝
또, 시료의 중량 측정에는, 소수점 이하 4자리까지 측정 가능한 정밀 저울을 사용했다. 그리고, 얻어진 중량의 측정값을 그대로 상기 계산에 사용했다.
·3개소의 중량법에 의한 극박 구리층의 두께의 산술 평균값을, 중량법에 의한 극박 구리층의 두께로 했다.
또한, 정밀 저울로는 애즈원 가부시키가이샤 IBA-200을 이용하고, 프레스기는 노구치 프레스 가부시키가이샤제 HAP-12를 사용했다.
또, 극박 구리층의 위에 조화 처리층 등의 표면 처리층을 형성했을 경우에는, 당해 표면 처리층을 형성한 후에 상기 측정을 행했다.
<박리 강도(상태(常態) 박리 강도)의 측정>
캐리어 부착 동박의 극박 구리층측의 표면을 BT 수지(트리아진-비스말레이미드계 수지, 미쓰비시 가스 가부시키가이샤제)에 첩부(貼付)해서 220℃에서 2시간, 20㎏/㎠로 가열 압착했다. 다음으로, 인장시험기로 캐리어측을 인장해, JIS C 6471 8.1에 준거해서 캐리어를 벗겼을 때의 박리 강도를 측정했다.
<핀 홀>
캐리어 부착 동박의 극박 구리층측의 표면을 BT 수지(트리아진-비스말레이미드계 수지, 미쓰비시 가스 가부시키가이샤제)에 첩부해서 220℃에서 2시간, 20㎏/㎠로 가열 압착했다. 다음으로, 캐리어측을 위를 향하게 해, 캐리어 부착 동박의 샘플을 손으로 누르면서, 무리하게 벗기지 않고 극박 구리층이 도중에 끊어져버리지 않도록 주의하면서 극박 구리층으로부터 캐리어를 손으로 벗겼다. 계속해서, BT 수지(트리아진-비스말레이미드계 수지, 미쓰비시 가스 가부시키가이샤제) 상의 극박 구리층 표면에 대해, 민생용의 사진용 백라이트를 광원으로 해서, 크기 250㎜×250㎜의 샘플 5매에 대한, 구멍 직경으로 50㎛ 이하인 핀 홀의 수를 눈으로 보고 측정했다. 그리고, 이하의 식에 의해 단위 면적(㎡)당의 핀 홀 개수를 산출했다.
단위 면적(㎡)당의 핀 홀 개수(개/㎡)=크기 250㎜×250㎜의 샘플 5매에 대하여 측정된 핀 홀 개수의 합계(개)/관찰한 표면 영역의 합계 면적(5매×0.0625㎡/매)
그리고, 이하의 기준에 의해, 핀 홀의 평가를 행했다.
◎ : 0개/㎡
○ : 1∼10개/㎡
△ : 11∼20개/㎡
× : 20개 초과/㎡
<극박 구리층 형성 후의 후공정에서의 벗겨짐>
극박 구리층 형성 후의 후공정(조화 처리 공정)에서의, 캐리어의 벗겨짐의 유무(있음(10회 중 5회 이상) : ×, 때때로 있음(10회 중 1회 내지 4회) : △, 없음 : ○)를 평가했다.
실시예 및 비교예의 제작 조건 및 평가 결과를 표 1에 나타낸다.
[표 1]
Figure pat00002
(평가 결과)
실시예 1∼19는, 어느 것도 극박 구리층의 두께가 0.9㎛ 이하인 캐리어 부착 동박에 대하여, 캐리어 벗김 시에 생기는 핀 홀의 발생을 양호하게 억제할 수 있었다.
비교예 1∼6은, 어느 것도 극박 구리층의 두께가 0.9㎛ 이하인 캐리어 부착 동박에 대하여, JIS C 6471 8.1에 준거한 90°박리법으로 상기 캐리어를 벗길 때의 박리 강도가 10N/m를 초과해 있어, 캐리어 벗김 시에 생기는 핀 홀의 발생을 억제할 수 없었다.

Claims (24)

  1. 캐리어, 중간층, 극박 구리층을 이 순서로 갖는 캐리어 부착 동박으로서,
    상기 극박 구리층의 두께가 0.9㎛ 이하이고,
    JIS C 6471 8.1에 준거한 90°박리법으로 상기 캐리어를 벗길 때의 박리 강도가 10N/m 이하인, 캐리어 부착 동박.
  2. 제1항에 있어서,
    JIS C 6471 8.1에 준거한 90°박리법으로 상기 캐리어를 벗길 때의 박리 강도가 3∼10N/m인, 캐리어 부착 동박.
  3. 제1항에 있어서,
    JIS C 6471 8.1에 준거한 90°박리법으로 상기 캐리어를 벗길 때의 박리 강도가 3∼9N/m인, 캐리어 부착 동박.
  4. 제1항에 있어서,
    JIS C 6471 8.1에 준거한 90°박리법으로 상기 캐리어를 벗길 때의 박리 강도가 3∼8N/m인, 캐리어 부착 동박.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 극박 구리층의 두께가 0.05∼0.9㎛인, 캐리어 부착 동박.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 극박 구리층의 두께가 0.1∼0.9㎛인, 캐리어 부착 동박.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 극박 구리층의 두께가 0.85㎛ 이하인, 캐리어 부착 동박.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 극박 구리층의 단위 면적(㎡)당의 핀 홀 개수(개/㎡)가 20개/㎡ 이하인, 캐리어 부착 동박.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서,
    제1항 내지 제4항 중 어느 한 항에 기재된 캐리어 부착 동박이 캐리어의 한쪽의 면에 극박 구리층을 가질 경우에 있어서, 상기 극박 구리층측 및 상기 캐리어측의 적어도 한쪽의 표면 또는 양쪽의 표면에, 또는,
    제1항 내지 제4항 중 어느 한 항에 기재된 캐리어 부착 동박이 캐리어의 양쪽의 면에 극박 구리층을 가질 경우에 있어서, 당해 한쪽 또는 양쪽의 극박 구리층측의 표면에,
    조화(粗化) 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층을 갖는, 캐리어 부착 동박.
  10. 제9항에 있어서,
    상기 방청층 및 상기 내열층의 적어도 한쪽이 니켈, 코발트, 구리, 아연에서 선택되는 하나 이상의 원소를 포함하는, 캐리어 부착 동박.
  11. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 극박 구리층 상에 수지층을 구비하는, 캐리어 부착 동박.
  12. 제9항에 있어서,
    상기 조화 처리층, 상기 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층의 위에 수지층을 구비하는, 캐리어 부착 동박.
  13. 제11항에 있어서,
    상기 수지층이 유전체를 포함하는, 캐리어 부착 동박.
  14. 제12항에 있어서,
    상기 수지층이 유전체를 포함하는, 캐리어 부착 동박.
  15. 제1항 내지 제4항 중 어느 한 항에 기재된 캐리어 부착 동박을 사용해서 제조한 프린트 배선판.
  16. 제1항 내지 제4항 중 어느 한 항에 기재된 캐리어 부착 동박을 사용해서 제조한 적층체.
  17. 제1항 내지 제4항 중 어느 한 항에 기재된 캐리어 부착 동박과 수지를 포함하는 적층체로서, 상기 캐리어 부착 동박의 단면(端面)의 일부 또는 전부가 상기 수지에 의해 덮여 있는, 적층체.
  18. 하나의 제1항 내지 제4항 중 어느 한 항에 기재된 캐리어 부착 동박을 상기 캐리어측 또는 상기 극박 구리층측으로부터, 다른 하나의 제1항 내지 제4항 중 어느 한 항에 기재된 캐리어 부착 동박의 상기 캐리어측 또는 상기 극박 구리층측에 적층한, 적층체.
  19. 제16항에 기재된 적층체를 사용한 프린트 배선판의 제조 방법.
  20. 제16항에 기재된 적층체에 수지층과 회로의 2층을 적어도 1회 마련하는 공정, 및
    상기 수지층 및 회로의 2층을 적어도 1회 형성한 후에, 상기 적층체의 캐리어 부착 동박으로부터 상기 극박 구리층 또는 상기 캐리어를 박리시키는 공정
    을 포함하는 프린트 배선판의 제조 방법.
  21. 제1항 내지 제4항 중 어느 한 항에 기재된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
    상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
    상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 동박 캐리어를 벗기는 공정을 거쳐 구리 피복 적층판을 형성하고,
    그 후, 세미애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미애디티브법 중 어느 하나의 방법에 의해서, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법.
  22. 제1항 내지 제4항 중 어느 한 항에 기재된 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 회로를 형성하는 공정,
    상기 회로가 매몰되도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 수지층을 형성하는 공정,
    상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정, 및,
    상기 캐리어 또는 상기 극박 구리층을 박리시킨 후에, 상기 극박 구리층 또는 상기 캐리어를 제거함으로써, 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정
    을 포함하는 프린트 배선판의 제조 방법.
  23. 제1항 내지 제4항 중 어느 한 항에 기재된 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면과 수지 기판을 적층하는 공정,
    상기 캐리어 부착 동박의 수지 기판과 적층한 측과는 반대측의 극박 구리층측 표면 또는 상기 캐리어측 표면에 수지층과 회로의 2층을 적어도 1회 마련하는 공정, 및
    상기 수지층 및 회로의 2층을 적어도 1회 형성한 후에, 상기 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정
    을 포함하는 프린트 배선판의 제조 방법.
  24. 제15항에 기재된 프린트 배선판을 사용해서 제조한 전자기기.
KR1020160077230A 2015-06-24 2016-06-21 캐리어 부착 동박, 적층체, 프린트 배선판, 전자기기 및 프린트 배선판의 제조 방법 KR20170000785A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-127132 2015-06-24
JP2015127132 2015-06-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180095447A Division KR20180095787A (ko) 2015-06-24 2018-08-16 캐리어 부착 동박, 적층체, 프린트 배선판, 전자기기 및 프린트 배선판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20170000785A true KR20170000785A (ko) 2017-01-03

Family

ID=57601571

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160077230A KR20170000785A (ko) 2015-06-24 2016-06-21 캐리어 부착 동박, 적층체, 프린트 배선판, 전자기기 및 프린트 배선판의 제조 방법
KR1020180095447A KR20180095787A (ko) 2015-06-24 2018-08-16 캐리어 부착 동박, 적층체, 프린트 배선판, 전자기기 및 프린트 배선판의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020180095447A KR20180095787A (ko) 2015-06-24 2018-08-16 캐리어 부착 동박, 적층체, 프린트 배선판, 전자기기 및 프린트 배선판의 제조 방법

Country Status (5)

Country Link
US (1) US20160381805A1 (ko)
JP (1) JP6236119B2 (ko)
KR (2) KR20170000785A (ko)
CN (1) CN106304614B (ko)
TW (1) TWI586851B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018181061A1 (ja) * 2017-03-30 2018-10-04 古河電気工業株式会社 表面処理銅箔及びこれを用いた銅張積層板
CN112566391B (zh) * 2020-11-24 2021-09-21 深圳和美精艺半导体科技股份有限公司 一种三层板msap工艺制造方法及三层板
CN112616259B (zh) * 2021-02-25 2021-06-08 四川英创力电子科技股份有限公司 含有台阶插件孔的印制电路板及其制作方法
CN113386417A (zh) * 2021-07-08 2021-09-14 江西柔顺科技有限公司 一种覆铜板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004169181A (ja) 2002-10-31 2004-06-17 Furukawa Techno Research Kk キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
JP2005076091A (ja) 2003-09-01 2005-03-24 Furukawa Circuit Foil Kk キャリア付き極薄銅箔の製造方法、及びその製造方法で製造されたキャリア付き極薄銅箔

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5228130B2 (ko) * 1973-01-30 1977-07-25
JP2002033581A (ja) * 2000-07-13 2002-01-31 Mitsui Mining & Smelting Co Ltd 銅張積層板の製造方法
LU90804B1 (fr) * 2001-07-18 2003-01-20 Circuit Foil Luxembourg Trading Sarl Process for manufacturing a composite foil suitable for manufacturing multi-layer printed circuit boards
TW200420208A (en) * 2002-10-31 2004-10-01 Furukawa Circuit Foil Ultra-thin copper foil with carrier, method of production of the same, and printed circuit board using ultra-thin copper foil with carrier
CN101374388B (zh) * 2008-03-28 2010-06-02 广州力加电子有限公司 一种高剥离强度的细线路挠性电路板的制作方法
JP5228130B1 (ja) * 2012-08-08 2013-07-03 Jx日鉱日石金属株式会社 キャリア付銅箔
TWI503454B (zh) * 2012-11-20 2015-10-11 Jx Nippon Mining & Metals Corp Method for manufacturing copper foil, attached copper foil, printed wiring board, printed circuit board, copper clad sheet, and printed wiring board
WO2014200106A1 (ja) * 2013-06-13 2014-12-18 Jx日鉱日石金属株式会社 キャリア付銅箔、銅張積層板、プリント配線板、電子機器、及び、プリント配線板の製造方法
JP5746402B2 (ja) * 2013-06-13 2015-07-08 Jx日鉱日石金属株式会社 キャリア付銅箔、銅張積層板、プリント配線板、電子機器、及び、プリント配線板の製造方法
US10964552B2 (en) * 2014-07-18 2021-03-30 Mitsubishi Gas Chemical Company, Inc. Methods for producing laminate and substrate for mounting a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004169181A (ja) 2002-10-31 2004-06-17 Furukawa Techno Research Kk キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
JP2005076091A (ja) 2003-09-01 2005-03-24 Furukawa Circuit Foil Kk キャリア付き極薄銅箔の製造方法、及びその製造方法で製造されたキャリア付き極薄銅箔

Also Published As

Publication number Publication date
CN106304614B (zh) 2019-04-30
JP6236119B2 (ja) 2017-11-22
TW201706460A (zh) 2017-02-16
US20160381805A1 (en) 2016-12-29
JP2017008410A (ja) 2017-01-12
TWI586851B (zh) 2017-06-11
CN106304614A (zh) 2017-01-04
KR20180095787A (ko) 2018-08-28

Similar Documents

Publication Publication Date Title
KR101975086B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
KR101983883B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자 기기의 제조 방법
KR101956428B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
KR101943154B1 (ko) 캐리어 부착 동박, 적층체, 적층체의 제조 방법, 프린트 배선판의 제조 방법 및 전자 기기의 제조 방법
KR101907260B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자 기기의 제조 방법
KR101907261B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자 기기의 제조 방법
TWI583269B (zh) Method for manufacturing copper foil, laminated body, printed wiring board, electronic machine and printed wiring board
KR20170000786A (ko) 캐리어 부착 동박, 적층체, 프린트 배선판, 전자기기 및 프린트 배선판의 제조 방법
KR20170118623A (ko) 구리박, 고주파 회로용 구리박, 캐리어 부착 구리박, 고주파 회로용 캐리어 부착 구리박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
KR102067859B1 (ko) 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
US10820414B2 (en) Surface treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
KR20180095787A (ko) 캐리어 부착 동박, 적층체, 프린트 배선판, 전자기기 및 프린트 배선판의 제조 방법
TWI641294B (zh) Carrier copper foil, printed wiring board, laminated body, electronic device, and printed wiring board manufacturing method
JP7033905B2 (ja) 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6872947B2 (ja) キャリア付銅箔、積層体、キャリア付銅箔の製造方法、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP2018009237A (ja) キャリア付銅箔、キャリア付銅箔の製造方法、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP2016190323A (ja) キャリア付銅箔、積層体、プリント配線板、電子機器及びプリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application