KR20160149067A - 태양 전지 모듈 - Google Patents

태양 전지 모듈 Download PDF

Info

Publication number
KR20160149067A
KR20160149067A KR1020150086076A KR20150086076A KR20160149067A KR 20160149067 A KR20160149067 A KR 20160149067A KR 1020150086076 A KR1020150086076 A KR 1020150086076A KR 20150086076 A KR20150086076 A KR 20150086076A KR 20160149067 A KR20160149067 A KR 20160149067A
Authority
KR
South Korea
Prior art keywords
electrode layer
electrode
semiconductor substrate
solar cell
interconnectors
Prior art date
Application number
KR1020150086076A
Other languages
English (en)
Inventor
심승환
김진아
정일형
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020150086076A priority Critical patent/KR20160149067A/ko
Publication of KR20160149067A publication Critical patent/KR20160149067A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02021—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지 모듈에 관한 것이다.
본 발명의 일례에 따른 태양 전지 모듈은 반도체 기판, 반도체 기판의 전면에 위치하며 반도체 기판과 p-n 접합을 형성하는 에미터부, 에미터부에 연결되는 제1 전극 및 반도체 기판의 후면에 연결되는 제2 전극을 포함하는 복수의 태양 전지; 복수의 태양 전지를 전기적으로 서로 직렬 연결하기 위하여 제1 전극 또는 제2 전극에 접속하는 복수의 인터커넥터; 및 제1 전극 또는 제2 전극과 복수의 인터커넥터가 서로 교차하는 부분에 부분적으로 위치하며 복수의 인터커넥터와 연결되는 도전성 패드를 포함하고, 제1 전극은 반도체 기판 위에 위치하는 제1 전극층과, 제1 전극층 위에 위치하며, 제1 전극층과 다른 물질로 이루어진 제2 전극층을 포함한다.

Description

태양 전지 모듈{SOLAR CELL MODULE}
본 발명은 태양 전지 모듈에 관한 것이다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.
이와 같이 반도체 기판을 사용하는 태양 전지는 구조에 따라 컨벤셔널 타입, 후면 컨텍 타입 등 다양한 종류로 나눌 수 있다.
여기서, 컨벤셔널 타입은 에미터부가 기판의 전면에 위치하고, 에미터부에 연결된 전극이 기판의 전면에, 기판에 연결되는 전극이 기판의 후면에 위치하며, 후면 컨텍 타입은 에미터부가 기판의 후면에 위치하며, 전극이 모두 기판의 후면에 위치한다.
여기서, 후면 컨텍 타입의 태양 전지는 전극이 모두 기판의 후면에 형성되므로, 기판의 후면에 형성된 전극을 인터커넥터나 별도의 도전성 금속을 통해 인접한 태양 전지의 전극에 직렬 연결하여 태양 전지 모듈을 형성할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 광전 변환 효율이 향상된 태양 전지 모듈을 제공하는데 그 목적이 있다.
본 발명의 일례에 따른 태양 전지 모듈은 반도체 기판, 반도체 기판의 전면에 위치하며 반도체 기판과 p-n 접합을 형성하는 에미터부, 에미터부에 연결되는 제1 전극 및 반도체 기판의 후면에 연결되는 제2 전극을 포함하는 복수의 태양 전지; 복수의 태양 전지를 전기적으로 서로 직렬 연결하기 위하여 제1 전극 또는 제2 전극에 접속하는 복수의 인터커넥터; 및 제1 전극 또는 제2 전극과 복수의 인터커넥터가 서로 교차하는 부분에 부분적으로 위치하며 복수의 인터커넥터와 연결되는 도전성 패드를 포함할 수 있다.
이때, 제1 전극은 반도체 기판 위에 위치하고 은(Ag)을 함유하는 제1 전극층과, 제1 전극층 위에 위치하며 구리(Cu)를 함유하는 제2 전극층을 포함할 수 있다.
은(Ag)을 함유하는 제1 전극층과 구리(Cu)를 함유하는 제2 전극층의 물질 함유량의 비율은 1:4인 것이 바람직하다.
이러한 특징에 따르면, MWB(Multi-Wire Bus bar) 구조에 있어서, 하나의 태양 전지에 구비된 제1 전극 또는 제2 전극을 1:4(Ag:Cu) 비율을 갖는 이중 전극 구조로 형성함으로써, 태양 전지 모듈에서의 접착력 감소 없이 제조 비용을 보다 절감할 수 있다.
도 1은 본 발명에 따른 태양 전지 모듈의 일례를 설명하기 위한 도이다.
도 2a는 도 1에서 A1-A1 라인에 따른 단면을 도시한 도이다.
도 2b는 도 1에서 A2-A2 라인에 따른 단면을 도시한 도이다.
도 3a는 도 1에 도시한 태양 전지 모듈에 적용되는 태양 전지의 일례를 설명하기 위한 일부 사시도이다.
도 3b는 도 3a에서 A3-A3 라인에 따른 단면을 도시한 도이다.
도 4a 및 도 4b은 도 1에 도시한 태양 전지의 제조 방법을 순차적으로 도시한 도이다.
도 5a 및 도 5b은 도 1에 도시한 태양 전지의 다른 일례를 설명하기 위한 제조 방법을 순차적으로 도시한 도이다.
도 6a는 도 1에 도시한 태양 전지 모듈에 적용되는 태양 전지의 일례를 설명하기 위한 도이다.
도 6b는 도 6a에서 B1-B1 라인에 따른 단면을 도시한 도이다.
도 7a 내지 도 7c는 도 1에 도시한 태양 전지 모듈에 적용되는 태양 전지의 일례를 설명하기 위한 도이다.
도 8은 도 1에 도시한 인터커넥터의 개수에 따른 인터커넥터의 저항과 태양 전지 모듈의 출력값을 나타낸 그래프이다.
도 9는 도 1에 도시한 인터커넥터(IC)의 저항에 따른 태양 전지 모듈의 FF를 비교예와 비교한 그래프이다.
도 10은 도 1에 도시한 태양 전지 모듈의 FF 감소 한계 저항에 대한 이중 전극 구조의 물질 함유량을 나타내는 그래프이다.
도 11 및 도 12는 도 1에 도시한 본 발명에 따른 태양 전지 모듈에 적용될 수 있는 태양 전지의 다른 일례를 설명하기 위한 도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 전체적으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
이하에서, 전면이라 함은 직사광이 입사되는 반도체 기판의 일면일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판의 반대면일 수 있다.
아울러, 이하의 설명에서, 서로 다른 두 구성 요소의 길이나 폭이 동일하다는 의미는 10%의 오차 범위 이내에서 서로 동일한 것을 의미한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지 모듈에 대하여 설명한다.
도 1은 본 발명에 따른 태양 전지 모듈의 일례를 설명하기 위한 도이고, 도 2a는 도 1에서 A1-A1 라인에 따른 단면을 도시한 도이며, 도 2b는 도 1에서 A2-A2 라인에 따른 단면을 도시한 도이다. 그리고, 도 3a는 도 1에 도시한 태양 전지 모듈에 적용되는 태양 전지의 일례를 설명하기 위한 일부 사시도이고, 도 3b는 도 3a에서 A3-A3 라인에 따른 단면을 도시한 도이다.
도 1 내지 도 2b에 도시한 바와 같이, 본 발명에 따른 태양 전지 모듈은 복수의 태양 전지(C1, C2)와 각각의 태양 전지(C1, C2)에 접속되는 복수의 인터커넥터(IC)를 포함할 수 있다. 즉, 복수의 인터커넥터(IC)는 서로 인접한 태양 전지(C1, C2)를 직렬로 연결할 수 있다.
여기서, 본 발명에 따른 태양 전지 모듈에 적용되는 태양 전지의 일례는 도 3a 및 도 3b에 도시한 바와 같이, 반도체 기판(110), 에미터부(120), 반사 방지막(130), 복수의 제1 전극(140a), 후면 전계부(back surface field, BSF)(172), 제2 전극(150) 그리고, 복수의 도전성 패드(160)를 구비할 수 있다.
여기서, 후면 전계부(172)는 생략될 수도 있으나, 후면 전계부(172)가 있는 경우 태양 전지의 효율이 더 향상되므로, 이하에서는 후면 전계부(172)가 포함되는 것을 일례로 설명한다.
반도체 기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입을 가질 수 있으며, 이와 같은 반도체 기판(110)은 단결정 실리콘, 다결정 실리콘 또는 비정질 실리콘 중 어느 하나의 형태로 이루어질 수 있다. 일례로, 반도체 기판(110)은 결정질 실리콘 웨이퍼로 형성될 수 있다.
반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 반도체 기판(110)에 도핑(doping)된다. 하지만, 이와는 달리, 반도체 기판(110)은 n형 도전성 타입일 수 있다. 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 반도체 기판(110)에 도핑될 수 있다.
이러한 반도체 기판(110)의 전면은 복수의 요철면을 갖는다. 편의상 도 3a 및도 3b에서, 반도체 기판(110)의 가장자리 부분만 요철면으로 도시하여 그 위에 위치하는 에미터부(120) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 반도체 기판(110)의 전면 전체가 요철면을 갖고 있으며, 이로 인해 반도체 기판(110)의 전면 위에 위치한 에미터부(120) 역시 요철면을 갖는다.
복수의 요철을 갖고 있는 반도체 기판(110)의 전면 쪽으로 입사되는 빛은 에미터부(120)와 반도체 기판(110)의 표면에 형성된 복수의 요철에 의해 복수 회의 반사 동작이 발생하면서 반도체 기판(110) 내부로 입사된다. 이로 인해, 반도체 기판(110)의 전면에서 반사되는 빛의 양이 감소하여 반도체 기판(110) 내부로 입사되는 빛의 양이 증가한다. 또한, 요철 표면으로 인해, 빛이 입사되는 반도체 기판(110)과 에미터부(120)의 표면적이 증가하여 반도체 기판(110)으로 입사되는 빛의 양 또한 증가한다.
도 3a 및 도 3b에 도시한 바와 같이 에미터부(120)는 제 1 도전성 타입의 반도체 기판(110)의 입사면인 전면에 형성되며, 제 1 도전성 타입과 반대인 제 2 도전성 타입, 예를 들어, n형의 도전성 타입의 불순물이 반도체 기판(110)에 도핑된 영역으로, 빛이 입사되는 면, 즉, 반도체 기판(110)의 전면 내부에 위치할 수 있다. 따라서 제2 도전성 타입의 에미터부(120)는 반도체 기판(110) 중 제1 도전성 타입 부분과 p-n 접합을 이룬다.
이와 같은 반도체 기판(110)에 입사된 빛은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동할 수 있다. 따라서, 반도체 기판(110)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 반도체 기판(110) 후면 쪽으로 이동하고 분리된 전자는 에미터부(120) 쪽으로 이동할 수 있다.
에미터부(120)는 반도체 기판(110), 즉, 반도체 기판(110)의 제1 도전성 부분과 p-n접합을 형성하므로, 본 실시예와 달리, 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(120)는 p형의 도전성 타입을 가질 수 있다. 이 경우, 분리된 전자는 반도체 기판(110) 후면 쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동할 수 있다.
에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 5가 원소의 불순물을 반도체 기판(110)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 3가 원소의 불순물을 반도체 기판(110)에 도핑하여 형성될 수 있다.
도 3a 및 도 3b에 도시한 바와 같이 반사 방지막(130)은 반도체 기판(110)의 입사면에 상부에 위치하며, 에미터부(120)가 반도체 기판(110)의 입사면에 위치하는 경우, 반사 방지막(130)은 에미터부(120) 상부에 위치할 수 있다.
이와 같은 반사 방지막(130)은 수소화된 실리콘 질화막(SiNx:H), 수소화된 실리콘 산화막(SiOx:H), 수소화된 실리콘 질화산화막(SiNxOy:H), 및 수소화된 비정질실리콘(a-Si:H) 중 적어도 어느 하나를 포함할 수 있다.
이와 같은 반사 방지막(130)은 반사 방지막(130)에 포함되는 수소(H)로 인하여, 반도체 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 반도체 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행한다. 따라서, 결함에 의해 반도체 기판(110)의 표면이나 그 근처에서 손실되는 전하의 양을 감소시킨다.
이와 같은 반사 방지막(130)은 반도체 기판(110)이 요철 표면을 갖는 경우, 반도체 기판(110)과 유사하게 하게 복수의 요철을 구비한 요철 표면을 갖게 된다.
일반적으로 결함은 반도체 기판(110)의 표면이나 그 근처에 주로 많이 존재하므로, 실시예의 경우에서와 같이 반사 방지막(130)이 반도체 기판(110)의 표면에 직접 접해 있으면 패시베이션 기능이 더욱 향상된다.
또한, 이와 같은 반사 방지막(130)은 전술한 수소화된 실리콘 질화막(SiNx:H), 수소화된 실리콘 산화막(SiOx:H), 수소화된 실리콘 질화산화막(SiNxOy:H), 수소화된 실리콘 산화질화막(SiOxNy:H), 수소화된 비정질실리콘(a-Si:H) 중 적어도 어느 하나가 복수의 층으로 형성될 수도 있다.
예를 들어, 반사 방지막(130)은 수소화된 실리콘 질화막(SiNx:H)이 두 개의 층으로 형성될 수도 있는 것이다.
이와 같이 함으로써, 반사 방지막(130)의 패시베이션 기능을 보다 강화할 수 있어 태양 전지의 광전 효율을 더욱 향상시킬 수 있다.
도 3a 및 도 3b에 도시한 바와 같이 복수의 제1 전극(140a)은 반도체 기판(110)의 전면에 위치하며, 반도체 기판(110)의 전면 위에 서로 이격되어 위치하며, 각각이 제1 방향(x)으로 길게 뻗어 위치할 수 있다.
이와 같이, 반도체 기판(110)의 전면에 서로 이격되어 제1 방향(x)으로 길게 뻗어 위치하는 전극을 전면 핑거라고 명명할 수 있다.
이때, 복수의 제1 전극(140a)은 반사 방지막(130)을 통과하여 에미터부(120)에 연결될 수 있다.
이에 따라, 복수의 제1 전극(140a)은 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어져, 에미터부(120) 쪽으로 이동한 전하, 예를 들면, 전자를 수집할 수 있다.
본 실시예에서 제1 전극(140a)은 이중 전극 구조로서, 제1 방향(x)으로 길게 뻗어 있는 제1 전극층(142a)과 제1 전극층(142a) 위에 위치하는 제2 전극층(144a)을 포함할 수 있다.
제1 전극층(142a)은 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어질 수 있다.
제2 전극층(144a)은 구리(Cu), 알루미늄(Al) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어질 수 있다.
은(Ag)을 함유하는 제1 전극층(142a)의 두께는 구리(Cu)를 함유하는 제2 전극층(144a)의 두께보다 얇을수록 재료비가 절감되어 태양 전지의 효율을 증가될 수 있다.
하지만, 제1 전극층(142a)에 포함된 은(Ag)의 함유량과 제2 전극층(144a)에 포함된 구리(Cu)의 함유량이 1:4 비율을 초과하는 경우 FF(Fill Factor, 필 팩터)가 감소하므로, 태양 전지 모듈의 효율이 감소할 수 있다.
따라서, 제1 전극층(142a)에 포함된 은(Ag)의 함유량과 제2 전극층(144a)에 포함된 구리(Cu)의 함유량은 최대 1:4인 것이 바람직하다. 이에 따라, 제1 전극층(142a)의 두께(T1)는 약 1-5㎛이고, 제2 전극층(144a)의 두께(T2)는 약 5-20㎛일 수 있다.
본 실시예에서 제1 전극층(142a)에 포함된 은(Ag)의 함유량과 제2 전극층(144a)에 포함된 구리(Cu)의 함유량이 1:4인 경우, 제1 전극층(142a)의 두께(T1)는 5㎛이고, 제2 전극층(144a)의 두께(T2)는 20㎛인 것이 바람직하다.
이와 같이, 제1 전극층(142a)에 포함된 은(Ag)의 함유량과 제2 전극층(144a)에 포함된 구리(Cu)의 함유량이 1:4인 경우 FF의 감소 없이 제1 전극(140a)과 에미터부(121) 사이의 접착력을 유지시킬 수 있다. 이에 따라, 복수의 태양 전지(C1, C2)에 대한 제조 비용이 절감됨으로써 태양 전지 모듈의 효율이 향상될 수 있다.
한편, 본 발명에 따른 태양 전지는 제1 전극(140a)이 공통 연결되도록 제1 방향(x)과 교차하는 제2 방향(y)으로 길게 형성되는 버스바 전극을 포함하지 않을 수 있다.
통상적으로 버스바 전극에는 복수의 태양 전지(C1, C2)를 서로 연결하는 인터커넥터(IC)가 접속되는데, 본 발명에 따른 태양 전지에서는 이와 같은 버스바 전극을 구비하지 않는 대신, 인터커넥터(IC)가 전술한 제1 전극(140a) 각각에 직접 접속될 수 있다.
이러한 제1 전극(140a)은 스크린 인쇄법으로 형성될 수 있고, 두께(T3)는 약 20-30㎛일 수 있다. 제1 전극(140a)의 개수는 인터커넥터(IC)의 개수와 동일하게 즉, 12개 이상으로 형성될 수 있다.
도 3a 및 도 3b에 도시한 바와 같이 후면 전계부(172)는 반도체 기판(110)의 전면의 반대면인 후면에 위치할 수 있으며, 반도체 기판(110)과 동일한 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 도핑된 영역, 예를 들면, P+ 영역이다.
이러한 반도체 기판(110)의 제1 도전성 영역과 후면 전계부(172)간의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 정공의 이동 방향인 후면 전계부(172) 쪽으로 전자 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 정공 이동을 용이하게 한다. 따라서, 반도체 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 정공)의 이동을 가속화시켜 제2 전극(150)으로의 전하 이동량을 증가시킨다.
도 3a 및 도 3b에 도시한 바와 같이 제2 전극(150)은 후면 전극층(151)과 복수의 후면 버스바(152)를 구비할 수 있다. 후면 전극층(151)은 반도체 기판(110)의 후면에 위치한 후면 전계부(172)와 접촉하고 있고, 반도체 기판(110)의 후면 가장 자리와 후면 버스바(152)가 위치한 부분을 제외하면 실질적으로 반도체 기판(110)의 후면 전체에 위치할 수 있다.
후면 전극층(151)은 알루미늄(Al)과 같은 도전성 물질을 함유하고 있다.
이러한 후면 전극층(151)은 후면 전계부(172)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집한다.
이때, 후면 전극층(151)이 반도체 기판(110)보다 높은 불순물 농도로 유지하는 후면 전계부(172)와 접촉하고 있으므로, 반도체 기판(110), 즉 후면 전계부(172)와 후면 전극층(151) 간의 접촉 저항이 감소하여 반도체 기판(110)으로부터 후면 전극층(151)으로의 전하 전송 효율이 향상된다.
복수의 후면 버스바(152)는 후면 전극층(151)이 위치하지 않는 반도체 기판(110)의 후면 위에 위치하며 인접한 후면 전극층(151)과 연결되어 있다.
이와 같은 복수의 후면 버스바(152)는 후면 전극층(151)으로부터 전달되는 전하를 수집할 수 있다.
복수의 후면 버스바(152)에는 인터커넥터(IC)가 접속되어, 복수의 후면 버스바(152)에 의해 수집된 전하(예, 정공)는 인터커넥터(IC)를 통하여 인접한 다른 태양 전지로 전달될 수 있다.
이러한 복수의 후면 버스바(152)는 후면 전극층(151)보다 양호한 전도도를 갖는 물질로 이루어질 수 있고, 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질을 함유할 수 있다.
이와 같은 복수의 후면 버스바(152) 각각에는 각각의 인터커넥터(IC)가 접속될 수 있다.
도 3a 및 도 3b에 도시한 바와 같이 복수의 도전성 패드(160)는 반도체 기판(110)의 전면에 위치하며, 제1 전극(140a)과 인터커넥터(IC)가 서로 교차하는 부분에 위치할 수 있다.
이와 같이 복수의 도전성 패드(160)는 제1 방향(x)으로 뻗어 위치하며, 사각 형상을 갖지만, 이에 한정되지 않고 타원형 형상, 원형 형상 또는 다각형 형상을 가질 수 있다.
이때, 복수의 도전성 패드(160)의 개수와 크기는 복수의 제1 전극(140a) 및 복수의 인터커넥터(IC)와의 형상 등에 따라 변할 수 있다. 예를 들어, 복수의 도전성 패드(160)는 인터커넥터(IC)의 길이방향 즉, 제2 방향(y)으로 뻗어 제1 전극(140a)의 폭보다 넓게 형성될 수도 있다. 하지만, 복수의 도전성 패드(160)는 전면전극(141)의 폭과 동일하거나 폭보다 작게 형성될 수도 있다.
그리고, 복수의 도전성 패드(160)의 제1 방향(x)의 폭은 제1 전극(140a) 및 인터커넥터(IC)의 폭을 합한 크기와 동일하게 또는 크게 형성될 수 있다.
본 실시예에서, 복수의 도전성 패드(160)는 스크린 인쇄법으로 형성되며, 두께(T1)는 제1 전극(140a)의 제1 전극층(142a)의 두께(T1)와 동일하게 형성될 수 있다. 하지만, 이에 한정되지 않고 복수의 도전성 패드(160)는 제1 전극층(142a)보다 두껍게 형성될 수도 있다.
또한, 복수의 도전성 패드(160)는 제1 전극(140a)의 제1 전극층(142a)과 동일한 물질로 이루어질 수 있으며, 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질을 함유할 수 있다.
하지만, 이에 한정되지 않고, 복수의 도전성 패드(160)는 제1 전극(140a)의 제2 전극층(144a)과 동일한 물질로 이루어 질 수 있으며, 예를 들어, 구리(Cu)과 같은 적어도 하나의 도전성 물질을 함유할 수 있다.
복수의 도전성 패드(160)가 구리(Cu)로 이루어지는 경우, 재료비가 더욱 절감될 수 있다. 따라서, 반도체 기판(110)과의 접착력 감소 없이 재료비를 절감시킴으로써, 태양 전지의 효율이 더욱 증가할 수 있다.
이와 같은 구조를 갖는 본 실시예에 따른 태양 전지의 동작은 다음과 같다.
태양 전지로 빛이 조사되어 에미터부(120)를 통해 반도체부인 에미터부(120)와 반도체 기판(110)으로 입사되면 빛 에너지에 의해 반도체부에서 전자-정공 쌍이 발생한다. 이때, 반도체 기판(110)의 요철 표면과 에미터부(120)에 의해 반도체 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 반도체 기판(110)으로 입사되는 빛의 양이 증가한다.
이들 전자-정공 쌍은 반도체 기판(110)과 에미터부(120)의 p-n 접합에 의해 서로 분리되어 전자와 정공은, 예를 들어, n형의 도전성 타입을 갖는 에미터부(120)과 p형의 도전성 타입을 갖는 반도체 기판(110) 쪽으로 각각 이동한다. 이처럼, 에미터부(120) 쪽으로 이동한 전자는 복수의 제1 전극(140)에 의해 수집되어 인터커넥터(IC)로 전달되고, 반도체 기판(110) 쪽으로 이동한 정공은 인접한 후면 전극층(151)와 복수의 후면 버스바(152)에 의해 수집되어 인터커넥터(IC)로 전달된다. 이때, 제1 전극(140)은 은(Ag)을 함유하는 제1 전극층(142a)과 구리(Cu)를 함유하는 제2 전극층(144a)으로 이루어진 이중 전극 구조로 형성됨으로써, 반도체 기판(110)과의 접착력 감소 없이 제조 비용을 절감할 수 있다.
도 4a 및 도 4b은 도 1에 도시한 태양 전지의 제조 방법을 순차적으로 도시한 도이고, 도 5a 및 도 5b은 도 1에 도시한 태양 전지의 다른 일례를 설명하기 위한 제조 방법을 순차적으로 도시한 도이다.
도 4a 및 도 4b를 참조하여 도 3a 및 도 3b에 도시한 태양 전지의 제조 방법에 대하여 설명한다.
먼저, p형의 반도체 기판(110)에 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함하는 물질, 예를 들어, POCl3이나 H3PO4 등을 고온에서 열처리하여 5가 원소의 불순물을 반도체 기판(110)에 확산시켜 반도체 기판(110) 전체면, 즉, 전면, 후면 및 측면에 n형의 에미터부(120)를 형성한다.
본 실시예와 달리, 반도체 기판(110)의 도전성 타입이 n형일 경우, 3가 원소의 불순물을 포함하는 물질, 예를 들어, B2H6를 고온에서 열처리하여 반도체 기판(110) 전체면에 p형의 에미터부를 형성할 수 있다. 그런 다음, n형 불순물 또는 p형 불순물이 반도체 기판(110) 내부로 확산됨에 따라 생성된 인을 포함하는 산화물(phosphorous silicate glass, PSG)이나 붕소를 포함하는 산화물(boron silicate glass, BSG)을 식각 공정을 통해 제거한다.
이때, 반도체 기판(110)의 전면과 후면은 습식 식각 공정 또는 플라즈마를 이용한 건식 식각 공정을 이용하여 반도체 기판(110)의 양쪽 표면이 텍스처링 표면으로 각각 형성된다. 이에 따라, 에미터부(120)는 반도체 기판(110)의 텍스처링 표면 형상에 영향을 받아 요철면을 갖는다.
다음, PECVD(plasma enhanced chemical vapor deposition)법과 같은 다양한 막 형성 방법을 이용하여 반도체 기판(110)의 전면에 실리콘 질화막(SiNx)으로 이루어진 반사 방지막(130)을 형성한다.
반사 방지막(130)의 굴절률은 공기의 굴절률과 실리콘을 함유하는 반도체 기판(110)의 굴절률(예를 들어, 약 3.5) 사이의 굴절률, 예를 들어 약 1.9 내지 2.3의 굴절률을 가질 수 있다. 이로 인해, 공기에서부터 반도체 기판(110)으로의 굴절률 변화가 순차적으로 이루어지므로 반사 방지막(130)의 반사 방지 효과가 향상된다.
다음, 도 4a에 도시한 것처럼, 반도체 기판(110)의 전면에 은(Ag)을 함유하는 페이스트를 제1 차 스크린 인쇄법으로 인쇄한 후, 약 120? 내지 200?에서 건조하여 제1 전극층 패턴(42a) 및 도전성 패드 패턴(60)을 동시에 형성한다. 이에 따라, 반도체 기판(110)의 전면에 제1 전극층(142a) 및 도전성 패드(160)가 동시에 형성된다.
이때, 제1 전극층 패턴(42a)의 형상은 제1 방향(x)으로 나란하게 뻗어 있는 형상으로, 서로 이격되어 복수 개로 형성된다. 예를 들어, 제1 전극층 패턴(42a)의 두께(T1)는 약 1-5㎛일 수 있다. 본 실시예에서 제1 전극층 패턴(42a)의 두께(T1)는 5㎛일 수 있다.
그리고, 도전성 패드 패턴(60)의 형상은 제1 방향(x)으로 뻗어 있는 사각 형상으로, 제1 전극층 패턴(42a)과 인터커넥터(IC)이 서로 교차하는 부분에 부분적으로 형성된다.
도전성 패드 패턴(60)의 개수와 크기는 제1 전극층 패턴(42a)과 인터커넥터(IC)의 크기와 형상 등에 따라 변할 수 있다. 예를 들어, 도전성 패드 패턴(60)은 인터커넥터(IC)의 길이방향 즉, 제2 방향(y)으로 뻗어 제1 전극층 패턴(42a)의 폭보다 넓게 형성되거나, 제1 전극층 패턴(42a)의 폭과 동일 또는 제1 전극층 패턴(42a)의 폭보다 작게 형성될 수도 있다. 예를 들어, 도전성 패드 패턴(60)의 두께(T1)는 1-10㎛일 수 있다. 본 실시예에서 도전성 패드 패턴(60)의 두께(T1)는 5㎛일 수 있다.
이와 같이 제1 전극층 패턴(42a) 및 도전성 패드 패턴(60)을 스크린 인쇄법을 이용하여 은(Ag) 페이스트로 형성하는 경우, 반도체 기판(110)과의 접촉 저항이 감소되어 광전 변환 특성을 향상시킨다.
다음, 도 4b에 도시한 것처럼, 반도체 기판(110)의 전면에 구리(Cu)를 함유하는 페이스트를 제 2차 스크린 인쇄법으로 인쇄한 후, 약 120℃ 내지 200℃에서 건조하여 제2 전극층 패턴(44a)을 형성한다. 이에 따라, 반도체 기판(110)의 전면에 제2 전극층(144a)이 형성된다.
이때, 제2 전극층 패턴(44a)의 형상은 제1 방향(x)으로 나란하게 뻗어 있는 형상으로, 1차 스크린 인쇄법을 통해 형성된 제1 전극층 패턴(42a) 위에 제2 전극층 패턴(44a)이 형성된다. 제2 전극층 패턴(44a)은 제1 전극층 패턴(42a)과 동일하게 형성될 수 있다. 예를 들어, 제2 전극층 패턴(44a)의 두께(T2)는 약 5-25㎛일 수 있다. 본 실시예에서 제2 전극층 패턴(44a)의 두께(T2)는 20㎛일 수 있다.
이와 같이 제2 전극층 패턴(44a)을 스크린 인쇄법을 이용하여 구리(Cu)를 함유하는 페이스트로 형성하는 경우, 은(Ag)을 함유하는 페이스트로만 형성된 제1 전극에 비해 재료비가 절감되는 것을 확인할 수 있다.
이에 따라, 반도체 기판(110)과의 접착력이 감소되지 않으면서 복수의 태양 전지(C1, C2)에 대한 제조 비용이 절감될 수 있다.
다음, 반도체 기판(110)의 후면에 후면 전계부(172)와 제2 전극(150)을 형성하여 태양 전지를 완성한다(도 3a 참조).
이때, 제2 전극(150)은 스크린 인쇄법을 이용하여 후면 전극용 페이스트를 반도체 기판(110) 후면에 도포한 후 소결하여 형성할 수 있지만, 이와는 달리, 도금법, 스퍼터링법과 전자빔 증착 등의 물리 기상 증착법(PVD) 및 화학 기상 증착법(CVD) 등을 이용하여 형성할 수도 있다.
이와는 달리, 도 5a에 도시한 바와 같이, 반도체 기판(110)의 전면에 은(Ag)을 함유하는 페이스트를 제1 차 스크린 인쇄법으로 인쇄한 후, 약 120? 내지 200?에서 건조하여 제1 전극층 패턴(42a)을 형성한다. 이에 따라, 반도체 기판(110)의 전면에 제1 전극층(142a)이 형성된다.
이때, 제1 전극층 패턴(42a)의 형상은 제1 방향(x)으로 나란하게 뻗어 있는 형상으로, 서로 이격되어 복수개로 형성된다. 예를 들어, 제1 전극층 패턴(42a)의 두께(T1)는 약 1-5㎛일 수 있다. 본 실시예에서 제1 전극층 패턴(42a)의 두께(T1)는 5㎛일 수 있다.
이와 같이 제1 전극층 패턴(42a)을 스크린 인쇄법을 이용하여 은(Ag) 페이스트로 형성하는 경우, 반도체 기판(110)과의 접촉 저항이 감소되어 광전 변환 특성을 향상시킬 수 있다.
그리고, 도 5b에 도시한 것처럼, 반도체 기판(110)의 전면에 구리(Cu)를 함유하는 페이스트를 제 2차 스크린 인쇄법으로 인쇄한 후, 약 120℃ 내지 200℃에서 건조하여 제2 전극층 패턴(44a) 및 도전성 패드 패턴(60)을 동시에 형성한다. 이에 따라, 반도체 기판(110)의 전면에 제2 전극층(144a) 및 도전성 패드(160)가 동시에 형성된다.
이때, 제2 전극층 패턴(44a)의 형상은 제1 방향(x)으로 나란하게 뻗어 있는 형상으로, 1차 스크린 인쇄법을 통해 형성된 제1 전극층 패턴(42a) 위에 제2 전극층 패턴(44a)이 형성된다. 제2 전극층 패턴(44a)은 제1 전극층 패턴(42a)과 동일하게 형성될 수 있다. 예를 들어, 제2 전극층 패턴(44a)의 두께(T2)는 약 5-25㎛일 수 있다. 본 실시예에서 제2 전극층 패턴(44a)의 두께(T2)는 20㎛일 수 있다.
그리고, 도전성 패드 패턴(60)의 형상은 제1 방향(x)으로 뻗어 있는 사각 형상으로, 제1 전극층 패턴(42a)과 인터커넥터(IC)이 서로 교차하는 부분에 부분적으로 형성된다. 예를 들어, 도전성 패드 패턴(60)의 두께(T1)는 약 1-10㎛일 수 있다. 본 실시예에서 도전성 패드 패턴(60)의 두께(T1)는 5㎛일 수 있다.
도전성 패드 패턴(60)의 개수와 크기는 제1 전극층 패턴(42a)과 인터커넥터(IC)의 크기와 형상 등에 따라 변할 수 있다. 예를 들어, 도전성 패드 패턴(60)은 인터커넥터(IC)의 길이방향 즉, 제2 방향(y)으로 뻗어 제1 전극층 패턴(42a)의 폭보다 넓게 형성되거나, 제1 전극층 패턴(42a)의 폭과 동일 또는 제1 전극층 패턴(42a)의 폭보다 작게 형성될 수도 있다.
그리고, 도전성 패드 패턴(60)의 폭은 가이드 지지부 패턴(80) 및 인터커넥터(IC)의 폭을 합한 크기와 동일하게 또는 크게 형성될 수 있다.
이와 같이 제2 전극층 패턴(44a) 및 도전성 패드 패턴(60)을 스크린 인쇄법을 이용하여 구리(Cu)를 함유하는 페이스트로 형성하는 경우, 은(Ag)을 함유하는 페이스트를 이용할 때보다 재료비가 더 절감되는 것을 확인 할 수 있다.
이에 따라, 반도체 기판(110)과의 접착력이 감소되지 않으면서 복수의 태양 전지(C1, C2)에 대한 제조 비용이 절감될 수 있다.
한편, 도 1에 도시한 바와 같이, 태양 전지 모듈은 제1 태양 전지(C1)와 제2 태양 전지(C2)를 포함하는 복수의 태양 전지와 복수의 태양 전지를 서로 직렬로 연결하는 인터커넥터(IC)을 포함한다. 여기서, 복수의 태양 전지 각각은 앞서 설명한 태양 전지(C1, C2)를 포함한다.
인터커넥터(IC)는 제1 및 제2 태양 전지(C1, C2)를 포함하는 복수의 태양 전지가 서로 전기적으로 직렬 연결시키며, 각 태양 전지의 제1 전극(140) 또는 제2 전극(150) 중 어느 하나의 셀 전극(140, 150)에 의해 접속될 수 있다.
구체적으로, 본 발명에 다른 태양 전지 모듈에서 복수의 인터커넥터(IC)는 제2 방향(y)으로 도전성 패드(160) 위에 길게 배치되어, 제1 태양 전지의 제1 전극(140)과 제2 태양 전지의 제2 전극(150)을 서로 직렬 연결할 수 있다.
이때, 본 발명에 따른 복수의 인터커넥터(IC)는 와이어 형태를 가질 수 있다. 도 2a 및 도 2b에서는 복수의 인터커넥터(IC) 각각의 단면이 원형인 경우를 일례로 도시하였으나, 복수의 인터커넥터(IC) 각각의 단면은 타원형, 반원형, 직사각형, 또는 사다리꼴 중 어느 하나를 포함할 수 있다.
이에 따라, 외부에서 입사되는 빛이 인터커넥터(IC)의 경사면에 의해 반사되어 반도체 기판(110) 쪽으로 입사되거나 복수의 태양 전지(C1, C2)의 전면에 위치하는 투명 기판에 재반사되거나 반도체 기판(110) 쪽으로 입사되도록 하여, 태양 전지로 입사되는 빛의 양을 극대화시킬 수 있다.
이와 같은 복수의 인터커넥터(IC)는 태양 전지의 제1 전극(140)이나 제2 전극(150)에 주석(Sn)과 같은 금속 물질을 함유하는 솔더 페이스트 또는 도전성 금속 입자가 절연성 수지 내에 포함되는 도전성 패이스트(conductive paste)나 도전성 접착 필름(conductive adhesive film)과 같은 도전성 재질이 등이 이용될 수 있다.
한편, 본 발명의 태양 전지 모듈에서 복수의 인터커넥터(IC)의 개수는 약 10개 내지 12개로 형성될 수 있다.
즉, 복수의 인터커넥터(IC)의 저항, 복수의 인터커넥터(IC)에 의해 가려지는 쉐이딩(shading) 면적, 태양 전지 모듈의 FF 및 태양 전지의 출력을 고려하여, 본 발명의 태양 전지 모듈의 복수의 태양 전지(C1, C2) 각각에서, 하나의 태양 전지에 구비된 제1 전극(140) 또는 제2 전극(150)에 접속되는 복수의 인터커넥터(IC)의 개수는 10개 내지 12개 사이일 수 있다.
한편, 도 8 내지 도 10의 그래프에서 나타내는 출력값들은 예시적인 것으로, 절대적인 값은 아니며, 각 태양 전지의 구성이나 모듈에 적용되는 태양 전지의 개수나 다른 조건에 의해 달라질 수 있음을 전제로 한다.
도 8은 도 1에 도시한 인터커넥터(IC)의 개수에 따른 인터커넥터(IC)의 저항과 태양 전지 모듈의 출력값을 나타낸 그래프이다.
도 8을 참조하면, 인터커넥터(IC)의 개수가 증가할수록 인터커넥터(IC)의 저항이 감소하여 태양 전지 모듈의 출력이 증가하는 것을 확인할 수 있다.
구체적으로, 인터커넥터(IC)의 개수가 증가하는 경우, 인터커넥터(IC)에 의한 저항이 감소하지만 인터커넥터(IC)에 의해 가려지는 쉐이딩 면적이 증가하여 태양 전지의 출력에 영향을 미치는 것을 알 수 있다. 즉, 인터커넥터(IC)의 개수가 12개 이상 증가하는 경우 인터커넥터(IC)의 저항이 감소하고, 태양 전지 모듈의 출력값이 감소하는 것을 확인할 수 있다.
이는 인터커넥터(IC)의 개수가 증가할수록 의 저항이 감소하고, 태양 전지 모듈의 출력이 어느 정도 수준 이하로 감소하면, 태양 전지 모듈의 출력이 각 태양 전지에 의해 가능한 출력의 극대치에 도달하는 것으로 해석할 수 있다.
또한, 인터커넥터(IC)의 개수가 감소하는 경우, 인터커넥터(IC)의 저항이 증가하지만 쉐이딩 면적이 상대적으로 감소하여 태양 전지의 출력에 영향을 미치는 것을 확인할 수 있다.
이에 따라, 인터커넥터(IC)의 개수가 10 내지 12개 일 때, 태양 전지 모듈이 최적의 효율 구간(AA)을 가지는 것을 알 수 있다.
도 9는 도 1에 도시한 인터커넥터(IC)의 저항에 따른 태양 전지 모듈의 FF를 비교예와 비교한 그래프이다.
여기서, 본 발명에 따른 인터커넥터(IC)의 개수는 12개이고, 비교예에 따른 인터커넥터(IC)는 4개인 경우를 일례로 설정하였다.
도 9를 참조하면, 인터커넥터(IC)의 개수가 12개인 경우 인터커넥터(IC)의 저항(Rs)이 0.95 ohm/cm 일 때 FF가 0.1% 감소하고, 인터커넥터(IC)의 저항(Rs)이 2.0 ohm/cm 일 때 FF가 0.4% 감소하는 것을 알 수 있다.
즉, 비교예의 FF는 저항(Rs)이 증가할수록 계속 감소하지만, 본 발명에 따른 FF는 인터커넥터(IC)의 저항(Rs)이 0.95 ohm/cm 일 때 FF가 0.1% 감소하는 것을 알 수 있다.
이에 따라, 인터커넥터(IC)의 개수가 12개인 경우 인터커넥터(IC)의 저항(Rs)이 0.95 ohm/cm의 감소가 발생하므로, 인터커넥터(IC)의 개수가 12개일 때 FF의 감소가 발생하여 태양 전지 효율이 감소하지 않도록 저항(Rs)이 0.95 ohm/cm을 초과하지 않는 것이 바람직하다.
도 10은 도 1에 도시한 태양 전지 모듈의 FF 감소 한계 저항에 대한 이중 전극 구조의 물질 함유량을 나타내는 그래프이다. 여기서, 도 9를 참고하여, FF 감소 한계 저항값(Rs)은 인터커넥터(IC)의 개수가 12개인 경우 인터커넥터(IC)의 저항(Rs)이 0.95 ohm/cm 일 때 FF가 0.1% 감소하므로, FF가 감소하지 않도록 최대 0.95 ohm/cm인 것이 바람직하다.
FF의 감소가 발생하지 않으면서 은(Ag)을 함유하는 제1 전극층(142a)의 두께가 구리(Cu)를 함유하는 제2 전극층(144a)의 두께보다 얇을수록 재료비가 절감되어 태양 전지의 효율을 증가될 수 있다.
도 10을 참조하면, 인터커넥터(IC)의 개수가 12개인 경우 인터커넥터(IC)의 저항(Rs)이 0.95 ohm/cm을 초과하지 않은 경우 제1 전극층(142a)에 포함된 은(Ag)의 함유량과 제2 전극층(144a)에 포함된 구리(Cu)의 함유량이 최대 1:4 비율을 가지는 것을 알 수 있다. 즉, 은(Ag)의 함유량과 구리(Cu)의 함유량은 1:0.25 내지 4의 범위를 가질 수 있다. 본 실시예에서는 은(Ag)의 함유량과 구리(Cu)의 함유량이 1:4인 것이 바람직하다.
이에 따라, 태양 전지 모듈의 FF가 감소하지 않으면서 제1 전극(140a)의 재료비를 절감할 수 있다.
이하의 도 6a 내지 도 7c에서는 도 1에 도시한 본 발명에 따른 태양 전지 모듈에 적용될 수 있는 이중 전극 구조의 다른 일례에 대해 설명한다.
이하의 도 6a 내지 도 7c에서는 도 1 및 도 2에 기재된 내용과 중복되는 내용에 대한 상세한 설명은 생략하고, 다른 점을 위주로 설명한다.
따라서, 도 6a에 도시한 태양 전지와 동일한 기능을 수행하는 구성요소에 대해서는 도 3a와 동일한 부호를 부여하고 그에 대한 상세한 설명은 생략한다.
도 6a에 도시한 바와 같이 제1 전극(140b)은 이중 전극 구조로서, 제1 방향(x)으로 부분적으로 이격되어 위치하는 복수의 제1 전극층(142b)과 이격되어 위치하는 제1 전극층(142b) 위에 제1 방향(x)으로 길게 뻗어 위치하는 복수의 제2 전극층(144b)을 포함할 수 있다.
여기서, 복수의 제1 전극층(142b)은 제1 방향(x)으로 부분적으로 이격되어 위치하고, 복수의 제2 전극층(144b)은 제1 방향(x)으로 이웃하는 도전성 패드(160) 사이에 위치할 수 있다. 즉, 제1 전극층(142b)은 제2 전극층(144b) 아래에 부분적으로 위치할 수 있다.
제1 전극층(142b)은 은(Ag)을 함유하고, 제2 전극층(144b)은 구리(Cu)를 함유할 수 있다.
이와 같이, 은(Ag)을 함유하는 제1 전극층(142b)이 부분적으로 이격되어 위치함으로써, 은(Ag)을 함유하는 페이스트로만 형성된 제1 전극에 비해 재료비가 절감되는 것을 확인할 수 있다.
따라서, 반도체 기판(110)과의 접착력이 감소되지 않으면서 복수의 태양 전지(C1, C2)에 대한 제조 비용이 절감될 수 있다.
도 7a에 도시한 바와 같이 제1 전극(140c)은 이중 전극 구조로서, 제2 전극층(144c)과 인터커넥터(IC)가 교차하는 영역에만 위치하는 복수의 제1 전극층(142c)과 제1 방향(x)으로 길게 뻗어 위치하는 복수의 제2 전극층(144c)을 포함할 수 있다.
복수의 제2 전극층(144c)은 제1 방향(x)으로 뻗어 있는 복수의 제 1 부분(144c1)과, 복수의 인터커넥터(IC)와 동일한 방향인 제2 방향(y)으로 뻗어 있는 복수의 제2 부분(144c2)과, 이웃하는 한 쌍의 제 1 부분(144c1) 사이에 제1 방향(x)으로 뻗어 있는 복수의 제3 부분(144c2)을 포함할 수 있다.
복수의 제 1 부분(144c1)은 제1 방향(x)으로 이웃하는 도전성 패드(160) 사이에 위치할 수 있다. 이때, 복수의 제 1 부분(144c1)은 도전성 패드(160) 및 인터커넥터(IC)의 형성영역에는 위치하지 않는다.
복수의 제2 부분(144c2)은 제2 방향(y)으로 이웃하는 도전성 패드(160) 사이에 위치할 수 있다. 이때, 복수의 제2 부분(144c2)은 도전성 패드(160) 및 인터커넥터(IC)의 형성영역에는 위치하지 않는다.
제1 전극층(142c)은 제2 부분(144c2)과 제3 부분(144c3)이 교차하는 영역에 위치할 수 있다.
이와 같이, 은(Ag)을 함유하는 제1 전극층(142c)이 부분적으로 이격되어 위치함으로써, 은(Ag)을 함유하는 페이스트로만 형성된 제1 전극에 비해 재료비가 절감되는 것을 확인할 수 있다.
따라서, 반도체 기판(110)과의 접착력이 감소되지 않으면서 복수의 태양 전지(C1, C2)에 대한 제조 비용이 절감될 수 있다.
도 7b에 도시한 바와 같이 제1 전극(140d)은 이중 전극 구조로서, 복수의 제1 전극층(142d)과 복수의 제2 전극층(144d)을 포함할 수 있다.
복수의 제2 전극층(144d)은 제1 방향(x)으로 뻗어 있는 복수의 제 1 부분(144d1)과, 복수의 인터커넥터(IC)와 동일한 방향인 제2 방향(y)으로 뻗어 있는 복수의 제2 부분(144d2)을 포함할 수 있다.
복수의 제 1 부분(144d1)은 제1 방향(x)으로 이웃하는 도전성 패드(160) 사이에 위치할 수 있다. 이때, 복수의 제 1 부분(144d1)은 도전성 패드(160) 및 인터커넥터(IC)의 형성영역에는 위치하지 않는다.
복수의 제2 부분(144d2)은 제2 방향(y)으로 이웃하는 한 쌍의 제 1 부분(144d1) 사이에 위치할 수 있다. 복수의 제2 부분(144d2)은 인터커넥터(IC)와 평행하게 위치할 수 있다.
복수의 제1 전극층(142d)은 제1 부분(144d1)과 제2 부분(144d2)이 교차하는 영역에 위치할 수 있다. 즉, 제1 전극층(142d)은 제2 부분(144d2)의 양쪽 끝단에 위치할 수 있다.
이와 같이, 은(Ag)을 함유하는 제1 전극층(142d)이 부분적으로 이격되어 위치함으로써, 은(Ag)을 함유하는 페이스트로만 형성된 제1 전극에 비해 재료비가 절감되는 것을 확인할 수 있다.
따라서, 반도체 기판(110)과의 접착력이 감소되지 않으면서 복수의 태양 전지(C1, C2)에 대한 제조 비용이 절감될 수 있다.
더욱이, 인터커넥터(IC)와 도전성 패드(160) 간의 접촉에 있어서 불량이 발생하더라고 제2 전극층(144d)의 제2 부분(144d2)이 제1 부분(144d1) 사이에 연결됨으로써, 인터커넥터(IC)와 도전성 패드(160) 간의 접촉 불량을 방지할 수 있다.
도 7c에 도시한 바와 같이 제1 전극(140e)은 이중 전극 구조로서, 복수의 제1 전극층(142e)과 복수의 제2 전극층(144e)을 포함할 수 있다.
복수의 제2 전극층(144e)은 제1 방향(x)으로 뻗어 있는 복수의 제 1 부분(144e1)과, 복수의 인터커넥터(IC)와 동일한 방향인 제2 방향(y)으로 뻗어 있는 복수의 제2 부분(144e2)과, 이웃하는 한 쌍의 제 1 부분(144e1) 사이에 제1 방향(x)으로 뻗어 있는 복수의 제3 부분(144e2)을 포함할 수 있다.
복수의 제 1 부분(144e1)은 제1 방향(x)으로 이웃하는 도전성 패드(160) 사이에 위치할 수 있다. 이때, 복수의 제 1 부분(144c1)은 도전성 패드(160) 및 인터커넥터(IC)의 형성영역에는 위치하지 않는다.
복수의 제2 부분(144e2)은 제2 방향(y)으로 제 1 부분(144c1)과 제3 부분(144e2) 사이에 위치할 수 있다. 이때, 복수의 제2 부분(144e2)은 도전성 패드(160) 및 인터커넥터(IC)의 형성영역에는 위치하지 않는다.
복수의 제1 전극층(142e)은 제2 부분(144e2)과 제3 부분(144e3)이 연결되는 영역에 위치할 수 있다.
이와 같이, 은(Ag)을 함유하는 제1 전극층(142e)이 부분적으로 이격되어 위치함으로써, 은(Ag)을 함유하는 페이스트로만 형성된 제1 전극에 비해 재료비가 절감되는 것을 확인할 수 있다.
따라서, 반도체 기판(110)과의 접착력이 감소되지 않으면서 복수의 태양 전지(C1, C2)에 대한 제조 비용이 절감될 수 있다.
이하의 도 11 및 도 12에서는 도 1에 도시한 본 발명에 따른 태양 전지 모듈에 적용될 수 있는 태양 전지의 다른 일례에 대해 설명한다.
도 1에 도시한 본 발명에 따른 태양 전지 모듈에 적용될 수 있는 태양 전지의 다른 일례는 도 11에 도시한 바와 같이 도 3a 및 도 3b과 다르게, 제1 전극(140)이 제1 방향(x)으로 길게 뻗은 전면 핑거(1410)뿐만 아니라, 전면 핑거(1410)의 길이 방향과 교차하는 방향인 제2 방향(y)으로 길게 뻗은 전면 버스바(1420)를 구비할 수도 있다.
이와 같은 경우, 전술한 인터커넥터(IC)가 전면 버스바(1420)에 접속할 수 있다.
이때, 전면 버스바(1420)의 개수는 인터커넥터(IC)의 개수가 동일하고, 전면 버스바(1420)의 폭은 인터커넥터(IC)의 폭과 동일하거나 더 작을 수 있다.
이와 같이, 전면 버스바(1420)가 형성되는 경우, 인터커넥터(IC)와 제1 전극(140) 사이의 접속 면적이 증가되어, 접촉 저항 및 접촉력을 더욱 향상시킬 수 있다.
아울러, 후면 버스바(152)의 개수는 인터커넥터(IC)의 개수가 동일하고, 후면 버스바(152)의 폭은 인터커넥터(IC)의 폭과 동일하거나 더 작을 수 있다.
한편, 복수의 제1 전극(140)이 공통 연결되도록 제1 방향(x)과 교차하는 제2 방향(y)으로 길게 형성되는 버스바 전극을 포함하지 않을 수 있다.
또한, 여기서, 도 12에 도시한 바와 같이 제2 전극(150)의 패턴도 전술한 바와 다르게, 후면 전극층(151) 대신에 반도체 기판(110)의 후면에 전면 핑거(1410)과 동일한 방향으로 길게 위치하는 후면 핑거가 구비된 상태에서 전술한 후면 버스바(152)가 구비될 수 있다.
이와 같은 경우, 태양 전지가 bi-facial 구조를 갖는 경우, 반도체 기판(110)의 후면으로도 빛을 수광할 수 있어, 태양 전지의 효율이 더욱 향상될 수 있다.
그리고, 반도체 기판(110)의 후면에 제1 전극(140)과 제2 전극(150)이 위치하는 구조를 갖는 태양 전지도 적용이 가능하다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110:반도체 기판 120: 에미터부
130: 반사 방지막 140: 제1 전극
142: 제1 전극층 144: 제2 전극층
150: 제2 전극 151: 후면 전극층
152: 후면 버스바 160: 도전성 패드
172: 후면 전계부

Claims (22)

  1. 반도체 기판, 상기 반도체 기판의 전면에 위치하며 상기 반도체 기판과 p-n 접합을 형성하는 에미터부, 상기 에미터부에 연결되는 제1 전극 및 상기 반도체 기판의 후면에 연결되는 제2 전극을 포함하는 복수의 태양 전지;
    상기 복수의 태양 전지를 전기적으로 서로 직렬 연결하기 위하여 상기 제1 전극 또는 상기 제2 전극에 접속하는 복수의 인터커넥터; 및
    상기 제1 전극 또는 상기 제2 전극과 상기 복수의 인터커넥터가 서로 교차하는 부분에 부분적으로 위치하며 상기 복수의 인터커넥터와 연결되는 도전성 패드를 포함하고,
    상기 제1 전극은 상기 반도체 기판의 전면에 위치하는 제1 전극층과,
    상기 제1 전극층 위에 위치하며, 상기 제1 전극층과 다른 물질로 이루어진 제2 전극층을 포함하는 태양 전지 모듈.
  2. 제1항에 있어서,
    상기 제1 전극층은 은(Ag)으로 이루어지고, 상기 제2 전극층은 구리(Cu)로 이루어지는 태양 전지 모듈.
  3. 제2항에 있어서,
    상기 제1 전극층과 상기 제2 전극층의 물질 함유량의 비율은 1:4인 태양 전지 모듈.
  4. 제1항에 있어서,
    상기 제1 전극의 두께는 최소 25㎛인 태양 전지 모듈.
  5. 제4항에 있어서,
    상기 제1 전극층의 두께는 상기 제2 전극층의 두께보다 얇은 태양 전지 모듈.
  6. 제5항에 있어서,
    상기 전도성 패드의 두께는 상기 제1 전극층의 두께와 동일하거나 큰 태양 전지 모듈.
  7. 제6항에 있어서,
    상기 도전성 패드는 상기 제1 전극층의 물질과 동일한 물질로 이루어지는 태양 전지 모듈.
  8. 제6항에 있어서,
    상기 도전성 패드는 상기 제2 전극층의 물질과 동일한 물질로 이루어지는 태양 전지 모듈.
  9. 제1항에 있어서,
    상기 복수의 태양 전지 각각에서 하나의 태양 전지에 구비된 상기 제1 전극 또는 상기 제2 전극에 접속되는 상기 복수의 인터커넥터의 개수는 10 내지 12개 이상인 태양 전지 모듈.
  10. 제1 항에 있어서,
    상기 도전성 패드는 상기 복수의 제1 전극과 상기 복수의 인터커넥터가 교차하는 부분에 위치하는 태양 전지 모듈.
  11. 제1 항에 있어서,
    상기 복수의 제1 전극은 상기 복수의 인터커넥터와 직교하는 제1 방향으로 뻗어 있는 태양 전지 모듈.
  12. 제11 항에 있어서,
    상기 제2 전극층은 상기 제1 방향으로 이웃하는 상기 도전성 패드 사이에 위치하고, 상기 제1 전극층은 상기 제1 방향으로 상기 제2 전극층 아래에 부분적으로 위치하는 태양 전지 모듈.
  13. 제11 항에 있어서,
    상기 제2 전극층은 상기 제1 방향으로 뻗어 있는 제 1 부분과 상기 복수의 인터커넥터와 동일한 방향인 제2 방향으로 뻗어 있는 제2 부분을 포함하는 태양 전지 모듈.
  14. 제13 항에 있어서,
    상기 제1 부분은 상기 제1 방향으로 이웃하는 상기 도전성 패드 사이에 위치하고, 상기 제2 부분은 상기 제2 방향으로 이웃하는 상기 도전성 패드 사이에 위치하는 태양 전지 모듈.
  15. 제14항에 있어서,
    이웃하는 상기 제1 부분 사이에 제1 방향으로 뻗어있는 복수의 제3 부분)을 더 포함하는 태양 전지 모듈.
  16. 제15항에 있어서,
    상기 제1 전극층은 상기 제2 부분과 상기 제3 부분이 교차하는 영역에 위치하는 태양 전지 모듈.
  17. 제13 항에 있어서,
    상기 제1 부분은 상기 제1 방향으로 이웃하는 상기 도전성 패드 사이에 위치하고, 상기 제2 부분은 상기 제2 방향으로 한쌍의 상기 제1 부분 사이에 위치하는 태양 전지 모듈.
  18. 제17 항에 있어서,
    상기 제2 부분은 상기 인터커넥터와 평행하게 위치하는 태양 전지 모듈.
  19. 제17항에 있어서,
    상기 제2 전극층은 상기 제1 부분과 상기 제2 부분이 연결되는 영역에 위치하는 태양 전지 모듈.
  20. 제19항에 있어서,
    상기 제2 전극층은 상기 제2 부분의 양쪽 끝단에 위치하는 태양 전지 모듈.
  21. 제15 항에 있어서,
    상기 제1 부분은 상기 제1 방향으로 이웃하는 상기 도전성 패드 사이에 위치하고, 상기 제2 부분은 상기 제2 방향으로 상기 도전성 패드가 위치하지 않는 상기 제3 부분 사이에 위치하는 태양 전지 모듈.
  22. 제21항에 있어서,
    상기 제1 전극층은 상기 제2 부분과 상기 제3 부분이 연결되는 영역에 위치하는 태양 전지 모듈.
KR1020150086076A 2015-06-17 2015-06-17 태양 전지 모듈 KR20160149067A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150086076A KR20160149067A (ko) 2015-06-17 2015-06-17 태양 전지 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150086076A KR20160149067A (ko) 2015-06-17 2015-06-17 태양 전지 모듈

Publications (1)

Publication Number Publication Date
KR20160149067A true KR20160149067A (ko) 2016-12-27

Family

ID=57736862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150086076A KR20160149067A (ko) 2015-06-17 2015-06-17 태양 전지 모듈

Country Status (1)

Country Link
KR (1) KR20160149067A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190030879A (ko) * 2017-09-15 2019-03-25 엘지전자 주식회사 태양 전지 모듈
KR20190061755A (ko) * 2017-11-28 2019-06-05 엘지전자 주식회사 태양 전지 모듈
JPWO2018150598A1 (ja) * 2017-02-16 2019-06-27 三菱電機株式会社 太陽電池セルの製造方法および太陽電池セル
RU206067U1 (ru) * 2021-04-07 2021-08-18 Акционерное общество «Информационные спутниковые системы» имени академика М.Ф. Решетнёва" Панель солнечной батареи
US20220216357A1 (en) * 2019-05-23 2022-07-07 Alpha Assembly Solutions Inc. Solder paste for module fabrication of solar cells

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018150598A1 (ja) * 2017-02-16 2019-06-27 三菱電機株式会社 太陽電池セルの製造方法および太陽電池セル
KR20190030879A (ko) * 2017-09-15 2019-03-25 엘지전자 주식회사 태양 전지 모듈
KR20190061755A (ko) * 2017-11-28 2019-06-05 엘지전자 주식회사 태양 전지 모듈
US20220216357A1 (en) * 2019-05-23 2022-07-07 Alpha Assembly Solutions Inc. Solder paste for module fabrication of solar cells
RU206067U1 (ru) * 2021-04-07 2021-08-18 Акционерное общество «Информационные спутниковые системы» имени академика М.Ф. Решетнёва" Панель солнечной батареи

Similar Documents

Publication Publication Date Title
JP5833350B2 (ja) 太陽電池及びその製造方法
US20130206222A1 (en) Solar cell
US20100218821A1 (en) Solar cell and method for manufacturing the same
EP2538447B1 (en) Solar cell and method for manufacturing the same
KR20160149067A (ko) 태양 전지 모듈
KR101057124B1 (ko) 태양 전지 및 그 제조 방법
US20130160840A1 (en) Solar cell
KR101135584B1 (ko) 태양 전지 및 그 제조 방법
KR101699312B1 (ko) 태양 전지 및 그 제조 방법
JP2024040441A (ja) 太陽光電池及び太陽光発電モジュール
KR101875742B1 (ko) 태양 전지 모듈
KR101038967B1 (ko) 태양 전지 및 그 제조 방법
KR101794948B1 (ko) 태양 전지 모듈
KR20180005722A (ko) 태양 전지 모듈
KR101135585B1 (ko) 태양 전지 및 그 제조 방법
KR102336219B1 (ko) 태양 전지 및 이의 제조 방법
KR101819731B1 (ko) 태양 전지 모듈
KR101983361B1 (ko) 양면 수광형 태양전지
KR101209074B1 (ko) 태양 전지 및 그 제조 방법
KR102139225B1 (ko) 인터커넥터 및 이를 구비한 태양전지 모듈
KR101122048B1 (ko) 태양 전지 및 그 제조 방법
KR20170090781A (ko) 태양 전지 및 이의 제조 방법
KR20110064985A (ko) 태양 전지, 태양 전지의 패턴 형성용 전사 필름 및 이 필름을 이용한 태양 전지의 제조 방법
KR101890286B1 (ko) 양면형 태양 전지의 제조 방법
KR101262883B1 (ko) 태양 전지