KR20160139181A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20160139181A
KR20160139181A KR1020150073596A KR20150073596A KR20160139181A KR 20160139181 A KR20160139181 A KR 20160139181A KR 1020150073596 A KR1020150073596 A KR 1020150073596A KR 20150073596 A KR20150073596 A KR 20150073596A KR 20160139181 A KR20160139181 A KR 20160139181A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting cell
electrode
contact electrode
electrode connection
Prior art date
Application number
KR1020150073596A
Other languages
English (en)
Other versions
KR102424364B1 (ko
Inventor
오세희
김종규
강민우
임형진
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020150073596A priority Critical patent/KR102424364B1/ko
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to CN201911070837.2A priority patent/CN110854250B/zh
Priority to CN201911037711.5A priority patent/CN110676286B/zh
Priority to EP16749413.7A priority patent/EP3258507A2/en
Priority to CN201910953376.7A priority patent/CN110690242B/zh
Priority to CN201911073767.6A priority patent/CN110690249B/zh
Priority to PCT/KR2016/001255 priority patent/WO2016129873A2/ko
Priority to DE112016000731.0T priority patent/DE112016000731T5/de
Priority to CN201680010257.2A priority patent/CN107223285B/zh
Priority to CN201911074035.9A priority patent/CN110690250A/zh
Priority to CN201910175807.1A priority patent/CN110061027B/zh
Publication of KR20160139181A publication Critical patent/KR20160139181A/ko
Priority to US15/409,306 priority patent/US10438992B2/en
Priority to US16/594,239 priority patent/US11282892B2/en
Priority to US17/697,410 priority patent/US20220208851A1/en
Application granted granted Critical
Publication of KR102424364B1 publication Critical patent/KR102424364B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광소자에 관한 것으로, 본 발명의 일 실시예에 따른 발광소자는, 제1 발광셀; 상기 제1 발광셀과 동일 평면상에 배치되고, 상기 제1 발광셀과 전기적으로 연결된 제2 발광셀; 상기 제1 및 제2 발광셀과 동일 평면상에 배치되며, 상기 제2 발광셀과 전기적으로 연결된 제3 발광셀; 상기 제1 발광셀과 제2 발광셀을 전기적으로 연결하는 제1 전극 연결부; 및 상기 제2 발광셀과 제3 발광셀을 전기적으로 연결하는 제2 전극 연결부를 포함하고, 상기 제1 전극 연결부 및 상기 제2 전극 연결부는 각각 상기 제2 발광셀을 기준으로 대각 방향에 배치되며, 상기 제1 전극 연결부 및 제2 전극 연결부는 각각 상기 제2 발광셀 및 제3 발광셀의 상부에 위치하고 상기 제2 및 제3 발광셀의 측면을 덮을 수 있다. 본 발명에 의하면, 다수의 발광셀을 전기적으로 직렬 연결할 때, 발광셀들을 전기적으로 연결하는 전극 연결부를 발광셀의 서로 다른 면 측에 위치시킴에 따라 발광소자에 인가된 전류가 발광셀 전체에 고르게 분포될 수 있어, 발광소자의 광효율을 극대화할 수 있다.

Description

발광소자{LIGHT EMITTING DIODE}
본 발명은 발광소자에 관한 것으로, 더욱 상세하게는 발광소자의 광효율을 개선한 발광소자에 관한 것이다.
최근 소형 고출력 발광소자에 대한 요구가 증가하면서, 방열 효율이 우수한 대면적의 플립칩형 발광소자의 수요가 증가하는 추세에 있다. 플립칩형 발광소자는 전극이 직접 2차 기판에 접합됨에 따라 외부 전원의 공급을 위한 와이어가 이용되지 않아 수평형 발광소자에 비해 열 방출 효율이 높은 장점이 있다. 즉, 플립칩형 발광소자에 고밀도 전류를 인가하더라도 열이 2차 기판 측으로 전도되기 때문에 플립칩형 발광소자는 고출력 발광원으로 이용할 수 있다.
한편, 발광소자의 소형화를 위해 발광소자를 하우징 등에 별도로 패키징하는 공정을 생략하여 발광소자 자체가 패키지로 이용되는 칩 스케일 패키지(chip scale package)에 대한 요구가 증가하고 있다. 플립칩형 발광소자는 전극이 패키지의 리드와 유사하게 기능할 수 있어 상기와 같은 칩 스케일 패키지에 유용하게 적용할 수 있다.
또한, 최근 고전력 제품들이 요구됨에 따라 칩 스케일 패키지의 발광효율을 높이기 위한 연구가 다수 진행되고 있다. 다수의 발광셀을 이용하여 발광소자를 제조하더라도 발광소자의 광효율을 극대화시킬 수 있는 기술이 요구되고 있다.
본 발명이 해결하고자 하는 과제는, 다수의 발광구조체를 이용하여 고전력을 인가하였을 때, 광효율을 높일 수 있는 발광소자를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광소자는, 제1 발광셀; 상기 제1 발광셀과 동일 평면상에 배치되고, 상기 제1 발광셀과 전기적으로 연결된 제2 발광셀; 상기 제1 및 제2 발광셀과 동일 평면상에 배치되며, 상기 제2 발광셀과 전기적으로 연결된 제3 발광셀; 상기 제1 발광셀과 제2 발광셀을 전기적으로 연결하는 제1 전극 연결부; 및 상기 제2 발광셀과 제3 발광셀을 전기적으로 연결하는 제2 전극 연결부를 포함하고, 상기 제1 전극 연결부 및 상기 제2 전극 연결부는 각각 상기 제2 발광셀을 기준으로 대각 방향에 배치되며, 상기 제1 전극 연결부 및 제2 전극 연결부는 각각 상기 제2 발광셀 및 제3 발광셀의 상부에 위치하고 상기 제2 및 제3 발광셀의 측면을 덮을 수 있다.
이때, 상기 제1 전극 연결부 및 상기 제2 전극 연결부는 각각 상기 제2 발광셀을 기준으로 서로 다른 면 측에 배치될 수 있다.
그리고 상기 제1 전극 연결부는 상기 제2 발광셀의 일면 모서리 측에 위치하고, 상기 제2 전극 연결부는 상기 제2 발광셀의 일면에 인접한 면의 모서리 측에 위치할 수 있다.
또한, 상기 제1 전극 연결부는 상기 제2 발광셀 상에 배치되고, 상기 제2 전극 연결부는 상기 제3 발광셀 상에 배치될 수 있다.
이때, 상기 제1 내지 제3 발광셀 각각은, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체; 상기 발광구조체 상에 위치하고, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 오믹 컨택하는 제1 컨택 전극 및 제2 컨택 전극; 상기 제1 컨택 전극 및 제2 컨택 전극의 절연을 위해 제1 컨택 전극 및 제2 컨택 전극의 일부를 덮는 절연층을 포함할 수 있다.
여기서, 상기 절연층은, 상기 제2 컨택 전극을 덮도록 형성되고, 상기 제1 도전형 반도체층 및 제2 컨택을 각각 부분적으로 노출시키는 제1 개구부 및 제2 개구부를 포함하는 제1 절연층; 및 상기 제1 절연층을 덮는 제1 컨택 전극을 덮도록 형성되고, 상기 제1 컨택 전극과 제2 컨택 전극을 각각 부분적으로 노출시키는 제3 개구부 및 제4 개구부를 포함하는 제2 절연층을 포함할 수 있다.
그리고 상기 제1 개구부에 의해 상기 제1 컨택 전극이 상기 제1 도전형 반도체층과 오믹 컨택되도록 상기 제1 개구부는 다수 개가 구비되고, 상기 제1 및 제2 전극 연결부는 각각 상기 제2 및 제3 발광셀의 다수의 제1 개구부 사이에 형성될 수 있다.
또한, 상기 제1 절연층은, 상기 발광구조체의 상면 또는 측면의 일부를 덮는 예비절연층; 및 상기 예비절연층 및 제2 컨택 전극을 덮도록 형성된 주절연층을 포함할 수 있다.
그리고 상기 제1 발광셀의 제1 컨택 전극은 상기 제2 발광셀의 발광구조체 상부로 연장되어 상기 제2 컨택 전극과 오믹 컨택할 수 있으며, 상기 제2 도전형 반도체층 및 활성층을 포함하는 메사; 및 상기 메사의 상부 일부를 덮는 제3 절연층을 더 포함할 수 있다.
또한, 상기 제2 컨택 전극은 상기 메사 상부에서 상기 제2 도전형 반도체층과 오믹 컨택할 수 있으며, 상기 발광구조체의 하부에 위치하는 기판을 더 포함하고, 상기 기판은 상면에 다수의 패턴이 형성될 수 있다.
이때, 상기 제1 발광셀의 제1 컨택 전극은 상기 제2 발광셀의 일 측을 덮도록 상부까지 연장되고, 상기 제2 발광셀의 제1 컨택 전극은 상기 제3 발광셀의 일 측을 덮도록 상부까지 연장될 수 있다.
본 발명에 의하면, 다수의 발광셀을 전기적으로 직렬 연결할 때, 발광셀들을 전기적으로 연결하는 전극 연결부를 발광셀의 서로 다른 면 측에 위치시킴에 따라 발광소자에 인가된 전류가 발광셀 전체에 고르게 분포될 수 있어, 발광소자의 광효율을 극대화할 수 있다.
또한, 발광셀들을 전기적으로 연결하기 위한 제1 컨택전극이 인접한 발광셀로 연장되어 인접한 발광셀의 제2 컨택전극과 전기적으로 연결됨으로써, 발광셀들 사이로 방출되는 빛을 반사시켜 발광소자 외부로 방출시킬 수 있어 발광소자의 광효율을 극대화할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 발광소자를 구체적으로 도시한 평면도이다.
도 2는 본 발명의 일 실시예에 따른 발광소자를 간략히 도시한 평면도이다.
도 3은 도 1의 절취선 AA', BB' 및 CC'를 따라 취해진 단면도이다.
도 4 내지 도 6은 본 발명의 일 실시예에 따른 발광소자를 촬영한 분석사진이다.
도 7은 본 발명의 다른 실시예에 따른 발광소자를 도시한 평면도이다.
도 8은 본 발명의 일 실시예에 따른 발광소자를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 9는 본 발명의 일 실시예에 따른 발광소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 발광소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 11은 본 발명의 일 실시예에 따른 발광소자를 헤드램프에 적용한 예를 설명하기 위한 단면도이다.
본 발명의 바람직한 실시예에 대하여 첨부된 도면을 참조하여 더 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 발광소자를 구체적으로 도시한 평면도이고, 도 1은 본 발명의 일 실시예에 따른 발광소자를 간략히 도시한 평면도이다. 도 3a는 도 1의 절취선 AA'를 따라 취해진 단면도이고, 도 3b는 도 1의 BB'를 따라 취해진 단면도이며, 도 3c는 도 1의 절취선 CC'를 따라 취해진 단면도이다. 도 4는 본 발명의 일 실시예에 따른 발광소자의 제1 컨택 전극과 제1 도전형 반도체층이 오믹 컨택되는 위치를 촬영한 분석사진이고, 도 5는 본 발명의 일 실시예에 따른 발광소자의 가장자리 단면을 촬영한 분석사진이다. 도 6은 본 발명의 일 실시예에 따른 발광소자의 제1 컨택 전극과 제2 컨택 전극이 오믹 컨택되는 위치를 촬영한 분석사진이다.
본 발명의 일 실시예에 따른 발광소자(100)는 도 1 내지 도 3에 도시된 바와 같이, 제1 내지 제3 발광셀(C1, C2, C3), 제1 전극 연결부(D1), 제2 전극 연결부(D2), 제1 전극 패드(39) 및 제2 전극 패드(41)를 포함한다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 일 실시예에서 발광소자(100)는 제1 내지 제3 발광셀(C1, C2, C3)이 전기적으로 직렬로 연결되고, 제1 내지 제3 발광셀(C1, C2, C3)은 대체로 동일한 면적을 갖도록 형성된다. 그에 따라 제1 내지 제3 발광셀(C1, C2, C3)은 나란하게 서로 인접한 상태로 배치된다.
그리고 제1 발광셀(C1)은 제2 발광셀(C2)과 제1 전극 연결부(D1)에 의해 전기적으로 연결되고, 제2 발광셀(C2)은 제3 발광셀(C3)과 제2 전극 연결부(D2)에 의해 전기적으로 연결된다. 즉, 제1 내지 제3 발광셀(C1, C2, C3)은 제1 및 제2 전극 연결부(D1, D2)에 의해 전기적으로 직렬 연결된다.
그리고 제1 전극 패드(39) 및 제2 전극 패드(41)는 각각 제1 내지 제3 발광셀(C1, C2, C3)의 일부를 덮도록 형성되며, 서로 일정 거리 이상 이격된 상태로 배치된다. 제1 및 제2 전극 패드(41)는 외부 전원과 연결되어, 발광소자(100)에 전원이 인가된다.
그리고 제2 전극 패드(41)는 제1 발광셀(C1)과 전기적으로 연결되고, 제2 전극 패드(41)는 제3 발광셀(C3)과 전기적으로 연결된다. 즉, 도 2에 도시된 바와 같이, 외부 전원으로부터 전류가 제2 전극 패드(41)를 통해 제1 발광셀(C1), 제2 발광셀(C2) 및 제3 발광셀(C3)을 통해 제1 전극 패드(39)로 흐른다. 이때, 제2 전극 패드(41)에서 인가된 전류가 제1 내지 제3 발광셀(C1, C2, C3) 전역에 고르게 분산되도록 하기 위해 제1 전극 연결부(D1) 및 제2 전극 연결부(D2)가 최대한 이격된 위치에 배치시킬 수 있다.
즉, 제1 전극 연결부(D1)는 제2 발광셀(C2)의 상부에 형성되고, 제2 전극 연결부(D2)는 제3 발광셀(C3)의 상부에 형성되어, 제1 전극 연결부(D1)는 제1 및 제2 발광셀(C1, C2)을 전기적으로 연결하고, 제2 전극 연결부(D2)는 제2 및 제3 발광셀(C2, C3)을 전기적으로 연결한다. 이때, 제1 전극 연결부(D1)와 제2 전극 연결부(D2)가 서로 최대한 이격되도록 배치하기 위해 제2 발광셀을 기준으로 설명하면 다음과 같다. 제2 발광셀(C2)을 기준으로 제1 전극 연결부(D1)는 제2 발광셀(C2)의 일 측에 형성되고, 제2 전극 연결부(D2)는 제2 발광셀(C2)의 일 측에 반대 측인 타 측에 형성된다. 또한, 제1 전극 연결부(D1)와 제2 전극 연결부(D2)가 제2 발광셀(C2)을 기준으로 최대한 이격되도록 제2 발광셀(C2)을 기준으로 대각 방향에 배치되도록 한다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 발광소자(100)는 세 개의 발광셀(C1, C2, C3)이 일렬로 나란하게 배치된다. 그리고 제1 발광셀(C1)의 일부는 제2 전극 패드(41)와 전기적으로 연결되므로 제2 전극 패드(41)와 전기적으로 연결되지 않는 위치에 제1 전극 연결부(D1)가 형성되도록 할 수 있다. 그리고 제2 전극 연결부(D2)는 제1 전극 연결부(D1)와 최대한 거리가 이격되도록 제2 발광셀(C2)을 기준으로 제1 전극 연결부(D1)의 대각 방향에 배치되도록 할 수 있다. 그에 따라 제3 발광셀(C3)의 일부에 제2 전극 연결부(D2)가 형성되고, 제2 전극 연결부(D2)가 형성되지 않는 위치에서 제3 발광셀(C3)은 제1 전극 패드(39)와 전기적으로 연결될 수 있다.
그에 따라 도 2에 도시된 바와 같이, 전류는 제1 내지 제3 발광셀(C1, C2, C3)의 전역을 거쳐 흐를 수 있다.
여기서, 제1 전극 패드(39) 및 제2 전극 패드(41)가 각각 제1 내지 제3 발광셀(C1, C2, C3)에 걸쳐 배치됨으로써, 제1 내지 제3 발광셀(C1, C2, C3)에서 인가된 전류에 의해 발생된 열을 보다 효과적으로 외부로 방출할 수 있다.
도 3을 참조하여 제1 내지 제3 발광셀(C1, C2, C3)의 세부구성에 대해 설명한다.
도 3a에 도시된 바와 같이, 제1 내지 제3 발광셀(C1, C2, C3)은 각각 기판(21), 발광구조체(23), 제1 컨택 전극(31), 제2 컨택 전극(33), 제1 절연층(35), 제2 절연층(37), 제3 절연층, 제1 전극 패드(39) 및 제2 전극 패드(41)를 포함한다.
기판(21)은 발광구조체(23)를 성장시킬 수 있는 기판이면 한정되지 않고, 일례로, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알미늄 기판 등일 수 있다. 그리고 본 발명의 일 실시예에서 기판(21)의 상면에 다수의 패턴(21a)이 형성될 수 있다. 기판(21) 상면에 형성된 다수의 패턴(21a)은 도 3a에 도시된 바와 같이, 기판(21) 상면에 다수의 돌기 형상으로 형성될 수 있고, 각 패턴(21a) 형상의 상면은 피크(peak)가 형성될 수 있으며, 평평한 면으로 형성될 수도 있다. 여기서, 도 3a 및 도 5에 도시된 바와 같이, 기판(21)의 상면에 형성된 다수의 패턴(21a)은 상면에 발광구조체(23)가 형성되지 않은 위치에서 작은 크기를 가질 수 있다.
또한, 기판(21)은 공지의 기술을 이용하여 발광구조체(23)에서 분리될 수 있으며, 그에 따라 발광구조체(23)의 하면에 거칠기가 증가된 면을 가질 수 있다.
발광구조체(23)는 제1 도전형 반도체층(25), 제1 도전형 반도체층(25) 상에 위치하는 활성층(27) 및 활성층(27) 상에 위치하는 제2 도전형 반도체층(29)을 포함한다. 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)은 III-V족 계열의 화합물 반도체를 포함할 수 있으며, 일례로, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다.
제1 도전형 반도체층(25)은 n형 불순물(일례로, Si)을 포함할 수 있고, 제2 도전형 반도체층(29)은 p형 불순물(일례로, Mg)을 포함할 수 있으며, 그 반대일 수도 있다. 활성층(27)은 다중 양자우물구조(MQW)를 포함할 수 있고, 원하는 피크 파장의 빛을 방출할 수 있도록 조성비가 결정될 수 있다.
그리고 발광구조체(23)는 제2 도전형 반도체층(29) 및 활성층(27)이 부분적으로 제거되어 제1 도전형 반도체층(25)이 부분적으로 노출된 영역을 포함할 수 있다. 즉, 도 3a에 도시된 바와 같이, 제2 도전형 반도체층(29) 및 활성층(27)을 관통하여 제1 도전형 반도체층(25)을 노출시키는 제1 홀(h1)이 형성될 수 있다. 이때, 제1 홀(h1)의 형상 및 배치는 다양하게 변형될 수 있다.
또한, 발광구조체(23)는 활성층(27)과 제2 도전형 반도체층(29)을 포함하는 메사를 포함할 수 있고, 메사는 제1 도전형 반도체층(25)의 일부를 더 포함할 수 있다. 그리고 제1 홀(h1)은 메사에 형성되어 제1 도전형 반도체층(25)을 노출시킬 수 있으며, 제1 홀(h1)을 다수 개가 형성될 수 있다.
제1 컨택 전극(31) 및 제2 컨택 전극(33)은 각각 제1 도전형 반도체층(25) 및 제2 도전형 반도체층(29)과 오믹 컨택될 수 있다. 먼저 제2 컨택 전극(33)에 대해 설명하면, 제2 컨택 전극(33)은 제2 도전형 반도체층(29) 상부를 덮도록 형성되는데, 제2 컨택 전극(33)은 메사의 상부에 형성될 수 있다.
제2 컨택 전극(33)은 제2 도전형 반도체층(29)에 오믹 컨택할 수 있는 물질로 구성되며, 일례로, 금속성 물질이나 도전성 산화물이 포함된 물질일 수 있다. 제2 컨택 전극(33)이 금속성 물질을 포함하는 경우, 제2 컨택 전극(33)은 제2 도전형 반도체층(29)과 오믹 컨택하는 반사층(미도시)과 반사층을 보호하기 위해 반사층을 덮는 커버층(미도시)을 포함할 수 있다. 여기서, 반사층은 금속을 포함할 수 있고, 단일층이나 다중층으로 형성될 수 있다. 제2 컨택 전극(33)이 다중층으로 형성될 때, 제2 컨택 전극(33)은 Ti, Ni 및 Au를 포함할 수 있으며, Ti 및 Ni가 교대로 적층된 구조상에 Au 및 Ti가 차례로 적층된 구조일 수 있다.
제1 절연층(35)은 발광구조체(23) 상면에 형성되되, 제2 컨택 전극(33)을 덮도록 형성될 수 있다. 제1 절연층(35)은 메사에 형성된 제1 홀(h1)의 측면을 덮도록 형성될 수 있다. 또한, 도 3b 및 도 3c에 도시된 바와 같이, 제1 절연층(35)에는 제2 컨택 전극(33)을 일부 노출시키기 위한 제2 홀(h2)이 형성될 수 있다. 그에 따라 제2 홀(h2)을 통해 제2 컨택 전극(33)에 인접한 발광셀의 제1 컨택 전극(31)이 오믹 컨택할 수 있다.
제1 절연층(35)은 절연성 물질을 포함하며, 일례로, SiO2, SiNx, MgF2 등을 포함할 수 있고, 다중층으로 형성될 수 있으며, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다.
또한, 도 3a 내지 도 3c에 도시된 바와 같이, 제1 절연층(35)은 기판(21)의 일부를 덮도록 형성될 수 있다. 이는 발광소자(100)의 제조 과정에서 칩 단위 개별화(isolation)의 여부에 따라 달라질 수 있는데, 발광소자(100)의 제조 과정에서 웨이퍼를 칩 단위로 개별화한 다음, 제1 절연층(35)을 형성함으로써, 제1 절연층(35)이 기판(21)의 일부를 덮도록 형성될 수 있다. 그에 따라 제1 절연층(35)은 기판(21)의 측면으로 노출된 발광구조체(23)의 측면을 덮도록 형성될 수 있고, 발광소자(100)의 양측 끝단까지 기판(21)을 덮도록 형성될 수 있다.
이때, 제1 절연층(35)이 기판(21)의 일부를 덮도록 형성될 때, 기판(21)에 형성된 다수의 패턴(21a)을 완전히 덮지 않고, 일부만 덮도록 형성될 수 있다. 그에 따라 해당 위치에서 제1 절연층(35)의 상부로 기판(21)의 다수의 패턴(21a)이 노출될 수 있다.
그리고 도 3c에 도시된 바와 같이, 발광셀과 발광셀 사이에 이격된 공간에서도 기판(21)의 일부를 덮도록 형성될 수 있다.
한편, 제1 절연층(35)은 예비절연층(pre-insulation layer, 35a) 및 주절연층(main-insulation layer, 35b)을 포함할 수 있다. 예비절연층(35a)은 주절연층(35b)에 앞서 형성될 수 있고, 그에 따라 예비절연층(35a)은 주절연층(35b) 하부에 위치할 수 있다.
예비절연층(35a)은 발광구조체(23)의 일부를 덮을 수 있으며, 제2 컨택 전극(33)의 상면 일부나 제2 컨택 전극(33)의 측면을 덮도록 형성될 수 있다. 예비절연층(35a)은 발광구조체(23) 상면을 덮도록 형성된 다음, 식각을 통해 제2 도전형 반도체층(29) 일부가 노출될 수 있다. 이렇게 노출된 제2 도전형 반도체층(29) 상에 제2 컨택 전극(33)이 형성될 수 있다. 그에 따라 예비절연층(35a)은 제2 컨택 전극(33)과 접속할 수 있다.
또한, 예비절연층(35a)은 제2 컨택 전극(33)의 형성 과정 중에 형성될 수 있다. 일례로, 제2 컨택 전극(33)이 도전형 산화물층(미도시)과 반사전극층(미도시)을 포함할 때, 제2 도전형 반도체층(29) 상에 도전성 산화물층을 형성하고, 반사전극층을 형성하기 전에 예비절연층(35a)을 형성할 수 있다. 반사전극층이 형성된 다음, 반사전극층을 덮는 주절연층(35b)을 형성하여 제1 절연층(35)이 형성될 수 있다. 본 발명의 일 실시예에서 예비절연층(35a)의 두께는 약 1000Å일 수 있으며, 제2 컨택 전극(33)의 두께는 약 11kÅ일 수 있다.
본 발명의 일 실시예에서 예비절연층(35a)은 주절연층(35b)과 서로 동일한 물질로 형성될 수 있으며, 예컨대 SiO2를 포함할 수 있다.
여기서, 주절연층(35b)을 형성하기 전에 발광소자(100)의 칩 단위 개별화(isolation)를 위해 발광소자(100)의 가장자리를 에칭(etching)할 수 있는데, 이 과정에서 기판(21)의 가장자리 측에 노출된 다수의 패턴(21a)이 같이 에칭될 수 있다. 그에 따라 도 3a에 도시된 바와 같이, 노출된 다수의 패턴(21a)은 발광구조체(23)에 의해 덮인 다수의 패턴(21a)보다 작은 크기로 형성될 수 있다.
제1 컨택 전극(31)은 제1 절연층(35) 상부에 형성되고, 제1 절연층(35)의 일부를 제외한 전체를 덮도록 형성된다. 그에 따라 메사에 형성된 제1 홀(h1) 및 제1 절연층(35)에 형성된 제2 홀(h2)을 채울 수 있다. 제1 컨택 전극(31)은 도 3a에 도시된 바와 같이, 메사에 형성된 제1 홀(h1)을 통해 제1 도전형 반도체층(25)과 오믹 컨택된다. 그리고 도 3b 및 도 3c에 도시된 바와 같이, 제1 컨택 전극(31)은 제1 절연층(35)에 형성된 제2 홀(h2)을 인접한 다른 발광셀의 제2 컨택 전극(33)과 오믹 컨택될 수 있다.
여기서, 제1 홀(h1) 및 제2 홀(h2)을 형성하기 위해 제1 절연층(35)을 식각하는데, 이 과정에서 제1 홀(h1)에 의해 노출되는 제1 도전형 반도체층(25)의 표면 일부가 같이 식각될 수 있으며, 제2 홀(h2)에 의해 노출되는 제2 컨택 전극(33)의 일부가 같이 식각될 수 있다.
이렇게 제1 홀(h1)을 형성하기 위해 제1 절연층(35)을 식각하는 과정에서 제1 도전형 반도체층(25)의 표면 일부가 제1 절연층(35)과 같이 식각될 수 있다. 그에 따라 도 4에 도시된 바와 같이, 제1 홀(h1)이 형성된 위치에서 제1 도전형 반도체층(25)은 제1 홀(h1)이 형성된 위치에 단차가 형성될 수 있다.
그리고 상기에서 설명한 바와 같이, 제2 컨택 전극(33)이 Ti 및 Ni가 교대로 적층된 구조상에 Au 및 Ti가 차례로 적층된 구조이면, 제1 절연층(35)이 식각되는 과정에서 제2 컨택 전극(33)의 최상층에 적층된 Ti도 같이 식각될 수 있다. 그에 따라 제1 절연층(35)과 제2 컨택 전극(33)이 접하는 위치의 제2 컨택 전극(33)의 최상층은 Ti이고, 제2 홀(h2)에 의해 노출되는 제2 컨택 전극(33)의 최상층은 Au가 될 수 있다. 그러므로 제2 홀(h2)을 통해 제1 컨택 전극(31)은 최상층이 Au인 제2 컨택 전극(33)과 오믹 컨택될 수 있다. 여기서, 제1 컨택 전극(31)이 식각되면서 기존 최상층의 Ti는 식각되고, 그 다음 층인 Au의 일부도 같이 식각될 수 있다. 그에 따라 도 6에 도시된 바와 같이, 제2 홀(h2)이 형성된 위치에서 제1 컨택 전극(31)은 단차가 형성될 수 있다. 이때, 제1 절연층(35)은 건식 식각(dry etching) 방식으로 식각될 수 있다.
또한, 제1 컨택 전극(31)은 제1 절연층(35)의 일부를 제외한 전체를 덮도록 형성되는데, 그에 따라 발광구조체(23)에서 발광된 빛이 제1 컨택 전극(31)에서 반사될 수 있다. 도 3a 내지 도 3c에 도시된 바와 같이, 제1 컨택 전극(31)은 기판(21)의 측면을 덮도록 형성되고, 발광셀들의 사이에 이격된 공간의 측면도 덮도록 형성됨에 따라 발광구조체(23)에서 발광된 빛은 제1 컨택 전극(31)에서 반사되어 외부로 방출될 수 있다. 그에 따라 발광소자(100)의 광효율을 극대화할 수 있다.
여기서, 제1 컨택 전극(31)은 도 1 및 도 2에서의 제1 및 제2 전극 연결부(D1, D2)의 역할을 한다. 즉, 도 3c를 참조하면, 제1 발광셀(C1)의 제1 컨택 전극(31)은 제1 발광셀(C1)과 제2 발광셀(C2)의 이격된 공간을 거쳐 제2 발광셀(C2)의 제2 컨택 전극(33) 상부까지 연장 형성된다. 제1 발광셀(C1)의 제1 컨택 전극(31)은 제2 발광셀(C2)의 메사, 제1 절연층(35) 및 제2 컨택 전극(33)의 일부를 덮도록 형성되며, 제2 발광셀(C2)의 제1 절연층(35)에 형성된 제2 홀(h2)을 통해 제2 발광셀(C2)의 제2 컨택 전극(33)과 오믹 컨택된다. 그리고 제2 발광셀(C2)의 제1 컨택 전극(31)은 제1 발광셀(C1)의 제1 컨택 전극(31)과 일정 거리 이격된 상태로 제2 발광셀(C2)의 제1 절연층(35)을 덮도록 형성된다.
그에 따라 제1 컨택 전극(31)은 도 3c에 도시된 바와 같이, 인접한 발광셀의 측면을 덮도록 형성될 수 있다. 즉, 제1 발광셀(C1)의 제1 컨택 전극(31)은 제1 발광셀(C1)의 상부에서 연장되어 제2 발광셀(C2)의 측면과 함께 제2 발광셀(C2)의 상부 일부를 덮도록 형성될 수 있다.
또한, 상기에서 설명한 바와 같이, 제1 컨택 전극(31)은 다수의 제1 홀(h1)을 통해 제1 도전형 반도체층(25)과 오믹 컨택할 수 있는데, 이때, 도 1 및 도 3b에 도시된 바와 같이, 다수의 제1 홀(h1) 사이에 제1 전극 연결부(D1) 또는 제2 전극 연결부(D2)가 위치할 수 있다. 즉, 도 3b를 이용하여 설명하면, 제3 발광셀(C3)에서 제1 컨택 전극(31)이 다수의 메사를 덮도록 형성되면서 제1 홀(h1)들을 통해 제1 도전형 반도체층(25)과 오믹 컨택하도록 형성된다. 이때, 제2 발광셀(C2)의 제1 컨택 전극(31)이 연장되어 제1 홀(h1)들 사이에 배치된 제2 홀(h2)을 통해 제2 도전형 반도체층(29)과 오믹 컨택하여 제2 전극 연결부(D2)가 형성될 수 있다. 다시 말해, 제2 전극 연결부(D2)는 제1 홀(h1)들 사이에 배치될 수 있다.
제1 컨택 전극(31)은 상기에서 설명한 바와 같이, 제1 도전형 반도체층(25)과 오믹 컨택되고 빛을 반사시키는 역할을 한다. 그에 따라 제1 컨택 전극(31)은 Al층과 같은 고반사성 금속층을 포함할 수 있고, 단일층로 형성되거나 다중층으로 형성될 수 있다. 이때, 고반사성 금속층은, Ti, Cr 또는 Ni 등의 접촉층 상에 형성될 수 있으며, 제1 컨택 전극(31)은 Ni, Pt, Pd, Rh, W, Ti, Al, Mg, Ag 및 Au 중 하나 이상을 포함할 수 있다.
제2 절연층(37)은 제1 컨택 전극(31)의 일부를 제외한 전체를 덮도록 형성될 수 있다. 제2 절연층(37)은 제1 컨택 전극(31)을 부분적으로 노출시키기 위한 제1 개구부(op1)가 형성될 수 있고, 제2 컨택 전극(33)을 부분적으로 노출시키기 위한 제2 개구부(op2)가 형성될 수 있다. 이때, 제2 개구부(op2)는 제1 절연층(35), 제1 컨택 전극(31) 및 제2 절연층(37)에 걸쳐 형성될 수 있으며, 제1 개구부(op1) 및 제2 개구부(op2)는 각각 하나 이상 형성될 수 있다.
제2 절연층(37)에 형성된 제1 개구부(op1)를 통해 제1 전극 패드(39)가 제1 컨택 전극(31)과 오믹 컨택 할 수 있고, 제2 개구부(op2)를 통해 제2 전극 패드(41)가 제2 컨택 전극(33)과 오믹 컨택할 수 있다.
제2 절연층(37)은 절연성 물질을 포함할 수 있고, 일례로, SiO2, SiNx, MgF2 등을 포함할 수 있으며, 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다. 제2 절연층(37)이 다중층으로 이루어진 경우, 제2 절연층(37)의 최상부층은 SiNx로 형성될 수 있다. 이렇게 제2 절연층(37)의 최상부층이 SiNx로 형성되면 발광구조체(23)로 습기가 침투하는 것을 효과적으로 방지할 수 있다.
제1 전극 패드(39) 및 제2 전극 패드(41)는 제2 절연층(37) 상에 위치하며, 제1 전극 패드(39)는 제1 컨택 전극(31)과 전기적으로 연결되고, 제2 전극 패드(41)는 제2 컨택 전극(33)과 전기적으로 연결될 수 있다. 도 3a에 도시된 바와 같이, 제1 전극 패드(39)는 제1 개구부(op1)를 통해 제1 컨택 전극(31)과 오믹 컨택될 수 있다. 그리고 제2 전극 패드(41)는 제2 개구부(op2)를 통해 제2 컨택 전극(33)과 오믹 컨택될 수 있다.
제1 전극 패드(39)는 제1 내지 제3 발광셀(C1, C2, C3)에 걸쳐 형성되고, 제1 개구부(op1)는 제3 발광셀(C3)에 형성된다. 그에 따라 제1 전극 패드(39)는 제3 발광셀(C3)의 제1 컨택 전극(31)과 오믹 컨택된다. 그리고 제2 전극 패드(41)는 제1 전극 패드(39)와 일정 거리 이상 이격된 상태로 제1 내지 제3 발광셀(C1, C2, C3)에 걸쳐 형성되고, 제2 개구부(op2)는 제1 발광셀(C1)에 형성된다. 그에 따라 제2 전극 패드(41)는 제1 발광셀(C1)의 제2 컨택 전극(33)과 오믹 컨택된다.
이때, 제1 개구부(op1) 및 제2 개구부(op2)는 제2 절연층(37)의 식각을 통해 형성될 수 있다. 제2 절연층(37)이 식각되는 과정에서 제1 및 제2 개구부(op1, op2)를 통해 노출되는 제1 컨택 전극(31) 및 제2 컨택 전극(33)의 일부가 식각될 수 있다. 즉, 제1 및 제2 컨택 전극(31, 33)은 Ti, Ni 및 Au를 포함하는 다중층으로 형성된 경우, Ti 및 Ni가 교대로 적층된 구조상에 Au 와 Ti가 차례로 적층되어 형성될 수 있다. 이때, 제1 및 제2 컨택 전극(31, 33)은 각각 제1 및 제2 개구부(op1, op2)가 형성되는 과정에서 최상층에 적층된 Ti가 제2 절연층(37)과 같이 식각되어 제1 및 제2 개구부(op1, op2)에 의해 노출된 제1 및 제2 컨택 전극(31, 33)의 최상층은 Au가 될 수 있다. 그에 따라 제1 및 제2 전극 패드(39, 41)는 제1 및 제2 개구부(op1, op2)를 통해 최상층이 Au인 제1 및 제2 컨택 전극(31, 33)과 오믹 컨택될 수 있다. 이때, 제2 절연층(37)은 건식 식각(dry etching) 방식으로 식각될 수 있다.
또한, 제1 전극 패드(39) 및 제2 전극 패드(41)는 각각 제1 내지 제3 발광셀(C1, C2, C3) 사이의 이격된 공간을 메우도록 형성될 수 있으며, 수십 ㎛ 이상 두께를 가지도록 형성되어 발광소자(100)가 그 자체로 칩 스케일 패키지로 이용될 수 있다.
그리고 제1 전극 패드(39) 및 제2 전극 패드(41)는 각각 단일층 또는 다중층으로 형성될 수 있고, 전기적 도전성을 갖는 물질을 포함할 수 있다. 일례로, 제1 전극 패드(39) 및 제2 전극 패드(41)는 각각 Cu, Pt, Au, Ti, Cr, Ni, Al 및 Ag 중 하나 이상을 포함할 수 있으며, 또는 소결된 형태의 금속 입자들 및 금속 입자들 사이에 개재된 비금속성 물질을 포함할 수도 있다. 여기서, 제1 전극 패드(39) 및 제2 전극 패드(41)는 도금, 증착, 도팅 또는 스크린 프린팅 방법 등을 이용하여 형성될 수 있다.
도면에는 도시하지 않았으나, 본 발명의 일 실시예에서 방열 패드를 더 포함할 수 있다. 방열 패드는 발광소자(100)의 평면 형상에서 제1 전극 패드(39) 및 제2 전극 패드(41) 사이에 제1 및 제2 전극 패드(39, 41)와 이격되어 배치될 수 있다. 방열 패드는 제2 절연층(37) 상에 배치되어 다른 구성들과 절연된 상태로 배치된다. 그에 따라 발광구조체(23)에서 발생된 열은 제2 절연층(37)을 통해 방열 패드로 전달될 수 있다.
방열 패드는 제1 및 제2 전극 패드(39, 41)와 동일한 재질을 포함할 수 있으며, 동일한 방법에 의해 형성될 수 있다. 그리로 본 발명의 일 실시예에서 제1 및 제2 전극 패드(39, 41)와 방열 패드 전체는 발광소자(100)의 대부분을 덮도록 형성될 수 있고, 예컨대, 발광소자(100) 평면 형상의 50% 이상을 덮도록 형성될 수 있다.
상기에서 설명한 발광소자(100)는 다음과 같은 방법에 따라 제조될 수 있다. 기판(21) 상부에 발광구조체(23)를 성장시키고, 성장된 발광구조체(23)의 일부를 식각하여 메사를 형성한다. 그에 따라 발광구조체(23)는 하나 이상의 메사를 포함할 수 있으며, 메사의 측면에 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)이 노출될 수 있다. 상기와 같이, 발광구조체(23)에 메사가 형성되면, 메사의 상부 및 측면을 덮도록 예비절연층(35a)이 형성된다.
다음으로, 형성된 예비절연층(35a) 중 메사 상부의 일부를 식각하고, 식각을 통해 노출된 제2 도전형 반도체층(29) 상부에 제2 컨택 전극(33)이 형성된다. 이렇게 제2 컨택 전극(33)이 형성된 상태에서 발광소자(100)의 칩 단위 개별화 공정을 통해 발광소자(100)를 칩 단위로 형성하고, 이 과정을 통해 발광소자(100)를 다수의 발광셀로 분리한다.
여기서, 칩 단위 개별화 공정에 의해 발광소자(100)의 가장자리 위치의 기판(21) 일부와 함께 발광셀들 사이에 기판(21) 일부가 노출될 수 있으며, 기판(21) 상부의 형성된 다수의 패턴(21a) 일부의 크기가 식각에 의해 작아질 수 있다.
상기와 같이, 다수의 발광셀로 분리된 발광소자(100)의 상부 전체와 메사 측면으로 노출된 발광구조체(23)를 덮도록 제1 절연층(35, 이때, 제1 절연층은 주절연층(35b)임)을 형성한다. 이때, 제1 절연층(35)은 메사에서 제1 도전형 반도체층(25)이 노출되도록 형성된 개구부까지 덮도록 형성되는데, 해당 개구부에 형성된 제1 절연층(35)을 식각하여 제1 도전형 반도체층(25)이 노출되도록 제1 홀(h1)을 형성한다. 또한, 발광셀과 인접한 발광셀을 전기적으로 연결하기 위해 제2 컨택 전극(33)의 상부를 덮는 제1 절연층(35)의 일부도 같이 식각하여, 제2 컨택 전극(33)의 일부가 노출되도록 제2 홀(h2)을 형성한다.
상기와 같이, 제1 홀(h1) 및 제2 홀(h2)이 형성된 제1 절연층(35) 상부를 덮도록 제1 컨택 전극(31)을 형성한다. 제1 컨택 전극(31)은 발광소자(100)의 전 영역에 걸쳐 형성될 수 있으며, 발광셀들 사이의 공간에도 형성되어 발광구조체(23)에서 발광된 빛이 제1 컨택 전극(31)에 의해 반사될 수 있도록 할 수 있다. 그리고 다수의 발광셀 중 하나의 제1 컨택 전극(31)은 인접한 발광셀이 전기적으로 연결될 수 있게 인접한 발광셀의 상부 일부까지 덮도록 형성될 수 있다. 여기서, 다수의 발광셀 각각에 형성된 제1 컨택 전극(31)들은 서로 절연되도록 형성된다.
이렇게 제1 컨택 전극(31)이 형성된 상부를 덮도록 제2 절연층(37)이 형성될 수 있다. 제2 절연층(37)은 제1 컨택 전극(31)을 포함한 발광소자(100) 전체를 덮도록 형성될 수 있다. 제2 절연층(37)이 형성된 상태에서 발광소자(100)에 제1 전극 패드(39) 및 제2 전극 패드(41)를 형성하기 위해 발광소자(100)에 포함된 다수의 발광셀 중 하나의 제2 절연층(37)에 제1 컨택 전극(31)이 노출되도록 식각하여 제1 개구부(op1)를 형성한다. 그리고 다수의 발광셀 중 다른 하나에 제2 컨택 전극(33)이 노출되도록 식각하여 제2 개구부(op1)를 형성한다. 여기서, 제1 개구부(op1) 및 제2 개구부(op2)는 다수 개가 형성될 수 있다.
이렇게 형성된 제1 개구부(op1)를 채우면서 노출된 제1 컨택 전극(31)과 오믹 컨택하도록 제2 절연층(37) 상부에 제1 전극 패드(39)가 형성되고, 제2 개구부(op2)를 채우면서 노출된 제2 컨택 전극(33)과 오믹 컨택 하도록 제2 절연층(33) 상부에 제2 전극 패드(41)가 형성된다.
그리고 필요에 따라 제2 절연층(37) 상부의 제1 및 제2 전극 패드(39, 41) 사이에 방열 패드를 형성할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 발광소자를 도시한 평면도이다.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 발광소자(100)는 제1 내지 제7 발광셀(C1, C2, C3, C4, C5, C6, C7), 제1 내지 제6 전극 연결부(D1, D2, D3, D4, D5, D6), 제1 전극 패드(39) 및 제2 전극 패드(41)를 포함한다.
도시된 바와 같이, 제1 내지 제7 발광셀(C1, C2, C3, C4, C5, C6, C7)은 동일 평면상에 배치되어 전기적으로 직렬 연결되고, 제1 내지 제7 발광셀(C1, C2, C3, C4, C5, C6, C7)은 대체로 동일한 면적을 갖도록 형성된다. 그리고 제1 내지 제7 발광셀(C1, C2, C3, C4, C5, C6, C7)을 직렬로 연결하도록 각 발광셀은 제1 내지 제6 전극 연결부(D1, D2, D3, D4, D5, D6)에 의해 전기적으로 연결된다.
그에 따라 제1 발광셀(C1)과 제2 발광셀(C2)은 제1 전극 연결부(D1)에 의해 전기적으로 연결되는데, 제2 발광셀(C2)은 제1 발광셀(C1)의 아래쪽에 배치되어 제1 전극 연결부(D1)가 제2 발광셀(C2)의 위쪽 오른편에 배치된다. 제2 발광셀(C2)과 제3 발광셀(C3)은 제2 전극 연결부(D2)에 의해 전기적으로 연결되고, 제3 발광셀(C3)은 제2 발광셀(C2)의 오른쪽에 배치되어 제2 전극 연결부(D2)가 제3 발광셀(C3)의 아래쪽 왼편에 배치된다.
그리고 제3 발광셀(C3)과 제4 발광셀(C4)은 제3 전극 연결부(D3)에 의해 전기적으로 연결되며, 제4 발광셀(C4)은 제3 발광셀(C3)의 위쪽에 배치되어 제3 전극 연결부(D3)가 제4 발광셀(C4)의 아래쪽 오른편에 배치된다. 상기와 같이, 제4 발광셀(C4)이 배치됨에 따라 제4 발광셀(C4)은 제1 발광셀(C1)의 오른쪽에 배치된 상태가 된다.
제4 발광셀(C4)과 제5 발광셀(C5)은 제4 전극 연결부(D4)에 의해 전기적으로 연결되고, 제5 발광셀(C5)은 제4 발광셀(C4)의 오른쪽에 배치되어 제4 전극 연결부(D4)가 제5 발광셀(C5)의 위쪽 왼편 배치된다. 제5 발광셀(C5)은 제4 발광셀(C4)보다 폭이 좁고 길이가 길게 형성될 수 있다.
제5 발광셀(C5)과 제6 발광셀(C6)은 제5 전극 연결부(D5)에 의해 전기적으로 연결되며, 제6 발광셀(C6)은 제5 발광셀(C5)의 오른쪽에 배치되어 제5 전극 연결부(D5)가 제6 발광셀(C6)의 아래쪽 왼편에 배치된다.
제6 발광셀(C6)과 제7 발광셀(C7)은 제6 전극 연결부(D6)에 의해 전기적으로 연결되며, 제7 발광셀(C7)은 제5 및 제6 발광셀(C6)의 아래쪽에 배치되어 제6 전극 연결부(D6)가 제7 발광셀(C7)의 위쪽 오른편에 배치된다. 제7 발광셀(C7)은 제5 및 제6 발광셀(C5, C6)의 너비를 합친 너비로 형성되고, 길이는 다른 발광셀들보다 가장 짧은 길이로 형성된다.
상기와 같이, 제1 내지 제7 발광셀(C1, C2, C3, C4, C5, C6, C7)이 형성됨에 따라 각 발광셀들은 서로 직렬로 전기적으로 연결된 상태로 하나의 발광소자(100)를 구성할 수 있다.
또한, 제1 내지 제6 전극 연결부(D1, D2, D3, D4, D5, D6)는 각각 제2 내지 제7 발광셀(C2, C3, C4, C5, C6, C7) 상에 배치되며, 이를 위해 제1 컨택 전극(31)이 인접한 발광셀의 상부까지 연장되어 형성됨으로써, 발광셀들 사이에 이격된 공간이 형성되더라도 발광소자(100) 내부에서 소멸되는 빛을 최소화할 수 있다.
그리고 제1 내지 제6 전극 연결부(D1, D2, D3, D4, D5, D6)는 인접한 전극 연결부간의 거리가 최대한 이격될 수 있도록 배치된다. 일례로, 제2 발광셀(C2)을 기준으로 설명하면, 제1 전극 연결부(D1)는 제2 발광셀(C2)의 위쪽 오른편에 배치되고, 제2 전극 연결부(D2)는 제2 발광셀(C2)의 아래쪽 오른편 측에 배치된다. 그에 따라 제1 전극 연결부(D1)를 통해 제2 발광셀(C2)에 인가된 전류는 제2 전극 연결부(D2)로 제2 발광셀(C2) 전체를 거쳐 흐를 수 있다. 즉, 제1 전극 연결부(D1)는 제2 발광셀(C2)의 일면의 모서리 측에 배치되고, 제2 전극 연결부(D2)는 제1 전극 연결부(D1)가 배치된 면과 인접한 다른 면의 모서리 측에 배치된다.
또한, 제3 발광셀(C3)을 기준으로 보면, 제2 전극 연결부(D2)는 제3 발광셀(C3)의 아래쪽 왼편에 배치되고, 제3 전극 연결부(D3)는 제3 발광셀(C3)의 위쪽 오른편에 배치된다. 그에 따라 제3 발광셀(C3)을 기준으로 제2 전극 연결부(D2)와 제3 전극 연결부(D3)는 대각선 방향이 배치되어 제2 전극 연결부(D2)를 통해 제3 발광셀(C3)에 인가된 전류는 제3 발광셀(C3) 전체를 거쳐 제3 전극 연결부(D3)로 흐를 수 있다.
도 8은 본 발명의 일 실시예에 따른 발광소자를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 8을 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 발광소자 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광소자 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광소자 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.
바디부(1030)는 발광소자 모듈(1020)을 수용 및 지지하여, 발광소자 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다.
전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광소자 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광소자 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(115)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.
발광소자 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광소자(1021)를 포함한다. 발광소자 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.
기판(1023)은 발광소자(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광소자(1021)는 상술한 본 발명의 실시예들에 따른 발광소자들 중 적어도 하나를 포함할 수 있다.
확산 커버(1010)는 발광소자(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광소자(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.
도 9는 본 발명의 일 실시예에 따른 발광소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛(BLU1) 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드(2100)를 포함한다.
표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB(2112, 2113)는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.
백라이트 유닛(BLU1)은 적어도 하나의 기판(2150) 및 복수의 발광소자(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛(BLU1)은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.
바텀커버(2180)는 상부로 개구되어, 기판(2150), 발광소자(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드(2100)와 결합될 수 있다. 기판(2150)은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판(2150)은 복수로 형성되어, 복수의 기판(2150)들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판(2150)으로 형성될 수도 있다.
발광소자(2160)는 상술한 본 발명의 실시예들에 따른 발광소자들 중 적어도 하나를 포함할 수 있다. 발광소자(2160)들은 기판(2150) 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광소자(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광소자(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.
확산 플레이트(2131) 및 광학 시트들(2130)은 발광소자(2160) 상에 위치한다. 발광소자(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광소자는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.
도 10은 일 실시예에 따른 발광소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛(BLU2)을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛(BLU2)이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.
표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛(BLU2)과 결속될 수 있다.
표시패널(3210)에 광을 제공하는 백라이트 유닛(BLU2)은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛(BLU2)은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.
광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광소자(3110)를 포함한다. 기판(3220)은 발광소자(3110)를 지지하고 발광소자(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광소자(3110)는 상술한 본 발명의 실시예들에 따른 발광소자를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광소자(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광소자는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.
도 11은 본 발명의 일 실시예에 따른 발광소자를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
도 11을 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광소자(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.
기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광소자(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광소자(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광소자(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광소자(4010)는 상술한 본 발명의 실시예들에 따른 발광소자를 적어도 하나 포함할 수 있다.
커버 렌즈(4050)는 발광소자(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광소자(4010)로부터 이격되어 배치될 수 있고, 발광소자(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광소자(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광소자(4010) 구동 시 발생하는 열을 외부로 방출시킨다.
이와 같이, 본 발명의 실시예들에 따른 발광소자는 본 실시예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.
위에서 설명한 바와 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이므로, 본 발명이 상기 실시예에만 국한되는 것으로 이해돼서는 안 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어야 할 것이다.
100: 발광소자
21: 기판 21a: 패턴
23: 발광구조체 25: 제1 도전형 반도체층
27: 활성층 29: 제2 도전형 반도체층
31: 제1 컨택 전극 33: 제2 컨택 전극
35: 제1 절연층 35a: 예비절연층
35b: 주절연층 37: 제2 절연층
39: 제1 전극 패드 41: 제2 전극 패드
h1: 제1 홀 h2: 제2 홀
op1: 제1 개구부 op2: 제2 개구부
C1 ~ C7: 제1 내지 제7 발광셀
D1 ~ D6: 제1 내지 제6 전극 연결부

Claims (13)

  1. 제1 발광셀;
    상기 제1 발광셀과 동일 평면상에 배치되고, 상기 제1 발광셀과 전기적으로 연결된 제2 발광셀;
    상기 제1 및 제2 발광셀과 동일 평면상에 배치되며, 상기 제2 발광셀과 전기적으로 연결된 제3 발광셀;
    상기 제1 발광셀과 제2 발광셀을 전기적으로 연결하는 제1 전극 연결부; 및
    상기 제2 발광셀과 제3 발광셀을 전기적으로 연결하는 제2 전극 연결부를 포함하고,
    상기 제1 전극 연결부 및 상기 제2 전극 연결부는 각각 상기 제2 발광셀을 기준으로 대각 방향에 배치되며,
    상기 제1 전극 연결부 및 제2 전극 연결부는 각각 상기 제2 발광셀 및 제3 발광셀의 상부에 위치하고 상기 제2 및 제3 발광셀의 측면을 덮는 발광소자.
  2. 청구항 1에 있어서,
    상기 제1 전극 연결부 및 상기 제2 전극 연결부는 각각 상기 제2 발광셀을 기준으로 서로 다른 면 측에 배치된 발광소자.
  3. 청구항 1에 있어서,
    상기 제1 전극 연결부는 상기 제2 발광셀의 일면 모서리 측에 위치하고,
    상기 제2 전극 연결부는 상기 제2 발광셀의 일면에 인접한 면의 모서리 측에 위치하는 발광소자.
  4. 청구항 1에 있어서,
    상기 제1 전극 연결부는 상기 제2 발광셀 상에 배치되고,
    상기 제2 전극 연결부는 상기 제3 발광셀 상에 배치된 발광소자.
  5. 청구항 1에 있어서, 상기 제1 내지 제3 발광셀 각각은,
    제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체;
    상기 발광구조체 상에 위치하고, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 오믹 컨택하는 제1 컨택 전극 및 제2 컨택 전극;
    상기 제1 컨택 전극 및 제2 컨택 전극의 절연을 위해 제1 컨택 전극 및 제2 컨택 전극의 일부를 덮는 절연층을 포함하는 발광소자.
  6. 청구항 5에 있어서, 상기 절연층은,
    상기 제2 컨택 전극을 덮도록 형성되고, 상기 제1 도전형 반도체층 및 제2 컨택을 각각 부분적으로 노출시키는 제1 개구부 및 제2 개구부를 포함하는 제1 절연층; 및
    상기 제1 절연층을 덮는 제1 컨택 전극을 덮도록 형성되고, 상기 제1 컨택 전극과 제2 컨택 전극을 각각 부분적으로 노출시키는 제3 개구부 및 제4 개구부를 포함하는 제2 절연층을 포함하는 발광소자.
  7. 청구항 6에 있어서,
    상기 제1 개구부에 의해 상기 제1 컨택 전극이 상기 제1 도전형 반도체층과 오믹 컨택되도록 상기 제1 개구부는 다수 개가 구비되고,
    상기 제1 및 제2 전극 연결부는 각각 상기 제2 및 제3 발광셀의 다수의 제1 개구부 사이에 형성된 발광소자.
  8. 청구항 6에 있어서, 상기 제1 절연층은,
    상기 발광구조체의 상면 또는 측면의 일부를 덮는 예비절연층; 및
    상기 예비절연층 및 제2 컨택 전극을 덮도록 형성된 주절연층을 포함하는 발광소자.
  9. 청구항 5에 있어서,
    상기 제1 발광셀의 제1 컨택 전극은 상기 제2 발광셀의 발광구조체 상부로 연장되어 상기 제2 컨택 전극과 오믹 컨택하는 발광소자.
  10. 청구항 5에 있어서,
    상기 제2 도전형 반도체층 및 활성층을 포함하는 메사; 및
    상기 메사의 상부 일부를 덮는 제3 절연층을 더 포함하는 발광소자.
  11. 청구항 10에 있어서,
    상기 제2 컨택 전극은 상기 메사 상부에서 상기 제2 도전형 반도체층과 오믹 컨택하는 발광소자.
  12. 청구항 5에 있어서,
    상기 발광구조체의 하부에 위치하는 기판을 더 포함하고,
    상기 기판은 상면에 다수의 패턴이 형성된 발광소자.
  13. 청구항 5에 있어서,
    상기 제1 발광셀의 제1 컨택 전극은 상기 제2 발광셀의 일 측을 덮도록 상부까지 연장되고,
    상기 제2 발광셀의 제1 컨택 전극은 상기 제3 발광셀의 일 측을 덮도록 상부까지 연장된 발광소자.
KR1020150073596A 2015-02-13 2015-05-27 발광소자 KR102424364B1 (ko)

Priority Applications (14)

Application Number Priority Date Filing Date Title
KR1020150073596A KR102424364B1 (ko) 2015-05-27 2015-05-27 발광소자
CN201680010257.2A CN107223285B (zh) 2015-02-13 2016-02-04 发光元件以及发光二极管
EP16749413.7A EP3258507A2 (en) 2015-02-13 2016-02-04 Light-emitting element and light-emitting diode
CN201910953376.7A CN110690242B (zh) 2015-02-13 2016-02-04 发光元件
CN201911073767.6A CN110690249B (zh) 2015-02-13 2016-02-04 发光元件
PCT/KR2016/001255 WO2016129873A2 (ko) 2015-02-13 2016-02-04 발광소자 및 발광 다이오드
CN201911070837.2A CN110854250B (zh) 2015-02-13 2016-02-04 发光元件
CN201911037711.5A CN110676286B (zh) 2015-02-13 2016-02-04 发光元件以及发光二极管
CN201911074035.9A CN110690250A (zh) 2015-02-13 2016-02-04 发光元件和发光二极管
CN201910175807.1A CN110061027B (zh) 2015-02-13 2016-02-04 发光元件
DE112016000731.0T DE112016000731T5 (de) 2015-02-13 2016-02-04 Lichtaussendeelement und leuchtdiode
US15/409,306 US10438992B2 (en) 2015-02-13 2017-01-18 Light-emitting element and light-emitting diode
US16/594,239 US11282892B2 (en) 2015-02-13 2019-10-07 Light-emitting element including intermediate connection and branches
US17/697,410 US20220208851A1 (en) 2015-02-13 2022-03-17 Light-emitting element and light-emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150073596A KR102424364B1 (ko) 2015-05-27 2015-05-27 발광소자

Publications (2)

Publication Number Publication Date
KR20160139181A true KR20160139181A (ko) 2016-12-07
KR102424364B1 KR102424364B1 (ko) 2022-07-25

Family

ID=57572758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150073596A KR102424364B1 (ko) 2015-02-13 2015-05-27 발광소자

Country Status (1)

Country Link
KR (1) KR102424364B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190014321A (ko) * 2017-08-02 2019-02-12 엘지이노텍 주식회사 반도체 소자

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258156A1 (en) * 2006-09-29 2008-10-23 Sanyo Electric Co., Ltd. Light-emitting diode apparatus
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR20140020190A (ko) * 2012-08-07 2014-02-18 서울바이오시스 주식회사 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법
KR20140031729A (ko) * 2012-09-05 2014-03-13 주식회사 세미콘라이트 반도체 발광소자
KR20140059985A (ko) * 2012-11-09 2014-05-19 엘지이노텍 주식회사 발광소자
KR20140066397A (ko) * 2012-11-23 2014-06-02 서울바이오시스 주식회사 복수개의 단위 발광소자들을 갖는 발광다이오드
US20150041845A1 (en) * 2012-04-02 2015-02-12 Osram Opto Semiconductors Gmbh Light-Emitting Semiconductor Component and Method for Producing a Light-Emitting Semiconductor Component

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258156A1 (en) * 2006-09-29 2008-10-23 Sanyo Electric Co., Ltd. Light-emitting diode apparatus
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US20150041845A1 (en) * 2012-04-02 2015-02-12 Osram Opto Semiconductors Gmbh Light-Emitting Semiconductor Component and Method for Producing a Light-Emitting Semiconductor Component
KR20140020190A (ko) * 2012-08-07 2014-02-18 서울바이오시스 주식회사 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법
KR20140031729A (ko) * 2012-09-05 2014-03-13 주식회사 세미콘라이트 반도체 발광소자
KR20140059985A (ko) * 2012-11-09 2014-05-19 엘지이노텍 주식회사 발광소자
KR20140066397A (ko) * 2012-11-23 2014-06-02 서울바이오시스 주식회사 복수개의 단위 발광소자들을 갖는 발광다이오드

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190014321A (ko) * 2017-08-02 2019-02-12 엘지이노텍 주식회사 반도체 소자

Also Published As

Publication number Publication date
KR102424364B1 (ko) 2022-07-25

Similar Documents

Publication Publication Date Title
US20220208851A1 (en) Light-emitting element and light-emitting diode
TWI641162B (zh) 發光二極體及發光裝置
KR20160037060A (ko) 발광소자 및 그 제조 방법
KR20160137365A (ko) 고효율 발광 다이오드
KR20170016630A (ko) 발광 다이오드 및 그 제조 방법
KR20170078562A (ko) 발광 소자
KR102495483B1 (ko) 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 소자
KR20160112244A (ko) 발광 소자 및 발광 다이오드
KR20200112410A (ko) 발광 다이오드
KR102331337B1 (ko) 발광 소자
KR102424364B1 (ko) 발광소자
KR102329776B1 (ko) 금속 벌크를 포함하는 발광 소자
KR101740539B1 (ko) 발광소자
KR102320797B1 (ko) 발광 소자
KR20170027490A (ko) 발광 소자 및 그것을 제조하는 방법
KR102374671B1 (ko) 발광 다이오드
KR102475409B1 (ko) 금속 벌크를 포함하는 발광 소자
KR20160139182A (ko) 발광소자
KR20180027004A (ko) 칩 스케일 패키지 발광 다이오드
KR101746818B1 (ko) 발광 소자
KR20180050929A (ko) 칩 스케일 패키지 발광 다이오드
KR20160089230A (ko) 발광 소자
KR20170052900A (ko) 고효율 발광 소자
KR20160101348A (ko) 발광 소자 및 발광 다이오드
KR20190076427A (ko) 칩 스케일 패키지 발광 다이오드

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant