KR20160138296A - Pore deposition process on substrate and semiconductor processing device - Google Patents
Pore deposition process on substrate and semiconductor processing device Download PDFInfo
- Publication number
- KR20160138296A KR20160138296A KR1020167030766A KR20167030766A KR20160138296A KR 20160138296 A KR20160138296 A KR 20160138296A KR 1020167030766 A KR1020167030766 A KR 1020167030766A KR 20167030766 A KR20167030766 A KR 20167030766A KR 20160138296 A KR20160138296 A KR 20160138296A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- metal
- void
- heating
- gap
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 100
- 238000005137 deposition process Methods 0.000 title claims abstract description 27
- 239000011148 porous material Substances 0.000 title abstract description 31
- 239000004065 semiconductor Substances 0.000 title abstract description 22
- 238000012545 processing Methods 0.000 title description 13
- 238000000034 method Methods 0.000 claims abstract description 138
- 230000008569 process Effects 0.000 claims abstract description 126
- 239000002923 metal particle Substances 0.000 claims abstract description 83
- 238000010438 heat treatment Methods 0.000 claims abstract description 59
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 58
- 239000011800 void material Substances 0.000 claims abstract description 49
- 238000012546 transfer Methods 0.000 claims abstract description 46
- 238000004544 sputter deposition Methods 0.000 claims abstract description 9
- 238000007747 plating Methods 0.000 claims description 17
- 230000007246 mechanism Effects 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- 238000005485 electric heating Methods 0.000 claims description 3
- 230000006698 induction Effects 0.000 claims description 3
- 238000009933 burial Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 70
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 55
- 229910052802 copper Inorganic materials 0.000 description 54
- 239000010949 copper Substances 0.000 description 54
- 239000013077 target material Substances 0.000 description 26
- 239000003989 dielectric material Substances 0.000 description 13
- 239000002245 particle Substances 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 238000005429 filling process Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007872 degassing Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H01L21/203—
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
- H01L21/441—Deposition of conductive or insulating materials for electrodes
- H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 기판 상에서의 공극 증착 공정 및 반도체 공정 장비를 제공한다. 상기 공극 증착 공정에 따르면, 적어도 한 번의 금속 입자 이동 공정이 수행되되, 상기 금속 입자 이동 공정은: 스퍼터링 증착을 이용하여 기판 상의 공극 내에 금속 막을 형성하는 단계 S100; 및 상기 금속 막이 형성된 상기 기판을 소정의 온도로 가열하여, 상기 금속 막의 금속 입자들을 상기 공극의 상부에서 상기 공극의 하부로 점차적으로 이동시키는 단계 S200을 포함한다. 본 발명의 실시예들에 따른 기판 상에서의 공극 증착 공정 및 반도체 공정 장비는 상기 공극의 내측벽 상에서의 상기 금속 입자들의 커버리지 비를 증가시켜 상기 공극의 후속 매립 공정을 위한 최적의 조건을 제공할 뿐만 아니라, 공극의 크기에 대하여 특별한 제한이 없어 적용의 범위가 넓다.The present invention provides a void deposition process and semiconductor process equipment on a substrate. According to the void deposition process, at least one metal particle transfer process is performed, wherein the metal particle transfer process includes: forming a metal film within the voids on the substrate using sputter deposition; And a step S200 of heating the substrate on which the metal film is formed to a predetermined temperature to gradually move the metal particles of the metal film from the upper portion of the gap to the lower portion of the gap. The void deposition process and the semiconductor process equipment on the substrate according to embodiments of the present invention increase the coverage ratio of the metal particles on the inner wall of the void to provide the optimal conditions for the subsequent burial process of the void However, there is no particular limitation on the size of the pore, so the range of application is wide.
Description
본 발명은 반도체 공정 기술 분야에 속하는 것으로서, 보다 상세하게는 기판 상에서의 공극 증착 공정 및 반도체 공정 장비에 관한 것이다.The present invention pertains to semiconductor process technology, and more particularly, to a void deposition process and a semiconductor process equipment on a substrate.
이중 다마신 공정은 구리 배선 기술 중에서도 널리 이용되고 있다. 특히, 도 1에 도시된 바와 같이, 이중 다마신 공정은 다음의 단계들을 포함한다.The dual damascene process is widely used in copper wiring technology. In particular, as shown in Figure 1, the dual damascene process includes the following steps.
단계 S1: 기판의 상면 상에, 후속 증착 공정에 의해 형성되는 유전 물질 막(2)의 식각을 멈추기 위해 사용되는 질화 실리콘 박막(1)을 형성하는 것;Step S1: forming, on the upper surface of the substrate, a
단계 S2: 질화 실리콘 박막(1)의 표면 상에, 두께 및 낮은 유전율을 갖는 유전 물질 막(2)을 증착하는 것;Step S2: depositing a
단계 S3: 관통 홀 패턴을 형성하기 위해 유전 물질 막(2) 상에 포토리소그래피 공정을 수행하되, 상기 관통 홀 패턴은 유전 물질 막(2) 상에 수직 방향으로의 연결 라인을 형성하기 위해 사용되는 것;Step S3: A photolithographic process is performed on the
단계 S4: 상기 관통 홀 패턴을 따라 유전 물질 막(2)을 식각하여 소정의 두께를 갖는 관통 홀(3)을 형성하는 것;Step S4: etching the
단계 S5: 트렌치 패턴을 형성하기 위해 유전 물질 막(2) 상에 포토리소그래피 공정을 수행하되, 상기 트렌치 패턴은 유전 물질 막(2) 상에 수평 방향으로의 연결 라인을 형성하기 위해 사용되는 것;Step S5: A photolithographic process is performed on the
단계 S6: 상기 트렌치 패턴을 따라 유전 물질 막(2)을 식각하여 공정에 의해 요구되는 만큼의 두께를 갖는 트렌치(4)를 형성하는 것, 그리고 상기 관통 홀 패턴을 따라 관통 홀(3)을 계속해서 식각하여 공정에 의해 요구되는 만큼의 깊이에 도달하는 것;Step S6: etching the
단계 S7: 상기 기판의 상기 상면 상에 스퍼터링 증착 공정을 이용하여 배리어 막(5) 및 구리 시드 막(6)을 차례로 형성하여, 상기 기판의 상기 상면 상에 그리고 상기 기판의 상기 상면 상에 위치하는 관통 홀(3) 및 트렌치(4) 내에 배리어 막(5)과 구리 시드 막(6)이 차례로 증착되되, 배리어 막(5)은 구리 원자들이 유전 물질 막(2)으로 확산하는 것을 방지하기 위해 그리고 유전 물질 막(2)과 구리 시드 막(6) 사이의 접착력 향상을 위해 사용되고, 구리 시드 막(6)은 후속 도금 공정에서 도전 막으로 사용되는 것;Step S7: A barrier film (5) and a copper seed film (6) are successively formed on the upper surface of the substrate by using a sputtering deposition process to form a barrier film (5) on the upper surface of the substrate and on the upper surface of the substrate The
단계 S8: 상기 도금 공정을 이용하여 상기 기판의 상기 상면 상에 구리 막을 증착하되, 상기 구리 막은 상기 기판의 상기 상면 상에, 그리고 상기 기판의 상기 상면 상에 위치한 관통 홀(3) 및 트렌치(4) 내에 형성되는 것;Step S8: depositing a copper film on the top surface of the substrate using the plating process, wherein the copper film is deposited on the top surface of the substrate and in the through hole (3) and the trench (4) );
단계 S9: 어닐링 공정 및 화학적-기계적 연마 공정을 이용하여 평탄화 공정을 수행하는 것, 및 상기 기판의 상기 상면 상에 위치한 상기 구리 막에 세정 공정을 수행하는 것.Step S9: Performing a planarization process using an annealing process and a chemical-mechanical polishing process, and performing a cleaning process on the copper film located on the upper surface of the substrate.
이때, 단계 S7에서 상기 구리 시드 막을 증착하는 것은 구리 배선 공정의 주요 단계들 중 하나이며, 특히 도 2에 도시된 바와 같이 다음의 단계들을 포함한다.At this time, depositing the copper seed film in step S7 is one of the main steps of the copper wiring process, and particularly includes the following steps as shown in FIG.
단계 S71: 가스 제거 공정을 수행하되, 상기 가스 제거 공정에서 후속 구리 막의 전기적 특성을 보장하기 위해 플라즈마 식각을 이용하여 상기 기판의 표면 상의 휘발성 가스 불순물들이 제거되는 것;Step S71: Performing a degassing process, wherein plasma etching is used to remove volatile gas impurities on the surface of the substrate to ensure electrical characteristics of the subsequent copper film in the degassing process;
단계 S72: 선-세정 공정을 수행하되, 상기 선-세정 공정에서 후속 구리 막의 전기적 특성을 보장하기 위해 플라즈마 식각을 이용하여 상기 기판의 상기 표면 상의 불휘발성 가스 불순물들이 제거되는 것;Step S72: Performing the pre-cleaning process, wherein the non-volatile gas impurities on the surface of the substrate are removed using plasma etching to ensure electrical characteristics of the subsequent copper film in the pre-cleaning process;
단계 S73: 마그네트론 스퍼터링(magnetron sputtering)을 이용하여 상기 가판의 상기 상면 상에 배리어 막(5)(예를 들어, 탄탄륨 질화물 또는 탄탈륨)을 증착하여, 배리어 막(5)이 상기 기판의 상기 상면 상에 그리고 상기 기판의 상기 상면 상에 위치한 관통 홀(3) 및 트렌치(4) 내에 증착되는 것;Step S73: A barrier film 5 (e.g., tantalum nitride or tantalum) is deposited on the upper surface of the substrate using magnetron sputtering so that a
단계 S74: 상기 기판의 상기 상면 상에 구리 시드 막(6)을 증착하여, 구리 시드 막(6)이 상기 기판의 상기 상면 상에 그리고 상기 기판의 상기 상면 상에 위치한 관통 홀(3) 및 트렌치(4) 내에 증착되는 것.Step S74: depositing a copper seed film (6) on the upper surface of the substrate so that a copper seed film (6) is formed on the upper surface of the substrate and on the upper surface of the substrate, (4).
단계 S74에서, 상기 기판의 상기 상면 상에 그리고 상기 기판의 상기 상면 상에 위치한 관통 홀(3) 및 트렌치(4) 내에 구리 시드 막(6)을 증착하기 위해, 상기 마그네트론 스퍼터링 공정은 이하에서 설명되는 반도체 공정 장비를 이용하여 수행된다. 특히, 도 3에 도시된 바와 같이, 상기 반도체 공정 장비는 반응 챔버(10)를 포함한다. 반응 챔버(10) 안의 상부에 구리 타겟 물질(11)이 제공된다. 그리고 상기 타겟 물질의 고-이온화된 이온들을 얻기 위하여 사용되는 높은 이온화 율(ionization rate)을 갖는 마그네트론(12)이 구리 타겟 물질(12)의 상에 제공된다. 기판을 적재하도록 구성된 적재 장치(13)가 반응 챔버(10) 내의 구리 타겟 물질(11) 아래에 제공되며, RF(radio frequency) 전원 공급기(14)에 전기적으로 연결된다. RF 전원 공급기(14)는 타겟 물질 입자들의 방향성을 향상시키기 위해 적재 장치(13)에 RF 전력을 공급하도록 구성되며, 이에 따라 공극(즉, 관통 홀(3) 및 트렌치(4))의 상부 외부영역(overhang region)과 내측벽 상의 구리 시드 막(6)의 커버리지 비(coverage ratio)가 잘 조절될 수 있어 후속 도금 공정의 요구 사항들이 만족될 수 있으며, 그리고 공극의 완전 매립 공정이 가능하여 공정 요구 사항을 만족할 수 있다.In step S74, in order to deposit the
하지만, 상기 마그네트론 스퍼터링 공정은 22 nm 이상의 노드 기술에 해당하는 큰 크기(dimension)를 갖는 공극의 내측벽 상에서 확실한 커버리지 비를 보장할 뿐, 22 nm 이하의 노드 기술에 해당하는 작은 크기를 갖는 공극의 내측벽 상에서는 커버리지 비를 장담할 수 없으며, 이에 따라 후속되는 공극의 완전 매립 공정의 결과가 공정 요구 사항을 만족하지 않을 수 있다. 따라서, 당업자들에게 작은 크기를 갖는 공극의 내측벽 상에서의 커버리지 비를 높이는 것은 해결되어야 할 시급한 기술적 과제이다.However, the magnetron sputtering process can not only guarantee a reliable coverage ratio on the inner wall of a pore having a large dimension corresponding to a node technology of 22 nm or more, The coverage ratio can not be assured on the inner sidewalls, and the result of subsequent complete void filling process may not meet the process requirements. Therefore, it is an urgent technical problem for those skilled in the art to increase the coverage ratio on the inner wall of a pore having a small size.
본 발명은, 상술한 종래 기술에 존재하는 기술적 문제들을 해결하기 위한 것으로서, 작은 크기를 갖는 공극의 내측벽 상에서의 커버리지 비를 높일 수 있는 반도체 공정 장비 및 기판 상에서의 공극 증착 공정을 제공한다. 이에 따라, 본 발명은 작은 크기의 공극의 후속 매립 공정의 공정 품질 향상을 위한 최적의 조건을 제공한다.SUMMARY OF THE INVENTION The present invention is directed to solving the technical problems existing in the prior art described above and provides a void deposition process on semiconductor processing equipment and substrates that can increase the coverage ratio on the inner walls of voids with small sizes. Accordingly, the present invention provides optimal conditions for improving the process quality of the subsequent filling process of small-size pores.
상술한 기술적 문제들을 해결하기 위하여, 본 발명은 기판 상에서의 공극 증착 공정을 제공한다. 상기 공극 증착 공정은 적어도 한 번의 금속 입자 이동 공정을 수행하는 것을 포함하되, 상기 금속 입자 이동 공정은: 스퍼터링 증착을 이용하여 기판 상의 공극 내에 금속 막을 형성하는 단계 S100; 및 상기 금속 막이 형성된 상기 기판을 소정의 온도로 가열하여, 상기 금속 막의 금속 입자들을 상기 공극의 상부에서 상기 공극의 하부로 점차적으로 이동시키는 단계 S200을 포함한다.In order to solve the above-mentioned technical problems, the present invention provides a void deposition process on a substrate. Wherein the void deposition process comprises performing at least one metal particle transfer process, wherein the metal particle transfer process comprises: forming a metal film within the voids on the substrate using sputter deposition; And a step S200 of heating the substrate on which the metal film is formed to a predetermined temperature to gradually move the metal particles of the metal film from the upper portion of the gap to the lower portion of the gap.
선택적으로, 상기 단계 S200에서, 상기 소정의 온도는 200℃ 내지 300℃이다.Optionally, in the above step S200, the predetermined temperature is 200 占 폚 to 300 占 폚.
선택적으로, 상기 단계 S100에서의 공정 온도는 60℃ 이하이다.Optionally, the process temperature in step S100 is 60 DEG C or less.
선택적으로, 상기 적어도 한 번의 금속 입자 이동 공정을 수행하는 것은: 상기 공극의 내부가 상기 금속 입자들로 완전히 채워질 때까지 상기 금속 입자 이동 공정을 반복하여 수행하는 것을 포함한다.Optionally, performing the at least one metal particle transfer process comprises: repeating the metal particle transfer process until the interior of the void is completely filled with the metal particles.
선택적으로, 상기 적어도 한 번의 금속 입자 이동 공정을 수행한 후에, 도금 공정을 이용하여 상기 기판 상의 상기 공극의 내부가 상기 금속 입자들로 완전히 채워질 때까지 상기 기판의 상면 상에 금속을 증착하는 도금 매립 공정을 수행하는 것을 더 포함한다.Alternatively, after performing the at least one metal particle transfer process, a plating process is used to deposit the metal on the upper surface of the substrate until the interior of the void on the substrate is completely filled with the metal particles. And performing the process.
다른 기술적 관점에서, 본 발명은 반도체 공정 장비를 더 제공한다. 상기 반도체 공정 장비는 반응 챔버, 가열 챔버, 및 운반 장치를 포함하되, 상기 반응 챔버는 스퍼터링 증착을 이용하여 기판 상의 공극 내에 금속 막을 형성하도록 구성되고, 상기 가열 챔버는 상기 금속 막이 형성된 상기 기판을 소정의 온도로 가열하여 상기 금속 막의 금속 입자들을 상기 공극의 상부에서 상기 공극의 하부로 점차적으로 이동시키도록 구성되고, 상기 운반 장치는 상기 반응 챔버와 상기 가열 챔버 사이에서 상기 기판을 운반하도록 구성된다.In another technical aspect, the present invention further provides semiconductor processing equipment. Wherein the semiconductor processing equipment comprises a reaction chamber, a heating chamber, and a delivery device, wherein the reaction chamber is configured to form a metal film within the voids on the substrate using sputtering deposition, To gradually move the metal particles of the metal film from the top of the gap to the bottom of the gap, the transport device being configured to transport the substrate between the reaction chamber and the heating chamber.
선택적으로, 상기 가열 챔버는 상기 반응 챔버의 측벽 바깥쪽에 제공되되, 상기 반응 챔버와 연결된다.Optionally, the heating chamber is provided outside the sidewall of the reaction chamber and is connected to the reaction chamber.
선택적으로, 상기 운반 장치는 이송 암 및 회전 구동 기구를 포함하되, 상기 이송 암은 상기 기판을 운반하도록 구성되고, 그리고 상기 회전 구동 기구는 상기 이송 암을 구동하도록 구성되되, 상기 이송 암은 상기 이송 암의 회전 축을 중심으로 회전하여 상기 반응 챔버와 상기 가열 챔버 사이에서 상기 기판을 운반한다.[0304] Optionally the delivery apparatus comprises a transfer arm and a rotation drive mechanism, wherein the transfer arm is configured to carry the substrate, and the rotation drive mechanism is configured to drive the transfer arm, And rotates about the rotational axis of the arm to transfer the substrate between the reaction chamber and the heating chamber.
선택적으로, 상기 가열 챔버 내에 가열 장치가 제공되되, 상기 가열 장치는 상기 기판이 상기 가열 챔버 내에 있을 때, 상기 기판을 상기 소정의 온도로 가열하도록 구성된다.Optionally, a heating device is provided in the heating chamber, the heating device being configured to heat the substrate to the predetermined temperature when the substrate is in the heating chamber.
선택적으로, 상기 소정의 온도는 200℃ 내지 300℃이다.Optionally, the predetermined temperature is 200 占 폚 to 300 占 폚.
선택적으로, 상기 가열 장치는 적외선 가열 전구, 전기 가열 저항 선, 또는 유도 코일을 포함한다.Optionally, the heating device comprises an infrared heating bulb, an electric heating resistance wire, or an induction coil.
본 발명에 따른 공극 증착 공정에 의하면, 적어도 한 번의 금속 입자 이동 공정이 수행되되, 상기 금속 입자 이동 공정은 아래의 단계 S100 및 단계 S200을 포함한다. 단계 S100에서, 스퍼터링 증착을 이용하여 기판 상의 공극 내에 금속 막이 형성된다. 단계 S200에서, 상기 금속 막이 형성된 상기 기판을 소정의 온도로 가열하여, 상기 금속 막의 금속 입자들이 상기 공극의 상부에서 상기 공극의 하부로 점차적으로 이동한다. 이러한 이동 공정에서, 상기 공극의 상부 외부영역 상의 상기 금속 입자들이 상기 공극의 내측벽 및 하부로 이동할 수 있으며, 이에 따라 상기 공극의 상기 내측벽 상의 상기 금속 입자들의 커버리지 비가 향상되어 후속 매립 공정을 위한 최적의 조건을 제공할 수 있다. 본 발명에 따른 금속 입자 이동 공정을 통하여 상기 공극의 상기 내측벽 상의 상기 금속 입자들의 커버리지 비가 향상되었기 때문에, 본 발명의 실시예들에 따른 공정은 공극의 크기에 대한 특별한 제한이 없으며, 넓은 적용 범위를 갖는다. 예를 들어, 본 발명의 실시예들에 따른 공정은 22nm 이상의 노드 기술에 해당하는 큰 크기를 갖는 공극 및 22nm 이하의 노드 기술에 해당하는 작은 크기를 갖는 공극 모두에 적용될 수 있다.According to the void deposition process according to the present invention, at least one metal particle transfer process is performed, and the metal particle transfer process includes the following steps S100 and S200. In step S100, a metal film is formed in the voids on the substrate using sputtering deposition. In step S200, the substrate on which the metal film is formed is heated to a predetermined temperature so that the metal particles of the metal film gradually move from the upper portion of the gap to the lower portion of the gap. In this transfer process, the metal particles on the upper outer region of the gap can move to the inner wall and the lower wall of the gap, thereby improving the coverage ratio of the metal particles on the inner wall of the gap, It is possible to provide optimum conditions. Since the coverage ratio of the metal particles on the inner sidewall of the gap is improved through the metal particle transfer process according to the present invention, the process according to the embodiments of the present invention has no particular limitation on the size of the pores, . For example, the process according to embodiments of the present invention can be applied to both pores having a large size corresponding to a node technology of 22 nm or more and pores having a small size corresponding to a node technology of 22 nm or less.
본 발명의 일 실시예에서, 상기 금속 입자 이동 공정은 상기 공극의 내부 영역이 상기 금속 입자들로 완전히 채워질 때까지 반복하여 수행된다. 이에 따라, 상기 공극의 상기 내측벽 상의 상기 금속 입자들의 커버리지 비가 더욱 향상될 뿐만 아니라, 상기 공극의 완전 매립이 바로 수행될 수 있다. 이에 따라, 공정의 효율과 품질이 향상될 수 있다.In one embodiment of the present invention, the metal particle moving process is repeatedly performed until the inner region of the gap is completely filled with the metal particles. Thus, not only the coverage ratio of the metal particles on the inner wall of the gap is further improved, but also the complete filling of the gap can be performed immediately. Thus, the efficiency and quality of the process can be improved.
본 발명의 다른 실시예에서, 상기 적어도 한 번의 금속 입자 이동 공정이 수행된 후에, 도금 공정을 이용하여 상기 기판 상의 상기 공극의 내부가 상기 금속 입자들로 완전히 채워질 때까지 상기 기판의 상면 상에 금속을 증착하는 도금 매립 공정을 더 수행된다. 이와 같이, 금속 입자 이동 공정을 적어도 한번 수행함으로써, 공극의 내측벽 상의 금속 입자들의 커버리지 비가 증가될 수 있고, 이에 따라 후속 도금 매립 공정을 위한 최적의 조건을 제공할 수 있으며, 도금 공정에서 결함(defect)이 형성되는 것을 방지할 수 있다. 더하여, 도금 매립 공정을 이용하여 공극이 완전히 채워질 수 있고, 이에 따라 공정 품질이 향상될 수 있다.In another embodiment of the present invention, after the at least one metal particle transfer process is performed, a plating process is used to deposit a metal on the top surface of the substrate until the interior of the void on the substrate is completely filled with the metal particles. Is further subjected to a plating embedding process. Thus, by carrying out the metal particle migration process at least once, the coverage ratio of the metal particles on the inner wall of the cavity can be increased, thereby providing the optimum condition for the subsequent plating embedding process, defect can be prevented from being formed. In addition, the void can be completely filled using a plating embedding process, thereby improving the process quality.
본 발명에 따른 반도체 공정 장비는 반응 챔버, 가열 챔버, 및 운반 장치를 포함한다. 상기 운반 장치는 상기 반응 챔버와 상기 가열 챔버 사이에서 상기 기판을 운반할 수 있다. 상기 가열 챔버는 상기 금속 챔버 내에서 형성된 금속 막을 갖는 기판을 소정의 온도로 가열할 수 있으며, 이에 따라 상기 소정의 온도에서 금속 입자들의 이동 능력이 향상되어 상기 금속 입자들이 공극의 상부에서 공극의 하부를 향해 점차적으로 이동한다. 상기 이동 공정 동안, 상기 공극의 상부 외부영역의 상기 금속 입자들은 상기 공극의 내측벽 및 바닥면을 향해 아래로 이동할 수 있고, 이에 따라 상기 공극의 상기 내측벽 상의 상기 금속 입자들의 커버리지 비(coverage ratio)가 향상되어 후속 매립 공정을 위한 최적의 조건이 제공되고, 공정의 품질이 향상된다. 나아가, 본 발명에 따른 반도체 공정 장비에 의하면, 상기 금속 입자 이동 공정을 통하여 상기 공극의 상기 내측벽 상의 상기 금속 입자들의 커버리지 비가 향상되기 때문에, 공극의 크기에 대한 특별한 제한이 없으며 적용 범위가 넓다.Semiconductor processing equipment in accordance with the present invention includes a reaction chamber, a heating chamber, and a delivery device. The conveying device can convey the substrate between the reaction chamber and the heating chamber. The heating chamber can heat the substrate having the metal film formed in the metal chamber to a predetermined temperature so that the moving ability of the metal particles at the predetermined temperature is improved, As shown in FIG. During the transfer process, the metal particles in the upper outer region of the gap can move downward toward the inner wall and bottom surface of the gap, and thus the coverage ratio of the metal particles on the inner wall of the gap ) Is improved to provide an optimum condition for the subsequent burial process, and the quality of the process is improved. Further, according to the semiconductor processing equipment according to the present invention, since the coverage ratio of the metal particles on the inner wall of the gap is improved through the metal particle transfer process, there is no particular limitation on the size of the gap and the application range is wide.
도 1은 일반적인 이중 다마신 공정의 개략적인 순서도이다.
도 2는 도 1의 단계 S7의 개략적인 흐름도이다.
도 3은 일반적인 마그네트론 스퍼터링 장비의 반응 챔버의 개략적인 구조를 나타낸다.
도 4는 본 발명의 일 실시예에 따른 기판 상에서의 공극 증착 공정의 단계 S100에서의 공극의 개략적인 형상을 나타낸다.
도 5는 본 발명의 일 실시예에 따른 단계 S200 동안 도 4에 도시된 공극의 형상이 변하는 과정을 나타낸다.
도 6은 본 발명의 실시예들에 따른 반도체 공정 장비의 개략적인 구조를 나타낸다.
도 7은 반응 챔버와 가열 챔버 사이에서 기판을 운반하는 공정의 동선을 나타낸다.Figure 1 is a schematic flow diagram of a typical dual damascene process.
2 is a schematic flow chart of step S7 of Fig.
3 shows a schematic structure of a reaction chamber of a general magnetron sputtering equipment.
Figure 4 shows the schematic shape of the voids in step S100 of a void deposition process on a substrate in accordance with an embodiment of the present invention.
FIG. 5 illustrates a process of changing the shape of the void shown in FIG. 4 during step S200 according to an embodiment of the present invention.
6 shows a schematic structure of semiconductor processing equipment according to embodiments of the present invention.
7 shows a flow of the process of transferring the substrate between the reaction chamber and the heating chamber.
본 발명의 본질은 금속 막이 형성되어 있는 기판에 소정의 온도까지 열을 가함으로써 상기 소정의 온도에서 금속 입자들의 이동 능력이 향상되고, 이에 따라 공극의 상부에서 공극의 하부를 향해 상기 금속 입자들이 점차적으로 이동하고, 그리고 상기 이동 공정 중에 공극의 상부 외부영역의 금속 입자들은 공극의 내측벽 및 바닥면을 향해 아래로 이동할 수 있고, 이에 따라 공극의 내측벽 상의 금속 입자들의 커버리지 비(coverage ratio)가 증가될 수 있으며, 이는 후속 매립 공정을 위한 최적의 조건을 제공하는 기판 상에서의 공극 증착 공정 및 그에 해당하는 반도체 공정 장비를 제공하는 것이다. 나아가, 본 발명에 따르면 금속 입자 이동 공정을 통해 금속 입자들에 의한 공극의 내측벽 상의 커버리지 비가 증가되기 때문에, 공극의 크기에 대하여 특별한 제한이 없으며, 적용의 범위가 넓다.The essence of the present invention is to improve the ability of the metal particles to move at a predetermined temperature by applying heat to a predetermined temperature to a substrate on which a metal film is formed so that the metal particles are gradually And during the transfer process the metal particles in the upper outer region of the void can move downwardly toward the inner wall and the bottom face of the void and thus the coverage ratio of the metal particles on the inner wall of the void , Which is to provide a void deposition process on a substrate and corresponding semiconductor processing equipment that provide optimal conditions for a subsequent burying process. Furthermore, according to the present invention, since the coverage ratio on the inner wall of the gap by the metal particles through the metal particle transfer process is increased, there is no particular limitation on the size of the gap, and the range of application is wide.
본 발명의 기술적 해결방안에 대한 당업자의 이해를 높이기 위하여, 본 발명에 따른 기판 상에서의 공극 증착 공정 및 반도체 공정 장비가 첨부된 도면들을 참조하여 이하에서 상세히 설명된다.To enhance the understanding of the technical solution of the present invention, a void deposition process and a semiconductor process equipment on a substrate according to the present invention will be described in detail below with reference to the accompanying drawings.
도 4는 본 발명의 일 실시예에 따른 기판 상에서의 공극 증착 공정의 단계 S100에서의 공극의 개략적인 형상을 나타낸다. 도 5는 본 발명의 일 실시예에 따른 단계 S200 동안 도 4에 도시된 공극의 형상이 변하는 과정을 나타낸다. 도 4 및 도 5를 참조하면, 실시예들에 따른 기판 상에서의 공극 증착 공정에서, 적어도 한번의 금속 입자 이동 공정이 수행된다. 그리고 상기 금속 입자 이동 공정은 다음의 단계들을 포함한다.Figure 4 shows the schematic shape of the voids in step S100 of a void deposition process on a substrate in accordance with an embodiment of the present invention. FIG. 5 illustrates a process of changing the shape of the void shown in FIG. 4 during step S200 according to an embodiment of the present invention. Referring to Figures 4 and 5, in a void deposition process on a substrate according to embodiments, at least one metal particle transfer process is performed. The metal particle moving process includes the following steps.
단계 S100: 스퍼터링 증착을 이용하여 기판 상의 공극 내에 금속 막을 형성하되, 상기 금속은 구리, 알루미늄 등을 포함하는 것;Step S100: a metal film is formed in the voids on the substrate using sputtering deposition, the metal including copper, aluminum, and the like;
단계 S200: 상기 금속 막이 형성된 상기 기판을 소정의 온도로 가열하여, 상기 금속 막의 금속 입자들이 공극의 상부에서 공극의 바닥부(3)로 점차적으로 이동하도록 하는 것. 여기에서, 공극의 상기 상부는 공극의 상부 외부영역(2) 및 공극의 하부(3) 상의 내측벽(1)을 포함한다.Step S200: The substrate on which the metal film is formed is heated to a predetermined temperature so that the metal particles of the metal film gradually move from the upper portion of the gap to the
실시예들에 따른 기판 상에서의 공극 증착 공정을 이용하여 공극 내에 구리 금속을 증착하는 것이 도 4 및 도 5를 참조하여 이하에서 상세히 설명된다.Deposition of copper metal within the void using a void deposition process on a substrate according to embodiments is described in detail below with reference to FIGS. 4 and 5. FIG.
먼저, 단계 S100과 단계 S200를 포함하는 금속 입자 이동 공정이 수행된다.First, a metal particle transfer process including steps S100 and S200 is performed.
특히, 단계 S100에서, 공극의 내측벽(1)으로 향하는 이동 방향을 갖는 구리 입자들이 공극의 작은 크기 때문에 공극 내로 잘 들어가지 않으며, 따라서 도 4에 도시된 바와 같이, 공극의 상부 외부영역(2) 및 공극의 하부(3)에 증착된 금속 막은 상대적으로 두꺼움에 반하여, 공극의 내측벽(1) 상에 증착된 구리 막은 얇게 형성된다. 더하여, 이는 공극의 상부 외부영역(2)과 공극의 내측벽(1) 상의 커버리지 비가 잘 제어되지 않는, 다시 말해 금속 막이 증착될 것이라 기대되는 공극의 내측벽(1) 상에는 금속 막이 증착되지 않음에 비해 금속 막이 증착되지 않거나 작은 양의 금속 막이 증착될 것이라 기대되는 공극의 상부 외부영역(2) 상에는 과도한 양의 금속 막이 증착되는 결과를 초래한다.Particularly, in step S100, the copper particles having a direction of movement toward the
다음으로, 단계 S200에서, 도 4에 도시된 것과 같은 형상의 공극을 갖는 기판이 소정의 온도로 가열되며, 상기 소정의 온도는 200 ℃ 내지 300 ℃일 수 있다. 이는 챔버가 진공 상태에 있고 상기 소정의 온도를 갖는 조건 하에서 구리 막의 구리 입자들의 이동 능력이 증가되는 결과를 가져오며, 구리 입자들은 그 자신의 원자 질량의 효과로 인해 공극의 상부에서 공극의 하부(3)를 향해 점차적으로 이동하게 된다. 도 5는 본 발명의 일 실시예에 따른 단계 S200 동안 도 4에 도시된 공극의 형상이 변하는 과정을 나타낸다. 여기에서, 과정 I에서, 공극의 내측벽(1) 상에 증착된 구리 막은 얇고, 공극의 상부 외부영역(2) 및 공극의 하부(3)에 증착된 금속 막은 상대적으로 두껍다. 과정 II에서, 구리 입자들이 공극의 상부에서 공극의 하부(3)를 향해 점차적으로 이동하며, 이때 공극의 상부 외부영역(2) 상의 금속 입자들이 공극의 내측벽(1) 및 공극의 하부(3)를 향해 아래로 이동할 수 있으며, 또한 공극의 내측벽(1) 상의 금속 입자들의 일부도 공극의 하부(3)로 이동할 수 있다. 이에 따라, 공극의 하부(3)에 증착된 금속 막은 점차적으로 두꺼워짐에 반해, 공극의 상부에 증착된 구리 막은 얇아진다. 과정 III에서, 구리 입자들이 공극의 상부에서 공극의 하부(3)로 계속하여 이동하고, 공극의 상부에 증착된 구리 막은 더욱 얇아지고, 그리고 공극의 하부(3)에 증착된 금속 막은 더욱 두꺼워 진다. 적용예에서, 상기 소정의 온도의 범위는, 상기 소정의 온도에서 금속 입자들의 이동 능력이 향상될 수 있다면, 공정 중에 증착되는 금속 물질에 따라 구체적으로 설정된다. Next, in step S200, a substrate having a cavity having a shape as shown in Fig. 4 is heated to a predetermined temperature, and the predetermined temperature may be 200 캜 to 300 캜. This results in an increase in the ability of the copper particles in the copper film to move under conditions with the chamber in the vacuum and with the predetermined temperature, and the copper particles are subjected to the effect of their own atomic mass, 3). ≪ / RTI > FIG. 5 illustrates a process of changing the shape of the void shown in FIG. 4 during step S200 according to an embodiment of the present invention. Here, in the process I, the copper film deposited on the
그 후, 상기 금속 입자 이동 공정이 반복적으로 수행된다. 즉, 상술한 단계 S100 및 단계 S200이 반복적으로 수행되어, 공극의 상부에서 공극의 하부(3)로 구리 입자들의 반복된 이동이 계속된다. 이에 따라, 공극의 하부(3)에 증착된 구리 입자들은 계속하여 두꺼워진다. 상술한 단계 S100 및 단계 S200은 공극의 내부가 금속 입자들(구리 입자들)로 완전히 채워질 때까지 반복적으로 수행되며, 이에 따라 금속 입자들로 공극의 내부가 완전히 매립된다. 이와 같이 공극의 내부를 완전히 채우기 위하여 금속 입자 이동 공정을 반복적으로 수행함으로써, 공극의 내측벽(1) 상의 금속 입자들의 커버리지 비를 더욱 증가시킬 수 있을 뿐만 아니라, 공극의 완전 매립을 위한 추가적인 도금 공정을 수행하지 않고도 공극의 완전 매립이 바로 수행될 수 있다. 이에 따라, 공정의 효율과 품질을 향상시킬 수 있다.Thereafter, the metal particle moving process is repeatedly performed. That is, step S100 and step S200 described above are repeatedly performed so that the repeated movement of the copper particles to the
적용예에서, 실시예에 따른 기판 상에서의 공극 증착 공정을 이용하여, 금속 구리가 공극 내에 증착될 수 있으며, 구리 연결 배선이 형성될 수 있다. 나아가, 구리 연결 배선을 형성하기 위하여, 공정은 단계 S100 전에 다음의 단계들을 더 포함한다.In an application, using a void deposition process on a substrate according to an embodiment, metal copper can be deposited in the void and copper interconnect wiring can be formed. Further, in order to form the copper connection wiring, the process further includes the following steps before step S100.
단계 S101: 기판의 상면 상에, 후속 증착 공정에 의해 형성되는 유전 물질 막의 식각을 멈추기 위해 사용되는 질화 실리콘 박막을 형성하는 것;Step S101: forming, on the upper surface of the substrate, a silicon nitride film used for stopping the etching of the dielectric material film formed by the subsequent deposition process;
단계 S102: 질화 실리콘 박막의 표면 상에, 두께 및 낮은 유전율을 갖는 유전 물질 막을 증착하는 것; 및Step S102: depositing a dielectric material film having a thickness and a low dielectric constant on the surface of the silicon nitride film; And
단계 S103: 유전 물질 막을 식각하여 공극을 형성하되, 상기 공극은 수평 방향으로의 연결 라인을 형성하기 위해 사용되는 트렌치와 수직 방향으로의 연결 라인을 형성하기 위해 사용되는 관통 홀을 포함하는 것.Step S103: etching the dielectric material film to form a gap, the gap including a through hole used to form a connection line in a vertical direction with a trench used to form a connection line in a horizontal direction [1].
적용예에서, 금속 입자 이동 공정을 적어도 한번 수행하고 공극의 내부를 금속 입자들로 완전히 채운 후, 공정은 단계 S310: 어닐링 공정 및 화학적 기계적 연마 공정을 이용하여 평탄화 공정을 수행하는 것, 및 기판의 상면 상에 위치한 구리 막에 세정 공정을 수행하는 것을 더 포함한다. In an application, after carrying out the metal particle migration process at least once and completely filling the interior of the void with metal particles, the process may include performing a planarization process using an annealing process and a chemical mechanical polishing process, And performing a cleaning process on the copper film located on the upper surface.
비록 상술한 실시예들에서 금속 입자 이동 공정을 반복적으로 수행함으로써 금속 입자들로 공극을 완전히 채우는 것이 수행되기는 하나, 본 발명이 이에 한정되는 것은 아니다. 적용예에서, 금속 입자 이동 공정을 적어도 한번 수행한 후, 공정은 도금 매립 공정을 더 포함할 수 있다. 즉, 공정은 도금 공정을 이용하여 공극의 내부가 금속 입자들(구리 입자들)로 완전히 매립될 때까지 기판의 상면 상에 구리 금속을 증착하는 것을 더 포함할 수 있다. 이와 같이, 금속 입자 이동 공정을 적어도 한번 수행함으로써, 공극의 내측벽 상의 금속 입자들의 커버리지 비가 증가될 수 있고, 이에 따라 후속 도금 매립 공정을 위한 최적의 조건을 제공할 수 있으며, 도금 공정에서 결함(defect)이 형성되는 것을 방지할 수 있다. 더하여, 도금 매립 공정을 이용하여 공극이 완전히 채워질 수 있고, 이에 따라 공정 품질이 향상될 수 있다. 도금 공정의 요구 사항들을 만족하기 위하여, 금속 입자 이동 공정이 소정의 횟수만큼 반복 수행되어 공극의 상부 외부영역(2)과 공극의 내측벽(1) 상에서의 커버리지 비가 도금 공정의 요구 사항들을 만족시킬 수 있다.Although the filling of voids with metal particles is performed by repeating the metal particle transfer process in the above-described embodiments, the present invention is not limited thereto. In the application example, after performing the metal particle transfer process at least once, the process may further include a plating landfill process. That is, the process may further include depositing copper metal on the top surface of the substrate until the interior of the void is completely filled with metal particles (copper particles) using a plating process. Thus, by carrying out the metal particle migration process at least once, the coverage ratio of the metal particles on the inner wall of the cavity can be increased, thereby providing the optimum condition for the subsequent plating embedding process, defect can be prevented from being formed. In addition, the void can be completely filled using a plating embedding process, thereby improving the process quality. In order to meet the requirements of the plating process, the metal particle transfer process is repeated a predetermined number of times so that the coverage ratio on the upper
나아가, 단계 S100이 완료되는 챔버 안의 상부에 구리 타겟 물질이 제공되고, 타겟 물질의 고-이온화된 이온들을 얻기 위하여 사용되는 높은 이온화 율을 갖는 마그네트론이 상기 구리 타겟 물질에 제공된다. 챔버 안의 공정 가스를 여기시켜 플라즈마를 형성하고 상기 구리 타겟 물질에 음성 바이어스 전압(negative bias voltage)을 가하여 상기 플라즈마를 끌어당겨 상기 구리 타겟 물질에 충격을 가하도록 하기 위하여 상기 구리 타겟 물질이 직류(DC) 전원 공급기에 전기적으로 연결된다. 상기 충격에 의하여 상기 구리 타겟 물질의 표면으로부터 떨어져 나온 구리 입자들이 기판의 표면 상에 증착되어 구리 막을 형성한다. 상기 직류 전원 공급기는 약 3kW의 출력 전력을 갖는다. 기판을 적재하도록 구성된 적재 장치가 챔버 내의 구리 타겟 물질 아래에 제공된다. 상기 적재 장치는 RF 전원 공급기에 연결된다. 상기 RF 전원 공급기는 상기 타겟 물질 입자들의 방향성을 향상시키기 위해 상기 적재 장치에 RF 전력을 공급하도록 구성되며, 약 400W의 출력 전력을 갖는다. 더하여, 챔버는 약 0 mTorr의 가스 압력을 가지고, 단계 S100에서 적용되는 공정 온도는 60℃ 이하의 범위이다.Further, a copper target material is provided on top of the chamber in which step S100 is completed, and a magnetron having a high ionization rate used to obtain the high-ionized ions of the target material is provided to the copper target material. The copper target material is exposed to DC (DC) to excite the process gas in the chamber to form a plasma, and to apply a negative bias voltage to the copper target material to attract the plasma, ) Is electrically connected to the power supply. Copper particles separated from the surface of the copper target material by the impact are deposited on the surface of the substrate to form a copper film. The DC power supply has an output power of about 3 kW. A loading device configured to load a substrate is provided below the copper target material in the chamber. The loading device is connected to an RF power supply. The RF power supply is configured to supply RF power to the loading device to improve the directionality of the target material particles and has an output power of about 400W. In addition, the chamber has a gas pressure of about 0 mTorr, and the process temperature applied in step S100 is in a range of 60 DEG C or less.
나아가, 본 발명의 실시예들에 따른 기판 상에서의 공극 증착 공정을 이용하여 공극 내에 금속 구리를 증착하는 특정한 공정 프로세스가 상세히 설명되었으나, 본 발명이 이에 한정되는 것은 아니다. 적용예에서, 본 발명에 따른 기판 상에서의 공극 증착 공정을 이용하여, 다른 금속이 공극 내에 증착될 수 있으며, 그 공정 프로세스는 증착 공정에서의 특정 파라미터들(예를 들어, 단계 S100에서의 마그네트론 스퍼터링의 방식, 단계 S200에서의 소정의 온도 등과 같은 관련 파라미터들)이 다양한 금속 물질들에 따라 조정될 필요가 있다는 점을 제외하고 상술한 금속 구리의 증착 공정과 유사하다.Further, although specific process steps for depositing metal copper in the pores using a pore deposition process on a substrate according to embodiments of the present invention have been described in detail, the present invention is not limited thereto. In an application, using a void deposition process on a substrate according to the present invention, another metal may be deposited in the void, and the process may be performed using specific parameters in the deposition process (e.g., magnetron sputtering And the related parameters such as the predetermined temperature in step S200) need to be adjusted according to various metal materials.
상술한 바와 같이, 본 발명의 실시예들에 따른 기판 상에서의 공극 증착 공정에 따르면, 단계 S100에서 공극 내에 금속 층이 형성되고, 단계 S200에서 금속 막이 형성된 기판이 소정의 온도로 가열된다. 이에 따라, 상기 소정의 온도에서 금속 입자들의 이동 능력이 향상되어 공극의 상부에서 공극의 하부로 금속 입자들의 점차적인 이동이 발생한다. 이에 따라, 공극의 내측벽 상의 금속 입자들의 커버리지 비가 향상되어 후속 매립 공정을 위한 최적의 조건들이 제공된다. 본 발명의 실시예들에 따른 기판 상에서의 공극 증착 공정에서의 금속 입자 이동 공정에 의하여 공극의 내측벽 상의 금속 입자들의 커버리지 비가 향상되기 때문에, 본 발명의 실시예들에 따른 공정은 공극의 크기에 대한 특별한 제한이 없으며, 넓은 적용 범위를 갖는다. 예를 들어, 본 발명의 실시예들에 따른 공정은 22 nm 이상의 노드 기술에 해당하는 큰 크기를 갖는 공극 및 22 nm 이하의 노드 기술에 해당하는 작은 크기를 갖는 공극 모두에 적용될 수 있다.As described above, according to the void deposition process on the substrate according to the embodiments of the present invention, a metal layer is formed in the void in step S100, and the substrate on which the metal film is formed is heated to a predetermined temperature in step S200. Accordingly, the moving ability of the metal particles at the predetermined temperature is improved, so that gradual movement of the metal particles occurs at the upper portion of the gap to the lower portion of the gap. This improves the coverage ratio of the metal particles on the inner wall of the cavity to provide optimal conditions for the subsequent landfill process. Because the metal particle transfer process in the process of void deposition on a substrate according to embodiments of the present invention improves the coverage ratio of the metal particles on the inner walls of the voids, the process according to embodiments of the present invention increases the void size There is no particular limitation, and it has a wide range of application. For example, the process according to embodiments of the present invention can be applied to both pores having a large size corresponding to a node technology of 22 nm or more and pores having a small size corresponding to a node technology of 22 nm or less.
다른 기술적 해결책으로서, 본 발명의 반도체 공정 장비를 더 제공한다. 도 6은 본 발명의 실시예들에 따른 반도체 공정 장비의 개략적인 구조를 나타낸다. 도 7은 반응 챔버와 가열 챔버 사이에서 기판을 운반하는 공정의 동선을 나타낸다. 도 6 및 도 7을 참조하면, 본 발명의 실시예들에 따른 반도체 공정 장비는 반응 챔버(20), 가열 챔버(21), 및 운반 장치(22)를 포함한다. 여기에서, 반응 챔버(20)는 스퍼터링 증착의 방식으로 기판 상의 공극 내에 금속 막을 형성하도록 구성되되, 상기 금속은 구리, 알루미늄 등을 포함한다. 운반 장치(22)는 반응 챔버(20)와 가열 챔버(21) 사이에서 기판을 운반하도록 구성된다. 가열 챔버(21)는 상기 금속 막의 금속 입자들이 공극의 상부에서 공극의 하부로 점차적으로 이동할 수 있도록 기판을 소정의 온도로 가열하도록 구성된다. 금속 입자들의 이동을 통하여, 공극의 상부 외부영역에 있는 금속 입자들이 공극의 내측벽 및 하부로 이동할 수 있으며, 이에 따라 공극의 내측벽 사의 금속 입자들의 커버리지 비가 증가되어 후속 매립 공정을 위한 최적의 조건들이 제공될 수 있다. 나아가, 본 발명의 실시예들에 따른 반도체 공정 장비에 의하면, 금속 입자 이동 공정을 통하여 공극의 내측벽 상의 금속 입자들의 커버리지 비가 향상되기 때문에, 공극의 크기에 대한 특별한 제한이 없으며 적용 범위가 넓을 수 있다. 예를 들어, 본 발명의 실시예들에 따른 반도체 공정 장비는 22 nm 이상의 노드 기술에 해당하는 큰 크기를 갖는 공극 및 22 nm 이하의 노드 기술에 해당하는 작은 크기를 갖는 공극 모두에 사용될 수 있다.As another technical solution, the semiconductor processing equipment of the present invention is further provided. 6 shows a schematic structure of semiconductor processing equipment according to embodiments of the present invention. 7 shows a flow of the process of transferring the substrate between the reaction chamber and the heating chamber. Referring to FIGS. 6 and 7, semiconductor processing equipment according to embodiments of the present invention includes a
특히, 실시예들에서, 도 6에 도시된 바와 같이, 금속 타겟 물질(201)이 반응 챔버(20) 안의 상부에 제공되고, 타겟 물질의 고-이온화된 이온들을 얻기 위하여 사용되는 높은 이온화 율을 갖는 마크네트론(202)이 금속 타겟 물질(201) 상에 제공된다. 반응 챔버(20) 안의 공정 가스를 여기시켜 플라즈마를 형성하고 금속 타겟 물질(201)에 음성 바이어스 전압을 가하여 상기 플라즈마를 끌어당겨 금속 타겟 물질(201)에 충격을 가하도록 하기 위하여 금속 타겟 물질(201)이 직류 전원 공급기에 전기적으로 연결된다. 상기 충격에 의하여 금속 타겟 물질(201)의 표면에서 떨어져 나온 금속 입자들이 기판의 표면에 증착되어 금속 막을 형성한다. 기판을 적재하도록 구성된 적재 장치(203)가 반응 챔버(20) 내의 메탈 타겟 물질(201) 아래에 제공된다. 적재 장치(203)는 RF 전원 공급기(204)에 연결되고, RF 전원 공급기(204)는 타겟 물질 입자들의 방향성을 향상시키기 위해 적재 장치(203)에 RF 전력을 공급하도록 구성된다. 반응 챔버(20) 내의 기판 상의 공극 내에 구리 막을 형성하는 경우, 금속 타겟 물질(201)은 구리 타겟 물질이고, RF 전원 공급기(204)는 약 400W의 출력 전력을 가지고, 반응 챔버(20)는 약 0 mTorr의 가스 압력 및 60℃ 이하의 온도를 가지고, 그리고 상기 직류 전원 공급기는 약 3kW의 출력 전력을 갖는다.6, a
더하여, 가열 챔버(21)가 반응 챔버의 측벽 바깥쪽에 제공되어 반응 챔버(20)와 연결된다. 가열 챔버(21)는, 기판이 가열 챔버(21) 안에 있을 때, 상기 기판을 소정의 온도로 가열하도록 구성된다. 상기 금속이 구리일 경우, 상기 소정의 온도는 약 200℃ 내지 300℃일 수 있다. 바람직하게는, 가열 장치(211)가 적외선을 이용하여 가열을 수행하는 적외선 가열 전구를 포함한다. 상기 적외선 가열 전구는 가열 챔버(21)의 상부 벽 상에 제공된다. 적용예에서, 가열 장치(211)은 전기 가열 저항선, 유도 코일 등과 같은 다른 가열 방법을 이용할 수 있다. In addition, a
운반 장치(22)는 이송 암(carrying arm)(221) 및 회전 구동 기구(222)를 포함한다. 이송 암(221)은 기판을 운반하는데 사용되고, 회전 구동 기구(222)는 이송 암(221)을 구동하는데 사용되되, 이송 암(221)은 이송 암(221)의 회전 축(2221)을 중심으로 회전하여 반응 챔버(20)와 가열 챔버(21) 사이에서 기판을 이동시켜 운반한다. 특히, 운반 장치(22)를 이용하여 반응 챔버(20)와 가열 챔버(21) 사이에서의 기판의 운반을 수행하기 위하여, 핀(pin) 승강 기구(205)가 반응 챔버(20) 내에 더 제공된다. 핀 승강 기구(205)는 적재 장치(203) 아래에 제공되어 승강을 수행할 수 있도록 적재 장치(203)를 관통할 수 있으며, 이에 따라 적재 장치(203)의 상면 상에 위치한 기판을 들어올리거나 내려놓게 할 수 있다. The conveying
도 7을 함께 참조하여, 핀 승강 기구(205) 및 운반 장치(22)가 공동으로 기판의 운반을 수행하는 방법에 대하여 이하에서 상세히 설명한다. 특히, 공정 위치 A는 기판이 적재 베이스(203)의 상면 상에 적재된 위치로 정의되고, 공정 위치 B는 기판이 가열 챔버(21) 내에서 가열되는 소정의 위치로 정의된다. 기판을 반응 챔버(20)의 공정 위치 A에서 가열 챔버(21)의 공정 위치 B로 운반하는 과정은: 핀 승강 기구(205)가 상승하여 기판을 들어올리고 상기 기판을 공정 위치 B보다 수직적으로 높은 곳에 위치시키는 것; 이송 암(221)이 회전 축(2221)을 중심으로 회전하여 반응 챔버(20) 내로 이동하여 상기 기판의 바로 아래에 위치하도록 회전 구동 기구(222)가 이송 암(221)을 구동하는 것; 핀 승강 기구(205)가 아래로 하강하여 상기 기판을 이송 암(221) 상에 내려놓는 것; 및 이송 암(221)이 회전 축(2221)을 중심으로 반대로 회전하여 가열 챔버(21)의 공정 위치 B에 위치하도록 회전 구동 기구(222)가 이송 암(221)을 구동하는 것을 포함한다. 가열 챔버(21)의 공정 위치 B에서 반응 챔버(20)의 공정 위치 A로의 운반 과정은, 작업 순서가 반대가 된다는 것을 제외하고, 상술한 운반 과정과 유사하다. 따라서, 이에 대한 자세한 설명은 생략한다.With reference to Fig. 7, a method for the
이에 따라, 핀 승강 기구(205)와 운반 장치(22)를 함께 이용하여, 도 7에 도시된 바와 같이 이동 동선(S)을 따라 기판이 반응 챔버(20)의 위치 A에서 가열 챔버(21)의 위치 B로 혹은 가열 챔버(21)의 위치 B에서 반응 챔버(20)의 위치 A로 운반될 수 있다. 적용예에서, 반응 챔버(20)와 가열 챔버(21) 사이에서의 기판의 운반을 수행하기 위하여 다른 운반 장치들(22)이 사용될 수 있으며, 특별히 제한되지 않는다.7, the substrate is moved from the position A of the
나아가, 운반 장치(22)가 반응 챔버(20)와 가열 챔버(21) 사이를 왕복하며 기판을 운반할 때, 반응 챔버(20) 내에서의 증착 공정 및 가열 챔버(21) 내에서의 가열 공정이 반복적으로 수행된다. 이렇게 하여, 공극의 내부가 금속 입자들로 완전히 채워질 때까지 금속 입자들의 이동이 반복적으로 수행된다. 이에 따라, 공극의 내측벽 상에서의 금속 입자들의 커버리지 비가 더욱 증가될 뿐만 아니라, 공극의 완전한 매립이 바로 수행될 수 있으며, 따라서 공정의 효율 및 품질이 향상될 수 있다.Further, when the conveying
본 발명의 실시예들에 따른 반도체 공정 장비는 기판 상에서의 공극 증착 공정을 수행하는데 사용되며, 작업 과정은 상술한 실시예들에 따른 기판 상에서의 공극 증착 공정과 유사하다. 따라서, 중복되는 설명은 생략한다.Semiconductor processing equipment in accordance with embodiments of the present invention is used to perform a void deposition process on a substrate and the process is similar to a void deposition process on a substrate according to the embodiments described above. Therefore, redundant description is omitted.
실시예들에서, 가열 챔버(21)는 반응 챔버(20)와 연결된다. 하지만, 적용예에서, 두 챔버들의 환경이 서로 영향을 미치는 것을 방지하기 위하여 두 챔버들 사이에 밸브가 제공될 수 있으며, 가열 챔버(21)와 반응 챔버(20) 사이의 연결 혹은 차단은 밸브를 켜거나 끔으로써 제어될 수 있다.In the embodiments, the
적용예에서, 반도체 공정 장비의 특정한 파라미터들(예를 들어, 온도, 가스 압력, 직류 전원 공급기의 출력 전력, RF 전원 공급기의 출력 전력, 및 이와 유사한 반응 챔버(20) 내의 파라미터들, 그리고 가열 장치(211)의 가열 세기, 기판이 가열되어야 하는 온도, 및 이와 유사한 가열 챔버(21) 내의 파라미터들)은 다양한 금속 물질들에 따라 설정될 수 있다. In an application, certain parameters of the semiconductor process equipment (e.g., temperature, gas pressure, output power of the DC power supply, output power of the RF power supply, and similar parameters in the reaction chamber 20) The heating intensity of the
상술한 실시예들은 본 발명의 원리를 설명하기 위한 실시예들에 불과하며, 본 발명은 이에 한정되지 않는다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 본질에서 벗어나지 않는 다양한 변형예들 및 실시예들을 만들어낼 수 있을 것이며, 이러한 변형예들 및 실시예들은 본 발명의 권리 범위 내에 포함된다.The above-described embodiments are merely examples for illustrating the principles of the present invention, and the present invention is not limited thereto. Those skilled in the art will be able to make various modifications and embodiments that do not depart from the spirit of the present invention and such modifications and embodiments are included within the scope of the present invention .
Claims (11)
상기 금속 입자 이동 공정은:
스퍼터링 증착을 이용하여 기판 상의 공극 내에 금속 막을 형성하는 단계 S100; 및
상기 금속 막이 형성된 상기 기판을 소정의 온도로 가열하여, 상기 금속 막의 금속 입자들을 상기 공극의 상부에서 상기 공극의 하부로 점차적으로 이동시키는 단계 S200을 포함하는 공극 증착 공정.Performing at least one metal particle transfer process,
The metal particle transfer process comprises:
Forming a metal film in the voids on the substrate using sputter deposition; And
And heating the substrate on which the metal film is formed to a predetermined temperature to gradually move the metal particles of the metal film from the upper portion of the gap to the lower portion of the gap.
상기 단계 S200에서, 상기 소정의 온도는 200℃ 내지 300℃인 공극 증착 공정.The method according to claim 1,
In the step S200, the predetermined temperature is 200 DEG C to 300 DEG C.
상기 단계 S100에서의 공정 온도는 60℃ 이하인 공극 증착 공정.The method according to claim 1,
Wherein the process temperature in step S100 is 60 DEG C or less.
상기 적어도 한 번의 금속 입자 이동 공정을 수행하는 것은: 상기 공극의 내부가 상기 금속 입자들로 완전히 채워질 때까지 상기 금속 입자 이동 공정을 반복하여 수행하는 것을 포함하는 공극 증착 공정.4. The method according to any one of claims 1 to 3,
Performing the at least one metal particle transfer process comprises: repeating the metal particle transfer process until the interior of the void is completely filled with the metal particles.
상기 적어도 한 번의 금속 입자 이동 공정을 수행한 후에, 도금 공정을 이용하여 상기 기판 상의 상기 공극의 내부가 상기 금속 입자들로 완전히 채워질 때까지 상기 기판의 상면 상에 금속을 증착하는 도금 매립 공정을 수행하는 것을 더 포함하는 공극 증착 공정.4. The method according to any one of claims 1 to 3,
Performing a plating embedding process of depositing a metal on the upper surface of the substrate until the inside of the void on the substrate is completely filled with the metal particles using the plating process after performing the at least one metal particle moving process Wherein the void deposition process further comprises:
상기 반응 챔버는 스퍼터링 증착을 이용하여 기판 상의 공극 내에 금속 막을 형성하도록 구성되고,
상기 가열 챔버는 상기 금속 막이 형성된 상기 기판을 소정의 온도로 가열하여 상기 금속 막의 금속 입자들을 상기 공극의 상부에서 상기 공극의 하부로 점차적으로 이동시키도록 구성되고,
상기 운반 장치는 상기 반응 챔버와 상기 가열 챔버 사이에서 상기 기판을 운반하도록 구성된 반도체 공정 장비.A reaction chamber, a heating chamber, and a conveying device,
Wherein the reaction chamber is configured to form a metal film within the voids on the substrate using sputter deposition,
Wherein the heating chamber is configured to heat the substrate on which the metal film is formed to a predetermined temperature to gradually move the metal particles of the metal film from the upper portion of the gap to the lower portion of the gap,
Wherein the conveying device is configured to convey the substrate between the reaction chamber and the heating chamber.
상기 가열 챔버는 상기 반응 챔버의 측벽 바깥쪽에 제공되되, 상기 반응 챔버와 연결되는 반도체 공정 장비.The method according to claim 6,
Wherein the heating chamber is provided outside the side wall of the reaction chamber and connected to the reaction chamber.
상기 운반 장치는 이송 암 및 회전 구동 기구를 포함하되,
상기 이송 암은 상기 기판을 운반하도록 구성되고, 그리고
상기 회전 구동 기구는 상기 이송 암을 구동하도록 구성되되, 상기 이송 암은 상기 이송 암의 회전 축을 중심으로 회전하여 상기 반응 챔버와 상기 가열 챔버 사이에서 상기 기판을 운반하는 반도체 공정 장비.The method according to claim 6,
The conveying apparatus includes a conveying arm and a rotation driving mechanism,
Wherein the transfer arm is configured to carry the substrate, and
Wherein the rotation drive mechanism is configured to drive the transfer arm, wherein the transfer arm rotates about an axis of rotation of the transfer arm to transfer the substrate between the reaction chamber and the heating chamber.
상기 가열 챔버 내에 가열 장치가 제공되되,
상기 가열 장치는 상기 기판이 상기 가열 챔버 내에 있을 때, 상기 기판을 상기 소정의 온도로 가열하도록 구성되는 반도체 공정 장비.The method according to claim 6,
A heating device is provided in the heating chamber,
Wherein the heating device is configured to heat the substrate to the predetermined temperature when the substrate is in the heating chamber.
상기 소정의 온도는 200℃ 내지 300℃인 반도체 공정 장비.The method according to claim 6,
Wherein the predetermined temperature is 200 占 폚 to 300 占 폚.
상기 가열 장치는 적외선 가열 전구, 전기 가열 저항 선, 또는 유도 코일을 포함하는 반도체 공정 장비.10. The method of claim 9,
The heating apparatus includes an infrared heating bulb, an electric heating resistance wire, or an induction coil.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410150706.6 | 2014-04-15 | ||
| CN201410150706.6A CN105088151A (en) | 2014-04-15 | 2014-04-15 | Pore deposition process on substrate, and semiconductor processing equipment |
| PCT/CN2014/094380 WO2015158152A1 (en) | 2014-04-15 | 2014-12-19 | Pore deposition process on substrate and semiconductor processing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160138296A true KR20160138296A (en) | 2016-12-02 |
Family
ID=54323461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020167030766A KR20160138296A (en) | 2014-04-15 | 2014-12-19 | Pore deposition process on substrate and semiconductor processing device |
Country Status (4)
| Country | Link |
|---|---|
| KR (1) | KR20160138296A (en) |
| CN (1) | CN105088151A (en) |
| SG (1) | SG11201607490RA (en) |
| WO (1) | WO2015158152A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113921456A (en) * | 2021-09-30 | 2022-01-11 | 北京北方华创微电子装备有限公司 | Semiconductor processing equipment and wafer processing method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0870004A (en) * | 1994-05-12 | 1996-03-12 | Applied Materials Inc | Synchronous modulation bias sputtering method and device to flatten metal film perfectly |
| JP2002075895A (en) * | 2000-08-25 | 2002-03-15 | Anelva Corp | Reflow spattering system |
| KR20120107012A (en) * | 2010-01-15 | 2012-09-27 | 샤프 가부시키가이샤 | System of thin film forming apparatus, and thin film forming method |
| JP2016006458A (en) * | 2014-06-20 | 2016-01-14 | 京セラドキュメントソリューションズ株式会社 | Optical scanner and image forming apparatus including the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105441B2 (en) * | 1992-11-30 | 1995-11-13 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| JPH1098041A (en) * | 1996-09-25 | 1998-04-14 | Denso Corp | Manufacture of semiconductor device |
| US6387805B2 (en) * | 1997-05-08 | 2002-05-14 | Applied Materials, Inc. | Copper alloy seed layer for copper metallization |
| CN1697137A (en) * | 2004-05-12 | 2005-11-16 | 上海先进半导体制造有限公司 | Method for depositing aluminum to fill in hole in sub micron size applied to semiconductor technology |
| KR101433899B1 (en) * | 2008-04-03 | 2014-08-29 | 삼성전자주식회사 | Method for forming metallic layer on portion etched of substrate, the substrate having the metallic layer formed using the same and a structure formed using the same |
| US8841211B2 (en) * | 2010-06-09 | 2014-09-23 | Applied Materials, Inc. | Methods for forming interconnect structures |
| CN102560388A (en) * | 2010-12-09 | 2012-07-11 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Magnetic control sputtering equipment |
| CN103094156B (en) * | 2011-11-03 | 2016-02-10 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Substrate processing equipment and chamber device thereof and substrate heating method |
-
2014
- 2014-04-15 CN CN201410150706.6A patent/CN105088151A/en active Pending
- 2014-12-19 WO PCT/CN2014/094380 patent/WO2015158152A1/en active Application Filing
- 2014-12-19 KR KR1020167030766A patent/KR20160138296A/en not_active Application Discontinuation
- 2014-12-19 SG SG11201607490RA patent/SG11201607490RA/en unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0870004A (en) * | 1994-05-12 | 1996-03-12 | Applied Materials Inc | Synchronous modulation bias sputtering method and device to flatten metal film perfectly |
| JP2002075895A (en) * | 2000-08-25 | 2002-03-15 | Anelva Corp | Reflow spattering system |
| KR20120107012A (en) * | 2010-01-15 | 2012-09-27 | 샤프 가부시키가이샤 | System of thin film forming apparatus, and thin film forming method |
| JP2016006458A (en) * | 2014-06-20 | 2016-01-14 | 京セラドキュメントソリューションズ株式会社 | Optical scanner and image forming apparatus including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105088151A (en) | 2015-11-25 |
| SG11201607490RA (en) | 2016-10-28 |
| WO2015158152A1 (en) | 2015-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101768928B1 (en) | Substrate processing method and method for producing semiconductor device | |
| KR101025986B1 (en) | Film forming method, plasma film forming apparatus and storage medium | |
| US8729702B1 (en) | Copper seed layer for an interconnect structure having a doping concentration level gradient | |
| KR101739613B1 (en) | Method for forming copper wiring | |
| WO2012133400A1 (en) | Method for forming copper wire | |
| KR101846049B1 (en) | Method of forming copper wiring, and storage medium | |
| JP5767570B2 (en) | Cu wiring forming method, Cu film forming method, and film forming system | |
| KR101600995B1 (en) | Methods for forming interconnect structures | |
| KR20190029458A (en) | Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium | |
| JP5788785B2 (en) | Cu wiring forming method and film forming system | |
| TWI689013B (en) | Cu wiring forming method, semiconductor device manufacturing method, and memory medium | |
| US20140287163A1 (en) | Method of forming copper wiring and method and system for forming copper film | |
| KR101741896B1 (en) | Cu WIRING FABRICATION METHOD AND STORAGE MEDIUM | |
| KR20170026165A (en) | Semiconductor device manufacturing method and storage medium | |
| KR20180068328A (en) | METHOD OF MANUFACTURING Cu WIRING | |
| KR20160138296A (en) | Pore deposition process on substrate and semiconductor processing device | |
| TWI828904B (en) | Methods and apparatus for filling a feature disposed in a substrate | |
| KR20150069537A (en) | Semiconductor device manufacturing method | |
| KR20230145215A (en) | Subtractive metals and subtractive metal semiconductor structures | |
| TW201415554A (en) | METHOD FOR FORMING Cu WIRING, AND COMPUTER-READABLE MEMORY MEDIUM | |
| WO2009096095A1 (en) | Thin film forming method, plasma film forming apparatus and storage medium | |
| KR101357531B1 (en) | METHOD FOR FORMING Cu WIRING, METHOD AND SYSTEM FOR FORMING Cu FILM, AND STORAGE MEDIUM | |
| JP5794905B2 (en) | Reflow method and semiconductor device manufacturing method | |
| JP2008085299A (en) | Method of forming metal wiring for filling recessed area |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E601 | Decision to refuse application | ||
| E801 | Decision on dismissal of amendment |