KR20160104154A - 고용량 커패시터 전극 및 이를 포함하는 커패시터 및 적층 커패시터 - Google Patents

고용량 커패시터 전극 및 이를 포함하는 커패시터 및 적층 커패시터 Download PDF

Info

Publication number
KR20160104154A
KR20160104154A KR1020150026535A KR20150026535A KR20160104154A KR 20160104154 A KR20160104154 A KR 20160104154A KR 1020150026535 A KR1020150026535 A KR 1020150026535A KR 20150026535 A KR20150026535 A KR 20150026535A KR 20160104154 A KR20160104154 A KR 20160104154A
Authority
KR
South Korea
Prior art keywords
capacitor
capacitor electrode
electrode
metal oxide
current collector
Prior art date
Application number
KR1020150026535A
Other languages
English (en)
Inventor
백운규
김주현
이상규
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020150026535A priority Critical patent/KR20160104154A/ko
Publication of KR20160104154A publication Critical patent/KR20160104154A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/26Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H01G11/28Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features arranged or disposed on a current collector; Layers or phases between electrodes and current collectors, e.g. adhesives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/30Electrodes characterised by their material
    • H01G11/46Metal oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/66Current collectors
    • H01G11/70Current collectors characterised by their structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

고용량 커패시터 전극 및 이를 포함하는 커패시터 및 적층 커패시터를 제공한다. 커패시터 전극은 집전체 기판, 상기 집전체 기판의 상부면 및 하부면 상에 위치하는 금속산화물 나노구조체 및 상기 금속산화물 나노구조체 표면에 코팅된 전도성 고분자층을 포함할 수 있다. 따라서, 탄소보다 이론 용량이 큰 금속 산화물을 전극 물질로 사용하였고, 전도성 고분자를 사용하여 금속산화물에 코팅함으로써 전도성을 향상시켰다. 또한, 기판 위에 일방향 성장이 아닌 양방향에서의 금속 산화물의 성장을 통하여 금속산화물이 기판의 일방향만 성장 된 전극 대비 면적당 2배의 용량을 가지는 전극을 제공할 수 있다.

Description

고용량 커패시터 전극 및 이를 포함하는 커패시터 및 적층 커패시터{High capacitance capacitor electrode, capacitor including the same and stacked capacitor including the same}
본 발명은 커패시터 전극에 관한 것으로, 고용량 커패시터 전극 및 이를 포함하는 커패시터 및 적층 커패시터에 관한 것이다.
기존 슈퍼 커패시터의 전극은 다공성을 구조를 가지면서 전극저항이 낮은 탄소 기반의 물질인 활성탄을 사용해왔다.
기본 슈퍼 커패시터의 구동원리는 전해질 내에의 이온들이 전극으로의 흡착과 탈착 반응을 통하여 전하를 저장-방전하는 것이 이 에너지 소자의 원리이다.
그러나 실생활의 휴대폰과 같이 한번 저장해서 오랫동안 사용해야 하는 응용분야에서는 탄소재질을 가지는 슈퍼 커패시터의 작은 전기저장능력 때문에 리튬 이차전지를 대체하기 어려운 실정이다.
이러한 문제점을 개선하기 위하여, 금속 산화물 및 전도성 고분자 물질을 이용한 슈도 커패시터의 연구가 진행되어 기존의 커패시터의 용량을 비약적으로 향상 시켰다. 그러나 낮은 전도성을 가지는 금속산화물은 에너지 용량측면에서는 장점이 있으나, 순간적인 충전-방전 측면에서는 열악한 측면을 가지고 있다.
대한민국 공개특허 제10-2011-0012845호
본 발명이 해결하고자 하는 과제는 고용량을 갖는 커패시터 전극 및 이를 포함하는 커패시터 및 적층 커패시터를 제공함에 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 커패시터 전극을 제공한다. 상기 커패시터 전극은 집전체 기판, 상기 집전체 기판의 상부면 및 하부면 상에 위치하는 금속산화물 나노구조체 및 상기 금속산화물 나노구조체 표면에 코팅된 전도성 고분자층을 포함할 수 있다.
또한, 상기 금속산화물 나노구조체가 위치하는 집전체 기판을 감싸는 겔 전해질을 더 포함할 수 있다.
또한, 상기 집전체 기판은 그래핀 및 탄소나노튜브를 포함할 수 있다.
또한, 상기 집전체 기판은 스테인레스강, 니켈 포일 또는 ITO를 포함할 수 있다.
또한, 상기 금속산화물 나노구조체는 나노벽 구조일 수 있다.
또한, 상기 금속산화물 나노구조체는 코발트 산화물, 니켈 산화물, 철 산화물, 루테늄 산화물, 망간 산화물, 주석 산화물, 바나듐 산화물 또는 티타늄 산화물을 포함할 수 있다.
또한, 상기 전도성 고분자층은 폴리피롤, 폴리(3,4-에틸렌디옥시티오펜)-폴리(스티렌설포네이트), 폴리아닐린 또는 폴리티오펜을 포함할 수 있다.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 커패시터를 제공한다. 상기 커패시터는 제1 커패시터 전극, 상기 제1 커패시터 전극과 마주보며 이격하여 위치하는 제2 커패시터 전극 및 상기 제1 커패시터 전극 및 제2 커패시터 전극을 감싸는 겔 전해질을 포함하고, 상기 제1 커패시터 전극 및 제2 커패시터 전극은 상술한 커패시터 전극인 것을 특징으로 한다.
또한, 상기 제1 커패시터 전극 및 제2 커패시터 전극 사이는 상기 겔 전해질로 채워진 것을 특징으로 한다.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 적층 커패시터를 제공한다. 상기 적층 커패시터는 제1 커패시터 전극, 제2 커패시터 전극. 및 상기 제1 커패시터 전극 및 제2 커패시터 전극을 감싸는 겔 전해질을 포함하는 단위 커패시터들을 포함하고, 상기 제1 커패시터 전극 및 제2 커패시터 전극은 상술한 커패시터 전극이고, 상기 단위 커패시터들은 상기 겔 전해질에 의해 접착되어 적층된 것을 특징으로 한다.
또한, 상기 단위 커패시터들의 제1 커패시터 전극들은 제1 외부전극과 전기적으로 연결되고, 상기 단위 커패시터들의 제2 커패시터 전극들은 제2 외부전극과 전기적으로 연결될 수 있다.
본 발명에 따르면, 탄소보다 이론 용량이 큰 금속 산화물을 전극 물질로 사용하였고, 전도성 고분자를 사용하여 금속산화물에 코팅함으로써 전도성을 향상시켰다. 또한, 기판 위에 일방향 성장이 아닌 양방향에서의 금속 산화물의 성장을 통하여 금속산화물이 기판의 일방향만 성장 된 전극 대비 면적당 2배의 용량을 가지는 전극을 제공할 수 있다.
또한, 큰 이론 용량을 가지는 금속 산화물계의 물질을 유연한 탄소 기판의 양방향으로 합성하여, 슈퍼 커패시터의 적층에 적합한 구조를 제공하였다.
또한, 겔-전해질 코팅방법을 이용하여 기존의 작은 에너지 용량을 가지는 슈퍼 커패시터를 여러층 적층함으로써 단위 면적당 용량을 비약적으로 증가 시킬 수 있다.
따라서, 짧은 충전 시간에도 큰 사용시간이 가능케 되어 휴대폰, 디스플레이와 같은 휴대 응용분야에 적용 될 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 커패시터 전극을 나타낸 개략도이다.
도 2는 본 발명의 일 실시예에 따른 커패시터를 나타낸 개략도이다.
도 3은 본 발명의 일 실시예에 따른 적층 커패시터를 나타낸 개략도이다.
도 4는 본 발명의 일 실시예에 따른 커패시터 제조방법을 나타낸 개략도들이다.
도 5는 비교예에 따른 커패시터의 전위(Potential)에 따른 전류(Current) 특성을 나타낸 그래프이다.
도 6은 비교예에 따른 커패시터의 스캔 비율(Scan rate)에 따른 면적 밀도(Areal density) 및 비정전용량(Specific capacitance) 특성을 나타낸 그래프이다.
도 7은 제조예 1에 따른 커패시터의 전위(Potential)에 따른 전류(Current) 특성을 나타낸 그래프이다.
도 8은 제조예 1에 따른 커패시터의 스캔 비율(Scan rate)에 따른 면적 밀도(Areal density) 및 비정전용량(Specific capacitance) 특성을 나타낸 그래프이다.
도 9는 제조예 2에 따른 적층 커패시터의 전위(Potential)에 따른 전류(Current) 특성을 나타낸 그래프이다.
도 10은 제조예 2에 따른 적층 커패시터의 시간(Time)에 따른 전위(Potential) 특성을 나타낸 그래프이다.
도 11은 제조예 2에 따른 적층 커패시터의 전류 밀도(Current density)에 따른 면적 용량(Areal capacitance) 특성을 나타낸 그래프이다.
도 12은 제조예 2에 따른 적층 커패시터의 싸이클수(Cycle number)에 따른 면적 용량(Areal capacitance) 특성을 나타낸 그래프이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
도 1은 본 발명의 일 실시예에 따른 커패시터 전극을 나타낸 개략도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 커패시터 전극(10)은 집전체 기판(100) 및 전도성 고분자층이 코팅된 금속산화물 나노구조체(210)를 포함할 수 있다.
집전체 기판(100)은 스테인레스강(SUS), 니켈 포일(Ni foil) 또는 ITO(indium tin oxide)를 포함할 수 있다.
특히, 유연한 커패시터를 구현하기 위하여 집전체 기판(100)으로 그래핀 및 탄소나노튜브가 포함된 복합물 형태를 가지는 기판을 사용할 수 있다.
금속산화물 나노구조체(도 4(b)의 200)는 집전체 기판(100)의 상부면 및 하부면 상에 위치한다. 즉, 집전체 기판(100)의 양방향으로 금속산화물 나노구조체(도 4(b)의 200)가 위치한다. 예를 들어, 집전체 기판(100)의 상부면 상에 제1 금속산화물 나노구조체(도 4(b)의 201)가 위치하고, 집전체 기판(100)의 하부면 상에 제2 금속산화물 나노구조체(도 4(b)의 202)가 위치할 수 있다.
따라서, 집전체 기판(100) 상에 금속산화물 나노구조체를 일방향 성장한 경우에 비하여 집전체 기판(100)의 양방향으로 금속산화물 나노구조체가 성장된 경우가 전극 대비 면적당 2배의 용량을 가지는 전극을 제공할 수 있다.
이때의 금속산화물 나노구조체(도 4(b)의 200)는 단위 면적당 커패시터 용량을 증가시키기 위한 구조로서, 이차원 나노구조체일 수 있다. 예를 들어, 금속산화물 나노구조체(도 4(b)의 200)는 나노벽(nanowall) 구조일 수 있다.
이러한 금속산화물 나노구조체(도 4(b)의 200)는 코발트 산화물(Co3O4), 니켈 산화물(NiO), 철 산화물(Fe3O4), 루테늄 산화물(RuO2), 망간 산화물(MnO2), 주석 산화물(SnO2), 바나듐 산화물(V2O5) 또는 티타늄 산화물(TiO2)을 포함할 수 있다.
전도성 고분자층은 금속산화물 나노구조체 표면에 코팅되어 위치할 수 있다. 따라서, 집전체 기판(100)의 상부면 및 하부면 상에 전도성 고분차층이 코팅된 금속산화물 나노구조체(210)가 위치할 수 있다. 예컨대, 집전체 기판(100)의 상부면 상에 전도성 고분자층이 코팅된 제1 금속산화물 나노구조체(211)가 위치하고, 집전체 기판(100)의 하부면 상에 전도성 고분자층이 코팅된 제2 금속산화물 나노구조체(212)가 위치할 수 있다.
따라서, 금속산화물 나노구조체 표면에 전도성 고분자층을 코팅함으로써, 금속산화물이 가지는 낮은 전도성을 개선하여 전도성을 향상시킬 수 있다.
이러한 전도성 고분자층은 공지된 다양한 전도성 고분자 물질을 사용할 수 있다. 예를 들어, 전도성 고분자층은 폴리피롤(polypyrrole), 폴리(3,4-에틸렌디옥시티오펜)-폴리(스티렌설포네이트)(Poly(3,4- ethylenedioxythiophene)-poly(styrenesulfonate)), 폴리아닐린(polyaniline) 또는 폴리티오펜(polythiophene)을 포함할 수 있다.
한편, 전도성 고분자층이 코팅된 금속산화물 나노구조체(210)가 위치하는 집전체 기판(100)을 감싸는 겔 전해질(도 4(d)의 300)을 더 포함할 수 있다.
이와 같이 겔 형태의 전해질을 사용할 경우, 유연하면서 완전 고체인 상태(All solid state)의 에너지 소자를 제공할 수 있다.
이러한 겔 전해질(도 4(d)의 300)은 예컨대, 염기성 베이스의 수산화 칼륨 기본의 겔 전해질을 사용할 수 있다.
도 2는 본 발명의 일 실시예에 따른 커패시터를 나타낸 개략도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 커패시터(1)는 제1 커패시터 전극(10A), 상기 제1 커패시터 전극(10A)과 마주보며 이격하여 위치하는 제2 커패시터 전극(10B), 및 상기 제1 커패시터 전극(10A) 및 제2 커패시터 전극(10B)을 감싸는 겔 전해질(300)을 포함할 수 있다.
이때의 제1 커패시터 전극(10A) 및 제2 커패시터 전극(10B)은 도 1을 참조하여 상술한 커패시터 전극일 수 있다. 따라서, 이에 대한 상세한 설명은 생략한다.
이때, 본 발명에 따른 커패시터(1)는 제1 커패시터 전극(10A) 및 제2 커패시터 전극(10B) 사이를 겔 전해질(300)로 채운 형태일 수 있다.
예컨대, 도 1에서 상술한 커패티서 전극을 제1 커패시터 전극(10A) 및 제2 커패시터 전극(10B)으로 이용할 수 있다. 이때, 제1 커패시터 전극(10A)과 제2 커패시터 전극(10B) 각각에 먼저 겔 전해질(300)로 감싼 후 겔 전해질(300)의 끈적한 특성을 이용하여 제1 커패시터 전극(10A)과 제2 커패시터 전극(10B)을 접착시킬 수 있다. 따라서, 이렇게 접착된 경우, 겔 전해질(300)은 제1 커패시터 전극(10A) 및 제2 커패시터 전극(10B)을 감싸면서 제1 커패시터 전극(10A) 및 제2 커패시터 전극(10B) 사이를 채운 형태가 될 것이다.
한편, 제1 커패시터 전극(10A) 및 제2 커패시터 전극(10B)이 서로 마주보며 이격하여 위치한다는 것은 제1 커패시터 전극(10A)의 금속산화물이 코팅된 나노구조체와 제2 커패시터 전극(10B)의 금속산화물이 코팅된 나노구조체가 서로 마주보며 이격하여 위치하는 것을 의미한다. 따라서, 이때 제1 커패시터 전극(10A) 및 제2 커패시터 전극(10B)의 구성으로 겔 전해질을 포함할 경우, 이러한 겔 전해질끼리는 상호 접촉될 수 있다.
도 3은 본 발명의 일 실시예에 따른 적층 커패시터를 나타낸 개략도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 적층 커패시터는 제1 커패시터 전극(10A), 제2 커패시터 전극(10B). 및 상기 제1 커패시터 전극(10A) 및 제2 커패시터 전극(10B)을 감싸는 겔 전해질(300)을 포함하는 단위 커패시터들(1A, 1B, 1C)을 포함하고, 상기 단위 커패시터들(1A, 1B, 1C)은 상기 겔 전해질(300)에 의해 접착되어 적층될 수 있다. 예컨대, 본 발명에 따른 적층 커패시터는 제1 단위 커패시터(1A), 제2 단위 커패시터(1B) 및 제3 단위커패시터(1C)가 다층 형태로 적층된 구조일 수 있다. 이때, 적층 커패시터의 단위 커패시터의 수는 특별한 제한은 없을 것이다.
이때의 단위 커패시터들(1A, 1B, 1C)은 도 2에서 상술한 커패시터일 수 있다.
따라서, 이러한 단위 커패시터들(1A, 1B, 1C)은 겔 전해질(300)이 제1 커패시터 전극(10A) 및 제2 커패시터 전극(10B)을 감싸는 형태로 위치하므로, 복수개의 단위 커패시터들(1A, 1B, 1C)은 겔 전해질(300)의 끈적한 특성에 의하여 서로 접착되어 다층으로 적층될 수 있다.
또한, 상기 단위 커패시터들(1A, 1B, 1C)의 제1 커패시터 전극들(10A)은 제1 외부전극(410)과 전기적으로 연결되고, 상기 단위 커패시터들(1A, 1B, 1C)의 제2 커패시터 전극들(10B)은 제2 외부전극(420)과 전기적으로 연결될 수 있다.
따라서, 제1 커패시터 전극들(10A)의 집전체 기판의 적어도 일부와 제1 외부전극(410)이 전기적으로 연결되고, 제2 커패시터 전극들(10B)의 집전체 기판의 적어도 일부가 제2 외부전극(420)과 전기적으로 연결될 수 있다. 따라서, 제1 커패시터 전극(10A)과 제2 커패시터 전극(10B)은 겔 전해질(300)이 그 표면을 감싸고 있는데, 외부전극(410, 420)과 전기적으로 연결하기 위하여는 집전체 기판의 적어도 일부는 외부에 노출되고, 노출된 집전체 기판 부분과 외부전극(410, 420)이 연결되도록 설정되어야 할 것이다.
도 4는 본 발명의 일 실시예에 따른 커패시터 제조방법을 나타낸 개략도들이다.
도 4(a)를 참조하면, 먼저 집전체 기판을 준비한다.
도 4(b)를 참조하면, 수열합성법을 이용하여 집전체 기판의 상부면 및 하부면 상에 금속산화물 나노구조체를 형성할 수 있다. 예컨대, 그래핀-탄소나노튜브 복합체 기판에 수열합성법을 이용하여 기판의 상부면 및 하부면 상에 산화니켈 나노벽을 성장시킬 수 있다.
도 4(c)를 참조하면, 금속산화물 나노구조체 상에 전도성 고분자층을 코팅하여 커패시터 전극을 형성할 수 있다. 예컨대, 금속산화물 나노구조체 상에 전도성 고분자층을 중합반응(polymerization)을 통하여 코팅할 수 있다. 예컨대, 산화니켈 나노벽 상에 polymerization을 통하여 폴리피롤을 코팅할 수 있다.
도 4(d)를 참조하면, 도 4(a) 내지 도 4(c)를 통하여 제조된 커패시터 전극 두 개를 상호 마주보며 이격하여 위치시킨 후 겔 전해질 코팅을 통하여 커패시터를 제조할 수 있다. 한편, 도 4(c) 단계를 통해 제조된 커패시터 전극 각각을 겔 전해질 코팅을 한 후에 이들을 겔 전해질의 끈적한 특성을 이용하여 접착시켜 커패시터를 제조할 수도 있다.
나아가, 상술한 바와 같이 제조된 커패시터를 겔 전해질의 끈적한 특성을 이용하여 복수개 접합시켜 적층함으로써 적층 커패시터를 제조할 수 있다. 이는 겔 전해질이 각 커패시터 전극 사이에만 위치하는 것이 아니라 커패시터 전체를 감싸는 형태로 위치하기 때문에 복수개의 커패시터를 적층할 수 있게 된다.
비교예
집전체 기판의 일방향으로만 산화니켈 나노벽이 성장된 커패시터(NiO NW one side growth)를 제조하였다.
먼저 집전체 기판인 스테인리스강(혹은 그래핀/탄소나노뷰트 복합체도 가능) 위에 수열합성을 하여, 기판의 일면에만 이차원 산화니켈 나노벽을 형성하였다. 이 때 기판의 양쪽으로 성장하지 못하도록 하기 위해 기판의 반대면을 Thermal imide tape를 이용하여 마킹(marking)을 하였다.
제조예 1
본 발명에 따른 집전체 기판의 양방향으로 이차원 산화니켈 나노벽이 성장된 커패시터(NiO NW two side growth)를 제조하였다.
집전체 기판인 스테인리스강(혹은 그래핀/탄소나노뷰트 복합체도 가능) 위에 수열합성을 이용하여 기판의 양방향으로 이차원 산화니켈 나노벽을 형성하였다.
제조예 2
제조예 1에 따라 제조된 커패시터를 복수개 적층하여 적층 커패시터를 제조하였다. 이때의 적층 수는 2개(double) 및 3개(triple) 경우로 제조하였다.
실험예 1
도 5는 비교예에 따른 커패시터의 전위(Potential)에 따른 전류(Current) 특성을 나타낸 그래프이다. 도 6은 비교예에 따른 커패시터의 스캔 비율(Scan rate)에 따른 면적 밀도(Areal density) 및 비정전용량(Specific capacitance) 특성을 나타낸 그래프이다.
도 7은 제조예 1에 따른 커패시터의 전위(Potential)에 따른 전류(Current) 특성을 나타낸 그래프이다. 도 8은 제조예 1에 따른 커패시터의 스캔 비율(Scan rate)에 따른 면적 밀도(Areal density) 및 비정전용량(Specific capacitance) 특성을 나타낸 그래프이다.
비교예에 따른 커패시터와 제조예 1에 따른 커패시터의 특성을 도 5 내지 도 8을 참조하여 비교할 경우, 기판의 양“‡향으로 산화 니켈 나노벽(NiO NW)을 성장시킨 제조예 1에 따른 커패시터가 비교예의 경우보다 큰 커패시터 용량을 가짐을 알 수 있다. 즉, 면적 밀도가 커패시터의 면적에 비례하게 되는데, 양방향으로 성장했을 경우(제조예 1), 단방향 성장한 경우(비교예)보다 2배 큰 용량을 가지는 것을 확인 할 수 있었다.
실험예 2
도 9는 제조예 2에 따른 적층 커패시터의 전위(Potential)에 따른 전류(Current) 특성을 나타낸 그래프이다.
도 9를 참조하면, 적층 커패시터의 단위 커패시터의 수가 1개(single)인 경우 보다 2개 인 경우 용량 크기가 증가하고, 3개인 경우 용량 크기가 보다 증가함을 알 수 있다.
도 10은 제조예 2에 따른 적층 커패시터의 시간(Time)에 따른 전위(Potential) 특성을 나타낸 그래프이다.
도 10을 참조하면, 적층 커패시터의 단위 커패시터의 수를 증가시킬수록 시간에 따른 전위 변화 횟수가 감소함을 알 수 있다.
도 11은 제조예 2에 따른 적층 커패시터의 전류 밀도(Current density)에 따른 면적 용량(Areal capacitance) 특성을 나타낸 그래프이다.
도 11을 참조하면, 적층 커패시터의 단위 커패시터의 수가 증가할수록 전류 밀도당 면적 용량이 증가함을 알 수 있다.
도 12은 제조예 2에 따른 적층 커패시터의 싸이클수(Cycle number)에 따른 면적 용량(Areal capacitance) 특성을 나타낸 그래프이다.
도 12를 참조하면, 적층 커패시터의 충방전 싸이클을 진행할 경우, 적층 커패시터의 단위 커패시터의 수가 증가시켜도 유사한 형태로 초기 면적 용량을 유지시킴을 알 수 있다.
본 발명에 따르면, 탄소보다 이론 용량이 큰 금속 산화물을 전극 물질로 사용하였고, 전도성 고분자를 사용하여 금속산화물에 코팅함으로써 전도성을 향상시켰다. 또한, 기판 위에 일방향 성장이 아닌 양방향에서의 금속 산화물의 성장을 통하여 금속산화물이 기판의 일방향만 성장 된 전극 대비 면적당 2배의 용량을 가지는 전극을 제공할 수 있다.
또한, 큰 이론 용량을 가지는 금속 산화물계의 물질을 유연한 탄소 기판의 양방향으로 합성하여, 슈퍼 커패시터의 적층에 적합한 구조를 제공하였다.
또한, 겔-전해질 코팅방법을 이용하여 기존의 작은 에너지 용량을 가지는 슈퍼 커패시터를 여러층 적층함으로써 단위 면적당 용량을 비약적으로 증가 시킬 수 있다.
따라서, 짧은 충전 시간에도 큰 사용시간이 가능케 되어 휴대폰, 디스플레이와 같은 휴대 응용분야에 적용 될 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
1: 커패시터 1A: 제1 단위 커패시터
1B: 제2 단위 커패시터 1C: 제3 단위 커패시터
10: 커패시터 전극 10A: 제1 커패시터 전극
10B: 제2 커패시터 전극 100: 집전체 기판
200: 금속산화물 나노구조체 201: 제1 금속산화물 나노구조체
202: 제2 금속산화물 나노구조체
210: 전도성 고분자층이 코팅된 금속산화물 나노구조체
211: 전도성 고분자층이 코팅된 제1 금속산화물 나노구조체
212: 전도성 고분자층이 코팅된 제2 금속산화물 나노구조체
300: 겔 전해질 410: 제1 외부전극
420: 제2 외부전극

Claims (11)

  1. 집전체 기판;
    상기 집전체 기판의 상부면 및 하부면 상에 위치하는 금속산화물 나노구조체; 및
    상기 금속산화물 나노구조체 표면에 코팅된 전도성 고분자층을 포함하는 커패시터 전극.
  2. 제1항에 있어서,
    상기 금속산화물 나노구조체가 위치하는 집전체 기판을 감싸는 겔 전해질을 더 포함하는 커패시터 전극.
  3. 제1항에 있어서,
    상기 집전체 기판은 그래핀 및 탄소나노튜브를 포함하는 커패시터 전극.
  4. 제1항에 있어서,
    상기 집전체 기판은 스테인레스강, 니켈 포일 또는 ITO를 포함하는 커패시터 전극.
  5. 제1항에 있어서,
    상기 금속산화물 나노구조체는 나노벽 구조인 커패시터 전극.
  6. 제1항에 있어서,
    상기 금속산화물 나노구조체는 코발트 산화물, 니켈 산화물, 철 산화물, 루테늄 산화물, 망간 산화물, 주석 산화물, 바나듐 산화물 또는 티타늄 산화물을 포함하는 커패시터 전극.
  7. 제1항에 있어서,
    상기 전도성 고분자층은 폴리피롤, 폴리(3,4-에틸렌디옥시티오펜)-폴리(스티렌설포네이트), 폴리아닐린 또는 폴리티오펜을 포함하는 커패시터 전극.
  8. 제1 커패시터 전극;
    상기 제1 커패시터 전극과 마주보며 이격하여 위치하는 제2 커패시터 전극; 및
    상기 제1 커패시터 전극 및 제2 커패시터 전극을 감싸는 겔 전해질을 포함하고,
    상기 제1 커패시터 전극 및 제2 커패시터 전극은 제1항의 커패시터 전극인 것을 특징으로 하는 커패시터.
  9. 제8항에 있어서,
    상기 제1 커패시터 전극 및 제2 커패시터 전극 사이는 상기 겔 전해질로 채워진 것을 특징으로 하는 커패시터.
  10. 제1 커패시터 전극, 제2 커패시터 전극. 및 상기 제1 커패시터 전극 및 제2 커패시터 전극을 감싸는 겔 전해질을 포함하는 단위 커패시터들을 포함하고,
    상기 제1 커패시터 전극 및 제2 커패시터 전극은 제1항의 커패시터 전극이고,
    상기 단위 커패시터들은 상기 겔 전해질에 의해 접착되어 적층된 것을 특징으로 하는 적층 커패시터.
  11. 제10항에 있어서,
    상기 단위 커패시터들의 제1 커패시터 전극들은 제1 외부전극과 전기적으로 연결되고,
    상기 단위 커패시터들의 제2 커패시터 전극들은 제2 외부전극과 전기적으로 연결되는 적층 커패시터.
KR1020150026535A 2015-02-25 2015-02-25 고용량 커패시터 전극 및 이를 포함하는 커패시터 및 적층 커패시터 KR20160104154A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150026535A KR20160104154A (ko) 2015-02-25 2015-02-25 고용량 커패시터 전극 및 이를 포함하는 커패시터 및 적층 커패시터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150026535A KR20160104154A (ko) 2015-02-25 2015-02-25 고용량 커패시터 전극 및 이를 포함하는 커패시터 및 적층 커패시터

Publications (1)

Publication Number Publication Date
KR20160104154A true KR20160104154A (ko) 2016-09-05

Family

ID=56938632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150026535A KR20160104154A (ko) 2015-02-25 2015-02-25 고용량 커패시터 전극 및 이를 포함하는 커패시터 및 적층 커패시터

Country Status (1)

Country Link
KR (1) KR20160104154A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204242A (zh) * 2017-05-24 2017-09-26 中南大学 一种二氧化锰‑多孔聚苯胺复合电极及其制备方法和应用
CN110136982A (zh) * 2019-05-17 2019-08-16 东华大学 一种柔性超级电容器用复合织物电极及其制备和应用
KR20210157619A (ko) * 2020-06-22 2021-12-29 전남대학교산학협력단 저비용 저온 수계 합성 방식을 통한 결정질 산화철 나노입자를 가진 금속성 하이브리드 슈퍼커패시터용 전극의 제조방법 및 이에 따라 제조된 하이브리드 슈퍼커패시터용 전극

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110012845A (ko) 2009-07-31 2011-02-09 연세대학교 산학협력단 전도성 고분자/전이금속산화물/탄소나노튜브 나노복합소재 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110012845A (ko) 2009-07-31 2011-02-09 연세대학교 산학협력단 전도성 고분자/전이금속산화물/탄소나노튜브 나노복합소재 및 그의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204242A (zh) * 2017-05-24 2017-09-26 中南大学 一种二氧化锰‑多孔聚苯胺复合电极及其制备方法和应用
CN110136982A (zh) * 2019-05-17 2019-08-16 东华大学 一种柔性超级电容器用复合织物电极及其制备和应用
KR20210157619A (ko) * 2020-06-22 2021-12-29 전남대학교산학협력단 저비용 저온 수계 합성 방식을 통한 결정질 산화철 나노입자를 가진 금속성 하이브리드 슈퍼커패시터용 전극의 제조방법 및 이에 따라 제조된 하이브리드 슈퍼커패시터용 전극

Similar Documents

Publication Publication Date Title
Afif et al. Advanced materials and technologies for hybrid supercapacitors for energy storage–A review
Olabi et al. Supercapacitors as next generation energy storage devices: Properties and applications
Zhou et al. Construction of high-capacitance 3D CoO@ polypyrrole nanowire array electrode for aqueous asymmetric supercapacitor
Majumdar Review on current progress of MnO2‐based ternary nanocomposites for supercapacitor applications
Yang et al. Flexible solid-state electrochemical supercapacitors
Sun et al. Recent progresses in high-energy-density all pseudocapacitive-electrode-materials-based asymmetric supercapacitors
Zhang et al. Electrostatic self-assembly of sandwich-like CoAl-LDH/polypyrrole/graphene nanocomposites with enhanced capacitive performance
Choudhary et al. Asymmetric supercapacitor electrodes and devices
Harilal et al. One-dimensional assembly of conductive and capacitive metal oxide electrodes for high-performance asymmetric supercapacitors
Jiang et al. Recent advances in metal oxide‐based electrode architecture design for electrochemical energy storage
Wang et al. Electrochemical capacitors: mechanism, materials, systems, characterization and applications
Lu et al. Flexible solid-state supercapacitors: design, fabrication and applications
Kang et al. 3-V solid-state flexible supercapacitors with ionic-liquid-based polymer gel electrolyte for AC line filtering
Shown et al. Conducting polymer‐based flexible supercapacitor
Yuan et al. Flexible solid-state supercapacitors based on carbon nanoparticles/MnO2 nanorods hybrid structure
Cai et al. High-performance asymmetric pseudocapacitor cell based on cobalt hydroxide/graphene and polypyrrole/graphene electrodes
Halper et al. Supercapacitors: A brief overview
Li et al. Designed construction of a graphene and iron oxide freestanding electrode with enhanced flexible energy-storage performance
Sarno Nanotechnology in energy storage: The supercapacitors
Yang et al. All-solid-state high-energy asymmetric supercapacitors enabled by three-dimensional mixed-valent MnO x nanospike and graphene electrodes
Mevada et al. Limitations and recent advances in high mass loading asymmetric supercapacitors based on pseudocapacitive materials
Gui et al. Recent advances in materials and device technologies for aqueous hybrid supercapacitors
CN104599859A (zh) 锂离子电容器及其制作方法
CN105122405A (zh) 用于能量存储设备的电极石墨膜和电极分配环
CN105023761A (zh) 用于能量存储器件的纳米结构电极及具有该电极的赝电容

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application